JP5232968B2 - 発光素子及びその製造方法、並びにランプ - Google Patents

発光素子及びその製造方法、並びにランプ Download PDF

Info

Publication number
JP5232968B2
JP5232968B2 JP2006041084A JP2006041084A JP5232968B2 JP 5232968 B2 JP5232968 B2 JP 5232968B2 JP 2006041084 A JP2006041084 A JP 2006041084A JP 2006041084 A JP2006041084 A JP 2006041084A JP 5232968 B2 JP5232968 B2 JP 5232968B2
Authority
JP
Japan
Prior art keywords
layer
titanium oxide
conductive film
light emitting
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006041084A
Other languages
English (en)
Other versions
JP2007220970A (ja
Inventor
弘 大澤
修大 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2006041084A priority Critical patent/JP5232968B2/ja
Publication of JP2007220970A publication Critical patent/JP2007220970A/ja
Priority to US12/199,746 priority patent/US20090008672A1/en
Application granted granted Critical
Publication of JP5232968B2 publication Critical patent/JP5232968B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Description

本発明は発光素子に関し、特に、高い信頼性及び優れた光取り出し効率を有する発光素子及びその製造方法、並びにランプに関する。
近年、短波長光発光素子用の半導体材料として窒化物系半導体であるＧａＮ系化合物半導体材料が注目を集めている。ＧａＮ系化合物半導体は、サファイア単結晶をはじめ、種々の酸化物やＩＩＩ−Ｖ族化合物を基板として、この基板上に有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって形成される。
一般的なＧａＮ系化合物半導体発光素子の構造として、サファイア単結晶基板を用いた場合、ｎ型半導体層、発光層、ｐ型半導体層がこの順で積層される。サファイア基板は絶縁体であるので、その素子構造は一般的に、図１に示すような、ｐ型半導体層上に形成された正極とｎ型半導体層上に形成された負極が同一面上に存在する構造となる。このようなＧａＮ系化合物半導体発光素子には、透明電極を正極に使用してｐ型半導体側から光を取り出すフェイスアップ方式、Ａｇなどの高反射膜を正極に使用してサファイア基板側から光を取り出すフリップチップ方式の２種類がある。
ｐ型半導体上に透明電極を設ける場合、従来はＮｉ／Ａｕ等からなる金属透明電極が使用されていたが、発光素子の光取り出し効率を向上させるため、近年ではＩＴＯ等の透光性導電酸化膜が産業レベルで実用化され、積極的に用いられるようになっている。
このような発光素子の出力を向上させるための指標として、外部量子効率が用いられる。この外部量子効率が高ければ、出力の高い発光素子と言うことができる。
外部量子効率は、内部量子効率と光取り出し効率を掛け合わせたものとして表される。内部量子効率とは、素子に注入した電流のエネルギーのうち、光に変換される割合である。一方。光取り出し効率とは、半導体結晶内部で発生した光のうち、外部に取り出すことができる割合である。
光取り出し効率を向上させるためには、主として２通りの方法がある。一つは、光取り出し面に形成される電極、保護膜などによる発光波長の吸収を低減させる方法が挙げられる。もう一つは、化合物半導体、電極、保護膜等、屈折率が異なる材料同士の界面で発生する反射損失を低減させる方法が挙げられる。
ここで、Ｎｉ／Ａｕ等の金属透明電極が、ＩＴＯ等の透光性導電酸化膜に置き替わった理由の一つとして、透光性導電酸化膜を用いることによって発光波長の吸収を低減させることができたことが挙げられる。
屈折率が異なる材料同士の界面で発生する反射損失を低減させる方法としては、光取り出し面に凹凸加工を施す技術が挙げられ、凹凸加工を施す方法として、化合物半導体そのものに凹凸加工を施した発光素子が提案されている（例えば、特許文献１）。
しかしながら、特許文献１に記載の発光素子では、半導体材料に加工を施すために半導体層に負荷を掛け、ダメージを残してしまう。このため、光取り出し効率は向上するものの、内部量子効率が低下していまい、発光強度を増加させることができないという問題がある。
また、透光性導電酸化膜に凹凸を施すことでも、発光素子の光取り出し効率を向上させることができる。この場合、透光性導電酸化膜は、本来の電流拡散層としての役割に加え、光取り出し層としての役割も担うことになる。
しかしながら、ＩＴＯの屈折率は１．９とＧａＮ系化合物半導体の２．６に比べて小さいので、ＩＴＯとＧａＮ系化合物半導体の界面で全反射が生じてしまい、充分に光を取り出すことができない。
酸化チタンは、波長によっても異なるが、屈折率が２．６（波長４５０ｎｍ）とＧａＮ系化合物半導体とほぼ同じ屈折率を有している。酸化チタンは絶縁体であるが、近年、Ｎｂなどを添加することにより、導電体化することが明らかとなっている（非特許文献１を参照）。
導電性を有する酸化チタンを透明電極に使用し、ＧａＮ系化合物半導体の表面には凹凸を形成せず、酸化チタンの表面に凹凸を形成することにより、発光素子の光取り出し効率を容易に向上させることができる。
特許第２８３６６８７号公報 アメリカン・インスティテュート・オブ・フィジックス（Ａｍｅｒｉｃａｎ ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ）「ア・トランスペアレント・メタル：Ｎｂ−ドープ・アナテーゼ ＴｉＯ２（Ａ Ｔｒａｎｓｐａｒｅｎｔ ｍｅｔａｌ：Ｎｂ−Ｄｏｐｅｄ ａｎａｔａｓｅ ＴｉＯ２）」、アプライド・フィジックス・レター｛Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ ８６，２５２１０１（２００５）｝，（アメリカ合衆国），２００５年６月２０日，ｐ２５２１０１−２５２１０３
しかしながら、一般的に良く知られるように、酸化チタンには光触媒作用があり、水や有機物を分解する特性を有している。光触媒作用は、空気浄化、水浄化、防汚、及び抗菌等の有用な効果を発揮するものとして広く産業に用いられているが、樹脂等の有機物によって封入され、ランプを構成する発光素子においては、封入された樹脂が分解されてしまい、発光素子に対して悪影響を及ぼしてしまうという問題がある。
光触媒は、無添加の酸化チタンでは３８０ｎｍ以下の波長で、窒素やタングステンが添加された酸化チタンでは５００ｎｍの波長まで、光触媒作用があることが知られている。また、光触媒作用が発現するには数十μＷ／ｃｍ２以上の光量が必要であることが知られている。従って、３００〜５５０ｎｍの発光波長を有する発光素子において酸化チタンを用いた場合、極めて光触媒作用が発現しやすい状況になる。さらに、ＧａＮ系発光素子において酸化チタンを用いた場合には、３００μｍ角の素子から１０ｍＷ程度の発光強度が得られることから明らかなように、１Ｗ／ｃｍ２と極めて高い光量下での使用となる。
なお、発光波長が５５０ｎｍの発光素子の場合、ピーク波長が５５０ｎｍとなるが、多くの発光素子は一定幅の波長分布を有しているので、ピーク波長が５５０ｎｍの発光素子でも５００ｎｍの波長を有していることが多い。また、ピーク波長がいくつか存在している発光素子の場合は、そのうちの何れかのピーク波長が３００〜５５０ｎｍの範囲に存在していると、酸化チタンの光触媒作用が発現しやすい状況となり、上述のような封入樹脂の分解等の問題が生じる虞がある。
本発明は上記課題に鑑みてなされたものであり、信頼性が高く、且つ光取り出し効率に優れた発光素子及びその製造方法、並びにランプを提供することを目的とする。
本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。
即ち、本発明は以下に関する。
［１］透明電極の少なくとも１層に酸化チタン系導電膜が用いられ、３００〜５５０ｎｍの発光波長を有する発光素子であって、基板と、前記基板上に順に形成されたｎ型半導体層、発光層、ｐ型半導体層と、前記ｐ型半導体層上に形成された、少なくとも酸化チタン系導電膜を含む透明電極と、前記透明電極上の一部に形成された正極とを備え、前記一部を除く前記透明電極上及びその側面と、前記ｐ型半導体層の上面外周部とを覆うように、光触媒反応防止層が形成され、前記酸化チタン系導電膜が、Ｔｉと、Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂからなる群から選択される少なくとも１種類以上の元素とを含む酸化物であり、樹脂封入されてなることを特徴とする発光素子。
［２］透明電極の少なくとも１層に酸化チタン系導電膜が用いられ、３００〜５５０ｎｍの発光波長を有する発光素子であって、基板と、前記基板上に順に形成されたｎ型半導体層、発光層、ｐ型半導体層と、前記ｐ型半導体層上に形成された、少なくとも酸化チタン系導電膜を含む透明電極と、前記透明電極上及びその側面と、前記ｐ型半導体層の上面外周部とを覆うように形成された光触媒反応防止層と、前記光触媒反応防止層上の一部に形成された正極とを備え、前記酸化チタン系導電膜が、Ｔｉと、Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂからなる群から選択される少なくとも１種類以上の元素とを含む酸化物であり、樹脂封入されてなることを特徴とする発光素子。
［３］前記光触媒反応防止層がさらに、前記ｐ型半導体層の側面を覆うことを特徴とする請求項１又は請求項２の何れかに記載の発光素子。
［４］前記光触媒反応防止層が、３００〜５５０ｎｍの範囲の波長において、８０％以上の透過率を有する透光性物質からなることを特徴とする請求項１〜３の何れか１項に記載の発光素子。
［５］前記光触媒反応防止層が、酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ニオブ、窒化シリコン、窒化アルミニウムからなる群から選択される少なくとも１種類の材料からなることを特徴とする請求項４に記載の発光素子。
［６］前記光触媒反応防止層が、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３），ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ），ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）からなる群から選択される少なくとも１種類の材料であることを特徴とする請求項４に記載の発光素子。
［７］前記発光素子がＧａＮ系半導体発光素子であり、該ＧａＮ系半導体発光素子の屈折率と前記酸化チタン系導電膜の屈折率とが同等、または、その差が０．５以内であることを特徴とする請求項６に記載の発光素子。
［８］前記酸化チタン系導電膜が凹凸形状に粗面化されていることを特徴とする請求項１〜７の何れか１項に記載の発光素子。
［９］透明電極の少なくとも１層に酸化チタン系導電膜が用いられ、３００〜５５０ｎｍの発光波長を有する発光素子の製造方法であって、前記基板上に順に、ｎ型半導体層、発光層、ｐ型半導体層を形成する工程と、前記ｐ型半導体層上に、少なくとも酸化チタン系導電膜を含む透明電極を形成する工程
と、前記透明電極上の一部に正極とを形成する工程と、前記一部を除く前記透明電極上及びその側面と、前記ｐ型半導体層の上面外周部とを覆うように、光触媒反応防止層を形成する工程と、樹脂封入を行う工程と、を有し、前記酸化チタン系導電膜が、Ｔｉと、Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂからなる群から選択される少なくとも１種類以上の元素とを含む酸化物であることを特徴とする発光素子の製造方法。
［１０］透明電極の少なくとも１層に酸化チタン系導電膜が用いられ、３００〜５５０ｎｍの発光波長を有する発光素子の製造方法であって、前記基板上に順に、ｎ型半導体層、発光層、ｐ型半導体層を形成する工程と、前記ｐ型半導体層上に、少なくとも酸化チタン系導電膜を含む透明電極を形成する工程と、前記透明電極上及びその側面と、前記ｐ型半導体層の上面外周部と、を覆うように、光触媒反応防止層を形成する工程と、前記光触媒反応防止層上の一部正極を形成する工程と、樹脂封入を行う工程と、を有し、前記酸化チタン系導電膜が、Ｔｉと、Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂからなる群から選択される少なくとも１種類以上の元素とを含む酸化物であることを特徴とする発光素子の製造方法。
［１１］前記光触媒反応防止層を、スパッタ法またはＣＶＤ法により成膜することを特徴とする請求項９又は請求項１０の何れかに記載の発光素子の製造方法。
［１２］前記光触媒反応防止層を、酸化アルミニウムを用いてＣＶＤ法によって成膜することを特徴とする請求項１１に記載の発光素子の製造方法。
［１３］請求項１〜８の何れか１項に記載の発光素子が、樹脂によって封入されてなることを特徴とするランプ。
［１４］請求項９〜１２の何れかに記載の発光素子の製造方法によって得られる発光素子が、樹脂によって封入されてなることを特徴とするランプ。
本発明の発光素子によれば、透明電極の少なくとも１層に酸化チタン系導電膜を用い、該酸化チタン系導電膜を覆うように光触媒反応防止層を形成することにより、高い信頼性を有し、光取り出し効率に優れた発光素子が得られる。
また、本発明のランプは、本発明の発光素子を用いたものであるので、高い信頼性と優れた発光特性を有するランプが得られる。
以下に、本発明の発光素子及びそれを用いたランプの一実施形態について、図１〜７を適宜参照しながら説明する。
但し、本発明は以下の実施形態の各々に限定されるものではなく、例えば、これら実施形態の構成要素同士を適宜組み合わせても良い。
［発光素子の全体構成］
図１は本発明の発光素子の断面を模式的に示した図である。
図１において、符号１１は基板、１２はｎ型半導体層、１３は発光層、１４はｐ型半導体層、１５は酸化チタン系導電膜、１６は光触媒反応防止層、１７は正極、１８は負極である。
本実施形態の発光素子１は、透明電極として酸化チタン系導電膜１５が用いられており、３００〜５５０ｎｍの発光波長を有し、また、酸化チタン系導電膜１５を覆うように光触媒反応防止層１６が形成され、概略構成されている。
また、本発明の発光素子は、樹脂封入されてなる発光素子として構成することができる。
本発明の酸化チタン系導電膜１５は、図１に示す例のように、ｐ型半導体層１４の直上、あるいはｐ型半導体層１４上に図示略の金属層等を介して形成される。
また、本発明の光触媒反応防止層１６は、酸化チタン系導電膜１５の直上か、あるいは、酸化チタン系導電膜１５との間に他の透明膜（図示略）などを挟んだ上に、酸化チタン系導電膜１５を覆うように形成される。
以下、本実施形態の発光素子１について詳述する。
（基板）
基板１１としては、サファイア単結晶（Ａｌ２Ｏ３；Ａ面、Ｃ面、Ｍ面、Ｒ面）、スピネル単結晶（ＭｇＡｌ２Ｏ４）、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＯ単結晶等の酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶及びＺｒＢ２等のホウ化物単結晶、等の基板材料が周知である。本発明においても、これら周知の基板材料を含めて、如何なる基板材料を何ら制限なく用いることができる。これらの中でも、サファイア単結晶及びＳｉＣ単結晶が特に好ましい。
なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いしオフ角を付与した基板であっても良い。
（窒化物系化合物半導体）
上述の基板１１上には、通常、図示略のバッファ層を介して、窒化物系化合物半導体からなるｎ型半導体層１２、発光層１３およびｐ型半導体層１４が積層される。また、使用する基板やエピタキシャル層の成長条件によっては、バッファ層が不要である場合がある。
窒化物系化合物半導体としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化物系化合物半導体が多数知られており、本発明においても、それら周知の窒化物系化合物半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
窒化物系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、Ａｓ及びＢなどの元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
窒化物系化合物半導体の成長方法は特に限定されず、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。
ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
ｎ型半導体層１２は、通常、下地層、ｎコンタクト層およびｎクラッド層から構成される。ｎコンタクト層は下地層および／またはｎクラッド層を兼ねることができる。
下地層はＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。下地層の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。膜厚を１μｍ以上とすることにより、結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすくなる。
下地層には、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）の方が、良好な結晶性を維持する点から好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。
下地層を成長させる際の成長温度は、８００〜１２００℃が好ましく、１０００〜１２００℃の範囲に調整することがより好ましい。この温度範囲内で成長させれば、結晶性の良い下地層が得られる。また、ＭＯＣＶＤ成長炉内の圧力は１５〜４０ｋＰａに調整することが好ましい。
ｎコンタクト層としては、下地層と同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ及びＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。成長温度は下地層と同様である。
ｎコンタクト層を構成する窒化物系化合物半導体は、下地層と同一組成であることが好ましく、これらの合計の膜厚を１〜２０μｍ、好ましくは２〜１５μｍ、さらに好ましくは３〜１２μｍの範囲に設定することが好ましい。ｎコンタクト層と下地層との合計の膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
ｎコンタクト層と発光層１３との間には、ｎクラッド層を設けることが好ましい。ｎクラッド層を設けることにより、ｎコンタクト層の最表面に生じた、平坦性の悪化した箇所を埋めることできる。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等によって形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層の膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍの範囲であり、より好ましくは０．００５〜０．１μｍの範囲である。
また、ｎクラッド層のｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
ｎ型半導体層１２上に積層される発光層１３としては、窒化物系化合物半導体、好ましくはＧａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）の窒化物系化合物半導体からなる発光層が通常用いられる。
発光層１３の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましく、例えば１〜１０ｎｍの範囲であり、より好ましくは２〜６ｎｍの範囲である。膜厚が上記範囲であると、発光出力の点で好ましい。
また、発光層は、上記のような単一量子井戸（ＳＱＷ）構造の他、上記Ｇａ１−ｓＩｎｓＮを井戸層として、この井戸層よりバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３かつｂ＞ｃ）障壁層とからなる多重量子井戸（ＭＱＷ）構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
ＡｌｃＧａ１−ｃＮ障璧層の成長温度は７００℃以上が好ましく、８００〜１１００℃の温度で成長させると結晶性が良好になるため、より好ましい。また、ＧａＩｎＮ井戸層は６００〜９００℃、好ましくは７００〜９００℃の温度で成長させる。すなわちＭＱＷの結晶性を良好にするためには、層間で成長温度を変化させることが好ましい。
ｐ型半導体層１４は、通常、ｐクラッド層およびｐコンタクト層から構成される。しかし、ｐコンタクト層がｐクラッド層を兼ねてもよい。
ｐクラッド層としては、発光層のバンドギャップエネルギーより大きくなる組成であり、発光層１３へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐクラッド層が、このようなＡｌＧａＮからなると、発光層１３へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐクラッド層のｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
ｐコンタクト層としては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化物系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。
また、ｐ型ドーパントを１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。
ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
ｐコンタクト層の膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
なお、発光波長が３００〜５５０ｎｍの発光素子には、ＧａＮ系半導体が用いられることが一般的であるが、この他に、ＺｎＯ、Ｇａ２Ｏ３等からなる半導体発光素子を用いることも可能である。
（酸化チタン系導電膜）
本発明の酸化チタン系導電膜は、図１に示す例（符号１５参照）のように、ｐ型半導体層１４の直上、あるいはｐ型半導体層１４上に金属層等を介して形成される。
酸化チタン系導電膜１５とｐ型半導体層１４との間に金属層を挟んだ場合には、発光素子の駆動電圧（Ｖｆ）を低減させることができるが、透過率が減少して出力を低下させてしまう。従って、発光素子の用途などに応じて駆動電圧（Ｖｆ）と出力のバランスを取り、酸化チタン系導電膜１５とｐ型半導体層１４との間に金属層などを挟むかどうか適宜判断される。ここで用いられる金属層としては、ＮｉやＮｉ酸化物、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｒｅ、Ｏｓ等からなるものを用いることが好ましい。
酸化チタン系導電膜には、Ｔｉと、Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂから選択される少なくとも１種類の元素とを含む酸化物を用いることができる。
この場合の酸化チタン系導電膜の組成としては、Ｔｉ１−ｘＡｘＯ２（Ａ＝Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂ）とされたものを用いることが好ましい。また、この組成において、Ｘは１〜２０ａｔ％の範囲とすることが好ましい。Ｘ＝１ａｔ％未満であると、添加効果が小さく、良好な導電性が得られない。また、Ｘ＝２０ａｔ％を超えると、３００〜５５０ｎｍの波長における透過率が低下するため、発光素子の出力を低下させてしまう。さらに好ましくは、Ｘ＝２〜１０ａｔ％の範囲である。
酸化チタン系導電膜にＴｉ１−ｘＡｘＯ２を用いる場合、酸素組成によっても導電性が変化する。好ましくは、酸素欠損状態である方が、導電性が向上する。酸素欠損状態の作り方としては、金属を用いた酸素との反応性蒸着、あるいは反応性スパッタで酸素量を調整する方法や、酸素欠損状態にある金属酸化物タブレットまたはターゲットを用いる方法、及び、酸化チタン系導電膜成膜後にＮ２やＨ２などの還元性雰囲気でアニールを行う方法等、様々な方法を用いることができる。
酸化チタン系導電膜の成膜には、蒸着法、スパッタ法、ＰＬＤ法、ＣＶＤ法など何れの方法も用いることができる。
蒸着法を用いる場合、Ｔｉ１−ｘＡｘＯ２（Ａ＝Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂ）のタブレットを用いて、抵抗加熱やＥＢ加熱等の何れの方法を用いても成膜することができる。
また、それぞれの単体金属酸化物を、別々の蒸着源として成膜することも可能である。この方法を用いることにより、組成制御が容易になる利点がある。例えば、ＴｉＯ２とＴａ２Ｏ５をそれぞれ別々の蒸着源で成膜し、任意のＴｉ１−ｘＴａｘＯ２組成を作製することができる。
さらに、単体金属や合金金属を使用し、酸素ガスを導入して、プラズマ等を用いて反応性成膜をすることも可能である。例えば、ＴｉとＴａを別々の蒸着源で蒸発させ、プラズマでＴｉとＴａを酸素ガスと反応させてＴｉ１−ｘＴａｘＯ２組成を作製することができる。また、密着性や緻密さを向上させるため、基板加熱やイオンアシストを用いても良い。
スパッタ法を用いる場合、Ｔｉ１−ｘＡｘＯ２（Ａ＝Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂ）のターゲットを用いて、ＲＦ、ＤＣ等の何れの方法を用いても成膜することができる。
また、それぞれの単体金属酸化物を別々のターゲットとして成膜することも可能である。この方法を用いることにより、組成制御が容易になる利点がある。例えば、ＴｉＯ２とＴａ２Ｏ５を、それぞれ別々のターゲットで成膜し、任意のＴｉ１−ｘＴａｘＯ２組成を作製することができる。
さらに、単体金属や合金金属を使用し、酸素ガスを導入して、反応性スパッタリング成膜をすることも可能である。例えば、ＴｉとＴａを別々のターゲットで放電させ、プラズマ中でＴｉとＴａを酸素ガスと反応させてＴｉ１−ｘＴａｘＯ２組成を作製することができる。また、密着性や緻密さを向上させるため、基板加熱やバイアスを用いても良い。
酸化チタン系導電膜の結晶構造は特に限定されないが、アナターゼ型である方が、導電性が良好であるので好ましい。しかしながら、アナターゼ型は光触媒反応性が最も高い結晶構造であるので、光触媒反応防止層は、より緻密な膜であることが必要である。
酸化チタン系導電膜の膜厚は、特に限定されるものではないが、１０ｎｍ〜１０μｍ（１００００ｎｍ）の範囲であることが好ましい。酸化チタン系導電膜の膜厚が１０ｎｍ未満であると、薄すぎて充分な導電性が得られない。また、酸化チタン系導電膜の膜厚の上限は特に限定されないが、生産性の点から１０μｍが上限と考えられる。
なお、酸化チタン系導電膜には、図４に示す発光素子４に備えられた酸化チタン系導電膜４５のように、表面に凹凸を設けても良い（図４の凸部４５ａ参照）。酸化チタン系導電膜表面に凹凸を設けることにより、光取り出し効率を向上させることができる。
酸化チタン系導電膜表面に設けられる凹凸は、周期性を有するパターンの凹凸であっても良いし、無秩序なパターンの凹凸であってもよい。
また、ＧａＮ系半導体が発光素子に用いられる場合、該ＧａＮ系半導体発光素子の屈折率と酸化チタン系導電膜の屈折率とが同等、または、その差が０．５以内であることが、光取り出し効率を向上させる点で好ましい。
（光触媒反応防止層）
本発明の光触媒反応防止層は、図１に示す例（符号１６参照）のように、酸化チタン系導電膜１５の直上か、あるいは、酸化チタン系導電膜１５との間に他の透明膜等を介して形成される。
光触媒反応防止層１６は、側面からの光触媒作用を防止するため、酸化チタン系導電膜１５の側面を覆うように形成されていることが好ましい。
さらに、図２に示す発光素子２のように、光触媒反応防止層２６が、ｎ型半導体層２２、発光層２３、ｐ型半導体層２４の側面、及びｐ型半導体層２４の上面外周部を覆うようにすれば、光触媒反応防止層２６とｐ型半導体層２４界面からの水分等の浸入による光触媒作用を防止できるのでさらに好ましい。また、正極２７と酸化チタン系導電膜２５との接合部からの、正極２７側面への光触媒作用を防止するため、図示例のように、光触媒反応防止層２６が正極２７上面の外周部を覆うように形成されていることが好ましい。
本発明の光触媒反応防止層は、光触媒作用を防止する役割に加え、光を透過させる性質も合わせて有する。
本発明の光触媒反応防止層は、３００〜５５０ｎｍの範囲の波長において、８０％以上の透過率を有する透光性物質からなることが好ましい。
また、光触媒反応防止層には、絶縁性透明膜、あるいは導電性透明膜の何れも用いることができる。
光触媒反応防止層として用いる絶縁性透明膜には、絶縁性を有するとともに、３００〜５５０ｎｍの範囲の波長において、８０％以上の透過率を有していれば、どのような物質でも使用可能であるが、酸化シリコン（例えば、ＳｉＯ２）、酸化アルミニウム（例えば、Ａｌ２Ｏ３）、酸化ハフニウム（例えば、ＨｆＯ２）、酸化ニオブ（例えば、Ｎｂ２Ｏ５）、酸化タンタル（例えば、Ｔａ２Ｏ５）、窒化シリコン（例えば、Ｓｉ３Ｎ４）、窒化アルミニウム（例えば、ＡｌＮ）等を用いることが好ましい。さらにＳｉＯ２、Ａｌ２Ｏ３を用いることが、ＣＶＤ成膜で緻密な膜が容易に作製できることから好ましい。ＣＶＤ法でＡｌ２Ｏ３を成膜することにより、高温高湿下での信頼性がより向上するので、さらに好ましい。
ＣＶＤでＳｉＯ２を成膜する場合は、ＴＥＯＳ（テトラエトキシシラン）、ＴＭＳ（トリメトキシシラン）、ＳｉＨ４などを原料として用いることができる。
また、ＣＶＤでＡｌ２Ｏ３を成膜する場合は、ＴＭＡ（トリメチルアルミニウム）、ＤＭＡ（ジメチルアルミニウム）、アルコキシ化合物（イソプロポキシジメチルアルミニウム、ｓｅｃ−ブトキシジメチルアルミニウム、イソプロポキシジエチルアルミニウム、ｔｅｒｔ−ブトキシジメチルアルミニウム）などを原料として用いることができる。
光触媒反応防止層として用いる導電性透明膜には、導電性を有するとともに、３００〜５５０ｎｍの範囲の波長において８０％以上の透過率を有していれば、どのような物質でも使用可能であるが、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３），ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ），ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）等を用いることが好ましい。
さらに、導電性透明膜を用いた場合、図３に示す発光素子３のように、光触媒反応防止層３６とｐ型半導体３４との導通部分が、光触媒反応防止層３６をなす導電性透明膜の接触部分だけ増加するので、駆動電圧（Ｖｆ）の低減に有利である。
ＩＴＯ、及びＩＺＯの屈折率は１．９、ＡＺＯ、及びＧＺＯの屈折率は２．１であるので、上述したように光取り出し効率の向上に有利である。さらに、酸化チタン系導電膜の表面に凹凸が形成されていれば、酸化チタン系導電膜と導電性透明膜との界面の全反射が低減するので、より一層、光取り出し効率が向上する。
また、光触媒反応防止層に導電性透明膜を用いた場合、発光層、ｎ型半導体層まで覆うことは出来ないので、さらに、導電性透明膜上に絶縁性透明膜を、発光層、ｎ型半導体層を覆うように形成しても良い。
また、光触媒反応防止層は緻密な膜であることが必要である。上記酸化シリコン膜を作製するためには、ＳＯＧ（スピン・オン・グラス）等の液体塗布材料を用いる方法が用いられるが、この方法だと緻密な膜が作りにくいことと、アニールしても膜中に水分が残留してしまうことなどから、本発明の光触媒反応防止層には適さない。
光触媒反応防止層の成膜には、スパッタやＣＶＤなどの緻密な膜ができる成膜方法を用いることができる。特に、ＣＶＤを用いた方が、より緻密な膜ができるので好ましい。
光触媒反応防止層の膜厚は、特に限定されるものではないが、１０ｎｍ〜１０μｍ（１００００ｎｍ）の範囲であることが好ましい。光触媒反応防止層の膜厚が１０ｎｍ未満であると、薄すぎて水分などの浸入を防ぐことができない。また、光触媒反応防止層の膜厚の上限は、特に限定されないが、生産性の点から１０μｍが上限と考えられる。
なお、酸化チタン系導電膜と光触媒反応防止層の間には、上述したように、他の透明膜等を配した構成としても良い。特に、酸化チタン系導電膜の屈折率（屈折率２．６）と、光触媒反応防止層の屈折率の間の数値の屈折率を有する透明膜を配することが、光取り出し効率を向上させる点で好ましい。
例えば、光触媒反応防止層にＳｉＯ２（屈折率１．５）、Ａｌ２Ｏ３（屈折率１．６）を用いる場合、透明膜として、ＣｅＯ２（屈折率２．２）、ＨｆＯ２（屈折率１．９）、ＭｇＯ（屈折率１．７）、ＩＴＯ（屈折率１．９）、Ｎｂ２Ｏ５（屈折率２．３）、Ｔａ２Ｏ５（屈折率２．２）、Ｙ２Ｏ３（屈折率１．９）、ＺｎＯ（屈折率２．１）、ＺｒＯ２（屈折率２．１）等を使用することができる。
（正極及び負極）
正極１７は、酸化チタン系導電膜１５上に設けられるボンディングパッドであり、図１に示す例では、光触媒反応防止層１６によって側面及び上面の周辺部が覆われている。
正極１７の材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極１７の厚さは、１００〜１０μｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極１７の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から３μｍ以下とすることが好ましい。
負極１８は、図１に示す例のように、基板１１上に、ｎ型半導体層１２、発光層１３およびｐ型半導体層１４が順次積層された窒化ガリウム系化合物半導体の前記ｎ型半導体層１２に接するように形成されるボンディングパッドである。
このため、負極１８を形成する際は、発光層１３およびｐ型半導体層１４の一部を除去してｎ型半導体層１２のｎコンタクト層を露出させ、この上に負極１８を形成する。
負極１８の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
［酸化チタン系導電膜に周期的な凹凸を形成する方法］
本発明の酸化チタン系導電膜の表面に、図４に示すような周期的な凹凸パターン（符号４５ａの凸部を参照）を形成する方法としては、従来公知のフォトリソグラフィー法を用いることができる。さらに、ナノインプリント法を用いることも可能である。
ナノインプリント法を用いる場合には、ニッケル等のマスクを使用し、このマスクにレジストを塗布し、酸化チタン系導電膜の表面にレジスト面を押し付けて転写する。それ以降の工程は、従来公知のフォトリソグラフィーと同様である。
なお、上記ナノインプリント法を用いた場合、レジストの付いたマスクを直接酸化チタン系導電膜に押し付けるので、マスクの損傷が問題になる場合がある。この問題を回避するためには、マスクからＰＶＡなどの水溶性の樹脂でレプリカを作成し、そのレプリカにレジストを塗布して、レプリカを酸化チタン系導電膜に押し付けて転写する方法が有効である。この方法では、マスクから直接転写しない方法であるため、マスクが損傷することが無い。また、ＰＶＡは樹脂であるので、レプリカ作成時のマスクの損傷はほとんど無い。また、レプリカは１回限りしか使用できないが、ＰＶＡが安価であるため、量産上は問題にならない。また、レプリカは水溶性であることから、レジスト転写後、水によって容易に除去できるという利点もある。
凸部の形状は、特に限定されないが、円柱、三角柱、四角柱等の多角柱、円錐、三角錐、四角錐の多角錐等の形状が挙げられ、適宜選択することがでる。また、図４に示す発光素子４の断面形状において、凸部４５ａの下端幅寸法が上端幅寸法と同じか、または大きくなるような形状とすることが好ましい。
また、凸部の大きさは特には限定されないが、凸部底面の直径が０．１μｍ〜１０μｍの範囲であることが好ましい。
凸部底面の直径を０．１μｍ未満に形成することは、フォトリソグラフィー法を用いれば可能であるが、高コストになってしまう。また、発光素子の大きさは一般的に１００μｍ〜２０００μｍであるので、凸部底面の直径が１０μｍを超えると、大きすぎて充分な光取り出し効率を得ることができない。さらに好ましくは０．１μｍ〜２μｍの範囲である。
凸部の間隔は、周期的であれば特に限定されないが、０．１μｍ〜１０μｍの範囲であることが好ましい。
凸部の間隔を０．１μｍ未満に形成することは、フォトリソグラフィー法を用いれば可能であるが、高コストになってしまう。また、発光素子の大きさは一般的に１００μｍ〜２０００μｍであるので、凸部の間隔が１０μｍを超えると、大きすぎて充分な光取り出し効率を得ることができない。さらに好ましくは０．１μｍ〜２μｍの範囲である。
凸部の高さは、特に限定されないが、０．１μｍ〜２．０μｍの範囲であることが好ましい。
凸部の高さが０．１μｍ未満だと、高さが充分でないため、光取り出し効率の向上には寄与しない。また、凸部の高さが２．０μｍを超える場合、光取り出し効率の向上には寄与するものの、生産性が大幅に低下するので適さない。
また、凸部の大きさは、（凸部底面の直径）＜（凸部高さ）の関係であることが、より好ましい。この関係とすることにより、光取り出し効率をより効果的に向上させることができる。
［無秩序な凹凸を形成する方法（１）］
酸化チタン系導電膜の表面に無秩序な凹凸形状（図４の凸部４５ａを参照）を形成する方法としては、フォトリソグラフィー法やナノインプリント法を用いることも可能であるが、例えば、以下に示す（ａ）〜（ｃ）の工程を含んだ方法が、低コストに凹凸を形成できる方法の１つとして挙げられる。
（ａ） 基板上に窒化ガリウム系化合物半導体からなる、ｎ型半導体層、発光層およびｐ型半導層、酸化チタン系導電膜をこの順序で積層する工程。
（ｂ） 酸化チタン系導電膜上に金属微粒子からなるマスクを形成する工程。
（ｃ） 該マスク上から酸化チタン系導電膜をドライエッチングする工程。
上記方法では、酸化チタン系導電膜上への凹凸面の形成を、酸化チタン系導電膜表面の凹凸面加工領域に金属微粒子からなるマスクを形成し、その上から酸化チタン系導電膜をドライエッチングすることによって、無秩序な凹凸形成を行なうことができる。
まず、上記金属微粒子マスクの形状に関して説明する。
本例では、金属微粒子マスクの形状によって、酸化チタン系導電膜上の凹凸形状が規定されるため、金属微粒子マスクの形状を制御する事で酸化チタン系導電膜上の凹凸形状を制御することができる。特に、金属微粒子マスクの膜厚は、酸化チタン系導電膜上の凹凸形状に大きく影響を及ぼす。
金属微粒子マスクの、熱処理工程前の膜厚は、０．００５μｍ〜１μｍの範囲であることが好ましい。
マスク材料やランプ化するときの封入樹脂材により、膜厚の最適値は異なるが、０．００５μｍ未満だとマスクとして機能せず、酸化チタン系導電膜上に、光取り出しに効果的な凹凸を形成することが出来ない。また、膜厚が１μｍ以上だと、凝集効果が小さくなり、上記と同様、酸化チタン系導電膜上に光取り出しに効果的な凹凸を形成することが出来なくなる。
金属微粒子マスクの微粒子の密度は、１×１０５個／ｍｍ２〜１×１０８個／ｍｍ２の範囲であることが好ましい。この範囲であれば、光取り出し効率が効果的に向上する凹凸を酸化チタン系導電膜上に形成することができ、より好ましくは１×１０６個／ｍｍ２〜１×１０７個／ｍｍ２の範囲である。
次に、ドライエッチングによって酸化チタン系導電膜上に形成される凹凸形状に関して説明する。
凸部のピーク間距離で規定する酸化チタン系導電膜上の凸部間距離の平均値は、０．０１μｍ〜３μｍの範囲であることが好ましい。
凸部間距離の平均値が０．０１μｍ未満だと、凝集しすぎて光取り出し効率が低下してしまう。また、凸部間距離の平均値が３μｍを超えると、大きすぎて充分な光取り出し効率を得ることが出来ない。凸部間距離の平均値の、より好ましい範囲は、０．１μｍ〜２μｍである。この範囲であれば、光取り出し効率が効果的に向上する。
酸化チタン系導電膜上の凸部底面の直径の平均値は、０．０１〜３μｍの範囲であることが好ましい。この範囲であれば、光取り出し効率が効果的に向上する。
凸部底面の直径の平均値が０．０１μｍ未満だと、小さすぎて光取り出し効率に寄与しない。また、凸部底面の直径の平均値が３μｍを超えると、大きすぎて充分な光取り出し効率を得ることが出来ない。凸部底面の直径の平均値の、より好ましい範囲は、０．０２〜２μｍである。
酸化チタン系導電膜上の凸部高さの平均値は、０．１μｍ〜２．０μｍの範囲であることが好ましい。
凸部高さの平均値が０．１μｍだと、高さが充分ではなく、光取り出し効率の向上には寄与しない。また、凸部高さの平均値が２．０μｍを超える場合、光取り出し効率の向上には寄与するものの、生産性が大幅に低下するので適さない。
また、凸部の大きさは、（凸部底面の直径）＜（凸部高さ）であることがより好ましい。この関係とすることにより、光取り出し効率をより効果的に向上させることができる。
次に、上記特定形状の、酸化チタン系導電膜上の凹凸加工領域の形成方法について説明する。
本発明では、酸化チタン系導電膜上の凹凸加工領域の形成は、当該領域のｐ酸化チタン系導電膜表面に金属微粒子からなるマスクを形成し、その上から酸化チタン系導電膜をドライエッチングすることによって行なうことができる。
金属微粒子マスクに使用する金属微粒子の材料としては、凝集性が良好で且つ球面形状の微粒子であるものが好ましい。このような金属としては、例えば、Ｎｉ、Ｎｉ合金等が挙げられる。また、凝集性とともにプロセスの効率化に適した金属微粒子材料として、Ｎｉ、Ａｕ、Ｓｎ、Ｇｅ、Ｐｂ、Ｓｂ、Ｂｉ、Ｃｄ、Ｉｎの金属の内、少なくとも一種以上を含有し、１００℃〜４５０℃の間に融点をもつ低融点金属、もしくは低融点合金が挙げられる。これらの金属材料の中でも、ＡｕＳｎ合金、ＡｕＧｅ合金、ＡｕＳｎＮｉ合金およびＡｕＧｅＮｉ合金を用いることが好ましく、中でもＡｕＳｎ合金を用いるのが最も好ましい。
ＡｕＳｎ合金は、Ｓｎ組成比が１０質量％〜３５質量％程度の範囲であれば、１９０〜４２０℃程度の温度で共晶化する事が知られており、また、この範囲の温度を上回ると、一般的に合金層が凝集形態を取ることも知られている。
金属微粒子マスクを作製するためには、一般的に知られる真空蒸着装置を用いて、まず、金属の薄膜を形成する。
金属薄膜の厚さは、５０Å以上１０００Å以下であることが好ましい。
また、金属薄膜の厚み制御が上記範囲内で均一に可能であれば、スパッタリング装置等を用いてもなんら問題は無い。
金属微粒子からなるマスクを得る為には、使用する金属によって異なるが、形成した金属薄膜に対して、一般に１００〜６００℃の温度範囲で１分以上の熱処理を行う。
熱処理後の金属微粒子マスクの形状は、熱処理雰囲気中の酸素濃度により変化する。使用する材料に応じて酸素濃度を制御することにより、光取り出し効率向上に適した形状の凹凸パターンを酸化チタン系導電膜上に形成することができる、金属微粒子マスクを得ることが出来る。また、使用する金属微粒子材料によっては、酸素を全く含まない雰囲気で熱処理を行うことが良いものもある。
金属微粒子マスクを形成した後、該マスク上から酸化チタン系導電膜をドライエッチングすることによって、上記特定形状の凹凸面を形成することができる。ドライエッチングにおいては、一般的なリアクティブイオンエッチング（ＲＩＥ）型のドライエッチングを用いることができる。ガス種においては、何ら制限なく用いることが出来るが、好ましくは塩素を含むガスを用いてエッチングすることである。なお、熱による金属凝集形状（金属微粒子形状）の変化を防ぐ為、基板温度は１００℃以下に保つことが望ましい。
［無秩序な凹凸を形成する方法（２）］
酸化チタン系導電膜上に無秩序な凹凸形状を形成する他の方法として、酸化チタン系導電膜を、電流拡散層と光取り出し層の２層に分けて成膜し、その後、主として前記光取り出し層をエッチングすることにより形成する方法が挙げられる。
電流拡散層は、電流拡散機能を有する酸化チタン系導電膜からなるものであり、ｐ型半導体層の直上、あるいはｐ型半導体層の上に金属層等を介して形成される。電流拡散層とｐ型半導体層との間に金属層を配した場合には、発光素子の駆動電圧（Ｖｆ）を低減させることができるが、透過率が減少して出力を低下させてしまう。従って、発光素子の用途等に応じて駆動電圧（Ｖｆ）と出力のバランスを取り、電流拡散層とｐ型半導体層との間に金属層等を設けるかどうか適宜判断する。電流拡散層とｐ型半導体層との間に金属層を配する場合、該金属層の材料として、ＮｉやＮｉ酸化物、Ｐｔ、Ｐｄ、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓ等からなるものを用いることが好ましい。
電流拡散層は、電流拡散機能を果たすことが出来れば良く、如何なる方法で形成されたものであっても良い。
また、電流拡散層は、例えば、以下の２通りの方法で形成されることが好ましい。一つはスッパタ法によって成膜する方法であり、もう一つは真空蒸着法により成膜する方法である。
スパッタ法は、スパッタ時のスパッタ粒子のエネルギーが大きいことから、緻密で結晶性の高い膜を得ることができる。電流拡散層は、酸化チタン系導電膜の結晶性が高いほどエッチングされ難く、エッチング時に侵食されにくいものとなり、エッチングによって電流拡散特性が劣化しないものとなる。
真空蒸着法は、蒸着時の粒子のエネルギーがあまり大きくないため、得られる酸化チタン系導電膜からなる膜は、アモルファス状態か、あるいは結晶性が低い膜となる。
しかし、蒸着中に３００℃〜８００℃の温度で成膜するか、成膜後に３００℃〜８００℃で熱処理することにより、緻密で結晶性の高い膜を得ることができる。
なお、上記熱処理温度が３００℃未満だと、結晶化を向上させる効果が小さく、８００℃を越えると、窒化物系半導体素子にダメージを与えてしまう。
電流拡散層を構成する透酸化チタン系導電膜は、いずれの結晶状態も取りうるが、柱状結晶である方が、エッチングされ難く好ましい。
電流拡散層の膜厚は、薄すぎると電流拡散特性が落ちてしまい好ましくない。また、電流拡散層の膜厚が厚すぎると透過率が悪くなり、出力が低下してしまう。よって、電流拡散層の膜厚は、３５ｎｍ〜２０００ｎｍの範囲、より好ましくは５０ｎｍ〜１０００ｎｍの範囲とし、最も好ましくは、１００ｎｍ〜５００ｎｍの範囲とする。
光取り出し層は、光取り出し機能を有する酸化チタン系導電膜からなり、電流拡散層の上に形成される。なお、光取り出し層は、電流拡散層の直上に形成してもよいし、光取り出し層と電流拡散層との間に金属層等を配した構成としても構わない。
発光素子の駆動電圧（Ｖｆ）を低減させるため、上述のように、光取り出し層と電流拡散層との間に金属層などを成膜してもよいが、発光素子の透過率が低下して出力が低減するリスクがあるので、用途に応じたバランスによって決定する必要がある。光取り出し層と電流拡散層との間に金属層を配置する場合、該金属層の材料として、ＮｉやＮｉ酸化物、Ｐｔ、Ｐｄ、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓ等からなるものを用いることが好ましい。
光取り出し層の上面は、光取り出し効率を向上させるため、凹凸形状とされていることが好ましい（図４の発光素子４を参照）。
凹凸形状を形成する方法としては、ウェットエッチング、ドライエッチング等、従来公知のエッチング方法がいずれも適用可能であるが、酸化チタン系導電膜の結晶状態により、エッチング速度が大きく変化するウェットエッチングを用いることが好ましい。なお、マスクを用いて規則的に凹凸形状を形成することも可能であるし、エッチングだけで無秩序（ランダム）に凹凸形状を形成することも可能である。
ウェットエッチングを行なう場合、エッチング液として、フッ酸、リン酸、硫酸、塩酸、フッ酸／硝酸混合液、フッ酸／過酸化水素水混合液、フッ酸／フッ化アンモニウム混合液、珪フッ化水素酸等を用いることができるが、フッ酸、フッ酸／硝酸混合液、フッ酸／過酸化水素水混合液、フッ酸／フッ化アンモニウム混合液、珪フッ化水素酸（Ｈ２ＳｉＦ６）を用いることがより好ましい。
本発明の光取り出し層は、前記電流拡散層に用いられる材料よりもエッチング速度が速い材料からなることが好ましい。また、光取り出し層は、何れの結晶状態も取りうるが、粒状結晶である方が、エッチングされやすいので好ましい。
また、光取り出し層の形成方法としては、光取り出し層をエッチングする際のエッチング速度が、電流拡散層のエッチング速度よりも速くなるように形成できる方法を用いることが望ましい。具体的には、光取り出し層の形成方法としては、例えば真空蒸着法を用いることが、アモルファス状または結晶性の低い膜を得ることが出来るので好ましい。
光取り出し層の膜厚は、薄すぎると光取り出し層の上面に形成される凹凸形状を構成する凹部と凸部との高低差が小さくなってしまい充分な光取り出し効率が得られない。また、光取り出し層の膜厚が厚すぎると透過率が悪くなり、出力が低下してしまう。
この特性を満足させる、エッチング後の光取り出し層の膜厚は３５ｎｍ〜２０００ｎｍの範囲であり、好ましくは５０ｎｍ〜１μｍの範囲であり、より好ましくは１００ｎｍ〜５００ｎｍの範囲である。なお、光取り出し層の膜厚は、光取り出し層の電流拡散層側の面（下面）から凸部の頂部までの高さと定義する。
光取り出し層の凹凸形状を構成する凹部と凸部との高低差は、３５ｎｍ〜２０００ｎｍの範囲が好ましく、より好ましくは５０ｎｍ〜１μｍの範囲であり、最も好ましくは１００ｎｍ〜５００ｎｍの範囲である。
凹部と凸部との高低差が小さ過ぎると、充分な光取り出し効率が得られない。また、凹部と凸部との高低差が大き過ぎると、光取り出し層の膜厚が厚くなり、透過率が悪くなって出力が低下してしまう。なお、凹部と凸部との高低差は、凹部の底部から凸部の頂部までの高さと定義する。
［無秩序な凹凸を形成する方法（３）］
酸化チタン系導電膜に無秩序な凹凸形状を形成する他の方法としては、レーザを用いて酸化チタン表面を粗面化する方法も挙げることができる。
レーザとしては、酸化チタン系導電膜がレーザ光を吸収する波長を有したレーザであることが好ましい。酸化チタン系導電膜の波長吸収率は、結晶系、添加物によっても変化するが、バンドギャップ以上の光であれば吸収される。例えば、ＴｉＯ２の場合、バンドギャップは３．２であるので、３８０ｎｍ以下の波長であればレーザ光を吸収するので好ましい。
レーザは、３８０ｎｍ以下のレーザであれば何れも使用可能であるが、ＹＡＧ３倍波（波長３５５ｎｍ）、ＹＡＧ４倍波（波長２６６ｎｍ）、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ）、ＫｒＦエキシマレーザ（波長２４８ｎｍ）、ＡｒＦエキシマレーザ（波長１９３ｎｍ）、Ｆ２エキシマレーザ（波長１５７ｎｍ）を用いることが好ましい。さらに、照射面積を大きくできることからエキシマレーザを使用するほうがより好ましい。
ＫｒＦエキシマレーザを用いた場合、エネルギー密度は５０〜２０００ｍＪ／ｃｍ２であることが好ましい。５０ｍＪ／ｃｍ２であるとエネルギー密度が小さく酸化チタン系導電膜の表面を粗面化することができない。２０００ｍＪ／ｃｍ２を超えるとエネルギー密度が大きくなりすぎて、酸化チタン系導電膜の導電性が損なわれてしまう。
レーザ照射により得られる凹凸は無秩序であるが、凹凸形状を構成する凹部と凸部との高低差は３５ｎｍ〜２０００ｎｍの範囲であることが好ましい。さらに好ましくは５０ｎｍ〜１μｍの範囲であり、最も好ましくは１００ｎｍ〜５００ｎｍの範囲である。
凹部と凸部との高低差が小さ過ぎると、充分な光取り出し効率が得られない。また、凹部と凸部との高低差を大き過ぎると、酸化チタン系導電膜の膜厚が厚くなり、透過率が悪くなって出力が低下してしまう。なお、凹部と凸部との高低差は、凹部の底部から凸部の頂部までの高さと定義する。
また、レーザ照射によって酸化チタン系導電膜上を粗面化することができることに加え、酸化チタン系導電膜の光透過率や導電性も向上させることができる。従って、レーザ照射を用いることにより、粗面化や透過率向上及び導電性向上の数プロセスを１プロセスで実施することも可能である。
［ステップカバレッジ］
酸化チタン系導電膜上に凹凸形状を形成した場合、その上に成膜する膜のステップカバレッジが問題となる。例えば、凹凸の斜面が急過ぎたり、アスペクト比が大き過ぎたり、また、凹凸の大きさが小さ過ぎる場合、酸化チタン系導電膜上に成膜する膜が凹凸に沿って成膜されず、空隙が生じてしまうことがある。空隙が生じると、その箇所の屈折率は１となるので、光取り出し効率の低下を招いてしまう。
ステップカバレッジが向上する成膜方法としては、ＣＶＤ法やスパッタ法が適している。スパッタ法によって成膜する場合、成膜面にバイアスを掛けるスパッタ電源に、高周波電源（１３ＭＨｚ以上、さらに好ましくは６０ＭＨｚ±１０ＭＨｚ）を用いる方法等を用いることが、より好ましい。
凹凸の形状に関しては、図６（ａ）に示すような矩形型の凸部では、良好なステップカバレッジが得られない。良好なステップカバレッジを得るためには、凸部の下端寸法が上端寸法より大きいことが好ましい。さらに好ましくは、下端から上端に行くにしたがって徐々に寸法が小さくなってゆく形状である。
具体的には、図６（ｂ）に示すような斜面型の凸部、図６（ｃ）に示すような曲面型の凸部等が好ましい例として挙げられる。斜面型の凸部の場合、基板法線に対して５度以上傾いていることが、ステップカバレッジが向上するので好ましい。但し、基板法線に対する傾きが大きすぎるとアスペクト比が取りにくくなるので、６０度以下の角度とすることが好ましい。
［ランプの構成］
本発明の発光素子は、当業者周知の方法を用いてなんら制限無くＬＥＤランプとして構成することができる。
図５は、本発明のランプの一例を模式的に示した断面図であり、このランプ５は、図４に示す本発明のフェイスアップ型の窒化物系半導体からなる発光素子４が砲弾型に実装されたものである。図５において、符号５１、５２はフレームを示し、符号５３、５４はワイヤー、符号５５はモールドを示している。
ランプ５は、図４に示す本発明の発光素子４を用いて、従来公知の方法により製造することができる。具体的には、例えば、２本のフレーム５１、５２の内の一方（図５ではフレーム５１）に発光素子４を樹脂等で接着し、該発光素子４の正極及び負極（図４に示す符号４７、４８参照）を、金等の材質からなるワイヤー５３、５４でそれぞれフレーム５１、５２に接合した後、透明な樹脂からなるモールド５５で発光素子４の周辺をモールドすることにより、図５に示す砲弾型のランプを作成することができる。
なお、本発明のランプは上記の構成には限定されず、例えば、本発明の発光素子と蛍光体を有するカバーとを組み合わせることにより、白色のランプを構成することもできる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
本発明の発光素子は、信頼性が高く、光取り出し効率に優れていることから、発光特性に優れたランプを実現することが可能となる。
次に、本発明の発光素子及びそれを用いたランプを実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実験例１］
図４に、本実験例で作製した窒化ガリウム系化合物半導体発光素子の断面模式図を示すとともに、図７に、その平面模式図を示す。
（窒化ガリウム系化合物半導体発光素子の作製）
サファイアからなる基板４１上に、ＡｌＮからなるバッファ層を介して、窒化ガリウム系化合物半導体層を積層した。この窒化ガリウム系化合物半導体層は、厚さ８μｍのアンドープＧａＮからなる下地層、厚さ２μｍのＧｅドープｎ型ＧａＮコンタクト層及び厚さ０．０２μｍのｎ型Ｉｎ０．１Ｇａ０．９Ｎクラッド層がこの順序で積層されたｎ型半導体層４２、厚さ１６ｎｍのＳｉドープＧａＮ障壁層及び厚さ２．５ｎｍのＩｎ０．０６Ｇａ０．９４Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層４３、さらに厚さ０．０１μｍのＭｇドープｐ型Ａｌ０．０７Ｇａ０．９３Ｎクラッド層と厚さ０．１８μｍのＭｇドープｐ型Ａｌ０．０２Ｇａ０．９８Ｎコンタクト層がこの順序で積層されたｐ型半導体層４４からなり、各層をこの順で積層して形成した。光取り出し面は半導体側とした。
この構造において、ｎ型ＧａＮコンタクト層のキャリア濃度は１×１０１９ｃｍ−３であり、ＧａＮ障壁層のＳｉドープ量は１×１０１７ｃｍ−３であり、ｐ型ＡｌＧａＮコンタクト層のキャリア濃度は５×１０１８ｃｍ−３であり、ｐ型ＡｌＧａＮクラッド層のＭｇドープ量は５×１０１９ｃｍ−３であった。
また、窒化ガリウム系化合物半導体層の積層（図４の符号４２、４３、４４、４５）は、ＭＯＣＶＤ法により、当該技術分野においてよく知られた通常の条件で行なった。
そして、この窒化ガリウム系化合物半導体層に、負極を形成する領域のｎ型ＧａＮコンタクト層を反応性イオンエッチング法により露出させた。この際、まず、レジストをｐ型半導体層の全面に一様に塗布した後、公知のリソグラフィー技術を用いて、負極形成領域からレジストを除去した。そして、真空蒸着装置内にセットして、圧力４×１０−４Ｐａ以下で、Ｎｉ及びＴｉをエレクトロンビーム法により膜厚がそれぞれ約５０ｎｍ及び３００ｎｍとなるように積層した。その後、リフトオフ技術により、負極形成領域以外の金属膜をレジストとともに除去した。
次いで、反応性イオンエッチング装置のエッチング室内の電極上に半導体積層基板を載置し、エッチング室を１０−４Ｐａに減圧した後、エッチングガスとしてＣｌ２を供給してｎ型ＧａＮコンタクト層が露出するまでエッチングした。エッチング後、反応性イオンエッチング装置より取り出し、上記エッチングマスクを硝酸およびフッ酸により除去した。
（酸化チタン系導電膜の形成）
次に、公知のフォトリソグラフィー技術及びリフトオフ技術を用いて、ｐ型ＡｌＧａＮコンタクト層表面の正極を形成する領域にのみ、Ｔｉ０．９５Ｎｂ０．０５Ｏ２からなる透明電極をスパッタ法により１．２μｍ形成した。
（凹凸パターンの形成）
次に、公知のフォトリソグラフィー技術を用いて、酸化チタン系導電膜表面以外の部分にレジスト膜を形成した後、蒸着装置内に入れ、Ａｕ／Ｓｎを１５ｎｍ積層した。
次に、窒素雰囲気中において、２５０℃の温度で熱処理を行い、上記Ａｕ／Ｓｎの薄膜を粒状に凝集させ、金属微粒子からなるマスクを形成した。金属微粒子の直径は０．２〜１．５μｍの範囲であり、２×１０６個／ｍｍ２という高密度の金属微粒子層（マスク）が形成された。
次に、酸化チタン系導電膜表面を露出させるように、レジスト膜によってパターニングを行った後、一般的なドライエッチングを施した。
ここで、凹凸パターンを加工する領域には、上述の金属微粒子マスクが形成されているので、ドライエッチングにより、金属微粒子の形に添った形状で選択的にエッチングされ、酸化チタン系導電膜表面を、曲面を持った凹凸パターン形状に加工する事ができた。この凸部は、平面視円形であり、下端寸法の平均値は約０．７μｍ（直径）、高さＴの平均値は約１．０μｍであった。また凸部間距離の平均値は０．８μｍで、この値に対する標準偏差は５０％であった。
（ボンディングパッドの形成）
次に、正極（ボンディングパッド）４７および負極（ボンディングパッド）４８を、以下のような手順で形成した。
まず、通常、リフトオフと呼ばれる周知の手順に則って処理し、さらに、同様の積層方法により、酸化チタン系導電膜上の一部にＡｕからなる第１の層、Ｔｉからなる第２の層、Ａｌからなる第３の層、Ｔｉからなる第４の層、Ａｕからなる第５の層を順に積層し、５層構造の正極を形成した。ここで、Ａｕ／Ｔｉ／Ａｌ／Ｔｉ／Ａｕからなる各層の厚さは、それぞれ、５０／２０／１０／１００／５００ｎｍとした。
次に、負極ボンディングパッドを、上述した反応性イオンエッチング法により露出したｎ型ＧａＮコンタクト層上に、以下の手順により形成した。
まず、レジストを、ｎ型ＧａＮコンタクト層の露出した領域全面に一様に塗布した後、公知のリソグラフィー技術を用いて、露出したｎ型ＧａＮコンタクト層上の負極形成部分からレジストを除去した。そして、通常用いられる真空蒸着法により、半導体側から順に、Ｔｉが１００ｎｍ、Ａｕが２００ｎｍの厚さとされた負極を形成した。その後、レジストを公知の方法により除去した。
（光触媒反応防止層の形成）
次に、公知のフォトリソグラフィー技術及びリフトオフ技術を用いて、正極、負極の中心部を除いて、Ａｌ２Ｏ３からなる光触媒反応防止層をＣＶＤ法により５００ｎｍ形成した。光触媒反応防止層は正極側面、負極側面、および、発光層、ｎ型半導体側面を覆うように成膜した。
（素子の分割）
このようにして、光触媒反応防止層まで形成したウエーハを、基板４１裏面を研削・研磨することにより、基板４１の板厚を８０μｍまで薄くして、レーザスクライバを用いて半導体積層側から罫書き線を入れた後、押し割って、３５０μｍ角のチップに切断した。
（ランプの作成）
得られた３５０μｍ角のチップを砲弾型ランプのフレームにマウントしワイヤボンディングした。その後エポキシ樹脂にて封入し、実験例１のランプとした。
また、光触媒反応防止層の組成および成膜方法を表１に示すように実施した以外は、実験例１と同様にして、実験例２〜１７及び実験例１９の窒化ガリウム系化合物半導体発光素子ランプを作製した。
なお、実験例１４においては、ＩＴＯは発光層、ｎ型半導体層は覆わずに、酸化チタン系導電膜上に成膜し正極を形成した。
また、実験例１５においては実験例１４のＩＴＯの成膜後にＡｌ２Ｏ３をＩＴＯ、発光層、ｎ型半導体層と正極の一部、負極の一部を覆うように成膜した。
また、実験例１６ではＳＯＧ材料にＣｌａｒｉａｎｔ社製のポリシラザンＳＯＤ Ｓｉｇｎｉｆｌｏｗ１００を用いた。塗布後１５０℃で２分間プリベークし、その後、５０℃、８０％ＲＨで３０分間加湿処理をし、３００℃３０分間Ｎ２雰囲気で処理を実施した。
また、実験例１７では光触媒反応防止層を用いずそのまま樹脂封入しランプとした。
また、実験例１８では、酸化チタン系導電膜表面への凹凸形成を行なわずに光触媒反応防止層を成膜した。
上述のようにして得られた各実験例のランプについて、テスターを用いて発光出力、駆動電圧（Ｖｆ）を測定した。
（信頼性試験）
各実験例のランプについて、信頼性試験を以下の条件で実施した。
まず、各実験例のランプを、８５℃、８５％の高温高湿度のオーブンに投入し印加電流５ｍＡで１０００ｈｒ保持した。
その後、ランプを取り出し、テスターを用いて、信頼性試験後の発光出力、駆動電圧（Ｖｆ）を計測した。
各実験例の作製条件及び素子特性の一覧を表１に示す。
Figure 0005232968
（評価結果）
表１に示すように、実験例１の発光素子は、信頼性試験前の印加電流２０ｍＡにおける発光出力が１７．４ｍＷ、駆動電圧（Ｖｆ）が３．３Ｖであった。また、ピーク波長は４６０ｎｍを示した。
また、信頼性試験後の素子特性は、印加電流２０ｍＡにおける発光出力が１７．２ｍＷ、駆動電圧（Ｖｆ）が３．３Ｖと、ほとんど劣化を示さなかった（出力劣化率１．１％）。また、顕微鏡にてランプを観察したが、特に樹脂の劣化は見られなかった。
また、実験例２の発光素子は、光触媒反応防止層の膜厚が５ｎｍであり、信頼性試験前の素子特性は、発光出力が１７．２ｍＷ、駆動電圧（Ｖｆ）が３．３Ｖであった。信頼性試験後の特性は、発光出力が１４．２ｍＷ、駆動電圧（Ｖｆ）が３．５ｖで、出力劣化率が１７．４％であるとともに、樹脂部に黒ずんだ箇所が認められた。
また、実験例３〜１５の発光素子は、光触媒反応防止層の膜厚が２０〜３０００ｎｍの範囲であり、信頼性試験前の発光出力が１６．８〜１７．６ｍＷの範囲、駆動電圧（Ｖｆ）が３．１〜３．３Ｖの範囲であった。信頼性試験後の特性は、発光出力が１６．１〜１７．３ｍＷの範囲であり、駆動電圧（Ｖｆ）が３．１〜３．４Ｖの範囲であった。信頼性試験後の出力劣化率は、０．６〜８．５％の範囲であり、顕微鏡によるランプの目視状態は、特に樹脂の劣化も見られず、良好であった。
また、光触媒反応防止層としてＳｉＯ２を用い、ＳＯＧコートにて成膜した実験例１６の発光素子は、信頼性試験前の発光出力が１７．１ｍＷ、駆動電圧（Ｖｆ）が３．３Ｖであったのに対し、信頼性試験後の素子特性は、発光出力が１０．１ｍＷ、駆動電圧（Ｖｆ）が３．８Ｖであった。
実験例１６の発光素子は、出力劣化率が４０．９％であり、また、目視確認において樹脂部に黒ずんだ箇所が認められた。
また、光触媒反応防止層を形成しなかった実験例１７では、信頼性試験前の発光出力が１７．６ｍＷ、駆動電圧（Ｖｆ）が３．３Ｖであったのに対し、信頼性試験後の素子特性は、発光出力が５．６ｍＷ、駆動電圧（Ｖｆ）が４．５Ｖであった。
実験例１７の発光素子は、出力劣化率が６８．２％と非常に大きく、また、目視確認において樹脂部が大幅に黒ずんでいるのが認められた。
実験例１７に示す発光素子のように、光触媒反応防止層を用いない場合は、１０００ｈｒ信頼性試験後の出力が大幅に劣化してしまった。顕微鏡による目視観察でも樹脂部を大幅に黒ずんでおり樹脂の劣化が生じたことが確認された。
また、実験例１６に示す発光素子のように、光触媒反応防止層にＳＯＧを用いたものでは、光触媒反応防止層を用いない場合（実験例１７）よりは良いが、それでも大幅に出力が劣化していることが分かる。
また、実験例１９のように、光触媒反応防止層の膜厚が２００００ｎｍと、本発明で規定する範囲を超えた例では、出力劣化率は０．６％と良好であるものの、発光出力は１６．３ｍＷと、光触媒反応防止層の膜厚が本発明で規定する範囲とされている実験例１等に比べ、低くなっている。
これに対し、Ａｌ２Ｏ３、ＳｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、Ｎｂ２Ｏ５を光触媒反応防止層に用いた実験例１〜１５では出力の劣化が抑制されていることが分かる。
また、ＣＶＤ（実験例１〜８）とスパッタ（実験例９〜１４）では、ＣＶＤの方が、特性に優れていることが分かる。
また、光触媒反応防止層に用いるＡｌ２Ｏ３、ＳｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、Ｎｂ２Ｏ５の中では、Ａｌ２Ｏ３（実験例１〜６、９）が、特性に優れていることが分かる。
また、ＩＴＯを成膜した実験例１４ではＶｆ特性が向上していることが分かるが、出力劣化率は実験例１〜１３に比べて大きい。しかしながら、ＩＴＯに加え、さらにＡｌ２Ｏ３を成膜した実験例１５では、Ｖｆ特性及び出力劣化特性の何れも向上していることが分かる。
また、酸化チタン系導電膜層に凹凸形状を形成しなかった実験例１８では、発光出力が１３．２Ｖと、凹凸形成を施した実験例１等に比べて低くなっているものの、出力劣化率は１．５％に抑えられており、光触媒反応防止層を形成することによって素子の劣化を抑えられることが明らかである。
以上の結果により、本発明の発光素子が、信頼性が高く、且つ光取り出し効率に優れ、高い素子特性を有していることが明らかである。
本発明の発光素子の一例を模式的に説明する図であり、断面構造を示す概略図である。 本発明の発光素子の他例を模式的に説明する図であり、断面構造を示す概略図である。 本発明の発光素子の他例を模式的に説明する図であり、断面構造を示す概略図である。 本発明の発光素子の他例を模式的に説明する図であり、断面構造を示す概略図である。 本発明のランプの一例を模式的に説明する図であり、断面構造を示す概略図である。 本発明の発光素子を模式的に説明する図であり、図４に示す発光素子の部分断面構造の一例を示す概略図である。 本発明の発光素子を模式的に説明する図であり、図４に示す発光素子の平面構造を示す概略図である。
符号の説明
１、２、３、４…発光素子、５…ランプ、１１、２１、３１、４１…基板、１２、２２、３２、４２…ｎ型半導体層、１３、２３、３３、４３…発光層、１４、２４、３４、４４…ｐ型半導体層、１５、２５、３５、４５…酸化チタン系導電膜、１６、２６、３６、４６…光触媒反応防止層、１７…正極、１８…負極

Claims (14)

  1. 透明電極の少なくとも１層に酸化チタン系導電膜が用いられ、３００〜５５０ｎｍの発光波長を有する発光素子であって、
    基板と、
    前記基板上に順に形成されたｎ型半導体層、発光層、ｐ型半導体層と、
    前記ｐ型半導体層上に形成された、少なくとも酸化チタン系導電膜を含む透明電極と、
    前記透明電極上の一部に形成された正極とを備え、
    前記一部を除く前記透明電極上及びその側面と、前記ｐ型半導体層の上面外周部とを覆うように、光触媒反応防止層が形成され、
    前記酸化チタン系導電膜が、Ｔｉと、Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂからなる群から選択される少なくとも１種類以上の元素とを含む酸化物であり、
    樹脂封入されてなることを特徴とする発光素子。
  2. 透明電極の少なくとも１層に酸化チタン系導電膜が用いられ、３００〜５５０ｎｍの発光波長を有する発光素子であって、
    基板と、
    前記基板上に順に形成されたｎ型半導体層、発光層、ｐ型半導体層と、
    前記ｐ型半導体層上に形成された、少なくとも酸化チタン系導電膜を含む透明電極と、
    前記透明電極上及びその側面と、前記ｐ型半導体層の上面外周部とを覆うように形成された光触媒反応防止層と、
    前記光触媒反応防止層上の一部に形成された正極とを備え、
    前記酸化チタン系導電膜が、Ｔｉと、Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂからなる群から選択される少なくとも１種類以上の元素とを含む酸化物であり、
    樹脂封入されてなることを特徴とする発光素子。
  3. 前記光触媒反応防止層がさらに、前記ｐ型半導体層の側面を覆うことを特徴とする請求
    項１又は請求項２の何れかに記載の発光素子。
  4. 前記光触媒反応防止層が、３００〜５５０ｎｍの範囲の波長において、８０％以上の透過率を有する透光性物質からなることを特徴とする請求項１〜３の何れか１項に記載の発光素子。
  5. 前記光触媒反応防止層が、酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ニオブ、窒化シリコン、窒化アルミニウムからなる群から選択される少なくとも１種類の材料からなることを特徴とする請求項４に記載の発光素子。
  6. 前記光触媒反応防止層が、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３），ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ），ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）からなる群から選択される少なくとも１種類の材料であることを特徴とする請求項４に記載の発光素子。
  7. 前記発光素子がＧａＮ系半導体発光素子であり、該ＧａＮ系半導体発光素子の屈折率と前記酸化チタン系導電膜の屈折率とが同等、または、その差が０．５以内であることを特徴とする請求項６に記載の発光素子。
  8. 前記酸化チタン系導電膜が凹凸形状に粗面化されていることを特徴とする請求項１〜７の何れか１項に記載の発光素子。
  9. 透明電極の少なくとも１層に酸化チタン系導電膜が用いられ、３００〜５５０ｎｍの発光波長を有する発光素子の製造方法であって、
    前記基板上に順に、ｎ型半導体層、発光層、ｐ型半導体層を形成する工程と、
    前記ｐ型半導体層上に、少なくとも酸化チタン系導電膜を含む透明電極を形成する工程
    と、
    前記透明電極上の一部に正極とを形成する工程と、
    前記一部を除く前記透明電極上及びその側面と、前記ｐ型半導体層の上面外周部とを覆うように、光触媒反応防止層を形成する工程と、
    樹脂封入を行う工程と、を有し、
    前記酸化チタン系導電膜が、Ｔｉと、Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂからなる群から選択される少なくとも１種類以上の元素とを含む酸化物であることを特徴とする発光素子の製造方法。
  10. 透明電極の少なくとも１層に酸化チタン系導電膜が用いられ、３００〜５５０ｎｍの発光波長を有する発光素子の製造方法であって、
    前記基板上に順に、ｎ型半導体層、発光層、ｐ型半導体層を形成する工程と、
    前記ｐ型半導体層上に、少なくとも酸化チタン系導電膜を含む透明電極を形成する工程と、
    前記透明電極上及びその側面と、前記ｐ型半導体層の上面外周部と、を覆うように、光触媒反応防止層を形成する工程と、
    前記光触媒反応防止層上の一部正極を形成する工程と、
    樹脂封入を行う工程と、を有し、
    前記酸化チタン系導電膜が、Ｔｉと、Ｔａ、Ｎｂ、Ｖ、Ｍｏ、Ｗ、Ｓｂからなる群から選択される少なくとも１種類以上の元素とを含む酸化物であることを特徴とする発光素子の製造方法。
  11. 前記光触媒反応防止層を、スパッタ法またはＣＶＤ法により成膜することを特徴とする請求項９又は請求項１０の何れかに記載の発光素子の製造方法。
  12. 前記光触媒反応防止層を、酸化アルミニウムを用いてＣＶＤ法によって成膜することを特徴とする請求項１１に記載の発光素子の製造方法。
  13. 請求項１〜８の何れか１項に記載の発光素子が、樹脂によって封入されてなることを特徴とするランプ。
  14. 請求項９〜１２の何れかに記載の発光素子の製造方法によって得られる発光素子が、樹脂によって封入されてなることを特徴とするランプ。
JP2006041084A 2006-02-17 2006-02-17 発光素子及びその製造方法、並びにランプ Active JP5232968B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006041084A JP5232968B2 (ja) 2006-02-17 2006-02-17 発光素子及びその製造方法、並びにランプ
US12/199,746 US20090008672A1 (en) 2006-02-17 2008-08-27 Light-emitting device, manufacturing method thereof, and lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006041084A JP5232968B2 (ja) 2006-02-17 2006-02-17 発光素子及びその製造方法、並びにランプ

Publications (2)

Publication Number Publication Date
JP2007220970A JP2007220970A (ja) 2007-08-30
JP5232968B2 true JP5232968B2 (ja) 2013-07-10

Family

ID=38497900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006041084A Active JP5232968B2 (ja) 2006-02-17 2006-02-17 発光素子及びその製造方法、並びにランプ

Country Status (2)

Country Link
US (1) US20090008672A1 (ja)
JP (1) JP5232968B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5200608B2 (ja) * 2008-03-24 2013-06-05 ソニー株式会社 半導体発光素子及びその製造方法
US7982232B2 (en) 2008-08-27 2011-07-19 Showa Denko K.K. Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP5624712B2 (ja) * 2008-09-01 2014-11-12 豊田合成株式会社 ＴｉＯ２からなる導電性透明層の製造方法及び当該導電性透明層の製造方法を利用した半導体発光素子の製造方法
JP2011054935A (ja) * 2009-06-19 2011-03-17 Rohm & Haas Electronic Materials Llc ドーピング方法
JP2011066047A (ja) * 2009-09-15 2011-03-31 Sharp Corp 窒化物半導体発光素子
JP2011159801A (ja) * 2010-02-01 2011-08-18 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
KR20120015651A (ko) 2010-08-12 2012-02-22 서울옵토디바이스주식회사 개선된 광 추출 효율을 갖는 발광 다이오드
JP6056150B2 (ja) * 2011-04-08 2017-01-11 日亜化学工業株式会社 半導体発光素子
JP2012227289A (ja) * 2011-04-18 2012-11-15 Toshiba Corp 半導体発光装置
KR101791175B1 (ko) 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
US8685858B2 (en) * 2011-08-30 2014-04-01 International Business Machines Corporation Formation of metal nanospheres and microspheres
JPWO2014020901A1 (ja) 2012-08-01 2016-07-21 パナソニックＩｐマネジメント株式会社 光学シート、発光装置、光学シートの製造方法及び発光装置の製造方法
DE102013101598B9 (de) 2013-02-18 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR101449515B1 (ko) * 2013-04-24 2014-10-13 한국광기술원 유전체 나노 텍스쳐를 이용한 무반사층 제조방법
CN104124321B (zh) * 2013-04-24 2017-03-01 展晶科技(深圳)有限公司 半导体发光元件及其制造方法
CN104714263A (zh) 2013-12-16 2015-06-17 松下知识产权经营株式会社 光学薄片以及发光装置
BR102016004795B1 (pt) * 2015-03-05 2021-09-08 Nichia Corporation Diodo emissor de luz
JP6805505B2 (ja) * 2015-03-05 2020-12-23 日亜化学工業株式会社 発光装置
CN105206724A (zh) * 2015-11-09 2015-12-30 湘能华磊光电股份有限公司 一种led芯片的制作方法及一种led芯片

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3622404B2 (ja) * 1996-02-29 2005-02-23 東芝ライテック株式会社 表示ユニット
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
US6287947B1 (en) * 1999-06-08 2001-09-11 Lumileds Lighting, U.S. Llc Method of forming transparent contacts to a p-type GaN layer
JP2002075476A (ja) * 2000-08-31 2002-03-15 Tdk Corp 光電変換膜、光電変換用電極、および光電変換素子
JP3697609B2 (ja) * 2001-05-23 2005-09-21 日立電線株式会社 半導体発光素子
JP4069451B2 (ja) * 2003-08-26 2008-04-02 セイコーエプソン株式会社 光源装置とその製造方法、並びに投射型表示装置
JP4362322B2 (ja) * 2003-06-20 2009-11-11 日本板硝子株式会社 透明導電性基板およびその製造方法ならびに光電変換素子
JP2005072527A (ja) * 2003-08-28 2005-03-17 Tomio Inoue 発光素子およびその製造方法
US7923917B2 (en) * 2003-10-01 2011-04-12 Idemitsu Kosan Co., Ltd. Color conversion layer and light-emitting device
JP2005259820A (ja) * 2004-03-09 2005-09-22 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
JP2006005171A (ja) * 2004-06-17 2006-01-05 Shin Etsu Handotai Co Ltd 発光素子
JP2007220972A (ja) * 2006-02-17 2007-08-30 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
JP5048392B2 (ja) * 2007-05-25 2012-10-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
US7982232B2 (en) * 2008-08-27 2011-07-19 Showa Denko K.K. Semiconductor light-emitting device, manufacturing method thereof, and lamp

Also Published As

Publication number Publication date
US20090008672A1 (en) 2009-01-08
JP2007220970A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
JP5232968B2 (ja) 発光素子及びその製造方法、並びにランプ
JP2007220972A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP4637781B2 (ja) ＧａＮ系半導体発光素子の製造方法
JP5232969B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP4986445B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP4959203B2 (ja) 発光素子及びその製造方法、並びにランプ
EP1922769B1 (en) Production method of gallium nitride-based compound semiconductor light-emitting device
TWI423475B (zh) 發光裝置、其製造方法、燈、電子機器及機械裝置
US7947995B2 (en) Gallium nitride-based compound semiconductor light emitting device
WO2007069590A1 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2004281863A (ja) 窒化物半導体素子及びその製造方法
WO2009093683A1 (ja) 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
WO2007119830A1 (ja) 半導体発光素子、半導体発光素子の製造方法およびランプ
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
US7982232B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP2007220973A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2007103891A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
US8124992B2 (en) Light-emitting device, manufacturing method thereof, and lamp
JP2010206230A (ja) ＧａＮ系半導体発光素子の製造方法およびランプ
JP2011222599A (ja) 半導体発光素子、半導体発光素子の製造方法、ランプ、電子機器及び機械装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5232968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3