JP2010206230A - ＧａＮ系半導体発光素子の製造方法およびランプ - Google Patents

ＧａＮ系半導体発光素子の製造方法およびランプ Download PDF

Info

Publication number
JP2010206230A
JP2010206230A JP2010141904A JP2010141904A JP2010206230A JP 2010206230 A JP2010206230 A JP 2010206230A JP 2010141904 A JP2010141904 A JP 2010141904A JP 2010141904 A JP2010141904 A JP 2010141904A JP 2010206230 A JP2010206230 A JP 2010206230A
Authority
JP
Japan
Prior art keywords
layer
light
gan
emitting element
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010141904A
Other languages
English (en)
Inventor
Hiroshi Osawa
弘 大澤
Hironao Shinohara
裕直 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2010141904A priority Critical patent/JP2010206230A/ja
Publication of JP2010206230A publication Critical patent/JP2010206230A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】発光特性、及び光取り出し効率に優れた窒化ガリウム系化合物半導体発光素子の製造方法およびランプを提供する。
【解決手段】凸部が形成された透光性を有する基板１０１上に、少なくともバッファー層１０２、ｎ型半導体層１０３、発光層１０４、ｐ型半導体層１０５を有するＧａＮ系半導体発光素子を製造する方法であり、前記凸部は、底面の直径あるいは対角線の長さが０．１〜２μｍの範囲であるとともに、高さが０．１〜２μｍの範囲であり、バッファー層１０２をスパッタ法により成膜する。
【選択図】図１

Description

本発明は発光素子に関し、特に、高い信頼性及び優れた光取り出し効率を有する発光素子の製造方法およびその製造方法を用いて製造した発光素子を備えるランプに関する。
近年、短波長光発光素子用の半導体材料として窒化物系半導体であるＧａＮ系化合物半導体材料が注目を集めている。ＧａＮ系化合物半導体は、サファイア単結晶をはじめ、種々の酸化物やＩＩＩ−Ｖ族化合物を基板として、この基板上に有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって形成される。
一般的なＧａＮ系化合物半導体発光素子の構造として、サファイア単結晶基板を用いた場合、ｎ型半導体層、発光層、ｐ型半導体層がこの順で積層される。サファイア基板は絶縁体であるので、その素子構造は一般的に、図１に示すような、ｐ型半導体層上に形成された正極とｎ型半導体層上に形成された負極が同一面上に存在する構造となる。このようなＧａＮ系化合物半導体発光素子には、透明電極を正極に使用してｐ型半導体側から光を取り出すフェイスアップ方式、Ａｇなどの高反射膜を正極に使用してサファイア基板側から光を取り出すフリップチップ方式の２種類がある。
ｐ型半導体上に透明電極を設ける場合、従来はＮｉ／Ａｕ等からなる金属透明電極が使用されていたが、発光素子の光取り出し効率を向上させるため、近年ではＩＴＯ等の透光性導電酸化膜が産業レベルで実用化され、積極的に用いられるようになっている。
このような発光素子の出力を向上させるための指標として、外部量子効率が用いられる。この外部量子効率が高ければ、出力の高い発光素子と言うことができる。
外部量子効率は、内部量子効率と光取り出し効率を掛け合わせたものとして表される。内部量子効率とは、素子に注入した電流のエネルギーのうち、光に変換される割合である。一方。光取り出し効率とは、半導体結晶内部で発生した光のうち、外部に取り出すことができる割合である。
光取り出し効率を向上させるためには、主として２通りの方法がある。一つは、光取り出し面に形成される電極、保護膜などによる発光波長の吸収を低減させる方法が挙げられる。もう一つは、化合物半導体、電極、保護膜等、屈折率が異なる材料同士の界面で発生する反射損失を低減させる方法が挙げられる。
ここで、Ｎｉ／Ａｕ等の金属透明電極が、ＩＴＯ等の透光性導電酸化膜に置き替わった理由の一つとして、透光性導電酸化膜を用いることによって発光波長の吸収を低減させることができたことが挙げられる。
屈折率が異なる材料同士の界面で発生する反射損失を低減させる方法としては、光取り出し面に凹凸加工を施す技術が挙げられ、凹凸加工を施す方法として、化合物半導体そのものに凹凸加工を施した発光素子が提案されている（例えば、特許文献１参照。）。
しかしながら、特許文献１に記載の発光素子では、半導体材料に加工を施すために半導体層に負荷を掛け、ダメージを残してしまう。このため、光取り出し効率は向上するものの、内部量子効率が低下していまい、発光強度を増加させることができないという問題がある。
化合物半導体そのものに凹凸加工するのではなく、サファイア基板上に凹凸を形成し、その上に化合物半導体を成長させることにより、結果として化合物半導体に凹凸を形成し光取り出し効率を向上させる方法が提案されている（例えば、特許文献２参照。）。
しかしながら、特許文献２に記載の発光素子では、サファイア基板上に凹凸をつけるために、その後に形成されるバッファー層の成長にばらつきが生じてしまうために、安定的に化合物半導体を成長させることが難しいという問題がある。
特許第２８３６６８７号公報 特開２００５−６４４９２号公報
本発明は上記課題に鑑みてなされたものであり、凹凸形状の施されたサファイア基板に安定的にバッファー層を形成することにより、その上に成長するＧａＮ系半導体層の結晶性を向上させ、発光特性、及び光取り出し効率に優れた発光素子の製造方法、およびランプを提供することを目的とする。
本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。
即ち、本発明は以下に関する。
（１） 凸部が形成された透光性を有する基板上に、少なくともバッファー層、ｎ型半導体層、発光層、ｐ型半導体層を有するＧａＮ系半導体発光素子の製造方法であって、前記凸部は、底面の直径あるいは対角線の長さが０．１〜２μｍの範囲であるとともに、高さが０．１〜２μｍの範囲であり、前記バッファー層をスパッタ法により成膜することを特徴とするＧａＮ系半導体発光素子の製造方法。
（２） 前記バッファー層がＡｌＮであることを特徴とする（１）に記載のＧａＮ系半導体発光素子の製造方法。
（３） 前記透光性を有する基板がサファイア単結晶であることを特徴とする（１）又は（２）に記載のＧａＮ系半導体発光素子の製造方法。
（４） 前記凸部の形状が円錐台、多角錐台、円錐、多角錐、円柱、多角柱の何れかであることを特徴とする（１）〜（３）の何れか１項に記載のＧａＮ系半導体発光素子の製造方法。
（５） （１）〜（４）の何れか１項に記載のＧａＮ系半導体発光素子の製造方法を用いて製造した発光素子を備えるランプ。
本発明のＧａＮ系半導体発光素子の製造方法によれば、底面の直径あるいは対角線の長さが０．１〜２μｍの範囲であるとともに、高さが０．１〜２μｍの範囲の大きさである凸部が形成された基板に、スパッタ法によりバッファー層を成膜するので安定的なバッファー層が形成できる。さらに、スパッタ法に用いる装置が揺動式マグネトロン磁気回路を有していれば、より安定的にバッファー層の形成が可能になる。
安定的なバッファー層を形成することにより、結晶性の高いＧａＮ系半導体層を成長させることができ、発光層の発光特性に優れたＧａＮ系半導体層を形成することができる。
従って、発光層の発光特性、及び光取り出し効率に優れた発光素子が得られる。
また、本発明の発光素子の製造方法によれば、上述の構成により、発光層の発光特性、及び光取り出し効率に優れた発光素子を製造することができる。
また、本発明のランプは、本発明の発光素子を用いたものであるので、優れた発光特性
を持つものとなる。
本発明の発光素子の断面を模式的に示した図である。 基板にナノインプリント法を用いて凸部を形成した例である。 基板にナノインプリント法を用いて凹部を形成した例である。 固定式のマグネトロン磁気回路を用いたスパッタ装置での、スパッタ粒子の動きの例である。 揺動式のマグネトロン磁気回路を用いたスパッタ装置での、スパッタ粒子の動きの例である。 本発明の発光素子を用いて砲弾型のランプを作製した例である。
以下に、本発明の発光素子及びそれを用いたランプの一実施形態について、図１〜５を適宜参照しながら説明する。
但し、本発明は以下の実施形態の各々に限定されるものではなく、例えば、これら実施形態の構成要素同士を適宜組み合わせても良い。
［発光素子の全体構成］
図１は本発明の発光素子の断面を模式的に示した図である。
図１において、符号１０１は基板、１０２はバッファー層、１０３はｎ型半導体層、１０４は発光層、１０５はｐ型半導体層、１０６は透明電極、１０７は正極、１０８は負極である。
（基板）
基板１０１としては、サファイア単結晶（Ａｌ２Ｏ３；Ａ面、Ｃ面、Ｍ面、Ｒ面）、スピネル単結晶（ＭｇＡｌ２Ｏ４）、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶およびＺｒＢ２などのホウ化物単結晶などの基板材料が周知である。本発明においても、これら周知の基板材料を含めて、透光性を有する如何なる基板材料を何ら制限なく用いることができる。これらの中でもサファイア単結晶が好ましい。なお、基板１０１の面方位は特に限定されない。また、ジャスト基板でも良いしオフ角を付与した基板であっても良い。
なお、本発明において、透光性とはＧａＮ系半導体発光素子の発光領域に透光性を有するという意味であり、４００ｎｍ〜６００ｎｍの波長に７０％以上の透過率を有していれば良い。
（サファイア基板の加工方法）
サファイア周期的な凹凸パターンを形成する方法としては、従来公知のフォトリソグラフィー法を用いることができる。さらに、ナノインプリント法を用いることも可能である。
ナノインプリント法を用いる場合には、ニッケル等のマスクを使用し、このマスクにレジストを塗布し、酸化チタン系導電膜の表面にレジスト面を押し付けて転写する。それ以降の工程は、従来公知のフォトリソグラフィーと同様である。
なお、上記ナノインプリント法を用いた場合、レジストの付いたマスクを直接サファイア基板上に押し付けるので、マスクの損傷が問題になる場合がある。この問題を回避するためには、マスクからＰＶＡなどの水溶性の樹脂でレプリカを作成し、そのレプリカにレジストを塗布して、レプリカを酸化チタン系導電膜に押し付けて転写する方法が有効である。この方法では、マスクから直接転写しない方法であるため、マスクが損傷することが無い。また、ＰＶＡは樹脂であるので、レプリカ作成時のマスクの損傷はほとんど無い。また、レプリカは１回限りしか使用できないが、ＰＶＡが安価であるため、量産上は問題にならない。また、レプリカは水溶性であることから、レジスト転写後、水によって容易に除去できるという利点もある。
基板に形成する凹凸の形状には、主として図２に示す凸型と、図３に示す凹型があり、どちらも用いることができる。本実施形態では、基板上に、以下の寸法並びに形状とされた凸部を設ける。
凸部の形状は、特に限定されないが、円柱、三角柱、四角柱、五角柱、六角柱等の多角柱、円錐、三角錐、四角錐、五角錐、六角錐の多角錐、円錐台、三角錐台、四角錐台、五角錐台、六角錐台の多角錐台等の形状が挙げられ、適宜選択することがでる。また、図１に示す発光素子１の断面形状において、基板の凸部の下端幅寸法が上端幅寸法と同じか、または大きくなるような形状とすることが好ましい。
また、凸部の大きさは特には限定されないが、凸部底面の直径あるいは対角線の長さがが０．１μｍ〜１０μｍの範囲であることが好ましい。
凸部底面の直径あるいは対角線の長さを０．１μｍ未満に形成することは、フォトリソグラフィー法を用いれば可能であるが、高コストになってしまう。また、発光素子の大きさは一般的に１００μｍ〜２０００μｍであるので、凸部底面の直径あるいは対角線の長さが１０μｍを超えると、大きすぎて充分な光取り出し効率を得ることができない。さらに好ましくは０．１μｍ〜２μｍの範囲である。
凸部の間隔は、周期的であれば特に限定されないが、０．１μｍ〜１０μｍの範囲であることが好ましい。
凸部の間隔を０．１μｍ未満に形成することは、フォトリソグラフィー法を用いれば可能であるが、高コストになってしまう。また、発光素子の大きさは一般的に１００μｍ〜２０００μｍであるので、凸部の間隔が１０μｍを超えると、大きすぎて充分な光取り出し効率を得ることができない。さらに好ましくは０．１μｍ〜２μｍの範囲である。
凸部の高さは、特に限定されないが、０．１μｍ〜２．０μｍの範囲であることが好ましい。
凸部の高さが０．１μｍ未満だと、高さが充分でないため、光取り出し効率の向上には寄与しない。また、凸部の高さが２．０μｍを超える場合、光取り出し効率の向上には寄与するものの、生産性が大幅に低下するので適さない。
また、凸部の大きさは、（凸部底面の直径あるいは対角線の長さ）＜（凸部高さ）の関係であることが、より好ましい。この関係とすることにより、光取り出し効率をより効果的に向上させることができる。
より具体的には、 凸形状が円錐台の場合、円錐台の深さが、円錐台の下端の直径よりも大きいことが好ましい。
凸形状が三角錐台、四角錐台、五角錐台、六角錐台などの多角錐台の場合、多角錐台の高さが、多角錐台の下端の対角線よりも大きいことが好ましい。
凸形状が円錐の場合、円錐の高さが、円錐台の下端の直径よりも大きいことが好ましい。
凸形状が三角錐、四角錐、五角錐、六角錐などの多角錐の場合、多角錐の高さが、多角錐台の下端の対角線よりも大きいことが好ましい。
凸形状が円柱の場合、円柱の高さが、円柱の直径よりも大きいことが好ましい。
凸形状が三角柱、四角柱、五角柱、六角柱などの多角柱の場合、多角柱の高さが、円柱の直径よりも大きいことが好ましい。
凸形状がストライプ上の溝の場合、溝の深さが溝の幅よりも大きいことが好ましい。
凹部の形状は、特に限定されないが、円柱、三角柱、四角柱、五角柱、六角柱等の多角柱、円錐、三角錐、四角錐、五角錐、六角錐の多角錐、円錐台、三角錐台、四角錐台、五角錐台、六角錐台の多角錐台等の形状が挙げられ、適宜選択することがでる。また、図１に示す発光素子１の断面形状において、基板の凹部の上端幅寸法が下端幅寸法と同じか、または大きくなるような形状とすることが好ましい。
また、凹部の大きさは特には限定されないが、凹部上端の直径あるいは対角線の長さがが０．１μｍ〜１０μｍの範囲であることが好ましい。
凹部底面の直径あるいは対角線の長さを０．１μｍ未満に形成することは、フォトリソグラフィー法を用いれば可能であるが、高コストになってしまう。また、発光素子の大きさは一般的に１００μｍ〜２０００μｍであるので、凹部上端の直径あるいは対角線の長さが１０μｍを超えると、大きすぎて充分な光取り出し効率を得ることができない。さらに好ましくは０．１μｍ〜２μｍの範囲である。
凹部の間隔は、周期的であれば特に限定されないが、０．１μｍ〜１０μｍの範囲であることが好ましい。
凹部の間隔を０．１μｍ未満に形成することは、フォトリソグラフィー法を用いれば可能であるが、高コストになってしまう。また、発光素子の大きさは一般的に１００μｍ〜２０００μｍであるので、凹部の間隔が１０μｍを超えると、大きすぎて充分な光取り出し効率を得ることができない。さらに好ましくは０．１μｍ〜２μｍの範囲である。
凹部の深さは、特に限定されないが、０．１μｍ〜２．０μｍの範囲であることが好ましい。
凹部の深さが０．１μｍ未満だと、高さが充分でないため、光取り出し効率の向上には寄与しない。また、凹部の深さが２．０μｍを超える場合、光取り出し効率の向上には寄与するものの、生産性が大幅に低下するので適さない。
また、凹部の大きさは、（凹部上端の直径あるいは対角線の長さ）＜（凸部高さ）の関係であることが、より好ましい。この関係とすることにより、光取り出し効率をより効果的に向上させることができる。
より具体的には、 凹形状が円錐台の場合、円錐台の深さが、円錐台の上端の直径および上面の直径よりも大きいことが好ましい。
凹形状が三角錐台、四角錐台、五角錐台、六角錐台などの多角錐台の場合、多角錐台の深さが、多角錐台の上端の対角線よりも大きいことが好ましい。
凹形状が円錐の場合、円錐の深さが、円錐台の上端の直径よりも大きいことが好ましい。
凹形状が三角錐、四角錐、五角錐、六角錐などの多角錐の場合、多角錐の深さが、多角錐台の上端の対角線よりも大きいことが好ましい。
凹形状が円柱の場合、円柱の深さが、円柱の直径よりも大きいことが好ましい。
凹形状が三角柱、四角柱、五角柱、六角柱などの多角柱の場合、多角柱の深さが、多角柱の対角線よりも大きいことが好ましい。
凹形状がストライプ上の溝の場合、溝の深さが溝の幅よりも大きいことが好ましい。
（スパッタ方法）
バッファー層は一般的にはＭＯＣＶＤ法により積層されるが、基板に凸部形状が施されている場合、基板表面でＭＯガスの流速が乱れてしまうために、安定したバッファー層を積層することが困難である。特に、（凸部底面の直径あるいは対角線の長さ）＜（凸部高さ）の関係であると、凸部底面にまで安定的にバッファー層を形成することはさらに難しくなる。
スパッタ法は、スパッタ粒子の直進性が高いので、凹凸形状、特に凸部形状には影響を受けずに成膜することが可能である。さらに、揺動式マグネトロン磁気回路を有するスパッタ法がより好ましい。
その原理について図４、５を用いて説明する。凹凸形状は極めて小さいので、本説明では点２０６として扱う。図４に示すようにマグネトロン磁気回路が固定式であると、凹凸形状２０６に入射するスパッタ粒子の方向は一方向に限られてしまう。一方、図５に示すように、マグネトロン磁気回路が揺動する方式であると、凹凸形状２０６に入射するスパッタ粒子の方向はさまざまな向きを取ることができる。スパッタ粒子が一方向からしか入らないと凹凸形状の場合、どうしも影が出来てしまうので成膜されない部分ができてしまう。一方、スパッタ粒子がさまざまな方向から入ってくる場合は、影が出来にくく凹凸形状の全面に渡った成膜が可能になる。
揺動の方式は、どのような動きでも可能であるが、ターゲットに対して平行に移動することが好ましい。均一な膜厚を保つために、移動は往復運動であることが好ましい。移動速度は一定の移動速度でも構わないし、さらに、単振動揺動機構を有し往復運動の端部では遅く、往復運動の中心部では最も速くして方が、より膜厚の均一を得ることができる。
成膜方式はＤＣ，ＲＦいずれも可能である。ＡｌＮを成膜する場合は、ＡｌＮターゲットを用いてＲＦで成膜しても構わないし、Ａｌターゲットを用いてＮ２中で反応性スパッタをして成膜しても構わない。反応性スパッタはＲＦ，ＤＣどちらでも可能であるが、絶縁性の堆積物がターゲット上に付着して異常放電が生じる場合があるので、ＲＦの方が好ましい。
（ＧａＮ層）
基板１０１上には、通常、バッファー層としてのＧａＮ層１０２を介して、ＧａＮ系半導体からなるｎ型半導体層、発光層およびｐ型半導体層が積層される。本発明においてはバッファー層はスパッタにより成膜される。
ＧａＮ系半導体としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体が多数知られており、本発明においても、それら周知のＧａＮ系半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体を何ら制限なく用いることができる。 ＧａＮ系半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、ＡｓおよびＢなどの元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
ＧａＮ系半導体の成長方法は特に限定されず、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、などＧａＮ系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。
ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
ｎ型半導体層２は、通常、下地層、ｎコンタクト層およびｎクラッド層から構成される。ｎコンタクト層は下地層および／またはｎクラッド層を兼ねることができる。下地層はＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。その膜厚は０．１μｍ以上、好ましくは０．５μｍ以上、さらに好ましくは１μｍ以上である。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層にはｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）の方が良好な結晶性の維持という点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。
下地層を成長させる際の成長温度は、８００〜１２００℃が好ましく、さらに好ましくは１０００〜１２００℃の範囲に調整する。この成長温度範囲内で成長させれば結晶性の良いものが得られる。また、ＭＯＣＶＤ成長炉内の圧力は１５〜４０ｋＰａに調整する。
ｎコンタクト層としては、下地層と同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎコンタクト層にはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。成長温度は下地層と同様である。
ｎコンタクト層を構成するＧａＮ系半導体は、下地層と同一組成であることが好ましく、ｎコンタクト層と下地層との合計の膜厚を１〜２０μｍ、好ましくは２〜１５μｍ、さらに好ましくは３〜１２μｍの範囲に設定することが好ましい。ｎコンタクト層と下地層との合計の膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎコンタクト層と発光層３との間には、ｎクラッド層を設けることが好ましい。ｎコンタクト層の表面に生じた平坦性の悪化を埋めることできるからである。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層をＧａＩｎＮで形成する場合には、発光層３のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層の膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層のｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
ｎ型半導体層２の上に積層される発光層としては、ＧａＮ系系半導体、好ましくはＧａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）のＧａＮ系半導体からなる発光層が本発明では通常用いられる。発光層３の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が挙げられ、例えば好ましくは１〜１０ｎｍであり、より好ましくは２〜６ｎｍである。発光層の膜厚が上記範囲であると発光出力の点で好ましい。
また、発光層は、上記のような単一量子井戸（ＳＱＷ）構造の他に、上記Ｇａ１−ｓＩｎｓＮを井戸層として、この井戸層よりバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）障壁層とからなる多重量子井戸（ＭＱＷ）構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
ＡｌｃＧａ１−ｃＮ障璧層の成長温度は７００℃以上とすることが好ましく、さらに好ましくは８００〜１１００℃で成長させると結晶性が良好になるため好ましい。ＧａＩｎＮ井戸層は６００〜９００℃、好ましくは７００〜９００℃で成長させる。すなわちＭＱＷの結晶性を良好にするためには層間で成長温度を変化させることが好ましい。
ｐ型半導体層は、通常、ｐクラッド層およびｐコンタクト層から構成される。しかし、ｐコンタクト層がｐクラッド層を兼ねてもよい。
ｐクラッド層としては、発光層のバンドギャップエネルギーより大きくなる組成であり、発光層３へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐクラッド層が、このようなＡｌＧａＮからなると、発光層へのキャリアの閉じ込めの点で好ましい。ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層のｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
ｐコンタクト層は、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなるＧａＮ系半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度で、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
（電極）
透光性正極は、少なくともｐ型半導体層と接する透光性導電酸化膜層からなる。透光性導電酸化膜層上の一部には、回路基板またはリードフレーム等との電気接続のための正極ボンディングパッドが設けられる。
透光性正極は、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺｎＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺｎＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ２）から少なくとも一種類を含んだ材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
透光性正極は、ｐ型半導体層上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。透光性正極を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
正極ボンディングパッドは、透光性正極上に設けられ、正極ボンディングパッドの材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッドの厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１７の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
負極ボンディングパッドは、基板上に、ｎ型半導体層、発光層およびｐ型半導体層が順次積層された窒化ガリウム系化合物半導体の前記ｎ型半導体層に接するように形成される。
このため、負極ボンディングパッドを形成する際は、発光層およびｐ型半導体層の一部を除去してｎ型半導体層のｎコンタクト層を露出させ、この上に負極ボンディングパッドを形成する。
負極ボンディングパッドの材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
（ランプの説明）
以上、説明したような本発明の窒化ガリウム系化合物半導体発光素子は、例えば、当業者周知の手段により、透明カバーを設けてランプを構成することができる。また、本発明の窒化ガリウム系化合物半導体発光素子と、蛍光体を有するカバーとを組み合わせることにより、白色のランプを構成することもできる。
また、例えば、図６に示すように、本発明の窒化ガリウム系化合物半導体発光素子は、従来公知の方法を用いてなんら制限無くＬＥＤランプとして構成することができる。ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。例えば、図１に示したフェイスアップ型の窒化ガリウム系化合物半導体発光素子を砲弾型に実装する場合、図示例のように、２本のフレーム３１、３２の一方に窒化ガリウム系化合物半導体発光素子３０を樹脂などで接着し、正極ボンディングパッド及び負極ボンディングパッドを金等の材質からなるワイヤー３３、３４用いて、それぞれフレーム３１、３２に接合する。その後、透明樹脂で素子周辺をモールド３５することにより、砲弾型のランプを作製することができる。
次に、本発明を実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
図１に、本実験例で作製した窒化ガリウム系化合物半導体発光素子の断面模式図を示す。
（凹凸形状を有するサファイア基板の作成）
基板にはサファイア単結晶を用い、公知のフォトリソグラフィー法を用いて、サファイア単結晶基板上に凹形状を形成した。サファイア単結晶基板のエッチングにはＢＣｌ３をエッチングガスとして用いた。凹形状は円錐台形状（上端寸法４μｍ、下端寸法２μｍ、高さ６μｍ、周期８μｍ）を形成した。
（スパッタ法）
ＲＦスパッタによりＡｌＮを成膜した。ターゲットはＡｌを用いＮ２との反応性スパッタでＡｌＮを形成した。揺動式マグネトロン磁気回路を用いて、単振動揺動機構にて往復運動（１往復、３０秒）をさせて成膜した。基板温度は７００℃とし、膜厚５０ｎｍ成膜した。
（窒化ガリウム系化合物半導体発光素子の作製）
スパッタにより、ＡｌＮからなるバッファ層を成膜した後、窒化ガリウム系化合物半導体層を積層した。この窒化ガリウム系化合物半導体層は、厚さ６μｍのアンドープＧａＮからなる下地層、厚さ２μｍのＧｅドープｎ型ＧａＮコンタクト層および厚さ０．０２μｍのｎ型Ｉｎ０．１Ｇａ０．９Ｎクラッド層がこの順序で積層されたｎ型半導体層、厚さ１６ｎｍのＳｉドープＧａＮ障壁層および厚さ２．５ｎｍのＩｎ０．０６Ｇａ０．９４Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層、および厚さ０．０１μｍのＭｇドープｐ型Ａｌ０．０７Ｇａ０．９３Ｎクラッド層と厚さ０．１８μｍのＭｇドープｐ型Ａｌ０．０２Ｇａ０．９８Ｎコンタクト層がこの順序で積層されたｐ型半導体層からなり、各層をこの順で積層して形成した。光取り出し面は半導体側とした。
この構造において、ｎ型ＧａＮコンタクト層のキャリア濃度は１×１０１９ｃｍ−３であり、ＧａＮ障壁層のＳｉドープ量は１×１０１７ｃｍ−３であり、ｐ型ＡｌＧａＮコンタクト層のキャリア濃度は５×１０１８ｃｍ−３であり、ｐ型ＡｌＧａＮクラッド層のＭｇドープ量は５×１０１９ｃｍ−３であった。
また、窒化ガリウム系化合物半導体層の積層はＭＯＣＶＤ法により、当該技術分野においてよく知られた通常の条件で行なった。
そして、この窒化ガリウム系化合物半導体層に、負極を形成する領域のｎ型ＧａＮコンタクト層を反応性イオンエッチング法により露出させた。この際、まず、レジストをｐ型半導体層の全面に一様に塗布した後、公知のリソグラフィー技術を用いて、負極形成領域からレジストを除去した。そして、真空蒸着装置内にセットして、圧力４×１０−４Ｐａ以下でＮｉおよびＴｉをエレクトロンビーム法により膜厚がそれぞれ約５０ｎｍおよび３００ｎｍとなるように積層した。その後リフトオフ技術により、負極形成領域以外の金属膜をレジストとともに除去した。
次いで、反応性イオンエッチング装置のエッチング室内の電極上に半導体積層基板を載置し、エッチング室を１０−４Ｐａに減圧した後、エッチングガスとしてＣｌ２を供給してｎ型ＧａＮコンタクト層が露出するまでエッチングした。エッチング後、反応性イオンエッチング装置より取り出し、上記エッチングマスクを硝酸およびフッ酸により除去した。
（透光性正極の形成）
次に、公知のフォトリソグラフィー技術及びリフトオフ技術を用いて、ｐ型ＡｌＧａＮコンタクト層表面の正極を形成する領域にのみ、ＩＴＯからなる電流拡散層（透光性正極）を形成した。電流拡散層の形成においては、まず、窒化ガリウム系化合物半導体層を積層した基板を真空スパッタ装置内に入れ、ｐ型ＡｌＧａＮコンタクト層上にＩＴＯを３００ｎｍ積層した。そして、真空室から取り出した後、透明化のための熱処理を実施した。
（ボンディングパッドの形成）
次に、正極ボンディングパッドおよび負極ボンディングパッドを、以下のような手順で形成した。
まず、通常、リフトオフと呼ばれる周知の手順に則って処理し、さらに、同様の積層方法により、ＩＴＯ膜上の一部にＡｕからなる第１の層、Ｔｉからなる第２の層、Ａｌからなる第３の層、Ｔｉからなる第４の層、Ａｕからなる第５の層を順に積層し、５層構造の正極ボンディングパッド１７を形成した。ここで、Ａｕ／Ｔｉ／Ａｌ／Ｔｉ／Ａｕからなる各層の厚さは、それぞれ、５０／２０／１０／１００／５００ｎｍとした。
次に、負極ボンディングパッド１８を、上述した反応性イオンエッチング法により露出したｎ型ＧａＮコンタクト層上に、以下の手順により形成した。
まず、レジストを、ｎ型ＧａＮコンタクト層の露出した領域全面に一様に塗布した後、公知のリソグラフィー技術を用いて、露出したｎ型ＧａＮコンタクト層上の負極形成部分からレジストを除去した。そして、通常用いられる真空蒸着法により、半導体側から順に、Ｔｉが１００ｎｍ、Ａｕが５００ｎｍの厚さとされた負極ボンディングパッドを形成した。その後、レジストを公知の方法により除去した。
このようにして、正極および負極を形成したウエーハを、基板裏面を研削・研磨することにより、基板の板厚を８０μｍまで薄くして、レーザスクライバを用いて半導体積層側から罫書き線を入れた後、押し割って、３５０μｍ角のチップに切断した。
（駆動電圧（Ｖｆ）及び発光出力（Ｐｏ）の測定）
これらのチップを、プローブ針による通電で電流印加値２０ｍＡにおける順方向電圧（駆動電圧：Ｖｆ）の測定をしたところ３．３Ｖであった。
また、チップをＴＯ−１８缶パッケージに実装して、テスターによって発光出力を計測したところ、印加電流２０ｍＡにおける発光出力は１６ｍＷを示した。また、その発光面の発光分布は透光性正極表面の全面で発光しているのが確認できた。
（比較例１）
スパッタ法のかわりにＭＯＣＶＤ法を用いてＡｌＮバッファー層を形成した以外は、実施例１と同様にして窒化ガリウム系化合物半導体発光素子を作製した。
これらのチップを、プローブ針による通電で電流印加値２０ｍＡにおける順方向電圧（駆動電圧：Ｖｆ）の測定をしたところ３．３Ｖであった。
また、チップをＴＯ−１８缶パッケージに実装して、テスターによって発光出力を計測したところ、印加電流２０ｍＡにおける発光出力は１３ｍＷを示した。また、その発光面の発光分布は透光性正極表面の全面で発光しているのが確認できた。
（比較例２）
サファイア基板に凹凸形状を形成しなかった以外は、実施例１と同様にして窒化ガリウム系化合物半導体発光素子を作製した。
これらのチップを、プローブ針による通電で電流印加値２０ｍＡにおける順方向電圧（駆動電圧：Ｖｆ）の測定をしたところ３．３Ｖであった。
また、チップをＴＯ−１８缶パッケージに実装して、テスターによって発光出力を計測したところ、印加電流２０ｍＡにおける発光出力は１２ｍＷを示した。また、その発光面の発光分布は透光性正極表面の全面で発光しているのが確認できた。
比較例１，２からサファイア基板に凹凸を形成した方が出力が向上していることが分かるが、実施例１と比較例１からサファイア基板に凹凸を形成し、さらにスパッタ法によりバッファー層を形成したほうが、より出力が向上していることが分かる。
１０１ 基板
１０２ バッファー層
１０３ ｎ型半導体層
１０４ 発光層
１０５ ｐ型半導体層
１０６ 透明電極
１０７ 正極
１０８ 負極
２０１ マグネトロン磁気回路
２０２ 磁力線
２０３ ターゲット
２０４ プラズマ
２０５ スパッタ粒子
２０６ 凹凸形状
３０ 窒化ガリウム系化合物半導体発光素子
３１ フレーム
３２ フレーム
３３ ワイヤー
３４ ワイヤー
３５ 透明樹脂モールド

Claims (5)

  1. 凸部が形成された透光性を有する基板上に、少なくともバッファー層、ｎ型半導体層、発光層、ｐ型半導体層を有するＧａＮ系半導体発光素子の製造方法であって、
    前記凸部は、底面の直径あるいは対角線の長さが０．１〜２μｍの範囲であるとともに、高さが０．１〜２μｍの範囲であり、
    前記バッファー層をスパッタ法により成膜することを特徴とするＧａＮ系半導体発光素子の製造方法。
  2. 前記バッファー層がＡｌＮであることを特徴とする請求項１に記載のＧａＮ系半導体発光素子の製造方法。
  3. 前記透光性を有する基板がサファイア単結晶であることを特徴とする請求項１又は請求項２に記載のＧａＮ系半導体発光素子の製造方法。
  4. 前記凸部の形状が円錐台、多角錐台、円錐、多角錐、円柱、多角柱の何れかであることを特徴とする請求項１〜請求項３の何れか１項に記載のＧａＮ系半導体発光素子の製造方法。
  5. 請求項１〜請求項４の何れか１項に記載のＧａＮ系半導体発光素子の製造方法を用いて製造した発光素子を備えるランプ。
JP2010141904A 2010-06-22 2010-06-22 ＧａＮ系半導体発光素子の製造方法およびランプ Pending JP2010206230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010141904A JP2010206230A (ja) 2010-06-22 2010-06-22 ＧａＮ系半導体発光素子の製造方法およびランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010141904A JP2010206230A (ja) 2010-06-22 2010-06-22 ＧａＮ系半導体発光素子の製造方法およびランプ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006096340A Division JP4637781B2 (ja) 2006-03-31 2006-03-31 ＧａＮ系半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2010206230A true JP2010206230A (ja) 2010-09-16

Family

ID=42967331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010141904A Pending JP2010206230A (ja) 2010-06-22 2010-06-22 ＧａＮ系半導体発光素子の製造方法およびランプ

Country Status (1)

Country Link
JP (1) JP2010206230A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957433B2 (en) 2012-03-28 2015-02-17 Nichia Corporation Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element
KR20160138419A (ko) 2014-03-26 2016-12-05 제이엑스 에네루기 가부시키가이샤 에피택셜 성장용 기판 및 이것을 사용한 발광 소자

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2004273122A (ja) * 2003-03-04 2004-09-30 Abel Systems Inc 面発光装置
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2005101566A (ja) * 2003-08-19 2005-04-14 Nichia Chem Ind Ltd 半導体素子、発光素子及びその基板の製造方法
JP2005314121A (ja) * 2004-04-26 2005-11-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2005328073A (ja) * 2005-06-21 2005-11-24 Toshiba Corp 半導体発光素子の製造方法
JP2006036561A (ja) * 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2004273122A (ja) * 2003-03-04 2004-09-30 Abel Systems Inc 面発光装置
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2005101566A (ja) * 2003-08-19 2005-04-14 Nichia Chem Ind Ltd 半導体素子、発光素子及びその基板の製造方法
JP2005314121A (ja) * 2004-04-26 2005-11-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2006036561A (ja) * 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板
JP2005328073A (ja) * 2005-06-21 2005-11-24 Toshiba Corp 半導体発光素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957433B2 (en) 2012-03-28 2015-02-17 Nichia Corporation Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element
US9337390B2 (en) 2012-03-28 2016-05-10 Nichia Corporation Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element
US9711685B2 (en) 2012-03-28 2017-07-18 Nichia Corporation Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element
KR20160138419A (ko) 2014-03-26 2016-12-05 제이엑스 에네루기 가부시키가이샤 에피택셜 성장용 기판 및 이것을 사용한 발광 소자

Similar Documents

Publication Publication Date Title
JP4637781B2 (ja) ＧａＮ系半導体発光素子の製造方法
JP5232969B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP5232968B2 (ja) 発光素子及びその製造方法、並びにランプ
JP4660453B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP4986445B2 (ja) 窒化ガリウム系化合物半導体発光素子
US7875474B2 (en) Gallium nitride-based compound semiconductor light-emitting device and production method thereof
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
US20090001407A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP2007165613A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4959203B2 (ja) 発光素子及びその製造方法、並びにランプ
JP2011009502A (ja) 発光素子、その製造方法、ランプ、電子機器及び機械装置
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
US7982232B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP2007103891A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2007220973A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2010206230A (ja) ＧａＮ系半導体発光素子の製造方法およびランプ
JP2007299934A (ja) 窒化物系半導体発光素子及びその製造方法、並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319