JP2005064492A - 単結晶サファイア基板とその製造方法及び半導体発光素子 - Google Patents

単結晶サファイア基板とその製造方法及び半導体発光素子 Download PDF

Info

Publication number
JP2005064492A
JP2005064492A JP2004218384A JP2004218384A JP2005064492A JP 2005064492 A JP2005064492 A JP 2005064492A JP 2004218384 A JP2004218384 A JP 2004218384A JP 2004218384 A JP2004218384 A JP 2004218384A JP 2005064492 A JP2005064492 A JP 2005064492A
Authority
JP
Japan
Prior art keywords
sapphire substrate
single crystal
gan
irregularities
crystal sapphire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004218384A
Other languages
English (en)
Inventor
Kenichi Watanabe
健一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004218384A priority Critical patent/JP2005064492A/ja
Publication of JP2005064492A publication Critical patent/JP2005064492A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】サファイア基板の主面に効率良く量産に適した方法でストライプ状の溝または凹凸を作製した半導体発光素子用サファイア基板およびその製造方法を提供する
【解決手段】SiOを主成分とする保護膜をマスクとして、熱リン酸等でウェットエッチングすることにより、エッチピットを有する凹凸を備えた単結晶サファイア基板を作製する。
【選択図】図2

Description

本発明は、半導体発光素子用単結晶サファイア基板とその製造方法及び半導体発光素子に関する物であり、特にその半導体発光素子が青色LED、紫外LED、白色LED等のLED素子を含むGaN系半導体結晶からなるものに関する。
GaNは光デバイスのみならず、最近では高温エレクトロニクス、耐環境デバイス等への応用が注目されている。GaN系化合物半導体結晶のエピタキシャル成長は、格子整合する基板の入手が困難であるため、一般的にはサファイア、SiC、マグネシアスピネル等を結晶成長用基板として用いている。元来、単結晶サファイア基板は、特定の結晶面を表面に露出させた後、機械研磨及び、化学研磨によって鏡面状態に研磨され、この上に発光デバイス等に使用されるIII族窒化物系化合物半導体素子が成膜される。しかし、化学研磨を行っただけでは結晶成長用基板とGaN系化合物半導体結晶との格子不整合がまだ存在し、そのため転位が発生する(特許文献1参照)。
例えば発光ダイオードを例に取ると、C面を主面とするサファイア基板の表面にバッファ層として作用するGaN膜が低温CVDにより形成され、このGaN膜の上にn型のAlxGayInzN膜がCVDのエピタキシャル成長により形成され、その上にp型のAlxGayInzN膜がCVDのエピタキシャル成長により形成され、さらにこのp型AlxGayInzN膜の上に低抵抗のp型AlxGayInzN膜が同じくCVDのエピタキシャル成長により形成されている。
n型AlxGayInzN膜の表面およびp型のAlxGayInzN膜の表面にはそれぞれn型電極およびp型電極が形成されている。
このような発光ダイオードを製造するに当たってはサファイア基板の上にn型のAlxGayInzN膜を直接CVDによってエピタキシャル成長させるとこのGaN膜は欠陥が非常に多く、結晶性が悪く、しかも表面平坦性も悪いものとなってしまう。このようなAlxGayInzN膜を用いた発光ダイオードでは発光効率が非常に低いものとなってしまう。
そこで、サファイア基板の表面にn型のAlxGayInzN膜を直接形成せず、バッファ層として作用するGaN膜を低温CVDのエピタキシャル成長により形成している。このような低温のCVDによるエピタキシャル成長ではサファイア基板の格子定数と、n型のAlxGayInzN膜の格子定数との10%以上の差異が補償されるとともにヘテロ接合部で重要なる良好な表面平坦性を実現できる。
一方、このようなGaN膜の代わりにAlN膜を低温CVDのエピタキシャル成長により形成することも提案されている。
しかし、このような低温CVDのエピタキシャル成長によってバッファ層として作用するGaN膜やAlN膜を形成し、その上に特にAlを必須成分として含有するAlxGayInzN膜をエピタキシャル成長すると転位が非常に多くなる。このようなAlxGayInzN膜の転位密度は例えば109 /cm2にも達するものである。
このように転位密度が高いと、これが光の吸収センタを構成するので、デバイスの特性が劣化することになる。特に、レーザダイオードなどの高効率が要求される光デバイスにおいては重大な問題となる。また、こうした転位はpn接合の劣化を招くため、電子デバイスを制作する場合においても、転位の低減が重大な問題となる。
したがって、結晶成長用基板と成膜結晶との格子定数差に起因する転位を極力少なくする研究が種々行われている。
その結果、製膜用基板表面上にストライプ状の溝を有する基板が窒化ガリウム系半導体化合物のエピタキシャル成長に有利であることが明らかになってきた(特許文献1、特許文献2参照)。
この基板に窒化ガリウム系化合物をエピタキシャル成長させると、前記ストライプ状の溝を埋めるように選択横方向成長に成長し、転位密度の小さな領域を含む膜を作成することが可能になる。
この様にして作製した転位密度の小さい結晶層を用いて作製したLED素子はLEDの発光層で発生する光の量を増やすこと、即ちその内部量子効率を高めることにより発光効率を高めることができる。
一方、サファイア基板の表面に凹凸を形成し、その上に窒化ガリウム系化合物をエピタキシャル成長させ、LED素子を作製することにより、LEDの発光層で発光した光の取り出し効率、いわゆる外部量子効率を高めることにより発光効率を高めることが出来ることが分かって来た(特許文献3、非特許文献1参照)。
特開2001−210598号 特開2001-274093号 特開2002-280611号 日経エレクトロニクス2003年3月31日号p128〜p133
前記ストライプ状の溝または凹凸の形成方法はサファイア基板の主面にフォトレジストを形成し、フォトリソグラフィによってフォトレジストに開口を形成し、フォトレジストをマスクとしてその下側のサファイア基板本体を選択的にエッチングして複数の溝を形成した後、フォトレジストを除去する方法が主であった。このエッチングはイオンビームエッチングあるいは、反応性イオンエッチングのようなドライエッチングが主であるが、加工速度が非常に遅く、さらに一度に処理できる枚数にも限りがあると言う問題があり、量産には適しなかった。
また、上記同様にフォトレジストをマスクとして熱リン酸などを用いてエッチングを行うウェットエッチング法も提案されているが、フォトレジストの耐薬品性が十分ではないために、実用的な溝加工は困難であると言う不具合があった。
本発明の目的は、上記問題を解決するため、サファイア基板の主面に効率良く量産に適した方法でストライプ状の溝または凹凸を作製した半導体発光素子用サファイア基板およびその製造方法を提供することである。
上記問題を解決するため、本発明は、EFG法で作成した単結晶サファイア基板の主面にSiOを主成分とする保護膜を密着して積層し、所定のパターン形状に除去して、熱リン酸または熱リン酸と熱硫酸の混酸または熱溶融水酸化カリウムを用いて該サファイア基板の主面をウェットエッチングすることにより、エッチピットを有する凹凸を形成するものである。
このウェットエッチングにより形成された凹凸の少なくとも底面あるいは側面には条件により同時にエッチピットが形成されるが、この基板を用いてLED等の半導体発光素子を作製すると、エッチピットによって基板側に向かう光を散乱させ、光取り出し効率の良い半導体発光素子を作製することができる。
この様にして作製した単結晶サファイア基板は、主面上に複数の凹凸を有し、該凹凸の少なくとも底面または側面に複数のエッチピットを有することを特徴とする。
また、前記凹凸はストライプ状の溝であっても良い。
また、前記ストライプ状の溝の側面と主面とのなす角度は10°以上、90°未満であることが好ましい。
また、前記凹凸は三角形、四角形、五角形、六角形などの多角形のパターンであり、少なくとも側面あるいは底面を有するものであっても良い。
また、前記多角形のパターンの側面と主面のなす角度は10°以上、90°未満であることが好ましい。
また、前記ストライプ状の溝または多角形状のパターンの繰り返し周期は、当該基板上に形成するGaN系半導体発光素子の発光波長の1/20以上かつ20倍以下であることが好ましい。
また、前記エッチピットの一辺の長さは300μm以下、より好ましくは30μm以下であり、その形状は角錐状であることが好ましい。また、エッチピットの密度は10個/cm以上、1010個/cm以下であることが好ましい。さらに、前記エッチピットを主面に垂直な方向から見た時の底辺の少なくとも一辺がA軸に平行であるかまたはA軸に垂直あるいは、少なくとも一辺がM軸に平行であるかまたはM軸に垂直であることが好ましい。
前記主面は、サファイアのC面±2°以内、A面±2°以内、R面±2°以内、M面±2°以内またはM面から30°±2°以内のいずれかを満たすことが好ましい。
前記エッチピットは、熱リン酸または熱リン酸と熱硫酸の混酸または熱溶融水酸化カリウムを用いて形成することが好ましい。このように、熱リン酸等によるウェットエッチングを行うことでまとめて処理することが可能であり、量産にも適している。
また、本発明は前記主面上にSiOを主成分とする保護膜を密着して積層し、該保護膜の一部をストライプ状、多角形状等の所定のパターン形状に除去し、熱リン酸または熱リン酸と熱硫酸の混酸または熱溶融水酸化カリウムを用いて主面をウェットエッチングすることによって、所定パターンの凹凸とエッチピットを形成することを特徴とする。
また、前記主面上に密着して積層したSiOを主成分とする保護膜をストライプ状または多角形状等の所定のパターン形状に除去する方法として、インプリント法によるリソグラフィー法を用いたことを特徴とする。
また、前記インプリント法は、熱サイクル・ナノインプリント・リソグラフィ法または光ナノインプリント・リソグラフィ法または室温ナノインプリント・リソグラフィ法の何れかであることを特徴とする。
また、前記SiOを主成分とする保護膜はECRスパッター法によって形成したことを特徴とする。
また、前記単結晶サファイア基板を用いてGaN系半導体層を形成して成る半導体発光素子は、前記ストライプ状の溝または多角形状のパターンの繰り返し周期が当該半導体発光素子の発光波長の1/20以上かつ20倍以下であることが好ましい。
また本発明は、以上のようにして作製されたエッチピットを有する単結晶サファイア基板の主面上に、単結晶サファイア基板とは異なる屈折率を有する半導体材料からなる第二の結晶層が成長しており、その上に、発光層を含む半導体結晶層が積層された素子構造を有する半導体発光素子であることを特徴とする。
上記の第二の結晶層は、AlGaNを含むGaN系のバッファ層と、その上のGaN系の半導体結晶層で形成するか、あるいはAlGaNを含むAlN系のバッファ層と、その上のGaN系の半導体結晶層で形成しても良い。
さらに、上記サファイア基板の凹凸を有する主面から、第二の結晶層が実質的にファセット構造を形成しながら成長したものであり、発光層から発せられる光の波長における単結晶サファイア基板の屈折率と第二の結晶層の屈折率との差が0.05以上であることが好ましい。
また、上記単結晶サファイア基板の主面上に、第一のGaN系半導体結晶がエッチピットを覆って凹凸をなすように成長しており、該凹凸の少なくとも一部を覆って、第一のGaN系半導体結晶とは異なる屈折率を有する第二のGaN系半導体結晶が成長しており、さらに、第三のGaN系半導体結晶が前記凹凸を平坦化するまで成長しており、その上に、発光層を含む半導体結晶層が積層された素子構造を有する半導体発光素子としても良い。
さらに、上記単結晶サファイア基板の主面上に、第一のGaN系半導体結晶がエッチピットを覆って凹凸をなすように成長しており、該凹凸の少なくとも凸部を膜状に覆って第二のGaN系半導体結晶が成長しており、さらに、これを覆って第三のGaN系半導体結晶が前記凹凸を平坦化するまで成長しており、その上に、発光層を含む半導体結晶層が積層された素子構造を有し、第二のGaN系半導体結晶が多層膜構造を有するもので有っても良い。
以上のように本発明によれば、サファイア基板の主面に効率良く量産に適した方法で凹凸を作製することが出来る。また、ウェットエッチングによって出来るエッチピットを利用することにより、この方法で作成されたサファイア基板を用いて作製されたLEDは横方向に向かう光を効率よく取り出すことが出来るので、従来よりも外部量子効率の高いLEDを提供することが出来る。
以下、GaN系材料を用いたLED(GaN系LED)を例として挙げ、本発明の実施の形態を説明する。
図1に示すように本発明のサファイア基板1は主面1a上に、ストライプ状の溝1cを形成し、この溝1cの底面または側面に複数のエッチピット1bを備えたものである。なお、上記溝1cの代わりに三角形、四角形、五角形、六角形などの多角形の凹凸を複数形成し、この凹凸の底面または側面に複数のエッチピットを備えることもできる。
この様な単結晶サファイア基板1は、初めにEFG法によって面方位、軸方位の定まったサファイア素材を引き上げ、次に、この素材を適宜切断、研削加工、研磨加工、洗浄を施し、窒化物半導体を成膜するための基板を作製し、引き続き、基板の主面にSiOを主成分とする保護膜を密着して積層し、該保護膜を通常の半導体プロセスを用いてストライプ状または、三角形、四角形、五角形、六角形などの所定のパターン状に加工し、残された保護膜をマスクとして、熱リン酸または熱リン酸と熱硫酸の混酸または熱溶融水酸化カリウムを用いて該サファイア基板の主面をウェットエッチングすることにより凹凸を形成するものである。この時、ウェットエッチングの条件により、上記凹凸の底面または側面にエッチピットが形成される。このエッチング処理は、適切な治具を用いることにより、一度に多数枚を処理できるため、非常に生産性が高く、量産に適している。
この時に出来るエッチピット1bの形状は、角錐状であることが特徴であり、条件によって変わるが、通常は三角錐である。この角錐状の形状は、この単結晶サファイア基板1を利用して作製するLED等の発光素子の光取り出し効率を高めるために有効である。
このエッチピット1bの大きさは一辺が300μm以下となるように温度と時間の条件を調整することが好ましい。これは、LED素子の大きさが通常300μm×300μm程度であり、横方向の光を効率よく取り出すためにはエッチピットの大きさが少なくともこのサイズ以下に成るようにコントロールする必要が有るためである。更に、エッチピットの大きさは、ストライプ状の溝あるいは多角形の凹凸の凹部の幅よりも狭い方がより好ましい。すはわち、エッチピット1bの大きさは一辺が30μm以下で有ればより好ましい。これは、エッチピットのサイズを出来るだけ小さくし、またエッチピットの密度を出来るだけ高くすることによりLED素子の光を散乱する効果が大きくなり、LEDの光取り出し効率が改善されると言う効果がある為である。なお、溝の幅およびエッチピットの大きさが光の波長程度になればLED素子の光散乱効果が更に増大して光取り出し効率がより一層大きくなる。
ここでエッチピット1bの深さは、幾何学的な考察から250μm以下が好ましく、また、LEDの製造工程で、一般的にダイシング工程の前に基板をバックグラインドを行い、厚みを薄くすることからもエッチピットの深さは250μm以下が好ましい。さらに、上記同様ストライプ状の溝1cあるいは多角形の凹凸の凹部の幅よりも狭い方がより好ましく、更に幾何学的な考察から、ストライプ状の溝1cあるいは多角形の凹凸の凹部の幅のおよそ82%以下の深さであることが好ましいが、光の散乱効果増大の観点からは更に、エッチピットの深さは30μm以下であることが更に好ましい。
また、エッチピット1bの数も同様に横方向の光を効率よく取り出すために、10個/cm以上、1010個/cm以下であることが好ましい。なお、エッチピットの数をコントロールするために、単結晶サファイア基板1に熱や圧力を加えて故意に結晶欠陥を導入した後、エッチング処理を行っても良い。例えば、1200℃〜1400℃で20気圧を加えた後、更に熱処理を行う等の処理を行っても良い。
また、エッチピット1bを主面1aに垂直な方向から見た時の底辺の少なくとも1辺がサファイアのA軸に平行または垂直、もしくはM軸に平行または垂直であることにより、当該基板の上に成長させるGaNなどの欠陥の低減に有効である。これはサファイア基板1を適切な条件でエッチングを行うことにより達成できる。
エッチピット1bの数と大きさは熱リン酸等の温度と処理時間に依って決まる。また、エッチピット1bの向きは単結晶サファイア基板1の結晶方位と軸方位とによって決まる。このエッチピット1bの向きと形状を一定にするために前記主面1aはサファイアのC面±2°以内、A面±2°以内、R面±2°以内、M面±2°以内またはM面から30°±2°以内のいずれかを満たす必要がある。
また、以上の説明ではウェットエッチングに熱リン酸を用いたが、エッチング液はこれに限定されず、熱リン酸と熱硫酸の混酸でも良く、また、熱溶融水酸化カリウムなどその他の薬品を用いても良い。
なお、熱リン酸によるサファイアのエッチングレートは各温度で図3のようになった。本発明に於いて、熱リン酸または熱リン酸と熱硫酸の混酸または熱溶融水酸化カリウムを用いるのは、例えば図3の様にエッチングレートが温度によって正確にコントロールできるため、エッチピット1bの作製に最も適しているためである。
また、本発明にEFG法によって作製したサファイア基板1を用いるのは、EFG法はサファイアの製造方法の内、最も成長スピードを速くすることが出来るため、エッチピットを有効に利用するのに適した条件を作り出すことが可能であるためである。
また、以上の説明ではSiOを主成分とする保護膜をストライプ状または、三角形、四角形、五角形、六角形などの多角形のパターン状に加工する手段として通常の半導体プロセス即ち、フォトレジストと露光機を用いる工程を用いたが、他の手段として例えばナノインプリント法のような、さらに安価で量産性に優れた方法を用いることも出来る。
図4以下に具体的なインプリントの工程を示す。図4に示すようにインプリント用のモールドとして石英モールド14を用いた。石英モールド14の作成方法は、先ずインプリントのモールド用の材料として紫外線の透過率の良い石英を用意し、次に石英基板上にレジストを塗布し、通常のフォトリソグラフィーまたは電子線描画によりストライプ状または多角形状のパターンを露光し現像した。次に、Alを100nm程度蒸着し、リフトオフした。さらに、AlをマスクとしてCHF3を用いたRIEで石英を所定の深さまでエッチング加工を行った。加工後に残った不要なAlはリン酸で除去した。最後に純水で洗浄し乾燥させ、石英モールド14を完成させた。
次に図4のサファイア基板11にECRスパッター法でSiO層12を積層し、その上に紫外線硬化型のフォトレジスト13を塗布した。
次に図4に示すように、石英モールド14をフォトレジスト13に押しつけ、図5に示すように石英モールド14に圧力を加えてフォトレジスト13を変形させ、ストライプ状とした。
次に図5に示すように、石英モールド14をストライプ状のフォトレジスト13に押しつけたまま、石英モールド14を通して紫外線15を照射してストライプ状のフォトレジスト13を硬化させた。
この時紫外線15を照射する方向は石英モールド14側からとしたが、サファイア基板11は透明体であるので、サファイア基板11側から紫外線を照射しても構わない。なお、この場合はモールドの材質は必ずしも透明体である必要はないので、石英以外の材質、例えばシリコンなどの不透明体を用いても構わない。また、透明な材料としてサファイアをモールドに使うことも出来る。また、モールドの形状は通常は二次元のパターンを持つ物を用いるが、必要に応じて三次元のパターン形状を持つ物を作成して用いることも出来る。これにより、サファイア基板を三次元的に加工し、溝の深さを場所によって変えることも出来る。これによって例えば、当該基板上に作成したLEDから取り出す光の方向を制御することも出来る。
なお、このインプリントの一連の工程は、フォトレジスト内に気泡が取り込まれないように真空雰囲気中で行った。なお、ここではインプリント法として光ナノインプリント法による例を示したが、この他に熱によってレジストを硬化させる熱ナノインプリント法やSOGを用いて室温で硬化させる室温ナノインプリント法を用いることも出来る。
次に図6に示すようにストライプ状のフォトレジスト13を硬化させた後、石英モールド14を引き離し、ストライプ状のフォトレジスト13以外で石英モールド14の凸部に相当する部分のSiO層12上に薄く残った不要なフォトレジストを酸素RIEで除去した。
次に、図7に示すようにストライプ状のレジスト13をマスクとして、SiO層12をガスプラズマ16によるドライエッチングにより除去し、ストライプ状とし、その後残った不要なレジストを除去してストライプ状のSiO層17とした。なお、ストライプ状のSiO層の17形成は、先にレジストを塗布してレジストをインプリント法によりストライプ状とし、その上からSiO層を積層し、その後不要なSiO層をレジストごと除去する、いわゆるリフトオフ法で行っても良い。
次に、このストライプ状のSiO層17をマスクとしてサファイア基板11を熱リン酸または熱リン酸と熱硫酸の混酸または熱溶融水酸化カリウムを用いてサファイア基板11の主面をウェットエッチングしてサファイア基板11の主面上に凹凸を形成した。
最後にSiO層17をウェットエッチングにより除去し、図1に示すストライプ状の溝1bを備えた単結晶サファイア基板1を得ることができた。
以上のように本発明の製造方法によれば、ナノインプリント法を用いることにより、ステッパーのような非常に複雑な光学系に較べ、より簡便な設備でしかもコスト的にも安価にサファイア基板上にサブミクロンからミクロンオーダーの凹凸を作製することが出来る。
また、以上の説明ではウェットエッチングに対する保護膜(マスク)としてSiOを用いたが、この他にポリイミド系のフォトレジストまたはサファイアと密着性が良く、熱リン酸または熱リン酸と熱硫酸の混酸または熱溶融水酸化カリウムに対する耐性のある無機物を用いても良い。
以上のように本発明の製造方法によれば、サファイア基板にSiOを主成分とする保護膜を形成し、ストライプ状または、三角形、四角形、五角形、六角形などの多角形のパターン状に加工してマスクとし、200℃〜400℃の熱リン酸等でウェットエッチングを行うという比較的簡単な工程で、ストライプ状の溝または三角形、四角形、五角形、六角形などの多角形のパターンの凹凸を備えたサファイア基板1を比較的安価に量産することが出来る。即ち、適切な治具を用いることにより、一度に多数枚を処理できるため、従来の反応性イオンエッチングによる方法に比べて非常に生産性が高く、量産に適している。
次に本発明のストライプ状の溝1cまたは多角形のパターンの凹凸を備えたサファイア基板1を用いた半導体発光素子について説明する。
上記サファイア基板1の主面1aに窒化物半導体をエピタキシャル成長させると、窒化物半導体の縦方向の成長と横方向の成長が合体して平坦な表面を有する窒化物半導体膜が形成される。この窒化物半導体を成膜した基板を用いて発光素子を作製する。この時、エッチピットを有するストライプ状の溝1cまたは多角形のパターンの凹凸は窒化物半導体で完全に埋まっていても良く、あるいはエッチピットを有するストライプ状の溝1cまたは多角形のパターンの凹凸と窒化物半導体の間に空洞が有っても構わないが、好ましくは完全に埋まっている方が良い。
このようにして作製されたLEDの例を図2に示す。
単結晶サファイア基板1のエッチピット1bを形成した主面1a上に、AlGaN低温バッファ層2を介してn型GaNコンタクト層3、n型AlGaNクラッド層4、GaN系半導体発光層(MQW構造)5、p型AlGaNクラッド層6、p型GaNコンタクト層7を形成し、この上に上部電極(通常はp型電極)8を、上記n型GaNコンタクト層3上に下部電極(通常はn型電極)9を形成したものである。
上記エッチピットを有するストライプ状の溝1cまたは多角形のパターンの凹凸を有する主面1aは光散乱層を成し、これにより、発光層5から出た光の内、下方に向かう光は主面1aの光散乱層で散乱され、図2の矢印で示す横方向に光を取り出すことが出来る。これにより、発光層5から出た光はGaN層内で反射を繰り返して減衰することが無く、LED全体の光取り出し効率の改善が出来る。
なお、前記単結晶サファイア基板1の主面1bから、第二の結晶層であるn型GaNコンタクト層3等が実質的にファセット構造を形成しながら成長していることが好ましい。
また、前記GaN系半導体発光層5から発せられる光の波長における、単結晶サファイア基板1の屈折率と第二の結晶層であるn型GaNコンタクト層3等の屈折率との差が0.05以上であることが好ましい。
なお、上記バッファ層としてはAlGaNを含むGaN系またはAlN系のいずれを用いてもよく、その上に形成する半導体結晶層としてはGaN系を用いる。
さらに他の実施形態として、図示していないが、前記単結晶サファイア基板1の主面1a上に、第一のGaN系半導体結晶がエッチピット1bを覆って凹凸をなすように成長し、該凹凸の少なくとも一部を覆って、第一のGaN系半導体結晶とは異なる屈折率を有する第二のGaN系半導体結晶が成長し、さらに第三のGaN系半導体結晶が前記凹凸を平坦化するまで成長し、その上に発光層を含む半導体結晶層が積層された素子構造とすることもできる。
あるいは、単結晶サファイア基板1の主面1a上に、第一のGaN系半導体結晶がエッチピット1bを覆って凹凸をなすように成長し、該凹凸の少なくとも凸部を膜状に覆って第二のGaN系半導体結晶が成長し、さらにこれを覆って第三のGaN系半導体結晶が前記凹凸を平坦化するまで成長し、その上に発光層を含む半導体結晶層が積層された素子構造を有し、前記第二のGaN系半導体結晶が多層膜構造を有するようにしても良い。
なお、通常はこの半導体発光素子は上記エッチピットを有するストライプ状の溝または多角形のパターンの凹凸を有するサファイア基板1上に作製され、サファイア基板1と共にダイシングなどの切断を行い、パッケージングを行い半導体発光素子としての機能を果たす。しかし、場合によっては半導体発光素子部分をサファイア基板1から剥離してさらに高効率のLEDとする方法も提案されている。その様な場合にも当該エッチピットを有するストライプ状の溝または多角形のパターンの凹凸を有するサファイア基板1は、エッチピットを有するストライプ状の溝または多角形のパターンの凹凸と窒化物半導体膜との間に空洞を有する構造とすることにより、半導体発光素子をサファイア基板から剥離することが容易であるという特徴も有する。
さらに、本発明のエッチピットを有するストライプ状の溝または多角形のパターンの凹凸を有するサファイア基板1は、半導体発光素子の製造以外の用途として、当該エッチピットを有するストライプ状の溝または多角形のパターンの凹凸を有するサファイア基板1上に低転転位の窒化物半導体層を形成した後、サファイア基板から低転位の窒化物半導体を剥離して独立した窒化物半導体基板を作製する場合にも剥離が容易であるという特徴を有する。
さらに、本発明のエッチピットを有するストライプ状の溝または多角形のパターンの凹凸を有するサファイア基板1は、半導体発光素子用の基板としてだけでなく、窒化物半導体を用いた電子デバイス用の基板として用いることも出来る。
本実施例では半導体発光素子用のエッチピットを有するストライプ状の溝1cまたは多角形のパターンの凹凸を有するサファイア基板の製造方法を説明する。
初めにEFG法によって面方位、軸方位の定まったサファイア素材を引き上げた。本実施例では特にサファイア基板1の主面1aがC面となるようにしたが、主面1aの面方位はC面だけでなく、A面、M面、R面、M面から30度回転した面などにも適応できる。また、これらの面から±2°以内でオフアングルしていても良い。なお、引き上げ方法は様々な方法を用いことが出来るが、特にEFG法で引き上げたサファイア基板は本発明に適している。
次に、この素材を適宜切断、研削加工、研磨加工、洗浄を施し、窒化物半導体を成膜するための基板を作製した。引き続き、基板の主面にSiOを主成分とする保護膜を密着して積層し、該SiOを主成分とする保護膜を通常の半導体プロセスを用いてストライプ状または、三角形、四角形、五角形、六角形などの多角形のパターン状に加工し、さらに該サファイア基板の主面上に残された保護膜をマスクとして、熱リン酸または熱リン酸と熱硫酸の混酸または熱溶融水酸化カリウムを用いて該サファイア基板の主面をウェットエッチングすることにより凹凸を形成した。
一例として、当該基板を熱リン酸中300℃で30分間エッチング処理を行ったところ、当該基板の主面1aに凹凸が形成され、その底面または側面に複数のエッチピットが形成された。そのエッチピットの形状は三角錐であった。
尚、この時エッチピットの大きさは一辺が300μm以下となるように温度と時間の条件を調整した。これは、LED素子の大きさが通常300μm×300μm程度であり、横方向の光を効率よく取り出すためにはエッチピットの大きさが少なくともこのサイズ以下に成るようにコントロールする必要が有るためである。また、エッチピットの数も同様に横方向の光を効率よく取り出すために、10個/cm以上、1010個/cm以下とした。
なお、エッチピットの数をコントロールするために、サファイア基板に熱や圧力を加えて故意に結晶欠陥を導入した後、エッチング処理を行っても良い。例えば、1200℃〜1400℃で20気圧を加えた後、更に熱処理を行う等の処理を行っても良い。
また、当該エッチピットを主面に垂直な方向から見た時の底辺の少なくとも1辺がA軸に平行または垂直とすることが、当該基板の上に成長させる窒化ガリウムの欠陥の低減に有効であるが、これはサファイア基板を適切な条件でエッチングを行うことにより達成できた。
このような本発明の製造方法によれば、簡単な工程でエッチピットを有するストライプ状の溝または多角形のパターンの凹凸を有するサファイア基板を比較的安価に量産することが出来ることができた。即ち、適切な治具を用いることにより、一度に多数枚を処理できるため、従来の反応性イオンエッチングによる方法に比べて非常に生産性が高く、量産に適している。
本実施例では半導体発光素子用のストライプ状の溝または多角形のパターンの凹凸を有するサファイア基板の製造方法を説明する。
初めにEFG法によって面方位、軸方位の定まったサファイア素材を引き上げた。本実施例では特にサファイア基板の主面がC面となるようにしたが、主面の面方位はC面だけでなく、A面、M面、R面、M面から30度回転した面などにも適応できる。また、これらの面から±2°以内でオフアングルしていても良い。
次に、この素材を適宜切断、研削加工、研磨加工、洗浄を施し、窒化物半導体を成膜するためのサファイア基板11を作製した。
引き続き、ナノインプリント法により上記サファイア基板上にストライプ状のSiOのパターンを形成した。
ここで、ナノインプリント法についてさらに詳しく説明するが、本実施例では、光インプリントリソグラフィー法に依る場合について述べる。
先ず、図4に示すようにインプリント用のモールドとして紫外線の透過率の良い石英を用いた。石英基板上にレジストを塗布し、通常のフォトリソグラフィーによりストライプ状のパターンを露光し、現像した。
次に、Alを100nm程度蒸着し、リフトオフした。さらに、AlをマスクとしてCHF3を用いたRIEで石英を所定の深さまでエッチング加工を行った。加工後に残ったAlはリン酸で除去した。最後に完成した石英モールド14を純水で洗浄し乾燥させた。
次にスパッター法などでSiO12を積層したサファイア基板11に紫外線硬化型のフォトレジスト13を塗布した後、図5に示すように上記石英モールド14をフォトレジスト13に接触させて加圧し、フォトレジスト13を変形させ、石英モールド14を通して紫外線15を照射し、フォトレジストを硬化させた。このインプリントの一連の工程は、フォトレジスト内に気泡が取り込まれないように真空雰囲気中で行った。
次にフォトレジスト13を硬化させた後、石英モールド14を引き離し、SiOを積層したサファイア基板11上の石英モールドの凸部に相当する部分に薄く残った不要なフォトレジストを酸素RIEで除去した。その後、図7に示すように残ったレジスト膜をマスクとしてSiOをリアクティブイオン16によりドライエッチングで除去し、サファイア基板上にストライプ状のSiO層17を形成した。
次に、このストライプ状のSiO層17をマスクとしてサファイア基板を300℃の熱リン酸中で60分間エッチングを行いサファイア基板11の主面上に凹凸を形成した。なお、この時サファイア基板の裏面もエッチングされて微細な凹凸が形成された。
最後にSiO層 をウェットエッチングにより除去し、ストライプ状の溝とエッチピットを有する単結晶サファイア基板1を得ることができた。
本実施例では、図2に示すように、ファセット成長法によってサファイア基板1のエッチピットを有するストライプ状の溝1cまたは多角形のパターンの凹凸を埋め込んで光散乱面とし、GaN系LEDを製作した。
先ず、実施例1の工程により、C面サファイア基板上にエッチピットを有するストライプ状の溝1cまたは多角形のパターンの凹凸を形成した。当該基板を洗浄後、MOVPE装置に基板を装着し、窒素ガス主成分雰囲気下で1100℃まで昇温し、サーマルクリーニングを行った。温度を500℃まで下げ、周期率表第3族原料としてトリメチルガリウム(以下TMG)を、N原料としてアンモニアを流し、厚さ30nmのAlGaN低温バッファ層2を成長させた。
続いて温度を1000℃に昇温し原料としてTMG、アンモニアを、ドーパントとしてシランを流しn型GaN層(コンタクト層)3を成長させた。このときのGaN層の成長は、凸部の上面、凹部の底面から、断面山形でファセット面を含む尾根状の結晶として発生した後、凹部内に空洞を形成することなく、全体を埋め込む成長であった。
ファセット構造成長において、GaN結晶のC面が完全に消滅し頂部が尖った凸状となった時点で、成長条件を横方向成長が優勢になる条件(成長温度を上昇させるなど)に切り替え、サファイア基板の上面から厚さ5μmまでGaN結晶を成長させた。上面が平坦な埋め込み層を得るためには5μmの厚膜成長が必要であった。
続いて、n型AlGaNクラッド層4、InGaN発光層(MQW構造)5、p型AlGaNクラッド層6、p型GaNコンタクト層7を順に形成し、発光波長370nmの紫外線LED用エピ基板とし、さらに、n型コンタクト層を表出させるためのエッチング加工、電極(8,9)形成、素子分離を行い、LED素子とした。この様にして作製したLEDからはエッチピット1bにより散乱された光10を効率良く取り出すことが出来た。
本発明は、サファイア基板上に形成したGaN系LEDの発光効率の改善および外部量子効率改善に有用であり、照明分野に於ける省エネルギーなどに寄与できるものである。
(a)は本発明の単結晶サファイア基板の斜視図、(b)は(a)中のA部の拡大図、(c)はA部の断面図である。 本発明の半導体発光素子の構成を示す断面図である。 サファイアのエッチングレートの温度依存性を示すグラフである。 本発明の単結晶サファイア基板の製造方法に用いるナノインプリント法を説明する図である。 本発明の単結晶サファイア基板の製造方法に用いるナノインプリント法を説明する図である。 本発明の単結晶サファイア基板の製造方法に用いるナノインプリント法を説明する図である。 本発明の単結晶サファイア基板の製造方法に用いるナノインプリント法を説明する図である。
符号の説明
1:サファイア基板
1a:主面
1b:エッチピット
1c:溝
2:AlGaN低温バッファ層
3:n型GaNコンタクト層
4:n型AlGaNクラッド層
5:GaN系半導体発光層(MQW構造)
6:p型AlGaNクラッド層
7:p型GaNコンタクト層
8:上部電極
9:下部電極
10:外部に取り出された光
11:サファイア基板
12:SiO
13:フォトレジスト
14:石英モールド
15:紫外線
16:リアクティブイオン
17:ストライプ状のSiO

Claims (26)

  1. 主面上に複数の凹凸を有し、該凹凸の少なくとも底面または側面に複数のエッチピットを有することを特徴とする単結晶サファイア基板。
  2. 前記凹凸がストライプ状の溝であることを特徴とする請求項1記載の単結晶サファイア基板。
  3. 前記ストライプ状の溝の側面と主面とのなす角度が10°以上、90°未満であることを特徴とする請求項2記載の単結晶サファイア基板。
  4. 前記凹凸が三角形、四角形、五角形、六角形などの多角形のパターンであり、少なくとも側面あるいは底面を有することを特徴とする請求項1記載の単結晶サファイア基板。
  5. 前記多角形のパターンの側面と主面のなす角度が10°以上、90°未満であることを特徴とする請求項4記載の単結晶サファイア基板。
  6. 請求項1〜5の何れかに記載の単結晶サファイア基板であって、前記ストライプ状の溝または多角形状のパターンの繰り返し周期が、当該基板上に形成するGaN系半導体発光素子の発光波長の1/20以上かつ20倍以下であることを特徴とする単結晶サファイア基板。
  7. 前記エッチピットの一辺の長さが300μm以下であることを特徴とする請求項1〜6のいずれかに記載の単結晶サファイア基板。
  8. 前記エッチピットの一辺の長さが30μm以下であることを特徴とする請求項1〜6のいずれかに記載の単結晶サファイア基板。
  9. 前記エッチピットが角錐状であることを特徴とする請求項1〜8のいずれかに記載の単結晶サファイア基板。
  10. 前記エッチピットの密度が10個/cm以上、1010個/cm以下であることを特徴とする請求項1〜9のいずれかに記載の単結晶サファイア基板。
  11. 前記エッチピットが角錐状であり、主面に垂直な方向から見た底辺の少なくとも一辺が、サファイアのA軸に平行またはA軸に垂直、もしくはM軸に平行またはM軸に垂直であることを特徴とする請求項1〜10のいずれかに記載の単結晶サファイア基板。
  12. 前記主面は、サファイアのC面±2°以内、A面±2°以内、R面±2°以内、M面±2°以内またはM面から30°±2°以内のいずれかを満たすことを特徴とする請求項1〜11のいずれかに記載の単結晶サファイア基板。
  13. 前記エッチピットを、熱リン酸または熱リン酸と熱硫酸の混酸または熱溶融水酸化カリウムを用いたウェットエッチングにより形成することを特徴とする請求項1〜12のいずれかに記載の単結晶サファイア基板の製造方法。
  14. 前記主面上にSiOを主成分とする保護膜を密着して積層し、該保護膜の一部をストライプ状、多角形状等の所定のパターン形状に除去し、熱リン酸または熱リン酸と熱硫酸の混酸または熱溶融水酸化カリウムを用いて主面をウェットエッチングすることによって、所定パターンの凹凸とエッチピットを形成することを特徴とする請求項1〜12のいずれかに記載の単結晶サファイア基板の製造方法。
  15. 前記主面上に密着して積層したSiOを主成分とする保護膜をストライプ状または多角形状等の所定のパターン形状に除去する方法として、インプリント法によるリソグラフィー法を用いたことを特徴とする請求項14に記載の単結晶サファイア基板の製造方法。
  16. 前記インプリント法は、熱サイクル・ナノインプリント・リソグラフィ法または光ナノインプリント・リソグラフィ法または室温ナノインプリント・リソグラフィ法の何れかであることを特徴とする請求項15に記載の単結晶サファイア基板の製造方法。
  17. 前記SiOを主成分とする保護膜をECRスパッター法によって形成したことを特徴とする請求項14〜16のいずれかに記載の単結晶サファイア基板の製造方法。
  18. 前記単結晶サファイア基板をEFG法で作製することを特徴とする請求項13〜17のいずれかに記載の結晶サファイア基板の製造方法。
  19. 請求項1〜12の何れかに記載の単結晶サファイア基板を用いてGaN系半導体層を形成して成る半導体発光素子であって、前記ストライプ状の溝または多角形状のパターンの繰り返し周期が当該半導体発光素子の発光波長の1/20以上かつ20倍以下であることを特徴とする半導体発光素子。
  20. 請求項1〜12のいずれかに記載の単結晶サファイア基板の凹凸を有する主面上に、単結晶サファイア基板とは異なる屈折率を有する半導体材料からなる第二の結晶層が成長しており、その中に発光層を含む半導体結晶層が積層された素子構造を有することを特徴とする半導体発光素子。
  21. 前記第二の結晶層がAlGaNを含むGaN系のバッファ層と、その上のGaN系の半導体結晶層からなることを特徴とする請求項20記載の半導体発光素子。
  22. 前記第二の結晶層がAlGaNを含むAlN系のバッファ層と、その上のGaN系の半導体結晶層からなることを特徴とする請求項20記載の半導体発光素子。
  23. 前記単結晶サファイア基板の凹凸を有する主面から、第二の結晶層が実質的にファセット構造を形成しながら成長したことを特徴とする請求項19〜22のいずれかに記載の半導体発光素子。
  24. 前記発光層から発せられる光の波長における、単結晶サファイア基板の屈折率と第二の結晶層の屈折率との差が0.05以上であることを特徴とする請求項19〜23のいずれかに記載の半導体発光素子。
  25. 前記単結晶サファイア基板の凹凸を有する主面上に、第一のGaN系半導体結晶が上記凹凸を覆って凹凸をなすように成長し、該凹凸の少なくとも一部を覆って、第一のGaN系半導体結晶とは異なる屈折率を有する第二のGaN系半導体結晶が成長し、さらに第三のGaN系半導体結晶が前記凹凸を平坦化するまで成長し、その上に発光層を含む半導体結晶層が積層された素子構造を有することを特徴とする請求項19〜20のいずれかに記載の半導体発光素子。
  26. 前記単結晶サファイア基板の凹凸を有する主面上に、第一のGaN系半導体結晶が上記凹凸を覆って凹凸をなすように成長し、該凹凸の少なくとも凸部を膜状に覆って第二のGaN系半導体結晶が成長し、さらにこれを覆って第三のGaN系半導体結晶が前記凹凸を平坦化するまで成長し、その上に発光層を含む半導体結晶層が積層された素子構造を有し、前記第二のGaN系半導体結晶が多層膜構造を有することを特徴とする請求項19〜20のいずれかに記載の半導体発光素子。
JP2004218384A 2003-07-28 2004-07-27 単結晶サファイア基板とその製造方法及び半導体発光素子 Pending JP2005064492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004218384A JP2005064492A (ja) 2003-07-28 2004-07-27 単結晶サファイア基板とその製造方法及び半導体発光素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003202736 2003-07-28
JP2004218384A JP2005064492A (ja) 2003-07-28 2004-07-27 単結晶サファイア基板とその製造方法及び半導体発光素子

Publications (1)

Publication Number Publication Date
JP2005064492A true JP2005064492A (ja) 2005-03-10

Family

ID=34379847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004218384A Pending JP2005064492A (ja) 2003-07-28 2004-07-27 単結晶サファイア基板とその製造方法及び半導体発光素子

Country Status (1)

Country Link
JP (1) JP2005064492A (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007168066A (ja) * 2005-12-15 2007-07-05 Lg Electronics Inc ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
WO2007119619A1 (ja) 2006-03-31 2007-10-25 Showa Denko K.K. GaN系半導体発光素子およびランプ
JP2007311784A (ja) * 2006-05-15 2007-11-29 Samsung Electro Mech Co Ltd 多重パターン構造を有する半導体発光素子
JP2008078603A (ja) * 2006-09-18 2008-04-03 National Central Univ パターン化されたサファイア基板および発光ダイオードの製造方法
DE112007001207T5 (de) 2006-05-23 2009-04-02 Alps Electric Co., Ltd. Verfahren zum Herstellen eines lichtemittierenden Halbleiterelements
JP2009111266A (ja) * 2007-10-31 2009-05-21 Tekcore Co Ltd 発光ダイオードの構造及びその製造方法
US7781790B2 (en) 2006-12-21 2010-08-24 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
JP2010206230A (ja) * 2010-06-22 2010-09-16 Showa Denko Kk GaN系半導体発光素子の製造方法およびランプ
KR100993093B1 (ko) 2010-02-04 2010-11-08 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP2010263236A (ja) * 2006-12-22 2010-11-18 Showa Denko Kk Iii族窒化物半導体発光素子の製造方法
WO2011025291A2 (ko) * 2009-08-27 2011-03-03 서울옵토디바이스주식회사 요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
JP2012049501A (ja) * 2010-08-30 2012-03-08 Invenlux Corp 2次元的に組成が変動したアクティベーション層を備えた発光素子及びその製造方法
JP2013012704A (ja) * 2011-06-29 2013-01-17 Jiaotong Univ 半導体製造方法
WO2013157842A1 (ko) * 2012-04-19 2013-10-24 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
WO2013157816A1 (ko) * 2012-04-18 2013-10-24 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
WO2014192821A1 (ja) * 2013-05-31 2014-12-04 旭化成イーマテリアルズ株式会社 Led用パタンウェハ、led用エピタキシャルウェハ及びled用エピタキシャルウェハの製造方法
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
JP2016155962A (ja) * 2015-02-25 2016-09-01 株式会社Flosfia 蛍光体組成物の製造方法および発光装置
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9978903B2 (en) 2015-11-26 2018-05-22 Nichia Corporation Light-emitting element and method for producing the same
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02293400A (ja) * 1989-04-29 1990-12-04 Toyoda Gosei Co Ltd サファイアのドライエッチング方法
WO1999030373A1 (fr) * 1997-12-08 1999-06-17 Mitsubishi Cable Industries, Ltd. DISPOSITIF LUMINEUX SEMI-CONDUCTEUR A BASE DE GaN ET PROCEDE DE PRODUCTION D'UN CRISTAL A BASE DE GaN
JP2000323461A (ja) * 1999-05-11 2000-11-24 Nec Corp 微細パターン形成装置、その製造方法、および形成方法
JP2000332357A (ja) * 1999-05-20 2000-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP2001298170A (ja) * 2000-04-13 2001-10-26 Kyocera Corp サファイア基板及びこれを用いたデバイス用基板
JP2002231647A (ja) * 2000-11-28 2002-08-16 Nichia Chem Ind Ltd 窒化物半導体成長基板
JP2002252421A (ja) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2003069176A (ja) * 2001-08-28 2003-03-07 Kyocera Corp サファイア基板とその製造方法およびこれを用いた電子装置とその製造方法
JP2003527248A (ja) * 2000-03-15 2003-09-16 オブデュキャット、アクチボラグ 物体へのパターン転写装置
JP2003282551A (ja) * 2002-03-26 2003-10-03 Kyocera Corp 単結晶サファイア基板とその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02293400A (ja) * 1989-04-29 1990-12-04 Toyoda Gosei Co Ltd サファイアのドライエッチング方法
WO1999030373A1 (fr) * 1997-12-08 1999-06-17 Mitsubishi Cable Industries, Ltd. DISPOSITIF LUMINEUX SEMI-CONDUCTEUR A BASE DE GaN ET PROCEDE DE PRODUCTION D'UN CRISTAL A BASE DE GaN
JP2000323461A (ja) * 1999-05-11 2000-11-24 Nec Corp 微細パターン形成装置、その製造方法、および形成方法
JP2000332357A (ja) * 1999-05-20 2000-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP2003527248A (ja) * 2000-03-15 2003-09-16 オブデュキャット、アクチボラグ 物体へのパターン転写装置
JP2001298170A (ja) * 2000-04-13 2001-10-26 Kyocera Corp サファイア基板及びこれを用いたデバイス用基板
JP2002231647A (ja) * 2000-11-28 2002-08-16 Nichia Chem Ind Ltd 窒化物半導体成長基板
JP2002252421A (ja) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2003069176A (ja) * 2001-08-28 2003-03-07 Kyocera Corp サファイア基板とその製造方法およびこれを用いた電子装置とその製造方法
JP2003282551A (ja) * 2002-03-26 2003-10-03 Kyocera Corp 単結晶サファイア基板とその製造方法

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007168066A (ja) * 2005-12-15 2007-07-05 Lg Electronics Inc ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
US8796698B2 (en) 2005-12-15 2014-08-05 Lg Electronics Inc. Method for fabricating substrate with nano structures, light emitting device and manufacturing method thereof
US7968361B2 (en) 2006-03-31 2011-06-28 Showa Denko K.K. GaN based semiconductor light emitting device and lamp
WO2007119619A1 (ja) 2006-03-31 2007-10-25 Showa Denko K.K. GaN系半導体発光素子およびランプ
JP2007311784A (ja) * 2006-05-15 2007-11-29 Samsung Electro Mech Co Ltd 多重パターン構造を有する半導体発光素子
DE112007001207T5 (de) 2006-05-23 2009-04-02 Alps Electric Co., Ltd. Verfahren zum Herstellen eines lichtemittierenden Halbleiterelements
JP2008078603A (ja) * 2006-09-18 2008-04-03 National Central Univ パターン化されたサファイア基板および発光ダイオードの製造方法
US9054271B2 (en) 2006-12-21 2015-06-09 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
US7781790B2 (en) 2006-12-21 2010-08-24 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
US8394652B2 (en) 2006-12-21 2013-03-12 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
US8686457B2 (en) 2006-12-21 2014-04-01 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
US8492186B2 (en) 2006-12-22 2013-07-23 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor layer, group III nitride semiconductor light-emitting device, and lamp
JP2010263236A (ja) * 2006-12-22 2010-11-18 Showa Denko Kk Iii族窒化物半導体発光素子の製造方法
JP2009111266A (ja) * 2007-10-31 2009-05-21 Tekcore Co Ltd 発光ダイオードの構造及びその製造方法
KR101118268B1 (ko) * 2009-08-27 2012-03-20 한국산업기술대학교산학협력단 요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
WO2011025291A2 (ko) * 2009-08-27 2011-03-03 서울옵토디바이스주식회사 요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
US9099609B2 (en) 2009-08-27 2015-08-04 Seoul Viosys Co., Ltd Method of forming a non-polar/semi-polar semiconductor template layer on unevenly patterned substrate
WO2011025291A3 (ko) * 2009-08-27 2011-06-30 서울옵토디바이스주식회사 요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
KR100993093B1 (ko) 2010-02-04 2010-11-08 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US8648348B2 (en) 2010-02-04 2014-02-11 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system
JP2010206230A (ja) * 2010-06-22 2010-09-16 Showa Denko Kk GaN系半導体発光素子の製造方法およびランプ
JP2012049501A (ja) * 2010-08-30 2012-03-08 Invenlux Corp 2次元的に組成が変動したアクティベーション層を備えた発光素子及びその製造方法
JP2013012704A (ja) * 2011-06-29 2013-01-17 Jiaotong Univ 半導体製造方法
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
WO2013157816A1 (ko) * 2012-04-18 2013-10-24 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
WO2013157842A1 (ko) * 2012-04-19 2013-10-24 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
US9246050B2 (en) 2012-04-19 2016-01-26 Hunetplus Co., Ltd. Method for fabricating nano-patterned substrate for high-efficiency nitride-based light-emitting diode
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
JP6049875B2 (ja) * 2013-05-31 2016-12-21 旭化成株式会社 Led用パタンウェハ、及びled用エピタキシャルウェハ
CN105247693A (zh) * 2013-05-31 2016-01-13 旭化成电子材料株式会社 Led用图案晶片、led用外延片以及led用外延片的制造方法
WO2014192821A1 (ja) * 2013-05-31 2014-12-04 旭化成イーマテリアルズ株式会社 Led用パタンウェハ、led用エピタキシャルウェハ及びled用エピタキシャルウェハの製造方法
JPWO2014192821A1 (ja) * 2013-05-31 2017-02-23 旭化成株式会社 Led用パタンウェハ、及びled用エピタキシャルウェハ
US9660141B2 (en) 2013-05-31 2017-05-23 Asahi Kasei E-Materials Corporation Pattern wafer for LEDs, epitaxial wafer for LEDs and method of manufacturing the epitaxial wafer for LEDs
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US10386889B2 (en) 2013-12-11 2019-08-20 Apple Inc. Cover glass for an electronic device
US10324496B2 (en) 2013-12-11 2019-06-18 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
US9692113B2 (en) 2014-02-12 2017-06-27 Apple Inc. Antenna on sapphire structure
US9461357B2 (en) 2014-02-12 2016-10-04 Apple Inc. Antenna on sapphire structure
JP2016155962A (ja) * 2015-02-25 2016-09-01 株式会社Flosfia 蛍光体組成物の製造方法および発光装置
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components
US9978903B2 (en) 2015-11-26 2018-05-22 Nichia Corporation Light-emitting element and method for producing the same
US10134944B2 (en) 2015-11-26 2018-11-20 Nichia Corporation Light-emitting element and method for producing the same

Similar Documents

Publication Publication Date Title
JP2005064492A (ja) 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2005136106A (ja) 単結晶サファイア基板とその製造方法及び半導体発光素子
JP4593890B2 (ja) 半導体発光素子の製造方法
JP5054366B2 (ja) ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
KR101897481B1 (ko) 결정학적으로 이완된 구조에 기초한 고체 상태 발광 디바이스
US9041005B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
TWI550690B (zh) A single crystal substrate having a multilayer film, a manufacturing method of a single crystal substrate having a multilayer film, and an element manufacturing method
JP4471726B2 (ja) 単結晶サファイア基板の製造方法
EP1555686A2 (en) High quality nitride semiconductor thin film and method for growing the same
WO2010109750A1 (ja) サファイア基板の製造方法、および半導体装置
JP5306779B2 (ja) 発光素子及びその製造方法
JP4626306B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5732685B2 (ja) 結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法
JP2010177707A (ja) 発光素子の製造方法
KR20140022106A (ko) 발광소자 및 그 제조방법
JP2013541221A (ja) 改善された抽出効率を持つ発光装置
JP2003332618A (ja) 半導体発光素子
CN110797442A (zh) 一种图形化衬底、led外延片及图形化衬底制备方法
CN102034907A (zh) 一种提高GaN基LED发光效率的图形掩埋方法
TWI774759B (zh) 發光元件及其製造方法
JP2006066442A (ja) 半導体素子用単結晶サファイア基板とその製造方法及び半導体発光素子
TWI354382B (en) Semiconductor substrate with electromagnetic-wave-
US6902989B2 (en) Method for manufacturing gallium nitride (GaN) based single crystalline substrate that include separating from a growth substrate
WO2014115830A1 (ja) 半導体発光素子の製造方法
JP2008282942A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803