JP2003332618A - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JP2003332618A
JP2003332618A JP2002135064A JP2002135064A JP2003332618A JP 2003332618 A JP2003332618 A JP 2003332618A JP 2002135064 A JP2002135064 A JP 2002135064A JP 2002135064 A JP2002135064 A JP 2002135064A JP 2003332618 A JP2003332618 A JP 2003332618A
Authority
JP
Japan
Prior art keywords
gan
layer
substrate
light emitting
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002135064A
Other languages
English (en)
Other versions
JP3889662B2 (ja
Inventor
Takahide Shiroichi
隆秀 城市
Kazuyuki Tadatomo
一行 只友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Cable Industries Ltd
Original Assignee
Mitsubishi Cable Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Cable Industries Ltd filed Critical Mitsubishi Cable Industries Ltd
Priority to JP2002135064A priority Critical patent/JP3889662B2/ja
Publication of JP2003332618A publication Critical patent/JP2003332618A/ja
Application granted granted Critical
Publication of JP3889662B2 publication Critical patent/JP3889662B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 Si基板を用いながらも、改善された発光強
度を有するGaN系発光素子、およびその製造方法を提
供すること。 【解決手段】 Si基板上に、バッファ層を介してまた
は直接的に、GaN系結晶層からなる積層構造を形成
し、該積層構造は、電流注入によって発光可能なよう
に、p型層と、n型層と、これらの間に位置する発光層
とを有する。Si基板の下面には開口を設け、該開口の
内部には、バッファ層および/または積層構造が露出し
ている。これによって、発光層から下方へ発せられた光
のうち、開口に達した光は、Si基板で吸収されること
なく、開口を通って外界に出て行くことが可能となり、
発光出力が向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、GaN系半導体発
光素子(以下、GaN系発光素子ともいう)に関するも
のである。
【0002】
【従来の技術】従来のGaN系発光素子の最も代表的な
構造は、結晶成長のための最初の出発基板としてサファ
イア基板を用い、該基板上にGaN系結晶層(n型層、
p型層を含む)を順次成長させた素子構造となってい
る。
【0003】しかし、サファイア基板は、基板自体の製
作工程が複雑でありかつ高品質な基板が得られにくいた
めに、コストが高く、また大面積の結晶基板が得られ
ず、GaN系発光素子のコスト低減化を阻害している。
そこで本発明者らは、大面積で高品質でありかつ安価な
結晶基板を用いることに着目し、この要件に合致した結
晶基板として、Si基板に着目した。Si基板は、シリ
コンウエハとして知られるように、融液からの結晶引き
上げ法で得られる高品質なバルク結晶から大量に生産で
きる、高品質でかつ安価な結晶基板である。
【0004】しかし、格子定数の不整合や熱膨張係数の
不整合のために、Si基板上には未だ高品質なGaN系
結晶が成長し難い。転位などの結晶欠陥を多量に含んだ
低品質のGaN系結晶からなる発光層では、強い光を発
生させることができず、よってSi基板は高効率GaN
系発光素子用の基板としては用いられていない。またさ
らに、本発明者等がSi基板を用いてGaN系発光素子
を実際に製作したところ、高品質なGaN系結晶が成長
し難いという問題だけでなく、GaN系結晶が発する緑
色〜紫外の短波長光がSi基板に吸収されるために、外
部への光の取り出し量がさらに低くなっているというこ
とがわかった。
【0005】
【発明が解決しようとする課題】本発明の課題は、上記
問題を解決し、Si基板を用いながらも、改善された発
光強度を有するGaN系発光素子、およびその製造方法
を提供することである。
【0006】
【課題を解決するための手段】本発明は以下の特徴を有
するものである。 (1)Si基板上に、バッファ層を介してまたは直接的
に、GaN系結晶層からなる積層構造が形成され、該積
層構造は、電流注入によって発光可能なように、p型層
と、n型層と、これらの間に位置する発光層とを有し、
Si基板の下面には開口が設けられ、該開口の内部に
は、バッファ層および/または積層構造が露出している
ことを特徴とする、GaN系半導体発光素子。
【0007】(2)上記開口の内部に露出しているバッ
ファ層および/または積層構造が、凹凸を呈している、
上記(1)記載のGaN系半導体発光素子。
【0008】(3)当該GaN系半導体発光素子が、出
力光を積層構造の上方側から取り出すように用いられる
ものであって、上記開口の内部に露出しているバッファ
層および/または積層構造の露出面に、発光層からの光
を上方へ反射する反射コーティングが設けられている、
上記(1)または(2)記載のGaN系半導体発光素
子。
【0009】(4)当該GaN系半導体発光素子が、出
力光を基板側から取り出すように用いられるものであっ
て、上記積層構造には、発光層よりも上層側に、発光層
からの光を下方へ反射する反射構造が設けられている、
上記(1)または(2)記載のGaN系半導体発光素
子。
【0010】(5)上記開口の内部に露出しているバッ
ファ層および/または積層構造の露出面に、発光層から
の光が上方に反射することを抑制し通過させる反射防止
膜が設けられている、上記(1)、(2)、(4)のい
ずれかに記載のGaN系半導体発光素子。
【0011】(6)上記(1)〜(5)のいずれかに記
載のGaN系半導体発光素子を製造するための方法であ
って、Si基板上に、バッファ層を介してまたは直接的
に、GaN系結晶層からなる上記積層構造を気相成長に
よって形成する工程と、該工程の後に、Si基板に、該
基板の下面の側から開口を加工し、該開口内にバッファ
層および/または積層構造を露出させる工程とを、有す
ることを特徴とする、GaN系半導体発光素子の製造方
法。
【0012】(7)Si基板上にバッファ層を介してま
たは直接的に上記積層構造を形成するに際し、上記Si
基板上面に凹凸を形成し、バッファ層を介してまたは直
接的に、該凹凸を覆うようにGaN系結晶層を成長させ
ることを特徴とする上記(6)記載の製造方法。
【0013】(8)上記凹凸が、成長するGaN系結晶
にとって〈11−20〉方向または〈1−100〉方向
の凹溝を一定間隔で配置してなるストライプ状の凹凸で
ある、上記(7)記載の製造方法。
【0014】本明細書で用いている「上層」、「下面」
などの上下方向を示す語句は、Si基板を下側とみなす
ことによって、各層の位置関係や光の進行方向を明確に
示して説明するためのものであって、素子構造の絶対的
な上下方向を限定するものではなく、素子の実装方向
(実装時の姿勢)を限定するものでもない。また、当該
GaN系発光素子は、発光ダイオード(LED)、半導
体レーザ(LD)などであってよい。積層構造中のp型
層、n型層は、どちらが下側(Si基板側)であっても
よいが、高品質な結晶を得やすいことなどの製造上の理
由から、n型の層を下側とする態様が好ましい。以下の
説明では、GaN系LEDを例として挙げ、積層構造中
のp/nの上下位置関係はn型が下側である場合を例と
して挙げるが、これらの態様に限定するものではない。
【0015】
【発明の実施の形態】以下に、本発明によるGaN系発
光素子の構成を、製造方法に言及しながら図を用いて説
明する。本発明によるGaN系発光素子は、図1(a)
の素子構造の断面図、図1(b)の素子下面を見せた斜
視図に示すように、Si基板1上にGaN系結晶層から
なる積層構造Sを成長させてなる構造を有する。以下、
Si基板を単に「基板」ともいう。積層構造Sは、p型
層3と、n型層5と、これらの間に位置する発光層4と
を有し、さらにn型電極(下部電極)P1、p型電極
(上部電極)P2が設けられ、電流注入によって発光可
能な発光素子構造となっている。Si基板1には開口m
が設けられ、該開口の内部には、バッファ層及び/又は
積層構造(図1の例ではバッファ層の下面)が露出する
構成となっている。
【0016】上記構成とすることによって、発光層から
下方へ発せられた光のうち、開口(切り欠き)mに達し
た光Lは、Si基板で吸収されることなく、開口を通っ
て外界に出て行くことが可能となり、発光出力が向上す
る。従って、基板側から光を取り出すべく基板を上側と
する実装(所謂、フリップチップ実装、またはアップサ
イドダウン)によって、当該GaN系発光素子の有用性
は顕著となる。また、後述するように、基板を下側とす
る実装(以下、「通常姿勢の実装」という)の場合であ
っても、開口によって露出した積層構造の界面を反射面
として利用することによって、発光層から下方へ発せら
れた光を上方へ反射するように作用させることも可能で
あり、発光出力は向上する。残存するSi基板は、フリ
ップチップ実装であれば発光層から発せられた光のうち
の一部の光の取出しを阻害する危惧が、また通常姿勢の
実装であれば発光層から発せられた光の一部を吸収する
危惧が若干はある。しかし、残存するSi基板と対向す
る部分にp電極を形成せず、Si基板が残存しない部分
と対向する発光層部分を発光させることなどによってか
かる危惧は容易に解消することができる。
【0017】p型層、n型層、発光層の位置関係など、
発光素子を構成するための積層構造内の基本的な層の配
置構成、各層に用いるGaN系材料の組合わせなどは限
定されず、従来公知のGaN系発光素子の積層構造部分
を参照してよい。ただし、Si基板は半導体であるか
ら、図1(a)のn型電極P1のように、電極を基板に
形成することが可能である。図1の例では、積層構造S
の構成は、下側から順に、GaN系n型コンタクト層3
(n型クラッド層と兼用)、GaN系発光層4、GaN
系p型コンタクト層6が気相成長によって積層されたも
のとなっている。コンタクト層やクラッド層などは、専
用の層として設けてもよい。電極P1、P2は、電流注
入が可能なように、基板を含めた素子構造全体のp型
側、n型側に適宜設けてよい。
【0018】本発明でいう「GaN系半導体」または単
に「GaN系」とは、InXGaYAlZN(0≦X≦
1、0≦Y≦1、0≦Z≦1、X+Y+Z=1)で示さ
れる化合物半導体であって、例えば、AlN、GaN、
AlGaN、InGaN、InGaAlNなどが重要な
化合物として挙げられる。
【0019】積層構造における発光に係る構造は、ダブ
ルヘテロ接合構造(クラッド層/発光層(活性層)/ク
ラッド層)、量子井戸構造(単一量子井戸(SQW)構
造、多重量子井戸(MQW)構造、SQW構造が積層さ
れたものなどをも含む)など、あらゆる発光可能な構造
であってよい。MQW構造は、高出力、高効率の点で特
に好ましい構造である。発光層の材料としては、GaN
(発光波長365nm)、InGaN(In組成、活性
層・井戸層の幅の選択によって発光波長は制御できる)
などが挙げられ、これにAl組成が加えられてもよい。
【0020】本発明に利用し得るSi基板は、六方晶系
のGaN系結晶を成長させるためには、3回対称性を有
した(111)面が好ましく用いられる。
【0021】Si基板上にGaN系結晶層からなる積層
構造を成長させるに際しては、必要に応じてバッファ層
を介在させてよい。好ましいバッファ層としては、Ga
N系低温成長バッファ層およびGaN系高温成長バッフ
ァ層が挙げられ、GaN低温成長バッファ層、AlN低
温成長バッファ層、AlN/GaN超格子構造の低温成
長バッファ層、AlN高温成長バッファ層、AlN/G
aN超格子構造の高温成長バッファ層などが好ましいも
のとして挙げられる。GaN系低温成長(高温成長)バ
ッファ層の材料、形成方法、形成条件は、公知技術を参
照すればよい。当該GaN系発光素子をフリップチップ
実装し、開口から光を取り出す場合、バッファ層を除去
しないのであれば、該バッファ層の材料は、発光層のG
aN系材料よりも大きいバンドギャップのものを選択す
るのが好ましい。
【0022】Si基板に設ける開口は、発光層から発せ
られた光を外界に通過させ得るものであればよい。ここ
でいう開口とは、図1に示すような、Si基板の下面中
央部を除去して形成した穴の態様(Si基板の側面外周
が途切れることなく残っている態様)だけでなく、図2
(b)に示すような、Si基板の側面を一部除去した切
り欠きのような態様を含むものである。
【0023】開口の形状、大きさ、配置パターンなどの
態様は限定されないが、外界へ通過する光量をより多く
すること、および、基板の機械的強度を損なわないこと
を考慮してこれら態様を決定することが好ましい。ま
た、基板の下面に形成される電極(下部電極)は、基板
の下面のうち、開口の残部に形成されることになる。下
部電極のパターンは、電流経路や電流量に直接関係し、
発光層での発光に大きな影響を与える。従って、開口の
態様は、下部電極のパターンをも考慮して決定すること
が好ましい。
【0024】図2は、基板の下面(正方形のチップとし
ている)を見た図であって、開口にハッチングを施して
該開口の態様を例示している。図2(a)は、開口を、
基板の下面中央の穴として形成した態様である。この態
様は、開口が1つの大面積の通過口であり得ると共に、
基板の機械的強度も確保され、好ましい態様である。開
口形状は、素子分断されたベアチップの外周形状が通常
方形であることから、同図のように方形状とすることが
好ましいが、他の多角形、円形、楕円形など、任意の形
状であってもよい。また、図2(b)は、図2(a)の
態様からさらに基板の側壁部を除去した態様であり、図
2(c)は、開口を基板下面の中央には設けず、基板側
部を切り欠いた態様を例示している。これらの態様は、
電極面積は、図2(a)の態様に比べて小さいが、光が
側方に広がりやすいという利点がある。
【0025】開口形状によって残された基板下面の形状
は、図2(a)〜(c)に示すような□型、U字型、H
型の他、L型、X(または+)型、−型など、自由に設
計してよいが、上記したように、光の通過口としての良
否、基板としての機械的強度の良否、下部電極パターン
としての良否などを考慮することが好ましい。
【0026】開口の面積は、素子外形の規模によって求
められる機械的強度も異なるが、例えば、基板下面の外
形が、一般的な発光素子のチップ外形に見られる一辺3
mm〜200μm程度の場合には、該基板下面の面積の
95%〜25%程度を占めるような大きさが好ましい。
より具体的な一例をあげると、図2(a)の態様では、
基板下面の形状が1mm×1mmの方形の場合、開口形
状は(0.9mm×0.9mm)〜(0.8mm×0.
8mm)程度の方形が好ましい例である。
【0027】ここで、開口の形成方法、素子構造全体の
加工手順などを中心として、本発明の製造方法を説明す
る。当該製造方法では、図3(a)に示すように、Si
基板1上に、バッファ層を介してまたは直接的に、Ga
N系結晶層からなる上記積層構造Sを気相成長によって
形成し、該工程の後に、図3(b)に示すように、Si
基板に、該基板の下面の側から開口mを加工し、該開口
内にバッファ層および/または積層構造を露出させる。
同図の例では、バッファ層の下面が露出している。電極
の加工時期は限定されないが、基板下面の下部電極につ
いては、基板の下面全面に電極を形成した後に、開口を
加工する手順が容易であり、開口内への電極の入り込み
も抑制される。図3では、電極は図示していない。
【0028】開口の加工方法は限定されないが、開口パ
ターンの加工精度の点から、フォトリソグラフィ技術を
パターン形成に利用したエッチングが好ましい方法であ
る。エッチング自体は、例えば、HCl等のガスを用い
た気相エッチングや、リン酸、硫酸、KOH等のエッチ
ング液を用いたウエットエッチング、Cl2、BCl3
ど気相−固相界面における化学的・物理的反応を利用し
たドライエッチングなどが挙げられる。GaN系材料に
は影響を与えずSi基板だけを選択的にエッチングでき
るウエットエッチング方法は、開口深さを制御する必要
が無いので好ましい。一方、Si基板のみならず意図的
にバッファ層や積層構造の最下層の一部までも除去して
もよく、その場合には、両材料系に対して無差別的にエ
ッチング可能な物理的エッチング性の強いドライエッチ
ング方法を採用すればよい。
【0029】本発明では、Si基板上にGaN系結晶層
からなる積層構造を気相成長させるに際し、図4、図5
に模式的に示すように、Si基板1の表面に凹凸を形成
し、該凹凸を覆うようにGaN系結晶層3を成長させ
て、該GaN系結晶層の転位密度を低減することを提案
する。これによって、発光強度はさらに向上する。
【0030】GaN系結晶が凹凸を覆って成長すると
は、後述するように、凹部を空洞として残すように覆う
成長、凹部内にもGaN系結晶が成長し空洞が残らない
ように覆う成長、これらの中間的な成長のいずれであっ
てもよい。Si基板上へのGaN系結晶成長にこのよう
な成長手法を取り入れることによって、GaN系結晶の
横方向(ラテラル)成長や、ファセット成長が可能にな
り、成長するGaN系結晶層の転位密度を有効に低減す
ることができる。
【0031】凹凸のパターンは、ドット状の凹部(また
は凸部)が配列されたパターン、直線状または曲線状の
凹溝(または凸尾根)が一定間隔・不定の間隔で配列さ
れたストライプ状や同心円状のパターンなどが挙げられ
る。凸尾根が格子状に交差したパターンは、ドット状
(角穴状)の凹部が規則的に配列されたパターンとみる
ことができる。凹凸の断面形状は、矩形(台形を含む)
波状が好ましいが、三角波状、サインカーブ状などであ
ってもよい。
【0032】これら種々の凹凸態様の中でも、直線状の
凹溝(または凸尾根)が一定間隔で配列された、ストラ
イプ状の凹凸パターン(断面矩形波状)は、パターンの
作製が容易でありながら、優れた転位密度低減効果を示
すので好ましい。
【0033】凹凸パターンをストライプ状とする場合、
そのストライプの長手方向は任意であってよいが、これ
を覆って成長するGaN系結晶にとって〈11−20〉
方向(以下、特に断らない限り、結晶方位は全て成長す
るGaN系結晶自体に関する方位である)とした場合、
横方向成長が抑制され、{1−101}面などの斜めフ
ァセットが形成され易くなる。この結果、図4(a)に
示すように、凹部底面、凸部上面に、三角形断面を呈す
るGaN系結晶3aを成長させることができる。2はバ
ッファ層である。GaN系結晶をいったん三角形断面を
呈するように成長させた時点で、成長温度を上昇させる
など成長条件を変えることによって、図4(b)に示す
ように、上面が平坦化された結晶層3へと成長させるこ
とができる。この一連の操作によって、図4(a)の結
晶内にあった転位(C軸方向に伝播する)は、ファセッ
ト面(三角形の斜面)で横方向に曲げられ、GaN系結
晶層3の上面には転位密度の低い領域が生じ、発光層で
の高出力化に寄与する。以下、この成長法を「凹凸ファ
セット成長法」と呼ぶ。
【0034】凹凸ファセット成長法を実施した後、図4
(c)に示すように、Siだけを選択的に除去し得るエ
ッチングにて基板の下面側から開口mを加工すると、開
口内には、バッファ層2がGaN系結晶層3と共に凹凸
(基板上面の凹凸を反転させたもの)を呈して現われる
ことになる。図4(c)の例では、開口内に現われた凹
凸の表面はバッファ層2であって、一部にGaN系結晶
層3が露出しているが、最初の基板凹凸へのバッファ層
の形成状態によっては、開口内にバッファ層だけが露出
する場合もある。また、バッファ層を介さない成長で
は、当然にGaN系結晶層3だけが凹凸を呈して露出す
る。従って、これらの露出態様から、「開口の内部に
は、バッファ層および/または積層構造が露出してい
る」と言うことができる。開口内に露出したバッファ層
は、エッチングによって除去してもよい。
【0035】一方、基板表面の凹凸パターンをストライ
プ状とし、そのストライプの長手方向を〈1−100〉
方向とした場合、図5(a)に示すように、GaN系結
晶3aは、先ず、専ら凸部の上部から成長を開始し、ラ
テラル(横)方向(C軸に垂直な方向)に高速成長し、
図5(b)に示すように、凹部を空洞として残した状態
でGaN系結晶層3となる。該結晶層のうち凹部を覆う
部位には、転位が伝播せず、高品質な部分が含まれる。
以下、この成長法を「凹凸ラテラル成長法」と呼ぶ。
【0036】ただし、ストライプの長手方向を〈1−1
00〉方向にした場合であっても、ファセット面が形成
されやすい成長条件を選ぶ事により〈11−20〉方向
の場合と同様の効果を得ることができる。また、凹凸の
幅や段差の取り方によっては、凹部の内部にもGaN系
結晶が成長し、十分な空洞が残らない場合もある。
【0037】凹凸ラテラル成長を実施した後、図5
(c)に示すように、Siだけを選択的に除去し得るエ
ッチングにて基板の下面側から開口mを加工すると、図
4(c)の場合と同様、開口内には、バッファ層2がG
aN系結晶層3と共に現われることになる。この場合、
上記の凹凸ファセット成長法の場合のような顕著な凹凸
にはならないが、基板の凹凸上への成長段階において凹
部内にGaN系結晶が少しは入り込むために、多少の凹
凸を呈することになる。
【0038】以上のように、Si基板の凹凸面への結晶
成長によって、GaN系結晶の転位密度が低減され、リ
ーク電流の抑制、発光効率の向上など、転位密度低減自
体の効果によって発光素子の電気的・光学的特性がより
改善される。また、この場合に重要な点は、開口による
光吸収低減効果、基板凹凸による転位密度の低減効果と
いう個々の効果のみならず、開口加工によって凹凸面を
露出させた結果、光取出し効率が著しく向上する効果が
ある。即ち、通常実装の場合は、界面が空気層(或いは
反射防止膜、樹脂)と接するため反射率が向上する。ま
た、全反射角の制限でLEDチップから脱出できなかっ
た光が、凹凸の効果で光の進行方向がランダム化され、
LEDチップの外部に取出され易くなる。フリップチッ
プ実装の場合は、光の取出し面が凹凸上になるため、上
記全反射角の制限が緩み、光取出し効率が向上する。
【0039】凹凸の断面を矩形波状とする場合の好まし
い寸法は次のとおりである。凹溝の幅は、1μm〜20
μm、特に2μm〜5μmが好ましい。凸部の幅は、1
μm〜20μm、特に2μm〜5μmが好ましい。凹凸
の振幅(凹溝の深さ)は、凹部、凸部の内、広い方の2
0%以上の深さを確保することが好ましい。
【0040】凹凸の加工方法としては、例えば、通常の
フォトリソグラフィ技術を用いて、目的の凹凸の態様に
応じてパターン化し、RIE技術等を使ってエッチング
加工を施して目的の凹凸を得る方法などが例示される。
【0041】GaN系結晶層の成長方法としては、HV
PE法、MOVPE法、MBE法などが挙げられる。厚
膜を作製する場合はHVPE法が好ましいが、薄膜を形
成する場合はMOVPE法やMBE法が好ましい。
【0042】当該GaN系発光素子を通常姿勢の実装用
として光を上方側から取り出す場合には、図6(a)に
示すように、開口内に露出したバッファ層および/また
は積層構造の表面に反射コーティングR1を施し、開口
によって露出した界面を反射面として利用する態様が好
ましい。これによって、発光層から下方に向かった光L
1は、効率よく上方に反射され、素子としての出力がよ
り向上する。
【0043】反射コーティングは、発光層から発せられ
た光を反射させ得るものであればよく、例えば、SiO
2/TiO2誘電体多層膜が挙げられる。また、反射コー
ティングの形成方法は、電子ビーム加熱真空蒸着法な
ど、公知技術を参照してもよい。
【0044】また、当該GaN系発光素子をフリップチ
ップ実装用として出力光を基板側から取り出す場合に
は、発光層から上方に向かった光を下方へ反射する反射
構造を設ける態様が好ましい。反射構造としては、図6
(b)に示すように、上部電極P2を高反射特性を有す
るように形成し反射鏡として用いる態様や、積層構造内
の発光層よりも上層側に多層のGaN系結晶層からなる
ブラッグ反射層構造を設ける態様などが挙げられる。ま
たさらに、上記開口内に露出したGaN系結晶層等の表
面に反射防止膜Q1を形成し、外部への光取り出し率を
より高めてもよい。これらの態様によって、発光層から
上方に向かった光L1は下方に反射され、、さらに、開
口内露出面での反射が抑制され、出力がより向上する。
【0045】上記反射防止膜としては、当該発光素子を
エポキシ樹脂で封止する態様の場合、発光波長(λp
でのp型GaNコンタクト層の屈折率をnG、エポキシ
樹脂の屈折率をnRとすると、実効屈折率nがnGとnR
の相乗平均となる材料からなり、かつt=λp/4nな
る厚みの薄膜が好ましい。しかし、上記実効屈折率nに
近い屈折率の材料で、上記厚みtに近い厚みの膜を形成
すれば反射防止効果は十分得られる。また、反射防止膜
の形成方法は、公知技術を参照してもよい。
【0046】
【実施例】実施例1 本実施例では、フリップチップ実装用の発光素子とし
て、図2(a)に示す開口形状、図4(c)に示す開口
断面形状を有するGaN系発光素子を形成した。Si
(111)基板の面にフォトレジストによるストライプ
状のパターニング(幅3μm、周期6μm、ストライプ
方位:ストライプの長手方向が、その上に成長するGa
N結晶にとって〈11−20〉方向)を行い、1.5μ
mの深さまで断面方形となるよう湿式エッチングし、表
面がストライプ状パターンの凹凸となったSi基板を得
た。
【0047】フォトレジストを除去後、MOVPE装置
に基板を装着し、水素雰囲気下で1100℃まで昇温
し、サーマルクリーニングを行った。温度を350℃ま
で下げ、III族原料としてトリメチルアルミニウム(以
下TMA)を、N原料としてアンモニアを流し、厚さ5
0nmのAlN低温成長バッファ層を成長させた。
【0048】続いて温度を1000℃に昇温し、原料と
してトリメチルガリウムとアンモニアを流し、n型Ga
Nコンタクト層、n型AlGaNクラッド層を成長させ
た。結晶は、基板凸部の上面、凹部の底面から、断面三
角形でファセット面を含む尾根状の結晶(ファセット構
造)として発生した。ファセット構造を経由して凹部が
空洞として残らないようにかつ上面が平坦となるように
成長させた。
【0049】続いて、InGaN井戸層/GaN障壁層
からなるMQW構造、p型AlGaNクラッド層、p型
GaNコンタクト層を順に形成し、発光波長400nm
の紫外線LED用エピ基板とした。
【0050】続いて、Si基板を適正な厚み(50μm
〜100μm程度)まで研磨し、Si基板底面にはn型
電極を、p型GaNコンタクト層表面にはp型電極(反
射コーティングと兼用)を形成した。
【0051】さらに、Si基板をエッチングして開口
(内寸:200μm×200μm)を形成し、該開口内
に露出したAlN低温成長バッファ層の表面に反射防止
膜Q1を形成し、素子分離を行い、ベアチップ状態のL
ED素子とした。
【0052】(評価)上記で得られたLED素子をフリ
ップチップ実装し、エポキシ樹脂で封止し、20mA通
電にて波長400nmでの出力および駆動電圧を測定し
たところ、それぞれ18mWおよび3.8Vであった。
【0053】また、上記と同じ条件で成長させたGaN
系LEDのn型GaN層上面をカソードルミネッセンス
で観察し、転位密度を測定したところ、2×108cm
-2であった。
【0054】実施例2 本実施例では、通常実装用の素子とすべく、p型GaN
コンタクト層表面には透明p型電極(反射防止膜と兼
用)を形成し、開口内に露出したAlN低温成長バッフ
ァ層の表面に反射コーティングを形成したこと以外は、
上記実施例1と同様にして、GaN系LEDを実際に製
作した。実施例1と同様の条件でLEDを評価したとこ
ろ、出力は16mW、駆動電圧は3.8Vであった。
【0055】比較例1 本比較例では、Si基板の表面に凹凸を設けずに、上記
実施例1と同様のGaN系結晶からなる素子構造を成長
させて、フリップチップ実装用のGaN系発光素子を製
作した。また、基板の下面には開口を設けず、基板の下
面全面に透明電極を形成した。実施例1と同様の条件で
LEDを評価したところ、駆動電圧は3.8Vであった
が、出力は5mWと低く、また、n型GaN層上面の転
位密度は1×109cm-2であった。
【0056】
【発明の効果】以上のように、Si基板に開口を設け、
さらこれに組合わせてGaN系結晶の転位密度を低減さ
せたことによって、Si基板を用いる場合でも、より高
出力のGaN系半導体発光素子を提供することができる
ようになる。
【図面の簡単な説明】
【図1】本発明によるGaN系半導体発光素子の構造例
を示す模式図であり、(a)は素子構造の断面図、
(b)は素子下面を見せた斜視図である。
【図2】本発明によるGaN系半導体発光素子における
基板の下面(正方形のチップとしている)を見た図であ
って、開口にハッチングを施して該開口の態様を例示し
ている。
【図3】本発明によるGaN系半導体発光素子の製造方
法の一例を模式的に示す断面図である。
【図4】本発明によるGaN系半導体発光素子の製造方
法において、凹凸ファセット成長法によってGaN系結
晶層を成長させる場合の構造を模式的に示す断面図であ
る。
【図5】本発明によるGaN系半導体発光素子の製造方
法において、凹凸ラテラル成長法によってGaN系結晶
層を成長させる場合の構造を模式的に示す断面図であ
る。
【図6】本発明によるGaN系半導体発光素子の別の構
造例を模式的に示す断面図である。
【符号の説明】
1 Si基板 2 バッファ層 S GaN系結晶層からなる積層構造 P1 電極 P2 電極 m 開口

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 Si基板上に、バッファ層を介してまた
    は直接的に、GaN系結晶層からなる積層構造が形成さ
    れ、該積層構造は、電流注入によって発光可能なよう
    に、p型層と、n型層と、これらの間に位置する発光層
    とを有し、 Si基板の下面には開口が設けられ、該開口の内部に
    は、バッファ層および/または積層構造が露出している
    ことを特徴とする、GaN系半導体発光素子。
  2. 【請求項2】 上記開口の内部に露出しているバッファ
    層および/または積層構造が、凹凸を呈している、請求
    項1記載のGaN系半導体発光素子。
  3. 【請求項3】 当該GaN系半導体発光素子が、出力光
    を積層構造の上方側から取り出すように用いられるもの
    であって、上記開口の内部に露出しているバッファ層お
    よび/または積層構造の露出面に、発光層からの光を上
    方へ反射する反射コーティングが設けられている、請求
    項1または2記載のGaN系半導体発光素子。
  4. 【請求項4】 当該GaN系半導体発光素子が、出力光
    を基板側から取り出すように用いられるものであって、
    上記積層構造には、発光層よりも上層側に、発光層から
    の光を下方へ反射する反射構造が設けられている、請求
    項1または2記載のGaN系半導体発光素子。
  5. 【請求項5】 上記開口の内部に露出しているバッファ
    層および/または積層構造の露出面に、発光層からの光
    が上方に反射することを抑制し通過させる反射防止膜が
    設けられている、請求項1、2、4のいずれかに記載の
    GaN系半導体発光素子。
  6. 【請求項6】 請求項1〜5のいずれかに記載のGaN
    系半導体発光素子を製造するための方法であって、 Si基板上に、バッファ層を介してまたは直接的に、G
    aN系結晶層からなる上記積層構造を気相成長によって
    形成する工程と、 該工程の後に、Si基板に、該基板の下面の側から開口
    を加工し、該開口内にバッファ層および/または積層構
    造を露出させる工程とを、有することを特徴とする、G
    aN系半導体発光素子の製造方法。
  7. 【請求項7】 Si基板上にバッファ層を介してまたは
    直接的に上記積層構造を形成するに際し、上記Si基板
    上面に凹凸を形成し、バッファ層を介してまたは直接的
    に、該凹凸を覆うようにGaN系結晶層を成長させるこ
    とを特徴とする請求項6記載の製造方法。
  8. 【請求項8】 上記凹凸が、成長するGaN系結晶にと
    って〈11−20〉方向または〈1−100〉方向の凹
    溝を一定間隔で配置してなるストライプ状の凹凸であ
    る、請求項7記載の製造方法。
JP2002135064A 2002-05-10 2002-05-10 GaN系半導体発光素子の製造方法 Expired - Fee Related JP3889662B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002135064A JP3889662B2 (ja) 2002-05-10 2002-05-10 GaN系半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002135064A JP3889662B2 (ja) 2002-05-10 2002-05-10 GaN系半導体発光素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006227012A Division JP4000172B2 (ja) 2006-08-23 2006-08-23 GaN系半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2003332618A true JP2003332618A (ja) 2003-11-21
JP3889662B2 JP3889662B2 (ja) 2007-03-07

Family

ID=29697487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002135064A Expired - Fee Related JP3889662B2 (ja) 2002-05-10 2002-05-10 GaN系半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP3889662B2 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005064666A1 (en) 2003-12-09 2005-07-14 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
WO2005091384A1 (ja) * 2004-03-19 2005-09-29 Sumitomo Chemical Company, Limited 化合物半導体発光素子
US7063995B2 (en) * 2001-09-07 2006-06-20 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device and manufacturing method thereof
JP2007150304A (ja) * 2005-11-24 2007-06-14 Samsung Electro Mech Co Ltd 垂直構造の窒化ガリウム系発光ダイオード素子
JP2007184346A (ja) * 2006-01-05 2007-07-19 Kyocera Corp 発光素子及びその製造方法
WO2007086366A1 (ja) * 2006-01-24 2007-08-02 Rohm Co., Ltd. 窒化物半導体発光素子
JP2007235122A (ja) * 2006-02-02 2007-09-13 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
JP2007533143A (ja) * 2004-04-14 2007-11-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光ダイオードチップ
JP2009500872A (ja) * 2005-07-11 2009-01-08 ルミネイション リミテッド ライアビリティ カンパニー 光抽出が改善したレーザリフトオフled
GB2467911A (en) * 2009-02-16 2010-08-25 Rfmd Flip Chip GaN LED device, comprising a silicon substrate, partially covering an AlN buffer layer.
JP2012104832A (ja) * 2010-11-12 2012-05-31 Semileds Optoelectronics Co Ltd エッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)及びその製造方法
KR20120065603A (ko) * 2010-12-13 2012-06-21 삼성엘이디 주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치
US8405068B2 (en) 2009-07-22 2013-03-26 Rfmd (Uk) Limited Reflecting light emitting structure and method of manufacture thereof
US8581276B2 (en) 2009-12-02 2013-11-12 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
WO2018235231A1 (ja) * 2017-06-22 2018-12-27 サンケン電気株式会社 発光装置
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7063995B2 (en) * 2001-09-07 2006-06-20 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device and manufacturing method thereof
US7704763B2 (en) 2003-12-09 2010-04-27 The Regents Of The University Of California Highly efficient group-III nitride based light emitting diodes via fabrication of structures on an N-face surface
EP1697983A1 (en) * 2003-12-09 2006-09-06 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
US11677044B2 (en) 2003-12-09 2023-06-13 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
US10985293B2 (en) 2003-12-09 2021-04-20 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
US10446714B2 (en) 2003-12-09 2019-10-15 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
US8766296B2 (en) 2003-12-09 2014-07-01 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
EP2320482A3 (en) * 2003-12-09 2011-09-07 The Regents of the University of California Highly efficient gallium nitride based light emitting diodes via surface roughening
EP1697983A4 (en) * 2003-12-09 2008-04-23 Univ California HIGHLY EFFICIENT LUMINOUS DIODES ON GALLIUM NITRIDE BASE ON SURFACE WELFARE
WO2005064666A1 (en) 2003-12-09 2005-07-14 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
WO2005091384A1 (ja) * 2004-03-19 2005-09-29 Sumitomo Chemical Company, Limited 化合物半導体発光素子
JP2007533143A (ja) * 2004-04-14 2007-11-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光ダイオードチップ
JP2009500872A (ja) * 2005-07-11 2009-01-08 ルミネイション リミテッド ライアビリティ カンパニー 光抽出が改善したレーザリフトオフled
JP2007150304A (ja) * 2005-11-24 2007-06-14 Samsung Electro Mech Co Ltd 垂直構造の窒化ガリウム系発光ダイオード素子
JP2007184346A (ja) * 2006-01-05 2007-07-19 Kyocera Corp 発光素子及びその製造方法
WO2007086366A1 (ja) * 2006-01-24 2007-08-02 Rohm Co., Ltd. 窒化物半導体発光素子
US8049235B2 (en) 2006-01-24 2011-11-01 Rohm Co., Ltd. Nitride semiconductor light emitting element with bragg reflection layers and anti-reflection layers to improve light extraction efficiency
JP2007200995A (ja) * 2006-01-24 2007-08-09 Rohm Co Ltd 窒化物半導体発光素子
JP2007235122A (ja) * 2006-02-02 2007-09-13 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
GB2467911A (en) * 2009-02-16 2010-08-25 Rfmd Flip Chip GaN LED device, comprising a silicon substrate, partially covering an AlN buffer layer.
GB2467911B (en) * 2009-02-16 2013-06-05 Rfmd Uk Ltd A semiconductor structure and a method of manufacture thereof
US8502258B2 (en) 2009-02-16 2013-08-06 Rfmd (Uk) Limited Light emitting structure and method of manufacture thereof
US8405068B2 (en) 2009-07-22 2013-03-26 Rfmd (Uk) Limited Reflecting light emitting structure and method of manufacture thereof
US8581276B2 (en) 2009-12-02 2013-11-12 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same
JP2012104832A (ja) * 2010-11-12 2012-05-31 Semileds Optoelectronics Co Ltd エッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)及びその製造方法
KR20120065603A (ko) * 2010-12-13 2012-06-21 삼성엘이디 주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치
KR101717669B1 (ko) * 2010-12-13 2017-03-17 삼성전자주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9564497B2 (en) 2012-04-18 2017-02-07 Qorvo Us, Inc. High voltage field effect transitor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9640632B2 (en) 2012-08-24 2017-05-02 Qorvo Us, Inc. Semiconductor device having improved heat dissipation
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
WO2018235231A1 (ja) * 2017-06-22 2018-12-27 サンケン電気株式会社 発光装置
JPWO2018235231A1 (ja) * 2017-06-22 2019-06-27 サンケン電気株式会社 発光装置

Also Published As

Publication number Publication date
JP3889662B2 (ja) 2007-03-07

Similar Documents

Publication Publication Date Title
JP3889662B2 (ja) GaN系半導体発光素子の製造方法
KR100632760B1 (ko) 반도체 발광 소자
TWI381602B (zh) Semiconductor laser element and manufacturing method thereof
JP4169821B2 (ja) 発光ダイオード
JP4626306B2 (ja) 窒化物半導体発光素子およびその製造方法
JP2008141187A (ja) 窒化物半導体レーザ装置
WO2002058120A1 (en) Crystal film, crystal substrate, and semiconductor device
JP2002009004A (ja) 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2002246698A (ja) 窒化物半導体発光素子とその製法
JP3839580B2 (ja) 半導体基板の製造方法
JPH11238687A (ja) 半導体基板および半導体発光素子
JP2011077326A (ja) 半導体レーザ集積素子及びその作製方法
JP4802314B2 (ja) 窒化物半導体発光素子とその製造方法
JP5595483B2 (ja) 半導体発光素子およびその製造方法
JP3645994B2 (ja) GaN系半導体発光素子
JP4000172B2 (ja) GaN系半導体発光素子の製造方法
JP2002008980A (ja) 半導体層の成長方法および半導体発光素子の製造方法
JP4623799B2 (ja) 半導体発光素子の製法および半導体レーザ
JP4679867B2 (ja) 窒化物半導体発光素子、及びその製造方法
JP4890509B2 (ja) 半導体発光素子の製造方法
JP2009238834A (ja) 窒化物系半導体層を有する支持基板およびその形成方法
JP2003008145A (ja) 半導体レーザおよびその製造方法
JP2007305635A (ja) 窒化物半導体発光素子
JP4741055B2 (ja) 半導体発光素子
JP2009158896A (ja) 窒化物系半導体レーザ素子およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061130

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees