JP2012104832A - エッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)及びその製造方法 - Google Patents

エッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)及びその製造方法 Download PDF

Info

Publication number
JP2012104832A
JP2012104832A JP2011246541A JP2011246541A JP2012104832A JP 2012104832 A JP2012104832 A JP 2012104832A JP 2011246541 A JP2011246541 A JP 2011246541A JP 2011246541 A JP2011246541 A JP 2011246541A JP 2012104832 A JP2012104832 A JP 2012104832A
Authority
JP
Japan
Prior art keywords
layer
type
vled
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011246541A
Other languages
English (en)
Inventor
Hsu Kung-Hsieh
シュー コンシェ
Wang Yaokwuo
ワン ヤオクオ
Liu Wen-Huang
リウ ウェンファン
Ann Tran Chuang
アン トラン チュアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SemiLEDs Optoelectronics Co Ltd
Original Assignee
SemiLEDs Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SemiLEDs Optoelectronics Co Ltd filed Critical SemiLEDs Optoelectronics Co Ltd
Publication of JP2012104832A publication Critical patent/JP2012104832A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】垂直型発光ダイオード(VLED)ダイの逆バイアス状態のモレ電流を低減する。
【解決手段】垂直型発光ダイオード(VLED)ダイ10Aは、p型閉じ込め層12Aと、光を放射するように構成されたp型閉じ込め層上の活性層14Aと、活性層を保護するように構成された少なくとも1つのエッチング停止層22Aを有するn型閉じ込め構造16Aとを含む。垂直型発光ダイオード(VLED)ダイを製造する方法は、キャリア基板24Aを提供するステップと、少なくとも1つのエッチング停止層を有するn型閉じ込め構造をキャリア基板に形成するステップと、n型閉じ込め構造に活性層を形成するステップと、活性層にp型閉じ込め層を形成するステップと、キャリア基板を除去するステップとを含む。
【選択図】図1

Description

本発明は、一般的に光電要素に関し、より具体的には、垂直型発光ダイオード(VLED)ダイ及び当該垂直型発光ダイオード(VLED)ダイの製造方法に関する。
垂直型発光ダイオード(VLED)ダイとして知られる発光ダイオード(LED)ダイの1種は、キャリア基板上に形成されたGaN、AlN又はInNのような化合物半導体物質から形成されるエピタキシャル構造を含む。製造プロセスの後、エピタキシャル構造がキャリア基板から分離される。エピタキシャル構造は、p型閉じ込め(confinement)層、n型閉じ込め層、及び、光を放射するように構成された閉じ込め層間の活性層(多重量子井戸(MQW)層)を含みうる。エピタキシャル構造では、n型閉じ込め層が複数のn型層を含むことができ、また、転位密度を減少させるためのSiN層のような1又は複数のバッファ(緩衝)層をも含むこともできる。
垂直型発光ダイオード(VLED)ダイからの光抽出を増加させる1つの方法は、光電化学酸化及びエッチングのような処理を使用して、n型閉じ込め層の表面を粗面加工及びテクスチャ加工することである。例えば、n型閉じ込め層を粗面加工するためのプロセスは、SemiLED社(台湾、ID及びミャオリーカウンティ、ボイズに所在する)に譲渡された米国特許第7,186,580B2号、第7,524,686B2号、第7,563,625B2号及び第7,629,195B2号に開示されている。
先行技術の発光ダイオード(LED)ダイのエピタキシャル構造が図11Aに示されている。エピタキシャル構造は、p型閉じ込め層112、光を放射するように構成された活性層(多重量子井戸(MQW)層)114、及び、エッチング処理を仕様して形成されたテクスチャ表面118を有するn型閉じ込め層116を含む。エッチング処理の間に起こる1つの問題は、活性層114、特にはp−nジャンクションが、エッチング処理の間に使用される化学溶液でダメージを受けることである。例えば、図11Aでは、活性層114が、エッチングでダメージを受ける領域120を含む。これらのダメージ領域120が、垂直型発光ダイオード(VLED)ダイの逆バイアス状態の漏れ電流のための導路を形成する。図11Bに示すとおり、赤外線放射顕微鏡(EMMI)を使用して逆バイアス状態の漏れ電流を輝点として観測可能である。また、輝点に加えて、ダメージがpnジャンクションバリアをバイパスする電流路を提供するため、ダメージ領域120は低バイアス電流で低い順電圧を形成する。
本開示は、活性層を保護するエッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)ダイに関する。また、本開示は、エッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)ダイを製造する方法に関する。
垂直型発光ダイオード(VLED)ダイは、少なくとも1つのp型半導体層を有するp型閉じ込め層を備えるエピタキシャル構造と、p型閉じ込め層上の光を放射するように構成された多重量子井戸(MQW)として構成された活性層と、少なくとも1つのn型半導体層及び活性層を保護するように構成された半導体物質を含む少なくとも1つのエッチング停止層を有するn型閉じ込め構造と、を備える。n型閉じ込め構造は、活性層に近接する内方層、及び、テクスチャ表面を有する外方層のような複数のn型半導体層を含むことができ、エッチング停止層がこれら層の間に配置されうる。別の形態として、n型閉じ込め構造は、複数のn型半導体層によって分離された1又は複数のバッファ層に組み合わされた1又は複数のエッチング停止層を含むことができる。
垂直型発光ダイオード(VLED)ダイを製造する方法は、キャリア基板を提供するステップと、少なくとも1つのn型半導体層及び半導体材物質を含む少なくとも1つのエッチング停止層を備えるn型閉じ込め構造をキャリア基板に形成するステップと、n型閉じ込め構造に活性層を形成するステップと、少なくとも1つのp型半導体層を備えるp型閉じ込め層を活性層に形成するステップと、キャリア基板を除去するステップとを含む。また、この方法は、エッチング停止層によって制限されるエッチングプロセスを使用してn型閉じ込め構造の外面をテクスチャするステップを含みうる。
例示の実施形態が図面に開示される。実施形態及び図面は限定するためではなく説明のためにここに開示される。
エッチング停止層及びバッファ層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)ダイの断面概略図。 複数のエッチング停止層及び複数のバッファ層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)ダイの断面概略図。 エッチング停止層及びバッファ層を示す図2の部分拡大図。 1つのエッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)ダイの断面概略図。 複数のエッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)ダイの断面概略図。 エッチング停止層及びバッファ層を示す図4の部分拡大図。 複数のエッチング停止層及び複数のバッファ層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)ダイの断面概略図。 エッチング停止層及びバッファ層を示す図5の部分拡大図。 1つのエッチング停止層及び複数のバッファ層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)ダイの断面概略図。 エッチング停止層及びバッファ層を示す図6の部分拡大図。 垂直型発光ダイオード(VLED)ダイで構築された垂直型発光ダイオード(VLED)パッケージの断面概略図。 図7Aの垂直型発光ダイオード(VLED)パッケージの放射特性を示す放射顕微鏡(EMMI)グラフ。 垂直型発光ダイオード(VLED)ダイを製造する方法におけるステップを表す断面概略図。 垂直型発光ダイオード(VLED)ダイを製造する方法におけるステップを表す断面概略図。 垂直型発光ダイオード(VLED)ダイを製造する方法におけるステップを表す断面概略図。 垂直型発光ダイオード(VLED)ダイを製造する方法におけるステップを表す断面概略図。 n型閉じ込め構造の表面粗加工プロセス後の垂直型発光ダイオード(VLED)ダイのエピタキシャル構造の拡大断面概略図。 垂直型発光ダイオード(VLED)ダイのn型閉じ込め構造のテクスチャ表面のSEMグラフ。 先行技術(標準)のダイに対する垂直型発光ダイオード(VLED)ダイの逆電圧−5Vでの漏れ電流を示すグラフ。 先行技術(標準)のダイに対する垂直型発光ダイオード(VLED)ダイの低い順電流10μAでの順電圧を示すグラフ。 先行技術(標準)のダイに対する垂直型発光ダイオード(VLED)ダイの低い順電流1μAでの順電圧を示すグラフ。 先行技術のテクスチャ表面を有するn型閉じ込め構造を含むエピタキシャル構造を備える垂直型発光ダイオード(VLED)ダイの拡大断面概略図。 先行技術の逆バイアス状態における漏れ電流からの輝点を示す垂直型発光ダイオード(VLED)ダイの放射顕微鏡(EMMI)グラフ。
図面では、同じ符番が同じ層又は部位を示す。符番の添え字A〜Fが異なる実施形態を示し、符番の添え字1〜3が層の数を示す。
図1に示すとおり、垂直型発光ダイオード(VLED)ダイ10Aは、p型閉じ込め層12A、光を放射するように構成された、当該p型閉じ込め層12A上の活性層14A、及び、当該活性層14A上のn型閉じ込め構造16Aを含むエピタキシャル構造を備える。さらに説明するとおり、垂直型発光ダイオード(VLED)ダイ10Aは、低い逆バイアス漏れ電流、及び、低バイアス電流での高い順電圧によって特徴付けられる。
n型閉じ込め構造16Aは、外方n型層18A1、バッファ層20A、中央n型層18A2、エッチング停止層22A及び内方n型層18A3を含んでいる。最初に垂直型発光ダイオード(VLED)ダイ10Aがキャリア基板24A上に構築され、点線で示唆されるように、続いてそれが除去される。キャリア基板24Aに適切な物質は、サファイア、炭化ケイ素(SiC)、シリコン(Si)、ゲルマニウム(Ge)、酸化亜鉛(ZnO)、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、セレン化亜鉛(ZnSe)及びガリウム砒素(GaAs)を含む。
好ましくは、p型閉じ込め層12A(図1)はp−GaNを含む。p型閉じ込め層12Aに適切な他の物質は、p−AlGaN、p−InGaN、p−AlInGaN、p−AlInN及びp−AlNを含む。好ましくは、活性層14A(図1)は、InGaN/GaN、AlGaInN、AlGaN、AlInN及びAlNの1又は複数の層を備える1又は複数の量子井戸を含む。好ましくは、n型層(18A1、18A2、18A3)はn−GaNを含む。n型層(18A1、18A2、18A3)に適切な他の物質は、n−AlGaN、n−InGaN、n−AlInGaN、AlInN及びn−AlNを含む。バッファ層20Aは、垂直型発光ダイオード(VLED)ダイ10Aの特定機能を実行するように構成される。例えば、バッファ層20Aは窒化ガリウム(GaN)を含みうる。別例として、バッファ層20Aは、活性層14Aにおける転位密度及び組成ゆらぎを減少させるように構成された窒化シリコン(SiN)を含みうる。
エッチング停止層22A(図1)は、n型層(18A1、18A2、18A3)の物質よりもエッチング処理に対してより反応性が低い物質を含む。言い換えれば、エッチング停止層22Aのエッチング速度が、n型層(18A1、18A2、18A3)のエッチング速度よりも遅い。さらに、エッチング停止層22AはAlを含むが追加の元素をも含みうる。例えば、n−GaNを含むn型層(18A1、18A2、18A3)で、エッチング停止層22Aが、Al又はIn、Si、C、Ge、Se、Te若しくはPのような別元素でドープされた又は非ドープのGaNを組成又はドーパントの形で含みうる。例として、AlInGaNを含むエッチング停止層22Aで、代表的なAl含有量を1%から100%(すなわち100%のAlN)とすることができる。エッチング停止層22Aに適切な他の物質は、AlGaN及びAlInNを含み、ドープされた又は非ドープの形態である。また、AlGaNの場合、エッチング停止層22Aは、組成又はドーパントの形でIn、Mg、Si、P、C、Se又はTeを含みうる。AlNの場合、組成又はドーパントの形でGa、In、Mg、Si、P、C、Se又はTeを含みうる。エッチング停止層22Aの代表的な厚みを1Åから1μmとすることができる。
以下に説明する垂直型発光ダイオード(VLED)ダイ10B〜10Fの各々を、垂直型発光ダイオード(VLED)ダイ10Aで説明したものと同じ物質で形成可能である。さらに、以下に説明する垂直型発光ダイオード(VLED)ダイ10B〜10Fの各々は、低い逆バイアス漏れ電流及び低いバイアス電流での高い順電圧によって特徴付けられる。
図2及び2Aに示すとおり、垂直型発光ダイオード(VLED)ダイ10Bは、p型閉じ込め層12B、光を放射するように構成された、当該p型閉じ込め層12B上の活性層14B、及び、当該活性層14B上のn型閉じ込め構造16Bを含むエピタキシャル構造を備える。n型閉じ込め構造16Bは、外方n型層18B1と、バッファ層20Bと、中央n型層18B2と、複数のエッチング停止層22B1、22B2、22B3と、内方n型層18B3とを含んでいる。図2Aに示すとおり、エッチング停止層22B1、22B2、22B3がn型分離層26B1、26B2によって分離されている。最初に垂直型発光ダイオード(VLED)ダイ10Bがキャリア基板24B上に構築され、点線で示唆されるように、続いてそれが除去される。
図3に示すとおり、垂直型発光ダイオード(VLED)ダイ10Cは、p型閉じ込め層12C、光を放射するように構成された、当該p型閉じ込め層12C上の活性層14C、及び、当該活性層14C上のn型閉じ込め構造16Cを含むエピタキシャル構造を備える。n型閉じ込め構造16Cは、外方n型層18C1と、エッチング停止層22Cと、内方n型層18C2とを含んでいる。最初に垂直型発光ダイオード(VLED)ダイ10Cがキャリア基板24C上に構築され、点線で示唆されるように、続いてそれが除去される。
図4及び4Aに示すとおり、垂直型発光ダイオード(VLED)ダイ10Dは、p型閉じ込め層12D、光を放射するように構成された、当該p型閉じ込め層12D上の活性層14D、及び、当該活性層14D上のn型閉じ込め構造16Dを含むエピタキシャル構造を備える。n型閉じ込め構造16Dは、外方n型層18D1と、複数のエッチング停止層22D1、22D2、22D3と、内方n型層18D2とを含んでいる。図4Aに示すとおり、エッチング停止層22D1、22D2、22D3がn型分離層26D1、26D2によって分離されている。最初に垂直型発光ダイオード(VLED)ダイ10Dがキャリア基板24D上に構築され、点線で示唆されるように、続いてそれが除去される。
図5及び5Aに示すとおり、垂直型発光ダイオード(VLED)ダイ10Eは、p型閉じ込め層12E、光を放射するように構成された、当該p型閉じ込め層12E上の活性層14E、及び、当該活性層14E上のn型閉じ込め構造16Eを含むエピタキシャル構造を備える。n型閉じ込め構造16Eは、外方n型層18E1と、n型分離層26E1、26E2によって分離された複数の外方バッファ層20E1、20E2、20E3と、中央n型層18E2と、n型分離層26E3、26E4によって分離された複数のエッチング停止層22E1、22E2、22E3と、内方n型層18E3とを含んでいる。最初に垂直型発光ダイオード(VLED)ダイ10Eがキャリア基板24E上に構築され、点線で示唆されるように、続いてそれが除去される。
図6及び6Aに示すとおり、垂直型発光ダイオード(VLED)ダイ10Fは、p型閉じ込め層12F、光を放射するように構成された、当該p型閉じ込め層12F上の活性層14F、及び、当該活性層14F上のn型閉じ込め構造16Fを含むエピタキシャル構造を備える。n型閉じ込め構造16Fは、外方n型層18F1と、n型 分離層26F1、26F2によって分離された複数のバッファ層20F1、20F2と、中央n型層18F2と、エッチング停止層22Fと、内方n型層18F3とを含んでいる。最初に垂直型発光ダイオード(VLED)ダイ10Fがキャリア基板24F上に構築され、点線で示唆されるように、続いてそれが除去される。
図7Aを参照して、上記垂直型発光ダイオード(VLED)ダイ10A〜10Fのいずれかを使用して構築された垂直型発光ダイオード(VLED)パッケージ30を説明する。垂直型発光ダイオード(VLED)パッケージ30は、基板32と、当該基板32に搭載された少なくとも1つの垂直型発光ダイオード(VLED)ダイ10A〜10Fと、垂直型発光ダイオード(VLED)ダイ10A〜10F及び基板32に結合されたワイヤ34と、垂直型発光ダイオード(VLED)ダイ10A〜10Fを封入するレンズとして構成された透明ドーム36とを含む。さらに、垂直型発光ダイオード(VLED)ダイ10A〜10Fのn型閉じ込め構造16A〜16Fの表面38を、光抽出を改善するようにテクスチャ加工することが可能である。垂直型発光ダイオード(VLED)ダイ10A〜10Fが、逆バイアス方向への低い漏れ電流、及び、低いバイアス電流でのより高い順電圧を有するように、各エッチング停止層22A〜22Fが活性層14A〜14Fを製造中に保護する。さらに、図7Bの放射顕微鏡(EMMI)グラフに示すとおり、漏れ電流の結果生じる輝点が実質的に除去される。
垂直型発光ダイオード(VLED)パッケージ30(図7A)の基板32(図7A)は搭載基板として機能し、また、発光ダイオード(LED)パッケージ30を外部に電気接続するための導電体(図示せず)、電極(図示せず)及び電気回路(図示せず)を提供する。基板32(図7A)は、示されるようなフラット形状又は凹面形状若しくは凸面形状を有することができる。さらに、基板32(図7A)は、光抽出を改善するように反射層(図示せず)を含みうる。基板32(図7A)は、シリコン、又は、GaAs、SiC、GaP、GaN若しくはAlNのような別の半導体物質を含みうる。あるいは、基板32(図7A)は、セラミック物質、サファイア、ガラス、プリント基板(PCB)物質、メタルコアプリント基板(MCPCB)、FR−4プリント基板(PCB)、金属マトリクス複合材料、金属リードフレーム、有機リードフレーム、シリコンサブマウント基板又は当該技術分野で使用される任意のパッケージング基板を含みうる。さらに、基板32(図7A)は、Si、AlN、SiC、AlSiC、ダイアモンド、MMC、グラファイト、Al、Cu、Ni、Fe、Mo、CuW、CuMo、酸化銅、サファイア、ガラス、セラミック、金属又は合金のような、金属若しくは合金層の単相又は複層を含みうる。いずれの場合でも、好ましくは、基板32(図7A)は約60℃から350℃までの動作温度範囲を有する。
図8A〜8Dを参照して、前述した垂直型発光ダイオード(VLED)ダイ10A〜Fの製造方法におけるステップを説明する。最初に、図8Aに示すとおり、キャリア基板24A〜Fを提供する。キャリア基板24A〜Fは、サファイア、炭化ケイ素(SiC)、シリコン(Si)、ゲルマニウム(Ge)、酸化亜鉛(ZnO)、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、セレン化亜鉛(ZnSe)及びガリウム砒素(GaAs)のような適切な物質から構成されるウエハの形態とすることができる。後に続く例では、キャリア基板24A〜Fはサファイアを含む。
図8Aに示すとおり、多層エピタキシャル構造40がキャリア基板24A〜F上に形成される。エピタキシャル構造40は、p型閉じ込め層12A〜Fと、光を放出するように構成された、p型閉じ込め層12A〜F上の活性層14A〜14F(図8A〜DではMQWと示される)と、活性層14A〜14F上のn型閉じ込め層16A〜Fとを含む。図9Aに示すとおり、エッチング停止層22A〜F、バッファ層20A〜F及びn型層18A〜Fのようなn型閉じ込め層16A〜Fの分離層を含むこれら全ての層を、気相エピタキシー(VPE)、金属有機化学気相堆積(MOCVD)、分子線エピタキシー(MBE)又は液相エピタキシー(LPE)のような適切な堆積プロセスを使用して製造可能である。説明した実施形態では、p型閉じ込め層12A〜Fがp−GaNを含み、n型層18A〜Fがn−GaNを含む。GaN以外に、p型閉じ込め層12A〜F及びn型閉じ込め層18A〜Fは、AlGaN、InGaN及びAlInGaNのような様々な他の化合物半導体物質を含みうる。活性層14A〜Fは、GaNのような広いバンドギャップを有する物質の2層間に挟まれたInGaN層のような適切な物質で形成可能である。
次に図8Bに示すとおり、基板24A〜F上の端点とすることが可能である、あるいは、基板24A〜F内に短距離延びることが可能である、エピタキシャル構造40を通るトレンチ(溝)42を形成するのに適切なプロセスを使用可能である。さらに、トレンチを形成する前に反射層(図示せず)及びベース(図示せず)のような他の要素を必要に応じて形成可能である。従来の半導体製造プロセスでは、複数の所定のダイ10A−10Fが形成されるように、トレンチ42をダイ間の道路に類似する十字パターンに形成可能である。トレンチ42を形成するための適切なプロセスは、ハードマスクを通したドライエッチングを含む。他の適切なプロセスは、レーザーカッティング、ソーカッティング、ダイアモンドカッティング、ウェットエッチング、ドライエッチング及びウォーターエッチングを含む。
次に図8Cに示すとおり、パルスレーザー照射プロセス、エッチング、化学機械平坦化(CMP)のような適切なプロセスを使用して、キャリア基板24A〜Fをn型閉じ込め構造16A〜Fから取り外し可能である。
次に図8Dに示すとおり、粗加工(又はテクスチャ)プロセスを使用してテクスチャ面38をn型閉じ込め構造16A〜Fの外面に形成可能である。n型閉じ込め構造16A〜Fの外面を粗面加工する1つのプロセスは光電気化学酸化及びエッチングを組み合わせる。このプロセスは、米国特許第7,186,580B2号、第7,473,936B2号、第7,524,686B2号、7,563,625B2号及び第7,629,195号に説明されており、本文にその内容を援用する。テクスチャ面38を図9A及び図9BのSEM画像に示す。エッチングプロセスの間、エッチング停止層22A〜Fが、活性層14A〜Fを保護するようにエッチング停止を提供する。
図10A及び10Bを参照して、垂直型発光ダイオード(VLED)ダイ10A〜10Fの電気特性を説明する。図10Aに示すとおり、n−AlGaNから形成されたエッチング停止層を有するダイ(下側のプロット線)の逆電圧−5ボルトでの漏れ電流の方が標準(従来)の垂直型発光ダイオード(VLED)ダイ(上側のプロット線)のものよりも小さい。図10Bに示すとおり、n−AlGaNから形成されたエッチング停止層を有するダイ(下側のプロット線)の低い順電流10μAでの順電圧の方が標準(従来)の垂直型発光ダイオード(VLED)ダイ(上側のプロット線)のものよりも大きい。図10Cに示すとおり、n−AlGaNから形成されたエッチング停止層を有するダイ(下側のプロット線)の低い順電流1μAでの順電圧の方が標準(従来)の垂直型発光ダイオード(VLED)ダイ(上側のプロット線)のものよりも大きい。
このようにして、少なくとも1つのエッチング停止層を有するn型閉じ込め構造を備える改善した垂直型発光ダイオード(VLED)ダイ、及び、当該垂直型発光ダイオード(VLED)ダイを製造する方法を開示した。複数の実施例及び実施形態を説明したが、当該技術分野の当業者が任意の改変、置換、付加、及びこれらの組み合わせを実施可能であることは明らかである。すなわち、添付した特許請求の範囲は、全てのこのような改変、置換、付加及びこれらの組み合わせをその技術的範囲内に含むことを意図している。

Claims (26)

  1. 少なくとも1つのp型半導体層を備えるp型閉じ込め層と、
    光を放射するように構成された多重量子井戸(MQW)を含む、前記p型閉じ込め層上の活性層と、
    少なくとも1つのn型半導体層、及び、前記活性層を保護するように構成された半導体物質を含む少なくとも1つのエッチング停止層を備えるn型閉じ込め構造と、
    を備える垂直型発光ダイオード(VLED)ダイ。
  2. 前記n型閉じ込め層が、前記活性層上に内方n型半導体層、前記n型半導体層上に前記エッチング停止層、及び、前記エッチング停止層上にテクスチャ表面を有する外方n型半導体層を備えることを特徴とする請求項1に記載の垂直型発光ダイオード(VLED)ダイ。
  3. 前記半導体物質がAlを含むことを特徴とする請求項1に記載の垂直型発光ダイオード(VLED)ダイ。
  4. 前記p型半導体物質がp−GaNを含み、前記n型半導体物質がn−GaNを含み、且つ、前記半導体物質がGaN及びAlを含むことを特徴とする請求項1に記載の垂直型発光ダイオード(VLED)ダイ。
  5. 前記半導体物質がGaN及びAl並びにIn、Si、C、Ge、Se、Te及びPからなる群から選択される元素を含むことを特徴とする請求項1に記載の垂直型発光ダイオード(VLED)ダイ。
  6. 前記半導体物質がAlInGaN、AlGaN、AlN及びAlInNからなる群から選択される物質を含むことを特徴とする請求項1に記載の垂直型発光ダイオード(VLED)ダイ。
  7. 前記半導体物質がAlInGaN、AlGaN、AlN及びAlInNからなる群から選択される物質、並びに、In、Si、C、Ge、Se、Te及びPからなる群から選択される元素を含むことを特徴とする請求項1に記載の垂直型発光ダイオード(VLED)ダイ。
  8. 前記n型閉じ込め構造が、複数のn型分離層によって分離された複数のエッチング停止層を備えることを特徴とする請求項1に記載の垂直型発光ダイオード(VLED)ダイ。
  9. 前記n型閉じ込め構造が少なくとも1つのバッファ層を備えることを特徴とする請求項1に記載の垂直型発光ダイオード(VLED)ダイ。
  10. 前記p型半導体物質がp−GaNを含み、前記n型半導体物質がn−GaNを含み、前記半導体物質がAlInGaN、AlGaN、AlN及びAlInNからなる群から選択される物質を含み、尚且つ、前記バッファ層がGaN又はSiNを含むことを特徴とする請求項9に記載の垂直型発光ダイオード(VLED)ダイ。
  11. 前記n型閉じ込め構造が、複数のn型分離層によって分離された複数のバッファ層及び複数のエッチング停止層を備えることを特徴とする請求項1に記載の垂直型発光ダイオード(VLED)ダイ。
  12. 少なくとも1つのp型半導体層を備えるp型閉じ込め層と、
    光を放射するように構成された多重量子井戸(MQW)を含む、前記p型閉じ込め層上の活性層と、
    前記活性層上の内方n型半導体層、前記n型半導体層のエッチング速度よりも遅いエッチング速度を有する半導体物質を含む、前記n型半導体層上のエッチング停止層、前記エッチング停止層上の中央n型半導体層、及び、前記n型半導体層上のテクスチャ表面を有する外方n型半導体層を備えるn型閉じ込め構造と、
    を備える垂直型発光ダイオード(VLED)ダイ。
  13. 前記p型半導体物質がp−GaNを含み、前記n型半導体物質がn−GaNを含み、尚且つ、前記半導体物質がAlInGaN、AlGaN、AlN及びAlInNからなる群から選択される物質を含むことを特徴とする請求項12に記載の垂直型発光ダイオード(VLED)ダイ。
  14. 前記半導体物質がSi、C、Ge、Se、Te及びPからなる群から選択される元素を組成の形で又はドーピングされた形で含むことを特徴とする請求項13に記載の垂直型発光ダイオード(VLED)ダイ。
  15. 前記n型閉じ込め構造は、GaN又はSiNを含む少なくとも1つのバッファ層をさらに備えることを特徴とする請求項12に記載の垂直型発光ダイオード(VLED)ダイ。
  16. 前記n型閉じ込め構造は、複数のn型分離層によって分離された複数のエッチング停止層を備えることを特徴とする請求項12に記載の垂直型発光ダイオード(VLED)ダイ。
  17. 前記n型閉じ込め構造は、複数のn型分離層によって分離された複数のバッファ層を備えることを特徴とする請求項12に記載の垂直型発光ダイオード(VLED)ダイ。
  18. 前記n型閉じ込め構造は、複数のn型分離層によって分離された複数のエッチング停止層及び複数のバッファ層を備えることを特徴とする請求項12に記載の垂直型発光ダイオード(VLED)ダイ。
  19. 垂直型発光ダイオード(VLED)ダイを製造する方法であって、
    キャリア基板を提供するステップと、
    少なくとも1つのn型半導体層、及び、半導体物質を含む少なくとも1つのエッチング停止層を備えるn型閉じ込め構造を前記キャリア基板に形成するステップと、
    光を放射するように構成された多重量子井戸(MQW)を含む活性層を前記n型閉じ込め構造に形成するステップと、
    少なくとも1つのp型半導体層を備えるp型閉じ込め層を前記活性層に形成するステップと、
    前記キャリア基板を除去するステップと、を含む方法。
  20. 前記エッチング停止層によって制限されるエッチングプロセスを使用して、前記n型閉じ込め層の外面をテクスチャするステップをさらに含むことを特徴とする請求項19に記載の方法。
  21. 前記p型半導体物質がp−GaNを含み、前記n型半導体物質がn−GaNを含み、尚且つ、前記半導体物質がAlInGaN、AlGaN、AlN及びAlInNからなる群から選択される物質を含むことを特徴とする請求項19に記載の方法。
  22. 前記n型閉じ込め構造に少なくとも1つのSiNバッファ層を形成するステップをさらに含むことを特徴とする請求項19に記載の方法。
  23. 複数のn型分離層によって分離された複数のエッチング停止層を前記n型閉じ込め構造に形成するステップをさらに含むことを特徴とする請求項19に記載の方法。
  24. 複数のn型分離層によって分離された複数のバッファ層を前記n型閉じ込め構造に形成するステップをさらに含むことを特徴とする請求項19に記載の方法。
  25. 複数のn型分離層によって分離された複数のエッチング停止層及び複数のバッファ層を前記n型閉じ込め構造に形成するステップをさらに含むことを特徴とする請求項19に記載の方法。
  26. 前記キャリア基板がサファイア、SiC、Si、Ge、ZnO、GaN、AlN、ZnSe及びGaAsからなる群から選択される物質を含むことを特徴とする請求項19に記載の方法。
JP2011246541A 2010-11-12 2011-11-10 エッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)及びその製造方法 Pending JP2012104832A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/944,823 US20120119184A1 (en) 2010-11-12 2010-11-12 Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication
US12/944,823 2010-11-12

Publications (1)

Publication Number Publication Date
JP2012104832A true JP2012104832A (ja) 2012-05-31

Family

ID=46046974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011246541A Pending JP2012104832A (ja) 2010-11-12 2011-11-10 エッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)及びその製造方法

Country Status (6)

Country Link
US (1) US20120119184A1 (ja)
JP (1) JP2012104832A (ja)
KR (1) KR101256755B1 (ja)
CN (1) CN102468388A (ja)
TR (1) TR201111229A2 (ja)
TW (1) TWI466322B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263255B2 (en) * 2012-03-19 2016-02-16 Seoul Viosys Co., Ltd. Method for separating epitaxial layers from growth substrates, and semiconductor device using same
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
KR102046534B1 (ko) 2013-01-25 2019-11-19 삼성전자주식회사 기판 가공 방법
US20160197235A1 (en) * 2013-09-02 2016-07-07 Lg Innotek Co., Ltd. Light-emitting element
CN105023979B (zh) * 2015-06-03 2018-08-21 华灿光电(苏州)有限公司 一种GaN基LED外延片及其制备方法
US10304729B2 (en) * 2016-11-29 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnect structures
KR102611981B1 (ko) * 2017-10-19 2023-12-11 삼성전자주식회사 발광 장치 및 그 제조 방법
CN108075019B (zh) * 2017-11-15 2019-10-08 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
KR20210041931A (ko) * 2019-10-08 2021-04-16 삼성전자주식회사 반도체 장치, 그 제조 방법 및 이를 포함하는 디스플레이 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313421A (ja) * 2000-02-21 2001-11-09 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2003332618A (ja) * 2002-05-10 2003-11-21 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2006196658A (ja) * 2005-01-13 2006-07-27 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2006324622A (ja) * 2005-04-21 2006-11-30 Sharp Corp 窒化物系半導体素子の製造方法および発光素子
JP2008065317A (ja) * 2006-08-10 2008-03-21 National Institute Of Advanced Industrial & Technology 光デバイスの製造方法
JP2008118139A (ja) * 2006-11-03 2008-05-22 Lg Electronics Inc 垂直型発光素子及びその製造方法
JP2009071279A (ja) * 2007-09-11 2009-04-02 Siltron Inc 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2009105451A (ja) * 2009-02-09 2009-05-14 Oki Data Corp 積層体及び半導体装置の製造方法
JP2009105450A (ja) * 2009-02-09 2009-05-14 Oki Data Corp 積層体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802424B2 (ja) * 2002-01-15 2006-07-26 株式会社東芝 半導体発光素子及びその製造方法
TWI271877B (en) * 2002-06-04 2007-01-21 Nitride Semiconductors Co Ltd Gallium nitride compound semiconductor device and manufacturing method
US6956246B1 (en) * 2004-06-03 2005-10-18 Lumileds Lighting U.S., Llc Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
TWI269463B (en) * 2004-10-29 2006-12-21 Epitech Technology Corp Method for manufacturing high brightness light-emitting diode
US8685764B2 (en) * 2005-01-11 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Method to make low resistance contact
EP1875523B1 (de) * 2006-02-23 2010-09-29 Azzurro Semiconductors AG Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
KR100762003B1 (ko) * 2006-09-22 2007-09-28 삼성전기주식회사 수직구조 질화물계 발광다이오드 소자의 제조방법
KR100837404B1 (ko) * 2006-10-18 2008-06-12 삼성전자주식회사 반도체 광전 소자
KR20090018451A (ko) * 2007-08-17 2009-02-20 삼성전기주식회사 수직구조 갈륨계 led 소자의 제조방법
CN101640238A (zh) * 2008-07-31 2010-02-03 泰谷光电科技股份有限公司 光电装置及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313421A (ja) * 2000-02-21 2001-11-09 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2003332618A (ja) * 2002-05-10 2003-11-21 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2006196658A (ja) * 2005-01-13 2006-07-27 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2006324622A (ja) * 2005-04-21 2006-11-30 Sharp Corp 窒化物系半導体素子の製造方法および発光素子
JP2008065317A (ja) * 2006-08-10 2008-03-21 National Institute Of Advanced Industrial & Technology 光デバイスの製造方法
JP2008118139A (ja) * 2006-11-03 2008-05-22 Lg Electronics Inc 垂直型発光素子及びその製造方法
JP2009071279A (ja) * 2007-09-11 2009-04-02 Siltron Inc 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2009105451A (ja) * 2009-02-09 2009-05-14 Oki Data Corp 積層体及び半導体装置の製造方法
JP2009105450A (ja) * 2009-02-09 2009-05-14 Oki Data Corp 積層体

Also Published As

Publication number Publication date
CN102468388A (zh) 2012-05-23
TR201111229A2 (tr) 2012-07-23
TWI466322B (zh) 2014-12-21
KR101256755B1 (ko) 2013-04-24
KR20120089783A (ko) 2012-08-13
TW201220528A (en) 2012-05-16
US20120119184A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
TWI466322B (zh) 具備帶有蝕刻停止層之n型限制結構之垂直發光二極體(vled)晶粒及其製造方法
US9099610B2 (en) Light emitting device and light emitting device package
KR101125395B1 (ko) 발광소자 및 그 제조방법
KR101039999B1 (ko) 반도체 발광소자 및 그 제조방법
KR101707118B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
JP2007067418A (ja) 二重ヘテロ構造の発光領域を有するiii族窒化物発光デバイス
KR20130050060A (ko) 발광소자
US9214606B2 (en) Method of manufacturing light-emitting diode package
KR101007133B1 (ko) 반도체 발광소자 및 그 제조방법
KR100992657B1 (ko) 반도체 발광소자 및 그 제조방법
JP2006237339A (ja) 窒化物系半導体素子の作製方法
US8101958B2 (en) Semiconductor light-emitting device
EP2187458B1 (en) Semiconductor light emitting device with shock protection
KR101064091B1 (ko) 반도체 발광소자 및 그 제조방법
KR101040012B1 (ko) 반도체 소자 제조방법
US9306120B2 (en) High efficiency light emitting diode
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR101945791B1 (ko) 반도체 발광소자의 제조방법
KR100999695B1 (ko) 반도체 발광소자 및 그 제조방법
JP2006147679A (ja) 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
US20230420610A1 (en) Semiconductor light emitting device
KR20180051848A (ko) 반도체 소자
KR20090032212A (ko) 플립칩용 질화물계 반도체 발광소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131210