TWI466322B - 具備帶有蝕刻停止層之n型限制結構之垂直發光二極體(vled)晶粒及其製造方法 - Google Patents

具備帶有蝕刻停止層之n型限制結構之垂直發光二極體(vled)晶粒及其製造方法 Download PDF

Info

Publication number
TWI466322B
TWI466322B TW100100722A TW100100722A TWI466322B TW I466322 B TWI466322 B TW I466322B TW 100100722 A TW100100722 A TW 100100722A TW 100100722 A TW100100722 A TW 100100722A TW I466322 B TWI466322 B TW I466322B
Authority
TW
Taiwan
Prior art keywords
layer
type
emitting diode
vertical light
light emitting
Prior art date
Application number
TW100100722A
Other languages
English (en)
Other versions
TW201220528A (en
Inventor
Kung Hsieh Hsu
Yao Kuo Wang
Wen Huang Liu
Chuong Anh Tran
Original Assignee
Semileds Optoelectronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semileds Optoelectronics Co filed Critical Semileds Optoelectronics Co
Publication of TW201220528A publication Critical patent/TW201220528A/zh
Application granted granted Critical
Publication of TWI466322B publication Critical patent/TWI466322B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

具備帶有蝕刻停止層之N型限制結構之垂直發光二極體(VLED)晶粒及其製造方法
概括而言,本揭露內容係關於光電構件,尤其係關於垂直發光二極體(VLED)晶粒,以及關於此垂直發光二極體(VLED)晶粒的製造方法。
一種發光二極體(LED)晶粒,稱為垂直發光二極體(VLED)晶粒,其包含形成在載體基底上的一磊晶結構,此磊晶結構係由化合物半導體材料所製造,例如GaN、AlN或InN。在製造程序之後,將此磊晶結構與載體基底分開。此磊晶結構可包含p-型限制層、n-型限制層、以及位於這些限制層之間並用以發光的活化層(多重量子井(MQW,multiple quantum well)層)。在此磊晶結構中,n-型限制層可包含多重n-型層,並且亦可包含一或多層的緩衝層,例如用以減少差排密度(dislocation density)的SiN層。
一種增加自垂直發光二極體(VLED)晶粒之光萃取(light extraction)的方法,係在於使用例如光-電化學氧化與蝕刻的製程,對n-型限制層的表面進行粗糙化(roughen)與紋理加工(texture)。舉例而言,用以粗糙化n-型限制層的製程係描述於美國專利第7,186,580 B2號、第7,473,936 B2號、第7,524,686 B2號、第7,563,625 B2號以及第7,629,195 B2號中,上述專利係讓與給位在Boise,ID以及台灣(R.O.C.)苗栗縣的SemiLEDs Corporation。
在圖11A中顯示一種習知發光二極體(LED)晶粒的磊晶結構。此磊晶結構包含:p-型限制層112;活化層(多重量子井(MQW)層)114,用以發光;以及n-型限制層116,具有使用蝕刻製程所形成的紋理表面118。在蝕刻製程期間可能會發生的一個問題為:活化層114(尤其係p-n接面)可能會受到在蝕刻製程期間所使用之化學溶液的損害。例如,在圖11A中,活化層114包含已受到蝕刻損害的區域120。這些受損區域120在處於垂直發光二極體(VLED)晶粒的逆向偏壓狀態時,會形成漏電流的路徑。如圖11B所示,吾人可使用紅外線發光顯微鏡(EMMI,emission microscopy)觀察到如亮點般之處於逆向偏壓狀態的漏電流。除了亮點以外,受損區域120亦可能產生在低偏壓電流下的低正向電壓,因為此損害會提供電流一個繞過pn接面阻障的路徑。
本揭露內容係針對一種具有n-型限制結構的垂直發光二極體(VLED)晶粒,此n-型限制結構具有用以保護活化層的蝕刻停止層。本揭露內容亦係針對一種具有n-型限制結構之垂直發光二極體(VLED)晶粒的製造方法,此n-型限制結構具有蝕刻停止層。
一種垂直發光二極體(VLED)晶粒,包含一磊晶結構,此磊晶結構包含:p-型限制層,包含至少一p-型半導體層;活化層,位於p-型限制層上且設置成用以發光的多重量子井(MQW);以及n-型限制結構,包含至少一n-型半導體層以及至少一蝕刻停止層,此蝕刻停止層包含用以保護活化層的半導體材料。n-型限制結構可包含多重n-型半導體層,例如近接於活化層的內層以及具有紋理表面的外層,而蝕刻停止層可位於這些層之間。如另一種替代方式,n-型限制結構可包含與一或多層緩衝層結合之一或多層蝕刻停止層,而由多重n-型半導體層所隔開。
一種垂直發光二極體(VLED)晶粒的製造方法,包含下列步驟:設置一載體基底;將一n-型限制結構形成在載體基底上,此n-型限制結構包含至少一半導體層以及至少一蝕刻停止層,此蝕刻停止層包含半導體材料;將一活化層形成在該n-型限制結構上;將一p-型限制層形成在該活化層上,此p-型限制層包含至少一p-型半導體層;以及移除載體基底。此方法亦可包含下列步驟:使用由蝕刻停止層所限制的蝕刻製程,對n-型限制結構的外表面進行紋理加工。
在圖式中,類似的參考符號係指類似的層或零件。參考符號中的添標A-F係指不同實施例,而參考符號中的添標1-3係指層的編號。
參考圖1,垂直發光二極體(VLED)晶粒10A包含一磊晶結構,此結構包含:p-型限制層12A;活化層14A,位於p-型限制層12A上並用以發光;以及n-型限制結構16A,位於活化層14A上。後面將進一步說明,垂直發光二極體(VLED)晶粒10A的特徵係在於低逆向偏壓漏電流以及在低偏壓電流下的高正向電壓。
n-型限制結構16A包含外n-型層18A1、緩衝層20A、中心n-型層18A2、蝕刻停止層22A以及內n-型層18A3。垂直發光二極體(VLED)晶粒10A最初係建構在以虛線所標示並在隨後移除的載體基底24A上。用於載體基底24A的合適材料可包含藍寶石、碳化矽(SiC)、矽(Si)、鍺(Ge)、氧化鋅(ZnO)、氮化鎵(GaN)、氮化鋁(AlN)、硒化鋅(ZnSe)以及砷化鎵(GaAs)。
p-型限制層12A(圖1)較佳係包含p-GaN。用於p-型限制層12A的其他合適材料可包含p-AlGaN、p-InGaN、p-AlInGaN、p-AlInN以及p-AlN。活化層14A(圖1)較佳係包含一或多個量子井,此量子井包含一或多層的InGaN/GaN、AlGaInN、AlGaN、AlInN以及AlN。n-型層(18A1、18A2、18A3)較佳係包含n-GaN。用於n-型層(18A1、18A2、18A3)的其他合適材料可包含n-AlGaN、n-InGaN、n-AlInGaN、n-AlInN以及n-AlN。緩衝層20A可用以在垂直發光二極體(VLED)晶粒10A中執行特定功能。例如,緩衝層20A可包含氮化鎵(GaN)。如另一實施例,緩衝層20A可包含氮化矽(SiN),其可用以降低活化層14A中的差排密度以及組成差異(compositional fluctuations)。
蝕刻停止層22A(圖1)包含比n-型層(18A1、18A2、18A3)之材料較不易對蝕刻製程有反應的材料。換句話說,蝕刻停止層22A的蝕刻速率係小於n-型層(18A1、18A2、18A3)的蝕刻速率。此外,蝕刻停止層22A可包含Al,但亦可包含額外的元素。例如,以包含n-GaN的n-型層(18A1、18A2、18A3)而言,蝕刻停止層22A可包含含有Al或以組成物或摻雜物形式呈現之另一元素(例如In、Si、C、Ge、Se、Te或P)之經摻雜或未經摻雜的GaN。例如,以包含AlInGaN的蝕刻停止層22A而言,典型的Al含量可從1%到100%(例如,將AlN當作100%)。用於蝕刻停止層22A的其他合適材料可包含不論以摻雜或未摻雜形式呈現的AlGaN或AlInN。在AlGaN的情況下,蝕刻停止層22A亦可包含以組成物或摻雜物形式呈現的In、Mg、Si、P、C、Se或Te。在AlN的情況下,蝕刻停止層22A亦可包含以組成物或摻雜物形式呈現的Ga、In、Mg、Si、P、C、Se或Te。蝕刻停止層22A的典型厚度可從1A到1 μm。
將在下文中說明之垂直發光二極體(VLED)晶粒10B-10F中的每一者均可由相同於垂直發光二極體(VLED)晶粒10A中所描述的材料形成。此外,將在下文中說明之垂直發光二極體(VLED)晶粒10B-10F中每一者的特徵係在於低逆向偏壓漏電流以及在低偏壓電流下的高正向電壓。
參考圖2與2A,垂直發光二極體(VLED)晶粒10B包含一磊晶結構,此結構包含:p-型限制層12B;活化層14B,位於p-型限制層12B上並用以發光;以及n-型限制結構16B,位於活化層14B上。n-型限制結構16B包含:外n-型層18B1;緩衝層20B;中心n-型層18B2;複數蝕刻停止層22B1、22B2、22B3;以及內n-型層18B3。如圖2A所示,蝕刻停止層22B1、22B2、22B3係藉由n-型分隔層26B1、26B2加以隔開。垂直發光二極體(VLED)晶粒10B最初係建構在以虛線所標示並在隨後移除的載體基底24B上。
參考圖3,垂直發光二極體(VLED)晶粒10C包含一磊晶結構,此結構包含:p-型限制層12C;活化層14C,位於p-型限制層12C上並用以發光;以及n-型限制結構16C,位於活化層14C上。n-型限制結構16C包含外n-型層18C1、蝕刻停止層22C以及內n-型層18C2。垂直發光二極體(VLED)晶粒10C最初係建構在以虛線所標示並在隨後移除的載體基底24C上。
參考圖4與4A,垂直發光二極體(VLED)晶粒10D包含一磊晶結構,此結構包含:p-型限制層12D;活化層14D,位於p-型限制層12D上並用以發光;以及n-型限制結構16D,位於活化層14D上。n-型限制結構16D包含:外n-型層18D1;複數蝕刻停止層22D1、22D2、22D3;以及內n-型層18D2。如圖4A所示,蝕刻停止層22D1、22D2、22D3係藉由n-型分隔層26D1、26D2加以隔開。垂直發光二極體(VLED)晶粒10D最初係建構在以虛線所標示並在隨後移除的載體基底24D上。
參考圖5與5A,垂直發光二極體(VLED)晶粒10E包含一磊晶結構,此結構包含:p-型限制層12E;活化層14E,位於p-型限制層12E上並用以發光;以及n-型限制結構16E,位於活化層14E上。n-型限制結構16E包含:外n-型層18E1;複數外緩衝層20E1、20E2、20E3(20E),藉由n-型分隔層26E1、26E2加以隔開;中心n-型層18E2;複數內蝕刻停止層22E1、22E2、22E3(22E),藉由n-型分隔層26E3、26E4加以隔開;以及內n-型層18E3。垂直發光二極體(VLED)晶粒10E最初係建構在以虛線所標示並在隨後移除的載體基底24E上。
參考圖6與6A,垂直發光二極體(VLED)晶粒10F包含一磊晶結構,此結構包含:p-型限制層12F;活化層14F,位於p-型限制層12F上並用以發光;以及n-型限制結構16F,位於活化層14F上。n-型限制結構16F包含:外n-型層18F1;複數緩衝層20F1、20F2、20F3(20F),藉由n-型分隔層26F1、26F2加以隔開;中心n-型層18F2;蝕刻停止層22F;以及內n-型層18F3。垂直發光二極體(VLED)晶粒10F最初係建構在以虛線所標示並在隨後移除的載體基底24F上。
參考圖7A,顯示垂直發光二極體(VLED)封裝構造30,其係使用上述垂直發光二極體(VLED)晶粒10A-10F其中任一者所建構。垂直發光二極體(VLED)封裝構造30包含:基底32;至少一垂直發光二極體(VLED)晶粒10A-10F,安裝於基底32;導線34,接合至垂直發光二極體(VLED)晶粒10A-10F以及基底32;以及透明罩36,用以作為包覆垂直發光二極體(VLED)晶粒10A-10F的透鏡。此外,垂直發光二極體(VLED)晶粒10A-10F之n-型限制結構16A-16F的表面38,可具有紋理以改善光萃取。蝕刻停止層22A-22F可使活化層14A-14F在製造期間受到保護,以使垂直發光二極體(VLED)晶粒10A-10F具有在逆向偏壓方向上的低漏電流、以及在低偏壓電流下的較高正向電壓。又,如圖7B之發光顯微鏡(EMMI)圖像所示,可實質上消除因為漏電流而產生的亮點。
垂直發光二極體(VLED)封裝構造30(圖7A)的基底32(圖7A)作用為一安裝基底,並且亦可提供用以將發光二極體(LED)封裝構造30電性連接至外界的導電體(未圖示)、電極(未圖示)以及電路(未圖示)。基底32(圖7A)可具有如圖所示的平坦形狀,或者可具有凸出形狀或下凹形狀。此外,基底32(圖7A)可包含反射層(未圖示),以改善光萃取。基底32(圖7A)可包含矽,或包含另一半導體材料,例如GaAs、SiC、GaP、GaN或AlN。或者,基底32(圖7A)可包含陶瓷材料、藍寶石、玻璃、印刷電路板(PCB,printed circuit board)材料、金屬芯印刷電路板(MCPCB,metal core printed circuit board)、FR-4印刷電路板(PCB)、金屬基質(metal matrix)複合材料、金屬導線框架(lead frame)、有機導線框架、矽基座(submount)基底、或在本技術中所使用的任何封裝基底。又,基底32(圖7A)可包含單層的金屬或金屬合金層,或包含例如Si、AlN、SiC、AlSiC、鑽石、MMC、石墨、Al、Cu、Ni、Fe、Mo、CuW、CuMo、氧化銅、藍寶石、玻璃、陶瓷、金屬或金屬合金的多重層。在任何情況下,基底32(圖7A)較佳係具有從約60℃到350℃的操作溫度範圍。
參考圖8A-8D,說明上述垂直發光二極體(VLED)晶粒10A-F之製造方法的步驟。最初,如圖8A所示,設置載體基底24A-F。載體基底24A-F可具有晶圓的形式,其係由例如藍寶石、碳化矽(SiC)、矽(Si)、鍺(Ge)、氧化鋅(ZnO)、氮化鎵(GaN)、氮化鋁(AlN)、硒化鋅(ZnSe)以及砷化鎵(GaAs)的合適材料所構成。在以下範例中,載體基底24A-F包含藍寶石。
又如圖8A所示,將多層磊晶結構40形成在載體基底24A-F上。磊晶結構40包含:p-型限制層12A-F;活化層14A-F(標示於圖8A-D中的MQW),位於p-型限制層12A-F上並用以發光;以及n型限制結構16A-F,位於活化層14A-F上。又如圖8A所示,包含n-型限制結構16A-F之分隔層(例如蝕刻停止層22A-F、緩衝層20A-F以及n-型層18A-F)的所有這些層,可使用合適的沉積製程加以製造,例如氣相磊晶(VPE,vapor phase epitaxy)、金屬有機化學氣相沉積(MOCVD,metal organic chemical vapor deposition)、分子束磊晶(MBE,molecular beam epitaxy)或液相磊晶(LPE,liquid phase epitaxy)。在例示性的實施例中,p-型限制層12A-F包含p-GaN,而n-型層18A-18F包含n-GaN。除了GaN以外,p-型限制層12A-F與n-型層18A-18F可包含各種其他化合物半導體材料,例如AlGaN、InGaN、以及AlInGaN。活化層14A-14F可由合適的材料所形成,例如夾設在具有較寬能帶隙之兩材料層(例如GaN)之間的InGaN層。
接著如圖8B所示,吾人可使用合適的製程來形成穿過磊晶結構40的溝渠42,此溝渠可如圖所示以基底24A-F為終點,或者可延伸一短距離到基底24A-F內。此外,當需要時,吾人可在形成溝渠之前,形成其他元件,例如反射層(未圖示)以及基部(bases)(未圖示)。吾人可在習知半導體製造程序中,以類似於晶粒間之街道的交叉圖案來形成溝渠42,如此可形成複數個已界定的晶粒10A-10F。用以形成溝渠42的合適製程包含透過硬遮罩的乾式蝕刻。其他合適製程包含雷射切割、鋸切割(saw cutting)、鑽石切割、溼式蝕刻、乾式蝕刻以及水噴流(water jetting)。
接著如圖8C所示,吾人可使用例如脈衝雷射照射製程、蝕刻、或化學機械平坦化(CMP,chemical mechanical planarization)的合適製程,從n-型限制結構16A-F移除載體基底24A-F。
接著如圖8D所示,吾人可使用粗糙化(或紋理加工)製程,在n-型限制結構16A-F的外表面上形成紋理表面38。一種用以粗糙化n-型限制結構16A-F之外表面的製程係結合光-電化學氧化與蝕刻。此製程係描述於美國專利第7,186,580 B2號、第7,473,936 B2號、第7,524,686 B2號、第7,563,625 B2號以及第7,629,195 B2號,其係以參照方式合併於此。在圖9A中概略地顯示紋理表面38,並且在圖9B中顯示其SEM圖像。在進行蝕刻製程期間,蝕刻停止層22A-F可提供蝕刻停止,以保護活化層14A-F。
參考圖10A與10B,顯示垂直發光二極體(VLED)晶粒10A-10F的電性特徵。如圖10A所示,具有由n-AlGaN所形成之蝕刻停止層之晶粒在-5伏特之逆向電壓下的漏電流(下方繪線),係小於標準(先前技術)垂直發光二極體(VLED)晶粒(上方繪線)。如圖10B所示,具有由n-AlGaN所形成之蝕刻停止層之晶粒在10 μA之低正向電流下的正向電壓(下方繪線),係大於標準(先前技術)垂直發光二極體(VLED)晶粒(上方繪線)。如圖10C所示,具有由n-AlGaN所形成之蝕刻停止層之晶粒在1 μA之低正向電流下的正向電壓(下方繪線),係大於標準(先前技術)垂直發光二極體(VLED)晶粒(上方繪線)。
於是,此揭露內容係描述一種具有n-型限制結構的改善垂直發光二極體(VLED)晶粒以及此垂直發光二極體(VLED)晶粒的製造方法,此n-型限制結構具有至少一蝕刻停止層。雖然以上已說明若干示範實施樣態與實施例,但熟習本項技藝者可認知其某些修改、置換、添加以及次組合。因此,此意指將以下隨附之請求項以及此後所提出之請求項理解為包含所有此種落入本發明之真實精神與範圍內的修改、置換、添加以及次組合。
10A...垂直發光二極體晶粒
10B...垂直發光二極體晶粒
10C...垂直發光二極體晶粒
10D...垂直發光二極體晶粒
10E...垂直發光二極體晶粒
10F...垂直發光二極體晶粒
12A...p-型限制層
12B...p-型限制層
12C...p-型限制層
12D...p-型限制層
12E...p-型限制層
12F...p-型限制層
14A...活化層
14B...活化層
14C...活化層
14D...活化層
14E...活化層
14F...活化層
16A...n-型限制結構
16B...n-型限制結構
16C...n-型限制結構
16D...n-型限制結構
16E...n-型限制結構
16F...n-型限制結構
18A1...外n-型層
18A2...中心n-型層
18A3...內n-型層
18B1...外n-型層
18B2...中心n-型層
18B3...內n-型層
18C1...外n-型層
18C2...內n-型層
18D1...外n-型層
18D2...內n-型層
18E1...外n-型層
18E2...中心n-型層
18E3...內n-型層
18F1...外n-型層
18F2...中心n-型層
18F3...內n-型層
20A...緩衝層
20B...緩衝層
20E...緩衝層
20E1...緩衝層
20E2...緩衝層
20E3...緩衝層
20F...緩衝層
20F1...緩衝層
20F2...緩衝層
20F3...緩衝層
22A...蝕刻停止層
22B1...蝕刻停止層
22B2...蝕刻停止層
22B3...蝕刻停止層
22C‧‧‧蝕刻停止層
22D1‧‧‧蝕刻停止層
22D2‧‧‧蝕刻停止層
22D3‧‧‧蝕刻停止層
22E‧‧‧蝕刻停止層
22E1‧‧‧蝕刻停止層
22E2‧‧‧蝕刻停止層
22E3‧‧‧蝕刻停止層
22F‧‧‧蝕刻停止層
24A‧‧‧載體基底
24B‧‧‧載體基底
24C‧‧‧載體基底
24D‧‧‧載體基底
24E‧‧‧載體基底
24F‧‧‧載體基底
26B1‧‧‧n-型分隔層
26B2‧‧‧n-型分隔層
26D1‧‧‧n-型分隔層
26D2‧‧‧n-型分隔層
26E1‧‧‧n-型分隔層
26E2‧‧‧n-型分隔層
26E3‧‧‧n-型分隔層
26E4‧‧‧n-型分隔層
26F1‧‧‧n-型分隔層
26F2‧‧‧n-型分隔層
示範實施例係顯示於圖式的參考圖中。此意指將在此所揭露的實施例與圖視為示例而非限制。
圖1係具有n-型限制結構之垂直發光二極體(VLED)晶粒的概略橫剖面圖,此n-型限制結構具有蝕刻停止層以及緩衝層;
圖2係具有n-型限制結構之垂直發光二極體(VLED)晶粒的概略橫剖面圖,此n-型限制結構具有多重蝕刻停止層以及多重緩衝層;
圖2A係圖2的放大分解部分,其顯示蝕刻停止層以及緩衝層;圖3係具有n-型限制結構之垂直發光二極體(VLED)晶粒的概略橫剖面圖,此n-型限制結構具有單一蝕刻停止層;
圖4係具有n-型限制結構之垂直發光二極體(VLED)晶粒的概略橫剖面圖,此n-型限制結構具有多重蝕刻停止層;
圖4A係圖4的放大分解部分,其顯示蝕刻停止層以及緩衝層;
圖5係具有n-型限制結構之垂直發光二極體(VLED)晶粒的概略橫剖面圖,此n-型限制結構具有多重蝕刻停止層以及多重緩衝層;
圖5A係圖5的放大分解部分,其顯示蝕刻停止層以及緩衝層;
圖6係具有n-型限制結構之垂直發光二極體(VLED)晶粒的概略橫剖面圖,此n-型限制結構具有單一蝕刻停止層以及多重緩衝層;
圖6A係圖6的放大分解部分,其顯示蝕刻停止層以及緩衝層;圖7A係以垂直發光二極體(VLED)晶粒所建構之垂直發光二極體(VLED)封裝構造的概略橫剖面圖;
圖7B係發光顯微鏡(EMMI)圖像,其顯示圖7A之垂直發光二極體(VLED)封裝構造的發光特性;
圖8A-8D係概略橫剖面圖,其顯示垂直發光二極體(VLED)晶粒之製造方法的步驟;
圖9A係放大概略橫剖面圖,其顯示在n-型限制結構之表面上進行粗糙化製程後之垂直發光二極體(VLED)晶粒的磊晶結構;
圖9B係垂直發光二極體(VLED)晶粒之n-型限制結構之紋理表面的SEM圖像;
圖10A係顯示垂直發光二極體(VLED)晶粒對習知(標準)晶粒在-5V之逆向電壓下之漏電流的圖表;
圖10B係顯示垂直發光二極體(VLED)晶粒對習知(標準)晶粒在10 μA之低正向電流下之正向電壓的圖表;
圖10C係顯示垂直發光二極體(VLED)晶粒對習知(標準)晶粒在1 μA之低正向電流下之正向電壓的圖表;
圖11A係具有磊晶結構之習知垂直發光二極體(VLED)晶粒的放大概略橫剖面圖,此磊晶結構具有擁有紋理表面的n-型限制結構;及
圖11B係習知垂直發光二極體(VLED)晶粒的發光顯微鏡(EMMI)圖像,其顯示出自處於逆向偏壓狀態之漏電流的亮點。
10E...垂直發光二極體晶粒
12E...p-型限制層
14E...活化層
16E...n-型限制結構
18E1...外n-型層
18E2...中心n-型層
18E3...內n-型層
20E...緩衝層
22E...蝕刻停止層
24E...載體基底

Claims (21)

  1. 一種垂直發光二極體(VLED,vertical light emitting diode)晶粒,包含:一p-型限制層,包含至少一p-型半導體層;一活化層,位於該p-型限制層上,並包含用以發光的一多重量子井(MQW);及一n-型限制結構,包含至少一n-型半導體層以及由複數n-型分隔層所隔開的複數蝕刻停止層,該蝕刻停止層包含用以保護該活化層的一半導體材料。
  2. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該n-型限制結構包含:一內n-型半導體層,位於該活化層上;該蝕刻停止層,位於該n-型半導體層上;以及一外n-型半導體層,位於該蝕刻停止層上並具有一紋理表面。
  3. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該半導體材料包含Al。
  4. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該p-型半導體層包含p-GaN,該n-型半導體層包含n-GaN,以及該半導體材料包含GaN與Al。
  5. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該半導體材料包含GaN與Al、以及一選自於由In、Si、C、Ge、Se、Te以及P所組成之群組的元素。
  6. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該半導體材料包含一選自於由AlInGaN、AlGaN、AlN以及AlInN所組成之群組的材料。
  7. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該半導體材料包含一選自於由AlInGaN、AlGaN、AlN以及AlInN所組成之群組的材料、以及一選自於由In、Si、C、Ge、Se、Te以及P所組成之群組的元素。
  8. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該n-型限制結構包含至少一緩衝層。
  9. 如申請專利範圍第8項所述之垂直發光二極體晶粒,其中該p-型半導體層包含p-GaN,該n-型半導體層包含n-GaN,該半導體材料包含一選自於由AlInGaN、AlGaN、AlN以及AlInN所組成之群組的材料,以及該緩衝層包含GaN或SiN。
  10. 如申請專利範圍第1項所述之垂直發光二極體晶粒,其中該n-型限制結構包含由複數n-型分隔層所隔開的複數緩衝層。
  11. 一種垂直發光二極體(VLED,vertical light emitting diode)晶粒,包含:一p-型限制層,包含至少一p-型半導體層;一活化層,位於該p-型限制層上,並包含用以發光的一多重量子井(MQW);及一n-型限制結構,包含:一內n-型半導體層,位於該活化層上;複數蝕刻停止層,位於該內n-型半導體層上並包含一半導體材料,其中該複數蝕刻停止層係由複數n-型分隔層所隔開;一中心n-型半導體層,位於該蝕刻停止層上;以及一外n-型半導體層,位於該中心n-型半導體層上並具有一紋理表面,其中該蝕刻停止層具有小於該n-型半導體層的蝕刻速率。
  12. 如申請專利範圍第11項所述之垂直發光二極體晶粒,其中該p-型半導體層包含p-GaN,該n-型半導體層包含n-GaN,以及該 半導體材料包含一選自於由AlInGaN、AlGaN、AlN以及AlInN所組成之群組的材料。
  13. 如申請專利範圍第12項所述之垂直發光二極體晶粒,其中該半導體材料包含一以組成物或摻雜物形式呈現並選自於由Si、C、Ge、Se、Te以及P所組成之群組的元素。
  14. 如申請專利範圍第11項所述之垂直發光二極體晶粒,其中該n-型限制結構更包含至少一緩衝層,該緩衝層包含GaN或SiN。
  15. 如申請專利範圍第11項所述之垂直發光二極體晶粒,其中該n-型限制結構包含由複數n-型分隔層所隔開的複數緩衝層。
  16. 一種垂直發光二極體(VLED,vertical light emitting diode)晶粒的製造方法,包含下列步驟:設置一載體基底;將一n-型限制結構形成在該載體基底上,該n-型限制結構包含至少一n-型半導體層以及複數蝕刻停止層,該複數蝕刻停止層包含一半導體材料並且由複數n-型分隔層加以隔開;將一活化層形成在該n-型限制結構上,該活化層包含用以發光的一多重量子井(MQW);將一p-型限制層形成在該活化層上,該p-型限制層包含至少一p-型半導體層;及移除該載體基底。
  17. 如申請專利範圍第16項所述之垂直發光二極體晶粒的製造方法,更包含下列步驟:使用由該蝕刻停止層所限制的一蝕刻製程,對該n-型限制結構的外表面進行紋理加工。
  18. 如申請專利範圍第16項所述之垂直發光二極體晶粒的製造方 法,其中該p-型半導體層包含p-GaN,該n-型半導體層包含n-GaN,以及該半導體材料包含一選自於由AlInGaN、AlGaN、AlN以及AlInN所組成之群組的材料。
  19. 如申請專利範圍第16項所述之垂直發光二極體晶粒的製造方法,更包含下列步驟:將至少一SiN緩衝層形成在該n-型限制結構上。
  20. 如申請專利範圍第16項所述之垂直發光二極體晶粒的製造方法,更包含下列步驟:將複數緩衝層形成在該n-型限制結構上,並且由複數n-型分隔層加以隔開。
  21. 如申請專利範圍第16項所述之垂直發光二極體晶粒的製造方法,其中該載體基底包含一選自於由藍寶石、SiC、Si、Ge、ZnO、GaN、AlN、ZnSe以及GaAs所組成之群組的材料。
TW100100722A 2010-11-12 2011-01-07 具備帶有蝕刻停止層之n型限制結構之垂直發光二極體(vled)晶粒及其製造方法 TWI466322B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/944,823 US20120119184A1 (en) 2010-11-12 2010-11-12 Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication

Publications (2)

Publication Number Publication Date
TW201220528A TW201220528A (en) 2012-05-16
TWI466322B true TWI466322B (zh) 2014-12-21

Family

ID=46046974

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100100722A TWI466322B (zh) 2010-11-12 2011-01-07 具備帶有蝕刻停止層之n型限制結構之垂直發光二極體(vled)晶粒及其製造方法

Country Status (6)

Country Link
US (1) US20120119184A1 (zh)
JP (1) JP2012104832A (zh)
KR (1) KR101256755B1 (zh)
CN (1) CN102468388A (zh)
TR (1) TR201111229A2 (zh)
TW (1) TWI466322B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141561A1 (ko) * 2012-03-19 2013-09-26 서울옵토디바이스주식회사 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
KR102046534B1 (ko) 2013-01-25 2019-11-19 삼성전자주식회사 기판 가공 방법
CN105518879B (zh) * 2013-09-02 2018-08-31 Lg伊诺特有限公司 发光元件
CN105023979B (zh) * 2015-06-03 2018-08-21 华灿光电(苏州)有限公司 一种GaN基LED外延片及其制备方法
US10304729B2 (en) * 2016-11-29 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnect structures
KR102611981B1 (ko) * 2017-10-19 2023-12-11 삼성전자주식회사 발광 장치 및 그 제조 방법
CN108075019B (zh) * 2017-11-15 2019-10-08 华灿光电(浙江)有限公司 一种发光二极管外延片及其制备方法
KR20210041931A (ko) * 2019-10-08 2021-04-16 삼성전자주식회사 반도체 장치, 그 제조 방법 및 이를 포함하는 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060240584A1 (en) * 2005-04-21 2006-10-26 Sharp Kabushiki Kaisha Method of producing nitride-based semiconductor device, and light-emitting device produced thereby
US20080135856A1 (en) * 2006-11-03 2008-06-12 Lg Electronics Inc. Light emitting device having vertical topology and method for manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313421A (ja) * 2000-02-21 2001-11-09 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP3802424B2 (ja) * 2002-01-15 2006-07-26 株式会社東芝 半導体発光素子及びその製造方法
JP3889662B2 (ja) * 2002-05-10 2007-03-07 三菱電線工業株式会社 GaN系半導体発光素子の製造方法
TWI271877B (en) * 2002-06-04 2007-01-21 Nitride Semiconductors Co Ltd Gallium nitride compound semiconductor device and manufacturing method
US6956246B1 (en) * 2004-06-03 2005-10-18 Lumileds Lighting U.S., Llc Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
TWI269463B (en) * 2004-10-29 2006-12-21 Epitech Technology Corp Method for manufacturing high brightness light-emitting diode
US8685764B2 (en) * 2005-01-11 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Method to make low resistance contact
JP2006196658A (ja) * 2005-01-13 2006-07-27 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
EP2112699B1 (de) * 2006-02-23 2020-05-06 ALLOS Semiconductors GmbH Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
JP4915945B2 (ja) * 2006-08-10 2012-04-11 独立行政法人産業技術総合研究所 光デバイスの製造方法
KR100762003B1 (ko) * 2006-09-22 2007-09-28 삼성전기주식회사 수직구조 질화물계 발광다이오드 소자의 제조방법
KR100837404B1 (ko) * 2006-10-18 2008-06-12 삼성전자주식회사 반도체 광전 소자
KR20090018451A (ko) * 2007-08-17 2009-02-20 삼성전기주식회사 수직구조 갈륨계 led 소자의 제조방법
KR100901822B1 (ko) * 2007-09-11 2009-06-09 주식회사 실트론 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
CN101640238A (zh) * 2008-07-31 2010-02-03 泰谷光电科技股份有限公司 光电装置及其制造方法
JP2009105451A (ja) * 2009-02-09 2009-05-14 Oki Data Corp 積層体及び半導体装置の製造方法
JP5394091B2 (ja) * 2009-02-09 2014-01-22 株式会社沖データ 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060240584A1 (en) * 2005-04-21 2006-10-26 Sharp Kabushiki Kaisha Method of producing nitride-based semiconductor device, and light-emitting device produced thereby
US20080135856A1 (en) * 2006-11-03 2008-06-12 Lg Electronics Inc. Light emitting device having vertical topology and method for manufacturing the same

Also Published As

Publication number Publication date
US20120119184A1 (en) 2012-05-17
JP2012104832A (ja) 2012-05-31
TR201111229A2 (tr) 2012-07-23
KR20120089783A (ko) 2012-08-13
TW201220528A (en) 2012-05-16
CN102468388A (zh) 2012-05-23
KR101256755B1 (ko) 2013-04-24

Similar Documents

Publication Publication Date Title
TWI466322B (zh) 具備帶有蝕刻停止層之n型限制結構之垂直發光二極體(vled)晶粒及其製造方法
KR101125395B1 (ko) 발광소자 및 그 제조방법
JP5450399B2 (ja) 半導体発光素子及びその製造方法
KR101707118B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
JP2007067418A (ja) 二重ヘテロ構造の発光領域を有するiii族窒化物発光デバイス
KR101007133B1 (ko) 반도체 발광소자 및 그 제조방법
KR100992657B1 (ko) 반도체 발광소자 및 그 제조방법
US8101958B2 (en) Semiconductor light-emitting device
KR101040012B1 (ko) 반도체 소자 제조방법
KR101064091B1 (ko) 반도체 발광소자 및 그 제조방법
US20090173965A1 (en) Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method
JP5221166B2 (ja) ZnO系半導体素子とその製造方法及び光半導体素子
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR101945791B1 (ko) 반도체 발광소자의 제조방법
KR100999695B1 (ko) 반도체 발광소자 및 그 제조방법
KR101259991B1 (ko) 화합물 반도체 소자 제조 방법
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
KR101364719B1 (ko) 수직형 발광 다이오드 제조방법
KR20100006224A (ko) 발광 소자 및 그 제조방법
KR102346649B1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR102328477B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
KR102356516B1 (ko) 발광소자 및 발광소자 패키지
KR101093116B1 (ko) 수직형 발광 소자 및 그 제조방법
US7956380B2 (en) Semiconductor light-emitting device