JP2009105451A - 積層体及び半導体装置の製造方法 - Google Patents
積層体及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009105451A JP2009105451A JP2009027497A JP2009027497A JP2009105451A JP 2009105451 A JP2009105451 A JP 2009105451A JP 2009027497 A JP2009027497 A JP 2009027497A JP 2009027497 A JP2009027497 A JP 2009027497A JP 2009105451 A JP2009105451 A JP 2009105451A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- substrate
- thin film
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【解決手段】基板(41)と、基板(41)の上に形成された剥離層(14)と、剥離層(14)上に形成された半導体薄膜(20)とを有する積層体を用いる。基板(41)は、半導体薄膜(20)及び剥離層(14)に比べ第1のエッチング液によりエッチングされにくいものであり、また、剥離層(14)に比べ第2のエッチング液によりエッチングされにくいものである。
【選択図】図19
Description
以下の関連技術及び実施の形態の半導体薄膜は、発光ダイオードアレイ(LEDアレイ)を構成するものであり、他の半導体基板にボンディングされて当該他の半導体基板に形成された駆動回路と接続されて、上記他の基板に形成された駆動回路と、半導体薄膜内に形成された被駆動素子としてのLEDアレイとから成る複合半導体装置を形成するために用いられるものである。
以下の関連技術及び実施の形態では、半導体薄膜が複数の層から成るが、本発明は半導体薄膜が単層で構成される場合にも適用することができる。
まず、本発明の第1の実施の形態に関連する第1〜第4の関連技術について説明する。
図1乃至図4は本発明の第1の関連技術の製造方法を説明するための概略断面図及び概略平面図である。以下、これらの図を参照しながら第1の関連技術について説明する。
これらの層は、例えば、有機金属気相成長法(MOCVD法)でエピタキシャル成長させることにより、形成することができる。
バッファー層12は、基板11と半導体薄膜20との格子定数のミスマッチを緩和するとともに、基板11と半導体薄膜20の熱膨張率の差による応力を緩和するためのものである。
さらに、下側コンタクト層15及び下側クラッド層16をp型とし、上側のクラッド層18及び上側コンタクト層をn型としても良い。この場合において、活性層を上下2つの層に分ける場合には、下側をp型とし、上側をn型とする。
また、同一組成のエピタキシャル層を形成し、該エピタキシャル層内にpn接合を形成したLEDであってもよい。例えば、エピタキシャル半導体層として、n型GaAs層を形成し、Znを拡散してもよいし、n型GaAs層/p型GaAs層を積層してもよい。
逆に言えば、ストッパ層13は、半導体薄膜20のエッチングに用いられるエッチング液により比較的エッチングされにくい材料、即ち半導体薄膜20や剥離層14に比べ、上記のエッチング液によるエッチング速度が低い材料で構成されている。
上記のようなエッチング速度の違いにより、エッチング時間などのエッチング条件を厳密に制御しなくても、ストッパ層13の上面でエッチングの進行を確実に止めることができる。
分割領域Rの寸法Ra×Rbは、約100μm×8mmである。分割領域の大きさは適宜設計により選択することができ、例えば、約5mm×5mmから10mm×15mmのようなサイズであってもよい。
このエッチングは、図2及び図3に示す構造物を、エッチング液で満たされたエッチング液槽(図示しない)内に浸漬することにより行う。
エッチング液としては、剥離層14のエッチング速度が高く、半導体薄膜20及びエッチングストッパ層13のエッチング速度が低いもの、例えば10%の弗酸(10%−HF)を用いる。
逆に言えば、エッチングストッパ層13は、剥離層14のエッチングに用いられるエッチング液により比較的エッチングされにくい材料、即ち剥離層14に比べ、上記のエッチング液によるエッチング速度が低い材料で構成されている。
図4において、符号23は、分割された半導体薄膜20が除去された跡を示し、符号22は、エッチング溝21の領域を示す。
このエッチングには、例えば塩酸(HCl)系のエッチング液を用いる。
これにより、バッファー層12を侵食することなくストッパ層13を選択的にエッチングすることができる。
上記の第1の関連技術では、(AlxGa1−x)yIn1−yPストッパ層13の上にAlAs剥離層14を形成した積層体を用いているが、図5に示すように、ストッパ層13の上の剥離層14を省略し、代わりにストッパ層13の下側に剥離層24を設けた積層体を用いても良い。言い換えると、ストッパ層13と剥離層(14、24)の積層順を入れ替えても良い。
即ち、図5に示すように、半導体基板、例えばn型GaAs基板11と、その上に形成された、例えばGaAsバッファー層12と、その上に形成された例えばAlAs剥離層24と、その上に形成された例えば(AlxGa1−x)yIn1−yPエッチングストッパ層13と、その上に形成された例えばn型GaAs下側コンタクト層15と、その上に形成された例えばn型AlsGa1−sAs下側クラッド層16と、その上に形成された例えばp型AltGa1−tAs活性層17と、その上に形成された例えばp型AluGa1−uAs上側クラッド層18と、その上に形成された例えばp型GaAs上側コンタクト層19とを有する積層体を用意することとしても良い。
第1の関連技術では、最初に図1に示す積層体を形成したが、第3の関連技術では、最初に図9に示す積層体を形成する。
この積層体は、半導体基板、例えばn型GaAs基板11と、その上に形成された、例えばGaAsバッファー層12と、その上に形成された例えばAlAs剥離層31と、その上に形成された例えば(AlxGa1−x)yIn1−yPエッチングストッパ層13と、その上に形成された例えばAlAs剥離層14と、その上に形成された例えばn型GaAs下側コンタクト層15と、その上に形成された例えばn型AlsGa1−sAs下側クラッド層16と、その上に形成された例えばp型AltGa1−tAs活性層17と、その上に形成された例えばp型AluGa1−uAs上側クラッド層18と、その上に形成された例えばp型GaAs上側コンタクト層19とを有する。
図1に対する図9の違いは、ストッパ層13と、バッファー層12の間に、第2の剥離層31が設けられていることである。なお、剥離層14を、第2の剥離層31との区別のため、第1の剥離層と呼ぶ。
第3の関連技術では、最初に図9に示す積層体を形成したが、代りに、図15に示す積層体を形成することとしても良い。
この積層体は、半導体基板、例えばn型GaAs基板11と、その上に形成された、例えばGaAsバッファー層12と、その上に形成された例えばAlAs剥離層31と、その上に形成された例えばGaAsバッファー層33と、その上に形成された例えば(AlxGa1−x)yIn1−yPエッチングストッパ層13と、その上に形成された例えばGaAsバッファー層34と、その上に形成された例えばAlAs剥離層14と、その上に形成された例えばn型GaAs下側コンタクト層15と、その上に形成された例えばn型AlsGa1−sAs下側クラッド層16と、その上に形成された例えばp型AltGa1−tAs活性層17と、その上に形成された例えばp型AluGa1−uAs上側クラッド層18と、その上に形成された例えばp型GaAs上側コンタクト層19とを有する。
エッチング溝21は、少なくともAlAs層14を露出する深さとする。ここに示す図では、例えば、ストッパ層13の表面に達する深さとする。
上記の第4の関連技術でも上記第3の関連技術と同様の効果が得られ、また同様の変形が可能である。
第1の関連技術では、最初に図1に示す積層体を形成したが、本発明の第1の実施の形態では、図19に示す積層体を形成する。
この積層体は、半導体基板、例えばシリコン(Si)基板41と、その上に形成された、例えばGaAsバッファー層12と、その上に形成された例えばAlAs剥離層14と、その上に形成された例えばn型GaAs下側コンタクト層15と、その上に形成された例えばn型AlsGa1−sAs下側クラッド層16と、その上に形成された例えばp型AltGa1−tAs活性層17と、その上に形成された例えばp型AluGa1−uAs上側クラッド層18と、その上に形成された例えばp型GaAs上側コンタクト層19とを有する。
図1に対する図19の違いは、GaAs基板11の代わりにシリコン(Si)基板41が用いられていること、ストッパ層13が設けられていないことである。
エッチング溝21はGaAsバッファー層12の途中までとする。
エッチング液としては、半導体薄膜20、AlAs層14、バッファー層12をエッチングできるもの、例えば燐酸過水(燐酸+過酸化水素水+純水)を用いる。
その結果、表面が平坦なSi基板41が得られる(図21)。
このSi基板41は平坦な表面を有するものであり、再利用することができる。
また、第4の関連技術で、第2のバッファー層33を省略してもよい。
例えば、AlAsの代りに、AlpGa1−pAs(1>p>0)を用いることができる。
なお、AlAsは、pが1≧p>0の範囲の値をとり得るとすれば、AlpGa1−pAs(1≧p>0)でp=1とした場合と考えることもできる。
ただし、選択的エッチングのため、半導体薄膜20の下側クラッド層16、活性層17、上側クラッド層18を構成するAlGaAsよりもAlの組成比を高くすることが必要である。即ち、半導体薄膜20の下側クラッド層16、活性層17、上側クラッド層18の材料をAlzGa1−zAsで表す(下側クラッド層16についてはz=s、活性層17についてはz=t、上側クラッド層18についてはz=u)とするとき、
z<p
を満たすことが必要である。
第2の剥離層の組成をAlqGa1−qAs(1>q>0)で表すとき、
z<q
を満たすことが必要である。第1の剥離層のエッチングの際に第2の剥離層の大部分のエッチングが完了するためには、少なくとも以下のような条件とすることが望ましい。すなわち、p<qであることが望ましい。
さらに、第1の剥離層14の層厚よりも第2の剥離層31の層厚が大きいことが望ましい。
さらに、第2のエッチング液(弗酸)に対して、第1の剥離層14のエッチング速度よりも第2の剥離層31のエッチング速度が高いことが望ましい。
さらに、第1の剥離層14のエッチング完了時間と第2の剥離層31のエッチング完了時間をほぼ一致させて、1回のエッチングによって、第1の剥離層と第2の剥離層のエッチングを完了させることができる。
剥離層14及び31がAlGaAsで構成されている場合、Alの組成比が大きい程、第2のエッチング液として用いられる弗酸によるエッチング速度が高くなる。そのため、第1の剥離層14のAl組成比p及び第2の剥離層31のAl組成比qが、
p<q
を満たすようにすれば、第1の剥離層14よりも第2の剥離層31のエッチング速度を高くすることができる。
L2>L1
の関係を有する。ここで第1及び第2の剥離層14及び31のエッチング速度をS1、S2とすると、第1及び第2の剥離層14及び31のエッチングに要する時間T1、T2はそれぞれ
T1=L1/S1
T2=L2/S2
となる。上記のように、L2>L1の場合にはS2>S1となるような条件、すなわち第1の剥離層14に対して、第2の剥離層31のエッチング速度が高い条件を選べば、T1とT2とがおよそ等しい結果を得ることができる。T1=T2とすることができれば、第2のエッチング液による半導体薄膜20の剥離工程において、半導体薄膜20の剥離のみならず第2の剥離層の除去をほぼ同時に完了することができる。言い換えると、第1の剥離層14のエッチング除去による半導体薄膜20の剥離と第2の剥離層31の除去を一度に行い略同時に完了することができる。
p<q
とする場合と同じように、第1の剥離層のエッチング時間T1=L1/S1と第2の剥離層のエッチング時間T2=L2/S2を略同等となるようにすることができる。この結果、第2のエッチング液による半導体薄膜20の剥離工程において、半導体薄膜20の剥離のみならず第2の剥離層の除去を略同時に完了することが可能となる。言い換えると、第1の剥離層14のエッチング除去による半導体薄膜20の剥離と第2の剥離層31の除去を一度に行い、略同時に完了することができる。
また、上記のように、第1の剥離層14の厚さよりも第2の剥離層31を厚くする代わりに、第1の剥離層14の厚さと第2の剥離層31の厚さがが互いに等しくないようにしてもよい。例えば、第1の剥離層14の厚さを第2の剥離層31の厚さよりも厚くしても良い。このような場合(p>qや、第1の剥離層14の厚さ>第2の剥離層31の厚さ、とした場合)には、第1の剥離層14のエッチングの際に第2の剥離層31のエッチングはほとんど進行せず、エッチングストッパ層13を全面エッチング(ウエハ全体にわたり全面露出したエッチングストッパ層13を全面同時にエッチング)した後、第2の剥離層31を全面エッチング(ウエハ全面にわたり全面露出した第2の剥離層31を全面同時にエッチング)することができる。
そして、第1の関連技術(図1乃至図4)に関して述べたように、第2乃至第4の関連技術(図5乃至図18)においても、基板11がGaAsである場合には、GaAsとの格子整合の観点からは、0.48≦y≦0.52であるのが望ましい。より具体的には、例えばx=0、0.48≦y≦0.52である、GayIn1−yP(0.48≦y≦0.52)であるのが望ましい。
しかし、エッチングストッパ層13の材料は、半導体薄膜20を構成する層と選択的なエッチングが可能なものであれば、他の材料であっても良い。例えば、InP、InGaAs、InAlAs、InGaAsPなどを用い得る。
Claims (8)
- 基板と、
前記基板の上に形成された剥離層と、
前記剥離層上に形成された半導体薄膜と
を有し、
前記基板が前記半導体薄膜及び前記剥離層に比べ第1のエッチング液によりエッチングされにくいものであり、
前記基板が前記剥離層に比べ前記第2のエッチング液によりエッチングされにくいものである
ことを特徴とする積層体。 - 前記基板がSi基板であり、前記半導体薄膜がGaAs系の半導体薄膜であることを特徴とする請求項1に記載の積層体。
- 前記半導体薄膜の各層の材料が、AlzGa1−zAs(z≧0)で表されるものであることを特徴とする請求項2に記載の積層体。
- 前記剥離層の材料が、AlpGa1−pAs(1≧p>0)で表されるものであることを特徴とする請求項2に記載の積層体。
- 前記半導体薄膜の各層のAl組成比zと第2のエピタキシャル層のAl組成比pについて、z<pであることを特徴とする請求項4に記載の積層体。
- 前記剥離層の材料がAlAsで表されるものであることを特徴とする請求項4に記載の積層体。
- 前記第1の基板と前記剥離層が接していることを特徴とする請求項2に記載の積層体。
- 請求項1乃至7のいずれかに記載の積層体を用意する工程と、
前記半導体薄膜に半導体素子を形成する工程と、
前記第1のエッチング液を用いて前記半導体薄膜に溝を形成する工程と、
前記第2のエッチング液を用いて前記剥離層を除去することにより前記半導体薄膜を前記基板から分離する工程と、
を有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027497A JP2009105451A (ja) | 2009-02-09 | 2009-02-09 | 積層体及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027497A JP2009105451A (ja) | 2009-02-09 | 2009-02-09 | 積層体及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003180676A Division JP4315744B2 (ja) | 2003-06-25 | 2003-06-25 | 積層体及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009105451A true JP2009105451A (ja) | 2009-05-14 |
Family
ID=40706772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009027497A Pending JP2009105451A (ja) | 2009-02-09 | 2009-02-09 | 積層体及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009105451A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104832A (ja) * | 2010-11-12 | 2012-05-31 | Semileds Optoelectronics Co Ltd | エッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)及びその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04320070A (ja) * | 1991-04-18 | 1992-11-10 | Matsushita Electric Ind Co Ltd | 発光素子 |
JPH10150211A (ja) * | 1996-11-19 | 1998-06-02 | Sony Corp | 薄膜単結晶半導体太陽電池およびその製造方法 |
JP2000036609A (ja) * | 1998-05-15 | 2000-02-02 | Canon Inc | 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法 |
JP2002015965A (ja) * | 2000-06-27 | 2002-01-18 | Kyocera Corp | 半導体基板の製造方法および半導体基板 |
JP2002289912A (ja) * | 2001-03-26 | 2002-10-04 | Canon Inc | 面型発光素子、面型発光素子アレー、およびその製造方法 |
JP2002368266A (ja) * | 2001-06-12 | 2002-12-20 | Sony Corp | 半導体素子及び半導体素子の製造方法 |
JP2004207388A (ja) * | 2002-12-24 | 2004-07-22 | Toshiba Corp | 光素子アレイの製造方法 |
-
2009
- 2009-02-09 JP JP2009027497A patent/JP2009105451A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04320070A (ja) * | 1991-04-18 | 1992-11-10 | Matsushita Electric Ind Co Ltd | 発光素子 |
JPH10150211A (ja) * | 1996-11-19 | 1998-06-02 | Sony Corp | 薄膜単結晶半導体太陽電池およびその製造方法 |
JP2000036609A (ja) * | 1998-05-15 | 2000-02-02 | Canon Inc | 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法 |
JP2002015965A (ja) * | 2000-06-27 | 2002-01-18 | Kyocera Corp | 半導体基板の製造方法および半導体基板 |
JP2002289912A (ja) * | 2001-03-26 | 2002-10-04 | Canon Inc | 面型発光素子、面型発光素子アレー、およびその製造方法 |
JP2002368266A (ja) * | 2001-06-12 | 2002-12-20 | Sony Corp | 半導体素子及び半導体素子の製造方法 |
JP2004207388A (ja) * | 2002-12-24 | 2004-07-22 | Toshiba Corp | 光素子アレイの製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104832A (ja) * | 2010-11-12 | 2012-05-31 | Semileds Optoelectronics Co Ltd | エッチング停止層を有するn型閉じ込め構造を備える垂直型発光ダイオード(VLED)及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2006276661B2 (en) | Method for manufacturing photoelectric conversion element and the photoelectric conversion element | |
JP5313651B2 (ja) | 半導体素子の製造方法 | |
US9502603B2 (en) | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same | |
JP5394091B2 (ja) | 半導体装置の製造方法 | |
US9000464B2 (en) | Semiconductor structure for substrate separation and method for manufacturing the same | |
US9184338B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6207616B2 (ja) | オプトエレクトロニクス素子の製造方法 | |
JP4315744B2 (ja) | 積層体及び半導体装置の製造方法 | |
JP2010093186A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
JP2007095845A (ja) | 半導体複合基板とそれを用いた半導体装置の製造方法 | |
JP4136795B2 (ja) | 半導体装置の製造方法 | |
JP2002015965A (ja) | 半導体基板の製造方法および半導体基板 | |
JP2009105451A (ja) | 積層体及び半導体装置の製造方法 | |
JP7221302B2 (ja) | 半導体素子の製造方法、半導体素子および半導体デバイス | |
TWI480928B (zh) | The manufacturing method of the semiconductor element and the epitaxial substrate used in the manufacturing method and the semi-finished product of the semiconductor device | |
CN116325183A (zh) | 微型led结构的制作方法 | |
CN110534625B (zh) | 发光组件以及发光组件的制造方法 | |
JP4565320B2 (ja) | 発光素子の製造方法 | |
KR100586609B1 (ko) | 질화갈륨계 발광 소자의 제조 방법 | |
KR101169540B1 (ko) | 기판과 분할기구, 성장박막 및 성장, 분리, 가열방법, 에피웨이퍼, 발광다이오드 | |
KR101018244B1 (ko) | 질화물계 반도체 발광소자의 제조방법 | |
JP5291499B2 (ja) | 半導体複合装置の製造方法 | |
JP2024025217A (ja) | マイクロled用接合型ウェーハの製造方法 | |
TW202414515A (zh) | 微型led用接合型晶圓的製造方法 | |
CN113964252A (zh) | 半导体结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130122 |