JP4315744B2 - 積層体及び半導体装置の製造方法 - Google Patents
積層体及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4315744B2 JP4315744B2 JP2003180676A JP2003180676A JP4315744B2 JP 4315744 B2 JP4315744 B2 JP 4315744B2 JP 2003180676 A JP2003180676 A JP 2003180676A JP 2003180676 A JP2003180676 A JP 2003180676A JP 4315744 B2 JP4315744 B2 JP 4315744B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- thin film
- release layer
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に基板の上に半導体薄膜を形成した後分離して半導体装置を製造し、基板の再利用を可能にする半導体装置の製造方法に関する。本発明はまた、上記のような製造方法で用いられる積層体に関する。本発明は例えば半導体薄膜により発光素子の列を形成する場合に用いられる。
【０００２】
【従来の技術】
発光素子を安価に形成する方法として、サファイア基板上に中間層を形成し、その上に化合物半導体層を形成し、そこに発光部を形成する方法がある（特許文献１）。
【０００３】
【特許文献１】
特開平７−２０２２６５号公報
【０００４】
また、化合物半導体としてＧａＡｓ系の半導体を用いる場合には、図２２乃至図２３に示すように行うことが知られている。
【０００５】
この方法においては、まず図２２に示したように、ＧａＡｓ基板５１の上に厚さ約５μｍのＡｌ０．７Ｇａ０．３Ａｓ層５２を形成し、その上に厚さ約３０μｍのＧａＡｓ薄膜５３を形成する。
【０００６】
その後、図２３に示すように、弗酸（ＨＦ）に浸すことによって、選択的にＡｌ０．７Ｇａ０．３Ａｓ層５２をエッチング除去し、ＧａＡｓ薄膜５３をＧａＡｓ基板５１から分離することができるものである。
【０００７】
【発明が解決しようとする課題】
上で述べた方法によって半導体薄膜を剥離する場合、例えば、半導体薄膜を剥離して残った半導体基板を、半導体薄膜を得るための基板として再利用できれば、材料の利用効率を向上させることができると考えられる。
【０００８】
しかし、上記した剥離方法を用いて、大きな口径の基板から多数の半導体薄膜を得る方法としては、例えば図２４に示すように、エッチング溝５５の形成により多数の薄膜領域５６に分割し、この溝５５によって、剥離のための選択エッチング層（例えば上記のＡｌ０．７Ｇａ０．３Ａｓ層）５２を露出させ、選択エッチング層５２をエッチング除去して多数の半導体薄膜を得る方法が考えられる。しかし、ＧａＡｓ薄膜５３をエッチングするエッチャントにはＡｌＧａＡｓ層５２もエッチングされる。例えば、一般的によく知られている、ＧａＡｓ薄膜５３をエッチングする燐酸過水（燐酸＋過酸化水素水＋水）や硫酸過水（硫酸＋過酸化水素水＋水）は、ＧａＡｓ薄膜５３だけでなく、ＡｌＧａＡｓ層５２もエッチングする。したがって、上記の分割のための溝５５を形成する場合、エッチングがＡｌＧａＡｓ層５２を貫通してＧａＡｓ基板５１まで及ぶことがあるという問題がある。エッチングが基板５１にまで及ぶと、基板５１の再利用に先立ち、表面を平坦化するための処理が必要となり、効率的ではない。
【０００９】
本発明は、上で述べた課題を解決し、効率的に基板の再利用ができる半導体装置の製造方法、及びそのような製造方法に用いられる積層体を提供することを目的とする。
【００１０】
本発明は、ＧａＡｓからなる基板と、前記基板の上に形成され、Ａｌ ｑ Ｇａ １−ｑ Ａｓ（１≧ｑ≧０）で表される組成を有する第２の剥離層と、前記第２の剥離層の上に形成され、（Ａｌ ｘ Ｇａ １−ｘ ） ｙ Ｉｎ １−ｙ Ｐ層（１≧ｘ≧０、１≧ｙ≧０）で表される組成を有するエッチングストッパ層と、前記エッチングストッパ層の上に形成され、Ａｌ ｐ Ｇａ １−ｐ Ａｓ（１≧ｐ≧０）で表される組成を有する第１の剥離層と、前記第１の剥離層上に形成された半導体薄膜とを有し、前記半導体薄膜の各層が、Ａｌ ｚ Ｇａ １−ｚ Ａｓ（１≧ｚ≧０）で表される組成を有し、前記半導体薄膜の各層のＡｌ組成比ｚ、第１の剥離層のＡｌ組成比ｐ、第２の剥離層のＡｌ組成比ｑについて、ｚ＜ｐ、ｚ＜ｑであることを特徴とする積層体を提供する。
【００１１】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を説明する。各図は実施の形態の特徴を模式的に示したもので、寸法関係や位置関係の詳細などを限定するものではない。
以下の実施の形態の半導体薄膜は、発光ダイオードアレイ（ＬＥＤアレイ）を構成するものであり、他の半導体基板にボンディングされて当該他の半導体基板に形成された駆動回路と接続されて、上記他の基板に形成された駆動回路と、半導体薄膜内に形成された被駆動素子としてのＬＥＤアレイとから成る複合半導体装置を形成するために用いられるものである。
以下の実施の形態では、半導体薄膜が複数の層から成るが、本発明は半導体薄膜が単層で構成される場合にも適用することができる。
【００１２】
第１の実施の形態
図１乃至図４は本発明の第１の実施の形態の製造方法を説明するための概略断面図及び概略平面図である。以下、これらの図を参照しながら第１の実施の形態について説明する。
【００１３】
最初に、図１に示すように、半導体基板、例えばｎ型ＧａＡｓ基板１１と、その上に形成された、例えばＧａＡｓバッファー層１２と、その上に形成された例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３と、その上に形成された例えばＡｌＡｓ剥離層１４と、その上に形成された例えばｎ型ＧａＡｓ下側コンタクト層１５と、その上に形成された例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６と、その上に形成された例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７と、その上に形成された例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８と、その上に形成された例えばｐ型ＧａＡｓ上側コンタクト層１９とを有する積層体を用意する。
【００１４】
そのような積層体は、以下のようにして形成することができる。即ち、半導体基板、例えばｎ型ＧａＡｓ基板１１上に、例えばＧａＡｓバッファー層１２、例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３、例えばＡｌＡｓ剥離層１４、例えばｎ型ＧａＡｓ下側コンタクト層１５、例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６、例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７、例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８、例えばｐ型ＧａＡｓ上側コンタクト層１９を順に形成する。
これらの層は、例えば、有機金属気相成長法（ＭＯＣＶＤ法）でエピタキシャル成長させることにより、形成することができる。
【００１５】
ここで、下側コンタクト層１５、下側クラッド層１６、活性層１７、上側クラッド層１８、上側コンタクト層１９は、後に基板１１から剥離により分離されて、他の半導体基板にボンディングされる半導体薄膜２０を構成する。図示の例の半導体薄膜２０はＬＥＤアレイとして用いられるものであり、下側コンタクト層１５及び上側コンタクト１９は、半導体薄膜２０を剥離した後に、ＬＥＤにおける電極コンタクト層としての役割を担う。
【００１６】
一方、剥離層１４は、基板１１から半導体薄膜２０を剥離により分離するために、選択的にエッチングされて溶解乃至分解されるものである。また、エッチングストッパ層１３は、後述のように、半導体薄膜２０を分割する溝を形成するためのエッチングに際し、エッチングを停止させるものである。
バッファー層１２は、基板１１と半導体薄膜２０との格子定数のミスマッチを緩和するとともに、基板１１と半導体薄膜２０の熱膨張率の差による応力を緩和するためのものである。
【００１７】
なお、活性層を上下2つの層に分け、下側の活性層をｎ型とし、上側の活性層をｐ型とすることとしても良い。
さらに、下側コンタクト層１５及び下側クラッド層１６をｐ型とし、上側のクラッド層１８及び上側コンタクト層をｎ型としても良い。この場合において、活性層を上下２つの層に分ける場合には、下側をｐ型とし、上側をｎ型とする。
【００１８】
なおまた、上記のようなヘテロ接合型のＬＥＤとする代わりに、ホモ接合型のＬＥＤを構成することもできる。この場合、各層をエピタキシャル成長させた後、最上層の表面から固相拡散法により不純物拡散を行って活性層内にｐｎ接合を形成する。
また、同一組成のエピタキシャル層を形成し、該エピタキシャル層内にｐｎ接合を形成したＬＥＤであってもよい。例えば、エピタキシャル半導体層として、ｎ型ＧａＡｓ層を形成し、Ｚｎを拡散してもよいし、ｎ型ＧａＡｓ層／ｐ型ＧａＡｓ層を積層してもよい。
【００１９】
図１に示す積層体乃至は積層構造物を形成した後、素子分離（例えば発光領域以外の部分の活性層までをエッチング除去する）或いは上記の拡散領域の形成などを行うことにより、半導体素子を形成する。半導体薄膜２０は、以下に詳述するように、溝２１の形成により複数の半導体薄膜片に分割されるものであり、半導体素子は、各半導体薄膜片形成予定領域内に形成される。本実施の形態では、各半導体薄膜がＬＥＤアレイを構成する場合を想定しており、各半導体薄膜片内に複数のＬＥＤ素子から成るＬＥＤアレイが形成される。
【００２０】
なお、本実施の形態の説明では、後述するように、各半導体薄膜片形成予定領域内に半導体素子、例えばＬＥＤアレイを形成した後、各半導体薄膜片への分離および第１の基板からの該半導体薄膜片の剥離を行う製造工程について説明しているが、次のようにしてもよい。すなわち、溝２１によって半導体薄膜片に分割した後に第１の基板から該半導体薄膜片を剥離し、第２の基板上にボンディングした後に、半導体薄膜内に半導体素子を形成（例えば、発光領域以外の部分の少なくとも活性層までをエッチング除去し、必要な層間絶縁膜形成・加工、電極形成、配線形成などを行う）することもできる。
【００２１】
上記のように半導体素子を形成した後、図２及び図３に示すように、エッチングを行って溝２１を形成する。このエッチングは、溝２１により半導体薄膜２０を複数の半導体薄膜片に分割するために行なうものであり、それぞれの半導体薄膜片が占める領域が符号Ｒで示してある。図２では、複数の半導体薄膜片や領域Ｒのうち２つのみが示され、図３では６つのみが示されている。なお、本明細書では、混同が生じないと思われる限り、分割により得られる半導体薄膜片も半導体薄膜と呼んでいる。
【００２２】
エッチングを行うには、まず上側コンタクト層１９の上に図示しないフォトマスクを使って、フォトレジストなどの感光性材料を使ってエッチングマスクパターンを形成し、このマスクパターンを通してエッチング液に浸す。
【００２３】
エッチング液としては、半導体薄膜２０を構成する各層のエッチング速度が高く、半導体薄膜２０と基板１１の間に位置するストッパ層１３のエッチング速度が低いもの、例えば硫酸過水（硫酸／過酸化水素水／純水＝１６／１／１）、燐酸過水（燐酸／過酸化水素水／水＝１２／８／８０）、又はクエン酸過水を用いる。
逆に言えば、ストッパ層１３は、半導体薄膜２０のエッチングに用いられるエッチング液により比較的エッチングされにくい材料、即ち半導体薄膜２０や剥離層１４に比べ、上記のエッチング液によるエッチング速度が低い材料で構成されている。
【００２４】
このエッチングは、図２に示すように、エッチングストッパ層１３の上面まで進行したときに終了させる。即ち、図２に示す状態では、エッチング溝２１が剥離層１４を貫通して剥離層１４をその厚さ方向において完全に露出させる一方、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３で止まっている。
上記のようなエッチング速度の違いにより、エッチング時間などのエッチング条件を厳密に制御しなくても、ストッパ層１３の上面でエッチングの進行を確実に止めることができる。
【００２５】
エッチング溝２１の幅Ｇｗは、例えば約５０μｍ乃至１００μｍである。エッチング液の浸透を良好にするには、溝の幅が広い方が良いが、基板１１や半導体薄膜２０の材料の有効活用の観点からは溝の幅が小さい方が良い。
分割領域Ｒの寸法Ｒａ×Ｒｂは、約１００μｍ×８ｍｍである。分割領域の大きさは適宜設計により選択することができ、例えば、約５ｍｍ×５ｍｍから１０ｍｍ×１５ｍｍのようなサイズであってもよい。
【００２６】
次にエッチングにより剥離層１４を除去することにより、基板１１から半導体薄膜２０を剥離する。
このエッチングは、図２及び図３に示す構造物を、エッチング液で満たされたエッチング液槽（図示しない）内に浸漬することにより行う。
エッチング液としては、剥離層１４のエッチング速度が高く、半導体薄膜２０及びエッチングストッパ層１３のエッチング速度が低いもの、例えば１０％の弗酸（１０％−ＨＦ）を用いる。
逆に言えば、エッチングストッパ層１３は、剥離層１４のエッチングに用いられるエッチング液により比較的エッチングされにくい材料、即ち剥離層１４に比べ、上記のエッチング液によるエッチング速度が低い材料で構成されている。
【００２７】
エッチングにより基板１１から剥離された薄膜２０は、例えば図示しない別の半導体基板（例えばＳｉ基板）にボンディングされて、複合半導体装置となる。
【００２８】
上記のようなエッチングを行って、薄膜２０を除去すると、図４に示すように、ストッパ層１３と、バッファー層１２と、基板１１が残る。
図４において、符号２３は、分割された半導体薄膜２０が除去された跡を示し、符号２２は、エッチング溝２１の領域を示す。
【００２９】
図４に示す構造物に対し、次に、ストッパ層１３をエッチングにより選択的に除去して、バッファー層１２の表面を露出させる。
このエッチングには、例えば塩酸（ＨＣｌ）系のエッチング液を用いる。
これにより、バッファー層１２を侵食することなくストッパ層１３を選択的にエッチングすることができる。
【００３０】
このようにして、バッファー層１２のみが残った基板１１（即ち基板１１とバッファー層１２との組み合わせ）は、再利用される。即ち、このバッファー層１２の上に、図１で示したのと同様に、層１３乃至１９を順次形成し、その後図２乃至図４を参照して説明したのと同様の処理を繰り返すことにより、再び半導体薄膜２０を得ることができる。
【００３１】
以下、半導体薄膜２０の各層、エッチングストッパ層１３、剥離層１４の構成及びその特性、特にそのエッチング特性、格子整合性などについてさらに詳しく説明する。
【００３２】
半導体薄膜２０を構成する、ＧａＡｓ下側コンタクト層１５、ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６、ＡｌｔＧａ１−ｔＡｓ活性層１７、ＡｌｕＧａ１−ｕＡｓクラッド層１８、ＧａＡｓ上側コンタクト層１９は例えば以下のような特徴を持つ。即ち、ＧａＡｓ下側コンタクト層１５がｎ型、ＡｌＳＧａ１−ｓＡｓ下側クラッド層１６がｎ型、ＡｌｔＧａ１−ｔＡｓ活性層１７がｐ型、ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８がｐ型、ＧａＡｓ上側コンタクト層１９がｐ型であり、ＡｌＳＧａ１−ｓＡｓ下側クラッド層１６、ＡｌｔＧａ１−ｔＡｓ活性層１７、ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８のＡｌ組成比の関係が、ｓ＞ｔ、ｕ＞ｔと定められており、いわゆるダブルヘテロ構造を形成しており、これにより、発光効率を高くしている。発光効率が高くなるのは、半導体薄膜２０を剥離した後にＧａＡｓ下側コンタクト層１５とＧａＡｓ上側コンタクト層１９の間に電流が流されたとき、ｐｎ接合を介して注入されたキャリアが、ヘテロエピタキシャル界面のエネルギー障壁で閉じ込められ、この結果、キャリア再結合確率が高くなるためである。
【００３３】
（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３は、半導体薄膜２０にエッチング溝２１を形成する際にエッチング溝２１がＧａＡｓ基板１１へ到達するのを防ぐものである。ストッパ層１３を構成する（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰと、半導体薄膜２０の各層を構成するＧａＡｓ及びＡｌＧａＡｓとは、ＧａＡｓ及びＡｌＧａＡｓをエッチングすることができるエッチャント、例えば、硫酸過水、燐酸過水、クエン酸過水におけるエッチング速度に大きな差異があることが知られている。したがって、半導体薄膜２０にエッチング溝２１を設ける際、そのエッチング構２１はＧａＡｓ基板１１に到達することはない。言い換えると、半導体薄膜２０にエッチング溝２１を設ける際に、ＧａＡｓ基板１１へエッチング溝２１が到達することを防ぐために、エッチング条件を厳密に制御する必要がない。エッチング条件を厳密に制御する必要がないため、確実にＡｌＡｓ剥離層１４を露出するように長めのエッチング時間を設定することができる。
【００３４】
半導体エピタキシャル層を形成する場合、エピタキシャル層への欠陥発生を防止するためには、結晶の格子定数が整合するように材料を選択することが望ましい。例えば、ＧａＡｓ基板１１の上に、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３を設け、さらにその上に半導体素子を形成するための半導体薄膜２０を設ける場合、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３の格子定数は基板１１を構成するＧａＡｓの格子定数と等しいことが望ましい。（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰは、０．４８≦y≦０．５２とすることにより、格子定数がＧａＡｓの格子定数と等しくなることが知られている。（理想状態では、ｙ＝０．５の場合にＧａＡｓと格子整合するが、分子線エピタキシー法（ＭＢＥ法）、有機金属気相成長法、液層成長法などの半導体エピタキシャル成長層の作製方法やそれらの方法によるエピタキシャル層成長条件により、格子整合する組成比ｙ（実際に分析・測定で得られるｙの値）に若干の幅が生じる。）
【００３５】
より具体的には、例えば、ｘ＝０、０．４８≦y≦０．５２、即ち、ＧａｙＩｎ１−ｙＰ（０．４８≦y≦０．５２）とすることができる。従って、エピタキシャル層の欠陥発生の防止の観点からは、上記のように、エッチングストッパ層１０３の組成を、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰにおいて、例えば、ｘ＝０、０．４８≦y≦０．５２とし、ＧａｙＩｎ１−ｙＰ（０．４８≦y≦０．５２）とすることが望ましい。
【００３６】
上記のように、基板上のすべてのエッチング溝２１が（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３表面で止まっている場合、エッチング溝２１の深さが均一であり、ＡｌＡｓ剥離層１４の露出の程度も基板上の全領域で均一であるため、続いて行われる、半導体薄膜２０の剥離のためのＡｌＡｓ剥離層１４のエッチングが、基板全域で均一に進行し、面積が大きな基板であっても良好な半導体薄膜２０の剥離を行うことができる。
【００３７】
図４に示すように半導体薄膜２０の剥離後に残留している（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３は、例えば塩酸系のエッチング液によって、ＧａＡｓバッファー層１２をエッチングすることなく選択的にエッチング除去することができる。選択的に（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３をエッチング除去できるので、面積が大きい基板であっても基板表面全体にわたり、均一な状態のＧａＡｓバッファー層１２の表面を露出させることができる。
【００３８】
したがって、再びＧａＡｓバッファー層上に、例えばＭＯＣＶＤ法により良好な半導体エピタキシャル層を形成することができる。
【００３９】
以上詳細に説明したように、上記の第１の実施の形態では、半導体薄膜２０をＧａＡｓ基板１１から剥離するためのＡｌＡｓ層剥離１４とＧａＡｓ基板１１の間に、半導体薄膜２０を構成する各層をエッチングするエッチング液に対して非エッチング性を有する（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３を設けた積層体を形成し、これを用いて半導体装置を形成することとしたので、以下の効果が得られる。
【００４０】
まず、基板１１上に、半導体薄膜２０を複数の領域に分割するためのエッチング溝２１を設けても、エッチング溝２１がＧａＡｓ基板１１に到達するのを防止することができ、ＧａＡｓ基板１１を効率的に再利用することができる。
【００４１】
また、厳密なエッチング条件の制御によることなく、エッチング溝２１による剥離層１４の露出状態を基板全面で均一にすることができ、面積が大きな基板であっても基板全面で良好な半導体薄膜の剥離を行なうことができる。
【００４２】
第２の実施の形態
上記の第１の実施の形態では、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３の上にＡｌＡｓ剥離層１４を形成した積層体を用いているが、図５に示すように、ストッパ層１３の上の剥離層１４を省略し、代わりにストッパ層１３の下側に剥離層２４を設けた積層体を用いても良い。言い換えると、ストッパ層１３と剥離層（１４、２４）の積層順を入れ替えても良い。
即ち、図５に示すように、半導体基板、例えばｎ型ＧａＡｓ基板１１と、その上に形成された、例えばＧａＡｓバッファー層１２と、その上に形成された例えばＡｌＡｓ剥離層２４と、その上に形成された例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３と、その上に形成された例えばｎ型ＧａＡｓ下側コンタクト層１５と、その上に形成された例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６と、その上に形成された例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７と、その上に形成された例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８と、その上に形成された例えばｐ型ＧａＡｓ上側コンタクト層１９とを有する積層体を用意することとしても良い。
【００４３】
上記のようにストッパ層１３と剥離層（１４、２４）の入れ替えを行った場合、図６に示すように、エッチング溝２１に形成に当たり、エッチングがストッパ層１３の上面まで進行したときにエッチングを終了させる。従って、溝２１は剥離層２４を貫通せず、剥離層２４は基板１１の周縁部以外では露出されていない。
【００４４】
第１の実施の形態について述べたのと同じく、溝２１を形成するためのエッチング液として、半導体薄膜２０を構成する各層のエッチング速度が高く、ストッパ層１３のエッチング速度が低いものを用いることにより、エッチング時間などのエッチング条件を厳密に制御しなくても、エッチングをストッパ層１３の表面で停止させることができる。
【００４５】
溝２１の形成の次に、ＡｌＡｓ剥離層２４をエッチングすることにより、図７に示したように、半導体薄膜２０およびストッパ層１３を剥離する。このエッチングに際しては、エッチング液は、基板１１の周縁から中央部に向け、剥離層２４に沿って浸透する。この剥離を行うと、図７に示した通り、バッファー層１２とＧａＡｓ基板１１が残留する。
【００４６】
ＡｌＡｓ剥離層２４のエッチングの工程ではＡｌＡｓのエッチング速度が高く、基板１１やバッファー層１２を構成するＧａＡｓのエッチング速度が低いもの（例えばエッチング速度比が約１０７倍）エッチング液（例えば弗酸）を用いるので、ＧａＡｓ基板１１上のＧａＡｓバッファー層１２の表面はほとんどエッチングの影響を受けず、再利用が容易である。即ち、ＧａＡｓ基板１１や、その上のＧａＡｓバッファー層１２の表面は、直ちに再度エピタキシャル成長させるのに支障がない程度に十分平坦で良好な状態を有する。
【００４７】
基板１１から分離された半導体薄膜２０とストッパ層１３の組合せは、例えば塩酸系のエッチング液に浸漬することにより、選択的にストッパ層１３の全体を溶解させ、これにより、エッチング溝２１で分割されている各半導体薄膜２０を互いに分離し、図８に示したように、独立した半導体薄膜を得ることができる。
【００４８】
なお，第１の実施の形態及び第２の実施の形態では、ＧａＡｓ基板１１上にＧａＡｓバッファー層１２を設けた。バッファー層１２はその上に形成されるエピタキシャル層を良好なものとするために設けられるが、バッファー層１２を省略し、基板１１の上に直接（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３又は剥離層１４を形成しても良い。
【００４９】
また、上記の第１及び第２の実施の形態では、バッファー層１２が残った基板１１を再利用しているが、バッファー層１２を例えば、ケミカル・メカニカル・ポリッシュなどの方法により除去して、基板１１のみを再利用することとしても良い。この場合、基板１１上に改めてバッファー層１２を形成し、その上に層１３乃至１９を形成する。
【００５０】
さらに、基板１１は、ＧａＡｓ基板に限定されず、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３と選択的なエッチングが可能なものであれば、他の材料の基板であっても良い。
【００５１】
第１の実施の形態では、エッチングストッパ層１３について、エピタキシャル成長において格子整合が取れるような材料を用いているが、基板材料の選択によって、半導体薄膜２０とは格子整合するが、基板１１とは格子整合しないような組成を有する（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３を用いてもよい。また、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３の上にバッファー層を設け半導体薄膜２０との格子定数のミスマッチを緩和するようにすることできる。
【００５２】
第３の実施の形態
第１の実施の形態では、最初に図１に示す積層体を形成したが、第３の実施の形態では、最初に図９に示す積層体を形成する。
この積層体は、半導体基板、例えばｎ型ＧａＡｓ基板１１と、その上に形成された、例えばＧａＡｓバッファー層１２と、その上に形成された例えばＡｌＡｓ剥離層３１と、その上に形成された例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３と、その上に形成された例えばＡｌＡｓ剥離層１４と、その上に形成された例えばｎ型ＧａＡｓ下側コンタクト層１５と、その上に形成された例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６と、その上に形成された例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７と、その上に形成された例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８と、その上に形成された例えばｐ型ＧａＡｓ上側コンタクト層１９とを有する。
図１に対する図９の違いは、ストッパ層１３と、バッファー層１２の間に、第２の剥離層３１が設けられていることである。なお、剥離層１４を、第２の剥離層３１との区別のため、第１の剥離層と呼ぶ。
【００５３】
この第２の剥離層３１は、第２の実施の形態の剥離層３１と同様に例えばＡｌＡｓ層で形成される。
【００５４】
図９の積層体は、基板１１の上に、バッファー層１２、第２の剥離層３１、エッチングストッパ層１３、第１の剥離層１４、下側コンタクト層１５、下側クラッド層１６、活性層１７、上側クラッド層１８、上側コンタクト層１９を順にエピタキシャル成長させることにより得られる。
【００５５】
図９の積層体を形成した後、第１の実施の形態について説明したのと同様、エッチング溝２１を形成する（図１０）。このエッチング溝２１は、ストッパ層１３の表面に達する深さとする。こうすることで、第１の剥離層１４がその厚さ方向において完全に露出される。
【００５６】
エッチング溝２１を形成するためのエッチング液としては、エッチングストッパ層１３のエッチング速度が低く、薄膜２０を構成する各層のエッチング速度が高いエッチング液、例えば、第１の実施の形態で説明したのと同様、硫酸過水、燐酸過水、クエン酸過水を使用することができる。
【００５７】
第１の実施の形態に関して説明した通り、エッチング溝２１の形成のためのエッチング時間として、例えば大面積の基板（ウエハ）全面にわたってエッチング溝２１の深さが不十分にならないように、エッチング時間を十分長くとっても、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３の表面でエッチングを停止することができる。
【００５８】
次に、図１１に示すように、半導体薄膜２０をＧａＡｓ基板１１から剥離する。これは、第１の実施の形態に関して述べたように、第１の剥離層１４を弗酸（ＨＦ）によってエッチングすることによって行われる。
【００５９】
図１１に示すように、エッチング溝２１によって細分化された半導体薄膜２０下の第１の剥離層１４も細分化されているため、エッチング液はエッチング溝２１から第１の剥離層１４に高速に浸透する。
【００６０】
一方、第２の剥離層３１は、基板（ウエハ）全面にわたり（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３とＧａＡｓ基板１１に挟まれているため、上下方向においてはエッチング液から遮蔽されており、基板１１の周縁から中央に向けて剥離層３１に沿ってエッチングが進行する。そのため、図１１に示したように、第１の剥離層１４のエッチング除去が終わって、半導体薄膜２０がＧａＡｓ基板１１から分離された時点では、第２の剥離層層３１は周縁付近の部分のみが除去されており、大部分が残留している。
【００６１】
ここで、第２の剥離層の層厚さを第１の剥離層の層厚さ以下にして第２の剥離層へのエッチング液の浸透が遅くなるようにし、第１の剥離層のエッチングの際に確実に第２の剥離層が残留するようにすることができる。また、第２の剥離層の材料を第１の剥離層の材料と同等の材料とする、あるいは第２の剥離層のエッチング速度が第１の剥離層のエッチング速度よりも遅くなるようにして、第１の剥離層のエッチングの際に確実に第２の剥離層が残留するようにすることができる。この場合には、例えば第１の剥離層の材料をＡｌｓＧａ１−ｓＡｓ（１≧ｓ＞０）、第２の剥離層の材料をＡｌｔＧａ１−ｔＡｓ（１≧ｔ＞０）として、ｓ≧ｔとすることができる。
【００６２】
半導体薄膜２０を剥離した後、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３を例えば、塩酸系のエッチング液によってエッチング除去して第２の剥離層３１を露出させる（図１２）。
【００６３】
上記のように、第２の剥離層３１を露出させた後、例えば、１０％弗酸によって第２の剥離層３１をエッチング除去する（図１３）。
【００６４】
弗酸による第２の剥離層３１のエッチングでは、バッファー層１２を構成するＧａＡｓの弗酸に対するエッチング速度は、剥離層３１を構成するＡｌＡｓの弗酸に対するエッチング速度と比較して極めて遅い（約１／１０７）ため、ＧａＡｓバッファー層１２はほとんど侵食されず、ＡｌＡｓ剥離層３１をエッチング除去した後のＧａＡｓバッファー層１２の表面はきわめて平滑である。
【００６５】
なお、上記のように、図１１の構造物に対し、塩酸系のエッチング液でエッチングを行ってストッパ層１３を除去した後、その後弗酸をエッチング液として剥離層３１をエッチング除去する代りに、図１１の構造物に対し、弗酸を用いたエッチングによって第２の剥離層３１を除去することにより、第２の剥離層３１とその上にあるストッパ層１３を同時に除去することとしても良い（図１４）。この場合には、基板１１の周縁部から中心に向けて、第２の剥離層３１に沿ってエッチング液が浸透する。
【００６６】
また、第１の剥離層１４の除去と第２の剥離層３１の除去とは同じエッチング液（弗酸）を用いて行うことができるものであり、これらを同時に（一つの工程として）行うことができる。この場合、第１の剥離層１４及び第２の剥離層３１の組成、厚さなどを適宜選択することにより、第１の剥離層１４の除去と第２の剥離層３１の除去とが略同時に完了するようにすることもできる。これについては、後に詳しく説明する。
【００６７】
上記の第３の実施の形態によれば、エッチングストッパ層１３とバッファー層１２の間に第２の剥離層３１を介在させたので、第２の剥離層３１のエッチング除去の際、バッファー層１２がエッチングの影響をほとんど受けず、剥離層３１（及びストッパ層１３）の除去の後に、十分に平坦な表面を有するバッファー層１２を得ることができる。従ってバッファー層１２を備えた基板１１を再利用する際、バッファー層１２上に良好なエピタキシャル層を成長することができる。
【００６８】
なお、第３の実施の形態において、ＧａＡｓバッファー層１２を設けず、基板１１上に直接第２の剥離層３１を設けることとしても良い。その場合には、剥離層３１を剥離したときに、ＧａＡｓ基板１１の表面が極めて平坦なものとなるため、基板を再利用する際、ＧａＡｓ基板１１表面に、良好なエピタキシャル層を成長することができる。
【００６９】
第４の実施の形態
第３の実施の形態では、最初に図９に示す積層体を形成したが、代りに、図１５に示す積層体を形成することとしても良い。
この積層体は、半導体基板、例えばｎ型ＧａＡｓ基板１１と、その上に形成された、例えばＧａＡｓバッファー層１２と、その上に形成された例えばＡｌＡｓ剥離層３１と、その上に形成された例えばＧａＡｓバッファー層３３と、その上に形成された例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３と、その上に形成された例えばＧａＡｓバッファー層３４と、その上に形成された例えばＡｌＡｓ剥離層１４と、その上に形成された例えばｎ型ＧａＡｓ下側コンタクト層１５と、その上に形成された例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６と、その上に形成された例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７と、その上に形成された例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８と、その上に形成された例えばｐ型ＧａＡｓ上側コンタクト層１９とを有する。
【００７０】
図９に対する図１５の違いは、ストッパ層１３と、下側の剥離層３１の間に第２のバッファー層３３が設けられ、ストッパ層１３と、上側の剥離層１４の間に第３のバッファー層３４が設けられていることである。第２及び第３のバッファー層３３及び３４との区別のため、バッファー層１２を第１のバッファー層と呼ぶ。
【００７１】
第２のバッファー層３３及び第３のバッファー層３４はともにＧａＡｓで形成されている。
【００７２】
図１５の積層体は、基板１１の上にバッファー層１２、第２の剥離層３１、バッファー層３３、ストッパ層１３、バッファー層３４、第１の剥離層１４、コンタクト層１５、クラッド層１６、活性層１７、クラッド層１８、コンタクト層１９を順にエピタキシャル成長させることにより得られる。
【００７３】
図１５に示す積層体を形成した後、第１の実施の形態について説明したのと同様に、エッチング溝２１を形成し、第１の剥離層１４を露出させる（図１６）。
エッチング溝２１は、少なくともＡｌＡｓ層１４を露出する深さとする。ここに示す図では、例えば、ストッパ層１３の表面に達する深さとする。
【００７４】
次に、第１の剥離層１４を弗酸でエッチング除去して、半導体薄膜２０を剥離する（図１７）。
【００７５】
次に、弗酸で第２の剥離層３１をエッチング除去し、ＧａＡｓバッファー層１２を露出させる（図１８）。弗酸による剥離層３１のエッチング除去の際は、エッチング液（弗酸）は、基板１１の周縁から中央に向けて第２の剥離層３１に沿って浸透する。
上記の第４の実施の形態でも上記第３の実施の形態と同様の効果が得られ、また同様の変形が可能である。
【００７６】
なお、第４の実施の形態では、第２のバッファー層あるいは第３のバッファー層を設けてからストッパ層、第１の剥離層を設けるようにしたので、第１の剥離層および半導体薄膜層の品質を向上させることができ、半導体薄膜の剥離界面の状態をよりよくすることができる。また、より品質の高い半導体素子が得られる。
【００７７】
第５の実施の形態
第１の実施の形態では、最初に図１に示す積層体を形成したが、代わりに図１９に示す積層体を形成することとしても良い。
この積層体は、半導体基板、例えばシリコン（Ｓｉ）基板４１と、その上に形成された、例えばＧａＡｓバッファー層１２と、その上に形成された例えばＡｌＡｓ剥離層１４と、その上に形成された例えばｎ型ＧａＡｓ下側コンタクト層１５と、その上に形成された例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６と、その上に形成された例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７と、その上に形成された例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８と、その上に形成された例えばｐ型ＧａＡｓ上側コンタクト層１９とを有する。
図１に対する図１９の違いは、ＧａＡｓ基板１１の代わりにシリコン（Ｓｉ）基板４１が用いられていること、ストッパ層１３が設けられていないことである。
【００７８】
図１９の積層体は、基板４１の上に、バッファー層１２、剥離層１４、コンタクト層１５、クラッド層１６、活性層１７、クラッド層１８、コンタクト層１９を順にエピタキシャル成長させることにより得られる。
【００７９】
本実施の形態のように、Ｓｉ基板４１上に化合物半導体の半導体薄膜を形成する場合には、半導体薄膜の欠陥密度を低減するため、バッファー層１２を比較的厚く形成する必要がある。
【００８０】
図１９の積層体を形成した後、第１の実施の形態について説明したのと同様にして、エッチング溝２１を形成して剥離層１４を露出させる（図２０）。
エッチング溝２１はＧａＡｓバッファー層１２の途中までとする。
エッチング液としては、半導体薄膜２０、ＡｌＡｓ層１４、バッファー層１２をエッチングできるもの、例えば燐酸過水（燐酸＋過酸化水素水＋純水）を用いる。
【００８１】
その後、例えば１０％の弗酸によって剥離層１４をエッチング除去し、半導体薄膜２０を基板４１から分離する（図２１）。
【００８２】
その後、Ｓｉ基板４１はエッチングされないエッチング液、例えば、燐酸過水を用いて、バッファー層１２を選択的にエッチング除去する。
その結果、表面が平坦なＳｉ基板４１が得られる（図２１）。
このＳｉ基板４１は平坦な表面を有するものであり、再利用することができる。
【００８３】
なお、上記の例では、図２０に示すように、エッチング溝２１をバッファー層１２の途中までとしたが、本実施の形態ではバッファー層１２が比較的厚いのでエッチング時間等の制御を正確に行なわなくても、エッチングの進行をバッファー層１２の途中で止めることができる。
【００８４】
第５の実施の形態では、Ｓｉ基板４１を使用したもので、基板４１上の半導体薄膜にエッチング溝２１を設け、個別半導体薄膜領域に細分化しても、エッチング溝２１はＳｉ基板４１を侵食することがなく、半導体薄膜２０剥離後に平坦なＳｉ基板４１を得ることができる。
【００８５】
なお、第１及び第２の実施の形態（図１乃至図８）について述べた変形のいくつかは、他の実施の形態にも適用可能である。
【００８６】
例えば、第１及び第２の実施の形態（図１乃至図８）について述べたように、第３及び第４の実施の形態（図９乃至図１８）においても、基板１１は、ＧａＡｓ基板に限定されず、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３と選択的なエッチングが可能なものであれば、他の材料の基板であっても良い。
【００８７】
また、第１、第２及び第３の実施の形態（図１乃至図１４）について述べたように、第４及び第５の実施の形態（図５乃至図２１の実施の形態）においても、バッファー層１２を省略しても良い。
また、第４の実施の形態で、第２のバッファー層３３を省略してもよい。
【００８８】
なおまた、上記の各実施の形態では、剥離層１４として、ＡｌＡｓで形成されたものを用いているが、剥離層１４の材料は、半導体薄膜２０を構成する層と格子整合する材料であって、半導体薄膜２０を構成する層に対するエッチング速度が低いエッチング液で高速にエッチングされる材料であれば、他の材料であっても良い。
例えば、ＡｌＡｓの代りに、ＡｌｐＧａ１−ｐＡｓ（１＞ｐ＞０）を用いることができる
なお、ＡｌＡｓは、ｐが１≧ｐ＞０の範囲の値をとり得るとすれば、ＡｌｐＧａ１−ｐＡｓ（１≧ｐ＞０）でｐ＝１とした場合と考えることもできる。
ただし、選択的エッチングのため、半導体薄膜２０の下側クラッド層１６、活性層１７、上側クラッド層１８を構成するＡｌＧａＡｓよりもＡｌの組成比を高くすることが必要である。即ち、半導体薄膜２０の下側クラッド層１６、活性層１７、上側クラッド層１８の材料をＡｌｚＧａ１−ｚＡｓで表す（下側クラッド層１６についてはｚ＝ｓ、活性層１７についてはｚ＝ｔ、上側クラッド層１８についてはｚ＝ｕ）とするとき、
ｚ＜ｐ
を満たすことが必要である。
【００８９】
さらに、図９乃至図１４の実施の形態、及び図１５乃至図１８の実施の形態においては、
第２の剥離層の組成をＡｌｑＧａ１−ｑＡｓ（１＞ｑ＞０）で表すとき、
ｚ＜ｑ
を満たすことが必要である。第１の剥離層のエッチングの際に第２の剥離層の大部分のエッチングが完了するためには、少なくとも以下のような条件とすることが望ましい。すなわち、ｐ＜ｑであることが望ましい。
さらに、第１の剥離層１４の層厚よりも第２の剥離層３１の層厚が大きいことが望ましい。
さらに、第２のエッチング液（弗酸）に対して、第１の剥離層１４のエッチング速度よりも第２の剥離層３１のエッチング速度が高いことが望ましい。
さらに、第１の剥離層１４のエッチング完了時間と第２の剥離層３１のエッチング完了時間をほぼ一致させて、１回のエッチングによって、第１の剥離層と第２の剥離層のエッチングを完了させることができる。
【００９０】
上記の点についてさらに詳しく説明する。
剥離層１４及び３１がＡｌＧａＡｓで構成されている場合、Ａｌの組成比が大きい程、第２のエッチング液として用いられる弗酸によるエッチング速度が高くなる。そのため、第１の剥離層１４のＡｌ組成比ｐ及び第２の剥離層３１のＡｌ組成比ｑが、
ｐ＜ｑ
を満たすようにすれば、第１の剥離層１４よりも第２の剥離層３１のエッチング速度を高くすることができる。
【００９１】
また、第１の剥離層１４はエッチング溝２１により個別の島状に分離された半導体薄膜２０の下に位置し、多数の溝２１に露出されているのに対し、第２の剥離層３１はエッチングストッパ層１３により被覆され、基板１１の縁部において露出されているに過ぎない。したがって、この状態で第１及び第２の剥離層１４及び３１をエッチングする場合には、弗酸が浸透しなければならない第１及び第２の剥離層１４及び３１の長さ（エッチング進行方向に沿う距離）Ｌ１及びＬ２は、
Ｌ２＞Ｌ１
の関係を有する。ここで第１及び第２の剥離層１４及び３１のエッチング速度をＳ１、Ｓ２とすると、第１及び第２の剥離層１４及び３１のエッチングに要する時間Ｔ１、Ｔ２はそれぞれ
Ｔ１＝Ｌ１／Ｓ１
Ｔ２＝Ｌ２／Ｓ２
となる。上記のように、Ｌ２＞Ｌ１の場合にはＳ２＞Ｓ１となるような条件、すなわち第１の剥離層１４に対して、第２の剥離層３１のエッチング速度が高い条件を選べば、Ｔ１とＴ２とがおよそ等しい結果を得ることができる。Ｔ１＝Ｔ２とすることができれば、第２のエッチング液による半導体薄膜２０の剥離工程において、半導体薄膜２０の剥離のみならず第２の剥離層の除去をほぼ同時に完了することができる。言い換えると、第１の剥離層１４のエッチング除去による半導体薄膜２０の剥離と第２の剥離層３１の除去を一度に行い略同時に完了することができる。
【００９２】
また、第１の剥離層１４よりも第２の剥離層３１を厚くすれば、第１の剥離層１４と第２の剥離層３１の材料が同じ場合、第２の剥離層３１の材料のエッチング速度Ｓ２は、第１の剥離層の材料のエッチング速度よりも速くなる。即ち、Ｓ２＞Ｓ１となる。したがって、上で説明したＡｌＧａＡｓのＡｌ組成比について
ｐ＜ｑ
とする場合と同じように、第１の剥離層のエッチング時間Ｔ１＝Ｌ１／Ｓ１と第２の剥離層のエッチング時間Ｔ２＝Ｌ２／Ｓ２を略同等となるようにすることができる。この結果、第２のエッチング液による半導体薄膜２０の剥離工程において、半導体薄膜２０の剥離のみならず第２の剥離層の除去を略同時に完了することが可能となる。言い換えると、第１の剥離層１４のエッチング除去による半導体薄膜２０の剥離と第２の剥離層３１の除去を一度に行い、略同時に完了することができる。
【００９３】
なお、上記のように、第１の剥離層１４のＡｌ組成比ｐよりも第２の剥離層３１のＡｌ組成比ｑを大きくする代わりに、ｐとｑとが互いに等しくないようにしてもよい。例えばｐ＞ｑとしてもよい。
また、上記のように、第１の剥離層１４の厚さよりも第２の剥離層３１を厚くする代わりに、第１の剥離層１４の厚さと第２の剥離層３１の厚さがが互いに等しくないようにしてもよい。例えば、第１の剥離層１４の厚さを第２の剥離層３１の厚さよりも厚くしても良い。このような場合（ｐ＞ｑや、第１の剥離層１４の厚さ＞第２の剥離層３１の厚さ、とした場合）には、第１の剥離層１４のエッチングの際に第２の剥離層３１のエッチングはほとんど進行せず、エッチングストッパ層１３を全面エッチング（ウエハ全体にわたり全面露出したエッチングストッパ層１３を全面同時にエッチング）した後、第２の剥離層３１を全面エッチング（ウエハ全面にわたり全面露出した第２の剥離層３１を全面同時にエッチング）することができる。
【００９４】
また、上記の各実施の形態では、エッチングストッパ層１３としてＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰで形成されたものを用いた。
そして、第１の実施の形態（図１乃至図４）に関して述べたように、第２乃至第４の実施の形態（図５乃至図１８）においても、基板１１がＧａＡｓである場合には、ＧａＡｓとの格子整合の観点からは、０．４８≦y≦０．５２であるのが望ましい。より具体的には、例えばｘ＝０、０．４８≦y≦０．５２である、ＧａｙＩｎ１−ｙＰ（０．４８≦y≦０．５２）であるのが望ましい。
しかし、エッチングストッパ層１３の材料は、半導体薄膜２０を構成する層と選択的なエッチングが可能なものであれば、他の材料であっても良い。例えば、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｓＰなどを用い得る。
【００９５】
さらにまた、第１及び第３の実施の形態では、エッチング時間を調整することにより、ＡｌＡｓ剥離層１４の途中でエッチングが終わるように、即ち、ＡｌＡｓ剥離層１４をその厚さ方向の一部のみ露出させるようにすることもできる。
【００９６】
また、上記の各実施の形態では、半導体薄膜２０がＬＥＤアレイとして用いられるものであるが、本発明は、これに限定されず、半導体薄膜がＬＥＤ以外の種々の素子や回路の形成に用いられる場合にも適用可能である。
【００９７】
【発明の効果】
以上のように、本発明によれば、基板を効率的に再利用することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。
【図２】 本発明の第１の実施の形態の製造方法において、溝を形成した状態を示す概略部分断面図である。
【図３】 本発明の第１の実施の形態の製造方法において、溝を形成した状態を示す概略部分斜視図である。
【図４】 本発明の第１の実施の形態の製造方法において、半導体薄膜を除去した状態を示す概略部分斜視図である。
【図５】 本発明の第２の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。
【図６】 本発明の第２の実施の形態の製造方法の一工程において、溝を形成した状態を示す概略部分断面図である。
【図７】 本発明の第２の実施の形態の製造方法において、半導体薄膜及びエッチングストッパ層を除去した状態を示す概略部分断面図である。
【図８】 本発明の第２の実施の形態の製造方法において、エッチングストッパ層から半導体薄膜を分離した状態を示す概略部分断面図である。
【図９】 本発明の第３の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。
【図１０】 本発明の第３の実施の形態の製造方法において、溝を形成した状態を示す概略部分断面図である。
【図１１】 本発明の第３の実施の形態の製造方法において、半導体薄膜を剥離した状態を示す概略部分断面図である。
【図１２】 本発明の第３の実施の形態の製造方法において、エッチングストッパ層を除去した状態を示す概略部分断面図である。
【図１３】 本発明の第３の実施の形態の製造方法において、剥離層を除去した状態を示す概略部分断面図である。
【図１４】 本発明の第３の実施の形態の変形例の製造方法において、エッチングストッパ層及び剥離層を除去した状態を示す概略部分断面図である。
【図１５】 本発明の第４の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。
【図１６】 本発明の第４の実施の形態の製造方法において、溝を形成した状態を示す概略部分断面図である。
【図１７】 本発明の第４の実施の形態の製造方法において、半導体薄膜を剥離した状態を示す概略部分断面図である。
【図１８】 本発明の第４の実施の形態の製造方法において、第２及び第３のバッファー層、並びにエッチングストッパ層を除去した状態を示す概略部分断面図である。
【図１９】 本発明の第５の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。
【図２０】 本発明の第５の実施の形態の製造方法において、溝を形成した状態を示す概略部分断面図である。
【図２１】 本発明の第５の実施の形態の製造方法において、半導体薄膜を剥離した状態を示す概略部分断面図である。
【図２２】 従来の半導体装置の製造方法の一工程における半導体装置の状態を示す概略部分断面図である。
【図２３】 従来の半導体装置の製造方法において、Ａｌ０．７Ｇａ０．３Ａｓ層をエッチングした状態を示す概略部分断面図である。
【図２４】 従来の半導体装置の製造方法において、溝により半導体薄膜を分割した状態を示す概略部平面図である。
【符号の説明】
１１ 基板、 １２ バッファー層、 １３ エッチングストッパ層、 １４ 剥離層、 １５ 下側コンタクト層、 １６ 下側クラッド層、 １７ 活性層、 １８ 上側クラッド層、 １９ 上側コンタクト層、 ２０ 半導体薄膜、 ２１ 溝、 ２４ 剥離層、 ３１ 剥離層、 ３３ バッファー層、 ３４ バッファー層、 ４１ 基板。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に基板の上に半導体薄膜を形成した後分離して半導体装置を製造し、基板の再利用を可能にする半導体装置の製造方法に関する。本発明はまた、上記のような製造方法で用いられる積層体に関する。本発明は例えば半導体薄膜により発光素子の列を形成する場合に用いられる。
【０００２】
【従来の技術】
発光素子を安価に形成する方法として、サファイア基板上に中間層を形成し、その上に化合物半導体層を形成し、そこに発光部を形成する方法がある（特許文献１）。
【０００３】
【特許文献１】
特開平７−２０２２６５号公報
【０００４】
また、化合物半導体としてＧａＡｓ系の半導体を用いる場合には、図２２乃至図２３に示すように行うことが知られている。
【０００５】
この方法においては、まず図２２に示したように、ＧａＡｓ基板５１の上に厚さ約５μｍのＡｌ０．７Ｇａ０．３Ａｓ層５２を形成し、その上に厚さ約３０μｍのＧａＡｓ薄膜５３を形成する。
【０００６】
その後、図２３に示すように、弗酸（ＨＦ）に浸すことによって、選択的にＡｌ０．７Ｇａ０．３Ａｓ層５２をエッチング除去し、ＧａＡｓ薄膜５３をＧａＡｓ基板５１から分離することができるものである。
【０００７】
【発明が解決しようとする課題】
上で述べた方法によって半導体薄膜を剥離する場合、例えば、半導体薄膜を剥離して残った半導体基板を、半導体薄膜を得るための基板として再利用できれば、材料の利用効率を向上させることができると考えられる。
【０００８】
しかし、上記した剥離方法を用いて、大きな口径の基板から多数の半導体薄膜を得る方法としては、例えば図２４に示すように、エッチング溝５５の形成により多数の薄膜領域５６に分割し、この溝５５によって、剥離のための選択エッチング層（例えば上記のＡｌ０．７Ｇａ０．３Ａｓ層）５２を露出させ、選択エッチング層５２をエッチング除去して多数の半導体薄膜を得る方法が考えられる。しかし、ＧａＡｓ薄膜５３をエッチングするエッチャントにはＡｌＧａＡｓ層５２もエッチングされる。例えば、一般的によく知られている、ＧａＡｓ薄膜５３をエッチングする燐酸過水（燐酸＋過酸化水素水＋水）や硫酸過水（硫酸＋過酸化水素水＋水）は、ＧａＡｓ薄膜５３だけでなく、ＡｌＧａＡｓ層５２もエッチングする。したがって、上記の分割のための溝５５を形成する場合、エッチングがＡｌＧａＡｓ層５２を貫通してＧａＡｓ基板５１まで及ぶことがあるという問題がある。エッチングが基板５１にまで及ぶと、基板５１の再利用に先立ち、表面を平坦化するための処理が必要となり、効率的ではない。
【０００９】
本発明は、上で述べた課題を解決し、効率的に基板の再利用ができる半導体装置の製造方法、及びそのような製造方法に用いられる積層体を提供することを目的とする。
【００１０】
本発明は、ＧａＡｓからなる基板と、前記基板の上に形成され、Ａｌ ｑ Ｇａ １−ｑ Ａｓ（１≧ｑ≧０）で表される組成を有する第２の剥離層と、前記第２の剥離層の上に形成され、（Ａｌ ｘ Ｇａ １−ｘ ） ｙ Ｉｎ １−ｙ Ｐ層（１≧ｘ≧０、１≧ｙ≧０）で表される組成を有するエッチングストッパ層と、前記エッチングストッパ層の上に形成され、Ａｌ ｐ Ｇａ １−ｐ Ａｓ（１≧ｐ≧０）で表される組成を有する第１の剥離層と、前記第１の剥離層上に形成された半導体薄膜とを有し、前記半導体薄膜の各層が、Ａｌ ｚ Ｇａ １−ｚ Ａｓ（１≧ｚ≧０）で表される組成を有し、前記半導体薄膜の各層のＡｌ組成比ｚ、第１の剥離層のＡｌ組成比ｐ、第２の剥離層のＡｌ組成比ｑについて、ｚ＜ｐ、ｚ＜ｑであることを特徴とする積層体を提供する。
【００１１】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を説明する。各図は実施の形態の特徴を模式的に示したもので、寸法関係や位置関係の詳細などを限定するものではない。
以下の実施の形態の半導体薄膜は、発光ダイオードアレイ（ＬＥＤアレイ）を構成するものであり、他の半導体基板にボンディングされて当該他の半導体基板に形成された駆動回路と接続されて、上記他の基板に形成された駆動回路と、半導体薄膜内に形成された被駆動素子としてのＬＥＤアレイとから成る複合半導体装置を形成するために用いられるものである。
以下の実施の形態では、半導体薄膜が複数の層から成るが、本発明は半導体薄膜が単層で構成される場合にも適用することができる。
【００１２】
第１の実施の形態
図１乃至図４は本発明の第１の実施の形態の製造方法を説明するための概略断面図及び概略平面図である。以下、これらの図を参照しながら第１の実施の形態について説明する。
【００１３】
最初に、図１に示すように、半導体基板、例えばｎ型ＧａＡｓ基板１１と、その上に形成された、例えばＧａＡｓバッファー層１２と、その上に形成された例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３と、その上に形成された例えばＡｌＡｓ剥離層１４と、その上に形成された例えばｎ型ＧａＡｓ下側コンタクト層１５と、その上に形成された例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６と、その上に形成された例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７と、その上に形成された例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８と、その上に形成された例えばｐ型ＧａＡｓ上側コンタクト層１９とを有する積層体を用意する。
【００１４】
そのような積層体は、以下のようにして形成することができる。即ち、半導体基板、例えばｎ型ＧａＡｓ基板１１上に、例えばＧａＡｓバッファー層１２、例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３、例えばＡｌＡｓ剥離層１４、例えばｎ型ＧａＡｓ下側コンタクト層１５、例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６、例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７、例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８、例えばｐ型ＧａＡｓ上側コンタクト層１９を順に形成する。
これらの層は、例えば、有機金属気相成長法（ＭＯＣＶＤ法）でエピタキシャル成長させることにより、形成することができる。
【００１５】
ここで、下側コンタクト層１５、下側クラッド層１６、活性層１７、上側クラッド層１８、上側コンタクト層１９は、後に基板１１から剥離により分離されて、他の半導体基板にボンディングされる半導体薄膜２０を構成する。図示の例の半導体薄膜２０はＬＥＤアレイとして用いられるものであり、下側コンタクト層１５及び上側コンタクト１９は、半導体薄膜２０を剥離した後に、ＬＥＤにおける電極コンタクト層としての役割を担う。
【００１６】
一方、剥離層１４は、基板１１から半導体薄膜２０を剥離により分離するために、選択的にエッチングされて溶解乃至分解されるものである。また、エッチングストッパ層１３は、後述のように、半導体薄膜２０を分割する溝を形成するためのエッチングに際し、エッチングを停止させるものである。
バッファー層１２は、基板１１と半導体薄膜２０との格子定数のミスマッチを緩和するとともに、基板１１と半導体薄膜２０の熱膨張率の差による応力を緩和するためのものである。
【００１７】
なお、活性層を上下2つの層に分け、下側の活性層をｎ型とし、上側の活性層をｐ型とすることとしても良い。
さらに、下側コンタクト層１５及び下側クラッド層１６をｐ型とし、上側のクラッド層１８及び上側コンタクト層をｎ型としても良い。この場合において、活性層を上下２つの層に分ける場合には、下側をｐ型とし、上側をｎ型とする。
【００１８】
なおまた、上記のようなヘテロ接合型のＬＥＤとする代わりに、ホモ接合型のＬＥＤを構成することもできる。この場合、各層をエピタキシャル成長させた後、最上層の表面から固相拡散法により不純物拡散を行って活性層内にｐｎ接合を形成する。
また、同一組成のエピタキシャル層を形成し、該エピタキシャル層内にｐｎ接合を形成したＬＥＤであってもよい。例えば、エピタキシャル半導体層として、ｎ型ＧａＡｓ層を形成し、Ｚｎを拡散してもよいし、ｎ型ＧａＡｓ層／ｐ型ＧａＡｓ層を積層してもよい。
【００１９】
図１に示す積層体乃至は積層構造物を形成した後、素子分離（例えば発光領域以外の部分の活性層までをエッチング除去する）或いは上記の拡散領域の形成などを行うことにより、半導体素子を形成する。半導体薄膜２０は、以下に詳述するように、溝２１の形成により複数の半導体薄膜片に分割されるものであり、半導体素子は、各半導体薄膜片形成予定領域内に形成される。本実施の形態では、各半導体薄膜がＬＥＤアレイを構成する場合を想定しており、各半導体薄膜片内に複数のＬＥＤ素子から成るＬＥＤアレイが形成される。
【００２０】
なお、本実施の形態の説明では、後述するように、各半導体薄膜片形成予定領域内に半導体素子、例えばＬＥＤアレイを形成した後、各半導体薄膜片への分離および第１の基板からの該半導体薄膜片の剥離を行う製造工程について説明しているが、次のようにしてもよい。すなわち、溝２１によって半導体薄膜片に分割した後に第１の基板から該半導体薄膜片を剥離し、第２の基板上にボンディングした後に、半導体薄膜内に半導体素子を形成（例えば、発光領域以外の部分の少なくとも活性層までをエッチング除去し、必要な層間絶縁膜形成・加工、電極形成、配線形成などを行う）することもできる。
【００２１】
上記のように半導体素子を形成した後、図２及び図３に示すように、エッチングを行って溝２１を形成する。このエッチングは、溝２１により半導体薄膜２０を複数の半導体薄膜片に分割するために行なうものであり、それぞれの半導体薄膜片が占める領域が符号Ｒで示してある。図２では、複数の半導体薄膜片や領域Ｒのうち２つのみが示され、図３では６つのみが示されている。なお、本明細書では、混同が生じないと思われる限り、分割により得られる半導体薄膜片も半導体薄膜と呼んでいる。
【００２２】
エッチングを行うには、まず上側コンタクト層１９の上に図示しないフォトマスクを使って、フォトレジストなどの感光性材料を使ってエッチングマスクパターンを形成し、このマスクパターンを通してエッチング液に浸す。
【００２３】
エッチング液としては、半導体薄膜２０を構成する各層のエッチング速度が高く、半導体薄膜２０と基板１１の間に位置するストッパ層１３のエッチング速度が低いもの、例えば硫酸過水（硫酸／過酸化水素水／純水＝１６／１／１）、燐酸過水（燐酸／過酸化水素水／水＝１２／８／８０）、又はクエン酸過水を用いる。
逆に言えば、ストッパ層１３は、半導体薄膜２０のエッチングに用いられるエッチング液により比較的エッチングされにくい材料、即ち半導体薄膜２０や剥離層１４に比べ、上記のエッチング液によるエッチング速度が低い材料で構成されている。
【００２４】
このエッチングは、図２に示すように、エッチングストッパ層１３の上面まで進行したときに終了させる。即ち、図２に示す状態では、エッチング溝２１が剥離層１４を貫通して剥離層１４をその厚さ方向において完全に露出させる一方、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３で止まっている。
上記のようなエッチング速度の違いにより、エッチング時間などのエッチング条件を厳密に制御しなくても、ストッパ層１３の上面でエッチングの進行を確実に止めることができる。
【００２５】
エッチング溝２１の幅Ｇｗは、例えば約５０μｍ乃至１００μｍである。エッチング液の浸透を良好にするには、溝の幅が広い方が良いが、基板１１や半導体薄膜２０の材料の有効活用の観点からは溝の幅が小さい方が良い。
分割領域Ｒの寸法Ｒａ×Ｒｂは、約１００μｍ×８ｍｍである。分割領域の大きさは適宜設計により選択することができ、例えば、約５ｍｍ×５ｍｍから１０ｍｍ×１５ｍｍのようなサイズであってもよい。
【００２６】
次にエッチングにより剥離層１４を除去することにより、基板１１から半導体薄膜２０を剥離する。
このエッチングは、図２及び図３に示す構造物を、エッチング液で満たされたエッチング液槽（図示しない）内に浸漬することにより行う。
エッチング液としては、剥離層１４のエッチング速度が高く、半導体薄膜２０及びエッチングストッパ層１３のエッチング速度が低いもの、例えば１０％の弗酸（１０％−ＨＦ）を用いる。
逆に言えば、エッチングストッパ層１３は、剥離層１４のエッチングに用いられるエッチング液により比較的エッチングされにくい材料、即ち剥離層１４に比べ、上記のエッチング液によるエッチング速度が低い材料で構成されている。
【００２７】
エッチングにより基板１１から剥離された薄膜２０は、例えば図示しない別の半導体基板（例えばＳｉ基板）にボンディングされて、複合半導体装置となる。
【００２８】
上記のようなエッチングを行って、薄膜２０を除去すると、図４に示すように、ストッパ層１３と、バッファー層１２と、基板１１が残る。
図４において、符号２３は、分割された半導体薄膜２０が除去された跡を示し、符号２２は、エッチング溝２１の領域を示す。
【００２９】
図４に示す構造物に対し、次に、ストッパ層１３をエッチングにより選択的に除去して、バッファー層１２の表面を露出させる。
このエッチングには、例えば塩酸（ＨＣｌ）系のエッチング液を用いる。
これにより、バッファー層１２を侵食することなくストッパ層１３を選択的にエッチングすることができる。
【００３０】
このようにして、バッファー層１２のみが残った基板１１（即ち基板１１とバッファー層１２との組み合わせ）は、再利用される。即ち、このバッファー層１２の上に、図１で示したのと同様に、層１３乃至１９を順次形成し、その後図２乃至図４を参照して説明したのと同様の処理を繰り返すことにより、再び半導体薄膜２０を得ることができる。
【００３１】
以下、半導体薄膜２０の各層、エッチングストッパ層１３、剥離層１４の構成及びその特性、特にそのエッチング特性、格子整合性などについてさらに詳しく説明する。
【００３２】
半導体薄膜２０を構成する、ＧａＡｓ下側コンタクト層１５、ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６、ＡｌｔＧａ１−ｔＡｓ活性層１７、ＡｌｕＧａ１−ｕＡｓクラッド層１８、ＧａＡｓ上側コンタクト層１９は例えば以下のような特徴を持つ。即ち、ＧａＡｓ下側コンタクト層１５がｎ型、ＡｌＳＧａ１−ｓＡｓ下側クラッド層１６がｎ型、ＡｌｔＧａ１−ｔＡｓ活性層１７がｐ型、ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８がｐ型、ＧａＡｓ上側コンタクト層１９がｐ型であり、ＡｌＳＧａ１−ｓＡｓ下側クラッド層１６、ＡｌｔＧａ１−ｔＡｓ活性層１７、ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８のＡｌ組成比の関係が、ｓ＞ｔ、ｕ＞ｔと定められており、いわゆるダブルヘテロ構造を形成しており、これにより、発光効率を高くしている。発光効率が高くなるのは、半導体薄膜２０を剥離した後にＧａＡｓ下側コンタクト層１５とＧａＡｓ上側コンタクト層１９の間に電流が流されたとき、ｐｎ接合を介して注入されたキャリアが、ヘテロエピタキシャル界面のエネルギー障壁で閉じ込められ、この結果、キャリア再結合確率が高くなるためである。
【００３３】
（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３は、半導体薄膜２０にエッチング溝２１を形成する際にエッチング溝２１がＧａＡｓ基板１１へ到達するのを防ぐものである。ストッパ層１３を構成する（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰと、半導体薄膜２０の各層を構成するＧａＡｓ及びＡｌＧａＡｓとは、ＧａＡｓ及びＡｌＧａＡｓをエッチングすることができるエッチャント、例えば、硫酸過水、燐酸過水、クエン酸過水におけるエッチング速度に大きな差異があることが知られている。したがって、半導体薄膜２０にエッチング溝２１を設ける際、そのエッチング構２１はＧａＡｓ基板１１に到達することはない。言い換えると、半導体薄膜２０にエッチング溝２１を設ける際に、ＧａＡｓ基板１１へエッチング溝２１が到達することを防ぐために、エッチング条件を厳密に制御する必要がない。エッチング条件を厳密に制御する必要がないため、確実にＡｌＡｓ剥離層１４を露出するように長めのエッチング時間を設定することができる。
【００３４】
半導体エピタキシャル層を形成する場合、エピタキシャル層への欠陥発生を防止するためには、結晶の格子定数が整合するように材料を選択することが望ましい。例えば、ＧａＡｓ基板１１の上に、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３を設け、さらにその上に半導体素子を形成するための半導体薄膜２０を設ける場合、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３の格子定数は基板１１を構成するＧａＡｓの格子定数と等しいことが望ましい。（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰは、０．４８≦y≦０．５２とすることにより、格子定数がＧａＡｓの格子定数と等しくなることが知られている。（理想状態では、ｙ＝０．５の場合にＧａＡｓと格子整合するが、分子線エピタキシー法（ＭＢＥ法）、有機金属気相成長法、液層成長法などの半導体エピタキシャル成長層の作製方法やそれらの方法によるエピタキシャル層成長条件により、格子整合する組成比ｙ（実際に分析・測定で得られるｙの値）に若干の幅が生じる。）
【００３５】
より具体的には、例えば、ｘ＝０、０．４８≦y≦０．５２、即ち、ＧａｙＩｎ１−ｙＰ（０．４８≦y≦０．５２）とすることができる。従って、エピタキシャル層の欠陥発生の防止の観点からは、上記のように、エッチングストッパ層１０３の組成を、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰにおいて、例えば、ｘ＝０、０．４８≦y≦０．５２とし、ＧａｙＩｎ１−ｙＰ（０．４８≦y≦０．５２）とすることが望ましい。
【００３６】
上記のように、基板上のすべてのエッチング溝２１が（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３表面で止まっている場合、エッチング溝２１の深さが均一であり、ＡｌＡｓ剥離層１４の露出の程度も基板上の全領域で均一であるため、続いて行われる、半導体薄膜２０の剥離のためのＡｌＡｓ剥離層１４のエッチングが、基板全域で均一に進行し、面積が大きな基板であっても良好な半導体薄膜２０の剥離を行うことができる。
【００３７】
図４に示すように半導体薄膜２０の剥離後に残留している（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３は、例えば塩酸系のエッチング液によって、ＧａＡｓバッファー層１２をエッチングすることなく選択的にエッチング除去することができる。選択的に（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３をエッチング除去できるので、面積が大きい基板であっても基板表面全体にわたり、均一な状態のＧａＡｓバッファー層１２の表面を露出させることができる。
【００３８】
したがって、再びＧａＡｓバッファー層上に、例えばＭＯＣＶＤ法により良好な半導体エピタキシャル層を形成することができる。
【００３９】
以上詳細に説明したように、上記の第１の実施の形態では、半導体薄膜２０をＧａＡｓ基板１１から剥離するためのＡｌＡｓ層剥離１４とＧａＡｓ基板１１の間に、半導体薄膜２０を構成する各層をエッチングするエッチング液に対して非エッチング性を有する（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３を設けた積層体を形成し、これを用いて半導体装置を形成することとしたので、以下の効果が得られる。
【００４０】
まず、基板１１上に、半導体薄膜２０を複数の領域に分割するためのエッチング溝２１を設けても、エッチング溝２１がＧａＡｓ基板１１に到達するのを防止することができ、ＧａＡｓ基板１１を効率的に再利用することができる。
【００４１】
また、厳密なエッチング条件の制御によることなく、エッチング溝２１による剥離層１４の露出状態を基板全面で均一にすることができ、面積が大きな基板であっても基板全面で良好な半導体薄膜の剥離を行なうことができる。
【００４２】
第２の実施の形態
上記の第１の実施の形態では、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３の上にＡｌＡｓ剥離層１４を形成した積層体を用いているが、図５に示すように、ストッパ層１３の上の剥離層１４を省略し、代わりにストッパ層１３の下側に剥離層２４を設けた積層体を用いても良い。言い換えると、ストッパ層１３と剥離層（１４、２４）の積層順を入れ替えても良い。
即ち、図５に示すように、半導体基板、例えばｎ型ＧａＡｓ基板１１と、その上に形成された、例えばＧａＡｓバッファー層１２と、その上に形成された例えばＡｌＡｓ剥離層２４と、その上に形成された例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３と、その上に形成された例えばｎ型ＧａＡｓ下側コンタクト層１５と、その上に形成された例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６と、その上に形成された例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７と、その上に形成された例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８と、その上に形成された例えばｐ型ＧａＡｓ上側コンタクト層１９とを有する積層体を用意することとしても良い。
【００４３】
上記のようにストッパ層１３と剥離層（１４、２４）の入れ替えを行った場合、図６に示すように、エッチング溝２１に形成に当たり、エッチングがストッパ層１３の上面まで進行したときにエッチングを終了させる。従って、溝２１は剥離層２４を貫通せず、剥離層２４は基板１１の周縁部以外では露出されていない。
【００４４】
第１の実施の形態について述べたのと同じく、溝２１を形成するためのエッチング液として、半導体薄膜２０を構成する各層のエッチング速度が高く、ストッパ層１３のエッチング速度が低いものを用いることにより、エッチング時間などのエッチング条件を厳密に制御しなくても、エッチングをストッパ層１３の表面で停止させることができる。
【００４５】
溝２１の形成の次に、ＡｌＡｓ剥離層２４をエッチングすることにより、図７に示したように、半導体薄膜２０およびストッパ層１３を剥離する。このエッチングに際しては、エッチング液は、基板１１の周縁から中央部に向け、剥離層２４に沿って浸透する。この剥離を行うと、図７に示した通り、バッファー層１２とＧａＡｓ基板１１が残留する。
【００４６】
ＡｌＡｓ剥離層２４のエッチングの工程ではＡｌＡｓのエッチング速度が高く、基板１１やバッファー層１２を構成するＧａＡｓのエッチング速度が低いもの（例えばエッチング速度比が約１０７倍）エッチング液（例えば弗酸）を用いるので、ＧａＡｓ基板１１上のＧａＡｓバッファー層１２の表面はほとんどエッチングの影響を受けず、再利用が容易である。即ち、ＧａＡｓ基板１１や、その上のＧａＡｓバッファー層１２の表面は、直ちに再度エピタキシャル成長させるのに支障がない程度に十分平坦で良好な状態を有する。
【００４７】
基板１１から分離された半導体薄膜２０とストッパ層１３の組合せは、例えば塩酸系のエッチング液に浸漬することにより、選択的にストッパ層１３の全体を溶解させ、これにより、エッチング溝２１で分割されている各半導体薄膜２０を互いに分離し、図８に示したように、独立した半導体薄膜を得ることができる。
【００４８】
なお，第１の実施の形態及び第２の実施の形態では、ＧａＡｓ基板１１上にＧａＡｓバッファー層１２を設けた。バッファー層１２はその上に形成されるエピタキシャル層を良好なものとするために設けられるが、バッファー層１２を省略し、基板１１の上に直接（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３又は剥離層１４を形成しても良い。
【００４９】
また、上記の第１及び第２の実施の形態では、バッファー層１２が残った基板１１を再利用しているが、バッファー層１２を例えば、ケミカル・メカニカル・ポリッシュなどの方法により除去して、基板１１のみを再利用することとしても良い。この場合、基板１１上に改めてバッファー層１２を形成し、その上に層１３乃至１９を形成する。
【００５０】
さらに、基板１１は、ＧａＡｓ基板に限定されず、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３と選択的なエッチングが可能なものであれば、他の材料の基板であっても良い。
【００５１】
第１の実施の形態では、エッチングストッパ層１３について、エピタキシャル成長において格子整合が取れるような材料を用いているが、基板材料の選択によって、半導体薄膜２０とは格子整合するが、基板１１とは格子整合しないような組成を有する（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３を用いてもよい。また、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３の上にバッファー層を設け半導体薄膜２０との格子定数のミスマッチを緩和するようにすることできる。
【００５２】
第３の実施の形態
第１の実施の形態では、最初に図１に示す積層体を形成したが、第３の実施の形態では、最初に図９に示す積層体を形成する。
この積層体は、半導体基板、例えばｎ型ＧａＡｓ基板１１と、その上に形成された、例えばＧａＡｓバッファー層１２と、その上に形成された例えばＡｌＡｓ剥離層３１と、その上に形成された例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３と、その上に形成された例えばＡｌＡｓ剥離層１４と、その上に形成された例えばｎ型ＧａＡｓ下側コンタクト層１５と、その上に形成された例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６と、その上に形成された例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７と、その上に形成された例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８と、その上に形成された例えばｐ型ＧａＡｓ上側コンタクト層１９とを有する。
図１に対する図９の違いは、ストッパ層１３と、バッファー層１２の間に、第２の剥離層３１が設けられていることである。なお、剥離層１４を、第２の剥離層３１との区別のため、第１の剥離層と呼ぶ。
【００５３】
この第２の剥離層３１は、第２の実施の形態の剥離層３１と同様に例えばＡｌＡｓ層で形成される。
【００５４】
図９の積層体は、基板１１の上に、バッファー層１２、第２の剥離層３１、エッチングストッパ層１３、第１の剥離層１４、下側コンタクト層１５、下側クラッド層１６、活性層１７、上側クラッド層１８、上側コンタクト層１９を順にエピタキシャル成長させることにより得られる。
【００５５】
図９の積層体を形成した後、第１の実施の形態について説明したのと同様、エッチング溝２１を形成する（図１０）。このエッチング溝２１は、ストッパ層１３の表面に達する深さとする。こうすることで、第１の剥離層１４がその厚さ方向において完全に露出される。
【００５６】
エッチング溝２１を形成するためのエッチング液としては、エッチングストッパ層１３のエッチング速度が低く、薄膜２０を構成する各層のエッチング速度が高いエッチング液、例えば、第１の実施の形態で説明したのと同様、硫酸過水、燐酸過水、クエン酸過水を使用することができる。
【００５７】
第１の実施の形態に関して説明した通り、エッチング溝２１の形成のためのエッチング時間として、例えば大面積の基板（ウエハ）全面にわたってエッチング溝２１の深さが不十分にならないように、エッチング時間を十分長くとっても、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３の表面でエッチングを停止することができる。
【００５８】
次に、図１１に示すように、半導体薄膜２０をＧａＡｓ基板１１から剥離する。これは、第１の実施の形態に関して述べたように、第１の剥離層１４を弗酸（ＨＦ）によってエッチングすることによって行われる。
【００５９】
図１１に示すように、エッチング溝２１によって細分化された半導体薄膜２０下の第１の剥離層１４も細分化されているため、エッチング液はエッチング溝２１から第１の剥離層１４に高速に浸透する。
【００６０】
一方、第２の剥離層３１は、基板（ウエハ）全面にわたり（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３とＧａＡｓ基板１１に挟まれているため、上下方向においてはエッチング液から遮蔽されており、基板１１の周縁から中央に向けて剥離層３１に沿ってエッチングが進行する。そのため、図１１に示したように、第１の剥離層１４のエッチング除去が終わって、半導体薄膜２０がＧａＡｓ基板１１から分離された時点では、第２の剥離層層３１は周縁付近の部分のみが除去されており、大部分が残留している。
【００６１】
ここで、第２の剥離層の層厚さを第１の剥離層の層厚さ以下にして第２の剥離層へのエッチング液の浸透が遅くなるようにし、第１の剥離層のエッチングの際に確実に第２の剥離層が残留するようにすることができる。また、第２の剥離層の材料を第１の剥離層の材料と同等の材料とする、あるいは第２の剥離層のエッチング速度が第１の剥離層のエッチング速度よりも遅くなるようにして、第１の剥離層のエッチングの際に確実に第２の剥離層が残留するようにすることができる。この場合には、例えば第１の剥離層の材料をＡｌｓＧａ１−ｓＡｓ（１≧ｓ＞０）、第２の剥離層の材料をＡｌｔＧａ１−ｔＡｓ（１≧ｔ＞０）として、ｓ≧ｔとすることができる。
【００６２】
半導体薄膜２０を剥離した後、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３を例えば、塩酸系のエッチング液によってエッチング除去して第２の剥離層３１を露出させる（図１２）。
【００６３】
上記のように、第２の剥離層３１を露出させた後、例えば、１０％弗酸によって第２の剥離層３１をエッチング除去する（図１３）。
【００６４】
弗酸による第２の剥離層３１のエッチングでは、バッファー層１２を構成するＧａＡｓの弗酸に対するエッチング速度は、剥離層３１を構成するＡｌＡｓの弗酸に対するエッチング速度と比較して極めて遅い（約１／１０７）ため、ＧａＡｓバッファー層１２はほとんど侵食されず、ＡｌＡｓ剥離層３１をエッチング除去した後のＧａＡｓバッファー層１２の表面はきわめて平滑である。
【００６５】
なお、上記のように、図１１の構造物に対し、塩酸系のエッチング液でエッチングを行ってストッパ層１３を除去した後、その後弗酸をエッチング液として剥離層３１をエッチング除去する代りに、図１１の構造物に対し、弗酸を用いたエッチングによって第２の剥離層３１を除去することにより、第２の剥離層３１とその上にあるストッパ層１３を同時に除去することとしても良い（図１４）。この場合には、基板１１の周縁部から中心に向けて、第２の剥離層３１に沿ってエッチング液が浸透する。
【００６６】
また、第１の剥離層１４の除去と第２の剥離層３１の除去とは同じエッチング液（弗酸）を用いて行うことができるものであり、これらを同時に（一つの工程として）行うことができる。この場合、第１の剥離層１４及び第２の剥離層３１の組成、厚さなどを適宜選択することにより、第１の剥離層１４の除去と第２の剥離層３１の除去とが略同時に完了するようにすることもできる。これについては、後に詳しく説明する。
【００６７】
上記の第３の実施の形態によれば、エッチングストッパ層１３とバッファー層１２の間に第２の剥離層３１を介在させたので、第２の剥離層３１のエッチング除去の際、バッファー層１２がエッチングの影響をほとんど受けず、剥離層３１（及びストッパ層１３）の除去の後に、十分に平坦な表面を有するバッファー層１２を得ることができる。従ってバッファー層１２を備えた基板１１を再利用する際、バッファー層１２上に良好なエピタキシャル層を成長することができる。
【００６８】
なお、第３の実施の形態において、ＧａＡｓバッファー層１２を設けず、基板１１上に直接第２の剥離層３１を設けることとしても良い。その場合には、剥離層３１を剥離したときに、ＧａＡｓ基板１１の表面が極めて平坦なものとなるため、基板を再利用する際、ＧａＡｓ基板１１表面に、良好なエピタキシャル層を成長することができる。
【００６９】
第４の実施の形態
第３の実施の形態では、最初に図９に示す積層体を形成したが、代りに、図１５に示す積層体を形成することとしても良い。
この積層体は、半導体基板、例えばｎ型ＧａＡｓ基板１１と、その上に形成された、例えばＧａＡｓバッファー層１２と、その上に形成された例えばＡｌＡｓ剥離層３１と、その上に形成された例えばＧａＡｓバッファー層３３と、その上に形成された例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰエッチングストッパ層１３と、その上に形成された例えばＧａＡｓバッファー層３４と、その上に形成された例えばＡｌＡｓ剥離層１４と、その上に形成された例えばｎ型ＧａＡｓ下側コンタクト層１５と、その上に形成された例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６と、その上に形成された例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７と、その上に形成された例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８と、その上に形成された例えばｐ型ＧａＡｓ上側コンタクト層１９とを有する。
【００７０】
図９に対する図１５の違いは、ストッパ層１３と、下側の剥離層３１の間に第２のバッファー層３３が設けられ、ストッパ層１３と、上側の剥離層１４の間に第３のバッファー層３４が設けられていることである。第２及び第３のバッファー層３３及び３４との区別のため、バッファー層１２を第１のバッファー層と呼ぶ。
【００７１】
第２のバッファー層３３及び第３のバッファー層３４はともにＧａＡｓで形成されている。
【００７２】
図１５の積層体は、基板１１の上にバッファー層１２、第２の剥離層３１、バッファー層３３、ストッパ層１３、バッファー層３４、第１の剥離層１４、コンタクト層１５、クラッド層１６、活性層１７、クラッド層１８、コンタクト層１９を順にエピタキシャル成長させることにより得られる。
【００７３】
図１５に示す積層体を形成した後、第１の実施の形態について説明したのと同様に、エッチング溝２１を形成し、第１の剥離層１４を露出させる（図１６）。
エッチング溝２１は、少なくともＡｌＡｓ層１４を露出する深さとする。ここに示す図では、例えば、ストッパ層１３の表面に達する深さとする。
【００７４】
次に、第１の剥離層１４を弗酸でエッチング除去して、半導体薄膜２０を剥離する（図１７）。
【００７５】
次に、弗酸で第２の剥離層３１をエッチング除去し、ＧａＡｓバッファー層１２を露出させる（図１８）。弗酸による剥離層３１のエッチング除去の際は、エッチング液（弗酸）は、基板１１の周縁から中央に向けて第２の剥離層３１に沿って浸透する。
上記の第４の実施の形態でも上記第３の実施の形態と同様の効果が得られ、また同様の変形が可能である。
【００７６】
なお、第４の実施の形態では、第２のバッファー層あるいは第３のバッファー層を設けてからストッパ層、第１の剥離層を設けるようにしたので、第１の剥離層および半導体薄膜層の品質を向上させることができ、半導体薄膜の剥離界面の状態をよりよくすることができる。また、より品質の高い半導体素子が得られる。
【００７７】
第５の実施の形態
第１の実施の形態では、最初に図１に示す積層体を形成したが、代わりに図１９に示す積層体を形成することとしても良い。
この積層体は、半導体基板、例えばシリコン（Ｓｉ）基板４１と、その上に形成された、例えばＧａＡｓバッファー層１２と、その上に形成された例えばＡｌＡｓ剥離層１４と、その上に形成された例えばｎ型ＧａＡｓ下側コンタクト層１５と、その上に形成された例えばｎ型ＡｌｓＧａ１−ｓＡｓ下側クラッド層１６と、その上に形成された例えばｐ型ＡｌｔＧａ１−ｔＡｓ活性層１７と、その上に形成された例えばｐ型ＡｌｕＧａ１−ｕＡｓ上側クラッド層１８と、その上に形成された例えばｐ型ＧａＡｓ上側コンタクト層１９とを有する。
図１に対する図１９の違いは、ＧａＡｓ基板１１の代わりにシリコン（Ｓｉ）基板４１が用いられていること、ストッパ層１３が設けられていないことである。
【００７８】
図１９の積層体は、基板４１の上に、バッファー層１２、剥離層１４、コンタクト層１５、クラッド層１６、活性層１７、クラッド層１８、コンタクト層１９を順にエピタキシャル成長させることにより得られる。
【００７９】
本実施の形態のように、Ｓｉ基板４１上に化合物半導体の半導体薄膜を形成する場合には、半導体薄膜の欠陥密度を低減するため、バッファー層１２を比較的厚く形成する必要がある。
【００８０】
図１９の積層体を形成した後、第１の実施の形態について説明したのと同様にして、エッチング溝２１を形成して剥離層１４を露出させる（図２０）。
エッチング溝２１はＧａＡｓバッファー層１２の途中までとする。
エッチング液としては、半導体薄膜２０、ＡｌＡｓ層１４、バッファー層１２をエッチングできるもの、例えば燐酸過水（燐酸＋過酸化水素水＋純水）を用いる。
【００８１】
その後、例えば１０％の弗酸によって剥離層１４をエッチング除去し、半導体薄膜２０を基板４１から分離する（図２１）。
【００８２】
その後、Ｓｉ基板４１はエッチングされないエッチング液、例えば、燐酸過水を用いて、バッファー層１２を選択的にエッチング除去する。
その結果、表面が平坦なＳｉ基板４１が得られる（図２１）。
このＳｉ基板４１は平坦な表面を有するものであり、再利用することができる。
【００８３】
なお、上記の例では、図２０に示すように、エッチング溝２１をバッファー層１２の途中までとしたが、本実施の形態ではバッファー層１２が比較的厚いのでエッチング時間等の制御を正確に行なわなくても、エッチングの進行をバッファー層１２の途中で止めることができる。
【００８４】
第５の実施の形態では、Ｓｉ基板４１を使用したもので、基板４１上の半導体薄膜にエッチング溝２１を設け、個別半導体薄膜領域に細分化しても、エッチング溝２１はＳｉ基板４１を侵食することがなく、半導体薄膜２０剥離後に平坦なＳｉ基板４１を得ることができる。
【００８５】
なお、第１及び第２の実施の形態（図１乃至図８）について述べた変形のいくつかは、他の実施の形態にも適用可能である。
【００８６】
例えば、第１及び第２の実施の形態（図１乃至図８）について述べたように、第３及び第４の実施の形態（図９乃至図１８）においても、基板１１は、ＧａＡｓ基板に限定されず、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰストッパ層１３と選択的なエッチングが可能なものであれば、他の材料の基板であっても良い。
【００８７】
また、第１、第２及び第３の実施の形態（図１乃至図１４）について述べたように、第４及び第５の実施の形態（図５乃至図２１の実施の形態）においても、バッファー層１２を省略しても良い。
また、第４の実施の形態で、第２のバッファー層３３を省略してもよい。
【００８８】
なおまた、上記の各実施の形態では、剥離層１４として、ＡｌＡｓで形成されたものを用いているが、剥離層１４の材料は、半導体薄膜２０を構成する層と格子整合する材料であって、半導体薄膜２０を構成する層に対するエッチング速度が低いエッチング液で高速にエッチングされる材料であれば、他の材料であっても良い。
例えば、ＡｌＡｓの代りに、ＡｌｐＧａ１−ｐＡｓ（１＞ｐ＞０）を用いることができる
なお、ＡｌＡｓは、ｐが１≧ｐ＞０の範囲の値をとり得るとすれば、ＡｌｐＧａ１−ｐＡｓ（１≧ｐ＞０）でｐ＝１とした場合と考えることもできる。
ただし、選択的エッチングのため、半導体薄膜２０の下側クラッド層１６、活性層１７、上側クラッド層１８を構成するＡｌＧａＡｓよりもＡｌの組成比を高くすることが必要である。即ち、半導体薄膜２０の下側クラッド層１６、活性層１７、上側クラッド層１８の材料をＡｌｚＧａ１−ｚＡｓで表す（下側クラッド層１６についてはｚ＝ｓ、活性層１７についてはｚ＝ｔ、上側クラッド層１８についてはｚ＝ｕ）とするとき、
ｚ＜ｐ
を満たすことが必要である。
【００８９】
さらに、図９乃至図１４の実施の形態、及び図１５乃至図１８の実施の形態においては、
第２の剥離層の組成をＡｌｑＧａ１−ｑＡｓ（１＞ｑ＞０）で表すとき、
ｚ＜ｑ
を満たすことが必要である。第１の剥離層のエッチングの際に第２の剥離層の大部分のエッチングが完了するためには、少なくとも以下のような条件とすることが望ましい。すなわち、ｐ＜ｑであることが望ましい。
さらに、第１の剥離層１４の層厚よりも第２の剥離層３１の層厚が大きいことが望ましい。
さらに、第２のエッチング液（弗酸）に対して、第１の剥離層１４のエッチング速度よりも第２の剥離層３１のエッチング速度が高いことが望ましい。
さらに、第１の剥離層１４のエッチング完了時間と第２の剥離層３１のエッチング完了時間をほぼ一致させて、１回のエッチングによって、第１の剥離層と第２の剥離層のエッチングを完了させることができる。
【００９０】
上記の点についてさらに詳しく説明する。
剥離層１４及び３１がＡｌＧａＡｓで構成されている場合、Ａｌの組成比が大きい程、第２のエッチング液として用いられる弗酸によるエッチング速度が高くなる。そのため、第１の剥離層１４のＡｌ組成比ｐ及び第２の剥離層３１のＡｌ組成比ｑが、
ｐ＜ｑ
を満たすようにすれば、第１の剥離層１４よりも第２の剥離層３１のエッチング速度を高くすることができる。
【００９１】
また、第１の剥離層１４はエッチング溝２１により個別の島状に分離された半導体薄膜２０の下に位置し、多数の溝２１に露出されているのに対し、第２の剥離層３１はエッチングストッパ層１３により被覆され、基板１１の縁部において露出されているに過ぎない。したがって、この状態で第１及び第２の剥離層１４及び３１をエッチングする場合には、弗酸が浸透しなければならない第１及び第２の剥離層１４及び３１の長さ（エッチング進行方向に沿う距離）Ｌ１及びＬ２は、
Ｌ２＞Ｌ１
の関係を有する。ここで第１及び第２の剥離層１４及び３１のエッチング速度をＳ１、Ｓ２とすると、第１及び第２の剥離層１４及び３１のエッチングに要する時間Ｔ１、Ｔ２はそれぞれ
Ｔ１＝Ｌ１／Ｓ１
Ｔ２＝Ｌ２／Ｓ２
となる。上記のように、Ｌ２＞Ｌ１の場合にはＳ２＞Ｓ１となるような条件、すなわち第１の剥離層１４に対して、第２の剥離層３１のエッチング速度が高い条件を選べば、Ｔ１とＴ２とがおよそ等しい結果を得ることができる。Ｔ１＝Ｔ２とすることができれば、第２のエッチング液による半導体薄膜２０の剥離工程において、半導体薄膜２０の剥離のみならず第２の剥離層の除去をほぼ同時に完了することができる。言い換えると、第１の剥離層１４のエッチング除去による半導体薄膜２０の剥離と第２の剥離層３１の除去を一度に行い略同時に完了することができる。
【００９２】
また、第１の剥離層１４よりも第２の剥離層３１を厚くすれば、第１の剥離層１４と第２の剥離層３１の材料が同じ場合、第２の剥離層３１の材料のエッチング速度Ｓ２は、第１の剥離層の材料のエッチング速度よりも速くなる。即ち、Ｓ２＞Ｓ１となる。したがって、上で説明したＡｌＧａＡｓのＡｌ組成比について
ｐ＜ｑ
とする場合と同じように、第１の剥離層のエッチング時間Ｔ１＝Ｌ１／Ｓ１と第２の剥離層のエッチング時間Ｔ２＝Ｌ２／Ｓ２を略同等となるようにすることができる。この結果、第２のエッチング液による半導体薄膜２０の剥離工程において、半導体薄膜２０の剥離のみならず第２の剥離層の除去を略同時に完了することが可能となる。言い換えると、第１の剥離層１４のエッチング除去による半導体薄膜２０の剥離と第２の剥離層３１の除去を一度に行い、略同時に完了することができる。
【００９３】
なお、上記のように、第１の剥離層１４のＡｌ組成比ｐよりも第２の剥離層３１のＡｌ組成比ｑを大きくする代わりに、ｐとｑとが互いに等しくないようにしてもよい。例えばｐ＞ｑとしてもよい。
また、上記のように、第１の剥離層１４の厚さよりも第２の剥離層３１を厚くする代わりに、第１の剥離層１４の厚さと第２の剥離層３１の厚さがが互いに等しくないようにしてもよい。例えば、第１の剥離層１４の厚さを第２の剥離層３１の厚さよりも厚くしても良い。このような場合（ｐ＞ｑや、第１の剥離層１４の厚さ＞第２の剥離層３１の厚さ、とした場合）には、第１の剥離層１４のエッチングの際に第２の剥離層３１のエッチングはほとんど進行せず、エッチングストッパ層１３を全面エッチング（ウエハ全体にわたり全面露出したエッチングストッパ層１３を全面同時にエッチング）した後、第２の剥離層３１を全面エッチング（ウエハ全面にわたり全面露出した第２の剥離層３１を全面同時にエッチング）することができる。
【００９４】
また、上記の各実施の形態では、エッチングストッパ層１３としてＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰで形成されたものを用いた。
そして、第１の実施の形態（図１乃至図４）に関して述べたように、第２乃至第４の実施の形態（図５乃至図１８）においても、基板１１がＧａＡｓである場合には、ＧａＡｓとの格子整合の観点からは、０．４８≦y≦０．５２であるのが望ましい。より具体的には、例えばｘ＝０、０．４８≦y≦０．５２である、ＧａｙＩｎ１−ｙＰ（０．４８≦y≦０．５２）であるのが望ましい。
しかし、エッチングストッパ層１３の材料は、半導体薄膜２０を構成する層と選択的なエッチングが可能なものであれば、他の材料であっても良い。例えば、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｓＰなどを用い得る。
【００９５】
さらにまた、第１及び第３の実施の形態では、エッチング時間を調整することにより、ＡｌＡｓ剥離層１４の途中でエッチングが終わるように、即ち、ＡｌＡｓ剥離層１４をその厚さ方向の一部のみ露出させるようにすることもできる。
【００９６】
また、上記の各実施の形態では、半導体薄膜２０がＬＥＤアレイとして用いられるものであるが、本発明は、これに限定されず、半導体薄膜がＬＥＤ以外の種々の素子や回路の形成に用いられる場合にも適用可能である。
【００９７】
【発明の効果】
以上のように、本発明によれば、基板を効率的に再利用することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。
【図２】 本発明の第１の実施の形態の製造方法において、溝を形成した状態を示す概略部分断面図である。
【図３】 本発明の第１の実施の形態の製造方法において、溝を形成した状態を示す概略部分斜視図である。
【図４】 本発明の第１の実施の形態の製造方法において、半導体薄膜を除去した状態を示す概略部分斜視図である。
【図５】 本発明の第２の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。
【図６】 本発明の第２の実施の形態の製造方法の一工程において、溝を形成した状態を示す概略部分断面図である。
【図７】 本発明の第２の実施の形態の製造方法において、半導体薄膜及びエッチングストッパ層を除去した状態を示す概略部分断面図である。
【図８】 本発明の第２の実施の形態の製造方法において、エッチングストッパ層から半導体薄膜を分離した状態を示す概略部分断面図である。
【図９】 本発明の第３の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。
【図１０】 本発明の第３の実施の形態の製造方法において、溝を形成した状態を示す概略部分断面図である。
【図１１】 本発明の第３の実施の形態の製造方法において、半導体薄膜を剥離した状態を示す概略部分断面図である。
【図１２】 本発明の第３の実施の形態の製造方法において、エッチングストッパ層を除去した状態を示す概略部分断面図である。
【図１３】 本発明の第３の実施の形態の製造方法において、剥離層を除去した状態を示す概略部分断面図である。
【図１４】 本発明の第３の実施の形態の変形例の製造方法において、エッチングストッパ層及び剥離層を除去した状態を示す概略部分断面図である。
【図１５】 本発明の第４の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。
【図１６】 本発明の第４の実施の形態の製造方法において、溝を形成した状態を示す概略部分断面図である。
【図１７】 本発明の第４の実施の形態の製造方法において、半導体薄膜を剥離した状態を示す概略部分断面図である。
【図１８】 本発明の第４の実施の形態の製造方法において、第２及び第３のバッファー層、並びにエッチングストッパ層を除去した状態を示す概略部分断面図である。
【図１９】 本発明の第５の実施の形態の製造方法において、半導体薄膜の積層構造を形成した状態を示す概略部分断面図である。
【図２０】 本発明の第５の実施の形態の製造方法において、溝を形成した状態を示す概略部分断面図である。
【図２１】 本発明の第５の実施の形態の製造方法において、半導体薄膜を剥離した状態を示す概略部分断面図である。
【図２２】 従来の半導体装置の製造方法の一工程における半導体装置の状態を示す概略部分断面図である。
【図２３】 従来の半導体装置の製造方法において、Ａｌ０．７Ｇａ０．３Ａｓ層をエッチングした状態を示す概略部分断面図である。
【図２４】 従来の半導体装置の製造方法において、溝により半導体薄膜を分割した状態を示す概略部平面図である。
【符号の説明】
１１ 基板、 １２ バッファー層、 １３ エッチングストッパ層、 １４ 剥離層、 １５ 下側コンタクト層、 １６ 下側クラッド層、 １７ 活性層、 １８ 上側クラッド層、 １９ 上側コンタクト層、 ２０ 半導体薄膜、 ２１ 溝、 ２４ 剥離層、 ３１ 剥離層、 ３３ バッファー層、 ３４ バッファー層、 ４１ 基板。
Claims (13)
- ＧａＡｓからなる基板と、
前記基板の上に形成され、Ａｌ ｑ Ｇａ １−ｑ Ａｓ（１≧ｑ≧０）で表される組成を有する第２の剥離層と、
前記第２の剥離層の上に形成され、（Ａｌ ｘ Ｇａ １−ｘ ） ｙ Ｉｎ １−ｙ Ｐ層（１≧ｘ≧０、１≧ｙ≧０）で表される組成を有するエッチングストッパ層と、
前記エッチングストッパ層の上に形成され、Ａｌ ｐ Ｇａ １−ｐ Ａｓ（１≧ｐ≧０）で表される組成を有する第１の剥離層と、
前記第１の剥離層上に形成された半導体薄膜とを有し、
前記半導体薄膜の各層が、Ａｌ ｚ Ｇａ １−ｚ Ａｓ（１≧ｚ≧０）で表される組成を有し、
前記半導体薄膜の各層のＡｌ組成比ｚ、第１の剥離層のＡｌ組成比ｐ、第２の剥離層のＡｌ組成比ｑについて、
ｚ＜ｐ、ｚ＜ｑである
ことを特徴とする積層体。 - 前記第１の剥離層のＡｌ組成比ｐと前記第２の剥離層のＡｌ組成比ｑとが互いに等しくないことを特徴とする請求項１に記載の積層体。
- 前記第１の剥離層の厚さと前記第２の剥離層の厚さとが互いに等しくないことを特徴とする請求項１に記載の積層体。
- 前記第１の剥離層のＡｌ組成比ｐと前記第２の剥離層のＡｌ組成比ｑについて、ｐ＜ｑであることを特徴とする請求項１に記載の積層体。
- 前記第１の剥離層と前記第２の剥離層がＡｌＡｓであることを特徴とする請求項１に記載の積層体。
- 前記第１の剥離層の層厚よりも前記第２の剥離層の層厚が大きいことを特徴とする請求項５に記載の積層体。
- 前記ストッパ層の組成（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰにおいて、ｘ＝０、０．４８≦ｙ≦０．５２である
ことを特徴とする請求項１に記載の積層体。 - 前記基板の上に形成された第１のバッファー層をさらに含み、
前記第２の剥離層は、前記第１のバッファー層の上に形成されており、
前記第２の剥離層の上に形成された第２のバッファー層をさらに含み、
前記ストッパ層は、前記第２のバッファー層の上に形成されており、
前記ストッパ層の上に形成された第３のバッファー層をさらに含み、
前記第１の剥離層は、前記第３のバッファー層の上に形成されている
ことを特徴とする請求項１に記載の積層体。 - 前記半導体薄膜が、下側コンタクト層と、その上に位置する下側クラッド層と、その上に位置する活性層と、その上に位置する上側クラッド層と、その上に位置する上側コンタクト層とを含むことを特徴とする請求項１乃至８のいずれかに記載の積層体。
- 前記半導体薄膜が、前記下側コンタクト層、前記下側クラッド層、前記活性層、前記上側クラッド層、及び前記上側コンタクト層を順にエピタキシャル成長させることにより形成されたものであることを特徴とする請求項９に記載の積層体。
- 請求項１乃至１０のいずれかに記載の積層体を用意する工程と、
前記半導体薄膜に半導体素子を形成する工程と、
第１のエッチング液を用いて前記半導体薄膜に溝を形成する工程と、
第２のエッチング液を用いて前記第１の剥離層を除去する工程と、
前記第１の剥離層を除去する工程の後に、前記第２の剥離層を除去する工程と
を有する半導体装置の製造方法。 - 前記第１の剥離層を除去する工程の後であって、かつ前記第２の剥離層を除去する工程の前に、前記ストッパ層を除去する工程をさらに有することを特徴とする請求項１１に記載の半導体装置の製造方法。
- 請求項８に記載の積層体を用意する工程と、
前記半導体薄膜に半導体素子を形成する工程と、
前記第１のエッチング液を用いて前記半導体薄膜に溝を形成する工程と、
前記第２のエッチング液を用いて前記第１の剥離層を除去する工程と、
前記第１の剥離層を除去する工程の後に、前記第２の剥離層を除去することにより、前記第３のバッファー層、前記ストッパ層、及び前記第２のバッファー層を前記基板から分離する工程と有する半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003180676A JP4315744B2 (ja) | 2003-06-25 | 2003-06-25 | 積層体及び半導体装置の製造方法 |
| TW93116795A TWI330412B (en) | 2003-06-25 | 2004-06-11 | Method for manufacturing semiconductor device |
| CN 200410061801 CN1577905B (zh) | 2003-06-25 | 2004-06-25 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003180676A JP4315744B2 (ja) | 2003-06-25 | 2003-06-25 | 積層体及び半導体装置の製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009027465A Division JP5394091B2 (ja) | 2009-02-09 | 2009-02-09 | 半導体装置の製造方法 |
| JP2009027497A Division JP2009105451A (ja) | 2009-02-09 | 2009-02-09 | 積層体及び半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005019590A JP2005019590A (ja) | 2005-01-20 |
| JP2005019590A5 JP2005019590A5 (ja) | 2006-04-06 |
| JP4315744B2 true JP4315744B2 (ja) | 2009-08-19 |
Family
ID=34181600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003180676A Expired - Fee Related JP4315744B2 (ja) | 2003-06-25 | 2003-06-25 | 積層体及び半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4315744B2 (ja) |
| CN (1) | CN1577905B (ja) |
| TW (1) | TWI330412B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4518886B2 (ja) * | 2004-09-09 | 2010-08-04 | シャープ株式会社 | 半導体素子の製造方法 |
| JP2008053250A (ja) * | 2006-08-22 | 2008-03-06 | Sony Corp | 半導体装置の製造方法 |
| JP5171016B2 (ja) | 2006-10-27 | 2013-03-27 | キヤノン株式会社 | 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ |
| JP2009260325A (ja) * | 2008-03-26 | 2009-11-05 | Univ Of Tokyo | 半導体基板、半導体基板の製造方法および半導体装置 |
| KR101714812B1 (ko) * | 2009-09-10 | 2017-03-22 | 더 리젠츠 오브 더 유니버시티 오브 미시간 | 에피택셜 리프트오프를 이용한 플렉시블 광기전 디바이스의 제조 방법 및 에피택셜 성장에 사용되는 성장 기판의 무결성의 보존 방법 |
| KR102009935B1 (ko) * | 2011-06-29 | 2019-08-12 | 더 리젠츠 오브 더 유니버시티 오브 미시간 | 에피텍셜 리프트 오프 후의 웨이퍼의 재사용을 위한 희생 에칭 보호 층 |
| TWI585990B (zh) * | 2011-08-26 | 2017-06-01 | 行政院原子能委員會核能研究所 | 用於光電元件之基板的剝離結構 |
| WO2016017762A1 (ja) * | 2014-07-30 | 2016-02-04 | 日産化学工業株式会社 | フッ酸エッチング用樹脂薄膜形成用組成物およびフッ酸エッチング用樹脂薄膜 |
| JP2018514083A (ja) | 2015-03-18 | 2018-05-31 | ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン | プレパターニングされたメサを経由する歪み緩和エピタキシャルリフトオフ |
| CN113169049B (zh) * | 2018-12-10 | 2022-07-05 | 株式会社菲尔尼克斯 | 半导体基板及其制造方法以及半导体元件的制造方法 |
| CN110600435A (zh) * | 2019-09-05 | 2019-12-20 | 方天琦 | 多层复合基板结构及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4883561A (en) * | 1988-03-29 | 1989-11-28 | Bell Communications Research, Inc. | Lift-off and subsequent bonding of epitaxial films |
| US5300788A (en) * | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
| DE19632627A1 (de) * | 1996-08-13 | 1998-02-19 | Siemens Ag | Verfahren zum Herstellen eines Licht aussendenden und/oder empfangenden Halbleiterkörpers |
| CN1142599C (zh) * | 2000-11-27 | 2004-03-17 | 国联光电科技股份有限公司 | 发光二极管及其制造方法 |
-
2003
- 2003-06-25 JP JP2003180676A patent/JP4315744B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-11 TW TW93116795A patent/TWI330412B/zh not_active IP Right Cessation
- 2004-06-25 CN CN 200410061801 patent/CN1577905B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI330412B (en) | 2010-09-11 |
| TW200503297A (en) | 2005-01-16 |
| JP2005019590A (ja) | 2005-01-20 |
| CN1577905A (zh) | 2005-02-09 |
| CN1577905B (zh) | 2010-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4827698B2 (ja) | 発光素子の形成方法 | |
| AU2006276661B2 (en) | Method for manufacturing photoelectric conversion element and the photoelectric conversion element | |
| JP5394091B2 (ja) | 半導体装置の製造方法 | |
| JP5313651B2 (ja) | 半導体素子の製造方法 | |
| JP4315744B2 (ja) | 積層体及び半導体装置の製造方法 | |
| US20140319557A1 (en) | Vertically structured group iii nitride semiconductor led chip and method for manufacturing the same | |
| JP2010093186A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
| US9184338B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8330036B1 (en) | Method of fabrication and structure for multi-junction solar cell formed upon separable substrate | |
| JP4136795B2 (ja) | 半導体装置の製造方法 | |
| JP4638000B2 (ja) | 半導体基板の製造方法 | |
| JP2009105451A (ja) | 積層体及び半導体装置の製造方法 | |
| JP4221818B2 (ja) | 光半導体素子の製造方法 | |
| JP4565320B2 (ja) | 発光素子の製造方法 | |
| TWI480928B (zh) | The manufacturing method of the semiconductor element and the epitaxial substrate used in the manufacturing method and the semi-finished product of the semiconductor device | |
| CN110534625B (zh) | 发光组件以及发光组件的制造方法 | |
| KR100586609B1 (ko) | 질화갈륨계 발광 소자의 제조 방법 | |
| JPH03191549A (ja) | Ｓｉ基板上化合物半導体装置の製造方法 | |
| KR101018244B1 (ko) | 질화물계 반도체 발광소자의 제조방법 | |
| KR100956202B1 (ko) | 수직형 발광소자의 제조 방법 | |
| TW202414515A (zh) | 微型led用接合型晶圓的製造方法 | |
| CN117352603A (zh) | 氮化镓发光二极管外延晶圆及其制备方法 | |
| KR960015785B1 (ko) | 재성장에 의한 이종접합 계면 형성방법 및 그를 이용한 다이오드 제조방법 | |
| CN116490984A (zh) | 用于制造半导体本体的方法和半导体装置 | |
| JP2011049565A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090519 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4315744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140529 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |