JP4827698B2 - 発光素子の形成方法 - Google Patents
発光素子の形成方法 Download PDFInfo
- Publication number
- JP4827698B2 JP4827698B2 JP2006310305A JP2006310305A JP4827698B2 JP 4827698 B2 JP4827698 B2 JP 4827698B2 JP 2006310305 A JP2006310305 A JP 2006310305A JP 2006310305 A JP2006310305 A JP 2006310305A JP 4827698 B2 JP4827698 B2 JP 4827698B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light emitting
- layer
- light
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims description 113
- 238000000926 separation method Methods 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 22
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 239000010931 gold Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000004064 recycling Methods 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- NLKNQRATVPKPDG-UHFFFAOYSA-M potassium iodide Substances [K+].[I-] NLKNQRATVPKPDG-UHFFFAOYSA-M 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、発光素子の形成方法に関し、特に、分離層で活性層を分離して基板に活性層を形成する発光素子の形成方法に関する。
分離層及び活性層を有する基板と支持基板を貼り合わせ、その後分離層より分離して活性層を支持基板に転写する技術はいくつか開示されている。例えば、特許文献１である。
しかしながら、上記の技術では、基板分離は分離層のエッチングによって行なわれる。そのため、基板スケール（通常は２インチφ以上を指す）で分離しようとすると、基板側面からのエッチングに頼る方法では膨大な時間を要してしまう。そのため、工業的に実用化した例はない。
そこでエッチングの領域を小さくする目的で、予め活性層を必要な（島状）領域にパターニングし、これを支持基板と貼り合わせた後に分離層からエッチング分離する方法がいくつか提案されている。例えば、特許文献２−６がある。
特開２００４−１４６５３７号公報
特開２００２−２９９５８９号公報
特開２００１−１５６４００号公報
特開２００２−１５９６５号公報
特開２００１−３６１３９号公報
特開２００５−１２０３４号公報
上記のような従来技術において基板スケールで分離を行なう理由の一つとして、高価な基板を再利用（リサイクル）することも重要な点である。
つまり分離層から分離することで基板が元の状態に戻り、これを洗浄などを行なった後に再び分離層、活性層を成長させるといった具合にリサイクルを行なうものである。
しかしながら、実際には、高温での膜成長を何回も繰り返すと、熱による歪みが基板に蓄積され、非常に脆くなる欠点があり技術的には困難であった。
また、基板のコストもさることながら、エピ成長のコストも大きいため、リサイクルの効果を半減させるものとなってしまっていた。
そこで、本発明は、従来の基板リサイクルに比べて熱歪による基板の劣化を抑制し、更に基板のリサイクルと同等の効果を有しながら、コスト的にも従来より安価な発光素子の形成方法を提供することを目的とする。
本発明は、上記課題を解決するための手段として、第１の基板に分離層、発光層の順に成長させ、前記分離層及び発光層を第２の基板に貼り合わせ、前記分離層を除去することで、前記発光層を前記第２の基板に形成する発光素子の形成方法において、前記第１の基板に成長させる分離層及び発光層を一組とし、該分離層及び発光層の組を複数組成長させ、最上層に存在する発光層を島状にパターニングした後に、前記第２の基板に貼り合わせ、前記島状にパターニングされた発光層に隣接する分離層をエッチングすることで、前記島状にパターニングされた発光層を前記第２の基板に形成することを特徴とする。
また、別の本発明は、第１の基板上に該第１の基板側から分離層と、発光層とをこの順に成膜し、該発光層が内側に位置するように、前記第１の基板と第２の基板に貼り合わせて貼り合わせ部材を形成し、前記分離層をエッチング除去することにより前記発光層を前記第２の基板に転写する発光素子の製造方法に関する。そして、以下の１）から３）の工程を有することを特徴とする。
１）前記第１の基板上の前記分離層と前記発光層とからなる組を１対として、この組をｎ回（ｎは２以上の自然数である。）繰り返して成膜する工程
２）最表面の発光層のみを複数の島状にパターニングした後で、前記第１の基板と前記第２の基板とを貼り合わせて貼り合わせ構造体を形成する工程
３）前記島状のパターニングが行われていることによって前記貼り合わせ構造体に形成されている空間に、エッチング液を浸透させて、前記分離層と前記エッチング液とを接触させて、前記島状の発光層を選択的に前記第２の基板に転写する工程。
２）最表面の発光層のみを複数の島状にパターニングした後で、前記第１の基板と前記第２の基板とを貼り合わせて貼り合わせ構造体を形成する工程
３）前記島状のパターニングが行われていることによって前記貼り合わせ構造体に形成されている空間に、エッチング液を浸透させて、前記分離層と前記エッチング液とを接触させて、前記島状の発光層を選択的に前記第２の基板に転写する工程。
本発明によれば、通常の膜転写及び基板リサイクルの方法より、低コストかつ低基板ストレス（高結晶品質に繋がる）を保った状態で基板をリサイクルするのと同等の効果が得られるようになる。
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
図１は、本発明の一実施形態としての発光素子の形成方法の工程を示す断面図である。
図１（ａ）において、まず層が形成される第１の基板１００について説明する。
本実施の形態では、分離層として、高選択エッチング特性のあるＡｌＡｓ（ＡｌＧａＡｓ）を用いるので、これらの層をエピタキシャル成長できる基板が必要である。例として、結晶格子定数が近いＧａＡｓ基板又はＧｅ基板があげられる。ＳｉはＧａＡｓに対して格子定数差が４％程度あるが、直接成長させることは可能である。したがって、Ｓｉ基板上にＧａＡｓ膜を成長させたものを第１の基板１００とすることも可能である。また、これらの基板に不純物がドーピングされていてもかまわない。
図１（ａ）において、第１の基板１００以外の箇所について説明する。
第１の基板１００上に分離層１０２及び活性層１０３をこの順で連続してエピタキシャル成長させる。
分離層１０２の材料は、ＡｌＡｓ又はＡｌ（ｘ）Ｇａ（１−ｘ）Ａｓ（ｘ≧０．７）であり、膜厚としては数十〜数百ｎｍが好ましい。
発光層となる活性層１０３の材料は、発光素子として化合物半導体層からなり、例えば、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＰ、ＩｎＧａＰ、ＡｌＩｎＧａＰなどである。また、活性層１０３中にｐｎ接合を有している。
なお、分離層１０２を形成する前段階として、バッファ層１０１を形成する場合があるが、これは任意である。バッファ層１０１は、結晶欠陥を低減させるなどの目的である。
成長方法は均一に成長できる方法であれば、特に限定されることはなく、ＭＯＣＶＤ法、ＭＢＥ法、ＬＰＥ法等のいずれの方法でもかまわない。
さらに、分離層１０２及び活性層１０３を一組として、複数組の分離層１０２及び活性層１０３を、連続的にｎ層まで成長させる。この際、分離層１０２の厚みを一定にする必要はない。上層になるに従って薄くすることも可能である。
これは分離層１０２をサイドエッチングする際に、膜厚が薄いほど、エッチング速度が大きいという特徴を考慮して、第１の基板１００外周部の下層部において無駄なエッチングを極力避けるための一手法である。
次に、図１（ｂ）に示すように、最上部の活性層１０３上に、光反射層１０４を形成する。
そして、光反射層１０４を島状に残すようなレジストパターニング１０５を形成する。
光反射層１０４の材料は形成する発光素子の波長に対する反射率が高い材料が好ましい。例えば、発光素子の材料がＧａＡｓ系で、発光波長が７５０〜８００ｎｍ程度であれば、Ａｕ（金）、Ａｇ（銀）、Ａｌ（アルミ）などが好ましい。もちろん、その他の光反射物質でもかまわない。
発光波長が３６０ｎｍ程度の青色系であれば、光反射層１０４の材料は、Ａｌなどが好ましい。
また、島状にした活性層１０３は、一つの島状の活性層１０３が一つの発光素子の発光層を構成するようにしてもよいし、複数の発光素子がアレイ状に含まれる領域になるようにしてもよい。その際、島状の活性層１０３の大きさは、後記する第２の基板１１０をダイシングする際のチップサイズと一致している。
光反射層１０４は必須ではなく、後記する第２の基板１１０側に形成されてもよい。また全くなくてもよい。
次いで、図１（ｃ）に示すように、光反射層１０４と最上部の活性層１０３を島状にエッチングし、最上部の分離層１０２の一部を露出させる。
図１（ｄ）に示すように、第１の基板１００と第２の基板１１０とを貼り合わせる。
第２の基板１１０の材質は任意であり、Ｓｉ基板のような半導体基板、導電性基板、絶縁性基板などどのような材質でもかまわない。
また、第２の基板１１０の表面に光反射層１０４を形成しておいてもかまわない。また、第１の基板１００及び第２の基板１１０の双方の表面に反射層１０４を形成しておき、反射層１０４同士を接合しても構わない。
第１の基板１００と第２の基板１１０の貼り合わせの方法としては、接合後に加熱する方法、加圧する方法、両方を使う方法などがある。減圧雰囲気中で貼り合わせるのも有効である。
貼り合わせの結果、その界面近傍にパターニング溝による空間１０６ができる。
図１（ｅ）は、各々の基板を分離した状態を示す図である。
この分離は、最上層の分離層１０２をエッチングすることによって行われる。
この際、エッチング液は島状の分離領域によってできた空間１０６に流入する。
そして、最上層の分離層１０２をエッチングし、結果として第１の基板１００と第２の基板１１０とを分離する。この際のエッチング液には、フッ酸溶液又は塩酸溶液などが使用可能である。
結果として、島状領域の活性層１０３が第２の基板１１０に転写される。
活性層１０３が転写された第２の基板１１０は、デバイスプロセスに移り、発光素子が形成される。
一方、最上層の活性層１０３及び分離層１０２を転写とエッチングにより失った第１の基板１００は、最表面が活性層１０３となり、図１（ａ）に示す工程に戻る。
活性層１０３及び分離層１０２を一対とした場合、これらが形成される数であるｎ回、以上の工程を繰り返すことにより、ｎ枚の発光素子が形成される基板が形成できる。
（第１の実施例）
図２を用いて、本発明の第１の実施例について説明する。
図２を用いて、本発明の第１の実施例について説明する。
まず、図２（ａ）に示すように、４インチＧａＡｓ基板２００上にＧａＡｓバッファ層２０１を２０ｎｍ、ｐ−ＡｌＡｓ層２０２（１）を１００ｎｍ、活性層２０３（１）を約２０００ｎｍ、ＭＯＣＶＤ法により成長させる。
活性層２０３（１）の詳細は以下の通りである。
即ちコンタクト層となるｐ−ＧａＡｓ：２０ｎｍ、ｐ側クラッド層となるｐ−Ａｌ0.4ＧａＡｓ：３５０ｎｍ、発光層となるｐ−Ａｌ0.13ＧａＡｓ：３００ｎｍ、ｎ側クラッド層となるｎ−Ａｌ0.23ＧａＡｓ：１３００ｎｍからなる。
即ちコンタクト層となるｐ−ＧａＡｓ：２０ｎｍ、ｐ側クラッド層となるｐ−Ａｌ0.4ＧａＡｓ：３５０ｎｍ、発光層となるｐ−Ａｌ0.13ＧａＡｓ：３００ｎｍ、ｎ側クラッド層となるｎ−Ａｌ0.23ＧａＡｓ：１３００ｎｍからなる。
次いで、図２（ｂ）に示すように、分離層２０２、活性層２０３と同じ層構成の分離層２０２（２）、活性層２０３（２）、分離層２０２（３）、活性層２０３（３）を順次連続的に成長させる。
図２（ｃ）に示すように、最表面の活性層２０３（３）上にスパッタ法でＡｕ（金）を７０ｎｍ成膜する。
その上にフォトリソグラフィー技術により２０μｍ×２０μｍの島状領域を、４２μｍ間隔で形成する。
ＡｕのエッチングはＩ２（ヨウ素）とＫＩ（ヨウ化カリウム）の混合液により、ウェットで行なう。レジストを除去した後、Ａｕをマスクとして活性層２０２（３）のエッチングを行なう。
条件は３０℃のＮＨ４ＯＨ:Ｈ２Ｏ２＝１:５０溶液とする。約３分で活性層２０２（３）でエッチングされ、分離層２０３（３）が露出する。
図２（ｃ）に示すように、第２の基板として４インチのシリコン基板２１０を用意し、その表面にスパッタ法によりＡｕ膜を７０ｎｍ形成する。
そしてパターニングされた第１の基板２００と第２の基板２１０のＡｕ面同士を貼り合わせる。
貼り合わせ条件としては、１×１０−２Ｐａの減圧雰囲気下で２００℃、５００ニュートン／４インチφの圧力の下で行なう。
図２（ｄ）に示すように、貼り合わせた基板を１０％フッ酸溶液に浸漬する。
フッ酸溶液は貼り合わせ面の空間２０６から進入し、分離層２０２（３）をエッチングする。その結果ＧａＡｓ基板（第１の基板）２００とシリコン基板（第２の基板）２１０は分離する。
シリコン基板２１０側には４２μｍ間隔のアレイ状に発光素子領域が並んだものが得られる。この基板は通常のＬＥＤプロセスに投入され、６００ｄｐｉ．の発光素子アレイが形成される。一方ＧａＡｓ基板側は最表面が平坦な活性層２０３（２）の状態となる。
更に上記の工程を更に２回繰り返すことにより、合計３枚の発光素子基板を得ることができる。
（第２の実施例）
図３を用いて第２の実施例を説明する。
図３を用いて第２の実施例を説明する。
第１の実施例と同様の基板を用意し、同じようにＡｕ膜を形成し、パターニングを行なう。ただし、パターニングする島状領域の面積は、８ｍｍ×０．５ｍｍの矩形とする。
後は第１の実施例と同様のプロセスを行ない、８ｍｍ×０．５ｍｍの発光素子領域をシリコン基板に転写する。
シリコン基板側はＬＥＤプロセスに投入され、そのプロセスの中で２０μｍ×２０μｍ、６００ｄｐｉの間隔で素子化される。
（第３の実施例）
第１の実施例と同様のことを行なうが、以下の項目を変更する。
第１の実施例と同様のことを行なうが、以下の項目を変更する。
第１の基板を８インチのＧｅ（ゲルマニウム）基板にする。第２の基板を８インチのシリコン基板にする。シリコン基板側には光反射層は施さない。
本発明は、発光素子の形成方法において利用可能であり、分離層で活性層を分離して基板に活性層を形成する発光素子の形成方法に利用可能である。
１００、２００ 第１の基板
１０１、２０１ バッファ層
１０２、２０２ 分離層
１０３、２０３ 活性層（発光層）
１０４、２０４ 光反射層
１０５、２０５ レジスト
１０６、２０６ エッチング溝
１１０、２１０ 第２の基板
１０１、２０１ バッファ層
１０２、２０２ 分離層
１０３、２０３ 活性層（発光層）
１０４、２０４ 光反射層
１０５、２０５ レジスト
１０６、２０６ エッチング溝
１１０、２１０ 第２の基板
Claims (12)
- 第１の基板に分離層、発光層の順に成長させ、前記分離層及び発光層を第２の基板に貼り合わせ、前記分離層を除去することで、前記発光層を前記第２の基板に形成する発光素子の形成方法において、
前記第１の基板に成長させる分離層及び発光層を一組とし、該分離層及び発光層の組を複数組成長させ、
最上層に存在する発光層を島状にパターニングした後に、前記第２の基板に貼り合わせ、
前記島状にパターニングされた発光層に隣接する分離層をエッチングすることで、前記島状にパターニングされた発光層を前記第２の基板に形成することを特徴とする発光素子の形成方法。 - 前記第２の基板は複数枚あり、前記発光層を複数枚の第２の基板に形成することを特徴とする請求項１記載の発光素子の形成方法。
- 前記最上層の発光層上に光反射層が形成されていることを特徴とする請求項１又は２記載の発光素子の形成方法。
- 前記第２の基板に光反射層が形成されていて、前記最上層の発光層は前記光反射層上に形成されることを特徴とする請求項１又は２記載の発光素子の形成方法。
- 前記第１の基板は、化合物半導体からなる基板であることを特徴とする請求項１から４のいずれか１項記載の発光素子の形成方法。
- 前記第２の基板は、シリコンからなる基板であることを特徴とする請求項１から４のいずれか１項記載の発光素子の形成方法。
- 前記分離層のエッチングはエッチング液を用いて行われることを特徴とする請求項１から６のいずれか１項記載の発光素子の形成方法。
- 前記エッチング液は、フッ酸又は塩酸溶液であることを特徴とする請求項７記載の発光素子の形成方法。
- 前記複数組の分離層及び発光層の膜厚は、上層になるに従って薄くなることを特徴とする請求項１から８のいずれか１項記載の発光素子の形成方法。
- 前記島状の発光層領域は、一つの前記島状の発光層領域が一つの発光素子の発光層を構成することを特徴とする請求項１から９のいずれか１項記載の発光素子の形成方法。
- 前記島状の発光層領域は、複数の発光素子の発光層をアレイ状に含まれるように形成され、前記第２の基板をダイシングする際のチップサイズと一致することを特徴とする請求項１から９のいずれか１項記載の発光素子の形成方法。
- 第１の基板上に該第１の基板側から分離層と、発光層とをこの順に成膜し、該発光層が内側に位置するように、前記第１の基板と第２の基板に貼り合わせて貼り合わせ部材を形成し、前記分離層をエッチング除去することにより前記発光層を前記第２の基板に転写する発光素子の製造方法であって、
前記第１の基板上の前記分離層と前記発光層とからなる組を１対として、この組をｎ回（ｎは２以上の自然数である。）繰り返して成膜し、
最表面の発光層のみを複数の島状にパターニングした後で、前記第１の基板と前記第２の基板とを貼り合わせて貼り合わせ構造体を形成し、
前記島状のパターニングが行われていることによって前記貼り合わせ構造体に形成されている空間に、エッチング液を浸透させて、前記分離層と前記エッチング液とを接触させて、前記島状の発光層を選択的に前記第２の基板に転写することを特徴とする発光素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006310305A JP4827698B2 (ja) | 2006-10-27 | 2006-11-16 | 発光素子の形成方法 |
| US11/874,452 US7550305B2 (en) | 2006-10-27 | 2007-10-18 | Method of forming light-emitting element |
| TW096139861A TWI357163B (en) | 2006-10-27 | 2007-10-24 | Method of forming light-emitting element |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006293306 | 2006-10-27 | ||
| JP2006293306 | 2006-10-27 | ||
| JP2006310305A JP4827698B2 (ja) | 2006-10-27 | 2006-11-16 | 発光素子の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008135418A JP2008135418A (ja) | 2008-06-12 |
| JP4827698B2 true JP4827698B2 (ja) | 2011-11-30 |
Family
ID=39330708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006310305A Expired - Fee Related JP4827698B2 (ja) | 2006-10-27 | 2006-11-16 | 発光素子の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7550305B2 (ja) |
| JP (1) | JP4827698B2 (ja) |
| TW (1) | TWI357163B (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9404197B2 (en) | 2008-07-07 | 2016-08-02 | Soraa, Inc. | Large area, low-defect gallium-containing nitride crystals, method of making, and method of use |
| US8143148B1 (en) | 2008-07-14 | 2012-03-27 | Soraa, Inc. | Self-aligned multi-dielectric-layer lift off process for laser diode stripes |
| JP2010278274A (ja) * | 2009-05-29 | 2010-12-09 | Sony Corp | 発光ダイオードおよびその製造方法 |
| US8153475B1 (en) * | 2009-08-18 | 2012-04-10 | Sorra, Inc. | Back-end processes for substrates re-use |
| US8207554B2 (en) * | 2009-09-11 | 2012-06-26 | Soraa, Inc. | System and method for LED packaging |
| JP5590837B2 (ja) * | 2009-09-15 | 2014-09-17 | キヤノン株式会社 | 機能性領域の移設方法 |
| US9583678B2 (en) | 2009-09-18 | 2017-02-28 | Soraa, Inc. | High-performance LED fabrication |
| US8269245B1 (en) | 2009-10-30 | 2012-09-18 | Soraa, Inc. | Optical device with wavelength selective reflector |
| US10147850B1 (en) | 2010-02-03 | 2018-12-04 | Soraa, Inc. | System and method for providing color light sources in proximity to predetermined wavelength conversion structures |
| US8905588B2 (en) | 2010-02-03 | 2014-12-09 | Sorra, Inc. | System and method for providing color light sources in proximity to predetermined wavelength conversion structures |
| KR20120138805A (ko) * | 2010-03-12 | 2012-12-26 | 샤프 가부시키가이샤 | 발광 장치의 제조 방법, 발광 장치, 조명 장치, 백라이트, 액정 패널, 표시 장치, 표시 장치의 제조 방법, 표시 장치의 구동 방법 및 액정 표시 장치 |
| JP4848464B2 (ja) * | 2010-03-12 | 2011-12-28 | シャープ株式会社 | 発光装置の製造方法 |
| US8313964B2 (en) | 2010-06-18 | 2012-11-20 | Soraa, Inc. | Singulation method and resulting device of thick gallium and nitrogen containing substrates |
| EP2614518A4 (en) * | 2010-09-10 | 2016-02-10 | VerLASE TECHNOLOGIES LLC | METHODS OF MANUFACTURING OPTOELECTRONIC DEVICES USING SEMICONDUCTOR DONOR DETACHED LAYERS AND DEVICES MANUFACTURED THEREBY |
| US8803452B2 (en) | 2010-10-08 | 2014-08-12 | Soraa, Inc. | High intensity light source |
| US8541951B1 (en) | 2010-11-17 | 2013-09-24 | Soraa, Inc. | High temperature LED system using an AC power source |
| US8896235B1 (en) | 2010-11-17 | 2014-11-25 | Soraa, Inc. | High temperature LED system using an AC power source |
| US8597967B1 (en) | 2010-11-17 | 2013-12-03 | Soraa, Inc. | Method and system for dicing substrates containing gallium and nitrogen material |
| CN102157633B (zh) * | 2011-01-17 | 2013-01-16 | 苏州纳方科技发展有限公司 | Led外延芯片的分离方法 |
| US8525396B2 (en) * | 2011-02-11 | 2013-09-03 | Soraa, Inc. | Illumination source with direct die placement |
| US8618742B2 (en) * | 2011-02-11 | 2013-12-31 | Soraa, Inc. | Illumination source and manufacturing methods |
| US8643257B2 (en) | 2011-02-11 | 2014-02-04 | Soraa, Inc. | Illumination source with reduced inner core size |
| US8324835B2 (en) * | 2011-02-11 | 2012-12-04 | Soraa, Inc. | Modular LED lamp and manufacturing methods |
| US10036544B1 (en) | 2011-02-11 | 2018-07-31 | Soraa, Inc. | Illumination source with reduced weight |
| US8686431B2 (en) | 2011-08-22 | 2014-04-01 | Soraa, Inc. | Gallium and nitrogen containing trilateral configuration for optical devices |
| US9646827B1 (en) | 2011-08-23 | 2017-05-09 | Soraa, Inc. | Method for smoothing surface of a substrate containing gallium and nitrogen |
| US8884517B1 (en) | 2011-10-17 | 2014-11-11 | Soraa, Inc. | Illumination sources with thermally-isolated electronics |
| US8912025B2 (en) | 2011-11-23 | 2014-12-16 | Soraa, Inc. | Method for manufacture of bright GaN LEDs using a selective removal process |
| WO2014017063A1 (ja) * | 2012-07-24 | 2014-01-30 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法及び複合基板の製造方法 |
| CN103296155B (zh) * | 2013-06-06 | 2016-04-20 | 刘凤全 | 一种薄膜led外延芯片的制造方法 |
| US9368939B2 (en) | 2013-10-18 | 2016-06-14 | Soraa Laser Diode, Inc. | Manufacturable laser diode formed on C-plane gallium and nitrogen material |
| US9362715B2 (en) | 2014-02-10 | 2016-06-07 | Soraa Laser Diode, Inc | Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material |
| US9520697B2 (en) * | 2014-02-10 | 2016-12-13 | Soraa Laser Diode, Inc. | Manufacturable multi-emitter laser diode |
| US9871350B2 (en) | 2014-02-10 | 2018-01-16 | Soraa Laser Diode, Inc. | Manufacturable RGB laser diode source |
| CN104269480B (zh) * | 2014-10-22 | 2017-06-16 | 湘能华磊光电股份有限公司 | 一种led倒装芯片及其制作方法 |
| CN107624197A (zh) * | 2015-03-18 | 2018-01-23 | 密歇根大学董事会 | 通过预图案化台面进行的减轻应变的外延剥离 |
| FR3046879B1 (fr) * | 2016-01-20 | 2022-07-15 | Ulis | Procede de fabrication d'un detecteur de rayonnement electromagnetique a micro-encapsulation |
| US11476308B2 (en) | 2019-03-22 | 2022-10-18 | Nichia Corporation | Method for manufacturing image display device and image display device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4465745B2 (ja) | 1999-07-23 | 2010-05-19 | ソニー株式会社 | 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 |
| JP2001156400A (ja) | 1999-11-26 | 2001-06-08 | Kyocera Corp | 化合物半導体基板の形成方法 |
| JP4638000B2 (ja) | 2000-06-27 | 2011-02-23 | 京セラ株式会社 | 半導体基板の製造方法 |
| JP2002299589A (ja) | 2001-03-30 | 2002-10-11 | Toshiba Corp | 接着型半導体基板 |
| JP4108439B2 (ja) | 2002-10-23 | 2008-06-25 | 信越半導体株式会社 | 発光素子の製造方法及び発光素子 |
| JP4315742B2 (ja) | 2003-06-20 | 2009-08-19 | 株式会社沖データ | 半導体薄膜の製造方法及び半導体装置の製造方法 |
| JP4501412B2 (ja) * | 2003-11-11 | 2010-07-14 | セイコーエプソン株式会社 | 半導体素子、デバイス及び電子機器 |
| US7737629B2 (en) * | 2005-03-31 | 2010-06-15 | Seiko Epson Corporation | Light emitting device, method of manufacturing the same, and electronic apparatus |
| JP2007066775A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 有機ｅｌ素子の製造方法及び有機ｅｌ素子 |
| JP2008147608A (ja) * | 2006-10-27 | 2008-06-26 | Canon Inc | Ｌｅｄアレイの製造方法とｌｅｄアレイ、及びｌｅｄプリンタ |
-
2006
- 2006-11-16 JP JP2006310305A patent/JP4827698B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-18 US US11/874,452 patent/US7550305B2/en not_active Expired - Fee Related
- 2007-10-24 TW TW096139861A patent/TWI357163B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008135418A (ja) | 2008-06-12 |
| US20080102545A1 (en) | 2008-05-01 |
| TWI357163B (en) | 2012-01-21 |
| US7550305B2 (en) | 2009-06-23 |
| TW200834986A (en) | 2008-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4827698B2 (ja) | 発光素子の形成方法 | |
| JP4818732B2 (ja) | 窒化物半導体素子の製造方法 | |
| JP5415190B2 (ja) | 半導体装置、光プリントヘッド、及び画像形成装置 | |
| TWI395347B (zh) | 製造發光裝置之方法 | |
| JP4839478B2 (ja) | 垂直共振器型発光ダイオード及びその製造方法 | |
| JP6452651B2 (ja) | 半導体光デバイスの製造方法および半導体光デバイス | |
| CN101262118A (zh) | 半导体激光元件的制作方法和半导体激光元件 | |
| US20090239324A1 (en) | Method for manufacturing semiconductor device using separable support body | |
| KR102441461B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| TWI760434B (zh) | 發光元件及其製造方法 | |
| CN103165778A (zh) | 用于制造半导体发光元件的方法 | |
| JP2003338635A (ja) | 半導体素子の分離方法および転写方法 | |
| JP2019186539A (ja) | 半導体光デバイスの製造方法及び半導体光デバイスの中間体 | |
| KR101402440B1 (ko) | 수직형 발광다이오드 제조방법 | |
| US6927422B2 (en) | Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters | |
| JP5394091B2 (ja) | 半導体装置の製造方法 | |
| JP4315744B2 (ja) | 積層体及び半導体装置の製造方法 | |
| JP4638000B2 (ja) | 半導体基板の製造方法 | |
| TW201727939A (zh) | 發光元件及製造方法 | |
| JP4827655B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2014532307A (ja) | エピタキシャルリフトオフによって製造される発光ダイオード | |
| JP6507947B2 (ja) | 発光素子の製造方法 | |
| WO2020095610A1 (ja) | 発光素子用半導体基板の製造方法及び発光素子の製造方法 | |
| JP2019071473A (ja) | 発光素子 | |
| JP7363193B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090324 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091106 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110913 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |