JP4465745B2 - 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 - Google Patents
半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 Download PDFInfo
- Publication number
- JP4465745B2 JP4465745B2 JP20920299A JP20920299A JP4465745B2 JP 4465745 B2 JP4465745 B2 JP 4465745B2 JP 20920299 A JP20920299 A JP 20920299A JP 20920299 A JP20920299 A JP 20920299A JP 4465745 B2 JP4465745 B2 JP 4465745B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- growth
- semiconductor crystal
- separation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 333
- 239000000758 substrate Substances 0.000 title claims description 252
- 239000013078 crystal Substances 0.000 title claims description 190
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000000926 separation method Methods 0.000 claims description 171
- 238000005530 etching Methods 0.000 claims description 90
- 230000002265 prevention Effects 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 47
- 239000003795 chemical substances by application Substances 0.000 claims description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 150000001875 compounds Chemical class 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000011777 magnesium Substances 0.000 claims description 14
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 10
- 229910052749 magnesium Inorganic materials 0.000 claims description 10
- 229910021478 group 5 element Inorganic materials 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 claims description 8
- 229910052594 sapphire Inorganic materials 0.000 claims description 8
- 239000010980 sapphire Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 239000011572 manganese Substances 0.000 claims description 6
- 239000011669 selenium Substances 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- MNKMDLVKGZBOEW-UHFFFAOYSA-M lithium;3,4,5-trihydroxybenzoate Chemical compound [Li+].OC1=CC(C([O-])=O)=CC(O)=C1O MNKMDLVKGZBOEW-UHFFFAOYSA-M 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052596 spinel Inorganic materials 0.000 claims description 4
- 239000011029 spinel Substances 0.000 claims description 4
- 229910052714 tellurium Inorganic materials 0.000 claims description 4
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052790 beryllium Inorganic materials 0.000 claims description 3
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 3
- YQNQTEBHHUSESQ-UHFFFAOYSA-N lithium aluminate Chemical compound [Li+].[O-][Al]=O YQNQTEBHHUSESQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052753 mercury Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052711 selenium Inorganic materials 0.000 claims description 3
- 229910052717 sulfur Inorganic materials 0.000 claims description 3
- 239000011593 sulfur Substances 0.000 claims description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910021476 group 6 element Inorganic materials 0.000 claims description 2
- 239000006185 dispersion Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 497
- 239000010408 film Substances 0.000 description 103
- 239000012535 impurity Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 21
- 229910002601 GaN Inorganic materials 0.000 description 19
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 14
- 230000005669 field effect Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 239000000470 constituent Substances 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000005693 optoelectronics Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 238000005253 cladding Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 238000005275 alloying Methods 0.000 description 5
- 238000003776 cleavage reaction Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000007017 scission Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 4
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02642—Mask materials other than SiO2 or SiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
- H01L21/0265—Pendeoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0207—Substrates having a special shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0213—Sapphire, quartz or diamond based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Description
【０００１】
【発明の属する技術分野】
本発明は、基礎基板に分離層を介して半導体結晶層が形成された半導体積層基板および一対の対向面を有する半導体結晶基板、ならびにそれらを備えた半導体素子およびそれらの製造方法に関する。
【０００２】
【従来の技術】
ガリウムナイトライド（ＧａＮ）などのＩＩＩ−Ｖ族窒化物半導体は直接遷移型半導体であり、そのエネルギー幅は１．９ｅＶ〜６．２ｅＶにわたることから、可視領域から紫外線領域に及ぶ光素子を構成する材料として注目されている。また、ガリウムナイトライドの飽和速度および破壊電場は、飽和速度が約２．５×１０7 ｃｍ／ｓであり破壊電場が約５×１０6 Ｖ／ｃｍと他の電子材料に比べて大きく、高周波、大電力用の電子走行素子を構成する材料としても大きな可能性が認められている。
【０００３】
しかし、ＩＩＩ−Ｖ族窒化物半導体は融点が高く、また融点付近での窒素の蒸気圧が高いので、融液からバルク結晶を成長させることは極めて困難である。そのため、ＩＩＩ−Ｖ族窒化物半導体の結晶は、通常、サファイア，炭化ケイ素，スピネルあるいはリチウムガレートなどよりなる基礎基板の上にエピタキシャル成長させることにより得ている。ところが、これらの基礎基板の格子定数はＩＩＩ−Ｖ族窒化物半導体と異なっているので、これら基礎基板の上に成長させたＩＩＩ−Ｖ族窒化物半導体の結晶には多量の格子欠陥が発生してしまう。
【０００４】
そこで、近年では、例えば選択成長技術を利用することにより欠陥の低減する方法が用いられている（Y.Kato, J.Crystal Growth, 144(1994)133. 参照）。この方法は、例えば、基礎基板に成長させたＩＩＩ−Ｖ族窒化物半導体の薄膜の上に、開口を設けた二酸化ケイ素（ＳｉＯ2 ）あるいは窒化ケイ素（Ｓｉ3 Ｎ4 ）などよりなるマスク層を形成し、このマスク層の開口を介してＩＩＩ−Ｖ族窒化物半導体の結晶を成長させるものである。この方法によれば、マスク層の開口を介して結晶が横方向に成長することにより貫通転位の伝搬が遮断され、欠陥が低減される。これは、ガリウムヒ素（ＧａＡｓ）の結晶をシリコン（Ｓｉ）の基板上に成長させる際の技術を応用したものであり、ＩＩＩ−Ｖ族窒化物半導体の結晶成長においても高い効果が得られている。
【０００５】
しかし、このように欠陥の低減が図られてはいるものの、サファイアなどの基礎基板を用いた場合には次のような問題がある。例えば、サファイアの基礎基板であれば、まず、劈開が困難であるので、レーザを作製する場合などに光が射出する端面を劈開により再現性よく形成することができない。次に、絶縁性なので、２種の電極を同一側から取り出さなければならない。更に、熱伝導性が低いので、発光素子では活性層の温度上昇を、電子走行素子ではチャネル層の温度上昇を招いてしまい、素子の劣化を引き起こしてしまう。よって、これらの問題を解決するには、基礎基板は結晶を成長させる際にのみ用い、結晶を成長させた後は基礎基板を取り除くことが好ましい。
【０００６】
基礎基板を取り除く方法としては、例えば、機械的なラッピング法と化学的なエッチング法とがある。このうち機械的なラッピング法は、ＩＩＩ−Ｖ族窒化物半導体を成長させた基礎基板には反りが生じてしまっているので、大面積を維持した状態でのラッピングは難しく、現実的ではない。これに対して、化学的なエッチング法は機械ダメージもなく好ましい。例えば、エッチングにより基礎基板を分離する方法としては、基礎基板の上に酸化亜鉛（ＺｎＯ）あるいは酸化マグネシウム（ＭｇＯ）などの酸化物よりなるバッファ層を介してＩＩＩ−Ｖ族窒化物半導体を成長させ、このバッファ層をエッチングにより除去するものが提案されている（特開平７−１６５４９８号公報，特開平１０−１７８２０２号公報，特開平１１−３５３９７号公報参照）。
【０００７】
【発明が解決しようとする課題】
しかしながら、この方法では、単に酸化物のバッファ層を介してＩＩＩ−Ｖ族窒化物半導体を成長させたに過ぎないので、次のような理由により基礎基板を分離することができないという問題があった。まず第１に、酸化物のバッファ層が数１０ｎｍと薄い場合には、ＩＩＩ−Ｖ族窒化物半導体を成長させる際に消失してしまい、バッファ層の存在を認めることができない。第２に、たとえバッファ層が正常な酸化物として残っていたとしても、基礎基板周辺の側面にＩＩＩ−Ｖ族窒化物半導体が析出してバッファ層を覆ってしまうので、エッチング液をバッファ層に接触させることができず、エッチングすることができない。第３に、たとえエッチング液がバッファ層に接触したとしても、常識的なエッチング速度は数μｍ／分前後であり、かつエッチングに伴って溶解成分による粘性は増大するので、例えば２インチの基礎基板の中心近くまでエッチング液がしみ込んでいくには膨大な時間がかかる。実際には、数１００μｍ程度でエッチングは停止してしまい、基礎基板を分離することは難しい。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、エッチングにより容易に基礎基板を分離することができる半導体積層基板，半導体素子およびそれらの製造方法、ならびにそれにより得られた半導体結晶基板，半導体素子およびそれらの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による半導体積層基板は、基礎基板上に線状または島状に分散して形成された分離層と、前記分離層の上に形成されたバッファ層と、前記分離層およびバッファ層の側面に設けられた成長防止膜と、前記バッファ層の表面から結晶成長により成長した半導体結晶層と、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に設けられ、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔とを備えたものである。
【００１０】
本発明による半導体結晶基板は、基礎基板上に線状または島状に分散して形成された分離層と、前記分離層の上に形成されたバッファ層と、前記分離層およびバッファ層の側面に設けられた成長防止膜と、前記バッファ層の表面から結晶成長により成長した半導体結晶層と、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に設けられ、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔とを備えた半導体積層基板の、前記成長防止膜および前記分離層をエッチングすることにより前記基礎基板から分離されてなる半導体結晶基板であって、前記半導体結晶層と、前記半導体結晶層の一面に線状または島状に分散したバッファ層とを有するものである。
【００１１】
本発明による半導体素子は、半導体積層基板を備えたものであって、半導体積層基板を備えた半導体素子であって、前記半導体積層基板は、基礎基板上に線状または島状に分散して形成された分離層と、前記分離層の上に形成されたバッファ層と、前記分離層およびバッファ層の側面に設けられた成長防止膜と、前記バッファ層の表面から結晶成長により成長した半導体結晶層と、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に設けられ、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔とを有するものである。
【００１３】
本発明による半導体積層基板の製造方法は、基礎基板に分離層を介して半導体結晶層を有する半導体積層基板の製造方法であって、基礎基板上に線状または島状に分散した分離層を形成する工程と、前記分離層の上にバッファ層を形成する工程と、前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、前記バッファ層の表面からの結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程とを含むものである。
【００１４】
本発明による半導体結晶基板の製造方法は、基礎基板上に線状または島状に分散した分離層を形成する工程と、前記分離層の上にバッファ層を形成する工程と、前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、前記バッファ層の表面からの縦および横方向の結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程と、前記流通孔にエッング剤を流通させて前記成長防止膜および分離層をエッチングし、前記基礎基板から前記半導体結晶層を分離する工程とを含むものである。
【００１５】
本発明による半導体素子の製造方法は、基礎基板上に線状または島状に分散した分離層を形成する工程と、前記分離層の上にバッファ層を形成する工程と、前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、前記バッファ層の表面からの縦および横方向の結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程と、前記半導体結晶層上に半導体素子を形成する工程と、前記流通孔にエッング剤を流通させて前記成長防止膜および分離層をエッチングし、前記基礎基板から前記半導体素子が形成された半導体結晶層を分離する工程とを含むものである。
【００１６】
本発明による他の半導体素子の製造方法は、基礎基板上に線状または島状に分散した分離層を形成する工程と、前記分離層の上にバッファ層を形成する工程と、前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、前記バッファ層の表面からの縦および横方向の結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程と、前記流通孔にエッング剤を流通させて前記成長防止膜および分離層をエッチングし、前記基礎基板から前記半導体結晶層を分離して半導体結晶基板とする工程と、前記半導体結晶基板上に半導体素子を形成する工程と、を含むものである。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２９】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体積層基板１の構成を表すものである。この半導体積層基板１は、例えば、基礎基板１１の一面に、分離層１２およびバッファ層１３を基礎基板１１の側からこの順に介して、ＩＩＩ−Ｖ族窒化物半導体よりなる半導体結晶層１４が積層された構造を有している。ここにおいてＩＩＩ−Ｖ族窒化物半導体というのは、例えば、ガリウム（Ｇａ），アルミニウム（Ａｌ），ホウ素（Ｂ）およびインジウム（Ｉｎ）からなるＩＩＩ族元素群のうちの少なくとも１種と、窒素（Ｎ），リン（Ｐ）およびヒ素（Ａｓ）からなるＶ族元素群のうちの少なくとも窒素とを含むものである。
【００３０】
基礎基板１１は、分離層１２およびバッファ層１３を介して半導体結晶層１４を成長させるための土台となるものであり、例えば、サファイア，シリコン，スピネル，ネオジガレート，リチウムガレート，リチウムアルミネートあるいは酸化ケイ素などにより構成されている。ちなみに、例えば、ここにおいて基礎基板１１はサファイアにより構成されており、分離層１２などはＣ面またはａ面上に形成されている。
【００３１】
分離層１２は、基礎基板１１と半導体結晶層１４とを分離するためのものであると共に、ここではバッファ層１３を成長させる際の核となるものでもあり、低温で成長させた非晶質にちかい微結晶により構成されている。この分離層１２は、例えば、積層方向の厚さ（以下、単に厚さと言う）が約０．０３μｍであり、ＩＩＩ−Ｖ族化合物半導体およびＩＩ−ＶＩ族化合物半導体のうちの少なくとも１種により構成されている。ここにおいてＩＩＩ−Ｖ族化合物半導体というのは、例えば、上述したＩＩＩ族元素群のうちの少なくとも１種と、上述したＶ族元素群のうちの少なくとも１種とを含むものであり、ＩＩ−ＶＩ族化合物半導体というのは、例えば、亜鉛（Ｚｎ），マグネシウム（Ｍｇ），ベリリウム（Ｂｅ），カドミウム（Ｃｄ），マンガン（Ｍｎ）および水銀（Ｈｇ）からなるＩＩ族元素群のうちの少なくとも１種と、酸素（Ｏ），硫黄（Ｓ），セレン（Ｓｅ）およびテルル（Ｔｅ）からなるＶＩ族元素群のうちの少なくとも１種とを含むものである。
【００３２】
中でも、分離層１２を構成する材料としては、例えば、ＩＩＩ族元素のアルミニウムを含むＩＩＩ−Ｖ族化合物半導体が好ましい。アルカリ溶液により容易にエッチングすることができると共に、バッファ層１３を構成する半導体材料と同じＩＩＩ−Ｖ族化合物半導体なので、分離層１２とバッファ層１３とを同一装置内で連続成長させることが可能であり容易に製造できるからである。また、ＩＩＩ族元素におけるアルミニウムの組成比は大きい方がエッチング速度が速いので好ましく、特に、窒化アルミニウム（ＡｌＮ）は極めてエッチング速度が速いので（J.R.Mileham,Appl.Phys.Lett.,67(8),1119(1995). 参照）好ましい。
【００３３】
この他にも、分離層１２を構成する材料としては、例えば、酸化亜鉛，酸化マグネシウム，酸化カルシウム（ＣａＯ）あるいは酸化マンガン（ＭｎＯ）などの酸素をふくむＩＩ−ＶＩ族化合物半導体が好ましい。これらも容易に化学エッチングすることができるからである。但し、これらはバッファ層１３を構成する半導体材料とは異なるＩＩ−ＶＩ族化合物半導体であるので、これらにより分離層１２を構成する場合には分離層１２とバッファ層１３とを同一装置内で成長させることは難しい。すなわち、分離層１２を構成する材料としては、ＩＩＩ族元素のアルミニウムを含むＩＩＩ−Ｖ族化合物半導体の方がより好ましい。
【００３４】
なお、この分離層１２は、単層構造とされていてもよいが、異なる材料よりなる多層構造とされていてもよい。ちなみに、ここにおいて分離層１２は、例えば、窒化アルミニウムよりなる単層構造とされている。
【００３５】
また、この分離層１２は、例えば、数μｍから数１０μｍ幅の線状または島状に分散して数μｍの間隔で形成されている。ちなみに、ここでは、例えば、４μｍ幅の線状に分散して４μｍ間隔で形成されている。分離層１２の側面には、例えば厚さ約０．２μｍの成長防止膜１５が設けられており、分散して形成された分離層１２の間には、分離層１２をエッチングするエッチング剤が流通するための流通孔１６が成長防止膜１５を介してそれぞれ形成されている。流通孔１６の断面積は、エッチング剤が数ｃｍにわたって進入することができる程度とされることが好ましく、例えば、数μｍから数１０μｍとされている。
【００３６】
成長防止膜１５は、分離層１２の側面に半導体結晶層１４が形成されることを防止して流通孔１６を形成するためのものであり、例えば、酸化ケイ素，窒化ケイ素，酸化アルミニウムおよび高融点金属のうちの少なくとも１種により構成されている。高融点金属としては、タングステン（Ｗ）およびモリブデン（Ｍｏ）などが挙げられる。中でも、成長防止膜１５を構成する材料としてより好ましいのは、酸化ケイ素および窒化ケイ素などである。フッ化水素（ＨＦ）などにより容易にエッチングすることができるからである。
【００３７】
また、この成長防止膜１５は、単層構造とされていてもよいが、異なる材料よりなる多層構造とされていてもよい。ちなみに、ここにおいて成長防止膜１５は、例えば、酸化ケイ素よりなる単層構造とされている。
【００３８】
バッファ層１３は、半導体結晶層１４の結晶方位を規定するものであり、例えば、ＩＩＩ−Ｖ族化合物半導体により構成されている。但し、このバッファ層１３は、分離層１２の構成元素および半導体結晶層１４の構成元素のうちの少なくとも１種を含んで構成されることが好ましい。その様なバッファ層は半導体結晶層１４と同じ結晶形をもつことができるからである。なお、バッファ層１３は分離層１２と同一の材料により構成されていてもよく、分離層１２がエッチングにより除去される際に共に除去されてもよい。ちなみに、ここにおいてバッファ層１３は、例えば、ガリウムナイトライドにより構成されている。バッファ層１３の厚さは数μｍ程度で十分であり、ここでは、例えば、１．５μｍとされている。
【００３９】
このバッファ層１３は、また、分離層１２に対応して線状または島状に分散して形成されており、その側面には成長防止膜１５が設けられている。すなわち、分離層１２と同様に、分散して形成されたバッファ層１３の間には、流通孔１６が成長防止膜１５を介してそれぞれ形成されている。これにより、ここでは、流通孔１６の断面積について十分な大きさを確保できるようになっている。
【００４０】
半導体結晶層１４は、単層構造とされていても、多層構造とされていてもよく、例えば、ガリウムナイトライド，アルミニウムガリウムナイトライド（ＡｌＧａＮ）あるいはガリウムインジウムナイトライド（ＧａＩｎＮ）よりそれぞれなる層のうちの少なくとも１層を有していることが好ましい。また、半導体結晶層１４の厚さは、用途に応じて適宜に決定される。ちなみに、ここでは、例えば約１５μｍとされている。
【００４１】
このような構成を有する半導体積層基板１は、例えば、次のようにして製造することができる。
【００４２】
図２および図３はその製造方法における各工程を表すものである。まず、例えば、図２（Ａ）に示したように、サファイアよりなる基礎基板１１を用意し、水素（Ｈ2 ）ガス雰囲気中において、１０５０℃でクリーニングする。次いで、例えば、温度を５５０℃に下げ、基礎基板１１のＣ面に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法により、分離層１２を形成するための分離層用成長層２１を０．０３μｍの厚さで成長させる。続いて、例えば、温度を１０００℃に上げ、分離層１２の上に、同じくＭＯＣＶＤ法により、バッファ層１３を形成するためのバッファ層用成長層２２を１．５μｍの厚さで成長させる。そののち、例えば、バッファ層１３の上に、ＣＶＤ（Chemical Vapor Deposition ）法により、二酸化ケイ素膜２３を０．２μｍの厚さで形成する。
【００４３】
二酸化ケイ素膜２３を形成したのち、例えば、図２（Ｂ）に示したように、二酸化ケイ素膜２３の上にフォトレジスト膜２４を塗布形成し、バッファ層用成長層２２の外１に示した方向に４μｍ幅の線状のパターンを４μｍ間隔で形成する。そののち、このフォトレジスト膜２４をマスクとして、例えば、エッチング剤にフッ化水素を含む水溶液を用い、エッチングにより二酸化ケイ素膜２３を選択的に除去する。二酸化ケイ素膜２３を選択的に除去したのち、フォトレジスト膜２４を除去する。
【００４４】
【外１】
【００４５】
フォトレジスト膜２４を除去したのち、例えば、図３（Ａ）に示したように、二酸化ケイ素膜２３をマスクとして、エッチング剤に塩素系エッチングガスを用い、エッチングによりバッファ層用成長層２２および分離層用成長層２１を順次選択的に除去し、基礎基板１１を露出させる。これにより、線状に分散されたバッファ層１３および分離層１２がそれぞれ形成される。そののち、例えば、エッチング剤にフッ化水素を含む水溶液を用い、エッチングにより二酸化ケイ素膜２３を除去する。
【００４６】
二酸化ケイ素膜２３を除去したのち、例えば、図３（Ｂ）に示したように、バッファ層１３側の全面に、ＣＶＤ法により、成長防止膜１５を形成するための成長防止膜用形成膜２５を０．２μｍの厚さで形成する。そののち、例えば、図３（Ｃ）に示したように、反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）法により、基礎基板１１に対してほぼ垂直にエッチングをし、成長防止膜用形成膜２５を選択的に除去する。これにより、バッファ層１３の上面は露出され、バッファ層１３の側面の少なくとも一部および分離層１２の側面に成長防止膜１５が形成される。
【００４７】
成長防止膜１５を形成したのち、例えば、バッファ層１３の上に、ＭＯＣＶＤ法により、半導体結晶層１４を１５μｍの厚さで成長させる。その際、半導体結晶層１４は、露出されているバッファ層１３の面において成長を開始し、バッファ層１３の延長方向に対して垂直な方向である外２に示した方向にも成長して合体し、平坦面が形成される。ちなみに、成長防止膜１５で覆われているバッファ層１３の側面および分離層１２の側面には成長しない。すなわち、バッファ層１３の側面および分離層１２の側面には成長防止膜１５を介して流通孔１６が形成される。これにより、図１に示した半導体積層基板１が得られる。
【００４８】
【外２】
【００４９】
このようにして製造される半導体積層基板１は、例えば、次のようにして分離層１２をエッチングし半導体結晶層１４を基礎基板１１から分離して用いられる。
【００５０】
図４はこの半導体積層基板１について分離層１２をエッチングする際に用いるエッチング装置の構成を表すものである。このエッチング装置は、内部に半導体積層基板１を収納する容器３１を備えている。この容器３１にはバルブ３２を介して真空ポンプ３３が接続されており、容器３１の内部を減圧雰囲気とすることができるようになっている。この容器３１には、また、エッチング剤の収納部３４がバルブ３５を介して接続されていると共に、容器３１の内部からエッチング剤を排出するための排出口３６がバルブ３７を介して設けられている。更に、この容器３１は、加熱装置３８により加熱できるようになっている。
【００５１】
図５は半導体積層基板１を分離層１２において分離した状態を表すものである。まず、例えば、図４に示したエッチング装置を用い、半導体積層基板１を容器３１の内部に収納して真空ポンプ３３により容器３１の内部を減圧雰囲気としたのち、成長防止膜１５をエッチングするエッチング剤としてフッ化水素を含む水溶液を収納部３４から容器３１の内部に導入する。これにより、半導体積層基板１の流通孔１６にエッチング剤が進入する。ここでは、エッチング剤の導入に先立ち減圧雰囲気としているので、エッチング剤は流通孔１６内にガスと置換することなく、毛細管現象により簡単に進入する。なお、その際、エッチング剤を加熱しておくと更に効果的である。また、ここでは、分離層１２の側面およびバッファ層１３の側面にそれぞれ成長防止膜１５を介して流通孔１６が形成されているので、流通孔１６の断面積は十分な大きさとなっており、エッチング剤は容易に流通孔１６を流通する。
【００５２】
次いで、例えば、５０℃に加熱して１０分間放置することにより、成長防止膜１５を除去する。続いて、例えば、容器３１の内部のエッチング剤を排出口３６から排出したのち、１００℃に加熱すると共に、真空ポンプ３３により容器３１の内部を減圧雰囲気として乾燥させる。そののち、例えば、分離層１２をエッチングするエッチング剤としてアルカリ溶液を収納部３４から容器３１の内部に導入し、８０℃に加熱して２０分間放置する。これにより、流通孔１６にエッチング剤が進入して分離層１２が溶解され、図５に示したように、基礎基板１１と半導体結晶層１４とが分離される。ここにおいても、エッチング剤の導入に先立ち減圧雰囲気としているので、エッチング剤は上述したように簡単に流通孔１６内に進入する。この場合も、エッチング剤を加熱しておくと更に効果的である。また、ここでも、上述したように流通孔１６の断面積が十分な大きさとなっているので、エッチング剤は容易に流通孔１６を流通する。
【００５３】
更に、ここでは、分離層１２が線状または島状に分散して形成されており、流通孔１６が分離層１２の側面に成長防止膜１５を介して形成されているので、分離層１２の幅の分だけエッチングが進めば基礎基板１１は分離される。よって、エッチング速度が約数μｍ／分から数１０μｍ／分であるとすると、数μｍから数１０μｍの幅に形成された分離層１２は数分から数１０分でエッチングされ、極めて短い時間で基礎基板１１が分離される。なお、バッファ層１３の構成材料によっては、分離層１２と共にバッファ層１３も溶解する場合がある。
【００５４】
半導体積層基板１は、また、次のようにしても分離される。まず、例えば、図４に示したエッチング装置を用い、半導体積層基板１を容器３１の内部に収納して減圧雰囲気としたのち、成長防止膜１５および分離層１２をエッチングするエッチング剤としてアルカリ溶液を導入し、８０℃に加熱して６０分間放置する。これにより、成長防止膜１５および分離層１２が溶解し、図５に示したように、基礎基板１１と半導体結晶層１４とが分離される。この場合も、上述したように、エッチング剤は簡単に流通孔１６内に進入し、容易に流通する。また、上述したように、極めて短い時間で基礎基板１１が分離される。なお、この場合も、バッファ層１３の構成材料によっては、分離層１２と共にバッファ層１３も溶解する。
【００５５】
このようにして基礎基板１１から分離された半導体結晶層１４の方は、半導体結晶基板２として半導体素子に用いられる。なお、この半導体結晶基板２は、例えば、図５に示したように、一対の対向面を有する半導体結晶層１４の一面に、線状または島状に分散して設けられた凸状のバッファ層１３による凸部を有している。また、図示はしないが、分離層１２と共にバッファ層１３も溶解された場合には、一対の対向面を有する半導体結晶層１４の一面に、バッファ層１３が溶解したあとの凹部を線状または島状に分散して有している。
【００５６】
このように本実施の形態に係る半導体積層基板１によれば、分離層１２をエッチングするエッチング剤が流通するための流通孔１６を有するようにしたので、容易に分離層１２をエッチングすることができ、基礎基板１１を容易に分離することができる。すなわち、半導体結晶基板２を容易に得ることができる。よって、この半導体積層基板１または半導体結晶基板２を用いて半導体素子を形成すれば、劈開を利用することができると共に、電極を同一側から取り出す必要がなく、かつ放熱性を高めることができる。
【００５７】
また、流通孔１６を分離層１２の側面の少なくとも一部に成長防止膜１５を介して設けるようにしたので、分離層１２の側面に半導体結晶層１４が成長することを阻止することができ、流通孔１６を容易に形成することができる。また、エッチングしなければならない分離層１２の幅を狭くすることができ、分離層１２を容易にエッチングすることができると共に、エッチングに要する時間を短くすることができる。
【００５８】
更に、バッファ層１３の側面に成長防止膜１５を介して流通孔１６を設けるようにしたので、流通孔１６の断面積を十分に大きくすることができ、流通孔１６においてエッチング剤を容易に流通させることができる。すなわち、分離層１２を容易にエッチングすることができる。
【００５９】
加えて、本実施の形態に係る半導体積層基板の製造方法によれば、流通孔１６を形成する工程を含むようにしたので、半導体積層基板１および半導体結晶基板２を容易に製造することができる。
【００６０】
更にまた、本実施の形態に係る半導体積層基板の分離方法、すなわち、半導体結晶基板の製造方法によれば、減圧雰囲気としたのちに流通孔１６にエッング剤を流通させるようにしたので、流通孔１６にエッチング剤を簡単に進入させることができる。よって、容易に分離層１２をエッチングすることができる。
【００６１】
なお、この半導体積層基板１は、例えば、分離層１２において分離されるに先立ち、次のように半導体結晶層１４の側に素子構造が形成されて、半導体素子に用いられてもよい。
【００６２】
図６は半導体積層基板１を用いた光素子である発光素子の構成を表すものである。この発光素子は、半導体積層基板１の半導体結晶層１４側に、例えば、ｎ側コンタクト層４１，ｎ型クラッド層４２，第１のガイド層４３，発光層４４，劣化防止層４５，第２のガイド層４６，ｐ型クラッド層４７およびｐ側コンタクト層４８が順次積層された構成を有している。なお、この場合、例えば、半導体積層基板１のバッファ層１３および半導体結晶層１４は、ケイ素（Ｓｉ）などのｎ型不純物を添加したｎ型ＧａＮにより構成される。
【００６３】
ｎ側コンタクト層４１は、例えば、厚さが１μｍであり、ケイ素などのｎ型不純物を添加したｎ型ＧａＮにより構成されている。ｎ型クラッド層４２は、例えば、厚さが１．５μｍであり、ケイ素などのｎ型不純物を添加したｎ型Ａｌ0.07Ｇａ0.93Ｎ混晶により構成されている。第１のガイド層４３は、例えば、厚さが０．１μｍであり、ケイ素などのｎ型不純物を添加したｎ型ＧａＮにより構成されている。発光層４４は、例えば、不純物を添加しないundope−ＧａＩｎＮ混晶により構成されており、厚さ１０ｎｍのＧａ0.95Ｉｎ0.05Ｎ混晶よりなるバリア層と、厚さ３ｎｍのＧａ0.85Ｉｎ0.15Ｎ混晶よりなる井戸層とを５周期積層した構造を有している。
【００６４】
劣化防止層４５は、例えば、厚さが１０ｎｍであり、マグネシウム（Ｍｇ）などのｐ型不純物を添加したｐ型Ａｌ0.2 Ｇａ0.8 Ｎ混晶により構成されている。第２のガイド層４６は、例えば、厚さが０．１μｍであり、マグネシウムなどのｐ型不純物を添加したｐ型ＧａＮにより構成されている。ｐ型クラッド層４７は、例えば、厚さが１．５μｍであり、マグネシウムなどのｐ型不純物を添加したｐ型Ａｌ0.07Ｇａ0.93Ｎ混晶により構成されている。ｐ側コンタクト層４８は、例えば、厚さが０．２μｍであり、マグネシウムなどのｐ型不純物を添加したｐ型ＧａＮ混晶により構成されている。
【００６５】
この発光素子は、半導体積層基板１の半導体結晶層１４側に、例えば、ＭＯＣＶＤ法によりｎ側コンタクト層４１からｐ側コンタクト層４８までを順次積層することにより形成される。また、この発光素子は、例えば、上述のように分離層１２において基礎基板１１を分離したのち、所定の大きさに劈開して用いられる。
【００６６】
このように、この発光素子によれば、本実施の形態に係る半導体積層基板１を用いているので、容易に基礎基板１１を分離することができる。よって、劈開を利用して側面を形成することができると共に、電極を半導体結晶層１４側とｐ側コンタクト層４８側にそれぞれ設けることができ、容易に製造することができる。また、放熱性も高めることができ、発光層４４の温度上昇を抑制して素子の劣化を防止することができる。
【００６７】
なお、ここでは、半導体積層基板１の半導体結晶層１４側に素子構造を形成したのちに基礎基板１１を分離する場合について説明したが、例えば、半導体積層基板１を分離層１２において分離して半導体結晶基板２としたのち、この半導体結晶基板２の一面に素子構造を形成するようにしてもよい。
【００６８】
図７は半導体積層基板１を用いた電界効果素子の構成を表すものである。この電界効果素子は、半導体積層基板１の半導体結晶層１４側に、例えば、チャネル層５１，障壁層５２，キャリア供給層５３および障壁層５４が順次積層された構成を有している。なお、この場合、例えば、半導体積層基板１の半導体結晶層１４は、マグネシウムなどのｐ型不純物を５×１０17ｃｍ-2程度添加した高抵抗のｐ型ＧａＮにより構成される。
【００６９】
チャネル層５１は、例えば、厚さが０．５μｍであり、不純物を添加しないundope−ＧａＮにより構成されている。障壁層５２は、例えば、厚さが１０ｎｍであり、不純物を添加しないundope−Ａｌ0.15Ｇａ0.85Ｎにより構成されている。キャリア供給層５３は、例えば、厚さが２０ｎｍであり、ケイ素などのｎ型不純物を高濃度に３×１０18ｃｍ-2程度添加したｎ型Ａｌ0.15Ｇａ0.85Ｎにより構成されている。障壁層５４は、例えば、厚さが１０ｎｍであり、ケイ素などのｎ型不純物を低濃度に５×１０17ｃｍ-2程度添加したｎ型Ａｌ0.15Ｇａ0.85Ｎにより構成されている。
【００７０】
障壁層５４の表面には、互いに離間してソース電極５５およびドレイン電極５６が設けられると共に、それらの間にゲート電極５７が設けられている。ソース電極５５とチャネル層５１との間には、合金化により低抵抗化されたソース領域５８が設けられており、ドレイン電極５６とチャネル層５１との間には、同様に合金化により低抵抗化されたドレイン領域５９が設けられている。
【００７１】
この電界効果素子は、例えば、次のようにして形成される。まず、半導体積層基板１の半導体結晶層１４側に、例えば、ＭＯＣＶＤ法によりチャネル層５１から障壁層５４までを順次積層する。次いで、例えば、障壁層５４の上に、ソース電極５５およびドレイン電極５６をそれぞれ蒸着して形成し、加熱による合金化処理によりソース領域５８およびドレイン領域５９をそれぞれ形成する。続いて、障壁層５４の上に、ゲート電極５７を蒸着して形成する。これにより、図７に示した電界効果素子が得られる。
【００７２】
また、この電界効果素子は、例えば、上述のように分離層１２において基礎基板１１を分離したのち、所定の大きさに分離して用いられる。
【００７３】
このように、この電界効果素子によれば、本実施の形態に係る半導体積層基板１を用いているので、容易に基礎基板１１を分離することができる。よって、放熱性を高めることができ、チャネル層５１の温度上昇を抑制して素子の劣化を防止することができる。
【００７４】
なお、ここでは、半導体積層基板１の半導体結晶層１４側に素子構造を形成したのちに基礎基板１１を分離する場合について説明したが、例えば、半導体積層基板１を分離層１２において分離して半導体結晶基板２としたのち、この半導体結晶基板２の一面に素子構造を形成するようにしてもよい。
【００７５】
図８は半導体積層基板１を用いたバイポーラ電子素子の構成を表すものである。このバイポーラ電子素子は、半導体積層基板１の半導体結晶層１４側に、例えば、コレクタコンタクト層６１，コレクタ層６２，ベース層６３，エミッタ層６４およびエミッタコンタクト層６５が順次積層された構成を有している。なお、この場合、例えば、半導体積層基板１の半導体結晶層１４は、不純物を添加しないundope−ＧａＮにより構成されている。
【００７６】
コレクタコンタクト層６１は、例えば、厚さが２μｍであり、ケイ素などのｎ型不純物を高濃度に添加したｎ型ＧａＮにより構成されている。コレクタ層６２は、例えば、厚さが１μｍであり、ケイ素などのｎ型不純物を低濃度に添加したｎ型ＧａＮにより構成されている。ベース層６３は、例えば、厚さが０．３μｍであり、マグネシウムなどのｐ型不純物を添加したｐ型ＧａＩｎＮにより構成されている。エミッタ層６４は、例えば、厚さが０．３μｍであり、ケイ素などのｎ型不純物を低濃度に添加したｎ型ＡｌＧａＮにより構成されている。エミッタコンタクト層６５は、例えば、厚さが１μｍであり、ケイ素などのｎ型不純物を高濃度に添加したｎ型ＧａＮにより構成されている。
【００７７】
コレクタコンタクト層６１にはコレクタ電極６６が設けられ、ベース層６３にはベース電極６７が設けられ、エミッタコンタクト層６５にはエミッタ電極６８が設けられている。
【００７８】
このバイポーラ電子素子は、例えば、次のようにして形成される。まず、半導体積層基板１の半導体結晶層１４側に、例えば、ＭＯＣＶＤ法によりコレクタコンタクト層６１からエミッタコンタクト層６５までを順次積層する。次いで、例えば、エミッタコンタクト層６５およびエミッタ層６４を選択的に順次エッチングして、ベース層６３の一部を露出させる。続いて、例えば、エミッタコンタクト層６５からコレクタ層６２までを選択的に順次エッチングして、コレクタコンタクト層６１の一部を露出させる。そののち、コレクタ電極６６，ベース電極６７およびエミッタ電極６８をそれぞれ蒸着して形成する。これにより、図８に示したバイポーラ電子素子が得られる。
【００７９】
また、このバイポーラ電子素子は、例えば、上述のように分離層１２において基礎基板１１を分離したのち、所定の大きさに分離して用いられる。
【００８０】
このように、このバイポーラ電子素子によれば、本実施の形態に係る半導体積層基板１を用いているので、容易に基礎基板１１を分離することができる。よって、放熱性を高めることができ、ベース層６３の温度上昇を抑制して素子の劣化を防止することができる。
【００８１】
なお、ここでは、半導体積層基板１の半導体結晶層１４側に素子構造を形成したのちに基礎基板１１を分離する場合について説明したが、例えば、半導体積層基板１を分離層１２において分離して半導体結晶基板２としたのち、この半導体結晶基板２の一面に素子構造を形成するようにしてもよい。
【００８２】
図９は半導体積層基板１を用いた光電子素子の構成を表すものである。この光電子は、半導体積層基板１を分離層１２において分離した半導体結晶基板２に、光素子である光検出素子７０と、電界効果素子８０とが形成されている。なお、ここにおいて半導体結晶基板２の半導体結晶層１４は、例えば、マグネシウムなどのｐ型不純物を５×１０17ｃｍ-2程度添加した高抵抗のｐ型ＧａＮにより構成される。
【００８３】
光検出素子７０の形成領域では、例えば、半導体結晶基板２にチャネル層７１，undope−ＡｌＧａＮ層７２および高濃度ＡｌＧａＮ層７３が順次積層された構造を有している。高濃度ＡｌＧａＮ層７３の上には一対のショットキー電極７４，７５が離間してそれぞれ設けられており、その間の領域では高濃度ＡｌＧａＮ層７３およびundope−ＡｌＧａＮ層７２が除去され、チャネル層７１が露出されている。これにより、チャネル層７１にはキャリアがなくなり、光が照射されていない場合には高抵抗となるようになっている。また、一方のショットキー電極７５に隣接するように高濃度ＡｌＧａＮ層７３からチャネル層７１にかけて高抵抗層７６が形成されており、その表面にはニッケルよりなる薄膜抵抗７７が一方のショットキー電極７５と接続して形成されている。この薄膜抵抗７７は、電極７８およびビアホール９１に形成された配線９２を介して、半導体結晶基板２の裏面に形成された金属層９３と接続されている。
【００８４】
電界効果素子８０の形成領域では、例えば、半導体結晶基板２にチャネル層８１，障壁層８２，キャリア供給層８３が順次積層された構造を有している。キャリア供給層８３の上には、互いに離間してソース電極８４およびドレイン電極８５が設けられると共に、それらの間にゲート電極８６が設けられている。ソース電極８４およびドレイン電極８５とチャネル層８１とは、合金化によりオーミック接続されている。ソース電極８４は、配線９２を介して金属層９３と接続されている。また、ドレイン電極８５に隣接するようにキャリア供給層８３からチャネル層８１にかけて高抵抗層８７が形成されており、その表面にはニッケルよりなる薄膜抵抗８８がドレイン電極８５および電極８９とそれぞれ接続して形成されている。
【００８５】
なお、チャネル層７１，８１は、例えば、厚さが３μｍであり、不純物を添加しないundope−ＧａＮによりそれぞれ構成されている。undope−ＡｌＧａＮ層７２および障壁層８２は、例えば、厚さが１０ｎｍであり、不純物を添加しないundope−Ａｌ0.15Ｇａ0.85Ｎによりそれぞれ構成されている。高濃度ＡｌＧａＮ層７３およびキャリア供給層８３は、例えば、厚さが３０ｎｍであり、ケイ素などのｎ型不純物を高濃度に１×１０18ｃｍ-2程度添加したｎ型Ａｌ0.15Ｇａ0.85Ｎによりそれぞれ構成されている。光検出素子７０におけるショットキー電極７５と電界効果素子８０におけるゲート電極８６とは、図９に示していないが、配線により接続されている。すなわち、この光電子素子は、図１０に示したような回路構成となっている。
【００８６】
この光電子素子は、例えば、次のようにして形成される。まず、半導体積層基板１の半導体結晶層１４側に、例えば、ＭＯＣＶＤ法により、光検出素子７０の形成領域においてはチャネル層７１，undope−ＡｌＧａＮ層７２および高濃度ＡｌＧａＮ層７３を、電界効果素子８０の形成領域においてはチャネル層８１，障壁層８２およびキャリア供給層８３を同一工程においてそれぞれ形成する。次いで、例えば、ボロン（Ｂ）を選択的にイオン注入することにより高抵抗層７６，８７をそれぞれ形成する。続いて、例えば、薄膜抵抗７７，８８を蒸着により選択的にそれぞれ形成すると共に、電極７８，ソース電極８４，ドレイン電極８５および電極８９を蒸着により選択的にそれぞれ形成し、６００℃程度の加熱処理により合金化を行う。そののち、ショットキー電極７４，７５およびゲート電極８６を蒸着により選択的にそれぞれ形成する。
【００８７】
ショットキー電極７４，７５をそれぞれ形成したのち、例えば、それらの間の領域における高濃度ＡｌＧａＮ層７３およびundope−ＡｌＧａＮ層７２を、塩素系のエッチングガスを用いたドライエッチングにより選択的に除去する。そののち、例えば、塩素系のエッチングガスを用いたドライエッチングにより、光検出素子７０と電界効果素子８０との間の領域において高濃度ＡｌＧａＮ層７３およびキャリア供給層８３から半導体結晶層１４およびバッファ層１３までを選択的に除去し、ビアホール９１を形成する。ビアホール９１を形成したのち、その表面に金（Ａｕ）などを約１μｍの厚さで蒸着して配線９２を形成する。そののち、上述したようにして半導体積層基板１の分離層１２をエッチングし、基礎基板１１を分離する。基礎基板１１を分離したのち、半導体結晶層１４のバッファ層１３側（すなわち半導体結晶基板２のバッファ層１３側）に金などを約３０μｍの厚さでめっきする。これにより、図９に示した電界効果素子が得られる。
【００８８】
このように、この光電子素子によれば、本実施の形態に係る半導体積層基板１を用いているので、容易に基礎基板１１を分離することができる。よって、放熱性を高めることができ、チャネル層７１，８１の温度上昇を抑制して素子の劣化を防止することができる。また、半導体結晶基板２をラッピングにより薄膜化する必要がなく、更に、ビアホール９１を高濃度ＡｌＧａＮ層７３およびキャリア供給層８３の側から形成することができ、半導体結晶基板２の側からマスク工程を行う必要がなく、製造工程を簡素化することができる。
【００８９】
（第２の実施の形態）
図１１は本発明の第２の実施の形態に係る半導体積層基板１０１の構成を表すものである。この半導体積層基板１０１は、成長防止膜１１５および半導体結晶層１１４の構成が異なることを除き、第１の実施の形態と同一の構成を有している。よって、同一の構成要素には同一の符号を付すと共に、対応する構成要素には百の位を“１”に変更した符号を付し、ここではその詳細な説明を省略する。
【００９０】
成長防止膜１１５は、分離層１２およびバッファ層１３の側面からバッファ層１３の上面の一部までを覆うように形成されたことを除き、第１の実施の形態における成長防止膜１５と同一の構成を有している。ここでは、バッファ層１３の上面を約２μｍの幅で露出させるように形成されている。これにより、半導体結晶層１１４はバッファ層１３が露出されている上面の一部から成長するので、半導体結晶層１１４のバッファ層１３側の面にはバッファ層１３に対応して凸部が形成されている。他の半導体結晶層１４の構成は、第１の実施の形態における半導体結晶層１４と同一である。
【００９１】
この半導体積層基板１０１は、成長防止膜１１５を形成する工程が異なることを除き、第１の実施の形態と同様にして製造することができる。図１２はその製造工程を表すものである。
【００９２】
まず、例えば、図２（Ａ）から図３（Ｂ）に示したように、第１の実施の形態と同様にして、線状または島状に分散された分離層１２およびバッファ層１３をそれぞれ形成したのち、その上に、成長防止膜用形成膜２５を形成する。次いで、例えば、図１２に示したように、成長防止膜用形成膜２５の上にフォトレジスト膜２６を塗布形成し、バッファ層１３に対応させて開口２６ａを形成する。続いて、例えば、このフォトレジスト膜２６をマスクとして、エッチング剤にフッ化水素を含む水溶液を用い、エッチングにより成長防止膜用形成膜２５を選択的に除去する。これにより、成長防止膜１１５が形成され、バッファ層１３の上面の一部が露出される。
【００９３】
そののち、例えば、第１の実施の形態と同様にして、半導体結晶層１１４を成長させる。ここでは、成長防止膜１１５がバッファ層１３の上面の一部まで覆うように形成されていることを除き、第１の実施の形態と同一の構成を有しているので、第１の実施の形態と同様に、分離層１２およびバッファ層１３の側面には成長防止層１１５を介して流通孔１６が形成され、バッファ層１３の上には、半導体結晶層１１４が形成される。これにより、図１１に示した半導体積層基板１０１が得られる。
【００９４】
また、この半導体積層基板１０１は、第１の実施の形態と同様にして用いられる。図１３は半導体積層基板１０１を分離層１２において分離した状態を表すものである。このように、この半導体積層基板１０１においても、第１の実施の形態と同様にして分離層１２がエッチングされることにより、基礎基板１１が分離される。その際、バッファ層１３の構成材料によっては、バッファ層１３も分離層１２と共にエッチングされる場合もある。分離された半導体結晶層１４の方は、半導体結晶基板１０２として第１の実施の形態と同様にして用いられる。この半導体結晶基板１０２は、例えば、第１の実施の形態と同様に、一対の対向面を有する半導体結晶層１４の一面に、線状または島状に分散して設けられた凸状のバッファ層１３による凸部を有している。また、図示はしないが、分離層１２と共にバッファ層１３も溶解された場合には、一対の対向面を有する半導体結晶層１４の一面に、バッファ層１３が溶解した後に対応する位置に凸部を線状または島状に分散して有している。
【００９５】
このように本実施の形態に係る半導体積層基板１０１よれば、成長防止膜１１５を分離層１２およびバッファ層１３の側面からバッファ層１３の上面の一部にまでかかるように形成したことを除き、第１の実施の形態と同様に構成を有するようにしたので、第１の実施の形態と同一の効果を有する。
【００９６】
（第３の実施の形態）
図１４は本発明の第３の実施の形態に係る半導体積層基板２０１の構成を表すものである。この半導体積層基板２０１は、成長防止膜２１５の構成が異なることを除き、第１の実施の形態と同一の構成を有している。よって、同一の構成要素には同一の符号を付すと共に、対応する構成要素には百の位を“２”に変更した符号を付し、ここではその詳細な説明を省略する。
【００９７】
成長防止膜２１５は、分離層１２の側面およびバッファ層１３の側面の一部を覆うと共に、バッファ層１３の上面の少なくとも一部を覆うように形成されたことを除き、第１の実施の形態における成長防止膜１５と同一の構成を有している。なお、ここでは、バッファ層１３の側面の上側を約１μｍ露出させるように形成されている。これにより、半導体結晶層１４はバッファ層１３が露出されている部分、すなわち側面の一部から成長するようになっている。
【００９８】
この半導体積層基板２０１は、成長防止膜２１５を形成する工程が異なることを除き、第１の実施の形態と同様にして製造することができる。まず、例えば、図２（Ａ）から図３（Ｂ）に示したように、第１の実施の形態と同様にして、線状または島状に分散された分離層１２およびバッファ層１３をそれぞれ形成したのち、その上に、成長防止膜用形成膜２５を形成する。次いで、例えば、ＲＩＥ法により、基礎基板１１に対して約４５度の角度からエッチングをし、成長防止膜用形成膜２５を選択的に除去する。これにより、バッファ層１３の側面における上側の一部が露出され、バッファ層１３の上面および側面の下側ならびに分離層１２の側面に成長防止膜１５がそれぞれ形成される。
【００９９】
そののち、例えば、第１の実施の形態と同様にして、半導体結晶層１４を成長させる。ここでは、成長防止膜２１５がバッファ層１３の側面における上側の一部を残してバッファ層１３および分離層１２を覆うように形成されているので、露出されているバッファ層１３の側面の一部から半導体結晶層１４は横方向に成長し、バッファ層１３の上にも横方向に成長する。これにより、例えば、図１５に示したように、バッファ層１３の上に成長防止膜１５が形成されない第１の実施の形態の半導体積層基板１においては、バッファ層１３に存在する貫通転位Ｍがそのまま半導体結晶層１４に伝搬してしまうのに対して、本実施の形態では、図１６に示したように、バッファ層１３の上の成長防止膜２１５により貫通転位Ｍが遮断され、半導体結晶層１４には伝搬されない。よって、半導体結晶層１４の欠陥は低減される。
【０１００】
また、分離層１２の側面およびバッファ層１３の側面の一部には成長防止膜２１５が形成されているので、第１の実施の形態と同様に、分離層１２およびバッファ層１３の側面には成長防止層２１５を介して流通孔１６が形成される。これにより、図１４に示した半導体積層基板２０１が得られる。
【０１０１】
また、この半導体積層基板２０１は、第１の実施の形態と同様にして用いられる。図１７は半導体積層基板２０１を分離層１２において分離した状態を表すものである。このように、この半導体積層基板２０１においても、第１の実施の形態と同様にして分離層１２がエッチングされることにより、基礎基板１１が分離される。その際、バッファ層１３の構成材料によっては、バッファ層１３も分離層１２と共にエッチングされる場合もある。分離された半導体結晶層１４の方は、半導体結晶基板２０２として第１の実施の形態と同様にして用いられる。この半導体結晶基板２０２は、例えば、第１の実施の形態と同様に、一対の対向面を有する半導体結晶層１４の一面に、線状または島状に分散して設けられた凸状のバッファ層１３による凸部を有すると共に、半導体結晶膜１４とバッファ層１３との間の一部に成長防止膜２１５を有している。また、図示はしないが、分離層１２と共にバッファ層１３も溶解された場合には、一対の対向面を有する半導体結晶層１４の一面に、バッファ層１３および成長防止膜２１５が溶解したあとの凹部を線状または島状に分散して有している。
【０１０２】
このように本実施の形態に係る半導体積層基板２０１よれば、成長防止膜２１５を分離層１２の側面からバッファ層１３の側面の一部まで、およびバッファ層１３の上面の少なくとも一部に形成したことを除き、第１の実施の形態と同様に構成を有するようにしたので、第１の実施の形態における効果に加えて、更に、バッファ層１３からの貫通転位Ｍが半導体結晶層１４に伝搬することを防止でき、半導体結晶層１４の欠陥を低減することができる。よって、この半導体積層基板２０１および半導体結晶基板２０２を用いて半導体素子を形成すれば、欠陥が少ない高い特性を有するものを得ることができる。
【０１０３】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態においては、分離層１２を基礎基板１１に直接形成する場合について説明したが、基礎基板１１と分離層１２との間に他の半導体層が挿入されていてもよい。例えば、基礎基板１１に低温で成長させた非晶質に近い微結晶のＧａＮよりなる第１の下地層を形成し、この第１の下地層の上に高温で成長させたＧａＮよりなる第２の下地層を形成し、この第２の下地層の上に分離層１２を形成するようにしてもい。
【０１０４】
また、上記実施の形態においては、バッファ層１３も分離層１２と同様に線状または島状に分散して形成するようにしたが、バッファ層は半導体結晶層１４，１１４と同様に平板状に形成するようにしてもよく、また、形成しなくてもよい。この場合、例えば、分離層１２を厚く形成するか、あるいは上述したように分離層１２と基礎基板１１との間に下地層などを形成し、この下地層を分離層１２と同様に線状または島状に分散して形成するようにすれば、流通孔１６の断面積を十分に大きくすることができる。
【０１０５】
更に、上記実施の形態においては、分離層１２にバッファ層１３を成長させる際の核となる機能を持たせるようにしたが、そのような機能を兼ね備えている必要はない。
【０１０６】
加えて、上記実施の形態においては、具体的な構成を挙げて説明したが、本発明には、他の構成を備えるものであっても、分離層１２をエッチングするエッチング剤が流通するための流通孔１６を有していれば含まれる。また、各構成要素を構成する材料についても具体的な例を挙げて説明したが、本発明は、分離層１２を他の材料により構成したもの、あるいは半導体結晶層１４を他の半導体材料により構成したものなど、各構成要素を他の材料により構成したものについても広く適用される。
【０１０７】
更にまた、上記実施の形態においては、分離層１２，バッファ層１３，半導体結晶層１４，１１４および素子構造を形成するための半導体層をＭＯＣＶＤ法により形成する場合について説明したが、分子線エピタキシー（Molecular Beam Epitaxy；ＭＢＥ）法，有機金属分子線エピタキシー（Metal Organic Molecular Beam Epitaxy；ＭＯＭＢＥ）法あるいはハライド法などの他の気相成長法によりエピタキシャル成長させるようにしてもよい。なお、ハライド気相成長法とは、ハロゲンが輸送もしくは反応に寄与する気相成長法のことであり、ハイドライド気相成長法とも言う。
【０１０８】
加えてまた、上記実施の形態においては、半導体素子の構成について具体的に説明したが、本発明は、例えば、ｐ型とｎ型が逆に形成されても、他の半導体材料が用いられても、他の構造を有していてもよく、光素子，電界効果素子，バイポーラ電子素子あるいはこれらのうちの少なくとも２以上を含む光電子素子について広く適用することができる。
きる。
【０１０９】
【発明の効果】
以上説明したように本発明の半導体積層基板によれば、基礎基板と半導体結晶層と成長防止膜との間に、成長防止膜および分離層それぞれに対するエッチング剤が流通可能な流通孔を有するようにしたので、容易に分離層をエッチングすることができ、基礎基板を容易に分離することができる。よって、この半導体積層基板を用いて半導体素子を形成すれば、劈開を利用することができると共に、電極を同一側から取り出す必要がなく、かつ放熱性を高めることができるなどの効果を奏する。
また、流通孔を分離層およびバッファ層の側面に成長防止膜を介して設けるようにしたので、分離層およびバッファ層の側面に半導体結晶層が成長することを阻止することができ、流通孔を容易に形成することができるという効果を奏する。また、エッチングしなければならない分離層の幅を狭くすることができ、分離層を容易にエッチングすることができると共に、エッチングに要する時間を短くすることができるという効果も奏する。
【０１１３】
また、本発明の半導体結晶基板によれば、半導体結晶層の一面に線状または島状に分散した分離層を設けるようにしたので、この半導体結晶基板を用いて半導体素子を形成すれば、劈開を利用することができると共に、電極を同一側から取り出す必要がなく、かつ放熱性を高めることができるなどの効果を奏する。
【０１１４】
更にまた、本発明の半導体素子によれば、本発明の半導体積層基板または半導体結晶基板を備えているので、劈開を利用することができると共に、電極を同一側から取り出す必要がなく、かつ放熱性を高めることができるなどの効果を奏する。
【０１１５】
加えてまた、本発明の半導体積層基板の製造方法、半導体結晶基板の製造方法あるいは半導体素子の製造方法によれば、本発明の半導体積層基板，半導体結晶基板あるいは半導体素子を容易に実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体積層基板の構成を表す断面図である。
【図２】図１に示した半導体積層基板の製造方法における各工程を表す断面図である。
【図３】図２に続く各工程を表す断面図である。
【図４】図１に示した半導体積層基板の分離層をエッチングする際に用いられるエッチング装置の構成を表す部分断面図である。
【図５】図１に示した半導体積層基板を分離層において分離した状態を表す断面図である。
【図６】図１に示した半導体積層基板を用いた発光素子の構成を表す断面図である。
【図７】図１に示した半導体積層基板を用いた電界効果素子の構成を表す断面図である。
【図８】図１に示した半導体積層基板を用いたバイポーラ電子素子の構成を表す断面図である。
【図９】図１に示した半導体積層基板を用いた光電子素子の構成を表す断面図である。
【図１０】図９に示した光電子素子の回路構成を表す回路図である。
【図１１】本発明の第２の実施の形態に係る半導体積層基板の構成を表す断面図である。
【図１２】図１１に示した半導体積層基板の製造方法における一工程を表す断面図である。
【図１３】図１１に示した半導体積層基板を分離層において分離した状態を表す断面図である。
【図１４】本発明の第３の実施の形態に係る半導体積層基板の構成を表す断面図である。
【図１５】図１に示した半導体積層基板における貫通転位の状態を表す断面図である。
【図１６】図１４に示した半導体積層基板における貫通転位の状態を表す断面図である。
【図１７】図１４に示した半導体積層基板を分離層において分離した状態を表す断面図である。
【符号の説明】
１，１０１，２０１…半導体積層基板、２，１０２，２０２…半導体結晶基板１１…基礎基板、１２…分離層、１３…バッファ層、１４，１１４…半導体結晶層、１５，１１５，２１５…成長防止膜、１６…流通孔、２１…分離層用成長層、２２…バッファ層用成長層、２３…二酸化ケイ素膜、２４，２６…フォトレジスト膜、２５…成長防止膜用形成膜、３１…容器、３２，３５，３７…バルブ、３３…真空ポンプ、３４…収納部、３６…排出口、３８…加熱装置、４１…ｎ側コンタクト層、４２…ｎ型クラッド層、４３…第１のガイド層、４４…発光層、４５…劣化防止層、４６…第２のガイド層、４７…ｐ型クラッド層、４８…ｐ側コンタクト層、５１…チャネル層、５２，５４…障壁層、５３…キャリア供給層、５５…ソース電極、５６…ドレイン電極、５７…ゲート電極、５８…ソース領域、５９…ドレイン領域、６１…コレクタコンタクト層、６２…コレクタ層、６３…ベース層、６４…エミッタ層、６５…エミッタコンタクト層、６６…コレクタ電極、６７…ベース電極、６８…エミッタ電極、７０…光検出素子、７１…チャネル層、７２…undope−ＡｌＧａＮ層、７３…高濃度ＡｌＧａＮ層、７４，７５…ショットキー電極、７６…高抵抗層、７７…薄膜抵抗、７８…電極、８０…電界効果素子、８１…チャネル層、８２…障壁層、８３…キャリア供給層、８４…ソース電極、８５…ドレイン電極、８６…ゲート電極、８７…高抵抗層、８８…薄膜抵抗、９１…ビアホール、９２…配線、９３…金属層
【発明の属する技術分野】
本発明は、基礎基板に分離層を介して半導体結晶層が形成された半導体積層基板および一対の対向面を有する半導体結晶基板、ならびにそれらを備えた半導体素子およびそれらの製造方法に関する。
【０００２】
【従来の技術】
ガリウムナイトライド（ＧａＮ）などのＩＩＩ−Ｖ族窒化物半導体は直接遷移型半導体であり、そのエネルギー幅は１．９ｅＶ〜６．２ｅＶにわたることから、可視領域から紫外線領域に及ぶ光素子を構成する材料として注目されている。また、ガリウムナイトライドの飽和速度および破壊電場は、飽和速度が約２．５×１０7 ｃｍ／ｓであり破壊電場が約５×１０6 Ｖ／ｃｍと他の電子材料に比べて大きく、高周波、大電力用の電子走行素子を構成する材料としても大きな可能性が認められている。
【０００３】
しかし、ＩＩＩ−Ｖ族窒化物半導体は融点が高く、また融点付近での窒素の蒸気圧が高いので、融液からバルク結晶を成長させることは極めて困難である。そのため、ＩＩＩ−Ｖ族窒化物半導体の結晶は、通常、サファイア，炭化ケイ素，スピネルあるいはリチウムガレートなどよりなる基礎基板の上にエピタキシャル成長させることにより得ている。ところが、これらの基礎基板の格子定数はＩＩＩ−Ｖ族窒化物半導体と異なっているので、これら基礎基板の上に成長させたＩＩＩ−Ｖ族窒化物半導体の結晶には多量の格子欠陥が発生してしまう。
【０００４】
そこで、近年では、例えば選択成長技術を利用することにより欠陥の低減する方法が用いられている（Y.Kato, J.Crystal Growth, 144(1994)133. 参照）。この方法は、例えば、基礎基板に成長させたＩＩＩ−Ｖ族窒化物半導体の薄膜の上に、開口を設けた二酸化ケイ素（ＳｉＯ2 ）あるいは窒化ケイ素（Ｓｉ3 Ｎ4 ）などよりなるマスク層を形成し、このマスク層の開口を介してＩＩＩ−Ｖ族窒化物半導体の結晶を成長させるものである。この方法によれば、マスク層の開口を介して結晶が横方向に成長することにより貫通転位の伝搬が遮断され、欠陥が低減される。これは、ガリウムヒ素（ＧａＡｓ）の結晶をシリコン（Ｓｉ）の基板上に成長させる際の技術を応用したものであり、ＩＩＩ−Ｖ族窒化物半導体の結晶成長においても高い効果が得られている。
【０００５】
しかし、このように欠陥の低減が図られてはいるものの、サファイアなどの基礎基板を用いた場合には次のような問題がある。例えば、サファイアの基礎基板であれば、まず、劈開が困難であるので、レーザを作製する場合などに光が射出する端面を劈開により再現性よく形成することができない。次に、絶縁性なので、２種の電極を同一側から取り出さなければならない。更に、熱伝導性が低いので、発光素子では活性層の温度上昇を、電子走行素子ではチャネル層の温度上昇を招いてしまい、素子の劣化を引き起こしてしまう。よって、これらの問題を解決するには、基礎基板は結晶を成長させる際にのみ用い、結晶を成長させた後は基礎基板を取り除くことが好ましい。
【０００６】
基礎基板を取り除く方法としては、例えば、機械的なラッピング法と化学的なエッチング法とがある。このうち機械的なラッピング法は、ＩＩＩ−Ｖ族窒化物半導体を成長させた基礎基板には反りが生じてしまっているので、大面積を維持した状態でのラッピングは難しく、現実的ではない。これに対して、化学的なエッチング法は機械ダメージもなく好ましい。例えば、エッチングにより基礎基板を分離する方法としては、基礎基板の上に酸化亜鉛（ＺｎＯ）あるいは酸化マグネシウム（ＭｇＯ）などの酸化物よりなるバッファ層を介してＩＩＩ−Ｖ族窒化物半導体を成長させ、このバッファ層をエッチングにより除去するものが提案されている（特開平７−１６５４９８号公報，特開平１０−１７８２０２号公報，特開平１１−３５３９７号公報参照）。
【０００７】
【発明が解決しようとする課題】
しかしながら、この方法では、単に酸化物のバッファ層を介してＩＩＩ−Ｖ族窒化物半導体を成長させたに過ぎないので、次のような理由により基礎基板を分離することができないという問題があった。まず第１に、酸化物のバッファ層が数１０ｎｍと薄い場合には、ＩＩＩ−Ｖ族窒化物半導体を成長させる際に消失してしまい、バッファ層の存在を認めることができない。第２に、たとえバッファ層が正常な酸化物として残っていたとしても、基礎基板周辺の側面にＩＩＩ−Ｖ族窒化物半導体が析出してバッファ層を覆ってしまうので、エッチング液をバッファ層に接触させることができず、エッチングすることができない。第３に、たとえエッチング液がバッファ層に接触したとしても、常識的なエッチング速度は数μｍ／分前後であり、かつエッチングに伴って溶解成分による粘性は増大するので、例えば２インチの基礎基板の中心近くまでエッチング液がしみ込んでいくには膨大な時間がかかる。実際には、数１００μｍ程度でエッチングは停止してしまい、基礎基板を分離することは難しい。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、エッチングにより容易に基礎基板を分離することができる半導体積層基板，半導体素子およびそれらの製造方法、ならびにそれにより得られた半導体結晶基板，半導体素子およびそれらの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による半導体積層基板は、基礎基板上に線状または島状に分散して形成された分離層と、前記分離層の上に形成されたバッファ層と、前記分離層およびバッファ層の側面に設けられた成長防止膜と、前記バッファ層の表面から結晶成長により成長した半導体結晶層と、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に設けられ、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔とを備えたものである。
【００１０】
本発明による半導体結晶基板は、基礎基板上に線状または島状に分散して形成された分離層と、前記分離層の上に形成されたバッファ層と、前記分離層およびバッファ層の側面に設けられた成長防止膜と、前記バッファ層の表面から結晶成長により成長した半導体結晶層と、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に設けられ、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔とを備えた半導体積層基板の、前記成長防止膜および前記分離層をエッチングすることにより前記基礎基板から分離されてなる半導体結晶基板であって、前記半導体結晶層と、前記半導体結晶層の一面に線状または島状に分散したバッファ層とを有するものである。
【００１１】
本発明による半導体素子は、半導体積層基板を備えたものであって、半導体積層基板を備えた半導体素子であって、前記半導体積層基板は、基礎基板上に線状または島状に分散して形成された分離層と、前記分離層の上に形成されたバッファ層と、前記分離層およびバッファ層の側面に設けられた成長防止膜と、前記バッファ層の表面から結晶成長により成長した半導体結晶層と、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に設けられ、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔とを有するものである。
【００１３】
本発明による半導体積層基板の製造方法は、基礎基板に分離層を介して半導体結晶層を有する半導体積層基板の製造方法であって、基礎基板上に線状または島状に分散した分離層を形成する工程と、前記分離層の上にバッファ層を形成する工程と、前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、前記バッファ層の表面からの結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程とを含むものである。
【００１４】
本発明による半導体結晶基板の製造方法は、基礎基板上に線状または島状に分散した分離層を形成する工程と、前記分離層の上にバッファ層を形成する工程と、前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、前記バッファ層の表面からの縦および横方向の結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程と、前記流通孔にエッング剤を流通させて前記成長防止膜および分離層をエッチングし、前記基礎基板から前記半導体結晶層を分離する工程とを含むものである。
【００１５】
本発明による半導体素子の製造方法は、基礎基板上に線状または島状に分散した分離層を形成する工程と、前記分離層の上にバッファ層を形成する工程と、前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、前記バッファ層の表面からの縦および横方向の結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程と、前記半導体結晶層上に半導体素子を形成する工程と、前記流通孔にエッング剤を流通させて前記成長防止膜および分離層をエッチングし、前記基礎基板から前記半導体素子が形成された半導体結晶層を分離する工程とを含むものである。
【００１６】
本発明による他の半導体素子の製造方法は、基礎基板上に線状または島状に分散した分離層を形成する工程と、前記分離層の上にバッファ層を形成する工程と、前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、前記バッファ層の表面からの縦および横方向の結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程と、前記流通孔にエッング剤を流通させて前記成長防止膜および分離層をエッチングし、前記基礎基板から前記半導体結晶層を分離して半導体結晶基板とする工程と、前記半導体結晶基板上に半導体素子を形成する工程と、を含むものである。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２９】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体積層基板１の構成を表すものである。この半導体積層基板１は、例えば、基礎基板１１の一面に、分離層１２およびバッファ層１３を基礎基板１１の側からこの順に介して、ＩＩＩ−Ｖ族窒化物半導体よりなる半導体結晶層１４が積層された構造を有している。ここにおいてＩＩＩ−Ｖ族窒化物半導体というのは、例えば、ガリウム（Ｇａ），アルミニウム（Ａｌ），ホウ素（Ｂ）およびインジウム（Ｉｎ）からなるＩＩＩ族元素群のうちの少なくとも１種と、窒素（Ｎ），リン（Ｐ）およびヒ素（Ａｓ）からなるＶ族元素群のうちの少なくとも窒素とを含むものである。
【００３０】
基礎基板１１は、分離層１２およびバッファ層１３を介して半導体結晶層１４を成長させるための土台となるものであり、例えば、サファイア，シリコン，スピネル，ネオジガレート，リチウムガレート，リチウムアルミネートあるいは酸化ケイ素などにより構成されている。ちなみに、例えば、ここにおいて基礎基板１１はサファイアにより構成されており、分離層１２などはＣ面またはａ面上に形成されている。
【００３１】
分離層１２は、基礎基板１１と半導体結晶層１４とを分離するためのものであると共に、ここではバッファ層１３を成長させる際の核となるものでもあり、低温で成長させた非晶質にちかい微結晶により構成されている。この分離層１２は、例えば、積層方向の厚さ（以下、単に厚さと言う）が約０．０３μｍであり、ＩＩＩ−Ｖ族化合物半導体およびＩＩ−ＶＩ族化合物半導体のうちの少なくとも１種により構成されている。ここにおいてＩＩＩ−Ｖ族化合物半導体というのは、例えば、上述したＩＩＩ族元素群のうちの少なくとも１種と、上述したＶ族元素群のうちの少なくとも１種とを含むものであり、ＩＩ−ＶＩ族化合物半導体というのは、例えば、亜鉛（Ｚｎ），マグネシウム（Ｍｇ），ベリリウム（Ｂｅ），カドミウム（Ｃｄ），マンガン（Ｍｎ）および水銀（Ｈｇ）からなるＩＩ族元素群のうちの少なくとも１種と、酸素（Ｏ），硫黄（Ｓ），セレン（Ｓｅ）およびテルル（Ｔｅ）からなるＶＩ族元素群のうちの少なくとも１種とを含むものである。
【００３２】
中でも、分離層１２を構成する材料としては、例えば、ＩＩＩ族元素のアルミニウムを含むＩＩＩ−Ｖ族化合物半導体が好ましい。アルカリ溶液により容易にエッチングすることができると共に、バッファ層１３を構成する半導体材料と同じＩＩＩ−Ｖ族化合物半導体なので、分離層１２とバッファ層１３とを同一装置内で連続成長させることが可能であり容易に製造できるからである。また、ＩＩＩ族元素におけるアルミニウムの組成比は大きい方がエッチング速度が速いので好ましく、特に、窒化アルミニウム（ＡｌＮ）は極めてエッチング速度が速いので（J.R.Mileham,Appl.Phys.Lett.,67(8),1119(1995). 参照）好ましい。
【００３３】
この他にも、分離層１２を構成する材料としては、例えば、酸化亜鉛，酸化マグネシウム，酸化カルシウム（ＣａＯ）あるいは酸化マンガン（ＭｎＯ）などの酸素をふくむＩＩ−ＶＩ族化合物半導体が好ましい。これらも容易に化学エッチングすることができるからである。但し、これらはバッファ層１３を構成する半導体材料とは異なるＩＩ−ＶＩ族化合物半導体であるので、これらにより分離層１２を構成する場合には分離層１２とバッファ層１３とを同一装置内で成長させることは難しい。すなわち、分離層１２を構成する材料としては、ＩＩＩ族元素のアルミニウムを含むＩＩＩ−Ｖ族化合物半導体の方がより好ましい。
【００３４】
なお、この分離層１２は、単層構造とされていてもよいが、異なる材料よりなる多層構造とされていてもよい。ちなみに、ここにおいて分離層１２は、例えば、窒化アルミニウムよりなる単層構造とされている。
【００３５】
また、この分離層１２は、例えば、数μｍから数１０μｍ幅の線状または島状に分散して数μｍの間隔で形成されている。ちなみに、ここでは、例えば、４μｍ幅の線状に分散して４μｍ間隔で形成されている。分離層１２の側面には、例えば厚さ約０．２μｍの成長防止膜１５が設けられており、分散して形成された分離層１２の間には、分離層１２をエッチングするエッチング剤が流通するための流通孔１６が成長防止膜１５を介してそれぞれ形成されている。流通孔１６の断面積は、エッチング剤が数ｃｍにわたって進入することができる程度とされることが好ましく、例えば、数μｍから数１０μｍとされている。
【００３６】
成長防止膜１５は、分離層１２の側面に半導体結晶層１４が形成されることを防止して流通孔１６を形成するためのものであり、例えば、酸化ケイ素，窒化ケイ素，酸化アルミニウムおよび高融点金属のうちの少なくとも１種により構成されている。高融点金属としては、タングステン（Ｗ）およびモリブデン（Ｍｏ）などが挙げられる。中でも、成長防止膜１５を構成する材料としてより好ましいのは、酸化ケイ素および窒化ケイ素などである。フッ化水素（ＨＦ）などにより容易にエッチングすることができるからである。
【００３７】
また、この成長防止膜１５は、単層構造とされていてもよいが、異なる材料よりなる多層構造とされていてもよい。ちなみに、ここにおいて成長防止膜１５は、例えば、酸化ケイ素よりなる単層構造とされている。
【００３８】
バッファ層１３は、半導体結晶層１４の結晶方位を規定するものであり、例えば、ＩＩＩ−Ｖ族化合物半導体により構成されている。但し、このバッファ層１３は、分離層１２の構成元素および半導体結晶層１４の構成元素のうちの少なくとも１種を含んで構成されることが好ましい。その様なバッファ層は半導体結晶層１４と同じ結晶形をもつことができるからである。なお、バッファ層１３は分離層１２と同一の材料により構成されていてもよく、分離層１２がエッチングにより除去される際に共に除去されてもよい。ちなみに、ここにおいてバッファ層１３は、例えば、ガリウムナイトライドにより構成されている。バッファ層１３の厚さは数μｍ程度で十分であり、ここでは、例えば、１．５μｍとされている。
【００３９】
このバッファ層１３は、また、分離層１２に対応して線状または島状に分散して形成されており、その側面には成長防止膜１５が設けられている。すなわち、分離層１２と同様に、分散して形成されたバッファ層１３の間には、流通孔１６が成長防止膜１５を介してそれぞれ形成されている。これにより、ここでは、流通孔１６の断面積について十分な大きさを確保できるようになっている。
【００４０】
半導体結晶層１４は、単層構造とされていても、多層構造とされていてもよく、例えば、ガリウムナイトライド，アルミニウムガリウムナイトライド（ＡｌＧａＮ）あるいはガリウムインジウムナイトライド（ＧａＩｎＮ）よりそれぞれなる層のうちの少なくとも１層を有していることが好ましい。また、半導体結晶層１４の厚さは、用途に応じて適宜に決定される。ちなみに、ここでは、例えば約１５μｍとされている。
【００４１】
このような構成を有する半導体積層基板１は、例えば、次のようにして製造することができる。
【００４２】
図２および図３はその製造方法における各工程を表すものである。まず、例えば、図２（Ａ）に示したように、サファイアよりなる基礎基板１１を用意し、水素（Ｈ2 ）ガス雰囲気中において、１０５０℃でクリーニングする。次いで、例えば、温度を５５０℃に下げ、基礎基板１１のＣ面に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法により、分離層１２を形成するための分離層用成長層２１を０．０３μｍの厚さで成長させる。続いて、例えば、温度を１０００℃に上げ、分離層１２の上に、同じくＭＯＣＶＤ法により、バッファ層１３を形成するためのバッファ層用成長層２２を１．５μｍの厚さで成長させる。そののち、例えば、バッファ層１３の上に、ＣＶＤ（Chemical Vapor Deposition ）法により、二酸化ケイ素膜２３を０．２μｍの厚さで形成する。
【００４３】
二酸化ケイ素膜２３を形成したのち、例えば、図２（Ｂ）に示したように、二酸化ケイ素膜２３の上にフォトレジスト膜２４を塗布形成し、バッファ層用成長層２２の外１に示した方向に４μｍ幅の線状のパターンを４μｍ間隔で形成する。そののち、このフォトレジスト膜２４をマスクとして、例えば、エッチング剤にフッ化水素を含む水溶液を用い、エッチングにより二酸化ケイ素膜２３を選択的に除去する。二酸化ケイ素膜２３を選択的に除去したのち、フォトレジスト膜２４を除去する。
【００４４】
【外１】
フォトレジスト膜２４を除去したのち、例えば、図３（Ａ）に示したように、二酸化ケイ素膜２３をマスクとして、エッチング剤に塩素系エッチングガスを用い、エッチングによりバッファ層用成長層２２および分離層用成長層２１を順次選択的に除去し、基礎基板１１を露出させる。これにより、線状に分散されたバッファ層１３および分離層１２がそれぞれ形成される。そののち、例えば、エッチング剤にフッ化水素を含む水溶液を用い、エッチングにより二酸化ケイ素膜２３を除去する。
【００４６】
二酸化ケイ素膜２３を除去したのち、例えば、図３（Ｂ）に示したように、バッファ層１３側の全面に、ＣＶＤ法により、成長防止膜１５を形成するための成長防止膜用形成膜２５を０．２μｍの厚さで形成する。そののち、例えば、図３（Ｃ）に示したように、反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）法により、基礎基板１１に対してほぼ垂直にエッチングをし、成長防止膜用形成膜２５を選択的に除去する。これにより、バッファ層１３の上面は露出され、バッファ層１３の側面の少なくとも一部および分離層１２の側面に成長防止膜１５が形成される。
【００４７】
成長防止膜１５を形成したのち、例えば、バッファ層１３の上に、ＭＯＣＶＤ法により、半導体結晶層１４を１５μｍの厚さで成長させる。その際、半導体結晶層１４は、露出されているバッファ層１３の面において成長を開始し、バッファ層１３の延長方向に対して垂直な方向である外２に示した方向にも成長して合体し、平坦面が形成される。ちなみに、成長防止膜１５で覆われているバッファ層１３の側面および分離層１２の側面には成長しない。すなわち、バッファ層１３の側面および分離層１２の側面には成長防止膜１５を介して流通孔１６が形成される。これにより、図１に示した半導体積層基板１が得られる。
【００４８】
【外２】
このようにして製造される半導体積層基板１は、例えば、次のようにして分離層１２をエッチングし半導体結晶層１４を基礎基板１１から分離して用いられる。
【００５０】
図４はこの半導体積層基板１について分離層１２をエッチングする際に用いるエッチング装置の構成を表すものである。このエッチング装置は、内部に半導体積層基板１を収納する容器３１を備えている。この容器３１にはバルブ３２を介して真空ポンプ３３が接続されており、容器３１の内部を減圧雰囲気とすることができるようになっている。この容器３１には、また、エッチング剤の収納部３４がバルブ３５を介して接続されていると共に、容器３１の内部からエッチング剤を排出するための排出口３６がバルブ３７を介して設けられている。更に、この容器３１は、加熱装置３８により加熱できるようになっている。
【００５１】
図５は半導体積層基板１を分離層１２において分離した状態を表すものである。まず、例えば、図４に示したエッチング装置を用い、半導体積層基板１を容器３１の内部に収納して真空ポンプ３３により容器３１の内部を減圧雰囲気としたのち、成長防止膜１５をエッチングするエッチング剤としてフッ化水素を含む水溶液を収納部３４から容器３１の内部に導入する。これにより、半導体積層基板１の流通孔１６にエッチング剤が進入する。ここでは、エッチング剤の導入に先立ち減圧雰囲気としているので、エッチング剤は流通孔１６内にガスと置換することなく、毛細管現象により簡単に進入する。なお、その際、エッチング剤を加熱しておくと更に効果的である。また、ここでは、分離層１２の側面およびバッファ層１３の側面にそれぞれ成長防止膜１５を介して流通孔１６が形成されているので、流通孔１６の断面積は十分な大きさとなっており、エッチング剤は容易に流通孔１６を流通する。
【００５２】
次いで、例えば、５０℃に加熱して１０分間放置することにより、成長防止膜１５を除去する。続いて、例えば、容器３１の内部のエッチング剤を排出口３６から排出したのち、１００℃に加熱すると共に、真空ポンプ３３により容器３１の内部を減圧雰囲気として乾燥させる。そののち、例えば、分離層１２をエッチングするエッチング剤としてアルカリ溶液を収納部３４から容器３１の内部に導入し、８０℃に加熱して２０分間放置する。これにより、流通孔１６にエッチング剤が進入して分離層１２が溶解され、図５に示したように、基礎基板１１と半導体結晶層１４とが分離される。ここにおいても、エッチング剤の導入に先立ち減圧雰囲気としているので、エッチング剤は上述したように簡単に流通孔１６内に進入する。この場合も、エッチング剤を加熱しておくと更に効果的である。また、ここでも、上述したように流通孔１６の断面積が十分な大きさとなっているので、エッチング剤は容易に流通孔１６を流通する。
【００５３】
更に、ここでは、分離層１２が線状または島状に分散して形成されており、流通孔１６が分離層１２の側面に成長防止膜１５を介して形成されているので、分離層１２の幅の分だけエッチングが進めば基礎基板１１は分離される。よって、エッチング速度が約数μｍ／分から数１０μｍ／分であるとすると、数μｍから数１０μｍの幅に形成された分離層１２は数分から数１０分でエッチングされ、極めて短い時間で基礎基板１１が分離される。なお、バッファ層１３の構成材料によっては、分離層１２と共にバッファ層１３も溶解する場合がある。
【００５４】
半導体積層基板１は、また、次のようにしても分離される。まず、例えば、図４に示したエッチング装置を用い、半導体積層基板１を容器３１の内部に収納して減圧雰囲気としたのち、成長防止膜１５および分離層１２をエッチングするエッチング剤としてアルカリ溶液を導入し、８０℃に加熱して６０分間放置する。これにより、成長防止膜１５および分離層１２が溶解し、図５に示したように、基礎基板１１と半導体結晶層１４とが分離される。この場合も、上述したように、エッチング剤は簡単に流通孔１６内に進入し、容易に流通する。また、上述したように、極めて短い時間で基礎基板１１が分離される。なお、この場合も、バッファ層１３の構成材料によっては、分離層１２と共にバッファ層１３も溶解する。
【００５５】
このようにして基礎基板１１から分離された半導体結晶層１４の方は、半導体結晶基板２として半導体素子に用いられる。なお、この半導体結晶基板２は、例えば、図５に示したように、一対の対向面を有する半導体結晶層１４の一面に、線状または島状に分散して設けられた凸状のバッファ層１３による凸部を有している。また、図示はしないが、分離層１２と共にバッファ層１３も溶解された場合には、一対の対向面を有する半導体結晶層１４の一面に、バッファ層１３が溶解したあとの凹部を線状または島状に分散して有している。
【００５６】
このように本実施の形態に係る半導体積層基板１によれば、分離層１２をエッチングするエッチング剤が流通するための流通孔１６を有するようにしたので、容易に分離層１２をエッチングすることができ、基礎基板１１を容易に分離することができる。すなわち、半導体結晶基板２を容易に得ることができる。よって、この半導体積層基板１または半導体結晶基板２を用いて半導体素子を形成すれば、劈開を利用することができると共に、電極を同一側から取り出す必要がなく、かつ放熱性を高めることができる。
【００５７】
また、流通孔１６を分離層１２の側面の少なくとも一部に成長防止膜１５を介して設けるようにしたので、分離層１２の側面に半導体結晶層１４が成長することを阻止することができ、流通孔１６を容易に形成することができる。また、エッチングしなければならない分離層１２の幅を狭くすることができ、分離層１２を容易にエッチングすることができると共に、エッチングに要する時間を短くすることができる。
【００５８】
更に、バッファ層１３の側面に成長防止膜１５を介して流通孔１６を設けるようにしたので、流通孔１６の断面積を十分に大きくすることができ、流通孔１６においてエッチング剤を容易に流通させることができる。すなわち、分離層１２を容易にエッチングすることができる。
【００５９】
加えて、本実施の形態に係る半導体積層基板の製造方法によれば、流通孔１６を形成する工程を含むようにしたので、半導体積層基板１および半導体結晶基板２を容易に製造することができる。
【００６０】
更にまた、本実施の形態に係る半導体積層基板の分離方法、すなわち、半導体結晶基板の製造方法によれば、減圧雰囲気としたのちに流通孔１６にエッング剤を流通させるようにしたので、流通孔１６にエッチング剤を簡単に進入させることができる。よって、容易に分離層１２をエッチングすることができる。
【００６１】
なお、この半導体積層基板１は、例えば、分離層１２において分離されるに先立ち、次のように半導体結晶層１４の側に素子構造が形成されて、半導体素子に用いられてもよい。
【００６２】
図６は半導体積層基板１を用いた光素子である発光素子の構成を表すものである。この発光素子は、半導体積層基板１の半導体結晶層１４側に、例えば、ｎ側コンタクト層４１，ｎ型クラッド層４２，第１のガイド層４３，発光層４４，劣化防止層４５，第２のガイド層４６，ｐ型クラッド層４７およびｐ側コンタクト層４８が順次積層された構成を有している。なお、この場合、例えば、半導体積層基板１のバッファ層１３および半導体結晶層１４は、ケイ素（Ｓｉ）などのｎ型不純物を添加したｎ型ＧａＮにより構成される。
【００６３】
ｎ側コンタクト層４１は、例えば、厚さが１μｍであり、ケイ素などのｎ型不純物を添加したｎ型ＧａＮにより構成されている。ｎ型クラッド層４２は、例えば、厚さが１．５μｍであり、ケイ素などのｎ型不純物を添加したｎ型Ａｌ0.07Ｇａ0.93Ｎ混晶により構成されている。第１のガイド層４３は、例えば、厚さが０．１μｍであり、ケイ素などのｎ型不純物を添加したｎ型ＧａＮにより構成されている。発光層４４は、例えば、不純物を添加しないundope−ＧａＩｎＮ混晶により構成されており、厚さ１０ｎｍのＧａ0.95Ｉｎ0.05Ｎ混晶よりなるバリア層と、厚さ３ｎｍのＧａ0.85Ｉｎ0.15Ｎ混晶よりなる井戸層とを５周期積層した構造を有している。
【００６４】
劣化防止層４５は、例えば、厚さが１０ｎｍであり、マグネシウム（Ｍｇ）などのｐ型不純物を添加したｐ型Ａｌ0.2 Ｇａ0.8 Ｎ混晶により構成されている。第２のガイド層４６は、例えば、厚さが０．１μｍであり、マグネシウムなどのｐ型不純物を添加したｐ型ＧａＮにより構成されている。ｐ型クラッド層４７は、例えば、厚さが１．５μｍであり、マグネシウムなどのｐ型不純物を添加したｐ型Ａｌ0.07Ｇａ0.93Ｎ混晶により構成されている。ｐ側コンタクト層４８は、例えば、厚さが０．２μｍであり、マグネシウムなどのｐ型不純物を添加したｐ型ＧａＮ混晶により構成されている。
【００６５】
この発光素子は、半導体積層基板１の半導体結晶層１４側に、例えば、ＭＯＣＶＤ法によりｎ側コンタクト層４１からｐ側コンタクト層４８までを順次積層することにより形成される。また、この発光素子は、例えば、上述のように分離層１２において基礎基板１１を分離したのち、所定の大きさに劈開して用いられる。
【００６６】
このように、この発光素子によれば、本実施の形態に係る半導体積層基板１を用いているので、容易に基礎基板１１を分離することができる。よって、劈開を利用して側面を形成することができると共に、電極を半導体結晶層１４側とｐ側コンタクト層４８側にそれぞれ設けることができ、容易に製造することができる。また、放熱性も高めることができ、発光層４４の温度上昇を抑制して素子の劣化を防止することができる。
【００６７】
なお、ここでは、半導体積層基板１の半導体結晶層１４側に素子構造を形成したのちに基礎基板１１を分離する場合について説明したが、例えば、半導体積層基板１を分離層１２において分離して半導体結晶基板２としたのち、この半導体結晶基板２の一面に素子構造を形成するようにしてもよい。
【００６８】
図７は半導体積層基板１を用いた電界効果素子の構成を表すものである。この電界効果素子は、半導体積層基板１の半導体結晶層１４側に、例えば、チャネル層５１，障壁層５２，キャリア供給層５３および障壁層５４が順次積層された構成を有している。なお、この場合、例えば、半導体積層基板１の半導体結晶層１４は、マグネシウムなどのｐ型不純物を５×１０17ｃｍ-2程度添加した高抵抗のｐ型ＧａＮにより構成される。
【００６９】
チャネル層５１は、例えば、厚さが０．５μｍであり、不純物を添加しないundope−ＧａＮにより構成されている。障壁層５２は、例えば、厚さが１０ｎｍであり、不純物を添加しないundope−Ａｌ0.15Ｇａ0.85Ｎにより構成されている。キャリア供給層５３は、例えば、厚さが２０ｎｍであり、ケイ素などのｎ型不純物を高濃度に３×１０18ｃｍ-2程度添加したｎ型Ａｌ0.15Ｇａ0.85Ｎにより構成されている。障壁層５４は、例えば、厚さが１０ｎｍであり、ケイ素などのｎ型不純物を低濃度に５×１０17ｃｍ-2程度添加したｎ型Ａｌ0.15Ｇａ0.85Ｎにより構成されている。
【００７０】
障壁層５４の表面には、互いに離間してソース電極５５およびドレイン電極５６が設けられると共に、それらの間にゲート電極５７が設けられている。ソース電極５５とチャネル層５１との間には、合金化により低抵抗化されたソース領域５８が設けられており、ドレイン電極５６とチャネル層５１との間には、同様に合金化により低抵抗化されたドレイン領域５９が設けられている。
【００７１】
この電界効果素子は、例えば、次のようにして形成される。まず、半導体積層基板１の半導体結晶層１４側に、例えば、ＭＯＣＶＤ法によりチャネル層５１から障壁層５４までを順次積層する。次いで、例えば、障壁層５４の上に、ソース電極５５およびドレイン電極５６をそれぞれ蒸着して形成し、加熱による合金化処理によりソース領域５８およびドレイン領域５９をそれぞれ形成する。続いて、障壁層５４の上に、ゲート電極５７を蒸着して形成する。これにより、図７に示した電界効果素子が得られる。
【００７２】
また、この電界効果素子は、例えば、上述のように分離層１２において基礎基板１１を分離したのち、所定の大きさに分離して用いられる。
【００７３】
このように、この電界効果素子によれば、本実施の形態に係る半導体積層基板１を用いているので、容易に基礎基板１１を分離することができる。よって、放熱性を高めることができ、チャネル層５１の温度上昇を抑制して素子の劣化を防止することができる。
【００７４】
なお、ここでは、半導体積層基板１の半導体結晶層１４側に素子構造を形成したのちに基礎基板１１を分離する場合について説明したが、例えば、半導体積層基板１を分離層１２において分離して半導体結晶基板２としたのち、この半導体結晶基板２の一面に素子構造を形成するようにしてもよい。
【００７５】
図８は半導体積層基板１を用いたバイポーラ電子素子の構成を表すものである。このバイポーラ電子素子は、半導体積層基板１の半導体結晶層１４側に、例えば、コレクタコンタクト層６１，コレクタ層６２，ベース層６３，エミッタ層６４およびエミッタコンタクト層６５が順次積層された構成を有している。なお、この場合、例えば、半導体積層基板１の半導体結晶層１４は、不純物を添加しないundope−ＧａＮにより構成されている。
【００７６】
コレクタコンタクト層６１は、例えば、厚さが２μｍであり、ケイ素などのｎ型不純物を高濃度に添加したｎ型ＧａＮにより構成されている。コレクタ層６２は、例えば、厚さが１μｍであり、ケイ素などのｎ型不純物を低濃度に添加したｎ型ＧａＮにより構成されている。ベース層６３は、例えば、厚さが０．３μｍであり、マグネシウムなどのｐ型不純物を添加したｐ型ＧａＩｎＮにより構成されている。エミッタ層６４は、例えば、厚さが０．３μｍであり、ケイ素などのｎ型不純物を低濃度に添加したｎ型ＡｌＧａＮにより構成されている。エミッタコンタクト層６５は、例えば、厚さが１μｍであり、ケイ素などのｎ型不純物を高濃度に添加したｎ型ＧａＮにより構成されている。
【００７７】
コレクタコンタクト層６１にはコレクタ電極６６が設けられ、ベース層６３にはベース電極６７が設けられ、エミッタコンタクト層６５にはエミッタ電極６８が設けられている。
【００７８】
このバイポーラ電子素子は、例えば、次のようにして形成される。まず、半導体積層基板１の半導体結晶層１４側に、例えば、ＭＯＣＶＤ法によりコレクタコンタクト層６１からエミッタコンタクト層６５までを順次積層する。次いで、例えば、エミッタコンタクト層６５およびエミッタ層６４を選択的に順次エッチングして、ベース層６３の一部を露出させる。続いて、例えば、エミッタコンタクト層６５からコレクタ層６２までを選択的に順次エッチングして、コレクタコンタクト層６１の一部を露出させる。そののち、コレクタ電極６６，ベース電極６７およびエミッタ電極６８をそれぞれ蒸着して形成する。これにより、図８に示したバイポーラ電子素子が得られる。
【００７９】
また、このバイポーラ電子素子は、例えば、上述のように分離層１２において基礎基板１１を分離したのち、所定の大きさに分離して用いられる。
【００８０】
このように、このバイポーラ電子素子によれば、本実施の形態に係る半導体積層基板１を用いているので、容易に基礎基板１１を分離することができる。よって、放熱性を高めることができ、ベース層６３の温度上昇を抑制して素子の劣化を防止することができる。
【００８１】
なお、ここでは、半導体積層基板１の半導体結晶層１４側に素子構造を形成したのちに基礎基板１１を分離する場合について説明したが、例えば、半導体積層基板１を分離層１２において分離して半導体結晶基板２としたのち、この半導体結晶基板２の一面に素子構造を形成するようにしてもよい。
【００８２】
図９は半導体積層基板１を用いた光電子素子の構成を表すものである。この光電子は、半導体積層基板１を分離層１２において分離した半導体結晶基板２に、光素子である光検出素子７０と、電界効果素子８０とが形成されている。なお、ここにおいて半導体結晶基板２の半導体結晶層１４は、例えば、マグネシウムなどのｐ型不純物を５×１０17ｃｍ-2程度添加した高抵抗のｐ型ＧａＮにより構成される。
【００８３】
光検出素子７０の形成領域では、例えば、半導体結晶基板２にチャネル層７１，undope−ＡｌＧａＮ層７２および高濃度ＡｌＧａＮ層７３が順次積層された構造を有している。高濃度ＡｌＧａＮ層７３の上には一対のショットキー電極７４，７５が離間してそれぞれ設けられており、その間の領域では高濃度ＡｌＧａＮ層７３およびundope−ＡｌＧａＮ層７２が除去され、チャネル層７１が露出されている。これにより、チャネル層７１にはキャリアがなくなり、光が照射されていない場合には高抵抗となるようになっている。また、一方のショットキー電極７５に隣接するように高濃度ＡｌＧａＮ層７３からチャネル層７１にかけて高抵抗層７６が形成されており、その表面にはニッケルよりなる薄膜抵抗７７が一方のショットキー電極７５と接続して形成されている。この薄膜抵抗７７は、電極７８およびビアホール９１に形成された配線９２を介して、半導体結晶基板２の裏面に形成された金属層９３と接続されている。
【００８４】
電界効果素子８０の形成領域では、例えば、半導体結晶基板２にチャネル層８１，障壁層８２，キャリア供給層８３が順次積層された構造を有している。キャリア供給層８３の上には、互いに離間してソース電極８４およびドレイン電極８５が設けられると共に、それらの間にゲート電極８６が設けられている。ソース電極８４およびドレイン電極８５とチャネル層８１とは、合金化によりオーミック接続されている。ソース電極８４は、配線９２を介して金属層９３と接続されている。また、ドレイン電極８５に隣接するようにキャリア供給層８３からチャネル層８１にかけて高抵抗層８７が形成されており、その表面にはニッケルよりなる薄膜抵抗８８がドレイン電極８５および電極８９とそれぞれ接続して形成されている。
【００８５】
なお、チャネル層７１，８１は、例えば、厚さが３μｍであり、不純物を添加しないundope−ＧａＮによりそれぞれ構成されている。undope−ＡｌＧａＮ層７２および障壁層８２は、例えば、厚さが１０ｎｍであり、不純物を添加しないundope−Ａｌ0.15Ｇａ0.85Ｎによりそれぞれ構成されている。高濃度ＡｌＧａＮ層７３およびキャリア供給層８３は、例えば、厚さが３０ｎｍであり、ケイ素などのｎ型不純物を高濃度に１×１０18ｃｍ-2程度添加したｎ型Ａｌ0.15Ｇａ0.85Ｎによりそれぞれ構成されている。光検出素子７０におけるショットキー電極７５と電界効果素子８０におけるゲート電極８６とは、図９に示していないが、配線により接続されている。すなわち、この光電子素子は、図１０に示したような回路構成となっている。
【００８６】
この光電子素子は、例えば、次のようにして形成される。まず、半導体積層基板１の半導体結晶層１４側に、例えば、ＭＯＣＶＤ法により、光検出素子７０の形成領域においてはチャネル層７１，undope−ＡｌＧａＮ層７２および高濃度ＡｌＧａＮ層７３を、電界効果素子８０の形成領域においてはチャネル層８１，障壁層８２およびキャリア供給層８３を同一工程においてそれぞれ形成する。次いで、例えば、ボロン（Ｂ）を選択的にイオン注入することにより高抵抗層７６，８７をそれぞれ形成する。続いて、例えば、薄膜抵抗７７，８８を蒸着により選択的にそれぞれ形成すると共に、電極７８，ソース電極８４，ドレイン電極８５および電極８９を蒸着により選択的にそれぞれ形成し、６００℃程度の加熱処理により合金化を行う。そののち、ショットキー電極７４，７５およびゲート電極８６を蒸着により選択的にそれぞれ形成する。
【００８７】
ショットキー電極７４，７５をそれぞれ形成したのち、例えば、それらの間の領域における高濃度ＡｌＧａＮ層７３およびundope−ＡｌＧａＮ層７２を、塩素系のエッチングガスを用いたドライエッチングにより選択的に除去する。そののち、例えば、塩素系のエッチングガスを用いたドライエッチングにより、光検出素子７０と電界効果素子８０との間の領域において高濃度ＡｌＧａＮ層７３およびキャリア供給層８３から半導体結晶層１４およびバッファ層１３までを選択的に除去し、ビアホール９１を形成する。ビアホール９１を形成したのち、その表面に金（Ａｕ）などを約１μｍの厚さで蒸着して配線９２を形成する。そののち、上述したようにして半導体積層基板１の分離層１２をエッチングし、基礎基板１１を分離する。基礎基板１１を分離したのち、半導体結晶層１４のバッファ層１３側（すなわち半導体結晶基板２のバッファ層１３側）に金などを約３０μｍの厚さでめっきする。これにより、図９に示した電界効果素子が得られる。
【００８８】
このように、この光電子素子によれば、本実施の形態に係る半導体積層基板１を用いているので、容易に基礎基板１１を分離することができる。よって、放熱性を高めることができ、チャネル層７１，８１の温度上昇を抑制して素子の劣化を防止することができる。また、半導体結晶基板２をラッピングにより薄膜化する必要がなく、更に、ビアホール９１を高濃度ＡｌＧａＮ層７３およびキャリア供給層８３の側から形成することができ、半導体結晶基板２の側からマスク工程を行う必要がなく、製造工程を簡素化することができる。
【００８９】
（第２の実施の形態）
図１１は本発明の第２の実施の形態に係る半導体積層基板１０１の構成を表すものである。この半導体積層基板１０１は、成長防止膜１１５および半導体結晶層１１４の構成が異なることを除き、第１の実施の形態と同一の構成を有している。よって、同一の構成要素には同一の符号を付すと共に、対応する構成要素には百の位を“１”に変更した符号を付し、ここではその詳細な説明を省略する。
【００９０】
成長防止膜１１５は、分離層１２およびバッファ層１３の側面からバッファ層１３の上面の一部までを覆うように形成されたことを除き、第１の実施の形態における成長防止膜１５と同一の構成を有している。ここでは、バッファ層１３の上面を約２μｍの幅で露出させるように形成されている。これにより、半導体結晶層１１４はバッファ層１３が露出されている上面の一部から成長するので、半導体結晶層１１４のバッファ層１３側の面にはバッファ層１３に対応して凸部が形成されている。他の半導体結晶層１４の構成は、第１の実施の形態における半導体結晶層１４と同一である。
【００９１】
この半導体積層基板１０１は、成長防止膜１１５を形成する工程が異なることを除き、第１の実施の形態と同様にして製造することができる。図１２はその製造工程を表すものである。
【００９２】
まず、例えば、図２（Ａ）から図３（Ｂ）に示したように、第１の実施の形態と同様にして、線状または島状に分散された分離層１２およびバッファ層１３をそれぞれ形成したのち、その上に、成長防止膜用形成膜２５を形成する。次いで、例えば、図１２に示したように、成長防止膜用形成膜２５の上にフォトレジスト膜２６を塗布形成し、バッファ層１３に対応させて開口２６ａを形成する。続いて、例えば、このフォトレジスト膜２６をマスクとして、エッチング剤にフッ化水素を含む水溶液を用い、エッチングにより成長防止膜用形成膜２５を選択的に除去する。これにより、成長防止膜１１５が形成され、バッファ層１３の上面の一部が露出される。
【００９３】
そののち、例えば、第１の実施の形態と同様にして、半導体結晶層１１４を成長させる。ここでは、成長防止膜１１５がバッファ層１３の上面の一部まで覆うように形成されていることを除き、第１の実施の形態と同一の構成を有しているので、第１の実施の形態と同様に、分離層１２およびバッファ層１３の側面には成長防止層１１５を介して流通孔１６が形成され、バッファ層１３の上には、半導体結晶層１１４が形成される。これにより、図１１に示した半導体積層基板１０１が得られる。
【００９４】
また、この半導体積層基板１０１は、第１の実施の形態と同様にして用いられる。図１３は半導体積層基板１０１を分離層１２において分離した状態を表すものである。このように、この半導体積層基板１０１においても、第１の実施の形態と同様にして分離層１２がエッチングされることにより、基礎基板１１が分離される。その際、バッファ層１３の構成材料によっては、バッファ層１３も分離層１２と共にエッチングされる場合もある。分離された半導体結晶層１４の方は、半導体結晶基板１０２として第１の実施の形態と同様にして用いられる。この半導体結晶基板１０２は、例えば、第１の実施の形態と同様に、一対の対向面を有する半導体結晶層１４の一面に、線状または島状に分散して設けられた凸状のバッファ層１３による凸部を有している。また、図示はしないが、分離層１２と共にバッファ層１３も溶解された場合には、一対の対向面を有する半導体結晶層１４の一面に、バッファ層１３が溶解した後に対応する位置に凸部を線状または島状に分散して有している。
【００９５】
このように本実施の形態に係る半導体積層基板１０１よれば、成長防止膜１１５を分離層１２およびバッファ層１３の側面からバッファ層１３の上面の一部にまでかかるように形成したことを除き、第１の実施の形態と同様に構成を有するようにしたので、第１の実施の形態と同一の効果を有する。
【００９６】
（第３の実施の形態）
図１４は本発明の第３の実施の形態に係る半導体積層基板２０１の構成を表すものである。この半導体積層基板２０１は、成長防止膜２１５の構成が異なることを除き、第１の実施の形態と同一の構成を有している。よって、同一の構成要素には同一の符号を付すと共に、対応する構成要素には百の位を“２”に変更した符号を付し、ここではその詳細な説明を省略する。
【００９７】
成長防止膜２１５は、分離層１２の側面およびバッファ層１３の側面の一部を覆うと共に、バッファ層１３の上面の少なくとも一部を覆うように形成されたことを除き、第１の実施の形態における成長防止膜１５と同一の構成を有している。なお、ここでは、バッファ層１３の側面の上側を約１μｍ露出させるように形成されている。これにより、半導体結晶層１４はバッファ層１３が露出されている部分、すなわち側面の一部から成長するようになっている。
【００９８】
この半導体積層基板２０１は、成長防止膜２１５を形成する工程が異なることを除き、第１の実施の形態と同様にして製造することができる。まず、例えば、図２（Ａ）から図３（Ｂ）に示したように、第１の実施の形態と同様にして、線状または島状に分散された分離層１２およびバッファ層１３をそれぞれ形成したのち、その上に、成長防止膜用形成膜２５を形成する。次いで、例えば、ＲＩＥ法により、基礎基板１１に対して約４５度の角度からエッチングをし、成長防止膜用形成膜２５を選択的に除去する。これにより、バッファ層１３の側面における上側の一部が露出され、バッファ層１３の上面および側面の下側ならびに分離層１２の側面に成長防止膜１５がそれぞれ形成される。
【００９９】
そののち、例えば、第１の実施の形態と同様にして、半導体結晶層１４を成長させる。ここでは、成長防止膜２１５がバッファ層１３の側面における上側の一部を残してバッファ層１３および分離層１２を覆うように形成されているので、露出されているバッファ層１３の側面の一部から半導体結晶層１４は横方向に成長し、バッファ層１３の上にも横方向に成長する。これにより、例えば、図１５に示したように、バッファ層１３の上に成長防止膜１５が形成されない第１の実施の形態の半導体積層基板１においては、バッファ層１３に存在する貫通転位Ｍがそのまま半導体結晶層１４に伝搬してしまうのに対して、本実施の形態では、図１６に示したように、バッファ層１３の上の成長防止膜２１５により貫通転位Ｍが遮断され、半導体結晶層１４には伝搬されない。よって、半導体結晶層１４の欠陥は低減される。
【０１００】
また、分離層１２の側面およびバッファ層１３の側面の一部には成長防止膜２１５が形成されているので、第１の実施の形態と同様に、分離層１２およびバッファ層１３の側面には成長防止層２１５を介して流通孔１６が形成される。これにより、図１４に示した半導体積層基板２０１が得られる。
【０１０１】
また、この半導体積層基板２０１は、第１の実施の形態と同様にして用いられる。図１７は半導体積層基板２０１を分離層１２において分離した状態を表すものである。このように、この半導体積層基板２０１においても、第１の実施の形態と同様にして分離層１２がエッチングされることにより、基礎基板１１が分離される。その際、バッファ層１３の構成材料によっては、バッファ層１３も分離層１２と共にエッチングされる場合もある。分離された半導体結晶層１４の方は、半導体結晶基板２０２として第１の実施の形態と同様にして用いられる。この半導体結晶基板２０２は、例えば、第１の実施の形態と同様に、一対の対向面を有する半導体結晶層１４の一面に、線状または島状に分散して設けられた凸状のバッファ層１３による凸部を有すると共に、半導体結晶膜１４とバッファ層１３との間の一部に成長防止膜２１５を有している。また、図示はしないが、分離層１２と共にバッファ層１３も溶解された場合には、一対の対向面を有する半導体結晶層１４の一面に、バッファ層１３および成長防止膜２１５が溶解したあとの凹部を線状または島状に分散して有している。
【０１０２】
このように本実施の形態に係る半導体積層基板２０１よれば、成長防止膜２１５を分離層１２の側面からバッファ層１３の側面の一部まで、およびバッファ層１３の上面の少なくとも一部に形成したことを除き、第１の実施の形態と同様に構成を有するようにしたので、第１の実施の形態における効果に加えて、更に、バッファ層１３からの貫通転位Ｍが半導体結晶層１４に伝搬することを防止でき、半導体結晶層１４の欠陥を低減することができる。よって、この半導体積層基板２０１および半導体結晶基板２０２を用いて半導体素子を形成すれば、欠陥が少ない高い特性を有するものを得ることができる。
【０１０３】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態においては、分離層１２を基礎基板１１に直接形成する場合について説明したが、基礎基板１１と分離層１２との間に他の半導体層が挿入されていてもよい。例えば、基礎基板１１に低温で成長させた非晶質に近い微結晶のＧａＮよりなる第１の下地層を形成し、この第１の下地層の上に高温で成長させたＧａＮよりなる第２の下地層を形成し、この第２の下地層の上に分離層１２を形成するようにしてもい。
【０１０４】
また、上記実施の形態においては、バッファ層１３も分離層１２と同様に線状または島状に分散して形成するようにしたが、バッファ層は半導体結晶層１４，１１４と同様に平板状に形成するようにしてもよく、また、形成しなくてもよい。この場合、例えば、分離層１２を厚く形成するか、あるいは上述したように分離層１２と基礎基板１１との間に下地層などを形成し、この下地層を分離層１２と同様に線状または島状に分散して形成するようにすれば、流通孔１６の断面積を十分に大きくすることができる。
【０１０５】
更に、上記実施の形態においては、分離層１２にバッファ層１３を成長させる際の核となる機能を持たせるようにしたが、そのような機能を兼ね備えている必要はない。
【０１０６】
加えて、上記実施の形態においては、具体的な構成を挙げて説明したが、本発明には、他の構成を備えるものであっても、分離層１２をエッチングするエッチング剤が流通するための流通孔１６を有していれば含まれる。また、各構成要素を構成する材料についても具体的な例を挙げて説明したが、本発明は、分離層１２を他の材料により構成したもの、あるいは半導体結晶層１４を他の半導体材料により構成したものなど、各構成要素を他の材料により構成したものについても広く適用される。
【０１０７】
更にまた、上記実施の形態においては、分離層１２，バッファ層１３，半導体結晶層１４，１１４および素子構造を形成するための半導体層をＭＯＣＶＤ法により形成する場合について説明したが、分子線エピタキシー（Molecular Beam Epitaxy；ＭＢＥ）法，有機金属分子線エピタキシー（Metal Organic Molecular Beam Epitaxy；ＭＯＭＢＥ）法あるいはハライド法などの他の気相成長法によりエピタキシャル成長させるようにしてもよい。なお、ハライド気相成長法とは、ハロゲンが輸送もしくは反応に寄与する気相成長法のことであり、ハイドライド気相成長法とも言う。
【０１０８】
加えてまた、上記実施の形態においては、半導体素子の構成について具体的に説明したが、本発明は、例えば、ｐ型とｎ型が逆に形成されても、他の半導体材料が用いられても、他の構造を有していてもよく、光素子，電界効果素子，バイポーラ電子素子あるいはこれらのうちの少なくとも２以上を含む光電子素子について広く適用することができる。
きる。
【０１０９】
【発明の効果】
以上説明したように本発明の半導体積層基板によれば、基礎基板と半導体結晶層と成長防止膜との間に、成長防止膜および分離層それぞれに対するエッチング剤が流通可能な流通孔を有するようにしたので、容易に分離層をエッチングすることができ、基礎基板を容易に分離することができる。よって、この半導体積層基板を用いて半導体素子を形成すれば、劈開を利用することができると共に、電極を同一側から取り出す必要がなく、かつ放熱性を高めることができるなどの効果を奏する。
また、流通孔を分離層およびバッファ層の側面に成長防止膜を介して設けるようにしたので、分離層およびバッファ層の側面に半導体結晶層が成長することを阻止することができ、流通孔を容易に形成することができるという効果を奏する。また、エッチングしなければならない分離層の幅を狭くすることができ、分離層を容易にエッチングすることができると共に、エッチングに要する時間を短くすることができるという効果も奏する。
【０１１３】
また、本発明の半導体結晶基板によれば、半導体結晶層の一面に線状または島状に分散した分離層を設けるようにしたので、この半導体結晶基板を用いて半導体素子を形成すれば、劈開を利用することができると共に、電極を同一側から取り出す必要がなく、かつ放熱性を高めることができるなどの効果を奏する。
【０１１４】
更にまた、本発明の半導体素子によれば、本発明の半導体積層基板または半導体結晶基板を備えているので、劈開を利用することができると共に、電極を同一側から取り出す必要がなく、かつ放熱性を高めることができるなどの効果を奏する。
【０１１５】
加えてまた、本発明の半導体積層基板の製造方法、半導体結晶基板の製造方法あるいは半導体素子の製造方法によれば、本発明の半導体積層基板，半導体結晶基板あるいは半導体素子を容易に実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体積層基板の構成を表す断面図である。
【図２】図１に示した半導体積層基板の製造方法における各工程を表す断面図である。
【図３】図２に続く各工程を表す断面図である。
【図４】図１に示した半導体積層基板の分離層をエッチングする際に用いられるエッチング装置の構成を表す部分断面図である。
【図５】図１に示した半導体積層基板を分離層において分離した状態を表す断面図である。
【図６】図１に示した半導体積層基板を用いた発光素子の構成を表す断面図である。
【図７】図１に示した半導体積層基板を用いた電界効果素子の構成を表す断面図である。
【図８】図１に示した半導体積層基板を用いたバイポーラ電子素子の構成を表す断面図である。
【図９】図１に示した半導体積層基板を用いた光電子素子の構成を表す断面図である。
【図１０】図９に示した光電子素子の回路構成を表す回路図である。
【図１１】本発明の第２の実施の形態に係る半導体積層基板の構成を表す断面図である。
【図１２】図１１に示した半導体積層基板の製造方法における一工程を表す断面図である。
【図１３】図１１に示した半導体積層基板を分離層において分離した状態を表す断面図である。
【図１４】本発明の第３の実施の形態に係る半導体積層基板の構成を表す断面図である。
【図１５】図１に示した半導体積層基板における貫通転位の状態を表す断面図である。
【図１６】図１４に示した半導体積層基板における貫通転位の状態を表す断面図である。
【図１７】図１４に示した半導体積層基板を分離層において分離した状態を表す断面図である。
【符号の説明】
１，１０１，２０１…半導体積層基板、２，１０２，２０２…半導体結晶基板１１…基礎基板、１２…分離層、１３…バッファ層、１４，１１４…半導体結晶層、１５，１１５，２１５…成長防止膜、１６…流通孔、２１…分離層用成長層、２２…バッファ層用成長層、２３…二酸化ケイ素膜、２４，２６…フォトレジスト膜、２５…成長防止膜用形成膜、３１…容器、３２，３５，３７…バルブ、３３…真空ポンプ、３４…収納部、３６…排出口、３８…加熱装置、４１…ｎ側コンタクト層、４２…ｎ型クラッド層、４３…第１のガイド層、４４…発光層、４５…劣化防止層、４６…第２のガイド層、４７…ｐ型クラッド層、４８…ｐ側コンタクト層、５１…チャネル層、５２，５４…障壁層、５３…キャリア供給層、５５…ソース電極、５６…ドレイン電極、５７…ゲート電極、５８…ソース領域、５９…ドレイン領域、６１…コレクタコンタクト層、６２…コレクタ層、６３…ベース層、６４…エミッタ層、６５…エミッタコンタクト層、６６…コレクタ電極、６７…ベース電極、６８…エミッタ電極、７０…光検出素子、７１…チャネル層、７２…undope−ＡｌＧａＮ層、７３…高濃度ＡｌＧａＮ層、７４，７５…ショットキー電極、７６…高抵抗層、７７…薄膜抵抗、７８…電極、８０…電界効果素子、８１…チャネル層、８２…障壁層、８３…キャリア供給層、８４…ソース電極、８５…ドレイン電極、８６…ゲート電極、８７…高抵抗層、８８…薄膜抵抗、９１…ビアホール、９２…配線、９３…金属層
Claims (18)
- 基礎基板上に線状または島状に分散して形成された分離層と、
前記分離層の上に形成されたバッファ層と、
前記分離層およびバッファ層の側面に設けられた成長防止膜と、
前記バッファ層の表面から結晶成長により成長した半導体結晶層と、
前記基礎基板と前記半導体結晶層と前記成長防止膜との間に設けられ、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔と
を備えた、半導体積層基板。 - 前記基礎基板は、サファイア，シリコン，スピネル，ネオジガレート，リチウムガレート，リチウムアルミネートあるいは酸化ケイ素よりなる、請求項１記載の半導体積層基板。
- 前記半導体結晶層は、ガリウム（Ｇａ），アルミニウム（Ａｌ），ホウ素（Ｂ）およびインジウム（Ｉｎ）からなるＩＩＩ族元素群のうちの少なくとも１種と、窒素（Ｎ），リン（Ｐ）およびヒ素（Ａｓ）からなるＶ族元素群のうちの少なくとも窒素とを含むＩＩＩ−Ｖ族窒化物半導体よりなると共に、
前記分離層は、前記ＩＩＩ族元素群のうちの少なくとも１種と、前記Ｖ族元素群のうちの少なくとも１種とを含むＩＩＩ−Ｖ族化合物半導体、ならびに亜鉛（Ｚｎ），マグネシウム（Ｍｇ），ベリリウム（Ｂｅ），カドミウム（Ｃｄ），マンガン（Ｍｎ）および水銀（Ｈｇ）からなるＩＩ族元素群のうちの少なくとも１種と、酸素（Ｏ），硫黄（Ｓ），セレン（Ｓｅ）およびテルル（Ｔｅ）からなるＶＩ族元素群のうちの少なくとも１種とを含むＩＩ−ＶＩ族化合物半導体のうちの少なくとも１種よりなる、請求項１記載の半導体積層基板。 - 前記成長防止膜は、酸化ケイ素，窒化ケイ素，酸化アルミニウム，タングステンおよびモリブデンのうちの少なくとも１種よりなる、請求項３記載の半導体積層基板。
- 前記バッファ層は、前記ＩＩＩ族元素群のうちの少なくとも１種と、前記Ｖ族元素群のうちの少なくとも１種とを含むＩＩＩ−Ｖ族化合物半導体よりなる、請求項１記載の半導体積層基板。
- 前記成長防止膜は、前記バッファ層と前記半導体結晶層との間の一部にも設けられている、請求項１記載の半導体積層基板。
- 基礎基板上に線状または島状に分散して形成された分離層と、前記分離層の上に形成されたバッファ層と、前記分離層およびバッファ層の側面に設けられた成長防止膜と、前記バッファ層の表面から結晶成長により成長した半導体結晶層と、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に設けられ、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔とを備えた半導体積層基板の、前記成長防止膜および前記分離層をエッチングすることにより前記基礎基板から分離されてなる半導体結晶基板であって、
前記半導体結晶層と、
前記半導体結晶層の一面に線状または島状に分散したバッファ層
とを有する、半導体結晶基板。 - 前記半導体結晶層は、ガリウム（Ｇａ），アルミニウム（Ａｌ），ホウ素（Ｂ）およびインジウム（Ｉｎ）からなるＩＩＩ族元素群のうちの少なくとも１種と、窒素（Ｎ），リン（Ｐ）およびヒ素（Ａｓ）からなるＶ族元素群のうちの少なくとも窒素とを含むＩＩＩ−Ｖ族窒化物半導体よりなる、請求項７記載の半導体結晶基板。
- 半導体積層基板を備えた半導体素子であって、
前記半導体積層基板は、
基礎基板上に線状または島状に分散して形成された分離層と、
前記分離層の上に形成されたバッファ層と、
前記分離層およびバッファ層の側面に設けられた成長防止膜と、
前記バッファ層の表面から結晶成長により成長した半導体結晶層と、
前記基礎基板と前記半導体結晶層と前記成長防止膜との間に設けられ、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔と
を有する、半導体素子。 - 基礎基板に分離層を介して半導体結晶層を有する半導体積層基板の製造方法であって、
基礎基板上に線状または島状に分散した分離層を形成する工程と、
前記分離層の上にバッファ層を形成する工程と、
前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、
前記バッファ層の表面からの結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程と
を含む、半導体積層基板の製造方法。 - 基礎基板を、サファイア，シリコン，スピネル，ネオジガレート，リチウムガレート，リチウムアルミネートあるいは酸化ケイ素により形成する、請求項１０記載の半導体積層基板の製造方法。
- 半導体結晶層を、ガリウム（Ｇａ），アルミニウム（Ａｌ），ホウ素（Ｂ）およびインジウム（Ｉｎ）からなるＩＩＩ族元素群のうちの少なくとも１種と、窒素（Ｎ），リン（Ｐ）およびヒ素（Ａｓ）からなるＶ族元素群のうちの少なくとも窒素とを含むＩＩＩ−Ｖ族窒化物半導体により形成すると共に、
分離層を、前記ＩＩＩ族元素群のうちの少なくとも１種と、前記Ｖ族元素群のうちの少なくとも１種とを含むＩＩＩ−Ｖ族化合物半導体、ならびに亜鉛（Ｚｎ），マグネシウム（Ｍｇ），ベリリウム（Ｂｅ），カドミウム（Ｃｄ），マンガン（Ｍｎ）および水銀（Ｈｇ）からなるＩＩ族元素群のうちの少なくとも１種と、酸素（Ｏ），硫黄（Ｓ），セレン（Ｓｅ）およびテルル（Ｔｅ）からなるＶＩ族元素群のうちの少なくとも１種とを含むＩＩ−ＶＩ族化合物半導体のうちの少なくとも１種により形成する、請求項１１記載の半導体積層基板の製造方法。 - 成長防止膜を、酸化ケイ素，窒化ケイ素，酸化アルミニウム，タングステンおよびモリブデンのうちの少なくとも１種により形成する、請求項１２記載の半導体積層基板の製造方法。
- バッファ層を、前記ＩＩＩ族元素群のうちの少なくとも１種と、前記Ｖ族元素群のうちの少なくとも１種とを含むＩＩＩ−Ｖ族化合物半導体により形成する、請求項１３記載の半導体積層基板の製造方法。
- 基礎基板上に線状または島状に分散した分離層を形成する工程と、
前記分離層の上にバッファ層を形成する工程と、
前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、
前記バッファ層の表面からの縦および横方向の結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程と、
前記流通孔にエッング剤を流通させて前記成長防止膜および分離層をエッチングし、前記基礎基板から前記半導体結晶層を分離して半導体結晶基板とする工程と
を含む、半導体結晶基板の製造方法。 - 基礎基板から半導体結晶層を分離するに際し、減圧雰囲気としたのちに、流通孔にエッチング剤を流通させる、請求項１５記載の半導体結晶基板の製造方法。
- 基礎基板上に線状または島状に分散した分離層を形成する工程と、
前記分離層の上にバッファ層を形成する工程と、
前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、
前記バッファ層の表面からの縦および横方向の結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程と、
前記半導体結晶層上に半導体素子を形成する工程と、
前記流通孔にエッング剤を流通させて前記成長防止膜および分離層をエッチングし、前記基礎基板から前記半導体素子が形成された半導体結晶層を分離する工程と
を含む、半導体素子の製造方法。 - 基礎基板上に線状または島状に分散した分離層を形成する工程と、
前記分離層の上にバッファ層を形成する工程と、
前記分離層およびバッファ層の側面に成長防止膜を形成する工程と、
前記バッファ層の表面からの縦および横方向の結晶成長により半導体結晶層を形成すると共に、前記基礎基板と前記半導体結晶層と前記成長防止膜との間に、前記成長防止膜および前記分離層それぞれに対するエッチング剤が流通可能な流通孔を形成する工程と、
前記流通孔にエッング剤を流通させて前記成長防止膜および分離層をエッチングし、前記基礎基板から前記半導体結晶層を分離して半導体結晶基板とする工程と
前記半導体結晶基板上に半導体素子を形成する工程と、
を含む、半導体素子の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20920299A JP4465745B2 (ja) | 1999-07-23 | 1999-07-23 | 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 |
| US09/482,905 US6426264B1 (en) | 1999-07-23 | 2000-01-14 | Method of manufacturing a semiconductor laminated substrate, semiconductor crystal substrate and semiconductor device |
| TW089113892A TW478180B (en) | 1999-07-23 | 2000-07-12 | Semiconductor laminated substrate, semiconductor crystal substrate and semiconductor device and method of manufacturing the same |
| CNB001216309A CN1178303C (zh) | 1999-07-23 | 2000-07-21 | 半导体叠层衬底及其制造方法和半导体器件 |
| KR1020000042337A KR100763708B1 (ko) | 1999-07-23 | 2000-07-24 | 반도체 적층 기판, 반도체 결정 기판, 반도체 소자, 및이들의 제조 방법 |
| US10/098,322 US6750481B2 (en) | 1999-07-23 | 2002-03-15 | Semiconductor laminated substrate, semiconductor crystal substrate and semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20920299A JP4465745B2 (ja) | 1999-07-23 | 1999-07-23 | 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036139A JP2001036139A (ja) | 2001-02-09 |
| JP4465745B2 true JP4465745B2 (ja) | 2010-05-19 |
Family
ID=16569053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20920299A Expired - Lifetime JP4465745B2 (ja) | 1999-07-23 | 1999-07-23 | 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6426264B1 (ja) |
| JP (1) | JP4465745B2 (ja) |
| KR (1) | KR100763708B1 (ja) |
| CN (1) | CN1178303C (ja) |
| TW (1) | TW478180B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586781B2 (en) * | 2000-02-04 | 2003-07-01 | Cree Lighting Company | Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same |
| FR2835096B1 (fr) * | 2002-01-22 | 2005-02-18 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
| US6537846B2 (en) * | 2001-03-30 | 2003-03-25 | Hewlett-Packard Development Company, L.P. | Substrate bonding using a selenidation reaction |
| JP4834920B2 (ja) * | 2001-06-12 | 2011-12-14 | ソニー株式会社 | 半導体素子の製造方法 |
| JP4191599B2 (ja) * | 2001-08-01 | 2008-12-03 | 株式会社パウデック | 結晶層の製造方法および素子の製造方法 |
| WO2003019678A1 (fr) * | 2001-08-22 | 2003-03-06 | Sony Corporation | Element semiconducteur au nitrure et procede de production de cet element |
| AU2002354254A1 (en) * | 2001-12-20 | 2003-07-09 | Matsushita Electric Industrial Co., Ltd. | Method for making nitride semiconductor substrate and method for making nitride semiconductor device |
| CN100391004C (zh) | 2002-10-30 | 2008-05-28 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制作方法 |
| US6967149B2 (en) * | 2003-11-20 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Storage structure with cleaved layer |
| EP1569263B1 (de) * | 2004-02-27 | 2011-11-23 | OSRAM Opto Semiconductors GmbH | Verfahren zum Verbinden zweier Wafer |
| JP2007026785A (ja) * | 2005-07-13 | 2007-02-01 | Hamamatsu Photonics Kk | 光電面、並びに、それを備える光電子増倍管、ｘ線発生装置、紫外線イメージ管及びｘ線イメージインテンシファイア |
| KR20070117238A (ko) * | 2006-06-08 | 2007-12-12 | 삼성전기주식회사 | 반도체 발광 트랜지스터 |
| US8421119B2 (en) * | 2006-09-13 | 2013-04-16 | Rohm Co., Ltd. | GaN related compound semiconductor element and process for producing the same and device having the same |
| JP4827698B2 (ja) | 2006-10-27 | 2011-11-30 | キヤノン株式会社 | 発光素子の形成方法 |
| JP5171016B2 (ja) * | 2006-10-27 | 2013-03-27 | キヤノン株式会社 | 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ |
| TWI407491B (zh) * | 2008-05-09 | 2013-09-01 | Advanced Optoelectronic Tech | 分離半導體及其基板之方法 |
| TW201003981A (en) * | 2008-07-14 | 2010-01-16 | Advanced Optoelectronic Tech | Substrate structure and method of removing the substrate structure |
| JP5180050B2 (ja) | 2008-12-17 | 2013-04-10 | スタンレー電気株式会社 | 半導体素子の製造方法 |
| JP5313651B2 (ja) * | 2008-12-17 | 2013-10-09 | スタンレー電気株式会社 | 半導体素子の製造方法 |
| TW201118946A (en) * | 2009-11-24 | 2011-06-01 | Chun-Yen Chang | Method for manufacturing free-standing substrate and free-standing light-emitting device |
| JP2010157772A (ja) * | 2010-04-13 | 2010-07-15 | ▲さん▼圓光電股▲ふん▼有限公司 | 窒化物発光装置及び高発光効率窒化物発光装置 |
| KR20140083357A (ko) * | 2012-12-26 | 2014-07-04 | 서울바이오시스 주식회사 | 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법 |
| CN105895755B (zh) * | 2016-06-07 | 2018-01-26 | 厦门乾照光电股份有限公司 | 一种具有可剥离结构的GaN系发光二极管制作方法 |
| CN105895761B (zh) * | 2016-06-07 | 2018-02-23 | 厦门乾照光电股份有限公司 | 一种具有可剥离结构的GaN系发光二极管 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3067381D1 (en) * | 1979-11-15 | 1984-05-10 | Secr Defence Brit | Series-connected combination of two-terminal semiconductor devices and their fabrication |
| IT1191977B (it) * | 1986-06-30 | 1988-03-31 | Selenia Ind Elettroniche | Tecnica per allineare con fotolitografia convenzionale una struttura sul retro di un campione con alta precisione di registrazione |
| US5300788A (en) * | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
| JP3360919B2 (ja) * | 1993-06-11 | 2003-01-07 | 三菱電機株式会社 | 薄膜太陽電池の製造方法，及び薄膜太陽電池 |
| JP3184717B2 (ja) | 1993-10-08 | 2001-07-09 | 三菱電線工業株式会社 | ＧａＮ単結晶およびその製造方法 |
| US5459081A (en) * | 1993-12-21 | 1995-10-17 | Nec Corporation | Process for transferring a device to a substrate by viewing a registration pattern |
| JPH10178202A (ja) | 1996-12-18 | 1998-06-30 | Mitsubishi Cable Ind Ltd | ＧａＮ系基板の製造方法 |
| JP3569111B2 (ja) | 1997-07-14 | 2004-09-22 | 三菱電線工業株式会社 | ＧａＮ系結晶基板の製造方法 |
| JPH11195775A (ja) * | 1997-12-26 | 1999-07-21 | Sony Corp | 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 |
| US6177359B1 (en) * | 1999-06-07 | 2001-01-23 | Agilent Technologies, Inc. | Method for detaching an epitaxial layer from one substrate and transferring it to another substrate |
| US6448109B1 (en) * | 2000-11-15 | 2002-09-10 | Analog Devices, Inc. | Wafer level method of capping multiple MEMS elements |
-
1999
- 1999-07-23 JP JP20920299A patent/JP4465745B2/ja not_active Expired - Lifetime
-
2000
- 2000-01-14 US US09/482,905 patent/US6426264B1/en not_active Expired - Fee Related
- 2000-07-12 TW TW089113892A patent/TW478180B/zh not_active IP Right Cessation
- 2000-07-21 CN CNB001216309A patent/CN1178303C/zh not_active Expired - Fee Related
- 2000-07-24 KR KR1020000042337A patent/KR100763708B1/ko not_active IP Right Cessation
-
2002
- 2002-03-15 US US10/098,322 patent/US6750481B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1178303C (zh) | 2004-12-01 |
| CN1282111A (zh) | 2001-01-31 |
| KR100763708B1 (ko) | 2007-10-04 |
| KR20010029994A (ko) | 2001-04-16 |
| US6426264B1 (en) | 2002-07-30 |
| US20020088979A1 (en) | 2002-07-11 |
| JP2001036139A (ja) | 2001-02-09 |
| TW478180B (en) | 2002-03-01 |
| US6750481B2 (en) | 2004-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4465745B2 (ja) | 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 | |
| US6566231B2 (en) | Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region | |
| JP3160914B2 (ja) | 窒化ガリウム系化合物半導体レーザダイオード | |
| US6635901B2 (en) | Semiconductor device including an InGaAIN layer | |
| US7718450B2 (en) | Method for manufacturing nitride semiconductor device | |
| JP4443097B2 (ja) | ＧａＮ系半導体素子の作製方法 | |
| US20100317136A1 (en) | Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type iii-v group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer | |
| US7755101B2 (en) | Semiconductor light emitting device | |
| JP4015865B2 (ja) | 半導体装置の製造方法 | |
| JP2001068786A (ja) | 窒化物系化合物半導体発光素子およびその製造方法 | |
| JP2010040692A (ja) | 窒化物系半導体素子及びその製造方法 | |
| JP2004179457A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| US7795630B2 (en) | Semiconductor device with oxidized regions and method for fabricating the same | |
| JP3403665B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP3546634B2 (ja) | 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法 | |
| JP3566476B2 (ja) | 半導体発光素子の製造方法 | |
| JPH11346035A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JPH08316527A (ja) | 半導体発光素子 | |
| JP3347633B2 (ja) | 半導体素子およびその製造方法 | |
| JP2737053B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP3592300B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2001177190A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2005072571A (ja) | 半導体装置及びその製造方法 | |
| JP2003289047A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| JP2007142336A (ja) | 窒化物半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090804 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |