TW478180B - Semiconductor laminated substrate, semiconductor crystal substrate and semiconductor device and method of manufacturing the same - Google Patents

Semiconductor laminated substrate, semiconductor crystal substrate and semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW478180B
TW478180B TW089113892A TW89113892A TW478180B TW 478180 B TW478180 B TW 478180B TW 089113892 A TW089113892 A TW 089113892A TW 89113892 A TW89113892 A TW 89113892A TW 478180 B TW478180 B TW 478180B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
substrate
patent application
scope
Prior art date
Application number
TW089113892A
Other languages
English (en)
Inventor
Hiroharu Kawai
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW478180B publication Critical patent/TW478180B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

經濟部智慧財產局員工消費合作社印製 478180 A7 ---B7 五、發明說明（1) 〔發明領域〕 本發明關於半導體積層板，其具有一底材及一形成於 底材上之半導體結晶層，其係包夾一分離層，一半導體結 晶基材，具有一對相對面及一半導體裝置包含該半導體積 層板及半導體結晶基材及其製造方法。 〔相關技術說明〕 一由氮化鎵（G a N)等構成之瓜一 v族氮化物半導 體係直接間隙半導體，具有能帶範圍由i . 9 e v至 6 · 2 e V，因此，氮化鎵受到注意，以作爲用以構成光 元件之材料，該光元件範圍由可見區至一紫外線區。氮化 鎵具有約2 · 5 X 1 0 7公分每秒之飽和率及約5 X 1〇6 伏每公分之崩潰電場，其係高於其他電子材料之崩潰電場 。因此，氮化鎵係被認爲具有相當大潛力以構成作爲高頻 及大功率之電子轉換元件材料。 然而，因爲ΙΠ - V族氮化物半導體具有一高熔點，以 及，氮之蒸汽壓於接近熔點處係相當高，因此由一熔融物 中成長一體結晶係特別地困難。因此，ΠΙ - V族氮化物半 導體之結晶一般均藉由於藍寶石，碳化矽，尖晶石，鎵化 鋰等作成之底材上磊晶成長加以取得。然而，因爲此一底 材具有與ΠΙ - V族氮化物半導體不同之晶格常數，所以大 量晶格缺陷發生於成長於此底材上之瓜- V族氮化物半導 體結晶中。 因此，一種藉由利用選擇成長技術以降低缺陷之方法 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 -4- 478180 A7 B7_ 五、發明說明（2 ) (請先閱讀背面之注意事項再填寫本頁) 已經於最近被提出（見由Y. Kato，《J.所著之結晶成長 1 9 9 4年第1 4 4頁）。此方法係例如具有開口之遮罩 層，其係由二氧化矽（S 1〇2 )，氮化矽（S i 3 N 4 ) 等所形成於成長於底材上之Π - V族氮化物半導體薄膜上 ’然後’ ΙΠ - V族氣化物半導體之結晶係成長於遮罩層之 開口。依據此方法，結晶係橫向成長穿過遮罩層之開口， 藉以貫穿差排之傳遞被中斷因而降低缺陷。此方法應用於 矽（S i )作成基材上成長砷化鎵（G a A s )結晶之技 術’並於]Π - V S矢氣化物半導體之結晶成長上取得很大作 用。 經濟部智慧財產局員工消費合作社印製 然而，雖然於此方法中取得了缺陷之降低，但當使用 由藍寶石等作成之底材時，有以下問題會發生。當使用藍 寶石作成之底材時，有以下問題發生。首先，劈裂的困難 使得劈裂不可能形成作爲光出口之端面，同時，具有優良 再現性，以備製雷射等。第二，由於絕緣特性，兩類型電 極必須由相同側定位。第三，低導熱性造成於發光裝置之 作用層或電子傳送元件之通道層之溫度上升，藉以造成裝 置或元件之劣化。爲了解決這些問題，因此，較佳地，底 材係只用以成長結晶，然後，底材係於結晶成長後被去除 〇 去除底材之方法例如包含一機械硏光法及一化學蝕刻 法。機械硏光法並不實用，因爲保持硏光一大面積係很困 難的，由於成長於瓜- V族氮化物半導體上之底材彎曲之 故。另一方面，化學蝕刻法係較佳的，因爲沒有機械損傷 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5 - 478180 A7 __B7___ 五、發明說明（3 ) 。例如，於I[[- V族氮化物半導體穿過例如氧化鋅（ Ζ η〇）或氧化錳（M g〇）之氧化物構成之緩衝層而成 長於底材上，然後，緩衝層藉由蝕刻去除之方法中被提出 底材藉由蝕刻以隔離（見曰本特開平7 — 1 6 5 4 9 8， 10 — 178202 及 11 — 35397 號案）。 然而，於此方法中，瓜- V族氮化物半導體係只成長 經過由氧化物構成之緩衝層，底材由於以下理由而不能被 隔離開。首先，若由氧化物構成之緩衝層係薄至幾十奈米 時，緩衝層於成長瓜- V族氮化物半導體時消失.，因此， 緩衝層之出現否不能確定。第二，即使於緩衝層以一般氧 化物形式保留，m - v族氮化物半導體係沉澱於底材之周 邊側上，因此，緩衝層係被塗覆以瓜- v族氮化物半導體 。結果，一鈾刻劑不能與緩衝層接觸，使得緩衝層不能被 蝕刻。第三，即使蝕刻劑與緩衝層接觸，一普通蝕刻速率 係約每分幾微米，由溶解成份造成之黏滯度係依據蝕刻加 以增加。結果，需要很久時間以將蝕刻劑浸入例如2吋直 徑底材之中心。事實上’於到達約幾百微米後，飽刻停止 ，因此，很困難隔離開底材。 本發明係設計以克服前述問題。本發明之目的係提供 一半導體積層板，及一半導體裝置，其能容易地藉由蝕刻 隔離開底材及其製造方法，及一半導體結晶基材及一由該 方法取得之半導體裝置及其製造方法。 〔發明槪要〕 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝 <請先閱讀背面之注意事項再填寫本頁) n i_i n n 一-0, n n an ϋ ϋ ϋ I · 經濟部智慧財產局員工消費合作社印製 -6- 478180 A7 _____ B7 五、發明說明（4 ) (請先閱讀背面之注意事項再填寫本頁) 本發明之半導體積層板具有一底材及一半導體結晶層 ，形成於該底材上，該底材包夾一分離層，該分離層包含 用以使蝕刻分離層之蝕刻劑流過之流通孔。 本發明之半導體結晶基材具有一對相對面，其包含突 出或凹入於相對面之一上。 於本發明之一半導體裝置中，包含一半導體積層板， 其具有一底材及一半導體結晶層形成於底材上，該底材包 夾一分離層，該半導體積層板具有一流通孔，用以使用以 蝕刻分離層之蝕刻劑通過。 於本發明之另一半導體裝置中，包含一具有一對相對 面之半導體結晶基材，該半導體結晶基材於相對面之一上 ，具有突出部及凹入部。 一種製造本發明之半導體積層板之方法，該積層板具 有一底材及一半導體結晶層形成於該底材上，該底材包夾 一分離層，該方法包含步驟有：形成供蝕刻分離層用之鈾 刻劑通過之流通孔。 經濟部智慧財產局員工消費合作社印製 一種於半導體積層板中，製造本發明之半導體結晶基 材之方法，該半導體積層板具有一底材及一半導體結晶層 形成於底材上，該底材包夾一分離層並具有一流通孔，用 以供蝕刻分離層之蝕刻劑流經該流通孔，藉以將半導體結 晶層與底材分離。 一種製造本發明之半導體裝置之方法，使用具有一底 材及一半導體結晶層形成於底材上之半導體積層板，該底 材包夾一分離層並具有一流通孔，用以供鈾刻該分離層之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 478180 A7 B7__ 五、發明說明（5 ) 蝕刻劑流過。 另一種製造本發明之半導體裝置之方法，使用一半導 體積層板，其具有一底材及一半導體結晶層形成在底材上 ，該底材包夾一分離層並具有一流通孔，用以供蝕刻分離 層之蝕刻劑流過，該方法包含步驟：藉由令蝕刻劑流經該 流通孔而蝕刻該分離層，藉以隔離開底材。 另一種於半導體積層板中，製造本發明之半導體裝置 之方法，該積層板具有一底材及一半導體結晶層形成於底 材上，該底材包夾一分離層並具有一流通孔，用以供蝕刻 分離層之蝕刻劑流過，使用一半導體結晶基材，其係藉由 蝕刻分離層加以形成半導體結晶基材，藉由將蝕刻劑流經 該流通孔，藉以令底材與半導體結晶層隔離。 製造本發明之半導體裝置之另一方面使用一半導體結 晶基材，其具有一對相對面，其中之一係具有突出部或凹 入部。 本發明之半導體積層板具有流通孔，用以供鈾刻分離 層之蝕刻劑流過。因此，分離層係容易藉由蝕刻去除，因 此，半導體結晶層係容易與底材隔離。 本發明之半導體結晶基材具有突出部或凹入部於相對 面之一。 本發明之一半導體裝置包含本發明半導體積層板或本 發明之半導體結晶基材。 於製造本發明之半導體積層板之方法中，形成有供蝕 刻分離層之蝕刻劑通過之流通孔。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） · ^1 ϋ 1 _ϋ I 1 I 一so- a··· · am · 應 ι (請先閱讀背面之注意事項再填寫本頁) -8- 478180 A7 B7 五、發明說明（6) (請先閱讀背面之注意事項再填寫本頁) 於製造本發明之半導體結晶基材之方法中，分離層係 藉由使蝕刻劑流經流通孔加以蝕刻，藉以使半導體結晶層 與底材隔離。 於製造本發明之半導體裝置之方法中，本發明之半導 體積層板係被使用。 於製造本發明之半導體裝置之另一方法中，分離層係 藉由令蝕刻劑流經流通孔加以蝕刻，藉以隔離開底材。 於本發明之半導體積層板中，製造本發明之半導體裝 置的另一方法中，半導體結晶基材係藉由蝕刻分離層加以 形成，藉由將蝕刻劑流經該流通孔中，並藉由將半導體結 晶層隔離開底材加以形成。 於製造本發明之半導體裝置之另一方法中，半導體結 晶基材具有一對相對面，其一具有突出部及凹入部。 本發明之其他及進一步目的，特性及優點將由以下說 明而更明顯。 〔圖式之簡要說明〕 經濟部智慧財產局員工消費合作社印製 第1圖爲依據本發明之第一實施例之半導體積層板之 結構剖面圖。 第2 A及2 B圖爲製造示於第1圖之半導體積層板之 方法之各步驟剖面圖。 第3 A至3 C圖爲由第2 A及2 B圖之步驟後之步驟 剖面圖。 第4圖爲用以蝕刻示於第1圖之半導體積層板之分離 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9- 478180 經濟部智慧財產局員工消費合作社印製 A7 ____B7 ___ 五、發明說明（7 ) 層之蝕刻設備架構之部份剖面圖。 第5圖爲由分離層所隔離之示於第1圖之半導體積層 板之剖面圖。 第6圖爲使用示於第1圖之半導體積層板之發光裝置 結構之剖面圖。 第7圖爲使用示於第1圖之半導體積層板之場效元件 結構之剖面圖。 第8圖爲使用示於第1圖之半導體積層板之雙極性電 子元件結構之剖面圖。 第9圖爲使用示於第1圖之半導體積層板之光電元件 結構之剖面圖。 第1 0圖爲示於第9圖之光電元件之電路架構電路圖 〇 第11圖爲依據本發明之第二實施例之半導體積層板 之結構剖面圖。 第1 2圖爲製造示於第1 1圖之半導體積層板之方法 一步驟之剖面圖。 第13圖爲由分離層所隔離之示於第11圖之半導體 積層板之剖面圖。 第1 4圖爲依據本發明之第三實施例之半導體積層板 之結構剖面圖。 第1 5圖爲不於第1圖之半導體積層板差排狀態之剖 面圖。 第1 6圖爲不於第1 4圖之半導體積層板差排狀態之 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公爱） ΙΊ--,i----- (請先閱讀背面之注意事填寫本頁) !| 訂·！ — I! -10- 478180 A7 _JB7_五、發明說明（8 ) 剖面圖。 第1 7圖爲由分離層所隔離之示於第 積層板之剖面圖。 主要元件對照表 4圖之半導體 1 半導 體 積 層 板 1 1 底 材 1 2 分 離 層 1 3 緩 衝 層 1 4 半 導 體 結 晶 層 1 5 抗成 長 膜 1 6 流 通 孔 2 1 分 離 層 成 長 層 2 2 緩 衝 層 成 長 層 請 先 閱 讀 背 © 之 注 意 事 m 填I裝 頁 I w I 通 I I I I訂 經濟部智慧財產局員工消費合作社印製 3 二氧化矽膜 4 光阻膜 5 抗成長膜成長膜 1 容器 2 閥 3 真空泵 4 槽 5 閥 6 排放埠 7 閥 聲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - 478180 A7 B7 五、發明說明（ 3 8 4 1 4 2 4 9 ) ^ 加熱設備 η -側接點層 η型鍍層 經濟部智慧財產局員工消費合作社印製 4 4 3 第 —· 導 引 層 4 發 光 層 5 抗 劣 化 層 6 第 二 導 引 層 7 P 型 鍍 層 8 P 側 接 點 層 1 通 道 層 2 阻 障 層 3 載 子 供 給 層 4 阻 障 層 5 源 電 極 6 汲 極 電 極 7 閘 極 電 極 8 源 極 T5 9 汲 極 1 集 極 接 點 層 2 集 極 層 3 基 極 層 4 射 極 層 5 射 極 接 點 層 6 集 極 電 極
請 先 閱 讀 背 面 之 注 意 事 f!裝 頁I 一 I I I I I I訂 a I I 聲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- 478180 A7 B7 經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- 478180 A7 B7 五、發明說明（11) 101 半導體積層板 114 半導體結晶層 (請先閱讀背面之注意事項再填寫本頁) 115 抗成長膜 2 0 1 半導體積層板 202 半導體結晶基材 215 抗成長膜 〔較佳實施例之詳細說明〕 本發明之較佳實施例將參考附圖加以詳細說明.。 〔第一實施例〕 第1圖示出依據本發明之第一實施例之半導體積層板 1之結構。半導體積層板1例如有一積層結構，其包含一 底材1 1 ，一分離層1 2 ，一緩衝層1 3及一由Π — V族 經濟部智慧財產局員工消費合作社印製 氮化物半導體構成之半導體結晶層1 4，層1 2 ，1 3及 1 4係以此順序積層，於基材1 1至層1 2及1 3之表面 上。m - V族氮化物半導體包含例如至少]Π族元素之一種 元素及V族元素群組中之至少一氮，該ΠΙ族元素係由鎵（ G a )，鋁（A 1 )，硼（B )及銦（I η )構成，V族 係由氮（Ν )，磷（Ρ )及砷（A s )構成。 底材1 1係爲一用以成長半導體結晶層1 4於其上經 分離層1 2及緩衝層1 3之底部。底材1 1係例如由藍寶 石，矽，尖晶石，鎵化銨，鎵化鋰，鋁化鋰，氧化矽等所 作成。另外，例如，於此實施例中，底材1 1係由藍寶石 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- 478180 Α7 __ Β7 五、發明說明（12) 作成，及分離層1 2等係形成於C 一平面或a -平面上。 分離層1 2係用以將底材1 1與半導體結晶層1 4分 隔，並作爲一核心以成長緩衝層1 3 ，及分離層1 2包含 請 先 閱 背 面 之 注 意 事 項 再 填 寫 本 頁 幾乎非晶微結晶成長於低溫中。於積層方向中，分離層 1 2係例如約0 · 0 3微米厚（此後稱厚度）並包含至少 瓜―V族化合物半導體及Π— VI族半導體之一種。瓜一 V 族化合物半導體包含例如於上述m族元素之至少一元素及 上述v族元素之至少一元素。π - VI族化合物半導體含例 如π價元素之至少一元素及VI價元素之至少一元素，π價 元素包含鋅（Zn)，鎂（Mg)，鈹（Be)，鎘（ C d )，錳（Μη)及汞（Hg) ，VI價元素包含氧（〇 )，硫（S )，硒（s e )及卢（丁 e )。 經濟部智慧財產局員工消費合作社印製 如上，例如，較佳地，該瓜- V族化合物半體含，m 價元素之鋁被使用作爲構成分離層1 2之材料。此一 m -V族化合物半導體可以容易爲鹼溶液加以蝕刻，及分離層 1 2及緩衝層1 3可以連續成長於相同設備中，並容易製 造，因爲瓜- V族化合物半導體相同於構成緩衝層1 3之 半導體材料。再者，於瓜元素中之鋁組成物愈高，則一餓 刻速率愈快。因此，較佳地，鋁組成物愈高愈好。氮化銘 (A 1 N )係較佳的，因爲特別快蝕刻速度之故（見 J.R. Mile ham 1 9 9 5年所著、'應用物理〃）。 另外，較佳地，含氧，例如氧化鋅，氧化鎂，氧化錦 (C a〇）或氧化錳（Μη〇）之π— VI族化合物半導體 係被用以作成構成分離層1 2之材料。這些材料可以以化 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 478180 Α7 Β7 五、發明說明（13) 學方式加以輕易蝕刻。然而，這些材料爲I[一 V!化合物半 導體’其係與構成緩衝層1 3之半導體材料不同。爲了以 這些材料形成分離層1 2 ，因此’很難於相同設備中成長 分離層1 2及緩衝層1 3。即，較佳地，m - v化合物半 導體含鋁，m元素係用以作爲構成分離層1 2之材料。 分離層1 2可以不但具有單層結果，也可以是由不同 材料作成之多層結構。另外，於此實施例中，分離層1 2 具有由氮化鋁構成之單層結構。 分離層1 2例如係以線或島形之形式分佈，每一線或 島具有幾微米至幾十微米之寬度，並以幾微米加以分隔。 另外，例如，分離層1 2係以線形式分佈，於此實施例中 ’每一線具有4微米寬，並以4微米分隔。具有例如約 0·2微米厚之抗成長膜15係提供於分離層12之側邊 。每一用以流經蝕刻分離層1 2用之蝕刻劑之流通孔1 6 係形成於所分佈分離層1 2之間，該等分離層1 2插入該 抗成長膜1 5。較佳地，流通孔1 6之剖面積係使得蝕刻 劑可以進入流通孔1 6幾微米，例如幾微米至幾十微米。 抗成長膜1 5係用以防止半導體結晶層1 4形成於分 離層1 2之側邊，藉以形成流通孔1 6。例如，抗成長膜 1 5係由氧化矽，氮化矽，氧化鋁及高熔點金屬之至少之 一作成。高熔點金屬之例子是鎢（W )，鉬（Μ 〇 )等等 。較佳地，氧化矽，氮化矽等係用以作爲構成抗成長膜 1 5之材料。這些材料可以容易以氫氟酸等加以蝕刻。 雖然，抗成長膜1 5可以具有單層結構，但抗成長膜 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） (請先閱讀背面之注意事項 n ϋ ϋ I n n n 一so, ϋ 1 n ϋ I an ϋ I 項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -16- 經濟部智慧財產局員工消費合作社印製 478180 A7 _—_ B7 五、發明說明（14) 1 5也可以具有由不同材料作成之多層結構。另外，於此 實施例中，抗成長膜1 5具有由氧化矽構成之單層結構。 緩衝層1 3係用以定義半導體結晶層1 4之結晶方向 ’並包含例如Π - V化合物半導體。然而，較佳地，緩衝 層1 3包含至少構成分離層1 2元素及構成半導體結晶層 1 4之元素之一。此一緩衝層可以具有相同於半導體結晶 層1 4之結晶形式。緩衝層1 3可以由相同於分離層1 2 之材料作成，或緩衝層1 3可以當分離層1 2以蝕刻去除 時與分離層1 2 —起去除。例如，緩衝層1 3係由氮化鎵 作成。緩衝層1 3之厚度係幾微米即足夠，及於此實施例 中，緩衝層1 3具有例如1 . 5微米之厚度。 再者，緩衝層1 3係以相對於分離層1 2之線或島形 式加以分佈，以及，抗成長膜1 5係提供於緩衝層1 3之 側邊。即，類似於分離層1 2，每一流通孔1 6係形成於 緩衝層1 3之間，該緩衝層1 3係被包夾以抗成長膜1 5 。因此，可以確保流通孔1 6之足夠剖面積。 半導體結晶層1 4可以具有單層或多層結構。較佳地 ，半導體結晶層1 4具有由例如氮化鎵’氮化鋁鎵（ A 1 GaN)或氮化鎵銦（Ga I nN)構成之至少一層 。半導體結晶層1 4之厚度係依據應用加以適當決定。例 如，於此實施例中，半導體結晶層1 4具有約1 5微米之 厚度。 具有此一結構之半導體積層板1可以如下加以製造。 第2A及2 B及3A至3 Cffl示出製造半導體積層板 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -17- · »1 1 -ϋ ϋ n IB 1 一： 口， n mm— ϋ n -ϋ -ϋ . (請先閱讀背面之注意事項#,填寫本頁) 478180 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（15) 1之方法的步驟。首先，例如於第2 A圖所示，由藍寶石 構成之底材1 1係加以備製，及底材1 1係於氫氣 環境中淸洗於1 0 5 0 °C。再者，例如，溫度係被降低至 5 5 0°C ’及用以形成分離層1 2之分離層成長層2 1係 以Μ〇C V D (金屬有機化學氣相沉積法）成長於底材 1 1之C 一平面上至〇 · 〇3微米之厚度。然後，例如， 溫度係被增加至1 0 0 〇°C，及一用以形成緩衝層1 3之 緩衝層成長層2 2係以MOCVD法成長於分離層1 2上 至1 · 5微米之厚度’如同於分離層成長層2 1般地。隨 後，例如’ 一二氧化矽膜2 3係以C V D (化學氣相沉積 法）沉積0·2微米厚度於緩衝層13之上。 於二氧化矽膜2 3形成後，例如於第2 B圖所示，二 氧化矽膜2 3係被塗覆以光阻膜2 4，及線性圖案，每一 圖案均具有〇 4微米寬，並以4微米之間距形成在緩衝層 成長層22之上，以結晶面<11 00>之方向。然後， 二氧化矽膜2 3係藉由使用光阻膜2 4作爲遮罩及使用含 氟化氫水溶液作爲蝕刻劑，以蝕刻去除。於二氧化矽膜 2 3被選擇性去除後，光阻膜2 4係被去除。 於光阻膜2 4被去除後，例如於第3 A圖所示，緩衝 層成長層2 2及2 1係依序藉由使用二氧化矽膜2 3作爲 遮罩及使用氯系列蝕刻氣體作爲蝕刻劑加以選擇性去除， 藉以外露出底材1 1。因此，形成分佈之緩衝層1 3及分 離層1 2。然後，二氧化矽膜2 3係藉由使用含氟化氫之 水溶液作爲蝕刻劑加以去除。 (請先閱讀背面之注意事$填寫本頁) f ·11111111 # 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18- 478180 A7 B7 五、發明說明（16) 請 先 閱 讀 背 之 注 意 事 項 再 填 本 頁 於二氧化矽膜2 3被去除後，例如於第3 B圖所示， 一用以形成抗成長膜1 5之抗成長膜形成膜2 5係以 C V D法形成於緩衝層1 3側邊之整個表面至0 . 2微米 之厚度。然後，例如，如於第3 C圖所示，抗成長膜形成 膜2 5係被R I E (反應離子蝕刻）以大致垂直於底材 1 1之方式蝕刻，藉以抗成長膜形成膜2 5係被選擇性去 除。因此，露出緩衝層1 3之頂面，抗成長膜1 5係形成 於緩衝層1 3側及於分離層1 2側之至少一部份。 於抗成長膜1 5形成後，例如，半導體結晶層1 4係 以M OCVD被成長於緩衝層1 3之上至1 5微米之厚度 。於此時，半導體結晶層1 4開始成長於緩衝層1 3之外 露表面，同時，成長於結晶面< 1 1 0 >之方向，即垂 直於緩衝層1 3延伸之方向，這些成長部份係聚結入2Ρ坦 表面中。半導體結晶層1 4並未成長於緩衝層緩衝層1 3 及被塗覆以抗成長膜之分離層1 2之側邊。即，流通孔 1 6係形成於緩衝層1 3之側邊及分離層1 2被包夾以抗 成長膜1 5。因此，取得如於第1圖所示之半導體積層板 經濟部智慧財產局員工消費合作社印製 如此製得之半導體積層板1係被使用於分離層1 2被 蝕刻及半導體結晶層1 4與底材1 1分離後。 第4圖示出用以鈾刻半導體積層板1之分離層12中 之蝕刻設備之架構。蝕刻設備包含一容器3 1 ，用以收納 半導體積層板1於其中。一真空泵3 3係經由閥3 2連接 至容器31 ’使得容器31之內部可以被替換至減壓氣氛 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 478180 A7 ___B7 ________ 五、發明說明（17) 。再者，用於蝕刻劑之槽3 4係經由閥3 5連接至容器 3 1 ，及一用以由容器3 1內部配送蝕刻劑之配送埠3 6 係經由閥3 7提供於容器3 1上。再者，容器3 1可以以 加熱設備3 8加以加熱。 第5圖示出由分離層1 2所隔離之半導體積層板1 1 。首先，藉由使用例如示於第4圖之飩刻設備’半導體積 層板1係被放入於容器3 1中，容器3 1之內部係被真空 泵3 3所轉換爲減壓氣氛，然後，作爲用以蝕刻抗成長膜 1 5之蝕刻劑之含氟化氫之水溶液係被由槽3 4引入容器 3 1中。這允許蝕刻劑進入半導體積層板1之流通孔1 6 中。因爲減壓氣氛係提供於蝕刻劑引入之前，所以蝕刻劑 係容易藉由毛細管現進入流通孔1 6中，而不必替換氣體 。於此例子中，受熱蝕刻劑係更有效於蝕刻劑之進入°因 爲流通孔1 6係形成於分離層1 2之一側及緩衝層1 3 $ 抗成長膜1 5包夾之一側，所以流通孔1 6之剖面積具有* 足夠尺寸，因此，蝕刻劑容易流經流通孔1 6中。 然後，例如，容器3 1係被加熱於5 0 °C並允許忍、％ 1〇分鐘，藉以去除抗成長膜1 5。再者，例如’於$器 3 1中之蝕刻劑係由配送埠3 6放出，然後，容器3 1 $ 加熱至1 0 0 °C及容器3 1之內部係被真空泵3 3 m _ 爲減壓氣氛，藉以乾燥容器3 1之內部。然而’例$ 爲蝕刻分離層1 2之蝕刻劑之鹼溶液係由槽3 4中弓丨Α $ 器3 1中，容器3 1係被加熱8 0°C並允許忍受2 〇分° 因此，蝕刻劑進入流通孔1 6及分離層1 2被分解’ {吏# 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事¥^填寫本頁) I·· -裝 - - ---—訂------ 經濟部智慧財產局員工消費合作社印製 -20- 經濟部智慧財產局員工消費合作社印製 478180 A7 B7 五、發明說明（18) 底材1 1係與半導體結晶層1 4分離如於第5圖所示。因 爲減壓氣氛係於引入蝕刻劑前被提供’所以如前所述蝕刻 劑係容易進入流通孔1 6之中。如此’受熱融刻劑係更有 效於蝕刻劑之進入。再者’於此例子中’流通孔1 6之剖 面積具有足夠尺寸，因此，触刻劑容易流經流通孔1 6。 另外，因爲分離層1 2係以線或島形式加以分佈及流 通孔1 6係形成於被抗成長膜1 5所包夾之分離層1 2之 側邊，所以當鈾刻進行時’底材1 1係被分離開分離層 1 2之寬度。若蝕刻速度係被假設爲每分幾微米至每分幾 十微米，則形成以具有寬度幾微米至幾十微米之分離層 1 2係在幾分至幾十分內被蝕刻’因此’底材1 1係於相 當短時間內被隔離開。緩衝層1 3可以與分離層1 2 —起 分解，這係取決於構成緩衝層1 3之材料而定。 半導體積層板1係同時被以下方式加以隔離。首先， 例如，藉由使用第4圖中之蝕刻設備，半導體積層板1係 被放入容器3 1之中，容器3 1之內部係被改爲減壓氣氛 。然後，用以作爲蝕刻抗成長膜1 5及分離層1 2之鹼溶 液係被引入容器3 1中，及容器3 1係被加熱於8 0 °C並 忍受6 0分。因此，抗成長膜1 5及分離層1 2係被分解 ，使得底材1 1係由半導體結晶層1 4隔離開如於第5圖 所示。於此例子中，如前所述鈾刻劑容易進入並流經流通 孔1 6。再者，底材1 1係於短時間內如上所述地加以隔 離。如於此例子中，緩衝層1 3係與分離層1 2 —起分解 ，這係取決於構成緩衝層1 3之材料而定。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ]κ--f.——丨I.丨丨丨丨丨丨丨訂·丨丨丨丨· — (請先閱讀背面之注意事項再填寫本頁) •21 -
478180 五、發明說明（19) 如此與底材1 1相隔之半導體結晶層1 4係用於半導 體裝置中作爲半導體結晶基材2。例如於第5圖所示，半 導體結晶基材2具有突出部，其係由突出緩衝層1 3所形 成’該緩衝層1 3係以線或島形分佈，1 1 4之一表面上 具有一對相對面。雖然未示於圖中，但當緩衝層1 3係與 为離層1 2 —起丨谷解時’半導體結晶基材2具有凹入部， 其係以相對於分解緩衝層1 3之線或島形式分佈，於半導 體結晶層1 4之一表面上具有一對相對面。 因此’因爲依據本發明之半導體積層板1具有流通孔 1 6 ’用以供蝕刻分離層1 2之蝕刻劑通過，所以分離層 1 2可以容易蝕刻及底材1 1可以容易地隔離。即，半導 體結晶基材2可以容易取得。因此，半導體裝置係藉由使 用半導體積層板1或半導體結晶基材2加以形成，藉以可 以利用劈裂，電極並不需要定位於同一側及熱輻射特性可 以改良。 再者，因爲流通孔1 6係提供於分離層1 2之側邊之 至少一部份，分離層1 2係爲抗成長膜1 5所包夾，所以 也可能防止半導體結晶層1 4成長於分離層1 2之側邊， 並容易形成流通孔1 6。再者，因爲必須被蝕刻之分離層 1 2之寬度可以減少，所以分離層1 2可以容易被蝕刻， 蝕刻用之時間可以減少。 再者，因爲流通孔1 6係提供於緩衝層1 3之一側’ 該緩衝層1 3係被抗成長膜1 5所包夾，所以流通孔1 6 之剖面積可以足夠地增加，因此，蝕刻劑可以容易地流經 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 『裝 (請先閱讀背面之注意事項再填寫本頁) ϋ — I >Ίa ·ϋ n ·ϋ emmt n ϋ 1 I · 經濟部智慧財產局員工消費合作社印製 -22- 478180 A7 _B7_ 五、發明說明（20) 流通孔1 6。即，分離層1 2可以容易被蝕刻。 (請先閱讀背面之注意事項再填寫本頁) 另外，因爲依據本發明之半導體積層板之製造方法包 含形成流通孔1 6之程序，所以依據本發明之半導體積層 板1及半導體結晶基材2可以容易製造並實現。 再者，於依據本發明之半導體積層板之隔絕方法中， 即製造半導體結晶基材時，減壓氣氛係被提供，然後，齡 刻劑係被允許流經該流通孔1 6。因此，蝕刻劑可以容易 進入流通孔1 6中。因此，分離層1 2可以容易被蝕刻。 例如，一元件結構係於半導體積層板1爲分離層1 2 所隔離前被以下列方式加以形成於半導體結晶層1 4之上 ，以及，具有此結構之半導體積層板1可以被用半導體裝 置中。 經濟部智慧財產局員工消費合作社印製 第6圖示出使用半導體積層板1之光元件之發光裝置 之結構。該發光裝置具有積層結構，其例如包含一 η -側 接觸層4 1 ，一 η型鍍層4 2 ，一第一導引層4 3 ，一發 光層44，一抗劣化層45 ，一第二導引層46 ，一 ρ型 鍍層4 7及一 Ρ側接觸層4 8，這些層係被依序積層於半 導體積層板1之半導體結晶層1 4上。於此時’例如半導 體積層板1之緩衝層13及半導體結晶層14係由被插以 例如η雜質，例如矽（S i )之η型G a Ν所作成。 例如，η側接觸層4 1具有1微米之厚度並係由被摻 雜例如矽之η -型雜質之η -型G a Ν所作成。例如，η 型鍍層4 2具有1 · 5微米厚並由一被摻以例如矽之η型 雜質之η型A 1 〇 _ 〇 7 G a 〇 . 9 3 Ν所作成。例如’第一導 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23- 478l8〇 A7 r-------— —_ B7___ 五、發明說明（21) 引層4 3具有0 · 1微米厚並由被摻以例如矽之n型雜質 之η型g a Ν所作成。例如，發光層4 4係由未摻雜質之 未ί參雜G a I η N化合物結晶所作成並具有包含一積層結 構’該結構包含五段由1 〇奈米厚之 G a 0 · 9 5 1 n Q . ◦ 5 N化合物結晶之阻障層及3奈米厚 G 8 ◦ . 8 5 I n Q . i 5 ν化合物結晶之井層。 例如’抗劣化層4 5係具有1 0奈米厚並由被摻例如 鎂（Mg) p型雜質之p型AlQ.2GaQ.8N作成。例 如’第二導引層4 6具有〇 · 1微米厚度並係由被摻以例 如鎂之P型雜質之p型G a N所作成。例如，p型鑛層 4 7具有半導體積層板丨· 5微米厚並係由被摻雜以例如 錶之P型雜貞之p型A 1 q.qtG a 0.93N化合物結晶作 成。例如’ P側接觸層4 8具有0 · 2微米厚並係由被摻 以例如鎂之P型雜質之P型G a N所作成。 發光裝置係例如藉由Μ〇C V D依序積層η側接觸層 4 1至Ρ型接觸層4 8於半導體積層板1之半導體結晶層 縿溃邡智慧財虞扃員工消費合作社印製 1 ，用接射， 1 1 利 側輻升 材 板由 Ρ ， 上 底層藉及者度 於 積以 4 再溫 係 體可 1 。 之 置 導邊層造 4 裝 半側晶製 4 光 之，結易層 發 例此體容光 之。施因導以發 份ffl實。半可止 部吏本離於置防 。 小Mf據隔供裝以化 大後依易提光可 W 定 _ 用容被發而之 預離使被以，，件 爲隔置以可此良一兀 割所裝可極因改或 分 2 光 1 電，被置 被 1 發 1 ， 上以裝 。 層爲材成 8 可止 上離因底形 4 性防 4 分 以裂層特而 1 被 所劈觸熱因 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） 478180 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（22) 於上述說明中，底材1 1係於元件結構形成於半導體 積層板1之半導體結晶層1 4上後被隔離開。然而，例如 ，元件結構可以形成於半導體結晶基材2之一表面上，於 半導體積層板1被分離層1 2與半導體結晶基材2及底材 1 1後。 第7圖示出使用半導體積層板1之場效元件。場效元 件具有例如包含通道層5 1 ’阻障層5 2，承載供給層 5 3及阻障層5 4之積層結構，這些層係依序積層於半導 體積層板1之半導體結晶層1 4上。例如，於此時，半導 體積層板1之半導體結晶層1 4係由被摻以例如鎂之p型 雜質約5 X 1 0 1 7每平方公分之高電阻値之p型G a N作 成。 例如，通道層5 1具有0 · 5微米厚並係以未摻以雜 質之未摻雜G a N作成。例如，阻障層5 2具有1 0奈米 厚並係由未摻以雜質之未摻雜A 1 〇 . ! 5 G a Q _ 8 5 N作成 。例如，承載供給層5 3具有2 0奈米厚度並係由被重摻 雜以例如矽之約3 X 1 0 1 8每平方公分之η型雜質作成。 例如，阻障層5 4具有1 0奈米厚並係由被摻以例如矽之 η型雜質5 X 1 0 1 7每平方公分之輕摻雜之 A 1 ◦ . ! 5 G a。. 8 5 Ν 作成。 源電極5 5及汲極電極5 6係彼此相隔於阻障層5 4 之表面上，及一閘電極5 7係位於源電極5 5及汲極電極 5 6之間。一藉由合金而電阻値被降低之源極區5 8係位 於源電極5 5及通道層5 1之間。電阻値藉由合金而類似 (請先閱讀背面之注意事項#(填寫本頁) 裝
I MmmmB ϋ Λ— 一一ffJ· n ϋ I I 1 I ϋ I #· 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -25- 478180 Α7 Β7 五、發明說明（23) 降低之汲極區5 9係位於汲極電極5 6及通道層5 1之間 0 (請先閱讀背面之注意事項專填寫本頁) 場效元件係以例如以下方式形成。首先，層5 1至 5 4係例如藉由Μ〇C V D，而被依序積層於半導體積層 板1之半導體結晶層1 4上。然後，例如，源電極5 5及 汲極區汲極電極5 6係被氣相沉積於阻障層5 4上，及源 極區源極區5 8及汲極區5 9係藉由加熱合金而形成。然 後，閘極電極5 7係氣相沉積於阻障層5 4上。以此方式 ，取得如於第7圖所示之場效元件。 被分割成預定大小部之場效元件係於底材1 1被分離 層1 2所阻隔後被使用。 因爲場效元件使用依據此實施例之半導體積層板1 ， 所以底材1 1可以容易被隔離。因此，輻射熱特性可以被 改良，使得通道層5 1之溫度上升及元件之劣化可以防止 0 經濟部智慧財產局員工消費合作社印製 於上述說明中，底材1 1係於元件結構形成於半導體 積層板1之半導體結晶層1 4上之後被隔離。然而，例如 ，元件結構可以於半導體積層板1被分離層1 2所隔成半 導體結晶基材2及底材1 1後被形成於半導體結晶基材2 之一表面上。 第8圖示出使用半導體積層板1之雙極性電子元件之 結構。雙極性電子元件具有例如包含一集極接觸層6 1 ’ 一集極層6 2 ’ 一基極層6 3 ’ 一射極層6 4及一發射接 觸層6 5之積層結構，這些層均依序積層於半導體積層板 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 478180 Α7 Β7 五、發明說明（24) 1之半導體結晶層1 4上。於此時，例如，半導體積層板 1之半導體結晶層1 4係由未摻雜質之未摻雜G a N所作 (請先閱讀背面之注意事項再填寫本頁) 成。 例如，集極接觸層6 1具有2微米厚度並係由被濃摻 雜以例如矽之η型雜質之η型G a N作成。例如，集極層 6 2具有1微米厚度並被輕摻雜以例如矽之η型雜質之n 型GaN。例如，基極層63具有〇·3微米厚並係由摻 以例如鎂之P型雜質之P -型G a N作成。例如，射極層 6 4具有0 . 3微米厚並由摻以例如矽之η型雜質之n型 A 1 G a Ν作成。例如，射極接觸層6 5具有1微米厚.並 由濃摻雜以例如矽之η型雜質之η型G a N作成。 一集極電極6 6係位於集極接觸層6 1上，一基極電 極6 7係位於基極接觸層6 3上，及一射極電極6 8係位 於射極接觸層6 5上。 經濟部智慧財產局員工消費合作社印製 雙極性電子元件係以下列方式形成。首先，層6 1至 6 5係例如藉由Μ〇C V D依序積層於半導體積層板1之 半導體結晶層1 4上。然後，例如，射極接觸層6 5及射 極層6 4係依序選擇蝕刻，藉以外露出基極層6 3之一部 份。然後，例如，層6 5，6 4，6 3及6 2係依序蝕刻 ，藉以外露出集極接觸層6 1之一部份。隨後，集極電極 6 6 ，基極電極6 7及射極電極6 8分別被氣相沉積。以 此方式，取得示於第8圖之雙極性電子元件。 被分割成預定大小部份之雙極性電子元件係於底材 1 1被分離層1 2所分隔後被使用。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -27- 478180 A7 B7 五、發明說明（25) 因爲雙極性電子元件使用依據此實施例之半導體積層 板1 ，所以底材1 1可以容易被隔離。因此’輻射熱特性 可以被改良，使得基極層6 3之溫度上升及元件之劣化可 以防止。 於上述說明中，底材1 1係於元件結構形成於半導體 積層板1之半導體結晶層1 4上之後被隔離。然而’例如 ，元件結構可以於半導體積層板1被分離層1 2所隔成半 導體結晶基材2及底材1 1後，被形成於半導體結晶基材 2之一表面上。 第9圖示出使用半導體積層板1之光電元件之結構。 該光電元件具有一光檢測器7 0及一場效元件8 0，光檢 測器7 0係光學元件，場效元件8 0係形成於半導體結晶 基材2上，藉由以分離層1 2分離開半導體積層板1加以 取得。例如半導體積層板1之半導體結晶層1 4係被摻以 例如鎂之P型雜質約5 X半導體積層板1 0 1 7每平方公分 之高電阻値之P型G a N。 例如，用以形成光檢測器7 0具有積層結構，其包含 一通道層7 1，一未摻雜A IGaN層72，一濃摻雜 A 1 G a N層7 3，這些層係被依序積層於半導體結晶基 材2上。一對蕭基電極7 4及7 5係提供於濃摻雜 A 1 G a N層7 3上，予以彼此分隔。該濃摻雜 A IGa N層7 3及未摻雜A 1 GaN層7 2係由蕭基電 極7 4及7 5間之區域去除，因此，通道層7 1係外露於 此區。因此，通道層7 1沒有載子，因此，通道層7 1於 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注 I aJkF — 意事項再填 I 1 I n n n n^aJ9 n n n i ·ϋ ϋ I 寫本頁) 經濟部智慧財產局員工消費合作社印製 -28- 478180 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（26) 未照射光時係被高電阻値。再者，一高阻層7 6係形成於 層7 3 ，7 2及7 1上’使得高阻層76可以接近蕭基電 極7 5。一由鎳構成之薄膜電阻7 7係形成於高電阻層 7 6上，及薄膜電阻7 7係連接至蕭基電極7 5。薄膜電 阻7 7係連接至形成於半導體結晶基材2之後表面上之金 屬層9 3，經由一形成於電極7 8及導孔9 1上之接線 9 2° 例如，用以形成場效元件8 0之區域具有一包含通道 層8 1 ，阻障層8 2 ’及載子供給層8 3之積層結構，這 些層係依序積層於半導體結晶基材2上。一源極電極8 4 及一汲極電極8 5係彼此分隔於載子供給層8 3上，以及 ，一閘極電極8 6係位於源極電極8 4及汲極電極8 5之 間。源極電極8 4及汲極電極8 5係藉由合金法歐姆接觸 至通道層8 1。源極電極8 4係經由接線9 2連接至金屬 層9 3。再者，一高電阻層8 7係形成於層8 3 ，8 2及 8 1上，以鄰近汲極電極8 5。一由鎳作成之薄膜電阻 8 8係形成於高阻層8 7之一表面上，予以連接至汲極電 極85及電極89。 例如，通道層71及81具有3微米之厚度並係由未 摻雜以雜質之未摻雜G a N所作成。例如，未摻雜 A 1 G a N層7 2及阻障層8 2具有1 0奈米厚並由一未 摻以雜質之未摻雜A 1 Q . i 5 G a 〇 . 8 5 N所作成。例如， 濃摻雜A 1 G a N層7 3及載子供給層8 3具有3 0奈米 厚並由被摻以例如矽之η型雜質約1 X 1 〇 1 8每平方公分 請 先 閱 讀 背 面 之 注 意 1·If I訂 # 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -29- 478180 經濟部智慧財產局員工消費合作社印製 A7 __B7____五、發明說明（27) 之η型A 1 〇.i5Ga〇.85N所作成。雖然，未示於第9 圖中，但光檢測器7 0之蕭基電極7 5係經由接線連接至 場效元件8 0之閘極電極8 6。即，光電元件具有如於第 1〇圖所示之電路架構。 光電元件係例如以下列方式形成。首先，通道層7 1 ，未摻雜A 1 GaN層72及濃摻雜A 1 GaN層7 3係 以例如Μ〇C V D形成於半導體積層板1之半導體結晶層 1 4上形成一光檢測器7 0。通道層8 1 ，阻障層8 2及 載子供給層8 3係以例如Μ 0 C V D形成於半導體積層板 1之半導體結晶層1 4上形成一場效元件8 0。於此時， 層7 1至7 3及層8 1至8 3係以相同製程形成。然後， 例如，硼（Β )係被離子佈植，藉以形成高阻層7 6及 8 7。然後，例如，薄膜電阻7 7及8 8係選擇性氣相沉 積。電極7 8，源極電極8 4，汲極電極8 5及電極8 9 係選擇性氣相沉積。合金法係藉由加熱於6 0 0 °C加以執 行。隨後，蕭基電極7 4及7 5及閘極電極8 6係選擇性 氣相沉積。 於蕭基電極7 4及7 5形成後，例如濃摻雜 A 1 GaN73及未摻雜A 1 GaN層7 2被選擇性由蕭 基電極7 4及7 5以使用氯系列蝕刻氣體以乾蝕加以由該 區域去除。然後，例如，範圍中濃摻雜A 1 G a N層7 3 及載子供給層8 3至半導體結晶層1 4及緩衝層1 3之諸 層係被由光檢測器7 0及場效元件8 0間區域，使用氯系 列蝕刻氣體以乾蝕加以由該區域去除，藉以形成一導孔 * Jk--1·------裝 (請先閱讀背面之注意事項再填寫本頁) n emm§ ·1· · μηρ oh· μη I ι -Γ ,t 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -30- 478180 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（28) 9 1。於導孔9 1形成後，金（A u )等係被氣相沉積於 導孔9 0之表面上’至約1微米之厚度’藉以形成導線 9 2。然後’半導體積層板1之分離層1 2係以上述方式 蝕刻，藉以底材1 1係被分隔。於底材1 1被分隔後’半 導體結晶層1 4之緩衝層1 3 (即半導體結晶基材2之緩 衝層1 3 )係被鍍以金等至約3 〇微米之厚度。以此方式 ，取得示於第9圖之場效元件。 因爲光電元件使用依據此實施例之半導體積層板1 ’ 所以底材1 1可以容易被隔離。因此’輻射熱特性可以被 改良，使得通道層7 1及8 1之溫度上升及元件之劣化可 以防止。再者，也不必藉由硏光減少半導體結晶基材2之 厚度。再者，導孔9 1可以由濃摻雜A 1 GaN層7 3及 載子供給層8 3之方向形成。因此，並不需要由半導體結 晶基材2之方向之遮罩處理，使得製程可以簡化。 〔第二實施例〕 第1 1圖示出依據本發明之第二實施例之半導體積層 板1 0 1之結構。半導體積層板1 0 1具有相同於第一實 施例之結構，除了抗成長膜1 1 5及半導體結晶層1 1 4 之結構係不同於第一實施例外。因此，相同元件係以相同 參考號標示，及相對元件係以百位數加 ''半導體積層板1 〃加以表示。因此，這些元件之詳細說明被省略。 抗成長膜115具有相同於第一實施例之抗成長膜 1 5之結構，除了分離層1 2 .及緩衝層1 3之側邊及緩衝 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事 -^1^·裝- --- 填寫本頁)
n I ϋ ϋ 一-°J ί I ϋ n ϋ n I I #· 478180 A7 B7 五、發明說明（29) 層1 3之頂面部份係被塗覆以抗成長膜1 1 5。抗成長膜 1 1 5係被形成，使得緩衝層1 3之頂面可以外露約2微 米寬度。因此，因爲半導體結晶層1 1 4開始成長於緩衝 層1 3之外露頂表面，相對於緩衝層1 3之突出部係形成 於接近緩衝層1 3之半導體結晶層1 1 4之表面上。半導 體結晶層1 1 4之其他結構係相同於第一實施例之半導體 結晶層1 4。 半導體積層板1 0 1可以以相同於第一實施例之方式 製造，除了形成抗成長膜1 1 5之處理不同於第一實施例 者外。第12圖示出製造半導體積層板101之製程。 首先，例如於第2 A至3 B圖所示，以相同於第一實 施例之方式，分離層1 2及緩衝層1 3係以線或島形式力口 以形成，然後，抗成長膜形成膜2 5 a係被形成於其上。 然後，例如於第1 2圖所示，抗成長膜形成膜2 5係被塗 覆以光阻層2 6 ，以及，一開口 2 6 a係被相對於緩衝層 1 3加以形成。然後，例如抗成長膜形成膜2 5係藉由使 用光阻膜2 6作爲遮罩並使用含氫氟酸之水溶液作爲蝕刻 劑，而選擇性地蝕刻去除。因此，抗成長膜1 1 5係被形 成，及緩衝層1 3之頂面被部份外露。 .然後，例如，半導體結晶層1 1 4係以如第一實施例 方式成長。半導體結晶層1 1 4具有相同於第一實施例之 結構，除了緩衝層1 3之頂面係部份被塗覆以抗成長膜 1 1 5。因此，類似於第一實施例，流通孔1 6係形成於 分離層1 2及緩衝層1 3之一側，分離層1 2及緩衝層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項Λ填寫本頁)
· n n ϋ n n n n 一-口t I Ml· I # 經濟部智慧財產局員工消費合作社印製 -32- 478180 A7 B7 五、發明說明（3Q) 1 3係爲抗成長膜1 1 5所包夾，及半導體結晶層1 1 4 係被形成於緩衝層1 3上。以此方式，示於第1 1圖之半 導體積層板1 0 1係被取得。 再者’半導體積層板1 0 1係以相同於第一實施例之 方式加以使用。第1 3圖示出由分離層1 2所分隔之半導 體積層板1 0 1。如於此圖所示，同時於半導體積層板 1 ο 1之例子中，底材1 1係與相同於第一實施例之方式 ，藉由蝕刻分離層1 2加以隔離。於此例子中，緩衝層 1 3可以與分離層1 2 —起被鈾刻，這係取決於緩.衝層 1 3之材料而定。被隔離開底材1 1之半導體結晶層 1 1 4係如同於第一實施例中被用作爲一半導體結晶基材 1〇2。例如，類似於第一實施例，半導體結晶基材 1 〇 2具有突出部，其係藉由突出以線或島形式分佈之緩 衝層1 3，半導體結晶層1 1 4之一表面上具有一對相對 面。雖然未示出，但當緩衝層1 3係與分離層1 2 —起溶 解時，半導體結晶基材1 〇 2具有突出部，其係以線或島 形式分佈於相對於溶解緩衝層1 3之位置處，半導體結晶 層1 1 4之一表面上具有一對相對面。 依據此實施例之半導體積層板1 〇 1具有相同於第一 實施例之結果，除了抗成長膜1 1 5係形成，使得分離層 1 2及緩衝層1 3之側邊及緩衝層1 3之頂面一部份係被 塗覆以抗成長膜1 1 5。因此，半導體積層板1 0 1具有 相同於第一實施例之作用。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I·裝 (請先閱讀背面之注意事項*'填寫本頁) 丨-丨訂--------· 經濟部智慧財產局員工消費合作社印製 -33- 經濟部智慧財產局員工消費合作社印製 478180 A7 B7 五、發明說明（31) 〔第三實施例〕 第1 4圖示出依據本發明之第三實施例之半導體積層 板2 0 1之結構。半導體積層板2 0 1具有相同於第一實 施例之結構，除了抗成長膜2 1 5之結構係不同於第一實 施例者之外。因此’相同元件係以相同參考數加以指示， 相當元件係以百位數放置> 2 〃之參考數加以表示。因此 ，這些元件之詳細說明係被省略。 抗成長膜2 1 5具有相同於第一實施例之抗成長膜 1 5之結構，除了分離層1 2及緩衝層1 3之側邊一部份 及緩衝層1 3之頂面之至少一部份係被塗覆以抗成長膜 2 1 5。抗成長膜2 1 5係被形成，使得緩衝層1 3之上 側可以外露約1微米寬度。因此，半導體結晶層1 4開始 成長於緩衝層1 3之外露部份，即緩衝層1 3之側邊一部 份。 半導體積層板2 0 1可以以相同於第一實施例之方式 製造，除了形成抗成長膜2 1 5之處理不同於第一實施例 者外。第1 2圖示出製造半導體積層板1 0 1之製程。首 先，例如於第2 A至3 B圖所示，以相同於第一實施例之 方式，分離層1 2及緩衝層1 3係以線或島形式加以形成 ，然後，抗成長膜形成膜2 5係被形成於其上。然後，例 如抗成長膜形成膜2 5係被以R I E相對於底材1 1以約 4 5 °角度蝕刻，藉以一抗成長膜形成膜2 5係被選擇性 去除。因此，緩衝層1 3之上側被部份外露，及抗成長膜 2 1 5係被形成於頂面上及緩衝層1 3之下側及於分離層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----! I 訂------I-- (請先閱讀背面之注意事項IP填寫本頁) 經濟部智慧財產局員工消費合作社印製 478180 A7 B7____ 五、發明說明（32) 1 2之側邊。 然後，例如，半導體結晶層1 4係以如第一實施例方 式成長。抗成長膜2 1 5係被形成，使得緩衝層1 3及分 離層1 2可以被塗覆以抗成長膜2 1 5 ，除了緩衝層1 3 之上側外。因此，半導體結晶層1 4開始橫向成長於緩衝 層1 3之外露側及橫向成長於緩衝層1 3之上。因此，如 於第1 5圖所示，於第一實施例中之半導體積層板1中， 抗成長膜1 5並未形成於緩衝層1 3上，於緩衝層1 3中 之穿過差排Μ傳遞經半導體結晶層1 4。另一方面，於此 實施例中，如於第1 6圖所示，穿過差排Μ係爲緩衝層 1 3上之抗成長膜2 1 5所阻擋，因此，穿過差排Μ並未 傳遞經半導體結晶層1 4。因而降低於半導體結晶層1 4 中之缺陷。 因爲抗成長膜2 1 5係形成於分離層1 2之側邊及緩 衝層1 3側邊之一部份，流通孔1 6係形成於分離層1 2 及緩衝層1 3之側邊中，分離層1 2及緩衝層1 3係如同 第一實施例中爲抗成長膜2 1 5所包夾。因此，取得如於 第1 4圖所示之半導體積層板2 0 1。 半導體積層板2 0 1係以相同於第一實施例之方式加 以使用。第1 7圖示出由分離層1 2所分隔之半導體積層 板2 0 1。如於此圖所示，同時於半導體積層板2 0 1之 例子中，底材1 1係與相同於第一實施例之方式，藉由蝕 刻分離層1 2加以隔離。於此例子中，緩衝層1 3可以與 分離層1 2 —起被蝕刻，這係取決於緩衝層1 3之材料而 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） · n An I 11 I 11 一一eJ· emmmm tmmmm an l_i n · (請先閱讀背面之注意事項再填寫本頁) #· -35- 478180 Α7 Β7 五、發明說明（33) 定。被隔離開底材1 1之半導體結晶層1 1 4係如 實施例中被用作爲一半導體結晶基材2〇 似於第一實施例，半導體結晶基材2 0 2具有突出 係藉由突出以線或島形式分佈之緩衝層1 3 ，半_ 層1 4之一表面上具有一對相對面。同時，半導體 材2 0 2具有抗成長膜2 1 5於半導體結晶層1 4 層1 3間之一部份上。雖然未示出，但當緩衝餍1 分離層1 2 —起溶解時，半導體結晶基材2 0 2具 部，其係以線或島形式分佈於相對於溶解緩衝層1 成長膜2 1 5之位置處，半導體結晶層1 4之一表 有一對相對面。 同於第 如，類 部，其 體結晶 結晶基 及緩衝 3係與 有凹入 3及抗 面上具
請 先 閱 讀 背 面 之 注 意 事 Μ重裝 頁I 依據此實施例之半導體積層板2 0 1具有同於第一實 施例之結構，除了抗成長膜2 1 5係形成於分離層 側邊，緩衝層1 3於側邊之一部份，及緩衝層1 3 面之一部份外。除了第一實施例之作用外，因而有 經濟部智慧財產局員工消費合作社印製 止來自緩衝層1 3之差排Μ傳遞經半導體結晶層1 低了於半導體結晶層1 4之缺陷。因此，半導體裝 由使用半導體積層板2 0 1及半導體結晶基材2〇 形成，藉以可取得較少缺陷及高特性之半導體裝置。 雖然本發明已經參考實施例加以說明，但本發 限定於上述實施例，各種修改及改變係可能的。例 然於上述實施例中，分離層1 2係直接形成於底材 ，但其他半導體層也可以插入底材11及分離層1 。例如，由接近非晶微結晶於低溫下成長之G a Ν 1 2之 之上表 可能防 4並降 置係藉 2加以 如，雖 1 1上 2之間 形成之
I訂 I I 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -36- 478180 Α7 Β7 五、發明說明（34) 第一下層係形成於底材1 1上，則由成長於高溫之G a N 構成之第二下層係形成於第一下層上，然後，分離層1 2 係形成於第二下層上。 (請先閱讀背面之注意事項再填寫本頁) 雖然’緩衝層1 3係以線或島形式類似於上述實施例 中之分離層1 2地加以分佈，但緩衝層可以可不類似於半 導體結晶層1 4及半導體結晶層1 1 4地形成像一板。於 此時’例如，分離層1 2係很厚，或者如前所述下層等係 形成於分離層1 2及底材1 1之間，以及，下層係以線或 島形式類似於分離層1 2地分佈，藉以可以有效增加流通 孔1 6之剖面積。 雖然於前述實施例中，分離層1 2具有成長緩衝層 1 3核心之功能，但分離層1 2並不一定具有此功能。 經濟部智慧財產局員工消費合作社印製 雖然本發明已經參考上述實施例之特定結構加以說明 ’但其他結構也是爲本發明所包圍，只要它具有用以流過 蝕刻分離層1 2之蝕刻劑通過之流通孔1 6即是。再者， 雖然構成每一元件之材料以特定實施例加以說明，但本發 明係可廣泛地適用於具有由其他材料構成之分離層1 2中 ’由其他半導體材料構成之半導體結晶層1 4，或者每一 元件均由其他材料作成。 雖然，於上述實施例中，用以形成分離層1 2 ，緩衝 層1 3 ，半導體結晶層1 4及半導體結晶層1 1 4及元件 結構係以Μ〇C V D形成，但半導體層可以藉由其他氣相 沉積，例如Μ Β Ε (分子束磊晶成長），（金屬有機分子 束嘉晶成長）等進行嘉晶成長。鹵化物蒸汽、?几積表不蒸汽 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -37- 478180 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（35) 沉積中，鹵素構成傳遞及反應，及鹵化物蒸汽沉積係有時 被稱爲氫化合物蒸汽沉積。 雖然半導體裝置之結構已經明確地說明於上述實施例 中，但結構可能令元件類型相反，及例如其他半導體材料 或其他結構。本發明係廣適用於光學元件，場效元件，雙 極性電子元件或光電元件包含這些元件之至少兩個或更多 〇 如上所述，依據本發明之半導體積層板，半導體積層 板具有用以使蝕刻分離層之蝕刻劑流過之流通孔。因此， 半導體裝置係使用半導體積層板加以形成，藉以完成以下 作用。即，劈裂可以被利用，電極並不一定由相同側去除 ，及熱輻射特性可以改良。 依據半導體積層板，流通孔係形成於分離層之側的至 少一部份，該分離層係被抗成長膜所包夾。這完成了防止 半導體結晶層由分離層之側邊成長，因此，容易形成流通 孔。再者，完成以下作用。即，必須蝕刻之分離層的寬度 可以降低，分離層可以容易被蝕刻，蝕刻用時間可以降低 〇 依據半導體積層板，流通孔係形成於緩衝層之側邊之 一部份，緩衝層係被抗成長膜包夾。因此，流通孔之剖面 積可以足夠加大，因此，蝕刻劑可以容易地流經流通孔。 換句話說，可以容易蝕刻分離層之作用被完成。 依據半導體積層板，抗成長膜係形成於緩衝層及半導 體結晶層間之一部份上。因此，有可能防止由緩衝層之差 (請先閱讀背面之注意事$填寫本頁) 裝 訂--------- # 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -38- A7
排傳遞經半導體結晶層，因而，降低於半導體結晶層中之 478180 五、發明說明（36) 缺陷。因此’半導體裝置係使用半導體積層板加以形成， 藉以完成以下作用。即，半導體裝置具有較少缺陷並可完 成高特性。 依據本發明之半導體結晶基材，半導體結晶基材可以 具有突出部或下凹部於相對面之一。因此，半導體裝置係 藉由半導體結晶基材加以形成，而完成以下作用。即，劈 裂可以利用’使得電極並不一定由相同側邊去除，熱輻射 特性可以改良。 依據本發明之半導體裝置，半導體裝置包含本發明之 半導體積層板或本發明之半導體結晶基材。因此，完成以 下作用。即劈裂可以利用，電極並不一定由相同側邊去除 ’及熱輻射特性可以改良。 另外’依據本發明之製造半導體積層板之製造方法， 該方法包含有形成流通孔之步驟。依據本發明之製造半導 體結晶基材之方法，該方法包含有以分離層隔離開本發明 之半導體積層板之步驟。依據本發明之製造本發明半導體 積層板之方法，該方法使用本發明之半導體積層板或本發 明之半導體結晶基材。因此，完成以下作用。即，本發明 之半導體積層基材，半導體結晶棊材或半導體裝置可以容 易製造而容易實現。 明顯地，本發明之各種修改及變化以上述教導下係可 能的。因此，可以了解的是，於隨附之申請專利範圍之內 ，本發明可以以所述以外之方式加以實施。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項一^填寫本頁) I · I n amm— ·ϋ n ϋ ϋ 一-OJa I an n n I n · #· 經濟部智慧財產局員工消費合作社印製 -39-

Claims (1)

  1. 478『1.8jQ
    I 7、申請專利範圍 附件·· 第89 1 1 3892號專利申請案 中文申請專利範圍修正本 (請先閲讀背面之注意事項再填寫本頁) 民國90年12月修正 1 . 一種半導體積層板，具有一底材及一半導體結晶 層，形成於該底材上，該底材包夾一分離層，該半導體積 層板包含： 一用以使蝕刻分離層之蝕刻劑流過之流通孔。 2 .如申請專利範圍第1項所述之半導體積層板，其 中該底材係由藍寶石，矽，尖晶石，錠化銨，鎵化鋰，鋁 化鋰或氧化矽作成。 3 ·如申請專利範圍第1項所述之半導體積層板，其 中半導體結晶層包含一 m - v族氮化物半導體包含至少m 族元素之一種元素及v族元素群組中之至少一氮.，該π族 元素係由鎵（G a )，鋁（A 1 )，硼（B )及銦（I η )構成，V族係由氮（Ν )，磷（Ρ )及砷（A s )構成 ，及 經濟部智慧財產局員工消費合作社印製 該分離層包含至少m - V族化合物半導體及Π - VI族 半導體之一，m - v族化合物半導體包含瓜族元素之至少 一元素及V族元素之至少一元素，π - 族化合物半導體 •含π價元素之至少一元素及VI價元素之至少一元素八η價 元素包含鋅（Ζ η )，鎂（M g )，鈹（B e ) ’鎘（ Cd) ，錳（Μη)及汞（Hg) ，VI價元素包含氧（〇 )，硫（S )，石西（S e )及碲（T e )。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 478180 A8 Β8 C8 D8_____ 々、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 4 ·如申請專利範圍第1項所述之半導體積層板，其 中該流通孔係提供係提供於分離層之一側之至少一部份上 ，該分離層插入一抗成長膜間。 5 .如申請專利範圍第4項所述之半導體積層板，其 中該抗成長層係由氧化矽，氮化矽，氧化鋁，鎢及鉬之至 少之一所作成。 6 .如申請專利範圍第1項所述之半導體積層板，其 中該分離層係以線或島形式加以分佈。 7 ·如申請專利範圍第1項所述之半導體積層板，更 包含： 一緩衝層形成於分離層及半導體結晶層之間。 8 ·如申請專利範圍第7項所述之半導體積層板，其 中該緩衝層包含m - v族化合物半導體，該m - v族化合 物半導體包含於m元素群中至少一元素及於v元素群中之 至少一元素。 經濟部智慧財產局員工消費合作社印製 9 .如申請專利範圍第7項所述之半導體積層板，其 中該流通孔係提供於緩衝層之側邊之至少一部份中，該緩 衝層插入該抗成長膜。 1 0 .如申請專利範圍第7項所述之半導體積層板， 更包含： 一抗成長膜形成於緩衝層及半導體結晶層間之一部份 上。 1 1 . 一種具有一對相對面之半導體結晶基材’其特 徵在於包含： 本張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 -2- 478180 A8 B8 C8 D8 々、申請專利範圍 突出部或凹入部於相對面之一上。 (請先閱讀背面之注意事項再填寫本頁) 1 2 .如申請專利範圍第1 1項所述之半導體結晶基 材，其中於相對面之一之突出部或凹入部係以線或島形式 加以分佈。 1 3 ·如申請專利範圍第1 1項所述之半導體結晶基 材，更包含： 一半導體結晶層，其係由一 m - v族氮化物半導體構 成，該πι - v族氮化物半導體包含至少m族元素之一種元 素及v族元素群組中之至少氮，該m族元素係由鎵（g a )，鋁（A 1 )，硼（B )及銦（I η )構成，V族係由 氮（Ν )，磷（Ρ )及砷（A s )構成。 1 4 .如申請專利範圍第1 1項所述之半導體結晶基 材，包含： 一半導體結晶層，具有一對相對面； 一突出緩衝層，提供於半導體結晶層之相對面之一上 ;及 經濟部智慧財產局員工消費合作社印製 一抗成長膜，提供於緩衝層及半導體結晶層間之一部 份上。 15. —*種半導體裝置’包含一^半導體積層板，其具 有一底材及一半導體結晶層形成於底材上，該底材插入一 分離層，該半導體積層板具有一流通孔，用以使用以蝕刻 分離層之餓刻劑通過。 1 6 .如申請專利範圍第1 5項所述之半導體裝置， 其中該流通孔係提供於分離層之側邊之至少一部份上，該 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -3- 478180 A8 B8 C8 D8 _ 六、申請專利範圍 分離層插入一抗成長膜。 (請先閲讀背面之注意事項再填寫本頁) 1 7 .如申請專利範圍第1 5項所述之半導體裝置， 其中該半導體積層板更包含一緩衝層提供於分離層及半導 體結晶層之間。 1 8 _如申請專利範圍第1 7項所述之半導體裝置， 其中該半導體積層板具有一流通孔提供於緩衝層之側邊之 至少一部份中，該緩衝層插入抗成長膜中。 1 9 ·如申請專利範圍第1 7項所述之半導體裝置， 其中該半導體積層板更包含一抗成長膜，提供於緩衝層及 半導體結晶層間之一部份上。 2 0 .如申請專利範圍第1 5項所述之半導體裝置， 包含： 一光學元件，一場效元件，一雙極性電子元件或光電 元件，其包含至少兩個這些元件。 · 2 1 · —種半導體裝置，包含一具有一對相對面之半 導體結晶基材，其特徵在於：該半導體結晶基材於相對面 之一上，具有突出部及凹入部。 經濟部智慧財產局員工消費合作社印製 2 2 .如申請專利範圍第2 1項所述之半導體裝置， 其中該半導體結晶基材包含一半導體結晶層，具有一對相 對面’一突出緩衝層提供於半導體結晶層之相對面之一上 ’及一抗成長膜提供於緩衝層及半導體結晶層間.之一部份 上。 2 3 _如申請專利範圍第2 1項所述之半導體裝置， 包含： ϋ紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -4 - 478180 A8 B8 C8 D8 __ 六、申請專利範圍 一光學元件，一場效元件，一雙極性電子元件或光電 元件，其包含至少兩個這些元件。 (請先聞讀背面之注意事項再填寫本頁) 2 4 . —種製造半導體積層板之方法，該積層板具有 一底材及一半導體結晶層形成於該底材上，該底材插入一 分離層，該方法包含步驟有： 形成供鈾刻分離層用之鈾刻劑通過之流通孔。 2 5 .如申請專利範圍第2 4項所述之製造半導體積 層板之方法，其中底材係由藍寶石，矽，尖晶石，鎵化鈸 ，鎵化鋰，鋁化鋰或氧化矽作成。 2 6 .如申請專利範圍第2 4項所述之製造半導體積 層板之方法，其中該半導體結晶層，其係由一 m — V族氮 化物半導體構成，該ΠΙ - v族氮化物半導體包含至少ΠΙ族 元素之一種元素及v族元素群組中之至少氮，該m族元素 係由鎵（G a )，鋁（A 1 )，硼（B )及銦（I η )構 成，V族係由氮（Ν)，磷（Ρ)及砷（As)構成，及 經濟部智慧財產局員工消費合作社印製 該分離層包含至少m - v族化合物半導體及π - vi族 半導體之一，m - ν族化合物半導體包含ΠΙ族元素之至少 一元素及V族元素之至少一元素，Π - VI族化合物半導體 含Π元素之至少一元素及VI元素之至少一元素，π元素包 含鋅（Zn)，鎂（Mg)，鈹（Be)，鎘（Cd)， 錳（Μ η )及汞（H g ) ，VI價元素包含氧（〇.），硫（ S )，石西（S e )及碲（T e )。 2 7 .如申請專利範圍第2 4項所述之製造半導體積 層板之方法，更包含步驟： 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -5- 經濟部智慧財產局員工消費合作社印製 478180 A8 B8 C8 D8 六、申請專利範圍 形成該分離層；及 形成一抗成長膜於分離層之頂面之至少一部份並形成 該流通孔。 2 8 ·如申請專利範圍第2 7項所述之製造半導體積 層板之方法，其中該抗成長膜係由氧化砂，氮化砂，氧化 鋁，鎢及鉬之至少之一所形成。 2 9 .如申請專利範圍第2 4項所述之製造半導體積 層板之方法，其中該等分離層係以線或島形式分佈。 3 〇 .如申請專利範圍第2 4項所述之製造半導體積 層板之方法，更包含步驟： 形成一緩衝層於分離層及半導體結晶層之間。 3 1 .如申請專利範圍第3 0項所述之製造半導體積 層板之方法，其中該緩衝層係由m - V族化合物半導體形 成，該in - V族化合物半導體包含於m元素群中至少一元 素及於v元素群中之至少一元素。 3 2 .如申請專利範圍第3 0項所述之製造半導體積 層板之方法，更包含步驟： 形成一抗成長膜於緩衝層之側面之至少一部份上，並 形成該流通孔。 3 3 .如申請專利範圍第3 0項所述之製造半導體積 層板之方法，更包含步驟： 形成一抗成長膜於緩衝層及半導體結晶層間之一部份 上。 3 4 · —種於半導體積層板中製造半導體結晶基材之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
    -6 - 478180 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 方法，該半導體積層板具有一底材及一半導體結晶層形成 於底材上，該底材插入一分離層並具有一流通孔，用以供 蝕刻分離層之蝕刻劑流經該流通孔，其特徵在於.：該方法 包含步驟： 藉由將蝕刻劑流經流通孔而蝕刻該分離層，藉以將半 導體結晶層與底材分離。 3 5 .如申請專利範圍第3 4項所述之製造半導體結 晶基材之方法，其中爲了使半導體結晶層與底材分離，鈾 刻劑係被允許流經流通孔，於減壓氣氛被提供之後。' 3 6 . —種製造半導體裝置之方法，使用具有一底材 及一半導體結晶層形成於底材上之半導體積層板，該底材 插入一分離層並具有一流通孔，用以供鈾刻該分離層之鈾 刻劑流過其中。 3 7 . —種製造半導體裝置之方法，使用一半導體積 層板，其具有一底材及一半導體結晶層形成在底材上，該 底材插入一分離層並具有一流通孔，用以供蝕刻分離層之 蝕刻劑流過，其特徵在於：該方法包含步驟： 藉由令蝕刻劑流經該流通孔而蝕刻該分離層，藉以隔 離開底材。 3 8 .如申請專利範圍第3 7項所述之製造半導體裝 置之方法，其中爲了使底材分離，蝕刻劑係被允.許流經流 通孔，於減壓氣氛被提供之後。 3 9 . —種於半導體積層板中製造半導體裝置之方法 ，其特徵在於：該積層板具有一底材及一半導體結晶層形 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 478180 A8 B8 C8 D8 . __ 六、申請專利範圍 成於底材上，該底材插入一分離層並具有一流通孔’用以 供鈾刻分離層之蝕刻劑流過，使用一半導體結晶基材’其 係藉由蝕刻分離層加以形成半導體結晶基材，藉由將蝕刻 劑流經該流通孔，藉以令底材與半導體結晶層隔離。 4 0 · —種製造半導體裝置之方法，其特徵在於：使 用一具有一對相對面之半導體結晶基材，相對面之一係具 有突出部或凹入部。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8 -
TW089113892A 1999-07-23 2000-07-12 Semiconductor laminated substrate, semiconductor crystal substrate and semiconductor device and method of manufacturing the same TW478180B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20920299A JP4465745B2 (ja) 1999-07-23 1999-07-23 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法

Publications (1)

Publication Number Publication Date
TW478180B true TW478180B (en) 2002-03-01

Family

ID=16569053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089113892A TW478180B (en) 1999-07-23 2000-07-12 Semiconductor laminated substrate, semiconductor crystal substrate and semiconductor device and method of manufacturing the same

Country Status (5)

Country Link
US (2) US6426264B1 (zh)
JP (1) JP4465745B2 (zh)
KR (1) KR100763708B1 (zh)
CN (1) CN1178303C (zh)
TW (1) TW478180B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547612B2 (en) 2002-10-30 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US6537846B2 (en) * 2001-03-30 2003-03-25 Hewlett-Packard Development Company, L.P. Substrate bonding using a selenidation reaction
JP4834920B2 (ja) * 2001-06-12 2011-12-14 ソニー株式会社 半導体素子の製造方法
JP4191599B2 (ja) * 2001-08-01 2008-12-03 株式会社パウデック 結晶層の製造方法および素子の製造方法
KR20040029301A (ko) * 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP4284188B2 (ja) * 2001-12-20 2009-06-24 パナソニック株式会社 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法
US6967149B2 (en) * 2003-11-20 2005-11-22 Hewlett-Packard Development Company, L.P. Storage structure with cleaved layer
EP1569263B1 (de) * 2004-02-27 2011-11-23 OSRAM Opto Semiconductors GmbH Verfahren zum Verbinden zweier Wafer
JP2007026785A (ja) * 2005-07-13 2007-02-01 Hamamatsu Photonics Kk 光電面、並びに、それを備える光電子増倍管、ｘ線発生装置、紫外線イメージ管及びｘ線イメージインテンシファイア
KR20070117238A (ko) * 2006-06-08 2007-12-12 삼성전기주식회사 반도체 발광 트랜지스터
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP4827698B2 (ja) 2006-10-27 2011-11-30 キヤノン株式会社 発光素子の形成方法
TWI407491B (zh) * 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
TW201003981A (en) * 2008-07-14 2010-01-16 Advanced Optoelectronic Tech Substrate structure and method of removing the substrate structure
JP5180050B2 (ja) * 2008-12-17 2013-04-10 スタンレー電気株式会社 半導体素子の製造方法
JP5313651B2 (ja) * 2008-12-17 2013-10-09 スタンレー電気株式会社 半導体素子の製造方法
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
JP2010157772A (ja) * 2010-04-13 2010-07-15 ▲さん▼圓光電股▲ふん▼有限公司 窒化物発光装置及び高発光効率窒化物発光装置
KR20140083357A (ko) * 2012-12-26 2014-07-04 서울바이오시스 주식회사 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법
CN105895755B (zh) * 2016-06-07 2018-01-26 厦门乾照光电股份有限公司 一种具有可剥离结构的GaN系发光二极管制作方法
CN105895761B (zh) * 2016-06-07 2018-02-23 厦门乾照光电股份有限公司 一种具有可剥离结构的GaN系发光二极管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0029334B1 (en) * 1979-11-15 1984-04-04 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Series-connected combination of two-terminal semiconductor devices and their fabrication
IT1191977B (it) * 1986-06-30 1988-03-31 Selenia Ind Elettroniche Tecnica per allineare con fotolitografia convenzionale una struttura sul retro di un campione con alta precisione di registrazione
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法，及び薄膜太陽電池
JP3184717B2 (ja) 1993-10-08 2001-07-09 三菱電線工業株式会社 ＧａＮ単結晶およびその製造方法
US5459081A (en) * 1993-12-21 1995-10-17 Nec Corporation Process for transferring a device to a substrate by viewing a registration pattern
JPH10178202A (ja) 1996-12-18 1998-06-30 Mitsubishi Cable Ind Ltd ＧａＮ系基板の製造方法
JP3569111B2 (ja) 1997-07-14 2004-09-22 三菱電線工業株式会社 ＧａＮ系結晶基板の製造方法
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US6448109B1 (en) * 2000-11-15 2002-09-10 Analog Devices, Inc. Wafer level method of capping multiple MEMS elements

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547612B2 (en) 2002-10-30 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7923348B2 (en) 2002-10-30 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8012854B2 (en) 2002-10-30 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8173520B2 (en) 2002-10-30 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8415679B2 (en) 2002-10-30 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9224667B2 (en) 2002-10-30 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9508620B2 (en) 2002-10-30 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9929190B2 (en) 2002-10-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR100763708B1 (ko) 2007-10-04
JP4465745B2 (ja) 2010-05-19
US6750481B2 (en) 2004-06-15
JP2001036139A (ja) 2001-02-09
US6426264B1 (en) 2002-07-30
KR20010029994A (ko) 2001-04-16
CN1282111A (zh) 2001-01-31
CN1178303C (zh) 2004-12-01
US20020088979A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
TW478180B (en) Semiconductor laminated substrate, semiconductor crystal substrate and semiconductor device and method of manufacturing the same
US6156584A (en) Method of manufacturing a semiconductor light emitting device
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
JP5829598B2 (ja) 光デバイス
US8878252B2 (en) III-V compound semiconductor epitaxy from a non-III-V substrate
US5900650A (en) Semiconductor device and method of manufacturing the same
KR101198758B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
Youtsey et al. Wafer‐scale epitaxial lift‐off of GaN using bandgap‐selective photoenhanced wet etching
US20030218172A1 (en) Semiconductor light emitting element and method for manufacturing the same
TW200917528A (en) Method for producing light-emitting diode
KR20100008123A (ko) 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
CN101673800B (zh) 发光二极管元件的制造方法
KR20130111577A (ko) Ⅲ족 질화물 발광 소자
US9343615B2 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
KR20090100230A (ko) 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
US9530930B2 (en) Method of fabricating semiconductor devices
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
KR100999548B1 (ko) 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
US20090026486A1 (en) Nitride based compound semiconductor light emitting device and method of manufacturing the same
JP6280112B2 (ja) Ｉｉｉ−窒化物構造におけるナノパイプ欠陥の低減または除去
CN1333501C (zh) 半导体器件及其制造方法
KR20070100852A (ko) 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛을 이용한 그룹 3족 질화물계 반도체 수직구조의 발광소자 제작
KR20090125677A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR100784383B1 (ko) 반도체 장치 및 그 제조 방법
JP2000277440A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees