CN101673800B - 发光二极管元件的制造方法 - Google Patents

发光二极管元件的制造方法 Download PDF

Info

Publication number
CN101673800B
CN101673800B CN2009101734035A CN200910173403A CN101673800B CN 101673800 B CN101673800 B CN 101673800B CN 2009101734035 A CN2009101734035 A CN 2009101734035A CN 200910173403 A CN200910173403 A CN 200910173403A CN 101673800 B CN101673800 B CN 101673800B
Authority
CN
China
Prior art keywords
emitting diode
substrate
layer
light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101734035A
Other languages
English (en)
Other versions
CN101673800A (zh
Inventor
陈鼎元
林宏远
余振华
邱文智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuanxin Optoelectronics Co ltd
Epistar Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101673800A publication Critical patent/CN101673800A/zh
Application granted granted Critical
Publication of CN101673800B publication Critical patent/CN101673800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/048—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管元件的制造方法，以及将发光二极管元件从生长基底分离，该发光二极管元件经由在生长基底之上形成发光二极管结构而形成，该方法包括形成并图案化掩模层于生长基底上，形成第一接触层于图案化掩模层之上，使得第一接触层与图案化掩模层之间具有空气架桥，第一接触层可以是发光二极管结构的接触层，于发光二极管结构形成之后，沿着空气架桥将生长基底与发光二极管结构分离。本发明可减少废弃物并降低成本。空气架桥也可帮助从大的生长基底上分离大面积薄膜，因此可提升生产率。

Description

发光二极管元件的制造方法
技术领域
本发明涉及一种半导体元件的制造方法，特别涉及一种形成发光二极管以及将发光二极管结构从生长基底分离的方法。
背景技术
化合物半导体元件已广泛地应用在光电产品上，例如由第三族至第五族(group III-V)的材料所组成的化合物半导体最适合用于发光二极管(light-emitting diode；LED)。发光二极管经由在基底上形成有源区，以及在基底上沉积各种导体与半导体层所制成。通过p-n结的电流，可使用电子-空穴对的辐射再结合以产生电磁辐射，例如光。在一个由直接能带隙(directband gap)材料例如砷化镓(GaAs)或氮化镓(GaN)所制成的顺向偏压(forward-biased)p-n结，电子-空穴对的再结合注入耗尽区，会造成电磁辐射的放射，此电磁辐射可以在可见光范围或非可见光范围，使用具有不同能带隙的化合物材料可产生不同颜色的发光二极管。
结晶的化合物半导体材料，例如氮化镓，通常通过外延生长(epitaxiallygrowing)的方式在另一种材料的结晶基底，例如蓝宝石(sapphire)基底上形成化合物半导体层，蓝宝石基底具有相配的结晶面且较容易形成。基于氮化镓的特性，氮化镓层通常用于电子或光电元件上，例如发光二极管。然后，将化合物半导体元件从其生长基底上分离，接着再附着至其他半导体或非半导体基底，与其他电子元件整合，以符合其应用。
目前有许多技术用来从生长基底上分离化合物半导体层，其中一种技术为先形成外延牺牲层(epitaxial sacrificial layer)于基底上，然后外延性地生长化合物半导体层于牺牲层上，在化合物半导体层与期望的元件经加工处理后，通过湿式蚀刻工艺将化合物半导体层从其生长基底分离，其选择性地蚀刻除去牺牲层，因此可剥离化合物半导体层。然后，此独立的化合物半导体层可与其他基底接合。化合物薄膜可经由更进一步的处理，使得化合物半导体元件的功能与其他基底材料上的元件功能整合在一起。
上述的分离工艺是利用液态蚀刻剂，由侧边溶解生长基底与外延形成的化合物半导体薄膜之间非常薄的牺牲层，此分离工艺非常耗时，特别是在分离大面积薄膜时，并且此分离工艺对于大规模的制造过程非常不经济。
另一种技术为利用光学工艺使得化合物薄膜从生长基底剥离，例如在蓝宝石基底上外延地生长氮化镓薄膜，然后以强烈的激光光束从蓝宝石基底侧照射此结构，此激光的波长在蓝宝石的能带隙范围内，使得其辐射可以穿透蓝宝石基底，但辐射的波长稍微在氮化镓的吸收边缘之外，使得大部分的激光能量在紧邻着界面的氮化镓内吸收。对氮化镓的强烈加热使得镓从气态的氮中分离，因此可将氮化镓薄膜从蓝宝石基底分离。
然而，上述工艺会遭受各种困难，例如激光辐射的高能量会打散覆盖在上方的氮化镓薄膜，并且常使得氮化镓薄膜断裂。此外，受限于高能量激光光束的面积，使得大面积薄膜的分离较困难。
发明内容
通过本发明的实施例，提供一种发光二极管元件的制造方法，以及将发光二极管元件从生长基底分离的方式，其通常可以减少、解决或防止上述问题以及其他问题的发生，并且通常可达到一些技术上的优势。
依据本发明的一实施例，提供一种发光二极管元件的制造方法，该方法包括：提供第一基底；以及形成并图案化一掩模层于第一基底上，产生图案化掩模层。该方法还包括形成第一接触层于图案化掩模层之上，使得第一接触层与图案化掩模层之间具有一空气间隙。该方法还包括形成发光二极管结构，其中第一接触层为发光二极管结构的接触层；以及形成第二基底于发光二极管结构上，其中第二基底具有导电性。该方法更进一步地包括将发光二极管结构从第一基底分离。
依据本发明另一实施例，提供一种发光二极管元件的制造方法，该方法包括：提供第一基底；以及形成并图案化一掩模层于第一基底的第一侧上，产生图案化掩模层。该方法还包括形成发光二极管结构于图案化掩模层之上，使得发光二极管结构与图案化掩模层之间具有一空气架桥；形成第二基底于发光二极管结构之上，位于发光二极管结构的一相对于第一基底的相反侧上；以及经由湿式蚀刻工艺将第一基底从发光二极管结构分离。
依据本发明又另一实施例，提供一种发光二极管元件的制造方法，该方法包括：形成并图案化一掩模层于生长基底上，产生图案化掩模层。该方法还包括形成种子区于图案化掩模层内的一个或一个以上的开口中，种子区突出于图案化掩模层。该方法还包括从种子区侧向性地生长，直至一连续的第一接触层形成于图案化掩模层之上，使得第一接触层与图案化掩模层之间具有一空气架桥；形成发光二极管结构，其中第一接触层为发光二极管结构的接触层；以及在空气架桥处将发光二极管结构从生长基底分离。
本发明可减少废弃物并降低成本。空气架桥也可帮助从大的生长基底上分离大面积薄膜，因此可提升生产率。
为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合附图，作详细说明如下。
附图说明
图1至图6显示依据本发明的一实施例，制造发光二极管元件的各中间工艺步骤。
上述附图中的附图标记说明如下：
100～晶片；102～基底；104～掩模层；206～图案化掩模；208～开口；210～空气架桥；220～第一接触层；220a～种子区；220b～侧向区；222～第一披覆层；224～发光层；228～第二披覆层；230～第二接触层；250～反射层；263～直通硅穿孔；264～金属导线；265～半导体元件；280～导电基底；300～发光二极管结构。
具体实施方式
以下所提供的较佳实施例的制造及使用用以说明本发明的各种特征的实施方式，可以理解的是，本发明提供许多应用的发明概念，其可以在各种特殊的背景中实施，以下所述仅作为实施例，并非用以限定本发明。
以下提供一种形成发光二极管的氮化镓层的方法，以及将发光二极管从生长基底分离的方法。以下说明形成本发明的较佳实施例的各中间阶段，可以理解的是，以下各步骤用以说明本发明的发明概念，但是其他的工艺也可以实施。在本发明的各附图及实施例中，使用相似的标号以标示相似的元件。
图1至图6显示依据本发明的一实施例，形成发光二极管于基底上的各中间工艺步骤。首先，参阅图1，提供一晶片100，包含基底102以及覆盖于其上的掩模层104。基底102较佳为掺杂或未掺杂的块材(bulk)半导体基底，较佳为具有(100)的表面晶向(surface orientation)。值得注意的是，虽然以下所述的实施例采用块材硅基底，然而其他的基底也可以使用，例如绝缘层上覆硅(Silicon on Insulator；SOI)基底、蓝宝石(sapphire)基底、碳化硅(SiC)基底以及其他类似的基底也都可以使用。然而，本发明的实施例可特别适用于硅基底，因为其成本较低。此外，基底较佳为具有(100)的表面晶向，但是具有其他表面晶向，例如(110)或(111)的基底也可以使用。
掩模层104较佳为硬掩模，其包括一层或一层以上的介电层，例如为经由化学气相沉积法(CVD)形成的氮化硅(silicon nitride；SiNx)。在另一实施例中，掩模层104可以是二氧化硅层，其可通过例如热氧化法或者使用四乙氧基硅烷(tetra-ethyl-ortho-silicate；TEOS)与氧气作为前驱物的化学气相沉积法(CVD)所形成。另外，其他的介电材料，例如氮氧化硅或其他类似的材料也可以经由化学气相沉积法(CVD)形成，以形成掩模层104。多层的硬掩模，例如二氧化硅层与氮化硅层也可以使用。硬掩模层104的厚度较佳约为
Figure G2009101734035D00041
至
Figure G2009101734035D00042
接着，如图2a与图2b所示，依据本发明的一实施例，将掩模层104(如图1所示)图案化，形成图案化的掩模206。在一实施例中，使用光刻技术将掩模层104图案化，一般而言，光刻技术包含沉积光致抗蚀剂材料，以及依据一图案照射光致抗蚀剂材料，然后将光致抗蚀剂材料显影，除去部分的光致抗蚀剂材料。接着，在晶片100上进行蚀刻工艺，于图案化掩模206中产生开口208，在蚀刻过程中，残留的光致抗蚀剂材料可以保护其下的掩模层材料。
于蚀刻工艺之后，在图案化掩模206中产生开口208的矩阵，暴露出其下的基底102，每一个开口的长度h及宽度w较佳约为2μm至10μm，如图2b所示。相邻的开口208之间的距离d约为5μm至10μm。值得注意的是，图2b的实施例仅用以说明方形的开口，在其他的实施例中也可以使用任何适合的形状，包含矩形、条纹形(strip)、圆形、椭圆形、三角形和/或其他类似的形状。另外，在其他实施例中也可以不使用由行及列排列成的矩阵开口，而是包含以图案排列、交错排列或其他类似的排列方式的开口。然后，较佳为形成氮化镓种子220a于每个开口208中，如图2c所示。
图3显示依据本发明的一实施例，形成第一接触层220。在一实施例中，第一接触层220可以由第三族的氮化物或其他第五族元素的氮化物所形成，例如氮化镓，并且如下所述，第一接触层220作为发光二极管结构的第一接触层。在一实施例中，第一接触层220包含形成于开口208中的突起区域，有时也称为种子区或种子220a，以及生长覆盖在图案化掩模206之上的侧向区220b。种子区220a在开口208中垂直地形成(如图3中所示的垂直箭头)，突出于图案化掩模206。种子区220a突出的部分在其侧面上提供结晶面，在种子区220a形成之后，从氮化镓种子区220a的侧面上产生结晶面，通过氮化镓的侧向外延生长(lateral epitaxial growth)而形成侧向区220b，横向延伸(如图3中所示的横向箭头)于图案化掩模206之上。氮化镓220b(有时也称为侧向区)的侧向生长在图案化掩模206之上进行，以形成连续的第一接触层220。由于侧向生长工艺的结果，在氮化镓第一接触层220与图案化掩模206之间形成空气架桥(air bridge)210。在一实施例中，图案化掩模206上的第一接触层220的厚度较佳约为500nm至3000nm，且因此所形成之空气架桥210的深度约为0.3μm至约1.0μm。
在一实施例中，使用氮化镓作为第一接触层220。具有图案化掩模206的晶片100可先以选择性金属有机化学气相沉积法(MOCVD)处理，使用三甲基镓(trimethylgallium；TMG)及氨气(NH3)作为镓(Ga)和氮(N)的来源，以形成氮化镓种子区220a。在氮化镓种子区220a形成之后，在相同的MOCVD反应室中连续地处理晶片，以形成侧向区220b。在另一实施例中，第一接触层220的氮化镓种子区220a以及侧向区220b的形成是在不同的MOCVD反应室中进行。在一实施例中，使用高温MOCVD工艺形成第一接触层220，其温度介于约700℃至约1100℃之间。此外，第一接触层也可以在低温MOCVD工艺中形成，例如其温度介于约300℃至约700℃之间。其他的工艺，例如遥控等离子体增强型化学气相沉积法(remote plasma-enhanced chemical vapordeposition；RPCVD)、分子束外延法(molecular beam epitaxy；MBE)、有机金属气相外延法(metal organic vapor phase epitaxy；MOVPE)、氢化物气相外延法(hydride vapor phase epitaxy；HVPE)、液相外延法(liquid phase epitaxy；LPE)或其他类似的方法也可以用来形成第一接触层220。
在一实施例中，第一接触层220掺杂n型杂质；在另一实施例中，第一接触层220可掺杂p型杂质或大抵上未掺杂。此外，第一接触层220也可包含其他第三族的氮化物，例如InN、AlN、InxGa(1-x)N、AlxGa(1-x)N、AlxInyGa(1-x-y)N或其他类似的材料，可以使用如上述的合适的沉积技术以类似的工艺形成，在第一接触层220与图案化掩模206之间形成空气架桥210。其他材料，包含以其他第五族的元素代替所形成的氮化物也可以使用。
图4显示依据本发明的一实施例，在基底102上完成发光二极管结构300，其中第一接触层220作为发光二极管的接触层。发光二极管结构300可包含以上述方法形成的第一接触层220、选择性的第一披覆层(claddinglayer)222、发光层224、选择性的第二披覆层228以及第二接触层230。
选择性的第一披覆层222形成于第一接触层220之上，与第一接触层220相似，第一披覆层222也可以由第三族或其他第五族元素的氮化物的化合物形成。在一实施例中，第一披覆层222包括具有n型导电性的第三族氮化物化合物，例如n-AlGaN。第一披覆层222的形成方法可与第一接触层220的形成方法相同。
发光层(有时也可称为有源层)224形成于第一披覆层222上，发光层224可包括均质结(homojunction)、异质结(heterojunction)、单量子阱(single-quantum well；SQW)、多量子阱(multiple-quantum well；MQW)或其他类似的结构。在一实施例中，发光层224包括未掺杂的镓铟氮化物(galliumindium nitride；GaxInyN(1-x-y))；在另一实施例中，发光层224包含其他常用的材料，例如AlxInyGa(1-x-y)N。在又另一实施例中，发光层224可以是多量子阱，包含多阱层(multiple well layers)例如InGaN以及阻挡层例如GaN，以互相交替的形式配置。再者，发光层的形成方法包含金属有机化学气相沉积法(MOCVD)、分子束外延法(MBE)、氢化物气相外延法(HVPE)、液相外延法(LPE)或其他合适的化学气相沉积法(CVD)方法。发光层224的总厚度较佳为介于约5nm至约200nm之间。
选择性的第二披覆层228形成于发光层224上，在一实施例中，第二披覆层228的材料包括与第一披覆层222相似的材料，例如AlGaN，除了第二披覆层228可以是p型掺杂之外。第二披覆层228的形成方法可与第一披覆层222的形成方法相同，除了其具有相反型的导电性之外。
第二接触层230形成于第二披覆层228上，第二接触层230可由与第一接触层220相同或不同的材料形成，并且可使用相似的方法形成，只除了第二接触层230的导电性与第一接触层220的导电性相反之外。
如图4所示，反射层250形成于第三族至第五族发光二极管结构300之上，反射层250可反射来自发光层224发射的光，使其朝向并穿过第二接触层230，回到第一接触层220，如下所述，反射层可以作为发光二极管元件的发光表面。反射层250可包括单层的反射材料，例如铝、银或其他类似的材料。因此，在一实施例中，反射层250也可作为电极，提供电性接触至P型第二接触层230。反射层250可包括多层结构，例如分布式布拉格反射镜(distributed Bragg reflector)、全方位反射镜(omni-directional reflector)或其他类似的结构。反射层250的厚度较佳约为
Figure G2009101734035D00071
至在其他实施例中，第二接触层230具有高反射率，此时可不需要反射层250。
图5显示依据本发明的一实施例，在发光二极管结构300上形成导电基底280。导电基底280形成于发光二极管结构300及反射层250之上，并提供电性接触至导电反射层250，和/或第二接触层230。导电基底280可由任何合适的导电材料形成，例如掺杂的硅、金属、金属合金或其他类似的材料。导电基底280的厚度较佳约为大于50μm。
在一实施例中，导电基底280由电镀方式形成，在此实施例中，晶片上镀有单层或多层结构的金属，例如铝、镍、铬、铜或其他类似的材料。
在另一实施例中，导电基底280由硅形成，在此实施例中，硅基底接合至反射层250的表面上，借此形成如图5所示的导电基底280。在一实施例中，所接合的硅基底较佳为掺杂离子的块材硅基底，具有与发光二极管结构300的第二接触层230相同的导电性。在另一实施例中，导电基底280经过预先处理，具有一个或一个以上的直通硅穿孔(through silicon vias；TSVs)263，经由一个或一个以上的金属导线264，其可以与预先形成在相同或不同基底内的一个或一个以上的半导体元件265耦合。在基底280接合之后，这些半导体元件265电性耦合至发光二极管结构300。
图6显示依据本发明的一实施例，移除基底102以及图案化掩模206。在一实施例中，基底102与图案化掩模206可通过湿式化学蚀刻工艺移除，在此实施例中，可使用温度约为120℃至160℃的磷酸溶液从硅基底102蚀刻氮化硅图案化掩模206，因为相对于硅基底102以及发光二极管结构300的其他层，磷酸对于氮化硅掩模206具有高度的蚀刻选择比。在移除图案化掩模206之后，硅基底102可通过例如浸泡在氢氟酸、硝酸以及醋酸溶液(通常称为HNA溶液)中去除。
值得注意的是，因为在发光二极管结构300与图案化掩模206之间存在有空气架桥210(如图5所示)，因此可以有效地将发光二极管结构从生长基底102分离。一旦晶片浸没于蚀刻溶液中，液态蚀刻剂可经由空气架桥210到达整个基底表面，并且可以明显地促进分离工艺的进行。分离的基底102可再利用，因此可减少废弃物并降低成本。空气架桥210也可帮助从大的生长基底上分离大面积薄膜，因此可提升生产率。
更值得注意的是，在从硅基底102分离发光二极管结构300之后，发光二极管元件的第一接触层220具有特定结构的面，因为在移除图案化掩模206与生长基底102之后，留下突出的GaN特征(如图6所示)。此突出的特征可具有任何合适的形状，其由图案化掩模206上的蚀刻图案所决定，例如方形、条纹形、矩形、圆形、椭圆形、三角形和/或其他类似的形状。在发光二极管元件上特定结构的发光面通常为有利的特征，其形成可以避免在发光面的光线反射。
之后，进行一些工艺以完成发光二极管元件，例如可形成电性接触(正面和/或背面接点)至第一和第二接触层，形成保护层以及切割并封装发光二极管元件。
虽然上述实施例将发光二极管结构设定为具有p型表面面对导电基底280，在此技术领域中普通技术人员当可了解，本发明的实施例也可以利用一发光二极管结构，使得其n型表面面对导电基底。在这些实施例中，第一接触层220以及选择性的第一披覆层222可以具有p型导电性，并且第二披覆层228以及第二接触层230可以具有n型导电性。
虽然本发明已揭示较佳实施例如上，然其并非用以限定本发明，在此技术领域中普通技术人员当可了解，在不脱离本发明的精神和范围内，当可做些许更动与润饰。因此，本发明的保护范围当视所附的权利要求所界定为准。

Claims (15)

1.一种发光二极管元件的制造方法，包括：
提供一第一基底；
形成并图案化一掩模层于该第一基底上，产生一图案化掩模层；
形成一第一接触层于该图案化掩模层之上，使得该第一接触层与该图案化掩模层之间具有一空气间隙，并且该第一接触层的一部分与该第一基底直接接触；
形成一发光二极管结构，其中该第一接触层为该发光二极管结构的一接触层；
形成一第二基底于该发光二极管结构上，该第二基底具有导电性；以及
将该图案化掩模层及该第一基底移除，使得该发光二极管结构与该第一基底分离。
2.如权利要求1所述的发光二极管元件的制造方法，其中形成该第一接触层于该第一基底之上的步骤包括：
形成一种子区于该图案化掩模层内的一个或一个以上的开口中，该种子区突出于该图案化掩模层；以及
从该种子区侧向性地生长一侧向区，该侧向区延伸至该图案化掩模层之上。
3.如权利要求1所述的发光二极管元件的制造方法，还包括形成一光反射层于该发光二极管结构上。
4.如权利要求1所述的发光二极管元件的制造方法，其中形成该第二基底的步骤包括电镀。
5.如权利要求1所述的发光二极管元件的制造方法，其中形成该导电性第二基底的步骤包括形成一掺杂的硅层于该发光二极管结构之上。
6.一种发光二极管元件的制造方法，包括：
提供一第一基底；
形成并图案化一掩模层于该第一基底的一第一侧上，产生一图案化掩模层；
形成一第一接触层于该图案化掩模层之上，使得该第一接触层与该图案化掩模层之间具有一空气间隙，并且该第一接触层的一部分与该第一基底直接接触；
形成一发光二极管结构，其中该第一接触层为该发光二极管结构的一接触层；
形成一第二基底于该发光二极管结构之上，位于该发光二极管结构的一相对于该第一基底的相反侧上；以及
将该图案化掩模层及该第一基底移除，其中经由一湿式蚀刻工艺将该第一基底从该发光二极管结构分离。
7.如权利要求6所述的发光二极管元件的制造方法，其中形成该发光二极管结构的步骤包括：
形成多个种子区于该图案化掩模层内的多个开口中，所述多个种子区突出于该图案化掩模层；以及
从所述多个种子区侧向性地生长多个侧向区，所述多个侧向区延伸至该图案化掩模层之上。
8.如权利要求7所述的发光二极管元件的制造方法，其中形成所述多个种子区以及侧向性地生长该第一接触层的步骤包括一选择性金属有机化学气相沉积工艺。
9.如权利要求6所述的发光二极管元件的制造方法，其中该发光二极管结构包括：
一发光层于一第一接触层之上；
一第二接触层于该发光层之上；以及
一反射层于该第二接触层之上，其中该反射层具有导电性，且提供电性接触至该第二接触层。
10.如权利要求6所述的发光二极管元件的制造方法，其中位于该发光二极管结构之上的该第二基底具有导电性。
11.如权利要求10所述的发光二极管元件的制造方法，其中在该发光二极管结构之上形成该第二基底的步骤包括电镀。
12.如权利要求10所述的发光二极管元件的制造方法，其中形成该第二基底的步骤包括接合一掺杂的硅层至该发光二极管结构。
13.一种发光二极管元件的制造方法，包括：
形成并图案化一掩模层于一生长基底上，产生一图案化掩模层；
形成一种子区于该图案化掩模层内的一个或一个以上的开口中，该种子区突出于该图案化掩模层，并且该种子区与该生长基底直接接触；
从该种子区侧向性地生长，直至一连续的第一接触层形成于该图案化掩模层之上，使得该第一接触层与该图案化掩模层之间具有一空气架桥；
形成一发光二极管结构，其中该第一接触层为该发光二极管结构的一接触层；以及
将该图案化掩模层及该生长基底移除，使得该发光二极管结构与该生长基底分离。
14.如权利要求13所述的发光二极管元件的制造方法，还包括接合一第二基底于该发光二极管结构之上，该第二基底位于该发光二极管结构的一相对于该生长基底的相反侧上。
15.如权利要求14所述的发光二极管元件的制造方法，其中该第二基底包括一个或一个以上的半导体元件以及一个或一个以上的直通硅穿孔，其中在该接合步骤之后，该一个或一个以上的半导体元件经由该一个或一个以上的直通硅穿孔电性耦合至该发光二极管结构。
CN2009101734035A 2008-09-10 2009-09-10 发光二极管元件的制造方法 Active CN101673800B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US9577308P 2008-09-10 2008-09-10
US61/095,773 2008-09-10
US14767709P 2009-01-27 2009-01-27
US61/147,677 2009-01-27
US12/554,578 2009-09-04
US12/554,578 US8236583B2 (en) 2008-09-10 2009-09-04 Method of separating light-emitting diode from a growth substrate

Publications (2)

Publication Number Publication Date
CN101673800A CN101673800A (zh) 2010-03-17
CN101673800B true CN101673800B (zh) 2012-04-18

Family

ID=41799632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101734035A Active CN101673800B (zh) 2008-09-10 2009-09-10 发光二极管元件的制造方法

Country Status (3)

Country Link
US (2) US8236583B2 (zh)
CN (1) CN101673800B (zh)
TW (1) TWI401823B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405257B (zh) * 2009-04-08 2013-08-11 Advanced Optoelectronic Tech 分離基板與半導體層的方法
KR101034144B1 (ko) * 2010-04-28 2011-05-13 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8227924B2 (en) * 2010-07-13 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate stand-offs for semiconductor devices
JP5681937B2 (ja) * 2010-11-25 2015-03-11 株式会社パウデック 半導体素子およびその製造方法
DE102011112000B4 (de) 2011-08-31 2023-11-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
EP2743966B1 (en) 2012-12-14 2020-11-25 Seoul Viosys Co., Ltd. Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
KR20140085198A (ko) * 2012-12-27 2014-07-07 서울바이오시스 주식회사 마스크 패턴을 이용한 기판 분리 방법 및 반도체 소자 제조 방법
KR101841609B1 (ko) 2013-07-29 2018-03-23 에피스타 코포레이션 반도체 장치
EP3127143A4 (en) * 2014-03-31 2017-11-29 Nanyang Technological University Methods of recycling substrates and carrier substrates
US9391140B2 (en) 2014-06-20 2016-07-12 Globalfoundries Inc. Raised fin structures and methods of fabrication
US9548421B2 (en) 2015-04-01 2017-01-17 International Business Machines Corporation Optoelectronic devices with back contact

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235690A (ja) 1994-02-23 1995-09-05 Hitachi Cable Ltd 発光ダイオード及びその製造方法
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP4284188B2 (ja) * 2001-12-20 2009-06-24 パナソニック株式会社 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法
US7161188B2 (en) * 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US20090273002A1 (en) * 2008-05-05 2009-11-05 Wen-Chih Chiou LED Package Structure and Fabrication Method

Also Published As

Publication number Publication date
US8236583B2 (en) 2012-08-07
TWI401823B (zh) 2013-07-11
US8486730B2 (en) 2013-07-16
TW201014000A (en) 2010-04-01
US20100062551A1 (en) 2010-03-11
CN101673800A (zh) 2010-03-17
US20120298956A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
CN101673800B (zh) 发光二极管元件的制造方法
US9882085B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
US9373755B2 (en) Light-emitting diodes on concave texture substrate
US6156584A (en) Method of manufacturing a semiconductor light emitting device
US7968897B2 (en) Light-emitting device having a support substrate and inclined sides
EP2160772B1 (en) Semiconductor light emitting device
KR101782081B1 (ko) 발광 소자
JP2009289965A (ja) ＧａＮ系半導体装置
CN101635328A (zh) 发光二极管及其形成方法
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR101425167B1 (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
US11069835B2 (en) Optoelectronic semiconductor chip and method of manufacturing the same
US8247244B2 (en) Light emitting device and method of manufacturing the same
JP2007208047A (ja) 半導体発光素子
US20100224900A1 (en) Semiconductor optoelectronic device and method for making the same
JP2009123836A (ja) 窒化物半導体発光素子
KR20130104518A (ko) 반도체 발광소자의 제조방법
KR100684455B1 (ko) 발광다이오드의 형성 방법
KR20090026688A (ko) 반도체 발광소자 및 그 제조방법
WO2022011635A1 (zh) 半导体结构及其制作方法
KR100699057B1 (ko) 발광소자 및 그 제조방법
KR20070093271A (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR20180004457A (ko) 콘택층들을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR20070118849A (ko) 발광 소자 및 그 제조 방법
CN117063302A (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160427

Address after: Hsinchu City, Taiwan, China

Patentee after: EPISTAR Corp.

Address before: Hsinchu City, Taiwan, China

Patentee before: Yuanxin Optoelectronics Co.,Ltd.

Effective date of registration: 20160427

Address after: Hsinchu City, Taiwan, China

Patentee after: Yuanxin Optoelectronics Co.,Ltd.

Address before: Hsinchu City, Taiwan, China

Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd.