KR20130111577A - Ⅲ족 질화물 발광 소자 - Google Patents

Ⅲ족 질화물 발광 소자 Download PDF

Info

Publication number
KR20130111577A
KR20130111577A KR20137014094A KR20137014094A KR20130111577A KR 20130111577 A KR20130111577 A KR 20130111577A KR 20137014094 A KR20137014094 A KR 20137014094A KR 20137014094 A KR20137014094 A KR 20137014094A KR 20130111577 A KR20130111577 A KR 20130111577A
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
layers
group iii
Prior art date
Application number
KR20137014094A
Other languages
English (en)
Inventor
마이클 제이슨 그런드만
나단 프레드릭 가드너
베르너 칼 고에츠
멜빈 바커 맥로린
존 에드워드 에플러
프란시스코 알렌산더 레온
Original Assignee
코닌클리케 필립스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이. filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20130111577A publication Critical patent/KR20130111577A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0211—Substrates made of ternary or quaternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

소자는 기판 및 상기 기판 상에 성장된 Ⅲ족 질화물 구조를 포함하는데, 상기 Ⅲ족 질화물 구조는 n형 영역과 p형 영역의 사이에 배치된 발광층을 포함한다. 상기 기판은 RAO3(MO)n이고, 여기에서 R은 3가 양이온(trivalent cation)인 스칸듐(Sc), 인듐(In), 이트륨(Y) 중 하나이고; A는 3가 양이온인 3가 철, 갈륨 및 알루미늄 중 하나이며; M은 2가 양이온인 마그네슘, 망간, 2가 철, 코발트, 구리, 아연 및 카드뮴 중 하나이고; n은 1 이상의 정수이다. 상기 기판은 면내격자상수(in-plane lattice constant) asubstrate를 갖는다. 상기 Ⅲ족 질화물 구조에서 한 개 이상의 Ⅲ족 질화물 층은 벌크격자상수(bulk lattice constant) alayer를 갖는다. [(|asubstrate-alayer|)/asubstrate]*100%는 1% 이하이다.

Description

Ⅲ족 질화물 발광 소자{Ⅲ-NITRIDE LIGHT EMITTING DEVICE}
본 발명은 Ⅲ족 질화물 발광 소자(Ⅲ-nitride light emitting device)에 관한 것이다. 상기 Ⅲ족 질화물 소자는 종래의 기판들에 비해 Ⅲ족 질화물 층들에 더욱 가깝게 격자 정합된(lattice matched) 기판 상에 성장될 수 있다.
발광 다이오드(light emitting diodes, LEDs), 공진 공동 발광 다이오드(resonant cavity light emitting diodes, RCLEDs), 수직 공동 레이저 다이오드(vertical cavity laser diodes, VCSELs) 및 에지 방출 레이저(edge emitting lasers)를 포함하는 반도체 발광 소자는 현재 이용가능한 가장 효율적인 광원들 중 하나이다. 가시 스펙트럼에 걸쳐 동작 가능한 고휘도 발광 소자의 제조에 있어서 현재 흥미로운 물질 시스템은 Ⅲ-Ⅴ족 반도체, 갈륨, 알루미늄, 인듐 및 질소의 2원소, 3원소 및 4원소의 합금을 포함하고, 이는 특히 Ⅲ족 질화물 물질로 불린다. 통상적으로, Ⅲ족 질화물 발광 소자는 서로 다른 조성비 및 도판트(dopant) 농도로 된 반도체 층들의 적층물을 사파이어, 탄화규소(silicon carbide), Ⅲ족 질화물 또는 기타 다른 적합한 기판 상에서 유기금속 화학증기증착(metal-organic chemical vapor deposition, MOCVD), 분자빔 에피택시(molecular beam epitaxy, MBE) 또는 기타 다른 에피택시 기술에 의해 에피택셜 성장시킴으로써 제조된다. 상기 적층물은 흔히 상기 기판 위에 형성된 하나 이상의 n형 층, 상기 n형 층 또는 그 층들 위에 형성된 활성 영역에서의 하나 이상의 발광층 및 상기 활성 영역 위에 형성된 하나 이상의 p형 층을 포함한다. 상기 n형 층들은, 예를 들어 실리콘(Si)으로 도핑되어 있을 수 있고 상기 p형 층들은, 예를 들어 마그네슘(Mg)으로 도핑되어 있을 수 있다. 전기적인 콘택들이 상기 n형 및 p형 영역들 상에 형성된다.
일반적으로 Ⅲ족 질화물 기판들은 비싸고 널리 보급되어 있지 않기 때문에, Ⅲ족 질화물 소자는 흔히 사파이어 또는 탄화규소(SiC) 기판 상에 성장된다. 이러한 기판들은 덜 이상적인데, 사파이어 및 탄화규소가 그 위에 성장된 Ⅲ족 질화물 층들과 상이한 격자상수를 갖기 때문이고, 이는 상기 Ⅲ족 질화물 소자 층들에 변형(strain) 및 결정 결함(crystal defects)을 발생시켜 열등한 성능 및 신뢰성 문제들을 야기할 수 있다.
본 발명의 목적은 사파이어나 탄화규소에 비해 Ⅲ족 질화물 소자 층들의 적어도 일부에 더 가깝게 격자 정합된 기판 상에 Ⅲ족 질화물 소자 구조를 형성하는 것이다.
본 발명의 실시예에 따른 방법은 기판 상에 성장되는 Ⅲ족 질화물 구조를 성장시키는 것을 포함하고, 상기 Ⅲ족 질화물 구조는 n형 영역과 p형 영역 사이에 배치된 발광층을 포함한다. 상기 방법은 상기 Ⅲ족 질화물 구조를 마운트에 부착하고 상기 기판을 제거하는 것을 더 포함한다. 상기 기판은 RAO3(MO)n이고, 여기에서 R은 3가 양이온(trivalent cation)인 스칸듐(Sc), 인듐(In), 이트륨(Y) 및 란탄족 원소(lanthanide) 중 하나이고, A는 3가 양이온인 3가 철(Fe(Ⅲ)), 갈륨(Ga) 및 알루미늄(Al) 중 하나이고, M은 2가 양이온인 마그네슘(Mg), 망간(Mn), 2가 철(Fe(Ⅱ)), 코발트(Co), 구리(Cu), 아연(Zn) 및 카드뮴(Cd) 중 하나이고, n은 1 이상의 정수(integer)이다. 상기 기판은 면내격자상수(in-plane lattice constant) asubstrate를 가지고, 상기 Ⅲ족 질화물 구조에서 하나 이상의 Ⅲ족 질화물층은 벌크격자상수(bulk lattice constant) alayer를 갖는다. 일부 실시예에서, [(|asubstrate-alayer|)/asubstrate]*100%는 1% 이하이다.
본 발명의 실시예에서, 소자는 기판 및 상기 기판 상에 성장된 Ⅲ족 질화물 구조를 포함하고, 상기 Ⅲ족 질화물 구조는 n형 영역과 p형 영역의 사이에 배치된 발광층을 포함한다. 상기 기판은 RAO3(MO)n이고, 여기에서 R은 3가 양이온인 스칸듐, 인듐, 이트륨 및 란탄족 원소 중 하나이고, A는 3가 양이온인 3가 철, 갈륨 및 알루미늄 중 하나이고, M은 2가 양이온인 마그네슘, 망간, 2가 철, 코발트, 구리, 아연 및 카드뮴 중 하나이고, n은 1 이상의 정수이다. 상기 기판은 면내격자상수 asubstrate를 갖는다. 상기 Ⅲ족 질화물 구조에서 하나 이상의 Ⅲ족 질화물층은 벌크격자상수 alayer를 갖는다. 상기 Ⅲ족 질화물 구조에서 하나 이상의 층의 상기 기판 면내격자상수와 상기 벌크격자상수의 백분율 차이는 [(|asubstrate-alayer|)/asubstrate]*100%로서 정의되는데, 이는 1% 이하이다.
본 명세서에 설명된 상기 소자 구조는 덜 변형될 수 있고, 그러므로 사파이어 또는 탄화규소 상에 성장되는 종래 방법으로 성장된 Ⅲ족 질화물 발광 소자들에 비해 더 나은 성능을 갖는다.
도 1은 기판 상에 성장된 Ⅲ족 질화물 소자 구조를 도시한다.
도 2, 3 및 4는 도 1에 도시된 베이스 영역의 예시들을 도시한다.
도 5 및 6은 Ⅲ족 질화물 소자 구조의 일부를 도시한다.
도 7은 박막 플립칩(thin film flip chip) 발광 소자를 도시한다.
도 8은 수직 주입(vertical injection) 발광 소자를 도시한다.
도 9는 하나 이상의 분산 브래그 반사기(distributed Bragg reflector, DBR)을 포함하는 Ⅲ족 질화물 구조의 일부를 도시한다.
본 명세서에 사용된 바와 같이, BAlGaInN은 붕소, 알루미늄, 갈륨, 인듐 및 질소의 2원소, 3원소, 4원소 또는 5원소의 합금을 나타낼 수 있다.
본 발명의 실시예에서, Ⅲ족 질화물 소자 구조는 종래의 기판들에 비해 Ⅲ족 질화물 박막의 적어도 일부에 더 가깝게 격자 정합된 기판 상에 성장된다. 상기 기판은 Ⅲ족 질화물 박막과 동일한 육방정계 대칭구조(hexagonal symmetry)를 가질 수 있다. 상기 기판은 상기 소자 구조에 더 가깝게 격자 정합되어 있으므로 성장 동안 상기 Ⅲ족 질화물 소자 구조에 결함들 또는 불균일함이 더 적게 혼입될 수 있는데, 이는 상기 Ⅲ족 질화물 소자의 성능이 더 좋아지도록 할 수 있다.
도 1은 본 발명의 실시예에 따라 성장 기판(10) 상에 성장되는 하나 이상의 층으로 구성된 Ⅲ족 질화물 박막(15)을 도시한다. 반도체 층은 벌크격자상수 및 면내격자상수에 의해 특성화될 수 있다. 상기 벌크격자상수는 상기 반도체 층과 동일한 조성비로 된 독립된 층(free-standing layer)의 격자상수이다. 상기 면내격자상수는 성장된 상태 그대로인 반도체 층의 격자상수이다. 만약 상기 반도체 층이 변형되었다면, 상기 벌크격자상수는 상기 면내격자상수와 상이하다. 성장 기판(10)은 일부 실시예에서 Ⅲ족 질화물 박막(15)의 상기 벌크격자상수 alayer의 1% 이내인 그리고 일부 실시예에서 Ⅲ족 질화물 박막(15)의 상기 벌크격자상수의 0.5% 이내인 면내격자상수 asubstrate를 갖는 비 Ⅲ족 질화물 물질일 수 있다. 다시 말해, [(|asubstrate-alayer|)/asubstrate]*100%는 일부 실시예에서 1% 이하이고, 일부 실시예에서는 0.5% 이하이다. 본 발명의 실시의 목적을 위해, 3원소 또는 4원소의 AlInGaN 층의 상기 벌크격자상수는 베가드의 법칙(Vegard's law)에 따라 추정될 수 있는데, 이는 AlxInyGazN에 대하여 aAlInGaN=x(aAlN)+y(aInN)+z(aGaN)으로 표현될 수 있고, 여기에서 상기 변수 "a"는 2원소 물질 각각의 상기 벌크격자상수를 나타내고 x+y+z=1이다. AlN은 3.111Å의 벌크격자상수를 가지고, InN은 3.544Å의 벌크격자상수를 가지고 GaN은 3.1885Å의 벌크격자상수를 갖는다.
일부 실시예에서, 성장 기판(10)은 Ⅲ족 질화물 박막(15)과 유사하거나 동일한 육방정계 기저면(basal plane) 대칭구조를 갖는다. 일부 실시예에서, 성장 기판(10)은 Ⅲ족 질화물 박막(15)이 증착되는 동안 경험하는 상기 화학적 및 열적 환경에 의한 침식에 실질적으로 영향을 받지 않는다. 일부 실시예에서, 성장 기판(10)은 상기 Ⅲ족 질화물 박막(15)의 열팽창 면내계수(in-plane coefficient of thermal expansion)의 30% 이내인 열팽창 면내계수를 갖는다. 일부 실시예에서, 성장 기판(10)은 근자외선 방사(near-UV radiation)에 대한 투과성을 가질 수도 가지지 않을 수도 있다. 일부 실시예에서, 성장 기판(10)은 단일 결정 또는 실질적으로 단일 결정인 물질이다.
일부 실시예에서, 성장 기판(10)은 일반적인 조성비 RAO3(MO)n으로 된 물질이고, 여기에서 R은 3가 양이온이고 흔히 스칸듐, 인듐, 이트륨 및 란탄족 원소들(원자 번호 57 내지 71)로부터 선택되며, A 또한 3가 양이온으로 흔히 3가 철, 갈륨 및 알루미늄으로부터 선택되고, M은 2가 양이온으로 흔히 마그네슘, 망간, 2가 철, 코발트, 구리, 아연 및 카드뮴으로부터 선택되며, n은 1 이상의 정수이다. 일부 실시예에서 n≤9 이고, 일부 실시예에서 n≤3 이다. 일부 실시예에서, RAMO4(예를 들어, n=1) 화합물은 YbFe2O4 구조형으로 되어 있고, RAO3(MO)n (n≥2) 화합물은 InFeO3(ZnO)n 구조형으로 되어 있다.
성장 기판(10)용으로 적합한 물질들 및 격자 정합된 InGaN의 예시들이 이하 열거된다.
물질 격자상수 a(Å) 외관 격자 정합된 AlxInyGa1 -x- yN에서의 y(x=0)
InFeZn2O5 3.309 갈색 0.34
InFeZn8O11 3.276 갈색 0.25
ScGaMgO4 3.272 투명 0.24
ScAlMgO4 3.236 투명 0.14
InAlMgO4 3.29 투명 0.29
ScAlMnO4 3.26 투명 0.20
InFeMnO4 3.356 갈색 0.48
InAlMnO4 3.319 흑색 0.37
InAlCoO4 3.301 흑색 0.32
InGaFeO4 3.313 흑색 0.36
이러한 그리고 관련된 기판 물질들은 Journal of Solid State Chemistry 78, 98(1989)에 게재된 Kimizuka와 Mohri에 의한 "Structural Classification of RAO3(MO)n Compounds(R=Sc, In, Y, or Lanthanides; A=Fe(Ⅲ), Ga, Cr, or Al; M=Divalent Cation; n=1-11)"에서 구체적으로 설명되고, 이는 본 명세서에 참조로 인용된다. 일부 실시예에서, ScGaAlMgO4는 440에서 510nm 사이의 빛을 방출하는 변형이 없는(strain-free) 또는 변형이 적은(strain-reduced) 소자를 성장시키기에 적합하다. 일부 실시예에서, InFeMnO4는 등색광(橙色光) 또는 적색광을 방출하는 변형이 없는 또는 변형이 적은 소자를 성장시키기에 적합하다.
일부 실시예에서, Ⅲ족 질화물 박막(15)은 상기 기판의 주요 결정학적 면(major crystallographic plane)에 대해 "미스컷(miscut)"되거나 경사진(angled) 성장 기판(10)의 표면 상에 성장된다. 일부 실시예에서, Ⅲ족 질화물 박막(15)이 성장되는 성장 기판(10)의 표면은 기저 (0001) 면으로부터 어긋나 -10에서 +10° 사이의 방향으로 놓일 수 있다. 일부 실시예에서, 상기 (0001) 면으로부터 기울어진 -0.15에서 +0.15° 사이의 미스컷은 상기 기판 표면 상에 대형 원자 테라스(large atomic terraces)를 유발할 수 있는데, 이는 테라스 가장자리에서 형성되는 결함들의 수를 바람직하게 감소시킬 수 있다. 상기 미스컷의 방향은 특정한 결정학적 방향(예를 들어, 상기 (10-10) 방향을 향함) 또는 임의의 결정학적 방향일 수 있다.
Ⅲ족 질화물 박막(15)은 기판(10) 상에 당해 기술 분야에 알려진, 예를 들어 MOCVD, 수소증기증착(hydride vapor phase epitaxy) 또는 MBE를 포함하는 임의의 수단에 의해 증착된다. Ⅲ족 질화물 박막(15)의 기저층(12)과 기판(10) 간 완벽한 격자정합은 필수적이지 않으나, 0.1% 이내의 격자정합은 최소한 50㎛ 두께인 고품질 Ⅲ족 질화물 박막(15)의 증착을 가능하게 할 수 있다.
일부 실시예에서, 기저층 또는 영역(12)이 기판(10) 상에 가장 먼저 성장되고, 이는 n형 영역(14)과 p형 영역(18) 사이에 끼인 활성 영역(16)을 포함하는 소자 구조보다 앞서 성장된다. 기저 영역(12)은 Ⅲ족 질화물 소자 구조가 성장될 수 있는 임의의 물질일 수 있다. 기저 영역(12)은 흔히 Ⅲ족 질화물 또는 기타 다른 Ⅲ-Ⅴ족 물질로 된 3원소(예를 들어, InyGa1 - yN 또는 AlxGa1 - xN) 또는 4원소(예를 들어, AlxInyGa1 -x- yN)의 화합물을 포함한다. 상기 표에 예시된 바와 같이, 일부 실시예에서 InyGa1 - yN 기저 영역(12)에서의 인듐의 비율(fraction) y는 0.14에서 0.48 사이일 수 있다.
도 1에 도시된 바와 같이, 반도체 소자 구조는 기저 영역(12) 상에 성장될 수 있다. 비록 이하의 예시들에서 상기 반도체 소자 구조는 가시광 또는 UV광을 방출하는 Ⅲ족 질화물 LED이지만, 전자 및 광전자 소자와 같은 기타 다른 소자, 예를 들어 레이저 다이오드, HEMT(high electron mobility transistors) 및 HBT(heterojunction bipolar transistors)가 본 명세서에 도시된 상기 기판 상에 형성될 수도 있다.
상기 반도체 구조는 n형 및 p형 영역들(14 및 18) 사이에 끼인 발광 또는 활성 영역(16)을 포함한다. n형 영역(14)은 통상적으로 가장 먼저 성장되고 서로 다른 조성비 및 도판트 농도로 된 다수의 층을 포함할 수 있는데, 예를 들어 이는 완충층(buffer layers) 또는 핵생성층(nucleation layers)과 같이 n형이거나 의도적으로 도핑되지 않을 수 있는 예비층(preparation layers) 및 발광 영역이 빛을 효율적으로 방출시키도록 하는 바람직한 특정 광학 또는 전기 특성을 얻기 위해 설계된 n형 또는 심지어 p형 소자 층을 포함한다. 일부 실시예에서, 기저 영역(12)의 적어도 일부는 n형 도판트로 도핑되고 개별적인 n형 영역(14)은 생략된다.
발광 또는 활성 영역(16)은 상기 n형 영역 위에 성장된다. 적합한 발광 영역의 예시들은 하나의 두껍거나 얇은 발광층, 또는 장벽층들에 의해 분리되는 다수의 얇거나 두꺼운 발광층을 포함한 다수의 양자우물 발광 영역을 포함한다.
p형 영역(18)은 상기 발광 영역 위에 성장된다. 상기 n형 영역과 마찬가지로, 상기 p형 영역은 의도적으로 도핑되지 않은 층들을 포함한 서로 다른 조성비, 두께 및 도판트 농도로 된 다수의 층, 또는 n형 층들을 포함할 수 있다.
일부 실시예에서, Ⅲ족 질화물 박막(15)에서의 상기 기판 및 상기 층들의 격자상수들은 충분히 정합되어, Ⅲ족 질화물 박막(15)에서의 3원소, 4원소 및 5원소의 층들이 종래의 기판 상에 성장된 소자들에서보다 더 두껍게 성장될 수 있다. 일부 실시예에 있어서 420nm에서 480nm 사이, 일부 실시예에 있어서 440nm에서 460nm 사이, 그리고 일부 실시예에 있어서 440nm보다 큰 피크 파장(peak wavelength)을 갖는 빛을 방출하도록 구성된 활성 영역을 갖는 소자에서, 3원소, 4원소 및 5원소의 Ⅲ족 질화물 층들(2원소의 Ⅲ족 질화물 층은 제외)만을 포함하는 반도체 물질의 영역은 일부 실시예에서 2㎛보다 두껍고, 일부 실시예에서 3㎛보다 두껍고, 일부 실시예에서 5㎛보다 두껍다. 3원소, 4원소 및 5원소의 Ⅲ족 질화물 층들만을 포함하는 반도체 물질의 상기 영역 중 매 층에서의 변형은 일부 실시예에서 1%보다 적고, 일부 실시예에서 0.8%보다 적고, 일부 실시예에서 0.5%보다 적을 수 있다. 변형은 [(|alayer-ain - plane|)/alayer]*100%로 정의되고, 여기에서 alayer는 완전히 이완(relaxed)되었을 때 각각의 층과 동일한 조성비로 된 층의 베가드의 법칙에 따라 추정되는 격자상수이고, ain - plane은 상기 소자에 성장된 상태 그대로인 각각의 층의 격자상수이다.
가장 간단한 형태에서, 기저 영역(12)은 단일 층일 수 있다. 상기 기저층은 흔히 BAlGaInN의 화합물이고, 이는 그 격자상수가 두꺼운 소자 층들을 성장시킬 수 있는 기판(10)에 충분히 정합되도록 선택된 것이다. ScMgAlO4 기판(10)에 대하여, In0.14Ga0.86N으로 된 기저층이 상기 기판에 격자 정합되고, 이는 3.236Å의 격자상수를 갖는다. 그러한 기저층은 충분히 작은 밴드갭(band gap)을 가질 수 있는데, 이는 바람직하지 않게 발광 영역에 의해 방출된 빛을 흡수한다. 더 큰 밴드갭을 갖는 기저층들은 상기 화합물에 알루미늄을 추가하여 달성될 수 있고, 그로써 상기 기저층은 4원소의 Ⅲ족 질화물 층이 된다. ScAlMgO4 기판 상에 성장된 4원소의 AlxInyGa1-x-yN 층에서 격자 정합을 유지하기 위한 조건은 y=0.136+0.228*x, x+y≤1이다. 또한, Al0 .32In0 .21Ga0 .47N 및 Al0 .71In0 .29N은 ScAlMgO4에 격자 정합된다. 예를 들어, 소자는 ScAlMgO4 기판, In0 .14Ga0 .86N, Al0.32In0.21Ga0.47N 또는 Al0 .71In0 .29N 기저층, 선택적인 In0 .14Ga0 .86N n형 층, 인듐 조성비 y가 0.14보다 큰 InyGa1 - yN 발광층 및 In0.14Ga0.86N p형 층을 포함할 수 있다. 그러한 소자에서, 상기 기저층, n형 층, p형 층은 상기 기판에 격자 정합된다. 상기 발광층은 변형된다.
ScAlMgO4 기판의 경우에, 3.236Å과 다른 격자상수를 갖는 기저층 조성비를 선택하면 상기 기저층 및 Ⅲ족 질화물 박막(15)의 나머지에 인장 또는 압축 변형(tensile or compressive strain)을 유발할 수 있다. [(|alayer-ain -plane|)/alayer]*100%로 정의(여기에서 alayer는 완전히 이완되었을 때 상기 기저층과 동일한 조성비로 된 층의 베가드의 법칙에 따라 추정되는 격자상수이고, ain - plane은 상기 소자에 성장된 상태 그대로인 상기 기저층의 격자상수임)된 상기 기저층에서의 변형은 일부 실시예에서 1%보다 적고, 일부 실시예에서 0.5%보다 적고, 일부 실시예에서 0.1%보다 적으며, 이는 소자 성능을 유지하도록 결함의 수를 충분히 작게 유지시키기 위함이다.
일부 실시예에서, 상기 기저층의 조성비는 상기 기저층과 기저층 위에 성장된 그 다음 층(흔히 활성 영역 중 n형 층 또는 일부) 사이의 경계가 거의 또는 전혀 극성 변화를 갖지 않도록 선택된다. 다시 말해, 일부 실시예에서 상기 기저층은 소자에서 하나 이상의 기타 다른 층들에 분극 정합(polarization-matched)된다. ScAlMgO4 기판 상에 성장된 AlxInyGa1 -x- yN으로 된 4원소의 층들은 알루미늄 및 인듐 조성비가 0.14≤y≤0.32에 대하여 x=2*y-0.28을 만족할 때 서로 분극 정합된다. 예를 들어, Al0 .06In0 .17Ga0 .77N은 In0 .14Ga0 .86N에 분극 정합되지만, 격자 정합은 되지 않는다. 소자의 일 예시는 ScAlMgO4 기판, Al0 .06In0 .17Ga0 .77N 기저층, In0 .14Ga0 .86N n형 층, 인듐 조성비 y가 0.14보다 큰 InyGa1 - yN 발광층 및 In0 .14Ga0 .86N p형 층을 포함한다. 상기 기저층, n형 층 및 p형 층은 분극 정합된다. 상기 n형 층 및 p형 층은 상기 기판에 격자 정합된다. 상기 기저층 및 발광층은 변형된다.
일부 실시예에서, 상기 기저층은 임의의 적합한 도판트(예를 들어, 실리콘(Si) 및/또는 게르마늄(Ge)을 포함함)로 도핑된다. 상기 기저층은 일부 실시예에서 1x1016에서 1x1021cm-3 사이, 일부 실시예에서 5x1018에서 2x1019cm-3 사이의 농도로 도핑될 수 있는데, 이는 상기 콘택들로부터 상기 활성 영역으로의 전도(conduction)를 지원하도록 충분이 높은 도전율을 달성하기 위함이다. 상기 기저층에서의 도핑은 전류 집중(current crowding) 및 저항성 손실을 감소시키도록 최적화될 수 있다. 일부 실시예에서, 상기 기저층은 전류 집중을 방지하기 위해 30 옴/스퀘어보다 작은 면 저항(sheet resistance)을 가지도록 도핑된다.
도 2, 3 및 4는 가능성 있는 기저 영역(12)의 기타 다른 예시들을 도시한다. 도 2, 3 및 4에 도시된 상기 기저 영역들 중 무엇이라도 도 1에 도시된 구조에 포함될 수 있다. 일부 실시예에서, 도 2, 3 및 4에 설명되는 서로 다른 기저 영역의 특징들 및 층들은 조합될 수 있다.
영역에서의 측방향 도전율(lateral conductivity)은 이종구조(heterostructures)의 사용을 통해 향상될 수 있다. 도 2에 도시된 구조에서 기저 영역(12)은 적어도 두 개의 층, 즉 더 작은 밴드갭을 갖는 제1 층(12a) 및 더 큰 밴드갭을 갖는 제2 층(12b)을 포함한다. 일부 실시예에서, 두 개의 층(12a 및 12b)은 도핑되어 있다. 도핑된 더 큰 밴드갭 층(12b)은 전자를 층들(12a 및 12b) 사이의 경계에서의 2 차원 전자 가스(2-dimensional electron gas, 2DEG)로 공여할 수 있는데, 이는 단일 기저층에 비하여 횡방향으로의 캐리어 농도 및/또는 이동도를 증가시킬 수 있다. 일부 실시예에서, 층들(12a 및 12b)의 조성비는 12a와 12b 의 경계에서의 총 분극 유도 전하가 0이 되도록 선택된다. 층들(12a 및 12b) 중 하나는 상기 기판에 격자 정합될 수 있다. 제1 층(12a)은 4원소의 층 AlxInyGa1 -x- yN일 수 있는데, 이는 3에서 1000nm 사이의 두께를 가지며 5x1017에서 2x1019 cm-3 사이의 농도를 갖는 실리콘 또는 임의의 n형 도판트로 도핑되거나 의도적으로 도핑되지 않았을 수 있다. 제2 층(12b)은 다른 조성비로 된 4원소의 층 AlxInyGa1 -x- yN(12a 및 12b 사이의 경계에서 총 분극 유도 전하가 0인 조건을 만족시킴)일 수 있는데, 이는 3에서 1000nm 사이의 두께를 가지며 5x1017에서 2x1019cm-3 사이의 농도를 갖는 실리콘, 게르마늄 또는 임의의 n형 도판트로 도핑되어 있을 수 있다. 일 예시에서, ScAlMgO4 기판 상에 성장된 제1 층(12a)은 500nm 두께의 In0 .14Ga0 .86N 층이고, 제2 층(12b)은 AlxInyGa1 -x- yN으로 된 30nm 두께의 층이며 상기 조성비는 0.14≤y≤0.32에 대하여 x=2*y-0.28인 관계를 만족시킨다(예를 들어, Al0 .06In0 .17Ga0 .77N). 층들(12a 및 12b)의 적층물은 반복될 수 있는데, 예를 들어 층들(12a 및 12b)의 50개 조까지 있을 수 있다.
도 3에 도시된 구조에서, 기저 영역(12)은 분극화된 물질, 예를 들어 우르차이트형 구조(wurtzite)의 BAlGaInN으로부터 형성된다. 기저 영역(12)은 적어도 두 개의 층, 즉 제1 분극을 갖는 제1 층(12c) 및 서로 다른 분극을 갖는 제2 층(12d)을 포함한다. 분극에 기인하는 밴드벤딩(bandbending)은 층들(12c 및 12d) 사이의 경계에서 2DEG를 유도할 수 있다. 층들(12c 및 12d)은 각각 2에서 1000nm 사이의 두께를 가질 수 있고, 각각 5x1016에서 5x1019cm-3의 농도를 갖는 실리콘과 같은 n형 도판트로 도핑될 수 있다. 일부 실시예에서, 제1 및 제2 층들(12c 및 12d) 중 하나는 변형된다. 예를 들어, ScAlMgO4 기판 상에 성장된 소자에서 제1 층(12c)은 In0.136Ga0.864N일 수 있고, 제2 층(12d)은 GaN 또는 y＜0.13인 InyGa1 - yN일 수 있다. 일부 실시예에서, 제1 및 제2 층(12c 및 12d)은 상기 기판 상에 격자 정합된다. 예를 들어, ScAlMgO4 기판 상에 성장된 소자에서 제1 층(12c)은 In0 .136Ga0 .864N일 수 있고, 제2 층(12d)은 Al0 .5In0 .25Ga0 .25N 또는 또 다른 격자 정합된 4원소의 층 AlxInyGa1-x-yN(여기에서 y=0.136+0.228*x 이고, x+y≤1임)일 수 있다. 다른 예시에서, ScAlMgO4 기판 상에 성장된 소자에서 제1 층(12c)는 In0 .136Ga0 .864N 또는 상기 기판에 격자 정합된 임의의 다른 층일 수 있고, 제2 층(12d)은 Al0 .71In0 .29N일 수 있다. 상기 설명된 예시들에서, 제1 및 제2 층들(12c 및 12d) 각각은 3nm에서 200nm 사이의 두께를 가질 수 있다. 이러한 층들은 1x1017cm-3에서 2x1019cm-3 사이의 실리콘 또는 게르마늄(또는 임의의 n형 도판트)으로 도핑되거나 의도적으로 도핑되지 않을 수 있다. 층들(12c 및 12d)의 적층물은 반복될 수 있는데, 예를 들어 층들(12c 및 12d)의 50 개 조까지 있을 수 있다.
도 2 및 도 3에 도시된 기저 영역 구조는 조합될 수 있고 그리고/또는 기저 영역(12) 전체에 걸쳐 반복될 수 있다. 또한 측방향 전도를 향상시키는 도 2 및 3에 도시된 기저 영역들은 정전기 방전에 의한 소자 손상의 위험을 줄일 수 있다.
도 4에 도시된 구조에서, 기저 영역(12)은 변화하는 분극으로부터 벌크전하(bulk charge)를 유도하도록 조성비에서의 구배를 갖는데(이것은 분극 도핑이라고 불림), 이는 상기 기저 영역에서 측방향 전도를 향상시킬 수 있다. 예를 들어, 영역(12e)(예를 들어, 기판(10)에 가까운 GaN으로 됨)로부터 영역(12f)(예를 들어, 상기 소자 구조에 가까운 AlGaN으로 됨)으로 (0001) 방향을 따라 구배를 갖게 하는 것은 분극에서의 구배(gradient)에 기인하는 고정 양전하를 유도할 수 있는데, 이는 전하 중성(charge neutrality)을 달성하도록 전자들을 유인할 수 있다. ScMgAlO4 기판(10) 상에서의 성장을 위해, BAlGaInN으로 된 화합물을 사용하여 상기 조성비의 구배가 만들어져 격자 정합이 달성될 수 있는데, 이는 자발적 분극에서의 구배를 이용하여 가파른 극성 접합(abrupt polar junction)(예를 들어, 서로 다른 조성비로 된 두 층 사이의 경계)에 형성된 상기 2DEG를 널리 퍼지도록 하여 상기 구배를 갖는 영역에서의 전기적 도전성이 달성되도록 한다. 구배를 갖는 기저 영역은 일부 실시예에서 10에서 500nm의 두께 그리고 일부 실시예에서 100nm의 두께를 가질 수 있다. 일 예시에서, ScAlMgO4 기판 상에 성장된 소자에서 상기 구배를 갖는 기저 영역은 InyGa1 - yN이고, 기판(10)에 가장 가까운 영역(영역 12e)에서 0.16의 인듐 조성비 y에서부터 상기 소자 구조에 가장 가까운 영역(영역 12f)에서의 0.11까지의 구배를 갖는다. InGaN의 구배를 갖는 영역에서, 상기 시작 부분 및 끝 부분에서의 인듐 조성비는 최대한 0.16만큼 그리고 최소한 0.01만큼 상이할 수 있는데, 끝 부분에서의 InGaN의 조성비(예를 들어, 영역(12f)에서의 조성비)는 0.12에서 0.0 사이에 있다. 다른 예시에서, 상기 구배를 갖는 영역은 ScAlMgO4 기판에 격자 정합된다. 격자 정합된 구배를 갖는 영역은 일부 실시예에서 5에서 1000nm 사이의 두께 그리고 일부 실시예에서 10에서 50nm 사이의 두께를 가질 수 있다. 상기 ScAlMgO4 기판 상에 성장된 격자 정합되고 구배를 갖는 영역의 조성비는, 예를 들어 영역(12e)에서의 In0 .13Ga0 .87N으로부터 영역(12f)에서의 In0.3Al0.7N으로 변화할 수 있다. 영역(12e)에서의 조성비는 4원소의 AlxInyGa1 -x- yN일 수 있고, 인듐 조성비 y는 0.13에서 0.18 사이에 있고 알루미늄 조성비는 상기 격자 정합을 유지하도록 등식 y=0.136+0.228*x에 따라 선택되며, 이는 상기 설명한 바와 같다.
도 5는 활성 영역(16)의 n형 측면에서 수 개의 층을 도시한다. 도 5에 도시된 구조에서, n형 영역(14)은 기저 영역(12)의 일부, 선택적인 평활층(30)(smoothing layer) 및 선택적인 스페이서층(32)(spacer layer)을 포함한다.
도 5에 도시된 구조에서, 선택적인 평활층(30)은 기저 영역(12)과 활성 영역(16)의 사이에 배치된다. 평활층(30)의 특성은 상기 평활층 위에 성장되는 층의 형태(morphology) 또는 표면 특성을 향상시키도록 선택될 수 있다. 평활층(30)은, 예를 들어 1nm에서 10㎛ 사이의 두께를 가질 수 있고, 예를 들어 흡수를 방지하도록 발광층에 비해 더 낮은 InN 조성비로 된 InGaN(또는 대안적으로 발광층에 비해 더 큰 밴드갭을 갖는 BAlGaInN)일 수 있다. 일부 실시예에서, 평활층(30)은 임의의 BAlInGaN 화합물로 구성될 수 있고, 그 조성비는 활성 영역(16)에서의 발광층에 격자 정합되도록 선택되나, 이는 변형된 층의 조성비가 누설, 순방향 전압, 신뢰도 및 양자효율의 측면에서 소자 성능에 대하여 변형되지 않은 층의 그것들을 넘어선 이점을 제공하는 경우에는 변형될 수 있다. 일부 실시예에서, 평활층(30)은 기저 영역(12)에 격자 정합되지 않을 수 있고 평활층(30) 위에 성장된 층들이 더 이상 기저 영역(12)에 정합되지 않도록 변형을 완화하는 기저면 결함(faults)을 야기할 수 있다. 상기 평활층은 흔히 기저 영역(12)과 동일한 유형의 캐리어들로 도핑된다. 도핑 및/ 또는 분극 도핑을 통해 달성된 상기 평활층에서의 캐리어 농도는 일부 실시예에서 1x1016에서 1x1021cm-3의 사이에 있다.
또한 도 5에 도시된 구조에서, 선택적인 스페이서층(32)은 기저 영역(12)과 활성 영역(16) 사이에 배치된다. 선택적인 스페이서층(32)은 평활층(30)과 활성 영역(16) 사이에 배치될 수 있는데, 이는 평활층이 상기 소자에 포함된 경우이다. 스페이서층(32)은 밴드갭이 상기 기저 영역에 비하여 더 작거나 더 크지만 상기 발광층에 비하여는 더 큰 BAlGaInN 층이다. 스페이서층(32)은 일부 실시예에서 1nm에서 10㎛ 사이의 그리고 일부 실시예에서 5에서 50nm 사이의 두께를 가질 수 있다. 스페이서층(32)의 특성은 상기 활성 영역의 발광층에서의 변형 및 결함을 줄이기 위한 구조 또는 엔지니어 밴드 구조(engineer band structure)에서의 기타 다른 층에서의 변형을 비교교량하여 선택될 수 있고, 가능한 최고의 물질 품질을 달성하도록 변형되거나 층 적층물에서의 전체 변형을 줄이도록 격자 정합될 수 있다. 스페이서층(32)은 주변 층들과 상이한 캐리어 농도를 가질 수 있는데, 이는 상기 스페이서에서의 서로 다른 도판트 농도, 조성비 구배, 또는 주변의 이종구조에 기인하는 캐리어의 공핍에 의해 발생된다. 상기 스페이서층 물질의 밴드갭은 상기 발광층들로의 캐리어 주입을 최적화하기 위한 형태와 협력하여 선택될 수 있다. 예를 들어, 더 큰 밴드 갭 물질은 정공 누설(hole leakage)을 줄이고 그리고/또는 상기 발광층들에서의 캐리어 구속(carrier confinement)을 향상시키도록 사용될 수 있다. 일부 실시예에서, 스페이서층(32)은 변형된 GaN 또는 InyGa1 - yN일 수 있고, 상기 인듐 조성비 y는 0에서 yLEL-0.08 사이에 있고, yLEL은 InyGa1 - yN 발광층의 인듐 조성비이다. 예를 들어, yLEL은 방출 파장이 450nm일 때 약 0.15이고, 따라서 그러한 소자에서의 InGaN 스페이서층의 인듐 조성비는 0에서 0.07 사이에 있을 수 있다. InGaN 스페이서층에서의 인듐 조성비를 증가시켜 GaN 스페이서에 비하여 주입을 개선하게 하도록 할 수 있는데, 이는 상기 스페이서/활성층 경계에서의 분극 전하가 감소하기 때문이다. 하지만, 상기 스페이서층에서의 인듐 조성비를 증가시키면 상기 스페이서층의 밴드갭을 감소시킴으로써 활성 영역에서의 캐리어의 구속을 감소시킬 수도 있다. 일부 실시예에서, 스페이서층(32)은 변형된 또는 상기 기판에 격자 정합된 4원소의 AlxInyGa1 -x- yN 층일 수 있다. 상기 스페이서층이 변형되는 실시예에서, 상기 조성비는 상기 변형이 상기 소자의 기타 다른 층들에서의 변형을 상쇄(offsets)하도록 선택될 수 있다. 일부 실시예에서, AlInGaN 스페이서층의 조성비는 캐리어들을 구속하기 위해 그리고 캐리어 주입을 개선하기 위해 분극 전하를 감소시킴으로써 GaN 또는 InGaN 스페이서에 비하여 충분히 큰 밴드갭을 제공하도록 선택된다. 예를 들어, 인듐 조성비 yLEL이 0.14인 InyGa1 - yN 발광층을 갖는 소자에서, 스페이서층 AlxInyGa1 -x- yN에서의 하기 조성비는 GaN 스페이서층에 비하여 분극을 감소시킬 수 있고 또한 적정한 캐리어 구속을 제공할 수 있는데, 이는 y=0.04에 대하여, x=0.0-0.04; y=0.08에 대하여, x=0.0-0.08; y=0.12에 대하여, x=0.04-0.10; y=0.16에 대하여, x=0.14-0.18; y=0.20에 대하여, x=0.20-0.24; y=0.24에 대하여, x=0.26-0.30; y=0.30에 대하여, x=0.32-0.42이다.
스페이서층(32)의 전부 또는 일부는 바람직한 캐리어 구속을 분극 도핑을 통해 달성하도록 그리고/또는 발광층들로의 캐리어 주입을 향상시키도록 의도적으로 구배를 가질 수 있다. 예를 들어 일부 실시예에서, 발광 영역(16)으로부터 평활층(30)과의 경계에 이르기까지, 스페이서층(32)에서의 AlN 및 InN 조성비는 감소할 수 있고(격자 정합된 경우), 또는 InN 조성비는 증가할 수 있다(격자 정합되지 않은 경우). 1x1016에서 1x1021cm-3 사이의 농도에서 n형 도판트로 도핑된 경우, 발광층들을 떠난 정공 움직임에 상반되는 가전자대(valence band)에서의 밴드벤딩은 발광 영역(16)에서 캐리어 구속을 개선할 수 있다. 또한, 상기 동일한 구배는 상기 층이 p형 도판트, 예를 들어 마그네슘 또는 아연으로 동일한 농도에서 도핑된 경우, 전자 움직임에 상반되도록 사용될 수 있다. 구배를 갖는 스페이서층은 일부 실시예에서 3nm에서 50nm 사이의 두께를 가질 수 있다. 일 예시에서, ScAlMgO4 기판 상에 성장된 소자에서 스페이서층(32)은 6nm 두께의 InyGa1 - yN 층일 수 있는데, 이는 평활층(30) 부근에서 0.1의 인듐 조성비 y로부터 발광 영역(16) 부근에서 0.05의 인듐 조성비에 이르도록 선형적인 구배를 갖는다. 다른 예시에서, ScAlMgO4 기판 상에 성장된 소자에서 스페이서층(32)은 상기 기판에 격자 정합되고 20nm 두께의 층으로서 평활층(30) 부근에서의 In0 .14Ga0 .86N으로부터 발광 영역(16) 부근에서의 Al0 .35In0 .22Ga0 .43N에 이르도록 구배를 갖는다. 상기 스페이서층의 일부는 상기 발광 영역 부근에서 0.05에서 0.6 사이의 알루미늄 조성비 x와 상기 물질이 기판에 격자 정합되도록 선택된 인듐 조성비를 가질 수 있고, 이는 상기 설명한 바와 같다. 상기 스페이서층의 일부는 상기 평활층 부근에서 0.1보다 작은 알루미늄 조성비 x와 상기 물질이 기판에 격자 정합되도록 선택된 인듐 조성비를 가질 수 있고, 이는 상기 설명한 바와 같다. 다른 예시에서, ScAlMgO4 기판 상에 성장된 소자에서 상기 스페이서층은 InyGa1 - yN 층일 수 있는데, 이는 적어도 부분적으로 변형되고 3nm에서 40nm 사이의 두께를 가지며 상기 평활층 부근에서의 In0 .16Ga0 .84N으로부터 상기 발광 영역 부근에서의 In0 .1G0 .9N에 이르도록 구배를 갖는다. 상기 스페이서층의 일부는 상기 평활층 부근에서 0.18에서 0.15 사이의 인듐 조성비 y를 가질 수 있고 상기 스페이서층의 일부는 상기 발광 영역 부근에서 0.14에서 0 사이의 인듐 조성비 y를 가질 수 있다.
도 1로 돌아가서, 발광 영역(16)은 예를 들어 다중 양자우물(multi quantum well, multi QW) 구조 또는 이중 이종구조(double heterostructure, DH)일 수 있다. 발광 영역의 두 가지 유형에서, 발광층은 BAlGaInN이다. 일부 실시예에서, 상기 발광층은 0.5nm에서 5㎛의 두께를 가진다. 양자우물은 흔히 3nm보다 작은 두께를 가진다. 이중 이종구조에서의 상기 발광층은 흔히 3nm에서 3㎛ 사이의 두께를 가진다. 더 두꺼운 발광층이 고전류밀도에서의 성능을 개선하기 위해 일부 실시예에서 선호된다. 일부 실시예에서, 양자우물은 3nm에 비해 더 두껍다. 일부 실시예에서, DH에서의 상기 발광층은 100nm에 비해 더 두껍다. 상기 발광 영역의 전체 두께는 일부 실시예에서 30nm 이상의 두께, 일부 실시예에서 50nm 이상의 두께, 일부 실시예에서 75nm 이상의 두께, 일부 실시예에서 100nm 이상의 두께, 일부 실시예에서 200nm 이상의 두께, 일부 실시예에서 500nm 이상의 두께, 일부 실시예에서 1㎛ 이상의 두께, 일부 실시예에서 2㎛ 이상의 두께, 일부 실시예에서 3㎛ 이상의 두께, 일부 실시예에서 5㎛ 이상의 두께를 가진다.
발광 영역(16)의 상기 발광층은 기판(10), 기저 영역(12), 평활층(30)에 격자 정합되거나 거의 격자 정합될 수 있다. 430에서 470nm 사이의 방출 파장을 가질 때, 일부 실시예에 있어서 상기 발광층에서의 InN 조성비는 종래 방법으로 성장된 구조에서의 발광층에서의 조성비에 비해 클 수 있는데, 이는 성장하는 동안의 격자 상수가 더 크기 때문이며, 상기 발광층에서의 변형량은 상기 방출 파장을 변화시킬 수 있다. 상기 발광층은 종래의 소자에서의 발광층에 비해 덜 변형되므로, 더 많은 인듐이 소정의 온도에서 성장하는 동안 혼입될 수 있다. 따라서, 바람직한 인듐 조성비를 갖는 발광층은 종래의 소자에서의 동일한 발광층에 비하여 더 높은 온도에서 성장될 수 있다. 본 명세서에 설명된 기판 상에 성장되는 소자에서 발광층의 성장 온도가 더 높아지면 물질 품질을 발광 영역에서의 돌출부(point) 및 확장된 결함(extended defects)의 감소를 통해 개선할 수 있고, 이는 양자효율을 개선할 수 있다. 일부 실시예에 있어서 상기 발광층에서의 변형량은 동일한 파장에서 빛을 방출하는 종래 방법으로 성장된 발광층들에서의 변형에 비해 적고, 일부 실시예에서 상기 발광층은 종래 방법으로 성장된 발광층에 비해 더 두껍게 성장될 수 있다. 두껍고 변형된 층들이 갖는 전형적인 문제들, 예를 들어 기저면 적층 결함, 인듐-금속-기공 복합체(In-metal-void complexes) 및 포함되는 침전물은 일부 실시예에서 방지되거나 줄어든다. 더 두꺼운 발광층들은 상기 발광층에서의 캐리어 농도를 감소시키는데, 이는 고전류밀도에서의 양자효율을 오거 비방사 재결합(Auger non-radiative recombination)을 감소시킴으로써 증가시킬 수 있다.
다중 발광층을 갖는 소자, 예를 들어 다중 양자우물 소자에서, 상기 발광층은 변형되거나 변형되지 않은 BAlInGaN으로 된 장벽층들에 의해 분리된다. 일부 실시예에서 상기 장벽들은 Al0 .05In0 .15Ga0 .80N 또는 ScAlMgO4 기판 상에 성장되는 격자 정합된 층들에 대하여 상기 등식을 만족시키는 임의의 다른 알루미늄 조성비로 되어 있다. 알루미늄 조성비가 더 낮은 층들은 발광층들의 사이에서 캐리어 운송을 향상시키기 위해 사용될 수 있고, 알루미늄 조성비가 더 높으면 운송을 느리게 하기 위해 사용될 수 있다. 일부 실시예에서 상기 장벽들은 변형되지만, 알루미늄은 포함하지 않는다. 상기 장벽들에서의 밴드갭은 상기 발광층에서의 밴드갭에 비하여 더 크다. 상기 장벽들은 일부 실시예에서 0.5nm에서 1㎛ 사이의 두께, 일부 실시예에서 2nm에서 50nm 사이의 두께, 일부 실시예에서 2nm에서 10nm 사이의 두께를 가진다. 상기 장벽들은 의도적으로 도핑되지 않거나 의도적으로 n형 또는 p형 도판트로 1x1015에서 1x1020cm-3 사이의 도판트 농도에서 도핑될 수 있다. 상기 장벽들은 일정한 또는 구배를 갖는 조성비를 가질 수 있다. 일부 실시예에서, 상기 장벽층 또는 층들은 변형된 GaN 또는 InyGa1 - yN일 수 있는데, 상기 인듐 조성비 y는 0에서 yLEL-0.08 사이에 있고 yLEL은 InyGa1 - yN 발광층의 인듐 조성비이다. 예를 들어, yLEL은 450nm의 방출 파장에 대하여 약 0.15이고, 그러므로 그러한 소자에서의 InyGa1 - yN 장벽층의 인듐 조성비 y는 0에서 0.07 사이에 있을 수 있다. 일부 실시예에서, 상기 장벽층 또는 층들은 변형된 또는 상기 기판에 격자 정합된 4원소의 AlInGaN 층들일 수 있다. 상기 장벽층들이 변형되는 실시예에서, 상기 조성비는 상기 변형이 상기 소자의 기타 다른 층들에서의 변형을 상쇄하도록 선택될 수 있다. 일부 실시예에서, AlInGaN 장벽층의 조성비는 GaN 또는 InGaN 장벽층에 비하여 캐리어를 구속하기 위한 충분히 큰 밴드갭을 제공하도록 그리고 캐리어 주입을 분극 전하를 감소시킴으로써 개선하도록 선택된다. 예를 들어, 0.14의 인듐 조성비 yLEL을 갖는 InyGa1 - yN 발광층을 포함하는 소자에서, 장벽층 AlxInyGa1 -x- yN에서의 하기 조성비는 GaN 장벽층에 비하여 분극을 감소시킬 수 있고 또한 적정한 캐리어 억제를 제공할 수 있는데, 이는 y=0.04에 대하여, x=0.0-0.04; y=0.08에 대하여, x=0.0-0.08; y=0.12에 대하여, x=0.04-0.10; y=0.16에 대하여, x=0.14-0.18; y=0.20에 대하여, x=0.20-0.24; y=0.24에 대하여, x=0.26-0.30; y=0.30에 대하여, x=0.32-0.42이다.
일부 실시예에서, 활성 영역은 균일한 조성비의 우물들과 장벽들로 구성된 다중 양자우물 활성 영역이다. 상기 우물 및 장벽 층들의 조성비는 InGaN 양자우물층들에서의 압축 변형이 상기 장벽들에서의 인장 변형에 의해 적어도 부분적으로 상쇄되도록 선택된다. ScAlMgO4 기판 상에 성장된 소자에 대하여, 격자 정합된 InyGa1-yN 층은 0.136의 인듐 조성비 y를 갖는다. 만약 상기 우물들이 y=0.18을 갖는다면, 상기 우물들은 0.45% 이하로 압축 변형된다. Al0 .74In0 .26N 와 In0 .10Ga0 .90N의 사이에 놓인 4원소의 조성비를 갖는 장벽층들은 장벽들이 상기 우물들(캐리어 구속을 제공함)에 비해 더 큰 밴드갭을 갖도록 할 것이나, 이는 상반된 변형 상태(예를 들어, 0.45% 이하의 인장 변형)로 되어있다. 만약 상기 장벽들 및 우물들이 동일한 두께로 되어 있고 크기는 동일하지만 부호가 반대인 변형 상태에 있다면, 총 변형은 상쇄될 수 있다. 만약 상기 장벽들이 상기 우물에서의 압축 변형에 비하여 더 작은 크기의 인장 변형 하에 있다면, 상기 장벽층들은 총 변형 에너지가 0이 되도록 상기 우물에 비해 더 두껍게 성장될 수 있다. 상기 변형 에너지는 흔히 상기 층 두께와 상기 층 변형의 곱에 비례하므로, 따라서 우물에 비해 두 배 두꺼운 스페이서가 우물의 절반 크기의 인장 변형 아래에 있어야만 총 변형 에너지를 0이 되도록 할 수 있을 것이다.
일 예시에서, ScAlMgO4 기판 상에 성장된 소자는 격자 정합된 In0 .136Ga0 .864N n형 층을 포함한다. 상기 n형 층 위에 성장된 다중 양자우물 발광 영역은 하나 이상의 장벽층에 의해 분리된 두 개 이상의 InyGa1 - yN 우물을 포함한다. 상기 우물들 및 장벽층들은 동일한 두께로 되어 있다. 상기 발광 영역에서의 총 변형 에너지가 0인 소자에 대하여, 상기 장벽층들은 이하에 열거된 관계들 중 하나에 따라서 단일한 4원소의 조성비로 구성되고, 여기에서 r은 0에서부터 1까지 변화한다. 상기 우물들에서의 y=0.15에 대하여, 상기 장벽층들은 (Al0 .715In0 .285N)r(In0 .12Ga0 .88N)1-r이고; y=0.16에 대하여, 상기 장벽들은 (Al0 .725In0 .275N)r(In0 .12Ga0 .88N)1-r이며; y=0.18에 대하여, 상기 장벽들은 (Al0 .74In0 .26N)r(In0 .10Ga0 .90N)1-r이고; y=0.2에 대하여, 상기 장벽들은 (Al0 .765In0 .235N)r(In0 .08Ga0 .92N)1-r이며; y=0.25에 대하여, 상기 장벽들은 (Al0.795In0.206N)r(In0.03Ga0.97N)1-r이고; y=0.28에 대하여, 상기 장벽들은 (Al0.82In0.18N)r(GaN)1-r이다. 우물 조성비가 모든 우물에 대하여 서로 다른 다중 양자우물 구조에서, 각각의 우물에 인접한 장벽에서의 상기 조성비는 앞서 설명한 관계에 따라서 각각의 우물에서의 압축 변형을 비교교량하여 선택된다.
다른 예시에서, ScAlMgO4 기판 상에 성장된 소자는 격자 정합된 In0 .136Ga0 .864N n형 층을 포함한다. 상기 n형 층 상에 성장된 이중 이종구조는 상기 n형 층 상에 배치된 스페이서층과 상기 스페이서층 상에 배치된 단일한 10nm 두께 In0 .18Ga0 .88N 발광층을 포함한다. 상기 스페이서층은 상기 우물에서의 압축 변형이 균형을 이루도록 하기 위해 (Al0 .74In0 .26N)r(In0 .10Ga0 .90N)1-r의 10nm 또는 (Al0.725In0.275N)r(In0.12Ga0.98N)1-r의 20nm로 되어 있을 수 있고, r은 0에서 1 사이에 있다.
다른 예시에서, ScAlMgO4 기판 상에 성장된 소자는 (Al0.71In0.29N)r(In0.136Ga0.864N)1-r(r은 0.226과 1 사이에 있음)의 임의의 조성비를 갖는 격자 정합된 n형 층을 포함한다. 상기 n형 층 상에 성장된 이중 이종구조는 상기 n형 층 상에 배치된 스페이서층과 상기 스페이서 상에 배치된 단일한 10nm 두께 In0.18Ga0.82N 발광층을 포함한다. 상기 스페이서층은 상기 발광층에서의 압축 변형이 균형을 이루도록 하기 위해 GaN의 2.9nm, (Al0 .74In0 .26N)r(In0 .10Ga0 .90N)1-r의 10nm, (Al0.725In0.275N)r(In0.12Ga0.98N)1-r(r은 0과 0.152 사이에 있음)의 20nm 또는 (Al0.715In0.285N)r(In0.12Ga0.88N)1-r(r은 0과 0.188 사이에 있음)의 40nm로 되어 있을 수 있다.
일부 실시예에서, 하나 이상의 발광층에서의 조성비 또는 도핑은 구배를 갖는다. 발광층의 두께 전체에서 구배를 가질 수 있고 또는 구배를 갖는 것이 상기 발광층의 한쪽 또는 양쪽 끝으로 국한될 수 있다.
도 6은 p형 영역(18)의 일 예시를 도시한다. 도 6에 도시된 구조에서, 선택적인 캡층(34)(cap layer)이 활성 영역(16)(활성 영역(16)은 도 1에 도시됨) 상에 가장 먼저 성장되고, 뒤이어 선택적인 전자 차단층(36)(electron blocking layer), 뒤이어 측면 전도, 수직 전도 및 추출(extraction)을 위한 하나 이상의 층(37), 뒤이어 p-콘택층(38)(p-contact layer)이 성장된다. p형 영역(18)의 두께는 광 추출을 최대화하도록 선택될 수 있는데, 이는 반사형 p-콘택으로부터 활성 영역(16)의 간격이 야기하는 공동 효과(cavity effect)에 의해 영향을 받을 수 있다.
일부 실시예에서, 캡층(34)은 상기 활성 영역에서의 상기 장벽층들과 동일한 조성비를 갖는다. 일부 실시예에서, 캡층(34)은 상기 장벽층들과 상이한 조성비를 갖고, 전기장, 변형 및/또는 운송 속성을 제어하도록 한다. 일부 실시예에서, 캡층(34)은 피트필링(pit-filling) 조건 하에 성장되어 평평한 표면을 달성하게 하도록 하고 그리고 상기 발광층들로의 도판트 확산을 방지하게 하도록 한다. 예를 들어, 캡층(34)은 10보다 큰 Ⅴ/Ⅲ 비율, 700mbar보다 낮은 압력, N2 또는 H2 주변 환경 및 800℃에서 1100℃ 사이의 온도를 사용하여 InGaN에 대한 Ⅲ족 전구체로서 트리메틸인듐(TMIn), 트리에틸갈륨(TEGa) 및/또는 트리메틸갈륨(TMGa)을 사용하는 유기금속화학증기증착(MOCVD) 성장 방법으로 성장될 수 있다. 그러한 피트필링 조건은 피트가 소자 성능에 유해한 것인 소자 구조 어디에서나 사용될 수 있다. 캡층(34)은 0.5nm 에서 500nm 두께를 가질 수 있고 의도적으로 도핑되지 않을 수 있으나, 실리콘과 같은 n형 도판트 또는 마그네슘이나 아연과 같은 p형 도판트를 포함하여 전기 접합을 제어하게 하도록 할 수 있다. 상기 캡층은 고온 성능, 순방향 전압 Vf 또는 누설 전류에 영향을 미치도록 조성비에서 구배를 가지거나 계단형으로 되어 있을 수 있다. p-콘택층에 가장 가까운 캡층(34)의 일부는 성장하는 동안 의도적으로 또는 인접 층들로의 확산 과정을 통하여 p형으로 도핑될 수 있다.
선택적인 전자 차단층(36)은 만약 존재한다면 캡층(34) 위에 또는 만약 캡층이 소자에 포함되지 않았다면 활성 영역(16) 위에 형성된다. 전자 차단층(36)은 상기 발광층들에 비해 더 큰 밴드갭을 갖는다. 일부 실시예에서, 전자 차단층(36)은 ScAlMgO4에 격자 정합된 In0 .14Ga0 .86N, ScAlMgO4 상에 성장될 때 변형되는 더 작은 InN 조성비를 갖는 InGaN, GaN, AlxGa1 -xN(x＜0.4), ScAlMgO4 상에 성장될 때 변형되거나 격자 정합되는 4원소의 층, 또는 ScAlMgO4 상에 성장될 때 격자 정합되고 인듐 조성비 y가 0.05에서 0.3 사이인 4원소의 AlxInyGa1 -x- yN이다. 전자 차단층(36)은 일부 실시예에서 0.5nm에서 1㎛ 사이, 일부 실시예에서 2nm에서 100nm 사이, 일부 실시예에서 3nm에서 40nm 사이 그리고 일부 실시예에서 20nm의 두께를 가진다. 일부 실시예에서, 상기 캡 및 전자 차단층에서의 분극은 각 층의 조성비를 적절하게 선택함으로써 정합된다. 예를 들어, ScAlMgO4 기판 상에 성장된 소자에서 상기 캡층은 In0 .14Ga0 .86N일 수 있고 분극 정합된 전자 차단층은 일부 실시예에서 2에서 40nm 사이의 두께, 일부 실시예에서 5에서 20nm 사이의 두께를 갖는 In0 .3Al0 .32Ga0 .38N일 수 있다. 상기 전자 차단층은 상기 설명된 분극 정합 기준을 만족하는 임의의 조성비를 가질 수 있고, 일부 실시예에서 0.17에서 0.4 사이의 인듐 조성비 y를 갖는다. 전자 차단층(36)은 p형 도판트 마그네슘으로 일부 실시예에서 1x1016cm-3에서 1x1021cm-3 사이로, 일부 실시예에서 5x1018cm-3에서 2x1020cm-3 사이의 도판트 농도에서 도핑될 수 있다. 임의의 p형 도판트가 사용될 수 있고 또는 상기 전자 차단층은 의도적으로 도핑되지 않을 수 있다. 일부 실시예에서, 전자 차단층(36)의 조성비는 계단형으로 되어 있거나 구배를 갖는다.
측면 전도, 수직 전도 및 추출 효율을 위한 하나 이상의 선택적인 p형 층(37)은 p-콘택층(38)보다 먼저 형성된다. 일부 실시예에서, 단일한 1nm에서 10㎛ 두께의 층(37)은 p형 도판트로 1x1015에서 1x1021cm-3 사이의 농도에서 의도적으로 도핑된다. 일부 실시예에서, 층(37)은 ScAlMgO4 상에 성장될 때 격자 정합되는 In0.14Ga0.86N, ScAlMgO4에 격자 정합하기 위한 상기 등식을 만족시키는 임의의 4원소 화합물, 또는 Al0 .70In0 .30N이다. 일부 실시예에서, 층(37)은 변형되며 격자 오정합이 15%보다 적다. 적합한 물질들의 예시는 GaN, InGaN, AlInGaN 또는 AlInN을 포함한다.
가장 마지막 p형 층은 p-콘택층(38)이고, 그것의 조성비, 두께 및 도핑은 p-콘택층(38)이 상기 발광층들에 의해 방출된 빛을 최소로 흡수하고 p-금속배선(p-metallization)을 이용하여 저항성 콘택을 형성하고 소자 동작을 위한 충분한 수직 도전성을 갖도록 선택된다. 일부 실시예에서, p-콘택층(38)은 GaN 또는 InN 조성비가 40%보다 적은 InGaN으로 고도로 도핑된다. 일부 실시예에서, p-콘택층(38)은 1nm에서 10㎛ 사이의 두께를 가지고 임의의 적합한 p형 도판트(예를 들어, 마그네슘 또는 아연)로 1x1015에서 1x1022cm-3 사이의 농도에서 도핑된다.
일부 실시예에서, p형 영역(18)의 상면(top surface)은 조면화(roughened)되거나 조직화(textured)되고, 빛은 상기 소자로부터 상기 p형 영역의 상면을 통해 추출된다.
도 9는 하나 이상의 분산 브래그 반사기(DBR)을 포함하는 소자의 일부를 도시한다. ScMgAlO4 상에 성장된 소자에서, Al0 .71In0 .29N 및 In0 .14Ga0 .86N 층들은 변형이 없고, DBR을 형성하도록 굴절 지수에서 충분히 큰 차이를 갖는다. 일부 실시예에서, 상기 DBR은 10nm에서 10㎛ 사이의 두께를 갖는 Al0 .71In0 .29N과 In0 .14Ga0 .86N으로 된 1에서 200개까지의 교호층에 형성된다. 만약 전기 도전성을 필요로 하거나 원하는 경우, 상기 DBR 층들은 실리콘, 마그네슘, 아연 또는 임의의 다른 적합한 p형이나 n형 도판트로 도핑될 수 있다. 상기 DBR은 고품질 반사기 또는 대역차단 필터로서 사용될 수 있다. 두 개의 DBR(40 및 42)이 도 9에 도시되는데, 하나는 활성 영역(16)의 n측 상에 있고 다른 하나는 활성 영역(16)의 p측 상에 있다. 에피택셜 구조에서 상기 DBR의 위치는 그것의 기능에 의존한다. 일부 실시예에서, 단일 DBR은 p측 상에 도 9에서의 DBR(42)과 같이 배치되고, 상기 발광층들을 포함하는 광 공동(optical cavity)을 형성하여 추출 효율을 높이기 위해 외부 금속거울을 대신하거나 그에 추가하여 조정된다. 일부 실시예에서, 단일 DBR은 도 9에서의 DBR(40)과 같이 n측에 배치되고, 추출 효율 증대의 동일한 목표를 갖는다. 두 경우에 있어서 상기 DBR과 상기 발광층들 사이의 간격은 1nm에서 10㎛ 사이일 수 있고, 이는 상기 DBR 적층물에서의 광 위상 천이(optical phase shift)에 의존한다. 일부 실시예에서, DBR들은 도 9에 도시된 바와 같이 활성 영역(16)의 양 측에 배치된다. 상기 DBR들의 전도(transmission)에 의존하여, 그러한 구조는 측면 방출의 LD(고반사율), 미세 공동(micro-cavity) LED(발광층들의 한 측 상에서 고반사율), 수직 공동 LD(상기 발광층들의 양 측 상에서 고반사율)에 사용될 수 있다. 일부 실시예에서, DBR(40 또는 42)은 높은 반사율의 금속층에 의해 반사율을 개선하기 위해 도움을 받을 수 있다. DBR(40 또는 42) 또는 입사각에 따라 개선된 반사율을 갖는 층으로 된 반사기 또는 전방향 반사기(omnidirectional reflector, ODR)가 상기 소자 구조에 성장되거나 증착되거나 접착될 수 있다. ODR은 유전층, 금속층, 투명 전도성 산화층, 또는 반도체층, 또는 층들의 조합을 구비할 수 있다. ODR은 전도성일 수도 아닐 수도 있다. 예를 들어, ODR은 파장에 따라서 각각 70에서 80nm의 두께를 갖는 이산화규소(SiO2) 층들과 각각 50에서 60nm의 두께를 갖는 이산화티타늄(TiO2) 층들을 교차시켜 형성될 수 있다. 기타 다른 유전체들(예를 들어, SiN, MgOx, MgNx, ZnO, SiOx 및 SiNx)이 사용될 수 있다. 적합한 반사율의 물질은 은(Ag) 및 알루미늄을 포함한다.
DBR 외에 광구속층(light-confining layers)이 일부 실시예에서 상기 소자에 형성될 수 있다. 광구속층의 예시에는 더 높거나 더 낮은 굴절 지수로 된 층들이 포함되는데, 이는 상기 구조 내에서의 광 모드의 분포를 수정할 수 있다. 예를 들어, 레이저 다이오드에서 낮거나 높은 지수의 층들이 도파관을 형성하도록 또는 도파를 향상시키도록 사용될 수 있다. 발광 다이오드에서, 낮거나 높은 지수 층들은 가이드된 모드의 분포를 수정하도록 사용되어 표면 거칠기 또는 포토닉 크리스탈(photonic crystal)과 같은 광 추출 특성부로의 결합을 강화하게 할 수 있다. 일부 실시예에서, 이런 광구속층의 두께는 광 파장 λ에 따르는데, 예를 들어 0.1λ/n에서 10λ/n 사이에 있고 여기에서 n은 상기 광구속층의 굴절 지수이다.
상기 설명된 반도체 구조는 임의의 적합한 소자 설계(예를 들어, 도 7에 도시된 박막 플립칩 소자 및 도 8에 도시된 수직 전류 주입 소자를 포함함)에 통합될 수 있다. 도 7 및 8에 도시된 반도체 구조(22)는 상기 설명된 바와 같이 성장 기판(10) 상에 성장되고, 도 1, 2, 3, 4, 5, 6 및 9에 도시되고 상기 설명된 임의의 반도체 구조들일 수 있고 또는 이들을 포함할 수 있다. 서로 다른 도면들과 또는 상기 설명으로부터의 서로 다른 기능들이 조합될 수 있다.
도 7에 도시된 소자에서, p-콘택 금속(26)은 상기 p형 영역 상에 배치되고, 상기 p형 영역 및 활성 영역의 일부는 금속배선용으로 n형 층을 노출시키도록 식각하여 제거된다. p-콘택(26) 및 n-콘택(24)은 상기 소자의 같은 측 상에 있다. p-콘택(26)은 n-콘택(24)으로부터 갭(27)에 의해 전기적으로 절연되는데, 이는 유전체와 같이 전기적으로 절연시키는 물질로 채워질 수 있다. 도 7에 도시된 바와 같이, p-콘택(26)은 다수의 n-콘택 영역(24) 사이에 배치될 수 있으나, 이는 필수적이지는 않다. 일부 실시예에서, n-콘택(24) 및 p-콘택(26) 중 어느 하나 또는 둘 모두는 빛을 반사하고 상기 소자는 빛이 상기 소자의 상부를 통해 도 7에 도시된 방향으로 추출되도록 마운팅된다. 일부 실시예에서, 상기 콘택들은 크기가 제한되거나 투명하게 만들어질 수 있고, 상기 소자는 콘택들이 형성되어 있는 표면을 통해 빛이 추출되도록 마운팅될 수 있다. 상기 반도체 구조는 마운트(28)에 부착된다. 반도체 구조(22)가 성장되어 있는 상기 기판의 전부 또는 일부는 도시된 바와 같이 제거될 수 있고 또는 여전히 상기 소자의 일부로 남을 수 있다. 일부 실시예에서, 성장 기판의 전부 또는 일부를 제거함으로써 노출된 상기 반도체층은 패터닝되거나 조면화되는데, 이는 상기 소자로부터의 광 추출을 개선할 수 있다.
일부 실시예에서, 선택적인 취약 영역(zone of weakness)이 반도체 구조(22)와 상기 성장 기판의 경계에서 또는 그 부근에서 그 경계의 균열을 조장하기 위해 제공되며, 그렇게 함으로써 반도체 박막을 성장 기판으로부터 제거하기 쉬워진다. 취약 영역은 상기 반도체 구조의 전부 또는 일부를 증착하기 이전에 또는 이후에 형성될 수 있다. 취약 영역은 상기 성장 기판 또는 반도체 구조에서 하나 이상의 수소(H) 또는 질소(N)를 단독으로 또는 다른 이온들과의 조성으로 충분한 농도에서 주입(implantation)함으로써 제공될 수 있는데, 이로 인해 열 인가 시에 상기 이온들은 미세 공동들을 형성할 것이다. 예를 들어, 수소는 가속 전압 120keV일 때 1017cm-2의 양으로 주입될 수 있다.
반도체 구조(22)에서의 취약 영역은 상기 성장 기판에 가장 가까운 반도체 구조(22)의 일부를 가장 먼저 (특정한 성장 온도에서) 더 높은 InN의 몰비율(mole fraction)로 그리고 이어서 (우선적으로 상기 기판에 격자 정합된 조성비에서, 특정한 더 높은 성장 온도에서) 더 낮은 InN의 몰비율로 성장시킴으로써 제공될 수 있다. 상기 더 높은 InN의 베어링 반도체층은 상기 더 높은 성장 온도에서 그것의 상태도(phase diagram)에 따라 더 높은 그리고 더 낮은 인듐 조성비로 된 영역으로 변환될 수 있다. 가장 높은 인듐 조성비로 된 영역은 입사 레이저광을 더 많이 흡수하게 되고, 공간상 변화하는 인듐 조성비에 기인하는 기계 응력(mechanical stress)은 기계적 취약층을 합금 박막에 생성할 것이다.
일부 실시예에서, 취약 영역은 정확하게 포커싱되고 펄스화된 레이저빔의 패턴으로 웨이퍼를 노출시킴으로써 형성되는데, 상기 레이저빔은 충분한 강도와 광자 에너지를 가져 복수의 미세크기 결정 결함들 또는 기공들을 결정성 구조에 생성하도록 한다. 결정 패턴 손상은 하나 이상의 레이저빔을 상기 웨이퍼 전체에 걸쳐 래스터링(rastering)함으로써 또는 더 많은 수의 점들을 단일한 고전력 레이저, 예를 들어 엑시머 레이저로부터 생성하도록 하는 회절성 빛의 사용에 의해 생성될 수 있다. 레이저빔은 짧은 1 마이크로초 미만의 펄스(short sub-microsecond pulse)로 강하게 집중될 수 있고, 고도로 국부적인 손상을 생성할 수 있다.
상기 기판의 전부 또는 일부는 임의의 적합한 방법에 의해 제거된다. 취약 영역을 포함하는 구조에서 상기 기판은 취약 영역에서 제거될 수 있는데, 예를 들어 상기 설명된 주입된 층을 활성화하기 위해 가열함에 의한다. 일부 실시예에서, 주입된 수소 원자들로 된 취약 영역을 포함하는 구조는 600℃의 온도로 가열되는데(상기 온도는 더 높거나 낮을 수 있고 상기 주입물질 종류 및 양에 의존함), 그 결과 상기 수소 원자들은 미세 공동들로 모이고 이는 상기 취약 영역이 기계적으로 균열을 발생시키도록 한다. 상기 성장 기판을 반도체 구조(22)로부터 제거하도록 취약 영역을 제공하는 것의 이점은 남은 상기 성장 기판의 일부가 연마되어 성장 기판으로서 다시 사용될 수 있다는 것이다.
상기 성장 기판을 제거하는 다른 방법들에는 기계적 방법들, 예를 들어 기계적 연삭, 상기 성장 기판과 반도체 구조 사이에 회전력을 인가하는 것, 상기 성장 기판에 접착제 코팅된 플라스틱 박막을 그리고 다음으로 상기 반도체 구조에 접착제 코팅된 플라스틱 박막을 부착하고 상기 성장 기판과 반도체 구조를 떼어내는 것, 예리한 블레이드(blade)를 사용하여 상기 성장 기판과 반도체 구조 사이의 경계를 부수도록 하는 것, 음파 에너지의 파동 또는 비균질 온도 분포를 사용하여 상기 성장 기판과 반도체 구조 사이의 경계를 부수도록 하는 것, 작은 점(＜1mm2)으로 포커싱되고 상기 경계에서 균열을 시작하게 하는 충격파를 생성하는 하나 이상의 레이저 펄스를 인가하는 것, 그리고 상기 반도체와 성장 기판의 표면 법선에 걸쳐 온도 구배(예를 들어, 상기 반도체 구조의 일 면에 인가되는 더 높은 온도 및 상기 성장 기판의 일 면에 더 낮은 온도)를 적용하는 것이 포함되고, 이로써 상기 반도체 구조/성장 기판 경계의 면에서 상기 열적으로 유도된 응력은 그 경계에 균열을 일으키기에 충분하게 된다.
일부 실시예에서, 상기 성장 기판은 투명하고, 이는 상기 성장 기판이 반도체 구조(22)로부터 레이저 리프트오프(lift-off)에 의해 제거될 수 있도록 하는데, 이때 레이저빔은 상기 성장 기판을 통해 유도된다. 가장 먼저 상기 성장 기판 상에 성장된 Ⅲ족 질화물 물질의 층은 레이저광을 흡수하여 용융되고, 반도체 구조(22)를 상기 성장 기판으로부터 분리시킨다. 레이저 리프트오프는 상기 성장 기판에 가장 가깝게 배치된 더 좁은 에너지 갭을 갖는 합금 반도체의 선택적인 층에 의해 용이하게 될 수 있다. 상기 더 좁은 에너지 갭 층의 조성비는 인접한 반도체층에 비해 더 많은 입사 레이저광을 흡수하도록 선택될 수 있는데, 이는 요구되는 입사량(incident flux)을 감소시켜 반도체 구조(22)의 전체에 걸쳐 분포되는 손상을 적게 발생시킨다.
일부 실시예에서, 상기 성장 기판의 전부 또는 일부, 예를 들어 상기 성장 기판을 상기 반도체 구조로부터 떼어내기 위해 주입된 층을 활성화한 후에 남은 상기 성장 기판의 일부는 식각, 예를 들어 습식 화학 식각(wet chemical etching)에 의해 제거된다. 예를 들어, ScMgAlO4는 H3PO4 및 H2O2의 수용성 혼합물, H2SO4:H2O2:H2O, 및 HF의 수용성 혼합물에 의해 손쉽게 침범되며, 이는 Solid-State Electronics, 42, 467(1998)에 게재된 C.D. Brandle 등에 의해 "Dry and Wet Etching of ScMgAlO4"에 보고된 바와 같고 이것은 본 명세서에 참조로 인용된다. 일부 실시예에서, 상기 성장 기판의 전부 또는 일부는 염소(Cl2) 및 아르곤(Ar)의 기체 혼합물을 사용하여 800 와트의 인가 전력에서 재활성 이온 식각(reactive ion etching)에 의해 제거된다.
일단 상기 성장 기판이 제거되면, 이것은 재표면처리되어 다시 사용될 수 있다.
도 8에 도시된 수직 주입 LED에서, n-콘택은 반도체 구조(22)의 일 측 상에 형성되고, p-콘택은 상기 반도체 구조의 다른 측 상에 형성된다. 예를 들어, p-콘택(26)은 상기 p형 영역 상에 형성될 수 있고, 상기 소자는 마운트(28)에 p-콘택(26)을 통해 부착될 수 있다. 상기 성장 기판의 전부 또는 일부는 제거될 수 있고, n-콘택(24)은 상기 기판의 전부 또는 일부를 제거함으로써 노출된 상기 n형 영역의 표면 상에 형성될 수 있다. n-콘택으로의 전기 콘택은 도 8에 도시된 바와 같이 와이어 본드(wire bond)로 또는 금속 브리지(metal bridge)로 만들어질 수 있다.
LED는 하나 이상의 파장 변환 물질들, 예를 들어 인광물질(phosphors), 양자점들(quantum dots) 또는 백색광 또는 기타 다른 단색광을 생성하기 위한 염료와 조합될 수 있다. 상기 LED에 의해 방출된 빛의 전부 또는 일부는 상기 파장 변환 물질들에 의해 변환될 수 있다. 상기 LED에 의해 방출된 변환되지 않은 빛은 빛의 최종적인 스펙트럼의 일부일 수 있으나, 반드시 그럴 필요는 없다. 일반적인 조합의 예시에는 황색 방출 인광물질과 조합된 청색 방출 LED, 녹색 및 적색 방출 인광물질과 조합된 청색 방출 LED, 청색 및 황색 방출 인광물질들과 조합된 UV 방출 LED, 청색, 녹색 및 적색 방출 인광물질들과 조합된 UV 방출 LED가 포함된다. 기타 다른 색광을 방출하는 파장 변환된 물질들이 상기 소자로부터 방출되는 빛의 스팩트럼을 조정(tailor)하도록 추가될 수 있다.
상기 파장 변환 요소는, 예를 들어 상기 LED에 접착되거나 결합되어 있는 또는 상기 LED로부터 이격되어 있는 미리 형성된 세라믹 인광물질층, 또는 스텐실되거나(stenciled), 스크린 프린팅되거나, 스프레이되거나, 침전되거나(sedimented), 증발되거나(evaporated), 박막 증착되거나(sputtered) 또는 다른 방법으로 상기 LED 위에 분사되거나 증착된 유기나 무기의 봉지재(encapsulant)에 배치되는 가루 인광물질 또는 양자점들일 수 있다.
ScAlMgO4 기판 상에 성장되고 알루미늄을 포함하지 않는 LED는 1x1018에서 1x1019cm-3 실리콘으로 도핑된 1에서 6㎛ 두께의 In0 .14Ga0 .86N 기저층(12)을 포함하고, 이어서 2에서 5nm 두께의 In0 .15-0.20Ga0 .85-0.8N 양자우물을 포함하는 활성 영역(16)이 뒤따르는데, 이는 1에서 6nm 두께를 갖는 In0 .10-0.16Ga0 .9-0.84N으로 구성된 장벽들에 의해 분리되고, 모두 명목상 도핑되지 않았다. 활성 영역(16)에 이어서 2에서 10nm 두께의 In0 .10-0.16Ga0 .9-0.84N 캡층(34), 1x1020cm-3에서 마그네슘으로 도핑된 10에서 40nm 두께의 In0 .0-0.13Ga1 -0.87N 전자 차단층(36) 및 최초 85nm에 대하여 1x1018에서 1x1019cm-3, 그 다음 최후 1에서 10nm에 대하여 5x1019에서 2x1020cm-3으로 경사진(ramped) 농도에서 마그네슘으로 도핑된 60에서 120nm 두께의 In0 .14Ga0 .86N p-콘택층(38)이 뒤따른다.
피트필링 층을 포함하고 알루미늄을 포함하지 않는 LED는 ScAlMgO4 기판 상에 성장된다. 1에서 6㎛ 두께의 In0 .14Ga0 .86N 기저층(12)은 1x1018에서 1x1019cm-3의 실리콘으로 도핑되고, 이어서 상기 기저층과 유사하게 도핑된 In0 .0-0.13Ga1 -0.87N으로 구성되는 1에서 20nm 두께의 피트필링 층이 뒤따른다. 활성 영역(16)은 2에서 5nm 두께의 In0 .15-0.20Ga0 .85-0.8N 양자우물들을 포함하는데, 이는 In0 .10-0.16Ga0 .9-0.84N으로 구성된 1에서 6nm 두께를 갖는 장벽들에 의해 분리되고, 모두 명목상 도핑되지 않았다. 활성 영역(16)에 이어서 2에서 10nm 두께의 In0 .10-0.16Ga0 .9-0.84N 캡층(34), 1x1020cm-3에서 마그네슘으로 도핑된 10에서 40nm In0 .0-0.13Ga1 -0.87N 전자 차단층(36) 및 최초 85nm에 대하여 1x1018에서 1x1019cm-3, 그 다음 최후 1에서 10nm에 대하여 5x1019에서 2x1020cm-3으로 경사진 농도에서 마그네슘으로 도핑된 60에서 120nm 두께의 In0 .14Ga0 .86N p-콘택층(38)이 뒤따른다.
ScAlMgO4 기판 상에 성장되고 알루미늄을 포함하지 않는 LED는 1x1018에서 1x1019cm-3의 실리콘으로 도핑된 1에서 6㎛ 두께의 In0 .14Ga0 .86N 기저층(12)을 포함하고, 이어서 2x1018에서 2x1019cm-3의 실리콘으로 도핑된 In0 .10-0.16Ga0 .9-0.84N으로 구성되는 스페이서가 뒤따른다. 활성 영역(16)은 2에서 5nm 두께의 In0 .15-0.20Ga0 .85-0.8N 양자우물들을 포함하는데, 이는 1에서 6nm 두께를 갖는 In0 .10-0.16Ga0 .9-0.84N으로 구성된 장벽들에 의해 분리되고, 모두 명목상 도핑되지 않았다. 이 적층물에 이어서 2에서 10nm 두께의 In0 .10-0.16Ga0 .9-0.84N 캡층(34), 1x1020cm-3의 마그네슘으로 도핑된 10에서 40nm 두께의 In0 .0-0.13Ga1 -0.87N 전자 차단층(36) 및 최초 85nm에 대하여 1x1018에서 1x1019cm-3, 그 다음 최후 1에서 10nm에 대하여 5x1019에서 2x1020cm-3으로 경사진 농도에서 마그네슘으로 도핑된 60에서 120nm 두께의 In0 .14Ga0 .86N p-콘택층(38)이 뒤따른다.
ScAlMgO4 기판 상에 성장된 변형이 없는 LED는 1x1018에서 1x1019cm-3의 실리콘으로 도핑된 1에서 6㎛ 두께의 Al0 .10In0 .16Ga0 .74N 기저층(12)을 포함하고, 이어서 2에서 5nm 두께의 In0 .14Ga0 .86N 양자우물들을 포함하는 활성 영역(16)이 뒤따르는데, 이는 1에서 6nm 두께를 갖는 Al0 .05In0 .15Ga0 .80N으로 구성된 장벽들에 의해 분리되고, 모두 명목상 도핑되지 않았다. 활성 영역(16)에 이어서 1에서 10nm 두께의 Al0.10In0.16Ga0.74N 캡층(34), 1x1019에서 1x1020cm-3의 마그네슘으로 도핑된 5에서 35nm 두께의 Al0 .30In0 .20Ga0 .50N 전자 차단층(36) 및 최초 85nm에 대하여 1x1018에서 1x1019cm-3, 그 다음 최후 5nm에 대하여 5x1019에서 2x1020cm-3으로 경사진 농도에서 마그네슘으로 도핑된 50에서 150nm 두께의 Al0 .10In0 .16Ga0 .74N p-콘택층(38)이 뒤따른다.
종래의 소자(예를 들어, 사파이어 상의 GaN, 탄화규소 상의 GaN, 실리콘 상의 GaN)에 비하여 본 발명의 일부 실시예들이 갖는 이점은 상기 활성 영역에 격자 정합된 기판 상에 성장시키도록 하는 그리고 4원소의 층들을 사용하여 더 큰 밴드갭의 클래딩층들(cladding layers)(예를 들어, 상기 기저층 및 p형 층들)을 제공하게 하도록 하는 기회에 있다. 그 외에, 더 큰 격자상수로 인하여 4원소의 화합물들이 더 높은 성장 온도에서 성장될 수 있고, 이는 외적인 또는 내적인 점 결함들의 혼입으로 인하여 전통적으로 더 낮은 품질을 가지는 이러한 박막들의 품질을 개선한다. BAlGaInN 외에도, 모든 층들은 BAlGaInNAsPSb로 구성된 임의의 Ⅲ-Ⅴ족 물질의 합금들을 최적화된 밴드 구조, 형태 및 소자들의 성능을 위하여 구비할 수 있다.
구체적으로 설명된 본 발명을 가지고, 당해 기술 분야에서 숙련된 자들은 현재 개시물이 주어진다면 변경들이 본 발명에서 본 명세서에 개시된 발명의 개념의 사상을 벗어나지 않고서 이루어질 수 있음을 인식할 것이다. 그러므로, 본 발명의 범위를 도시되고 설명된 구체적인 실시예들로 제한하는 것은 의도되지 않았다.

Claims (18)

  1. 기판 상에 성장되는 Ⅲ족 질화물 구조(Ⅲ-nitride structure)를 성장시키는 단계 - 상기 Ⅲ족 질화물 구조는 n형 영역과 p형 영역의 사이에 배치된 발광층을 포함함 - ;
    상기 Ⅲ족 질화물 구조를 마운트(mount)에 부착하는 단계; 및
    상기 기판을 제거하는 단계
    를 포함하고,
    상기 기판은 RAO3(MO)n이고, 여기에서 R은 3가 양이온(trivalent cation)인 스칸듐(Sc), 인듐(In), 이트륨(Y) 및 란탄족 원소(lanthanide) 중 하나이며; A는 3가 양이온인 3가 철(Fe(Ⅲ)), 갈륨(Ga), 알루미늄(Al) 중 하나이고; M은 2가 양이온(divalent cation)인 마그네슘(Mg), 망간(Mn), 2가 철(Fe(Ⅱ)), 코발트(Co), 구리(Cu), 아연(Zn) 및 카드뮴(Cd) 중 하나이고; n은 1 이상인 정수(integer)이며;
    상기 기판은 면내격자상수(in-plane lattice constant) asubstrate를 가지고;
    상기 Ⅲ족 질화물 구조에서 한 개 이상의 Ⅲ족 질화물 층은 벌크격자상수(bulk lattice constant) alayer를 가지며;
    [(|asubstrate-alayer|)/asubstrate]*100%는 1% 이하인, 방법.
  2. 제1항에 있어서,
    상기 Ⅲ족 질화물 구조는 3원소, 4원소 및/또는 5원소의 Ⅲ족 질화물 층들만을 포함하는 영역을 포함하고;
    상기 3원소, 4원소 및/또는 5원소의 Ⅲ족 질화물 층들만을 포함하는 영역은 2㎛보다 두꺼운, 방법.
  3. 제1항에 있어서,
    상기 기판은 ScAlMgO4인, 방법.
  4. 제1항에 있어서,
    상기 Ⅲ족 질화물 구조는 상기 기판에 격자 정합된 한 개 이상의 층을 포함하는, 방법.
  5. 제1항에 있어서,
    상기 Ⅲ족 질화물 구조는 직접적으로 제2 층과 접촉하는 제1 층을 포함하고, 상기 제1 및 제2 층들 사이의 경계는 극성 전하를 가지지 않는, 방법.
  6. 제5항에 있어서,
    상기 제1 층은 Al0 .06In0 .17Ga0 .77N이고, 상기 제2 층은 In0 .14Ga0 .86N인, 방법.
  7. 제1항에 있어서,
    상기 성장시키는 단계는 상기 기판과 상기 발광층의 사이에 배치된 기저 영역을 성장시키는 단계를 포함하고, 상기 기저 영역은 상기 기판에 가장 가까운 제1 층 및 상기 발광층에 가장 가까운 제2 층을 포함하며, 상기 제1 층은 상기 제2 층에 비하여 더 큰 밴드갭(band gap)을 갖는, 방법.
  8. 제7항에 있어서,
    상기 기판은 ScAlMgO4이고;
    상기 제1 층은 In0 .14Ga0 .86N 및 관계식 y=0.136+0.228*x, x+y≤1을 만족시키는 조성비 x 및 y를 갖는 4원소의 AlxInyGa1 -x- yN 중 하나이고, 이는 상기 기판에 격자 정합되며;
    상기 제2 층은 Al0 .06In0 .17Ga0 .77N, Al0 .6In0 .13Ga0 .27N 및 x=2*y-0.28을 만족시키는 0.14에서 0.32 사이의 인듐 조성비 y를 갖는 4원소의 층 AlxInyGa1 -x- yN 중 하나인, 방법.
  9. 제1항에 있어서,
    상기 성장시키는 단계는 상기 기판과 상기 발광층의 사이에 배치된 기저 영역을 성장시키는 단계를 포함하고, 상기 기저 영역은 상기 기판에 가장 가까운 제1 층 및 상기 발광층에 가장 가까운 제2 층을 포함하며, 상기 제1 층은 상기 제2 층과 상이한 분극을 갖는, 방법.
  10. 제9항에 있어서,
    상기 기판은 ScAlMgO4이고,
    상기 제1 층은 In0 .14Ga0 .86N 및 관계식 y=0.136+0.228*x, x+y≤1을 만족시키는 조성비 x 및 y를 갖는 4원소의 AlxInyGa1 -x- yN 중 하나이고, 이는 상기 기판에 격자 정합되며;
    상기 제 2층은 GaN, y<0.13인 InyGa1 - yN, Al0 .5In0 .25Ga0 .25N, 상기 기판에 격자 정합되는 4원소의 AlxInyGa1 -x- yN 층 및 In0 .29Al0 .71N 중 하나인, 방법.
  11. 제1항에 있어서,
    상기 n형 영역의 적어도 일부는 구배를 갖는 조성비(graded composition)로 된, 방법.
  12. 제1항에 있어서,
    상기 발광층은 두 개 이상의 발광층 및 상기 두 개 이상의 발광층 사이에 배치된 한 개 이상의 장벽층(barrier layer)을 포함하는 다중 양자우물 발광 영역(multi quantum well light emitting region)의 일부이고;
    상기 발광층들 중 적어도 한 개의 조성비 및 상기 한 개 이상의 장벽층의 조성비는 상기 발광 영역에서의 총 변형이 0이 되도록 선택되는, 방법.
  13. 제1항에 있어서,
    상기 발광층은 두 개 이상의 발광층 및 상기 두 개 이상의 발광층 사이에 배치된 한 개 이상의 장벽층을 포함하는 다중 양자우물 발광 영역의 일부이고;
    상기 한 개 이상의 장벽층의 조성비는 상기 기판에 격자 정합된 4원소의 층, GaN 및 0에서 yLEL-0.08 사이의 인듐 조성비를 갖는 InyGa1 - yN 중 하나이고;
    여기에서 yLEL은 상기 발광층들 중 적어도 한 개의 인듐 조성비인, 방법.
  14. 제1항에 있어서,
    상기 반도체 구조는 분산 브래그 반사기(distributed Bragg reflector)를 더 포함하는, 방법.
  15. 제13항에 있어서,
    상기 분산 브래그 반사기는 교차하는 AlInN 및 InGaN 층들을 포함하는, 방법.
  16. 기판; 및
    상기 기판 상에 성장된 Ⅲ족 질화물 구조 - 상기 Ⅲ족 질화물 구조는 n형 영역과 p형 영역의 사이에 배치된 발광층을 포함함 -
    를 포함하고,
    상기 기판은 RAO3(MO)n이고, 여기에서 R은 3가 양이온인 스칸듐, 인듐, 이트륨 및 란탄족 원소 중 하나이며; A는 3가 양이온인 3가 철, 갈륨, 알루미늄 중 하나이고; M은 2가 양이온인 마그네슘, 망간, 2가 철, 코발트, 구리, 아연 및 카드뮴 중 하나이고; n은 1 이상인 정수이며;
    상기 기판은 면내격자상수(in-plane lattice constant) asubstrate를 가지고;
    상기 Ⅲ족 질화물 구조에서 한 개 이상의 Ⅲ족 질화물 층은 벌크격자상수(bulk lattice constant) alayer를 가지며;
    [(|asubstrate-alayer|)/asubstrate]*100%는 1% 이하인, 소자.
  17. 제16항에 있어서,
    상기 발광층은 440nm보다 큰 피크 파장을 갖는 빛을 방출하도록 구성되고;
    상기 Ⅲ족 질화물 구조는 3원소, 4원소 및/또는 5원소의 Ⅲ족 질화물 층들만을 포함하는 영역을 포함하며;
    상기 3원소, 4원소 및/또는 5원소의 Ⅲ족 질화물 층들만을 포함하는 영역은 2㎛보다 두꺼운, 소자.
  18. 제17항에 있어서,
    상기 3원소, 4원소 및/또는 5원소의 Ⅲ족 질화물 층들만을 포함하는 영역에서의 각각의 층에 대한 변형은 [(|abulk-ain - plane|)/abulk]*100%로 정의되고, 여기에서 abulk는 완전히 이완(relaxed)되었을 때 각각의 층과 동일한 조성비로 된 층의 격자상수이며 ain - plane은 상기 소자에 성장된 그대로인 각각의 층의 격자상수이고;
    상기 3원소, 4원소 및/또는 5원소의 Ⅲ족 질화물 층들만을 포함하는 영역에서의 각각의 층에서의 상기 변형은 0.8%보다 작은, 소자.
KR20137014094A 2010-11-02 2011-10-27 Ⅲ족 질화물 발광 소자 KR20130111577A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40915810P 2010-11-02 2010-11-02
US61/409,158 2010-11-02
PCT/IB2011/054791 WO2012059848A2 (en) 2010-11-02 2011-10-27 Iii-nitride light emitting device

Publications (1)

Publication Number Publication Date
KR20130111577A true KR20130111577A (ko) 2013-10-10

Family

ID=44936322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20137014094A KR20130111577A (ko) 2010-11-02 2011-10-27 Ⅲ족 질화물 발광 소자

Country Status (7)

Country Link
US (1) US10304997B2 (ko)
EP (1) EP2636076A2 (ko)
JP (1) JP2013544436A (ko)
KR (1) KR20130111577A (ko)
CN (1) CN103180973A (ko)
TW (1) TW201230385A (ko)
WO (1) WO2012059848A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715606A (zh) * 2013-12-18 2014-04-09 武汉华工正源光子技术有限公司 一种调制掺杂型多周期应变补偿量子阱外延生长方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6192378B2 (ja) 2013-06-18 2017-09-06 学校法人 名城大学 窒化物半導体発光素子
JP2015119067A (ja) * 2013-12-19 2015-06-25 ソニー株式会社 固体撮像装置、光検出器、および電子機器
JP6319598B2 (ja) * 2016-02-23 2018-05-09 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板およびその製造方法
CN107227490B (zh) 2016-03-23 2021-06-18 松下知识产权经营株式会社 Iii族氮化物半导体及其制造方法
JP6249250B2 (ja) * 2016-03-23 2017-12-20 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
CN107230737B (zh) * 2016-03-25 2019-03-08 松下知识产权经营株式会社 Iii族氮化物基板以及iii族氮化物结晶的制造方法
JP6242941B2 (ja) * 2016-05-20 2017-12-06 パナソニック株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
CN109155345B (zh) * 2016-06-30 2022-10-28 苹果公司 用于减少的非辐射侧壁复合的led结构
WO2018191489A1 (en) * 2017-04-12 2018-10-18 Sense Photonics, Inc. Ultra-small vertical cavity surface emitting laser (vcsel) and arrays incorporating the same
KR102553985B1 (ko) * 2017-11-16 2023-07-10 파나소닉 홀딩스 코퍼레이션 Ⅲ족 질화물 반도체
JP7075840B2 (ja) 2018-07-09 2022-05-26 パナソニックホールディングス株式会社 Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法
JP7109079B2 (ja) * 2018-12-06 2022-07-29 学校法人 名城大学 窒化物半導体多層膜反射鏡
JP7129633B2 (ja) * 2019-01-10 2022-09-02 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物結晶の製造方法
CN109830580B (zh) * 2019-01-29 2021-10-08 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN109659812A (zh) * 2019-01-30 2019-04-19 厦门乾照半导体科技有限公司 一种具有odr的倒装vcsel芯片及其制作方法
CN110265875A (zh) * 2019-05-29 2019-09-20 威科赛乐微电子股份有限公司 可发白光的GaN型VCSEL芯片及其制备方法
JP7228792B2 (ja) * 2019-06-07 2023-02-27 パナソニックＩｐマネジメント株式会社 波長変換装置
JP7228793B2 (ja) * 2019-06-07 2023-02-27 パナソニックＩｐマネジメント株式会社 波長変換デバイス
CN110265872A (zh) * 2019-06-18 2019-09-20 威科赛乐微电子股份有限公司 一种底部发射型vcsel芯片及其制造方法
CN111009707A (zh) * 2019-12-12 2020-04-14 南京邮电大学 一种基于二维光子晶体高q值射频带阻滤波器
CN116364820B (zh) * 2023-05-31 2023-09-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173751A (en) * 1991-01-21 1992-12-22 Pioneer Electronic Corporation Semiconductor light emitting device
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5530267A (en) 1995-03-14 1996-06-25 At&T Corp. Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
US5652551A (en) * 1996-06-25 1997-07-29 The United States Of America As Represented By The Secretary Of The Army Method for high frequency device operation with high temperature and radiation hard characteristics
US6841800B2 (en) * 1997-12-26 2005-01-11 Matsushita Electric Industrial Co., Ltd. Light-emitting device comprising a gallium-nitride-group compound-semiconductor
US6218280B1 (en) * 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
JP3876649B2 (ja) * 2001-06-05 2007-02-07 ソニー株式会社 窒化物半導体レーザ及びその製造方法
US7095052B2 (en) * 2004-10-22 2006-08-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and structure for improved LED light output
JP2007073575A (ja) 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体発光装置
JP2007081180A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体発光素子
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
JP5011699B2 (ja) * 2005-10-18 2012-08-29 住友電気工業株式会社 窒化物半導体発光素子
JP2007294878A (ja) 2006-03-31 2007-11-08 Fujifilm Corp 半導体層とその成膜方法、半導体発光素子、及び半導体発光装置
US7915624B2 (en) 2006-08-06 2011-03-29 Lightwave Photonics, Inc. III-nitride light-emitting devices with one or more resonance reflectors and reflective engineered growth templates for such devices, and methods
KR20090045310A (ko) * 2006-08-06 2009-05-07 라이트웨이브 포토닉스 인코포레이티드 하나 이상의 공진 반사기를 갖는 3족 질화물 발광소자 및 그 소자를 위한 반사 설계된 성장 템플릿 및, 방법
TWI398020B (zh) * 2008-12-01 2013-06-01 Ind Tech Res Inst 發光裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715606A (zh) * 2013-12-18 2014-04-09 武汉华工正源光子技术有限公司 一种调制掺杂型多周期应变补偿量子阱外延生长方法

Also Published As

Publication number Publication date
TW201230385A (en) 2012-07-16
WO2012059848A2 (en) 2012-05-10
US10304997B2 (en) 2019-05-28
WO2012059848A3 (en) 2012-06-28
JP2013544436A (ja) 2013-12-12
EP2636076A2 (en) 2013-09-11
US20150115299A1 (en) 2015-04-30
CN103180973A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
US10304997B2 (en) III-nitride light emitting device with a region including only ternary, quaternary, and/or quinary III-nitride layers
US11251330B2 (en) Pseudomorphic electronic and optoelectronic devices having planar contacts
KR101358701B1 (ko) 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치
US8093606B2 (en) Nitride semiconductor light emitting device
TWI497753B (zh) 包含硼之三族氮化物發光裝置
US7804100B2 (en) Polarization-reversed III-nitride light emitting device
US7939833B2 (en) Nitride semiconductor light emitting device
EP1560276A2 (en) III-nitride light emitting device with reduced polarization fields
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
US20090127572A1 (en) Nitride Semiconductor Light Emitting Device
KR20130122636A (ko) 복합 기판을 형성하는 방법
US8124989B2 (en) Light optoelectronic device and forming method thereof
KR20130078345A (ko) 스트레인 완충층을 이용하여 발광효율이 우수한 질화물계 발광소자
KR102147587B1 (ko) 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
KR101259991B1 (ko) 화합물 반도체 소자 제조 방법
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자
KR20090115830A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid