CN103180973A - Iii族氮化物发光器件 - Google Patents

Iii族氮化物发光器件 Download PDF

Info

Publication number
CN103180973A
CN103180973A CN2011800529058A CN201180052905A CN103180973A CN 103180973 A CN103180973 A CN 103180973A CN 2011800529058 A CN2011800529058 A CN 2011800529058A CN 201180052905 A CN201180052905 A CN 201180052905A CN 103180973 A CN103180973 A CN 103180973A
Authority
CN
China
Prior art keywords
layer
substrate
iii nitride
iii
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800529058A
Other languages
English (en)
Inventor
M.J.格伦德曼恩
N.F.加德纳
W.K.戈伊茨
M.B.麦克劳林
J.E.埃普勒
F.A.利昂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN103180973A publication Critical patent/CN103180973A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0211—Substrates made of ternary or quaternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from other groups of the Periodic Table than the materials of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种器件包括衬底(10)和生长在衬底上的III族氮化物结构(15)，该III族氮化物结构包括布置在n型区域(14)和p型区域(18)之间的发光层(16)。该衬底为RAO3(MO)n，其中R为三价阳离子Sc、In、Y和镧系元素其中之一；A为三价阳离子Fe(III)、Ga和Al其中之一；M为二价阳离子Mg、Mn、Fe(II)、Co、Cu、Zn和Cd其中之一；并且n为≥1的整数。该衬底具有面内晶格常数a衬底。该III族氮化物结构中的至少一个III族氮化物层具有体晶格常数a层，使得[(|a衬底 _-a层|)/a衬底]*100%不大于1%。

Description

III族氮化物发光器件
技术领域
本发明涉及III族氮化物发光器件。该III族氮化物器件可以生长在比传统衬底更紧密晶格匹配到III族氮化物层的衬底上。
背景技术
包括发光二极管(LED)、谐振腔发光二极管(RCLED)、垂直腔激光二极管(VCSEL)以及边发射激光器的半导体发光器件属于当前可获得的最高效光源。在能够跨过可见光谱操作的高亮度发光器件的制造中当前感兴趣的材料体系包括也称为III族氮化物材料的III-V族半导体，特别是镓、铝、铟和氮的二元、三元和四元合金。典型地，在蓝宝石、碳化硅、III族氮化物或其它合适衬底上利用金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)或其它外延技术，通过外延生长不同组成和掺杂剂浓度的半导体层的堆叠来制作III族氮化物发光器件。该堆叠经常包括在衬底上形成的一个或多个n型层、在一个或多个n型层上形成的有源区域中的一个或多个发光层、以及在有源区域上形成的一个或多个p型层。n型层可以掺杂有例如Si，并且p型层可以掺杂有例如Mg。电接触形成于n和p型区域上。
由于III族氮化物衬底通常是昂贵的并且不是广泛可获得的，III族氮化物器件经常生长在蓝宝石或SiC衬底上。这些衬底是次最优的，因为蓝宝石和SiC的晶格常数不同于生长在它们上的III族氮化物层，从而导致III族氮化物器件层中的应变和晶体缺陷，这会导致不良性能和可靠性问题。
发明内容
本发明的目的是在比蓝宝石或SiC更紧密晶格匹配到至少一些III族氮化物器件层的衬底上形成III族氮化物器件结构。
根据本发明实施例的方法包括生长一种生长在衬底上的III族氮化物结构，该III族氮化物结构包括布置在n型区域和p型区域之间的发光层。该方法还包括将该III族氮化物结构附着到载具以及移除该衬底。该衬底为RAO3(MO)n，其中R为三价阳离子Sc、In、Y和镧系元素其中之一；A为三价阳离子Fe(III)、Ga和Al其中之一；M为二价阳离子Mg、Mn、Fe(II)、Co、Cu、Zn和Cd其中之一；并且n为≥1的整数。该衬底具有面内晶格常数a衬底，并且该III族氮化物结构中的至少一个III族氮化物层具有体晶格常数a层。在一些实施例中，[(|a衬底-a层|)/a衬底]*100%不大于1%。
在本发明各实施例中，一种器件包括衬底和生长在该衬底上的III族氮化物结构，该III族氮化物结构包括布置在n型区域和p型区域之间的发光层。该衬底为RAO3(MO)n，其中R为三价阳离子Sc、In、Y和镧系元素其中之一；A为三价阳离子Fe(III)、Ga和Al其中之一；M为二价阳离子Mg、Mn、Fe(II)、Co、Cu、Zn和Cd其中之一；并且n为≥1的整数。该衬底具有面内晶格常数a衬底。该III族氮化物结构中的至少一个III族氮化物层具有体晶格常数a层。衬底面内晶格常数和该III族氮化物结构中至少一个层的体晶格常数之间的百分比差异由[(|a衬底-a层|)/a衬底]*100%定义，该百分比差异不大于1%。
与生长在蓝宝石或SiC上的传统生长的III族氮化物发光器件相比，此处描述的器件结构可以具有更少应变并且因此具有更佳性能。
附图说明
图1说明生长在衬底上的III族氮化物器件结构。
图2、3和4说明在图1中说明的基底区域的示例。
图5和6说明III族氮化物器件结构的部分。
图7说明薄膜倒装芯片发光器件。
图8说明垂直注入发光器件。
图9说明包括至少一个分布式布拉格反射器的III族氮化物结构的一部分。
具体实施方式
如此处所使用，BAlGaInN可以指硼、铝、镓、铟和氮的二元、三元、四元或五元合金。
在本发明的实施例中，III族氮化物器件结构生长在比传统衬底相更紧密晶格匹配到至少部分的III族氮化物膜的衬底上。该衬底可以具有与III族氮化物膜相同的六方对称性。由于衬底更紧密晶格匹配到器件结构，在生长期间更少的缺陷或不均匀性会被并入III族氮化物器件结构中，这可以导致III族氮化物器件的更佳性能。
图1说明根据本发明实施例的包括生长在生长衬底10上的一个或多个层的III族氮化物膜15。半导体层可以由体晶格常数和面内晶格常数表征。体晶格常数为组成与半导体层相同的自支撑层的晶格常数。面内晶格常数为所生长的半导体层的晶格常数。如果半导体层受应变，体晶格常数不同于面内晶格常数。生长衬底10可以是这样的非III族氮化物材料，其面内晶格常数a衬底在一些实施例中在III族氮化物膜15的体晶格常数a层的1%之内，并且在一些实施例中在III族氮化物膜15的体晶格常数的0.5%之内。换句话说，[(|a衬底-a层|)/a衬底]*100%在一些实施例中不大于1%，并且在一些实施例中不大于0.5%。出于本发明实施例的目的，三元或四元AlInGaN层的体晶格常数可以根据Vegard定理来估计，对于AlxInyGazN的Vegard定理可以表达为aAlInGaN=x(aAlN)+y(aInN)+z(aGaN)，其中变量“a”是指每个二元材料的体a-晶格常数并且x+y+z=1。AlN具有3.111Å的体晶格常数，InN具有3.544Å的体晶格常数，并且GaN具有3.1885Å的体晶格常数。
在一些实施例中，生长衬底10具有与III族氮化物膜15相似或相同的六方基面对称性。在一些实施例中，生长衬底10基本上不受在沉积III族氮化物膜15期间所经历的化学和热环境的侵蚀。在一些实施例中，生长衬底10具有在III族氮化物膜15的面内热膨胀系数的30%之内的面内热膨胀系数。在一些实施例中，生长衬底10对于近UV辐射可以透明或者可以不透明。在一些实施例中，生长衬底10为单晶或基本上单晶材料。
在一些实施例中，生长衬底10是一般组成为RAO3(MO)n的材料，其中R为三价阳离子，经常选自Sc、In、Y和镧系元素(原子序数57-71)；A也是三价阳离子，经常选自Fe(III)、Ga和Al；M为二价阳离子，经常选自Mg、Mn、Fe(II)、Co、Cu、Zn和Cd；并且n为≥1的整数。在一些实施例中，n≤9，并且在一些实施例中，n≤3。在一些实施例中，RAMO4(即n=1)化合物为YbFe2O4结构类型，并且RAO3(MO)n(n≥2)化合物为InFeO3(ZnO)n结构类型。
用于生长衬底10的合适材料的示例和晶格匹配的InGaN在下文中列出：
材料 晶格常数a(Å) 外观 晶格匹配的AlxInyGa1-x-yN中的y，x=0
InFeZn2O5 3.309 棕色 0.34
InFeZn8O11 3.276 棕色 0.25
ScGaMgO4 3.272 透明 0.24
ScAlMgO4 3.236 透明 0.14
InAlMgO4 3.29 透明 0.29
ScAlMnO4 3.26 透明 0.20
InFeMnO4 3.356 棕色 0.48
InAlMnO4 3.319 黑色 0.37
InAlCoO4 3.301 黑色 0.32
InGaFeO4 3.313 黑色 0.36
这些以及相关衬底材料由Kimizuka和Mohri在Journal of Solid State Chemistry 78, 98(1989)中出版的“Structural Classification of RAO3(MO)n Compounds (R = Sc, In, Y, or Lanthanides; A = Fe(III), Ga, Cr, or Al; M = Divalent Cation; n = 1-11)”中详细地描述，其通过引用结合于此。在一些实施例中，ScGaAlMgO4适于生长无应变或应变减小的在440和510nm之间发射光的器件。在一些实施例中，InFeMnO4适于生长无应变或应变减小的发射橙色或红色光的器件。
在一些实施例中，III族氮化物膜15生长在生长衬底10的表面上，该表面被“斜切”或相对于衬底的主晶面成角度。在一些实施例中，III族氮化物膜15在其上生长的生长衬底10的表面可以取向为偏离(0001)基面-10和+10度之间。在一些实施例中，倾斜离开(0001)面-0.15和+0.15度之间的斜切会导致衬底表面上大的原子梯台，这会期望地减小在梯台边缘形成的缺陷的数目。斜切的方向可以是在特定晶向中(例如朝向(10-10)方向)或者在随机晶向中。
III族氮化物膜15通过任何本领域中的已知手段沉积在衬底10上，该手段包括例如MOCVD、氢化物气相外延或MBE。III族氮化物膜15的基底层12和衬底10之间的完美晶格匹配不是必须的，不过在0.1%之内的晶格匹配会允许沉积至少50µm厚的高质量III族氮化物膜15。
在一些实施例中，在包括夹置在n型区域14和p型区域18之间的有源区域16的器件结构之前，基底层或区域12首先生长在衬底10上。基底区域12可以是III族氮化物器件结构可以生长在其上的任何材料。基底区域12经常包括III族氮化物或其它III-V族材料的三元(诸如InyGa1-yN或AlxGa1-xN)或四元(诸如AlxInyGa1-x-yN)合金。如在上表中说明，在一些实施例中，InyGa1-yN基底区域12中In份额y可以在0.14和0.48之间。
如图1中说明，半导体器件结构可以生长在基底区域12上。尽管在下文示例中，该半导体器件结构为发射可见或UV光的III族氮化物LED，比如电子和光电器件(诸如激光二极管、高电子迁移率晶体管和异质结双极晶体管)的其它器件可以形成于此处描述的衬底上。
半导体结构包括夹置在n和p型区域14和18之间的发光或有源区域16。n型区域14典型地首先生长并且可包括不同组成和掺杂剂浓度的多个层，该多个层例如包括：准备层，诸如缓冲层或成核层，其可以是n型或非故意掺杂；以及n或甚至p型器件层，其设计用于发光区域高效发射光所期望的具体光学或电属性。在一些实施例中，至少一部分基底区域12掺杂有n型掺杂剂并且分离的n型区域14被省略。
发光或有源区域16生长在n型区域上。合适的发光区域的示例包括单个厚或薄的发光层，或者包括由垒层分离的多个薄或厚发光层的多量子阱发光区域。
p型区域18生长在发光区域上。类似于n型区域，p型区域可包括不同组成、厚度和掺杂剂浓度的多个层，包括非故意掺杂的层或n型层。
在一些实施例中，衬底和III族氮化物膜15中各层的晶格常数是充分匹配的，使得与生长在传统衬底上的器件中相比，III族氮化物膜15中的三元、四元和五元层可以生长得更厚。在有源区域配置成发射峰值波长在一些实施例中介于420nm和480nm，在一些实施例中介于440nm和460nm，以及在一些实施例中大于440nm的光的器件中，仅仅包括三元、四元和五元III族氮化物层(无二元III族氮化物层)的半导体材料区域在一些实施例中厚于2µm，在一些实施例中厚于3µm，以及在一些实施例中厚于5µm。仅仅包括三元、四元和五元III族氮化物层的半导体材料区域的每一层中的应变可以在一些实施例中小于1%，在一些实施例中小于0.8%，以及在一些实施例中小于0.5%。应变定义为[(|a层-a面内|)/a层]*100%，其中a层为具有与每个层相同组成的层在完全弛豫时的晶格常数，该晶格常数根据Vegard定理来估计，以及a面内为器件中所生长的每个层的晶格常数。
在最简单形式中，基底区域12可以是单个层。基底层经常为BAlGaInN的化合物，该化合物被选择为使得其晶格常数充分匹配到衬底10，以便可以生长厚器件层。对于ScMgAlO4衬底10，晶格常数为3.236Å的In0.14Ga0.86N基底层晶格匹配到衬底。这种基底层可以具有足够小的带隙，使得它不期望地吸收由发光区域发射的光。将Al添加到该化合物，使得基底层为四元III族氮化物层，可以实现更大带隙的基底层。在生长在ScAlMgO4衬底上的四元AlxInyGa1-x-yN层中维持晶格匹配的条件是y=0.136+0.228*x，x+y≤1。Al0.32In0.21Ga0.47N和Al0.71In0.29N也晶格匹配到ScAlMgO4。例如，器件可以包括ScAlMgO4衬底，In0.14Ga0.86N、Al0.32In0.21Ga0.47N或Al0.71In0.29N基底层，可选的In0.14Ga0.86N n型层，铟组成y大于0.14的InyGa1-yN发光层，以及In0.14Ga0.86N p型层。在这种器件中，基底层、n型层和p型层晶格匹配到衬底。发光层受应变。
对于ScAlMgO4衬底的情形，选择晶格常数不是3.236Å的基底层组成会导致基底层以及其余的III族氮化物膜15中的张或压应变。基底层中的应变定义为[(|a层-a面内|)/a层]*100%，其中a层为具有与基底层相同组成的层在完全弛豫时的晶格常数，该晶格常数根据Vegard定理来估计，并且a面内为器件中所生长的基底层的晶格常数，该应变在一些实施例中小于1%，在一些实施例中小于0.5%，以及在一些实施例中小于0.1%，从而将缺陷数量保持足够小以维持器件性能。
在一些实施例中，基底层的组成选择为使得基底层和生长在基底层上的下一层(经常为n型层或部分的有源区域)之间的界面具有很少或不具有极性电荷。换句话说，在一些实施例中，基底层极化匹配到器件中的一个或多个其它层。当铝和铟组成满足对于0.14≤y≤0.32，x=2*y-0.28时，生长在ScAlMgO4衬底上的AlxInyGa1-x-yN四元层彼此极化匹配。例如，Al0.06In0.17Ga0.77N极化匹配到In0.14Ga0.86N，尽管不是晶格匹配到In0.14Ga0.86N。器件的一个示例包括ScAlMgO4衬底、Al0.06In0.17Ga0.77N基底层、In0.14Ga0.86N n型层、铟组成y大于0.14的InyGa1-yN发光层、以及In0.14Ga0.86N p型层。基底层、n型层和p型层是极化匹配的。n型层和p型层晶格匹配到衬底。基底层和发光层受应变。
在一些实施例中，基底层掺杂有包括例如Si和/或Ge的任何合适掺杂剂。基底层可以在一些实施例中掺杂到1x1016和1x1021cm-3之间的浓度以及在一些实施例中掺杂到5x1018和2x1019cm-3之间的浓度，从而实现足够高的导电性以支持从接触到有源区域的传导。基底层中的掺杂可以被优化从而减小电流拥挤和电阻性损耗。在一些实施例中，基底层被掺杂以具有小于30欧姆/平方的薄层电阻以避免电流拥挤。
图2、3和4说明可能的基底区域12的其它示例。图2、3和4中说明的任一基底区域可以被并入图1中说明的结构。在一些实施例中，图2、3和4中描述的不同基底区域的不同特征或层可以被组合。
各区域中的横向导电性可以通过使用异质结构来增强。在图2说明的结构中，基底区域12包括至少两个层，即，具有较小带隙的第一层12a和具有较大带隙的第二层12b。在一些实施例中，层12a和12b均被掺杂。掺杂的较大带隙层12b可以捐献电子到层12a和12b之间界面处的二维电子气(2DEG)，与单个基底层相比，这可以增大在横向方向上的载流子浓度和/或迁移率。在一些实施例中，层12a和12b的组成被选择为使得在12a和12b的界面处的净极化诱导电荷为零。层12a和12b其中之一可以晶格匹配到衬底。第一层12a可以是四元层AlxInyGa1-x-yN，其厚度介于3和1000nm并且掺杂有浓度介于5x1017和2x1019cm-3的Si或任何n型掺杂剂，或者它可以不是故意掺杂的。第二层12b可以是另一组成的四元层AlxInyGa1-x-yN(满足在12a和12b之间界面的零净极化电荷的条件)，其厚度介于3和1000nm，并且可以掺杂有浓度介于5x1017和2x1019cm-3的Si、Ge或任何其它n型掺杂剂。在一个示例中，生长在ScAlMgO4衬底上的第一层12a为500nm厚的In0.14Ga0.86N层，并且第二层12b为AlxInyGa1-x-yN的30nm厚层，其中组成满足关系：对于0.14≤y≤0.32，x=2*y-0.28，诸如为Al0.06In0.17Ga0.77N。层12a和12b的堆叠可以被重复；例如可以存在多达50对的层12a和12b。
在图3说明的结构中，基底区域12由诸如纤锌矿BAlGaInN的极化材料形成。基底区域12包括至少两个层，即具有第一极化的第一层12c和具有不同极化的第二层12d。由于极化引起的能带弯曲会在层12c和12d之间界面处诱导2DEG。层12c和12d可以分别具有2和1000nm之间的厚度，并且可以分别掺杂有浓度为5x1016至5x1019cm-3的诸如Si的n型掺杂剂。在一些实施例中，第一层和第二层12c和12d其中之一受应变。例如，在生长在ScAlMgO4衬底上的器件中，第一层12c可以是In0.136Ga0.864N，并且第二层12d可以是GaN或InyGa1-yN，y<0.13。在一些实施例中，第一层和第二层12c和12d均晶格匹配到衬底。例如，在生长在ScAlMgO4衬底上的器件中，第一层12c可以是In0.136Ga0.864N，并且第二层12d可以是Al0.5In0.25Ga0.25N或另一晶格匹配的四元层AlxInyGa1-x-yN，其中y=0.136+0.228*x并且x+y≤1。在另一示例中，在生长在ScAlMgO4衬底上的器件中，第一层12c可以是In0.136Ga0.864N或晶格匹配到衬底的任何其它层，并且第二层12d可以是Al0.71In0.29N。在上述示例中，第一层和第二层12c和12d的每一个的厚度可以介于3nm和200nm。这些层可以掺杂有1x1017cm-3至2x1019cm-3的Si或Ge(或任何n型掺杂剂)或者非故意掺杂。层12c和12d的堆叠可以被重复；例如，可以存在多达50对的层12c和12d。
图2和3中说明的基底区域结构可以被组合，和/或被重复遍布基底区域12。图2和3中说明的横向传导增强基底区域也可以减小器件受静电放电损伤的风险。
在图4说明的结构中，基底区域12在组成上是缓变的(缓变)以从改变的极化诱导体电荷(这称为极化掺杂)，这可以改善基底区域中的横向传导。例如，由于极化中梯度的原因，从例如靠近衬底10的GaN的区域12e到例如靠近器件结构的AlGaN的区域12f沿着(0001)方向缓变可以诱导固定的正电荷，该正电荷可以吸引电子以实现电荷中性。对于在ScMgAlO4衬底10上生长，组成可以利用BAlGaInN的化合物来缓变从而实现晶格匹配，利用自发极化中的梯度来扩展在陡峭极性结(例如在不同组成的两个层之间的界面)处形成的2DEG，并且实现缓变区域中的电学导电性。缓变的基底区域在一些实施例中厚度可以介于10和500nm，并且在一些实施例中厚度可以为100nm。在一个示例中，在生长在ScAlMgO4衬底上的器件中，缓变的基底区域为InyGa1-yN，铟组成y从最靠近衬底10的区域(区域12e)中的0.16缓变到最靠近器件结构的区域(区域12f)中的0.11。在InGaN缓变区域中，开始和结束的铟组成相差可以多达0.16并且可以小至0.01，结束的InGaN组成(即区域12f中的组成)介于0.12和0.0。在另一示例中，缓变区域晶格匹配到ScAlMgO4衬底。晶格匹配的缓变区域在一些实施例中厚度可以介于5和1000nm，并且在一些实施例中厚度可以介于10和50nm。生长在ScAlMgO4衬底上的晶格匹配的缓变区域的组成例如可以从区域12e中的In0.13Ga0.87N改变到区域12f中的In0.3Al0.7N。区域12e中的组成可以是四元AlxInyGa1-x-yN，铟组成y介于0.13和0.18，并且铝组成如上所述根据方程y=0.136+0.228*x来选择以维持晶格匹配。
图5说明在有源区域16的n型侧上的若干层。在图5说明的结构中，n型区域14包括基底区域12的一部分、可选的平滑层30和可选的分隔(spacer)层32。
在图5说明的结构中，可选的平滑层30布置在基底区域12和有源区域16之间。平滑层30的特性可以被选择以增强生长在平滑层上的层的形貌或表面特性。平滑层30例如可以具有介于1nm和10µm的厚度，并且例如可以是InN组成低于发光层以避免吸收的InGaN(或者可替换地，带隙大于发光层的BAlGaInN)。在一些实施例中，平滑层30可以由任何这样的BAlInGaN化合物构成，其组成被选择为晶格匹配到有源区域16中的发光层，不过在与不受应变的层相比，应变层的组成就漏电、正向电压、可靠性和量子效率而言为器件性能提供益处的情况下，该平滑层可以受应变。在一些实施例中，平滑层30可以不晶格匹配到基底区域12并且会产生基面层错，该基面层错减轻应变，使得生长在平滑层30上的层不再匹配到基底区域12。平滑层经常掺杂有与基底区域12相同类型的载流子。通过掺杂和/或极化掺杂实现的平滑层中的载流子浓度在一些实施例中介于1x1016和1x1021cm-3。
另外在图5说明的结构中，可选的分隔层32布置在基底区域12和有源区域16之间。当平滑层被包括在器件中时，可选的分隔层32可以布置在平滑层30和有源区域16之间。分隔层32为BAlGaInN层，其带隙小于或者大于基底区域，但是其带隙大于发光层。分隔层32的厚度在一些实施例中可以介于1nm和10µm，并且在一些实施例中可以介于5和50nm。分隔层32的特性可以被选择以平衡有源区域的发光层以及该结构中的其它层中的应变，从而减小缺陷或者对能带结构进行工程改造，可以受应变以实现有可能的最优材料质量，或者晶格匹配以减小层堆叠中的整体应变。分隔层32可以具有与周围层不同的载流子浓度，这是由下述造成：不同掺杂剂浓度、分隔中的组成梯度、或者由于周围异质结构引起的载流子耗尽。分隔层材料的带隙可以与形貌相呼应地被选择以优化载流子注入到发光层中。例如，大带隙材料可以用于减小空穴漏电和/或改善发光层中的载流子限制。在一些实施例中，分隔层32可以是受应变的GaN或InyGa1-yN，其中铟组成y介于0和yLEL-0.08，其中yLEL为InyGa1-yN发光层的铟组成。例如，对于450nm的发射波长，yLEL约为0.15，因此这种器件中InGaN分隔层的铟组成可以介于0和0.07。与GaN分隔相比，增加InGaN分隔层中的铟组成可以提供改善的注入，这是因为在分隔/有源层界面处减小的极化电荷。然而，增加分隔层中的铟组成也会通过减小分隔层的带隙而减小有源区域中载流子的限制。在一些实施例中，分隔层32可以是四元AlxInyGa1-x-yN层，其受应变或者晶格匹配到衬底。在分隔层受应变的实施例中，组成可以被选择为使得该应变抵消该器件的其它层中的应变。在一些实施例中，与GaN或InGaN分隔相比，AlInGaN分隔层的组成被选择以提供足够大的带隙，从而通过减小极化电荷而限制载流子并且改善载流子注入。例如，在具有铟组成yLEL为0.14的InyGa1-yN发光层的器件中，与GaN分隔层相比分隔层AlxInyGa1-x-yN中的下述组成可以减小极化，并且还提供足够的载流子限制：对于y=.04，x=0.0-0.04；对于y=0.08，x=0.0-0.08；对于y=0.12，x=0.04-0.10；对于y=0.16，x=0.14-0.18；对于y=0.20，x=0.20-0.24；对于y=0.24，x=0.26-0.30；以及对于y=0.30，x=0.32-0.42。
全部或部分的分隔层32可以通过极化掺杂而是故意缓变的以实现期望载流子浓度，和/或增强载流子注入到发光层中。例如，在一些实施例中，从发光区域16到与平滑层30的界面，分隔层32中的AlN和InN组成可以减小(如果晶格匹配)，或者InN组成可以增大(如果不晶格匹配)。当用n型掺杂剂掺杂到介于1x1016和1x1021cm-3的浓度时，抵抗空穴移动离开发光层的价带中的能带弯曲可以改善发光区域16中的载流子限制。如果该层用诸如Mg或Zn的p型掺杂剂掺杂到相同浓度，则同样的梯度也可以用于抵抗电子移动。缓变的分隔层在一些实施例中厚度可以介于3nm和50nm。在一个示例中，在生长在ScAlMgO4衬底上的器件中，分隔层32可以为从平滑层30附近铟组成y为0.1线性地缓变到发光区域16附近铟组成为0.05的6nm厚的InyGa1-yN层。在另一示例中，在生长在ScAlMgO4衬底上的器件中，分隔层32晶格匹配到衬底，并且为从平滑层30附近的In0.14Ga0.86N缓变到发光区域16附近的Al0.35In0.22Ga0.43N的20nm厚的层。发光区域附近的分隔层的部分可以具有介于0.05和0.6的铝组成x，并且如上所述铟组成选择为使得该材料晶格匹配到衬底。平滑层附近的分隔层的部分可以具有小于0.1的铝组成x，并且如上所述铟组成选择为使得该材料晶格匹配到衬底。在另一示例中，在生长在ScAlMgO4衬底上的器件中，分隔层可以是至少部分受应变、厚度介于3nm和40nm、从平滑层附近的In0.16Ga0.84N缓变到发光区域附近的In0.1G0.9N的InyGa1-yN层。平滑层附近的分隔层的部分可以具有介于0.18和0.15的铟组成y，并且发光区域附近的分隔层的部分可以具有介于0.14和0的铟组成y。
回到图1，发光区域16可以是例如多量子阱(QW)结构或双异质结构(DH)。在这两种发光区域中，发光层均为BAlGaInN。在一些实施例中，发光层厚度介于0.5nm和5µm。量子阱厚度经常小于3nm。双异质结构中的发光层厚度经常介于3nm和3µm。在一些实施例中更厚的发光层是优选的，从而改善在高电流密度的性能。在一些实施例中，量子阱厚于3nm。在一些实施例中，DH中的发光层厚于100nm。发光区域的总厚度在一些实施例中厚度至少为30nm，在一些实施例中厚度至少为50nm，在一些实施例中厚度至少为75nm，在一些实施例中厚度至少为100nm，在一些实施例中厚度至少为200nm，在一些实施例中厚度至少为500nm，在一些实施例中厚度至少为1µm，在一些实施例中厚度至少为2µm，在一些实施例中厚度至少为3µm，并且在一些实施例中厚度至少为5µm。
发光区域16的发光层可以晶格匹配或近似晶格匹配到衬底10、基底区域12或平滑层30。在介于430和470nm的发射波长，由于在生长期间更大的晶格常数，发光层中的InN组成在一些实施例中可以大于传统生长的结构中的发光层中的组成，并且发光层中应变的数量会改变发射波长。由于与传统器件中的发光层相比，该发光层受应变较少，因此在给定温度生长期间更多铟可以被并入。因此，与传统器件中的相同发光层相比，具有期望铟组成的发光层可以在更高温度生长。此处描述的生长在衬底上的器件中发光层的更高生长温度可以通过减小发光区域中的点缺陷和扩展缺陷而改善材料质量，这可以改善量子效率。由于在一些实施例中发光层中应变的数量小于在相同波长发射的传统生长的发光层中的应变，发光层在一些实施例中可以生长得厚于传统生长的发光层。与厚的受应变层有关的典型问题，诸如基面堆垛层错、In金属孔洞复合体以及夹杂物析出，在一些实施例中被避免或减小。更厚的发光层减小发光层中的载流子浓度，这可以通过减小俄歇非辐射复合而增大在高电流密度的量子效率。
在诸如多量子阱器件的具有多个发光层的器件中，发光层由受应变或不受应变BAlInGaN的垒层分离。在一些实施例中，垒为Al0.05In0.15Ga0.80N，或者满足生长在ScAlMgO4衬底上的晶格匹配层的上述方程的任何其它Al组成。更低Al组成的层可以用在各发光层之间以增强载流子输运，并且更高Al组成可以用于减慢输运。在一些实施例中，垒受应变但不含Al。垒中的带隙大于发光层中的带隙。垒在一些实施例中厚度可以介于0.5nm和1µm厚，在一些实施例中厚度可以介于2nm和50nm，并且在一些实施例中厚度可以介于2nm和10nm。垒可以是非故意掺杂或故意用n或p型掺杂剂掺杂到介于1x1015和1x1020cm-3的掺杂剂浓度。垒可以具有不变或缓变的组成。在一些实施例中，一个或多个垒层可以是受应变的GaN或InyGa1-yN，其中铟组成y介于0和yLEL-0.08，其中yLEL为InyGa1-yN发光层的铟组成。例如对于450nm的发射波长，yLEL约为0.15，因此这种器件中InyGa1-yN垒层的铟组成y可以介于0和0.07。在一些实施例中，一个或多个垒层可以是受应变或晶格匹配到衬底的四元AlInGaN层。在垒层受应变的实施例中，组成可以被选择为使得应变抵消器件的其它层中的应变。在一些实施例中，与GaN或InGaN垒层相比，AlInGaN垒层的组成被选择为提供足够大带隙从而限制载流子并且通过减小极化电荷而改善载流子注入。例如，在具有铟组成yLEL为0.14的InyGa1-yN发光层的器件中，垒层AlxInyGa1-x-yN中的下述组成与GaN垒层相比可以减小极化，并且也提供足够的载流子限制：对于y=.04，x=0.0-0.04；对于y=0.08，x=0.0-0.08；对于y=0.12，x=0.04-0.10；对于y=0.16，x=0.14-0.18；对于y=0.20，x=0.20-0.24；对于y=0.24，x=0.26-0.30；以及对于y=0.30，x=0.32-0.42。
在一些实施例中，有源区域为由均匀组成的阱和垒构成的多量子阱有源区域。阱和垒层的组成被选择为使得InGaN量子阱层中的压应变至少部分被各垒中的张应变抵消。对于生长在ScAlMgO4衬底上的器件，晶格匹配的InyGa1-yN层的铟组成y为0.136。如果阱具有y=0.18，则阱受~0.45%压应变。具有位于Al0.74In0.26N和In0.10Ga0.90N之间的四元组成的垒层将导致垒的带隙大于阱(提供载流子限制)，但是它具有相反的应变状态(即~0.45%张应变)。如果垒和阱厚度相同并且处于大小相等但符号相反的应变状态，则净应变可以被撤销。如果垒受的张应变的大小小于阱中的压应变，则垒层可以生长为厚于阱，使得净应变能为零。应变能经常与层厚度和层应变的乘积成比例，因此厚度为阱两倍的分隔所受张应变的大小将仅仅需要为阱的一半，从而导致净应变能为零。
在一个示例中，生长在ScAlMgO4衬底上的器件包括晶格匹配的In0.136Ga0.864N n型层。生长在n型层上的多量子阱发光区域包括由至少一个垒层分离的至少两个InyGa1-yN阱。阱和垒层厚度相同。对于在发光区域中的净应变能为零的器件，垒层由单个四元组成构成，该四元组成遵从下文列出的关系其中之一，其中r可以从0变化到1。对于阱中y=0.15，垒层为(Al0.715In0.285N)r(In0.12Ga0.88N)1-r；对于y=0.16，垒为(Al0.725In0.275N)r(In0.12Ga0.88N)1-r；对于y=0.18，垒为(Al0.74In0.26N)r(In0.10Ga0.90N)1-r；对于y=0.2，垒为(Al0.765In0.235N)r(In0.08Ga0.92N)1-r；对于y=0.25，垒为(Al0.795In0.206N)r(In0.03Ga0.97N)1-r；对于y=0.28，垒为(Al.82In.18N)r(GaN)1-r。在阱组成对于每个阱是不同的多量子阱结构中，与每个阱毗邻的垒中的组成根据上述关系来选择从而平衡每个阱中的压应变。
在另一示例中，生长在ScAlMgO4衬底上的器件包括晶格匹配的In0.136Ga0.864N n型层。生长在n型层上的双异质结构包括布置在n型层上的分隔层以及布置在该分隔上的单个10nm厚的In0.18Ga0.88N发光层。为了平衡阱中的压应变，分隔层可以是10nm的(Al0.74In0.26N)r(In0.10Ga0.90N)1-r或20nm的(Al0.725In0.275N)r(In0.12Ga0.98N)1-r，其中r介于0和1。
在另一示例中，生长在ScAlMgO4衬底上的器件包括任何组成为(Al0.71In0.29N)r(In0.136Ga0.864N)1-r(r介于0.226和1)的晶格匹配的n型层。生长在该n型层上的双异质结构包括布置在n型层上的分隔层和布置在该分隔上的单个10nm厚的In0.18Ga0.82N发光层。为了平衡发光层中的压应变，分隔层可以是2.9nm的GaN、10nm的(Al0.74In0.26N)r(In0.10Ga0.90N)1-r、20nm的(Al0.725In0.275N)r(In0.12Ga0.98N)1-r(r介于0和0.152)、或者40nm的(Al0.715In0.285N)r(In0.12Ga0.88N)1-r(r介于0和0.188)。
在一些实施例中，一个或多个发光层的组成或掺杂是缓变的。发光层的整个厚度可以是缓变的，或者缓变可以被局域化到发光层的一个或两个端部。
图6说明p型区域18的一个示例。在图6说明的结构中，可选的帽层34首先生长在有源区域16上(有源区域16示于图1)，之后是可选的电子阻挡层36，之后是用于横向传导、垂直传导和提取的一个或多个层37，之后是p接触层38。p型区域18的厚度可以被选择从而使光提取最大化，该光提取可能受到有源区域16与反射性p接触的间隔造成的腔体效应影响。
在一些实施例中，帽层34的组成与有源区域中的垒层相同。在一些实施例中，帽层34的组成不同于垒层，从而控制电场、应变和/或输运属性。在一些实施例中，帽层34在填充坑的条件下生长以实现平坦表面并且防止掺杂剂扩散到发光层中。在使用TMIn、TEGa和/或TMGa作为用于InGaN的III族前驱体的MOCVD生长中，帽层34例如可以使用大于10的V/III比、低于700mbar的压力、N2或H2气氛环境以及介于800℃和1100℃的温度来生长。这种填充坑的条件可以在器件结构中坑对于器件性能是有害的任何位置处使用。帽层34可以是0.5nm至500nm厚并且是非故意掺杂的，不过诸如Si的n型掺杂剂或诸如Mg或Zn的p型掺杂剂可以被包括以控制电学结的属性。帽层在组成中可以是缓变或阶变的从而影响高温性能、正向电压Vf或漏电流。最靠近p接触层的帽层34的部分可以在生长期间故意掺杂成p型，或者通过从相邻层的扩散过程而掺杂成p型。
如果帽层34存在，可选的电子阻挡层36形成于帽层34上，或者如果帽层不包括在器件中，可选的电子阻挡层36形成于有源区域16上。电子阻挡层36的带隙大于发光层。在一些实施例中，电子阻挡层36为：In0.14Ga0.86N，其晶格匹配到ScAlMgO4；当生长在ScAlMgO4上时受应变的具有较小InN组成的InGaN；GaN；AlxGa1-xN，其中x<0.4；当生长在ScAlMgO4上时受应变或晶格匹配的四元层；或者当生长在ScAlMgO4上时晶格匹配的四元AlxInyGa1-x-yN，其铟组成y介于0.05和0.3。电子阻挡层36的厚度在一些实施例中介于0.5nm和1µm，在一些实施例中介于2nm和100nm，在一些实施例中介于3nm和40nm，以及在一些实施例中为20nm。在一些实施例中，帽层和电子阻挡层中的极化通过恰当选择每个层的组成而是匹配的。例如，在生长在ScAlMgO4衬底上的器件中，帽层可以是In0.14Ga0.86N并且极化匹配的电子阻挡层可以是In0.3Al0.32Ga0.38N，其在一些实施例中厚度介于2和40nm，并且在一些实施例中厚度介于5和20nm。电子阻挡层可以是满足上述极化匹配准则的任何组成，在一些实施例中其铟组成y介于0.17和0.4。电子阻挡层36可以用p型掺杂剂Mg掺杂到在一些实施例中介于1x1016cm-3和1x1021cm-3，以及在一些实施例中介于5x1018cm-3和2x1020cm-3的掺杂剂浓度。任何p型掺杂剂可以被使用，或者电子阻挡层可以是非故意掺杂的。在一些实施例中，电子阻挡层36的组成是阶变(stepped)或缓变的。
用于横向传导、垂直传导和提取效率的一个或多个可选的p型层37在p接触层38之前形成。在一些实施例中，单个1nm至10µm厚的层37故意用p型掺杂剂掺杂到介于1x1015和1x1021cm-3的浓度。在一些实施例中，层37为：当生长在ScAlMgO4上时晶格匹配的In0.14Ga0.86N；满足与ScAlMgO4晶格匹配的上述方程的任何四元化合物；或者Al0.70In0.30N。在一些实施例中，层37受应变，晶格失配小于15%。合适材料的示例包括GaN、InGaN、AlInGaN或AlInN。
最后一个p型层为p接触层38，其组成、厚度和掺杂被选择为使得p接触层38最小程度地吸收由发光层发射的光，与p金属化形成欧姆接触，并且具有用于器件操作的足够的垂直导电性。在一些实施例中，p接触层38是重掺杂GaN或者是InN组成小于40%的InGaN。在一些实施例中，p接触层38厚度介于1nm和10µm并且用诸如Mg或Zn的任何合适p型掺杂剂掺杂到介于1x1016和1x1022cm-3的浓度。
在一些实施例中，p型区域18的顶表面被粗糙化或纹理化，并且光通过p型区域的顶表面从器件被提取。
图9说明包括至少一个分布式布拉格反射器(DBR)的器件的一部分。在生长在ScMgAlO4上的器件中，Al0.71In0.29N和In0.14Ga0.86N层没有应变并且具有充分大的折射率差异以形成DBR。在一些实施例中，DBR由厚度介于10nm和10µm的1至200个Al0.71In0.29N和In0.14Ga0.86N交替层形成。如果需要或期望电学导电性，DBR层可以掺杂有Si、Mg、Zn或任何其它合适的p或n型掺杂剂。DBR可以用作高质量反射器或者带阻滤波器。图9中说明了两个DBR 40和42，一个在有源区域16的n侧并且一个在有源区域16的p侧。DBR在外延结构中的放置取决于其功能。在一些实施例中，单个DBR布置在p侧上，诸如图9中的DBR 42，并且被调谐与发光层形成光学腔，从而替代或补充外部金属镜而增大提取效率。在一些实施例中，单个DBR布置在n侧上，诸如图9中的DBR 40，目标同样是增大的提取效率。两种情况中DBR和发光层之间的间隔均可以介于1nm至10µm，取决于DBR堆叠中的光学相移。在一些实施例中，DBR被放置在有源区域16的两侧上，如图9说明。取决于DBR的透射，这种结构可以用于侧面发射LD(高反射率)，微腔LED(在发光层一侧上的高反射率)或垂直腔LD(在发光层两侧上的高反射率)。在一些实施例中，DBR 40或42背衬有高反射金属层，从而改善反射性。DBR 40或42、或者具有与入射角的函数的改善的反射性的分层反射器、或者全向反射器(ODR)可以生长、沉积或结合到器件结构。ODR可以具有电介质、金属、透明导电氧化物、或半导体层、或者多层的组合。ODR可以是导电或不导电的。例如，取决于波长，ODR可以由交替的每层厚度为70至80nm的SiO2层以及每层厚度为50至60nm的TiO2层形成。可以使用其它电介质，诸如，例如SiN、MgOx、MgNx、ZnO、SiOx和SiNx。合适的反射金属包括Ag和Al。
在一些实施例中，除了DBR之外的光限制层可以在器件中形成。光限制层的示例包括折射率更高或更低的层，它可以调整该结构中光学模式的分布。例如，在激光二极管中，低或高折射率层可以用于形成波导或用于增强波导。在发光二极管中，低或高折射率层可以用于调整被引导的模式的分布，从而增强与诸如表面粗糙度或光子晶体的光提取特征的耦合。在一些实施例中，这些光限制层的厚度为光学波长λ的量级，例如介于0.1λ/n和10λ/n，其中n为光限制层的折射率。
上述半导体结构可以被并入任何合适器件设计，其包括例如图7中说明的薄膜倒装芯片器件以及图8中说明的垂直电流注入器件。图7和8所示半导体结构22生长在如上所述的生长衬底10上，并且可以是或可以包括图1、2、3、4、5、6和9所示并且如上所述的任何半导体结构。来自不同图或来自上述说明书的不同特征可以被组合。
在图7说明的器件中，p接触金属26布置在p型区域上，随后部分的p型区域和有源区域被蚀刻掉以露出n型层用于金属化。p接触26和n接触24在器件的同一侧上。p接触26通过间隙27与n接触24电隔离，该间隙可以填充有诸如电介质的电绝缘材料。如图7中说明，p接触26可以布置在多个n接触区域24之间，不过这不是必须的。在一些实施例中，n接触24和p接触26之一或二者是反射的，并且该器件被安装为使得光通过处于图7所说明取向的器件的顶部被提取。在一些实施例中，接触可以在范围上受限制或者形成为透明的，并且器件可以安装成使得光通过接触形成于其上的表面被提取。半导体结构被附着到载具28。半导体结构22生长于其上的衬底的全部或部分可以被移除，如所说明，或者可以保留为器件的一部分。在一些实施例中，通过移除全部或部分的生长衬底而露出的半导体层被图案化或粗糙化，这可以改善从器件的光提取。
在一些实施例中，可选的弱化区被提供在半导体结构22和生长衬底的界面处或附近，从而促进该界面断裂并且由此使得更容易从生长衬底移除半导体膜。弱化区可以在沉积全部或部分的半导体结构之前或之后形成。通过单独或者与其它离子结合以充分浓度注入H或N之一或多种，使得在应用热时，离子将形成微腔，弱化区由此可以被提供在生长衬底或半导体结构中。例如，H可以利用120keV的加速电压以1017cm-2的剂量被注入。
半导体结构22中的弱化区可以通过下述来提供：首先利用较高摩尔分数的InN(在某一生长温度)并且随后利用较低摩尔分数的InN(择优地在晶格匹配到衬底的组成，在某一更高生长温度)生长最靠近生长衬底的半导体结构22的部分。较高InN含量的半导体层可以在较高生长温度根据其相图转变到甚至更高和更低铟组成的区域中。最高铟组成的区域更多地吸收入射的激光，并且由于空间上变化的铟组成引起的机械应力将在合金膜中形成机械弱化层。
在一些实施例中通过下述形成弱化区：利用足够强度和光子能量的紧密聚焦的脉冲激光束的图案曝光晶片，从而在结晶结构中形成多个微米级晶体缺陷或孔洞。通过跨过晶片光栅扫描一个或多个激光束或者使用衍射光学元件从单个诸如准分子激光器的高功率激光器产生大量光斑，可以产生晶体损伤的图案。激光束可以利用短的亚微秒脉冲而是强烈会聚的，并且会形成高度局域化损伤。
全部或部分的生长衬底通过任何合适的方法被移除。在包括弱化区的结构中，生长衬底可以在弱化区被移除，例如通过加热从而激励上述的被注入层。在一些实施例中，包括注入的H原子的弱化区的结构被加热到600℃的温度(该温度可以更高或更低，取决于注入物质和剂量)，于是H原子集中在微腔内，这致使弱化区机械断裂。提供弱化区从而从半导体结构22移除生长衬底的优点在于，生长衬底的其余部分可以被抛光并且再次用作生长衬底。
移除生长衬底的其它方法包括机械方法，诸如机械研磨；在生长衬底和半导体结构之间应用旋转力；将一个涂覆了粘合剂的塑料膜附着到生长衬底并将第二个涂覆了粘合剂的塑料膜附着到半导体结构，以及将生长衬底和半导体结构扯开；使用锋利刀片断开生长衬底和半导体结构之间的界面；使用声能脉冲或不均匀温度分布断开生长衬底和半导体结构之间的界面；应用在界面平面处被聚焦到小点(<1mm2)的一个或多个激光脉冲，形成发起断裂的冲击波；以及应用跨过半导体和生长衬底的表面法向的温度梯度(例如，较高温度应用到半导体结构的一个面，并且较低温度应用到生长衬底的一个面)，使得在半导体结构/生长衬底界面的平面内热诱导的应力足以致使该界面断裂。
在一些实施例中，生长衬底是透明的，允许生长衬底通过激光剥离从半导体结构22移除，其中在激光剥离中激光束被引导通过生长衬底。首先生长在生长衬底上的III族氮化物材料层吸收该激光并且熔化，从而从生长衬底释放半导体结构22。利用接近生长衬底布置的窄能隙合金半导体的可选层，可以促进激光剥离。该窄能隙层的组成可以被选择为使得它与相邻的半导体层相比吸收更多入射激光，这可以减小所需要的入射通量并且产生遍布半导体结构22的较少的分布式损伤。
在一些实施例中，生长衬底的全部或部分，诸如在激励注入的层从而从半导体结构分离生长衬底之后留下的生长衬底的一部分，通过诸如湿法化学蚀刻的蚀刻而被移除。例如，ScMgAlO4容易受H3PO4和H2O2的含水混合物、H2SO4:H2O2:H2O以及HF的含水混合物侵蚀，如C.D.Brandle等人在Solid-State Electronics, 42, 467(1998)中出版的“Dry and Wet Etching of ScMgAlO4”中所报道，其通过引用结合于此。在一些实施例中，通过使用Cl2和Ar的气体混合物在800瓦的应用功率的反应离子蚀刻，移除全部或部分的生长衬底。
一旦生长衬底被移除，它可以被表面翻修(re-surface)并再次使用。
在图8说明的垂直注入LED中，n接触形成于半导体结构22的一侧上，并且p接触形成于半导体结构的另一侧上。例如，p接触26可以形成于p型区域上并且该器件可以通过p接触26附着到载具28。全部或部分的生长衬底可以被移除并且n接触24可以形成于通过移除全部或部分的衬底而露出的n型区域的表面上。到n接触的电接触可以利用图8中说明的引线结合或者利用金属桥接来制作。
该LED可以与诸如磷光体、量子点或染料的一种或多种波长转换材料组合，从而形成白光或其它颜色的单色光。全部或仅仅部分的由LED发射的光可以被波长转换材料转换。未被转换的由LED发射的光可以是光的最终光谱的一部分，不过它不需要如此。常见组合的示例包括发射蓝色的LED与发射黄色的磷光体组合，发射蓝色的LED与发射绿色和红色的磷光体组合，发射UV的LED与发射蓝色和黄色的磷光体组合，以及发射UV的LED与发射蓝色、绿色和红色的磷光体组合。发射其它颜色光的波长转换材料可以被添加以调节从器件发射的光的光谱。
波长转换元件可以是例如：预制陶瓷磷光体层，其胶粘或结合到LED或者与LED分隔开；或者布置在有机或无机密封剂中的粉末磷光体或量子点，其被模版印刷、丝网印刷、喷射、沉淀、蒸发、溅射或以其它方式配给或沉积在LED上。
示例1
生长在ScAlMgO4衬底上的无Al LED包括：1-6µm厚的掺杂有1x1018至1x1019cm-3 Si的In0.14Ga0.86N基底层12，之后是有源区域16，其包括由垒分离的厚度为2-5nm的In0.15-0.20Ga0.85-0.8N量子阱，垒由厚度为1-6nm的In0.10-0.16Ga0.9-0.84N构成，所有垒和阱在名义上未掺杂。有源区域16之后是2-10nm厚的In0.10-0.16Ga0.9-0.84N帽层34，10-40nm厚的掺杂有1x1020cm-3 Mg的In0.0-0.13Ga1-0.87N电子阻挡层36，以及60-120nm厚的In0.14Ga0.86N p接触层38，其在最初85nm用Mg掺杂到1x1018至1x1019cm-3的浓度，随后在最后1-10nm斜坡变化到5x1019至2x1020cm-3。
示例2
包括填充坑的层的无Al LED生长在ScAlMgO4衬底上。1-6µm厚的In0.14Ga0.86N基底层12掺杂有1x1018至1x1019cm-3的Si，之后是1-20nm厚的由与基底层类似地被掺杂的In0.0-0.13Ga1-0.87N构成的填充坑的层。有源区域16包括：由垒分离的厚度为2-5nm的In0.15-0.20Ga0.85-0.8N量子阱，垒由厚度为1-6nm的In0.10-0.16Ga0.9-0.84N构成，所有垒和阱在名义上未掺杂。有源区域16之后是2-10nm厚的In0.10-0.16Ga0.9-0.84N帽层34，10-40nm的掺杂有1x1020cm-3的Mg的In0.0-0.13Ga1-0.87N电子阻挡层36，以及60-120nm厚的In0.14Ga0.86N p接触层38，其在最初85nm用Mg掺杂到1x1018至1x1019cm-3的浓度，随后在最后1-10nm斜坡变化到5x1019至2x1020cm-3。
示例3
生长在ScAlMgO4衬底上的无Al LED包括：掺杂有1x1018至1x1019cm-3 Si的1-6µm厚的In0.14Ga0.86N基底层12，之后是用Si掺杂至2e18至2e19cm-3的由In0.10-0.16Ga0.9-0.84N构成的分隔。有源区域16包括：由垒分离的厚度为2-5nm的In0.15-0.20Ga0.85-0.8N量子阱，垒由厚度为1-6nm的In0.10-0.16Ga0.9-0.84N构成，所有垒和阱在名义上未掺杂。此堆叠之后是2-10nm厚的In0.10-0.16Ga0.9-0.84N帽层34，掺杂有1x1020cm-3的Mg的10-40nm In0.0-0.13Ga1-0.87N电子阻挡层36，以及60-120nm厚的In0.14Ga0.86N p接触层38，其在最初85nm用Mg掺杂到1x1018至1x1019cm-3的浓度，随后在最后1-10nm斜坡变化到5x1019至2x1020cm-3。
示例4
生长在ScAlMgO4衬底上的无应变LED包括掺杂有1x1018至1x1019cm-3 Si的1-6µm厚的Al0.10In0.16Ga0.74N基底层12，之后是有源区域16，其包括：由垒分离的厚度为2-5nm的In0.14Ga0.86N量子阱，垒由厚度为1-6nm的Al0.05In0.15Ga0.80N构成，所有垒和阱在名义上未掺杂。有源区域16之后是1-10nm厚的Al0.10In0.16Ga0.74N帽层34，掺杂有1x1019至1x1020cm-3的Mg的5-35nm厚的Al0.30In0.20Ga0.50N电子阻挡层36，以及50-150nm厚的Al0.10In0.16Ga0.74N p接触层38，其在最初85nm用Mg掺杂到1x1018至1x1019cm-3的浓度，随后在最后5nm斜坡变化到5x1019至2x1020cm-3。
本发明一些实施例与传统器件(诸如蓝宝石上GaN，SiC上GaN，Si上GaN)相比的优点在于：有机会在晶格匹配到有源区域的衬底上生长，以及使用四元层提供更大带隙的覆层(诸如基底层和p型层)。此外，由于更大的晶格常数，四元化合物可以在更高生长温度生长，从而改善了这些膜的质量，其中这些膜在传统上由于并入外在和内在点缺陷而具有较差质量。除了BAlGaInN，所有层可以具有由BAlGaInNAsPSb构成的任何III-V族材料的合金，从而优化器件的能带结构、形貌和性能。
已经详细地描述了本发明，本领域技术人员将理解，鉴于当前公开内容，可以对本发明进行改动而不背离此处描述的发明构思的精神。因此不旨在将本发明的范围限于所说明和描述的特定实施例。

Claims (18)

1. 一种方法，包括：
生长一种生长在衬底上的III族氮化物结构，该III族氮化物结构包括布置在n型区域和p型区域之间的发光层；
将该III族氮化物结构附着到载具；以及
移除该衬底，其中：
该衬底为RAO3(MO)n，其中R为三价阳离子Sc、In、Y和镧系元素其中之一；A为三价阳离子Fe(III)、Ga和Al其中之一；M为二价阳离子Mg、Mn、Fe(II)、Co、Cu、Zn和Cd其中之一；并且n为≥1的整数；
该衬底具有面内晶格常数a衬底；
该III族氮化物结构中的至少一个III族氮化物层具有体晶格常数a层；以及
[(|a衬底-a层|)/a衬底]*100%不大于1%。
2. 根据权利要求1的方法，其中：
该III族氮化物结构包括一种仅仅包括三元、四元和/或五元III族氮化物层的区域；以及
所述仅仅包括三元、四元和/或五元III族氮化物层的区域厚于2µm。
3. 根据权利要求1的方法，其中该衬底为ScAlMgO4。
4. 根据权利要求1的方法，其中该III族氮化物结构包括晶格匹配到该衬底的至少一个层。
5. 根据权利要求1的方法，其中该III族氮化物结构包括第一层，该第一层直接接触第二层，其中第一层和第二层之间的界面不具有极性电荷。
6. 根据权利要求5的方法，其中该第一层为Al0.06In0.17Ga0.77N并且该第二层为In0.14Ga0.86N。
7. 根据权利要求1的方法，其中生长包括生长布置在该衬底和该发光层之间的基底区域，该基底区域包括接近该衬底的第一层和接近该发光层的第二层，其中第一层的带隙大于第二层。
8. 根据权利要求7的方法，其中：
该衬底为ScAlMgO4；
该第一层为下述的其中之一：In0.14Ga0.86N；以及晶格匹配到衬底的四元AlxInyGa1-x-yN，组成x和y满足关系y=0.136+0.228*x，x+y≤1；以及
该第二层为下述的其中之一：Al0.06In0.17Ga0.77N、Al0.6In0.13Ga0.27N和四元层AlxInyGa1-x-yN，铟组成y在0.14和0.32之间，满足x=2*y-0.28。
9. 根据权利要求1的方法，其中生长包括生长布置在该衬底和该发光层之间的基底区域，该基底区域包括接近该衬底的第一层和接近该发光层的第二层，其中第一层的极化不同于第二层。
10. 根据权利要求9的方法，其中：
该衬底为ScAlMgO4；
该第一层为下述的其中之一：In0.14Ga0.86N；以及晶格匹配到衬底的四元AlxInyGa1-x-yN，组成x和y满足关系y=0.136+0.228*x，x+y≤1；以及
该第二层为下述的其中之一：GaN；InyGa1-yN，y<0.13；Al0.5In0.25Ga0.25N；晶格匹配到衬底的四元AlxInyGa1-x-yN层；和In0.29Al0.71N。
11. 根据权利要求1的方法，其中该n型区域的至少一部分具有缓变的组成。
12. 根据权利要求1的方法，其中：
该发光层为多量子阱发光区域的一部分，该多量子阱发光区域包括至少两个发光层以及布置在该至少两个发光层之间的至少一个垒层；以及
发光层中至少一个的组成以及该至少一个垒层的组成被选择为使得该发光区域中的净应变为零。
13. 根据权利要求1的方法，其中：
该发光层为多量子阱发光区域的一部分，该多量子阱发光区域包括至少两个发光层以及布置在至少两个发光层之间的至少一个垒层；以及
该至少一个垒层的组成下述的其中之一：晶格匹配到衬底的四元层；GaN；以及InyGa1-yN，铟组成介于0和yLEL-0.08，其中yLEL为发光层中至少一个的铟组成。
14. 根据权利要求1的方法，其中该半导体结构还包括分布式布拉格反射器。
15. 根据权利要求13的方法，其中该分布式布拉格反射器包括交替的AlInN和InGaN层。
16. 一种器件，包括：
衬底；以及
生长在该衬底上的III族氮化物结构，该III族氮化物结构包括布置在n型区域和p型区域之间的发光层；其中
该衬底为RAO3(MO)n，其中R为三价阳离子Sc、In、Y和镧系元素其中之一；A为三价阳离子Fe(III)、Ga和Al其中之一；M为二价阳离子Mg、Mn、Fe(II)、Co、Cu、Zn和Cd其中之一；并且n为≥1的整数；
该衬底具有面内晶格常数a衬底；
该III族氮化物结构中的至少一个III族氮化物层具有体晶格常数a层；以及
[(|a衬底-a层|)/a衬底]*100%不大于1%。
17. 根据权利要求16的器件，其中：
该发光层配置成发射峰值波长大于440nm的光；
该III族氮化物结构包括一种仅仅包括三元、四元和/或五元III族氮化物层的区域；以及
所述仅仅包括三元、四元和/或五元III族氮化物层的区域厚于2µm。
18. 根据权利要求17的器件，其中：
仅仅包括三元、四元和/或五元III族氮化物层的区域中每个层的应变定义为[(|a体-a面内|)/a体]*100%，其中a体为具有与每个层相同组成的层在完全弛豫时的晶格常数，以及a面内为器件中所生长的每个层的晶格常数；并且
仅仅包括三元、四元和/或五元III族氮化物层的区域中每个层中的应变小于0.8%。
CN2011800529058A 2010-11-02 2011-10-27 Iii族氮化物发光器件 Pending CN103180973A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40915810P 2010-11-02 2010-11-02
US61/409,158 2010-11-02
PCT/IB2011/054791 WO2012059848A2 (en) 2010-11-02 2011-10-27 Iii-nitride light emitting device

Publications (1)

Publication Number Publication Date
CN103180973A true CN103180973A (zh) 2013-06-26

Family

ID=44936322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800529058A Pending CN103180973A (zh) 2010-11-02 2011-10-27 Iii族氮化物发光器件

Country Status (7)

Country Link
US (1) US10304997B2 (zh)
EP (1) EP2636076A2 (zh)
JP (1) JP2013544436A (zh)
KR (1) KR20130111577A (zh)
CN (1) CN103180973A (zh)
TW (1) TW201230385A (zh)
WO (1) WO2012059848A2 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403859A (zh) * 2016-05-20 2017-11-28 松下电器产业株式会社 Iii族氮化物半导体及其制造方法
CN109659812A (zh) * 2019-01-30 2019-04-19 厦门乾照半导体科技有限公司 一种具有odr的倒装vcsel芯片及其制作方法
CN109830580A (zh) * 2019-01-29 2019-05-31 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN110692171A (zh) * 2017-04-12 2020-01-14 感应光子公司 超小型垂直腔表面发射激光器(vcsel)的发射器结构以及包括该发射器结构的阵列
CN110707194A (zh) * 2018-07-09 2020-01-17 松下电器产业株式会社 Iii族氮化物半导体发光二极管及其制造方法
CN111009707A (zh) * 2019-12-12 2020-04-14 南京邮电大学 一种基于二维光子晶体高q值射频带阻滤波器
JP2020092175A (ja) * 2018-12-06 2020-06-11 学校法人 名城大学 窒化物半導体多層膜反射鏡
CN112204709A (zh) * 2018-05-11 2021-01-08 雷神Bbn技术公司 具有Al1-xScxN和AlyGa1-yN材料的光子器件
CN116364820A (zh) * 2023-05-31 2023-06-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
US12123769B2 (en) 2021-08-26 2024-10-22 Sense Photonics, Inc. Emitter structures for ultra-small vertical cavity surface emitting lasers (VCSELs) and arrays incorporating the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6192378B2 (ja) * 2013-06-18 2017-09-06 学校法人 名城大学 窒化物半導体発光素子
CN103715606A (zh) * 2013-12-18 2014-04-09 武汉华工正源光子技术有限公司 一种调制掺杂型多周期应变补偿量子阱外延生长方法
JP2015119067A (ja) * 2013-12-19 2015-06-25 ソニー株式会社 固体撮像装置、光検出器、および電子機器
JP6319598B2 (ja) * 2016-02-23 2018-05-09 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板およびその製造方法
US9899564B2 (en) 2016-03-23 2018-02-20 Panasonic Intellectual Property Management Co., Ltd. Group III nitride semiconductor and method for producing same
JP6249250B2 (ja) * 2016-03-23 2017-12-20 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
CN107230737B (zh) * 2016-03-25 2019-03-08 松下知识产权经营株式会社 Iii族氮化物基板以及iii族氮化物结晶的制造方法
CN115566122A (zh) * 2016-06-30 2023-01-03 苹果公司 用于减少的非辐射侧壁复合的led结构
JP6633813B2 (ja) * 2017-11-16 2020-01-22 パナソニック株式会社 Ｉｉｉ族窒化物半導体
JP7129633B2 (ja) * 2019-01-10 2022-09-02 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物結晶の製造方法
CN110265875A (zh) * 2019-05-29 2019-09-20 威科赛乐微电子股份有限公司 可发白光的GaN型VCSEL芯片及其制备方法
JP7228793B2 (ja) * 2019-06-07 2023-02-27 パナソニックＩｐマネジメント株式会社 波長変換デバイス
JP7228792B2 (ja) * 2019-06-07 2023-02-27 パナソニックＩｐマネジメント株式会社 波長変換装置
CN110265872A (zh) * 2019-06-18 2019-09-20 威科赛乐微电子股份有限公司 一种底部发射型vcsel芯片及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530267A (en) * 1995-03-14 1996-06-25 At&T Corp. Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
US20030132440A1 (en) * 1997-12-26 2003-07-17 Yasunari Oku Light-emitting device comprising a gallium-nitride-group compound-semiconductor
US20070072324A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc Substrate for growing a III-V light emitting device
US20080035910A1 (en) * 2005-10-18 2008-02-14 Sumitomo Electric Industries, Ltd. Nitride Semiconductor Light-Emitting Device
CN101523603A (zh) * 2006-08-06 2009-09-02 光波光电技术公司 具有一个或多个谐振反射器的ⅲ族氮化物发光器件以及用于该器件的反射工程化生长模板和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173751A (en) 1991-01-21 1992-12-22 Pioneer Electronic Corporation Semiconductor light emitting device
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5652551A (en) * 1996-06-25 1997-07-29 The United States Of America As Represented By The Secretary Of The Army Method for high frequency device operation with high temperature and radiation hard characteristics
WO1999066565A1 (en) * 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
JP3876649B2 (ja) * 2001-06-05 2007-02-07 ソニー株式会社 窒化物半導体レーザ及びその製造方法
US7095052B2 (en) * 2004-10-22 2006-08-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and structure for improved LED light output
JP2007073575A (ja) 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体発光装置
JP2007081180A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2007294878A (ja) 2006-03-31 2007-11-08 Fujifilm Corp 半導体層とその成膜方法、半導体発光素子、及び半導体発光装置
US7915624B2 (en) 2006-08-06 2011-03-29 Lightwave Photonics, Inc. III-nitride light-emitting devices with one or more resonance reflectors and reflective engineered growth templates for such devices, and methods
TWI398020B (zh) * 2008-12-01 2013-06-01 Ind Tech Res Inst 發光裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530267A (en) * 1995-03-14 1996-06-25 At&T Corp. Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
US20030132440A1 (en) * 1997-12-26 2003-07-17 Yasunari Oku Light-emitting device comprising a gallium-nitride-group compound-semiconductor
US20070072324A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc Substrate for growing a III-V light emitting device
US20080035910A1 (en) * 2005-10-18 2008-02-14 Sumitomo Electric Industries, Ltd. Nitride Semiconductor Light-Emitting Device
CN101523603A (zh) * 2006-08-06 2009-09-02 光波光电技术公司 具有一个或多个谐振反射器的ⅲ族氮化物发光器件以及用于该器件的反射工程化生长模板和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
E.S.HEILMAN, C.D.BRANDLE, L. F. SCHNEEMEYER, D. WIESMANN, I.: "ScAlMgO4: an Oxide Substrate for GaN Epitaxy", 《MRS INTERNET JOURNAL OF NITRIDE SEMICONDUCTOR RESEARCH》 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403859A (zh) * 2016-05-20 2017-11-28 松下电器产业株式会社 Iii族氮化物半导体及其制造方法
CN110692171B (zh) * 2017-04-12 2022-07-22 感应光子公司 超小型垂直腔表面发射激光器(vcsel)的发射器结构以及包括该发射器结构的阵列
US11125862B2 (en) 2017-04-12 2021-09-21 Sense Photonics, Inc. Emitter structures for ultra-small vertical cavity surface emitting lasers (VCSELS) and arrays incorporating the same
CN110692171A (zh) * 2017-04-12 2020-01-14 感应光子公司 超小型垂直腔表面发射激光器(vcsel)的发射器结构以及包括该发射器结构的阵列
CN112204709A (zh) * 2018-05-11 2021-01-08 雷神Bbn技术公司 具有Al1-xScxN和AlyGa1-yN材料的光子器件
CN110707194A (zh) * 2018-07-09 2020-01-17 松下电器产业株式会社 Iii族氮化物半导体发光二极管及其制造方法
CN110707194B (zh) * 2018-07-09 2024-06-04 松下控股株式会社 Iii族氮化物半导体发光二极管及其制造方法
JP2020092175A (ja) * 2018-12-06 2020-06-11 学校法人 名城大学 窒化物半導体多層膜反射鏡
JP7109079B2 (ja) 2018-12-06 2022-07-29 学校法人 名城大学 窒化物半導体多層膜反射鏡
CN109830580A (zh) * 2019-01-29 2019-05-31 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN109830580B (zh) * 2019-01-29 2021-10-08 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN109659812A (zh) * 2019-01-30 2019-04-19 厦门乾照半导体科技有限公司 一种具有odr的倒装vcsel芯片及其制作方法
CN111009707A (zh) * 2019-12-12 2020-04-14 南京邮电大学 一种基于二维光子晶体高q值射频带阻滤波器
US12123769B2 (en) 2021-08-26 2024-10-22 Sense Photonics, Inc. Emitter structures for ultra-small vertical cavity surface emitting lasers (VCSELs) and arrays incorporating the same
CN116364820A (zh) * 2023-05-31 2023-06-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116364820B (zh) * 2023-05-31 2023-09-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Also Published As

Publication number Publication date
TW201230385A (en) 2012-07-16
EP2636076A2 (en) 2013-09-11
US20150115299A1 (en) 2015-04-30
KR20130111577A (ko) 2013-10-10
JP2013544436A (ja) 2013-12-12
US10304997B2 (en) 2019-05-28
WO2012059848A3 (en) 2012-06-28
WO2012059848A2 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
CN103180973A (zh) Iii族氮化物发光器件
US9172008B2 (en) Semiconductor light emitting device
US7781791B2 (en) Semiconductor light emitting element
CN102017156B (zh) 电流注入/隧穿发光器件和方法
US9048389B2 (en) Light emitting diode
CN205004348U (zh) 紫外光发光二极管
US8823049B2 (en) Light-emitting diode with current-spreading region
US9130115B2 (en) Light-emitting diode with textured substrate
US20090166668A1 (en) Nitride Semiconductor Light Emitting Device
WO2008121978A1 (en) Dual surface-roughened n-face high-brightness led
US20140183590A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR20080003901A (ko) 질화물 반도체 발광 소자
KR20110052131A (ko) 발광소자 및 그 제조방법
US20150311400A1 (en) Light-emitting device
US8124989B2 (en) Light optoelectronic device and forming method thereof
JP2009129941A (ja) 発光デバイス
US20130207147A1 (en) Uv light emitting diode and method of manufacturing the same
CN102544290B (zh) 氮化物半导体发光二极管元件
US20090008624A1 (en) Optoelectronic device
KR100915502B1 (ko) 표면 플라즈몬을 이용하는 발광 다이오드
US20090008626A1 (en) Optoelectronic device
US20090008625A1 (en) Optoelectronic device
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
KR20200088021A (ko) 마이크로 발광 소자
US9406835B2 (en) Light emitting diode with light emitting layer containing nitrogen and phosphorus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130626