CN109659812A - 一种具有odr的倒装vcsel芯片及其制作方法 - Google Patents
一种具有odr的倒装vcsel芯片及其制作方法 Download PDFInfo
- Publication number
- CN109659812A CN109659812A CN201910093641.9A CN201910093641A CN109659812A CN 109659812 A CN109659812 A CN 109659812A CN 201910093641 A CN201910093641 A CN 201910093641A CN 109659812 A CN109659812 A CN 109659812A
- Authority
- CN
- China
- Prior art keywords
- layer
- dbr
- ohmic contact
- far
- odr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 24
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 230000007704 transition Effects 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000026267 regulation of growth Effects 0.000 claims description 4
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明提供一种具有ODR的倒装VCSEL芯片及其制作方法，芯片包括：导电层；设置于所述导电层上的金属反射层；分别设置于所述金属反射层远离所述导电层一侧的欧姆接触层和绝缘层，所述绝缘层环绕所述欧姆接触层分布；设置于所述欧姆接触层和所述绝缘层远离所述金属反射层一侧的第一DBR层；设置于所述第一DBR层远离所述欧姆接触层和所述绝缘层一侧的有源层；设置于所述有源层远离所述第一DBR层一侧的第二DBR层；以及设置于所述第二DNR层远离所述有源层一侧的电极。本发明通过欧姆接触层限制电流，绝缘层和金属反射层构成ODR结构实现全反射，不受氧化层限制、散热性好，并且制作工艺简单。
Description
技术领域
本发明涉及VCSEL芯片技术领域，更具体地说，尤其涉及一种具有ODR的倒装VCSEL芯片及其制作方法。
背景技术
随着科学技术的不断发展，各种各样的VCSEL芯片已广泛应用于人们的日常生活、工作以及工业中，为人们的生活带来了极大的便利。
垂直腔面发射激光器（Vertical Cavity Surface Emitting Laser，VCSEL）有别于LED（Light Emitting Diode，发光二极管）和LD（Laser Diode，激光二极管）等其他光源，具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉且易集成大面积阵列等优点，广泛应用于光通信、光互连和光存储等领域。
现有的VCSEL芯片通常包括GaAs衬底1’、在GaAs衬底1’上依次设置的N-DPR层2’、有源层3’、氧化层4’、P-DBR层5’和GaAs层6’，如图1所示。传统的制作工艺是一次沉积好外延后进行ICP蚀刻出孔或台阶，然后在孔或台阶内进行氧化。但是该方案受氧化层限制，制作工艺各工序的精度要求很高，良率参差不齐，并且具有散热性差、饱和电流低等缺点。
发明内容
有鉴于此，本发明的目的为：提供一种具有ODR的倒装VCSEL芯片及其制作方法，无需设置氧化层，能够降低制作工艺的难度，并且有效地提高散热性及饱和电流。
为实现上述目的，本发明采用的技术方案为：
一种具有ODR的倒装VCSEL芯片，包括：导电层；设置于所述导电层上的金属反射层；分别设置于所述金属反射层远离所述导电层一侧的欧姆接触层和绝缘层，所述绝缘层环绕所述欧姆接触层分布；设置于所述欧姆接触层和所述绝缘层远离所述金属反射层一侧的第一DBR层；设置于所述第一DBR层远离所述欧姆接触层和所述绝缘层一侧的有源层；设置于所述有源层远离所述第一DBR层一侧的第二DBR层；以及设置于所述第二DNR层远离所述有源层一侧的电极。
可选的，所述导电层的材质包括金属。
可选的，所述导电层的材质包括铜或铜钨合金。
可选的，所述导电层的厚度为100-200um。
可选的，所述第一DBR层为P-DBR层，所述第二DBR层为N-DBR层。
可选的，所述欧姆接触层包括GaAs层。
本发明采用的另一个技术方案为：
一种具有ODR的倒装VCSEL芯片的制作方法，对应上述具有ODR的倒装VCSEL芯片，包括：
提供一衬底；
于所述衬底上从靠近所述衬底至远离所述衬底的方向依次生长第二DBR层、有源层、第一DBR层和欧姆接触层；
蚀刻所述欧姆接触层的外围区域至露出所述第一DBR层；
于所述第一DBR层靠近所述欧姆接触层的一侧环绕所述欧姆接触层沉积绝缘层；
于所述欧姆接触层和所述绝缘层远离所述第一DBR层的一侧覆盖金属反射层；
于所述金属反射层远离所述欧姆接触层和所述绝缘层的一侧设置导电层；
去除所述衬底；
于所述第二DBR层远离所述有源层的一侧设置电极。
可选的，于所述衬底上生长第二DBR层之前，还包括：于所述衬底上生长蚀刻截止层，所述第二DBR层生长于所述蚀刻截止层远离所述衬底的一侧。
可选的，于所述金属反射层远离所述欧姆接触层和所述绝缘层的一侧设置导电层具体包括：于所述金属反射层远离所述欧姆接触层和所述绝缘层的一侧蒸镀一材质为金属的过渡层；于所述过渡层远离所述金属反射层的一侧沉积与所述过渡层材质相同的导电层。
可选的，设置所述导电层之后，对所述导电层进行加压和/或加热。
由上述可知，本发明提供的具有ODR的倒装VCSEL芯片，利用欧姆接触层进行电流限制，从而无需设置氧化层；同时，绝缘层和金属反射层构成ODR（全反射）结构，具有散热作用的第一DBR层中所需的高低折射率材料对数减少，即第一DBR层的厚度减少，并且去除了衬底，从而有效提高了散热性，增大了芯片的饱和电流和大电流下的功率输出。
本发明提供的具有ODR的倒装VCSEL芯片的制作方法，制作工艺简单，通过对欧姆接触层进行蚀刻，只保留中心区域来实现对电流的限制；并设置绝缘层和金属反射层构成ODR结构实现全反射以减少第一DBR层的厚度，以及通过去除衬底，将外延结构转移至导电层，提高芯片的散热性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中VCSEL芯片的结构示意图；
图2为本发明实施例的具有ODR的倒装VCSEL芯片的结构示意图；
图3-图9为本发明实施例的具有ODR的倒装VCSEL芯片的制作方法中各步骤对应的结构示意图。
图标：1’、GaAs衬底；2’、N-DPR层；3’、有源层；4’、氧化层；5’、P-DBR层；6’、GaAs层；1、导电层；2、金属反射层；3、欧姆接触层；4、绝缘层；5、第一DBR层；6、有源层；7、第二DBR层；8、电极；9、衬底；10、蚀刻截止层；11、过渡层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例一
如图2所示为本发明实施例提供的一种具有ODR的倒装VCSEL芯片，包括导电层1、金属反射层2、欧姆接触层3、绝缘层4、第一DBR层5、有源层6、第二DBR层7和电极8，其中有源层6包括但不限于MQW，所述第一DBR层5为P-DBR层，所述第二DBR层7为N-DBR层。
所述金属反射层2设于所述导电层1上；所述欧姆接触层3设于所述金属反射层2远离所述导电层1一侧的中心区域，所述绝缘层4环绕所述欧姆接触层3设于所述金属反射层2远离所述导电层1的一侧；所述第一DBR层5设于所述欧姆接触层3和所述绝缘层4远离所述金属反射层2的一侧；所述有源层6设于所述第一DBR层5远离所述欧姆接触层3和所述绝缘层4的一侧；所述第二DBR层7设于所述有源层6远离所述第一DBR层5的一侧；所述电极8设于所述第二DBR层7离所述有源层6的一侧。
实施例二
本发明的另一实施例提供一种具有ODR的倒装VCSEL芯片，与上述实施例一的区别在于，所述N-DBR层中的高低折射率材料对数为5-20对，优选20对，所述P-DBR层中的高低折射率材料对数为5-18对，优选18对。所述金属反射层为Au层，所述欧姆接触层为GaAs层，所述绝缘层为SiO2层。
从上述描述可知，本实施例的具有ODR的倒装VCSEL芯片，由于只有欧姆接触的GaAs层会导电，电流高密度注入位于金属反射层中心区域的GaAs层，实现对电流的限制。SiO2层和Au层构成ODR结构，实现全反射，从而P-DBR层中的高低折射率材料对数能够减少为5-18对，N-DBR层中的高低折射率材料对数能够减少为5-20对。而传统结构的N-DBR层的高低折射率材料为40对左右，P-DBR层的高低折射率材料为20对左右。同时，由于本发明光是从N-DBR层射出，P-DBR层具有散热作用，因此本发明P-DBR层的厚度远远小于传统结构中用于散热的N-DBR层的厚度，从而在很大程度上提高了芯片的散热性能，进而增大了芯片的饱和电流和大电流下的功率输出。
实施例三
本发明的另一实施例提供一种具有ODR的倒装VCSEL芯片，与上述实施例二的区别在于，所述导电层的材质为铜，该导电层的厚度为100-200um。该厚度设置使得导电层能够作为衬底使用，而铜散热效果非常好，铜材质的导电层作为电极和衬底使用，从而去除了传统结构中的衬底，进一步增大了芯片的饱和电流和大电流下的功率输出。当然，所述导电层的材质并不限于铜，例如还可以是铜钨合金。
实施例四
本发明的另一实施例提供一种具有ODR的倒装VCSEL芯片的制作方法，包括以下步骤：
步骤1：如图3所示，提供一衬底9，在所述衬底9上从靠近所述衬底9至远离所述衬底9的方向依次生长蚀刻截止层10、第二DBR层7、有源层6、第一DBR层5和欧姆接触层3；具体的，所述欧姆接触层3为GaAs层；所述第二DBR层7为N-DBR层，所述N-DBR层中的高低折射率材料对数为5-20对，优选20对；所述第一DBR层5为N-DBR层，所述P-DBR层中的高低折射率材料对数为5-18对，优选18对；这里通过在衬底9上先生长蚀刻截止层10再生长外延结构，使得衬底9能够很好地去除；
步骤2：如图4所示，蚀刻所述欧姆接触层3的外围区域直至所述露出所述第一DBR层5，只留下欧姆接触层3的中心区域；
步骤3：如图5所示，在所述第一DBR层5靠近所述欧姆接触层3的一侧环绕所述欧姆接触层3沉积绝缘层4，具体的，所述绝缘层3为SiO2层；
步骤4：如图6所示，在所述欧姆接触层4和所述绝缘层3远离所述第一DBR层5的一侧沉积金属反射层2，具体的，该金属反射层2为Au层；
步骤5：如图7所示，在金属反射层2远离所述欧姆接触层3和所述绝缘层4的一侧电镀一层材质为铜的导电层1，直至该导电层1的厚度为100-200um，优选为150um；
步骤6：如图8所示，去除所述衬底9，然后除掉蚀刻截止层10，具体的，可使用化学溶液来去除所述衬底9和所述蚀刻截止层10；
步骤7：在所述第二DBR层7远离所述有源层6的一侧制作N型的电极8，制得的芯片结构示意图如图2所示。
从上述描述可知，本实施例的具有ODR的倒装VCSEL芯片的制作方法，通过蚀刻欧姆接触层的外围区域，使得电流集中注入位于金属反射层中心区域的欧姆接触层来实现电流限制，克服了氧化层的限制，降低了工艺难度；DBR层厚度减少以及通过将芯片从原衬底转移至铜质导电层的方式大幅度提高芯片的散热性能，增大芯片的饱和电流和大电流下的功率输出。整个过程操作简单，工艺窗口大。
实施例五
本发明的另一实施例提供一种具有ODR的倒装VCSEL芯片的制作方法，与上述实施例四的区别在于：上述步骤5中，电镀导电层1之前，在金属反射层2远离所述欧姆接触层3和所述绝缘层4的一侧的表面蒸镀一层铜层作为过渡层11，然后再在该过渡层11远离该金属反射层2的一侧电镀厚度为100-200um的铜层作为导电层1。这样先在金属反射层上蒸镀一层导电层的材料，使得后续导电层容易沉积。如图9所示为本实施所述的方法制得的芯片结构示意图，应当理解的是，本文附图中各层的图案仅是为了以示区分，而并非是对本发明材质的限定。
实施例六
本发明的另一实施例提供一种具有ODR的倒装VCSEL芯片的制作方法，与上述实施例五的区别在于：步骤5电镀导电层1之后，步骤6去除衬底9之前，还包括对所述导电层1进行加压和/或加热处理，使得导电层坚固。
需要说明的是，上述各实施例中导电层的材质为铜、金属反射层为Au层、欧姆接触层为GaAs层、绝缘层为SiO2层只是本实施例的优选设置，而并不限于上述设置，例如导电层还可以是Ag层、Al层等。
综上所述，本发明提供的具有ODR的倒装VCSEL芯片及其制作方法，不受氧化层限制，去除了衬底以及DBR层较薄，使得芯片具有散热性能良好、饱和电流高和大电流下的功率输出高的优点。同时降低了芯片的工艺难度和放大了工艺窗口。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种具有ODR的倒装VCSEL芯片，其特征在于，包括：导电层；设置于所述导电层上的金属反射层；分别设置于所述金属反射层远离所述导电层一侧的欧姆接触层和绝缘层，所述绝缘层环绕所述欧姆接触层分布；设置于所述欧姆接触层和所述绝缘层远离所述金属反射层一侧的第一DBR层；设置于所述第一DBR层远离所述欧姆接触层和所述绝缘层一侧的有源层；设置于所述有源层远离所述第一DBR层一侧的第二DBR层；以及设置于所述第二DNR层远离所述有源层一侧的电极。
2.根据权利要求1所述的具有ODR的倒装VCSEL芯片，其特征在于，所述导电层的材质包括金属。
3.根据权利要求2所述的具有ODR的倒装VCSEL芯片，其特征在于，所述导电层的材质包括铜或铜钨合金。
4.根据权利要求1-3任意一项所述的具有ODR的倒装VCSEL芯片，其特征在于，所述导电层的厚度为100-200um。
5.根据权利要求1所述的具有ODR的倒装VCSEL芯片，其特征在于，所述第一DBR层为P-DBR层，所述第二DBR层为N-DBR层。
6.根据权利要求1所述的具有ODR的倒装VCSEL芯片，其特征在于，所述欧姆接触层包括GaAs层。
7.一种具有ODR的倒装VCSEL芯片的制作方法，其特征在于，包括：
提供一衬底；
于所述衬底上从靠近所述衬底至远离所述衬底的方向依次生长第二DBR层、有源层、第一DBR层和欧姆接触层；
蚀刻所述欧姆接触层的外围区域至露出所述第一DBR层；
于所述第一DBR层靠近所述欧姆接触层的一侧环绕所述欧姆接触层沉积绝缘层；
于所述欧姆接触层和所述绝缘层远离所述第一DBR层的一侧覆盖金属反射层；
于所述金属反射层远离所述欧姆接触层和所述绝缘层的一侧设置导电层；
去除所述衬底；
于所述第二DBR层远离所述有源层的一侧设置电极。
8.根据权利要求7所述的具有ODR的倒装VCSEL芯片的制作方法，其特征在于，于所述衬底上生长第二DBR层之前，还包括：于所述衬底上生长蚀刻截止层，所述第二DBR层生长于所述蚀刻截止层远离所述衬底的一侧。
9.根据权利要求8所述的具有ODR的倒装VCSEL芯片的制作方法，其特征在于，于所述金属反射层远离所述欧姆接触层和所述绝缘层的一侧设置导电层具体包括：
于所述金属反射层远离所述欧姆接触层和所述绝缘层的一侧蒸镀一材质为金属的过渡层；
于所述过渡层远离所述金属反射层的一侧沉积与所述过渡层材质相同的导电层。
10.根据权利要求8或9所述的具有ODR的倒装VCSEL芯片的制作方法，其特征在于，设置所述导电层之后，对所述导电层进行加压和/或加热。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910093641.9A CN109659812A (zh) | 2019-01-30 | 2019-01-30 | 一种具有odr的倒装vcsel芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910093641.9A CN109659812A (zh) | 2019-01-30 | 2019-01-30 | 一种具有odr的倒装vcsel芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109659812A true CN109659812A (zh) | 2019-04-19 |
Family
ID=66121842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910093641.9A Pending CN109659812A (zh) | 2019-01-30 | 2019-01-30 | 一种具有odr的倒装vcsel芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109659812A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110233425A (zh) * | 2019-07-17 | 2019-09-13 | 厦门乾照半导体科技有限公司 | 一种vcsel激光器及其制作方法 |
| CN110265872A (zh) * | 2019-06-18 | 2019-09-20 | 威科赛乐微电子股份有限公司 | 一种底部发射型vcsel芯片及其制造方法 |
| CN110265875A (zh) * | 2019-05-29 | 2019-09-20 | 威科赛乐微电子股份有限公司 | 可发白光的GaN型VCSEL芯片及其制备方法 |
| CN110289554A (zh) * | 2019-06-18 | 2019-09-27 | 威科赛乐微电子股份有限公司 | 一种精简外延倒装vcsel芯片及其制造方法 |
| CN113285351A (zh) * | 2021-05-20 | 2021-08-20 | 常州纵慧芯光半导体科技有限公司 | 一种垂直腔面发射激光器及其制造方法与应用 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6549556B1 (en) * | 2000-12-01 | 2003-04-15 | Applied Optoelectronics, Inc. | Vertical-cavity surface-emitting laser with bottom dielectric distributed bragg reflector |
| CN1508915A (zh) * | 2002-12-16 | 2004-06-30 | ��ʿͨ��ʽ���� | 表面发射型半导体激光器及其制造方法 |
| CN2662496Y (zh) * | 2003-09-25 | 2004-12-08 | 洪瑞华 | 垂直共振腔面射型雷射二极管 |
| US20050063437A1 (en) * | 2003-09-22 | 2005-03-24 | Ray-Hua Horng | Vertical-cavity surface emitting laser diode and method for producing the same |
| CN103180973A (zh) * | 2010-11-02 | 2013-06-26 | 皇家飞利浦电子股份有限公司 | Iii族氮化物发光器件 |
| CN106129206A (zh) * | 2016-07-29 | 2016-11-16 | 天津三安光电有限公司 | 具有全镜面结构的发光二极管及其制作方法 |
| CN106169531A (zh) * | 2016-07-15 | 2016-11-30 | 厦门乾照光电股份有限公司 | 一种odr结构的倒装发光二极管及制备方法、倒装高压led |
| CN108808444A (zh) * | 2018-06-19 | 2018-11-13 | 扬州乾照光电有限公司 | 一种倒装vcsel芯片及制作方法 |
| CN209217431U (zh) * | 2019-01-30 | 2019-08-06 | 厦门乾照半导体科技有限公司 | 一种具有odr的倒装vcsel芯片 |
-
2019
- 2019-01-30 CN CN201910093641.9A patent/CN109659812A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6549556B1 (en) * | 2000-12-01 | 2003-04-15 | Applied Optoelectronics, Inc. | Vertical-cavity surface-emitting laser with bottom dielectric distributed bragg reflector |
| CN1508915A (zh) * | 2002-12-16 | 2004-06-30 | ��ʿͨ��ʽ���� | 表面发射型半导体激光器及其制造方法 |
| US20050063437A1 (en) * | 2003-09-22 | 2005-03-24 | Ray-Hua Horng | Vertical-cavity surface emitting laser diode and method for producing the same |
| CN2662496Y (zh) * | 2003-09-25 | 2004-12-08 | 洪瑞华 | 垂直共振腔面射型雷射二极管 |
| CN103180973A (zh) * | 2010-11-02 | 2013-06-26 | 皇家飞利浦电子股份有限公司 | Iii族氮化物发光器件 |
| CN106169531A (zh) * | 2016-07-15 | 2016-11-30 | 厦门乾照光电股份有限公司 | 一种odr结构的倒装发光二极管及制备方法、倒装高压led |
| CN106129206A (zh) * | 2016-07-29 | 2016-11-16 | 天津三安光电有限公司 | 具有全镜面结构的发光二极管及其制作方法 |
| CN108808444A (zh) * | 2018-06-19 | 2018-11-13 | 扬州乾照光电有限公司 | 一种倒装vcsel芯片及制作方法 |
| CN209217431U (zh) * | 2019-01-30 | 2019-08-06 | 厦门乾照半导体科技有限公司 | 一种具有odr的倒装vcsel芯片 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110265875A (zh) * | 2019-05-29 | 2019-09-20 | 威科赛乐微电子股份有限公司 | 可发白光的GaN型VCSEL芯片及其制备方法 |
| CN110265872A (zh) * | 2019-06-18 | 2019-09-20 | 威科赛乐微电子股份有限公司 | 一种底部发射型vcsel芯片及其制造方法 |
| CN110289554A (zh) * | 2019-06-18 | 2019-09-27 | 威科赛乐微电子股份有限公司 | 一种精简外延倒装vcsel芯片及其制造方法 |
| CN110233425A (zh) * | 2019-07-17 | 2019-09-13 | 厦门乾照半导体科技有限公司 | 一种vcsel激光器及其制作方法 |
| CN110233425B (zh) * | 2019-07-17 | 2023-12-15 | 厦门乾照光电股份有限公司 | 一种vcsel激光器及其制作方法 |
| CN113285351A (zh) * | 2021-05-20 | 2021-08-20 | 常州纵慧芯光半导体科技有限公司 | 一种垂直腔面发射激光器及其制造方法与应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109659812A (zh) | 一种具有odr的倒装vcsel芯片及其制作方法 | |
| US20050226299A1 (en) | Vertical-cavity surface emitting laser diode | |
| JP2020529128A (ja) | 単一チップ直列接続ｖｃｓｅｌアレイ | |
| CN1262528A (zh) | 通过去除衬底来制备铟铝镓氮光发射器 | |
| CN110416874B (zh) | 一种小间距垂直腔面发射激光器阵列的制备方法 | |
| CN100502180C (zh) | 非对称金属膜垂直腔面发射激光器和制备方法 | |
| JP6410870B2 (ja) | 発光ダイオード | |
| CN110011181A (zh) | 晶体管垂直腔面发射激光器及其制备方法 | |
| CN109873296A (zh) | 一种垂直腔面发射激光器芯片及制作方法 | |
| CN109888612A (zh) | 电泵浦深紫外AlGaN半导体激光器及其制备方法 | |
| CN113782649A (zh) | 一种倒装led芯片及其制备方法 | |
| CN209217431U (zh) | 一种具有odr的倒装vcsel芯片 | |
| CN104465925B (zh) | 一种led芯片外延层的制作方法及led芯片结构 | |
| CN109216521A (zh) | 一种led芯片的制备方法及led芯片 | |
| CN105529615B (zh) | 一种半导体激光器及其制作方法 | |
| CN112382927A (zh) | 辐射发射器及其制备方法 | |
| CN115764553B (zh) | 一种二维可寻址vcsel及其制备方法 | |
| CN209461483U (zh) | 一种自带反射碗杯的红外led芯片 | |
| JP2022065415A (ja) | 赤外ｌｅｄ素子 | |
| JPH01179374A (ja) | 接合型半導体発光素子 | |
| CN113314945B (zh) | 背面散热的vcsel芯片及其制备方法和应用 | |
| CN109524875A (zh) | 可重构发射器阵列 | |
| CN209608089U (zh) | 晶体管垂直腔面发射激光器 | |
| CN113363805A (zh) | 基于导电氧化物dbr的氮化物垂直腔面发射激光器及制作方法 | |
| CN218732394U (zh) | 双面出光的面射型激光器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |