CN113782649A - 一种倒装led芯片及其制备方法 - Google Patents

一种倒装led芯片及其制备方法 Download PDF

Info

Publication number
CN113782649A
CN113782649A CN202111021595.5A CN202111021595A CN113782649A CN 113782649 A CN113782649 A CN 113782649A CN 202111021595 A CN202111021595 A CN 202111021595A CN 113782649 A CN113782649 A CN 113782649A
Authority
CN
China
Prior art keywords
layer
photoresist
etching
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111021595.5A
Other languages
English (en)
Other versions
CN113782649B (zh
Inventor
范凯平
旷明胜
唐恝
何俊聪
徐亮
易翰翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Nationstar Semiconductor Co Ltd
Original Assignee
Foshan Nationstar Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Nationstar Semiconductor Co Ltd filed Critical Foshan Nationstar Semiconductor Co Ltd
Priority to CN202111021595.5A priority Critical patent/CN113782649B/zh
Publication of CN113782649A publication Critical patent/CN113782649A/zh
Application granted granted Critical
Publication of CN113782649B publication Critical patent/CN113782649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

本发明公开了一种倒装LED芯片的制备方法，其包括：在衬底上形成N‑GaN层、MQW层和P‑GaN层；刻蚀形成贯穿至衬底的第一孔道；以第二光刻胶为掩膜，同时形成电离扩展层和贯穿至N‑GaN层的第二孔道；形成钝化层；以第三光刻胶为掩膜，同时形成侧壁保护结构、反射镜层和金属保护层；形成第一绝缘层；刻蚀形成第三孔道和第四孔道；形成第一电极、第二电极；形成第二绝缘层；在第二绝缘层上形成第一焊盘层和第二焊盘层，研磨减薄后沿第一孔道劈裂，即得到倒装LED芯片成品。实施本发明，可大幅缩短制程工艺时间，提升工艺效率。

Description

一种倒装LED芯片及其制备方法
技术领域
本发明涉及光电子制造技术领域，尤其涉及一种倒装LED芯片及其制备方法。
背景技术
LED作为新一代的固体冷光源，具有低能耗、寿命长、易控制、安全环保等特点，是理想的节能环保产品，适用各种照明场所。传统LED芯片一般为蓝宝石衬底，散热性能较差，容易使发生漏电、光衰严重、电压高等问题，严重影响LED芯片的可靠性能。
倒装LED芯片和传统LED芯片相比，具有发光效率高、电流分布均匀、散热好、电压降低、效率高等优点。倒装LED芯片，主要分为大功率(＞2W)倒装芯片和中小功率(＜2W)倒装芯片。大功率倒装芯片主要采用银镜作为反射镜、金属银导电率高且反射率高(＞95％)，因此主要用于大电流高光效高亮应用市场如车灯和闪光灯等；中小功率倒装芯片，主要采用DBR做反射镜、反射率适中(85％-95％)但不能导电，因此主要用于中小电流但亮度要求不高的应用市场如显示、COB等。大功率倒装LED芯片，目前普遍采用9-10道制程工艺，工艺复杂、产品良率低、产品质量隐患多、封装良率低，工艺道数多、成本高。且封装良率低、产品质量隐患多，严重影响着倒装LED芯片的封装应用。
发明内容
本发明所要解决的技术问题在于，提供一种倒装LED芯片的制备方法，其方法简单，制程道数少，成本低。
本发明还要解决的技术问题在于，提供一种倒装LED芯片。
为了解决上述技术问题，本发明提供了一种倒装LED芯片的制备方法，其包括：
(1)提供衬底，在所述衬底上形成N-GaN层、MQW层和P-GaN层；
(2)采用第一光刻胶为掩膜，刻蚀形成多个第一孔道，刻蚀后去除第一光刻胶；其中，所述第一孔道贯穿至所述衬底；
(3)在所述第一孔道内和所述P-GaN层上形成电流扩展层；
(4)采用第二光刻胶为掩膜，刻蚀去除第一孔道内的电流扩展层和P-GaN层上的预设量的电流扩展层；
(5)采用第二光刻胶为掩膜，刻蚀形成多个第二孔道，刻蚀后去除第二光刻胶；其中，所述第二孔道贯穿至所述N-GaN层；
(6)在所述第一孔道、第二孔道、P-GaN层和电流扩展层上形成钝化层；
(7)采用第三光刻胶为掩膜，刻蚀去除所述电流扩展层上的钝化层；
(8)采用第三光刻胶为掩膜，在所述电流扩展层上形成反射镜层和金属保护层，然后去除所述第三光刻胶；
(9)在所述钝化层和金属保护层上形成第一绝缘层；
(10)采用第四光刻胶为掩膜，刻蚀形成多个第三孔道和第四孔道，刻蚀后去除第四光刻胶；其中，所述第三孔道设于所述金属保护层上并贯穿至所述金属保护层，所述第四孔道设于所述第二孔道内并贯穿至所述N-GaN层；
(11)形成第一电极、第二电极，所述第一电极通过所述第三孔道与所述金属保护层连接，所述第二电极通过所述第四孔道与所述N-GaN层连接；
(12)在所述第一电极、第二电极、第一绝缘层上形成第二绝缘层；
(13)在所述第二绝缘层上形成第一焊盘层和第二焊盘层，所述第一焊盘层与所述第一电极电连接，所述第二焊盘层与所述第二电极电连接；
(14)研磨减薄所述衬底，沿所述第一孔道劈裂，即得到倒装LED芯片成品。
作为上述技术方案的改进，步骤(13)包括：
(13.1)采用第五光刻胶为掩膜，在所述第二绝缘层上形成第五孔道和第六孔道，所述第五孔道贯穿至所述第一电极，所述第六孔道贯穿至所述第二电极；
(13.2)采用第五光刻胶为掩膜，在所述第一电极上形成第一焊盘层，在所述第二电极上形成第二焊盘层；然后去除所述第五光刻胶。
作为上述技术方案的改进，步骤(2)中，所述光刻胶形成掩膜的厚度为8～10μm；所述第一光刻胶的耐热温度＞140℃；
所述刻蚀为ICP刻蚀，刻蚀功率为300～500W。
作为上述技术方案的改进，步骤(3)中，通过磁控溅射法或电子束蒸发法形成所述电流扩展层，所述电流扩展层由ITO、IZO、AZO中的一种或多种制成；
步骤(4)中，所述刻蚀为湿法刻蚀；
步骤(5)中，所述刻蚀为ICP刻蚀。
作为上述技术方案的改进，步骤(6)中，通过磁控溅射法、电子束蒸发法或PECVD形成所述钝化层，所述钝化层由SiO2、SiNx、SiNxOy中的一种或多种制成，所述钝化层的厚度为
Figure BDA0003241642810000031
步骤(7)中，所述第三光刻胶为负性光刻胶，所述刻蚀为湿法刻蚀。
作为上述技术方案的改进，步骤(8)中，通过磁控溅射法或电子束蒸发法形成所述反射镜层和金属保护层；
所述反射镜层由Ag与Ti、W、Al、Ni、Pt中的一种或多种制成；
所述金属保护层由Cr、Al、Ni、Ti、Pt、Au中的一种或多种制成。
作为上述技术方案的改进，步骤(9)中，通过PECVD形成所述第一绝缘层，所述第一绝缘层由SiO2、SiNx、SiNxOy、Ti2O5中的一种或多种制成；
通过电子束蒸发法形成所述第一电极和第二电极；所述第一电极、第二电极由Cr、Al、Ni、Ti、Pt、Au中的一种或几种制成。
作为上述技术方案的改进，步骤(12)中，通过PECVD形成所述第一绝缘层，所述第一绝缘层由SiO2、SiNx、SiNxOy、Ti2O5中的一种或多种制成。
作为上述技术方案的改进，步骤(13.1)中，所述第五光刻胶为负性光刻胶；
步骤(13.2)中，通过电子束蒸发法形成所述第一焊盘层和第二焊盘层；所述第一焊盘层、第二焊盘层由Cr、Ni、Ti、Pt、Au、Sn、AuSn中的一种或几种制成。
相应的，本发明还公开了一种倒装LED芯片，其由上述的制备方法制备而得。
实施本发明，具有如下有益效果：
1.本发明中的倒装LED芯片的制备方法，通过以第二光刻胶为掩膜，同时形成了电流扩展层和贯穿至N-GaN层的第二孔道，这种“二合一”的技术缩短了制程工艺时间，提升了工艺效率。
2.本发明中的倒装LED芯片的制备方法，通过以第三光刻胶为掩膜，在第一孔道、第二孔道的侧壁形成了保护结构、反射镜层和金属保护层，这种“三合一”的技术大幅缩短了制程工艺时间，提升了工艺效率。
附图说明
图1是倒装LED芯片制备方法中步骤S1后LED芯片的结构示意图；
图2是倒装LED芯片制备方法中步骤S2后LED芯片的结构示意图；
图3是倒装LED芯片制备方法中步骤S3后LED芯片的结构示意图；
图4是倒装LED芯片制备方法中步骤S4后LED芯片的结构示意图；
图5是倒装LED芯片制备方法中步骤S5后LED芯片的结构示意图；
图6是倒装LED芯片制备方法中步骤S7后LED芯片的结构示意图；
图7是倒装LED芯片制备方法中步骤S8后LED芯片的结构示意图；
图8是倒装LED芯片制备方法中步骤S10后LED芯片的结构示意图；
图9是倒装LED芯片制备方法中步骤S11后LED芯片的结构示意图；
图10是倒装LED芯片制备方法中步骤S131后LED芯片的结构示意图；
图11是倒装LED芯片制备方法中步骤S132后LED芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。仅此声明，本发明在文中出现或即将出现的上、下、左、右、前、后、内、外等方位用词，仅以本发明的附图为基准，其并不是对本发明的具体限定。
本发明公开了一种倒装LED芯片的制备方法，其包括以下步骤：
S1：提供衬底，在所述衬底上形成N-GaN层、MQW层和P-GaN层；
具体的，采用MOCVD或PECVD在衬底10形成N-GaN层11、MQW层12和P-GaN层13，但不限于此。
S2：采用第一光刻胶为掩膜，刻蚀形成多个第一孔道，刻蚀后去除第一光刻胶；其中，所述第一孔道贯穿至所述衬底
其中，第一孔道14贯穿至衬底10，其暴露出N-GaN层11、MQW层12和P-GaN层13的整个侧壁表面(第一侧壁141)。该工序的刻蚀量大，对于光刻胶的耐热性，以及掩膜的厚度要求较高。具体的，光刻胶为正性光刻胶或负性光刻胶，优选的为正性光刻胶，其耐热温度＞140℃。光刻胶所形成掩膜的厚度为8～10μm，示例性的为8μm、8.5μm、9μm、9.5μm或10μm。
其中，刻蚀为湿法刻蚀或干法刻蚀。优选的为ICP刻蚀，刻蚀功率为300～500W；当刻蚀功率＞500W时，刻蚀速率过快，产生的热量不易快速散开，导致第一光刻胶变性失效、碳化异常，从而粘附在P-GaN层13上，后期无法去除。刻蚀功率＜300W时，虽然ICP刻蚀产生的热量容易快速散开、但ICP刻蚀速率慢、刻蚀时间长、工艺效率低。
S3：在所述第一孔道内和所述P-GaN层上形成电流扩展层；
其中，通过电子束蒸发法或磁控溅射法，在步骤S2得到的衬底表面上整体形成(即第一孔道14内和P-GaN层上)电流扩展层15。电流扩展层15由ITO、IZO、AZO中的一种或多种制成，但不限于此。优选的，电流扩展层15为ITO层。
S4：采用第二光刻胶为掩膜，刻蚀去除第一孔道内的电流扩展层和P-GaN层上的预设量的电流扩展层；
其中，第二光刻胶为正正性光刻胶或负性光刻胶，优选的为正性光刻胶。刻蚀工艺为干法刻蚀或湿法刻蚀。优选的为湿法刻蚀，具体的，采用ITO蚀刻液等化学药液腐蚀，去除第一孔道14内的电流扩展层15和P-GaN层13上的预设量的电流扩展层。其中，P-GaN层13上电流扩展层15的刻蚀去除量为P-GaN层13宽度的1～5％。步骤S4完成后，不去除第二光刻胶所形成的掩膜1，直接进入步骤S5。
S5：采用第二光刻胶为掩膜，刻蚀形成多个第二孔道，刻蚀后去除第二光刻胶；
其中，维持S4中所形成的掩膜1，直接进行第二道刻蚀。刻蚀工艺可为干法刻蚀或湿法刻蚀，优选的为ICP刻蚀。具体的，对未覆盖电流扩展层15的区域(即第二光刻胶形成掩膜的区域)进行刻蚀，形成贯穿至N-GaN层的第二孔道16。第二孔道16的侧壁(第二侧壁161)暴露了P-GaN层13、MQW层12的侧壁以及部分N-GaN层的部分侧壁
步骤S4和S5中，采用第二光刻胶作为掩膜，不仅刻蚀去除了多余的电流扩展层14，而且还刻蚀形成了第二孔道16，这种工艺称为“二合一”技术，这种“二合一”技术，缩短了制程工艺时间，显著提高了工艺效率；同时避免使用很多的物料消耗，降低了工艺成本。
S6：在所述第一孔道、第二孔道、P-GaN层和电流扩展层上形成钝化层；
其中，通过磁控溅射法、电子束蒸发法或PECVD法在步骤S6得到的衬底表面(即第一孔道14内、第二孔道16内、P-GaN层13上和电流扩展层15上)整体上形成钝化层17。其中，第一侧壁141、第二侧壁161上覆盖的钝化层17形成了侧壁保护结构171，其可起到阻挡金属的作用，可防止MQW层12露出导致后续反射镜层18中的Ag迁移到MQW层12而漏电。此外，侧壁保护结构171也可防止后续反射镜层18、金属保护层19形成过程中发生侧向迁移从而横向外扩至P-GaN层13甚至MQW层12，从而导致漏电。
其中，钝化层17由SiO2、SiNx、SiNxOy中的一种或多种制成，其厚度为
Figure BDA0003241642810000061
示例性的为
Figure BDA0003241642810000062
或
Figure BDA0003241642810000063
Figure BDA0003241642810000064
S7：采用第三光刻胶为掩膜，刻蚀去除所述电流扩展层上的钝化层；
其中，第三光刻胶为负性光刻胶。刻蚀为干法刻蚀或湿法刻蚀，但不限于此。优选的，刻蚀为湿法刻蚀，具体的，可通过BOE蚀刻液去除电流扩展层15上的钝化层17。
步骤S7完成后，不去除第三光刻胶形成的掩膜2，直接进入步骤S8。
S8：采用第三光刻胶为掩膜，在所述电流扩展层上形成反射镜层和金属保护层，然后去除所述第三光刻胶；
其中，通过磁控溅射法或电子束蒸发法在电流扩展层15上形成反射镜层18和金属保护层19，但不限于此。反射镜层18由Ag与Ti、W、Al、Ni、Pt中的一种或多种制成。
其中，金属保护层19保护金属反射镜层18不被损伤和氧化，同时起到电流横向扩展的作用，即电流经过金属保护层19时会首先在金属保护层19内部横向扩展到金属保护层19覆盖的所有区域之后再垂直向下扩展到反射镜层18内部进而垂直扩展到反射镜层18下方的电流扩展层15；这样可以弥补反射镜层18在大电流情况下内部横向扩展能力较差的缺点，提高芯片大电流横向扩展的能力，增大电流扩展均匀性。
具体的，金属保护层19由Cr、Al、Ni、Ti、Pt、Au中的一种或多种制成。具体的，金属保护层19为叠层结构，示例性的如AlTi/AlTi/AlTi/……、TiPt/TiPt/TiPt/……等形式，金属叠层结构可以增强金属保护层19的柔韧性、降低金属层整体的内应力，还可提高导电性、降低成本。
步骤S7和S8中，采用第三光刻胶作为掩膜，同时制备了侧壁保护结构171(钝化层17)、反射镜层18和金属保护层19，一步制程工艺完成三种结构膜层的制备，称之为“三合一”技术。这种“三合一”技术，缩短了制程工艺时间，显著提高了工艺效率；同时降低了工艺成本。
S9：在所述钝化层和金属保护层上形成第一绝缘层；
其中，通过PECVD在步骤S8得到的衬底10表面上(即钝化层17和金属保护层19上)形成第一绝缘层20，第一绝缘层20由SiO2、SiNx、SiNxOy、Ti2O5中的一种或多种制成，其形成的第一绝缘层20膜层致密、绝缘性好且透光率高。
S10：采用第四光刻胶为掩膜，刻蚀形成多个第三孔道和第四孔道，刻蚀后去除第四光刻胶；
其中，第四光刻胶可为正性光刻胶或负性光刻胶。刻蚀工艺为湿法刻蚀或干法刻蚀。通过刻蚀在位于金属保护层19上的第一绝缘层20形成一个或多个贯穿至金属保护层19的第三孔道21，在位于第二孔道16内的第一绝缘层20形成一个或多个贯穿至N-GaN层11的第四孔道22。具体的，第三孔道21、第四孔道22的的个数及大小取决于后续电极的电流扩展的实际情况。
S11：形成第一电极、第二电极，所述第一电极通过所述第三孔道与所述金属保护层连接，所述第二电极通过所述第四孔道与所述N-GaN层连接；
其中，通过电子束蒸发法形成第一电极23和第二电极24；第一电极23和第二电极24不连通。
其中，第一电极23由Cr、Al、Ni、Ti、Pt、Au中的一种或几种制成。优选的，第一电极23采用叠层结构，示例性的如AlTi/AlTi/AlTi/……，但不限于此。叠层结构使得电流在叠层金属中横向扩展到整个金属保护层19表面，再经过金属保护层19和电流扩展层15的扩展，提高电流扩展均匀性，提高亮度。
其中，第二电极24由Cr、Al、Ni、Ti、Pt、Au中的一种或几种制成。优选的，第二电极24为由Al层与其他金属层形成的叠层结构，这种叠层结构导电性强，成本低。同时第二电极24中的Al层可与侧壁保护结构171形成ODR结构，将倒装LED表面上无反射镜层18覆盖的区域出射的光反射回去从而从衬底10出光，提高亮度。
S12：在所述第一电极、第二电极、第一绝缘层上形成第二绝缘层；
其中，通过PECVD在步骤S11得到的衬底上(即第一电极23、第二电极224、第一绝缘层20上)形成第二绝缘层25，第二绝缘层25由SiO2、SiNx、SiNxOy、Ti2O5中的一种或多种制成，其形成的第二绝缘层25膜层致密、绝缘性好且透光率高。
S13：在所述第二绝缘层上形成第一焊盘层和第二焊盘层；
具体的，S13包括：
S131：采用第五光刻胶为掩膜，在所述第二绝缘层上形成第五孔道和第六孔道；
其中，第五光刻胶为负性光刻胶，刻蚀工艺为湿法刻蚀或干法刻蚀。通过刻蚀在第二绝缘层25上形成第五孔道26和第六孔道27，第五孔道26贯穿至第一电极23，第六孔道27贯穿至第二电极24。步骤S31后，不去除第五光刻胶形成的掩膜3，直接进入步骤S132。
S132：采用第五光刻胶为掩膜，在所述第一电极上形成第一焊盘层，在所述第二电极上形成第二焊盘层；然后去除所述第五光刻胶。
其中，通过电子束蒸发法形成第一焊盘层28和第二焊盘层29；第一焊盘层28与第一电极23连接，第二焊盘层29与第二电极24连接。第一焊盘层28和第二焊盘层29之间不连通。
其中，第一焊盘层28和第二焊盘层29由Cr、Ni、Ti、Pt、Au、Sn、AuSn中的一种或几种制成。优选的，第一焊盘层28和第二焊盘层29采用叠层结构，示例性的如TiPt/TiPt/TiPt/……，但不限于此。
步骤S131和S132中，采用第五光刻胶作为掩膜，不仅刻蚀形成了第五孔道26、第六孔道27，而且制备了第一焊盘层28和第二焊盘层29，称之为“二合一”技术。这种“二合一”技术，缩短了制程工艺时间，显著提高了工艺效率；同时降低了工艺成本。
S14：研磨减薄所述衬底，沿所述第一孔道劈裂，即得到倒装LED芯片成品。
本发明基于上述方法，集成两种“二合一”技术和一种“三合一”技术，将倒装LED芯片的工艺制程道数9-10道，缩减为6道制程，大幅缩短了制程工艺时间、显著提高了工艺效率，同时减低了物料消耗，大幅降低了工艺成本。此外，本发明中的金属保护层19、第一电极23、第二电极24、第一焊盘层28、第二焊盘层29采用叠层金属结构，不仅提升了电流的扩散均匀性，降低了电压，提升了LED的亮度；而且增强了LED芯片柔韧性、降低LED芯片内应力，提升了生产良率和封装品质。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种倒装LED芯片的制备方法，其特征在于，包括：
(1)提供衬底，在所述衬底上形成N-GaN层、MQW层和P-GaN层；
(2)采用第一光刻胶为掩膜，刻蚀形成多个第一孔道，刻蚀后去除第一光刻胶；其中，所述第一孔道贯穿至所述衬底；
(3)在所述第一孔道内和所述P-GaN层上形成电流扩展层；
(4)采用第二光刻胶为掩膜，刻蚀去除第一孔道内的电流扩展层和P-GaN层上的预设量的电流扩展层；
(5)采用第二光刻胶为掩膜，刻蚀形成多个第二孔道，刻蚀后去除第二光刻胶；其中，所述第二孔道贯穿至所述N-GaN层；
(6)在所述第一孔道、第二孔道、P-GaN层和电流扩展层上形成钝化层；
(7)采用第三光刻胶为掩膜，刻蚀去除所述电流扩展层上的钝化层；
(8)采用第三光刻胶为掩膜，在所述电流扩展层上形成反射镜层和金属保护层，然后去除所述第三光刻胶；
(9)在所述钝化层和金属保护层上形成第一绝缘层；
(10)采用第四光刻胶为掩膜，刻蚀形成多个第三孔道和第四孔道，刻蚀后去除第四光刻胶；其中，所述第三孔道设于所述金属保护层上并贯穿至所述金属保护层，所述第四孔道设于所述第二孔道内并贯穿至所述N-GaN层；
(11)形成第一电极、第二电极，所述第一电极通过所述第三孔道与所述金属保护层连接，所述第二电极通过所述第四孔道与所述N-GaN层连接；
(12)在所述第一电极、第二电极、第一绝缘层上形成第二绝缘层；
(13)在所述第二绝缘层上形成第一焊盘层和第二焊盘层，所述第一焊盘层与所述第一电极电连接，所述第二焊盘层与所述第二电极电连接；
(14)研磨减薄所述衬底，沿所述第一孔道劈裂，即得到倒装LED芯片成品。
2.如权利要求1所述的倒装LED芯片的制备方法，其特征在于，步骤(13)包括：
(13.1)采用第五光刻胶为掩膜，在所述第二绝缘层上形成第五孔道和第六孔道，所述第五孔道贯穿至所述第一电极，所述第六孔道贯穿至所述第二电极；
(13.2)采用第五光刻胶为掩膜，在所述第一电极上形成第一焊盘层，在所述第二电极上形成第二焊盘层；然后去除所述第五光刻胶。
3.如权利要求1所述的倒装LED芯片的制备方法，其特征在于，步骤(2)中，所述光刻胶形成掩膜的厚度为8～10μm；所述第一光刻胶的耐热温度＞140℃；
所述刻蚀为ICP刻蚀，刻蚀功率为300～500W。
4.如权利要求1所述的倒装LED芯片的制备方法，其特征在于，步骤(3)中，通过磁控溅射法或电子束蒸发法形成所述电流扩展层，所述电流扩展层由ITO、IZO、AZO中的一种或多种制成；
步骤(4)中，所述刻蚀为湿法刻蚀；
步骤(5)中，所述刻蚀为ICP刻蚀。
5.如权利要求1所述的倒装LED芯片的制备方法，其特征在于，步骤(6)中，通过磁控溅射法、电子束蒸发法或PECVD形成所述钝化层，所述钝化层由SiO2、SiNx、SiNxOy中的一种或多种制成，所述钝化层的厚度为
Figure FDA0003241642800000021
步骤(7)中，所述第三光刻胶为负性光刻胶，所述刻蚀为湿法刻蚀。
6.如权利要求1所述的倒装LED芯片的制备方法，其特征在于，步骤(8)中，通过磁控溅射法或电子束蒸发法形成所述反射镜层和金属保护层；
所述反射镜层由Ag与Ti、W、Al、Ni、Pt中的一种或多种制成；
所述金属保护层由Cr、Al、Ni、Ti、Pt、Au中的一种或多种制成。
7.如权利要求1所述的倒装LED芯片的制备方法，其特征在于，步骤(9)中，通过PECVD形成所述第一绝缘层，所述第一绝缘层由SiO2、SiNx、SiNxOy、Ti2O5中的一种或多种制成；
步骤(11)中，通过电子束蒸发法形成所述第一电极和第二电极；所述第一电极、第二电极由Cr、Al、Ni、Ti、Pt、Au中的一种或几种制成。
8.如权利要求1所述的倒装LED芯片的制备方法，其特征在于，步骤(12)中，通过PECVD形成所述第一绝缘层，所述第一绝缘层由SiO2、SiNx、SiNxOy、Ti2O5中的一种或多种制成。
9.如权利要求2所述的倒装LED芯片的制备方法，其特征在于，步骤(13.1)中，所述第五光刻胶为负性光刻胶；
步骤(13.2)中，通过电子束蒸发法形成所述第一焊盘层和第二焊盘层；所述第一焊盘层、第二焊盘层由Cr、Ni、Ti、Pt、Au、Sn、AuSn中的一种或几种制成。
10.一种倒装LED芯片，其特征在于，其由如权利要求1～9任一项所述的制备方法制备而得。
CN202111021595.5A 2021-09-01 2021-09-01 一种倒装led芯片及其制备方法 Active CN113782649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111021595.5A CN113782649B (zh) 2021-09-01 2021-09-01 一种倒装led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111021595.5A CN113782649B (zh) 2021-09-01 2021-09-01 一种倒装led芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN113782649A true CN113782649A (zh) 2021-12-10
CN113782649B CN113782649B (zh) 2023-06-02

Family

ID=78840633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111021595.5A Active CN113782649B (zh) 2021-09-01 2021-09-01 一种倒装led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN113782649B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497328A (zh) * 2022-01-28 2022-05-13 普瑞(无锡)研发有限公司 高可靠性发光二极管结构及封装体
CN115188864A (zh) * 2022-07-20 2022-10-14 深圳市思坦科技有限公司 微型led器件制备方法、微型led器件以及显示装置
CN117393680A (zh) * 2023-12-12 2024-01-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106159075A (zh) * 2016-09-05 2016-11-23 江苏新广联半导体有限公司 一种具有低热阻绝缘层结构的倒装led芯片及制作方法
CN107195747A (zh) * 2017-06-01 2017-09-22 华南理工大学 一种微米尺寸倒装led芯片及其制备方法
CN107658372A (zh) * 2017-09-21 2018-02-02 山西飞虹微纳米光电科技有限公司 深刻蚀切割道倒装led芯片及制备方法、led显示装置
CN108389955A (zh) * 2018-02-28 2018-08-10 华南理工大学 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106159075A (zh) * 2016-09-05 2016-11-23 江苏新广联半导体有限公司 一种具有低热阻绝缘层结构的倒装led芯片及制作方法
CN107195747A (zh) * 2017-06-01 2017-09-22 华南理工大学 一种微米尺寸倒装led芯片及其制备方法
CN107658372A (zh) * 2017-09-21 2018-02-02 山西飞虹微纳米光电科技有限公司 深刻蚀切割道倒装led芯片及制备方法、led显示装置
CN108389955A (zh) * 2018-02-28 2018-08-10 华南理工大学 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497328A (zh) * 2022-01-28 2022-05-13 普瑞(无锡)研发有限公司 高可靠性发光二极管结构及封装体
CN115188864A (zh) * 2022-07-20 2022-10-14 深圳市思坦科技有限公司 微型led器件制备方法、微型led器件以及显示装置
CN117393680A (zh) * 2023-12-12 2024-01-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法
CN117393680B (zh) * 2023-12-12 2024-04-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN113782649B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
CN113782649B (zh) 一种倒装led芯片及其制备方法
CN101355118A (zh) 光学复合膜作电极的GaN功率型LED的制备方法
CN105247695A (zh) 半导体发光元件和半导体发光器件
CN106981563B (zh) 一种功率型紫外led器件
CN104409585B (zh) 一种垂直led结构及其制作方法
WO2016169475A1 (zh) 大功率led芯片及其制造方法
CN103094437B (zh) 一种大功率led芯片的制作方法
CN105702820A (zh) 表面覆盖ITO的反极性AlGaInP基LED及其制造方法
CN204441323U (zh) 倒装led芯片
CN109638131B (zh) 一种dbr倒装芯片的制作方法
CN112018223A (zh) 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法
CN110993760A (zh) 具有温度监控的大功率倒装led芯片及制备方法
JP2022516669A (ja) 垂直構造の青光発光ダイオード及びその製造方法
CN104285307A (zh) 高效发光二极管及其制造方法
CN107731975B (zh) 一种纳米管led及其制作方法
CN103715315A (zh) 一种金属反射镜电极高压led芯片的制备方法
CN111312872A (zh) 一种垂直结构led芯片及其制作方法
TW201327914A (zh) 晶圓級發光二極體結構之製造方法
CN107910406A (zh) 薄膜结构的led芯片及其制造方法
CN100431183C (zh) 垂直型发光二极管及其制造方法
CN214313229U (zh) 倒装led芯片
CN114975718A (zh) 一种高稳定性倒装led芯片及其制备方法
CN211017112U (zh) 一种倒装芯片
CN104393138B (zh) 一种具有电极出光的发光二极管
TW201340397A (zh) 發光二極體元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant