CN106159075A - 一种具有低热阻绝缘层结构的倒装led芯片及制作方法 - Google Patents

一种具有低热阻绝缘层结构的倒装led芯片及制作方法 Download PDF

Info

Publication number
CN106159075A
CN106159075A CN201610805357.6A CN201610805357A CN106159075A CN 106159075 A CN106159075 A CN 106159075A CN 201610805357 A CN201610805357 A CN 201610805357A CN 106159075 A CN106159075 A CN 106159075A
Authority
CN
China
Prior art keywords
type gan
gan layer
chip
insulating barrier
thermal resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610805357.6A
Other languages
English (en)
Other versions
CN106159075B (zh
Inventor
黄慧诗
华斌
张秀敏
闫晓密
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU XINGUANGLIAN SEMICONDUCTOR Co.,Ltd.
JIANGSU XINGUANGLIAN TECHNOLOGY Co.,Ltd.
Original Assignee
Jiangsu Xinguanglian Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Xinguanglian Semiconductors Co Ltd filed Critical Jiangsu Xinguanglian Semiconductors Co Ltd
Priority to CN201610805357.6A priority Critical patent/CN106159075B/zh
Publication of CN106159075A publication Critical patent/CN106159075A/zh
Application granted granted Critical
Publication of CN106159075B publication Critical patent/CN106159075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种具有低热阻绝缘层结构的倒装LED芯片及制作方法，方法包括，在蓝宝石衬底上依次生长N型GaN层、量子阱和P型GaN层，完成LED芯片的外延结构；刻蚀掉芯片四周的量子阱和P型GaN层，露出部分N型GaN层；在P型GaN层表面溅射反射层；通过磁控溅射淀积AlN绝缘层；对AlN绝缘层进行刻蚀开孔；在孔内通过电子束蒸发填充金属，得到引出N型GaN层和反射层的焊盘电极；对芯片背面的蓝宝石衬底进行研磨和减薄；本发明通过PVD技术采用磁控溅射工艺制备具有高绝缘性和高热导率的AlN薄膜层，代替常规工艺的SiO2或Si3N4绝缘层，绝缘层热导率由0.1~0.5W/(m·K)提升到150~170W/(m·K)，大幅度降低倒装芯片的系统热阻，同时增加了倒装芯片在大电流下的驱动能力。

Description

一种具有低热阻绝缘层结构的倒装LED芯片及制作方法
技术领域
本发明涉及一种倒装LED芯片及制作方法，尤其是一种具有低热阻绝缘层结构的倒装LED芯片及制作方法，属于芯片制造技术领域。
背景技术
倒装芯片之所以被称为“倒装”是相对于传统的金属线键合连接方式(WireBonding)与植球后的工艺而言的。传统的通过金属线键合与基板连接的晶片电气面朝上，而倒装晶片的电气面朝下，相当于将前者翻转过来，故称其为“倒装芯片”。
倒装LED芯片，通过MOCVD技术在蓝宝石衬底上生长GaN基LED结构层，由P/N结发光区发出的光透过上面的P型区射出。倒装LED芯片因具有热阻小、耐大电流、可靠性好等特点，被公认为是LED下一代技术的发展方向，随着新技术的不断涌现，较早期的倒装芯片结构有很大的变化。因外延结构层生长为垂直式，需要用到较厚的绝缘层，行业内常用的绝缘层材料为：SiO2和Si3N4，其制备工艺简单，绝缘电阻高，但其热导率很低，导致倒装芯片系统热阻无法进一步下降，制约了倒装芯片大电流的驱动能力。
发明内容
本发明的目的在于克服现有技术的缺点，提供一种具有低热阻绝缘层结构的倒装LED芯片及制作方法，该倒装LED芯片通过改进绝缘层的制作工艺和材料，可制备低热导率的LED芯片，增加了倒装芯片在大电流下的驱动能力。
为实现以上技术目的，本发明采用的技术方案是：一种具有低热阻绝缘层结构的倒装LED芯片的制备方法，其特征在于：包括如下步骤：
步骤一. 提供一蓝宝石衬底，在所述蓝宝石衬底上依次生长N型GaN层、量子阱和P型GaN层，完成LED芯片的外延结构；
步骤二. 通过光刻掩膜版的遮挡，刻蚀掉芯片四周的量子阱和P型GaN层，露出部分N型GaN层；
步骤三. 通过光刻掩膜版的遮挡，在露出部分的N型GaN层上电子束蒸镀金属，形成N扩展条的金属层；
步骤三. 在所述P型GaN层表面溅射反射层，所述反射层覆盖所述P型GaN层；
步骤四. 通过磁控溅射淀积AlN绝缘层，所述AlN绝缘层覆盖反射层、N扩展条的金属层、量子阱和P型GaN层；
步骤五. 通过低温光刻工艺和高温刻蚀工艺，对AlN绝缘层进行刻蚀开孔，在芯片两侧形成N扩展条，在芯片中心露出反射层；
步骤六. 通过光刻掩膜版的遮挡，采用ICP刻蚀工艺，对AlN绝缘层进行刻蚀开孔，在N扩展条接触区位置形成N注入孔，在反射层接触区域形成P注入孔；
步骤七. 通过光刻掩膜版的遮挡，在芯片左右区域AlN绝缘层上电子束蒸镀金属，形成焊盘电极，所述焊盘电极覆盖N注入孔和P注入孔区域；
步骤八. 对芯片背面的蓝宝石衬底进行研磨、减薄和切割，完成芯片器件加工制作。
进一步地，所述AlN绝缘层的形成过程是，在高真空腔体内，对Al金属靶材施加50~5000W的DC/RF溅射功率，同时通入高纯度工艺气体Ar和N2，制备具有高绝缘性和高热导率的AlN绝缘层。
进一步地，所述Ar的气体流量为10~200sccm，所述N2的气体流量为5~100sccm。
进一步地，所述AlN绝缘层的电阻率为1013~ 1014Ω∙cm，热导率为150~170w /(m·K)。
进一步地，所述反射层的覆盖面积不超出P型GaN层的覆盖面积。
进一步地，焊盘电极的金属层从下到上依次为Al/Pt/Au/Sn。
进一步地，所述反射层为金属层，所述金属层从下到上依次为Ag/Ti/W。
进一步地，所述步骤八中经过研磨和减薄的芯片厚度为100~200um。
为实现以上技术目的，本发明还提出一种具有低热阻绝缘层结构的倒装LED芯片，包括若干个重复并联的芯片单元体，其特征在于：所述芯片单元体包括蓝宝石衬底，在蓝宝石衬底上覆盖有N型GaN层，芯片单元体中心区域的N型GaN层上从下到上依次覆盖有量子阱、P型GaN层和反射层，芯片单元体两侧区域的N型GaN层上覆盖有N扩展条，AlN绝缘层覆盖在反射层、量子阱、P型GaN层和两侧的N扩展条上，所述反射层的中心区域上设有开孔，在N扩展条和开孔内填充有金属，所述金属的引出端为焊盘电极。
进一步地，所述N扩展条和孔均设在AlN绝缘层内。
从以上描述可以看出，本发明的有益效果在于：针对现有技术存在的缺陷，本发明通过PVD技术采用磁控溅射工艺制备具有高绝缘性和高热导率的AlN薄膜层，代替常规工艺的SiO2或Si3N4绝缘层，绝缘层热导率由0.1~0.5W/(m·K)提升到150~170W/(m·K)，大幅度降低倒装芯片的系统热阻，同时增加了倒装芯片在大电流下的驱动能力。
附图说明
图1为本发明的俯视结构示意图。
图2为本发明图1A-A的剖面结构示意图。
图3为本发明图1B-B的剖面结构示意图。
图4为本发明外延层形成的俯视结构示意图。
图5为本发明N扩展条的金属层形成的俯视结构示意图。
图6为本发明反射层形成的俯视结构示意图。
图7为本发明AlN绝缘层形成的俯视结构示意图。
附图说明：1-AlN绝缘层、2-焊盘电极、3-N扩展条、4-P型GaN层、5-反射层、6-量子阱、7-N型GaN层、8-蓝宝石衬底。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
根据图1所示实施例提供的一种倒装 LED芯片的制备方法的工艺过程的芯片结构示意图，制备方法包括如下步骤：
如图4所示，步骤一. 提供一蓝宝石衬底8，利用CVD技术在所述蓝宝石衬底8上依次生长N型GaN层7、量子阱6和P型GaN层4，完成LED芯片的外延结构，通过改变量子阱6生长过程中的温度及In、Al的组分可以改变发光的波长；步骤二. 利用正性光刻胶掩膜技术，通过光刻掩膜版的遮挡，刻蚀掉芯片两侧的量子阱6和P型GaN层4，露出部分N型GaN层7；
如图5所示，步骤三. 通过光刻掩膜版的遮挡，在露出部分的N型GaN层7上电子束蒸镀金属，形成N扩展条3的金属层；
如图6所示，步骤四. 利用负性光刻胶掩膜技术，通过光刻掩膜版的遮挡，在所述P型GaN层4表面溅射反射层5，所述反射层5覆盖所述P型GaN层4，且反射层5的覆盖面积不超出P型GaN层4的面积，所述反射层5为金属层，所述金属层依次为Ag/Ti/W；
如图7所示，步骤五. 在芯片表面通过磁控溅射淀积AlN绝缘层1，所述AlN绝缘层1覆盖反射层5、N扩展条（3）的金属层、量子阱6和P型GaN层4；所述AlN绝缘层1的形成过程是，在高真空腔体内，对Al金属靶材施加50~5000W的DC/RF溅射功率，同时通入高纯度工艺气体Ar和N2，制备具有高绝缘性和高热导率的AlN绝缘层1；所述Ar的气体流量为10~200sccm，所述N2的气体流量为5~100sccm；所述AlN绝缘层1的电阻率为1013~1014 Ω∙cm，热导率为150~170W/(m·K)，用AlN绝缘层1代替常规工艺的SiO2或Si3O4绝缘层，绝缘层热导率由0.1~0.5W/(m·K)提升到150~170W/(m·K)，大幅度降低倒装芯片的系统热阻；
步骤六. 通过光刻掩膜版的遮挡，采用ICP刻蚀工艺，对AlN绝缘层1进行刻蚀开孔，在N扩展条3接触区位置形成N注入孔，在反射层5接触区域形成P注入孔；
如图1所示，步骤七. 通过光刻掩膜版的遮挡，在芯片左右区域AlN绝缘层1上电子束蒸镀金属，形成焊盘电极2，所述焊盘电极2覆盖N注入孔和P注入孔区域；焊盘电极2的金属层依次为Al/Pt/Au/Sn，其中Sn层厚度不低于3 um；
步骤八. 对芯片背面的蓝宝石衬底8进行研磨、减薄和切割，完成芯片器件加工制作；经过研磨和减薄的芯片厚度为100~200um。
根据图2和图3所示，一种具有低热阻绝缘层结构的倒装LED芯片，包括若干个重复并联的芯片单元体，其特征在于：所述芯片单元体包括蓝宝石衬底8，在蓝宝石衬底8上覆盖有N型GaN层7，芯片单元体中心区域的N型GaN层7上从下到上依次覆盖有量子阱6、P型GaN层4和反射层5，芯片单元体两侧区域的N型GaN层7上覆盖有N扩展条3，AlN绝缘层1覆盖在反射层5、量子阱6、P型GaN层4和两侧的N扩展条3上，所述反射层5的中心区域上设有开孔，在N扩展条3和开孔内填充有金属，所述金属的引出端为焊盘电极2。所述N扩展条3和孔均设在AlN绝缘层1内。
本发明的特点在于，该倒装LED芯片通过改进绝缘层的制作工艺和材料，采用磁控溅射工艺制备AlN绝缘层1，用AlN绝缘层1代替常规工艺的SiO2或Si3O4绝缘层，绝缘层热导率由0.1~0.5W/(m·K)提升到150~170W/(m·K)，大幅度降低了倒装芯片的系统热阻，同时增加了倒装芯片在大电流下的驱动能力。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (10)

1.一种具有低热阻绝缘层结构的倒装LED芯片的制备方法，其特征在于：包括如下步骤：
步骤一. 提供一蓝宝石衬底（8），在所述蓝宝石衬底（8）上依次生长N型GaN层（7）、量子阱（6）和P型GaN层（4），完成LED芯片的外延结构；
步骤二. 通过光刻掩膜版的遮挡，刻蚀芯片两侧的量子阱（6）和P型GaN层（4），露出部分N型GaN层（7）；
步骤三. 通过光刻掩膜版的遮挡，在露出部分的N型GaN层（7）上电子束蒸镀金属，形成N扩展条（3）的金属层；
步骤四. 在所述P型GaN层（4）表面溅射反射层（5），所述反射层（5）覆盖所述P型GaN层（4）；
步骤五. 通过磁控溅射淀积AlN绝缘层（1），所述AlN绝缘层（1）覆盖反射层（5）、N扩展条（3）的金属层、量子阱（6）和P型GaN层（4）；
步骤六. 通过光刻掩膜版的遮挡，采用ICP刻蚀工艺，对AlN绝缘层（1）进行刻蚀开孔，在N扩展条（3）接触区位置形成N注入孔，在反射层（5）接触区域形成P注入孔；
步骤七. 通过光刻掩膜版的遮挡，在芯片左右区域AlN绝缘层（1）上电子束蒸镀金属，形成焊盘电极（2），所述焊盘电极（2）覆盖N注入孔和P注入孔区域；
步骤八. 对芯片背面的蓝宝石衬底（8）进行研磨、减薄和切割，完成芯片器件加工制作。
2.根据权利要求1所述的一种具有低热阻绝缘层结构的倒装LED芯片的制备方法，其特征在于：所述AlN绝缘层（1）的形成过程是，在高真空腔体内，对Al金属靶材施加50~5000W的DC/RF溅射功率，同时通入高纯度工艺气体Ar和N2，制备具有高绝缘性和高热导率的AlN绝缘层（1）。
3.根据权利要求2所述的一种具有低热阻绝缘层结构的倒装LED芯片的制备方法，其特征在于：所述Ar的气体流量为10~200sccm，所述N2的气体流量为5~100sccm。
4.根据权利要求1所述的一种具有低热阻绝缘层结构的倒装LED芯片的制备方法，其特征在于：所述AlN绝缘层（1）的电阻率为1013~ 1014Ω∙cm，热导率为150~170w /(m·K)。
5.根据权利要求8所述的一种具有低热阻绝缘层结构的倒装LED芯片，其特征在于：所述反射层（5）的覆盖面积不超出P型GaN层（4）的覆盖面积。
6.根据权利要求1所述的一种具有低热阻绝缘层结构的倒装LED芯片的制备方法，其特征在于：焊盘电极（2）的金属层从下到上依次为Al/Pt/Au/Sn。
7.根据权利要求1所述的一种具有低热阻绝缘层结构的倒装LED芯片的制备方法，其特征在于：所述反射层（5）为金属层，所述金属层从下到上依次为Ag/Ti/W。
8.根据权利要求1所述的一种具有低热阻绝缘层结构的倒装LED芯片的制备方法，其特征在于：所述步骤八中经过研磨和减薄的芯片厚度为100~200um。
9.一种具有低热阻绝缘层结构的倒装LED芯片，包括若干个重复并联的芯片单元体，其特征在于：所述芯片单元体包括蓝宝石衬底（8），在蓝宝石衬底（8）上覆盖有N型GaN层（7），芯片单元体中心区域的N型GaN层（7）上从下到上依次覆盖有量子阱（6）、P型GaN层（4）和反射层（5），芯片单元体两侧区域的N型GaN层（7）上覆盖有N扩展条（3），AlN绝缘层（1）覆盖在反射层（5）、量子阱（6）、P型GaN层（4）和两侧的N扩展条（3）上，所述反射层（5）的中心区域上设有开孔，在N扩展条（3）和开孔内填充有金属，所述金属的引出端为焊盘电极（2）。
10.根据权利要求7所述的一种具有低热阻绝缘层结构的倒装LED芯片，其特征在于：所述N扩展条（3）和孔均设在AlN绝缘层（1）内。
CN201610805357.6A 2016-09-05 2016-09-05 一种具有低热阻绝缘层结构的倒装led芯片及制作方法 Active CN106159075B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610805357.6A CN106159075B (zh) 2016-09-05 2016-09-05 一种具有低热阻绝缘层结构的倒装led芯片及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610805357.6A CN106159075B (zh) 2016-09-05 2016-09-05 一种具有低热阻绝缘层结构的倒装led芯片及制作方法

Publications (2)

Publication Number Publication Date
CN106159075A true CN106159075A (zh) 2016-11-23
CN106159075B CN106159075B (zh) 2018-11-27

Family

ID=57340751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610805357.6A Active CN106159075B (zh) 2016-09-05 2016-09-05 一种具有低热阻绝缘层结构的倒装led芯片及制作方法

Country Status (1)

Country Link
CN (1) CN106159075B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346405A (zh) * 2018-11-23 2019-02-15 江苏新广联半导体有限公司 一种GaN基SBD倒装芯片的制备方法
CN113782649A (zh) * 2021-09-01 2021-12-10 佛山市国星半导体技术有限公司 一种倒装led芯片及其制备方法
WO2022262166A1 (zh) * 2021-06-18 2022-12-22 聚灿光电科技（宿迁）有限公司 一种微 led 及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218878A (ja) * 2007-02-09 2008-09-18 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
CN101281944A (zh) * 2008-04-30 2008-10-08 苏州纳米技术与纳米仿生研究所 大功率led多层梯度材料散热通道的构造方法
CN203521451U (zh) * 2013-09-05 2014-04-02 深圳市智讯达光电科技有限公司 一种倒装led芯片的焊接保护结构及倒装led芯片
CN104300069A (zh) * 2014-08-25 2015-01-21 大连德豪光电科技有限公司 高压led芯片及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218878A (ja) * 2007-02-09 2008-09-18 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
CN101281944A (zh) * 2008-04-30 2008-10-08 苏州纳米技术与纳米仿生研究所 大功率led多层梯度材料散热通道的构造方法
CN203521451U (zh) * 2013-09-05 2014-04-02 深圳市智讯达光电科技有限公司 一种倒装led芯片的焊接保护结构及倒装led芯片
CN104300069A (zh) * 2014-08-25 2015-01-21 大连德豪光电科技有限公司 高压led芯片及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346405A (zh) * 2018-11-23 2019-02-15 江苏新广联半导体有限公司 一种GaN基SBD倒装芯片的制备方法
CN109346405B (zh) * 2018-11-23 2021-12-03 江苏新广联科技股份有限公司 一种GaN基SBD倒装芯片的制备方法
WO2022262166A1 (zh) * 2021-06-18 2022-12-22 聚灿光电科技（宿迁）有限公司 一种微 led 及其制备方法
CN113782649A (zh) * 2021-09-01 2021-12-10 佛山市国星半导体技术有限公司 一种倒装led芯片及其制备方法
CN113782649B (zh) * 2021-09-01 2023-06-02 佛山市国星半导体技术有限公司 一种倒装led芯片及其制备方法

Also Published As

Publication number Publication date
CN106159075B (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
US10672952B2 (en) Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
CN107275456B (zh) 用于表面贴装技术的发光二极管模块及其制备方法
CN103682004B (zh) 一种改善出光率的发光二极管倒装芯片及其制备方法
JP4043461B2 (ja) フリップチップ用窒化物半導体発光素子
CN103117334B (zh) 一种垂直结构GaN基发光二极管芯片及其制作方法
CN107863434A (zh) 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法
TW201427075A (zh) 具有優異電流分佈效果之發光裝置及其製造方法
CN108198926A (zh) 一种薄膜型AlGaInP发光二极管芯片及其制备方法
CN101840967A (zh) 铟镓铝氮半导体发光器件及其制备方法
US20230253528A1 (en) Solid state lighting devices with improved current spreading and light extraction and associated methods
CN105742450B (zh) 可照射出特定平面几何图形光斑led芯片的制备方法及结构
CN102332521A (zh) 具有点状分布n电极的氮化镓基发光二极管及其制备方法
US9466760B2 (en) Horizontal power LED device and method for manufacturing same
CN106159075A (zh) 一种具有低热阻绝缘层结构的倒装led芯片及制作方法
TWI336960B (en) Optoelectronic semiconductor chip and a method of manufacturing the same
WO2006001462A1 (en) Reflective positive electrode and gallium nitride-based compound semiconductor light-emitting device using the same
CN101929610A (zh) 一种大功率正装led芯片结构
JP2748818B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR101841631B1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
CN106463596A (zh) 发光器件的成形方法
CN204144301U (zh) 一种垂直结构发光二极管
JP2012529170A (ja) 発光半導体装置及び製造方法
CN106252477A (zh) 一种复合全反射镜的倒装led芯片结构及制作方法
CN109768137A (zh) 垂直结构led芯片及其制备方法
CN114464710A (zh) 一种led芯片及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200820

Address after: 214192 No. 18, unity North Road, Xishan Economic Development Zone, Jiangsu, Wuxi

Co-patentee after: JIANGSU XINGUANGLIAN SEMICONDUCTOR Co.,Ltd.

Patentee after: JIANGSU XINGUANGLIAN TECHNOLOGY Co.,Ltd.

Address before: 214192 No. 18, unity North Road, Xishan Economic Development Zone, Jiangsu, Wuxi

Patentee before: JIANGSU XINGUANGLIAN SEMICONDUCTOR Co.,Ltd.