CN114464710A - 一种led芯片及其制备方法 - Google Patents

一种led芯片及其制备方法 Download PDF

Info

Publication number
CN114464710A
CN114464710A CN202111617709.2A CN202111617709A CN114464710A CN 114464710 A CN114464710 A CN 114464710A CN 202111617709 A CN202111617709 A CN 202111617709A CN 114464710 A CN114464710 A CN 114464710A
Authority
CN
China
Prior art keywords
layer
metal
dielectric layer
dielectric
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111617709.2A
Other languages
English (en)
Other versions
CN114464710B (zh
Inventor
田文
赵进超
沈侠强
李士涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Original Assignee
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Silan Advanced Compound Semiconductor Co Ltd filed Critical Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority to CN202111617709.2A priority Critical patent/CN114464710B/zh
Publication of CN114464710A publication Critical patent/CN114464710A/zh
Application granted granted Critical
Publication of CN114464710B publication Critical patent/CN114464710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

公开了一种LED芯片及其制备方法，包括：外延层，所述外延层包括第一半导体层，位于所述第一半导体层上的多量子阱层和位于所述多量子阱层上的第二半导体层；位于所述第二半导体层上的全方向反射镜；与所述第一半导体层电连接的第一电极；以及与所述第二半导体层电连接的第二电极；所述全方向反射镜依次包括透明导电层、第一介质层、透明阻挡层以及金属反射层；其中，还包括第二介质层，所述第二介质层位于所述第一介质层和部分所述透明阻挡层上，所述第二介质层中具有开口，所述金属反射层位于所述第二介质层的开口内。本发明实施例的LED芯片及其制备方法，显著改善金属反射镜剥离和金属反射镜边缘翘起的问题，提高良率和可靠性。

Description

一种LED芯片及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种LED芯片及其制备方法。
背景技术
LED芯片有正装、垂直和倒装三种结构。垂直LED芯片的两个电极分别在LED芯片外延层的两侧，相较于正装LED芯片，这种结构使得电流分布均匀，减少了电流拥挤，并且电流几乎全部垂直流过LED芯片的有源层，增加有源层的利用效率，从而能显著提高发光效率。
倒装LED芯片的出光面与电极面是方向相反的两个面，避免了电极对LED芯片出光的影响，即在LED芯片面积确定的情况下，与正装LED芯片相比，倒装LED芯片的出光面积更大。另外，蓝宝石衬底作为出光面，倒装LED芯片产生的热量直接经过高导热率的电极通过封装基板导出，热阻较低这在一定程度上缓解了LED芯片的散热问题。
无论是垂直LED芯片还是倒装LED芯片，为提高LED芯片的亮度，均需要在LED芯片的出光面的背面覆盖反射镜。反射镜包括分布式布拉格反射镜(Distributed BraggReflection，DBR)、金属反射镜、全方向反射镜(Omni-Directional Reflector，ODR)等，其中，DBR反射镜反射率高、但散热性较差，且随着入射角度变大，反射率大幅度降低；金属反射镜散热性好，但反射率较低，且覆盖面积较小，导致LED芯片的亮度低。相对于DBR反射镜和金属反射镜而言，全方向反射镜能提升对大角度入射光的反射，同时兼具良好的散热性和更高的亮度，近年来在植物照明和大功率照明领域应用非常广泛。
但是，全方向反射镜在制备过程中，反射镜剥离(peeling)和反射镜边缘翘起成为影响良率和可靠性的最主要问题。
发明内容
鉴于上述问题，本发明的目的在于提供一种LED芯片及其制备方法，显著改善金属反射镜剥离(peeling)和金属反射镜边缘翘起的问题，提高良率和可靠性。
本发明的第一方面提供一种LED芯片，包括：
外延层，所述外延层包括第一半导体层，位于所述第一半导体层上的多量子阱层和位于所述多量子阱层上的第二半导体层；
位于所述第二半导体层上的全方向反射镜；
与所述第一半导体层电连接的第一电极；以及
与所述第二半导体层电连接的第二电极；
所述全方向反射镜依次包括透明导电层、第一介质层、透明阻挡层以及金属反射层；
其中，还包括第二介质层，所述第二介质层位于所述第一介质层和部分所述透明阻挡层上，所述第二介质层中具有开口，所述金属反射层位于所述第二介质层的开口内。
优选地，所述透明阻挡层为锡掺杂氧化铟或铝掺杂氧化锌。
优选地，所述透明阻挡层的厚度为1nm～20nm。
优选地，所述第二介质层的开口具有倾斜的侧壁，所述开口的侧壁倾斜的角度为20°～55°。
优选地，所述第二介质层的开口侧壁与所述金属反射层的侧壁之间具有间隙。
优选地，所述第二介质层的侧壁与所述金属反射层的侧壁之间的距离为0.5μm～1μm。
优选地，所述金属反射层厚度小于或等于第二介质层的厚度。
优选地，所述第二介质层的厚度为450～600nm。
优选地，所述第一介质层中具有多个第一通孔，所述透明阻挡层填充所述第一通孔，经由所述第一通孔与所述透明导电层接触。
优选地，所述第一介质层为单层的绝缘层。
优选地，所述第一介质层为氧化硅层、氮化硅层、氧化铝层中的一种。
优选地，所述第一介质层为多层绝缘层的叠层。
优选地，所述第一介质层为氧化硅层和DBR层的叠层、氧化硅层和氮化硅层的叠层、氧化硅层和氧化铝层的叠层中的一种。
优选地，所述LED芯片为倒装芯片时，所述外延层位于衬底上，所述外延层中具有阵列排布的凹槽，所述凹槽贯穿所述第二半导体层和量子阱层并露出所述第一半导体层的表面。
优选地，所述透明导电层位于所述第二半导体层的表面，覆盖部分第二半导体层的表面；
所述第一介质层位于所述透明导电层上，覆盖所述第二半导体层、所述透明导电层、所述凹槽的侧壁及部分底壁；
所述透明阻挡层位于部分所述第一介质层上；
所述第二介质层位于所述第一介质层和部分所述透明阻挡层上，至少覆盖暴露的所述第一介质层的表面以及凹槽侧壁的所述第一介质层。
优选地，所述LED芯片还包括：
金属阻挡层，位于所述金属反射层上；
绝缘层，位于所述金属阻挡层上，所述绝缘层中具有第二通孔和第三通孔；
第一金属连接层，位于所述绝缘层上，经由暴露所述第一半导体层的第二通孔与所述第一半导体层电连接；以及
第二金属连接层，经由暴露所述金属反射层的第三通孔与所述金属阻挡层连接；
所述第一电极与所述第一金属连接层电连接，所述第二电极与所述第二金属连接层电连接。
优选地，所述LED芯片为垂直芯片时，所述LED芯片还包括：
位于所述金属反射层上的金属阻挡层；
位于所述金属阻挡层上的键合金属层；以及
位于所述键合金属层上的键合衬底；
所述第一半导体层位于所述第一电极上，所述第二电极位于所述键合衬底上。
本发明的第二方面提供一种LED芯片的制备方法，所述方法包括：
在衬底上形成外延层，形成所述外延层包括依次形成第一半导体层、多量子阱层以及第二半导体层；
在第二半导体层上形成全方向反射镜；
形成与所述第一半导体层电连接的第一电极；以及
形成与所述第二半导体层电连接的第二电极；
其中，形成所述反射镜的方法包括：
在第二半导体层上形成透明导电层；
在透明导电层上形成第一介质层；
在第一介质层上形成透明阻挡层；
在透明阻挡层上形成具有开口的第二介质层；以及
在透明阻挡层上形成金属反射层，金属反射层位于所述第二介质层的开口内。
优选地，所述透明阻挡层为锡掺杂三氧化铟或铝掺杂氧化锌。
优选地，所述透明阻挡层的厚度为1nm～20nm。
优选地，在透明阻挡层上形成具有开口的第二介质层的方法包括：
在透明阻挡层上形成第二介质层；
在第二介质层的表面形成抗蚀剂层；
采用光刻工艺图案化抗蚀剂层以形成第二抗蚀剂掩模；以及
经由第二抗蚀剂掩模刻蚀第二介质层以形成开口。
优选地，通过控制腐蚀时间，对第二介质层过腐蚀，使第二介质层的侧壁形成相对于所述第二抗蚀剂掩模的侧壁内凹的形貌。
优选地，第二介质层的下表面处的侧壁相对于所述第二抗蚀剂掩模的侧壁内凹的距离为1μm～3μm。
优选地，采用BOE溶液对所述第二介质层进行腐蚀。
优选地，所述第二介质层的开口具有倾斜的侧壁，所述开口的侧壁倾斜的角度为20～55°。
优选地，所述第二介质层的开口侧壁与所述金属反射层的侧壁之间具有间隙。
优选地，所述第二介质层的侧壁与所述金属反射层的侧壁之间的距离为0.5μm～1μm。
优选地，所述金属反射层厚度小于或等于第二介质层的厚度。
优选地，所述第二介质层的厚度为450～600nm。
优选地，在透明导电层上形成第一介质层的方法包括：
在透明导电层上形成第一介质层；
在所述第一介质层的表面形成抗蚀剂层；
采用光刻工艺图案化抗蚀剂层以形成抗蚀剂掩模；
经由抗蚀剂掩模湿法刻蚀第一介质层，以形成第一通孔并暴露出部分所述透明导电层的表面。
优选地，所述第一介质层为单层的绝缘层。
优选地，所述第一介质层为氧化硅层、氮化硅层、氧化铝层中的一种。
优选地，所述第一介质层为多层绝缘层的叠层。
优选地，所述第一介质层为氧化硅层和DBR层的叠层、氧化硅层和氮化硅层的叠层、氧化硅层和氧化铝层的叠层中的一种。
优选地，所述LED芯片为倒装芯片时，还包括在所述外延层中形成具有阵列排布的凹槽，所述凹槽贯穿所述第二半导体层和量子阱层并露出所述第一半导体层的表面。
优选地，还包括在所述第二半导体层的表面形成所述透明导电层，所述透明导电层覆盖部分第二半导体层的表面；
在所述透明导电层上形成所述第一介质层，所述第一介质层覆盖所述第二半导体层、所述透明导电层、所述凹槽的侧壁及底壁，刻蚀所述第一介质层以形成暴露部分所述透明导电层的第一通孔；
在所述第一介质层上形成所述透明阻挡层，所述透明阻挡层填充所述第一通孔，经由所述第一通孔与所述透明导电层接触；
在所述第一介质层和所述透明阻挡层上形成所述第二介质层，在所述第二介质层中形成开口以暴露部分所述透明阻挡层，所述第二介质层至少覆盖暴露的所述第一介质层的表面以及凹槽侧壁和底壁的所述第一介质层。
优选地，还包括：
在金属反射层上形成金属阻挡层；
在金属阻挡层上形成绝缘层；以及
刻蚀绝缘层形成第二通孔和第三通孔，所述第二通孔贯穿所述凹槽中的所述绝缘层、所述第二介质层和所述第一介质层并暴露出所述第一半导体层的表面，所述第三通孔贯穿所述绝缘层并暴露出所述金属阻挡的表面；
在绝缘层上形成彼此分离的第一金属连接层和第二金属连接层；
所述第一金属连接层经由所述第二通孔与所述第一半导体层电连接；所述第二金属连接层经由所述第三通孔与所述金属阻挡层电连接；
所述第一电极与所述第一金属连接层电连接，所述第二电极与所述第二金属连接层电连接。
优选地，所述LED芯片为垂直芯片时，还包括：
在所述金属反射层上形成金属阻挡层；
在所述金属阻挡层上形成键合金属层；
将键合衬底与所述键合金属层键合；
剥离所述衬底以暴露出所述第一半导体层的表面；
在所述第一半导体层上形成所述第一电极以及在所述键合衬底上形成所述第二电极。
本发明实施例的LED芯片及其制备方法，在第一介质层和部分透明阻挡层上覆盖第二介质层，第二介质层的侧壁与金属反射层的侧壁之间具有间隙，以在形成所述金属反射层的过程中，提供较大的延展空间，防止在形成所述金属反射层的过程中，所述金属反射层由于延展空间不足，在所述第二介质层的开口侧壁处堆积，进而导致所述金属反射层边缘翘起。
进一步地，相对于通过形成抗蚀剂掩模的底切结构来避免金属反射层的边缘翘起，本实施例通过控制第二介质层相对于抗蚀剂掩模的侧面腐蚀量以形成内凹的形貌，为金属反射层留出均匀、稳定且宽容度较大的延展空间，防止所述金属反射层边缘翘起。
进一步地，通过控制第二介质层的腐蚀速率实现对第二介质层的腐蚀量的稳定控制，同一晶圆的不同位置以及不同晶圆之间的第二介质层的腐蚀量均稳定可控，有助于提高产品的可靠性和一致性。
进一步地，在金属反射层和第一介质层之间加入一层透明阻挡层，增加金属反射镜与第一介质层之间的粘附力，防止金属反射层剥离。
进一步地，由于增设了透明阻挡层，能够防止第二介质层腐蚀时，腐蚀液对透明阻挡层下方的第一介质层的损伤，进而使得第一介质层可以设置为多层绝缘层的叠层，能提高所述LED芯片的反射率，进一步提高所述LED芯片的亮度。
进一步地，本发明实施例的制备方法简单、成本低、工艺稳定，同一晶圆内的LED芯片及不同晶圆间的LED芯片的结构波动性小、一致性高，进而可以提高产品的稳定性、可靠性和良率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了本发明第一实施例的LED芯片的截面图；
图2a至图2i示出了本发明第一实施例的LED芯片的制造方法中部分阶段的截面示意图；
图3示出了本发明第二实施例的LED芯片的截面图；
图4a至图4g示出了本发明第二实施例的LED芯片的制造方法中部分阶段的截面示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
本发明可以各种形式呈现，以下将描述其中一些示例。
图1示出了本发明第一实施例的LED芯片的截面图；如图1和图2所示，所述LED芯片100为倒装LED芯片，所述LED芯片100包括：衬底110、外延层120、全方向反射镜130、第二介质层134、金属阻挡层140、绝缘层150、第一金属连接层160、第二金属连接层170、第一电极以及第二电极。
所述衬底110为异质衬底，例如为Ga2O3(氧化镓)、蓝宝石、ZnO(氧化锌)、LiGaO2(镓酸锂)单晶衬底。在一个具体的实施例中，所述衬底110例如为高透光的蓝宝石衬底。
所述外延层120位于所述衬底110上，所述外延层120包括由下向上依次设置的第一半导体层121、量子阱层122和第二半导体层123。所述外延层120中具有阵列排布的凹槽，所述凹槽贯穿所述第二半导体层123和量子阱层122并露出所述第一半导体层121的表面。所述凹槽周期性均匀排列。
所述外延层120的材料选自AlN、GaN、AlGaN、InGaN、AlInGaN中的任意一种或几种的结合。在一个具体的实施例中。所述第一半导体层121的材料例如为N-GaN(N型氮化镓)，所述量子阱层122构造为多周期量子阱层，材料例如为AlN、GaN、AlGaN、InGaN、AlInGaN中的任意一种或几种的结合，所述第二半导体层123的材料例如为P-GaN(P型氮化镓)。
所述全方向反射镜130包括：透明导电层131、第一介质层132、透明阻挡层133以及金属反射层135。
具体地，所述透明导电层131位于所述外延层120的表面，具体位于所述第二半导体层123的表面，覆盖部分第二半导体层123的表面。所述第一介质层132位于所述透明导电层131上，覆盖所述第二半导体层123、所述透明导电层131、所述凹槽的侧壁及底壁，位于所述透明导电层131上方的第一介质层132中具有多个阵列排布第一通孔1321以露出所述透明导电层131的表面，位于所述凹槽的底壁的所述第一介质层132中具有第二通孔124以暴露出所述第一半导体层121的至少部分表面。所述透明阻挡层133位于所述第一介质层132上，覆盖部分所述第一介质层132并填充所述第一通孔1321，经由所述第一通孔1321与透明导电层131的表面接触。所述第二介质层134位于所述第一介质层132和部分所述透明阻挡层133上，至少覆盖暴露的所述第一介质层132的表面以及凹槽侧壁的所述第一介质层132，所述第二介质层134中具有开口，所述开口暴露出部分所述透明阻挡层133的表面。所述第二介质层134的开口的侧壁为倾斜侧壁。所述金属反射层135位于所述第二介质层134的开口暴露出的所述透明阻挡层133的表面，所述第二介质层134围绕所述金属反射层135，且所述第二介质层134的开口侧壁不与所述金属反射层135的侧壁接触，即所述第二介质层134的开口侧壁与所述金属反射层135的侧壁之间具有间隙。
在优选地实施例中，所述第二介质层134的开口的侧壁的倾斜角度为20-55°。
所述透明导电层131例如为ITO(锡掺杂氧化铟)、AZO(铝掺杂氧化锌)等；所述第一介质层132为单层的绝缘层或者多层绝缘层的叠层，单层的第一介质层132例如为SiO2(氧化硅)层、Si3N4(氮化硅)层、Al2O3(氧化铝)层等，多层绝缘层的第一介质层132例如为SiO2(氧化硅)层和DBR层的叠层、SiO2(氧化硅)层和Si3N4(氮化硅)层的叠层、SiO2(氧化硅)层和Al2O3(氧化铝)层的叠层等；所述透明阻挡层133采用透明的导电材料，例如为ITO(锡掺杂氧化铟)、AZO(铝掺杂氧化锌)等；所述第二介质层134采用绝缘材料，例如为SiO2或Si3N4等；所述金属反射层135的材料例如为Ag(银)、Al(铝)、Au(金)、Ti(钛)、Ni(镍)、TiW(钨化钛)中的一种或几种金属的叠层。
所述透明导电层131、第一介质层132、透明阻挡层133以及金属反射层135组成全方向反射镜130(ODR)，其中，所述透明阻挡层133用于增强金属反射层135和第一介质层132之间的粘附力，防止金属反射层135剥离(peeling)；所述第二介质层134的开口侧壁与所述金属反射层135的侧壁之间具有间隙，以在形成所述金属反射层135的过程中，提供均匀、稳定且宽容度较大的延展空间，防止在形成所述金属反射层135的过程中，所述金属反射层135由于延展空间不足，在所述第二介质层134的开口侧壁处堆积，进而导致所述金属反射层135的边缘翘起。
所述金属阻挡层140位于所述金属反射层135上，覆盖全部的金属反射层135、以及至少部分所述第二介质层134，并且填充所述第二介质层134与所述金属反射层135之间的间隙。所述金属阻挡层140对所述金属反射层135起到保护作用，防止发生电子迁移引起的漏电，同时起到电流整面扩展的作用。
所述金属阻挡层140采用金属材料，例如包括Ti(钛)、Pt(铂)、Al(铝)、Ni(镍)、Cr(铬)及Au(金)中的一种或多种金属的叠层。
所述绝缘层150位于所述金属阻挡层140上，起到电性隔离的作用。所述绝缘层150中具有第二通孔124，所述第二通孔124，所述第二通孔124位于凹槽中，所述第二通孔124贯穿所述绝缘层150、所述第二介质层134、所述第一介质层132并暴露出第一半导体层121。所述绝缘层150中还具有第三通孔151，所述第三通孔151贯穿所述绝缘层150并暴露出所述金属阻挡层140的表面。
所述第一金属连接层160和所述第二金属连接层170位于所述绝缘层150上，所述第一金属连接层160和所述第二金属连接层170之间彼此分离设置，所述第一金属连接层160填充所述第二通孔124，通过所述第二通孔124与所述第一半导体层121电连接，以将电流扩展至所述第一半导体层121；所述第二金属连接层170填充所述第三通孔151，通过所述第三通孔151与金属阻挡层140电连接，以通过所述金属阻挡层140、金属反射层135、透明阻挡层133以及透明导电层131将电流扩展至第二半导体层123。
所述第一金属连接层160和所述第二金属连接层170上还具有保护层、钝化层等绝缘结构以及第一电极和第二电极(未图示)，所述第一电极与所述第一金属连接层160电连接，所述第二电极与所述第二金属连接层170电连接。
所述第一金属连接层160、第二金属连接层170、第一电极、第二电极的材料包括Ti(钛)、Pt(铂)、Al(铝)、Ni(镍)、Cr(铬)及Au(金)中的一种或多种金属的叠层。
图2a至图2i示出了本发明第一实施例的LED芯片的制备方法中部分阶段的截面示意图。以下将结合图2a至图2i对本发明第一实施例的LED芯片的制造方法进行说明。
如图2a所示，在衬底110上形成具有凹槽125的外延层120。
该步骤中，所述衬底110可以为图形化衬底(Patterned Sapphire Substrates，PSS)，以提高出光效率。
所述衬底110为异质衬底，例如为Ga2O3(氧化镓)、蓝宝石、ZnO(氧化锌)、LiGaO2(镓酸锂)单晶衬底。在一个具体的实施例中，所述衬底110例如为高透光的蓝宝石衬底。
进一步地，例如通过金属有机化合物化学气相沉积(MOCVD)在所述衬底110的第一表面生长所述外延层120；所述外延层120由下向上依次包括第一半导体层121、量子阱层122和第二半导体层123。
所述外延层120的材料选自AlN、GaN、AlGaN、InGaN、AlInGaN中的任意一种或几种的结合。在一个具体的实施例中，所述第一半导体层121的材料例如为N-GaN(N型氮化镓)，所述量子阱层122构造为多周期量子阱层，材料例如为AlN、GaN、AlGaN、InGaN、AlInGaN中的任意一种或几种的结合，所述第二半导体层123的材料例如为P-GaN(P型氮化镓)。所述外延层120的总厚度例如为5μm～10μm。
进一步地，在所述外延层120的表面形成抗蚀剂层，采用光刻工艺图案化抗蚀剂层以形成抗蚀剂掩模，以及经由抗蚀剂掩模刻蚀所述第二半导体层123和所述量子阱层122，刻蚀至所述第一半导体层121停止，以形成暴露所述第一半导体层121的凹槽125。在形成所述凹槽125之后，采用溶剂溶解或灰化的方法去除抗蚀剂掩模。
在形成所述凹槽125的过程中，例如采用干法刻蚀对所述外延层120进行刻蚀，干法蚀刻可选择等离子体刻蚀或反应离子刻蚀中的一种。在一个具体的实施例中，所述干法刻蚀以Cl2和BCl3为主要刻蚀气体，通入少量SiCl4、O2、He、Ar、N2、H2作为刻蚀辅助气体。
本实施例中，多个凹槽125阵列排布，可选的，多个凹槽125周期性均匀排列，优选的，多个凹槽125等间距排列。在一个具体实施例中，所述凹槽125的深度例如为1μm～2μm，宽度例如为20μm～100μm，凹槽125之间的间距例如为100μm～300μm。
如图2b所示，在所述第二半导体层123的表面形成透明导电层131。
该步骤中，例如通过蒸发、溅射、反应离子镀、化学气相沉积、热解喷涂等方式形成透明导电层材料，并通过光刻和刻蚀形成所述透明导电层131。
经由该步骤形成的透明导电层131覆盖部分所述第二半导体层123的表面，并暴露出所述凹槽125，所述透明导电层131的边缘与所述凹槽125的侧壁具有一定的距离，例如为1μm～10μm。
本实施例中，所述透明导电层131采用透明的导电材料，例如为ITO(锡掺杂氧化铟)、AZO(铝掺杂氧化锌)等，厚度例如为5nm～50nm。在一个优选的实施例中，所述透明导电层131的材料为ITO(锡掺杂氧化铟)，厚度为10nm～30nm。
如图2c-1所示，形成具有第一通孔1321的第一介质层132。
该步骤中，例如通过化学气相沉积法(PECVD)、原子层沉积法(ALD)、蒸发沉积法等方式形成所述第一介质层132，在所述第一介质层132的表面形成抗蚀剂层，采用光刻工艺图案化抗蚀剂层以形成抗蚀剂掩模，以及经由抗蚀剂掩模刻蚀所述第一介质层132以形成所述第一通孔1321。在形成第一通孔1321之后，采用溶剂溶解或灰化的方法去除抗蚀剂掩模。
对所述第一介质层132进行刻蚀以形成第一通孔1321的过程例如采用湿法刻蚀，以防止干法刻蚀对所述透明导电层131的损坏。
经过该步骤形成的所述第一介质层132覆盖所述第二半导体层123、部分透明导电层131、所述凹槽125的侧壁及底壁。位于所述透明导电层131上方的第一介质层132中具有多个阵列排布第一通孔1321以露出部分所述透明导电层131的表面。
该步骤中，所述第一介质层132为单层的绝缘层，例如为SiO2(氧化硅)层、Si3N4(氮化硅)层、Al2O3(氧化铝)层等，所述第一通孔1321的尺寸例如为3μm～20μm。
如图2c-2所示，在其他实施例中，所述第一介质层132还可以为多层绝缘层的叠层，以提高反射率，进而提高所述LED芯片的亮度。
本实施例由于在后续步骤中增设了透明阻挡层，能够防止第二介质层腐蚀时，腐蚀液对透明阻挡层下方的第一介质层的损伤，进而使得第一介质层可以设置为多层绝缘层的叠层，能提高所述LED芯片的反射率，进一步提高所述LED芯片的亮度。
在一个具体地实施例中，所述第一介质层132包括堆叠的第三介质层132a和第四介质层132b。第三介质层132a和第四介质层132b例如为SiO2(氧化硅)层和DBR层的叠层、SiO2(氧化硅)层和Si3N4(氮化硅)层的叠层、SiO2(氧化硅)层和Al2O3(氧化铝)层的叠层等。
进一步地，具有反射作用的第一介质层132覆盖所述凹槽125的侧壁，可以进一步提高所述LED芯片的反射率。
如图2d所示，在所述第一介质层132上形成透明阻挡层133。
该步骤中，例如通过蒸发、溅射、反应离子镀、化学气相沉积、热解喷涂等方式在所述第一介质层132上形成透明阻挡层材料，并通过光刻和刻蚀形成所述透明阻挡层133。
所述透明阻挡层133覆盖部分第一介质层132并填充所述第一通孔1321，经由所述第一通孔1321与所述透明导电层131相接触。所述透明阻挡层133暴露出所述凹槽125。
所述透明阻挡层133采用透明的导电材料，例如为ITO(锡掺杂氧化铟)、AZO(铝掺杂氧化锌)等，厚度例如为1nm～20nm。在一个优选的实施例中，透明阻挡层133的材料为ITO(锡掺杂氧化铟)，厚度为3nm～10nm。
如图2e所示，在所述第一介质层132和所述透明阻挡层133上形成第二介质层134。
该步骤中，在所述第一介质层132和所述透明阻挡层133的表面通过化学气相沉积法(PECVD)、原子层沉积法(ALD)、蒸发沉积法等方式沉积第二介质层134。
经由该步骤形成的第二介质层134覆盖整个半导体结构的表面，及全部所述第一介质层132和所述透明阻挡层133的表面，也包括凹槽125中的第一介质层132的表面。所述第二介质层134采用绝缘材料，例如为SiO2和Si3N4，在一个优选的实施例中，所述第二介质层134为SiO2。
所述第二介质层134厚度是根据后续形成的金属反射层135的厚度决定的，所述第二介质层134大于等于金属反射层135的厚度，优选地，所述第二介质层134大于金属反射层135的厚度。在优选的实施例中，所述第二介质层134的厚度为450～600nm。
如图2f所示，在所述第二介质层134中形成开口1341，以及经由所述开口1341形成金属反射层135。
该步骤中，在所述第二介质层134的表面形成抗蚀剂层，采用光刻工艺图案化抗蚀剂层以形成具有开口的抗蚀剂掩模PR1，以及经由抗蚀剂掩模PR1的开口刻蚀所述第二介质层134，以去除所述第二介质层134的至少部分，形成所述开口1341。所述开口1341暴露出部分透明阻挡层133的表面。透明阻挡层133能够防止对第二介质层134进行腐蚀时，腐蚀液对透明阻挡层133下方的第一介质层132的损伤。
本实施例中，采用湿法刻蚀去除所述第二介质层134的至少部分以形成开口1341。在一个具体的实施例中，例如采用BOE溶液对所述第二介质层134进行腐蚀。所述BOE溶液对第二介质层134具有稳定的腐蚀速率，进而能够精确地控制所述第二介质层134的腐蚀量，以形成稳定、均匀的腐蚀形貌。并且，BOE溶液对第二介质层134下的透明阻挡层133不具有腐蚀能力，能够防止对所述透明阻挡层133造成破坏。
本实施例中，通过控制腐蚀时间，对第二介质层134过腐蚀，第二介质层134的侧壁在所述抗蚀剂掩模PR1下方形成相对于所述抗蚀剂掩模PR1的侧壁稳定、均匀的内凹的形貌，以为后续形成金属反射层135提供足够的延展空间，防止金属反射层135边缘翘起。
在一个具体的实施例中，第二介质层134的开口的侧壁倾斜，在优选地实施例中，所述第二介质层134的开口的侧壁的倾斜角度为20°～55°。所述第二介质层134的下表面处的侧壁相对于所述抗蚀剂掩模PR1的侧壁内凹的距离为1μm～3μm。
该步骤中，经由抗蚀剂掩模PR1通过磁控溅射、真空热蒸发等方法在所述第二介质层134的开口1341内的透明阻挡层133上形成金属反射层135。在形成金属反射层135之后，采用溶剂溶解或灰化的方法去除抗蚀剂掩模PR1。
所述金属反射层135的材料例如为Ag(银)、Al(铝)、Au(金)、Ti(钛)、Ni(镍)、TiW(钨化钛)中的一种或几种金属的叠层，厚度优选为300～500nm。所述第二介质层134的厚度大于或等于所述金属反射层135的厚度。若所述第二介质层134太薄，在所述金属反射层135的金属溅射过程中，金属材料会在抗蚀剂掩模PR1的侧面堆积，由于抗蚀剂掩模PR1的侧壁几乎为垂直面，后续金属反射层135的膜层覆盖会出现断裂。
在一个优选的实施例中，所述金属反射层135的侧壁与所述第二介质层134的侧壁不接触，所述第二介质层134的侧壁与所述金属反射层135的侧壁之间例如具有0.5μm～1μm的距离。当然，所述金属反射层135的侧壁与所述第二介质层134的侧壁也可以接触。
具体地，该步骤中金属反射层135形成的过程中，所述金属反射层135会有部分侵入至抗蚀剂掩模PR1下方，由于所述第二介质层134的腐蚀速率是非常稳定的，可以保证所述第二介质层134相对于所述抗蚀剂掩模PR1形成的内凹相貌是稳定的，金属溅射过程中金属反射层135侵入抗蚀剂掩模PR1下方的距离也是基本固定的，因此只要通过控制所述第二介质层134的腐蚀量比所述金属反射层135侵入的距离大，就能保证所述金属反射层135的侧壁与所述第二介质层134的侧壁不接触。
如图2g所示，在金属反射层135的表面形成金属阻挡层140。
该步骤中，例如通过磁控溅射、真空热蒸发等方法，在所述金属反射层135的表面形成金属反射层135。
所述金属阻挡层140覆盖所述金属反射层135的全部上表面以及所述第二介质层134的至少一部分，并且填充所述第二介质层134与所述金属反射层135之间的间隙，即所述金属阻挡层140填充所述开口1341。所述金属阻挡层140暴露出所述凹槽125。所述金属阻挡层140采用金属材料，例如包括Ti(钛)、Pt(铂)、Al(铝)、Ni(镍)、Cr(铬)及Au(金)中的一种或多种金属的叠层。
所述金属阻挡层140对所述金属反射层135起到保护作用，防止发生电子迁移引起的漏电，同时还具有电流整面扩展的作用。为了达到较好的电流扩展效果，所述金属阻挡层140的厚度例如为0.5μm～2.5μm，以防止所述金属阻挡层140过薄导致所述金属阻挡层140的电流扩展性差。
如图2h所示，在所述金属阻挡层140上形成绝缘层150。
该步骤中，例如通过化学气相沉积法(PECVD)、原子层沉积法(ALD)、蒸发沉积法等方式形成所述绝缘层150，在所述绝缘层150的表面形成抗蚀剂层，采用光刻工艺图案化抗蚀剂层以形成抗蚀剂掩模，所述抗蚀剂掩模暴露部分所述凹槽125以及部分金属阻挡层140；经由抗蚀剂掩模刻蚀掉所述凹槽125中覆盖的绝缘层150、第二介质层134以及第一介质层132，形成暴露出所述第一半导体层121的第二通孔124，形成第二通孔124后，所述凹槽125的侧壁仍然覆盖第一介质层132和第二介质层134；以及经由抗蚀剂掩模刻蚀掉部分绝缘层150，形成暴露出所述金属阻挡层140的第三通孔151。在形成第二通孔124和第三通孔151之后，采用溶剂溶解或灰化的方法去除抗蚀剂掩模。
如图2i所示，在绝缘层150上形成彼此分离的第一金属连接层160和所述第二金属连接层170。
所述第一金属连接层160填充所述第二通孔124，并且与所述第二通孔124底部的第一半导体层121电连接，以将电流扩展至所述第一半导体层121。所述第二金属连接层170填充所述第三通孔151，并与所述第三通孔151露出的部分金属阻挡层140电性连接，以经由所述金属阻挡层140、金属反射层135、透明阻挡层133以及透明导电层131将电流扩展至第二半导体层123。
第一金属连接层160和所述第二金属连接层170的材料包括Ti(钛)、Pt(铂)、Al(铝)、Ni(镍)、Cr(铬)及Au(金)中的一种或多种金属的叠层。在一个具体的实施例中，所述第一金属连接层160和所述第二金属连接层170的厚度为0.5μm～1.5μm。所述第一金属连接层160和所述第二金属连接层170具有足够的厚度，以具有良好的电流扩展性，防止所述第一金属连接层160和所述第二金属连接层170太薄而导致电流扩展性不好。
进一步地，本实施例还可以在所述第一金属连接层160和所述第二金属连接层170上形成其他保护层、钝化层等绝缘结构，以及形成与所述第一金属连接层160电连接的第一电极(N电极)和与所述第二金属连接层170电连接的第二电极(P电极)等步骤。
图3示出了本发明第二实施例的LED芯片的截面图；如图3所示，所述LED芯片200为垂直LED芯片，包括：第一电极280、外延层220、全方向反射镜230、第二介质层234、金属阻挡层240，键合金属层250、键合衬底260以及第二电极290。
所述外延层220位于第一电极280上，所述外延层220包括由下向上依次设置的第一半导体层221、量子阱层222和第二半导体层223。
所述全方向反射镜230位于所述外延层220上，所述全方向反射镜230包括：透明导电层231、第一介质层232、透明阻挡层233以及金属反射层235。
具体地，所述透明导电层231位于所述外延层220的表面，具体位于所述第二半导体层223的表面，覆盖部分第二半导体层123的表面。所述第一介质层232位于所述透明导电层231上，所述第一介质层232覆盖所述透明导电层231以及所述透明导电层231的边缘之外暴露出的所述第二半导体层223。所述第一介质层232位于所述透明导电层231上方的部分具有多个阵列排布第一通孔，所述第一通孔贯穿所述第一介质层232并暴露所述透明导电层231的部分表面。所述透明阻挡层233位于所述第一介质层232上，所述透明阻挡层233覆盖部分所述第一介质层232的上表面，并且填充所述第一通孔，所述透明阻挡层233经由所述第一通孔与所述透明导电层231接触。所述第二介质层234覆盖所述第一介质层232以及所述透明阻挡层233的边缘部分。所述第二介质层234中具有开口，所述开口暴露出部分所述透明阻挡层233的表面。所述第二介质层234的开口的侧壁为倾斜侧壁。所述金属反射层235位于所述第二介质层234的开口暴露出的所述透明阻挡层233的表面，所述第二介质层234围绕所述金属反射层235，且所述第二介质层234的开口侧壁不与所述金属反射层235接触，即所述第二介质层234的开口侧壁与所述金属反射层235的侧壁之间具有间隙。
所述透明导电层231、第一介质层232、透明阻挡层233以及金属反射层235组成全角度反射镜(ODR)，所述透明阻挡层233用于增强金属反射层235和第一介质层232之间的粘附力，防止金属反射层235剥离(peeling)。所述第二介质层234的开口侧壁与所述金属反射层235的侧壁之间具有间隙，以在形成所述金属反射层235的过程中，提供均匀、稳定且宽容度较大的延展空间，防止在形成所述金属反射层235的过程中，所述金属反射层235由于延展空间不足，在所述第二介质层234的开口侧壁处堆积，进而导致所述金属反射层235的边缘翘起。
所述金属阻挡层240位于所述金属反射层235上，覆盖全部的金属反射层235、以及至少部分所述第二介质层234，并且填充所述第二介质层234与所述金属反射层235之间的间隙。所述金属阻挡层240对所述金属反射层235起到保护作用，防止发生电子迁移引起的漏电，同时起到电流整面扩展的作用。
所述键合金属层250位于所述金属阻挡层240上，所述键合衬底260位于所述键合金属层250上，所述第二电极290位于所述键合衬底260上。
所述键合衬底260为高导热衬底。
图4a至图4g示出了本发明第二实施例的LED芯片的制造方法中部分阶段的截面示意图。以下将结合图4a至图4g对本发明第二实施例的LED芯片的制造方法进行说明。
如图4a所示，在衬底210上形成外延层220；所述外延层220由下向上依次包括第一半导体层221、量子阱层222和第二半导体层223。
本实施例的所述衬底210例如采用与第一实施例相同的图形化衬底(PatternedSapphire Substrates，PSS)，以提高发光效率。
所述衬底210例如为高透光的蓝宝石衬底。
该步骤中，例如通过金属有机化合物化学气相沉积(MOCVD)在所述衬底210的第一表面生长所述外延层220。
在一个具体的实施例中，所述第一半导体层221的材料例如为N-GaN(N型氮化镓)，所述量子阱层222构造为多周期量子阱层，材料例如为AlN、GaN、AlGaN、InGaN、AlInGaN中的任意一种或几种的结合，所述第二半导体层223的材料例如为P-GaN(P型氮化镓)。所述外延层220的总厚度例如为5μm～10μm。
如图4b所示，在所述第二半导体层223的表面形成透明导电层231。
该步骤中，例如通过蒸发、溅射、反应离子镀、化学气相沉积、热解喷涂等方式形成透明导电层材料，并通过光刻和刻蚀形成所述透明导电层231。
经由该步骤形成的透明导电层231覆盖部分所述第二半导体层223，暴露出所述第二半导体层223边缘的至少一部分。
本实施例中，所述透明导电层231采用透明的导电材料，例如为ITO(锡掺杂氧化铟)、AZO(铝掺杂氧化锌)等，厚度例如为5nm～50nm。在一个优选的实施例中，所述透明导电层231的材料为ITO(锡掺杂三氧化铟)，厚度为10nm～30nm。
如图4c所示，形成具有第一通孔2321的第一介质层232。
该步骤中，例如通过化学气相沉积法(PECVD)、原子层沉积法(ALD)、蒸发沉积法等方式形成所述第一介质层232，并通过光刻和刻蚀所述第一介质层232形成所述第一通孔2321。
对所述第一介质层232进行刻蚀以形成第一通孔2321的过程例如采用湿法刻蚀，以防止干法刻蚀对所述透明导电层231的损坏。
经过该步骤形成的所述第一介质层232覆盖部分所述透明导电层231以及所述透明导电层231边缘之外暴露的第二半导体层223。所述第一介质层232覆盖所述透明导电层231的部分具有贯穿所述第一介质层232的多个第一通孔2321，经由所述第一通孔2321暴露出部分所述透明导电层231的表面。
与第一实施例相同，本实施例的第一介质层232可以为单层的绝缘层，还可以为多层绝缘层的叠层，以提高反射率，进而提高所述LED芯片的亮度。
如图4d所示，在所述第一介质层232上形成透明阻挡层233。
该步骤中，例如通过蒸发、溅射、反应离子镀、化学气相沉积、热解喷涂等方式在所述第一介质层232上形成透明阻挡层材料，并通过光刻和刻蚀形成所述透明阻挡层233。
所述透明阻挡层233覆盖部分第一介质层132并填充所述第一通孔2321，经由所述第一通孔2321与所述透明导电层231相接触。
所述透明阻挡层233采用透明的导电材料，例如为ITO(锡掺杂氧化铟)、AZO(铝掺杂氧化锌)等，厚度例如为1nm～20nm。在一个优选的实施例中，透明阻挡层233的材料为ITO(锡掺杂氧化铟)，厚度为3nm～10nm。
如图4e所示，在所述第一介质层232和所述透明阻挡层233上形成第二介质层234。
该步骤中，在所述第一介质层232和所述透明阻挡层233的表面通过化学气相沉积法(PECVD)、原子层沉积法(ALD)、蒸发沉积法等方式沉积第二介质层234。
经由该步骤形成的第二介质层234覆盖所述透明阻挡层233以及在所述透明阻挡层233边缘之外暴露出来的所述第一介质层232。所述第二介质层234采用绝缘材料，例如为SiO2和Si3N4，在一个优选的实施例中，所述第二介质层234为SiO2。
如图4f所示，在所述第二介质层234中形成开口2341，以及经由所述开口2341形成金属反射层235。
该步骤中，在所述第二介质层234的表面形成抗蚀剂层，采用光刻工艺图案化抗蚀剂层以形成具有开口的抗蚀剂掩模PR1，以及经由抗蚀剂掩模PR1的开口刻蚀所述第二介质层234，以去除所述第二介质层234的至少部分，形成所述开口2341。所述开口2341暴露出部分透明阻挡层233的表面。透明阻挡层233能够防止对第二介质层234进行腐蚀时，腐蚀液对透明阻挡层233下方的第一介质层232的损伤。
进一步地，经由抗蚀剂掩模PR1通过磁控溅射、真空热蒸发等方法，在所述第二介质层234的开口2341内的透明阻挡层233上形成金属反射层235。在形成金属反射层235之后，采用溶剂溶解或灰化的方法去除抗蚀剂掩模PR1。
经过上述步骤形成的所述金属反射层235的侧壁与所述第二介质层234的侧壁不接触，所述第二介质层234的侧壁与所述金属反射层235的侧壁之间例如具有0.5μm～1μm的距离。当然，所述金属反射层235的侧壁与所述第二介质层234的侧壁也可以接触。
本实施例中，采用湿法刻蚀去除所述第二介质层234的至少部分以形成开口2341。在一个具体的实施例中，例如采用BOE溶液对所述第二介质层234进行腐蚀。通过控制腐蚀时间，对第二介质层234过腐蚀，第二介质层234的侧壁在所述抗蚀剂掩模PR1下方形成相对于所述抗蚀剂掩模PR1的侧壁稳定、均匀的内凹的形貌，以为后续形成金属反射层235提供足够的延展空间，防止金属反射层235边缘翘起。
如图4g所示，在金属反射层235的表面依次形成金属阻挡层240和键合金属层250，并与键合衬底260进行键合。
该步骤中，例如通过磁控溅射、真空热蒸发等方法，在所述金属反射层235的表面依次形成金属阻挡层240和键合金属层250。
所述键合衬底260为高导热衬底。在所述键合衬底260上例如也可以形成键合金属层(未示出)，然后将金属阻挡层240与键合衬底260通过键合金属层250键合到一起。
进一步地，去除衬底210以及分别在第一半导体层221和键合衬底260上形成第一电极280和第二电极290。所述第一电极280为N电极，所述第二电极290为P电极。
本发明实施例的LED芯片及其制备方法，在第一介质层和部分透明阻挡层上覆盖第二介质层，第二介质层的侧壁与金属反射层的侧壁之间具有间隙，以在形成所述金属反射层的过程中，提供较大的延展空间，防止在形成所述金属反射层的过程中，所述金属反射层由于延展空间不足，在所述第二介质层的开口侧壁处堆积，进而导致所述金属反射层边缘翘起。
进一步地，相对于通过形成抗蚀剂掩模的底切结构来避免金属反射层的边缘翘起，本实施例通过控制第二介质层相对于抗蚀剂掩模的侧面腐蚀量以形成内凹的形貌，为金属反射层留出均匀、稳定且宽容度较大的延展空间，防止所述金属反射层边缘翘起。
进一步地，通过控制第二介质层的腐蚀速率实现对第二介质层的腐蚀量的稳定控制，同一晶圆的不同位置以及不同晶圆之间的第二介质层的腐蚀量均稳定可控，有助于提高产品的可靠性和一致性。
进一步地，在金属反射层和第一介质层之间加入一层透明阻挡层，增加金属反射镜与第一介质层之间的粘附力，防止金属反射层剥离。
进一步地，由于增设了透明阻挡层，能够防止第二介质层腐蚀时，腐蚀液对透明阻挡层下方的第一介质层的损伤，进而使得第一介质层可以设置为多层绝缘层的叠层，能提高所述LED芯片的反射率，进一步提高所述LED芯片的亮度。
进一步地，本发明实施例的制备方法简单、成本低、工艺稳定，同一晶圆内的LED芯片及不同晶圆间的LED芯片的结构波动性小、一致性高，进而可以提高产品的稳定性、可靠性和良率。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (38)

1.一种LED芯片，其特征在于，包括：
外延层，所述外延层包括第一半导体层，位于所述第一半导体层上的多量子阱层和位于所述多量子阱层上的第二半导体层；
位于所述第二半导体层上的全方向反射镜；
与所述第一半导体层电连接的第一电极；以及
与所述第二半导体层电连接的第二电极；
所述全方向反射镜依次包括透明导电层、第一介质层、透明阻挡层以及金属反射层；
其中，还包括第二介质层，所述第二介质层位于所述第一介质层和部分所述透明阻挡层上，所述第二介质层中具有开口，所述金属反射层位于所述第二介质层的开口内。
2.根据权利要求1所述的LED芯片，其特征在于，所述透明阻挡层为锡掺杂氧化铟或铝掺杂氧化锌。
3.根据权利要求1所述的LED芯片，其特征在于，所述透明阻挡层的厚度为1nm～20nm。
4.根据权利要求1所述的LED芯片，其特征在于，所述第二介质层的开口具有倾斜的侧壁，所述开口的侧壁倾斜的角度为20°～55°。
5.根据权利要求1所述的LED芯片，其特征在于，所述第二介质层的开口侧壁与所述金属反射层的侧壁之间具有间隙。
6.根据权利要求5所述的LED芯片，其特征在于，所述第二介质层的侧壁与所述金属反射层的侧壁之间的距离为0.5μm～1μm。
7.根据权利要求1所述的LED芯片，其特征在于，所述金属反射层厚度小于或等于第二介质层的厚度。
8.根据权利要求1所述的LED芯片，其特征在于，所述第二介质层的厚度为450～600nm。
9.根据权利要求1所述的LED芯片，其特征在于，所述第一介质层中具有多个第一通孔，所述透明阻挡层填充所述第一通孔，经由所述第一通孔与所述透明导电层接触。
10.根据权利要求1所述的LED芯片，其特征在于，所述第一介质层为单层的绝缘层。
11.根据权利要求10所述的LED芯片，其特征在于，所述第一介质层为氧化硅层、氮化硅层、氧化铝层中的一种。
12.根据权利要求1所述的LED芯片，其特征在于，所述第一介质层为多层绝缘层的叠层。
13.根据权利要求12所述的LED芯片，其特征在于，所述第一介质层为氧化硅层和DBR层的叠层、氧化硅层和氮化硅层的叠层、氧化硅层和氧化铝层的叠层中的一种。
14.根据权利要求1或9所述的LED芯片，其特征在于，所述LED芯片为倒装芯片时，所述外延层位于衬底上，所述外延层中具有阵列排布的凹槽，所述凹槽贯穿所述第二半导体层和量子阱层并露出所述第一半导体层的表面。
15.根据权利要求14所述的LED芯片，其特征在于，
所述透明导电层位于所述第二半导体层的表面，覆盖部分第二半导体层的表面；
所述第一介质层位于所述透明导电层上，覆盖所述第二半导体层、所述透明导电层、所述凹槽的侧壁及部分底壁；
所述透明阻挡层位于部分所述第一介质层上；
所述第二介质层位于所述第一介质层和部分所述透明阻挡层上，至少覆盖暴露的所述第一介质层的表面以及凹槽侧壁的所述第一介质层。
16.根据权利要求15所述的LED芯片，其特征在于，所述LED芯片还包括：
金属阻挡层，位于所述金属反射层上；
绝缘层，位于所述金属阻挡层上，所述绝缘层中具有第二通孔和第三通孔；
第一金属连接层，位于所述绝缘层上，经由暴露所述第一半导体层的第二通孔与所述第一半导体层电连接；以及
第二金属连接层，经由暴露所述金属反射层的第三通孔与所述金属阻挡层连接；
所述第一电极与所述第一金属连接层电连接，所述第二电极与所述第二金属连接层电连接。
17.根据权利要求1或9所述的LED芯片，其特征在于，所述LED芯片为垂直芯片时，所述LED芯片还包括：
位于所述金属反射层上的金属阻挡层；
位于所述金属阻挡层上的键合金属层；以及
位于所述键合金属层上的键合衬底；
所述第一半导体层位于所述第一电极上，所述第二电极位于所述键合衬底上。
18.一种LED芯片的制备方法，其特征在于，所述方法包括：
在衬底上形成外延层，形成所述外延层包括依次形成第一半导体层、多量子阱层以及第二半导体层；
在第二半导体层上形成全方向反射镜；
形成与所述第一半导体层电连接的第一电极；以及
形成与所述第二半导体层电连接的第二电极；
其中，形成所述反射镜的方法包括：
在第二半导体层上形成透明导电层；
在透明导电层上形成第一介质层；
在第一介质层上形成透明阻挡层；
在透明阻挡层上形成具有开口的第二介质层；以及
在透明阻挡层上形成金属反射层，金属反射层位于所述第二介质层的开口内。
19.根据权利要求18所述的LED芯片的制备方法，其特征在于，所述透明阻挡层为锡掺杂三氧化铟或铝掺杂氧化锌。
20.根据权利要求18所述的LED芯片的制备方法，其特征在于，所述透明阻挡层的厚度为1nm～20nm。
21.根据权利要求18所述的LED芯片的制备方法，其特征在于，在透明阻挡层上形成具有开口的第二介质层的方法包括：
在透明阻挡层上形成第二介质层；
在第二介质层的表面形成抗蚀剂层；
采用光刻工艺图案化抗蚀剂层以形成第二抗蚀剂掩模；以及
经由第二抗蚀剂掩模刻蚀第二介质层以形成开口。
22.根据权利要求21所述的LED芯片的制备方法，其特征在于，通过控制腐蚀时间，对第二介质层过腐蚀，使第二介质层的侧壁形成相对于所述第二抗蚀剂掩模的侧壁内凹的形貌。
23.根据权利要求22所述的LED芯片的制备方法，其特征在于，第二介质层的下表面处的侧壁相对于所述第二抗蚀剂掩模的侧壁内凹的距离为1μm～3μm。
24.根据权利要求22所述的LED芯片的制备方法，其特征在于，采用BOE溶液对所述第二介质层进行腐蚀。
25.根据权利要求18所述的LED芯片的制备方法，其特征在于，所述第二介质层的开口具有倾斜的侧壁，所述开口的侧壁倾斜的角度为20～55°。
26.根据权利要求18所述的LED芯片的制备方法，其特征在于，所述第二介质层的开口侧壁与所述金属反射层的侧壁之间具有间隙。
27.根据权利要求26所述的LED芯片的制备方法，其特征在于，所述第二介质层的侧壁与所述金属反射层的侧壁之间的距离为0.5μm～1μm。
28.根据权利要求18所述的LED芯片的制备方法，其特征在于，所述金属反射层厚度小于或等于第二介质层的厚度。
29.根据权利要求18所述的LED芯片的制备方法，其特征在于，所述第二介质层的厚度为450～600nm。
30.根据权利要求18所述的LED芯片的制备方法，其特征在于，在透明导电层上形成第一介质层的方法包括：
在透明导电层上形成第一介质层；
在所述第一介质层的表面形成抗蚀剂层；
采用光刻工艺图案化抗蚀剂层以形成抗蚀剂掩模；
经由抗蚀剂掩模湿法刻蚀第一介质层，以形成第一通孔并暴露出部分所述透明导电层的表面。
31.根据权利要求18所述的LED芯片的制备方法，其特征在于，所述第一介质层为单层的绝缘层。
32.根据权利要求31所述的LED芯片的制备方法，其特征在于，所述第一介质层为氧化硅层、氮化硅层、氧化铝层中的一种。
33.根据权利要求18所述的LED芯片的制备方法，其特征在于，所述第一介质层为多层绝缘层的叠层。
34.根据权利要求33所述的LED芯片的制备方法，其特征在于，所述第一介质层为氧化硅层和DBR层的叠层、氧化硅层和氮化硅层的叠层、氧化硅层和氧化铝层的叠层中的一种。
35.根据权利要求30所述的LED芯片的制备方法，其特征在于，所述LED芯片为倒装芯片时，还包括在所述外延层中形成具有阵列排布的凹槽，所述凹槽贯穿所述第二半导体层和量子阱层并露出所述第一半导体层的表面。
36.根据权利要求35所述的LED芯片的制备方法，其特征在于，还包括：
在所述第二半导体层的表面形成所述透明导电层，所述透明导电层覆盖部分第二半导体层的表面；
在所述透明导电层上形成所述第一介质层，所述第一介质层覆盖所述第二半导体层、所述透明导电层、所述凹槽的侧壁及底壁，刻蚀所述第一介质层以形成暴露部分所述透明导电层的第一通孔；
在所述第一介质层上形成所述透明阻挡层，所述透明阻挡层填充所述第一通孔，经由所述第一通孔与所述透明导电层接触；
在所述第一介质层和所述透明阻挡层上形成所述第二介质层，在所述第二介质层中形成开口以暴露部分所述透明阻挡层，所述第二介质层至少覆盖暴露的所述第一介质层的表面以及凹槽侧壁和底壁的所述第一介质层。
37.根据权利要求36所述的LED芯片的制备方法，其特征在于，还包括：
在金属反射层上形成金属阻挡层；
在金属阻挡层上形成绝缘层；以及
刻蚀绝缘层形成第二通孔和第三通孔，所述第二通孔贯穿所述凹槽中的所述绝缘层、所述第二介质层和所述第一介质层并暴露出所述第一半导体层的表面，所述第三通孔贯穿所述绝缘层并暴露出所述金属阻挡的表面；
在绝缘层上形成彼此分离的第一金属连接层和第二金属连接层；
所述第一金属连接层经由所述第二通孔与所述第一半导体层电连接；所述第二金属连接层经由所述第三通孔与所述金属阻挡层电连接；
所述第一电极与所述第一金属连接层电连接，所述第二电极与所述第二金属连接层电连接。
38.根据权利要求30所述的LED芯片的制备方法，其特征在于，所述LED芯片为垂直芯片时，还包括：
在所述金属反射层上形成金属阻挡层；
在所述金属阻挡层上形成键合金属层；
将键合衬底与所述键合金属层键合；
剥离所述衬底以暴露出所述第一半导体层的表面；
在所述第一半导体层上形成所述第一电极以及在所述键合衬底上形成所述第二电极。
CN202111617709.2A 2021-12-27 2021-12-27 一种led芯片及其制备方法 Active CN114464710B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111617709.2A CN114464710B (zh) 2021-12-27 2021-12-27 一种led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111617709.2A CN114464710B (zh) 2021-12-27 2021-12-27 一种led芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN114464710A true CN114464710A (zh) 2022-05-10
CN114464710B CN114464710B (zh) 2023-08-08

Family

ID=81407302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111617709.2A Active CN114464710B (zh) 2021-12-27 2021-12-27 一种led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN114464710B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393681A (zh) * 2023-12-12 2024-01-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片的制备方法及发光二极管芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752466A (zh) * 2008-12-01 2010-06-23 晶元光电股份有限公司 发光组件
JP2011071340A (ja) * 2009-09-25 2011-04-07 Toyoda Gosei Co Ltd 発光素子
CN111446341A (zh) * 2020-03-27 2020-07-24 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
CN111540818A (zh) * 2020-03-27 2020-08-14 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
CN112201735A (zh) * 2020-09-03 2021-01-08 厦门三安光电有限公司 半导体发光二极管及其制备方法
US20210359188A1 (en) * 2019-01-31 2021-11-18 Seoul Viosys Co., Ltd. Light emitting diode
CN113782658A (zh) * 2021-11-10 2021-12-10 华引芯（武汉）科技有限公司 发光半导体及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752466A (zh) * 2008-12-01 2010-06-23 晶元光电股份有限公司 发光组件
JP2011071340A (ja) * 2009-09-25 2011-04-07 Toyoda Gosei Co Ltd 発光素子
US20210359188A1 (en) * 2019-01-31 2021-11-18 Seoul Viosys Co., Ltd. Light emitting diode
CN111446341A (zh) * 2020-03-27 2020-07-24 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
CN111540818A (zh) * 2020-03-27 2020-08-14 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
CN112201735A (zh) * 2020-09-03 2021-01-08 厦门三安光电有限公司 半导体发光二极管及其制备方法
CN113782658A (zh) * 2021-11-10 2021-12-10 华引芯（武汉）科技有限公司 发光半导体及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393681A (zh) * 2023-12-12 2024-01-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片的制备方法及发光二极管芯片
CN117393681B (zh) * 2023-12-12 2024-04-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片的制备方法及发光二极管芯片

Also Published As

Publication number Publication date
CN114464710B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
US10672952B2 (en) Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
KR102606543B1 (ko) 발광 디바이스
US7872276B2 (en) Vertical gallium nitride-based light emitting diode and method of manufacturing the same
US8704246B2 (en) Light emitting device and method of manufacturing the same
CN111433921B (zh) 一种发光二极管
TWI766821B (zh) 發光元件
US11764332B2 (en) Semiconductor light-emitting device
CN113571622B (zh) 发光二极管及其制备方法
CN102447016A (zh) 发光二极管结构及其制作方法
KR20180009436A (ko) 반도체 발광소자
WO2015141166A1 (ja) 半導体発光装置とその製造方法
CN114464710B (zh) 一种led芯片及其制备方法
US10121822B2 (en) Light-emitting device and method of forming the same
TWI625870B (zh) 製造半導體發光裝置的方法
CN113284997B (zh) 倒装led芯片及其制备方法
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
CN214176057U (zh) 一种led芯片
TW202141814A (zh) 發光元件及其製造方法
CN113644180B (zh) 倒装led芯片及其制备方法
TWI848299B (zh) 光電半導體元件
CN103682027A (zh) 发光装置及其制作方法
US20240038938A1 (en) Light-emitting structure, manufacturing method thereof, and light-emitting device
US20230317765A1 (en) Light-emitting device
CN116682839A (zh) 一种高压倒装发光二极管及其制备方法
TW202349740A (zh) 光電半導體元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant