CN211017112U - 一种倒装芯片 - Google Patents
一种倒装芯片 Download PDFInfo
- Publication number
- CN211017112U CN211017112U CN201922211328.9U CN201922211328U CN211017112U CN 211017112 U CN211017112 U CN 211017112U CN 201922211328 U CN201922211328 U CN 201922211328U CN 211017112 U CN211017112 U CN 211017112U
- Authority
- CN
- China
- Prior art keywords
- layer
- flip chip
- electrode layer
- gallium nitride
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
本实用新型涉及半导体技术领域,具体公开了一种倒装芯片,其中,包括:衬底,所述衬底上依次设置第一导电类型氮化镓层、量子阱层和第二导电类型氮化镓层,所述第二导电类型氮化镓层上设置反射层,所述反射层上设置互联电极层,所述互联电极层与所述第一导电类型氮化镓层连接,所述互联电极层上设置焊盘电极层。本实用新型还公开了一种倒装芯片的制作方法。本实用新型提供的倒装芯片解决了现有技术中的电流分布不均和金属层吸光的难题。
Description
技术领域
本实用新型涉及半导体技术领域,尤其涉及一种倒装芯片。
背景技术
因P-GaN迁移率较低,ITO薄膜加厚会吸光等诸多因素影响,在倒装芯片结构上需要采用金属扩展条设计,如图1所示,改善电流分布不均的问题,但金属扩展条同样存在吸光的问题,不利于外量子效率的提升。因此,本领域技术人员面临着如何解决现有技术中存在的电流分布不均和金属层吸光的难题。
发明内容
本实用新型提供了一种倒装芯片及倒装芯片的制作方法,解决相关技术中存在的电流分布不均和金属层吸光问题。
作为本实用新型的第一个方面,提供一种倒装芯片,其中,包括:衬底,所述衬底上依次设置第一导电类型氮化镓层、量子阱层和第二导电类型氮化镓层,所述第二导电类型氮化镓层上设置反射层,所述反射层上设置互联电极层,所述互联电极层与所述第一导电类型氮化镓层连接,所述互联电极层上设置焊盘电极层。
进一步地,所述互联电极层与所述第一导电类型氮化镓层之间设置有第一绝缘层,所述第一绝缘层上设置多个第一通孔,所述互联电极层与所述第一导电类型氮化镓层通过多个第一通孔连接。
进一步地,所述第一通孔内均设置所述互联电极层。
进一步地,所述焊盘电极层与所述互联电极层之间设置有第二绝缘层,所述第二绝缘层上设置多个第二通孔,所述焊盘电极层与所述互联电极层通过多个所述第二通孔连接。
进一步地,所述第二通孔内均设置所述焊盘电极层。
进一步地,所述焊盘电极层包括第一焊盘电极和第二焊盘电极,所述第一焊盘电极和所述第二焊盘电极均通过所述第二通孔与互联电极层连接。
进一步地,所述倒装芯片包括N型倒装芯片和P型倒装芯片,当所述倒装芯片为N型倒装芯片时,第一导电类型为N型,第二导电类型为P型;当所述倒装芯片为P型倒装芯片时,第一导电类型为P型,第二导电类型为N型。
进一步地,所述衬底包括蓝宝石衬底。
作为本实用新型的另一个方面,提供一种倒装芯片的制作方法,其中,包括:
提供衬底;
在所述衬底上依次生长第一导电类型氮化镓层、量子阱层和第二导电类型氮化镓层;
对所述量子阱层和所述第二导电类型氮化镓层进行刻蚀以暴露所述第一导电类型氮化镓层;
在所述第二导电类型氮化镓层上制作反射层;
在所述反射层上制作第一绝缘层;
在所述第一绝缘层上制作互联电极层,所述互联电极层与所述第一导电类型氮化镓层连接;
在所述互联电极层上制作第二绝缘层;
在所述第二绝缘层上制作焊盘电极层,且所述焊盘电极层与所述互联电极层连接。
进一步地,所述互联电极层包括依次设置的Cr、Al、Ti、Pt、Au和Pt,所述焊盘电极层包括依次设置的Cr、Al、Ti、Pt、Ni和Au。
通过上述倒装芯片,设置互联电极层和焊盘电极层,通过这种双导电金属层方案,可以同时解决电流分布不均和金属层吸光的难题。
附图说明
附图是用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本实用新型,但并不构成对本实用新型的限制。在附图中:
图1为现有技术中的倒装芯片的俯视图。
图2为本实用新型提供的倒装芯片的剖视图。
图3为本实用新型提供的倒装芯片的俯视图。
图4为本实用新型提供的倒装芯片的制作过程中刻蚀暴露出的GaN的俯视图。
图5为本实用新型提供的倒装芯片的制作过程中形成反射层的俯视图。
图6为本实用新型提供的倒装芯片的制作过程中形成第一绝缘层并进行第一通孔腐蚀后的俯视图。
图7为本实用新型提供的倒装芯片的制作过程中形成互联电极层的俯视图。
图8为本实用新型提供的倒装芯片的制作过程中形成第二绝缘层并进行第二通孔腐蚀后的俯视图。
图9为本实用新型提供的倒装芯片的制作过程中形成焊盘电极层的俯视图。
图10为本实用新型制作得到的倒装芯片的焊盘面示意图。
图11为本实用新型制作得到的倒装芯片的出光面示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本实用新型中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本实用新型。
为了使本领域技术人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
需要说明的是,本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包括,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种倒装芯片,图2和图3是根据本实用新型实施例提供的倒装芯片的剖视图和俯视图,如图2和图3所示,包括:衬底1,所述衬底1上依次设置第一导电类型氮化镓层2、量子阱层3和第二导电类型氮化镓层4,所述第二导电类型氮化镓层4上设置反射层5,所述反射层5上设置互联电极层7,所述互联电极层7与所述第一导电类型氮化镓层2连接,所述互联电极层7上设置焊盘电极层。
通过上述倒装芯片,设置互联电极层和焊盘电极层,通过这种双导电金属层及通孔互联方案,由于设置双层金属层,可以使得导线面积增大,从而可以使得传输电流均匀;另外,由于N区面积减小,P区面积增大,N区不发光,而P区发光,因此,可以提升亮度,解决金属层吸光的问题。因此,本实施例提供的倒装芯片可以同时解决电流分布不均和金属层吸光的难题。
具体地,所述互联电极层7与所述第一导电类型氮化镓层2之间设置有第一绝缘层6,所述第一绝缘层6上设置多个第一通孔61,所述互联电极层7与所述第一导电类型氮化镓层2通过多个第一通孔61连接。
具体地,所述第一通孔61内均设置所述互联电极层7。
具体地,所述焊盘电极层与所述互联电极层7之间设置有第二绝缘层8,所述第二绝缘层8上设置多个第二通孔81,所述焊盘电极层与所述互联电极层7通过多个所述第二通孔81连接。
具体地,所述第二通孔81内均设置所述焊盘电极层。
具体地,所述焊盘电极层包括第一焊盘电极9和第二焊盘电极10,所述第一焊盘电极9和所述第二焊盘电极10均通过所述第二通孔81与互联电极层7连接。
具体地,所述倒装芯片包括N型倒装芯片和P型倒装芯片,当所述倒装芯片为N型倒装芯片时,第一导电类型为N型,第二导电类型为P型;当所述倒装芯片为P型倒装芯片时,第一导电类型为P型,第二导电类型为N型。
优选地,所述第一导电类型氮化镓层包括N-GaN,所述第二导电类型氮化镓层包括P-N-GaN。
优选地,所述衬底1包括蓝宝石衬底。
作为本实用新型的另一实施例,提供一种倒装芯片的制作方法,其中,包括:
提供衬底;
在所述衬底上依次生长第一导电类型氮化镓层、量子阱层和第二导电类型氮化镓层;
对所述量子阱层和所述第二导电类型氮化镓层进行刻蚀以暴露所述第一导电类型氮化镓层;
在所述第二导电类型氮化镓层上制作反射层;
在所述反射层上制作第一绝缘层;
在所述第一绝缘层上制作互联电极层,所述互联电极层与所述第一导电类型氮化镓层连接;
在所述互联电极层上制作第二绝缘层;
在所述第二绝缘层上制作焊盘电极层,且所述焊盘电极层与所述互联电极层连接。
通过上述倒装芯片的制作方法,制作得到的倒装芯片,采用双导电金属层方案,可以同时解决电流分布不均和金属层吸光的难题。且该倒装芯片的制作工艺具有操作简单易于实现的优势。
具体地,所述互联电极层包括依次设置的Cr、Al、Ti、Pt、Au和Pt,所述焊盘电极层包括依次设置的Cr、Al、Ti、Pt、Ni和Au。
下面结合图3至图11对本实用新型实施例提供的LED显示芯片的制作方法进行详细描述。
需要说明的是,本实施例以所述第一导电类型氮化镓层包括N-GaN,所述第二导电类型氮化镓层包括P-N-GaN为例进行说明,以衬底为蓝宝石衬底为例进行说明。
步骤1:利用MOCVD设备在蓝宝石衬底上依次生长N-GaN层,量子阱和P-GaN层,完整LED外延结构,通过改变量子阱生长过程中温度和In、Al组分可以改变发光波长;
步骤2:利用正性光刻胶掩膜技术,制作掩膜图形,通过ICP刻蚀技术,将暴露区域的N-GaN层刻蚀出来;如图4所示。
步骤3:利用负性光刻胶掩膜技术,制作反射层图形,并通过磁控溅射技术制作反射层,反射层金属一般为AgTiW;如图5所示。
步骤4:利用PECVD技术在晶圆表面制备SiO2/SiNx绝缘层,并通过正性光刻胶掩膜技术,制作腐蚀图形,再通过BOE溶液对绝缘层进行通孔腐蚀;如图6所示。
步骤5:利用负性光刻胶掩膜技术,制作互联电极图形,并通过电子束蒸发设备制作互联电极,金属层依次为Cr/Al/Ti/Pt/Au/Pt,其中Au的厚度不低于1um;如图7所示。
步骤6:再次利用PECVD技术在晶圆表面制备SiO2/SiNx绝缘层,并通过正性光刻胶掩膜技术,制作腐蚀图形,再通过BOE溶液对绝缘层进行通孔腐蚀;如图8所示。
步骤7:再次利用负性光刻胶掩膜技术,制作焊盘电极图形,并通过电子束蒸发设备制作焊盘电极,金属层依次为Cr/Al/Ti/Pt/Ni/Au/,其中Ni的厚度不低于300nm;如图9所示。
步骤8:利用减薄、研磨设备将晶圆减薄到100~200um;
步骤9:利用激光技术将晶圆上的器件进行切割,并利用裂片技术将芯片分离;
步骤10:通过探针台和分选机设备,对切割后的芯片进行光电参数测试并分类。
通过上述工艺制作得到的倒装芯片的焊盘面示意图如图10所示,出光面示意图如图11所示。
可以理解的是,以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式,然而本实用新型并不局限于此。对于本领域内的普通技术人员而言,在不脱离本实用新型的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本实用新型的保护范围。
Claims (8)
1.一种倒装芯片,其特征在于,包括:衬底,所述衬底上依次设置第一导电类型氮化镓层、量子阱层和第二导电类型氮化镓层,所述第二导电类型氮化镓层上设置反射层,所述反射层上设置互联电极层,所述互联电极层与所述第一导电类型氮化镓层连接,所述互联电极层上设置焊盘电极层。
2.根据权利要求1所述的倒装芯片,其特征在于,所述互联电极层与所述第一导电类型氮化镓层之间设置有第一绝缘层,所述第一绝缘层上设置多个第一通孔,所述互联电极层与所述第一导电类型氮化镓层通过多个第一通孔连接。
3.根据权利要求2所述的倒装芯片,其特征在于,所述第一通孔内均设置所述互联电极层。
4.根据权利要求1所述的倒装芯片,其特征在于,所述焊盘电极层与所述互联电极层之间设置有第二绝缘层,所述第二绝缘层上设置多个第二通孔,所述焊盘电极层与所述互联电极层通过多个所述第二通孔连接。
5.根据权利要求4所述的倒装芯片,其特征在于,所述第二通孔内均设置所述焊盘电极层。
6.根据权利要求4所述的倒装芯片,其特征在于,所述焊盘电极层包括第一焊盘电极和第二焊盘电极,所述第一焊盘电极和所述第二焊盘电极均通过所述第二通孔与互联电极层连接。
7.根据权利要求1至6中任意一项所述的倒装芯片,其特征在于,所述倒装芯片包括N型倒装芯片和P型倒装芯片,当所述倒装芯片为N型倒装芯片时,第一导电类型为N型,第二导电类型为P型;当所述倒装芯片为P型倒装芯片时,第一导电类型为P型,第二导电类型为N型。
8.根据权利要求1所述的倒装芯片,其特征在于,所述衬底包括蓝宝石衬底。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922211328.9U CN211017112U (zh) | 2019-12-11 | 2019-12-11 | 一种倒装芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922211328.9U CN211017112U (zh) | 2019-12-11 | 2019-12-11 | 一种倒装芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211017112U true CN211017112U (zh) | 2020-07-14 |
Family
ID=71474554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922211328.9U Active CN211017112U (zh) | 2019-12-11 | 2019-12-11 | 一种倒装芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211017112U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110828625A (zh) * | 2019-12-11 | 2020-02-21 | 江苏新广联科技股份有限公司 | 一种倒装芯片及其制作方法 |
-
2019
- 2019-12-11 CN CN201922211328.9U patent/CN211017112U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110828625A (zh) * | 2019-12-11 | 2020-02-21 | 江苏新广联科技股份有限公司 | 一种倒装芯片及其制作方法 |
CN110828625B (zh) * | 2019-12-11 | 2024-03-19 | 江苏新广联科技股份有限公司 | 一种倒装芯片及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8735185B2 (en) | Light emitting device and fabrication method thereof | |
TWI795205B (zh) | 發光元件 | |
US7674639B2 (en) | GaN based LED with etched exposed surface for improved light extraction efficiency and method for making the same | |
TWI487133B (zh) | 經粗化之高折射率索引層/用在高光提取之發光二極體 | |
CN108922950B (zh) | 一种高亮度倒装led芯片及其制作方法 | |
KR20080081934A (ko) | 반도체 발광 소자 및 그 제법 | |
CN105247695A (zh) | 半导体发光元件和半导体发光器件 | |
TWI816970B (zh) | 發光元件及其製造方法 | |
TW202008615A (zh) | 發光元件 | |
CN110828625B (zh) | 一种倒装芯片及其制作方法 | |
CN112366262B (zh) | 红光发光二极管芯片及其制作方法 | |
CN211017112U (zh) | 一种倒装芯片 | |
KR101239852B1 (ko) | GaN계 화합물 반도체 발광 소자 | |
CN110767794A (zh) | 一种led显示芯片及其制作方法 | |
KR100969160B1 (ko) | 발광소자 및 그 제조방법 | |
CN210640270U (zh) | 一种led显示芯片 | |
CN111864019B (zh) | 一种具有嵌入式散射层的倒装发光二极管及其制备方法 | |
US20210036049A1 (en) | Light emitting device and manufacturing method thereof | |
US8823020B2 (en) | Light emitting diode | |
TWI389354B (zh) | 發光元件 | |
CN113903762B (zh) | 深紫外阵列互联micro-LED及其制备方法 | |
CN103733359A (zh) | 半导体发光器件制造方法和以该方法制造的半导体发光器件 | |
KR101115538B1 (ko) | 발광소자와 그 제조방법 | |
TWI764528B (zh) | 發光元件及其製造方法 | |
KR101337613B1 (ko) | 발광소자와 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |