TW202008615A - 發光元件 - Google Patents

發光元件 Download PDF

Info

Publication number
TW202008615A
TW202008615A TW108127310A TW108127310A TW202008615A TW 202008615 A TW202008615 A TW 202008615A TW 108127310 A TW108127310 A TW 108127310A TW 108127310 A TW108127310 A TW 108127310A TW 202008615 A TW202008615 A TW 202008615A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
light
insulating layer
substrate
Prior art date
Application number
TW108127310A
Other languages
English (en)
Other versions
TWI818056B (zh
Inventor
陳昭興
馬逸倫
呂政霖
許啟祥
洪孟祥
陳之皓
王心盈
林羿宏
洪國慶
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW202008615A publication Critical patent/TW202008615A/zh
Application granted granted Critical
Publication of TWI818056B publication Critical patent/TWI818056B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

一發光元件，包含一基板包含一上表面，一第一側表面及一第二側表面，其中基板之第一側表面及第二側表面分別連接至基板之上表面之兩相對側；一半導體疊層位於基板之上表面上 ，半導體疊層包含一第一半導體層，一第二半導體層，及一活性層位於第一半導體層及第二半導體層之間；一第一電極墊鄰近發光元件之一第一邊；以及一第二電極墊鄰近發光元件之一第二邊，其中自發光元件之一上視圖觀之，第一邊及第二邊係位於發光元件之不同側或相對側，靠近第一邊之第一半導體層包含一第一側壁與基板之第一側表面直接連接，且靠近第二邊之第一半導體層包含一第二側壁與基板之第二側表面相隔一距離。

Description

發光元件
本發明係關於一種發光元件，且特別係關於一種覆晶式發光元件，其包含一半導體疊層，一第一電極及一第二電極位於半導體疊層之同一側。
發光二極體(Light-Emitting Diode, LED)為固態半導體發光元件，其優點為功耗低，產生的熱能低，工作壽命長，防震，體積小，反應速度快和具有良好的光電特性，例如穩定的發光波長。因此發光二極體被廣泛應用於家用電器，設備指示燈，及光電產品等。
本發明之一目的為提供一發光元件及其製造方法以提高發光元件之光取出效率。
本發明之另一目的為提供一種借助於半導體疊層側面的圖案以提高光取出效率的發光元件及其製造方法。
本發明之另一目的為提供一種有助於切割的辨識圖案及辨識方法以提高生產良率的發光元件及其製造方法。
本發明之另一目的為提供一種可改善在封裝裝置上的可靠度的發光元件及其製造方法。
為達成上述至少一目的，根據本發明其中一實施例揭露一發光元件，包含一基板包含一上表面，一第一側表面及一第二側表面，其中基板之第一側表面及第二側表面分別連接至基板之上表面之兩相對側；一半導體疊層位於基板之上表面上，半導體疊層包含一第一半導體層，一第二半導體層，及一活性層位於第一半導體層及第二半導體層之間；一第一電極墊鄰近發光元件之一第一邊；以及一第二電極墊鄰近發光元件之一第二邊，其中自發光元件之一上視圖觀之，第一邊及第二邊係位於發光元件之不同側或相對側，靠近第一邊之第一半導體層包含一第一側壁與基板之第一側表面直接連接，靠近第二邊之第一半導體層包含一第二側壁與基板之第二側表面相隔一距離以露出基板之上表面。
為達成上述至少一目的，根據本發明其中一實施例揭露一發光元件，包含一基板具有複數個角落及複數邊；一半導體疊層位於基板上；以及複數個半導體結構分別位於基板之複數個角落或複數邊上，其中複數個半導體結構與半導體疊層相隔一距離，且複數個半導體結構係彼此分離。
為了使本發明之敘述更加詳盡與完備，請參照下列實施例之描述並配合相關圖示。惟，以下所示之實施例係用於例示本發明之發光元件，並非將本發明限定於以下之實施例。又，本說明書記載於實施例中的構成零件之尺寸、材質、形狀、相對配置等在沒有限定之記載下，本發明之範圍並非限定於此，而僅是單純之說明而已。且各圖示所示構件之大小或位置關係等，會由於為了明確說明有加以誇大之情形。更且，於以下之描述中，為了適切省略詳細說明，對於同一或同性質之構件用同一名稱、符號顯示。
第1圖係本發明一實施例所揭示之一發光元件1的上視圖。第2圖係本發明一實施例所揭示之發光元件1之製造流程圖。第3圖係沿著第1圖之切線a-a’的剖面圖。第3A圖係沿著第1圖之切線A-A’的剖面圖。第4圖係沿著第1圖之切線B-B’的剖面圖。第5圖係沿著第1圖之切線C-C’的剖面圖。發光元件1之結構可提高光取出效率。
如第1圖、第3圖及第3A圖所示，一發光元件1，包含一基板10包含一上表面100，一第一側表面101，一第二側表面102，一第三側表面103及一第四側表面104。基板10之第一側表面101及第二側表面102係位於基板10之上表面100之兩相對側，以及基板10之第三側表面103及第四側表面104係位於基板10之上表面100之另外兩相對側。第一側表面101、第二側表面102、第三側表面103及第四側表面104構成基板10之一外圍。
發光元件1，包含一半導體疊層20位於基板10之上表面100上，半導體疊層20包含一第一半導體層201，一第二半導體層202，及一活性層203位於第一半導體層201及第二半導體層202之間。
於一實施例中，發光元件1可以具有多邊形，例如三角形、六角形、矩形或正方形的外形。由上視圖觀之，發光元件1的尺寸例如可以是1000μmÍ1000μm或700μmÍ700μm的正方形形狀或類似大小的矩形形狀，但不特別限定於此。
基板10可以為一成長基板，包括用以磊晶成長磷化鋁鎵銦(AlGaInP)之砷化鎵(GaAs)晶圓，或用以成長氮化鎵(GaN)、氮化銦鎵(InGaN)或氮化鋁鎵(AlGaN)之藍寶石(Al2 O3 )晶圓、氮化鎵(GaN)晶圓碳化矽(SiC)晶圓、或氮化鋁(AlN)晶圓。於另一實施例中，基板10可以為一支撐基板，原先用以磊晶成長半導體疊層20的成長基板可以依據應用的需要而選擇性地移除，再將半導體疊層20移轉至前述之支撐基板。
支撐基板包括導電材料，例如矽(Si)、鋁(Al)、銅(Cu)、鎢(W)、鉬(Mo)、金(Au)、銀(Ag)，碳化矽(SiC)或上述材料之合金，或導熱材料，例如金剛石(diamond)、石墨(graphite)、或氮化鋁。並且，雖然圖未顯示，但是基板10與半導體疊層20相接的一面可以具有增加粗糙化的表面，粗糙化的表面可以為具有不規則形態的表面或具有規則形態的表面，例如相對於上表面100，具有多個凸出或凹陷於上表面100之半球形狀的面，具有多個凸出或凹陷於上表面100之圓錐形狀的面，或者具有多個凸出或凹陷於上表面100之多邊錐形狀的面。
於本發明之一實施例中，藉由有機金屬化學氣相沉積法(MOCVD)、分子束磊晶(MBE)、氫化物氣相沉積法(HVPE)、物理氣相沉積法(PVD)或離子電鍍方法以於基板10上形成具有光電特性之半導體疊層20，例如發光(light-emitting)疊層，其中物理氣象沉積法包含濺鍍 (Sputtering)或蒸鍍(Evaporation)法。
於本發明之一實施例中，半導體疊層20還可包含一緩衝層(圖未示)位於第一半導體層201和基板10之間，用以釋放基板10和半導體疊層20之間因材料晶格不匹配而產生的應力，以減少差排及晶格缺陷，進而提升磊晶品質。緩衝層可為一單層或包含複數層的結構。於一實施例中，可選用PVD氮化鋁(AlN)做為緩衝層，形成於半導體疊層20及基板10之間，用以改善半導體疊層20的磊晶品質。在一實施例中，用以形成PVD氮化鋁(AlN)的靶材係由氮化鋁所組成。在另一實施例中，係使用由鋁組成的靶材，於氮源的環境下與鋁靶材反應性地形成氮化鋁。在一實施例中，緩衝層包括多個子層(圖未示)。子層包括相同材料或不同材料。在一實施例中，緩衝層包括兩個子層，其中第一子層的生長方式為濺鍍，第二子層的生長方式為MOCVD。在一實施例中，緩衝層另包含第三子層。其中第三子層的生長方式為MOCVD，第二子層的生長溫度高於或低於第三子層的生長溫度。於一實施例中，第一、第二及第三子層包括相同的材料，例如氮化鋁。
藉由改變半導體疊層20中一層或多層的物理及化學組成以調整發光元件1發出光線的波長。半導體疊層20之材料包含Ⅲ-Ⅴ族半導體材料，例如Alx Iny Ga(1-x-y) N或Alx Iny Ga(1-x-y) P，其中0≦x，y≦1；(x+y)≦1。當半導體疊層20之材料為AlInGaP系列材料時，可發出波長介於610 nm及650 nm之間的紅光，或波長介於530 nm及570 nm之間的綠光。當半導體疊層20之材料為InGaN系列材料時，可發出波長介於400 nm及490 nm之間的藍光。當半導體疊層20之材料為AlGaN系列或AlInGaN系列材料時，可發出波長介於400 nm及250 nm之間的紫外光。
第一半導體層201和第二半導體層202可為包覆層(cladding layer)，兩者具有不同的導電型態、電性、極性，或依摻雜的元素以提供電子或電洞，例如第一半導體層201為n型電性的半導體，第二半導體層202為p型電性的半導體。活性層203形成在第一半導體層201和第二半導體層202之間，電子與電洞於一電流驅動下在活性層203複合，將電能轉換成光能，以發出一光線。活性層203可為單異質結構(single heterostructure, SH)，雙異質結構(double heterostructure, DH)，雙側雙異質結構(double-side double heterostructure, DDH)，或是多層量子井結構(multi-quantum well, MQW)。活性層203之材料可為中性、p型或n型電性的半導體。第一半導體層201、第二半導體層202、或活性層203可為一單層或包含複數層的結構。
如第2圖及第3圖所示，於半導體疊層20上進行選擇性蝕刻，形成孔部200、凹部204及半導體平台205於半導體疊層20上。舉例而言，藉由塗佈光阻，並接著經由習知的圖案化製程來移除部分光阻以形成孔部200、凹部204及半導體平台205的光阻圖案。再藉由光阻圖案做為蝕刻罩幕以進行蝕刻製程，形成孔部200，凹部204及半導體平台205。具體而言，半導體平台205係藉由移除部分的第二半導體層202及活性層203，以形成包含第一半導體層201、第二半導體層202及活性層203的結構。孔部200及凹部204係藉由移除部分的第二半導體層202及活性層203，以分別露出第一半導體層201。於蝕刻製程之後再移除剩餘的光阻圖案。
如第3圖所示，半導體平台205包含一上表面t1及一下表面b1，活性層203包含一第一上表面203t及一第二下表面203b，其中活性層203之第一上表面203t比第二下表面203b更靠近半導體平台205之上表面t1，半導體平台205之上表面t1和活性層203之第一上表面之間203t包含一第一厚度，半導體平台205之下表面b1和活性層203之第二下表面203b之間包含一第二厚度，且第二厚度大於第一厚度。
於另一實施例中(圖未示)，當半導體疊層20自成長基板被移轉至支撐基板時，各個半導體平台205包含一上表面t1及一下表面b1，活性層203包含一第一上表面203t及一第二下表面203b，其中半導體平台205之上表面t1及活性層203之第一上表面203t係分別較半導體平台之下表面b1及活性層203之第二下表面203b靠近支撐基板，半導體平台205之上表面t1和活性層203之第一上表面203t之間包含一第一厚度，半導體平台205之下表面b1和活性層203之第二下表面203b之間包含一第二厚度，且第二厚度大於第一厚度。
如第1圖所示，自發光元件1之一上視圖觀之，發光元件1之基板10包含複數個角落及複數個邊，其中任一角落係由兩相鄰之邊所構成。複數個角落包含一第一角落C1、一第二角落C2、一第三角落C3及一第四角落C4。複數個邊包含一第一邊E1、一第二邊E2、一第三邊E3及一第四邊E4。
如第1圖及第2圖所示，半導體平台205之一外緣205e包含鄰近第一邊E1之第一外緣2051e與鄰近第二邊E2之第二外緣2052e。為了增加發光元件1之發光面積及光取出效率，與鄰近第二邊E2之第二外緣2052e相比，鄰近第一邊E1之第一外緣2051e包含複數個凹部平台2050與複數個凸部平台2051。複數個凹部平台2050與複數個凸部平台2051係彼此交替排列。
如第1圖所示，第一外緣2051e之凸部平台2051之一邊與第一邊E1之間包含一第一間距D1小於第二外緣2052e與第二邊E2之間的一第二間距D2。
複數個凹部平台2050與複數個凸部平台2051之輪廓構成第一外緣2051e。於發光元件1之上視圖下，第一外緣2051e可為波浪形、鋸齒形或方波形。根據複數個凹部平台2050及複數個凸部平台2051的配置位置可以決定後續絕緣層開口、接觸層、或電極層的位置。藉由半導體疊層20側面的圖案設計可提高發光元件的光取出效率。
如第1圖及第2圖所示，半導體平台205之角落205c可以圓弧化以避免電流局部集中於發光元件1之角落。
如第2圖所示，凹部204位於半導體疊層20之最外側，其中凹部204藉由連續或不連續地露出半導體疊層20最外側之第一半導體層201的表面以連續或不連續地圍繞半導體平台205之第二半導體層203及活性層202。
於另一實施例中(圖未示)，凹部204藉由不連續地露出半導體疊層20最外側之第一半導體層201的表面以不連續地圍繞半導體平台205之第二半導體層203及活性層202。
如第1圖及第2圖所示，孔部200位於半導體疊層20之內側，並為凹部204所環繞。換言之，孔部200係為第二半導體層202及活性層203所圍繞。自發光元件1之一上視圖觀之，孔部200的形狀包含橢圓形、圓形、矩形或其他任意形狀。
發光元件1包含複數個孔部200，且複數個孔部200的數量及配置位置並不限定，可以按照一定的間隔有規律地排列，使電流可沿水平方向均勻地分散。複數個孔部200可排列成複數列以成一陣列，任相鄰兩列或每相鄰兩列上的孔部200可彼此對齊或是錯開。根據複數個孔部200的配置位置可以決定後續接觸層、電極層的位置。
如第3圖所示，孔部200包含一第一斜面S1，其相對於第一半導體層201的內表面200s而言具有一範圍內的斜角，例如10度至80度的角度。凹部204包含一第二斜面S2，其相對於第一半導體層201的外表面204s而言具有一範圍內的斜角，例如10度至80度的角度。若角度小於10度，過低的斜率會減少活性層202的面積，而活性層202面積的減少會造成發光元件的亮度減少。若角度大於80度則可能導致後續的絕緣層及金屬層無法完全覆蓋第一半導體層201、第二半導體層202、及/或活性層203的側壁，因而產生膜層的破裂。
於本發明之一實施例中，第二斜面S2相對於第一半導體層201的外表面204s而言，具有一斜角介於20度至75度之間，較佳介於30度至65度之間，更佳介於40度至55度之間。
第3圖係沿著第1圖之切線a-a’的剖面圖。如第3圖所示，靠近第四邊E4之第一半導體層201包含一第一側壁2011連接至基板10的上表面100或與基板10之第四側表面104直接連接。靠近第二邊E2之第一半導體層201包含一第二側壁2012傾斜於基板10之上表面100並與基板10之第二側表面102相隔一間距D以露出基板10之上表面100。
第3A圖係沿著第1圖之切線A-A’的剖面圖。如第3A圖所示，靠近第一邊E1之第一半導體層201包含一第一側壁2011連接至基板10的上表面100，與基板10之第一側表面101相隔一次間距D’以露出基板10之上表面100。靠近第二邊E2之第一半導體層201包含一第二側壁2012傾斜於基板10之上表面100並與基板10之第二側表面102相隔一間距D以露出基板10之上表面100，其中次間距D’小於間距D。
於發明之一實施例中，如第1圖所示，第一半導體層201包含複數個第一側壁2011與複數個第二側壁2012以構成第一半導體層201之一外圍。複數個第一側壁2011分別鄰近第一邊E1、第三邊E3及第四邊E4，複數個第二側壁2012分別鄰近第二邊E2、第三邊E3及第四邊E4。自發光元件1之一上視觀之，鄰近第三邊E3及第四邊E4的複數個第一側壁2011之一個與複數個第二側壁2012之一個可藉由一側壁201s以彼此相連接。所述側壁201s可為一平面或一弧面。所述側壁201s以一斜角分別與第一側壁2011及第二側壁2012相連接以增加發光元件1之光摘出效率。
於發明之一實施例中，鄰近第一邊E1之第一側壁2011與基板10之第一側表面101相隔一次間距D’以露出基板10之上表面100。靠近第二邊E2之第二側壁2012與基板10之第二側表面102相隔一間距D以露出基板10之上表面100。次間距D’小於間距D。鄰近第三邊E3及第四邊E4之第一側壁2011分別直接連接至基板10之第三側表面103及第四側表面104。鄰近第三邊E3及第四邊E4之第二側壁2012分別傾斜於基板10之上表面100並與基板10之第二側表面102相隔一間距D以露出基板10之上表面100。
於發明之一實施例中(圖未示)，鄰近第一邊E1、第三邊E3及第四邊E4之第一側壁2011分別直接連接至基板10之第一側表面101、第三側表面103及第四側表面104。鄰近第二邊E2、第三邊E3及第四邊E4之第二側壁2012分別傾斜於基板10之上表面100並與基板10之第二側表面102、第三側表面103及第四側表面104相隔一間距D以露出基板10之上表面100。
於發明之一實施例中(圖未示)，複數個第一側壁2011分別鄰近第一邊E1及第三邊E3，複數個第二側壁2012分別鄰近第二邊E2及第四邊E4。所述側壁201s以一斜角分別位於第三角落C3及第四角落C4，且分別與第一側壁2011及第二側壁2012相連接。
於發明之一實施例中，如第1圖所示，複數個第一側壁2011及複數個第二側壁2012可根據發光元件1之形狀，例如圓形、三角形、六角形、矩形或正方形的外形調整。於發明之一實施例中，複數個第一側壁2011所包圍及複數個第二側壁2012所在的位置可依使用者設計調整，不被上述所限制，以後續製程可操作為前提，例如複數個第一側壁2011所包圍及複數個第二側壁2012各別所包圍的面積能容納後續的電極墊設置。
於發明之一實施例中，如第3圖所示，間距D較佳係大於5 μm且小於50 μm，更佳小於30 μm。間距D所露出的基板10之上表面100係為一粗糙面。粗糙面可以為具有不規則形態的表面或具有規則形態的表面，例如具有多個凸出或凹陷於上表面100之半球形狀的面，具有多個凸出或凹陷於上表面100之圓錐形狀的面，或者具有多個凸出或凹陷於上表面100之多邊錐形狀的面。
如第3圖所示，第一半導體層201之第一側壁2011與基板10之上表面100之間包含一第一角度θ1，第一半導體層201之第二側壁2012與基板10之上表面100之間包含一第二角度θ2，且第二角度θ2不同於第一角度θ1。
於發明之一實施例中，第一角度θ1大於第二角度θ2。
於發明之一實施例中，第一角度θ1位於70~90θ2位於20~70
於發明之一實施例中，第一角度θ1與第二角度θ2之間的角度差異大於20
第16圖係本發明一實施例所揭示之一發光元件5的上視圖。第17圖係沿著第16圖之切線I-I’的剖面圖。第18圖係沿著第16圖之切線J-J’的剖面圖。發光元件5與發光元件1具有大致相同之結構，因此對於第16圖~第18圖之發光元件5與第1圖~第6D圖之發光元件1具有相同名稱、標號之構造，表示為相同之結構、具有相同之材料、或具有相同之功能，在此會適當省略說明或是不再贅述。
一發光元件5，包含一基板10包含一上表面100，一第一側表面101，一第二側表面102，一第三側表面103及一第四側表面104。基板10之第一側表面101及第二側表面102係位於基板10之上表面100之兩相對側，以及基板10之第三側表面103及第四側表面104係位於基板10之上表面100之另外兩相對側。第一側表面101、第二側表面102、第三側表面103及第四側表面104構成基板10之一外圍。
如第16圖所示，自發光元件5之一上視圖觀之，發光元件5之基板10包含複數個角落及複數個邊，其中任一角落係由兩相鄰之邊所構成。複數個角落包含一第一角落C1、一第二角落C2、一第三角落C3及一第四角落C4。複數個邊包含一第一邊E1、一第二邊E2、一第三邊E3及一第四邊E4。
半導體平台205之一外緣205e包含鄰近第一邊E1之第一外緣2051e；鄰近第二邊E2之第二外緣2052e’； 鄰近第三邊E3之第三外緣2053e； 以及鄰近第四邊E4之第四外緣2054e。
為了增加發光元件5之發光面積及光取出效率，鄰近第一邊E1之第一外緣2051e包含複數個凹部平台2050與複數個凸部平台2051。複數個凹部平台2050與複數個凸部平台2051係彼此交替排列。鄰近第二邊E2之第二外緣2052e’包含第二複數個凹部平台20520與第二複數個凸部平台20521。第二複數個凹部平台20520與第二複數個凸部平台20521係彼此交替排列。於發光元件5之上視圖下，第一外緣2051e與第二外緣2052e’可為波浪形、鋸齒形或方波形。
自發光元件5之上視圖觀之，複數個凹部平台2050的數目大於第二複數個凹部平台20520的數目。複數個凸部平台2051的數目大於第二複數個凸部平台20521的數目。
第三邊E3於靠近第一邊E1之部分的第三外緣2053e包含複數個凹部平台2050與複數個凸部平台2051，其中複數個凹部平台2050與複數個凸部平台2051係彼此連續的交替排列。於一實施例中，第三外緣2053e的複數個凹部平台2050與複數個凸部平台2051之輪廓與第一外緣2051e的複數個凹部平台2050與複數個凸部平台2051之輪廓相同或不同。
第三邊E3於靠近第二邊E2之部分的第三外緣2053e包含第二複數個凹部平台20520與第二複數個凸部平台20521，其中第二複數個凹部平台20520與第二複數個凸部平台20521係彼此連續的交替排列。於一實施例中，第三外緣2053e的第二複數個凹部平台20520與第二複數個凸部平台20521之輪廓與第二外緣2052e’的第二複數個凹部平台20520與第二複數個凸部平台20521之輪廓相同或不同。連續交替排列的複數個凹部平台2050及複數個凸部平台2051與連續交替排列的第二複數個凹部平台20520與第二複數個凸部平台20521構成第三外緣2053e之輪廓。於發光元件5之上視圖下，第三外緣2053e之輪廓可為波浪形、鋸齒形或方波形。
第四邊E4於靠近第一邊E1之部分的第四外緣2054e包含複數個凹部平台2050與複數個凸部平台2051，其中複數個凹部平台2050與複數個凸部平台2051係彼此連續的交替排列。於一實施例中，第四外緣2054e的複數個凹部平台2050與複數個凸部平台2051之輪廓與第一外緣2051e的複數個凹部平台2050與複數個凸部平台2051之輪廓相同或不同。
第四邊E4於靠近第二邊E2之部分的第四外緣2054e包含第二複數個凹部平台20520與第二複數個凸部平台20521，其中第二複數個凹部平台20520與第二複數個凸部平台20521係彼此連續的交替排列。於一實施例中，第四外緣2054e的第二複數個凹部平台20520與第二複數個凸部平台20521之輪廓與第二外緣2052e’的第二複數個凹部平台20520與第二複數個凸部平台20521之輪廓相同或不同。連續交替排列的複數個凹部平台2050及複數個凸部平台2051與連續交替排列的第二複數個凹部平台20520與第二複數個凸部平台20521構成第四外緣2054e之輪廓。於發光元件5之上視圖下，第四外緣2054e之輪廓可為波浪形、鋸齒形或方波形。
如第16圖所示，第一外緣2051e之凸部平台2051之一邊與第一邊E1之間包含一第一間距D1小於第二外緣2052e之凸部平台20521之一邊與第二邊E2之間的一第二間距D2’。
自發光元件5之上視圖觀之，第一外緣2051e之凸部平台2051之一邊與凹部平台2050之一邊之間包含一間距D0。第二外緣2052e之第二複數個凹部平台20520與第二複數個凸部平台20521之間包含一間距D0’。於本發明之一實施例中，間距D0與間距 D0’包含相同的距離。於本發明之另一實施例中，間距D0與間距 D0’包含不同的距離。
根據複數個凹部平台2050、複數個凸部平台2051、第二複數個凹部平台20520與第二複數個凸部平台20521的配置位置可以決定後續絕緣層開口、接觸層、或電極層的位置。藉由半導體疊層20側面的圖案設計可提高發光元件5的光取出效率。
凹部204位於半導體疊層20之最外側，其中凹部204藉由連續或不連續地露出半導體疊層20最外側之第一半導體層201的表面以連續或不連續地圍繞半導體平台205之第二半導體層203及活性層202。
孔部200位於半導體疊層20之內側，並為凹部204所環繞。換言之，孔部200係為第二半導體層202及活性層203所圍繞。自發光元件5之一上視圖觀之，孔部200的形狀包含橢圓形、圓形、矩形或其他任意形狀。
如第17圖所示，靠近第一邊E1之第一半導體層201包含一第一側壁2011連接至基板10的上表面100，與基板10之第一側表面101相隔一次間距D’以露出基板10之上表面100。靠近第二邊E2之第一半導體層201包含一第二側壁2012傾斜於基板10之上表面100並與基板10之第二側表面102相隔一間距D以露出基板10之上表面100。次間距D’小於間距D。
如第18圖所示，靠近第四邊E4之第一半導體層201包含一第一側壁2011連接至基板10的上表面100或與基板10之第一側表面104直接連接。靠近第二邊E2之第一半導體層201包含一第二側壁2012傾斜於基板10之上表面100並與基板10之第二側表面102相隔一間距D以露出基板10之上表面100。
間距D較佳係大於5 μm且小於50 μm，更佳小於30 μm。間距D所露出的基板10之上表面100係為一粗糙面。粗糙面可以為具有不規則形態的表面或具有規則形態的表面，例如具有多個凸出或凹陷於上表面100之半球形狀的面，具有多個凸出或凹陷於上表面100之圓錐形狀的面，或者具有多個凸出或凹陷於上表面100之多邊錐形狀的面。
發光元件5與發光元件1的第三邊E3及第四邊E4包含實質相同的結構。發光元件5於鄰近第三邊E3之第一半導體層201的側表面結構包含第一側壁2011及第二側壁2012，其中第一側壁2011係直接連接至基板10之第三側表面103，第二側壁2012係傾斜於基板10之上表面100並與基板10之第三側表面103相隔一間距D以露出基板10之上表面100，並且與第一側壁2011相比，第二側壁2012係較靠近於第二邊E2。發光元件5於鄰近第四邊E4之第一半導體層201的側表面結構包含第一側壁2011及第二側壁2012，其中第一側壁2011係直接連接至基板10之第四側表面104，及第二側壁2012分別傾斜於基板10之上表面100並與基板10之第四側表面104相隔一間距D以露出基板10之上表面100，並且與第一側壁2011相比，第二側壁2012係較靠近於第二邊E2。
如第1圖、第2圖、第3圖、第17圖及第18圖所示，在半導體疊層20上形成一第一絕緣層30。藉由選擇性蝕刻的方法在孔部200內形成第一絕緣層開口300以露出孔部200內的第一半導體層201，在鄰近第一邊E1之凹部204上形成一或複數個第一絕緣層第一開口301以露出第一半導體層201，在鄰近第二邊E2之凹部204上形成一或複數個第一絕緣層第二開口302以露出凹部204內的第一半導體層201，且在第二半導體層202上形成第一絕緣層第三開口303。第一絕緣層開口300附近的第一絕緣層30覆蓋孔部200外的部份第二半導體層202，以及孔部200內的第一斜面S1。凹部204附近的第一絕緣層30覆蓋凹部204外的部份第二半導體層202，以及凹部204的第二斜面S2。
如第1圖及第2圖所示，為了使第一絕緣層第一開口301及第一絕緣層第二開口302露出相同面積的第一半導體層201，鄰近第二邊E2之第一絕緣層第二開口302包含一最大長度302w大於鄰近第一邊E1之第一絕緣層第一開口301之最大長度301w。
第一絕緣層30可由具有光穿透性的絕緣材料形成。舉例而言，第一絕緣層30包含SiOx 。
於一實施例中，第一絕緣層30的厚度可爲1000埃至20000埃。
於一實施例中，第一絕緣層30的材料選擇SiO2 、TiO2 、SiNx 等材料，若第一絕緣層30的厚度小於1000埃，較薄的厚度可能會使得第一絕緣層30的絕緣性質變弱。如第2圖、第3圖、第4圖、第17圖及第18圖所示，第一絕緣層30是形成在經蝕刻後的第一斜面S1及第二斜面S2上，順應斜面覆蓋形成的第一絕緣層30亦具有特定的斜率，若是第一絕緣層30的厚度小於1000埃，可能會產生膜層的破裂。
於一實施例中，第一絕緣層30的材料選擇SiO2 、TiO2 、SiNx 等材料，若第一絕緣層30的厚度超過20000埃，會增加在第一絕緣層30上進行選擇性蝕刻的困難度。然而以上實施例不排除其他具有良好覆蓋延伸性材料或者具有高選擇性蝕刻之材料可避免上述第一絕緣層30過薄或過厚產生的問題。
如第3圖、第3A圖、第4圖、第5圖、第17圖及第18圖所示，第一絕緣層30具有一側表面，其相對於經由選擇性蝕刻所暴露的第一半導體層201的內表面200s或外表面204s的水平延伸面而言為一斜面，此斜面相對於經由選擇性蝕刻所暴露的第一半導體層201的內表面200s或表面204s的水平延伸面而言，具有介於10度至70度之間的斜角。
若第一絕緣層30之側表面的斜角小於10度，則將減少第一絕緣層30的實質厚度。因此，可能存在難以確保絕緣性質的問題。
若第一絕緣層30之側表面的斜角大於70度，則可能導致後續的絕緣層及金屬層無法完全覆蓋，因而產生膜層的破裂。
於本發明之一實施例中，第一絕緣層30之側表面的斜角介於20度至75度之間，較佳介於30度至65度之間，更佳介於40度至55度之間。
如第3圖、第3A圖、第4圖、第5圖、第17圖及第18圖所示，在第二半導體層202上形成一接觸電極40。換言之，接觸電極40形成於第一絕緣層第三開口303中。接觸電極40包含透明電極。透明電極之材料包含透光性導電氧化物或是透光性金屬。透光性導電氧化物包含氧化銦錫(indium tin oxide，ITO)、氧化鋅(zinc oxide，ZnO)、氧化鋅銦錫(zinc indium tin oxide，ZITO)、氧化銦鋅(zinc indium oxide，ZIO)、氧化鋅錫(zinc tin oxide，ZTO)、氧化鎵銦錫(gallium indium tin oxide，GITO) 、氧化銦鎵(gallium indium oxide，GIO)、或是氧化鋅鎵(gallium zinc oxide，GZO)。透光性導電氧化物可包括各種摻雜劑，例如鋁摻雜氧化鋅(aluminum doped zinc oxide，AZO)或是氟摻雜氧化錫(fluorine doped tin oxide，FTO)。透光性金屬包含鎳(Ni)或金(Au)。
接觸電極40的厚度並無限制，但可具有約0.1 nm至1000 nm的厚度。於一實施例中，接觸電極40的材料選擇透光性導電氧化物，若接觸電極40的厚度小於0.1 nm，則由於厚度太薄而不能有效地與第二半導體層202形成歐姆接觸。並且，若接觸電極40的厚度大於200 nm，則由於厚度太厚而部分吸收活性層203所發出光線，從而導致發光元件1的亮度減少的問題。由於接觸電極40具有上述範圍的厚度，因此可使電流順利地沿水平方向分散而提高發光元件1的電性能。然而以上實施例不排除其他具有橫向電流擴散之材料。
如第2圖、第3圖、第3A圖、第17圖及第18圖所示，接觸電極40形成於第二半導體層202之大致整個面，並與第二半導體層202形成低電阻接觸，例如歐姆接觸，因此電流可以藉由接觸電極40以均勻地擴散通過第二半導體層202。於一實施例中，自發光元件1之剖視圖觀之，接觸電極40包含一最外側，其與凹部204之第二斜面S2相隔一水平距離小於20 μm，較佳小於10 μm，更佳小於5 μm。
如第2圖、第3圖、第3A圖、第17圖及第18圖所示，在接觸電極40上形成一反射層50。反射層50的材料包含鋁(Al)、銀(Ag)、銠(Rh)或鉑(Pt)等金屬或上述材料之合金。反射層50係用來反射光線，且使經反射的光線朝向基板10而向外射出，其中被反射的光是由活性層203所產生。
於另一實施例中，可省略接觸電極40之形成步驟。在第一絕緣層第三開口303中形成反射層50，反射層50可與第二半導體層202形成歐姆接觸。
於一實施例中，自發光元件之剖視圖觀之，如第3圖、第3A圖、第4圖、第5圖、第17圖及第18圖所示，反射層50包含一最外側，其與凹部204之第二斜面S2相隔一水平距離小於20 μm，較佳小於10 μm，更佳小於5 μm。
於一實施例中，反射層50可為一或多層之結構，多層之結構例如一布拉格反射結構。
於一實施例中，反射層50之側表面相對於第二半導體層202的上表面為一斜面，此斜面相對於第二半導體層202的表面可具有10度至60度的斜角。反射層50的材料選擇銀(Ag)，若反射層50的斜角小於10度，則非常平緩的斜率會降底光的反射效率。此外，小於10度的斜角亦難以確保厚度均勻性。若反射層50的斜角大於60度，則大於60度的斜角可能導致後續膜層產生破裂。然而以上實施例不排除其他具有高反射率之材料。
反射層50的斜角調整可藉由改變基板的配置及熱沉積製程中的金屬原子的前進方向來達成。例如調整基板的位置，使基板的表面相對於蒸鍍或濺鍍的沉積方向而言為一傾斜的表面。
於一實施例中，在反射層50上形成一阻障層(圖未示)以包覆反射層50之上表面及側表面，避免反射層50表面氧化，因而劣化反射層50之反射率。阻障層之材料包含金屬材料，例如鈦(Ti)、鎢(W)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉻(Cr)、鉑(Pt)等金屬或上述材料之合金。阻障層可為一或多層之結構，多層結構例如為鈦(Ti)/鋁(Al)，及/或鎳鈦合金(NiTi)/鈦鎢合金(TiW)。於本發明之一實施例中，阻障層包含鈦(Ti)/鋁(Al)之疊層結構以及鎳鈦合金(NiTi)/鈦鎢合金(TiW)之疊層結構，其中鈦(Ti)/鋁(Al)之疊層結構位於遠離反射層40之一側，及鎳鈦合金(NiTi)/鈦鎢合金(TiW)之之疊層結構於靠近反射層50之一側。於本發明之一實施例中，反射層50及阻障層之材料優選地包含金(Au)以外、或銅(Cu)以外之金屬材料。
阻障層的疊層結構選擇鎳鈦合金(NiTi)/鈦鎢合金(TiW)/鉑(Pt)/鈦(Ti)/鋁(Al)/鈦(Ti)/鋁(Al)/鉻(Cr)/鉑(Pt)，阻障層可具有相對於第二半導體層202的表面爲10度至60度的斜角。於一實施例中，若阻障層的斜角小於10度，則非常平緩的斜率無法完全包覆反射層50。此外，小於10度的斜角亦難以確保厚度均勻性。若阻障層的斜角大於60度，則大於60度的斜角可能導致後續膜層產生破裂。
於一實施例中，反射層50或阻障層的厚度優選為100 nm至l μm。若反射層50或阻障層的厚度小於100 nm，則無法有效反射活性層202所發出的光線。並且，若反射層50或阻障層的厚度大於l μm，則因過多的生產製造時間而導致製造上的損失。
為了包覆反射層50之上表面及側表面，阻障層包含一底面以與第二半導體層202及/或接觸電極40相接觸。
如第2圖、第3圖、第3A圖、第4圖、第17圖及第18圖所示，在半導體疊層20上形成一第二絕緣層60，且藉由選擇性蝕刻的方法在孔部200內形成一第二絕緣層開口600以露出孔部200內的第一半導體層201，在鄰近第一邊E1之凹部204上形成複數個第二絕緣層第一開口601以露出第一半導體層201，在鄰近第二邊E2之凹部204上形成複數個第二絕緣層第二開口602以露出部分的基板10及凹部204內的第一半導體層201，且在第二半導體層202上形成第二絕緣層第三開口603以露出部分的第二半導體層202、反射層50及/或阻障層。剩下的區域藉由第二絕緣層60所屏蔽。
如第1圖及第2圖所示，為了使第二絕緣層第一開口601及第二絕緣層第二開口602露出相同面積的第一半導體層201，鄰近第二邊E2之第二絕緣層第二開口602包含一最大長度602w大於鄰近第一邊E1之第二絕緣層第一開口601之最大長度601w。
第二絕緣層60可由具有光穿透性的絕緣材料形成。舉例而言，第二絕緣層60包含SiOx 。
於一實施例中，第二絕緣層60的厚度可爲1000埃至60000埃。
於一實施例中，第二絕緣層60的材料選擇SiO2 、TiO2 、SiNx 等材料，若第二絕緣層60的厚度小於1000埃，較薄的厚度可能會使得第二絕緣層60的絕緣性質變弱。具體而言，第二絕緣層60是形成在經蝕刻後的第一斜面S1及第二斜面S2上，順應斜面覆蓋形成的第二絕緣層60亦具有特定的斜率，若是第二絕緣層60的厚度小於1000埃，可能會產生膜層的破裂。
於一實施例中，第二絕緣層60的材料選擇SiO2 、TiO2 、SiNx 等材料，若第二絕緣層60的厚度超過60000埃，會增加在第二絕緣層60上進行選擇性蝕刻的困難度。然而以上實施例不排除其他具有良好覆蓋延伸性材料或者具有高選擇性蝕刻之材料可避免上述第二絕緣層60過薄或過厚產生的問題。
如第3圖、第3A圖、第4圖、第5圖、第17圖及第18圖所示，第二絕緣層60具有一側表面，其相對於經由選擇性蝕刻所暴露的第一半導體層201的內表面200s或外表面204s的水平延伸面而言為一斜面，此斜面相對於經由選擇性蝕刻所暴露的第一半導體層201的內表面200s或表面204s的水平延伸面而言，具有介於10度至70度之間的斜角。
若第二絕緣層60之側表面的斜角小於10度，則將減少第二絕緣層60的實質厚度。因此，可能存在難以確保絕緣性質的問題。
若第二絕緣層60之側表面的斜角大於70度，則可能導致後續的絕緣層及金屬層無法完全覆蓋，因而產生膜層的破裂。
於本發明之一實施例中，第二絕緣層60之側表面的斜角介於20度至75度之間，較佳介於30度至65度之間，更佳介於40度至55度之間。
第二絕緣層60 之第二絕緣層開口600、第二絕緣層第一開口601、第二絕緣層第二開口602及第二絕緣層第三開口603之形成位置分別對應於第一絕緣層開口300、第一絕緣層30之第一絕緣層第一開口301、第一絕緣層第二開口302及第一絕緣層第三開口303。
如第2圖、第3圖、第3A圖、第4圖、第17圖及第18圖所示，下電極71形成於第二絕緣層60上，且延伸形成於一或複數個第二絕緣層開口600中，與位於孔部200內的第一半導體層201直接接觸，並與發光元件1之第一半導體層201構成電連接。下電極71沿著第一斜面S1自半導體平台205延伸覆蓋至孔部200內的第一半導體層201。並且，如第4圖及第5圖所示，下電極71自半導體平台205沿伸，覆蓋鄰近第一邊E1的第二絕緣層第一開口601及鄰近第二邊E2的第二絕緣層第二開口602，與位於凹部204的第一半導體層201直接接觸，使電流可以在發光元件1之外邊緣進行均勻的擴散。
如第1圖、第2圖、第4圖及第16圖所示，複數個凹部平台2050與複數個凸部平台2051係彼此交替排列，兩個不連續凸部平台2051之間的凹部平台2050露出第一半導體層201。下電極71覆蓋複數個凸部平台2051，沿著第二斜面S2以覆蓋露出於凹部204的第一半導體層201之外表面204s。
為了使電流可以在發光元件1之外邊緣進行均勻的擴散，如第1圖、第2圖及第4圖所示，複數個第二絕緣層第一開口601以固定間隔設置。相鄰兩個第二絕緣層第一開口601之間的距離d1可以大於第二絕緣層第一開口601的寬度w1的n倍，d1=(1+n)w1，其中n可為整數或非整數。例如大於0.5倍以上，較佳為一倍以上，更佳為二倍以上。
如第5圖所示，複數個第二絕緣層第二開口602不連續地露出第一半導體層201之外表面204s。下電極71覆蓋第一絕緣層30及第二絕緣層60，藉由複數個第一絕緣層第二開口302及複數個第二絕緣層第二開口602以與第一半導體層201構成電連接。
為了使電流可以在發光元件1之外邊緣進行均勻的擴散，如第4圖所示，複數個第二絕緣層第二開口602以固定間隔設置。相鄰兩個第二絕緣層第二開口602之間的距離d2可以大於第二絕緣層第二開口602的寬度w2的n倍，d2=(1+n)w2，其中n可為整數或非整數。例如大於0.5倍以上，較佳為一倍以上，更佳為二倍以上。
如第1圖所示，為了使電流可以在發光元件1之外邊緣進行均勻的擴散，於本發明之一實施例中，鄰近第一邊E1之相鄰兩個第二絕緣層第一開口601之間的距離d1與鄰近第二邊E2相鄰兩個第二絕緣層第二開口602之間的距離d2大致相同。
如第1圖所示，為了使電流可以在發光元件1之外邊緣進行均勻的擴散，於本發明之一實施例中，鄰近第一邊E1之第二絕緣層第一開口601的寬度w1與鄰近第二邊E2之第二絕緣層第二開口602的寬度w2大致相同。
如第3圖、第3A圖所示，上電極72形成於第二絕緣層第三開口603中。上電極72接觸並電連接至第二半導體層202、反射層50及/或阻障層。第二絕緣層60位於下電極71及上電極72之間以避免下電極71及上電極72相接觸而形成短路。
如第1圖及第2圖所示，自發光元件1之上視觀之，上電極72包含一面積小於下電極71，且為下電極71所環繞。
下電極71及上電極72包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni) 或鉑(Pt)等金屬或上述材料之合金。下電極71及上電極72可由單個層或是多個層所組成。例如，下電極71或上電極72可包括Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層或Cr/Al/Cr/Ni/Au層。
於一實施例中，下電極71或上電極72的厚度優選為0.5 μm至2.5 μm。
於一實施例中，如第3圖、第3A圖、第17圖及第18圖所示，上電極72包含一頂面72s低於下電極71之一頂面71s。換言之，上電極72之頂面72s與下電極71之頂面71s之間包含一階差，其中階差位於2000埃至60000埃之間。
於一實施例中，上電極72之頂面72s與下電極71之頂面71s之間的階差大致與第二絕緣層60之厚度相同。
於一實施例中，上電極72之頂面72s與下電極71之頂面71s之間的階差與第二絕緣層60之厚度具有±30%的偏差。
於一實施例中，如第3圖、第3A圖、第17圖及第18圖所示，下電極71之頂面71s及上電極72之頂面72s之間的階差小於2000埃，較佳小於1000埃，更佳小於500埃。
於一實施例中(圖未示)，下電極下方具有一金屬墊高部，金屬墊高部的厚度與第二絕緣層60之厚度具有±30%的偏差，使得下電極71之頂面71s及上電極72之頂72s面大致齊平。
如第2圖、第3圖、第3A圖、第17圖及第18圖所示，在半導體疊層20上形成一第三絕緣層80。藉由選擇性蝕刻的方法在下電極71上形成第三絕緣層第一開口801以露出下電極71之頂面71s。並且，在上電極72上形成第三絕緣層第二開口802以露出上電極72之頂面72s。
第三絕緣層80可由具有光穿透性的絕緣材料形成。舉例而言，第三絕緣層80包含SiOx 。
於一實施例中，第三絕緣層80的材料選擇SiO2 、TiO2 、SiNx 等材料，第三絕緣層80的厚度可爲10000埃至60000埃。若第三絕緣層80的厚度小於10000埃，較薄的厚度可能會使得第三絕緣層80的絕緣性質和抗濕性變弱。於另一實施例中，第三絕緣層80的材料選擇SiO2 、TiO2 、SiNx 等材料，若第三絕緣層80的厚度超過60000埃，會增加在第三絕緣層80上進行選擇性蝕刻的困難度。然而以上實施例不排除其他具有良好覆蓋延伸性材料或者具有高選擇性蝕刻之材料可避免上述第三絕緣層80過薄或過厚產生的問題。
第一絕緣層30、第二絕緣層60或第三絕緣層80可藉由包含不同折射率的兩種以上之材料交替堆疊以形成一布拉格反射鏡(DBR)結構。第一絕緣層30、第二絕緣層60或第三絕緣層80可層疊SiO2 /TiO2 或SiO2 /Nb2 O5 等層來選擇性地反射特定波長之光，增加發光元件1的光取出效率。當發光元件1的峰值波長(peak emission wavelength)為λ時，第一絕緣層30、第二絕緣層60或第三絕緣層80的光學厚度可被設定為λ/4的整數倍。峰值波長係指發光元件1之發光頻譜中強度最強的波長。在光學厚度λ/4的整數倍的基礎下，第一絕緣層30、第二絕緣層60或第三絕緣層80的厚度可具有±30%的偏差。
第一絕緣層30、第二絕緣層60或第三絕緣層80為非導電材料所形成，包含有機材料，例如Su8、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)或氟碳聚合物(Fluorocarbon Polymer)，或是無機材料，例如矽膠(Silicone)或玻璃(Glass)，或是介電材料，例如氧化鋁(Al2 O3 )、氮化矽(SiNx )、氧化矽(SiOx )、氧化鈦(TiOx )，或氟化鎂(MgFx )。
如第1圖、第3圖、第3A圖、第17圖及第18圖所示，發光元件1包含一第一電極墊91以覆蓋第三絕緣層第一開口801，且接觸下電極71。第一電極墊91藉由下電極71以與第一半導體層201構成電連接。發光元件1包含一第二電極墊92以覆蓋第三絕緣層第二開口802且接觸上電極72，以與反射層50、接觸電極40及第二半導體層202構成電連接。
於一實施例中，如第3圖所示，靠近第四邊E4之第一半導體層201的第一側壁2011未被第三絕緣層80覆蓋，以至於靠近第四邊E4之的第一側壁2011係裸露出來。靠近第二邊E2之第一半導體層201的第二側壁2012被第三絕緣層80覆蓋。
於一實施例中，如第3A圖所示，靠近第一邊E1之第一半導體層201的第一側壁2011被第三絕緣層80覆蓋，且靠近第二邊E2之第一半導體層201的第二側壁2012被第三絕緣層80覆蓋。
於一實施例中，如第3A圖所示，第三絕緣層80包含一第三絕緣層之第一側表面及一第三絕緣層之第二側表面。第三絕緣層之第一側表面與基板10之第一側表面101直接連接。
於一實施例中(圖未示)，第三絕緣層80之第一側表面與基板10之第一側表面101直接連接。自發光元件1之剖視圖觀之，第三絕緣層之第二側表面位於基板10之第二側表面102與第一半導體層201之第二側壁2012之間，且與基板10之第二側表面102相隔一間距以露出基板10之上表面100。
自發光元件1之上視圖觀之，如第1圖所示，第一電極墊91包含一上表面積小於下電極71之一上表面積。第二電極墊92包含一上表面積小於上電極72之一上表面積。
第一電極墊91及第二電極墊92包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)等金屬或上述材料之合金。第一電極墊91及第二電極墊92可由單個層或是多個層所組成。例如，第一電極墊91及第二電極墊92可包括Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層或Cr/Al/Cr/Ni/Au層。
於本發明之一實施例中，第一電極墊91包含一尺寸與第二電極墊92之一尺寸相同或不同，此尺寸可為寬度或面積。例如，第一電極墊91或第二電極墊92的上視面積可為第一電極墊91及第二電極墊92的上視面積相加所得的值的0.8倍以上且小於1倍的大小。
第一電極墊91或第二電極墊92分別包含一傾斜側面，因此第一電極墊91或第二電極墊92於側視圖下的剖面面積可沿厚度方向發生變化。例如，第一電極墊91或第二電極墊92於側視圖下的剖面面積可隨著遠離半導體疊層20的上表面的方向逐漸變小。
第一電極墊91或第二電極墊92包含一厚度介於1~100μm之間，較佳為1.5~6μm之間。
第一電極墊91與第二電極墊92之間包含一間隔，間隔包含一最短距離約為10 μm以上，及一最長距離約為250 μm以下。於上述範圍內，藉由縮小第一電極墊91與第二電極墊92之間的間隔可以增大第一電極墊91與第二電極墊92的上視面積，從而可提高發光元件l的散熱效率，且避免第一電極墊91與第二電極墊92之間的短路。
第6A圖係第1圖之一部分X1的部分放大上視圖。第6B圖係沿著第6A圖之切線X1’-X1”的剖面圖。第6C圖係第1圖之一部分X2的部分放大上視圖。第6D圖係沿著第6C圖之切線X2’-X2”的剖面圖。
於本發明之一實施例中，如第1圖所示，自發光元件1之上視圖觀之，發光元件1包含複數個角落，其中複數個角落包含第一角落C1、第二角落C2、第三角落C3及第四角落C4。發光元件1包含複數個半導體結構206，其中複數個半導體結構206包含第一半導體結構2061、第二半導體結構2062、第三半導體結構2063及第四半導體結構2064。第一半導體結構2061、第二半導體結構2062、第三半導體結構2063及第四半導體結構2064之位置分別位於第一角落C1、第二角落C2、第三角落C3及第四角落C4。
於本發明之另一實施例中(圖未示)，發光元件1包含複數個邊，其中複數個邊包含第一邊E1、第二邊E2、第三邊E3及第四邊E4。複數個半導體結構206可分別位於複數邊上。
如第1圖及第6A圖~第6D圖所示，複數個半導體結構206分別與半導體平台205相隔一距離，且複數個半導體結構206係彼此分離。
如第1圖及第6A圖~第6B圖所示，鄰近第一邊E1之第一半導體結構2061與半導體平台205相隔一第一最短距離L1，且鄰近第一邊E1之第四半導體結構2064與半導體平台205相隔一第四最短距離L4(圖未示)。如第1圖及第6C圖~第6D圖所示，鄰近第二邊E2之第二半導體結構2062與半導體平台205相隔一第二最短距離L2，且鄰近第二邊E2之第三半導體結構2063與半導體平台205相隔一第三最短距離L3(圖未示)。
於本發明之一實施例中，第二最短距離L2及第三最短距離L3係分別大於第一最短距離L1。
於本發明之一實施例中，第二最短距離L2及第三最短距離L3大致相同。
於本發明之一實施例中，第二最短距離L2及第三最短距離L3具有±30%的偏差。
於本發明之一實施例中，做為發光元件1之一辨識點，第一最短距離L1與第四最短距離L4係不相同。第四最短距離L4分別大於第一最短距離L1，第二最短距離L2及/或第三最短距離L3。
如第6B圖所示，鄰近第一角落C1處，第一半導體層201位於第一半導體結構2061與半導體平台205之間，且連接第一半導體結構2061與半導體平台205。鄰近第四角落C4處，第一半導體層201位於第四半導體結構2064與半導體平台205之間，且連接第一半導體結構2061與半導體平台205 (圖未示)。如第6D圖所示，鄰近第二角落C2，位於第二半導體結構2062與半導體平台205之間的第一半導體層201被移除，並露出基板10，第二半導體結構2062與半導體平台205係彼此分離。鄰近第三角落C3，位於第三半導體結構2063與半導體平台205之間的第一半導體層201被移除，並露出基板10，第三半導體結構2063與半導體平台205係彼此分離(圖未示)。
於本發明之一實施例中，自發光元件1之上視圖觀之，第一半導體結構2061、第二半導體結構2062、第三半導體結構2063及第四半導體結構2064包含一形狀，例如矩形、三角形或扇形。
發光元件2與發光元件1具有大致相同之結構，因此對於第7圖~第12圖之發光元件2與第1圖~第6D圖之發光元件1具有相同名稱、標號之構造，表示為相同之結構、具有相同之材料、或具有相同之功能，在此會適當省略說明或是不再贅述。
第7圖係本發明一實施例所揭示之一發光元件2的上視圖。第8圖係本發明一實施例所揭示之發光元件2之製造流程圖。第9圖係沿著第7圖之切線D-D’的剖面圖。第9A圖係沿著第7圖之切線 H-H’的剖面圖。第10圖係沿著第7圖之切線E-E’的剖面圖。第11圖係沿著第7圖之切線F-F’的剖面圖。第12圖係沿著第7圖之切線G-G’的剖面圖。
如第7圖、第8圖、第9圖、第9A圖及第10圖所示，一發光元件2，包含一基板10；以及一第一發光單元2a及一第二發光單元2b位於基板10上，其中第一發光單元2a及第二發光單元2b為一溝渠11所分隔開來，且溝渠11露出基板10的上表面100。
如第7圖、第8圖、第9圖、第9A圖及第10圖所示，基板10包含一第一側表面101及一第二側表面102，其中基板10之第一側表面101及第二側表面102分別連接至基板10之上表面100的兩相對側。如第7圖所示，基板10更包含一第三側表面103及一第四側表面104，其中基板10之第三側表面103及第四側表面104分別連接至基板10之上表面100之另外兩相對側。第一側表面101、第二側表面102、第三側表面103及第四側表面104構成基板10之一外圍。
如第7圖所示，基板10之第三側表面103包含第三側表面之第一端1031及第三側表面之第二端1032。基板10之第四側表面104包含第四側表面之第一端1041及第四側表面之第二端1042。第三側表面之第一端1031及第四側表面之第一端1041位於第一發光單元2a之兩側。第三側表面之第二端1032及第四側表面之第二端1042位於第-發光單元2b之兩側。
第一發光單元2a及第二發光單元2b位於基板10之上表面100上，其各包含一半導體疊層20。半導體疊層20包含一第一半導體層201，一第二半導體層202，及一活性層203位於第一半導體層201及第二半導體層202之間。
如第8圖、第9圖、第9A圖及第10圖所示，於第一發光單元2a之半導體疊層20上進行選擇性蝕刻，形成一第一凹部204a及一第一半導體平台205a。於第二發光單元2b之半導體疊層20上進行選擇性蝕刻，形成一第二凹部204b及一第二半導體平台205b。舉例而言，藉由塗佈光阻，並接著經由習知的圖案化製程來移除部分光阻以形成凹部及半導體平台的光阻圖案。再藉由光阻圖案做為蝕刻罩幕以進行蝕刻製程，形成凹部及半導體平台。具體而言，半導體平台係藉由移除部分的第二半導體層202及活性層203，以形成包含第一半導體層201、第二半導體層202及活性層203的結構。第一凹部204a及第二凹部204b係藉由移除部分的第二半導體層202及活性層203，以露出第一半導體層201的外表面204as及外表面204bs。於蝕刻製程之後再移除剩餘的光阻圖案。
如第9圖及第9A圖所示，第一凹部204a及第二凹部204b分別包含一第二斜面S2，其相對於第一半導體層201的外表面204as，204bs而言具有一範圍內的斜角，例如10度至80度的角度。若角度小於10度，過低的斜率會減少活性層203的面積，而活性層203面積的減少會造成發光元件2的亮度減少。若角度大於80度則可能導致後續的絕緣層及金屬層無法完全覆蓋第一半導體層201、第二半導體層202、及/或活性層203的側壁，因而產生膜層的破裂。
如第7圖所示，自發光元件2之一上視圖觀之，發光元件2包含一第一邊E1、一第二邊E2、一第三邊E3及一第四邊E4。鄰近第一邊E1之第一半導體平台205a包含第一外緣2051e，且鄰近第二邊E2之第二半導體平台205b包含第二外緣2052e。為了增加發光元件2之發光面積，與鄰近第二邊E2之第二半導體平台205b之第二外緣2052e相比，鄰近第一邊E1之第一半導體平台205a之第一外緣2051e包含複數個凹部平台2050與複數個凸部平台2051彼此交替排列。凸部平台2051之一邊與第一邊E1之間包含一第一間距D1小於第二外緣2052e與第二邊E2之間的一第二間距D2。複數個凹部平台2050與複數個凸部平台2051之輪廓構成第一外緣2051e。於發光元件2之上視圖下，第一外緣2051e可為波浪形、鋸齒形或方波形。根據複數個凹部平台2050與複數個凸部平台2051的配置位置可以決定後續絕緣層開口、接觸層、或電極層的位置。
於一實施例中，鄰近第三側表面之第一端1031之第一半導體平台205a之第一外緣2051e及鄰近第四側表面之第一端1041之第一半導體平台205a之第一外緣2051e包含複數個凹部平台2050與複數個凸部平台2051，其中複數個凹部平台2050與複數個凸部平台2051係彼此連續的交替排列。於一實施例中，第一半導體平台205a鄰近各側表面之第一外緣2051e的複數個凹部平台2050與複數個凸部平台2051之輪廓相同或不同。
於本發明之另一實施例(圖未示)，鄰近第二邊E2之第二半導體平台205b之第二外緣2052e 可為波浪形、鋸齒形或方波形。
如第7圖所示，第一半導體平台205a之第一角落2051C及第二半導體平台205b之第二角落2052C可以圓弧化以避免電流局部集中於發光元件2之角落。
如第8圖所示，第一凹部204a位於第一發光單元2a之半導體疊層20之最外側，且第二凹部204b位於第二發光單元2b之半導體疊層20之最外側。第一凹部204a及第二凹部204b藉由連續或不連續地露出半導體疊層20最外側之第一半導體層201的表面以連續或不連續地圍繞半導體平台205之第二半導體層202及活性層203，其中第二發光單元2b之基板10係露出以環繞第二發光單元2b最外側之第一半導體層201。
於一實施例中，第一發光單元2a僅包含一個第一凹部204a以連續地圍繞第一半導體平台205a，且第二發光單元2b僅包含一個第二凹部204b以連續地圍繞第二半導體平台205b。第一凹部204a及第二凹部204b的形狀包含矩形環狀且分別位於第一發光單元2a及第二發光單元2b之最外側，其中矩形之角落可以圓弧化以避免電流局部集中於各發光單元之角落。
如第7圖及第9圖所示，靠近基板10之第三側表面之第一端1031的第一發光單元2a之第一半導體層201包含一第一側壁2011連接至基板10的上表面100或與基板10之第三側表面103直接連接。靠近基板10之第三側表面之第二端1032的第二發光單元2b之第一半導體層201包含一第二側壁2012傾斜於基板10之上表面100並與基板10之第三側表面103相隔一間距D以露出基板10之上表面100。
第9A圖係沿著第7圖之切線H-H’的剖面圖。如第9A圖所示，靠近第一邊E1之第一發光單元2a之第一半導體層201包含一第一側壁2011連接至基板10的上表面100，與基板10之第一側表面101相隔一次間距D’以露出基板10之上表面100。靠近第四邊E4之第二端1042的第二發光單元2b之第一半導體層201包含一第二側壁2012傾斜於基板10之上表面100並與基板10之第四側表面104相隔一間距D以露出基板10之上表面100，其中次間距D’小於間距D。
於發明之一實施例中，第一發光單元2a之第一半導體層201包含複數個第一側壁2011以及一第三側壁2013以構成第一發光單元2a之一第一外圍，其中複數個第一側壁2011與基板10之側表面之間的距離不同。具體而言，靠近第一邊E1之第一側壁2011連接至基板10的上表面100，與基板10之第一側表面101相隔一次間距D’以露出基板10之上表面100。靠近第三邊E3及第四邊E4之第一側壁2011分別直接連接至基板10之第三側表面103、第四側表面104 。第一發光單元2a之第一半導體層201的第三側壁2013構成溝渠11之一邊 ，且第三側壁2013係傾斜於基板10之上表面100。
於發明之另一實施例中(圖未示)，第一發光單元2a之第一半導體層201包含複數個第一側壁2011以及一第三側壁2013以構成第一發光單元2a之一第一外圍。複數個第一側壁2011分別直接連接至基板10之第一側表面101、第三側表面之一第一端1031及第四側表面之一第一端1041。第一發光單元2a之第一半導體層201的第三側壁2013構成溝渠11之一邊 ，且第三側壁2013係傾斜於基板10之上表面100。
於發明之一實施例中，如第7圖、第8圖、第9圖、第9A圖及第10圖所示，第二發光單元2b之第一半導體層201包含複數個第二側壁2012以及一第四側壁2014以構成第二發光單元2b之一第二外圍。複數個第二側壁2012分別傾斜於基板10之上表面100，且分別與基板10之第二側表面102、第三側表面之一第二端1032及第四側表面之一第二端1042相隔一間距D以露出基板10之上表面100。第二發光單元2b之第一半導體層201的第四側壁2014構成溝渠11之另一邊 ，且第四側壁2014係傾斜於基板10之上表面100。
於發明之一實施例中，複數個第二側壁2012與基板10之第二側表面102、第三側表面之一第二端1032及第四側表面之一第二端1042之各間距D可以相同或不相同。
於發明之一實施例中，如第9圖、第9A圖及第10圖所示，間距D較佳係大於5 μm且小於50 μm，更佳小於30 μm。間距D所露出的基板10之上表面100係為一粗糙面。粗糙面可以為具有不規則形態的表面或具有規則形態的表面，例如具有多個凸出或凹陷於上表面100之半球形狀的面，具有多個凸出或凹陷於上表面100之圓錐形狀的面，或者具有多個凸出或凹陷於上表面100之多邊錐形狀的面。
如第9圖、第9A圖所示，第一發光單元2a之第一半導體層201之第一側壁2011與基板10之上表面100之間包含一第一角度θ1，第二發光單元2b之第一半導體層201之第二側壁2012與基板10之上表面100之間包含一第二角度θ2，且第二角度θ2不同於第一角度θ1。
於發明之一實施例中，第一角度θ1大於第二角度θ2。
於發明之一實施例中，第一角度θ1位於70~90θ2位於20~70
於發明之一實施例中，第一角度θ1與第二角度θ2之間的角度差異大於20
於發明之一實施例中，第一發光單元2a之第三側壁2013以一第三角度θ3傾斜於基板10之上表面100，且第二發光單元2b之第四側壁2014以一第四角度θ4傾斜於基板10之上表面100。
於發明之一實施例中，第三角度θ3不同於第四角度θ4。第三角度θ3及第四角度θ4分別位於20~70
於發明之一實施例中，第三角度θ3與第四角度θ4之間的角度差異小於20
於發明之一實施例中，第三角度θ3大於第四角度θ4。第三角度及第四角度分別位於20~70
於發明之一實施例中，第三角度θ3小於第四角度θ4。第三角度及第四角度分別位於20~70
於發明之一實施例中，第二角度θ2不同於第三角度θ3。第二角度及第三角度分別位於20~70
於發明之一實施例中，第二角度θ2大於第三角度θ3。第二角度θ2及第三角度θ3分別位於20~70
於發明之一實施例中，第二角度θ2小於第三角度θ3。第二角度及第三角度θ3分別位於20~70
如第7圖及第8圖所示，一第一絕緣層30形成在第一發光單元2a及第二發光單元2b之半導體疊層20上。藉由選擇性蝕刻的方法在鄰近第一邊E1之第一凹部204a上形成一或複數個第一絕緣層第一開口301以露出第一發光單元2a之第一凹部204a之第一半導體層201，在鄰近第二邊E2之第二凹部204b上形成一或複數個第一絕緣層第二開口302以露出第二發光單元2b之第二凹部204b之第一半導體層201。並且，分別在第一發光單元2a及第二發光單元2b上形成第一絕緣層第三開口303a及303b以露出第二半導體層202。
於發明之一實施例中，如第7圖及第8圖所示，第一絕緣層30的開口位置可以決定後續接觸層、電極層的位置，為了使電流可以在發光元件2之外邊緣進行均勻的擴散，因此鄰近第二邊E2之複數個第一絕緣層第二開口302包含一數目與鄰近第一邊E1之複數個第一絕緣層第一開口301之一數目相同。
如第7圖及第8圖所示，為了使第一絕緣層第一開口301及第一絕緣層第二開口302露出相同面積的第一半導體層201，鄰近第二邊E2之第一絕緣層第二開口302包含一最大長度302w大於鄰近第一邊E1之第一絕緣層第一開口301之最大長度301w。
如第8圖、第9圖及第9A圖所示，一第一接觸電極40a形成在第一發光單元2a之第一絕緣層第三開口303a內以與第一發光單元2a之第二半導體層202形成歐姆接觸。一第二接觸電極40b形成在第二發光單元2b之第一絕緣層第三開口303b內以與第二發光單元2b之第二半導體層202形成歐姆接觸。第一接觸電極40a及第二接觸電極40b包含透明電極。透明電極之材料包含透光性導電氧化物或是透光性金屬。透光性導電氧化物包含氧化銦錫(indium tin oxide，ITO)、氧化鋅(zinc oxide，ZnO)、氧化鋅銦錫(zinc indium tin oxide，ZITO)、氧化銦鋅(zinc indium oxide，ZIO)、氧化鋅錫(zinc tin oxide，ZTO)、氧化鎵銦錫(gallium indium tin oxide，GITO) 、氧化銦鎵(gallium indium oxide，GIO)、或是氧化鋅鎵(gallium zinc oxide，GZO)。透光性導電氧化物可包括各種摻雜劑，例如鋁摻雜氧化鋅(aluminum doped zinc oxide，AZO)或是氟摻雜氧化錫(fluorine doped tin oxide，FTO)。透光性金屬包含鎳(Ni)或金(Au)。
第一接觸電極40a及第二接觸電極40b的厚度並無限制，但可分別具有約0.1 nm至200 nm的厚度。於一實施例中，第一接觸電極40a及第二接觸電極40b的材料選擇透光性導電氧化物，若第一接觸電極40a或第二接觸電極40b的厚度小於0.1 nm，則由於厚度太薄而不能有效地與第二半導體層202形成歐姆接觸。並且，若第一接觸電極40a或第二接觸電極40b的厚度大於200 nm，則由於厚度太厚而部分吸收活性層203所發出光線，從而導致發光元件2的亮度減少的問題。由於第一接觸電極40a或第二接觸電極40b具有上述範圍的厚度，因此可使電流順利地沿水平方向分散而提高發光元件2的電性能。然而以上實施例不排除其他具有橫向電流擴散之材料。
第一接觸電極40a及第二接觸電極40b形成於第二半導體層202之大致整個面，並與第二半導體層202形成低電阻接觸，例如歐姆接觸，因此電流可以藉由第一接觸電極40a及第二接觸電極40b以均勻地擴散通過第二半導體層202。於一實施例中，自發光元件2之剖視圖觀之，第一接觸電極40a及第二接觸電極40b分別包含一最外側，且分別與第一凹部204a及第二凹部204b相隔一水平距離小於20 μm，較佳小於10 μm，更佳小於5 μm。
如第8圖、第9圖及第9A圖所示，一第一反射層50a形成在第一接觸電極40a上，且一第二反射層50b形成在第二接觸電極40b上。第一反射層50a及第二反射層50b的材料包含鋁(Al)、銀(Ag)、銠(Rh)或鉑(Pt)等金屬或上述材料之合金。第一反射層50a及第二反射層50b係用來反射光線，且使經反射的光線朝向基板10而向外射出，其中被反射的光是由活性層203所產生。
於另一實施例中，可省略接第一接觸電極40a及第二接觸電極40b之形成步驟。分別在第一絕緣層第三開口303a及303b中形成第一反射層50a及第二反射層50b。第一反射層50a及第二反射層50b可分別與第一發光單元2a及第二發光單元2b之第二半導體層202歐姆接觸。
於一實施例中，自發光元件5之剖視圖觀之，如第9圖及第10圖所示，第一反射層50a及第二反射層50b分別包含一最外側，且分別與第一凹部204a及第二凹部204b相隔一水平距離小於20 μm，較佳小於10 μm，更佳小於5 μm。
於另一實施例中，一阻障層(圖未示) 形成在第一反射層50a及第二反射層50b上以分別包覆第一反射層50a及第二反射層50b之上表面及側表面，避免第一反射層50a及第二反射層50b表面氧化，因而劣化第一反射層50a及第二反射層50b之反射率。阻障層之材料包含金屬材料，例如鈦(Ti)、鎢(W)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉻(Cr)、鉑(Pt)等金屬或上述材料之合金。阻障層可為一或多層之結構，多層結構例如為鈦(Ti)/鋁(Al)，及/或鎳鈦合金(NiTi)/鈦鎢合金(TiW)。於本發明之一實施例中，阻障層包含鈦(Ti)/鋁(Al)之疊層結構以及鎳鈦合金(NiTi)/鈦鎢合金(TiW)之疊層結構，其中鈦(Ti)/鋁(Al)之疊層結構位於遠離反射層之一側，及鎳鈦合金(NiTi)/鈦鎢合金(TiW)之之疊層結構於靠近反射層之一側。於本發明之一實施例中，反射層及阻障層之材料優選地包含金(Au)以外、或銅(Cu)以外之金屬材料。
如第9圖、第9A圖及第10圖所示，發光元件2包含一第二絕緣層60形成在第一發光單元2a及第二發光單元2b之半導體疊層20上。藉由選擇性蝕刻的方法在第一凹部204a上形成一或複數個第二絕緣層第一開口601以露出第一發光單元2a位於第一凹部204a之第一半導體層201。在第二凹部204b上形成一或複數個第二絕緣層第二開口602以露出第二發光單元2b位於第二凹部204b之第一半導體層201。並且，在第一發光單元2a上形成一或複數個第二絕緣層第三開口603a以露出第一發光單元2a之第二半導體層202、反射層50a及/或阻障層，及在第二發光單元2b上形成第二絕緣層第四開口603b以露出第二發光單元2b之第二半導體層202、第二反射層50b及/或阻障層。
第二絕緣層60之第二絕緣層第一開口601、第二絕緣層第二開口602及第二絕緣層第四開口603b之形成位置分別對應於第一絕緣層30之第一絕緣層第一開口301、第一絕緣層第二開口302及第一絕緣層第三開口303b之形成位置。第二絕緣層第三開口603a之形成位置與第一絕緣層第三開口303a之形成位置重疊。
如第7圖及第8圖所示，為了使第二絕緣層第一開口601及第二絕緣層第二開口602露出相同面積的第一半導體層201，位於第二發光單元2b之複數個第二絕緣層第二開口602分別包含一最大長度602w大於位於第一發光單元2a之複數個第二絕緣層第一開口601之一的最大長度601w。
第二絕緣層60的開口位置可以決定後續電極層的位置。如第7圖、第8圖及第10圖所示，為了使電流可以在發光元件2之外邊緣進行均勻的擴散，第二絕緣層60更包含一或複數個第二絕緣層開口600形成於第一發光單元2a及第二發光單元2b之間。第二絕緣層開口600包含一或複數個第二絕緣層第一單元開口600a露出第一發光單元2a位於第一凹部204a之第一半導體層201；及一或複數個第二絕緣層第二單元開口600b露出第二發光單元2b位於第二凹部204b之第一半導體層201。
於一實施例中(圖未示)，複數個第二絕緣層第一單元開口600a與複數個第二絕緣層第三開口603a係位於第一發光單元2a之同一側上，且複數個第二絕緣層第一單元開口600a與複數個第二絕緣層第三開口603a係彼此交替排列。為了增加電流的注入並減少發光面積的損失，複數個第二絕緣層第三開口603a包含一數目大於複數個第二絕緣層第一單元開口600a之一數目。第二絕緣層第一單元開口600a之數目與第二絕緣層第二單元開口600b之數目相同。第二絕緣層第一單元開口600a與第二絕緣層第二單元開口600b於發光元件2之上視圖下係相連。
第二絕緣層60可由具有光穿透性的絕緣材料形成。舉例而言，第二絕緣層60包含SiOx 。
於一實施例中，第二絕緣層60的厚度可爲1000埃至60000埃。
於一實施例中，第二絕緣層60的材料選擇SiO2 、TiO2 、SiNx 等材料，若第二絕緣層60的厚度小於1000埃，較薄的厚度可能會使得第二絕緣層60的絕緣性質變弱。具體而言，第二絕緣層60是形成在經蝕刻後的斜面上，順應斜面覆蓋形成的第二絕緣層60亦具有特定的斜率，若是第二絕緣層60的厚度小於1000埃，可能會產生膜層的破裂。
於一實施例中，第二絕緣層60的材料選擇SiO2 、TiO2 、SiNx 等材料，若第二絕緣層60的厚度超過60000埃，會增加在第二絕緣層60上進行選擇性蝕刻的困難度。然而以上實施例不排除其他具有良好覆蓋延伸性材料或者具有高選擇性蝕刻之材料可避免上述第二絕緣層60過薄或過厚產生的問題。
如第9圖、第9A圖及第10圖所示，第二絕緣層60具有一側表面，其相對於經由選擇性蝕刻所暴露的第一半導體層201的外表面204s的水平延伸面而言，具有介於10度至70度之間的斜角。
若第二絕緣層60之側表面的斜角小於10度，則將減少第二絕緣層60的實質厚度。因此，可能存在難以確保絕緣性質的問題。
若第二絕緣層60之側表面的斜角大於70度，則可能導致後續的絕緣層及金屬層無法完全覆蓋，因而產生膜層的破裂。
於本發明之一實施例中，第二絕緣層60之側表面的斜角介於20度至75度之間，較佳介於30度至65度之間，更佳介於40度至55度之間。
如第7圖、第9圖及第9A圖所示，發光元件2包含一或複數個連接電極70形成於第一發光單元2a及第二發光單元2b之間。一或複數個連接電極70各包含一第一連接端701位於第一發光單元2a之第一凹部204a上，並延伸覆蓋且電連接至第一發光單元2a之第二半導體層202；一第二連接端702位於第二發光單元2b之第二凹部204b上，並電連接至第二發光單元2b之第一半導體層201；以及一第三連接端703位於溝渠11內，夾置於第一凹部204a及第二凹部204b之間，且位於第一連接端701及第二連接端702之間 。
如第9圖及第9A圖所示，第一絕緣層30及/或第二絕緣層60位於第一連接端701和第一半導體層201之間。第一絕緣層30及/或第二絕緣層60位於第二連接端702和第一半導體層201之間。
於本發明之一實施例中，自發光元件2之一上視圖觀之，連接電極70包含一寬度至少15μm以上，較佳為30μm以上，更佳為50μm以上。
如第7圖、第9圖及第9A圖所示，發光元件2包含一第一下電極71a位於第一發光單元2a上；一第二下電極71b位於第二發光單元2b上；以及一第二上電極72b位於第二發光單元2b上。外部電流藉由第一下電極71a及第二上電極72b注入至發光元件2中，並藉由延伸自第二下電極71b之連接電極70之第二連接端702，位於溝渠11內之第三連接端703，以及第一連接端701以電性串聯第一發光單元2a及第二發光單元2b。
如第7圖、第9圖及第9A圖所示，第二絕緣層60位於第二連接端702與第二發光單元2b之第一半導體層201之間，避免第二連接端702直接接觸第二發光單元2b之第一半導體層201。如第7圖及第10圖所示，第二絕緣層第二單元開口600b露出第二發光單元2b位於第二凹部204b之第一半導體層201，使第二下電極71b經由第二絕緣層第二單元開口600b直接接觸第二發光單元2b之第一半導體層201。流經至第二連接端702之電流係藉由第二發光單元2b之第二下電極71b以傳導至第二發光單元2b之第一半導體層201。
連接電極70、第一下電極71a、第二下電極71b及/或第二上電極72b包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni) 或鉑(Pt)等金屬或上述材料之合金。連接電極70、第一下電極71a、第二下電極71b及/或第二上電極72b可由單個層或是多個層所組成。例如，連接電極70、第一下電極71a、第二下電極71b及/或第二上電極72b可包括Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層或Cr/Al/Cr/Ni/Au層。
連接電極70、第一下電極71a、第二下電極71b及/或第二上電極72b的厚度優選為0.5 μm至2.5 μm。
如第9圖、第9A圖及第10圖所示，發光元件2包含一第三絕緣層80形成在第一發光單元2a及第二發光單元2b上。藉由選擇性蝕刻的方法在第一下電極71a上形成第三絕緣層第一開口801以露出第一下電極71a之一頂面。並且，在第二上電極72b上形成第三絕緣層第二開口802以露出第二上電極72b之一頂面。
第三絕緣層80可由具有光穿透性的絕緣材料形成。舉例而言，第三絕緣層80包含SiOx 。
於一實施例中，第三絕緣層80的材料選擇SiO2 、TiO2 、SiNx 等材料，第三絕緣層80的厚度可爲10000埃至60000埃。若第三絕緣層80的厚度小於10000埃，較薄的厚度可能會使得第三絕緣層80的絕緣性質和抗濕性變弱。於另一實施例中，第三絕緣層80的材料選擇SiO2 、TiO2 、SiNx 等材料，若第三絕緣層80的厚度超過60000埃，會增加在第三絕緣層80上進行選擇性蝕刻的困難度。然而以上實施例不排除其他具有良好覆蓋延伸性材料或者具有高選擇性蝕刻之材料可避免上述第三絕緣層80過薄或過厚產生的問題。
第一絕緣層30、第二絕緣層60或第三絕緣層80可藉由包含不同折射率的兩種以上之材料交替堆疊以形成一布拉格反射鏡(DBR)結構。例如，第一絕緣層30、第二絕緣層60或第三絕緣層80可包含層疊SiO2 /TiO2 或SiO2 /Nb2 O5 等層來選擇性地反射特定波長之光，增加發光元件2的光取出效率。當發光元件2的峰值波長(peak emission wavelength)為λ時，第一絕緣層30、第二絕緣層60或第三絕緣層80的光學厚度可被設定為λ/4的整數倍。峰值波長係指發光元件2之發光頻譜中強度最強的波長。在光學厚度λ/4的整數倍的基礎下，第一絕緣層30、第二絕緣層60或第三絕緣層80的厚度可具有±30%的偏差。
第一絕緣層30、第二絕緣層60或第三絕緣層80為非導電材料所形成，包含有機材料，例如Su8、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)或氟碳聚合物(Fluorocarbon Polymer)，或是無機材料，例如矽膠(Silicone)或玻璃(Glass)，或是介電材料，例如氧化鋁(Al2 O3 )、氮化矽(SiNx )、氧化矽(SiOx )、氧化鈦(TiOx )，或氟化鎂(MgFx )。
如第7圖、第9圖、第9A圖及第10圖所示，發光元件2包含一第一電極墊91以覆蓋第三絕緣層第一開口801，且接觸第一下電極71a。第一電極墊91藉由第一下電極71a以與第一發光單元2a之第一半導體層201構成電連接。發光元件2包含一第二電極墊92以覆蓋第三絕緣層第二開口802且接觸第二上電極72b。
於一實施例中，如第9圖所示，靠近第三側表面103之第一端1031之第一半導體層201的第一側壁2011未被第三絕緣層80覆蓋。靠近第三側表面103之第二端1032之第一半導體層201的第二側壁2012被第三絕緣層80覆蓋。
於一實施例中，如第9A圖所示，靠近基板10之第一側表面101之第一半導體層201的第一側壁2011被第三絕緣層80覆蓋。靠近第四側表面104之第二端1042之第一半導體層201的第二側壁2012被第三絕緣層覆蓋。
於一實施例中，如第10圖所示，靠近第四側表面104之第一端1041之第一半導體層201的第一側壁2011未被第三絕緣層80覆蓋。靠近第四側表面104之第二端1042之第一半導體層201的第二側壁2012被第三絕緣層80覆蓋。
第一電極墊91及第二電極墊92包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)等金屬或上述材料之合金。第一電極墊91及第二電極墊92可由單個層或是多個層所組成。例如，第一電極墊91及第二電極墊92可包括Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層或Cr/Al/Cr/Ni/Au層。
於本發明之一實施例中，第一電極墊91包含一尺寸與第二電極墊92之一尺寸相同或不同，此尺寸可為寬度或面積。例如，第一電極墊91或第二電極墊92的上視面積可為第一電極墊91及第二電極墊92的上視面積相加所得的值的0.8倍以上且小於1倍的大小。
第一電極墊91或第二電極墊92分別包含一傾斜側面，因此第一電極墊91或第二電極墊92於側視圖下的剖面面積可沿厚度方向發生變化。例如，第一電極墊91或第二電極墊92於側視圖下的剖面面積可隨著遠離半導體疊層的上表面的方向逐漸變小。
第一電極墊91或第二電極墊92包含一厚度介於1~100μm之間，較佳為1.5~6μm之間。
第一電極墊91與第二電極墊92之間包含一間隔，間隔包含一最短距離約為10 μm以上，及一最長距離約為250 μm以下。於上述範圍內，藉由縮小第一電極墊91與第二電極墊92之間的間隔可以增大第一電極墊91與第二電極墊92的上視面積，從而可提高發光元件2的散熱效率，且避免第一電極墊91與第二電極墊92之間的短路。
第11圖係沿著第7圖之切線F-F’的剖面圖。第12圖係沿著第7圖之切線G-G’的剖面圖。
於本發明之一實施例中，如第7圖所示，自發光元件2之上視圖觀之，發光元件2包含複數個角落，其中複數個角落包含第一角落C1、第二角落C2、第三角落C3及第四角落C4。發光元件2包含複數個半導體結構206，其中複數個半導體結構206包含第一半導體結構2061、第二半導體結構2062、第三半導體結構2063及第四半導體結構2064。第一半導體結構2061、第二半導體結構2062、第三半導體結構2063及第四半導體結構2064之位置分別位於第一角落C1、第二角落C2、第三角落C3及第四角落C4。
於本發明之另一實施例中(圖未示)，發光元件2包含複數個邊，其中複數個邊包含第一邊E1、第二邊E2、第三邊E3及第四邊E4。複數個半導體結構206可分別位於複數邊上。
如第7圖、第11圖及第12圖所示，第一半導體結構2061及第四半導體結構2064分別與第一半導體平台205a相隔一距離，且第一半導體結構2061及第四半導體結構2064係彼此分離。第二半導體結構2062及第三半導體結構2063分別與第二半導體平台205b相隔一距離，且第二半導體結構2062及第三半導體結構2063係彼此分離。
如第11圖所示，鄰近第一邊E1之第一半導體結構2061與第一半導體平台205a相隔一第一最短距離L1，且鄰近第一邊E1之第四半導體結構2064與第一半導體平台205a相隔一第四最短距離L4(圖未示)。如第12圖所示，鄰近第二邊E2之第二半導體結構2062與第二半導體平台205b相隔一第二最短距離L2，且鄰近第二邊E2之第三半導體結構2063與第二半導體平台205b相隔一第三最短距離L3(圖未示)。
於本發明之一實施例中，第二最短距離L2及第三最短距離L3係分別大於第一最短距離L1。
如第7圖及第11圖所示，於本發明之一實施例中，鄰近第一角落C1處，第一半導體層201位於第一半導體結構2061與第一半導體平台205a之間，且連接第一半導體結構2061與第一半導體平台205a。鄰近第四角落C4處，第一半導體層201位於第四半導體結構2064與第一半導體平台205a之間，且連接第四半導體結構2064與第一半導體平台205a (圖未示)。如第7圖及第12圖所示，於本發明之一實施例中，鄰近第二角落C2，位於第二半導體結構2062與第二半導體平台205b之間的第一半導體層201被移除，並露出基板10，第二半導體結構2062與第二半導體平台205b係彼此分離。鄰近第三角落C3，位於第三半導體結構2063與第二半導體平台205b之間的第一半導體層201被移除，並露出基板10，第三半導體結構2063與第二半導體平台205b係彼此分離(圖未示)。
於本發明之一實施例中，自發光元件2之上視圖觀之，第一半導體結構2061、第二半導體結構2062、第三半導體結構2063及第四半導體結構2064包含一形狀，例如矩形、三角形或扇形。
第13A圖係本發明一實施例所揭示之一發光元件1A的製造方法之晶圓片局部上視圖。第13B圖係本發明一實施例所揭示之發光元件1A的製造方法。第13C圖係本發明一實施例所揭示之發光元件1A的上視圖。
第13A圖是用以說明由晶圓片生產發光元件1A的製程中，晶圓片局部上視圖。
同前述，晶圓片可使用砷化鎵(GaAs)晶圓、藍寶石(Al2 O3 )晶圓、氮化鎵(GaN)晶圓或碳化矽(SiC)晶圓等原料物質做為成長基板。在成長基板上通過有機金屬化學氣相沉積法(MOCVD)、分子束磊晶(MBE)、氫化物氣相沉積法(HVPE)、物理氣相沉積法(PVD)或離子電鍍方法，成長半導體疊層，例如由第一半導體層、 第二半導體層及活性層構成的發光結構。接著通過微影工藝及蝕刻工藝形成電極結構和絕緣層結構。
在形成包含半導體發光元件的晶圓片之後，需通過切割(dicing)將晶圓片分離成單獨的半導體發光元件。由於發光元件的大小根據不同應用有逐漸減小的趨勢，例如單一發光元件的面積小於100000 μm2 ，如果切割的準確性不足，則會影響到發光元件的生產良率。因此在實際的切割過程中需要提供對位點予切割裝置(圖未示)參考，以使切割裝置能精準的對位於切割道。本發明提供一種助於切割的辨識方法及結構以提高發光元件的生產良率。
參考第13A圖及第13B圖。第13B圖係第13A圖之位置1001，2001及3001的部分放大圖。發光元件1A的晶圓片上形成切割道Z1，Z2以定義出複數個發光元件1A。於鄰近切割道Z1的發光元件1A的邊上設置第二辨識結構222，及/或在與前述的邊相接的兩個角落上分別設置第一辨識結構221和第三辨識結構223。此些辨識結構221，222及223係做為切割裝置辨識切割道Z1位置的標記。
於本發明之一實施例中，複數個發光元件1A在晶圓片排列成一陣列。為了準確的切割複數個發光元件1A，於發光元件1A的各個邊上設置第二辨識結構222，或是於發光元件1A的各個角落上設置第一辨識結構221或第三辨識結構223。第一辨識結構221、第二辨識結構222及/或第三辨識結構223包含半導體結構。
於一實施例中，第二辨識結構222、第一辨識結構221及/或第三辨識結構223的半導體結構包含半導體疊層。
於本發明之一實施例中，如第13C圖所示，發光元件1A包含半導體疊層，且於角落位置1000、邊上位置2000，及角落位置3000具有由半導體結構構成的第一辨識結構221、第二辨識結構222及第三辨識結構223。發光元件1A具有複數個角落及複數個邊，其中角落係由兩相鄰之邊所構成。複數個邊包含一第一邊101A、一第二邊102A、一第三邊103A及一第四邊104A。複數個半導體結構分別位於複數個角落或複數個邊上。位於複數個角落的複數個半導體結構，例如第一辨識結構221或第三辨識結構223，係與半導體疊層相隔一間距。於一實施例中，第一辨識結構221與半導體疊層以前述間距分隔一距離，第一辨識結構221與半導體疊層之間無半導體層相連接；第三辨識結構223與半導體疊層之間以ㄧ半導體層相連接。藉由前述間距可可暴露出前述之半導體層或是基板的表面。複數個半導體結構，例如第一辨識結構221或第三辨識結構223，係彼此分離。位於複數個邊上的複數個半導體結構，例如第二辨識結構222，係與半導體疊層直接相接。
第14圖係為依本發明一實施例之發光裝置3之示意圖。將前述實施例中的發光元件1、1A、2或5以倒裝晶片之形式安裝於封裝基板51 之第一墊片511、第二墊片512上。第一墊片511、第二墊片512之間藉由一包含絕緣材料之絕緣部53做電性絕緣。倒裝晶片安裝係將與電極墊形成面相對之成長基板側向上設為主要的光取出面。為了增加發光裝置3之光取出效率，可於發光元件1、1A、2或5之周圍設置一反射結構54。
本發明之另一目的為提供一種可改善封裝裝置上的可靠度的發光元件及其製造方法。以發光元件1為例，當發光元件1以倒裝晶片之形式安裝於封裝基板51 之第一墊片511、第二墊片512上時，第一電極墊91透過錫膠與第一墊片511接合，且第二電極墊92透過錫膠與第二墊片512接合。由於第一電極墊91係電連接至第一半導體層201，即使錫膠從第一電極墊91溢流至第一半導體層201，也不會使發光元件1漏電失效。但是，第二電極墊92係電連接至第二半導體層202，如果錫膠從第二電極墊92溢流至第一半導體層201，將會使發光元件1漏電失效。因此，本發明藉由在靠近第二電極墊92側形成第三絕緣層80包覆第一半導體層201的外表面204s及第二側壁2012，提高發光元件的可靠度。此外，靠近第一電極墊91的第一半導體層201由於不需要另外包覆，因此也可以減少半導體疊層被移除的面積，進而提升發光元件的亮度。
第15圖係為依本發明一實施例之發光裝置4之示意圖。發光裝置3為一球泡燈包括一燈罩602、一反射鏡604、一發光模組610、一燈座612、一散熱片614、一連接部616以及一電連接元件618。發光模組610包含一承載部606，以及複數個發光單元608位於承載部606上，其中複數個發光體608可為前述實施例中的發光元件1，1A， 2，5或發光裝置3。
本發明所列舉之各實施例僅用以說明本發明，並非用以限制本發明之範圍。任何人對本發明所作之任何顯而易知之修飾或變更皆不脫離本發明之精神與範圍。
1，2，1A，5‧‧‧發光元件
2a‧‧‧第一發光單元
2b‧‧‧第二發光單元
3，4‧‧‧發光裝置
10‧‧‧基板
100‧‧‧上表面
101‧‧‧第一側表面
102‧‧‧第二側表面
103‧‧‧第三側表面
1031‧‧‧第三側表面之第一端
1032‧‧‧第三側表面之第二端
104‧‧‧第四側表面
1041‧‧‧第四側表面之第一端
1042‧‧‧第四側表面之第二端
11‧‧‧溝渠
20‧‧‧半導體疊層
200‧‧‧孔部
200s‧‧‧內表面
201‧‧‧第一半導體層
202‧‧‧第二半導體層
203‧‧‧活性層
204‧‧‧凹部
204a‧‧‧第一凹部
204b‧‧‧第二凹部
204s‧‧‧外表面
204as‧‧‧外表面
204bs‧‧‧外表面
205‧‧‧半導體平台
205a‧‧‧第一半導體平台
205b‧‧‧第二半導體平台
205c‧‧‧半導體平台之角落
205e‧‧‧半導體平台之外緣
2050‧‧‧凹部平台
2051‧‧‧凸部平台
2051c‧‧‧第一角落
2051e‧‧‧第一外緣
2052c‧‧‧第二角落
2052e，2052e’‧‧‧第二外緣
20520‧‧‧第二複數個凹部平台
20521‧‧‧第二複數個凸部平台
2053e‧‧‧第三外緣
2054e‧‧‧第四外緣
2011‧‧‧第一側壁
2012‧‧‧第二側壁
2013‧‧‧第三側壁
2014‧‧‧第四側壁
206‧‧‧半導體結構
2061‧‧‧第一半導體結構
2062‧‧‧第二半導體結構
2063‧‧‧第三半導體結構
2064‧‧‧第四半導體結構
221‧‧‧第一辨識結構
222‧‧‧第二辨識結構
223‧‧‧第三辨識結構
30‧‧‧第一絕緣層
300‧‧‧第一絕緣層開口
301‧‧‧第一絕緣層第一開口
301w‧‧‧最大長度
302‧‧‧第一絕緣層第二開口
302w‧‧‧最大長度
303‧‧‧第一絕緣層第三開口
303a，303b‧‧‧第一絕緣層第三開口
40‧‧‧接觸電極
40a‧‧‧第一接觸電極
40b‧‧‧第二接觸電極
50‧‧‧反射層
50a‧‧‧第一反射層
50b‧‧‧第二反射層
60‧‧‧第二絕緣層
600‧‧‧第二絕緣層開口
600a‧‧‧第二絕緣層第一單元開口
600b‧‧‧第二絕緣層第二單元開口
601‧‧‧第二絕緣層第一開口
601w‧‧‧最大長度
602‧‧‧第二絕緣層第二開口
602w‧‧‧最大長度
603‧‧‧第二絕緣層第三開口
603a‧‧‧第二絕緣層第三開口
603b‧‧‧第二絕緣層第四開口
70‧‧‧連接電極
701‧‧‧第一連接端
702‧‧‧第二連接端
703‧‧‧第三連接端
71‧‧‧下電極
71a‧‧‧第一下電極
71b‧‧‧第二下電極
71s‧‧‧頂面
72‧‧‧上電極
72b‧‧‧第二上電極
72s‧‧‧頂面
80‧‧‧第三絕緣層
801‧‧‧第三絕緣層第一開口
802‧‧‧第三絕緣層第二開口
91‧‧‧第一電極墊
92‧‧‧第二電極墊
1000，1001‧‧‧位置
2000，2001‧‧‧位置
3000，3001‧‧‧位置
θ1‧‧‧第一角度
θ2‧‧‧第二角度
θ3‧‧‧第三角度
θ4‧‧‧第四角度
C1‧‧‧第一角落
C2‧‧‧第二角落
C3‧‧‧第三角落
C4‧‧‧第四角落
D‧‧‧間距
D1‧‧‧第一間距
D2‧‧‧第二間距
d1，d2‧‧‧距離
w1，w2‧‧‧寬度
E1‧‧‧第一邊
E2‧‧‧第二邊
E3‧‧‧第三邊
E4‧‧‧第四邊
L1‧‧‧第一最短距離
L2‧‧‧第二最短距離
L3‧‧‧第三最短距離
L4‧‧‧第四最短距離
101A‧‧‧第一邊
102A‧‧‧第二邊
103A‧‧‧第三邊
104A‧‧‧第四邊
S1‧‧‧第一斜面
S2‧‧‧第二斜面
Z1，Z2‧‧‧切割道
t1‧‧‧上表面
b1‧‧‧下表面
51‧‧‧封裝基板
511‧‧‧第一墊片
512‧‧‧第二墊片
53‧‧‧絕緣部
54‧‧‧反射結構
602‧‧‧燈罩
604‧‧‧反射鏡
606‧‧‧承載部
608‧‧‧發光體
610‧‧‧發光模組
612‧‧‧燈座
614‧‧‧散熱片
616‧‧‧連接部
618‧‧‧電連接元件
第1圖係本發明一實施例所揭示之一發光元件1的上視圖。
第2圖係本發明一實施例所揭示之發光元件1之製造流程圖。
第3圖係沿著第1圖之切線a-a’的剖面圖。
第3A圖係沿著第1圖之切線A-A’的剖面圖。
第4圖係沿著第1圖之切線B-B’的剖面圖。
第5圖沿著第1圖之切線C-C’的剖面圖。
第6A圖係第1圖之一部分X1的部分放大上視圖。
第6B圖係沿著第6A圖之切線X1’-X1”的剖面圖。
第6C圖係第1圖之一部分X2的部分放大上視圖。
第6D圖係沿著第6C圖之切線X2’-X2”的剖面圖。
第7圖係本發明一實施例所揭示之一發光元件2的上視圖。
第8圖係本發明一實施例所揭示之發光元件2之製造流程圖。
第9圖係沿著第7圖之切線D-D’的剖面圖。
第9A圖係沿著第7圖之切線 H-H’的剖面圖。
第10圖係沿著第7圖之切線E-E’的剖面圖。
第11圖係沿著第7圖之切線F-F’的剖面圖。
第12圖係沿著第7圖之切線G-G’的剖面圖。
第13A圖係本發明一實施例所揭示之一發光元件1A的製造方法。
第13B圖係本發明一實施例所揭示之發光元件1A的製造方法。
第13C圖係本發明一實施例所揭示之發光元件1A的上視圖。
第14圖係為依本發明一實施例之發光裝置3之示意圖。
第15圖係為依本發明一實施例之發光裝置4之示意圖。
第16圖係本發明一實施例所揭示之一發光元件5的上視圖。
第17圖係沿著第16圖之切線I-I’的剖面圖。
第18圖係沿著第16圖之切線J-J’的剖面圖。
1‧‧‧發光元件
10‧‧‧基板
100‧‧‧上表面
101‧‧‧第一側表面
102‧‧‧第二側表面
20‧‧‧半導體疊層
200‧‧‧孔部
201‧‧‧第一半導體層
200s‧‧‧內表面
202‧‧‧第二半導體層
203‧‧‧活性層
204‧‧‧凹部
204s‧‧‧外表面
205‧‧‧半導體平台
2011‧‧‧第一側壁
2012‧‧‧第二側壁
30‧‧‧第一絕緣層
300‧‧‧第一絕緣層開口
301‧‧‧第一絕緣層第一開口
302‧‧‧第一絕緣層第二開口
303‧‧‧第一絕緣層第三開口
40‧‧‧接觸電極
50‧‧‧反射層
60‧‧‧第二絕緣層
600‧‧‧第二絕緣層開口
601‧‧‧第二絕緣層第一開口
602‧‧‧第二絕緣層第二開口
603‧‧‧第二絕緣層第三開口
71‧‧‧下電極
72‧‧‧上電極
80‧‧‧第三絕緣層
801‧‧‧第三絕緣層第一開口
802‧‧‧第三絕緣層第二開口
91‧‧‧第一電極墊
92‧‧‧第二電極墊
D‧‧‧間距
E1‧‧‧第一邊
E2‧‧‧第二邊
S1‧‧‧第一斜面
S2‧‧‧第二斜面
t1‧‧‧上表面
b1‧‧‧下表面
θ 1‧‧‧第一角度
θ 2‧‧‧第二角度

Claims (10)

  1. 一發光元件，包含： 一基板包含一上表面，一第一側表面及一第二側表面，其中該基板之該第一側表面及該第二側表面係位於該基板之該上表面之兩側； 一半導體疊層位於該基板之該上表面上，該半導體疊層包含一第一半導體層，一第二半導體層，及一活性層位於該第一半導體層及該第二半導體層之間； 一第一電極墊鄰近該發光元件之一第一邊；以及 一第二電極墊鄰近該發光元件之一第二邊，其中自該發光元件之一上視圖觀之，該第一邊及該第二邊係位於該發光元件之相對側或不同側，靠近該第一邊之該第一半導體層包含一第一側壁與該基板之該第一側表面直接連接，靠近該第二邊之該第一半導體層包含一第二側壁與該基板之該第二側表面相隔一距離。
  2. 如申請專利範圍第1項所述的發光元件，其中該第一半導體層之該第一側壁與該基板之該上表面之間包含一第一角度，該第一半導體層之該第二側壁與該基板之該上表面之間包含一第二角度，且該第二角度不同於該第一角度。
  3. 如申請專利範圍第2項所述的發光元件，其中該第一角度大於該第二角度。
  4. 如申請專利範圍第3項所述的發光元件，其中該第一角度位於70~90
  5. 如申請專利範圍第3項所述的發光元件，其中該第二角度位於20~70
  6. 如申請專利範圍第1項所述的發光元件，更包含一絕緣層位於該半導體疊層上，其中該第一半導體層之該第一側壁未被該絕緣層所覆蓋，該第一半導體層之該第二側壁為該絕緣層所覆蓋。
  7. 如申請專利範圍第6項所述的發光元件，其中該絕緣層包含一第一絕緣層側表面與該第一半導體層之該第一側壁直接連接，及一第二絕緣層側表面位於該基板之該第二側表面與該第一半導體層之第二側壁之間，且與該基板之該第二側表面相隔一間距以露出該基板之該上表面。
  8. 如申請專利範圍第1項所述的發光元件，其中靠近該第二邊之該基板的部分該上表面未被該半導體疊層所覆蓋。
  9. 如申請專利範圍第7項所述的發光元件，其中該間距係大於5 μm。
  10. 如申請專利範圍第1項所述的發光元件，其中自該發光元件之該上視圖觀之，靠近該第一邊之該半導體疊層包含複數個凸部平台。
TW108127310A 2018-08-01 2019-08-01 發光元件 TWI818056B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107126770 2018-08-01
TW107126770 2018-08-01

Publications (2)

Publication Number Publication Date
TW202008615A true TW202008615A (zh) 2020-02-16
TWI818056B TWI818056B (zh) 2023-10-11

Family

ID=69229015

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108127310A TWI818056B (zh) 2018-08-01 2019-08-01 發光元件
TW112134899A TW202404125A (zh) 2018-08-01 2019-08-01 發光元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112134899A TW202404125A (zh) 2018-08-01 2019-08-01 發光元件

Country Status (3)

Country Link
US (5) US11038085B2 (zh)
CN (1) CN110797443A (zh)
TW (2) TWI818056B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802192B (zh) * 2021-12-29 2023-05-11 友達光電股份有限公司 發光元件、包含其之發光組件及顯示裝置、及顯示裝置之製造方法
TWI817129B (zh) * 2021-05-28 2023-10-01 晶元光電股份有限公司 發光元件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818056B (zh) * 2018-08-01 2023-10-11 晶元光電股份有限公司 發光元件
KR20210054119A (ko) * 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시 장치
CN113707782B (zh) * 2021-08-24 2023-02-17 厦门三安光电有限公司 倒装发光二极管及其制备方法
CN114093996A (zh) * 2021-11-19 2022-02-25 淮安澳洋顺昌光电技术有限公司 半导体发光器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055262A1 (ja) * 2005-11-09 2007-05-18 Mitsubishi Cable Industries, Ltd. 窒化物半導体発光ダイオード素子
TWI422064B (zh) * 2010-05-21 2014-01-01 Lextar Electronics Corp 發光二極體晶片及其製作方法
KR101653684B1 (ko) * 2010-05-28 2016-09-02 삼성전자 주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
US9112182B2 (en) * 2011-03-29 2015-08-18 Zeon Corporation Light-emitting element and illuminating apparatus
JP2012248612A (ja) * 2011-05-26 2012-12-13 Toshiba Corp 半導体発光素子及びその製造方法
TWI656660B (zh) * 2011-10-27 2019-04-11 晶元光電股份有限公司 半導體發光二極體結構
TWI466327B (zh) * 2011-12-29 2014-12-21 Ind Tech Res Inst 晶圓級發光二極體結構之製造方法
JP2013157523A (ja) * 2012-01-31 2013-08-15 Toyoda Gosei Co Ltd 半導体発光素子、半導体発光素子の製造方法および発光装置
KR101669641B1 (ko) * 2012-06-28 2016-10-26 서울바이오시스 주식회사 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
KR20140006485A (ko) * 2012-07-05 2014-01-16 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조 방법
TWI544658B (zh) * 2012-08-01 2016-08-01 晶元光電股份有限公司 發光二極體結構
TWI538184B (zh) * 2012-08-06 2016-06-11 晶元光電股份有限公司 發光二極體陣列
TWI514622B (zh) * 2013-02-19 2015-12-21 Lextar Electronics Corp 發光二極體晶粒及其製造方法
US9461209B2 (en) * 2013-11-27 2016-10-04 Epistar Corporation Semiconductor light-emitting device
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
TWI790984B (zh) * 2017-01-26 2023-01-21 晶元光電股份有限公司 發光元件
TWI818056B (zh) * 2018-08-01 2023-10-11 晶元光電股份有限公司 發光元件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817129B (zh) * 2021-05-28 2023-10-01 晶元光電股份有限公司 發光元件
TWI802192B (zh) * 2021-12-29 2023-05-11 友達光電股份有限公司 發光元件、包含其之發光組件及顯示裝置、及顯示裝置之製造方法

Also Published As

Publication number Publication date
US20230197904A1 (en) 2023-06-22
US11799060B2 (en) 2023-10-24
US11621374B2 (en) 2023-04-04
TW202404125A (zh) 2024-01-16
TWI818056B (zh) 2023-10-11
US20210273138A1 (en) 2021-09-02
US11038085B2 (en) 2021-06-15
US20200044116A1 (en) 2020-02-06
US20240014352A1 (en) 2024-01-11
CN110797443A (zh) 2020-02-14
US20210273137A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
US10950758B2 (en) Light-emitting device with reflective layer
TWI818056B (zh) 發光元件
US11942509B2 (en) Light-emitting device
TWI755245B (zh) 發光元件
TWI816970B (zh) 發光元件及其製造方法
US11764332B2 (en) Semiconductor light-emitting device
TWI789293B (zh) 發光元件
CN110120450B (zh) 发光元件
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
TWI832768B (zh) 發光元件
TWI807850B (zh) 發光元件
TWI817129B (zh) 發光元件
TWI781867B (zh) 發光元件
TWI804437B (zh) 發光元件
TW202339310A (zh) 發光元件
TW202349746A (zh) 發光元件