KR20210054119A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210054119A
KR20210054119A KR1020190139782A KR20190139782A KR20210054119A KR 20210054119 A KR20210054119 A KR 20210054119A KR 1020190139782 A KR1020190139782 A KR 1020190139782A KR 20190139782 A KR20190139782 A KR 20190139782A KR 20210054119 A KR20210054119 A KR 20210054119A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
insulating layer
light emitting
layer
Prior art date
Application number
KR1020190139782A
Other languages
English (en)
Inventor
감범수
허의강
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190139782A priority Critical patent/KR20210054119A/ko
Priority to US17/088,427 priority patent/US11967585B2/en
Publication of KR20210054119A publication Critical patent/KR20210054119A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 제1 전극 상에 배치되는 제1 절연층, 상기 제1 전극 및 상기 제2 전극 사이에 배치된 제1 발광 소자, 상기 제1 발광 소자와 이격되어 상기 제1 절연층 상에 배치되는 제2 발광 소자, 및 상기 제1 절연층 상에 배치되고, 상기 제2 발광 소자의 적어도 일부를 덮는 제2 절연층을 포함하되, 상기 제1 절연층은 상기 제1 절연층을 관통하여 상기 제1 전극의 일부를 노출하는 적어도 하나의 제1 개구부를 포함하고, 상기 제2 절연층은 상기 제2 절연층을 관통하여 상기 제1 절연층의 일부를 노출하는 적어도 하나의 제2 개구부를 포함하고, 상기 제1 개구부와 상기 제2 개구부는 두께 방향으로 서로 비중첩하고, 상기 제2 발광 소자는 일 단부 영역이 상기 제1 개구부 중 하나와 중첩하고, 타 단부 영역이 상기 제2 개구부 중 하나와 중첩하도록 위치한다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 전극의 상부에 배치되는 일부 발광 소자들을 발광하도록 전극을 형성하여 휘도가 높은 표시 장치를 제공할 수 있다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않으며, 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 제1 전극 상에 배치되는 제1 절연층, 상기 제1 전극 및 상기 제2 전극 사이에 배치된 제1 발광 소자, 상기 제1 발광 소자와 이격되어 상기 제1 절연층 상에 배치되는 제2 발광 소자, 및 상기 제1 절연층 상에 배치되고, 상기 제2 발광 소자의 적어도 일부를 덮는 제2 절연층을 포함하되, 상기 제1 절연층은 상기 제1 절연층을 관통하여 상기 제1 전극의 일부를 노출하는 적어도 하나의 제1 개구부를 포함하고, 상기 제2 절연층은 상기 제2 절연층을 관통하여 상기 제1 절연층의 일부를 노출하는 적어도 하나의 제2 개구부를 포함하고, 상기 제1 개구부와 상기 제2 개구부는 두께 방향으로 서로 비중첩하고, 상기 제2 발광 소자는 일 단부 영역이 상기 제1 개구부 중 하나와 중첩하고, 타 단부 영역이 상기 제2 개구부 중 하나와 중첩하도록 위치한다.
상기 제1 발광 소자 및 상기 제2 발광 소자는 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결될 수 있다.
상기 제1 전극 및 상기 제2 절연층 사이에 개재되는 제1 접촉 전극층을 더 포함하되, 상기 제1 접촉 전극층은, 상기 제1 발광 소자의 일 단부 영역 및 상기 제1 전극과 접촉하는 제1 접촉 전극, 및 상기 제1 개구부를 충진하는 제2 접촉 전극을 포함할 수 있다.
상기 제2 접촉 전극은 상기 제2 발광 소자의 일 단부 영역 및 상기 제1 전극과 접촉할 수 있다.
상기 제1 발광 소자의 타 단부 영역 및 상기 제2 전극과 접촉하는 제3 접촉 전극을 더 포함할 수 있다.
상기 제3 접촉 전극은 상기 제2 개구부를 통해 상기 제2 발광 소자의 타 단부 영역과 접촉할 수 있다.
상기 제1 접촉 전극과 상기 제3 접촉 전극은 서로 전기적으로 절연될 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극은 서로 이격되어 배치될 수 있다.
상기 제1 발광 소자 및 제2 발광 소자와 이격되어 상기 제1 절연층 상에 배치되는 제3 발광 소자를 더 포함하되, 상기 제3 발광 소자는 상기 제1 개구부 및 상기 제2 개구부 중 적어도 하나와 비중첩하도록 위치할 수 있다.
상기 제3 발광 소자는 상기 제1 전극 및 상기 제2 전극 중 적어도 하나와 전기적으로 연결되지 않을 수 있다.
상기 제2 개구부의 직격은 상기 제2 발광 소자의 길이보다 작을 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 기판 상에서 상기 제1 전극 및 상기 제2 전극 사이에 배치된 제1 절연층, 상기 제1 전극 상에 배치되고, 상기 제1 전극의 적어도 일부를 노출하는 복수의 제1 개구부가 형성된 제2 절연층, 상기 제2 절연층이 노출하는 제1 전극 상에 배치되는 제1 접촉 전극층, 상기 제1 절연층 상에 배치된 제1 발광 소자, 상기 제2 절연층 상에 배치된 제2 발광 소자, 및 상기 제2 전극 및 상기 제1 접촉 전극층 상에 배치되는 제2 접촉 전극층을 포함한다.
상기 제1 접촉 전극층은 상기 제1 전극과 접촉하고, 상기 제2 접촉 전극층은 상기 제2 전극과 접촉할 수 있다.
상기 제1 접촉 전극층과 상기 제2 접촉 전극층 사이에 개재되는 제3 절연층을 더 포함할 수 있다.
상기 제3 절연층은 상기 제3 절연층을 관통하는 복수의 제2 개구부를 포함하고, 상기 제2 발광 소자는 상기 제2 발광 소자의 일 단부 영역이 상기 제1 개구부 중 하나와 중첩하고, 타 단부 영역이 상기 제2 개구부 중 하나와 중첩되될 수 있다.
상기 제1 접촉 전극층은 상기 제1 개구부를 통해 상기 제2 발광 소자의 일 단부 영역과 접촉하고, 상기 제2 접촉 전극층은 상기 제2 개구부를 통해 상기 제2 발광 소자의 타 단부 영역과 접촉할 수 있다.
상기 제2 절연층은 상기 제1 절연층과 이격될 수 있다.
상기 제1 접촉 전극층과 상기 제2 접촉 전극층은 상호 절연될 수 있다.
상기 제1 접촉 전극층은 상기 제1 전극 및 상기 제1 발광 소자의 일 단부 영역과 접촉하는 제1 접촉 전극, 및 상기 제1 전극 및 상기 제2 발광 소자의 일 단부 영역과 접촉하는 제2 접촉 전극을 포함할 수 있다.
상기 제2 접촉 전극층은 상기 제2 전극, 상기 제1 발광 소자의 타 단부 영역, 및 상기 제2 발광 소자의 타 단부 영역과 접촉하는 제3 접촉 전극을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 전극의 상부에 배치되는 일부 발광 소자들의 상부 및 하부에 복수의 개구부를 포함하는 절연층을 이용하여 발광 소자들을 고정할 수 있다.
또한, 일 실시예에 따른 표시 장치에 의하면, 일부 발광 소자들은 상부 및 하부에 배치되는 복수의 개구부를 통하여 전극과 전기적으로 연결되어 발광할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 3은 도 2의 일 서브 화소를 나타내는 평면도이다.
도 4는 도 2의 IVa-IVa' 선, IVb-IVb' 선, IVc-IVc' 선을 따라 자른 일 예를 보여주는 단면도이다.
도 5는 도 4의 A 부분을 확대한 확대도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7은 일 실시예에 따른 복수의 발광 소자, 복수의 전극, 제2 절연층, 및 제3 절연층의 상대적인 배치를 나타내는 평면도이다.
도 8은 도 7의 B 부분의 확대 사시도이다.
도 9는 도 7의 C 부분의 확대 사시도이다.
도 10은 도 7의 X-X' 선을 따라 자른 일 예를 보여주는 단면도이다.
도 11은 도 10의 D 부분의 제2 발광 소자, 복수의 절연층, 복수의 접촉 전극의 일 예를 보여주는 확대 단면도이다.
도 12는 제3 발광 소자, 복수의 절연층, 복수의 접촉 전극의 일 예를 보여주는 확대 단면도이다.
도 13 내지 도 17은 도 10의 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 18은 도 7의 X-X' 선을 따라 자른 다른 예를 보여주는 단면도이다.
도 19는 도 7의 X-X' 선을 따라 자른 또 다른 예를 보여주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 도면에서는 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 실시예들에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 나타낸다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는, 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형 형상일 수 있다. 표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일측에 배치될 수 있다. 실시예들에서 다른 별도의 언급이 없는 한, 상부는 제3 방향(DR3) 일측으로 표시 방향을 나타내고, 마찬가지로 상면은 제3 방향(DR3) 일측을 향하는 표면을 나타낸다. 또한, 하부는 제3 방향(DR3) 타측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타측을 향하는 표면을 지칭한다. 다만, 이에 제한되지 않고, 표시 장치(10)는 제1 방향(DR1)이 긴 직사각형, 제2 방향(DR2)이 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수도 있다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 장치(10)의 표시 영역(DA)의 형상은 표시 장치(10)의 형상과 대체로 유사할 수 있다. 예를 들어, 표시 장치(10)가 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형 평면 형상을 갖는 경우, 표시 영역(DA) 또한 닮은꼴의 직사각형 평면 형상을 가질 수 있다.
표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다. 도 3은 도 2의 일 서브 화소를 나타내는 평면도이다.
도 2 및 도 3을 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn)들을 포함할 수 있다. 각 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예시적인 실시예에서는 각 화소(PX)가 3개의 서브 화소(PX1, PX2, PX3)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 각 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수도 있다.
각 서브 화소(PXn)는 특정 파장대의 광을 방출하는 적어도 하나의 발광 소자(300)를 포함하여 특정 색을 발광할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제2 서브 화소(PX2)가 발광하는 제2 색은 제1 서브 화소(PX1)가 발광하는 제1 색과 상이하고, 제3 서브 화소(PX3)가 발광하는 제3 색은 제1 서브 화소(PX)가 발광하는 제1 색 및 제2 서브 화소(PX2)가 발광하는 제2 색과 상이할 수 있다. 다만 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 예시적인 실시예에서 제1 서브 화소(PX1)가 발광하는 제1 색은 청색, 제2 서브 화소(PX2)가 발광하는 제2 색은 녹색, 제3 서브 화소(PX3)는 제3 색은 적색일 수 있으나, 이에 제한되지 않는다.
각 화소(PX)는 발광 영역(EMA)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 각 화소(PX)가 포함하는 복수의 서브 화소(PXn)들은 각각 서브 발광 영역(EMAn)을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 서브 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 서브 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 서브 발광 영역(EMA3)을 포함할 수 있다.
각 서브 화소(PXn)의 서브 발광 영역(EMAn)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 서브 발광 영역(EMAn)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수도 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되며, 각 서브 발광 영역(EMAn)은 발광 소자(300)가 배치된 영역과 이에 인접한 영역을 포함하여 형성될 수 있다.
표시 장치(10)의 화소(PX)는 비발광 영역을 더 포함할 수 있다. 화소(PX)의 비발광 영역은 각 서브 화소(PXn)의 서브 비발광 영역을 포함할 수 있다. 화소(PX)의 비발광 영역은 발광 영역(EMA) 이외의 영역으로 정의될 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않거나 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
각 화소(PX)는 각 서브 화소(PXn), 및 각 서브 화소(PXn) 사이에 배치되는 외부 뱅크(430)를 포함할 수 있다. 표시 장치(10)의 각 서브 화소(PXn)는 복수의 전극(210, 220), 발광 소자(300), 접촉 전극층(260), 내부 뱅크(410, 도 4 참조) 및 복수의 절연층(510, 520, 530, 550, 도 4 참조)을 포함할 수 있다.
복수의 전극(210, 220)은 발광 소자(300)들과 전기적으로 연결되어, 발광 소자(300)가 특정 파장대의 광을 방출하도록 소정의 전압을 인가받는 역할을 할 수 있다. 또한, 복수의 전극(210, 220)의 적어도 일부는 표시 장치(10)의 발광 영역(EMA)에 배치되는 발광 소자(300)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 역할도 할 수 있다.
복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 전극 줄기부(210S, 220S) 및 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다. 각 전극(210, 220)의 전극 줄기부(210S, 220S)는 제1 방향(DR1)으로 연장되고, 각 전극(210, 220)의 전극 가지부(210B, 220B)는 전극 줄기부(210S, 220S)에서 분지되어 제1 방향(DR1)과 교차하는 방향인 제2 방향(DR2)으로 연장될 수 있다.
제1 전극(210)은 제1 전극 줄기부(210S), 및 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 제1 전극 줄기부(210S)와 두 개의 제1 전극 가지부(210B)를 포함할 수 있다. 상술한 바와 같이, 제1 전극 줄기부(210S)는 제1 방향(DR1)으로 연장되고, 제1 전극 가지부(210B)는 각각 제1 전극 줄기부(210S)에서 분지되어 제1 전극 줄기부(210S)로부터 제2 방향(DR2)의 반대 방향(즉, 도면에서 하측)으로 연장될 수 있다. 두 개의 제1 전극 가지부(210B)는 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다.
제1 전극 줄기부(210S)는 평면상 서브 화소(PXn)의 상측(또는 제2 방향(DR2) 일 측)에 배치될 수 있다. 임의의 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 제1 방향(DR1))에서 이웃하는 서브 화소(PXn)의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 다른 서브 화소(PXn)의 제1 전극 줄기부(210S)는 양 단이 서로 상호 이격됨으로써, 다른 서브 화소(PXn)의 제1 전극 가지부(210B)에는 서로 다른 전기 신호가 인가될 수 있다. 각 서브 화소(PXn)의 제1 전극 가지부(210B)에 서로 다른 전기 신호가 인가됨으로써, 인접한 다른 서브 화소(PXn)의 제1 전극 가지부(210B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되어 제1 전극 줄기부(210S)로부터 제2 방향(DR2)의 반대 방향으로 연장되어 배치될 수 있다. 제1 전극 가지부(210B)는 후술하는 제2 전극 줄기부(220S)와 이격되도록 종지할 수 있다. 제1 전극 가지부(210B)의 연장된 방향의 단부는 제2 전극 줄기부(220S)와 이격되도록 배치될 수 있다.
제2 전극(220)은 제2 전극 줄기부(220S), 및 제2 전극 가지부(220B)를 포함할 수 있다. 예시적인 실시예에서, 제2 전극(220)은 하나의 제1 전극 가지부(220B)를 포함할 수 있다. 상술한 바와 같이, 제2 전극 줄기부(220S)는 제1 방향(DR1)으로 연장되고, 제2 전극 가지부(220B)는 제2 전극 줄기부(220S)에서 분지되어 제2 전극 줄기부(220S)로부터 제2 방향(DR2)(즉, 도면에서 상측)으로 연장될 수 있다.
제2 전극 줄기부(220S)는 제1 전극 줄기부(210S)와 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제2 전극 줄기부(220S)는 평면상 서브 화소(PXn)의 하측(또는 제2 방향(DR2) 일 측의 반대 측인 타 측)에 배치될 수 있다. 제2 전극 줄기부(220S)의 양 단부는 제1 방향(DR1)으로 인접한 다른 서브 화소(PXn)의 제2 전극 줄기부(220S)와 연결될 수 있다. 즉, 제2 전극 줄기부(220S)는 제1 전극 줄기부(210S)와 달리 제1 방향(DR1)으로 연장되어 각 서브 화소(PXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(PXn)를 가로지르는 제2 전극 줄기부(220S)는 각 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(220B)는 제2 전극 줄기부(220S)의 적어도 일부에서 분지되어 제2 전극 줄기부(220S)로부터 제2 방향(DR2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)와 이격되도록 종지될 수 있다. 제2 전극 가지부(220B)의 연장된 방향의 단부는 제1 전극 줄기부(210S)와 이격되도록 배치될 수 있다. 제2 전극 가지부(220B)는 제1 방향(DR1)으로 이격되어 배치되는 제1 전극 가지부(210B)들 사이의 이격 공간에 배치될 수 있다. 제2 전극 가지부(220B)는 각 제1 전극 가지부(210B)와 제1 방향(DR1)으로 이격되어 대향하도록 배치될 수 있다.
제1 전극(210)과 제2 전극(220)은 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 장치(10)의 회로소자층(PAL, 도 4 참조)과 전기적으로 연결될 수 있다. 도면에는 제1 전극 컨택홀(CNTD)은 각 서브 화소(PXn)의 제1 전극 줄기부(210S)마다 형성되고, 제2 전극 컨택홀(CNTS)은 각 서브 화소(PXn)들을 가로지르는 하나의 제2 전극 줄기부(220S)에 하나만이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 제2 전극 컨택홀(CNTS)도 각 서브 화소(PXn) 마다 형성될 수 있다.
도면에서는 각 서브 화소(PXn)의 제1 전극(210)이 두 개의 제1 전극 가지부(210B)를 포함하고, 두 개의 제1 전극 가지부(210B) 사이의 이격된 공간에 하나의 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않고 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써 제1 전극(210)과 제2 전극(220) 사이에 발광 소자(300)가 배치될 공간이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않고 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 또한, 몇몇 실시예에서 제1 전극(210)과 제2 전극(220)은 각각 전극 줄기부(210S, 220S)가 생략될 수도 있다.
외부 뱅크(430)는 각 서브 화소(PXn) 간의 경계에 배치될 수 있다. 외부 뱅크(430)는 제2 방향(DR2)으로 연장될 수 있다. 외부 뱅크(430)는 제1 방향(DR1)으로 인접하여 배치되는 서브 화소(PXn) 간의 경계에 배치될 수 있다. 외부 뱅크(430)는 제2 방향(DR2)으로 이웃하여 위치한 다른 서브 화소(PXn)로 연장될 수 있다. 도면에는 도시하지 않았으나, 외부 뱅크(430)는 제1 방향(DR1)으로 연장되는 형상으로, 제2 방향(DR2)으로 인접하여 배치되는 서브 화소(PXn) 간의 경게에도 배치될 수 있다. 외부 뱅크(430)는 각 서브 화소(PXn)의 경계에 배치되어 각 서브 화소(PXn)의 경계를 구분하는 역할을 할 수 있다.
각 외부 뱅크(430) 사이에 배치되는 제1 전극 줄기부(210S)는 외부 뱅크(430)와 서로 이격되어 배치될 수 있다. 외부 뱅크(430) 사이에 배치되는 각 서브 화소(PXn)의 제1 전극 줄기부(210S)의 양 단부는 외부 뱅크(430)를 기준으로 서로 이격되어 종지할 수 있다. 외부 뱅크(430)는 후술하는 내부 뱅크(410, 420, 도 4 참조)와 동일한 재료를 포함하여 하나의 공정에서 동시에 형성될 수 있다.
외부 뱅크(430)는 표시 장치(10)의 제조 시, 잉크젯 프린팅 장치를 이용하여 발광 소자(300)가 분산된 잉크를 분사할 때 잉크가 서브 화소(PXn)의 경계를 넘는 것을 방지하는 기능을 수행할 수 있다. 외부 뱅크(430)는 서로 다른 서브 화소(PXn)마다 다른 발광 소자(300)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 발광 소자(300)의 일 단부는 제1 전극(210)과 전기적으로 연결되고, 발광 소자(300)의 일 단부의 반대인 타 단부는 제2 전극(220)과 전기적으로 연결될 수 있다. 도면에서는 발광 소자(300)의 양 단부가 각 전극(210, 220)의 전극 가지부(210B, 220B)와 적어도 일부 중첩되도록 배치되어 있으나, 이에 제한되지 않는다. 예를 들어, 발광 소자(300)의 양 단부 중 적어도 하나는 각 전극(210, 220)의 전극 가지부(210B, 220B)와 중첩되지 않도록 배치될 수도 있다. 이 경우에도, 발광 소자(300)는 후술하는 접촉 전극층(260)을 통해 각각 제1 전극(210)과 제2 전극(220)에 전기적으로 연결될 수 있다.
복수의 발광 소자(300)들은 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(300)는 일 방향으로 연장된 형상을 가지며, 각 전극, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향과 발광 소자(300)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
발광 소자(300)는 후술할 활성층(330, 도 5 및 도 6 참조)을 포함할 수 있다. 발광 소자(300)는 활성층(330, 도 5 및 도 6 참조) 이 포함하는 물질에 따라 특정 파장대의 광을 외부로 방출할 수 있다. 각 발광 소자(300)가 서로 다른 서로 다른 물질을 포함하는 활성층(330, 도 5 및 도 6 참조)을 포함하는 경우, 각 발광 소자(300)는 서로 다른 파장대의 광을 외부로 방출할 수 있다.
일 실시예에 따른 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(300)들을 포함할 수 있다. 제1 서브 화소(PX1)의 발광 소자(300)는 중심 파장 대역이 제1 파장 대역인 제1 광(L1)을 방출하는 활성층(330)을 포함하고, 제2 서브 화소(PX2)의 발광 소자(300)는 중심 파장 대역이 제2 파장 대역인 제2 광(L2)을 방출하는 활성층(330)을 포함하고, 제3 서브 화소(PX3)의 발광 소자(300)는 중심 파장 대역이 제3 파장 대역인 제3 광(L3)을 방출하는 활성층(330)을 포함할 수 있다. 복수의 서브 화소(PX1, PX2, PX3)에 배치되는 각 발광 소자(300)들은 같은 구조를 갖되, 각각 서로 다른 광을 방출하는 활성층(330)을 포함할 수 있다.
이에 따라 제1 서브 화소(PX1)에서는 제1 광(L1)이 출사되고, 제2 서브 화소(PX2)에서는 제2 광(L2)이 출사되고, 제3 서브 화소(PX3)에서는 제3 광(L3)이 출사될 수 있다. 예시적인 실시예에서, 제1 광(L1)은 중심 파장 대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 광(L2)은 중심 파장 대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 광(L3)은 중심 파장 대역이 620nm 내지 752nm의 범위를 갖는 적색광 일 수 있다. 다만, 이에 제한되지 않고, 제1 광(L1), 제2 광(L2) 및 제3 광(L3)은 예시한 색과 다른 색의 광일 수도 있고, 동일한 색의 광이되, 중심 파장 대역이 상기의 범위와 다를 수도 있다. 또한, 경우에 따라서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)는 동일한 종류의 발광 소자(300)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
도 2 및 도 3에서는 도시하지 않았으나, 표시 장치(10)는 제1 전극(210) 및 제2 전극(220) 사이에 배치되는 제1 절연층(510, 도 4 참조)을 포함할 수 있다.
제1 절연층(510)은 표시 장치(10)의 각 서브 화소(PXn)에 배치될 수 있다. 제1 절연층(510)은 이웃한 다른 서브 화소(PXn)에도 연장되어 배치될 수 있다. 도 2 및 도 3에 도시되지 않았으나, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이, 구체적으로, 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치되어 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 적어도 일부 영역을 노출하도록 배치될 수 있다.
도 3을 참조하면, 접촉 전극층(260)은 제1 접촉 전극층(261) 및 제2 접촉 전극층(262)을 포함할 수 있다. 제1 접촉 전극층(261)은 제1 전극(210) 상에 배치되고, 제2 접촉 전극층(262)은 제1 전극(210) 및 제2 전극(220) 상에 전면적으로 배치될 수 있다.
각 접촉 전극층(261, 262)들은 적어도 일부 영역이 일 방향으로 연장된 형상을 가질 수 있다. 복수의 접촉 전극층(260)들은 각각 발광 소자(300) 및 복수의 전극(210, 220)들과 접촉할 수 있다. 발광 소자(300)들은 접촉 전극층(260)을 통해 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결되어, 제1 전극(210) 및 제2 전극(220)으로부터 전기 신호를 전달받을 수 있다.
제1 접촉 전극층(261)은 제1 전극(210), 구체적으로 제1 전극 가지부(210B) 상에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제1 접촉 전극층(261)은 제1 전극 가지부(210B)의 적어도 일부와 두께 방향으로 중첩되도록 배치될 수 있다. 제1 접촉 전극층(261)은 발광 소자(300)의 일 단부와 접촉할 수 있다. 또한, 제1 접촉 전극층(261)은 후술하는 제2 절연층(520, 도 4 참조)에 의해 노출되는 제1 전극(210)의 적어도 일부와 접촉할 수 있다. 이에 따라, 발광 소자(300)는 제1 접촉 전극층(261)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다.
제2 접촉 전극층(262)은 제1 전극(210) 및 제2 전극(220), 구체적으로 제1 전극 가지부(210B) 및 제2 전극 가지부(220B) 상에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제2 접촉 전극층(262)은 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)의 적어도 일부와 두께 방향으로 중첩되도록 배치될 수 있다. 제2 접촉 전극층(262)은 제1 전극 가지부(210B) 상에서 제1 접촉 전극층(261)과 제3 방향(DR3)으로 중첩되고, 제2 전극 가지부(220B) 상에서 제1 접촉 전극층(261)과 제3 방향(DR3)으로 비중첩될 수 있다. 제2 접촉 전극층(262)은 제1 접촉 전극층(261)과 비중첩하는 영역에서 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치되는 발광 소자(300)의 타 단부와 접촉할 수 있다. 또한, 제2 접촉 전극층(262)은 제1 절연층(510)에 의해 노출되는 제2 전극(220)의 적어도 일부와 접촉할 수 있다. 이에 따라, 발광 소자(300)는 제2 접촉 전극층(262)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
예시적인 실시예에서, 하나의 서브 화소(PXn)는 2개의 제1 전극 가지부(210B)와 1개의 제2 전극 가지부(220B)를 포함할 수 있고, 2개의 제1 전극 가지부(210B) 상에 배치되는 각 제1 접촉 전극층(261)은 서로 이격되어 배치될 수 있다. 2개의 제1 전극 가지부(210B) 및 1개의 제2 전극 가지부(220B) 상에 배치되는 제2 접촉 전극층(262)과 제1 접촉 전극층(261) 사이에는 후술하는 제3 절연층(530, 도 4 참조)이 개재되어 서로 절연될 수 있다. 한편, 일 서브 화소(PXn)가 포함하는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 수에 따라 제1 접촉 전극층(261)과 제2 접촉 전극층(262)의 개수는 달라질 수 있다.
몇몇 실시예에서, 제1 접촉 전극층(261)의 제1 방향(DR1)의 폭은 제1 전극(210), 구체적으로, 제1 전극 가지부(210B)의 제1 방향(DR1)의 폭보다 클 수 있다. 구체적으로, 제1 접촉 전극층(261)은 제1 전극 가지부(210B)의 양 측부를 전면적으로 덮고 외측으로 연장되도록 배치될 수 있다.
제2 접촉 전극층(262)의 제1 방향(DR1)의 폭은 각각 제1 전극(210)과 제2 전극(220), 구체적으로 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 제1 방향(DR1)의 폭의 합보다 클 수 있다. 제2 접촉 전극층(262)은 이격되어 배치되는 2개의 제1 접촉 전극층(261)을 완전히 덮도록 배치될 수 있다.
제1 접촉 전극층(261) 및 제2 접촉 전극층(262)은 각 발광 소자(300)가 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)와 물리적으로 이격되어 배치됨에도 불구하고 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)의 일부 영역을 덮고 외측으로 연장되어 각 발광 소자(300)의 적어도 일부와 접촉함으로써, 복수의 전극(210, 220)과 발광 소자(300)를 전기적으로 연결하는 역할을 할 수 있다.
도 4는 도 2의 IVa-IVa' 선, IVb-IVb' 선, IVc-IVc' 선을 따라 자른 일 예를 보여주는 단면도이다. 도 5는 도 4의 A 부분을 확대한 확대도이다. 도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 4는 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 다른 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 4는 제1 서브 화소(PX1)에 배치된 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
도 2 및 도 3을 결부하여 도 4를 참조하면, 표시 장치(10)는 회로소자층(PAL)과 회로소자층(PAL)의 상부에 배치되는 발광층(EML)을 포함할 수 있다. 회로소자층(PAL)은 기판(110), 차광층(BML), 버퍼층(171), 제1 트랜지스터(120), 및 제2 트랜지스터(140) 등을 포함하고, 발광층(EML)은 제1 및 제2 트랜지스터(120, 140)의 상부에 배치된 복수의 전극(210, 220), 발광 소자(300), 복수의 내부 뱅크(410, 420), 및 복수의 절연층(510, 520, 530, 550) 등을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 기판(110) 상에 배치될 수 있다. 차광층(BML)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)은 후술하는 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)과 전기적으로 연결되고, 제2 차광층(BML2)은 제2 트랜지스터(140)의 제1 소스/드레인 전극(143)과 전기적으로 연결될 수 있다. 일 실시예에서, 제1 및 제2 트랜지스터(120, 140) 각각의 제1 소스/드레인 전극(123, 143)은 드레인 전극일 수 있으나, 이에 한정되지 않고 그 반대의 경우일 수도 있다.
제1 차광층(BML1)과 제2 차광층(BML2)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 두께 방향으로 중첩하도록 배치된다. 제1 차광층(BML1)의 폭은 제1 차광층(BML1) 상에 배치되는 제1 트랜지스터(120)의 제1 활성물질층(126)의 폭보다 클 수 있다. 마찬가지로, 제2 차광층(BML2)의 폭은 제2 차광층(BML2) 상에 배치되는 제2 활성물질층(146)의 폭보다 클 수 있다. 제1 및 제2 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(171)은 차광층(BML)과 차광층(BML)이 노출하는 기판(110) 상에 배치된다. 버퍼층(171)은 차광층(BML)을 포함하여 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(171)은 버퍼층(171)을 관통하여 제1 차광층(BML1) 및 제2 차광층(BML2)의 일부를 노출하는 복수의 컨택홀이 형성되어 있을 수 있다.
버퍼층(171)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(171)은 차광층(BML)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.
버퍼층(171) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조층(166)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
제1 활성물질층(126)은 제1 도핑 영역(126a), 제2 도핑 영역(126b) 및 제1 채널 영역(126c)을 포함할 수 있다. 제1 채널 영역(126c)은 제1 도핑 영역(126a)과 제2 도핑 영역(126b) 사이에 배치될 수 있다. 제2 활성물질층(146)은 제3 도핑 영역(146a), 제4 도핑 영역(146b) 및 제2 채널 영역(146c)을 포함할 수 있다. 제2 채널 영역(146c)은 제3 도핑 영역(146a)과 제4 도핑 영역(146b) 사이에 배치될 수 있다.
제1 활성물질층(126) 및 제2 활성물질층(146)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 활성물질층(126) 및 제2 활성물질층(146)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다. 제1 도핑 영역(126a), 제2 도핑 영역(126b), 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)은 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부 영역이 불순물로 도핑된 영역일 수 있다.
제1 활성물질층(126) 및 제2 활성물질층(146)이 반드시 상술한 바에 제한되는 것은 아니다. 예를 들어, 제1 활성물질층(126) 및 제2 활성물질층(146)은 산화물 반도체를 포함할 수도 있다. 이 경우, 제1 도핑 영역(126a)과 제3 도핑 영역(146a)은 제1 도체화 영역일 수 있고, 제2 도핑 영역(126b)과 제4 도핑 영역(146b)은 제2 도체화 영역일 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)이 산화물 반도체를 포함하는 경우, 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Galium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Galium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Galium-Zinc-Tin Oxide, IGZTO) 등일 수 있다. 다만, 이에 제한되지 않는다.
반도체층 및 반도체층이 노출하는 버퍼층(171) 상에는 게이트 절연막(173)이 배치된다. 게이트 절연막(173)은 반도체층을 포함하여 버퍼층(171)을 전면적으로 덮도록 배치될 수 있다.
게이트 절연막(173)은 복수의 컨택홀이 형성되어 있을 수 있다. 게이트 절연막(173)에 형성되는 복수의 컨택홀는 제1 컨택홀 및 제2 컨택홀을 포함할 수 있다. 게이트 절연막(173)에 형성되는 제1 컨택홀은 게이트 절연막(173)을 관통하여 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부를 노출할 수 있다. 게이트 절연막(173)에 제2 컨택홀은 게이트 절연막(173)과 버퍼층(171)을 관통하여 제1 차광층(BML1) 및 제2 차광층(BML2)의 일부를 노출할 수 있다.
게이트 절연막(173)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연막(173)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 게이트 절연막(173)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
게이트 절연막(173) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(166) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 게이트 전극(121)은 제1 활성물질층(126)의 제1 채널 영역(126c)과 두께 방향으로 중첩되도록 게이트 절연막(173) 상에 배치되고, 제2 게이트 전극(141)은 제2 활성물질층(146)의 제2 채널 영역(146c)과 두께 방향으로 중첩되도록 게이트 절연막(173) 상에 배치되며, 전원 배선(161)은 보조층(166) 상에 보조층과 두께 방향으로 중첩되도록 배치될 수 있다.
제1 도전층 상에는 층간절연막(175)이 배치된다. 층간절연막(175)은 제1 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(175)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다.
제2 도전층은 층간절연막(175) 상에 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)과 제1 트랜지스터(120)의 제2 소스/드레인 전극(124), 제2 트랜지스터(140)의 제1 소스/드레인 전극(143)과 제2 트랜지스터(140)의 제2 소스/드레인 전극(144), 및 전원 전극(163)을 포함한다.
제1 트랜지스터(120)의 제1 소스/드레인 전극(123)은 층간절연막(175)과 게이트 절연막(173)을 관통하는 컨택홀을 통해 제1 활성물질층(126)의 제1 도핑 영역(126a)과 접촉되고, 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)은 층간절연막(175), 게이트 절연막(173), 및 버퍼층(171)을 관통하는 컨택홀을 통해 제1 차광층(BML1)과 접촉될 수 있다.
제1 트랜지스터(120)의 제2 소스/드레인 전극(124)은 층간절연막(175)과 게이트 절연막(173)을 관통하는 컨택홀을 통해 제1 활성물질층(126)의 제2 도핑 영역(126b)과 접촉될 수 있다.
제1 트랜지스터(120)의 제1 소스/드레인 전극(123)과 제1 트랜지스터(120)의 제2 소스/드레인 전극(124)은 서로 이격되어 층간절연막(175) 상에 배치될 수 있다.
제2 트랜지스터(140)의 제1 소스/드레인 전극(143)은 층간절연막(175)과 게이트 절연막(173)을 관통하는 컨택홀을 통해 제2 활성물질층(146)의 제3 도핑 영역(146a)과 접촉되고, 제2 트랜지스터(140)의 제1 소스/드레인 전극(143)은 층간절연막(175), 게이트 절연막(173), 및 버퍼층(171)을 관통하는 컨택홀(CNT2)을 통해 제2 차광층(BML2)과 접촉될 수 있다.
제2 트랜지스터(140)의 제2 소스/드레인 전극(144)은 층간절연막(175)과 게이트 절연막(173)을 관통하는 컨택홀을 통해 제2 활성물질층(146)의 제4 도핑 영역(146b)과 접촉될 수 있다.
제2 트랜지스터(140)의 제1 소스/드레인 전극(143)과 제2 트랜지스터(140)의 제2 소스/드레인 전극(144)은 서로 이격되어 층간절연막(175) 상에 배치될 수 있다.
제1 트랜지스터(120)의 제1 소스/드레인 전극(123), 제1 트랜지스터(120)의 제2 소스/드레인 전극(124), 제2 트랜지스터(140)의 제1 소스/드레인 전극(143), 및 제2 트랜지스터(140)의 제2 소스/드레인 전극(144)은 복수의 컨택홀을 통해 제1 차광층(BML1) 및 제2 차광층(BML2)의 상면과 접촉하여 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다.
전원 전극(163)은 전원 배선(161) 상에 배치된다. 전원 전극(163)은 전원 배선(161) 상에 두께 방향으로 중첩되도록 배치될 수 있다. 전원 전극(163)은 층간절연막(175)을 관통하는 컨택홀을 통해 전원 배선(161)의 상면과 접촉하여, 전기적으로 연결될 수 있다.
제2 도전층 상에는 비아층(177)이 배치된다. 비아층(177)은 비아층(177)을 관통하는 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)이 형성되어 있을 수 있다. 비아층(177)은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(177) 상에는 내부 뱅크(410, 420), 외부 뱅크(430), 복수의 전극(210, 220), 및 발광 소자(300)가 배치될 수 있다.
복수의 내부 뱅크(410, 420)는 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)를 포함할 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 각 서브 화소(PXn)의 중심부에 인접하여 배치될 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 서로 이격되어 대향하도록 배치된다.
제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장됨에 따라 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)를 향해 연장될 수 있다. 다만, 이에 제한되지 않으며, 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(PXn)마다 배치되어 표시 장치(10) 전면에 있어서 패턴을 이룰 수 있다. 복수의 내부 뱅크(410, 420), 및 상술한 외부 뱅크(430)는 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다.
제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 비아층(177)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)의 돌출된 형상은 특별히 제한되지 않는다.
예시적인 실시예에서, 제1 및 제2 내부 뱅크(420)는 각각 상면, 하면 및 측면을 포함할 수 있다. 제1 내부 뱅크(410)의 상면과 하면은 서로 대향한다. 제1 내부 뱅크(410)의 상면과 하면은 각각 하나의 평면 상에 위치하며 상면이 위치하는 평면과 하면이 위치하는 평면은 대체로 평행하여 전체적으로 균일한 두께를 가질 수 있다. 제1 내부 뱅크(410)의 하면은 비아층(177)의 일면 상에 놓인다. 마찬가지로, 제2 내부 뱅크(420)의 상면과 하면은 서로 대향한다. 제2 내부 뱅크(420)의 상면과 하면은 각각 하나의 평면 상에 위치하며 상면이 위치하는 평면과 하면이 위치하는 평면은 대체로 평행하여 전체적으로 균일한 두께를 가질 수 있다. 제2 내부 뱅크(420)의 하면은 비아층(177)의 일면 상에 놓인다.
몇몇 실시예에서, 각 내부 뱅크(410, 420)의 상면의 폭과 각 내부 뱅크(410, 420)의 하면의 폭은 다를 수 있다. 예를 들어, 각 내부 뱅크(410, 420)의 측면이 위치하는 평면은 비아층(177)의 일면에 대해 예각을 이루도록 기울어질 수 있고, 이 경우 내부 뱅크(410, 420)의 상면의 폭은 내부 뱅크(410, 420)의 하면의 폭에 비해 작을 수 있다. 도면에서는 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 형상, 및 크기가 동일하도록 도시되어 있으나, 이에 제한되지 않고 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 형상, 및 크기는 서로 다르게 형성될 수도 있다.
상술한 바와 같이, 내부 뱅크(410, 420)가 비아층(177)을 기준으로 돌출되어 경사진 측면을 갖기 때문에, 발광 소자(300)에서 방출된 광 중 각 내부 뱅크(410, 420)의 경사진 측면으로 진행한 광은, 각 내부 뱅크(410, 420)의 경사진 측면에서 반사될 수 있다. 후술할 바와 같이, 각 내부 뱅크(410, 420) 상에 배치되는 전극(210, 220)들이 반사율이 높은 재료를 포함하는 경우, 발광 소자(300)에서 방출된 광은 각 내부 뱅크(410, 420)의 경사진 측면 상에 위치하는 전극(210, 220)에서 반사되어 비아층(177)의 상부 방향으로 진행할 수 있다.
상술한 바와 같이, 내부 뱅크(410, 420) 및 외부 뱅크(430)는 동일한 공정에서 동일한 재료를 포함하여 형성될 수 있다. 다만, 외부 뱅크(430)는 각 서브 화소(PXn)의 경계에 배치되어 격자형 패턴을 이루도록 형성되나, 내부 뱅크(410, 420)는 각 서브 화소(PXn) 내에 배치되어 일 방향으로 연장된 형상을 갖는다. 또한, 외부 뱅크(430)는 이웃하는 서브 화소(PXn)들을 구분함과 동시에 잉크젯 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하는 기능을 수행하나, 내부 뱅크(410, 420)는 각 서브 화소(PXn) 내에서 돌출된 구조를 가짐으로써 발광 소자(300)에서 방출되어 각 내부 뱅크(410, 420)의 측면 측으로 향하는 광을 반사시켜 비아층(177)의 상부 방향으로 진행하도록 할 수 있다. 즉, 제1 및 제2 내부 뱅크(410, 420)는 발광 소자(300)에서 방출된 광을 반사시키는 반사 격벽의 기능을 수행할 수 있다.
복수의 전극(210, 220)은 비아층(177) 및 내부 뱅크들(410, 420) 상에 배치될 수 있다. 제1 전극(210)과 제2 전극(220)의 일부 영역은 비아층(177) 상에 배치되고, 제1 전극(210)과 제2 전극(220)의 다른 일부 영역은 내부 뱅크(410, 420) 상에 배치될 수 있다.
상술한 바와 같이, 각 전극(210, 220)은 각 전극 줄기부(210S, 220S)와 각 전극 가지부(210B, 220B)를 포함한다. 도 2의 IVa-IVa'선은 제1 전극 줄기부(210S)를, 도 2의 IVb-IVb'선은 제1 서브 발광 영역(EMA1)의 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)를, 도 2의 IVc-IVc'선은 제2 전극 줄기부(220S)를 가로지르는 선이다. 즉, 도 4의 IVa-IVa' 영역에 배치된 제1 전극(210)은 제1 전극 줄기부(210S)고, 도 4의 IVb-IVb' 영역에 배치된 제1 전극(210) 및 제2 전극(220)은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)고, 도 4의 IVc-IVc' 영역에 배치된 제2 전극(220)은 제2 전극 줄기부(220S)인 것으로 이해될 수 있다. 각 전극 줄기부(210S, 220S)와 각 전극 가지부(210B, 220B)는 제1 전극(210) 및 제2 전극(220)을 이룰 수 있다. 이하에서는, 설명의 편의상 제1 전극 줄기부(210S) 및 제1 전극 가지부(210B)는 제1 전극(210)으로, 제2 전극 줄기부(220S) 및 제2 전극 가지부(220B)는 제2 전극(220)으로 혼용하여 설명될 수 있다.
도 4의 IVa-IVa' 영역에 배치된 제1 전극(210), 구체적으로 제1 전극 줄기부(210S)는 비아층(177)을 관통하도록 형성되어 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)의 적어도 일부를 노출하는 제1 전극 컨택홀(CNTD)을 통해 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)과 접촉할 수 있다. 제1 전극(210)은 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)과 전기적으로 연결되어 소정의 전기 신호를 전달받을 수 있다.
도 4의 IVc-IVc' 영역에 배치된 제2 전극(220)은 일 방향으로 연장되어 발광 소자(300)들이 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극(220), 구체적으로 제2 전극 줄기부(220S)는 비아층(177)을 관통하도록 형성되어 전원 전극(163)의 일부를 노출하는 제2 전극 컨택홀(CNTS)을 통해 전원 전극(163)과 접촉할 수 있다. 제2 전극(220)은 전원 전극(163)과 전기적으로 연결되어 전원 전극(163)으로부터 소정의 전기 신호를 전달받을 수 있다.
도 4의 IVb-IVb' 영역에 배치된 복수의 전극(210, 220)은 내부 뱅크(410, 420) 상에 배치될 수 있다. 제1 내부 뱅크(410) 상에는 제1 전극(210)이 배치되고, 제2 내부 뱅크(420) 상에는 제2 전극(220)이 배치될 수 있다. 구체적으로, 제1 내부 뱅크(410) 상에는 제1 전극 가지부(210B)가 배치되고, 제2 내부 뱅크(420) 상에는 제2 전극 가지부(220B)가 배치될 수 있다.
일 서브 화소(PXn)에 배치되는 제1 내부 뱅크(410)의 개수는 제1 전극(210)의 제1 전극 가지부(210B)의 개수와 동일하고, 제2 내부 뱅크(420)의 개수는 제2 전극(220)의 제2 전극 가지부(220B)의 개수와 동일할 수 있다. 예를 들어, 일 서브 화소(PXn)에 포함된 제1 전극 가지부(210B)의 개수가 두 개이고, 제2 전극 가지부(220B)의 개수가 하나인 경우, 일 서브 화소(PXn)에 포함된 제1 내부 뱅크(410)의 개수는 두 개이고, 제2 내부 뱅크(420)의 개수는 하나일 수 있다. 다만, 이에 제한되지 않고 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)의 개수는 각 전극 가지부(210B, 220B)의 개수보다 많을 수도 있다.
제1 내부 뱅크(410) 상에 배치되는 제1 전극(210)은 제1 내부 뱅크(410)의 상면 및 양 측면을 전면적으로 덮도록 배치될 수 있다. 제1 전극(210)은 제1 내부 뱅크(410)의 양 측면을 전면적으로 덮고, 외측으로 연장되어 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)가 노출하는 비아층(177)의 적어도 일부를 덮도록 배치될 수 있다.
제2 내부 뱅크(420) 상에 배치되는 제2 전극(220)은 제2 내부 뱅크(420)의 상면 및 양 측면을 전면적으로 덮도록 배치될 수 있다. 제2 전극(220)은 제2 내부 뱅크(420)의 양 측면을 전면적으로 덮고, 외측으로 연장되어 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)가 노출하는 비아층(177)의 적어도 일부를 덮도록 배치될 수 있다.
제1 내부 뱅크(410)와 제2 내부 뱅크(420)가 각 서브 화소(PXn)의 중심부에서 서로 이격되어 배치되고, 내부 뱅크(410, 420) 상에 배치되는 제1 전극(210)과 제2 전극(220)도 서로 이격되어 배치될 수 있다. 구체적으로, 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 상에 배치되고 외측으로 연장되어 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)가 노출하는 비아층(177) 상에 배치되는 제1 전극(210)과 제2 전극(220)은 서로 이격되어 배치될 수 있다. 제1 전극(210)과 제2 전극(220) 사이의 영역, 즉, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격되어 대향하는 공간에는 복수의 발광 소자(300)들이 배치될 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)은 발광 소자(300)에서 발광되어 각 전극(210, 220)으로 입사되는 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시키는 역할을 할 수 있다.
또한, 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층 구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에 배치된다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)이 노출하는 비아층(177) 상에 배치될 수 있다. 제1 전극(210) 및 제2 전극(220) 사이에 배치되는 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)과 각각 이격되어 대향하도록 배치될 수 있다. 다만, 이에 제한되지 않고 제1 절연층(510)은 제2 전극(220)의 적어도 일부와 중첩되도록 배치될 수도 있다.
제1 절연층(510)은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 절연층(510)은 제2 방향(DR2)으로 연장됨에 따라 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)를 향해 연장될 수 있다. 다만, 이에 제한되지 않으며, 제1 절연층(510)은 각 서브 화소(PXn) 마다 배치되어 표시 장치(10) 전면에 있어서 패턴을 이룰 수 있다.
제1 절연층(510)은 비아층(177)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 절연층(510)은 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있다. 제1 절연층(510)의 돌출된 형상은 특별히 제한되지 않는다.
제1 절연층(510)은 각각 상면, 하면 및 측면을 포함할 수 있다. 제1 절연층(510)의 상면과 하면은 서로 대향한다. 제1 절연층(510)의 상면과 하면은 각각 하나의 평면 상에 위치하며 상면이 위치하는 평면과 하면이 위치하는 평면은 대체로 평행하여 전체적으로 균일한 두께를 가질 수 있다. 제1 절연층(510)의 하면은 비아층(177)의 일면 상에 놓인다.
제1 절연층(510)의 상면의 폭과 하면의 폭은 다를 수 있다. 예를 들어, 제1 절연층(510)의 측면이 위치하는 평면은 비아층(177)의 일면에 대해 예각을 이루도록 기울어질 수 있고, 이 경우 제1 절연층(510)의 상면의 폭은 제1 절연층(510)의 하면의 폭에 비해 작을 수 있다. 다만 이에 제한되지 않고, 제1 절연층(510)의 상면의 폭과 하면의 폭은 동일할 수 있다. 이 경우, 제1 절연층(510)의 측면이 위치하는 평면은 비아층(177)의 일면에 대해 직각을 이룰 수 있다.
제1 절연층(510)의 측면은 제1 내부 뱅크(410)의 일 측면 및 제2 내부 뱅크(410)의 일 측면과 서로 대향할 수 있다. 제1 절연층(510)의 일 측면은 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)가 노출하는 비아층(177) 상에 배치되는 제1 전극(210)의 측면과 이격되어 대향하도록 배치될 수 있다. 제1 절연층(510)의 타 측면은 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)가 노출하는 비아층(177) 상에 배치되는 제2 전극(220)의 측면과 이격되어 대향하도록 배치될 수 있다. 도 4에는 제1 절연층(510)이 제1 전극(210) 및 제2 전극(220)과 이격되어 배치되는 것으로 도시하였으나, 이에 제한되지 않고 제1 절연층(510)은 제1 전극(210) 및/또는 제2 전극(220)의 적어도 일부와 중첩되도록 배치될 수도 있다. 이에 대한 상세한 설명은 다른 도면들을 통해 설명하기로 한다.
제1 절연층(510)은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(510)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에 배치되어 제1 전극(510) 및 제2 전극(220)을 상호 절연시키는 역할을 할 수 있다. 또한, 제1 절연층(510)은 후술하는 발광 소자(300)가 다른 부재들과 접촉할 수 있도록 위치하는 장소를 제공하는 역할을 할 수도 있다.
제2 절연층(520)은 제1 전극(210) 상에 배치된다. 구체적으로, 제2 절연층(520)은 제1 전극(210)의 제1 전극 가지부(210B)의 적어도 일부와 중첩되도록 배치될 수 있다. 제2 절연층(520)은 제1 전극(210) 상에 제1 내부 뱅크(410)의 상면과 제3 방향(DR3)으로 중첩되도록 배치될 수 있다. 즉, 제2 절연층(520)은 제1 내부 뱅크(410)의 상면과 중첩되는 제1 전극 가지부(210B)의 영역의 적어도 일부에 배치될 수 잇다.
제2 절연층(520)은 제1 절연층(510)과 서로 이격될 수 있다. 제2 절연층(520)은 제1 절연층(510)과 서로 이격되도록 제1 내부 뱅크(410)의 측면에 배치되는 제1 전극(210)의 적어도 일부를 노출할 수 있다. 따라서, 제2 절연층(520)은 제1 내부 뱅크(410)의 측면과 제3 방향(DR3)으로 적어도 일부 비중첩할 수 있다.
제2 절연층(520)에는 제2 절연층(520)을 관통하는 복수의 제1 개구부(520H)가 형성될 수 있다. 제2 절연층(520)에 형성된 제1 개구부(520H)는 제1 전극(210)을 제3 방향(DR3)으로 노출시킨다. 제1 개구부(520H)에 대한 상세한 설명은 후술하기로 한다.
제2 절연층(510)은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제2 절연층(510)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 이에 제한되지 않으나 제2 절연층(520)은 제1 절연층(510)과 동일한 공정에서 동일한 재료를 포함하여 형성될 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에 배치되어 제2 방향(DR2)으로 연장된 평면 구조를 갖도록 형성되나, 제2 절연층(520)은 제1 전극(210) 상에 배치되어 복수의 개구부(520H)를 포함하며 제2 방향(DR2)으로 연장된 평면 구조를 갖도록 형성될 수 있다.
제2 절연층(520)이 노출하는 제1 전극(210) 상에는 제1 접촉 전극층(261)이 배치될 수 있다. 제1 접촉 전극층(261)은 제2 절연층(520)과 비중첩하도록 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극층(261)은 일부 영역은 제2 절연층(520)의 복수의 제1 개구부(520H)를 충진하도록 배치되고, 제1 접촉 전극층(261)의 다른 일부 영역은 제1 절연층(510)과 제2 절연층(520)의 이격된 공간에 배치될 수 있다. 제1 접촉 전극층(261)에 대한 상세한 설명은 후술하기로 한다.
발광 소자(300)는 각 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 예시적인 실시예에서, 발광 소자(300)는 각 전극 가지부(210B, 220B) 사이에 배치된 제1 절연층(510) 상에 적어도 하나 배치될 수 있다. 다만, 이에 제한되지 않고 후술하는 바와 같이, 각 서브 화소(PXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 각 전극 가지부(210B, 220B) 사이 이외의 영역, 예컨대 제1 전극 가지부(210B) 상에 배치될 수도 있다. 발광 소자(300)의 양 단부는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 서로 대향하는 각 단부 상에 배치되며 제1 접촉 전극층(261) 및 후술하는 제2 접촉 전극층(262)을 통해 각 전극(210, 220)과 전기적으로 연결될 수 있다.
도 5 및 도 6을 참조하면, 발광 소자(300)는 비아층(177)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 복수의 반도체층들이 일 방향으로 순차적으로 배치된 구조를 가질 수 있다. 발광 소자(300)의 형상은 소정의 길이(h)와 소정의 직경을 갖는 원통형일 수 있다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(300)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 제1 반도체(310), 제2 반도체(320), 활성층(330), 및 절연막(380)을 포함할 수 있다. 발광소자(300)는 전극층(370)을 더 포함할 수 있다. 도면에는 도시되지 않았으나, 발광 소자(300)는 이에 제한되지 않고 전극층(370)이 생략되거나, 더 많은 수의 전극층(370)을 포함할 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
발광 소자(300)는 제1 반도체(310), 활성층(330), 제2 반도체(320), 및 전극층(370)이 일 방향을 따라 순차적으로 배치될 수 있다. 표시 장치(10)에 배치된 발광 소자(300)의 연장된 일 방향은 비아층(177)과 평행하도록 배치되고, 발광 소자(300)에 포함된 복수의 반도체들은 비아층(177)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않고 발광 소자(300)는 다른 구조를 가질 수 있으며, 이 경우, 발광 소자(300)의 반도체들은 예시된 실시예와는 다른 방향으로 배치될 수도 있다.
제1 반도체(310)는 n형 반도체일 수 있다. 예를 들어, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체(310)는 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 제1 반도체(310)가 포함하는 반도체 재료는 n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체(310)는 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체(310)는 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체(320)는 후술하는 활성층(330) 상에 배치된다. 제2 반도체(320)는 p형 반도체일 수 있다. 예를 들어, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체(320)는 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 제2 반도체(320)가 포함하는 반도체 재료는 p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체(320)는 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체(320)는 p형 Mg로 도핑된 p-GaN일 수 있다.
한편, 도면에서는 제1 반도체(310)와 제2 반도체(320)가 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 활성층(330)이 포함하는 물질에 따라 제1 반도체(310)와 제2 반도체(320)는 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층 중 적어도 하나를 더 포함할 수도 있다.
활성층(330)은 제1 반도체(310)와 제2 반도체(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
활성층(330)은 제1 반도체(310) 및 제2 반도체(320)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 예를 들어, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하고, 활성층(330)은 중심 파장 대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
발광 소자(300)의 활성층(330)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이 방향으로의 외부면을 통해 방출될 수 있다. 뿐만 아니라, 활성층(330)에서 방출되는 광은 양 측면으로도 방출될 수 있다. 즉, 발광 소자(300)의 활성층(330)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 따라서, 활성층(330)에서 방출되는 광은 방향성 방향성은 하나의 방향으로 제한되지 않는다.
전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한, 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체층의 외면을 적어도 일부 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 제1 반도체(310), 제2 반도체(320), 및 활성층(330)을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부에 배치되는 전극층(370), 제1 반도체(310)의 적어도 일부 및 제2 반도체(320)의 적어도 일부는 노출되도록 형성될 수 있다.
절연막(380)는 활성층(330)의 외면은 커버하되, 제1 반도체(310) 및 제2 반도체(320)의 외면은 적어도 부분적으로 노출되도록 형성될 수 있다. 구체적으로, 절연막(380)이 제1 반도체(310)의 적어도 일부를 노출하도록 제1 반도체(310)의 측면에 배치되어 발광 소자(300)의 길이방향으로 연장되어 으로부터 제2 반도체(320) 상에 배치되되 제2 반도체(320)의 적어도 일부를 노출하도록 제2 반도체(320)의 측면까지 커버하도록 형성될 수 있다. 다만, 이에 제한되지 않고 절연막(380)은 활성층(330)의 외면은 전면적으로 커버하되, 다른 부재의 외면은 노출되도록 형성될 수도 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm 내외일 수 있다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(300)의 직경은 0.5㎛ 내지 1.5㎛의 범위를 가질 수 있고, 발광 소자(300)의 길이(h)는 1㎛ 내지 10㎛의 범위를 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)의 길이(h)는 2.5㎛ 내지 4.5㎛의 범위를 가질 수 있다.
일 실시예에 따르면, 발광 소자(300)의 제1 반도체(310), 활성층(330) 및 제2 반도체(320)는 발광 소자(300)가 연장된 일 방향을 따라 순차적으로 배치되고, 발광 소자(300)의 제1 반도체(310), 활성층(330) 및 제2 반도체(320)는 제1 절연층(510) 상에서 비아층(177)에 수평한 방향을 따라 순차적으로 배치될 수 있다.
제3 절연층(530)은 발광 소자(300), 제1 접촉 전극층(261), 및 제2 절연층(520) 상에 배치된다. 제3 절연층(530)은 제1 절연층(510) 상에 배치된 발광 소자(300)의 적어도 일부를 노출하도록 배치될 수 있다. 제3 절연층(530)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제3 절연층(530)은 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다. 또한, 제3 절연층(530)은 제1 접촉 전극층(261)과 후술하는 제2 접촉 전극층(262) 사이에 개재되어 제1 접촉 전극층(261)과 제2 접촉 전극층(262)을 상호 절연하는 역할도 할 수 있다. 제3 절연층(530)에 대한 상세한 설명은 후술하기로 한다.
제2 접촉 전극층(262)은 제1 전극(210) 및 제2 전극(220) 상에 전면적으로 배치된다. 제2 접촉 전극층(262)은 제2 전극(220)을 완전히 덮고, 제1 전극(210) 측으로 연장되어 제1 전극(210) 상에 배치되는 제3 절연층(530)을 완전히 덮도록 배치될 수 있다. 제1 전극(210) 상에 배치되는 제1 접촉 전극층(261)과 제2 접촉 전극층(262) 사이에는 제3 절연층(530)이 개재될 수 있다. 상술한 바와 같이, 제1 접촉 전극층(261)과 제2 접촉 전극층(262)은 제3 절연층(530)에 의해 상호 절연될 수 있다.
패시베이션층(550)은 비아층(177), 복수의 전극(210, 220) 및 제2 접촉 전극층(262) 상에 배치될 수 있다. 패시베이션층(550)은 비아층(177) 상에 배치되는 부재들 상에 전면적으로 배치되어 비아층(177) 상에 배치되는 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
패시베이션층(550)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 패시베이션층(550)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 5를 참조하면, 제1 절연층(510)과 제1 접촉 전극층(261)은 서로 인접하도록 배치될 수 있다. 제1 접촉 전극층(261)은 제1 전극(210) 상에서 제1 절연층(510)이 배치된 측으로 연장되어 제1 절연층(510)의 측면과 접촉할 수 있다. 제1 절연층(510)의 상면과 제1 절연층(510)에 인접하여 배치된 제1 접촉 전극층(261)의 상면은 나란하게 형성되어 동일한 평면을 형성할 수 있다. 즉, 제1 절연층(510)의 상면과 제1 절연층(510)에 인접 배치되는 제1 접촉 전극층(261)의 상면은 단차 없이 편탄한 면을 형성할 수 있다.
제1 절연층(510) 상에 배치되는 발광 소자(300)의 길이(h)는 제1 절연층(510)의 상면의 폭보다 클 수 있다. 발광 소자(300)의 길이(h)가 제1 절연층(510)의 상면의 폭보다 크게 형성되어 발광 소자(300)의 양 단부의 적어도 일부 영역은 제1 절연층(510)의 상면보다 돌출되도록 배치될 수 있다.
제1 절연층(510) 상에 배치되는 발광 소자(300)는 제1 절연층(510)으로부터 돌출되는 발광 소자(300)의 절연막(380)에 의하여 노출되는 양 단부 영역에서 제1 접촉 전극층(261), 및 제2 접촉 전극층(262)과 접촉할 수 있다. 제1 절연층(510) 상에 배치되는 발광 소자(300)의 일 단부 영역은 제1 전극(210)과 접촉하는 제1 접촉 전극층(261)과 접촉하고, 타 단부는 제2 전극(220)과 접촉하는 제2 접촉 전극층(262)과 접촉할 수 있다.
발광 소자(300)는 제1 절연층(510) 상에 배치되고 돌출되어 발광 소자(300)의 일 단부 영역이 제1 절연층(510)과 인접 배치되는 제1 접촉 전극층(261) 상에 배치될 수 있다. 구체적으로, 발광 소자(300)는 대체로 제1 절연층(510)의 상면과 접촉하고 발광 소자(300)의 일 단부 영역은 제1 절연층(510)과 인접 배치된 제1 접촉 전극층(261)의 상면과 접촉할 수 있다. 도면에서는 발광 소자(300)의 일 단부 영역에 배치되는 전극층(370), 및 제2 반도체(320)의 일부가 제1 접촉 전극층(261)의 상면과 접촉하도록 배치되어 있으나, 이에 제한되지 않는다. 예를 들어, 제1 접촉 전극층(261)의 상면은 발광 소자(300)의 일 단부 영역에 배치되는 전극층(370)과는 접촉하되, 제2 반도체(320)와는 접촉하지 않도록 배치될 수도 있다.
발광 소자(300)는 제1 절연층(510) 상에 배치되고, 발광 소자(300)의 타 단부 영역이 돌출되도록 배치될 수 있다. 또한, 제3 절연층(530)은 발광 소자(300)의 타 단부 영역의 적어도 일부가 노출하도록 발광 소자(300)의 상부에 배치될 수 있다. 제3 절연층(530) 및 제1 절연층(510)이 노출하는 발광 소자(300)의 타 단부 영역은 제2 접촉 전극층(262)과 접촉할 수 있다. 이에 제한되는 것은 아니나, 제2 접촉 전극층(262)은 제1 절연층(510) 상에 배치되는 발광 소자(300)의 타 단부 영역의 하면, 측면, 및 상면과 접촉할 수 있다. 예시적인 실시예에서, 발광 소자(300)의 제1 반도체(310)의 일부가 제2 접촉 전극층(262)과 접촉하도록 배치되어 있으나, 이에 제한되지 않는다.
제1 접촉 전극층(261) 및 제2 접촉 전극층(262)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 7은 일 실시예에 따른 복수의 발광 소자, 복수의 전극, 제2 절연층, 및 제3 절연층의 상대적인 배치를 나타내는 평면도이다. 도 8은 도 7의 B 부분의 확대 사시도이다. 도 9는 도 7의 C 부분의 확대 사시도이다.
도 7 내지 도 9를 참조하면, 일 서브 발광 영역에 배치되는 복수의 발광 소자(300)는 제1 발광 소자(300A), 제2 발광 소자(300B), 및 제3 발광 소자(300C)를 포함할 수 있다. 제1 발광 소자(300A), 제2 발광 소자(300B), 및 제3 발광 소자(300C)는 상술한 발광 소자(300)와 실질적으로 동일할 수 있다. 따라서 각 발광 소자(300A, 300B, 300C)의 구조 및 형상에 대한 설명은 상술한 발광 소자(300)의 설명으로 대체하기로 한다.
이하에서는 제2 절연층(520) 및 제3 절연층(530)에 형성된 복수의 개구부(520H, 530H)와 복수의 발광 소자(300)의 상대적인 배치에 따른 제1 발광 소자(300A), 제2 발광 소자(300B), 및 제3 발광 소자(300C)에 대하여 상세하게 설명하기로 한다. 이에 앞서 제2 절연층(520) 및 제3 절연층(530)의 구조에 대하여 설명한다.
도 4 및 도 7을 참조하면, 제1 전극(210), 즉 제1 전극 가지부(210B) 상에는 제2 절연층(520)이 배치될 수 있다. 제2 절연층(520)에는 복수의 제1 개구부(520H)가 형성되어 있을 수 있다. 복수의 제1 개구부(520H)는 제2 절연층(520)을 제3 방향(또는 두께 방향, DR3)으로 완전히 관통하여 형성될 수 있다. 제2 절연층(520)에 형성된 복수의 제1 개구부(520H) 중 적어도 일부는 제2 절연층(520)의 하부에 배치되는 제1 전극(210), 즉 제1 전극 가지부(210B)를 노출할 수 있다.
복수의 제1 개구부(520H)의 평면 형상은 원형일 수 있다. 제2 절연층(520)에 형성된 복수의 제1 개구부(520H)는 평면상 면적이 서로 동일할 수 있다. 즉, 제2 절연층(520)에 형성된 각 제1 개구부(520H)는 소정의 직경(W1)을 가지는 원형일 수 있다. 다만, 이에 제한되지 않고 복수의 제1 개구부(520H)의 평면 형상은 직사각형, 타원, 정사각형 등의 다른 형상으로 적용되거나 각 제1 개구부(520H)의 평면 형상의 크기는 서로 상이할 수도 있다.
각 제1 개구부(520H)는 소정의 간격을 두고 이격되어 형성될 수 있다. 복수의 제1 개구부(520H)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 소정의 간격을 두고 이격되어 형성될 수 있다. 예시적인 실시예에서, 제1 방향(DR1)으로 인접한 제1 개구부(520H) 사이의 간격과 제2 방향(DR2)으로 인접한 두 제1 개구부(520H) 사이의 간격은 상이할 수 있다. 예를 들어, 제1 방향(DR1)으로 인접한 제1 개구부(520H) 사이의 간격은 제2 방향(DR2)으로 인접한 두 개구부(520H) 사이의 간격보다 클 수 있다. 다만, 이에 제한되는 것은 아니며, 각 제1 개구부(520H)의 형상에 따라 제1 방향(DR1)으로 인접한 두 제1 개구부(520H) 사이의 간격과 제2 방향(DR2)으로 인접한 두 제1 개구부(520H) 사이의 간격은 서로 다를 수도 있다. 인접하여 배치되는 두 제1 개구부(520H) 사이의 간격에 대한 상세한 설명은 제3 절연층(530)의 설명과 결부하여 후술하기로 한다.
도면에서는 제2 절연층(520)에 형성되는 복수의 제1 개구부(520H)가 제1 방향(DR1)으로 두 개가 배치되도록 형성되어 있으나, 제2 절연층(520)에 형성되는 복수의 제1 개구부(520H)의 배치 및 개수는 이에 제한되지 않고 다양하게 형성될 수 있다.
제2 절연층(520) 상에는 제3 절연층(530)이 배치될 수 있다. 제3 절연층(530)은 제2 절연층(520) 및 제1 전극 가지부(210B)(또는 제1 전극(210))을 전면적으로 덮을 수 있다. 제3 절연층(530)은 제1 전극 가지부(210B)를 전면적으로 덮고 외측으로 연장되어 제1 전극(210)과 제2 전극(220) 사이에 배치되는 발광 소자(300)의 적어도 일부를 덮을 수 있다.
제1 전극 가지부(210B) 상에 배치된 제3 절연층(530)에는 복수의 제2 개구부(530H)가 형성되어 있을 수 있다. 복수의 제2 개구부(530H)는 제3 절연층(530)을 제3 방향(또는 두께 방향, DR3)으로 완전히 관통하여 형성될 수 있다. 제3 절연층(530)에 형성된 복수의 제2 개구부(530H) 중 적어도 일부는 제3 절연층(530)의 하부에 배치되는 제2 절연층(520)을 노출할 수 있다.
복수의 제2 개구부(530H)의 평면 형상은 원형일 수 있다. 제3 절연층(530)에 형성된 복수의 제2 개구부(530H)는 평면상 면적이 서로 동일할 수 있다. 즉, 제3 절연층(530)에 형성된 각 제2 개구부(530H)는 소정의 직경(W2)을 가지는 원형일 수 있다. 다만, 이에 제한되지 않고 복수의 제2 개구부(530H)의 평면 형상은 직사각형, 타원, 정사각형 등의 다른 형상으로 적용되거나 각 제2 개구부(530H)의 평면 형상의 크기는 서로 상이할 수도 있다.
각 제2 개구부(530H)는 소정의 간격을 두고 이격되어 형성될 수 있다. 복수의 제2 개구부(530H)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 소정의 간격을 두고 이격되어 형성될 수 있다. 예시적인 실시예에서, 제1 방향(DR1)으로 인접한 제2 개구부(530H) 사이의 간격과 제2 방향(DR2)으로 인접한 두 제2 개구부(530H) 사이의 간격은 상이할 수 있다. 예를 들어, 제1 방향(DR1)으로 인접한 제2 개구부(530H) 사이의 간격은 제2 방향(DR2)으로 인접한 두 제2 개구부(530H) 사이의 간격보다 클 수 있다. 다만, 이에 제한되는 것은 아니며, 각 제2 개구부(530H)의 형상에 따라 제1 방향(DR1)으로 인접한 두 제2 개구부(530H) 사이의 간격과 제2 방향(DR2)으로 인접한 두 제2 개구부(530H) 사이의 간격은 서로 다를 수도 있다.
도면에서는 제3 절연층(530)에 형성되는 복수의 제2 개구부(530H)가 제1 방향(DR1)으로 두 개가 배치되도록 형성되어 있으나, 제3 절연층(530)에 형성되는 복수의 제2 개구부(530H)의 배치 및 개수는 이에 제한되지 않고 다양하게 형성될 수 있다.
이하에서는 제2 절연층(520)에 형성된 복수의 제1 개구부(520H), 및 제3 절연층(530)에 형성된 복수의 제2 개구부(530H)의 평면상 상대적인 배치 관계에 대하여 설명한다.
제1 개구부(520H), 및 제2 개구부(530H)는 매트릭스 형상으로 배열될 수 있다. 제1 및 제2 개구부(520H, 530H)는 평면상 제1 방향(DR1), 및 제2 방향(DR2)을 따라 각각 서로 이격되어 소정의 간격을 두고 배치될 수 있다. 즉, 제1 개구부(520H)와 제2 개구부(530H)는 제3 방향(DR3)(또는 두께 방향)으로 서로 비중첩하도록 배치될 수 있다.
도면에서는 제1 및 제2 개구부(520H, 530H)의 배열 방향이 제1 전극 가지부(210B)의 제1 방향(DR1), 및 제2 방향(DR2)으로의 연장 방향과 일치하는 경우를 예시하였지만, 이에 제한되는 것은 아니고, 제1 및 제2 개구부(520H, 530H)의 배열 방향과 제1 전극 가지부(210B)의 연장 방향은 소정의 경사를 가지고 기울어질 수도 있다.
예시적인 실시예에서, 제1 개구부(520H)는 홀수 열에 배치되고, 제2 개구부(530H)는 짝수 열에 배치될 수 있다. 제1 및 제2 개구부(520H, 530H)는 동일한 행에서 제1 개구부(520H) 및 제2 개구부(530H)가 서로 교번하여 배치될 수 있다. 구체적으로, 제1 개구부(520H)는 제1 열 및 제3 열에 배치되어 제1 열 및 제3 열이 직선 형상으로 연장되도록 배열되고, 제2 개구부(530H)는 제2 열 및 제4 열에 배치되어 제2 열 및 제3 열이 직선 형상으로 연장되도록 배열될 수 있다. 동일한 행에 배치되는 제1 및 제2 개구부(510H, 520H)는 각 열이 직선 형상으로 연장되고, 제1 및 제2 개구부(510H, 520H)가 서로 교번하도록 배열될 수 있다. 다만, 이에 제한되지 않고 제1 개구부(520H) 및 제2 개구부(530H)는 다양하게 배열될 수 있다.
제1 방향(DR1)으로 인접 배치된 제1 개구부(520H)와 제2 개구부(530H) 사이의 간격(dx)과 제2 방향(DR2)으로 인접 배치된 각 제1 개구부(520H) 사이의 간격(dy)은 도 7에 도시된 것처럼 동일할 수 있다. 또한, 제2 방향(DR2)으로 인접 배치된 각 제1 개구부(520H) 사이의 간격(dy)과 제2 방향(DR2)으로 인접 배치된 각 제2 개구부(530H) 사이의 간격(dy)은 서로 동일할 수 있다. 다만, 이에 제한되는 것은 아니면 제1 방향(DR1)으로 인접한 제1 개구부(520H)와 제2 개구부(530H) 사이의 간격(dx)과 제2 방향(DR2)으로 인접한 두 제1 개구부(520H) 사이의 간격은 서로 다를 수도 있다. 또한, 도 7에 예시된 실시예에서는 제1 및 제2 개구부(520H, 530H) 배열의 각 행과 각 열이 직선 형상으로 연장된 경우를 도시하였지만, 제1 및 제2 개구부(520H, 530H) 배열은 이웃하는 행 또는 이웃하는 열 별로 엇갈리도록 배치될 수도 있다.
이하에서는 복수의 발광 소자(300)가 배치되는 영역 및/또는 복수의 제1 및 제2 개구부(520H, 530H)와 복수의 발광 소자(300)의 상대적인 배치에 따라 복수의 발광 소자(300)에 대하여 상세하게 설명하기로 한다.
상술한 바와 같이 복수의 발광 소자(300)는 제1 발광 소자(300A), 제2 발광 소자(300B), 및 제3 발광 소자(300C)를 포함할 수 있다.
제1 발광 소자(300A)는 복수의 발광 소자(300) 중 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치되고, 제2 발광 소자(300B) 와 제3 발광 소자(300C)는 복수의 발광 소자(300) 중 제1 내부 뱅크(410)의 상면과 중첩되는 제1 전극 가지부(210B)가 배치되는 영역 상에 배치된다.
구체적으로, 제1 발광 소자(300A)는 복수의 발광 소자(300) 중 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이의 이격 공간에 배치되는 발광 소자들로 정의된다. 제2 발광 소자(300B)는 제1 전극 가지부(210B) 상에 배치되는 복수의 발광 소자(300) 중 제1 개구부(520H) 및 제2 개구부(530H)와 제3 방향(DR3)으로 중첩하도록 위치하는 발광 소자들로 정의된다. 제3 발광 소자(300C)는 제1 전극 가지부(210B) 상에 배치되는 복수의 발광 소자(300) 중 제1 개구부(520H) 및 제2 개구부(530H) 중 적어도 하나와 제3 방향(DR3)으로 비중첩하도록 위치하는 발광 소자들로 정의된다.
제1 발광 소자(300A)는 도 2 내지 도 5에서 상술한 발광 소자(300)와 실질적으로 동일할 수 있다. 따라서, 제1 발광 소자(300A)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이의 이격 공간에서 배치될 수 있다. 구체적으로, 제1 발광 소자(300A)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치된 제1 절연층(510) 상에 배치될 수 있다.
제1 발광 소자(300A)의 연장된 일 방향은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격 배치된 방향, 즉 제1 방향(DR1)과 대체로 평행할 수 있다. 따라서, 제1 발광 소자(300A)의 양 단부 중 하나는 제1 전극 가지부(210B)와 중첩되고, 제1 발광 소자(300A)와 양 단부 중 다른 하나는 제2 전극 가지부(220B)와 중첩될 수 있다. 다만, 이에 제한되지 않고 제1 발광 소자(300A)의 양 단부가 제1 전극 가지부(210B) 및/또는 제2 전극 가지부(220B)와 중첩하여 배치되지 않을 수도 있다. 이 경우에도 상술한 바와 같이, 제1 발광 소자(300A)는 제1 접촉 전극층(261)에 의해 제1 전극 가지부(210B)(또는 제1 전극(210))과 전기적으로 연결되고, 제2 접촉 전극층(262)에 의해 제2 전극 가지부(220B)(또는 제2 전극(220))와 전기적으로 연결될 수 있다.
제2 발광 소자(300B)는 제2 절연층(520) 상에 배치될 수 있다. 제2 발광 소자(300B)는 제1 내부 뱅크(410)의 상면에 배치되는 제1 전극 가지부(210B)와 제3 방향(DR3)으로 중첩되도록 배치될 수 있다. 제2 발광 소자(300B)는 제2 절연층(530)의 상면에 방향성 없이 무작위로 배치될 수 있다. 즉, 연장된 일 방향이 제1 방향(DR1)과 대체로 평행한 제1 발광 소자(300A)와는 상이하게 제2 발광 소자(300B)의 연장된 일 방향은 제1 방향(DR1)과 평행할 수도 있고 소정의 각도를 가지고 기울어져 배치될 수도 있다.
도 7 및 도 8을 참조하면, 제2 발광 소자(300B)는 제2 절연층(520)에 형성되는 제1 개구부(520H) 및 제3 절연층(530)에 형성되는 제2 개구부(530H)와 제3 방향(DR3)으로 중첩되도록 배치될 수 있다. 구체적으로, 제2 발광 소자(300B)는 제2 발광 소자(300B)의 일 단부 영역이 제1 개구부(520H) 중 하나와 제3 방향(DR3)으로 중첩하고, 타 단부 영역이 제2 개구부(530H) 중 하나와 제3 방향(DR3)으로 중첩하도록 배치되는 발광 소자들로 정의된다.
제1 개구부(520H)에는 제1 접촉 전극층(261)이 충진되고, 제2 개구부(530H)에는 제2 접촉 전극층(262)이 충진되어 제2 발광 소자(300B)의 일 단부 영역은 제1 접촉 전극층(261)과 접촉되고, 타 단부 영역은 제2 접촉 전극층(262)과 접촉될 수 있다. 제2 발광 소자(300B)는 제2 발광 소자(300B)의 일 단부 영역이 제1 개구부(520H)에 충진된 제1 접촉 전극층(261)과 접촉하고, 타 단부 영역이 제2 개구부(530H)에 충진된 제2 접촉 전극층(262)과 접촉하여 제2 발광 소자(300B)는 제1 및 제2 접촉 전극층(261, 262)을 통해 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결될 수 있다.
제3 발광 소자(300C)는 제2 절연층(520) 상에 배치될 수 있다. 제3 발광 소자(300C)는 제1 내부 뱅크(410)의 상면에 배치되는 제1 전극 가지부(210B)와 제3 방향(DR3)으로 중첩되도록 배치될 수 있다. 제3 발광 소자(300C)는 제2 절연층(530)의 상면에 방향성 없이 무작위로 배치될 수 있다. 즉, 연장된 일 방향이 제1 방향(DR1)과 대체로 평행한 제1 발광 소자(300A)와는 상이하게 제2 발광 소자(300B)의 연장된 일 방향은 제1 방향(DR1)과 평행할 수도 있고 소정의 각도를 가지고 기울어져 배치될 수도 있다.
도 7 및 도 9를 참조하면, 제3 발광 소자(300C)는 제2 절연층(520)에 형성되는 제1 개구부(520H) 및 제3 절연층(530)에 형성되는 제2 개구부(530H) 중 적어도 하나와 제3 방향(DR3)으로 비중첩되도록 배치될 수 있다. 구체적으로, 제3 발광 소자(300C)는 제1 개구부(520H)와 제3 방향(DR3)으로 비중첩하고, 제2 개구부(530H)와 제3 방향(DR3)으로 비중첩할 수 있다. 또한, 제3 발광 소자(300C)는 제1 개구부(520H)와 제3 방향(DR3)으로 중첩하되, 제2 개구부(530H)와 제3 방향(DR3)으로 비중첩할 수도 있다. 또한, 제3 발광 소자(300C)는 제1 개구부(520H)와 제3 방향(DR3)으로 비중첩하되, 제2 개구부(530H)와 제3 방향(DR3)으로 중첩할 수 있다. 따라서, 제3 발광 소자(300C)는 복수의 발광 소자(300) 중 발광 소자의 일 단부 영역과 타 단부 영역 중 적어도 하나가 제1 개구부(510H)와 제2 개구부(530H) 중 적어도 하나와 제3 방향(DR3)으로 비중첩하도록 배치되는 발광 소자들로 정의된다.
제3 발광 소자(300C)는 제1 접촉 전극층(261)이 충진되는 제1 개구부(520H) 또는 제2 접촉 전극층(262)이 충진되는 제2 개구부(530H)와 제3 방향(DR3)으로 비중첩하므로 제1 접촉 전극층(261) 또는 제2 접촉 전극층(262) 중 적어도 하나와 접촉하지 않을 수 있다. 따라서, 제3 발광 소자(300C)는 제1 전극(210)과 제2 전극(220) 중 적어도 하나와 전기적으로 연결되지 않을 수 있다.
다시 도 7을 참조하면, 평면상 제1 방향(DR1)으로 인접하여 배치되는 제1 개구부(520H)와 제2 개구부(520H, 530H) 사이의 거리 사이의 간격(dx)는 발광 소자(300)의 길이(h)보다 작을 수 있다. 마찬가지로, 평면상 제2 방향(DR2)으로 인접하여 배치되는 제1 개구부(520H) 사이의 간격(dy) 및/또는 평면상 제2 방향(DR2)으로 인접하여 배치되는 제2 개구부(530H) 사이의 간격(dy)는 발광 소자(300)의 길이(h)보다 작을 수 있다. 또한, 평면상 대각 방향으로 인접하여 배치되는 제1 개구부(520H) 및 제2 개구부(530H) 사이의 거리(dxy) 발광 소자(300)의 길이(h)보다 작을 수 있다. 제1 방향(DR1), 제2 방향(DR2) 또는 제1 방향(DR1)과 제2 방향(DR2)의 대각 방향에 인접하여 배치되는 제1 및 제2 개구부(520H, 530H) 사이의 거리(dx, dy, dxy)가 발광 소자(300)의 길이(h)보다 작게 형성됨으로써, 제2 발광 소자(300B)의 일 단부 영역과 타 단부 영역이 각각 제1 개구부(520H) 및 제2 개구부(530H)와 제3 방향(DR3)으로 중첩될 수 있다. 이 경우, 제1 및 제2 개구부(520H, 530H)를 각각 충진하는 제1 접촉 전극층(261) 및 제2 접촉 전극층(262)이 제2 발광 소자(300B)의 양 단부와 접촉될 수 있는 효율이 증가할 수 있다.
제2 개구부(530H)의 직경(W2)은 발광 소자(300, 또는 300B)의 길이(h)보다 작을 수 있다. 예시적인 실시예에서, 발광 소자(300)의 길이(h)는 2.5㎛ 내지 4.5㎛의 범위를 가질 수 있고, 각 제2 개구부(530H)의 직경(W2)은 발광 소자(300)의 길이(h)보다 작게 형성될 수 있다. 예를 들어, 발광 소자(300)의 길이(h)가 3.5㎛인 경우, 제2 개구부(530H)의 직경(W2)은 3.5㎛보다 작게 형성될 수 있다. 다만, 이 경우에도 후술할 제2 접촉 전극층(262)과 제2 발광 소자(300B)의 타 단부 영역이 제3 방향(DR3)으로 중첩되는 영역을 증가시키기 위해서 제2 개구부(530H)의 직경(W2)은 3.5㎛보다 작은 범위 내에서 최대한 크게 형성될 수 있다. 따라서, 제2 절연층(520) 상에 방향성 없이 무작위로 배치되는 제2 발광 소자(300B)는 제3 절연층(530)의 제2 개구부(530H)에 의해 제3 방향(DR3)으로 완전히 노출되지 않을 수 있다.
따라서 제2 개구부(530H)와 제2 발광 소자(300B)가 두께 방향(DR3)으로 일부 중첩되어 배치되는 경우에도, 제2 발광 소자(300B)의 적어도 일부 상에는 제3 절연층(530)이 배치되어, 제2 발광 소자(300B)는 제2 발광 소자(300B)의 적어도 일부 상에 배치되는 제3 절연층(530)에 의해 제1 전극 가지부(210B) 상에 고정될 수 있다. 또한, 제2 개구부(530H)의 직경(W2)을 제2 발광 소자(300B)의 길이(h)보다 작게 형성함으로써, 제2 개구부(530H)를 통해 제2 발광 소자(300B)가 제1 전극 가지부(210B) 상에서 다른 부재 상으로 이동하는 것을 방지할 수 있다. 따라서, 복수의 제2 개구부(530H)가 형성된 제3 절연층(530)은 제2 발광 소자(300B)를 제1 전극 가지부(210B) 상에 고정하고, 제1 전극 가지부(210B 이외의 다른 부재 상으로 이동하는 것을 방지하는 역할도 할 수 있다.
제1 내지 제3 발광 소자(300A, 300B, 300C)는 제1 내지 제3 발광 소자(300A, 300B, 300C)의 상부에 제3 절연층(530)이 배치되어 그 위치가 고정될 수 있다. 제1 발광 소자(300A)의 경우 양 단부가 각각 접촉 전극층(261, 262)에 의해 각 전극(210, 220)과 전기적으로 연결되고, 제2 발광 소자(300B)의 경우, 양 단부가 각각 제1 및 제2 개구부(520H, 530H)에 충진되는 접촉 전극층(261, 262)에 의해 각 전극(210, 220)과 전기적으로 연결된다. 제3 발광 소자(300C)는 각 전극(210, 220)과 전기적으로 연결되지 않은 상태로 남게 되는데, 이들은 후속 공정 중에 유실되어 표시 장치(10) 내에 이물질로 남게 될 수도 있다. 일 실시예에 따른 표시 장치(10)는 제1 내지 제3 발광 소자(300A, 300B, 300C) 상에 배치되는 제3 절연층(530)을 포함함과 동시에 제2 발광 소자(300B)의 양 단부와 제3 방향으로 중첩되는 각 개구부(520H, 530H) 및 상기 각 개구부(520H, 530H)를 충진하는 접촉 전극층(261, 262)을 더 포함하여 이들이 표시 장치(10)의 제조 공정 중 유실되는 것을 방지하고, 제1 전극(210) 상에 배치되는 제2 발광 소자(300B)를 각 전극(210,220)과 전기적으로 연결하여 광을 방출하게 함으로써, 표시 장치(10)의 휘도를 개선할 수 있다.
도 10은 도 7의 X-X' 선을 따라 자른 일 예를 보여주는 단면도이다. 도 11은 도 10의 D 부분의 제2 발광 소자, 복수의 절연층, 복수의 접촉 전극의 일 예를 보여주는 확대 단면도이다.
도 10 및 도 11을 참조하면, 상술한 바와 같이, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 제1 발광 소자(300A)는 제1 절연층(510)의 상면이 배치된다. 제1 발광 소자(300A)의 길이는 제1 절연층(510)의 상면의 폭보다 커서 제1 발광 소자(300A)의 양 단부 영역 중 적어도 일 단부 영역은 제1 절연층(510)으로부터 돌출되어 배치될 수 있다.
제1 내부 뱅크(410)의 상면과 중첩되는 제1 전극(210) 상에 배치되는 제2 절연층(520)은 복수의 제1 개구부(520H)가 형성될 수 있다. 제2 절연층(520)은 제1 내부 뱅크(410)의 상면과 중첩되는 제1 전극(210) 상에 배치되어, 제1 절연층(510)과 서로 이격되어 배치될 수 있다. 따라서, 제2 내부 뱅크(420)와 대향하는 측의 제1 내부 뱅크(410)의 측면에 배치된 제1 전극(210)은 제1 절연층(510)과 제2 절연층(520)에 의해 제3 방향(DR3)으로 노출될 수 있다.
제1 절연층(510) 및 제2 절연층(520)이 노출하는 제1 전극(210) 상에는 제1 접촉 전극층(261)이 배치된다. 제1 접촉 전극층(261)은 제1 영역에 배치되는 제1 접촉 전극(261A), 및 제2 영역에 배치되는 제2 접촉 전극(261B)을 포함할 수 있다. 제1 접촉 전극층(261)은 제1 접촉 전극층(261)의 하면이 제1 전극(210)과 접촉할 수 있다.
제1 전극(210)에서 제1 영역은 제1 절연층(510)과 제2 절연층(520)의 이격 공간, 즉 제1 내부 뱅크(410)의 양 측면 중 제2 내부 뱅크(420)와 대향하는 측에 배치된 측면과 중첩되는 영역일 수 있다. 제1 접촉 전극(261A)은 제1 내부 뱅크(410)의 측면에 배치된 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(261A)은 제1 전극(210) 상에서 외측으로 연장되어 제1 절연층(510)의 측면까지 배치될 수 있다. 제1 접촉 전극(261A)의 일 단은 제1 전극(210)과 접촉하고 일 단의 반대 단인 타단은 제1 절연층(510)의 측면과 접촉할 수 있다.
제1 절연층(510)과 인접한 영역에 배치된 제1 접촉 전극(261A)의 상면은 제1 절연층(510)의 상면과 나란하게 형성될 수 있다. 따라서, 제1 절연층(510)과 제1 접촉 전극(261A)은 상호 단차없이 형성되어 평탄한 상면을 가질 수 있다. 따라서, 제1 절연층(510) 및 제1 접촉 전극(261A)의 상면에 제1 발광 소자(300A)가 배치될 수 있다. 제1 발광 소자(300A)의 일 단부 영역의 적어도 일부는 제1 접촉 전극(261A)과 제3 방향(DR3)으로 중첩되도록 배치될 수 있다. 상기 제1 접촉 전극(261A)의 상면과 제1 발광 소자(300A)의 일 단부 영역의 하면은 접촉될 수 있다. 따라서, 제1 발광 소자(300A)는 제1 접촉 전극(261A)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다.
제1 전극(210)에서 제2 영역은 제2 절연층(520)에 형성된 복수의 제1 개구부(520H)가 배치되는 영역일 수 있다. 제2 접촉 전극(261B)은 복수의 제1 개구부(520H)를 충진하도록 배치될 수 있다.
제1 개구부(520H)를 충진하는 제2 접촉 전극(261B)은 상면, 하면, 및 측면을 포함할 수 있다. 제2 접촉 전극(261B)의 상면이 위치하는 평면은 제2 절연층(520)의 상면이 위치하는 평면과 일치할 수 있다. 제2 접촉 전극(261B)의 하면은 제1 전극(210)의 상면에 배치되고, 측면은 제1 개구부(520H)의 측벽과 나란할 수 있다. 제2 접촉 전극(261B)의 하면은 제1 내부 뱅크(410)의 상면에 배치되는 제1 전극(210)과 접촉할 수 있다.
복수의 제1 개구부(520H)를 충진하는 제2 접촉 전극(261B)의 일부의 상면에는 제3 절연층(530)이 배치되고, 다른 일부의 상면에는 제2 발광 소자(300B) 또는 제3 발광 소자(300C)가 배치될 수 있다.
도 11을 참조하면, 제2 접촉 전극(261B)의 상부에는 제2 발광 소자(300B)의 일 단부 영역에 배치된다. 제2 접촉 전극(261B)의 상면은 제2 발광 소자(300B)의 일 단부 영역의 하면과 접촉한다. 구체적으로, 제2 발광 소자(300B)의 일 단부 영역의 전극층(370), 및 제2 반도체(320)는 제2 접촉 전극(261B)과 접촉할 수 있다. 제2 발광 소자(300B)의 일 단부 영역의 하부에 배치되는 제2 접촉 전극(261B)은 제2 접촉 전극(261B)의 하면은 제1 전극(210)과 접촉하고, 상면은 제2 발광 소자(300B)의 일 단부 영역의 하면과 접촉한다. 따라서, 제2 발광 소자(300B)는 제2 접촉 전극(261B)을 통하여 제1 전극(210)과 전기적으로 연결될 수 있다.
다시 도 10을 참조하면, 제2 절연층(520)과 제1 접촉 전극층(261) 상에는 제3 절연층(530)이 배치될 수 있다. 제3 절연층(530)은 제1 내부 뱅크(410)의 상면 및 측면에 배치되는 제1 전극(210)과 두께 방향으로 중첩되도록 제1 전극(210) 상에 전면적으로 배치될 수 있다. 제3 절연층(530)은 제2 내부 뱅크(420)와 대향하는 제1 내부 뱅크(410)의 일 측면 상에 배치되는 제1 영역, 제1 내부 뱅크(410)의 상면 상에 배치되는 제2 영역, 및 제1 내부 뱅크(410)의 타 측면 상에 배치되고 외측으로 연장되어 전면적으로 배치되는 제3 영역을 포함할 수 있다.
제3 절연층(530)의 제1 영역은 제1 접촉 전극(261A)을 완전히 덮고, 제1 발광 소자(300A)의 일 단부 영역은 완전히 덮되 타 단부 영역의 일부를 노출하도록 제1 발광 소자(300A)의 상면에 배치될 수 있다. 제1 접촉 전극(261A) 상에 배치되는 제3 절연층(530)은 제1 접촉 전극(261A)을 완전히 덮고 제1 접촉 전극(261A)과 인접하여 배치되는 제2 절연층(520)의 적어도 일부와 제3 방향(DR3)으로 중첩되도록 배치될 수 있다. 제1 접촉 전극(261A) 상에 배치되는 제3 절연층(530)은 제1 접촉 전극(261A)과 중첩하여 배치되는 제2 접촉 전극층(262, 또는 제3 접촉 전극) 사이에 개재되어 제1 접촉 전극(261A)과 제3 접촉 전극(262, 또는 제2 접촉 전극층)을 상호 절연시키는 역할을 할 수 있다.
제3 절연층(530)의 제2 영역은 제2 절연층(520) 및 제2 접촉 전극(261B) 상에 배치되고, 상술한 바와 같이 복수의 제2 개구부(530H)가 형성될 수 있다. 제3 절연층(530)에 형성된 제2 개구부(530H)는 제1 개구부(520H)와 제3 방향(DR3)으로 서로 비중첩할 수 있다. 따라서, 제3 절연층(530)은 제1 개구부(520H)를 충진하는 제2 접촉 전극(261B)과 제3 방향(DR3)으로 완전히 중첩될 수 있다.
제2 절연층(520) 및 제2 접촉 전극(261B) 상에 배치되는 제3 절연층(530)은 제2 접촉 전극(261B)과 중첩하여 배치되는 제2 접촉 전극층(262, 또는 제3 접촉 전극) 사이에 개재되거나, 제1 개구부(520H)와 제2 개구부(530H)가 상호 비중첩하게 형성되도록 위치하여 제2 접촉 전극(261B)과 제3 접촉 전극(262, 또는 제2 접촉 전극층)을 상호 절연시키는 역할을 할 수 있다.
제3 절연층(530)의 제3 영역은 제3 절연층(530)의 제2 영역에서 외측으로 연장되어 제1 내부 뱅크(410)의 타 측면에 배치된 제1 전극(210)을 완전히 덮을 수 있다.
제3 절연층(530)에 형성된 복수의 제2 개구부(530H)의 일부는 제3 절연층(530)의 하부에서 제2 개구부(530H)와 중첩 배치된 제2 절연층(520)의 적어도 일부를 노출시킬 수 있다. 또한, 복수의 제2 개구부(530H)의 다른 일부는제2 발광 소자(300B)의 타 단부 영역의 적어도 일부를 노출시킬 수 있다. 또한, 복수의 제2 개구부(530H)의 또 다른 일부는 제3 발광 소자(300C)의 적어도 일부를 노출시킬 수 있다.
제3 절연층(530) 및 제2 전극(220) 상에는 제2 접촉 전극층(262)이 배치될 수 있다. 제2 접촉 전극층(262)은 제2 전극(220)과 접촉하도록 제2 전극(220) 상에 전면적으로 배치될 수 있다. 제2 접촉 전극층(262)은 제2 전극(220)과 접촉하여 복수의 발광 소자(300) 중 적어도 일부와 제2 전극(220)을 전기적으로 연결하는 제3 접촉 전극(262)일 수 있다. 이하에서는, 설명의 편의를 위해 제2 접촉 전극층(262)과 제3 접촉 전극(262)의 용어를 혼용할 수 있다.
제3 접촉 전극(262)은 제1 전극(210) 및 제2 전극(220) 상에 전면적으로 배치될 수 있다. 제3 접촉 전극(262)은 제2 전극(220)에 전면적으로 배치되고, 연장하여 제1 내부 뱅크(410) 상의 제3 절연층(530) 상에도 배치될 수 있다. 제3 접촉 전극(262)은 복수의 제2 개구부(530H)를 충진하도록 배치될 수 있다.
도 11을 참조하면, 제3 접촉 전극(262)은 복수의 제2 개구부(530H)를 통해 제2 발광 소자(300B)의 타 단부 영역과 접촉할 수 있다. 제3 접촉 전극(262)은 제2 개구부(530H)가 노출하는 제2 발광 소자(300B)의 타 단부 영역의 상면 및 측면을 완전히 덮도록 배치될 수 있다. 따라서, 제2 발광 소자(300B)는 제2 개구부(530H)에 배치되는 제3 접촉 전극(262)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
상술하 바와 같이, 제2 발광 소자(300B)의 일 단부 영역의 하면은 제1 전극(210)과 접촉하는 제2 접촉 전극(261B)의 상면과 접촉하여 제1 전극(210)과 전기적으로 연결되고, 제2 발광 소자(300B)의 타 단부 영역의 상면 및 측면은 제2 전극(220)과 접촉하는 제3 접촉 전극(262)과 접촉하여 제2 전극(220)과 전기적으로 연결된다. 따라서, 제1 전극(210)과 제2 전극(220) 사이에 배치되는 제1 발광 소자(300A) 뿐만 아니라, 제1 전극(210) 상에 배치되는 제2 발광 소자(300B)도 접촉 전극들(261A, 261B, 262)을 통해 전극들(210, 220)과 전기적으로 연결되어 발광될 수 있다. 따라서, 제1 전극(210)과 제2 전극(220) 사이에 배치되는 제1 발광 소자(300A)가 발광하는 경우에 비하여 휘도가 개선될 수 있다.
도 12는 제3 발광 소자, 복수의 절연층, 복수의 접촉 전극층의 일 예를 보여주는 확대 단면도이다.
도 12를 참조하면 제3 발광 소자(300C)는 제1 개구부(520H)와 제3 방향(DR3)으로 중첩되고 제2 개구부(530H)와 제3 방향(DR3)으로 비중첩한다. 따라서, 제3 발광 소자(300C)는 제2 접촉 전극(261B)의 상면과 접촉하나, 제3 접촉 전극(262)과 접촉하지 않아 제2 전극(220)과 전기적으로 연결되지 않는다. 따라서, 제3 발광 소자(300C)는 두 전극들(210, 220) 중 적어도 하나와 전기적으로 연결되지 않아 발광하지 않을 수 있다.
이하, 상기한 표시 장치(10)의 제조 방법에 대해 설명한다.
도 13 내지 도 17은 도 10의 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 13을 참조하면, 먼저 비아층(177) 상에 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)을 서로 이격되도록 형성하고, 제1 내부 뱅크(410) 및 제2 내부 뱅크(420) 상에 각각 제1 전극 도전층을 형성한다. 패턴화된 제1 전극 도전층은 동일한 마스크 공정에 의해 형성될 수 있다. 예를 들어, 제1 전극(210) 및 제2 전극(220)은 동일한 마스크 공정에 의해 형성될 수 있다.
이어, 도 14를 참조하면, 제1 전극(210), 및 제2 전극(220)이 형성된 비아층(177) 상에 패턴화된 제1 절연층(510) 및 제2 절연층(520)을 형성한다. 제1 절연층(510) 및 제2 절연층(520)은 비아층(177) 상에 절연층용 물질층을 증착한다. 이어, 절연층용 물질층 상에 제1 내부 뱅크(410)의 상면에 배치되는 제1 전극(21)의 일부를 노출하는 복수의 제1 개구부(520H)와 제1 전극(210)과 제2 전극(220) 사이의 비아층(177)의 적어도 일부를 노출하는 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 이용하여 절연층용 물질층을 식각하여 제1 절연층(510) 및 복수의 제1 개구부(520H)를 포함하는 제2 절연층(520)을 형성한다. 예시적인 실시예에서는, 제1 절연층(510)과 제2 절연층(520)이 동일한 마스크 공정에 의해 형성되나 이에 제한되지 않고 제1 절연층(510)과 제2 절연층(520)은 서로 다른 마스크에 의해 순차 형성될 수도 있다.
이어, 도 15를 참조하면, 제1 절연층(510) 및 제2 절연층(520)이 노출하는 제1 전극(210) 상에 패턴화된 제1 접촉 전극층(261)을 형성한다. 제1 접촉 전극층(261)은 동일한 마스크 공정으로 형성될 수 있다. 구체적으로, 제1 접촉 전극층용 물질층을 전면 증착한다. 상기 증착 과정에서 제1 접촉 전극용 물질층은 복수의 제1 개구부(520H)의 내부까지 증착될 수 있다. 이어, 도 16을 참조하면, 잉크젯 프린팅 장치를 이용하여 복수의 발광 소자(300)를 분사할 수 있다. 복수의 발광 소자(300)는 제1 절연층(510) 상에 배치되는 제1 발광 소자(300A), 제2 절연층(520) 상에 배치되는 제2 및 제3 발광 소자(300B, 300C)를 포함할 수 있다.
이어 도 17을 참조하면, 제2 절연층(520) 및 복수의 발광 소자(300) 상에 복수의 제2 개구부(530H)가 형성된 제3 절연층(530)을 형성한다. 복수의 제2 개구부(530H)가 형성된 제3 절연층(530)은 제1 전극(210) 및 제2 전극(220) 상에 절연층용 물질층을 전면 증착한다. 이어, 이어, 절연층용 물질층 상에 제1 내부 뱅크(410)의 상면에 배치된 복수의 제1 개구부(520H)와 제2 절연층(520)의 적어도 일부를 노출하는 복수의 제2 개구부(530H) 및 제2 전극(220)의 전면을 노출하도록 식각 공정을 한다. 이어, 제2 전극(220) 및 제3 절연층(530) 상에 제2 접촉 전극층(262)을 형성한다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 이미 설명된 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명한다.
도 18은 도 7의 X-X' 선을 따라 자른 다른 예를 보여주는 단면도이다. 도 18은 제3 접촉 전극이 제1 절연층(510)과 제2 내부 뱅크(520) 사이에 이격 공간을 형성하는 것을 예시한다.
도 18을 참조하면, 제3 접촉 전극(262_1)은 제2 전극(220) 상에 배치되고 연장되어 제1 발광 소자(300A)의 타 단부 영역을 덮도록 배치될 수 있다. 제3 접촉 전극(262_1)은 제1 접촉 전극(261A)을 형성 후, 복수의 발광 소자(300)를 분산한 후 형성될 수 있다. 제1 절연층(510) 상에 배치되는 제1 발광 소자(300A)의 타 단부가 제1 절연층(510)으로부터 일부 돌출되어, 제1 발광 소자(300A)에 의해 제3 접촉 전극(262_1)은 제1 절연층(510)과 제2 전극(220) 사이에 배치되지 않을 수 있다. 따라서, 이 경우, 제1 절연층(510)과 제2 전극(220) 사이에 제3 접촉 전극(262_1)이 배치되지 않는 이격 공간(OP)이 형성될 수 있다.
도 19는 도 7의 X-X' 선을 따라 자른 또 다른 예를 보여주는 단면도이다. 도 19는 제1 절연층이 제2 전극의 적어도 일부를 덮도록 형성되는 것을 보여준다.
도 19를 참조하면, 제1 절연층(510_2)은 제2 전극(220)을 부분적으로 덮도록 배치된다. 제1 절연층(510_2)은 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제2 전극(220)의 일부를 노출시킬 수 있다. 이 경우, 제1 절연층(510_2)의 상면의 폭은 발광 소자(300)의 길이(h)보다 길게 형성되어 발광 소자(300)가 안정적으로 배치될 수 있다. 다만, 이 경우에도 제1 절연층(510_2)은 제1 전극(210)과 이격되어 배치되고, 제1 전극(210)과 제1 절연층(510_2)의 이격 공간에 제1 접촉 전극(261A)이 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극 220: 제2 전극
300: 발광 소자 410: 제1 내부 뱅크
420: 제2 내부 뱅크 430: 외부 뱅크
510: 제1 절연층 520: 제2 절연층
530: 제3 절연층

Claims (20)

  1. 기판;
    상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극;
    상기 제1 전극 상에 배치되는 제1 절연층;
    상기 제1 전극 및 상기 제2 전극 사이에 배치된 제1 발광 소자;
    상기 제1 발광 소자와 이격되어 상기 제1 절연층 상에 배치되는 제2 발광 소자; 및
    상기 제1 절연층 상에 배치되고, 상기 제2 발광 소자의 적어도 일부를 덮는 제2 절연층을 포함하되,
    상기 제1 절연층은 상기 제1 절연층을 관통하여 상기 제1 전극의 일부를 노출하는 적어도 하나의 제1 개구부를 포함하고,
    상기 제2 절연층은 상기 제2 절연층을 관통하여 상기 제1 절연층의 일부를 노출하는 적어도 하나의 제2 개구부를 포함하고,
    상기 제1 개구부와 상기 제2 개구부는 두께 방향으로 서로 비중첩하고,
    상기 제2 발광 소자는 일 단부 영역이 상기 제1 개구부 중 하나와 중첩하고, 타 단부 영역이 상기 제2 개구부 중 하나와 중첩하도록 위치하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 발광 소자 및 상기 제2 발광 소자는 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결되는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 절연층 사이에 개재되는 제1 접촉 전극층을 더 포함하되,
    상기 제1 접촉 전극층은,
    상기 제1 발광 소자의 일 단부 영역 및 상기 제1 전극과 접촉하는 제1 접촉 전극, 및
    상기 제1 개구부를 충진하는 제2 접촉 전극을 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 접촉 전극은 상기 제2 발광 소자의 일 단부 영역 및 상기 제1 전극과 접촉하는 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 발광 소자의 타 단부 영역 및 상기 제2 전극과 접촉하는 제3 접촉 전극을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제3 접촉 전극은 상기 제2 개구부를 통해 상기 제2 발광 소자의 타 단부 영역과 접촉하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 접촉 전극과 상기 제3 접촉 전극은 서로 전기적으로 절연된 표시 장치.
  8. 제3 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 서로 이격되어 배치되는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 발광 소자 및 제2 발광 소자와 이격되어 상기 제1 절연층 상에 배치되는 제3 발광 소자를 더 포함하되,
    상기 제3 발광 소자는 상기 제1 개구부 및 상기 제2 개구부 중 적어도 하나와 비중첩하도록 위치하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제3 발광 소자는 상기 제1 전극 및 상기 제2 전극 중 적어도 하나와 전기적으로 연결되지 않는 표시 장치.
  11. 제1 항에 있어서,
    상기 제2 개구부의 직격은 상기 제2 발광 소자의 길이보다 작은 표시 장치.
  12. 기판;
    상기 기판 상에 서로 이격되어 배치된 제1 전극 및 제2 전극;
    상기 기판 상에서 상기 제1 전극 및 상기 제2 전극 사이에 배치된 제1 절연층;
    상기 제1 전극 상에 배치되고, 상기 제1 전극의 적어도 일부를 노출하는 복수의 제1 개구부가 형성된 제2 절연층;
    상기 제2 절연층이 노출하는 제1 전극 상에 배치되는 제1 접촉 전극층;
    상기 제1 절연층 상에 배치된 제1 발광 소자;
    상기 제2 절연층 상에 배치된 제2 발광 소자; 및
    상기 제2 전극 및 상기 제1 접촉 전극층 상에 배치되는 제2 접촉 전극층을 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 접촉 전극층은 상기 제1 전극과 접촉하고,
    상기 제2 접촉 전극층은 상기 제2 전극과 접촉하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 접촉 전극층과 상기 제2 접촉 전극층 사이에 개재되는 제3 절연층을 더 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제3 절연층은 상기 제3 절연층을 관통하는 복수의 제2 개구부를 포함하고,
    상기 제2 발광 소자는 상기 제2 발광 소자의 일 단부 영역이 상기 제1 개구부 중 하나와 중첩하고, 타 단부 영역이 상기 제2 개구부 중 하나와 중첩되는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 접촉 전극층은 상기 제1 개구부를 통해 상기 제2 발광 소자의 일 단부 영역과 접촉하고,
    상기 제2 접촉 전극층은 상기 제2 개구부를 통해 상기 제2 발광 소자의 타 단부 영역과 접촉하는 표시 장치.
  17. 제12 항에 있어서,
    상기 제2 절연층은 상기 제1 절연층과 이격된 표시 장치.
  18. 제12 항에 있어서,
    상기 제1 접촉 전극층과 상기 제2 접촉 전극층은 상호 절연되는 표시 장치.
  19. 제12 항에 있어서,
    상기 제1 접촉 전극층은 상기 제1 전극 및 상기 제1 발광 소자의 일 단부 영역과 접촉하는 제1 접촉 전극, 및 상기 제1 전극 및 상기 제2 발광 소자의 일 단부 영역과 접촉하는 제2 접촉 전극을 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 접촉 전극층은 상기 제2 전극, 상기 제1 발광 소자의 타 단부 영역, 및 상기 제2 발광 소자의 타 단부 영역과 접촉하는 제3 접촉 전극을 포함하는 표시 장치.


KR1020190139782A 2019-11-04 2019-11-04 표시 장치 KR20210054119A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190139782A KR20210054119A (ko) 2019-11-04 2019-11-04 표시 장치
US17/088,427 US11967585B2 (en) 2019-11-04 2020-11-03 Electrodes for light emitting element of a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190139782A KR20210054119A (ko) 2019-11-04 2019-11-04 표시 장치

Publications (1)

Publication Number Publication Date
KR20210054119A true KR20210054119A (ko) 2021-05-13

Family

ID=75688819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190139782A KR20210054119A (ko) 2019-11-04 2019-11-04 표시 장치

Country Status (2)

Country Link
US (1) US11967585B2 (ko)
KR (1) KR20210054119A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200106589A (ko) 2019-03-04 2020-09-15 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
US11557635B2 (en) 2019-12-10 2023-01-17 Samsung Display Co., Ltd. Display device, mask assembly, and apparatus for manufacturing the display device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385190B1 (ko) * 2007-02-07 2014-04-15 삼성디스플레이 주식회사 액정 표시 패널 및 이의 제조 방법
JP6221418B2 (ja) * 2013-07-01 2017-11-01 セイコーエプソン株式会社 発光装置および電子機器
KR102574603B1 (ko) * 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102618599B1 (ko) * 2016-11-30 2023-12-27 엘지디스플레이 주식회사 유기발광소자를 이용한 조명장치 및 그 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102441566B1 (ko) 2017-08-07 2022-09-07 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
KR102585158B1 (ko) * 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치
TWI688933B (zh) * 2018-07-16 2020-03-21 友達光電股份有限公司 顯示裝置
KR102591056B1 (ko) * 2018-07-20 2023-10-20 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
TW202404125A (zh) * 2018-08-01 2024-01-16 晶元光電股份有限公司 發光元件
KR102666627B1 (ko) * 2018-11-27 2024-05-17 삼성디스플레이 주식회사 표시 장치
KR20200123900A (ko) 2019-04-22 2020-11-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102708643B1 (ko) 2019-08-20 2024-09-23 삼성디스플레이 주식회사 표시 장치
KR20210031586A (ko) 2019-09-11 2021-03-22 삼성디스플레이 주식회사 표시 장치
KR20210073677A (ko) 2019-12-10 2021-06-21 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20210134769A1 (en) 2021-05-06
US11967585B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
KR102708643B1 (ko) 표시 장치
US11393798B2 (en) Display device
US20230057723A1 (en) Display apparatus
US11811010B2 (en) Display device and method of fabricating the same
US20220336527A1 (en) Light emitting device, manufacturing method therefor, and display device comprising same
US12033993B2 (en) Display device having plurality of light emitting elements between a bank structure
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
US20220393071A1 (en) Display device
KR20210025144A (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20210150631A (ko) 표시 장치 및 이의 제조 방법
KR20200123900A (ko) 표시 장치 및 이의 제조 방법
US20240251606A1 (en) Display device and method of manufacturing the same
US11967585B2 (en) Electrodes for light emitting element of a display device
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
KR20210032618A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20210039521A (ko) 표시 장치 및 이의 제조 방법
US20210335765A1 (en) Display device
US20220359790A1 (en) Display device
US20220223761A1 (en) Display device
US20220102585A1 (en) Display device
CN113875031B (zh) 显示装置
KR102719903B1 (ko) 표시 장치
US12058898B2 (en) Display device having bank with main opening and sub-openings
US20240030385A1 (en) Display device
KR20220083935A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal