KR20210150631A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210150631A
KR20210150631A KR1020200066903A KR20200066903A KR20210150631A KR 20210150631 A KR20210150631 A KR 20210150631A KR 1020200066903 A KR1020200066903 A KR 1020200066903A KR 20200066903 A KR20200066903 A KR 20200066903A KR 20210150631 A KR20210150631 A KR 20210150631A
Authority
KR
South Korea
Prior art keywords
electrode
contact
disposed
pattern
region
Prior art date
Application number
KR1020200066903A
Other languages
English (en)
Inventor
이종찬
박상준
이정현
정웅희
홍광택
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200066903A priority Critical patent/KR20210150631A/ko
Priority to US17/203,496 priority patent/US11908848B2/en
Priority to CN202110612606.0A priority patent/CN113764485A/zh
Publication of KR20210150631A publication Critical patent/KR20210150631A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

표시 장치 및 표시 장치의 제조 방법이 제공된다. 표시 장치는 접촉 영역과 배선 영역을 포함하는 기판, 상기 기판 상에 배치되고, 제1 방향으로 연장되는 제1 전극, 상기 기판 상에서 상기 제1 전극과 이격 배치되고, 상기 제1 방향으로 연장되는 제1 전극 패턴, 상기 기판 상에서 상기 제1 전극과 상기 제1 전극 패턴 사이에 배치되고, 상기 제1 방향으로 연장되는 제2 전극, 상기 기판 상에서 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제1 방향으로 연장되는 제2 전극 패턴, 상기 접촉 영역에서 상기 제1 전극과 상기 제2 전극 패턴 사이에 배치되는 제1 발광 소자, 상기 접촉 영역에서 상기 제1 전극 상에 배치되고, 상기 제1 발광 소자의 타 단부와 접촉하는 제1 접촉 전극, 상기 접촉 영역에서 상기 제2 전극 패턴 상에 배치되고, 상기 제1 발광 소자의 일 단부와 접촉하는 제1 영역 및 상기 제1 영역으로부터 연장되어 상기 배선 영역에 배치된 제2 영역을 포함하는 제2 접촉 전극, 및 상기 배선 영역에서 상기 제2 영역 상에 배치된 제1 패턴을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 발광 소자에서 생성되어 방출되는 광의 투과율을 휘도가 증가된 표시 장치를 제공하는 것이다.
본 발명이 해결하고 하는 다른 과제는 전기 신호를 전달하는 배선 영역에 복수의 도전층을 배치함으로써 저항이 감소된 배선을 포함하는 표시 장치를 제공하는 것이다.
본 발명이 해결하고 하는 다른 과제는 접촉 전극과 동일한 물질을 포함하는 제1 패턴을 형성하는 식각 공정의 에첸트에 의해 접촉 전극이 손상되지 않는 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 접촉 영역과 배선 영역을 포함하는 기판, 상기 기판 상에 배치되고, 제1 방향으로 연장되는 제1 전극, 상기 기판 상에서 상기 제1 전극과 이격 배치되고, 상기 제1 방향으로 연장되는 제1 전극 패턴, 상기 기판 상에서 상기 제1 전극과 상기 제1 전극 패턴 사이에 배치되고, 상기 제1 방향으로 연장되는 제2 전극, 상기 기판 상에서 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제1 방향으로 연장되는 제2 전극 패턴, 상기 접촉 영역에서 상기 제1 전극과 상기 제2 전극 패턴 사이에 배치되는 제1 발광 소자, 상기 접촉 영역에서 상기 제1 전극 상에 배치되고, 상기 제1 발광 소자의 타 단부와 접촉하는 제1 접촉 전극, 상기 접촉 영역에서 상기 제2 전극 패턴 상에 배치되고, 상기 제1 발광 소자의 일 단부와 접촉하는 제1 영역 및 상기 제1 영역으로부터 연장되어 상기 배선 영역에 배치된 제2 영역을 포함하는 제2 접촉 전극, 및 상기 배선 영역에서 상기 제2 영역 상에 배치된 제1 패턴을 포함한다.
상기 제1 패턴은 상기 제2 영역과 물리적으로 접촉할 수 있다.
상기 제1 패턴은 상기 제1 접촉 전극과 동일한 물질을 포함할 수 있다.
상기 접촉 영역에서 상기 제2 전극과 상기 제1 전극 패턴 사이에 배치되는 제2 발광 소자를 더 포함할 수 있다.
상기 접촉 영역에서 상기 제2 전극 상에 배치되고, 상기 제2 발광 소자의 일 단부와 접촉하는 제3 접촉 전극, 및 상기 제2 접촉 전극은 상기 제2 영역으로부터 연장되어 상기 접촉 영역에서 상기 제1 전극 패턴 상에 배치되고, 상기 제2 발광 소자의 타 단부와 접촉하는 제3 영역을 더 포함할 수 있다.
상기 제3 접촉 전극은 상기 제1 접촉 전극과 동일한 물질을 포함할 수 있다.
상기 제2 접촉 전극 상에 배치된 절연층을 더 포함하되, 상기 배선 영역에서 상기 절연층은 상기 제2 영역의 적어도 일부를 노출시키고, 상기 접촉 영역에서 상기 절연층은 상기 제1 영역을 덮도록 배치될 수 있다.
상기 제1 패턴은 상기 절연층이 노출하는 상기 제2 영역과 물리적으로 접촉할 수 있다.
상기 제2 영역의 상면과 상기 제1 패턴의 하면은 직접 접촉할 수 있다.
상기 배선 영역에서 상기 절연층은 상기 제2 영역과 상기 제1 패턴 사이에 배치되며, 상기 절연층을 관통하여 상기 제2 영역의 일부를 노출하는 복수의 컨택홀을 포함할 수 있다.
상기 제1 패턴은 상기 절연층을 관통하는 복수의 컨택홀을 통해 상기 제2 영역과 직접 접촉할 수 있다.
상기 제1 접촉 전극, 상기 제2 접촉 전극 및 상기 제1 패턴의 각 두께는 150Å 내지 1000Å의 범위를 가질 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 전극층으로서, 제1 전극, 상기 제1 전극과 이격되어 배치된 제1 전극 패턴, 상기 제1 전극과 상기 제1 전극 패턴 사이에 배치된 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 제2 전극 패턴을 포함하는 전극층, 상기 전극층 상에 배치되는 복수의 발광 소자로서, 양 단부가 각각 상기 제1 전극과 상기 제2 전극 패턴 상에 배치되는 제1 발광 소자 및 양 단부가 각각 상기 제2 전극과 상기 제1 전극 패턴 상에 배치되는 제2 발광 소자를 포함하는 발광 소자, 상기 제1 전극 상에서 상기 제1 전극과 중첩 배치되어 상기 제1 발광 소자의 일 단부와 접촉하는 제1 접촉 전극, 상기 제2 전극 상에서 상기 제2 전극과 중첩 배치되어 상기 제2 발광 소자의 일 단부와 접촉하는 제2 접촉 전극, 상기 전극층 상에 배치된 제3 접촉 전극으로서, 상기 제2 전극 패턴과 중첩 배치되어 상기 제1 발광 소자의 타 단부와 접촉하는 제1 영역, 상기 제1 전극 패턴과 중첩 배치되어 상기 제2 발광 소자의 타 단부와 접촉하는 제2 영역 및 상기 제1 영역과 상기 제2 영역을 연결하는 제3 영역을 포함하는 제3 접촉 전극, 상기 제3 접촉 전극 상에 배치된 절연층, 및 상기 제3 영역 상에 배치된 제1 패턴을 포함한다.
상기 절연층은 상기 제1 영역 및 상기 제2 영역은 덮고, 상기 제3 영역의 적어도 일부는 노출할 수 있다.
상기 제1 패턴은 상기 절연층이 노출하는 상기 제3 영역과 물리적으로 접촉할 수 있다.
상기 제3 접촉 전극은 결정질 ITO를 포함하고, 상기 제1 패턴은 결정질 ITO 또는 비결정질 ITO를 포함할 수 있다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 배선 영역과 접촉 영역을 포함하는 대상 기판 상에 서로 이격된 제1 전극층 및 제2 전극층을 포함하는 전극층을 형성하고, 상기 접촉 영역에서 상기 제1 전극층 및 상기 제2 전극층 사이에 복수의 발광 소자를 배치하는 단계, 상기 전극층 상에 배치되는 접촉 전극 물질 패턴을 형성하는 단계, 상기 접촉 전극 물질 패턴을 열처리를 하여 접촉 전극을 형성하는 단계, 및 상기 배선 영역에서 상기 접촉 전극 상에 제1 패턴을 형성하는 단계를 포함한다.
상기 접촉 전극을 형성하는 단계는, 비결정질 ITO를 포함하는 상기 접촉 전극 물질 패턴에 열처리하여 결정질 ITO를 포함하는 상기 접촉 전극을 형성하고, 상기 열처리는, 열처리 온도는 200도 이상 270도 이하의 범위에서, 열처리 시간은 10분 내지 20분 사이의 범위로 수행될 수 있다.
상기 제1 패턴을 형성하는 단계 이전에 상기 접촉 전극 상에 배치되는 절연층을 형성하는 단계를 더 포함하되, 상기 절연층은 상기 배선 영역에서 상기 접촉 전극의 적어도 일부를 노출하고, 상기 제1 패턴은 상기 절연층이 노출하는 상기 접촉 전극 상에 배치될 수 있다.
상기 제1 전극층은 제1 전극 및 상기 제1 전극과 이격 배치된 제1 전극 패턴을 포함하고, 상기 제2 전극층은 상기 제1 전극과 상기 제1 전극 패턴 사이에 배치되는 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치되는 제2 전극 패턴을 포함하고, 상기 접촉 전극은 상기 접촉 영역에서 상기 제2 전극 패턴 상에 배치되는 제1 영역, 상기 접촉 영역에서 제1 전극 패턴 상에 배치되는 제2 영역 및 상기 배선 영역에서 상기 제1 영역과 상기 제2 영역 사이에 배치되는 제3 영역을 포함하고, 상기 제1 패턴은 상기 제3 영역 상에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 복수의 발광 소자, 제1 내지 제3 접촉 전극 및 제1 패턴을 포함할 수 있다. 표시 장치는 복수의 발광 소자와 제1 내지 제3 접촉 전극이 서로 접촉하는 접촉 영역 및 복수의 발광 소자와 제1 내지 제3 접촉 전극이 서로 접촉하지 않는 배선 영역을 포함할 수 있다. 접촉 영역에서 제1 내지 제3 접촉 전극은 상호 이격되어 배치되고, 배선 영역에서 제3 접촉 전극과 제1 패턴은 서로 중첩하여 직접 접촉하도록 배치될 수 있다. 따라서, 접촉 영역에서 발광 소자와 접촉하는 도전층(예컨대, 제1 내지 제3 접촉 전극을 이루는 도전층)의 두께보다 배선 영역에서 전기 신호를 전달하는 도전층(예컨대 제3 접촉 전극 및 제1 패턴)의 두께가 두껍게 형성됨으로써 배선 영역에서 낮은 저항을 갖는 배선을 확보할 수 있다. 따라서, 접촉 영역에서는 발광 소자에서 생성되어 방출되는 광의 투과율을 향상시켜 표시 장치의 휘도를 증가시키고, 전기 신호를 전달하는 배선 영역에서는 저항이 감소된 배선을 확보할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 화소의 전극층과 복수의 뱅크의 상대적인 위치 관계를 나타낸 평면 배치도이다.
도 3는 일 화소의 전극층과 제1 내지 제3 접촉 전극 및 제1 패턴의 상대적인 위치 관계를 나타낸 평면 배치도이다.
도 4는 도 2 및 도 3의 Qa-Qa', Qb-Qb' 선을 따라 자른 일 예를 나타낸 표시 장치의 단면도이다.
도 5는 일 실시예에 따른 발광 소자의 개략적인 사시도이다.
도 6은 도 4의 P1 영역을 확대한 확대 단면도이다.
도 7은 도 4의 P2 영역을 확대한 확대 단면도이다.
도 8 및 도 9는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 10은 도 8 및 도 9의 제조 공정에서 일 화소의 발광 영역을 나타내는 평면도이다.
도 11은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다.
도 12는 도 11의 제조 공정에서 일 화소의 발광 영역을 나타내는 평면도이다.
도 13 및 도 14는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 15은 도 14의 제조 공정에서 일 화소의 발광 영역을 나타내는 평면도이다.
도 16은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다.
도 17는 도 16의 제조 공정에서 일 화소의 발광 영역을 나타내는 평면도이다.
도 18은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다.
도 19는 도 18의 제조 공정에서 일 화소의 발광 영역을 나타내는 평면도이다.
도 20은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나태는 단면도이다.
도 21은 다른 실시예에 따른 발광 소자, 복수의 접촉 전극 및 제1 패턴의 상대적인 배치 관계를 나타낸 평면 배치도이다.
도 22는 또 다른 실시예에 따른 발광 소자, 복수의 접촉 전극 및 제1 패턴의 상대적인 배치 관계를 나타낸 평면 배치도이다.
도 23은 또 다른 실시예에 따른 발광 소자, 복수의 접촉 전극 및 제1 패턴의 상대적인 배치 관계를 나타낸 평면 배치도이다.
도 24는 도 23의 XXIV-XXIV' 선을 따라 자른 표시 장치의 단면도이다.
도 25는 도 2 및 도 3의 Qa-Qa', Qb-Qb' 선을 따라 자른 다른 예를 나타낸 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
도면에서는 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일측에 배치될 수 있다. 실시예들에서 다른 별도의 언급이 없는 한, 표시 장치(10)를 설명함에 있어서, "상부"는 제3 방향(DR3) 일측으로 표시 방향을 나타내고, 마찬가지로 "상면"은 제3 방향(DR3) 일측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일측, "좌측"는 제1 방향(DR1) 타측, "상측"은 제2 방향(DR2) 일측, "하측"은 제2 방향(DR2) 타측을 나타낸다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 다만, 이에 제한되지 않고 각 화소(PX)의 형상은 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 예시적인 실시예에서, 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 비표시 영역(NDA)에는 표시 장치(10)에 포함되는 배선들, 회로 구동부들, 또는 외부 장치가 실장되는 패드부가 배치될 수 있다.
도 2는 일 화소의 전극층과 복수의 뱅크의 상대적인 위치 관계를 나타낸 평면 배치도이다. 도 3는 일 화소의 전극층과 접촉 전극층의 상대적인 위치 관계를 나타낸 평면 배치도이다. 도 4는 도 2 및 도 3의 Qa-Qa', Qb-Qb' 선을 따라 자른 표시 장치의 단면도이다.
도 2 및 도 3을 참조하면, 표시 장치(10)의 일 화소(PX)는 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 후술할 발광 소자(300)에서 방출된 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 광이 출사되지 않는 영역일 수 있다. 비발광 영역은 절단부 영역(CBA)을 포함할 수 있다.
발광 영역(EMA)은 평면상 일 화소(PX)의 중앙부에 배치될 수 있다. 표시 장치(10)의 일 화소(PX)는 후술하는 복수의 발광 소자(300)를 포함할 수 있고, 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 표시 장치(10)의 표시 방향(DR3)으로 출사되는 영역을 더 포함할 수 있다. 즉, 복수의 발광 소자(300)들은 각 화소(PX)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
발광 영역(EMA)은 접촉 영역(CA) 및 배선 영역(LA)을 포함할 수 있다.
접촉 영역(CA)은 평면상 발광 영역(EMA)의 중앙부에 배치될 수 있다. 접촉 영역(CA)은 복수의 발광 소자(300)와 후술하는 접촉 전극들(610, 711, 712)이 서로 접촉하는 영역일 수 있다. 접촉 영역(CA)에는 복수의 발광 소자(300) 및 접촉 전극들(610, 711, 712)이 배치될 수 있다. 접촉 영역(CA)에서 접촉 전극들(610, 711, 712)과 복수의 발광 소자(300)의 양 단부는 서로 접촉할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
배선 영역(LA)은 평면상 접촉 영역(CA)의 상측(예컨대, 제2 방향(DR2) 일측) 및 하측(예컨대, 제2 방향(DR2) 타측)에 배치될 수 있다. 배선 영역(LA)은 후술하는 제3 접촉 전극(610)의 제3 영역(620)과 제1 패턴(720)이 제3 방향(DR3)으로 중첩되는 영역일 수 있다. 또한, 배선 영역(LA)은 후술하는 제1 전극(211)으로부터 복수의 발광 소자(300), 제3 접촉 전극(610)의 제3 영역(620) 및 제1 패턴(720)을 통해 전기 신호가 전달되는 배선이 배치되는 영역일 수 있다.
비발광 영역은 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
절단부 영역(CBA)은 평면상 발광 영역(EMA)의 상측(예컨대, 제2 방향(DR2) 일측)에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하는 화소(PX)들의 발광 영역(EMA) 사이에 배치될 수 있다. 절단부 영역(CBA)의 제1 방향(DR1)의 길이는 발광 영역(EMA)의 제1 방향(DR1)의 길이보다 클 수 있다. 절단부 영역(CBA)의 제2 방향(DR2)의 길이는 발광 영역(EMA)의 제2 방향(DR2)의 길이보다 작을 수 있다. 다만, 이에 제한되지 않고 절단부 영역(CBA)의 평면 형상은 후술하는 제2 뱅크(800)의 형상에 따라 다른 형상 및 크기로 적용될 수 있다.
표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 복수의 절단부 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA) 및 복수의 절단부 영역(CBA) 각각은 제1 방향(DR1)을 따라 반복 배열되되, 제2 방향(DR2)으로 서로 교대 배열될 수 있다.
절단부 영역(CBA)은 제2 방향(DR2)을 따라 서로 이웃하는 각 화소(PX)에 포함되는 전극층(210, 220)이 서로 분리되는 영역일 수 있다. 절단부 영역(CBA)에는 각 화소(PX) 마다 배치된 전극층(210, 220)의 일부가 배치될 수 있다. 제2 방향(DR2)으로 인접하여 배치된 화소(PX)의 각 전극층(210, 220)은 절단부 영역(CBA)에서 서로 분리될 수 있다.
도 2 내지 도 4을 참조하면, 표시 장치(10)는 회로 소자층(PAL) 및 회로 소자층(PAL) 상에 배치된 발광층(EML)을 포함할 수 있다. 회로 소자층(PAL)은 기판(110), 기판(110) 상에 배치된 버퍼층(121), 반도체층, 복수의 도전층, 복수의 절연층 및 비아층(125) 등을 포함할 수 있다. 발광층(EML)은 회로 소자층(PAL)의 비아층(125) 상에 배치되며, 전극층(200), 복수의 발광 소자(300), 제1 접촉 전극(711), 제2 접촉 전극(712), 제3 접촉 전극(610), 제1 패턴(720), 복수의 절연층, 제1 뱅크(400) 및 제2 뱅크(800) 등을 포함할 수 있다.
이하, 도 4를 참조하여, 표시 장치(10)의 일 화소(PX)에 배치된 회로 소자층(PAL)의 복수의 층들에 대하여 설명하기로 한다.
표시 장치(10)의 일 화소(PX)는 복수의 트랜지스터를 포함할 수 있다. 한편, 도면에서는 표시 장치(10)의 일 화소(PX)에 포함된 복수의 트랜지스터 중 하나의 트랜지스터만을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 표시 장치(10)는 각 화소(PX)마다 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
하부 금속층(BML)은 기판(110) 상에 배치될 수 있다. 하부 금속층(BML)은 외광으로부터 반도체층의 액티브층(ACT)을 보호하는 역할을 하는 차광층일 수 있다. 하부 금속층(BML)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
하부 금속층(BML)은 패턴화된 형상을 가질 수 있다. 하부 금속층(BML)은 하부에서 적어도 표시 장치(10)의 트랜지스터의 액티브층(ACT)의 채널 영역을 커버하도록 배치될 수 있고, 나아가 트랜지스터의 액티브층(ACT) 전체를 커버하도록 배치될 수 있다. 다만, 이에 제한되지 않고, 하부 금속층(BML)은 생략될 수 있다.
버퍼층(121)은 하부 금속층(BML) 상에 배치될 수 있다. 버퍼층(121)은 하부 금속층(BML)이 배치된 기판(110)의 전면을 덮도록 배치될 수 있다. 버퍼층(121)은 투습에 취약한 기판(110)을 통해 침투하는 수분으로부터 트랜지스터를 보호하는 역할을 할 수 있다. 버퍼층(121)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등의 무기 물질을 포함할 수 있다. 이에 제한되는 것은 아니나, 버퍼층(121)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다.
반도체층은 버퍼층(121) 상에 배치될 수 있다. 반도체층은 트랜지스터의 액티브층(ACT)을 포함할 수 있다. 액티브층(ACT)은 하부 금속층(BML)과 중첩하여 배치될 수 있다.
반도체층은 다결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 반도체층이 다결정 실리콘을 포함하는 경우, 반도체층은 비정질 실리콘을 결정화하여 형성될 수 있다. 다른 예시적인 실시예에서, 반도체층은 산화물 반도체를 포함하는 경우, 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연 산화물(Indium-Gallium- Zinc Oxide, IGZO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등을 포함할 수 있다.
게이트 절연막(122)은 액티브층(ACT) 상에 배치될 수 있다. 게이트 절연막(122)은 액티브층(ACT)이 배치된 버퍼층(121) 상에 배치될 수 있다. 게이트 절연막(122)은 트랜지스터의 게이트 절연막의 역할을 할 수 있다. 게이트 절연막(122)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
게이트 도전층(130)은 게이트 절연막(122) 상에 배치될 수 있다. 게이트 도전층(130)은 트랜지스터의 게이트 전극(GE)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역과 두께 방향으로 중첩하도록 배치될 수 있다. 게이트 도전층(130)은 스토리지 커패시터의 제1 전극을 더 포함할 수 있다.
게이트 도전층(130)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다. 게이트 도전층(130)은 단일막 또는 다중막일 수 있다.
층간 절연막(123)은 게이트 도전층(130) 상에 배치된다. 층간 절연막(123)은 게이트 도전층(130)이 형성된 게이트 절연막(122) 상에 배치될 수 있다. 층간 절연막(123)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등의 무기 절연 물질을 포함할 수 있다.
제1 데이터 도전층(140)은 층간 절연막(123) 상에 배치된다. 제1 데이터 도전층(140)은 트랜지스터의 제1 소스/드레인 전극(SD1)과 제2 소스/드레인 전극(SD2) 및 데이터 라인(DTL)을 포함할 수 있다.
제1 및 제2 소스/드레인 전극(SD1, SD2)은 각각 층간 절연막(123) 및 게이트 절연막(122)을 관통하는 컨택홀을 통해 액티브층(ACT)의 양 단부 영역과 전기적으로 연결될 수 있다. 또한, 트랜지스터의 제2 소스/드레인 전극(SD2)은 층간 절연막(123), 게이트 절연막(122) 및 버퍼층(121)을 관통하는 컨택홀을 통해 하부 금속층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DTL)은 표시 장치(10)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DTL)은 다른 트랜지스터의 소스/드레인 전극과 연결될 수 있다.
제1 데이터 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(124)은 제1 데이터 도전층(140) 상에 배치된다. 패시베이션층(124)은 제1 데이터 도전층(140)을 덮어 보호하는 역할을 한다. 패시베이션층(124)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등의 무기 절연 물질을 포함할 수 있다.
제2 데이터 도전층(150)은 패시베이션층(124) 상에 배치된다. 제2 데이터 도전층(150)은 제1 전압 배선(VL1), 제2 전압 배선(VL2)을 포함할 수 있다.
제1 전압 배선(VL1)에는 고전위 전압(또는, 제1 전원 전압)이 공급되고, 제2 전압 배선(VL2)에는 제1 전압 배선(VL1)의 고전위 전위(제1 전원 전압)보다 낮은 저전위 전압(또는, 제2 전원 전압)이 공급될 수 있다. 제2 전압 배선(VL2)은 저전위 전압(제2 전원 전압)을 제2 전극(222)에 공급하도록 제2 전극(222)에 전기적으로 연결될 수 있다. 또한, 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(300)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제2 데이터 도전층(150)은 패시베이션층(124)을 관통하는 컨택홀을 통해 트랜지스터의 제2 소스/드레인 전극(SD2)과 전기적으로 연결되는 도전 패턴을 더 포함할 수 있다. 상기 도전 패턴은 제1 컨택홀(CT1, 도 2 및 도 3 참조)을 통해 제1 전극(211)과 전기적으로 연결되어, 제1 전압 배선(VL1)으로부터 인가된 제1 전원 전압을 제1 전극(211)으로 전달할 수 있다.
제2 데이터 도전층(150)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
비아층(125)은 제2 데이터 도전층(150) 상에 배치된다. 비아층(125)은 제2 데이터 도전층(150)이 배치된 패시베이션층(124) 상에 배치될 수 있다. 비아층(125)은 표면 평탄화기능을 수행할 수 있다. 비아층(125)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다.
이하, 도 2 내지 도 4를 참조하여 표시 장치(10)의 일 화소(PX)에 배치된 발광층(EML)의 복수의 층들에 대하여 설명하기로 한다.
도 2 내지 도 4를 참조하면, 회로 소자층(PAL)의 비아층(125) 상에는 제1 뱅크(400), 전극층(200), 복수의 발광 소자(300), 제1 접촉 전극(711), 제2 접촉 전극(712), 제3 접촉 전극(610), 제1 패턴(720), 제2 뱅크(800) 및 복수의 절연층(510, 520, 530, 540)이 배치될 수 있다.
제1 뱅크(400)는 비아층(125) 상에 배치될 수 있다. 제1 뱅크(400)는 서로 제1 방향(DR1)으로 이격되어 배치된 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다.
제2 서브 뱅크(420)는 평면상 발광 영역(EMA)의 중앙부에 배치될 수 있다. 제2 서브 뱅크(420)는 발광 영역(EMA)의 접촉 영역(CA)에 배치될 수 있다. 제2 서브 뱅크(420)는 제2 방향(DR2)으로 연장되는 형상을 포함할 수 있다. 제2 서브 뱅크(420)는 제2 방향(DR2)으로 이웃하는 다른 화소(PX)로 연장되지 않도록 발광 영역(EMA) 내에서 이격되어 종지할 수 있다. 다만 이에 제한되지 않고, 제2 서브 뱅크(420)는 제2 방향(DR2)으로 이웃하는 화소(PX)로 연장될 수 있다.
제1 서브 뱅크(410)는 평면상 제2 서브 뱅크(420)의 우측(예컨대, 제1 방향(DR1) 일측) 및 좌측(예컨대, 제1 방향(DR1) 타측)에 제2 서브 뱅크(420)와 이격되어 배치될 수 있다. 각 제1 서브 뱅크(410)는 제2 서브 뱅크(420)와 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 세1 서브 뱅크(410)와 제2 서브 뱅크(420)가 제1 방향(DR1)으로 서로 이격 배치되어 형성된 이격 공간은 복수의 발광 소자(300)가 배치되는 영역을 제공할 수 있다.
제1 서브 뱅크(410)는 제2 방향(DR2)으로 연장되는 형상을 포함하되, 제2 방향(DR2)으로 이웃하는 다른 화소(PX)로 연장되지 않도록 제1 서브 뱅크(410)의 상측 및 하측 각 단부가 일 화소(PX) 내에서 종지하는 형상을 포함할 수 있다. 다만 이에 제한되지 않고, 제1 서브 뱅크(410)는 제2 방향(DR2)으로 이웃하는 화소(PX)로 연장될 수 있다.
제1 서브 뱅크(410)는 발광 영역(EMA) 및 비발광 영역에 걸쳐 배치될 수 있다. 제1 서브 뱅크(410)는 제1 방향(DR1)으로 이웃하는 다른 화소(PX)에 걸쳐 배치될 수 있다. 예를 들어, 제1 서브 뱅크(410)는 제1 방향(DR1)으로 이웃하는 각 화소(PX)의 발광 영역(EMA)을 포함하여 이들의 경계에도 배치될 수 있다.
제1 서브 뱅크(410)의 제1 방향(DR1)의 폭과 제2 서브 뱅크(420)의 제1 방향(DR1)의 폭은 서로 상이할 수 있다. 예시적인 실시예에서, 제1 서브 뱅크(410)의 제1 방향(DR1)의 폭은 제2 서브 뱅크(420)의 제1 방향(DR1)의 폭보다 클 수 있다. 다만, 이에 제한되지 않고 제1 서브 뱅크(410)와 제2 서브 뱅크(420)의 제1 방향(DR1)의 폭은 서로 동일할 수도 있다.
도면에서는 일 화소(PX)에 배치되는 제1 뱅크(400)가 제1 방향(DR1)으로 이격되어 배치되는 2개의 제1 서브 뱅크(410)와 이들 사이에 배치되는 1개의 제2 서브 뱅크(420)를 포함하도록 도시하고 있으나, 이에 제한되지 않는다. 각 화소(PX)에 포함되는 제1 뱅크(400)는 후술하는 전극층의 형상 또는 배치에 따라 다른 형상 및 배치로 적용될 수 있다.
제1 및 제2 서브 뱅크(410, 420)는 단면상 비아층(125)의 상면을 기준으로 적어도 일부가 돌출된 구조를 포함할 수 있다. 제1 및 제2 서브 뱅크(410, 420)는 각각 상면, 하면 및 측면을 포함할 수 있다. 제1 및 제2 서브 뱅크(410, 420)의 하면은 비아층(125)의 상면 상에 놓인다. 제1 및 제2 서브 뱅크(410, 420)의 상면과 하면은 각각 하나의 평면 상에 위치하며 상면이 위치하는 평면과 하면이 위치하는 평면은 대체로 평행하여 전체적으로 균일한 두께를 가질 수 있다.
제1 및 제2 서브 뱅크(410, 420)은 각각 경사진 측면을 포함할 수 있다. 즉, 제1 및 제2 서브 뱅크(410, 420)가 경사진 측면을 포함함으로써, 발광 소자(300)에서 방출되어 제1 및 제2 서브 뱅크(410, 420)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꿀 수 있다. 즉, 제1 및 제2 서브 뱅크(410, 420)은 복수의 발광 소자(300)가 배치되는 공간을 제공함과 동시에 후술하는 발광 소자(300)로부터 방출되는 광의 진행 방향을 표시 방향으로 바꾸는 반사 격벽의 역할을 할 수도 있다.
도면에서는 제1 및 제2 서브 뱅크(410, 420)의 각 측면이 선형의 형상으로 경사진 것을 도시하였으나. 이에 제한되지 않는다. 예를 들어, 제1 및 제2 서브 뱅크(410, 420)의 각 측면은 곡률진 반원 또는 반타원의 형상을 가질 수도 있다.
제1 뱅크(400)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제1 뱅크(400) 상에는 전극층(200)이 배치될 수 있다. 전극층(200)은 제1 뱅크(400) 및 제1 뱅크(400)가 노출하는 비아층(125) 상에 일부 배치될 수 있다.
전극층(200)은 제1 전극층(210) 및 제2 전극층(220)을 포함할 수 있다. 제1 전극층(210)은 제1 서브 뱅크(410) 상에 배치될 수 있다. 제2 전극층(220)은 제2 서브 뱅크(420) 상에 배치될 수 있다.
제1 전극층(210)은 제1 전극(211) 및 제1 전극 패턴(212)을 포함할 수 있다. 일 화소(PX)에서 제1 전극(211)은 평면도상 좌측에 배치된 제1 서브 뱅크(410) 상에 배치되고, 제1 전극 패턴(212)은 평면도상 우측에 배치된 제1 서브 뱅크(410) 상에 배치될 수 있다. 제1 전극(211) 및 제1 전극 패턴(212)은 제1 서브 뱅크(410)의 상면의 일부 및 측면 상에 배치될 수 있다.
제1 전극(211)과 제1 전극 패턴(212)은 제2 방향(DR2)으로 연장된 형상을 포함할 수 있다. 제1 전극(211)과 제1 전극 패턴(212)은 각각 제2 방향(DR2)으로 연장되되, 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다.
제1 전극(211) 및 제1 전극 패턴(212)은 각각 제2 방향(DR2)으로 연장되되, 제2 방향(DR2)으로 이웃하는 다른 화소(PX)로 연장되지 않도록 각 화소(PX)의 절단부 영역(CBA)에서 분리될 수 있다. 예를 들어, 제1 전극(211) 및 제1 전극 패턴(212)은 절단부 영역(CBA)에서 이웃하는 다른 화소(PX)에 포함되는 제1 전극(211) 및 제1 전극 패턴(212)과 분리될 수 있다.
평면도상 제1 전극(211)과 제1 전극 패턴(212)의 형상은 일 화소(PX)의 발광 영역(EMA)의 중앙부를 지나며 제2 방향(DR2)으로 연장된 선을 기준으로 대체로 서로 선대칭일 수 있다.
이하, 제1 전극(211)의 평면 형상을 중심으로 설명하기로 한다. 상술한 바와 같이 제1 전극 패턴(212)의 평면 형상은 제1 전극(211)의 평면 형상과 대칭인 바, 제1 전극 패턴(212)의 평면 형상의 설명은 설명의 편의를 위해 제1 전극(211)의 평면 형상의 설명으로 대체하기로 한다.
제1 전극(211)은 확장부(211E), 절곡부(211B1, 211B2) 및 확장부(211E)와 절곡부(211B1, 211B2)를 연결하는 연결부(211C1, 211C2)를 포함할 수 있다. 제1 전극(211)은 전반적으로 제2 방향(DR2)으로 연장된 형상을 갖되, 부분적으로 더 큰 폭을 갖거나 제2 방향(DR2)으로부터 기울어진 방향으로 절곡된 형상을 가질 수 있다.
확장부(211E)는 제1 전극(211)에서 제1 방향(DR1)의 폭을 기준으로 가장 큰 폭을 갖으며, 제1 전극(211)의 중앙부일 수 있다. 확장부(211E)는 일 화소(PX)의 발광 영역(EMA) 내에서 제1 서브 뱅크(410) 상에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 후술하는 발광 소자(300)는 발광 영역(EMA) 내에서 제1 전극(211)의 확장부(211E) 상에 배치될 수 있다. 확장부(211E)는 제1 서브 뱅크(410)의 제1 방향(DR1)의 폭보다 작되, 제1 서브 뱅크(410)의 측면에서 외측으로 연장되어 비아층(125) 상에도 일부 배치될 수 있다.
절곡부(211B1, 211B2)는 제1 절곡부(211B1) 및 제2 절곡부(211B2)를 포함할 수 있다. 제1 절곡부(211B1)는 확장부(211E)의 제2 방향(DR2) 일 측에 배치될 수 있다. 예를 들어, 제1 절곡부(211B1)는 확장부(211E)의 상측에 확장부(211E)와 이격 배치되어 우상측으로 기울어질 수 있다. 제2 절곡부(211B2)는 확장부(211E)의 제2 방향(DR2) 타 측에 배치될 수 있다. 예를 들어, 제2 절곡부(211B2)는 확장부(211E)의 하측에 확장부(211E)와 이격 배치되어 우하측으로 기울어질 수 있다.
제1 절곡부(211B1)의 일 단부에는 제1 전극(211)이 절단부 영역(CBA)에서 분리되어 남은 단편부(211D)가 형성될 수 있다. 단편부(211D)는 제2 방향(DR2)으로 이웃하는 화소(PX)의 제1 전극(211)들이 절단부 영역(CBA)에서 단선되고 남는 부분일 수 있다.
연결부(211C1, 211C2)는 제1 연결부(211C1) 및 제2 연결부(211C2)를 포함할 수 있다. 제1 연결부(211C1)는 확장부(211E)와 제1 절곡부(211B1)를 제2 방향(DR2)으로 연결할 수 있다. 제2 연결부(211C2)는 확장부(211E)와 제2 절곡부(211B2)를 제2 방향(DR2)으로 연결할 수 있다. 연결부(211C1, 211C2)는 각 화소(PX)의 발광 영역(EMA)과 후술하는 제2 뱅크(800)와 중첩하도록 배치될 수 있다.
제1 연결부(211C1)와 제2 연결부(211C2)의 제1 방향(DR1)의 폭은 확장부(211E)의 제1 방향(DR1)의 폭보다 작을 수 있다. 각 연결부(211C1, 211C2)의 제2 방향(DR2)으로 연장된 일 변은 확장부(211E)의 제2 방향(DR2)으로 연장된 일 변과 동일 선 상에서 배열될 수 있다. 예를 들어, 확장부(211E)와 연결부(211C1, 211C2)의 양 변들 중, 발광 영역(EMA)의 중심을 기준으로 외측에 위치한 일 변들이 서로 연장되어 연결될 수 있다.
후술하는 제2 전극 패턴(221)과 제1 전극(211) 사이의 간격은 제2 방향(DR2)을 따라, 영역별로 상이할 수 있다. 예를 들어, 따라 제1 전극(211)의 확장부(211E)와 제2 전극 패턴(221)의 사이의 간격(DE1)은 제1 전극(211)의 연결부(211C1, 211C2)와 제2 전극 패턴(221)의 사이의 간격(DE2) 및 제1 전극(211)의 단편부(211D)와 제2 전극 패턴(221)의 사이의 간격(DE3)보다 작을 수 있다. 또한, 제1 전극(211)의 단편부(211D)와 제2 전극 패턴(221)의 사이의 간격(DE3)은 제1 전극(211)의 연결부(211C1, 211C2)와 제2 전극 패턴(221)의 사이의 간격(DE2)보다 작을 수 있다. 다만, 이에 제한되지 않는다.
제1 전극(211)에는 제1 전극 패턴(212)과 상이하게 컨택부(211P)를 더 포함할 수 있다. 컨택부(211P)는 제1 연결부(211C1)와 제1 절곡부(211B1) 사이에서 제2 뱅크(800)와 중첩되어 배치될 수 있다. 컨택부(211P)의 폭은 제1 연결부(211C1) 및 제1 절곡부(211B1)의 폭에 비해 상대적으로 클 수 있다. 컨택부(211P)는 컨택홀(CT1)과 중첩하여 배치될 수 있다. 도시하지는 않았으나, 컨택홀(CT1)은 비아층(125)을 관통하여 형성될 수 있고, 상기 비아층(125)을 관통하는 컨택홀(CT1)을 통해 제1 전극(211)과 트랜지스터와 전기적으로 연결될 수 있다. 또한, 후술하는 발광 소자(300)를 정렬하는 공정에서 상기 제1 컨택홀(CT1)을 통해 제1 전극층(210)의 제1 전극(211)으로 정렬 신호를 인가할 수도 있다.
제2 전극층(220)은 제1 전극층(210)의 제1 전극(211)과 제1 전극 패턴(212) 사이에 배치될 수 있다.
제2 전극층(210)은 제2 전극(222) 및 제2 전극 패턴(221)을 포함할 수 있다. 제2 전극(22) 및 제2 전극 패턴(221)은 일 화소(PX)에서 동일한 제2 서브 뱅크(420) 상에 배치될 수 있다. 예를 들어, 제2 전극(222)은 일 화소(PX)에서 평면도상 제2 서브 뱅크(420)의 우측변 상에 배치될 수 있다. 제2 전극 패턴(221)은 일 화소(PX)에서 평면도상 제2 서브 뱅크(420)의 좌측변 상에 배치될 수 있다. 제2 전극 패턴(221)은 제2 서브 뱅크(420)상에서 제1 전극(211)과 대향하도록 제1 전극(211) 측에 배치되고, 제2 전극(222)은 제2 서브 뱅크(420)상에서 제1 전극 패턴(212)과 대향하도록 제1 전극 패턴(212) 측에 배치될 수 있다. 즉, 제2 전극(222)은 제1 전극(211)과 제1 전극 패턴(212) 사이에 배치될 수 있고, 제2 전극 패턴(221)은 제1 전극(211)과 제2 전극(222) 사이에 배치될 수 있다.
제2 전극(222)과 제2 전극 패턴(221)은 제2 방향(DR2)으로 연장된 형상을 포함할 수 있다. 제2 전극(222)과 제2 전극 패턴(221)은 각각 제2 방향(DR2)으로 연장되되, 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 제2 전극(222)과 제2 전극 패턴(221)은 제2 서브 뱅크(420)의 상면 상에서 서로 이격 배치될 수 있다.
제2 전극(222) 및 제2 전극 패턴(221)은 각각 제2 방향(DR2)으로 연장되되, 제2 방향(DR2)으로 이웃하는 다른 화소(PX)로 연장되지 않도록 각 화소(PX)의 절단부 영역(CBA)에서 분리될 수 있다. 예를 들어, 제2 전극(222) 및 제2 전극 패턴(221)은 절단부 영역(CBA)에서 이웃하는 다른 화소(PX)에 포함되는 제2 전극(222) 및 제2 전극 패턴(221)과 분리될 수 있다.
평면도상 제2 전극(222)과 제2 전극 패턴(221)의 형상은 일 화소(PX)의 발광 영역(EMA)의 중앙부를 지나며 제2 방향(DR2)으로 연장된 선을 기준으로 서로 선대칭일 수 있다.
제2 전극(222)은 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 또한, 후술하는 발광 소자(300)를 정렬하는 공정에서 상기 제2 컨택홀(CT2)을 통해 제2 전극층(220)의 제2 전극(222)으로 정렬 신호를 인가할 수도 있다.
제1 전극 패턴(212)과 제2 전극 패턴(221)은 실질적으로 트랜지스터 또는 제2 전압 배선(VL2)으로부터 직접 전기 신호가 인가되지 않는 플로팅(Floating) 상태일 수 있다. 다만, 컨택홀(CT1, CT2)이 형성되지 않은 전극층(200), 예컨대 제1 전극 패턴(212)과 제2 전극 패턴(221) 상에는 후술하는 제3 접촉 전극(610)이 배치되고, 제1 전극(211)으로부터 발광 소자(300)로 전달된 전기 신호는 제3 접촉 전극(610)을 통해 흐를 수 있다.
전극층(200) 상에는 제1 절연층(510)이 배치될 수 있다. 제1 절연층(510)은 전극층(200)이 노출하는 비아층(125) 및 전극층(200) 상에 배치될 수 있다. 제1 절연층(510)은 전극층(200)의 적어도 일부를 제3 방향(DR3)으로 노출하도록 배치될 수 있다. 즉, 제1 절연층(510)은 기판(110) 상에 전면적으로 배치되되, 제1 전극(211), 제1 전극 패턴(212), 제2 전극(222), 제2 전극 패턴(221)의 각 일면의 적어도 일부를 노출할 수 있다. 상기 제1 절연층(510)에 의해 노출된 제1 전극(211), 제1 전극 패턴(212), 제2 전극(222), 제2 전극 패턴(221)의 일면은 접촉 전극들(711, 712, 610)과 접촉하여 발광 소자(300)와 제1 전극(211) 및 제2 전극(222)을 전기적으로 연결할 수 있다.
제1 절연층(510)은 제1 전극(211)과 제2 전극 패턴(221) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 또한, 제1 절연층(510)은 제2 전극(222)과 제1 전극 패턴(212) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(510)은 하부에 배치되는 부재의 단차에 의해 상면의 일부가 함몰될 수 있다. 몇몇 실시예에서, 제1 전극(211)과 제2 전극 패턴(221) 사이 및/또는 제2 전극(222)과 제1 전극 패턴(212) 사이에서 단차가 형성되어 일부가 함몰된 제1 절연층(510)의 상면과 발광 소자(300) 사이에는 빈 공간이 형성될 수 있다. 제1 절연층(510)과 발광 소자(300) 사이의 상기 빈 공간에는 제2 절연층(520)을 이루는 재료가 채워질 수도 있다. 다만, 이에 제한되지 않고 제1 전극(211)과 제2 전극 패턴(221) 사이 및/또는 제2 전극(222)과 제1 전극 패턴(212) 사이에서 제1 절연층(510)은 단차가 형성되지 않을 수도 있다. 예를 들어, 제1 절연층(510)은 제1 전극(211)과 제2 전극 패턴(221) 사이 및/또는 제2 전극(222)과 제1 전극 패턴(212) 사이에서 발광 소자(300)가 배치되도록 평탄한 상면을 포함할 수도 있다.
제1 절연층(510)은 제1 전극(211), 제2 전극 패턴(221), 제2 전극(222), 제1 전극 패턴(212) 사이에 배치되어 이들을 보호함과 동시에 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(800)는 제1 절연층(510) 상에 배치될 수 있다. 제2 뱅크(800)는 제1 절연층(510)이 배치된 제1 서브 뱅크(410)의 상면 상에 배치될 수 있다. 제2 뱅크(800)는 평면도상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(800)는 각 화소(PX)들의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분할 수 있다.
또한, 제2 뱅크(800)는 화소(PX)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제1 전극층(210)과 제2 전극층(220)은 각각 제2 방향(DR2)으로 연장되어 제2 뱅크(800)의 제1 방향(DR1)으로 연장된 부분을 가로질러 배치될 수 있다. 제2 뱅크(800)의 제2 방향(DR2)으로 연장된 부분의 제1 방향(DR1)의 폭은 영역 별로 상이할 수 있다. 예를 들어, 제2 뱅크(800)의 제2 방향(DR2)으로 연장된 부분 중 제1 방향(DR1)로 인접 배치된 발광 영역(EMA) 사이에 배치된 부분의 폭은 제1 방향(DR1)로 인접 배치된 절단부 영역(CBA) 사이에 배치된 부분의 폭보다 클 수 있다. 다만, 이에 제한되지 않는다.
제2 뱅크(800)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 화소(PX)로 넘치는 것을 방지하는 기능을 수행할 수 있다. 제2 뱅크(800)는 각 화소(PX)마다 다른 발광 소자(300)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 제2 뱅크(800)는 제1 뱅크(400)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(300)는 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(300)는 서로 다른 물질을 포함하는 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다.
복수의 발광 소자(300)들은 제1 전극(211), 제2 전극 패턴(221), 제2 전극(222) 및 제1 전극 패턴(212)이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 또한, 발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 제1 전극(211), 제2 전극 패턴(221), 제2 전극(222) 및 제1 전극 패턴(212)의 연장된 방향과 발광 소자(300)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극(211), 제2 전극 패턴(221), 제2 전극(222) 및 제1 전극 패턴(212)이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
복수의 발광 소자(300)는 제1 전극(211)과 제2 전극 패턴(221) 사이에 배치되는 제1 발광 소자(300) 및 제2 전극(222)과 제1 전극 패턴(212) 사이에 배치되는 제2 발광 소자(300)를 포함할 수 있다. 예를 들어, 제1 발광 소자(300)는 도면에서 좌측에 배치되고, 제2 발광 소자(300)는 도면에서 우측에 배치되는 발광 소자일 수 있다.
발광 소자(300)들은 제1 절연층(510) 상에서 양 단부가 전극층(200) 상에 배치된다. 제1 전극(211)과 제2 전극 패턴(221) 사이에 배치되는 제1 발광 소자(300)와 제2 전극(222)과 제1 전극 패턴(212) 사이에 배치되는 제2 발광 소자(300)의 각 제1 반도체층(310, 도 5 참조)이 배치되는 방향은 서로 상이할 수 있다. 예를 들어, 제1 전극(211)과 제2 전극 패턴(221) 사이에서 제1 절연층(510) 상에 배치된 제1 발광 소자(300)는 제1 발광 소자(300)의 제1 반도체층(310)이 배치된 일 단부가 제2 전극 패턴(221) 상에 배치되도록 정렬될 수 있다. 제2 전극(222)과 제1 전극 패턴(212) 사이에서 제1 절연층(510) 상에 배치된 제2 발광 소자(300)는 제2 발광 소자(300)의 제1 반도체층(310)이 배치된 일 단부가 제2 전극(222) 상에 배치되도록 정렬될 수 있다. 즉, 발광 소자(300)에서 제1 반도체층(310)이 배치된 일 측의 단부를 발광 소자(300)의 제1 단부라고 정의할 때, 일 화소(PX)에서 평면상 좌측에 배치된 복수의 발광 소자(300)와 우측에 배치된 복수의 발광 소자(300)의 제1 단부가 향하는 방향은 서로 반대 방향일 수 있다. 다만, 복수의 발광 소자(300)의 일 단부 방향은 이에 제한되는 것은 아니다.
제2 절연층(520)은 발광 소자(300) 상에 배치될 수 있다. 제2 절연층(520)은 발광 소자(300) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(300)의 일 단부 및 타 단부는 덮지 않도록 배치될 수 있다. 후술하는 제1 내지 제1 내지 제3 접촉 전극(711, 712, 610)은 제2 절연층(520)이 덮지 않는 발광 소자(300)의 양 단부와 접촉할 수 있다. 제2 절연층(520) 중 발광 소자(300) 상에 배치된 부분은 평면상 화소(PX) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(520)은 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(300)를 고정시키는 역할을 할 수 있다.
도 3 및 도 4를 참조하면, 제2 절연층(520) 상에는 제1 접촉 전극(711), 제2 접촉 전극(712), 제3 접촉 전극(610), 제1 패턴(720) 및 제3 절연층(530)이 배치될 수 있다. 이하, 도 3 및 도 4를 참조하여, 제1 접촉 전극(711), 제2 접촉 전극(712), 제3 접촉 전극(610), 제1 패턴(720) 및 제3 절연층(530)의 상대적인 평면 배치에 대하여 설명하기로 한다.
제1 접촉 전극(711)은 접촉 영역(CA)에서 제1 전극(211)의 일부 상에 배치될 수 있다. 구체적으로, 제1 접촉 전극(711)은 평면도상 제1 전극(211)의 확장부(211E) 상에 배치되어 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(711)은 제1 전극(211) 상에 배치되되, 제1 발광 소자(300) 측으로 연장되어 발광 소자(300)의 일 단부와 중첩 배치될 수 있다.
제2 접촉 전극(712)은 접촉 영역(CA)에서 제2 전극(222)의 일부 상에 배치될 수 있다. 구체적으로, 제2 접촉 전극(712)은 평면도상 제2 전극(222)의 상에 배치되어 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 접촉 전극(712)은 제2 전극(222) 상에 배치되되, 제2 발광 소자(300) 측으로 연장되어 발광 소자(300)의 일 단부와 중첩 배치될 수 있다.
제1 접촉 전극(711)과 제2 접촉 전극(712)은 각각 제1 컨택홀(CT1) 및 제2 컨택홀(CT2)이 형성된 제1 전극(211) 및 제2 전극(222)과 접촉할 수 있다. 제1 접촉 전극(711)은 제1 컨택홀(CT1)을 통해 트랜지스터와 전기적으로 연결된 제1 전극(211)과 접촉하고, 제2 접촉 전극(712)은 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결된 제2 전극(222)과 접촉할 수 있다. 제1 접촉 전극(711)과 제2 접촉 전극(712)은 트랜지스터 또는 제2 전압 배선(VL2)으로부터 인가된 전기 신호를 발광 소자(300)들에 전달할 수 있다.
제1 패턴(720)은 배선 영역(LA)에서 후술하는 제3 접촉 전극(610)의 제3 영역(620)과 중첩 배치될 수 있다. 제1 패턴(720)은 제3 접촉 전극(610)의 제3 영역(620)의 적어도 일부와 접촉할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)은 서로 이격되어 배치될 수 있다. 몇몇 실시예에서, 제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)을 동일한 층에 형성될 수 있다. 제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)은 동일한 마스크 공정에 의해 패턴화되어 형성될 수 있다. 다만, 이에 제한되지 않고, 다른 몇몇 실시예에서, 제1 패턴(720)은 제1 및 제2 접촉 전극(711, 712)과 다른 층에 형성될 수도 있다. 예를 들어, 제1 패턴(720)은 제1 및 제2 접촉 전극(711, 712)이 형성된 후, 후속 공정을 통해 형성될 수도 있다.
제3 접촉 전극(610)은 평면도상 폐루프 형상을 포함할 수 있다. 제3 접촉 전극(610)은 접촉 영역(CA)에 배치된 제1 영역(611) 및 제2 영역(612)과 배선 영역(LA)에 배치된 제3 영역(620)을 포함할 수 있다. 즉, 제3 접촉 전극(610)은 접촉 영역(CA)에서 제2 전극 패턴(221) 상에 배치된 제1 영역(611), 접촉 영역(CA)에서 제1 전극 패턴(212) 상에 배치된 제2 영역(612) 및 배선 영역(LA)에 배치된 제3 영역(620)을 포함할 수 있다.
제3 접촉 전극(610)의 제1 영역(611) 및 제2 영역(612)은 서로 이격 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제3 접촉 전극(610)의 제3 영역(620)은 제3 접촉 전극(610)의 제1 영역(611)과 제2 영역(612)을 연결할 수 있다. 제3 접촉 전극(610)은 제1 방향(DR1)으로 연장된 제1 영역(611) 및 제2 영역(612)과 이들을 연결하는 제3 영역(620)을 포함하여 제2 접촉 전극(712)을 둘러쌀 수 있다.
제3 접촉 전극(610)의 제1 영역(611) 및 제2 영역(612)은 각각 컨택홀(CT1, CT2)이 형성되지 않은 제1 전극 패턴(212)과 제2 전극 패턴(221) 상에 배치되어 발광 소자(300)와 접촉할 수 있다. 제3 접촉 전극(610)의 제3 영역(620)은 제2 컨택홀(CT2)이 형성된 제2 전극(222)과 중첩할 수 있으나, 이들 사이에는 제1 절연층(510)이 배치되어 이들은 서로 직접 연결되지 않을 수 있다.
제3 접촉 전극(610)의 제1 영역(611)은 제2 전극 패턴(221)의 일부 상에 배치될 수 있다. 구체적으로, 제3 접촉 전극(610)의 제1 영역(611)은 평면도상 제2 전극 패턴(221) 상에 배치되어 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제3 접촉 전극(610)의 제1 영역(611)은 제2 전극 패턴(221) 상에 배치되되, 제1 발광 소자(300) 측으로 연장되어 발광 소자(300)의 타 단부와 중첩 배치될 수 있다.
제3 접촉 전극(610)의 제2 영역(612)은 제1 전극 패턴(212)의 일부 상에 배치될 수 있다. 구체적으로, 제3 접촉 전극(610)의 제2 영역(612)은 평면도상 제1 전극 패턴(212) 상에 배치되어 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제3 접촉 전극(610)의 제2 영역(612)은 제1 전극 패턴(212) 상에 배치되되, 제2 발광 소자(300) 측으로 연장되어 발광 소자(300)의 타 단부와 중첩 배치될 수 있다. 제3 접촉 전극(610)의 제2 영역(612)은 제3 접촉 전극(610)의 제1 영역(611)과 이격되어 배치될 수 있다.
제3 접촉 전극(610)의 제3 영역(620)은 배선 영역(LA)에 배치되되 제3 접촉 전극(610)의 제1 영역(611)과 제2 영역(612)을 서로 연결할 수 있다. 제3 접촉 전극(610)의 제3 영역(620)은 제3 접촉 전극(610)의 제1 영역(611)과 제2 영역(612)의 양 단부를 서로 연결하도록 제1 방향(DR1)으로 연장된 형상일 수 있다.
제3 접촉 전극(610)의 제1 영역(611), 제2 영역(612) 및 제3 영역(620)은 서로 일체화되어 폐루프 형상을 가질 수 있다. 상기 제3 접촉 전극(610)은 제2 접촉 전극(712)을 둘러싸도록 배치될 수 있다.
이하, 도 4를 참조하여 제1 접촉 전극(711), 제2 접촉 전극(712), 제3 접촉 전극(610), 제1 패턴(720) 및 제3 절연층(530)의 단면 구조를 중심으로 설명하기로 한다.
제3 접촉 전극(610)은 제2 절연층(520) 상에 배치될 수 있다. 상술한 바와 같이, 제3 접촉 전극(610)은 접촉 영역(CA)에 배치된 제1 및 제2 영역(611, 612) 및 배선 영역(LA)에 배치된 제3 영역(620)을 포함할 수 있다.
제3 접촉 전극(610)의 제1 영역(611)은 발광 소자(300)의 일 단부 및 제2 전극 패턴(221)의 일면과 직접 접촉할 수 있다. 제3 접촉 전극(610)의 제1 영역(611)은 발광 소자(300) 상에 배치된 제2 절연층(520)의 상면에 일부 배치될 수 있다. 제1 영역(611)은 제2 서브 뱅크(420) 상에 배치된 제2 전극(222)과 제3 방향(DR3)으로 비중첩하여, 제2 전극(222) 상에는 배치되지 않을 수 있다.
제3 접촉 전극(610)의 제2 영역(612)은 발광 소자(300)의 일 단부 및 제1 전극 패턴(212)의 일면과 직접 접촉할 수 있다. 제3 접촉 전극(610)의 제2 영역(612)은 발광 소자(300) 상에 배치된 제2 절연층(520)의 상면에 일부 배치될 수 있다.
제3 접촉 전극(610)의 제3 영역(620)은 배선 영역(LA)에서 제1 절연층(510) 상에 배치될 수 있다. 제3 접촉 전극(610)의 제3 영역(620)은 배선 영역(LA)에 배치된 제2 전극층(220), 예컨대, 제2 전극(222) 및 제2 전극 패턴(221)과 일부 중첩될 수 있다. 제3 접촉 전극(610)의 제3 영역(620)은 배선 영역(LA) 전면적으로 배치될 수 있다.
제3 접촉 전극(610)은 전도성 물질을 포함할 수 있다. 예를 들어, 제3 접촉 전극(610)은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 제3 접촉 전극(610)은 투명성 전도성 물질을 포함하고, 발광 소자(300)에서 방출된 광은 발광 소자(300)의 양 단부면 뿐만 아니라, 양 측면으로도 방출될 수 있다. 발광 소자(300)의 일 단부면을 통해 방출되는 광은 발광 소자(300)의 일 단부면과 접촉하는 접촉 영역(CA)에 배치된 제3 접촉 전극(610), 즉 제1 영역(611) 및 제2 영역(612)을 투과하여 방출될 수 있다. 상기 발광 소자(300)로부터 방출되어 제3 접촉 전극(610)을 투과한 광은 제1 및 제2 서브 뱅크(410, 420)의 측면에서 반사되어 표시 방향(예컨대, 제3 방향(DR3)으로 진행할 수 있다. 다만, 이에 제한되는 것은 아니다. 일 실시예에서, 제3 접촉 전극(610)은 결정질 ITO를 포함할 수 있으나, 이에 제한되지 않는다.
제3 절연층(530)은 제3 접촉 전극(610) 상에 배치된다. 제3 절연층(530)은 접촉 영역(CA) 상에 배치되되, 배선 영역(LA)에는 배치되지 않을 수 있다. 구체적으로, 제3 절연층(530)은 접촉 영역(CA)에 배치된 제3 접촉 전극(610)의 제1 영역(611)은 및 제3 접촉 전극(610)의 제2 영역(612)은 완전히 덮도록 배치되고, 배선 영역(LA)에 배치된 제3 접촉 전극(610) 제3 영역(620)은 제3 방향(DR3)으로 노출되도록 배치될 수 있다. 즉, 제3 절연층(530)은 제3 접촉 전극(610)과 접촉 영역(CA)에서 중첩하고, 배선 영역(LA)에서 비중첩할 수 있다.
제3 절연층(530)은 제3 접촉 전극(610)과 제1 접촉 전극(711) 및 제2 접촉 전극(712)을 전기적으로 상호 절연시킬 수 있다. 제3 절연층(530)은 제3 접촉 전극(610)의 제1 영역(611) 및 제2 영역(612)을 덮도록 배치되되, 발광 소자(300)가 제1 접촉 전극(711) 및 제2 접촉 전극(712)과 접촉할 수 있도록 발광 소자(300)의 타 단부 상에는 배치되지 않을 수 있다. 제3 절연층(530)의 일 측면은 제2 절연층(520)의 일 측면과 나란하게 정렬될 수 있다.
제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)은 제3 절연층(530) 상에 배치될 수 있다. 제1 접촉 전극(711) 및 제2 접촉 전극(712)은 접촉 영역(CA)에 배치될 수 있다. 제1 패턴(720)은 배선 영역(LA)에 배치될 수 있다.
제1 접촉 전극(711)은 발광 소자(300)의 타 단부 및 제1 전극(211)의 일면과 직접 접촉할 수 있다. 제1 접촉 전극(711)은 발광 소자(300) 상에 배치된 제3 절연층(530)의 상면에 일부 배치될 수 있다.
제2 접촉 전극(712)은 발광 소자(300)의 타 단부 및 제2 전극(222)의 일면과 직접 접촉할 수 있다. 제2 접촉 전극(712)은 발광 소자(300) 상에 배치된 제3 절연층(530)의 상면에 일부 배치될 수 있다.
제1 패턴(720)은 배선 영역(LA)에서 제3 접촉 전극(610)의 제3 영역(620) 상에 배치될 수 있다. 일 실시예에서, 제1 패턴(720)은 제3 접촉 전극(610)의 제3 영역(620)과 직접 접촉할 수 있다. 제1 패턴(720)의 하면은 제3 접촉 전극(610)의 제3 영역(620)의 상면과 접촉하며, 제1 패턴(720)의 하면과 제3 접촉 전극(610)의 제3 영역(620)의 상면은 동일 평면 상에 배치될 수 있다. 도 4에는 배선 영역(LA)에 배치된 제1 패턴(720)이 제3 접촉 전극(610)의 제3 영역(620) 상에 전면적으로 배치되어 접촉하는 것을 도시하고 있으나, 이에 제한되지 않는다. 이에 대한 상세한 설명은 다른 도면을 이용하여 후술하기로 한다.
제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)은 동일한 물질을 포함할 수 있다. 예를 들어, 제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)은 각각 전도성 물질을 포함할 수 있다. 예를 들어, 제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)은 투명성 전도성 물질을 포함하고, 상술한 바와 같이 발광 소자(300)에서 방출된 광은 발광 소자(300)의 양 단부면 뿐만 아니라, 양 측면으로도 방출될 수 있다. 발광 소자(300)의 타 단부면을 통해 방출되는 광은 발광 소자(300)의 타 단부면과 접촉하는 접촉 영역(CA)에 배치된 제1 접촉 전극(711) 및 제2 접촉 전극(712)을 투과하여 방출될 수 있다. 상기 발광 소자(300)로부터 방출되어 제1 접촉 전극(711) 및 제2 접촉 전극(712)을 투과한 광은 제1 및 제2 서브 뱅크(410, 420)의 측면에서 반사되어 표시 방향(예컨대, 제3 방향(DR3)으로 진행할 수 있다. 다만, 이에 제한되는 것은 아니다. 일 실시예에서, 제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)은 비결정질 ITO 또는 결정질 ITO 중 적어도 하나를 포함할 수 있으나, 이에 제한되지 않는다.
제1 전극(211)과 접촉하는 제1 접촉 전극(711)으로부터 제1 발광 소자(300, 구체적으로, 도면에서 좌측에 배치된 발광 소자)의 일 단부로 전달된 전기 신호는 제1 발광 소자(300)의 타 단부와 접촉하는 제3 접촉 전극(610)의 제1 영역(611)으로 전달된다. 제3 접촉 전극(610)은 상기 전기 신호를 접촉 영역(CA)에 배치된 제1 영역(611)에서 배선 영역(LA)에 배치된 제3 영역(620)을 통해 다시 접촉 영역(CA)에 배치된 제2 영역(612)으로 전달할 수 있다. 제3 접촉 전극(610)의 제2 영역(612)으로 전달된 상기 전기 신호는 제2 발광 소자(300, 구체적으로 도면에서 우측에 배치된 발광 소자)의 일 단부로 전달되고, 이는 제2 접촉 전극(712)을 통해 제2 전극(222)으로 전달될 수 있다. 이에 따라, 발광 소자(300)의 발광을 위한 전기 신호는 하나의 제1 전극(211) 및 제2 전극(222)으로만 전달되고, 좌측에 배치된 제1 발광 소자(300)와 우측에 배치된 발광 소자(300)는 제3 접촉 전극(610)을 통해 직렬로 연결될 수 있다.
제4 절연층(540)은 기판(110) 상에 전면적으로 배치될 수 있다. 제4 절연층(540)은 기판(110) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다. 예시적인 실시예에서, 제4 절연층(540)은 기판(110) 상에 배치되는 제2 뱅크(800), 제3 절연층(530), 제1 내지 제3 접촉 전극(711, 712, 610) 및 제1 패턴(720)을 상부에서 완전히 덮도록 배치될 수 있다.
상술한 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(540) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(540)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 5는 일 실시예에 따른 발광 소자의 개략적인 사시도이다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있다. 구체적으로, 발광 소자(300)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극층들 사이에 전계를 형성하여 정렬될 수 있다. 예컨대, 무기 발광 다이오드는 상기 두 전극층 사이에 극성을 갖도록 특정 방향으로 전계를 형성하여 두 전극 사이에 정렬되어 배치될 수 있다.
일 실시예에 따른 발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(Rod)일 수 있다. 다만, 발광 소자(300)의 형상이 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(300)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 발광 소자(300)의 연장 방향인 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 5를 참조하면, 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320), 활성층(360), 소자 전극층(370) 및 절연막(380)을 포함할 수 있다.
제1 반도체층(310)은 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(310)의 상기 일 방향으로의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320)은 발광 소자(300의 연장 방향인 일 방향을 따라 제1 반도체층(310)과 이격되어 배치될 수 있다. 제2 반도체층(320)은 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(320)의 상기 일 방향으로의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(310)과 제2 반도체층(320)이 각각 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에 따르면 활성층(360)의 물질에 따라 제1 반도체층(310)과 제2 반도체층(320)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
활성층(360)은 제1 반도체층(310)0과 제2 반도체층(320) 사이에 배치된다. 활성층(360)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(360)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 활성층(360)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(360)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(360)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(360)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(360)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(360)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(360)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(360)의 상기 일 방향으로의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(360)에서 방출되는 광은 발광 소자(300)의 길이 방향으로 양 단부의 외면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(360)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
소자 전극층(370)은 제2 반도체층(320) 상에 배치될 수 있다. 소자 전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(300)는 적어도 하나의 소자 전극층(370)을 포함할 수 있다. 도 5에서는 발광 소자(300)가 하나의 소자 전극층(370)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 더 많은 수의 소자 전극층(370)을 포함할 수도 있다.
소자 전극층(370)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(300)가 접촉 영역(CA)에 배치된 전극층(200) 또는 접촉 영역(CA)에 배치된 제1 내지 제3 접촉 전극(711, 712, 610)과 전기적으로 연결될 때, 발광 소자(300)와 접촉 영역(CA)에 배치된 전극층(200) 또는 제1 내지 제3 접촉 전극(711, 712, 610) 사이의 저항을 감소시킬 수 있다. 소자 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 소자 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 소자 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 소자 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
일 실시예에서, 소자 전극층(370)은 활성층(360)에서 방출된 광이 발광 소자(300)의 양 단부로 원활하게 방출되기 위해 투명한 도전성 물질을 포함할 수 있다. 예를 들어, 소자 전극층(370)은 ITO를 포함할 수 있다. 소자 전극층(370)의 상기 일 방향으로의 두께(d3)는 0.09㎛ 내지 0.14㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 상기 일 방향을 발광 소자(300)의 연장 방향일 수 있다.
절연막(380)은 상술한 복수의 반도체층(310, 320) 및 소자 전극층(370)의 측면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(360)의 측면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상술한 제1 반도체층(310), 제2 반도체층(320), 활성층(360) 및 소자 전극층(370)을 보호하는 역할을 할 수 있다. 일 예로, 절연막(380)은 상기 제1 반도체층(310), 제2 반도체층(320), 활성층(360) 및 소자 전극층(370)의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이 방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이 방향으로 연장되어 제1 반도체층(310)의 측면으로부터 소자 전극층(370)의 측면까지 완전히 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(360)을 포함하여 일부의 반도체층의 측면만을 커버하거나, 소자 전극층(370) 측면의 일부만 커버하여 소자 전극층(370)의 측면이 부분적으로 노출될 수도 있다. 또한, 절연막(380)은 발광 소자(300)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm 내외일 수 있다.
절연막(380)은 절연 특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(360)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(360)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면 처리될 수 있다. 발광 소자(300)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(300)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 30nm 내지 700nm의 범위를 가질 수 있으며, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(360)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
도 6은 도 4의 P1 영역을 확대한 확대 단면도이다. 도 7은 도 4의 P2 영역을 확대한 확대 단면도이다.
도 4 및 도 5를 결부하여 도 6 및 도 7을 참조하면, 제3 접촉 전극(610)은 제1 절연층(510) 상에 제1 두께(d1)로 형성될 수 있다. 제1 및 제2 접촉 전극(711, 712)과 제1 패턴(720)이 동일층에 형성되는 예시적인 실시예에서, 제1 및 제2 접촉 전극(711, 712)과 제1 패턴(720)은 각각 제3 절연층(530) 상에 제2 두께(d2)로 형성될 수 있다. 이하, 각 접촉 전극(711, 712, 610)의 두께는 각 접촉 전극(711, 712, 610)이 각 각 접촉 전극(711, 712, 610)의 하부 상에 배치된 부재와 접촉하는 일면(이하, 하면)으로부터 이와 대향하는 타면(이하, 상면)까지의 평균 거리를 의미할 수 있다.
도 6을 참조하면, 접촉 영역(CA)에 배치된 제1 접촉 전극(711), 제2 접촉 전극(712) 및 제3 접촉 전극(610)의 제1 및 제2 영역(611, 612)은 발광 소자(300)의 양 단부와 접촉할 수 있다. 발광 소자(300)의 양 단부와 접촉하는 접촉 영역(CA)에 배치된 제1 접촉 전극(711), 제2 접촉 전극(712) 및 제3 접촉 전극(610)의 제1 및 제2 영역(611, 612)의 제1 및 제2 두께(d1, d2)에 따라 발광 소자(300)의 활성층(360)에서 생성되어 발광 소자(300)의 양 단부를 통해 방출되는 광의 투과율이 상이할 수 있다.
또한, 발광 소자(300)의 활성층(360)에서 생성된 광은 발광 소자(300)에 포함된 소자 전극층(370)의 제3 두께(d3)와 접촉 영역(CA)에 배치된 제3 접촉 전극(610)의 제1 두께(d1)의 합인 제4 두께(d4)에 의해 투과율이 정해질 수 있다. 상기 제1 두께(d1), 제2 두께(d2) 및 제3 두께(d4)가 커질수록 발광 소자(300)에서 생성되어 발광 소자(300) 외부로 방출되는 광은 투과율은 감소할 수 있다. 따라서, 접촉 영역(CA)에서 제1 및 제2 접촉 전극(711, 712)과 제3 접촉 전극(610)이 발광 소자(300)에서 생성되어 방출되는 광의 투과율을 높이되, 상술한 바와 같이 배선 영역(LA)에서 전기 신호를 전달하는 역할을 하기 위하여 제1 및 제2 접촉 전극(711, 712), 제3 접촉 전극(610) 및 제1 패턴(720)의 두께는 적당한 두께로 형성될 필요가 있다. 예시적인 실시예에서, 제3 접촉 전극(610)의 두께(d1)는 150Å 내지 1000Å의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 마찬가지로, 제1 및 제2 접촉 전극(711, 712)의 두께(d2)는 150Å 내지 1000Å의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
도 7을 참조하면, 배선 영역(LA)에 배치된 제3 접촉 전극(610), 즉 제3 접촉 전극(610)의 제3 영역(620)은 배선 영역(LA)에 배치된 제1 패턴(720)과 직접 접촉할 수 있다. 상술한 바와 같이, 제1 전극(211)으로부터 제1 발광 소자(300)를 통해 제3 접촉 전극(610)의 제1 영역(611)에 전달받은 전기 신호는 배선 영역(LA)에 배치된 제3 접촉 전극(610)의 제3 영역(620)을 통해 제3 접촉 전극(610)의 제2 영역(612)에 전달될 수 있다. 따라서, 전기 신호가 전달되는 배선 영역(LA)에 배치된 도전층은 낮은 저항을 확보할 필요가 있다. 따라서, 배선 영역(LA)에 제1 두께(d1)를 갖는 제3 접촉 전극(610)의 제3 영역(620)의 일면에 제2 두께(d2)를 갖는 제1 패턴(720)의 하면을 직접 접촉하도록 배치함으로써, 배선 영역(LA)에서 저항이 감소된 배선을 확보할 수 있다. 즉, 배선 영역(LA)에 배치된 제3 접촉 전극(610) 상에 제1 패턴(720)을 패턴화하여 더 배치함으로써, 전기 신호를 전달하는 배선 영역(LA)에 배치된 도전층의 제5 두께(d5)는 제1 두께(d1)와 제2 두께(d2)의 합일 수 있다. 따라서, 배선 영역(LA)에 제3 접촉 전극(610)만 배치하는 경우보다 도전층의 두께가 두꺼워져 저항이 감소될 수 있다.
예시적인 실시예에서, 제3 접촉 전극(610)은 결정질 ITO를 포함할 수 있다. 상기 제3 접촉 전극(610)이 결정질 ITO를 포함함으로써, 비결정질 ITO를 포함하는 경우에 비하여 발광 소자(300)에서 생성되어 방출되는 광의 투과율이 높아질 수 있다. 따라서, 표시 장치(10)의 휘도를 증가시킬 수 있다.
이하, 도 8 내지 도 20의 도면들을 참조하여 일 실시예에 따른 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 8 및 도 9는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다. 도 10은 도 8 및 도 9의 제조 공정에서 일 화소의 발광 영역을 나타내는 평면도이다.
먼저, 대상 기판(SUB)을 준비한다. 이하 도 8 내지 도 20의 도면에는 도시되지 않았으나, 대상 기판(SUB)은 도 4에 도시된 기판(110) 및 기판(110) 상에 배치된 복수의 도전층 및 복수의 절연층을 포함하는 회로 소자층(PAL)의 단면 구조와 실질적으로 동일할 수 있다. 이하, 설명의 편의를 위해 이들을 포함한 대상 기판(SUB)으로 도시하여 설명하기로 하고, 대상 기판(SUB)의 상세한 단면 구조는 상술한 도 4의 회로 소자층(PAL)의 구조로 대체하기로 한다.
이어, 도 8 및 도 10을 참조하면, 대상 기판(SUB) 상에 제1 뱅크(400)를 형성한다. 제1 뱅크(400)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다. 제1 뱅크(400)는 대상 기판(SUB)의 상면으로부터 돌출된 형상을 가질 수 있다. 이에 대한 설명은 상술한 바와 동일하다.
다음으로 도 9 및 도 10을 참조하면, 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 상에 전극층(200)을 형성한다. 전극층(200)은 제1 서브 뱅크(410) 상에 배치되는 제1 전극층(210)과 제2 서브 뱅크(420) 상에 배치되는 제2 전극층(220)을 형성한다. 제1 전극층(210)은 발광 영역(EMA)의 중앙부를 지나고 제2 방향(DR2)으로 연장되는 선을 기준으로 서로 대칭되는 제1 전극(211) 및 제1 전극 패턴(212)을 포함할 수 있다. 제2 전극층(220)은 발광 영역(EMA)의 중앙부를 지나고 제2 방향(DR2)으로 연장되는 선을 기준으로 서로 대칭되는 제2 전극(222) 및 제2 전극 패턴(221)을 포함할 수 있다. 제1 전극(211), 제1 전극 패턴(212), 제2 전극(222) 및 제2 전극 패턴(221)은 동일한 재료를 포함하여 같은 공정에서 동시에 형성될 수 있다.
제1 전극(211), 제1 전극 패턴(212), 제2 전극(222) 및 제2 전극 패턴(221)은 제2 방향(DR2)으로 연장되고 제1 방향(DR1)으로 서로 이격되어 배치될 수 잇다. 전극층(200)은 평면도상 좌측으로부터 우측 방향으로 제1 전극(211), 제2 전극 패턴(221), 제2 전극(222), 및 제1 전극 패턴(212) 순으로 차례로 정렬되도록 패턴화하여 형성할 수 있다.
도면에는 도시하지 않았으나, 도 3을 결부하여 참조하면, 제1 전극층(210)은 절단부 영역(CBA)에서 절단되지 않고 제2 방향(DR2)을 따라 연장될 수 있다. 제2 방향(DR2)을 따라 연장된 제1 전극(211) 및 제1 전극 패턴(212)은 패드부로부터 전압을 각각 인가받을 수 있다. 반면, 제2 전극층(220)은 절단부 영역(CBA)에서 제2 전극(222) 및 제2 전극 패턴(221) 사이를 전기적으로 연결하는 영역을 더 포함할 수 있다. 따라서, 제1 전극(211), 제1 전극 패턴(212), 제2 전극층(220)은 패드부로터 각각 별도의 전압을 인가받을 수 있다. 제1 전극층(210)과 제2 전극층(220)은 후속 공정에서 발광 소자(300)를 배치 및 정렬한 후, 절단부 영역(CBA)에서 제2 방향(DR2)으로 인접하여 배치된 화소(PX)의 제1 전극(211), 제2 전극 패턴(221), 제2 전극(222), 및 제1 전극 패턴(212)과 각각 분리하는 단선 공정이 수행되어 도 2에 도시된 각각 전극층(200)을 형성할 수 있다.
도 11은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다. 도 12는 도 11의 제조 공정에서 일 화소의 발광 영역을 나타내는 평면도이다.
이어, 도 11 및 도 12를 참조하면, 전극층(200) 상에 제1 절연층(510), 복수의 발광 소자(300) 및 제2 절연층(520)을 형성한다.
구체적으로, 제1 뱅크(400) 및 전극층(200)이 형성된 대상 기판(SUB) 상에 전극층(200)을 덮는 제1 절연층(510)을 형성한다.
접촉 영역(CA)에서 제1 절연층(510)은 제1 전극(211), 제2 전극 패턴(221), 제2 전극(222), 및 제1 전극 패턴(212)을 각각 적어도 일부 노출하되, 상기 제1 전극(211)과 제2 전극 패턴(221) 사이, 제2 전극 패턴(221)과 제2 전극(222) 사이, 제2 전극(222)과 제1 전극 패턴(212) 사이에 배치될 수 있다. 제1 절연층(510)은 제1 전극(211), 제2 전극 패턴(221), 제2 전극(222), 및 제1 전극 패턴(212)을 서로 절연시킬 수 있다.
배선 영역(LA)에서 제1 절연층(510)은 대상 기판(SUB) 상에 전면적으로 배치될 수 있다. 배선 영역(LA)에서 제1 절연층(510)은 배선 영역(LA)과 중첩하는 제2 전극층(220)을 덮도록 배치될 수 있다.
이어, 제1 절연층(510) 상에 제2 뱅크(800)를 형성한다.
이어, 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 복수의 발광 소자(300)를 배치한다. 복수의 발광 소자(300)는 제1 전극(211)과 제2 전극 패턴(221) 사이에서 제1 절연층(510) 상에 배치된 제1 발광 소자(300) 및 제2 전극(222)과 제1 전극 패턴(212) 사이에서 제1 절연층(510) 상에 배치된 제1 절연층(510) 상에 배치된 제2 발광 소자(300)를 포함할 수 있다.
복수의 발광 소자(300)는 잉크 내에 분산된 상태로 대상 기판(SUB) 상에 분사될 수 있다. 예시적인 실시예에서, 발광 소자(300)는 잉크 내에 분산된 상태로 준비되고 잉크젯 프린팅 장치를 이용한 프린팅 공정으로 대상 기판(SUB) 상에 분사될 수 있다. 잉크젯 프린팅 장치를 통해 분사된 잉크는 제2 뱅크(800)가 둘러싸는 영역 내에 안착될 수 있다. 제2 뱅크(800)는 잉크가 이웃하는 다른 화소(PX)로 넘치는 것을 방지할 수 있다.
발광 소자(300)를 포함하는 잉크가 분사되면, 제1 전극(211), 제1 전극 패턴(212) 및 제2 전극층(220)에 각각 전기 신호를 인가하여 복수의 발광 소자(300)들을 제1 절연층(510) 상에 정렬할 수 있다. 제1 전극(211), 제1 전극 패턴(212) 및 제2 전극층(220)에 각각 전기 신호를 인가하면, 제1 전극(211)과 제2 전극 패턴(221), 제2 전극(222)과 제1 전극 패턴(212) 사이에는 전계가 생성될 수 있다. 잉크 내에 분산된 발광 소자(300)는 상기 전계에 의해 유전 영동힘을 받을 수 있고, 유전 영동힘을 받은 발광 소자(300)는 배향 방향 및 위치가 바뀌면서 제1 절연층(510) 상에 안착될 수 있다.
발광 소자(300)들은 제1 절연층(510) 상에서 양 단부가 전극층(200) 상에 배치된다. 제1 전극(211)과 제2 전극 패턴(221) 사이에 배치되는 제1 발광 소자(300)와 제2 전극(222)과 제1 전극 패턴(212) 사이에 배치되는 제2 발광 소자(300)의 각 제1 반도체층(310)이 배치되는 방향은 서로 상이할 수 있다. 예를 들어, 제1 전극(211)과 제2 전극 패턴(221) 사이에서 제1 절연층(510) 상에 배치된 제1 발광 소자(300)는 제1 발광 소자(300)의 제1 반도체층(310)이 배치된 일 단부가 제2 전극 패턴(221) 상에 배치되도록 정렬될 수 있다. 제2 전극(222)과 제1 전극 패턴(212) 사이에서 제1 절연층(510) 상에 배치된 제2 발광 소자(300)는 제2 발광 소자(300)의 제1 반도체층(310)이 배치된 일 단부가 제2 전극(222) 상에 배치되도록 정렬될 수 있다. 즉, 발광 소자(300)에서 제1 반도체층(310)이 배치된 일 측의 단부를 발광 소자(300)의 제1 단부라고 정의할 때, 일 화소(PX)에서 평면상 좌측에 배치된 복수의 발광 소자(300)와 우측에 배치된 복수의 발광 소자(300)의 제1 단부가 향하는 방향은 서로 반대 방향일 수 있다.
이어, 복수의 발광 소자(300) 상에 제2 절연층(520)을 형성한다. 제2 절연층(520)은 복수의 발광 소자(300)가 및 제1 절연층(510)이 형성된 대상 기판(SUB) 상에 제2 절연 물질층을 전면적으로 적층하고 상기 발광 소자(300)의 일 단부 및 타 단부를 노출하도록 제2 절연 물질층의 일부를 제거하여 제2 절연층(520)을 형성할 수 있다. 제2 절연층(520)은 복수의 발광 소자(300)의 양 단부 및 전극층(200)의 일부를 노출하는 개구부를 포함할 수 있다. 상기 개구부를 통해 노출된 복수의 발광 소자(300)의 양 단부 및 전극층(200)에는 제1 내지 제3 접촉 전극(711, 712, 610)이 배치될 수 있다.
이어, 제1 전극층(210)과 제2 전극층(220) 중 절단부 영역(CBA)에 배치된 부분을 단선하는 공정을 수행하여 제1 전극(211), 제2 전극 패턴(221), 제2 전극(222) 및 제1 전극 패턴(212)을 형성한다. 본 단선 공정을 통해 발광 소자(300)의 정렬을 위한 전기 신호는 복수의 화소(PX)에 연결된 전극층(210, 220)을 통해 인가되고, 표시 장치(10)의 구동을 위해 각 전극층, 예컨대 제1 전극(211), 제2 전극 패턴(221), 제2 전극(222) 및 제1 전극 패턴(212)은 절단부 영역(CBA)에서 서로 분리되어 전극을 형성할 수 있다. 따라서, 각 화소(PX)에 배치된 제1 및 제2 전극(211, 222)은 각 화소(PX)에 배치된 트랜지스터를 통해 개별적으로 구동될 수 있다.
도 13 및 도 14는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다. 도 15은 도 14의 제조 공정에서 일 화소의 발광 영역을 나타내는 평면도이다.
이어 도 13을 참조하면, 전극층(200) 상에 제1 접촉 전극 물질 패턴(610')을 형성한다. 예시적인 실시예에서, 전극층(200)의 제1 전극 패턴(212) 및 제2 전극 패턴(221) 상에 제1 접촉 전극 물질 패턴(610')을 형성한다. 상기 패턴화된 제1 접촉 전극 물질 패턴(610')은 동일한 마스크 공정을 통해 형성될 수 있다. 예를 들어, 접촉 영역(CA)에서 제2 전극 패턴(221) 상에 배치된 제1 접촉 전극 물질 패턴(610')의 제1 영역(611'), 제1 전극 패턴(212) 상에 배치된 제1 접촉 전극 물질 패턴(610')의 제2 영역(612'), 및 배선 영역(LA)에서 제1 절연층(510) 상에 배치된 제1 접촉 전극 물질 패턴(610')의 제3 영역(620')은 동일한 마스크 공정에 의해 형성될 수 있다.
구체적으로, 대상 기판(SUB) 상에 전면적으로 제1 접촉 전극 물질층을 전면 증착한다. 이어 제1 접촉 전극 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 식각한다. 전면적으로 제1 접촉 전극 물질층의 식각은 이에 제한되는 것은 아니지만, 습식 식각으로 진행될 수 있다. 이후, 포토레지스트 패턴을 스트립(Strip) 공정 또는 에슁 공정을 통해 제거한다. 이에, 제한되는 것은 아니나, 제1 접촉 전극 물질층은 비결정질 ITO를 포함할 수 있다. 따라서, 제1 접촉 전극 물질 패턴(610')은 비결정질 ITO를 포함할 수 있다. 제1 접촉 전극 물질 패턴(610')의 두께는 150Å 내지 1000Å의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
이어, 도 14를 참조하면, 대상 기판(SUB) 상에 형성된 제1 접촉 전극 물질 패턴(610')에 열처리를 할 수 있다. 이에 제한되는 것은 아니나, 상기 열처리는 열처리 온도는 200도 이상 270도 이하의 범위에서, 열처리 시간은 10분 내지 20분 사이의 범위로 이루어질 수 있다. 상기 열처리를 통해 비결정질 ITO는 결정질 ITO로 변환될 수 있다. 따라서, 상기 열처리를 통해 결정질 ITO를 포함하는 제3 접촉 전극(610)을 형성할 수 있다. 본 실시예에서, 동일한 에첸트에 대하여 결정질 ITO에 비하여 식각 선택비가 높은 비결정질 ITO를 포함하는 제1 접촉 전극 물질층을 전면 증착하고 식각 공정을 진행함으로써 패턴화하는 공정을 용이하게 할 수 있다. 이어, 비결정질 ITO에 열처리 공정을 통해 결정질 ITO를 포함하는 제3 접촉 전극(610)을 형성함으로써 제1 및 제2 접촉 전극(711, 712) 및 제1 패턴(720)을 형성하는 후속 공정에서 제1 및 제2 접촉 전극(711, 712) 및 제1 패턴(720)이 포함하는 물질을 식각하는 에첸트에 의해 제3 접촉 전극(610)이 손상되는 것을 방지할 수 있다. 이에 대한 설명은 후술하기로 한다.
도 16은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다. 도 17는 도 16의 제조 공정에서 일 화소의 발광 영역을 나타내는 평면도이다.
이어, 제3 접촉 전극(610) 상에 제3 절연층(530)을 형성할 수 있다. 제3 절연층(530)은 대상 기판(SUB) 상에 제3 절연층용 물질층을 전면 증착하고 접촉 영역(CA)의 일부를 노출하는 제1 개구부(OP1) 및 제2 개구부(OP2)와 배선 영역(LA)의 일부를 노출하는 제3 개구부(OP3)를 형성함으로써, 패턴화된 제3 절연층(530)을 형성할 수 있다. 따라서, 제3 절연층(530), 제1 개구부(OP1), 제2 개구부(OP2) 및 제3 개구부(OP3)는 동일한 마스크 공정으로 형성할 수 있다. 예를 들어, 제3 절연층(530)은 무기 물질 또는 유기 물질을 포함하여 이루어질 수 있다. 제3 절연층(530)은 제3 절연층용 물질층을 도포한 후 노광 및 현상을 통해 제1 개구부(OP1), 제2 개구부(OP2) 및 제3 개구부(OP3)를 형성함으로써 형성될 수 있다.
제1 개구부(OP1)는 접촉 영역(CA)에서 제1 절연층(510)이 노출하는 제1 전극(211)의 일부 영역 및 제1 발광 소자(300)의 타 단부(예컨대, 제3 접촉 전극(610)의 제1 영역(611)과 접촉하는 발광 소자(300)의 일 단부의 반대 단부) 영역을 포함하는 영역을 포함할 수 있다. 제1 개구부(OP1)에 의해 노출되는 제1 발광 소자(300)의 타 단부는 제2 절연층(520)이 노출하는 제1 발광 소자(300)의 단부 영역일 수 있다.
제2 개구부(OP2)는 접촉 영역(CA)에서 제1 절연층(510)이 노출하는 제2 전극(222)의 일부 영역 및 제2 발광 소자(300)의 타 단부(예컨대, 제3 접촉 전극(610)의 제2 영역(612)과 접촉하는 발광 소자(300)의 일 단부의 반대 단부) 영역을 포함하는 영역을 포함할 수 있다. 제2 개구부(OP2)에 의해 노출되는 제2 발광 소자(300)의 타 단부는 제2 절연층(520)이 노출하는 제2 발광 소자(300)의 단부 영역일 수 있다.
제3 개구부(OP3)는 배선 영역(LA)에서 제3 접촉 전극(610)의 제3 영역(620)과 중첩된 영역을 포함할 수 있다. 제3 개구부(OP3)에 의해 배선 영역(LA)에 배치된 제3 접촉 전극(610)의 제3 영역(620)의 적어도 일부는 제3 방향(DR3)으로 노출될 수 있다.
도 18은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다. 도 19는 도 18의 제조 공정에서 일 화소의 발광 영역을 나타내는 평면도이다.
이어, 제3 절연층(530) 상에 제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)을 형성한다. 접촉 영역(CA)에서 제1 개구부(OP1)에 대응되어 제1 전극(211) 상에 배치된 제1 접촉 전극(711), 접촉 영역(CA)에서 제2 개구부(OP2)에 대응되어 제2 전극(222) 상에 배치된 제2 접촉 전극(712), 및 배선 영역(LA)에서 제3 개구부(OP3)에 대응되어 제3 접촉 전극(610)의 제3 영역(620) 상에 배치된 제1 패턴(720)은 동일한 마스크 공정에 의해 형성될 수 있다.
구체적으로, 대상 기판(SUB) 상에 전면적으로 제2 접촉 전극 물질층을 전면 증착한다. 이어 제2 접촉 전극 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 식각한다. 전면적으로 제2 접촉 전극 물질층의 식각은 이에 제한되는 것은 아니지만, 습식 식각으로 진행될 수 있다. 이후, 포토레지스트 패턴을 스트립(Strip) 공정 또는 에슁 공정을 통해 제거한다. 이에, 제한되는 것은 아니나, 제2 접촉 전극 물질층은 비결정질 ITO 또는 결정질 ITO를 포함할 수 있다. 제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)의 각 두께는 150Å 내지 1000Å의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
본 실시예에서, 상술한 바와 같이 제3 접촉 전극(610)을 형성하는 공정에서 비결정질 ITO를 결정질 ITO로 결정화하기 위한 열처리 공정을 통해, 제3 접촉 전극(610)이 결정질 ITO를 포함함으로써, 제1 접촉 전극(711), 제2 접촉 전극(712) 및 제1 패턴(720)을 형성하기 위한 식각 공정에서 에첸트에 의해 제3 접촉 전극(610)이 손상되는 것을 방지할 수 있다.
구체적으로, 접촉 영역(CA)에 배치된 제3 접촉 전극(610)의 제1 영역(611) 및 제2 영역(612) 상에는 제3 절연층(530)이 배치될 수 있다. 따라서, 접촉 영역(CA)에 배치된 제3 접촉 전극(610)의 제1 영역(611) 및 제2 영역(612)은 상부에서 이들을 덮는 제3 절연층(530)에 의해 에첸트에 노출되지 않아 손상을 방지할 수 있다.
이와 달리, 상술한 바와 같이 배선 영역(LA)에 배치된 제3 접촉 전극(610)의 제3 영역(620) 상에는 제3 절연층(530)이 배치되지 않을 수 있다. 즉, 배선 영역(LA)에서 제3 접촉 전극(610), 즉 제3 영역(620) 상에 제3 절연층(530)이 배치되지 않아, 제3 영역(620)은 제3 절연층(530)에 의해 제3 방향(DR3)으로 노출될 수 있다. 한편, 상술한 바와 같이 열처리 공정을 통해 제3 영역(620)은 결정질 ITO를 포함할 수 있다. 본 실시예에서, 제3 영역(620)이 결정질 ITO을 포함함으로써, 제3 영역(620)의 상부에 제3 절연층(530)이 배치되지 않아 제3 방향(DR3)으로 노출됨에도 불구하고, 제1 패턴(720)을 형성하는 공정에서 비결정질 ITO를 식각하는 에첸트에 노출되어도 제3 영역(620)은 식각되지 않을 수 있다. 따라서, 제3 접촉 전극(610)과 제1 패턴(720)(또는 제1 및 제2 접촉 전극(711, 712))이 동일한 물질, 예를 들어 ITO를 포함하고 각 식각 공정에서 에첸트에 노출됨에도 불구하고 배선 영역(LA)에 배치된 제3 접촉 전극(610)의 제3 영역(620)이 결정질 ITO를 포함함으로써 에첸트에 의해 손상되는 것을 방지할 수 있다.
도 20은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나태는 단면도이다.
이어, 도 20을 참조하면, 대상 기판(SUB) 상에 제4 절연층(540)을 전면적으로 형성한다. 제4 절연층(540)은 대상 기판(SUB) 상에 배치되는 부재들을 완전히 덮도록 형성될 수 있다. 예시적인 실시예에서, 제4 절연층(540)은 대상 기판(SUB) 상에 배치되는 제2 뱅크(800), 제3 절연층(530), 제1 및 제2 접촉 전극(711, 712), 및 제1 패턴(720)을 상부에서 완전히 덮도록 배치될 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다.
도 21은 다른 실시예에 따른 발광 소자, 복수의 접촉 전극 및 제1 패턴의 상대적인 배치 관계를 나타낸 평면 배치도이다.
도 21을 참조하면, 본 실시예에 따른 표시 장치(10)는 제1 패턴(720_1)의 제1 방향(DR1) 및 제2 방향(DR2)의 길이가 제3 접촉 전극(610)의 제3 영역(620)의 제1 방향(DR1) 및 제2 방향(DR2)의 길이보다 작게 형성되는 점이 도 3의 실시예와 차이점이다.
구체적으로, 제1 패턴(720_1)은 제3 영역(620) 상에 배치될 수 있다. 제1 패턴(720_1)은 제3 접촉 전극(610)의 제3 영역(620)과 제3 방향(DR3)으로 중첩하되, 제3 접촉 전극(610)의 제3 영역(620)의 가장 자리를 노출하도록 제3 접촉 전극(610)의 제3 영역(620) 상에 배치될 수 있다. 제1 패턴(720_1)은 제3 접촉 전극(610)의 제1 영역(611) 및 제2 영역(612)과 비중첩할 수 있다.
제1 패턴(720_1)은 평면도상 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변을 포함하는 직사각형 형상일 수 있다. 제1 패턴(720_1)의 제1 방향(DR1)의 길이는 제3 접촉 전극(610)의 제3 영역(620)의 제1 방향(DR1)의 길이보다 작고, 제1 패턴(720_1)의 제2 방향(DR2)의 길이는 제3 접촉 전극(610)의 제3 영역(620)의 제2 방향(DR2)의 길이보다 작을 수 있다. 즉, 제1 패턴(720_1)의 면적은 대응하는 제3 접촉 전극(610)의 제3 영역(620)의 면적보다 작아서 제3 접촉 전극(610)의 제3 영역(620)은 제1 패턴(720_1)의 하부에서 제1 패턴(720_1)을 완전히 커버하도록 배치될 수 있다. 제1 패턴(720_1)의 하면은 제3 접촉 전극(610)의 제3 영역(620)의 상면과 직접 접촉하고, 제3 접촉 전극(610)의 제1 영역(611) 및 제2 영역(612)의 상면과 비접촉할 수 있다.
본 실시예의 경우, 제1 패턴(720_1)을 제3 접촉 전극(610)의 제3 영역(620) 상에만 배치됨에도 불구하고, 전기 신호를 전달하는 배선 영역(LA)에 배치된 도전층의 두께(d5, 도 6 참조)는 제3 접촉 전극(610)의 제3 영역(620)의 두께(d1, 도 6 참조) 및 제1 패턴(720_1)의 두께(d2, 도 6 참조)의 합일 수 있다. 즉, 배선 영역(LA)에 배치된 도전층의 두께(d5, 도 6 참조)는 접촉 영역(CA)에 배치되어 복수의 발광 소자(300)의 일 단부와 접촉하는 접촉 전극(d1 또는 d2, 도 5 참조)의 두께보다 두껍게 형성되어 상기 배선 영역(LA)에 배치된 도전층의 저항이 감소될 수 있다. 또한, 제1 패턴(720_1)을 평면도상 제3 접촉 전극(610)의 제3 영역(620)의 면적보다 작게 형성함으로써 제3 접촉 전극(610)의 제3 영역(620)의 상에만 배치하여, 제1 패턴(720_1)의 재료비를 절감할 수 있다.
도 22는 또 다른 실시예에 따른 발광 소자, 복수의 접촉 전극 및 제1 패턴의 상대적인 배치 관계를 나타낸 평면 배치도이다.
도 22를 참조하면, 본 실시예에 따른 표시 장치(10)이 제1 방향(DR1)으로 서로 이격된 복수의 제1 패턴(720_2)을 포함하는 점이 도 3의 실시예와 차이점이다.
구체적으로, 표시 장치(10)는 배선 영역(LA)에 배치된 복수의 제1 패턴(720_1)을 포함할 수 있다. 복수의 제1 패턴(720_1)은 제3 접촉 전극(610)의 제3 영역(620) 상에 배치될 수 있다. 복수의 제1 패턴(720_1)은 제3 접촉 전극(610)의 제3 영역(620) 상에서 제1 방향(DR1)을 따라 서로 이격되어 배치될 수 있다. 도면에서는 복수의 제1 패턴(720_1)이 제3 접촉 전극(610)의 제3 영역(620)의 장변 방향인 제1 방향(DR1)을 따라 제1 행으로 나열된 것을 예시하였으나, 이에 제한되는 것은 아니고, 복수의 제1 패턴(720_1)은 제3 접촉 전극(610)의 제3 영역(620) 상에서 제3 접촉 전극(610)의 제3 영역(620)의 단변 방향 및 장변 방향인 제1 방향(DR1) 및 제2 방향(DR2)을 따라 매트릭스 형상으로 배열될 수도 있다.
각 제1 패턴(720_2)의 제1 방향(DR1)의 길이는 제3 접촉 전극(610)의 제3 영역(620)의 제1 방향(DR1)의 길이보다 작고, 제1 패턴(720_2)의 제2 방향(DR2)의 길이는 제3 접촉 전극(610)의 제3 영역(620)의 제2 방향(DR2)의 길이보다 클 수 있다. 제3 접촉 전극(610)의 제3 영역(620)은 제1 방향(DR1)으로 인접하여 배치된 각 제1 패턴(720_2) 사이의 이격 공간에서 제3 방향(DR3)으로 노출될 수 있다. 제1 패턴(720_2)이 배치되지 않은 제3 접촉 전극(610)의 제3 영역(620)의 일면 상에는 제4 절연층(540)이 배치될 수 있다. 본 실시예의 경우, 제1 패턴(720_2)을 제3 접촉 전극(610)의 제3 영역(620) 상에만 패턴화하여 형성함에 따라 재료비를 절감할 수 있다.
도 23은 또 다른 실시예에 따른 발광 소자, 복수의 접촉 전극 및 제1 패턴의 상대적인 배치 관계를 나타낸 평면 배치도이다. 도 24는 도 23의 XXIV-XXIV' 선을 따라 자른 표시 장치의 단면도이다.
도 23 및 도 24를 참조하면, 본 실시예에 따른 표시 장치(10)는 배선 영역(LA)에 배치된 제3 접촉 전극(610)과 제1 패턴(720) 사이에 제3 절연층(530_2)이 배치되는 점이 도 3 및 도 4의 실시예와 차이점이다.
구체적으로, 도 4 및 도 16을 결부하여 도 23 및 도 24를 참조하면, 제3 절연층(530_2)은 기판(110) 상에 전면적으로 배치되되, 접촉 영역(CA)에서 제1 전극(211) 및 제2 전극(222)의 적어도 일부를 노출하도록 배치될 수 있다. 또한, 제3 절연층(530_2)은 배선 영역(LA)에서 제3 접촉 전극(610)의 제3 영역(620) 상에 배치되되, 상기 제3 절연층(530_2)을 관통하는 복수의 컨택홀(PCNT)을 포함할 수 있다. 배선 영역(LA)에 배치된 제3 절연층(530_2)에 형성된 복수의 컨택홀(PCNT)은 하부에 배치된 제3 접촉 전극(610)의 제3 영역(620)의 상면을 일부를 제3 방향(DR3)으로 노출할 수 있다.
배선 영역(LA)에서 제1 패턴(720)은 제3 절연층(530_2) 상에 배치될 수 있다. 구체적으로, 배선 영역(LA)에서 제1 패턴(720)은 제3 절연층(530_2) 상에 배치되고, 상기 제3 절연층(530_2)을 관통하는 복수의 컨택홀(PCNT)을 통해 제3 접촉 전극(610)의 제3 영역(620)과 접촉할 수 있다. 배선 영역(LA)에서 복수의 컨택홀(PCNT)과 중첩 배치된 제1 패턴(720)의 하면은 제3 접촉 전극(610)의 제3 영역(620)의 상면과 직접 접촉하고, 배선 영역(LA)에서 복수의 컨택홀(PCNT)과 비중첩한 제1 패턴(720)의 하면은 제3 절연층(530_2)의 상면과 직접 접촉할 수 있다.
본 실시예의 경우, 제3 절연층(530_2)을 기판(110) 상에 형성하는 제조 공정에서, 접촉 영역(CA)에 배치된 제1 전극(211) 및 제1 발광 소자(300)의 타 단부를 노출하는 제1 개구부(OP1), 제2 전극(222) 및 제2 발광 소자(300)의 타 단부를 토출하는 제2 개구부(OP2)가 형성되도록 제3 절연층(530_2)을 형성하고, 배선 영역(LA)에 배치된 제3 개구부(OP3, 도 16 참조)는 형성하지 않을 수 있다. 상기 제3 절연층(530_2)을 배선 영역(LA)에도 배치되되, 제3 절연층(530_2)의 관통하는 복수의 컨택홀(PCNT)을 통해 제1 패턴(720)과 제3 접촉 전극(610)의 제3 영역(620)을 접촉시킴으로써, 상기 배선 영역(LA)에 배치된 도전층의 전체 면적이 증가하여 전체 저항이 감소될 수 있다.
또한, 예시적인 실시예에서, 배선 영역(LA)에서 제3 접촉 전극(610)의 제3 영역(620) 상에 제3 절연층(530)이 배치됨으로써, 제3 접촉 전극(610)과 제1 및 제2 접촉 전극(711, 712)이 동일한 물질을 포함하는 경우에도, 제1 및 제2 접촉 전극(711, 712)을 형성하기 위한 식각 공정에서 사용되는 에첸트에 의해 하부에 배치되는 제3 접촉 전극(610)의 제3 영역(620)이 손상되는 것을 방지할 수 있다.
도 25는 도 2 및 도 3의 Qa-Qa', Qb-Qb' 선을 따라 자른 다른 예를 나타낸 표시 장치의 단면도이다.
도 25를 참조하면, 제1 및 제2 접촉 전극(711_1, 712_1)과 제3 접촉 전극(610)이 동일한 층에 형성되는 점이 도 4의 실시예와 차이점이다.
구체적으로, 제1 및 제2 접촉 전극(711_1, 712_1)은 제3 접촉 전극(610)과 동일한 층에 형성될 수 있다. 제1 및 제2 접촉 전극(711_1, 712_1)이 제3 접촉 전극(610)과 동일한 층에 형성됨에 따라, 제3 절연층(530_1)은 제1 내지 제3 접촉 전극(711_1, 712_1, 610) 상에 배치될 수 있다. 따라서, 접촉 영역(CA)에서 제1 및 제2 접촉 전극(711_1, 712_1)의 일부분은 제2 절연층(520) 상에 직접 배치될 수 있다. 제1 접촉 전극(711_1)과 제3 접촉 전극(610)의 제1 영역(611)은 제2 절연층(520) 상에서 서로 이격될 수 있다. 마찬가지로, 제2 접촉 전극(712_1)과 제3 접촉 전극(610)의 제2 영역(612)은 제2 절연층(520) 상에서 서로 이격될 수 있다.
제3 절연층(530_1)은 배선 영역(LA)에서 제3 접촉 전극(610)의 제3 영역(620)의 적어도 일부를 노출할 수 있다. 제3 절연층(530_1)은 제3 접촉 전극(610)의 제3 영역(620)과 제3 방향(DR3)으로 비중첩하도록 배치될 수 있다. 제1 패턴(720_1)은 제3 절연층(530_1)이 노출하는 제3 접촉 전극(610)의 제3 영역(620)과 접촉할 수 있다.
제1 및 제2 접촉 전극(711_1, 712_1) 및 제3 접촉 전극(610)은 패터닝 공정을 통해 동시에 형성될 수 있다. 제1 및 제2 접촉 전극(711_1, 712_1)과 제3 접촉 전극(610)이 동시에 형성됨에 따라, 제1 패턴(720_1)은 제1 내지 제3 접촉 전극(711_1, 712_1, 610)이 형성된 후에 후속 공정을 통해 형성될 수 있다.
제1 패턴(720_1)이 제1 내지 제3 접촉 전극(711_1, 712_1, 610)이 형성된 후에 후속 공정을 통해 형성되는 경우, 제3 절연층(530_1)이 제1 내지 제3 접촉 전극(711_1, 712_1, 610) 상에서 제1 내지 제3 접촉 전극(711_1, 712_1, 610)을 덮도록 배치됨으로써, 상기 제1 패턴(720_1)을 형성하는 식각 공정에서 제1 패턴(720_1)이 포함하는 물질을 식각하는 에첸트에 의해 제1 내지 제3 접촉 전극(711_1, 712_1, 610)이 손상되는 것을 방지할 수 있다.
예시적인 실시예에서, 제1 내지 제3 접촉 전극(711, 712, 610)은 결정질 ITO를 포함하고, 제1 패턴(720_1)은 비결정질 ITO 또는 결정질 ITO를 포함할 수 있다. 상술한 바와 같이, 제1 내지 제3 접촉 전극(711, 712, 610)은 결정질 ITO를 포함함으로써, 제3 절연층(530_1)에 의해 제3 접촉 전극(610)의 제3 영역(620)이 노출됨에도 불구하고, 제1 패턴(720)이 포함하는 물질을 식각하는 에첸트에 의해 제3 접촉 전극(610)의 제3 영역(620)이 손상되는 것을 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 300: 발광 소자
210: 제1 전극층 211: 제1 전극
212: 제1 전극 패턴 220: 제2 전극층
221: 제2 전극 패턴 222: 제2 전극
610: 제3 접촉 전극
611: 제3 접촉 전극의 제1 영역
612: 제3 접촉 전극의 제2 영역
620: 제3 접촉 전극의 제3 영역
711; 제1 접촉 전극 712: 제2 접촉 전극
720: 제1 패턴
400: 제1 뱅크 410: 제1 서브 뱅크
420: 제2 서브 뱅크 800: 제2 뱅크
510: 제1 절연층 520: 제2 절연층
530: 제3 절연층 540: 제4 절연층
EMA: 발광 영역 CBA: 절단부 영역
CA: 접촉 영역 LA: 배선 영역

Claims (20)

  1. 접촉 영역과 배선 영역을 포함하는 기판;
    상기 기판 상에 배치되고, 제1 방향으로 연장되는 제1 전극;
    상기 기판 상에서 상기 제1 전극과 이격 배치되고, 상기 제1 방향으로 연장되는 제1 전극 패턴;
    상기 기판 상에서 상기 제1 전극과 상기 제1 전극 패턴 사이에 배치되고, 상기 제1 방향으로 연장되는 제2 전극;
    상기 기판 상에서 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제1 방향으로 연장되는 제2 전극 패턴;
    상기 접촉 영역에서 상기 제1 전극과 상기 제2 전극 패턴 사이에 배치되는 제1 발광 소자;
    상기 접촉 영역에서 상기 제1 전극 상에 배치되고, 상기 제1 발광 소자의 타 단부와 접촉하는 제1 접촉 전극;
    상기 접촉 영역에서 상기 제2 전극 패턴 상에 배치되고, 상기 제1 발광 소자의 일 단부와 접촉하는 제1 영역 및 상기 제1 영역으로부터 연장되어 상기 배선 영역에 배치된 제2 영역을 포함하는 제2 접촉 전극; 및
    상기 배선 영역에서 상기 제2 영역 상에 배치된 제1 패턴을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 패턴은 상기 제2 영역과 물리적으로 접촉하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 패턴은 상기 제1 접촉 전극과 동일한 물질을 포함하는 표시 장치.
  4. 제1 항에 있어서,
    상기 접촉 영역에서 상기 제2 전극과 상기 제1 전극 패턴 사이에 배치되는 제2 발광 소자를 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 접촉 영역에서 상기 제2 전극 상에 배치되고, 상기 제2 발광 소자의 일 단부와 접촉하는 제3 접촉 전극; 및
    상기 제2 접촉 전극은 상기 제2 영역으로부터 연장되어 상기 접촉 영역에서 상기 제1 전극 패턴 상에 배치되고, 상기 제2 발광 소자의 타 단부와 접촉하는 제3 영역을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제3 접촉 전극은 상기 제1 접촉 전극과 동일한 물질을 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제2 접촉 전극 상에 배치된 절연층을 더 포함하되,
    상기 배선 영역에서 상기 절연층은 상기 제2 영역의 적어도 일부를 노출시키고,
    상기 접촉 영역에서 상기 절연층은 상기 제1 영역을 덮도록 배치되는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 패턴은 상기 절연층이 노출하는 상기 제2 영역과 물리적으로 접촉하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 영역의 상면과 상기 제1 패턴의 하면은 직접 접촉하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제2 접촉 전극 상에 배치된 절연층을 더 포함하되,
    상기 배선 영역에서 상기 절연층은 상기 제2 영역과 상기 제1 패턴 사이에 배치되며, 상기 절연층을 관통하여 상기 제2 영역의 일부를 노출하는 복수의 컨택홀을 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 패턴은 상기 절연층을 관통하는 복수의 컨택홀을 통해 상기 제2 영역과 직접 접촉하는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 접촉 전극, 상기 제2 접촉 전극 및 상기 제1 패턴의 각 두께는 150Å 내지 1000Å의 범위를 갖는 표시 장치.
  13. 기판;
    상기 기판 상에 배치된 전극층으로서, 제1 전극, 상기 제1 전극과 이격되어 배치된 제1 전극 패턴, 상기 제1 전극과 상기 제1 전극 패턴 사이에 배치된 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 제2 전극 패턴을 포함하는 전극층;
    상기 전극층 상에 배치되는 복수의 발광 소자로서, 양 단부가 각각 상기 제1 전극과 상기 제2 전극 패턴 상에 배치되는 제1 발광 소자 및 양 단부가 각각 상기 제2 전극과 상기 제1 전극 패턴 상에 배치되는 제2 발광 소자를 포함하는 발광 소자;
    상기 제1 전극 상에서 상기 제1 전극과 중첩 배치되어 상기 제1 발광 소자의 일 단부와 접촉하는 제1 접촉 전극;
    상기 제2 전극 상에서 상기 제2 전극과 중첩 배치되어 상기 제2 발광 소자의 일 단부와 접촉하는 제2 접촉 전극;
    상기 전극층 상에 배치된 제3 접촉 전극으로서, 상기 제2 전극 패턴과 중첩 배치되어 상기 제1 발광 소자의 타 단부와 접촉하는 제1 영역, 상기 제1 전극 패턴과 중첩 배치되어 상기 제2 발광 소자의 타 단부와 접촉하는 제2 영역 및 상기 제1 영역과 상기 제2 영역을 연결하는 제3 영역을 포함하는 제3 접촉 전극;
    상기 제3 접촉 전극 상에 배치된 절연층; 및
    상기 제3 영역 상에 배치된 제1 패턴을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 절연층은 상기 제1 영역 및 상기 제2 영역은 덮고, 상기 제3 영역의 적어도 일부는 노출하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 패턴은 상기 절연층이 노출하는 상기 제3 영역과 물리적으로 접촉하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제3 접촉 전극은 결정질 ITO를 포함하고,
    상기 제1 패턴은 결정질 ITO 또는 비결정질 ITO를 포함하는 표시 장치.
  17. 배선 영역과 접촉 영역을 포함하는 대상 기판 상에 서로 이격된 제1 전극층 및 제2 전극층을 포함하는 전극층을 형성하고, 상기 접촉 영역에서 상기 제1 전극층 및 상기 제2 전극층 사이에 복수의 발광 소자를 배치하는 단계;
    상기 전극층 상에 배치되는 접촉 전극 물질 패턴을 형성하는 단계;
    상기 접촉 전극 물질 패턴을 열처리를 하여 접촉 전극을 형성하는 단계; 및
    상기 배선 영역에서 상기 접촉 전극 상에 제1 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 접촉 전극을 형성하는 단계는,
    비결정질 ITO를 포함하는 상기 접촉 전극 물질 패턴에 열처리하여 결정질 ITO를 포함하는 상기 접촉 전극을 형성하고,
    상기 열처리는, 열처리 온도는 200도 이상 270도 이하의 범위에서, 열처리 시간은 10분 내지 20분 사이의 범위로 수행되는 표시 장치의 제조 방법.
  19. 제17 항에 있어서,
    상기 제1 패턴을 형성하는 단계 이전에 상기 접촉 전극 상에 배치되는 절연층을 형성하는 단계를 더 포함하되,
    상기 절연층은 상기 배선 영역에서 상기 접촉 전극의 적어도 일부를 노출하고,
    상기 제1 패턴은 상기 절연층이 노출하는 상기 접촉 전극 상에 배치되는 표시 장치의 제조 방법.
  20. 제17 항에 있어서,
    상기 제1 전극층은 제1 전극 및 상기 제1 전극과 이격 배치된 제1 전극 패턴을 포함하고,
    상기 제2 전극층은 상기 제1 전극과 상기 제1 전극 패턴 사이에 배치되는 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치되는 제2 전극 패턴을 포함하고,
    상기 접촉 전극은 상기 접촉 영역에서 상기 제2 전극 패턴 상에 배치되는 제1 영역, 상기 접촉 영역에서 제1 전극 패턴 상에 배치되는 제2 영역 및 상기 배선 영역에서 상기 제1 영역과 상기 제2 영역 사이에 배치되는 제3 영역을 포함하고,
    상기 제1 패턴은 상기 제3 영역 상에 배치되는 표시 장치의 제조 방법.
KR1020200066903A 2020-06-03 2020-06-03 표시 장치 및 이의 제조 방법 KR20210150631A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200066903A KR20210150631A (ko) 2020-06-03 2020-06-03 표시 장치 및 이의 제조 방법
US17/203,496 US11908848B2 (en) 2020-06-03 2021-03-16 Display device including electrode patterns and method of fabricating the same
CN202110612606.0A CN113764485A (zh) 2020-06-03 2021-06-02 显示装置及制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200066903A KR20210150631A (ko) 2020-06-03 2020-06-03 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210150631A true KR20210150631A (ko) 2021-12-13

Family

ID=78787339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200066903A KR20210150631A (ko) 2020-06-03 2020-06-03 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11908848B2 (ko)
KR (1) KR20210150631A (ko)
CN (1) CN113764485A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230104411A (ko) * 2021-12-31 2023-07-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102453921B1 (ko) * 2015-09-03 2022-10-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6720737B2 (ja) * 2016-07-07 2020-07-08 セイコーエプソン株式会社 携帯型の電子機器
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102559097B1 (ko) 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
US20210242381A1 (en) 2020-01-30 2021-08-05 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR20210098313A (ko) 2020-01-30 2021-08-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US11908848B2 (en) 2024-02-20
US20210384178A1 (en) 2021-12-09
CN113764485A (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
US11749709B2 (en) Display device
KR20210124564A (ko) 표시 장치
KR20210103602A (ko) 표시 장치
US20210367024A1 (en) Display device
US20230057723A1 (en) Display apparatus
KR20210022799A (ko) 표시 장치
CN115943495A (zh) 显示装置及其制造方法
KR20220026626A (ko) 표시 장치 및 그 제조 방법
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
US11670628B2 (en) Display device
TW202245291A (zh) 發光元件、包含發光元件之發光單元以及顯示裝置
KR20220003685A (ko) 표시 장치
KR20210104392A (ko) 표시 장치
US11908848B2 (en) Display device including electrode patterns and method of fabricating the same
US20220052107A1 (en) Display device
US20220045241A1 (en) Display device and method for manufacturing the same
CN114361195A (zh) 显示装置及制造其的方法
KR20210132271A (ko) 표시 장치
KR20210124594A (ko) 표시 장치 및 이의 제조 방법
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20220033537A (ko) 표시 장치 및 이의 제조 방법
CN114631192A (zh) 显示装置
US20240153935A1 (en) Display device and method of fabricating the same
US20220140194A1 (en) Display device
US11785809B2 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination