CN114361195A - 显示装置及制造其的方法 - Google Patents

显示装置及制造其的方法 Download PDF

Info

Publication number
CN114361195A
CN114361195A CN202111188082.3A CN202111188082A CN114361195A CN 114361195 A CN114361195 A CN 114361195A CN 202111188082 A CN202111188082 A CN 202111188082A CN 114361195 A CN114361195 A CN 114361195A
Authority
CN
China
Prior art keywords
layer
conductive layer
electrode
display device
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111188082.3A
Other languages
English (en)
Inventor
全景辰
具素英
金億洙
金亨俊
南润龙
林俊亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114361195A publication Critical patent/CN114361195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置及制造其的方法。该显示装置包括：第一导电层，设置在基底上；钝化层，设置在第一导电层上；第二导电层，设置在钝化层上；通孔层，设置在第二导电层上；第三导电层，设置在通孔层上，第三导电层包括第一电极、第二电极、连接图案，第一电极、第二电极和连接图案彼此间隔开；以及发光元件，发光元件的第一端部和第二端部分别设置在第一电极和第二电极上，其中，连接图案通过穿透通孔层和钝化层的第一接触孔将第一导电层和第二导电层电连接。

Description

显示装置及制造其的方法
本申请要求于2020年10月12日在韩国知识产权局(KIPO)提交的第10-2020-0131049号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种显示装置以及制造该显示装置的方法。
背景技术
随着多媒体的发展，显示装置正变得越来越重要。因此，正在使用诸如有机发光显示器和液晶显示器的各种类型的显示装置。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板或液晶显示面板的显示面板。作为发光显示面板，显示面板可以包括诸如发光二极管(LED)的发光元件。例如，LED可以是使用有机材料作为发光材料的有机发光二极管(OLED)，或者可以是使用无机材料作为发光材料的无机LED。
发明内容
公开的方面提供了一种通过具有改善的工艺效率的制造显示装置的方法制造的显示装置。
公开的方面还提供了一种具有改善的工艺效率的制造显示装置的方法。
然而，公开的方面不限于这里阐述的方面。通过参照下面给出的公开的详细描述，公开的以上和其他方面对于公开所属领域的普通技术人员来说将变得更明显。
根据公开的一个方面，提供了一种显示装置，该显示装置包括：第一导电层，设置在基底上；钝化层，设置在第一导电层上；第二导电层，设置在钝化层上；通孔层，设置在第二导电层上；第三导电层，设置在通孔层上，第三导电层包括第一电极、第二电极和连接图案，第一电极、第二电极和连接图案彼此间隔开；以及发光元件，发光元件的第一端部和第二端部分别设置在第一电极和第二电极上，其中，连接图案通过穿过通孔层和钝化层的第一接触孔将第一导电层和第二导电层电连接。
在实施例中，第一接触孔可以使第二导电层的上表面的至少一部分、第二导电层的侧表面的至少一部分以及第一导电层的上表面的至少一部分暴露。
在实施例中，连接图案可以电接触第一导电层的上表面的至少一部分、第二导电层的上表面的至少一部分和第二导电层的侧表面的至少一部分。
在实施例中，第一接触孔可以包括由通孔层的侧壁形成的第一部分、由第二导电层的侧表面和通孔层的侧壁形成的第二部分以及由钝化层的侧壁形成的第三部分，并且第一接触孔的第一部分、第二部分和第三部分在基底的厚度方向上彼此叠置。
在实施例中，第一部分的宽度可以比第二部分的宽度大，并且第一部分的宽度可以比第三部分的宽度大。
在实施例中，第一部分、第二部分和第三部分可以彼此成一体并且形成孔。
在实施例中，第三部分可以在基底的厚度方向上与第一导电层叠置，并且可以在基底的厚度方向上不与第二导电层叠置。
在实施例中，第三部分可以在基底的厚度方向上不设置在第一导电层与第二导电层之间。
在实施例中，显示装置还可以包括设置在第三导电层上的第一绝缘层。第一绝缘层可以与连接图案完全叠置，并且发光元件可以设置在第一绝缘层上。
在实施例中，显示装置还可以包括：第一接触电极，设置在第一绝缘层上并且电接触发光元件的第一端部和第一电极；以及第二接触电极，设置在第一绝缘层上并且电接触发光元件的第二端部和第二电极。
在实施例中，显示装置还可以包括设置在基底与第二导电层之间的晶体管。晶体管可以包括有源层、栅电极、第一源/漏电极和第二源/漏电极。第一源/漏电极和第二源/漏电极可以包括在第一导电层中。
在实施例中，第二导电层可以包括第一电力线，并且连接图案可以通过第一接触孔将第一电力线与晶体管的第一源/漏电极电连接。
在实施例中，第一电极可以通过穿透通孔层和钝化层的第二接触孔电连接到晶体管的第二源/漏电极。
在实施例中，连接图案可以电接触晶体管的第一源/漏电极的上表面的至少一部分、第一电力线的上表面的至少一部分以及第一电力线的侧表面。
在实施例中，钝化层可以在基底的厚度方向上设置在第一导电层与第二导电层之间。
根据公开的另一方面，提供了一种制造显示装置的方法。该方法可以包括下述步骤：在基底的表面上形成第一导电层；在第一导电层上沉积钝化层以与第一导电层叠置；在钝化层上形成第二导电层以在基底的厚度方向上与第一导电层的至少一部分叠置；在第二导电层上沉积通孔层以与第二导电层叠置；在通孔层上形成第一堤层，以包括开口，所述开口在基底的厚度方向上与第一导电层的上表面的至少一部分、第二导电层的上表面的至少一部分以及第二导电层的侧表面的至少一部分叠置；以及通过蚀刻第一堤层来形成第一堤，并通过使用第一堤作为蚀刻掩模来对通孔层和钝化层进行蚀刻。
在实施例中，可以通过蚀刻第一堤层的整个表面来形成第一堤。
在实施例中，在通孔层上形成第一堤层的步骤可以包括：形成第一堤层以包括具有第一高度的第一区域和与第一区域相比具有更大高度的第二区域；其中，通过蚀刻第一堤层的整个表面来蚀刻掉第一区域以形成第一堤；并且其中，对与开口叠置的通孔层和钝化层进行蚀刻，以形成穿透第一堤、通孔层和钝化层的第一接触孔。
在实施例中，该方法还可以包括形成第三导电层以包括设置在第一堤上并且彼此间隔开的第一电极、第二电极和连接图案。
在实施例中，该方法还可以包括将连接图案沉积到第一接触孔中，以电接触第一导电层的上表面的至少一部分、第二导电层的上表面的至少一部分以及第二导电层的侧表面的至少一部分。
在根据实施例的显示装置中，显示装置包括第一导电层、设置在第一导电层的表面上的钝化层、设置在钝化层上的第二导电层、设置在第二导电层上的通孔层以及设置在通孔层上的第三导电层，第三导电层用作将第一导电层和第二导电层连接的连接电极。因此，在形成置于第一导电层与第二导电层之间的钝化层的工艺中，可以省略单独的掩模工艺。因此，由于不需要用于将第一导电层和第二导电层连接的附加掩模工艺，所以可以改善显示装置的工艺效率。
然而，公开的效果不限于这里阐述的效果。通过参照权利要求，公开的以上和其他效果对于公开所属领域的普通技术人员来说将变得更明显。
附图说明
通过下面结合附图对实施例的描述，这些和/或其他方面将变得明显并且更容易理解，在附图中：
图1是根据实施例的显示装置的示意性平面图；
图2是根据实施例的显示装置的像素的示意性平面图；
图3是根据实施例的显示装置的示意性剖视图；
图4是图3的区域A的示例的示意性放大剖视图；
图5是根据实施例的发光元件的示意性透视图；
图6是图3的区域B的示例的示意性放大剖视图；
图7是图3的区域B的示例的示意性放大剖视图；
图8至图15是示出制造根据图3的实施例的显示装置的方法中的操作中的一些的示意性剖视图；
图16是图3的区域A的示例的示意性放大剖视图；
图17是图3的区域A的示例的示意性放大剖视图；
图18是图3的区域A的示例的示意性放大剖视图；
图19是根据实施例的显示装置的示意性剖视图；
图20是根据实施例的显示装置的示意性剖视图；并且
图21是根据实施例的显示装置的示意性剖视图。
具体实施方式
现在将在下文中参照附图更充分地描述公开，在附图中示出了公开的实施例。然而，本公开可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员传达公开的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在中间层。相反，当元件被称为“直接在”另一元件“上”时，不存在中间元件。
贯穿说明书，相同的附图标记指示相同的组件。在附图中，为了清楚起见，可以夸大层和区域的厚度。
在说明书和权利要求书中，出于其意思和解释的目的，短语“……中的至少一个(者/种)”旨在包括“从……的组中选择的至少一个(者/种)”的含义。例如，“A和B中的至少一个(者/种)”可以被理解为是指“A、B或A和B”。
除非这里另外定义或暗示，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的意思相同的意思。还将理解的是，术语(诸如在常用词典中定义的术语)应当被解释为具有与它们在相关领域和公开的上下文中的意思一致的意思，并且不应当以理想的或过于形式化的含义来解释，除非在这里清楚地如此定义。
在下文中，将参照附图来描述实施例。
图1是根据实施例的显示装置10的示意性平面图。
参照图1，显示装置10可以显示移动图像或静止图像。显示装置10可以指提供显示屏幕的任何电子装置。显示装置10的示例可以包括电视、膝上型个人计算机(PC)、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板PC、电子手表、智能手表、手表电话、头戴式显示器(HMD)移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏控制台、数码相机和摄像机，其中的所有都提供显示屏幕。
显示装置10可以包括提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管(LED)显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面将描述应用无机LED显示面板作为显示面板的示例的情况，但是公开不限于这种情况，也可以应用其他显示面板，只要相同的技术精神适用于此即可。
在用于说明显示装置10的实施例的附图中，可以限定第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1和第二方向DR2可以是在平面中彼此垂直的方向。第三方向DR3可以是与其中定位有第一方向DR1和第二方向DR2的平面垂直的方向。第三方向DR3可以与第一方向DR1和第二方向DR2中的每个垂直。在用于说明显示装置10的实施例中，第三方向DR3可以指示显示装置10的厚度方向(或显示方向)。
显示装置10可以在平面图中具有包括长边和短边并且在第一方向DR1上比在第二方向DR2上长的矩形形状。在平面图中，其处显示装置10的长边与短边彼此交会的角可以是直角。然而，公开不限于此，角也可以是圆形的(或倒圆的)。显示装置10的形状不限于以上示例，也可以进行不同地改变。例如，显示装置10也可以在平面图中具有诸如正方形、具有圆角(顶点)的四边形、其他多边形以及圆形的其他形状。
显示装置10的显示表面可以设置在作为厚度方向的第三方向DR3的一侧上。在用于说明显示装置10的实施例中，除非另外提及，否则术语“在……上方”可以是指在向上方向或第三方向DR3上，并且可以指示显示方向，并且“上表面”可以指示在第三方向DR3上设置在元件上的表面。术语“在……下方”可以是指在向下方向上或在与第三方向DR3相反的方向上，并且可以指示与显示方向相反的方向，并且“下表面”可以指示在与第三方向DR3相反的方向上在元件下面的表面。术语“左”、“右”、“上”和“下”可以指示在显示装置10在平面图中被观看的情况下的方向。例如，“右”可以指示在第一方向DR1上的一侧，“左”可以指示在第一方向DR1上的另一侧，“上”可以指示在第二方向DR2上的一侧，并且“下”可以指示在第二方向DR2上的另一侧。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是可以显示图像的区域，并且非显示区域NDA可以是不显示图像的区域。
显示区域DPA的形状可以遵循显示装置10的形状。例如，在平面图中，显示区域DPA可以具有与显示装置10的整体形状相似的矩形形状。显示区域DPA通常可以占据显示装置10的中心。
显示区域DPA可以包括像素PX。像素PX可以在矩阵方向上布置。像素PX中的每个在平面图中可以是矩形或正方形。在实施例中，像素PX中的每个可以包括由无机颗粒制成的发光元件。
非显示区域NDA可以设置在显示区域DPA周围或附近。非显示区域NDA可以完全或部分地围绕显示区域DPA。非显示区域NDA可以形成显示装置10的边框。
图2是根据实施例的显示装置10的像素PX的示意性平面图。
参照图2，显示装置10的每个像素PX可以包括发射区域EMA和非发射区域。发射区域EMA可以是从其输出从发光元件ED发射的光的区域，并且非发射区域可以是因为从发光元件ED发射的光未到达该区域而从其不输出光的区域。
发射区域EMA可以包括其中设置有发光元件ED的区域和与以上区域相邻的区域。发射区域EMA还可以包括从发光元件ED发射的光在被其他构件反射或折射之后从其输出的区域。
每个像素PX还可以包括设置在非发射区域中的第一区域CBA。第一区域CBA可以设置在像素PX中的发射区域EMA的上侧(或在第二方向DR2上的一侧)上。第一区域CBA可以设置于在第二方向DR2上彼此相邻的像素PX的发射区域EMA之间。
第一区域CBA可以是在第二方向DR2上彼此相邻的像素PX中包括的第一电极210和第二电极220彼此分离的区域。设置在每个像素PX中的第一电极210和第二电极220可以在第一区域CBA中与设置在相邻的像素PX中的第一电极210和第二电极220分离，并且设置在每个像素PX中的第一电极210和第二电极220的部分可以设置在第一区域CBA中。发光元件ED可以不设置在第一区域CBA中。
图3是根据实施例的显示装置10的示意性剖视图。
参照图2和图3，显示装置10可以包括基底SUB、设置在基底SUB上的电路元件层PAL以及设置在电路元件层PAL上的发光元件层EML。
电路元件层PAL可以设置在基底SUB的表面上。在电路元件层PAL中，可以形成每个像素PX的晶体管、扫描线、数据线、电力线、扫描控制线以及将垫和数据线连接的布线。晶体管中的每个可以包括栅电极、半导体层、源电极和漏电极。
电路元件层PAL可以包括设置在基底SUB上的阻挡层121、缓冲层122、半导体层、导电层、绝缘层和通孔层(via layer)127。
发光元件层EML可以设置在电路元件层PAL上。发光元件层EML可以包括发光元件ED，以通过电路元件层PAL的晶体管的驱动将光发射到显示装置10的外部。
发光元件层EML可以包括设置在电路元件层PAL的通孔层127上的第三导电层200、发光元件ED、第一接触电极710、第二接触电极720、绝缘层、第一堤400和第二堤600。电路元件层PAL可以包括至少一个晶体管以驱动发光元件层EML。
现在将参照图3描述设置在显示装置10的像素PX中的电路元件层PAL的层。
基底SUB可以是绝缘基底。基底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。基底SUB可以是刚性基底，但也可以是可以弯曲、折叠、卷曲等的柔性基底。
阻挡层121可以设置在基底SUB上。阻挡层121可以防止氧和湿气进入晶体管TR。
底部金属层110可以设置在阻挡层121上。底部金属层110可以是保护晶体管TR的有源层ACT免受外部光影响的光阻挡层。底部金属层110可以包括阻挡光的材料。例如，底部金属层110可以由阻挡光的透射的不透明金属材料制成。
底部金属层110可以具有图案化的形状。底部金属层110可以设置在晶体管TR的有源层ACT下面，以覆盖晶体管TR的有源层ACT的至少沟道区或者与晶体管TR的有源层ACT的至少沟道区叠置，并且通过扩展，覆盖晶体管TR的整个有源层ACT或与晶体管TR的整个有源层ACT叠置。然而，公开不限于此，可以省略底部金属层110。
缓冲层122可以设置在底部金属层110上。缓冲层122可以保护晶体管TR免受通过易受湿气渗透的基底SUB引入的湿气的影响。缓冲层122可以包括交替地堆叠的无机层。
晶体管TR可以设置在缓冲层122上，并且可以形成每个像素PX的像素电路。例如，晶体管TR可以是像素电路的驱动晶体管或开关晶体管。尽管图3仅示出了显示装置10的每个像素PX中包括的晶体管之中的晶体管TR，但是公开不限于此。显示装置10的每个像素PX也可以包括更大数量的晶体管。例如，显示装置10可以包括每个像素PX中的两个或三个晶体管。
半导体层可以设置在缓冲层122上。半导体层可以包括晶体管TR的有源层ACT。有源层ACT可以与底部金属层110叠置。
半导体层可以包括多晶硅、单晶硅或氧化物半导体等。在实施例中，在半导体层包括多晶硅的情况下，多晶硅可以通过使非晶硅晶化来形成。在半导体层包括多晶硅的情况下，有源层ACT可以包括掺杂有杂质的掺杂区和掺杂区之间的沟道区。在实施例中，半导体层可以包括氧化物半导体。氧化物半导体可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)或氧化铟镓锌锡(IGZTO)。
栅极绝缘膜123可以设置在半导体层上。栅极绝缘膜123可以用作晶体管TR的栅极绝缘膜。栅极绝缘膜123可以是包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)的无机材料的无机层，或者可以具有其中堆叠有以上材料的结构。
栅极导电层可以设置在栅极绝缘膜123上。栅极导电层可以包括晶体管TR的栅电极GE。栅电极GE可以在第三方向DR3上与有源层ACT的沟道区叠置。
栅极导电层可以形成为但不限于由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及它们的合金中的一种或更多种制成的单层或多层。
第一层间绝缘膜124可以设置在栅极导电层上。第一层间绝缘膜124可以覆盖栅电极GE或者与栅电极GE叠置。第一层间绝缘膜124可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)的无机绝缘材料。
第二层间绝缘膜125可以设置在第一层间绝缘膜124上。第二层间绝缘膜125可以使由第一层间绝缘膜124形成的台阶(或高度差异)平坦化。第二层间绝缘膜125可以包括有机绝缘材料。然而，公开不限于此，可以省略第二层间绝缘膜125。
第一导电层130可以设置在第二层间绝缘膜125上。第一导电层130可以包括晶体管TR的第一源/漏电极SD1和第二源/漏电极SD2。尽管在附图中未示出，但是第一导电层130还可以包括数据线。
晶体管TR的第一源/漏电极SD1和第二源/漏电极SD2可以通过穿透第二层间绝缘膜125、第一层间绝缘膜124和栅极绝缘膜123的接触孔分别电连接到晶体管TR的有源层ACT的两个端部区域(例如，晶体管TR的有源层ACT的掺杂区)。晶体管TR的第一源/漏电极SD1可以通过穿透第二层间绝缘膜125、第一层间绝缘膜124、栅极绝缘膜123和缓冲层122的另一接触孔电连接到底部金属层110。
第一导电层130可以是但不限于由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及它们的合金中的一种或更多种制成(或者包括(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及它们的合金中的一种或更多种)的单层或多层。
钝化层126可以设置在第一导电层130上。钝化层126可以设置在晶体管TR上以覆盖晶体管TR或者与晶体管TR叠置并保护晶体管TR。钝化层126可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)的无机绝缘材料。
第二导电层140可以设置在钝化层126上。第二导电层140可以包括第一电力线VL1、第二电力线VL2和第一导电图案CP1。
可以将高电位电压(或第一电源电压)供应到第一电力线VL1，并且可以将比供应到第一电力线VL1的高电位电压(第一电源电压)低的低电位电压(或第二电源电压)供应到第二电力线VL2。
第二电力线VL2可以电连接到第二电极220，以将低电位电压(第二电源电压)供应到第二电极220。在制造显示装置10的工艺期间，可以将使发光元件ED对准所需的对准信号传输到第二电力线VL2。
第一电力线VL1可以在第三方向DR3上与晶体管TR的第一源/漏电极SD1叠置。第一电力线VL1可以通过稍后描述的连接图案230电连接到晶体管TR的第一源/漏电极SD1。
第一导电图案CP1可以在第三方向DR3上与晶体管TR的第二源/漏电极SD2叠置。第一导电图案CP1可以通过第一电极210电连接到晶体管TR的第二源/漏电极SD2。
第二导电层140可以是但不限于由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及它们的合金中的一种或更多种制成(或者包括(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和它们的合金中的一种或更多种)的单层或多层。
通孔层127可以设置在第二导电层140上。通孔层127可以设置在其上设置有第二导电层140的钝化层126上。通孔层127可以使表面平坦化。通孔层127可以包括以诸如聚酰亚胺(PI)的有机材料为例的有机绝缘材料。
现在将参照图2和图3详细地描述设置在电路元件层PAL的通孔层127上的发光元件层EML的结构。
第一堤400可以设置在通孔层127上。第一堤400可以包括在第一方向DR1上彼此间隔开的第一子堤410和第二子堤420。
第一子堤410和第二子堤420可以在第二方向DR2上延伸，但是第一子堤410和第二子堤420的上端和下端可以在像素PX内结束，以不延伸到在第二方向DR2上相邻的其他像素PX。然而，公开不限于此，第一子堤410和第二子堤420也可以延伸到在第二方向DR2上相邻的其他像素PX。
第一子堤410和第二子堤420可以遍及发射区域EMA和非发射区域设置。第一子堤410和第二子堤420可以遍及在第一方向DR1上相邻的其他像素PX设置。例如，第一子堤410和第二子堤420不仅可以设置于在第一方向DR1上相邻的每个像素PX的发射区域EMA中，而且可以设置在相邻的像素PX的边界处。
在剖视图中，第一子堤410和第二子堤420中的每个的至少一部分可以从通孔层127的上表面突出。第一子堤410和第二子堤420中的每个可以包括倾斜侧表面。例如，包括倾斜侧表面的第一子堤410和第二子堤420可以将从发光元件ED发射并朝向第一子堤410和第二子堤420的侧表面行进的光的方向改变为向上方向(例如，显示方向)。例如，第一子堤410和第二子堤420可以提供其中设置有发光元件ED的空间，同时用作将从发光元件ED发射的光的方向改变为显示方向的反射屏障。
尽管图3示出了第一子堤410和第二子堤420中的每者的每个侧表面以线性形状倾斜，但是公开不限于此。例如，第一子堤410和第二子堤420中的每者的每个侧表面可以具有半圆形或半椭圆形形状。
第三导电层200可以设置在第一堤400上。第三导电层200可以包括彼此间隔开的第一电极210、第二电极220和连接图案230。
第一电极210可以设置在第一子堤410上。第一电极210可以在平面图中在第二方向DR2上延伸，以与第二堤600的在第一方向DR1上延伸的一部分叠置。第一电极210可以通过第二接触孔CT11电连接到电路元件层PAL。第一电极210可以通过第二接触孔CT11电连接到第一导电层130的一部分和第二导电层140的一部分。具体地，第一电极210可以通过第二接触孔CT11电连接到第一导电层130的晶体管TR的第二源/漏电极SD2和第二导电层140的第一导电图案CP1。
第一电极210可以覆盖第一子堤410的上表面和倾斜侧表面或者与第一子堤410的上表面和倾斜侧表面叠置。第一电极210可以设置在第一子堤410上以在第三方向DR3(或基底SUB的厚度方向)上覆盖第一子堤410或者与第一子堤410叠置。
第二电极220可以设置在第二子堤420上。第二电极220可以与第一电极210间隔开。第二电极220可以在平面图中在第二方向DR2上延伸，以与第二堤600的在第一方向DR1上延伸的一部分叠置。第二电极220可以通过第三接触孔CT12电连接到电路元件层PAL。第二电极220可以通过第三接触孔CT12电连接到第二导电层140的一部分。具体地，第二电极220可以通过第三接触孔CT12电连接到第二导电层140的第二电力线VL2。
第二电极220可以覆盖第二子堤420的上表面和倾斜侧表面或者与第二子堤420的上表面和倾斜侧表面叠置。第二电极220可以设置在第二子堤420上以在第三方向DR3(或基底SUB的厚度方向)上覆盖第二子堤420或者与第二子堤420叠置。
分别设置在第一子堤410和第二子堤420上的第一电极210和第二电极220可以向外延伸以位于形成在彼此间隔开的第一子堤410和第二子堤420之间的空间的至少一部分中。第一电极210和第二电极220可以在彼此间隔开的第一子堤410和第二子堤420之间形成的空间中彼此间隔开以彼此面对。
第一电极210和第二电极220中的每个可以电连接到发光元件ED，并且可以接收预定电压，使得发光元件ED可以发光。例如，电极210和220可以通过下面将描述的第一接触电极710和第二接触电极720电连接到设置在第一子堤410与第二子堤420之间的发光元件ED，并且可以通过接触电极710和720将接收到的电信号传输到发光元件ED。
连接图案230可以设置在第一子堤410上。设置在第一子堤410上的连接图案230可以与第一电极210间隔开。连接图案230可以通过第一接触孔CT13将电路元件层PAL的第一导电层130和第二导电层140电连接。连接图案230可以通过第一接触孔CT13将第一导电层130的晶体管TR的第一源/漏电极SD1与第二导电层140的第一电力线VL1电连接。这将在下面详细地描述。
第三导电层200可以包括具有高反射率的导电材料。例如，第三导电层200可以包括作为具有高反射率的材料的诸如银(Ag)、铜(Cu)或铝(Al)的金属，或者可以是包括铝(Al)、镍(Ni)和镧(La)的合金。包括具有高反射率的导电材料的第三导电层200可以使从发光元件ED发射并行进到设置在第一堤400的侧表面上的第一电极210和第二电极220的光在显示方向(例如，第三方向DR3)上反射。
然而，公开不限于此，第三导电层200还可以包括透明导电材料。例如，第三导电层200可以包括诸如ITO、IZO或ITZO的材料。在一些实施例中，第三导电层200可以具有其中透明导电材料和具有高反射率的金属层均以一个或更多个层堆叠或可以形成为包括它们的单层的结构。例如，第三导电层200可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
第一绝缘层510可以设置在第三导电层200上。第一绝缘层510可以保护第三导电层200的第一电极210、第二电极220和连接图案230，同时使它们彼此绝缘。具体地，第一绝缘层510可以设置在第一电极210和第二电极220以及第一电极210和第二电极220之间的区域上，以使它们彼此绝缘。第一绝缘层510可以完全覆盖连接图案230的上部或与连接图案230的上部叠置，以使连接图案230与第一电极210和第二电极220绝缘。第一绝缘层510还可以防止设置在第一绝缘层510上的发光元件ED直接接触其他构件并因此防止发光元件ED被损坏。
在实施例中，第四开口OP21和第五开口OP22可以形成在第一绝缘层510中，以使设置在第一子堤410上的第一电极210的上表面的一部分和设置在第二子堤420上的第二电极220的上表面的一部分暴露。下面将描述的第一接触电极710可以通过穿透第一绝缘层510的第四开口OP21电接触第一电极210，第二接触电极720可以通过穿透第一绝缘层510的第五开口OP22电接触第二电极220。
第二堤600可以设置在第一绝缘层510上。第二堤600可以设置在第一堤400的其上设置有第一绝缘层510的上表面上。第二堤600可以包括在第一方向DR1和第二方向DR2上延伸的部分，以在平面图中形成网格图案。第二堤600可以防止包括发光元件ED的墨在显示装置10的制造工艺期间在用于使发光元件ED对准的喷墨打印工艺中溢出到相邻的像素PX中。
发光元件ED可以设置在第一子堤410与第二子堤420之间的第一绝缘层510上。发光元件ED可以设置在第一绝缘层510上，使得每个发光元件ED在发光元件ED的延伸方向上的端部分别位于第一电极210和第二电极220上。发光元件ED延伸的方向可以与电极210和220中的每个延伸所沿的方向基本上垂直。然而，公开不限于此，发光元件ED中的一些可以在与第一电极210和第二电极220延伸所沿的方向基本上垂直的方向上延伸，并且发光元件ED中的一些其他发光元件ED可以在与第一电极210和第二电极220延伸所沿的方向倾斜的方向上延伸。
第二绝缘层520可以设置在每个发光元件ED的一部分上。第二绝缘层520可以部分地覆盖每个发光元件ED的外表面或者与每个发光元件ED的外表面部分地叠置，但是可以不覆盖发光元件ED的端部。
设置在发光元件ED上的第二绝缘层520的一部分可以在平面图中在第一绝缘层510上在第二方向DR2上延伸，以在每个像素PX中形成线性或岛状图案。第二绝缘层520可以在显示装置10的制造工艺期间在固定发光元件ED的同时保护发光元件ED。
第一接触电极710可以设置在第一电极210上。第一接触电极710可以在一个方向上延伸。第一接触电极710可以在第二方向DR2上延伸。第一接触电极710可以在每个像素PX的发射区域EMA中形成条纹图案。
第一接触电极710可以电接触第一电极210和发光元件ED的第一端部。第一接触电极710可以设置在第一电极210上，使得第一接触电极710的一部分电接触第一电极210的由形成在第一绝缘层510中的第四开口OP21暴露的表面，并且第一接触电极710的另一部分电接触发光元件ED的第一端部。电接触发光元件ED的第一端部和第一电极210的第一接触电极710可以将发光元件ED和第一电极210电连接。第一接触电极710可以从发光元件ED的第一端部朝向第二绝缘层520延伸，以位于第二绝缘层520的一部分上。
第二接触电极720可以设置在第二电极220上。第二接触电极720可以在一个方向上延伸。第二接触电极720可以在第二方向DR2上延伸。第二接触电极720可以在每个像素PX的发射区域EMA中形成条纹图案。第二接触电极720可以与第一接触电极710间隔开以在第一方向DR1上面对第一接触电极710。
第二接触电极720可以电接触第二电极220和发光元件ED的第二端部。第二接触电极720可以设置在第二电极220上，使得第二接触电极720的一部分电接触第二电极220的由形成在第一绝缘层510中的第五开口OP22暴露的表面，并且第二接触电极720的另一部分电接触发光元件ED的第二端部。电接触发光元件ED的第二端部和第二电极220的第二接触电极720可以将发光元件ED和第二电极220电连接。第二接触电极720可以从发光元件ED的第二端部朝向将在下面描述的第三绝缘层530延伸，以位于第三绝缘层530的一部分上。
第一接触电极710和第二接触电极720中的每个可以包括导电材料，诸如ITO、IZO、ITZO或铝(Al)。例如，第一接触电极710和第二接触电极720中的每个可以包括但不限于透明导电材料。
第三绝缘层530可以设置在第一接触电极710上。第三绝缘层530可以与第一接触电极710叠置。第三绝缘层530和第二绝缘层520的面对第二子堤420的端部表面可以彼此对准。
第三绝缘层530可以使第一接触电极710和第二接触电极720彼此电绝缘。第三绝缘层530可以与第一接触电极710叠置，但是可以不设置在发光元件ED的第二端部上，使得发光元件ED可以接触第二接触电极720。
第一接触电极710和第二接触电极720可以设置在不同的层上。第一接触电极710的一部分可以直接设置在设置于发光元件ED上的第二绝缘层520上，并且第二接触电极720的一部分可以直接设置在第三绝缘层530上。因此，第三绝缘层530可以置于第一接触电极710与第二接触电极720之间。
第四绝缘层540可以设置在基底SUB的整个表面上。第四绝缘层540可以保护设置在基底SUB上的构件免受外部环境的影响。
图4是图3的区域A的示例的示意性放大剖视图。
参照图4，钝化层126可以设置在第一导电层130上，第二导电层140可以设置在钝化层126上，并且通孔层127和第一堤400可以设置在第二导电层140上。第三导电层200可以设置在第一堤400上。尽管图4示出了第三导电层200设置在第一堤400的表面上，但是公开不限于此。例如，第三导电层200可以设置在通孔层127的由第一堤400暴露的表面上。
现在将参照图4详细地描述第一导电层130、第二导电层140和第三导电层200、钝化层126、通孔层127和第一堤400之间的关系。
第三导电层200的至少一部分可以通过穿透第一堤400、通孔层127和钝化层126的第一接触孔CT13和第二接触孔CT11将第一导电层130和第二导电层140电连接。
第一接触孔CT13和第二接触孔CT11中的每个可以在第三方向DR3上使第一导电层130的上表面的一部分以及第二导电层140的上表面的一部分和侧表面暴露，并且第三导电层200的一部分可以电接触第一导电层130的上表面的一部分以及第二导电层140的上表面的一部分和侧表面，从而使第一导电层130和第二导电层140彼此电连接。
钝化层126可以在第三方向DR3上置于第一导电层130与第二导电层140之间。例如，可以不在第一导电层130与第二导电层140之间形成穿透钝化层126的单独的接触孔，并且第一导电层130和第二导电层140可以通过穿透第二导电层140的一侧的接触孔电连接。
具体地，包括在第三导电层200中的连接图案230可以通过穿透第一堤400、通孔层127和钝化层126的第一接触孔CT13将第一导电层130和第二导电层140电连接。连接图案230可以设置在第一子堤410上，以通过穿透第一子堤410、通孔层127和钝化层126的第一接触孔CT13将包括在第二导电层140中的第一电力线VL1与晶体管TR的包括在第一导电层130中的第一源/漏电极SD1电连接。
第一接触孔CT13可以使第一导电层130的第一源/漏电极SD1的上表面的至少一部分以及第二导电层140的第一电力线VL1的上表面的一部分和侧表面暴露。连接图案230可以在第三方向DR3上电接触通过第一接触孔CT13暴露的第一电力线VL1的侧表面、第一电力线VL1的上表面的一部分以及第一源/漏电极SD1的上表面的一部分。
第一接触孔CT13可以包括由第一子堤410的侧壁形成的第一部分CT13A、由通孔层127的侧壁形成的第二部分CT13B、由第一电力线VL1的侧表面和通孔层127的侧壁形成的第三部分CT13C以及由钝化层126的侧壁形成的第四部分CT13D。第一接触孔CT13的第一部分CT13A至第四部分CT13D可以彼此成一体以形成孔。
第一接触孔CT13的第一部分CT13A的宽度可以比第一接触孔CT13的第二部分CT13B至第四部分CT13D的宽度大。第一接触孔CT13的第二部分CT13B的宽度可以比第一接触孔CT13的第三部分CT13C和第四部分CT13D的宽度大。虽然第一接触孔CT13的宽度可以在向下的方向(即，与第三方向DR3相反的方向)上减小，但是第一接触孔CT13可以在第一接触孔CT13的第二部分CT13B和第三部分CT13C中具有阶梯形状。
第一接触孔CT13的由钝化层126的侧壁形成的第四部分CT13D可以在第三方向DR3上不与第二导电层140叠置。具体地，第一接触孔CT13的第四部分CT13D可以在第三方向DR3上不与第一电力线VL1叠置。例如，第一接触孔CT13的第四部分CT13D可以不置于第一电力线VL1与第一源/漏电极SD1之间。
设置在连接图案230上的第一绝缘层510可以完全覆盖连接图案230或与连接图案230完全叠置。被第一绝缘层510完全叠置的连接图案230可以与第一电极210和第二电极220电绝缘。
第二接触孔CT11可以使第一导电层130的第二源/漏电极SD2的上表面的至少一部分以及第二导电层140的第一导电图案CP1的上表面的一部分和侧表面暴露。第一电极210可以在第三方向DR3上电接触通过第二接触孔CT11暴露的第一导电图案CP1的侧表面、第一导电图案CP1的上表面的一部分以及第二源/漏电极SD2的上表面的一部分。
第二接触孔CT11可以包括由第一子堤410的侧壁形成的第一部分CT11A、由通孔层127的侧壁形成的第二部分CT11B、由第一导电图案CP1的侧表面和通孔层127的侧壁形成的第三部分CT11C以及由钝化层126的侧壁形成的第四部分CT11D。第二接触孔CT11的第一部分CT11A至第四部分CT11D可以彼此成一体以形成孔。
第二接触孔CT11的第一部分CT11A的宽度可以比第二接触孔CT11的第二部分CT11B至第四部分CT11D的宽度大。第二接触孔CT11的第二部分CT11B的宽度可以比第二接触孔CT11的第三部分CT11C和第四部分CT11D的宽度大。虽然第二接触孔CT11的宽度可以在向下方向(即，与第三方向DR3相反的方向)上减小，但是第二接触孔CT11可以在第二接触孔CT11的第二部分CT11B和第三部分CT11C中具有阶梯形状。
第二接触孔CT11的由钝化层126的侧壁形成的第四部分CT11D可以在第三方向DR3上不与第二导电层140叠置。具体地，第二接触孔CT11的第四部分CT11D可以在第三方向DR3上不与第一导电图案CP1叠置。例如，第二接触孔CT11的第四部分CT11D可以不置于第一导电图案CP1与第二源/漏电极SD2之间。
设置在第一电极210上的第一绝缘层510可以包括使第一电极210的表面的至少一部分暴露的第四开口OP21。第一接触电极710和第一电极210可以通过第四开口OP21彼此电连接。
图5是根据实施例的发光元件ED的示意图。
参照图5，发光元件ED可以是微粒状元件，并且可以成形为像具有长径比的棒或圆柱。发光元件ED的长度可以比发光元件ED的直径大，发光元件ED的长径比可以是但不限于约6:5至约100:1。
发光元件ED可以具有纳米级尺寸(约1nm至约1μm)或微米级尺寸(约1μm至约1mm)。在实施例中，发光元件ED的直径和长度都可以具有纳米级尺寸或微米级尺寸。在一些实施例中，发光元件ED的直径可以具有纳米级尺寸，而发光元件ED的长度可以具有微米级尺寸。在一些实施例中，发光元件ED中的一些可以具有纳米级尺寸的直径和/或长度，而发光元件ED中的其他发光元件ED可以具有微米级尺寸的直径和/或长度。
在实施例中，发光元件ED可以是无机LED。无机LED可以包括半导体层。例如，无机LED可以包括第一导电类型(例如，n型)半导体层、第二导电类型(例如，p型)半导体层和置于它们之间的活性半导体层。活性半导体层可以分别从第一导电类型半导体层和第二导电类型半导体层接收空穴和电子，并且到达活性半导体层的空穴和电子可以结合在一起以发光。
在实施例中，上述半导体层可以在发光元件ED的纵向方向上顺序地堆叠。发光元件ED可以包括在纵向方向上顺序地堆叠的第一半导体层31、元件活性层33和第二半导体层32，如图5中所示。第一半导体层31、元件活性层33和第二半导体层32可以分别是上述第一导电类型半导体层、活性半导体层和第二导电类型半导体层。
第一半导体层31可以掺杂有第一导电类型掺杂剂。第一导电类型掺杂剂可以是Si、Ge、Se或Sn。在实施例中，第一半导体层31可以是掺杂有n型Si的n-GaN。
第二半导体层32可以与第一半导体层31间隔开，且元件活性层33置于第二半导体层32与第一半导体层31之间。第二半导体层32可以掺杂有第二导电类型掺杂剂，诸如Mg、Zn、Ca或Ba。在实施例中，第二半导体层32可以是掺杂有p型Mg的p-GaN。
元件活性层33可以包括具有单量子阱结构或多量子阱结构的材料。如上所述，元件活性层33可以根据通过第一半导体层31和第二半导体层32接收的电信号通过电子-空穴对的结合而发光。
在一些实施例中，元件活性层33可以根据其发射的波段而具有其中交替地堆叠有具有大带隙能量的半导体材料和具有小带隙能量的半导体材料结构，或者可以包括不同的III族至V族半导体材料。
从元件活性层33发射的光不仅可以发射到发光元件ED的在纵向方向上的外表面，而且可以发射到发光元件ED的两个侧表面。例如，从元件活性层33发射的光的方向不限于一个方向。
发光元件ED还可以包括设置在第二半导体层32上的元件电极层37。元件电极层37可以接触第二半导体层32。元件电极层37可以是欧姆接触电极。然而，公开不限于此，元件电极层37也可以是肖特基接触电极。
在发光元件ED的端部电连接到第一接触电极710和第二接触电极720以将电信号传输到第一半导体层31和第二半导体层32的情况下，元件电极层37可以设置在第二半导体层32与第一接触电极710之间以减小它们之间的电阻。元件电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。元件电极层37还可以包括掺杂有n型或p型掺杂剂的半导体材料。
发光元件(或发光二极管)ED还可以包括覆盖第一半导体层31、第二半导体层32、元件活性层33和/或元件电极层37的外圆周表面的绝缘膜38。绝缘膜38可以围绕至少元件活性层33的外表面，并且在发光元件ED延伸所沿的方向上延伸。绝缘膜38可以保护以上提及的构件(例如，第一半导体层31、第二半导体层32、元件活性层33和元件电极层37)。绝缘膜38可以由具有绝缘性质的材料制成，以防止在元件活性层33直接接触通过其将电信号传输到发光元件ED的电极的情况下可能发生的电短路。由于绝缘膜38保护第一半导体层31和第二半导体层32以及元件活性层33的外圆周表面，因此可以防止发光效率的降低。
图6是图3的区域B的示例的示意性放大剖视图。
现在将参照图6描述发光元件ED的端部与第一接触电极710和第二接触电极720之间的接触关系。
如上所述，发光元件ED可以包括掺杂有不同的导电类型的掺杂剂的第一半导体层31和第二半导体层32。包括第一半导体层31和第二半导体层32的发光元件ED可以被定向为使得第一端部根据在第一电极210和第二电极220上产生的电场的方向而面对特定方向。具体地，发光元件ED可以在一个方向上延伸，并且发光元件ED在发光元件ED的延伸方向上的端部可以设置在第一电极210和第二电极220上。
发光元件ED可以在与基底SUB平行的方向上延伸，并且包括在发光元件ED中的半导体层可以在与基底SUB的上表面平行的方向上顺序地设置。具体地，在横跨发光元件ED的端部的剖视图中，可以在与基底SUB的表面水平的方向上顺序地形成第一半导体层31、元件活性层33、第二半导体层32和元件电极层37。发光元件ED可以被对准为使得发光元件ED的其处定位第二半导体层32的第一端部位于第一电极210上并且发光元件ED的其处定位第一半导体层31的第二端部位于第二电极220上。然而，公开不限于此，一些发光元件ED也可以被对准为使得发光元件ED的其处定位第二半导体层32的第一端部位于第二电极220上并且发光元件ED的其处定位第一半导体层31的第二端部位于第一电极210上。
发光元件ED的由第二绝缘层520暴露的端部可以分别电接触第一接触电极710和第二接触电极720。
第一接触电极710可以电接触发光元件ED的第一端部。第一接触电极710可以电接触设置在发光元件ED的第一端部处的元件电极层37。第一接触电极710可以通过发光元件ED的元件电极层37电连接到第二半导体层32。
第二接触电极720可以电接触发光元件ED的第二端部。第二接触电极720可以电接触设置在发光元件ED的第二端部处的第一半导体层31。
发光元件ED的其处定位第二半导体层32的第一端部可以通过第一接触电极710电连接到第一电极210，并且发光元件ED的其处定位第一半导体层31的第二端部可以通过第二接触电极720电连接到第二电极220。例如，由于发光元件ED的端部分别电接触第一接触电极710和第二接触电极720，因此发光元件ED可以从第一电极210和第二电极220接收电信号，并且可以根据电信号从发光元件ED的元件活性层33发射光。
图7是图3的区域B的示例的示意性放大剖视图。
参照图7，实施例与图6的实施例的不同之处可以至少在于省略了第三绝缘层530。
具体地，第一接触电极710和第二接触电极720_1可以直接设置在第二绝缘层520上。设置在第二绝缘层520上的第一接触电极710和第二接触电极720_1可以彼此间隔开以使第二绝缘层520的一部分暴露。由第一接触电极710和第二接触电极720_1暴露的第二绝缘层520可以在其暴露的区域中接触第四绝缘层540。
在实施例中，即使从显示装置10省略第三绝缘层530，包括有机绝缘材料的第二绝缘层520也可以固定发光元件ED。可以通过在掩模工艺中进行图案化来同时形成第一接触电极710和第二接触电极720_1。因此，由于不需要附加的掩模工艺来形成第一接触电极710和第二接触电极720_1，因此可以改善工艺效率。除了省略了第三绝缘层530之外，实施例可以与图6的实施例相同，因此将省略其重复的描述。
图8至图15是示出制造根据图3的实施例的显示装置10的方法中的操作中的一些的示意性剖视图。
参照图8，首先，可以在基底SUB上形成晶体管TR。在基底SUB上形成晶体管TR的步骤可以包括：在基底SUB的表面上堆叠阻挡层121并在阻挡层121的表面上形成图案化的底部金属层110；在底部金属层110上堆叠缓冲层122并在缓冲层122上形成包括晶体管TR的有源层ACT的半导体层；在半导体层上堆叠栅极绝缘膜123并在栅极绝缘膜123上形成包括晶体管TR的栅电极GE的栅极导电层；在栅极导电层上堆叠第一层间绝缘膜124和第二层间绝缘膜125并形成接触孔；以及在第二层间绝缘膜125上形成图案化的第一导电层130。
在阻挡层121的表面上形成图案化的底部金属层110的步骤可以通过掩模工艺来实现。具体地，可以在形成在基底SUB的表面上的阻挡层121的整个表面上沉积用于底部金属层的材料层。然后，可以在用于底部金属层的材料层上涂覆光致抗蚀剂层，并通过曝光和显影将光致抗蚀剂层形成为光致抗蚀剂图案。此后，可以使用光致抗蚀剂图案作为蚀刻掩模来对用于底部金属层的材料层进行蚀刻。然后，可以通过剥离工艺或灰化工艺去除光致抗蚀剂图案。
接下来，可以在阻挡层121的其上形成有底部金属层110的整个表面上形成缓冲层122，并且可以在缓冲层122上形成半导体层。半导体层可以通过同一掩模工艺形成。尽管图8仅示出一个晶体管TR的有源层ACT，但是显示装置10也可以如上所述包括更大数量的晶体管。
随后，可以在其上形成有半导体层的缓冲层122上堆叠栅极绝缘膜123，并且可以在栅极绝缘膜123上形成图案化的栅极导电层。图案化的栅极导电层可以通过同一掩模工艺形成。具体地，可以在栅极绝缘膜123的整个表面上沉积用于栅极导电层的材料层。然后，可以在用于栅极导电层的材料层上涂覆光致抗蚀剂层，并且通过曝光和显影将光致抗蚀剂层形成为光致抗蚀剂图案。此后，可以使用光致抗蚀剂图案作为蚀刻掩模来对用于栅极导电层的材料层进行蚀刻。然后，可以通过剥离工艺或灰化工艺去除光致抗蚀剂图案，以形成如附图中示出的晶体管TR的栅电极GE。
接下来，可以在其上形成有图案化的栅极导电层的栅极绝缘膜123上顺序地堆叠第一层间绝缘膜124和第二层间绝缘膜125，并且可以形成接触孔。接触孔可以包括使晶体管TR的有源层ACT的部分暴露的接触孔和使底部金属层110的一部分暴露的接触孔。接触孔可以通过同一掩模工艺形成。例如，可以在第二层间绝缘膜125上形成使底部金属层110和有源层ACT部分地暴露的光致抗蚀剂图案(接触孔图案)，并且可以使用光致抗蚀剂图案作为蚀刻掩模来形成使缓冲层122、栅极绝缘膜123、第一层间绝缘膜124和第二层间绝缘膜125部分地暴露的接触孔。
使底部金属层110暴露的接触孔和使晶体管TR的有源层ACT的部分暴露的接触孔也可以通过不同的掩模顺序地形成。通过掩模工艺的添加，显示装置10的制造工艺的经济效益可能会降低。然而，由于在对缓冲层122进行蚀刻以形成使底部金属层110暴露的接触孔的同时，晶体管TR的有源层ACT不暴露于蚀刻剂，因此可以不损坏有源层ACT的表面。
接下来，可以在第二层间绝缘膜125上形成图案化的第一导电层130。第一导电层130可以通过同一掩模工艺形成。具体地，可以在第二层间绝缘膜125的整个表面上沉积用于第一导电层的材料层。在沉积工艺中，用于第一导电层的材料层可以沉积到接触孔中，并且因此连接到底部金属层110和晶体管TR的有源层ACT。然后，可以在用于第一导电层的材料层上涂覆光致抗蚀剂层，并且通过曝光和显影将光致抗蚀剂层形成为光致抗蚀剂图案。此后，可以使用光致抗蚀剂图案作为蚀刻掩模来对用于第一导电层的材料层进行蚀刻。然后，可以通过剥离工艺或灰化工艺去除光致抗蚀剂图案，以形成如附图中示出的晶体管TR的第一源/漏电极SD1和晶体管TR的第二源/漏电极SD2。
接下来，参照图9，可以在第二层间绝缘膜125的其上形成有第一导电层130的整个表面上沉积钝化层126。在实施例中，可以在第二层间绝缘膜125的整个表面上沉积钝化层126，而不在钝化层126中形成接触孔。因此，可以省略用于形成钝化层126的单独的掩模工艺。
接着，参照图10，可以在钝化层126上形成图案化的第二导电层140。第二导电层140可以通过同一掩模工艺形成。具体地，可以在钝化层126的整个表面上沉积用于第二导电层的材料层。然后，可以在用于第二导电层的材料层上设置或涂覆光致抗蚀剂层，并且通过曝光和显影将光致抗蚀剂层形成为光致抗蚀剂图案。此后，可以通过使用光致抗蚀剂图案作为蚀刻掩模来对用于第二导电层的材料层进行蚀刻。然后，可以通过剥离工艺或灰化工艺去除光致抗蚀剂图案，以形成如附图中示出的第一电力线VL1、第二电力线VL2和第一导电图案CP1。
在实施例中，钝化层126可以置于形成在钝化层126上的第二导电层140与第一导电层130之间。具体地，形成在钝化层126上的第一电力线VL1可以在第三方向DR3上与晶体管TR的第一源/漏电极SD1的至少一部分叠置，但是可以在第三方向DR3上不与晶体管TR的第一源/漏电极SD1的另一部分叠置。例如，第一电力线VL1可以设置在晶体管TR的第一源/漏电极SD1上，以在第三方向DR3上使晶体管TR的第一源/漏电极SD1的至少一部分暴露。钝化层126可以置于晶体管TR的第一源/漏电极SD1与第一电力线VL1之间。同样地，形成在钝化层126上的第一导电图案CP1可以在第三方向DR3上与晶体管TR的第二源/漏电极SD2的至少一部分叠置，但是可以在第三方向DR3上不与晶体管TR的第二源/漏电极SD2的另一部分叠置。例如，第一导电图案CP1可以设置在晶体管TR的第二源/漏电极SD2上，以在第三方向DR3上使晶体管TR的第二源/漏电极SD2的至少一部分暴露。钝化层126可以置于晶体管TR的第二源/漏电极SD2与第一导电图案CP1之间。
接下来，参照图11，可以在其上形成有第二导电层140的钝化层126的整个表面上沉积通孔层127，并且可以在通孔层127上形成图案化的第一堤层400'。图案化的第一堤层400'可以具有大致平坦的表面，但是在每个区域中可以具有不同的高度。例如，第一堤层400'的其中设置发光元件ED的第一区域400'_2的高度可以比第一堤层400'的其中未设置发光元件ED的第二区域400'_1的高度小。
图案化的第一堤层400'可以包括分别在第三方向DR3上与第一电力线VL1、第一导电图案CP1和第二电力线VL2叠置的第一开口OP11至第三开口OP13。在平面图中，第一开口OP11可以与第一电力线VL1的与第一源/漏电极SD1叠置的边界区域叠置。在平面图中，第二开口OP12可以与第一导电图案CP1的与第二源/漏电极SD2叠置的边界区域叠置。在平面图中，第三开口OP13可以与第二电力线VL2叠置。
图案化的第一堤层400'可以由例如包括光敏材料的有机材料制成(或者包括例如包括光敏材料的有机材料)。图案化的第一堤层400'可以通过以下步骤形成：在通孔层127的整个表面上涂覆用于第一堤层的有机材料层，然后通过曝光和显影形成第一开口OP11至第三开口OP13。可以使用半色调掩模或狭缝掩模来形成在每个区域中具有不同的高度的图案化的第一堤层400'。
接下来，参照图12，可以形成第一子堤410和第二子堤420，以包括使第一导电层130和/或第二导电层140部分地暴露的第一接触孔CT13、第二接触孔CT11和第三接触孔CT12。接触孔CT13、CT11和CT12可以包括第一接触孔CT13、第二接触孔CT11和第三接触孔CT12。第二接触孔CT11可以使第一导电图案CP1和第二源/漏电极SD2部分地暴露，第三接触孔CT12可以使第二电力线VL2部分地暴露，并且第一接触孔CT13可以使第一电力线VL1和第一源/漏电极SD1部分地暴露。
可以通过使用图案化的第一堤层400'作为蚀刻掩模的蚀刻工艺而无需单独的掩模工艺来形成接触孔CT11至CT13。具体地，可以通过蚀刻工艺对由图11的第一开口OP11暴露的通孔层127和钝化层126进行蚀刻，以形成使第一电力线VL1和第一源/漏电极SD1暴露的第一接触孔CT13。可以对由图11的第二开口OP12暴露的通孔层127和钝化层126进行蚀刻，以形成使第一导电图案CP1和第二源/漏电极SD2暴露的第二接触孔CT11。可以对由图11的第三开口OP13暴露的通孔层127进行蚀刻，以形成使第二电力线VL2暴露的第三接触孔CT12。此外，可以去除第一堤层400'的第一区域400'_2以使与第一堤层400'的第一区域400'_2叠置的通孔层127暴露。在实施例中，用于形成接触孔CT11至CT13的蚀刻工艺可以是干蚀刻工艺。
在实施例中，可以在步骤中执行用于形成接触孔CT11至CT13的蚀刻工艺。例如，可以在使用图案化的第一堤层400'作为蚀刻掩模的步骤中通过蚀刻工艺形成穿透通孔层127和钝化层126以使第一导电图案CP1和第二源/漏电极SD2暴露的第二接触孔CT11、穿透通孔层127和钝化层126以使第一电力线VL1和第一源/漏电极SD1暴露的第一接触孔CT13以及穿透通孔层127以使第二电力线VL2暴露的第三接触孔CT12。
在一些实施例中，可以在两个步骤中顺序地执行用于形成接触孔CT11至CT13的蚀刻工艺。例如，可以使用图案化的第一堤层400'作为蚀刻掩模来执行用于形成穿透通孔层127以使第一导电图案CP1和第一电力线VL1的上表面的部分和侧表面以及第二电力线VL2的上表面的一部分暴露的接触孔的蚀刻工艺。然后，可以通过改变工艺条件来形成穿透钝化层126以使第一源/漏电极SD1和第二源/漏电极SD2暴露的接触孔。结果，可以形成接触孔CT11至CT13。
接下来，参照图13，可以在第一子堤410和第二子堤420上形成图案化的第三导电层200。第三导电层200可以通过同一掩模工艺形成。具体地，可以在第一堤400的整个表面上沉积用于第三导电层的材料层。在沉积工艺中，用于第三导电层的材料层可以沉积到第一接触孔CT13、第二接触孔CT11和第三接触孔CT12中，并因此连接到第一导电层130和第二导电层140。具体地，在沉积工艺中，可以将用于第三导电层的材料层沉积到第二接触孔CT11中，以电接触第一导电层130的第二源/漏电极SD2和第二导电层140的第一导电图案CP1。在沉积工艺中，用于第三导电层的材料层可以沉积到第三接触孔CT12中，以电接触第二导电层140的第二电力线VL2。在沉积工艺中，用于第三导电层的材料层可以沉积到第一接触孔CT13中，以电接触第一导电层130的第一源/漏电极SD1和第二导电层140的第一电力线VL1。
然后，可以在用于第三导电层的材料层上涂覆光致抗蚀剂层，并且通过曝光和显影形成光致抗蚀剂图案。此后，可以使用光致抗蚀剂图案作为蚀刻掩模来对用于第三导电层的材料层进行蚀刻。然后，可以通过剥离工艺或灰化工艺去除光致抗蚀剂图案，以形成第一电极210、第二电极220和连接图案230，如图13中所示。
接下来，参照图14，可以在其上形成有图案化的第三导电层200的第一堤400上堆叠第一绝缘层510，并且可以形成开口OP21和OP22。开口OP21和OP22可以包括使第一电极210的一部分暴露的第四开口OP21和使第二电极220的一部分暴露的第五开口OP22。第一绝缘层510可以设置在第三导电层200上以与第三导电层200大致叠置，但是可以使第一电极210和第二电极220中的每个的至少一部分暴露。第一绝缘层510可以设置在连接图案230上以与连接图案230完全叠置。第一电极210、第二电极220和连接图案230可以通过第一绝缘层510彼此绝缘。
接下来，参照图15，可以在第一绝缘层510上形成第二堤600。第二堤600可以防止其中分散有发光元件ED的墨在用于使发光元件ED对准的喷墨工艺中溢出到相邻的像素PX中。
接下来，通过常规工艺，可以如图3中示出地形成发光元件ED、第二绝缘层520、第一接触电极710、第三绝缘层530、第二接触电极720和第四绝缘层540。
根据制造根据实施例的显示装置的方法，显示装置包括第一导电层、设置在第一导电层的表面上的钝化层、设置在钝化层上的第二导电层、设置在第二导电层上的通孔层以及设置在通孔层上的第三导电层，第三导电层可以用作将第一导电层和第二导电层电连接的连接电极。因此，在形成置于第一导电层与第二导电层之间的钝化层的工艺中，可以省略用于形成穿透钝化层并将第一导电层和第二导电层连接的接触孔的单独的掩模工艺。因此，由于可以不需要用于将第一导电层和第二导电层连接的附加掩模工艺，所以可以改善显示装置的工艺效率。
图16是图3的区域A的示例的示意性放大剖视图。
参照图16，实施例与图4的实施例的不同之处可以至少在于：由第二接触孔CT11和第一接触孔CT13暴露的第二导电层140_1的一部分和第一导电层130_1的一部分在它们的表面上具有预定粗糙度。
具体地，如上所述，第二接触孔CT11可以使第一导电层130_1的第二源/漏电极SD2_1的上表面的一部分以及第二导电层140_1的第一导电图案CP1_1的上表面的一部分和侧表面暴露。可以在由第二接触孔CT11暴露的第二源/漏电极SD2_1的上表面的部分以及第一导电图案CP1_1的上表面的一部分和侧表面上形成预定表面粗糙度。在第二源/漏电极SD2_1和/或第一导电图案CP1_1的表面的一部分因暴露于在用于形成第二接触孔CT11的蚀刻工艺中使用的蚀刻剂而被损坏的情况下，可以形成表面粗糙度。
同样，第一接触孔CT13可以使第一导电层130_1的第一源/漏电极SD1_1的上表面的一部分以及第二导电层140_1的第一电力线VL1_1的上表面的一部分和侧表面暴露。可以在由第一接触孔CT13暴露的第一源/漏电极SD1_1的上表面的一部分以及第一电力线VL1_1的上表面的一部分和侧表面上形成预定表面粗糙度。在第一源/漏电极SD1_1和/或第一电力线VL1_1的表面的一部分因暴露于在用于形成第一接触孔CT13的蚀刻工艺中使用的蚀刻剂而损坏的情况下，可以形成表面粗糙度。
尽管未在附图中示出，但是也可以在第二导电层140_1的第二电力线VL2的上表面的由第三接触孔CT12暴露的一部分上形成预定表面粗糙度。
图17是图3的区域A的示例的示意性放大剖视图。
参照图17，实施例与图4的实施例的不同之处可以至少在于：构成第一接触孔CT13_1和第二接触孔CT11_1的侧壁彼此不对准。
具体地，第二接触孔CT11_1的第一部分CT11A的侧壁和第二接触孔CT11_1的第二部分CT11B_1的侧壁可以不彼此对准。例如，第二接触孔CT11_1的第一部分CT11A的侧壁可以比第二接触孔CT11_1的第二部分CT11B_1的侧壁向外突出得远。同样，第一接触孔CT13_1的第一部分CT13A的侧壁和第一接触孔CT13_1的第二部分CT13B_1的侧壁可以不彼此对准。例如，第一接触孔CT13_1的第一部分CT13A的侧壁可以比第一接触孔CT13_1的第二部分CT13B_1的侧壁向外突出得远。由于每个构件相对于在用于形成接触孔CT11_1、CT12和CT13_1的蚀刻工艺中使用的蚀刻剂的不同的蚀刻选择性，可以形成根据实施例的结构。
图18是图3的区域A的示例的示意性放大剖视图。
参照图18，实施例与图4的实施例的不同之处可以至少在于：形成(或构成)第一接触孔CT13_2和第二接触孔CT11_2的部分的侧壁彼此不对准。
具体地，第二接触孔CT11_2的第三部分CT11C和第四部分CT11D_2的侧壁可以不彼此对准。例如，第二接触孔CT11_2的第三部分CT11C的侧壁可以比第二接触孔CT11_2的第四部分CT11D_2的侧壁向外突出得远。同样，第一接触孔CT13_2的第三部分CT13C的侧壁和第一接触孔CT13_2的第四部分CT13D_2的侧壁可以不彼此对准。例如，第一接触孔CT13_2的第三部分CT13C的侧壁可以比第一接触孔CT13_2的第四部分CT13D_2的侧壁向外突出得远。由于每个构件相对于在用于形成接触孔CT11_2、CT12和CT13_2的蚀刻工艺中使用的蚀刻剂的不同的蚀刻选择性，可以形成根据实施例的结构。
图19是根据实施例的显示装置10_1的示意性剖视图。
参照图19，根据实施例的显示装置10_1与图3的显示装置10的不同之处可以至少在于：第二导电层140不包括第一导电图案CP1。
具体地，包括在根据实施例的显示装置10_1中的第一电极210_1可以通过穿透第一子堤410、通孔层127和钝化层126的第二接触孔CT11_1电接触晶体管TR的第二源/漏电极SD2。第二接触孔CT11_1可以穿透第一子堤410、通孔层127和钝化层126，以使第二源/漏电极SD2的上表面的一部分暴露。第二源/漏电极SD2可以通过第二接触孔CT11_1电连接到第一电极210_1。
图20是根据实施例的显示装置10_2的示意性剖视图。
参照图20，根据实施例的显示装置10_2与图3的显示装置10的不同之处可以至少在于：表面粗糙度形成在第一堤400_1的外表面和由第一堤400_1暴露的通孔层127的上表面上。
具体地，可以在第一堤400_1的外表面上形成粗糙度。例如，第一堤400_1的外表面可以包括第一子堤410_1和第二子堤420_1中的每个的上表面和侧表面。可以在第一子堤410_1和第二子堤420_1中的每个的上表面和侧表面上形成预定表面粗糙度。可以在通孔层127的由第一子堤410_1和第二子堤420_1暴露的上表面上形成预定粗糙度。
可以在用于形成第一接触孔CT13、第二接触孔CT11和第三接触孔CT12的蚀刻工艺中形成在第一堤400_1和通孔层127的由第一堤400_1暴露的上表面上形成的预定表面粗糙度。例如，参照图11和图12，第一子堤410_1和第二子堤420_1的外表面可以暴露于在通过使用第一堤层400'(见图11)作为蚀刻掩模而没有附加的掩模工艺来形成第一子堤410_1和第二子堤420_1的工艺中使用的蚀刻剂。因此，可以对第一子堤410_1和第二子堤420_1的暴露于蚀刻剂的上表面和侧表面进行部分地蚀刻以形成预定表面粗糙度。因此，也可以在共形地形成在第一子堤410_1和第二子堤420_1上的第一电极210和第二电极220的上表面上形成预定表面粗糙度。从发光元件ED发射并行进到第一电极210和第二电极220的光可以由于形成在第一电极210和第二电极220的表面上的表面粗糙度而被漫反射。这可以减少可能在绝缘层中发生的全反射，从而改善显示装置10_2的光效率。
图21是根据实施例的显示装置10_3的示意性剖视图。
参照图21，根据实施例的显示装置10_3与图3的显示装置10的不同之处可以至少在于：第一堤400_3和第二堤600_3彼此间隔开，并且第一接触孔CT13_3、第二接触孔CT11_3和第三接触孔CT12_3在第三方向DR3上不与第一堤400_3叠置。
具体地，第一堤400_3可以设置在由第二堤600_3限定的区域中。因此，第一堤400_3和第二堤600_3可以彼此间隔开。第一堤400_3的第一子堤410_3和第二子堤420_3中的每个可以在由第二堤600_3限定的区域中与第二堤600_3间隔开。
第一电极210_3和第二电极220_3可以分别设置在第一子堤410_3和第二子堤420_3上，以与第一子堤410_3和第二子堤420_3的外表面叠置。
第一电极210_3可以通过穿透通孔层127和钝化层126的第二接触孔CT11_3将第一导电图案CP1与晶体管TR的第二源/漏电极SD2电连接。第二电极220_3可以通过穿透通孔层127的第三接触孔CT12_3电连接到第二电力线VL2。连接图案230_3可以通过穿透通孔层127和钝化层126的第一接触孔CT13_3将第一电力线VL1与晶体管TR的第一源/漏电极SD1电连接。第一接触孔CT13_3、第二接触孔CT11_3和第三接触孔CT12_3可以在第三方向DR3上不与第一堤400_3叠置。
在总结详细描述时，本领域技术人员将理解的是，在基本上不脱离公开的原理的情况下，可以对实施例进行许多变化和修改。因此，公开的所公开的实施例仅以一般和描述性含义使用，而不是出于限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一导电层，设置在基底上；
钝化层，设置在所述第一导电层上；
第二导电层，设置在所述钝化层上；
通孔层，设置在所述第二导电层上；
第三导电层，设置在所述通孔层上，所述第三导电层包括：第一电极；第二电极；以及连接图案，所述第一电极、所述第二电极和所述连接图案彼此间隔开；以及
发光元件，所述发光元件的第一端部和第二端部分别设置在所述第一电极和所述第二电极上，
其中，所述连接图案通过穿透所述通孔层和所述钝化层的第一接触孔将所述第一导电层和所述第二导电层电连接。
2.根据权利要求1所述的显示装置，其中，所述第一接触孔使所述第二导电层的上表面的至少一部分、所述第二导电层的侧表面的至少一部分以及所述第一导电层的上表面的至少一部分暴露。
3.根据权利要求2所述的显示装置，其中，所述连接图案电接触所述第一导电层的所述上表面的所述至少一部分、所述第二导电层的所述上表面的所述至少一部分和所述第二导电层的所述侧表面所述至少一部分。
4.根据权利要求1所述的显示装置，其中，
所述第一接触孔包括由所述通孔层的侧壁形成的第一部分、由所述第二导电层的侧表面和所述通孔层的侧壁形成的第二部分以及由所述钝化层的侧壁形成的第三部分，并且
所述第一接触孔的所述第一部分、所述第二部分和所述第三部分在所述基底的厚度方向上彼此叠置。
5.根据权利要求4所述的显示装置，其中，
所述第一部分的宽度比所述第二部分的宽度大，并且
所述第一部分的所述宽度比所述第三部分的宽度大。
6.根据权利要求4所述的显示装置，其中，所述第一部分、所述第二部分和所述第三部分彼此成一体并且形成孔。
7.根据权利要求4所述的显示装置，其中，所述第三部分在所述基底的所述厚度方向上与所述第一导电层叠置，并且在所述基底的所述厚度方向上不与所述第二导电层叠置。
8.根据权利要求4所述的显示装置，其中，所述第三部分在所述基底的所述厚度方向上不设置在所述第一导电层与所述第二导电层之间。
9.根据权利要求1所述的显示装置，所述显示装置还包括设置在所述第三导电层上的第一绝缘层，其中，
所述第一绝缘层与所述连接图案完全叠置，并且
所述发光元件设置在所述第一绝缘层上。
10.根据权利要求9所述的显示装置，所述显示装置还包括：
第一接触电极，设置在所述第一绝缘层上并且电接触所述发光元件的所述第一端部和所述第一电极；以及
第二接触电极，设置在所述第一绝缘层上并且电接触所述发光元件的所述第二端部和所述第二电极。
11.根据权利要求1所述的显示装置，所述显示装置还包括设置在所述基底与所述第二导电层之间的晶体管，所述晶体管包括：有源层；栅电极；第一源/漏电极；以及第二源/漏电极，
其中，所述第一源/漏电极和所述第二源/漏电极包括在所述第一导电层中。
12.根据权利要求11所述的显示装置，其中，
所述第二导电层包括第一电力线，并且
所述连接图案通过所述第一接触孔将所述第一电力线与所述晶体管的所述第一源/漏电极电连接。
13.根据权利要求12所述的显示装置，其中，所述第一电极通过穿透所述通孔层和所述钝化层的第二接触孔电连接到所述晶体管的所述第二源/漏电极。
14.根据权利要求12所述的显示装置，其中，所述连接图案电接触所述晶体管的所述第一源/漏电极的上表面的至少一部分、所述第一电力线的上表面的至少一部分以及所述第一电力线的侧表面。
15.根据权利要求1所述的显示装置，其中，所述钝化层在所述基底的厚度方向上设置在所述第一导电层与所述第二导电层之间。
16.一种制造显示装置的方法，所述方法包括下述步骤：
在基底的表面上形成第一导电层；
在所述第一导电层上沉积钝化层以与所述第一导电层叠置；
在所述钝化层上形成第二导电层以在所述基底的厚度方向上与所述第一导电层的至少一部分叠置；
在所述第二导电层上沉积通孔层以与所述第二导电层叠置；
在所述通孔层上形成第一堤层，以包括开口，所述开口在所述基底的所述厚度方向上与所述第一导电层的上表面的至少一部分、所述第二导电层的上表面的至少一部分以及所述第二导电层的侧表面的至少一部分叠置；以及
通过蚀刻所述第一堤层来形成第一堤，并通过使用所述第一堤作为蚀刻掩模来对所述通孔层和所述钝化层进行蚀刻。
17.根据权利要求16所述的方法，其中，通过蚀刻所述第一堤层的整个表面来形成所述第一堤。
18.根据权利要求17所述的方法，其中，在所述通孔层上形成所述第一堤层的步骤包括：形成所述第一堤层以包括具有第一高度的第一区域和与所述第一区域相比具有更大高度的第二区域；
其中，通过蚀刻所述第一堤层的整个表面来蚀刻掉所述第一区域以形成所述第一堤；并且
其中，对与所述开口叠置的所述通孔层和所述钝化层进行蚀刻，以形成穿透所述第一堤、所述通孔层和所述钝化层的第一接触孔。
19.根据权利要求18所述的方法，所述方法还包括形成第三导电层以包括设置在所述第一堤上并且彼此间隔开的第一电极、第二电极和连接图案。
20.根据权利要求19所述的方法，所述方法还包括将所述连接图案沉积到所述第一接触孔中，以电接触所述第一导电层的所述上表面的至少一部分、所述第二导电层的所述上表面的至少一部分以及所述第二导电层的所述侧表面的至少一部分。
CN202111188082.3A 2020-10-12 2021-10-12 显示装置及制造其的方法 Pending CN114361195A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0131049 2020-10-12
KR1020200131049A KR20220048505A (ko) 2020-10-12 2020-10-12 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN114361195A true CN114361195A (zh) 2022-04-15

Family

ID=78332503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111188082.3A Pending CN114361195A (zh) 2020-10-12 2021-10-12 显示装置及制造其的方法

Country Status (4)

Country Link
US (2) US11894355B2 (zh)
EP (1) EP3993033A3 (zh)
KR (1) KR20220048505A (zh)
CN (1) CN114361195A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210072465A (ko) * 2019-12-09 2021-06-17 엘지디스플레이 주식회사 전계발광 표시장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152819B1 (ko) * 2006-03-17 2012-06-12 에스케이하이닉스 주식회사 반도체 소자의 제조방법
KR101947007B1 (ko) 2012-11-26 2019-02-12 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
KR102477608B1 (ko) 2017-12-12 2022-12-14 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR102590984B1 (ko) 2018-10-30 2023-10-18 삼성디스플레이 주식회사 발광 소자 구조물 및 발광 소자의 제조방법
KR102624516B1 (ko) 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR102602527B1 (ko) 2019-01-15 2023-11-15 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11894355B2 (en) 2024-02-06
US20220115364A1 (en) 2022-04-14
US20240128251A1 (en) 2024-04-18
KR20220048505A (ko) 2022-04-20
EP3993033A3 (en) 2022-07-13
EP3993033A2 (en) 2022-05-04

Similar Documents

Publication Publication Date Title
US11749709B2 (en) Display device
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
CN114122044A (zh) 显示设备
US20240128251A1 (en) Display device and method of fabricating the same
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
US20240153935A1 (en) Display device and method of fabricating the same
CN113889507A (zh) 显示设备
US20230027391A1 (en) Display device
CN114551526A (zh) 显示装置
CN115427877A (zh) 显示装置及其制造方法
US20220199713A1 (en) Display device
US11978835B2 (en) Display device
US20230387143A1 (en) Display device
EP4109571A1 (en) Display device
US20230317908A1 (en) Display device
US20220208901A1 (en) Display device
KR20230136819A (ko) 표시 장치 및 이의 제조 방법
KR20240050554A (ko) 표시 장치
KR20220140058A (ko) 표시 장치
KR20240036745A (ko) 표시 장치 및 이의 제조 방법
CN115715125A (zh) 显示装置和制造该显示装置的方法
KR20220090621A (ko) 표시 장치
CN117596979A (zh) 显示装置
CN116471879A (zh) 显示装置和制造该显示装置的方法
CN114765197A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination