CN114551526A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114551526A
CN114551526A CN202111353245.9A CN202111353245A CN114551526A CN 114551526 A CN114551526 A CN 114551526A CN 202111353245 A CN202111353245 A CN 202111353245A CN 114551526 A CN114551526 A CN 114551526A
Authority
CN
China
Prior art keywords
layer
conductive layer
contact hole
disposed
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111353245.9A
Other languages
English (en)
Inventor
全景辰
具素英
金亿洙
金亨俊
南润龙
林俊亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114551526A publication Critical patent/CN114551526A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。该显示装置包括：第一导电层，在基底上；钝化层，设置在第一导电层上，并且使第一导电层的至少一部分暴露；第二导电层，设置在钝化层上，并且覆盖钝化层的上表面；过孔层，在第二导电层上；第三导电层，包括第一电极、第二电极和连接图案，在过孔层上彼此间隔开；以及发光元件，具有分别设置在第一电极和第二电极上的端部。连接图案通过穿透过孔层的第一接触孔将第一导电层和第二导电层电连接。

Description

显示装置
本申请要求于2020年11月24日在韩国知识产权局提交的第10-2020-0158571号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
实施例涉及一种显示装置。
背景技术
显示装置的重要性随着多媒体的发展而增加。因此，已经使用了各种显示装置，诸如有机发光显示器和液晶显示器(LCD)。
显示装置是用于显示图像的装置，并且包括诸如发光显示面板或液晶显示面板的显示面板。在它们之中，发光显示面板可以包括诸如发光二极管(LED)的发光元件。发光二极管(LED)的示例可以包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
将理解的是，该背景技术部分部分地旨在提供用于理解技术的有用的背景。然而，该背景技术部分还可以包括不是在这里公开的主题的对应的有效提交之日前相关领域技术人员已知或领会的内容的一部分的想法、构思或认识。
发明内容
实施例的方面提供了一种具有改善的工艺效率的制造显示装置的方法以及使用该方法制造的显示装置。
根据一方面，显示装置可以包括：第一导电层，设置在基底上；钝化层，设置在第一导电层上，并且使第一导电层的至少一部分暴露；第二导电层，设置在钝化层上，并且覆盖钝化层的上表面；过孔层，设置在第二导电层上；第三导电层，包括在过孔层上彼此间隔开的第一电极、第二电极和连接图案；以及发光元件，具有分别设置在第一电极和第二电极上的端部。连接图案可以通过穿透过孔层的第一接触孔将第一导电层和第二导电层电连接。
在实施例中，第一接触孔可以使第一导电层的至少一部分和第二导电层的至少一部分暴露。
在实施例中，第一接触孔可以使第二导电层的上表面和第二导电层的侧壁暴露。
在实施例中，第一接触孔可以使设置在第一导电层与第二导电层之间的钝化层的侧壁暴露，并且第一接触孔可以使第一导电层的上表面暴露。
在实施例中，第二导电层的侧壁可以与钝化层的侧壁平行地对准。
在实施例中，第一接触孔可以包括：第一部分，由过孔层的侧壁形成；第二部分，由第二导电层的侧壁和过孔层的侧壁形成；以及第三部分，由钝化层的一个侧壁和过孔层的侧壁形成。第一接触孔的第一部分、第一接触孔的第二部分和第一接触孔的第三部分可以在基底的厚度方向上彼此叠置。
在实施例中，第一接触孔的第一部分、第一接触孔的第二部分和第一接触孔的第三部分可以彼此成一体并且形成一个孔。
在实施例中，第一接触孔的第三部分可以在基底的厚度方向上不与第二导电层叠置。
在实施例中，显示装置还可以包括：半导体层，设置在基底上；栅极绝缘层，设置在半导体层上；栅极导电层，设置在栅极绝缘层上；以及层间绝缘层，设置在栅极导电层上。第一导电层可以设置在层间绝缘层上。第一导电层可以包括晶体管的第一源/漏电极。半导体层可以包括晶体管的有源层。晶体管的第一源/漏电极可以通过穿透层间绝缘层的第二接触孔电连接到晶体管的有源层。第二接触孔可以与晶体管的第一源/漏电极叠置，并且可以与晶体管的有源层叠置。
在实施例中，显示装置还可以包括：半导体层，设置在基底上；栅极绝缘层，设置在半导体层上；栅极导电层，设置在栅极绝缘层上；以及层间绝缘层，设置在栅极导电层上。第一导电层可以设置在层间绝缘层上。第一导电层可以包括晶体管的第一源/漏电极。半导体层可以包括晶体管的有源层。晶体管的第一源/漏电极可以通过穿透过孔层和层间绝缘层的第二接触孔电连接到晶体管的有源层。第二接触孔不与晶体管的第一源/漏电极叠置，而与晶体管的有源层叠置。
根据实施例的显示装置可以包括在第一导电层上以相同的图案形成的钝化层和第二导电层。由于第一导电层和第二导电层可以使用第三导电层通过侧接触彼此电连接，因此能够防止设置在第三导电层下面的层被损坏，并且能够改善制造工艺效率。
在制造根据实施例的显示装置的方法中，可以通过使用半色调掩模的一个掩模工艺形成针对每个区域具有不同的高度的过孔层，使得实施例的过孔层可以同时执行用于补偿下面的台阶差异的台阶补偿功能和用于布置发光元件的堤功能。因此，可以省略在过孔层上形成单独的堤的附加掩模工艺，从而改善显示装置的工艺效率。
设置在第一导电层上的钝化层和第二导电层可以通过单个掩模工艺以相同的图案形成。尽管钝化层不包括穿透钝化层并将第二导电层和第一导电层连接的单独的接触孔，但是设置在过孔层上的第三导电层可以通过穿透过孔层的接触孔通过侧接触将第一导电层和第二导电层彼此连接。因此，由于第三导电层用作将第一导电层和第二导电层连接的连接电极，因此可以省略用于形成穿透钝化层并且将第一导电层和第二导电层连接的接触孔的单独的掩模工艺。由于钝化层与第二导电层通过同一掩模工艺以相同的图案形成，因此不需要用于形成用于将第一导电层至第三导电层彼此连接的多个接触孔的附加掩模工艺，并且能够防止对第一导电层、钝化层和第二导电层的表面的损坏。
实施例的效果不受前述内容限制，并且在这里预期了其他各种效果。
实施例的方面不限于在这里阐述的方面。通过参照下面给出的实施例的详细描述，实施例的以上和其他方面对于实施例所属领域的普通技术人员将变得更明显。
附图说明
本公开的实施例的以上和其他方面和特征将通过参照附图详细地描述其实施例而变得更明显，在附图中：
图1是根据实施例的显示装置的示意性平面图；
图2是示出根据实施例的显示装置的一个像素的示意性平面图；
图3是根据实施例的显示装置的示意性剖视图；
图4是示出图3的区域A的示例的放大示意性剖视图；
图5是根据实施例的发光元件的示意图；
图6是示出图3的区域B的示例的放大示意性剖视图；
图7是示出图3的区域B的另一示例的放大示意性剖视图；
图8至图17是示出制造根据图3的实施例的显示装置的方法的工艺的示意性剖视图；
图18是根据实施例的显示装置的示意性剖视图；
图19至图24是示出制造根据图18的实施例的显示装置的方法的工艺的示意性剖视图；
图25是根据实施例的显示装置的示意性剖视图；
图26是示出图25的区域C的另一示例的放大示意性剖视图；
图27是根据实施例的显示装置的示意性剖视图；
图28是根据实施例的显示装置的示意性剖视图；以及
图29是根据实施例的显示装置的示意性剖视图。
具体实施方式
现在将在下文中参照附图更充分地描述实施例，在附图中示出了实施例。然而，该实施例可以以不同的形式实施，并且不应被解释为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达实施例的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在居间层。贯穿说明书，相同的附图标记表示相同的组件。
将理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离实施例的教导的情况下，下面讨论的第一元件可以被称为第二元件。相似地，第二元件也可以被称为第一元件。
在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个(者/种)”旨在包括“从……的组中选择的至少一个(者/种)”的含义。例如，“A和B中的至少一个(者/种)”可以被理解为意指“A、B或A和B”。
术语“叠置”或其变型意指第一对象可以在第二对象的上方或下方或侧面，反之亦然。另外，术语“叠置”可以包括层、堆叠、面对或其变型、在……之上延伸、覆盖或部分地覆盖或者本领域普通技术人员将领会和理解的任何其他合适的术语。
当元件被描述为“不与”另一元件“叠置”或被类似描述时，这可以包括元件彼此间隔开、彼此偏移或彼此分开或者本领域普通技术人员将领会和理解的任何其他合适的术语。
考虑到所讨论的测量和与特定量的测量有关的误差(即，测量系统的局限性)，如在这里使用的“约”或“近似”包括所陈述的值，并且意指在如由本领域普通技术人员所确定的特定值的可接受偏差范围内。例如，“约”可以意指在一个或更多个标准偏差内，或在所陈述的值的±30％、±20％、±10％、±5％内。
将理解的是，当元件(或区域、层、部分等)在说明书中被称为“在”另一元件“上”、“连接到”或“结合到”另一元件时，该元件可以直接设置在以上提及的另一元件上、直接连接或直接结合到以上提及的另一元件，或者居间元件可以设置在它们之间。
将理解的是，术语“连接到”或“结合到”可以包括物理的或电的连接或结合。
除非另外定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应当被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于形式化的意义来解释，除非在这里明确地如此定义。
在下文中，将参照附图描述实施例。在图1至图3中示出了方向DR1、DR2和DR3。关于方向DR1、DR2和DR3，其他附图可以参照图1至图3。
图1是根据实施例的显示装置的示意性平面图。
参照图1，显示装置10显示移动图像或静止图像。显示装置10可以指提供显示屏幕的任何电子装置。显示装置10的示例可以包括电视、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(平板PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航仪、游戏机、数码相机和摄像机。
显示装置10包括用于提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下文中，将描述无机发光二极管显示面板用作显示面板的情况作为示例，但是实施例不限于此。只要适用相同的技术精神，也可以应用其他显示面板。
在用于说明显示装置10的实施例的附图中，限定了第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1和第二方向DR2可以是在一个平面中彼此垂直的方向。第三方向DR3可以是与其中定位有第一方向DR1和第二方向DR2的平面垂直的方向。第三方向DR3与第一方向DR1和第二方向DR2中的每个垂直。在说明显示装置10的实施例中，第三方向DR3表示显示装置10的厚度方向(或显示方向)。
显示装置10可以在平面图中具有其中沿第一方向DR1的边比沿第二方向DR2的边长的矩形形状。在平面图中，显示装置10的长边与短边交汇的拐角可以是直角的，但是实施例不限于此，并且可以具有圆的弯曲形状。显示装置10的形状不限于这些实施例，并且可以具有其他形状。例如，显示装置10可以在平面图中具有诸如正方形、有圆角(顶点)的矩形、多边形或圆形的形状。
显示装置10的显示表面可以设置在作为厚度方向的第三方向DR3的一侧处。在用于说明显示装置10的实施例中，除非另外陈述，否则“上”指朝向第三方向DR3上的一侧的显示方向，同样地，“上表面”指面对第三方向DR3上的一侧的表面。“下”指与显示方向相反的朝向第三方向DR3上的另一侧的方向，“下表面”指面对第三方向DR3上的另一侧的表面。此外，“左”、“右”、“上”和“下”指当在平面图中观察显示装置10时的方向。例如，“右侧”指第一方向DR1上的一侧，“左侧”指第一方向DR1上的另一侧，“上侧”指第二方向DR2上的一侧，并且“下侧”指第二方向DR2上的另一侧。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是显示图像的区域，并且非显示区域NDA是不显示图像的区域。
显示区域DPA的形状可以遵循显示装置10的形状。例如，显示区域DPA可以具有与显示装置10的整体形状相似的平面矩形形状。显示区域DPA可以占据显示装置10的中心。
显示区域DPA可以包括多个像素PX。像素PX可以以矩阵形式布置。像素PX中的每个的形状可以在平面图中是矩形或正方形。在实施例中，每个像素PX可以包括由无机颗粒制成的多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。非显示区域NDA可以构成显示装置10的边框。
图2是示出根据实施例的显示装置的像素的示意性平面图。
参照图2，显示装置10的每个像素PX可以包括发光区域EMA和非发光区域(未示出)。发光区域EMA可以被定义为通过其输出从发光元件ED发射的光的区域，并且非发光区域可以被定义为其中从发光元件ED发射的光未到达并且因此不输出光的区域。
发光区域EMA可以包括其中设置有发光元件ED的区域和与其相邻的区域。发光区域EMA还可以包括其中从发光元件ED发射的光被其他组件反射或折射并且输出光的区域。
每个像素PX还可以包括设置在非发光区域中的第一区域CBA。第一区域CBA可以在像素PX中设置在发光区域EMA的上侧(或第二方向DR2上的一侧)处。第一区域CBA可以设置在沿第二方向DR2相邻的像素PX的发光区域EMA之间。
第一区域CBA可以是包括在每个像素PX中的其中沿着第二方向DR2彼此相邻的第一电极210和第二电极220彼此分离的区域。针对每个像素PX布置的第一电极210和第二电极220在第一区域CBA中彼此分离，并且针对每个像素PX设置的第一电极210和第二电极220的部分可以布置在第一区域CBA中。发光元件ED可以不设置在第一区域CBA中。
图3是根据实施例的显示装置的剖视图。
参照图3，显示装置10可以包括基底SUB、设置在基底SUB上的导电层、绝缘层和发光元件ED。
基底SUB可以是绝缘基底。基底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。基底SUB可以是刚性基底，但是也可以是能够弯曲、折叠、卷曲等的柔性基底。
阻挡层161可以设置在基底SUB上。阻挡层161可以防止氧和湿气流入晶体管TR中。
下金属层110可以设置在基底SUB上。下金属层110可以是用于保护晶体管TR的有源层(有源材料层)ACT的光阻挡层。下金属层110可以包括光阻挡材料。例如，下金属层110可以由阻挡光透射的不透明金属材料形成。
下金属层110具有图案化的形状。下金属层110可以设置在下方以至少覆盖晶体管TR的有源材料层ACT的沟道区。下金属层110可以设置为覆盖晶体管TR的整个有源材料层ACT。然而，实施例不限于此，并且可以省略下金属层110。
缓冲层162可以设置在下金属层110上。缓冲层162可以设置为覆盖基底SUB的其上设置有下金属层110的整个表面。缓冲层162可以保护晶体管TR免受穿透可能会易受湿气渗透的基底SUB的湿气影响。
缓冲层162可以由交替地堆叠的无机层形成。例如，缓冲层162可以形成为其中交替地堆叠有包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层的多层。
晶体管TR可以设置在缓冲层162上，并且可以构成用于多个像素PX中的每个的像素电路。例如，晶体管TR可以是像素电路的驱动晶体管或开关晶体管。尽管在附图中示出了显示装置10的像素PX中包括的晶体管中的仅一个晶体管TR，但是实施例不限于此。显示装置10的像素PX可以包括更大数量的晶体管。例如，显示装置10可以针对每个像素PX包括两个或三个晶体管。
半导体层可以设置在缓冲层162上。半导体层可以包括晶体管TR的有源层(有源材料层)ACT。有源材料层ACT可以设置为与下金属层110叠置。
半导体层可以包括多晶硅、单晶硅或氧化物半导体等。在实施例中，在半导体层包括多晶硅的情况下，可以通过使非晶硅结晶来形成多晶硅。在半导体层包括多晶硅的情况下，有源材料层ACT可以包括掺杂有杂质的多个掺杂区和掺杂区之间的沟道区。在另一实施例中，半导体层可以包括氧化物半导体。氧化物半导体的示例可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)和氧化铟镓锌锡(IGZTO)。
栅极绝缘层163可以设置在半导体层上。栅极绝缘层163可以用作晶体管TR的栅极绝缘层。栅极绝缘层163可以与将在下面描述的包括栅电极GE的栅极导电层以相同的图案形成。栅极绝缘层163的侧壁可以与栅极导电层的侧壁基本上对准，但是实施例不限于此。
栅极绝缘层163可以形成为其中交替地堆叠有包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种无机材料的无机层的多层。
栅极导电层可以设置在栅极绝缘层163上。栅极导电层可以包括晶体管TR的栅电极GE。栅电极GE可以设置为在第三方向DR3上与有源材料层ACT的沟道区叠置。栅电极GE的侧壁可以与下面的栅极绝缘层163的侧壁基本上对准，但是实施例不限于此。
栅极导电层可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或它们的合金的单层或多层。然而，实施例不限于此。
第一层间绝缘层164可以设置在栅极导电层上。第一层间绝缘层164可以设置为覆盖栅电极GE。第一层间绝缘层164可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)的无机绝缘材料。
第二层间绝缘层165可以设置在第一层间绝缘层164上。第二层间绝缘层165可以使由第一层间绝缘层164形成的台阶平坦化。第二层间绝缘层165可以包括有机绝缘材料。然而，实施例不限于此，可以省略第二层间绝缘层165。
第一导电层140可以设置在第二层间绝缘层165上。第一导电层140可以包括晶体管TR的第一源/漏电极SD1和第二源/漏电极SD2。尽管附图中未示出，但是第一导电层140还可以包括数据线。
晶体管TR的第一源/漏电极SD1和第二源/漏电极SD2可以通过穿透第二层间绝缘层165和第一层间绝缘层164的接触孔CNT2分别电连接到晶体管TR的有源层(有源材料层)ACT的两个端部区域(例如，晶体管TR的有源材料层ACT的每个掺杂区)。此外，晶体管TR的第一源/漏电极SD1可以通过穿透第二层间绝缘层165、第一层间绝缘层164和缓冲层162的另一接触孔CNT1电连接到下金属层110。
第一导电层140可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或它们的合金的单层或多层。然而，实施例不限于此。
钝化层166可以设置在第一导电层140上。钝化层166可以设置在晶体管TR上，并且可以用作第一导电层140与将在下面描述的第二导电层170之间的层间绝缘层。钝化层166可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)的无机绝缘材料。
钝化层166可以具有图案化的形状。在实施例中，钝化层166可以与下面将要描述的第二导电层170以相同的图案形成。钝化层166的侧壁可以与第二导电层170的侧壁基本上对准。
钝化层166可以包括第一区域166a、第二区域166b和第三区域166c。下面将描述钝化层166的第一区域166a、第二区域166b和第三区域166c的细节。
第二导电层170可以设置在钝化层166上。第二导电层170可以设置在钝化层166上，以覆盖钝化层166的上表面。第二导电层170可以包括第一电力线171、第二电力线172和第一导电图案173。
低电位电压(或第一电力电压)可以供应到第一电力线171，高电位电压(或第二电力电压)可以供应到第二电力线172。供应到第二电力线172的高电位电压可以比供应到第一电力线171的低电位电压高。
第一电力线171可以通过接触孔CNT31电连接到第一电极210，并且可以将低电位电压(第一电力电压)供应到第一电极210。在制造显示装置10的工艺期间，用于使发光元件ED对准的对准信号可以施加到第一电力线171。
第二电力线172可以设置为在第三方向DR3上与晶体管TR的第一源/漏电极SD1叠置。第二电力线172可以通过将在下面描述的连接图案230电连接到晶体管TR的第一源/漏电极SD1。
第一导电图案173可以设置为在第三方向DR3上与晶体管TR的第二源/漏电极SD2叠置。第一导电图案173可以通过第二电极220电连接到晶体管TR的第二源/漏电极SD2。
第二导电层170可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或它们的合金的单层或多层。然而，实施例不限于此。
钝化层166的第一区域166a可以设置在第一电力线171与第二层间绝缘层165之间。钝化层166的第一区域166a可以在第一电力线171与第二层间绝缘层165之间设置在第二层间绝缘层165的上表面上。
钝化层166的第一区域166a可以与第一电力线171以相同的图案形成。钝化层166的第一区域166a的侧壁可以与第一电力线171的侧壁基本上对准。
钝化层166的第二区域166b可以设置在第二电力线172与晶体管TR的第一源/漏电极SD1之间。钝化层166的第二区域166b可以在第二电力线172与晶体管TR的第一源/漏电极SD1之间设置在晶体管TR的第一源/漏电极SD1的上表面上。
钝化层166的第二区域166b可以与第二电力线172以相同的图案形成。钝化层166的第二区域166b的侧壁可以与第二电力线172的侧壁基本上对准。钝化层166的第二区域166b和第二电力线172可以设置为使得在第三方向DR3上暴露晶体管TR的第一源/漏电极SD1的至少一部分。
钝化层166的第三区域166c可以设置在第一导电图案173与晶体管TR的第二源/漏电极SD2之间。钝化层166的第三区域166c可以在第一导电图案173与晶体管TR的第二源/漏电极SD2之间设置在晶体管TR的第二源/漏电极SD2的上表面上。
钝化层166的第三区域166c可以与第一导电图案173以相同的图案形成。钝化层166的第三区域166c的侧壁可以与第一导电图案173的侧壁基本上对准。钝化层166的第三区域166c和第一导电图案173可以设置为使得在第三方向DR3上暴露晶体管TR的第二源/漏电极SD2的至少一部分。
过孔层400设置在第二导电层170上。过孔层400可以设置在其上设置有第二导电层170的钝化层166上。过孔层400可以设置为覆盖第二导电层170的上表面和侧壁且覆盖钝化层166的与第二导电层170的侧壁平行地对准的侧壁。过孔层400可以覆盖第二导电层170和钝化层166的外表面。过孔层400可以包括有机绝缘材料。过孔层400还可以包括光敏材料，但是实施例不限于此。在实施例中，过孔层400可以包括诸如聚酰亚胺(PI)的有机材料。
过孔层400总体上具有平坦的表面，但是针对每个区域可以具有不同的高度。过孔层400可以包括台阶。过孔层400可以具有针对每个区域具有不同的高度的台阶结构。过孔层400可以包括具有第一高度的第一区域410和具有比第一高度高的第二高度的第二区域420。可以从参考表面(诸如基底SUB的表面)测量过孔层400的高度。过孔层400可以在每个区域内具有基本上平坦的表面，而与下面的图案的形状或存在无关。在每个区域的边界处，过孔层400可以具有台阶结构。
过孔层400的第一区域410可以设置在显示区域DPA中的发光区域EMA中。过孔层400的第一区域410用于执行表面平坦化功能，并且可以设置有多个发光元件ED。过孔层400的第二区域420可以分隔其中布置有发光元件ED的空间。
过孔层400可以包括过孔层400的第一区域410与第二区域420之间的倾斜侧表面。由于过孔层400包括倾斜侧表面，因此从发光元件ED发射并朝向过孔层400的侧表面行进的光的行进方向可以改变为向上方向(例如，显示方向)。过孔层400可以提供其中布置有多个发光元件ED的空间，并且同时用作将从将在下面描述的发光元件ED发射的光的行进方向改变为显示方向的反射分隔壁。
尽管在附图中示出了设置在过孔层400的第一区域410与第二区域420之间的倾斜侧表面以线性形状倾斜，但是实施例不限于此。例如，过孔层400的侧表面可以具有弯曲的半圆形或半椭圆形形状。
过孔层400可以包括穿透过孔层400的接触孔CNT31、CNT32和CNT33。接触孔CNT31、CNT32和CNT33可以使第一导电层140的一部分和/或第二导电层170的一部分暴露。
过孔层400可以包括使第一电力线171的一部分暴露的第一接触孔CNT31、使第二电力线172、钝化层166的第二区域166b和晶体管TR的第一源/漏电极SD1的部分暴露的第二接触孔CNT32以及使第一导电图案173、钝化层166的第三区域166c和晶体管TR的第二源/漏电极SD2的部分暴露的第三接触孔CNT33。
第一接触孔CNT31可以在第三方向DR3上使第一电力线171的上表面的一部分暴露。过孔层400的构成第一接触孔CNT31的侧壁可以在第三方向DR3上与第一电力线171和钝化层166的设置在第一电力线171下面的第一区域166a叠置。
在平面图中，除了第二电力线172与晶体管TR的第一源/漏电极SD1之间的边界区域之外，第二接触孔CNT32还可以在第三方向DR3上与第二电力线172和晶体管TR的第一源/漏电SD1叠置。
第二电力线172的侧壁和钝化层166的设置在第二电力线172下面的第二区域166b的侧壁可以与过孔层400的侧壁一起构成第二接触孔CNT32。
在平面图中，除了第一导电图案173与晶体管TR的第二源/漏电极SD2之间的边界区域之外，第三接触孔CNT33还可以在第三方向DR3上与第一导电图案173和晶体管TR的第二源/漏电SD2叠置。第一导电图案173的侧壁和钝化层166的设置在第一导电图案173下面的第三区域166c的侧壁可以与过孔层400的侧壁一起构成第三接触孔CNT33。
参照图2和图3，第三导电层200可以设置在过孔层400上。第三导电层200可以包括彼此间隔开的第一电极210、第二电极220和连接图案230。
第一电极210可以在平面图中具有在第二方向DR2上延伸的形状。第一电极210可以设置为横穿发光区域EMA。第一电极210可以在平面图中在第二方向DR2上延伸，以与将在下面描述的第一堤600的一部分叠置。
第一电极210可以设置在过孔层400的第一区域410和第二区域420上。第一电极210可以设置为不仅覆盖过孔层400的第一区域410和第二区域420的上表面，而且覆盖过孔层400的将第一区域410和第二区域420连接的倾斜侧表面。
第一电极210可以通过穿透过孔层400(过孔层400的第二区域420)的第一接触孔CNT31电连接到第二导电层170。
第一电极210可以通过穿透过孔层400的第二区域420的第一接触孔CNT31电连接到第一电力线171。如上所述，第一接触孔CNT31可以使第一电力线171的上表面的一部分暴露，并且第一电极210可以通过第一接触孔CNT31连接到第一电力线171的上表面。
第二电极220可以设置为在第一方向DR1上与第一电极210间隔开。第二电极220可以在平面图中具有在第二方向DR2上延伸的形状。第二电极220可以设置为横穿发光区域EMA。第二电极220可以在平面图中在第二方向DR2上延伸，以与第一堤600的一部分叠置。
第二电极220可以与第一电极210间隔开，并且可以设置在过孔层400的第一区域410和第二区域420上。第二电极220可以设置为不仅覆盖过孔层400的第一区域410和第二区域420的上表面，而且覆盖过孔层400的将第一区域410和第二区域420连接的倾斜侧表面。
第二电极220可以通过穿透过孔层400(过孔层400的第二区域420)的第三接触孔CNT33电连接到第一导电层140和第二导电层170。
第二电极220可以通过穿透过孔层400的第二区域420的第三接触孔CNT33电连接到第一导电图案173和晶体管TR的第二源/漏电极SD2。如上所述，第三接触孔CNT33可以使第一导电图案173的上表面的一部分和侧壁以及晶体管TR的第二源/漏电极SD2的上表面的一部分暴露，并且第二电极220可以通过第三接触孔CNT33分别连接到第一导电图案173的上表面和晶体管TR的第二源/漏电极SD2的上表面。填充第三接触孔CNT33的内部的第二电极220可以接触第一导电图案173的上表面和侧壁、钝化层166的第三区域166c的侧壁以及第二源/漏电极SD2的上表面。
第一电极210和第二电极220可以设置在过孔层400的第一区域410上，以彼此间隔开。
第一电极210和第二电极220可以分别电连接到发光元件ED，并且电压可以施加到第一电极210和第二电极220，使得发光元件ED发光。例如，第一电极210和第二电极220可以通过将在下面描述的接触电极710和720电连接到设置在过孔层400的第一区域410上的发光元件ED，并且施加到第一电极210和第二电极220的电信号可以通过接触电极710和720传输到发光元件ED。
连接图案230可以设置在过孔层400的第二区域420上。连接图案230设置在过孔层400的第二区域420上，并且可以与第一电极210和第二电极220间隔开。
连接图案230可以通过第二接触孔CNT32将第一导电层140和第二导电层170彼此电连接。连接图案230可以通过穿透过孔层400(过孔层400的第二区域420)的第二接触孔CNT32电连接到第一导电层140和第二导电层170。
连接图案230可以通过穿透过孔层400的第二区域420的第二接触孔CNT32将第一导电层140的晶体管TR的第一源/漏电极SD1和第二导电层170的第二电力线172彼此电连接。
如上所述，第二接触孔CNT32可以使第二电力线172的上表面的一部分和侧壁以及晶体管TR的第一源/漏电极SD1的上表面的一部分暴露，并且连接图案230可以通过第二接触孔CNT32分别连接到第二电力线172和晶体管TR的第一源/漏电极SD1的上表面。填充第二接触孔CNT32的内部的连接图案230可以接触第二电力线172的上表面和侧壁、钝化层166的第二区域166b的侧壁以及晶体管TR的第一源/漏电极SD1的上表面。
第三导电层200可以包括具有高反射率的导电材料。例如，第三导电层200可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属或者可以包括包含铝(Al)、镍(Ni)或镧(La)的合金作为具有高反射率的导电材料。由于第三导电层200可以包括具有高反射率的导电材料，因此第三导电层200可以使从发光元件ED发射并朝向设置在过孔层400的定位在过孔层400的第一区域410与第二区域420之间的倾斜侧表面上的第一电极210和第二电极220行进的光在显示方向(例如，第三方向DR3)上反射。
然而，实施例不限于此，第三导电层200还可以包括透明导电材料。例如，第三导电层200可以包括诸如ITO、IZO或ITZO的材料。在一些实施例中，第三导电层200可以具有其中堆叠有一个或更多个透明导电材料层和具有高反射率的一个或更多个金属层的结构，或者可以形成为包括这些层的一个层。例如，第三导电层200可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
第一绝缘层510可以设置在第三导电层200上。第一绝缘层510可以保护第三导电层200的第一电极210、第二电极220和连接图案230并且使它们彼此绝缘。除了第一电极210和第二电极220之间的区域之外，第三导电层200还可以设置在第一电极210和第二电极220上，以使它们彼此绝缘。此外，第一绝缘层510可以完全覆盖连接图案230的上部，以使连接图案230与第一电极210和第二电极220绝缘。第一绝缘层510可以防止设置在第一绝缘层510上的发光元件ED因与其他构件直接接触而被损坏。
在实施例中，第一开口OP11和第二开口OP12可以形成在第一绝缘层510中，以分别使第一电极210和第二电极220的部分暴露。第一开口OP11可以形成在过孔层400的第二区域420上，并且形成在沿第三方向DR3与第一电极210叠置的区域中。第二开口OP12可以形成在过孔层400的第二区域420上，并且形成在沿第三方向DR3与第二电极220叠置的区域中。将在下面描述的第一接触电极710可以通过穿透第一绝缘层510的第一开口OP11接触第一电极210，并且将在下面描述的第二接触电极720可以通过穿透第一绝缘层510的第二开口OP12接触第二电极220。
第一堤600可以设置在第一绝缘层510上。第一堤600可以设置在过孔层400的第二区域420的其上设置有第一绝缘层510的上表面上。第一堤600可以在平面图中以包括在第一方向DR1和第二方向DR2上延伸的部分的网格图案设置。在制造显示装置10的工艺期间，在用于使发光元件ED对准的喷墨打印工艺中，第一堤600可以执行防止包括发光元件ED的墨溢出到相邻的像素PX的功能。
发光元件ED可以设置在过孔层400的第一区域410上。发光元件ED可以设置在设置于过孔层400的第一区域410上的第一绝缘层510上。
发光元件ED可以设置在第一绝缘层510上，使得发光元件ED在其延伸方向上的两个端部分别放置在第一电极210和第二电极220上。发光元件ED延伸所沿的方向可以与电极210和220延伸所沿的方向基本上垂直。然而，实施例不限于此，发光元件ED中的一些可以布置为使得发光元件ED延伸所沿的方向与第一电极210和第二电极220延伸所沿的方向基本上垂直，并且发光元件ED中的其他发光元件ED可以布置为使得发光元件ED延伸所沿的方向倾斜于第一电极210和第二电极220延伸所沿的方向。
第二绝缘层520可以部分地设置在发光元件ED上。第二绝缘层520可以设置为部分地围绕发光元件ED的外表面，但是可以设置为使得不覆盖发光元件ED的两个端部。
第二绝缘层520的设置在发光元件ED上的部分区域可以设置在第一绝缘层510上以在平面图中在第二方向DR2上延伸，从而在每个像素PX内形成线性或岛状图案。第二绝缘层520可以保护发光元件ED，并且可以在制造显示装置10的工艺中固定发光元件ED。
第一接触电极710可以设置在第一电极210上。第一接触电极710可以具有在一个方向上延伸的形状。第一接触电极710可以具有在第二方向DR2上延伸的形状。第一接触电极710可以在每个像素PX的发光区域EMA中形成条纹图案。
第一接触电极710可以接触第一电极210和发光元件ED的一个端部。第一接触电极710设置在第一电极210上，使得第一接触电极710的一部分可以接触第一电极210的由形成在第一绝缘层510中的第一开口OP11暴露的表面，并且第一接触电极710的另一部分可以接触发光元件ED的一个端部。第一接触电极710可以通过分别接触发光元件ED的端部和第一电极210来将发光元件ED和第一电极210电连接。第一接触电极710可以从发光元件ED的端部朝向第二绝缘层520延伸，以甚至设置在第二绝缘层520的侧表面上。此外，第一接触电极710可以朝向将在下面描述的第三绝缘层530延伸，以甚至设置在第三绝缘层530的一部分上。
第二接触电极720可以设置在第二电极220上。第二接触电极720可以具有在一个方向上延伸的形状。第二接触电极720可以具有在第二方向DR2上延伸的形状。第二接触电极720可以在每个像素PX的发光区域EMA中形成条纹图案。第二接触电极720可以设置为面对第一接触电极710并且在第一方向DR1上与第一接触电极710间隔开。
第二接触电极720可以接触第二电极220和发光元件ED的另一端部。第二接触电极720设置在第二电极220上，使得第二接触电极720的一部分可以接触第二电极220的由形成在第一绝缘层510中的第二开口OP12暴露的表面，并且第二接触电极720的另一部分可以接触发光元件ED的另一端部(发光元件ED的与由第一接触电极710接触的发光元件ED的端部相对的另一端部)。第二接触电极720可以通过分别接触发光元件ED的另一端部和第二电极220来将发光元件ED和第二电极220电连接。第二接触电极720可以从发光元件ED的另一端部朝向第二绝缘层520延伸，以设置在第二绝缘层520的上表面和侧表面上。
第一接触电极710和第二接触电极720中的每个可以包括导电材料。例如，第一接触电极710和第二接触电极720中的每个可以包括ITO、IZO、ITZO或铝(Al)。例如，第一接触电极710和第二接触电极720中的每个可以包括透明导电材料，但是其材料不限于此。
第三绝缘层530可以设置在第二接触电极720上。第三绝缘层530可以设置为覆盖第二接触电极720。第三绝缘层530的设置在设置有第一电极210的一侧上的端部表面和第二绝缘层520的设置在设置有第一电极210的一侧上的端部表面可以彼此平行地对准。
第三绝缘层530可以使第一接触电极710和第二接触电极720彼此电绝缘。第三绝缘层530设置为覆盖第二接触电极720，但是可以不设置在发光元件ED的一个端部上，使得发光元件ED接触第一接触电极710。
第一接触电极710和第二接触电极720可以设置在彼此不同的层上。第一接触电极710的一部分直接设置在设置于发光元件ED上的第三绝缘层530上，第二接触电极720的一部分直接设置在第二绝缘层520上，使得第三绝缘层530可以置于第一接触电极710与第二接触电极720之间。
第四绝缘层540可以设置为完全覆盖基底SUB。第四绝缘层540可以保护设置在基底SUB上的构件免受外部环境影响。
图4是示出图3的区域A的示例的放大剖视图。
在下文中，将详细地描述第一导电层140、第二导电层170和第三导电层200、钝化层166以及过孔层400之间的关系。
如上所述，以相同图案形成的钝化层166和第二导电层170可以设置在第一导电层140上，并且过孔层400可以设置在第二导电层170上。第三导电层200可以设置在过孔层400上。第三导电层200的至少一部分可以通过穿透过孔层400的接触孔将第一导电层140和第二导电层170电连接。穿透过孔层400的第二区域420的接触孔CNT32和CNT33可以使第一导电层140的上表面的一部分、第二导电层170的侧壁(侧表面)和上表面的一部分以及钝化层166的在第三方向DR3上与第二导电层170的侧壁平行地对准的侧壁暴露。
第三导电层200的一部分可以接触第一导电层140的上表面的一部分以及第二导电层170的侧壁和上表面的一部分，从而将第一导电层140和第二导电层170彼此电连接。
钝化层166可以置于第一导电层140与第二导电层170之间。由于钝化层166与第二导电层170以相同的图案形成，因此在形成使第二导电层170的上表面和侧壁暴露的接触孔的工艺中，可以省略对钝化层166进行蚀刻的工艺，因此可以促进第一导电层140与第二导电层170之间的侧接触工艺。
在下文中，将参照图3和图4基于设置在连接图案230下面的第二电力线172和晶体管TR的第一源/漏电极SD1来描述第一导电层140、第二导电层170和第三导电层200、钝化层166以及过孔层400之间的关系。
包括在第三导电层200中的连接图案230可以通过穿透过孔层400的第二接触孔CNT32将第一导电层140和第二导电层170电连接。连接图案230可以设置在过孔层400的第二区域420上，以通过穿透过孔层400的第二区域420的第二接触孔CNT32将包括在第二导电层170中的第二电力线172与晶体管TR的包括在第一导电层140中的第一源/漏电极SD1电连接。
第二接触孔CNT32的内壁可以设置为与第二电力线172、钝化层166的第二区域166b和晶体管TR的第一源/漏电极SD1叠置。第二接触孔CNT32可以使晶体管TR的包括在第一导电层140中的第一源/漏电极SD1的上表面的一部分、钝化层166的第二区域166b的侧壁以及第二导电层170的第二电力线172的侧壁和上表面的一部分暴露。晶体管TR的第一源/漏电极SD1的上表面的由第二接触孔CNT32暴露的部分可以在第三方向DR3上与由第二电力线172和钝化层166的第二区域166b暴露的区域叠置。连接图案230可以通过第二接触孔CNT32接触在第三方向DR3上暴露的第二电力线172的侧壁、第二电力线172的上表面的一部分和晶体管TR的第一源/漏电极SD1的上表面的一部分。
根据形成第二接触孔CNT32的构件的侧壁，第二接触孔CNT32可以包括第一部分CNT32a、第二部分CNT32b和第三部分CNT32c。第二接触孔CNT32的第一部分CNT32a由过孔层400的侧壁形成，第二接触孔CNT32的第二部分CNT32b可以由第二电力线172的侧壁(或侧表面)和过孔层400的侧壁形成，并且第二接触孔CNT32的第三部分CNT32c可以由钝化层166的第二区域166b的侧壁和过孔层400的侧壁形成。第二接触孔CNT32的第一部分CNT32a、第二部分CNT32b和第三部分CNT32c可以彼此成一体以形成单个孔。
第二接触孔CNT32的第一部分CNT32a的宽度可以大于第二接触孔CNT32的第二部分CNT32b和第三部分CNT32c的宽度。第二接触孔CNT32的第二部分CNT32b的宽度可以大于第二接触孔CNT32的第三部分CNT32c的宽度。第二接触孔CNT32的宽度可以朝向下方向(与第三方向DR3相反的方向)减小，但是可以在其第二部分CNT32b处具有台阶形状。
第二接触孔CNT32的由钝化层166的第二区域166b的侧壁(或侧表面)和过孔层400的侧壁形成的第三部分CNT32c可以在第三方向DR3上不与第二导电层170叠置。第二接触孔CNT32的第三部分CNT32c可以在第三方向DR3上不与第二电力线172叠置。第二接触孔CNT32的第三部分CNT32c可以不置于第二电力线172与晶体管TR的第一源/漏电极SD1之间。在实施例中，置于第一导电层140与第二导电层170之间的钝化层166可以不包括穿透钝化层166的接触孔。
第一绝缘层510可以设置在连接图案230上以完全覆盖连接图案230。由于连接图案230被第一绝缘层510完全覆盖，因此连接图案230可以与第一电极210和第二电极220电绝缘。
图5是根据实施例的发光元件的示意图。
参照图5，发光元件ED是微粒元件，并且可以具有棒形状或具有纵横比的圆柱形形状。发光元件ED的长度大于发光元件ED的直径，并且其纵横比可以是1.2:1至100:1，但是不限于此。
发光元件ED可以具有纳米级(约1nm或更大至小于约1μm)至微米级(约1μm或更大至小于约1mm)的尺寸。在实施例中，发光元件ED的直径和长度两者可以具有纳米级的尺寸，或者可以具有微米级的尺寸。在一些实施例中，发光元件ED的直径可以具有纳米级的尺寸，而发光元件ED的长度可以具有微米级的尺寸。在一些实施例中，发光元件ED中的一些可以在直径和/或长度上具有纳米级的尺寸，而发光元件ED中的其他发光元件ED可以在直径和/或长度上具有微米级的尺寸。
在实施例中，发光元件ED可以是无机发光二极管。无机发光二极管可以包括多个半导体层。例如，无机发光二极管可以包括第一导电类型(例如，n型)半导体层、第二导电类型(例如，p型)半导体层和置于第一导电类型半导体层与第二导电类型半导体层之间的活性半导体层。活性半导体层可以分别从第一导电类型半导体层和第二导电类型半导体层接收空穴和电子，并且已经到达活性半导体层的空穴和电子可以彼此结合以发光。
在实施例中，上述半导体层可以沿着发光元件ED的长度方向顺序地堆叠。如图5中所示，发光元件ED可以包括在长度方向上顺序地堆叠的第一半导体层31、元件活性层33和第二半导体层32。第一半导体层31、元件活性层33和第二半导体层32可以分别是上述第一导电类型半导体层、活性半导体层和第二导电类型半导体层。
第一半导体层31可以掺杂有第一导电掺杂剂。第一导电掺杂剂可以是Si、Ge、Sn等。在实施例中，第一半导体层31可以是掺杂有n型Si的n-GaN。
第二半导体层32可以设置为与第一半导体层31间隔开，且元件活性层33置于第二半导体层32与第一半导体层31之间。第二半导体层32可以掺杂有诸如Mg、Zn、Ca、Sr或Ba的第二导电掺杂剂。在实施例中，第二半导体层32可以是掺杂有p型Mg的p-GaN。
元件活性层33可以包括具有单量子阱结构或多量子阱结构的材料。如上所述，元件活性层33可以根据通过第一半导体层31和第二半导体层32施加的电信号通过电子-空穴对的结合发光。
在一些实施例中，元件活性层33可以具有其中具有高带隙能量的半导体材料和具有低带隙能量的半导体材料彼此交替地堆叠的结构，并且可以根据发光的波段包括其他III族至V族半导体材料。
从元件活性层33发射的光不仅可以发射到发光元件ED的沿着长度方向的外表面，而且可以发射到两个侧表面。从元件活性层33发射的光的方向不限于一个方向。
发光元件ED还可以包括设置在第二半导体层32上的元件电极层37。元件电极层37可以接触第二半导体层32。元件电极层37可以是欧姆接触电极，但是不限于此，并且可以是肖特基接触电极。
当发光元件ED的端部电连接到接触电极710和720以将电信号施加到第一半导体层31和第二半导体层32时，元件电极层37可以设置在第二半导体层32与接触电极710和720之间以减小电阻。元件电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。元件电极层37可以包括掺杂有n型或p型掺杂剂的半导体材料。
发光元件ED还可以包括围绕第一半导体层31、第二半导体层32、元件活性层33和/或元件电极层37的外周表面的元件绝缘层38。元件绝缘层38可以设置为至少围绕元件活性层33的外表面，并且可以在发光元件ED延伸所沿的一个方向上延伸。元件绝缘层38可以执行保护构件的功能。元件绝缘层38可以由具有绝缘性质的材料组成，并且可以防止当元件活性层33与通过其将电信号传输到发光元件ED的电极直接接触时可能发生的电短路。此外，由于元件绝缘层38保护第一半导体层31和第二半导体层32以及元件活性层33的外周表面，因此能够防止发光效率的降低。
图6是示出图3的区域B的示例的放大剖视图。
在下文中，将参照图6描述发光元件ED的端部与第一接触电极710和第二接触电极720之间的接触关系。
如上所述，发光元件ED可以包括掺杂为不同的导电类型的半导体层31和32。发光元件ED可以包括半导体层31和32，并且可以对准为使得发光元件ED的端部根据在第一电极210与第二电极220之间产生的电场的方向而面对方向(发光元件ED的端部由于在第一电极210与第二电极220之间产生的电场对准)。发光元件ED可以具有在一个方向上延伸的形状，并且发光元件ED在延伸方向上的端部中的每个可以均分别设置在第一电极210和第二电极220上。
发光元件ED可以设置为使得其在与基底SUB平行的方向上延伸，并且包括在发光元件ED中的半导体层可以沿着与基底SUB的上表面平行的方向顺序地布置。在发光元件ED中，当截取基底SUB的剖面时，第一半导体层31、元件活性层33、第二半导体层32和元件电极层37可以在水平方向上顺序地设置。发光元件ED可以对准为使得发光元件ED的其处定位有第一半导体层31的一个端部设置在第一电极210上，并且发光元件ED的其处定位有第二半导体层32的另一端部设置在第二电极220上。然而，实施例不限于此，在一些情况下，发光元件ED可以对准为使得发光元件ED的定位有第一半导体层31的端部放置在第二电极220上，并且发光元件ED的定位有第二半导体层32的另一端部设置在第一电极210上。
发光元件ED的由第二绝缘层520暴露的端部中的每个可以分别接触第一接触电极710和第二接触电极720。
第一接触电极710可以接触发光元件ED的端部。第一接触电极710可以接触放置在发光元件ED的一个端部处的第一半导体层31。
第二接触电极720可以接触发光元件ED的另一端部。第二接触电极720可以接触设置在发光元件ED的另一端部处的元件电极层37。第二接触电极720可以通过发光元件ED的元件电极层37电连接到第二半导体层32。
发光元件ED的定位有第一半导体层31的端部可以通过第一接触电极710电连接到第一电极210，并且发光元件ED的定位有第二半导体层32的另一端部可以通过第二接触电极720电连接到第二电极220。发光元件ED的端部中的每个分别与第一接触电极710和第二接触电极720接触，使得发光元件ED可以从第一电极210和第二电极220接收电信号，并且可以根据电信号从发光元件ED的元件活性层33发光。
图7是示出图3的区域B的另一示例的放大剖视图。
参照图7，该实施例与图6的实施例的不同之处在于省略了第三绝缘层530。
第一接触电极710_1和第二接触电极720可以直接设置在第二绝缘层520上。第一接触电极710_1和第二接触电极720可以在第二绝缘层520上彼此间隔开以使第二绝缘层520的一部分暴露。由第一接触电极710_1和第二接触电极720暴露的第二绝缘层520可以在暴露的区域中接触第四绝缘层540。
在实施例中，在显示装置10中，即使省略了第三绝缘层530，第二绝缘层520也可以包括有机绝缘材料以固定发光元件ED。此外，第一接触电极710_1和第二接触电极720可以通过单个掩模工艺图案化以同时形成。因此，由于不需要附加的掩模工艺来形成第一接触电极710_1和第二接触电极720，因此可以改善工艺效率。由于除了省略了第三绝缘层530之外，该实施例与图6的实施例相同，因此将不重复描述。
在下文中，将描述制造根据图3的实施例的显示装置10的方法。
图8至图17是示出制造根据图3的实施例的显示装置的方法的工艺的剖视图。
首先，参照图8，在基底SUB上形成图案化的下金属层110、图案化的半导体层、图案化的栅极导电层以及用于第一层间绝缘层的材料层164'和用于第二层间绝缘层的材料层165'。
整个在基底SUB的表面上形成阻挡层161，并且在阻挡层161的表面上形成图案化的下金属层110。可以通过掩模工艺形成图案化的下金属层110。例如，可以整个在阻挡层161上沉积用于下金属层的材料层，并且通过光刻工艺对其进行图案化以形成下金属层110，如图8中所示。
随后，整个在阻挡层161的其上形成有下金属层110的表面上形成用于缓冲层的材料层162'。随后，在用于缓冲层的材料层162'上形成包括晶体管TR的有源层(有源材料层)ACT的图案化的半导体层。可以通过掩模工艺形成图案化的半导体层。例如，可以整个在用于缓冲层的材料层162'上沉积用于半导体层的材料层，并且通过光刻工艺对其进行图案化，以形成包括晶体管TR的有源材料层ACT的图案化的半导体层，如图8中所示。
随后，在其上形成有半导体层的用于缓冲层的材料层162'上形成图案化的栅极绝缘层163和图案化的栅极导电层。如上所述，图案化的栅极导电层可以包括晶体管TR的栅电极GE。可以通过单个掩模工艺形成图案化的栅极绝缘层163和图案化的栅极导电层。可以整个在其上形成有半导体层的用于缓冲层的材料层162'上沉积用于栅极绝缘层的材料层。随后，可以在用于栅极绝缘层的材料层上沉积用于栅极导电层的材料层。随后，可以将光致抗蚀剂层施用到用于栅极导电层的材料层上，并且可以通过曝光和显影使其形成为光致抗蚀剂图案，并且可以使用光致抗蚀剂图案作为蚀刻掩模来对用于栅极导电层的材料层和用于栅极绝缘层的材料层进行蚀刻(例如，顺序地蚀刻)。此后，通过剥离或灰化工艺去除光致抗蚀剂图案。这里的示例使用光致抗蚀剂图案作为蚀刻掩模，直到栅极绝缘层163的图案化。在其他示例中，图案化的上层(例如，图案化的栅极导电层)可以用作用于对下层(例如，用于栅极绝缘层的材料层)进行蚀刻的硬掩模。光致抗蚀剂图案可以与硬掩模一起用作蚀刻掩模。作为另一示例，在形成硬掩模之后，可以去除光致抗蚀剂图案，并且可以使用硬掩模作为蚀刻掩模来对下层进行蚀刻。
随后，在其上形成有栅极导电层的用于缓冲层的材料层162'上顺序地堆叠用于第一层间绝缘层的材料层164'和用于第二层间绝缘层的材料层165'。可以通过整个在其上形成有栅极导电层的用于缓冲层的材料层162'上沉积来形成用于第一层间绝缘层的材料层164'和用于第二层间绝缘层的材料层165'。
随后，参照图9，形成穿透第一层间绝缘层164和第二层间绝缘层165的接触孔CNT2以及穿透第一层间绝缘层164、第二层间绝缘层165和缓冲层162的接触孔CNT1。
形成使下金属层110的一部分暴露的接触孔CNT1和使包括晶体管TR的有源层(有源材料层)ACT的半导体层的一部分(源极区和漏极区)暴露的接触孔CNT2。可以通过掩模工艺形成接触孔CNT1和CNT2。可以通过同一掩模形成使下金属层110的一部分暴露的接触孔CNT1和使半导体层的一部分暴露的接触孔CNT2。例如，在用于第二层间绝缘层的材料层165'上形成使下金属层110的一部分和半导体层的一部分暴露的光致抗蚀剂图案，使用光致抗蚀剂图案作为蚀刻掩模对用于第二层间绝缘层的材料层165'、用于第一层间绝缘层的材料层164'和用于缓冲层的材料层162'进行蚀刻来形成使下金属层110的一部分暴露的接触孔CNT1和使半导体层的一部分暴露的接触孔CNT2。在对用于缓冲层的材料层162'进行蚀刻以形成使下金属层110的一部分暴露的接触孔CNT1的同时，包括晶体管TR的有源材料层ACT的半导体层可以暴露于蚀刻剂。由于不需要附加的掩模工艺来形成使下金属层110的一部分暴露的接触孔CNT1和使半导体层的一部分暴露的接触孔CNT2，因此可以改善工艺效率。
可以使用彼此不同的掩模顺序地形成使下金属层110的一部分暴露的接触孔CNT1和使半导体层的一部分暴露的接触孔CNT2。例如，可以在用于第二层间绝缘层的材料层165'上形成使下金属层110的一部分暴露的第一光致抗蚀剂图案，并且使用第一光致抗蚀剂图案作为蚀刻掩模来对用于第一层间绝缘层的材料层164'、用于第二层间绝缘层的材料层165'和用于缓冲层的材料层162'进行蚀刻，以形成使下金属层110的一部分暴露的接触孔CNT1。随后，在去除第一光致抗蚀剂图案之后，可以在用于第二层间绝缘层的材料层165'上形成使半导体层的一部分暴露的第二光致抗蚀剂图案，并且可以使用第二光致抗蚀剂图案作为蚀刻掩模来对用于第一层间绝缘层的材料层164'和用于第二层间绝缘层的材料层165'进行蚀刻，以形成使半导体层的一部分暴露的接触孔CNT2。在首先形成使下金属层110的一部分暴露的接触孔CNT1并且使用单独的掩模形成使半导体层的一部分暴露的接触孔CNT2的情况下，可以抑制对半导体层的表面的损坏。
随后，参照图10，在第二层间绝缘层165上形成图案化的第一导电层140。可以通过掩模工艺形成图案化的第一导电层140。例如，可以在第二层间绝缘层165上沉积(例如，整个在第二层间绝缘层165上沉积)用于第一导电层的材料层。在沉积工艺中，可以将用于第一导电层的材料层沉积到接触孔CNT1和CNT2的内部，使得用于第一导电层的材料层可以连接到下金属层110和晶体管TR的有源层(有源材料层)ACT。随后，可以将光致抗蚀剂层施用到用于第一导电层的材料层上，并且通过曝光和显影使其形成为光致抗蚀剂图案，并且可以使用光致抗蚀剂图案作为蚀刻掩模来对用于第一导电层的材料层进行蚀刻。此后，可以通过剥离或灰化工艺去除光致抗蚀剂图案，以形成包括晶体管TR的第一源/漏电极SD1和晶体管TR的第二源/漏电极SD2的图案化的第一导电层140，如图10中所示。
随后，可以在第一导电层140上形成图案化的钝化层166和图案化的第二导电层170。参照图11至图14，可以通过单个掩模工艺形成图案化的钝化层166和图案化的第二导电层170。例如，在第一导电层140上形成图案化的钝化层166和图案化的第二导电层170的工艺包括：在其上形成有第一导电层140的第二层间绝缘层165上沉积(例如，在其上形成有第一导电层140的第二层间绝缘层165上整个且顺序地沉积)用于钝化层的材料层166'和用于第二导电层的材料层170'的工艺；在用于第二导电层的材料层170'上形成光致抗蚀剂图案PR的工艺；以及使用光致抗蚀剂图案PR作为蚀刻掩模对用于第二导电层的材料层170'和用于钝化层的材料层166'进行蚀刻(例如，顺序地蚀刻)的工艺。
随后，参照图11，可以在其上形成有第一导电层140的第二层间绝缘层165上顺序地沉积用于钝化层的材料层166'和用于第二导电层的材料层170'。例如，可以在其上形成有图案化的第一导电层140的第二层间绝缘层165上沉积(例如，整个在其上形成有图案化的第一导电层140的第二层间绝缘层165上沉积)用于钝化层的材料层166'。在实施例中，可以整个在第二层间绝缘层165上沉积用于钝化层的材料层166'，而不形成单独的接触孔。随后，可以整个在用于钝化层的材料层166'上沉积用于第二导电层的材料层170'。
随后，参照图12和图13，可以在用于第二导电层的材料层170'上形成光致抗蚀剂图案PR，并且可以使用光致抗蚀剂图案PR作为蚀刻掩模来对用于第二导电层的材料层170'和用于钝化层的材料层166'进行蚀刻(例如，顺序地蚀刻)。可以在用于第二导电层的材料层170'上形成光致抗蚀剂图案PR，并且使用光致抗蚀剂图案PR作为蚀刻掩模来对用于第二导电层的材料层170'第一次进行蚀刻。例如，可以将光致抗蚀剂层施用到用于第二导电层的材料层170'上，并且可以使其形成为具有待通过曝光和显影保留的第二导电层170的图案形状的光致抗蚀剂图案PR。随后，可以使用光致抗蚀剂图案PR作为蚀刻掩模对用于第二导电层的材料层170'第一次进行蚀刻，以形成图案化的第二导电层170，如图13中所示。随后，可以使用光致抗蚀剂图案PR作为蚀刻掩模来对用于钝化层的材料层166'第二次进行蚀刻。此后，通过剥离或灰化工艺去除光致抗蚀剂图案PR，以形成图案化的第二导电层170和图案化的钝化层166，如图14中所示。
这里的示例使用光致抗蚀剂图案PR作为蚀刻掩模，直到钝化层166的图案化，图案化的第二导电层170可以用作用于对用于钝化层的材料层166'进行蚀刻的硬掩模。光致抗蚀剂图案PR可以与硬掩模一起用作蚀刻掩模。作为另一示例，在形成硬掩模之后，可以去除光致抗蚀剂图案PR，并且可以使用硬掩模作为蚀刻掩模来对用于钝化层的材料层166'进行蚀刻。
在该工艺中，可以以相同的图案形成图案化的第二导电层170和图案化的钝化层166。因此，第二导电层170和钝化层166的侧壁可以彼此基本上平行地对准。此外，第二导电层170可以覆盖钝化层166的上表面。钝化层166可以设置在第二导电层170与设置在第二导电层170下面的层之间，并且可以不在钝化层166中形成穿透钝化层166且将第二导电层170和下面的导电层(例如，第一导电层140)连接的单独的接触孔。
随后，参照图15，在第二导电层170上形成图案化的过孔层400。图案化的过孔层400具有基本上平坦的表面，但是针对每个区域可以具有不同的高度。例如，过孔层400的作为在发光区域EMA中设置多个发光元件ED的区域的第一区域410的高度可以小于过孔层400的作为未设置发光元件ED的区域的第二区域420的高度。
图案化的过孔层400可以包括使图案化的第二导电层170和第一导电层140的部分暴露的接触孔CNT31、CNT32和CNT33。图案化的过孔层400包括使第一电力线171的一部分暴露的第一接触孔CNT31、使第二电力线172、钝化层166的第二区域166b和晶体管TR的第一源/漏电极SD1的部分暴露的第二接触孔CNT32以及使第一导电图案173、钝化层166的第三区域166c和晶体管TR的第二源/漏电极SD2的部分暴露的第三接触孔CNT33。
第一接触孔CNT31可以在第三方向DR3上使第一电力线171的上表面的一部分暴露。过孔层400的构成第一接触孔CNT31的侧壁可以在第三方向DR3上与第一电力线171和钝化层166的设置在第一电力线171下面的第一区域166a叠置。
在平面图中，除了第二电力线172与晶体管TR的第一源/漏电极SD1之间的边界区域之外，第二接触孔CNT32还可以在第三方向DR3上与第二电力线172和晶体管TR的第一源/漏电极SD1叠置。
第二电力线172的侧壁和钝化层166的设置在第二电力线172下面的第二区域166b的侧壁可以与过孔层400的侧壁一起构成第二接触孔CNT32。
在平面图中，除了第一导电图案173与晶体管TR的第二源/漏电极SD2之间的边界区域之外，第三接触孔CNT33还可以在第三方向DR3上与第一导电图案173和晶体管TR的第二源/漏电极SD2叠置。第一导电图案173的侧壁和钝化层166的设置在第一导电图案173下面的第三区域166c的侧壁可以与过孔层400的侧壁一起构成第三接触孔CNT33。
过孔层400可以由例如包括光敏材料的有机材料形成。可以在施用用于过孔层的有机材料层之后通过经由曝光和显影形成接触孔CNT31、CNT32和CNT33来形成图案化的过孔层400。可以使用半色调掩模或狭缝掩模来形成针对每个区域具有不同的高度的过孔层400。
随后，参照图16，在图案化的过孔层400上形成图案化的第三导电层200。可以通过掩模工艺形成图案化的第三导电层200。例如，可以整个在过孔层400上沉积用于第三导电层的材料层。在沉积工艺中，将用于第三导电层的材料层沉积到第一接触孔CNT31、第二接触孔CNT32和第三接触孔CNT33的内部，使得用于第三导电层的材料层可以连接到第一导电层140的一部分和第二导电层170的一部分。
在沉积工艺中，将用于第三导电层的材料层沉积直到第一接触孔CNT31，使得用于第三导电层的材料层可以连接到第二导电层170的第一电力线171。沉积直到第一接触孔CNT31的用于第三导电层的材料层可以接触第一电力线171的上表面。
将用于第三导电层的材料层沉积直到第二接触孔CNT32，使得用于第三导电层的材料层可以连接到第一导电层140的第一源/漏电极SD1和第二导电层170的第二电力线172。沉积直到第二接触孔CNT32的用于第三导电层的材料层可以接触第二电力线172的上表面和侧壁、钝化层166的第二区域166b的与第二电力线172的侧壁平行地对准的侧壁以及第一源/漏电极SD1的上表面。
将用于第三导电层的材料层沉积直到第三接触孔CNT33，使得用于第三导电层的材料层可以连接到第一导电层140的第二源/漏电极SD2和第二导电层170的第一导电图案173。沉积直到第三接触孔CNT33的用于第三导电层的材料层可以接触第一导电图案173的上表面和侧壁、钝化层166的第三区域166c的与第一导电图案173的侧壁平行地对准的侧壁以及第二源/漏电极SD2的上表面。
随后，可以将光致抗蚀剂层施用到用于第三导电层的材料层上，并且可以使其形成为具有待通过曝光和显影保留的第三导电层200的图案形状的光致抗蚀剂图案，并且可以使用光致抗蚀剂图案作为蚀刻掩模来对用于第三导电层的材料层进行蚀刻。此后，可以通过剥离或灰化工艺去除光致抗蚀剂图案，以形成第一电极210、第二电极220和连接图案230，如图16中所示。
随后，参照图17，可以在图案化的第三导电层200上形成图案化的第一绝缘层510。图案化的第一绝缘层510可以包括使第一电极210的一部分暴露的第一开口OP11和使第二电极220的一部分暴露的第二开口OP12。可以通过掩模工艺形成第一开口OP11和第二开口OP12。例如，可以整个在其上形成有第三导电层200的过孔层400上沉积用于第一绝缘层的材料层。随后，形成使第一电极210和第二电极220的部分暴露的光致抗蚀剂图案，并且可以使用光致抗蚀剂图案作为蚀刻掩模来对用于第一绝缘层的材料层进行蚀刻，以形成第一开口OP11和第二开口OP12。随后，可以通过剥离或灰化工艺去除光致抗蚀剂图案以完成图案化的第一绝缘层510，如图17中所示。
随后，如图3中所示，可以通过进一步的工艺形成第一堤600、发光元件ED、第二绝缘层520、第一接触电极710、第三绝缘层530、第二接触电极720和第四绝缘层540。
根据制造根据实施例的显示装置10的方法，可以通过使用半色调掩模的单个掩模工艺形成针对每个区域具有不同的高度的过孔层400，使得实施例的过孔层400可以同时执行用于补偿下面的台阶差异的台阶补偿功能和用于布置发光元件ED的堤功能。因此，可以省略在过孔层400上形成单独的堤的附加掩模工艺，从而改善显示装置10的工艺效率。
此外，设置在第一导电层140上的钝化层166和第二导电层170可以通过单个掩模工艺以相同的图案形成。尽管钝化层166不包括穿透钝化层166并将第二导电层170和第一导电层140连接的单独的接触孔，但是设置在过孔层400上的第三导电层200可以通过穿透过孔层400的接触孔CNT32和CNT33通过侧接触将第一导电层140和第二导电层170彼此连接。因此，由于第三导电层200用作将第一导电层140和第二导电层170连接的连接电极，所以在形成置于第一导电层140与第二导电层170之间的钝化层166的工艺中，可以省略用于形成穿透钝化层166并将第一导电层140和第二导电层170连接的接触孔的单独的掩模工艺。因此，在形成钝化层166的工艺中，不需要用于形成用于将第一导电层140和第二导电层170连接的接触孔的附加掩模工艺，从而可以改善显示装置10的工艺效率。
由于钝化层166与第二导电层170通过同一掩模工艺以相同的图案形成，因此不需要用于形成将第一导电层140、第二导电层170和第三导电层200彼此连接的接触孔CNT31、CNT32和CNT33的附加蚀刻工艺，使得可以防止对第一导电层140、钝化层166和第二导电层170的表面的损坏。如图14中所示，可以使用通过单个掩模工艺形成的光致抗蚀剂图案作为蚀刻掩模通过顺序的蚀刻工艺形成图案化的钝化层166和图案化的第二导电层170，并且如图15中所示，可以使用单个掩模通过曝光和显影包括光敏材料的图案化的过孔层400来形成将第一导电层140、第二导电层170和第三导电层200彼此连接的接触孔CNT31、CNT32和CNT33。因此，在形成图案化的钝化层166和图案化的第二导电层170的工艺之后，可以仅通过形成图案化的过孔层400的工艺来形成将第一导电层140、第二导电层170和第三导电层200彼此连接的接触孔CNT31、CNT32和CNT33，而无需对钝化层166进行蚀刻的附加工艺。因此，由于不需要对钝化层166的附加的蚀刻工艺，因此可以减少由于蚀刻剂而对设置在过孔层400下面的层(例如，第一导电层140、钝化层166和第二导电层170)的表面的损坏。
在下文中，将描述其他实施例。在下面的实施例中，对于先前描述的元件，不重复描述或可以简化描述。
图18是根据实施例的显示装置的剖视图。
参照图18，显示装置10与图3的显示装置10的不同之处在于，第一导电层140_1通过第三导电层200_1连接到半导体层的一部分和下金属层110的一部分，而不通过穿透第一层间绝缘层164和第二层间绝缘层165的接触孔CNT2(参见图3)以及穿透第一层间绝缘层164和第二层间绝缘层165以及缓冲层162的接触孔CNT1(参见图3)连接到半导体层的一部分和下金属层110的一部分。
第一导电层140_1可以设置在第二层间绝缘层165上。单独的接触孔可以不形成在第一导电层140_1与半导体层之间。此外，单独的接触孔可以不形成在第一导电层140_1与下金属层110之间。第一层间绝缘层164和第二层间绝缘层165可以置于第一导电层140_1与半导体层之间，并且第一层间绝缘层164和第二层间绝缘层165以及缓冲层162可以置于第一导电层140_1与下金属层110之间。
连接图案230_1可以通过穿透过孔层400、第一层间绝缘层164和第二层间绝缘层165以及缓冲层162的第四接触孔CNT34将半导体层的一部分和下金属层110连接。
连接图案230_1可以通过穿透过孔层400、第一层间绝缘层164和第二层间绝缘层165以及缓冲层162的第四接触孔CNT34将晶体管TR的有源层(有源材料层)ACT和下金属层110连接。连接图案230_1可以通过第二接触孔CNT32和第四接触孔CNT34将晶体管TR的第一源/漏电极SD1_1、第二电力线172、晶体管TR的有源材料层ACT和下金属层110彼此电连接。
第四接触孔CNT34可以在第三方向DR3上与晶体管TR的有源材料层ACT和下金属层110叠置。除了晶体管TR的有源材料层ACT与下金属层110之间的边界区域之外，第四接触孔CNT34还可以与晶体管TR的有源材料层ACT和下金属层110叠置。第四接触孔CNT34可以使晶体管TR的有源材料层ACT的上表面的一部分、晶体管TR的有源材料层ACT的一个侧壁以及下金属层110的上表面的一部分暴露。
第二电极220_1可以通过穿透过孔层400以及第一层间绝缘层164和第二层间绝缘层165的第五接触孔CNT35连接到半导体层的一部分。
第二电极220_1可以通过穿透过孔层400以及第一层间绝缘层164和第二层间绝缘层165的第五接触孔CNT35连接到晶体管TR的有源材料层ACT。第二电极220_1可以通过第三接触孔CNT33和第五接触孔CNT35将晶体管TR的第二源/漏电极SD2_1、第一导电图案173和晶体管TR的有源材料层ACT彼此电连接。
第五接触孔CNT35可以在第三方向DR3上与晶体管TR的有源材料层ACT叠置。在说明书中，尽管在附图中示出了第五接触孔CNT35和第三接触孔CNT33彼此间隔开，但是实施例不限于此。例如，第二电极220_1可以通过同时使晶体管TR的第二源/漏电极SD2_1、第一导电图案173和晶体管TR的有源材料层ACT暴露的接触孔而将它们彼此电连接。
在下文中，将描述制造根据图18的实施例的显示装置10的方法。
图19至图24是示出制造根据图18的实施例的显示装置的方法的工艺的剖视图。
在基底SUB上形成阻挡层161、图案化的下金属层110、缓冲层162、半导体层、图案化的栅极绝缘层163、图案化的栅极导电层以及第一层间绝缘层164和第二层间绝缘层165的工艺与图8的实施例的工艺相同。
随后，参照图19，在用于第二层间绝缘层的材料层165'上形成图案化的第一导电层140_1。如上所述，可以通过掩模工艺形成图案化的第一导电层140_1。例如，可以在用于第二层间绝缘层的材料层165'上沉积(例如，整个在用于第二层间绝缘层的材料层165'上沉积)用于第一导电层的材料层。随后，可以将光致抗蚀剂层施用到用于第一导电层的材料层上，并且可以通过曝光和显影使其形成为光致抗蚀剂图案，并且可以使用光致抗蚀剂图案作为蚀刻掩模来对用于第一导电层的材料层进行蚀刻。此后，可以通过剥离或灰化工艺去除光致抗蚀剂图案，以形成包括晶体管TR的第一源/漏电极SD1_1和晶体管TR的第二源/漏电极SD2_1的图案化的第一导电层140_1，如图19中所示。
在该工艺中，可以不形成穿透用于缓冲层的材料层162'、用于第一层间绝缘层的材料层164'和用于第二层间绝缘层的材料层165'的接触孔。因此，可以省略用于形成将第一导电层140_1和半导体层和/或设置在下方的下金属层110连接的接触孔的掩模工艺。
随后，参照图20，在第一导电层140_1上形成图案化的钝化层166和图案化的第二导电层170。可以通过以上参照图11至图14描述的工艺来形成图案化的钝化层166和图案化的第二导电层170。例如，可以在其上形成有第一导电层140_1的用于第二层间绝缘层的材料层165'上顺序地沉积用于钝化层的材料层166'和用于第二导电层的材料层170'。随后，将光致抗蚀剂层施用到用于第二导电层的材料层170'上，并且可以通过曝光和显影使其形成为光致抗蚀剂图案，并且可以使用光致抗蚀剂图案作为蚀刻掩模对用于第二导电层的材料层170'和用于钝化层的材料层166'顺序地进行蚀刻。此后，可以通过剥离或灰化工艺去除光致抗蚀剂图案，以形成图案化的钝化层166和图案化的第二导电层170，如图20中所示。
随后，参照图21，在图案化的第二导电层170上形成图案化的第一过孔层400'。图案化的第一过孔层400'具有基本上平坦的表面，但是针对每个区域可以具有不同的高度。例如，第一过孔层400'的作为在发光区域EMA中设置有多个发光元件ED的区域的第一区域410'的高度可以小于第一过孔层400'的作为未设置发光元件ED的区域的第二区域420'的高度。
图案化的第一过孔层400'可以包括使图案化的第二导电层170和第一导电层140_1的部分暴露的第一开口CNT31'、第二开口CNT32'和第三开口CNT33'以及暴露用于第二层间绝缘层的材料层165'的一部分的第四开口CNT34'和第五开口CNT35'。
第一开口CNT31'、第二开口CNT32'和第三开口CNT33'可以与上述第一接触孔CNT31、第二接触孔CNT32和第三接触孔CNT33对应。第四开口CNT34'和第五开口CNT35'可以在第三方向DR3上暴露用于第二层间绝缘层的材料层165'的上表面。第四开口CNT34'可以在第三方向DR3上与晶体管TR的有源层(有源材料层)ACT和下金属层110叠置。第五开口CNT35'可以在第三方向DR3上与晶体管TR的有源材料层ACT叠置。
可以在施用用于过孔层的有机材料层之后通过经由曝光和显影形成第一开口CNT31'、第二开口CNT32'、第三开口CNT33'、第四开口CNT34'和第五开口CNT35'来形成图案化的第一过孔层400'。可以使用半色调掩模或狭缝掩模来形成针对每个区域具有不同的高度的第一过孔层400'。
随后，参照图22，使用图案化的第一过孔层400'作为蚀刻掩模形成接触孔CNT31、CNT32、CNT33、CNT34和CNT35。可以通过使用图案化的第一过孔层400'作为蚀刻掩模的蚀刻工艺形成接触孔CNT31、CNT32、CNT33、CNT34和CNT35，而无需单独的掩模工艺。
通过该蚀刻工艺对由图21的第四开口CNT34'暴露的用于第一层间绝缘层的材料层164'和用于第二层间绝缘层的材料层165'以及用于缓冲层的材料层162'进行蚀刻，以形成使晶体管TR的有源材料层ACT和下金属层110暴露的第四接触孔CNT34。
此外，通过该蚀刻工艺对由图21的第五开口CNT35'暴露的用于第一层间绝缘层的材料层164'和用于第二层间绝缘层的材料层165'进行蚀刻，以形成使晶体管TR的有源材料层ACT暴露的第五接触孔CNT35。在实施例中，可以通过干蚀刻工艺执行形成接触孔CNT31、CNT32、CNT33、CNT34和CNT35的蚀刻工艺。
可以通过使用第一过孔层400'的整体蚀刻来执行该工艺。通过在没有单独的蚀刻掩模的情况下执行的该工艺，第一过孔层400'暴露于整体蚀刻，因此第一过孔层400'的高度(或厚度)整体减小，使得如图22中所示，可以形成包括接触孔CNT31、CNT32、CNT33、CNT34和CNT35的图案化的过孔层400。
随后，参照图23，可以在图案化的过孔层400上形成图案化的第三导电层200_1。可以通过掩模工艺形成图案化的第三导电层200_1。例如，整个在过孔层400上沉积用于第三导电层的材料层。在沉积工艺中，用于第三导电层的材料层可以沉积到第一接触孔CNT31、第二接触孔CNT32、第三接触孔CNT33、第四接触孔CNT34和第五接触孔CNT35的内部，使得用于第三导电层的材料层可以连接到下金属层110的一部分、半导体层的一部分、第一导电层140_1的一部分和第二导电层170的一部分。
在沉积工艺中，用于第三导电层的材料层可以沉积直到第一接触孔CNT31，使得用于第三导电层的材料层可以连接到第二导电层170的第一电力线171。沉积直到第一接触孔CNT31的用于第三导电层的材料层可以接触第一电力线171的上表面。
用于第三导电层的材料层可以沉积直到第二接触孔CNT32，使得用于第三导电层的材料层可以连接到第一导电层140_1的第一源/漏电极SD1_1和第二导电层170的第二电力线172。沉积直到第二接触孔CNT32的用于第三导电层的材料层可以接触第二电力线172的上表面和侧壁、钝化层166的第二区域166b的与第二电力线172的侧壁平行地对准的侧壁以及第一源/漏电极SD1_1的上表面。
用于第三导电层的材料层可以沉积直到第四接触孔CNT34，使得用于第三导电层的材料层可以连接到晶体管TR的包括在半导体层中的有源层(有源材料层)ACT和下金属层110。沉积直到第四接触孔CNT34的用于第三导电层的材料层可以接触晶体管TR的有源材料层ACT的上表面和侧壁、缓冲层162的与有源材料层ACT的侧壁平行地对准的侧壁以及下金属层110的上表面。
用于第三导电层的材料层可以沉积直到第三接触孔CNT33，使得用于第三导电层的材料层可以连接到第一导电层140_1的第二源/漏电极SD2_1和第二导电层170的第一导电图案173。沉积直到第三接触孔CNT33的用于第三导电层的材料层可以接触第一导电图案173的上表面和侧壁、钝化层166的第三区域166c的与第一导电图案173的侧壁平行地对准的侧壁以及第二源/漏电极SD2_1的上表面。
用于第三导电层的材料层可以沉积到第五接触孔CNT35，使得用于第三导电层的材料层可以连接到晶体管TR的包括在半导体层中的有源材料层ACT。沉积直到第五接触孔CNT35的用于第三导电层的材料层可以接触晶体管TR的有源材料层ACT的上表面。
随后，可以将光致抗蚀剂层施用到用于第三导电层的材料层上，并且使其形成为具有待通过曝光和显影保留的第三导电层200_1的图案形状的光致抗蚀剂图案，并且使用光致抗蚀剂图案作为蚀刻掩模来对用于第三导电层的材料层进行蚀刻。此后，通过剥离或灰化工艺去除光致抗蚀剂图案，以形成第一电极210、第二电极220_1和连接图案230_1，如图23中所示。
随后，参照图24，可以在图案化的第三导电层200_1上形成图案化的第一绝缘层510。可以通过以上参照图17描述的掩模工艺形成图案化的第一绝缘层510，并且将不重复描述。
随后，如图18中所示，可以通过进一步的工艺形成第一堤600、发光元件ED、第二绝缘层520、第一接触电极710、第三绝缘层530、第二接触电极720和第四绝缘层540。
图25是根据实施例的显示装置的剖视图。图26是示出图25的区域C的另一示例的放大剖视图。
参照图25和图26，该实施例与图18的实施例的不同之处在于，图案化的钝化层166_1的一部分的侧壁从第二导电层170的侧壁向内凹进。
设置在第二导电层170下面的在第三方向DR3上与图案化的第一导电层140_1叠置的钝化层166_1的侧壁可以不与第二导电层170的侧壁平行。
第二电力线172的由第二接触孔CNT32_1暴露的侧壁可以不与钝化层166_1的设置在第二电力线172下面的第二区域166b_1的侧壁平行。钝化层166_1的第二区域166b_1的侧壁可以从第二电力线172的侧壁向内凹进。此外，第一导电图案173的由第三接触孔CNT33_1暴露的侧壁可以不与钝化层166_1的设置在第一导电图案173下面的第三区域166c_1的侧壁平行。钝化层166_1的第三区域166c_1的侧壁可以从第一导电图案173的侧壁向内凹进。
在实施例中，第二接触孔CNT32_1的第一部分CNT32a的宽度可以大于第二接触孔CNT32_1的第二部分CNT32b和第三部分CNT32c_1的宽度。第二接触孔CNT32_1的第二部分CNT32b的宽度可以小于第二接触孔CNT32_1的第一部分CNT32a和第三部分CNT32c_1的宽度。第二接触孔CNT32_1的第三部分CNT32c_1的侧壁可以从第二接触孔CNT32_1的第二部分CNT32b的侧壁向外突出。
该实施例的结构可以在通过使用以上参照图21和图22描述的第一过孔层400'作为蚀刻掩模的蚀刻(例如，各向同性蚀刻)形成接触孔CNT31、CNT32、CNT33、CNT34和CNT35的工艺中形成。钝化层166的分别由第二开口CNT32'和第三开口CNT33'暴露的第二区域166b和第三区域166c可以暴露于在用于形成待部分地蚀刻的接触孔的蚀刻工艺中使用的蚀刻剂。因此，如图25和图26中所示，可以形成其中钝化层166_1的侧壁的一部分从第二导电层170的侧壁向内凹进的结构。
图27是根据实施例的显示装置的剖视图。
参照图27，该实施例与图18的实施例的不同之处在于，在第二导电层170_2(包括第一电力线171_2、第二电力线172_2和第一导电图案173_2)的由第一接触孔CNT31、第二接触孔CNT32和第三接触孔CNT33暴露的部分以及钝化层166_2(包括第一区域166a、第二区域166b_2和第三区域166c_2)的由第一接触孔CNT31、第二接触孔CNT32和第三接触孔CNT33暴露的部分的表面上形成粗糙度。
如上所述，第一接触孔CNT31、第二接触孔CNT32和第三接触孔CNT33可以使图案化的第一导电层140_1和第二导电层170_2的部分暴露。第一导电层140_1和第二导电层170_2的由第一接触孔CNT31、第二接触孔CNT32和第三接触孔CNT33暴露的部分可以具有表面粗糙度。表面粗糙度可以通过对第一导电层140_1和第二导电层170_2的表面的暴露于在用于形成接触孔(第一接触孔CNT31、第二接触孔CNT32、第三接触孔CNT33、第四接触孔CNT34和第五接触孔CNT35)的蚀刻工艺中使用的蚀刻剂的部分的损坏而形成。
图28是根据实施例的显示装置的剖视图。
参照图28，该实施例与图18的实施例的不同之处在于，在过孔层400_2的表面和设置在过孔层400_2(包括第一区域410_2和第二区域420_2)上的第三导电层200_2(包括第一电极210_2、第二电极220_2和连接图案230_2)的表面上形成粗糙度。过孔层400_2的表面和第三导电层200_2的表面可以是粗糙的。
可以在过孔层400_2的表面上形成粗糙度。因此，也可以在共形地形成在过孔层400_2的一个表面上的图案化的第三导电层200_2的上表面上形成表面粗糙度。
该实施例的结构可以在使用以上参照图21和图22描述的第一过孔层400'作为蚀刻掩模形成接触孔CNT31、CNT32、CNT33、CNT34和CNT35的工艺中形成。接触孔CNT31、CNT32、CNT33、CNT34和CNT35可以通过使用图22的图案化的第一过孔层400'作为蚀刻掩模的蚀刻(例如，各向同性蚀刻)来形成，而无需附加的掩模工艺。第一过孔层400'的表面可能会由于暴露于在以上蚀刻工艺中使用的蚀刻剂而被部分地损坏，以形成具有第一过孔层400'的表面上的粗糙度的过孔层400_2，如图28中所示。
从发光元件ED发射并朝向第一电极210_2和第二电极220_2行进的光可以被形成在第一电极210_2和第二电极220_2的表面上的表面粗糙度漫反射，以减少绝缘层中全反射的发生，从而改善显示装置10的光效率。
图29是根据实施例的显示装置的剖视图。
参照图29，该实施例与图18的实施例的不同之处在于，设置了其中未针对每个区域形成台阶的过孔层167以及设置在第三导电层200_1与过孔层167之间的第二堤430。
过孔层167可以设置在第二导电层170上。根据实施例的过孔层167针对每个区域可以具有相同的高度。过孔层167可以具有基本上平坦的表面，而与设置在其下面的图案的形状或者存在或不存在无关。过孔层167可以使由设置在其下面的多个层形成的表面平坦化。
第二堤430可以设置在过孔层167上。第二堤430可以设置在过孔层167上以在第一方向DR1上彼此间隔开。第二堤430的剖面形状可以与以上参照图18描述的过孔层400的第二区域420的剖面形状相同。第二堤430可以提供其中布置有发光元件ED的区域，并且同时用作将从发光元件ED发射的光的行进方向改变为显示方向的反射分隔壁。
第三导电层200_1可以设置在第二堤430和由第二堤430暴露的过孔层167上。第三导电层200_1的第一电极210和第二电极220_1可以设置在由第二堤430暴露的过孔层167上，以在第一方向DR1上彼此间隔开。第二堤430可以包括有机绝缘材料，例如诸如聚酰亚胺(PI)的有机材料。
在形成图案化的过孔层167之后，可以通过单独的掩模工艺来形成第二堤430。因此，在实施例中，可以另外执行用于形成第二堤430的掩模工艺。
在这里已经公开了实施例，并且尽管采用了术语，但是仅以一般和描述性意义使用和解释它们，而不是出于限制的目的。在一些情况下，如对于本领域普通技术人员将明显的，除非另外具体地指出，否则结合实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域普通技术人员将理解的是，在不脱离如权利要求中阐述的公开的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (10)

1.一种显示装置，所述显示装置包括：
第一导电层，设置在基底上；
钝化层，设置在所述第一导电层上，并且使所述第一导电层的至少一部分暴露；
第二导电层，设置在所述钝化层上，并且覆盖所述钝化层的上表面；
过孔层，设置在所述第二导电层上；
第三导电层，包括在所述过孔层上彼此间隔开的第一电极、第二电极和连接图案；以及
发光元件，具有分别设置在所述第一电极和所述第二电极上的端部，
其中，所述连接图案通过穿透所述过孔层的第一接触孔将所述第一导电层和所述第二导电层电连接。
2.根据权利要求1所述的显示装置，其中，所述第一接触孔使所述第一导电层的至少一部分和所述第二导电层的至少一部分暴露。
3.根据权利要求2所述的显示装置，其中，所述第一接触孔使所述第二导电层的上表面和所述第二导电层的侧壁暴露。
4.根据权利要求3所述的显示装置，其中，所述第一接触孔使设置在所述第一导电层与所述第二导电层之间的所述钝化层的侧壁暴露，并且
其中，所述第一接触孔使所述第一导电层的上表面暴露。
5.根据权利要求1所述的显示装置，其中，所述第二导电层的侧壁与所述钝化层的侧壁平行地对准。
6.根据权利要求1所述的显示装置，其中，
所述第一接触孔包括：第一部分，由所述过孔层的侧壁形成；第二部分，由所述第二导电层的侧壁和所述过孔层的所述侧壁形成；以及第三部分，由所述钝化层的侧壁和所述过孔层的所述侧壁形成，并且
所述第一接触孔的所述第一部分、所述第一接触孔的所述第二部分和所述第一接触孔的所述第三部分在所述基底的厚度方向上彼此叠置。
7.根据权利要求6所述的显示装置，其中，所述第一接触孔的所述第一部分、所述第一接触孔的所述第二部分和所述第一接触孔的所述第三部分彼此成一体并且形成一个孔。
8.根据权利要求6所述的显示装置，其中，所述第一接触孔的所述第三部分在所述基底的所述厚度方向上不与所述第二导电层叠置。
9.根据权利要求1所述的显示装置，所述显示装置还包括：
半导体层，设置在所述基底上；
栅极绝缘层，设置在所述半导体层上；
栅极导电层，设置在所述栅极绝缘层上；以及
层间绝缘层，设置在所述栅极导电层上，
其中，所述第一导电层设置在所述层间绝缘层上，
其中，所述第一导电层包括晶体管的第一源/漏电极，
其中，所述半导体层包括所述晶体管的有源层，
其中，所述晶体管的所述第一源/漏电极通过穿透所述层间绝缘层的第二接触孔电连接到所述晶体管的所述有源层，并且
其中，所述第二接触孔与所述晶体管的所述第一源/漏电极叠置并且与所述晶体管的所述有源层叠置。
10.根据权利要求1所述的显示装置，所述显示装置还包括：
半导体层，设置在所述基底上；
栅极绝缘层，设置在所述半导体层上；
栅极导电层，设置在所述栅极绝缘层上；以及
层间绝缘层，设置在所述栅极导电层上，
其中，所述第一导电层设置在所述层间绝缘层上，
其中，所述第一导电层包括晶体管的第一源/漏电极，
其中，所述半导体层包括所述晶体管的有源层，
其中，所述晶体管的所述第一源/漏电极通过穿透所述过孔层和所述层间绝缘层的第二接触孔电连接到所述晶体管的所述有源层，并且
其中，所述第二接触孔不与所述晶体管的所述第一源/漏电极叠置，而与所述晶体管的所述有源层叠置。
CN202111353245.9A 2020-11-24 2021-11-16 显示装置 Pending CN114551526A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200158571A KR20220072067A (ko) 2020-11-24 2020-11-24 표시 장치 및 이의 제조 방법
KR10-2020-0158571 2020-11-24

Publications (1)

Publication Number Publication Date
CN114551526A true CN114551526A (zh) 2022-05-27

Family

ID=81657254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111353245.9A Pending CN114551526A (zh) 2020-11-24 2021-11-16 显示装置

Country Status (3)

Country Link
US (1) US20220165759A1 (zh)
KR (1) KR20220072067A (zh)
CN (1) CN114551526A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116963556B (zh) * 2023-09-19 2023-12-08 山西高科华杰光电科技有限公司 显示面板、显示组件以及显示面板制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859484B1 (ko) * 2016-05-30 2018-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2019101128A (ja) * 2017-11-30 2019-06-24 株式会社ジャパンディスプレイ 表示装置、及び表示装置の製造方法
KR102477608B1 (ko) * 2017-12-12 2022-12-14 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치

Also Published As

Publication number Publication date
US20220165759A1 (en) 2022-05-26
KR20220072067A (ko) 2022-06-02

Similar Documents

Publication Publication Date Title
CN112951867A (zh) 显示装置
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
CN114122044A (zh) 显示设备
US20240128251A1 (en) Display device and method of fabricating the same
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
CN114551526A (zh) 显示装置
CN115701255A (zh) 显示装置
CN115427877A (zh) 显示装置及其制造方法
CN114631192A (zh) 显示装置
US20220199713A1 (en) Display device
US20220271021A1 (en) Display device and method of fabricating the same
US11978835B2 (en) Display device
US20230387143A1 (en) Display device
EP4109571A1 (en) Display device
US11785809B2 (en) Display device
US20220208901A1 (en) Display device
US20220199745A1 (en) Display device
US20230317908A1 (en) Display device
US20220238758A1 (en) Display device
US20240063356A1 (en) Display device
US20230142777A1 (en) Display device
KR20230017384A (ko) 표시 장치
KR20230136819A (ko) 표시 장치 및 이의 제조 방법
KR20220140058A (ko) 표시 장치
CN115715125A (zh) 显示装置和制造该显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination