KR20220140058A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220140058A
KR20220140058A KR1020210045658A KR20210045658A KR20220140058A KR 20220140058 A KR20220140058 A KR 20220140058A KR 1020210045658 A KR1020210045658 A KR 1020210045658A KR 20210045658 A KR20210045658 A KR 20210045658A KR 20220140058 A KR20220140058 A KR 20220140058A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
layer
light emitting
contact
Prior art date
Application number
KR1020210045658A
Other languages
English (en)
Inventor
이종찬
김현
박정수
왕정국
이현욱
조용태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210045658A priority Critical patent/KR20220140058A/ko
Priority to US17/550,429 priority patent/US20220328528A1/en
Priority to CN202280022819.0A priority patent/CN117043951A/zh
Priority to PCT/KR2022/004362 priority patent/WO2022215928A1/ko
Publication of KR20220140058A publication Critical patent/KR20220140058A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 기판, 상기 제1 기판 상에서 서로 이격되어 배치되고, 각각 전극 기저층, 상기 전극 기저층 상에 배치된 메인 전극층, 및 상기 메인 전극층 중 일부 상에 배치된 전극 상부층을 포함하는 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 제1 절연층, 상기 제1 절연층 상에서 상기 제1 전극 및 상기 제2 전극 상에 배치된 발광 소자, 및 상기 제1 전극 상에 배치되고 상기 발광 소자와 접촉하는 제1 연결 전극, 및 상기 제2 전극 상에 배치되고 상기 발광 소자와 접촉하는 제2 연결 전극을 포함하고, 상기 제1 전극은 상기 메인 전극층 중 상기 전극 상부층이 배치되지 않은 제1 부분을 포함하고, 상기 제2 전극은 상기 메인 전극층 중 상기 전극 상부층이 배치되지 않은 제2 부분을 포함하고, 상기 발광 소자는 상기 제1 전극의 상기 제1 부분 및 상기 제2 전극의 상기 제2 부분 상에 배치된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 발광 소자를 포함하는 자발광 표시 장치가 있다. 자발광 표시 장치는 발광 소자로서 유기물을 발광 물질로 이용하는 유기 발광 표시 장치, 또는 무기물을 발광 물질로 이용하는 무기 발광 표시 장치 등이 있다.
본 발명이 해결하고자 하는 과제는 영역에 따라 적층 구조가 다른 전극들을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에서 서로 이격되어 배치되고, 각각 전극 기저층, 상기 전극 기저층 상에 배치된 메인 전극층, 및 상기 메인 전극층 중 일부 상에 배치된 전극 상부층을 포함하는 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 제1 절연층, 상기 제1 절연층 상에서 상기 제1 전극 및 상기 제2 전극 상에 배치된 발광 소자, 및 상기 제1 전극 상에 배치되고 상기 발광 소자와 접촉하는 제1 연결 전극, 및 상기 제2 전극 상에 배치되고 상기 발광 소자와 접촉하는 제2 연결 전극을 포함하고, 상기 제1 전극은 상기 메인 전극층 중 상기 전극 상부층이 배치되지 않은 제1 부분을 포함하고, 상기 제2 전극은 상기 메인 전극층 중 상기 전극 상부층이 배치되지 않은 제2 부분을 포함하고, 상기 발광 소자는 상기 제1 전극의 상기 제1 부분 및 상기 제2 전극의 상기 제2 부분 상에 배치된다.
상기 메인 전극층은 알루미늄(Al)을 포함하고, 상기 전극 기저층 및 상기 전극 상부층은 각각 티타늄(Ti) 또는 몰리브덴(Mo)을 포함할 수 있다.
상기 제1 전극 및 상기 제2 전극은 각각 상기 제1 부분 및 상기 제2 부분에서 상기 메인 전극층이 상기 제1 절연층과 직접 접촉할 수 있다.
상기 제1 전극과 상기 제1 기판 사이에 배치된 제1 뱅크 패턴, 및 상기 제2 전극과 상기 제1 기판 사이에 배치된 제2 뱅크 패턴을 더 포함하고, 상기 제1 전극은 상기 제1 부분 중 일부가 상기 제1 뱅크 패턴 상에 배치되고 상기 제2 전극은 상기 제2 부분 중 일부가 상기 제2 뱅크 패턴 상에 배치될 수 있다.
상기 발광 소자는 상기 제1 뱅크 패턴과 상기 제2 뱅크 패턴 사이에서 상기 제1 부분 및 상기 제2 부분 상에 배치될 수 있다.
상기 제1 절연층은 상기 제1 전극의 상기 전극 상부층 일부를 노출하는 제1 컨택부, 및 상기 제2 전극의 상기 전극 상부층 일부를 노출하는 제2 컨택부를 포함하고, 상기 제1 연결 전극은 상기 제1 컨택부를 통해 상기 제1 전극의 상기 전극 상부층과 접촉하고, 상기 제2 연결 전극은 상기 제2 컨택부를 통해 상기 제2 전극의 상기 전극 상부층과 접촉할 수 있다.
상기 제1 절연층 상에서 상기 제1 부분 및 상기 제2 부분이 배치된 발광 영역과, 상기 발광 영역의 일 측에 배치되고 상기 발광 소자들이 배치되지 않는 서브 영역을 둘러싸는 뱅크층을 더 포함하고, 상기 제1 컨택부 및 상기 제2 컨택부는 상기 서브 영역에 배치되며, 상기 제1 연결 전극 및 상기 제2 연결 전극은 각각 상기 발광 영역으로부터 상기 서브 영역에 걸쳐 배치될 수 있다.
상기 제1 기판과 상기 제1 전극 및 상기 제2 전극 사이에 배치된 비아층, 및 상기 비아층과 상기 제1 기판 사이에 배치된 전압 배선 및 도전 패턴을 더 포함하고, 상기 제1 부분 및 상기 제2 부분은 일부분이 상기 비아층 상에 직접 배치될 수 있다.
상기 제1 전극의 상기 전극 기저층은 상기 비아층을 관통하는 제1 컨택홀을 통해 상기 도전 패턴과 접촉하고, 상기 제2 전극의 상기 전극 기저층은 상기 비아층을 관통하는 제2 컨택홀을 통해 상기 전압 배선과 접촉할 수 있다.
상기 제1 절연층 상에서 상기 제1 부분 및 상기 제2 부분이 배치된 발광 영역을 둘러싸는 뱅크층을 더 포함하고, 상기 제1 컨택홀 및 상기 제2 컨택홀은 각각 상기 뱅크층과 중첩하도록 배치될 수 있다.
상기 제1 전극 및 상기 제2 전극의 상기 메인 전극층은 양 측부가 각각 상기 전극 기저층 및 상기 전극 상부층의 양 측부로부터 내측으로 이격될 수 있다.
상기 비아층은 상면 중 상기 제1 전극 및 상기 제2 전극이 배치되지 않은 영역에 형성된 크랙부를 더 포함하고, 상기 제1 절연층은 상기 크랙부를 덮을 수 있다.
상기 제1 절연층은 유기 절연 물질을 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 발광 영역, 및 상기 발광 영역의 제1 방향 일 측에 배치된 서브 영역, 상기 제1 방향으로 연장되고, 제1 전극 기저층, 상기 제1 전극 기저층 상에 배치된 제1 메인 전극층, 및 상기 제1 메인 전극층 상에 부분적으로 배치된 제1 전극 상부층을 포함하는 제1 전극, 상기 제1 전극과 제2 방향으로 이격되고 상기 제1 방향으로 연장되며, 제2 전극 기저층, 상기 제2 전극 기저층 상에 배치된 제2 메인 전극층, 및 상기 제2 메인 전극층 상에 부분적으로 배치된 제2 전극 상부층을 포함하는 제2 전극, 상기 발광 영역에서 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자들, 상기 제1 전극 상에 배치되고 상기 발광 소자와 접촉하는 제1 연결 전극, 및 상기 제2 전극 상에 배치되고 상기 발광 소자와 접촉하는 제2 연결 전극을 포함하고, 상기 제1 전극은 상기 발광 영역 내에서 상기 제1 전극 상부층이 배치되지 않은 제1 부분을 포함하고, 상기 제2 전극은 상기 발광 영역 내에서 상기 제2 전극 상부층이 배치되지 않은 제2 부분을 포함하며, 상기 제1 연결 전극은 상기 제1 전극의 상기 제1 부분과 중첩하되 상기 제1 전극 상부층과 접촉하고, 상기 제2 연결 전극은 상기 제2 전극의 상기 제2 부분과 중첩하되 상기 제2 전극 상부층과 접촉한다.
상기 제1 메인 전극층 및 상기 제2 메인 전극층은 각각 알루미늄(Al)을 포함하고, 상기 제1 전극 기저층, 상기 제2 전극 기저층, 상기 제1 전극 상부층 및 상기 제2 전극 상부층은 각각 티타늄(Ti) 또는 몰리브덴(Mo)을 포함할 수 있다.
상기 제1 전극의 상기 제1 부분과 부분적으로 중첩하며 상기 제1 방향으로 연장된 형상을 갖는 제1 뱅크 패턴, 및 상기 제2 전극의 상기 제2 부분과 부분적으로 중첩하며 상기 제1 방향으로 연장된 형상을 갖는 제2 뱅크 패턴을 더 포함하고, 상기 발광 소자들은 상기 제1 뱅크 패턴 및 상기 제2 뱅크 패턴 사이에 배치될 수 있다.
상기 제1 방향 및 상기 제2 방향으로 연장된 부분을 포함하여 상기 발광 영역 및 상기 서브 영역을 둘러싸는 뱅크층을 더 포함하고, 상기 제1 전극과 상기 제2 전극은 각각 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치될 수 있다.
상기 제1 연결 전극 및 상기 제2 연결 전극은 각각 상기 발광 영역으로부터 상기 서브 영역에 걸쳐 배치되고, 상기 제1 연결 전극은 상기 서브 영역에 배치된 제1 컨택부에서 상기 제1 전극 상부층과 접촉하고, 상기 제2 연결 전극은 상기 서브 영역에 배치된 제2 컨택부에서 상기 제2 전극 상부층과 접촉할 수 있다.
상기 제1 전극과 상기 뱅크층이 중첩하는 영역에 형성된 제1 컨택홀, 및 상기 제2 전극과 상기 뱅크층의 중첩하는 영역에 형성된 제2 컨택홀을 더 포함할 수 있다.
상기 제1 부분 및 상기 제2 부분의 상기 제1 방향으로 측정된 길이는 상기 발광 영역의 상기 제1 방향으로 측정된 길이보다 작을 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 각 전극들이 복수의 층들이 적층된 구조를 갖되, 위치에 따라 일부 층이 배치되지 않는 구조를 가질 수 있다. 각 전극들은 발광 소자에서 방출된 광을 효과적으로 반사하여 상부 방향 출광이 가능하며, 다른 층에 배치된 전극 또는 배선과의 접촉 시 접촉 불량이 발생하지 않고 낮은 전기 저항을 가질 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 N1-N1'선 및 N2-N2'선을 따라 자른 단면도이다.
도 5는 도 3의 N3-N3'선을 따라 자른 단면도이다.
도 6은 도 3의 N4-N4'선을 따라 자른 단면도이다.
도 7은 도 3의 N5-N5'선을 따라 자른 단면도이다.
도 8은 일 실시예에 따른 발광 소자의 개략도이다.
도 9 내지 도 17은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
도 18 및 도 19는 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도들이다.
도 20은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 21은 도 20의 N6-N6'선을 따라 자른 단면도이다.
도 22는 도 20의 N7-N7'선을 따라 자른 단면도이다.
도 23은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 24는 도 23의 N8-N8'선을 따라 자른 단면도이다.
도 25는 도 23의 N9-N9'선 및 N10-N10'선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 표시 장치(10)가 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 아일랜드 타입으로 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)의 화소(PX)들 각각은 복수의 서브 화소(SPXn, n은 1 내지 3)들을 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1)는 제1 색의 광을 발광하고, 제2 서브 화소(SPX2)는 제2 색의 광을 발광하며, 제3 서브 화소(SPX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(SPXn)들은 동일한 색의 광을 발광할 수도 있다. 일 실시예에서, 각 서브 화소(SPXn)들은 청색의 광을 발광할 수 있다. 또한, 도면에서는 하나의 화소(PX)가 3개의 서브 화소(SPXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(SPXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(SPXn)들은 발광 영역(EMA) 및 비발광 영역을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역일 수 있다. 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 출사되지 않는 영역일 수 있다.
발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(SPXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
도면에서는 각 서브 화소(SPXn)의 발광 영역(EMA)들이 서로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 각 서브 화소(SPXn)의 각 발광 영역(EMA)들은 해당 서브 화소에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다.
또한, 각 서브 화소(SPXn)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)은 발광 영역(EMA)의 제1 방향(DR1) 일 측에 배치되어 제1 방향(DR1)으로 이웃하는 서브 화소(SPXn)들의 발광 영역(EMA)들 사이에 배치될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 서브 영역(SA)들은 각각 제2 방향(DR2)으로 반복 배열되되, 발광 영역(EMA)과 서브 영역(SA)은 제1 방향(DR1)으로 교대 배열될 수 있다. 다만, 이에 제한되지 않고, 복수의 화소(PX)들에서 발광 영역(EMA)들과 서브 영역(SA)들은 도 2와 다른 배열을 가질 수도 있다.
서브 영역(SA)들 및 발광 영역(EMA)들 사이에는 뱅크층(BNL)이 배치되고, 이들 사이의 간격은 뱅크층(BNL)의 폭에 따라 달라질 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(SPXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 서로 다른 서브 화소(SPXn)에 배치되는 전극(RME)들은 서브 영역(SA)의 분리부(ROP) 서로 분리되어 배치될 수 있다.
뱅크층(BNL)은 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 뱅크층(BNL)은 각 서브 화소(SPXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(SPXn)들을 구분할 수 있다. 또한, 뱅크층(BNL)은 서브 화소(SPXn)마다 배치된 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어 이들을 구분할 수 있다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 N1-N1'선 및 N2-N2'선을 따라 자른 단면도이다. 도 5는 도 3의 N3-N3'선을 따라 자른 단면도이다. 도 6은 도 3의 N4-N4'선을 따라 자른 단면도이다. 도 7은 도 3의 N5-N5'선을 따라 자른 단면도이다. 도 4에서는 발광 영역(EMA)에 배치된 발광 소자(ED)의 양 단부와 서브 영역(SA)에 배치된 컨택부(CT1, CT2)들을 가로지르는 단면을 도시하고, 도 5에서는 복수의 컨택홀(CTD, CTS)들을 가로지르는 단면을 도시하고 있다. 도 6에서는 제1 전극(RME1)을 제1 방향(DR1)으로 가로지르는 단면을 도시하고, 도 7에서는 서브 영역(SA)의 분리부(ROP)를 제1 방향(DR1)으로 가로지르는 단면을 도시하고 있다.
도 3 내지 도 7을 참조하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 표시 소자층을 구성할 수 있다.
구체적으로, 제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다. 제1 기판(SUB)은 표시 영역(DPA)과 이를 둘러싸는 비표시 영역(NDA)을 포함하고, 표시 영역(DPA)은 발광 영역(EMA)과 비발광 영역 중 일부인 서브 영역(SA)을 포함할 수 있다.
제1 도전층은 제1 기판(SUB) 상에 배치될 수 있다. 제1 도전층은 하부 금속층(BML)을 포함하고, 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 다만, 하부 금속층(BML)은 생략될 수 있다.
버퍼층(BL)은 하부 금속층(BML) 및 제1 기판(SUB) 상에 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 액티브층(ACT1)은 후술하는 제2 도전층의 게이트 전극(G1)과 부분적으로 중첩하도록 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
도면에서는 표시 장치(10)의 서브 화소(SPXn)에 하나의 제1 트랜지스터(T1)가 배치된 것을 예시하고 있으나, 이에 제한되지 않고 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 제1 트랜지스터(T1)의 게이트 절연막의 역할을 할 수 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 상에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 표시 영역(DPA)에 배치되는 제1 전압 배선(VL1)과 제2 전압 배선(VL2), 및 복수의 도전 패턴(CDP1, CDP2)들을 포함할 수 있다.
제1 전압 배선(VL1)은 제1 전극(RME1)에 전달되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 전달되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제1 전압 배선(VL1)은 일부분이 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 액티브층(ACT1)과 접촉할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)의 제1 드레인 전극(D1)의 역할을 할 수 있다. 제2 전압 배선(VL2)은 후술하는 제2 전극(RME2)과 직접 연결될 수 있다.
제1 도전 패턴(CDP1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 액티브층(ACT1)과 접촉할 수 있다. 또한, 제1 도전 패턴(CDP1)은 다른 컨택홀을 통해 하부 금속층(BML)과 접촉할 수 있다. 제1 도전 패턴(CDP1)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)의 역할을 할 수 있다.
제2 도전 패턴(CDP2)은 후술하는 제1 전극(RME1)과 연결될 수 있다. 또한, 제2 도전 패턴(CDP2)은 제1 도전 패턴(CDP1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 도면에서는 제1 도전 패턴(CDP1)과 제2 도전 패턴(CDP2)이 서로 분리되어 배치된 것으로 예시되어 있으나, 몇몇 실시예에서, 제2 도전 패턴(CDP2)은 제1 도전 패턴(CDP1)과 일체화되어 하나의 패턴을 형성할 수도 있다. 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(RME1)으로 전달할 수 있다.
한편, 도면에서는 제1 도전 패턴(CDP1)과 제2 도전 패턴(CDP2)이 동일한 층에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제2 도전 패턴(CDP2)은 제1 도전 패턴(CDP1)과 다른 도전층, 예컨대 제3 도전층과 몇몇 절연층을 사이에 두고 제3 도전층 상에 배치된 제4 도전층으로 형성될 수도 있다. 이 경우, 제1 전압 배선(VL1) 및 제2 전압 배선(VL2)도 제3 도전층이 아닌 제4 도전층으로 형성될 수 있고, 제1 전압 배선(VL1)은 다른 도전 패턴을 통해 제1 트랜지스터(T1)의 드레인 전극(D1)과 전기적으로 연결될 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 및 제1 층간 절연층(IL1)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 및 제1 층간 절연층(IL1)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 및 제1 층간 절연층(IL1)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다. 또한, 몇몇 실시예에서, 제1 층간 절연층(IL1)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질로 이루어질 수도 있다.
제2 도전층, 및 제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
비아층(VIA)은 표시 영역(DPA)에서 제3 도전층 상에 배치된다. 비아층(VIA)은 유기 절연 물질, 예를 들어 폴리이미드(PI)와 같은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(VIA) 상에는 표시 소자층으로서, 뱅크 패턴(BP1, BP2)들, 복수의 전극(RME; RME1, RME2)들과 뱅크층(BNL), 복수의 발광 소자(ED)들과 복수의 연결 전극(CNE; CNE1, CNE2)들이 배치된다. 또한, 비아층(VIA) 상에는 복수의 절연층(PAS1, PAS2, PAS3)들이 배치될 수 있다.
복수의 뱅크 패턴(BP1, BP2)들은 표시 영역(DPA)에서 비아층(VIA) 상에 직접 배치될 수 있다. 뱅크 패턴(BP1, BP2)들은 제1 방향(DR1)으로 연장된 형상을 갖고 서로 제2 방향(DR2)으로 이격될 수 있다. 예를 들어, 뱅크 패턴(BP1, BP2)은 각 서브 화소(SPXn)의 발광 영역(EMA) 내에서 서로 이격된 제1 뱅크 패턴(BP1) 및 제2 뱅크 패턴(BP2)을 포함할 수 있다. 제1 뱅크 패턴(BP1)은 발광 영역(EMA)을 중심부를 기준으로 제2 방향(DR2) 일 측인 좌측에 배치되고, 제2 뱅크 패턴(BP2)은 발광 영역(EMA)의 중심부를 기준으로 제2 방향(DR2) 타 측인 우측에 배치될 수 있다. 제1 뱅크 패턴(BP1)과 제2 뱅크 패턴(BP2) 사이에는 복수의 발광 소자(ED)들이 배치될 수 있다.
뱅크 패턴(BP1, BP2)들은 제1 방향(DR1)으로 연장된 길이가 뱅크층(BNL)에 의해 둘러싸인 발광 영역(EMA)의 제1 방향(DR1) 길이보다 작을 수 있다. 뱅크 패턴(BP1, BP2)들은 표시 영역(DPA) 전면에서 서브 화소(SPXn)의 발광 영역(EMA) 내에 배치되어 좁은 폭을 갖고 일 방향으로 연장된 섬형의 패턴을 형성할 수 있다. 다만, 이에 제한되지 않으며, 각 뱅크 패턴(BP1, BP2)들은 제1 방향(DR1) 양 측이 뱅크층(BNL)의 제2 방향(DR2)으로 연장된 부분과 일부 중첩할 수도 있다. 도면에서는 각 서브 화소(SPXn)마다 2개의 뱅크 패턴(BP1, BP2)이 동일한 폭을 갖고 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 뱅크 패턴(BP1, BP2)들의 개수 및 형상은 전극(RME)들의 개수 또는 배치 구조에 따라 달라질 수 있다.
뱅크 패턴(BP1, BP2)은 비아층(VIA)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 뱅크 패턴(BP1, BP2)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 뱅크 패턴(BP1, BP2) 상에 배치되는 전극(RME)에서 반사되어 비아층(VIA)의 상부 방향으로 출사될 수 있다. 다만, 이에 제한되지 않고 뱅크 패턴(BP1, BP2)은 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 뱅크 패턴(BP1, BP2)은 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(RME)들은 일 방향으로 연장된 형상으로 각 서브 화소(SPXn)마다 배치된다. 복수의 전극(RME)들은 제1 방향(DR1)으로 연장되어 서브 화소(SPXn)의 발광 영역(EMA)에 배치될 수 있으며, 이들은 서로 제2 방향(DR2)으로 이격되어 배치될 수 있다. 복수의 전극(RME)들은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(RME)들은 후술하는 연결 전극(CNE; CNE1, CNE2)을 통해 발광 소자(ED)와 연결될 수 있고, 하부의 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다.
표시 장치(10)는 각 서브 화소(SPXn)에 배치된 제1 전극(RME1) 및 제2 전극(RME2)을 포함한다. 제1 전극(RME1)은 발광 영역(EMA)의 중심을 기준으로 좌측에 배치되고, 제2 전극(RME2)은 제1 전극(RME1)과 제2 방향(DR2)으로 이격되어 발광 영역(EMA)의 중심을 기준으로 우측에 배치된다. 제1 전극(RME1)은 제1 뱅크 패턴(BP1) 상에 배치되고, 제2 전극(RME2)은 제2 뱅크 패턴(BP2) 상에 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 뱅크층(BNL)을 넘어 해당 서브 화소(SPXn) 및 서브 영역(SA)에 부분적으로 배치될 수 있다. 서로 다른 서브 화소(SPXn)의 제1 전극(RME1)과 제2 전극(RME2)은 어느 한 서브 화소(SPXn)의 서브 영역(SA) 내에 위치한 분리부(ROP)를 기준으로 서로 이격될 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 적어도 뱅크 패턴(BP1, BP2)의 경사진 측면 상에 배치될 수 있다. 일 실시예에서, 복수의 전극(RME)들의 제2 방향(DR2)으로 측정된 폭은 뱅크 패턴(BP1, BP2)의 제2 방향(DR2)으로 측정된 폭보다 작을 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 적어도 뱅크 패턴(BP1, BP2)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
또한, 제1 전극(RME1)과 제2 전극(RME2)이 제2 방향(DR2)으로 이격된 간격은 뱅크 패턴(BP1, BP2)들 사이의 간격보다 좁을 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 적어도 일부 영역이 비아층(VIA) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
일 실시예에 따르면, 표시 장치(10)의 각 전극(RME)들은 서로 다른 재료를 포함하는 복수의 층이 적층된 구조를 가질 수 있다. 각 전극(RME)들은 비아층(VIA) 및 뱅크 패턴(BP1, BP2)들 상에 직접 배치된 전극 기저층(RL1, RL2), 전극 기저층(RL1, RL2) 상에 배치된 메인 전극층(RM1, RM2), 및 메인 전극층(RM1, RM2) 상에 부분적으로 배치된 전극 상부층(RU1, RU2)을 포함할 수 있다. 제1 전극(RME1)은 제1 전극 기저층(RL1), 제1 메인 전극층(RM1), 및 제1 전극 상부층(RU1)을 포함하고, 제2 전극(RME2)은 제2 전극 기저층(RL2), 제2 메인 전극층(RM2) 및 제2 전극 상부층(RU2)을 포함할 수 있다.
전극 기저층(RL1, RL2)과 메인 전극층(RM1, RM2)은 실질적으로 동일한 패턴으로 배치될 수 있다. 전극 기저층(RL1, RL2)과 메인 전극층(RM1, RM2)은 서로 중첩된 상태로 제1 방향(DR1)으로 연장된 형상을 가지며, 서로 다른 전극(RME)의 전극 기저층(RL1, RL2)들은 서로 제2 방향(DR2)으로 이격되고, 서로 다른 전극(RME)의 메인 전극층(RM1, RM2)들도 서로 제2 방향(DR2)으로 이격될 수 있다. 반면, 전극 상부층(RU1, RU2)은 전극 기저층(RL1, RL2) 및 메인 전극층(RM1, RM2)과 평면도 상의 배치가 다를 수 있다. 메인 전극층(RM1, RM2)이 각각 전극 기저층(RL1, RL2) 상에 직접 배치되어 이를 덮도록 배치된 반면, 전극 상부층(RU1, RU2)은 메인 전극층(RM1, RM2) 중 일부 영역에만 배치되고, 메인 전극층(RM1, RM2)은 상면 일부가 후술하는 제1 절연층(PAS1)과 직접 접촉할 수 있다.
일 실시예에 따르면, 각 전극(RME)은 메인 전극층(RM1, RM2) 중 전극 상부층(RU1, RU2)이 배치되지 않는 부분(P1, P2)을 포함할 수 있다. 제1 전극(RME1)은 제1 메인 전극층(RM1) 상면 중 제1 전극 상부층(RU1)이 배치되지 않아 제1 절연층(PAS1)과 직접 접촉하는 제1 부분(P1)을 포함하고, 제2 전극(RME2)은 제2 메인 전극층(RM2) 상면 중 제2 전극 상부층(RU2)이 배치되지 않아 제1 절연층(PAS1)과 직접 접촉하는 제2 부분(P2)을 포함할 수 있다. 제1 부분(P1)과 제2 부분(P2)은 메인 전극층(RM1, RM2)이 노출되어 발광 소자(ED)에서 방출된 광을 반사하는 부분이고, 제1 부분(P1) 및 제2 부분(P2) 이외의 부분은 전극(RME)의 전극 기저층(RL1, RL2) 또는 전극 상부층(RU1, RU2)이 다른 층의 전극 또는 패턴과 직접 접촉하는 부분일 수 있다.
복수의 전극(RME)들은 뱅크 패턴(BP1, BP2)들 상에 배치되고, 뱅크 패턴(BP1, BP2)들 사이에는 발광 소자(ED)들이 배치될 수 있다. 각 서브 화소(SPXn)는 발광 소자(ED)들이 배치되는 영역으로서 뱅크 패턴(BP1, BP2)들, 및 전극(RME)들 중 뱅크 패턴(BP1, BP2) 상에 배치되는 부분이 위치하는 정렬 영역(AA)을 포함할 수 있다. 정렬 영역(AA)은 발광 영역(EMA)보다 작은 면적을 가지며, 뱅크층(BNL)이 둘러싸는 영역 내에 위치할 수 있다. 발광 소자(ED)들은 정렬 영역(AA)에서 뱅크 패턴(BP1, BP2)들 사이에 배치되고, 발광 소자(ED)에서 방출된 광은 뱅크 패턴(BP1, BP2) 상에 배치된 전극(RME)으로 향할 수 있다. 각 전극(RME)은 뱅크 패턴(BP1, BP2) 상에 배치된 부분이 발광 소자(ED)에서 방출된 광을 반사시킬 수 있는 구조를 가질 수 있다.
일 실시예에 따르면, 각 전극(RME)의 메인 전극층(RM1, RM2)은 반사율이 높은 재료를 포함할 수 있고, 뱅크 패턴(BP1, BP2) 상에 배치된 부분은 전극 상부층(RU1, RU2)이 배치되지 않아 메인 전극층(RM1, RM2)의 상면이 노출된 부분(P1, P2)일 수 있다. 각 전극(RME)들 중 제1 전극(RME1) 중 제1 뱅크 패턴(BP1) 상에 배치된 부분은 제1 부분(P1)으로서 제1 메인 전극층(RM1)이 제1 절연층(PAS1)과 직접 접촉할 수 있고, 제2 전극(RME2) 중 제2 뱅크 패턴(BP2) 상에 배치된 부분은 제2 부분(P2)으로서 제2 메인 전극층(RM2)이 제1 절연층(PAS1)과 직접 접촉할 수 있다. 각 서브 화소(SPXn)의 정렬 영역(AA)에는 각 전극(RME)들의 전극 상부층(RU1, RU2)이 배치되지 않는 부분(P1, P2)이 위치할 수 있다.
각 전극(RME)들이 전극 기저층(RL1, RL2), 메인 전극층(RM1, RM2) 및 전극 상부층(RU1, RU2)을 포함하는 적층 구조를 갖더라도, 발광 소자(ED)의 광이 입사되는 부분에서는 반사율이 높은 재료를 포함한 메인 전극층(RM1, RM2) 상면을 노출하여 상기 광을 반사시킬 수 있다. 제1 전극(RME1)의 제1 부분(P1)과 제2 전극(RME2)의 제2 부분(P2)은 각각 뱅크 패턴(BP1, BP2)의 경사진 측면 상에 배치되고, 메인 전극층(RM1, RM2)에서 상기 광을 반사시켜 제1 기판(SUB)의 상부 방향으로 광을 출사시킬 수 있다.
또한, 일 실시예에 따르면, 각 전극(RME)의 전극 기저층(RL1, RL2) 및 전극 상부층(RU1, RU2)은 메인 전극층(RM1, RM2)을 보호하며 알루미늄(Al)을 포함하지 않는 전도성이 높은 재료를 포함할 수 있다. 예를 들어, 메인 전극층(RM1, RM2)은 알루미늄(Al)을 포함하는 재료, 또는 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금 재료를 포함하고, 전극 기저층(RL1, RL2) 및 전극 상부층(RU1, RU2)은 알루미늄(Al)을 포함하지 않는 전도성이 높은 재료로서, 티타늄(Ti), 몰리브덴(Mo), 구리(Cu), ITO, IZO, 및 ITZO과 같은 재료를 포함하거나 이들이 한 층 이상으로 적층된 구조를 가질 수 있다. 전극 기저층(RL1, RL2)과 전극 상부층(RU1, RU2)은 서로 동일한 재료를 포함할 수 있으나, 이에 제한되지 않고 서로 다른 재료를 포함할 수 있다. 다만, 이들이 서로 다른 재료를 포함하더라도 알루미늄(Al)은 포함하지 않을 수 있다.
각 전극(RME)들은 각각 연결 전극(CNE), 및 하부의 제3 도전층과 직접 접촉할 수 있다. 제3 도전층의 전압 배선(VL1, VL2)으로 인가된 전기 신호는 전극(RME)을 통해 연결 전극(CNE) 및 발광 소자(ED)로 전달될 수 있다. 각 전극(RME)들은 연결 전극(CNE) 및 제3 도전층과 직접 접촉하는 부분에 메인 전극층(RM1, RM2)보다 전기적 연결 및 내구성이 우수한 부분이 배치될 수 있다.
예를 들어, 각 전극(RME)들은 발광 영역(EMA)으로부터 서브 영역(SA)까지 연장되어 배치되며, 뱅크층(BNL)과 중첩된 부분, 및 서브 영역(SA)에 배치된 부분을 포함할 수 있다. 각 전극(RME)들은 발광 영역(EMA) 중 정렬 영역(AA) 내에 배치된 부분(P1, P2)에만 메인 전극층(RM1, RM2)이 노출될 수 있고, 뱅크층(BNL)과 중첩된 부분 및 서브 영역(SA)에는 각각 전극 기저층(RL1, RL2)과 전극 상부층(RU1, RU2)이 모두 배치될 수 있다. 각 전극(RME)들 중 전극 상부층(RU1, RU2)에 배치되지 않는 제1 부분(P1)과 제2 부분(P2)은 발광 영역(EMA) 내에 배치되며, 이들의 제1 방향(DR1) 길이는 발광 영역(EMA)의 제1 방향(DR1) 길이보다 작을 수 있다.
전극(RME)의 복수의 층들 중, 비아층(VIA) 하부에 배치된 제3 도전층과 연결되는 부분은 전극 기저층(RL1, RL2)이고, 제1 절연층(PAS1) 상부에 배치된 연결 전극(CNE)과 연결되는 부분은 전극 상부층(RU1, RU2)일 수 있다. 각 전극(RME)들은 서브 영역(SA)에서 제1 절연층(PAS1)의 컨택부(CT1, CT2)들을 통해 전극 상부층(RU1, RU2) 일부가 노출되고, 각 전극 상부층(RU1, RU2)은 후술하는 연결 전극(CNE)과 직접 접촉할 수 있다. 연결 전극(CNE)과 전극(RME)의 전극 상부층(RU1, RU2)이 접촉하는 부분인 제1 절연층(PAS1)의 컨택부(CT1, CT2)들은 발광 영역(EMA)을 기준으로 뱅크층(BNL)의 외측에 배치될 수 있다. 다만, 이에 제한되지 않으며 컨택부(CT1, CT2)들은 발광 영역(EMA) 내에 위치할 수도 있다.
또한, 각 전극(RME)들의 전극 기저층(RL1, RL2)은 뱅크층(BNL)과 중첩하는 부분에서 비아층(VIA)을 관통하는 컨택홀(CTD, CTS)을 통해 제3 도전층과 직접 접촉할 수 있다. 제1 컨택홀(CTD)은 뱅크층(BNL)과 제1 전극(RME1)이 중첩하는 영역에 형성되고, 제2 컨택홀(CTS)은 뱅크층(BNL)과 제2 전극(RME2)이 중첩하는 영역에 형성될 수 있다. 제1 전극(RME1)의 제1 전극 기저층(RL1)은 그 하부의 비아층(VIA)을 관통하는 제1 컨택홀(CTD)을 통해 제2 전극 패턴(CDP2)과 접촉할 수 있다. 제2 전극(RME2)의 제2 전극 기저층(RL2)은 그 하부의 비아층(VIA)을 관통하는 제2 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(RME1)은 제2 전극 패턴(CDP2) 및 제1 전극 패턴(CDP1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다.
알루미늄(Al)을 포함하는 메인 전극층(RM1, RM2)은 발광 소자(ED)에서 방출하는 광에 대한 반사율이 높을 수 있으나, 재료의 특성 상 후속 공정에서 발생할 수 있는 손상에 취약하거나, 다른 전극과의 접촉 시 알루미늄(Al) 성분의 변형 또는 반응에 의해 전기적 연결 특성이 다소 부족할 수 있다. 일 실시예에 따른 전극(RME)은 발광 소자(ED)에서 방출된 광을 반사하는 부분에는 전극 상부층(RU1, RU2)이 배치되지 않고 메인 전극층(RM1, RM2)이 노출되되, 다른 부분에서는 전극 상부층(RU1, RU2)이 메인 전극층(RM1, RM2)을 덮음으로써 메인 전극층(RM1, RM2)의 손상을 방지할 수 있다. 특히, 다른 층에 배치된 전극 또는 배선과 접촉하는 부분이 전극 기저층(RL1, RL2) 또는 전극 상부층(RU1, RU2)이 됨에 따라 다른 층과의 접촉 시 발생할 수 있는 접촉 불량이 방지되고, 낮은 전기 저항을 가질 수 있다.
일 실시예에 따른 표시 장치(10)는 각 전극(RME)들이 복수의 층으로 이루어지며 위치에 따라 전극 상부층(RU1, RU2)의 배치에 따라 전극(RME)의 표면층이 달라질 수 있다. 그에 따라 전극(RME)들은 발광 소자(ED)의 광을 반사하기에 충분한 반사율을 가지면서, 연결 전극(CNE) 및 제3 도전층과의 연결에서 접촉 불량이 방지되고 낮은 전기 저항을 가질 수 있다.
한편, 전극 기저층(RL1, RL2) 및 전극 상부층(RU1, RU2)은 동일한 공정에서 패터닝되어 형성될 수 있고, 이들의 측부들은 단일 테이퍼(Taper)의 형상을 가질 수 있다. 일 실시예에 따르면, 서로 다른 전극 기저층(RL1, RL2)이 대향하는 일 측면은 서로 다른 전극 상부층(RU1, RU2)들이 대향하는 일 측면과 동일 면 상에 놓일 수 있다. 도 4 및 도 5에서 제1 전극(RME1)과 제2 전극(RME2)이 서로 이격 대향하는 부분과 같이, 전극 기저층(RL1, RL2)과 전극 상부층(RU1, RU2)은 각각 일 단부의 측면이 동일 면 상에 위치하는 형상을 갖고 단일 테이퍼 형상을 가질 수 있다. 이는 전극(RME)들의 형성 공정에서 전극 기저층(RL1, RL2)과 전극 상부층(RU1, RU2)이 동시에 패터닝될 수 있는 공정으로 형성됨에 따른 구조일 수 있다.
메인 전극층(RM1, RM2)의 경우, 전극 상부층(RU1, RU2) 및 전극 기저층(RL1, RL2)과 다른 재료를 포함하지만 동일한 공정에서 패터닝되어 측부들이 이들과 함께 단일 테이퍼 형상을 가질 수 있다. 다만, 이에 제한되지 않으며, 패터닝 공정의 방식에 따라 전극 기저층(RL1, RL2) 및 전극 상부층(RU1, RU2)과 메인 전극층(RM1, RM2)은 측부들에서 이중 테이퍼 형상을 가질 수 있다.
제1 절연층(PAS1)은 표시 영역(DPA) 전면에 배치되며, 비아층(VIA) 및 복수의 전극(RME)들 상에 배치될 수 있다. 제1 절연층(PAS1)은 복수의 전극(RME)들을 보호함과 동시에 서로 다른 전극(RME)들을 상호 절연시킬 수 있다. 특히, 제1 절연층(PAS1)은 뱅크층(BNL)이 형성되기 전, 전극(RME)들을 덮도록 배치됨에 따라 전극(RME)들이 뱅크층(BNL)을 형성하는 공정에서 전극(RME)들이 손상되는 것을 방지할 수 있다. 또한, 제1 절연층(PAS1)은 그 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제2 방향(DR2)으로 이격된 전극(RME) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)의 단차가 형성된 상면에는 발광 소자(ED)가 배치되고, 발광 소자(ED)와 제1 절연층(PAS1) 사이에는 공간이 형성될 수도 있다.
일 실시예에 따르면, 제1 절연층(PAS1)은 전극(RME)들을 덮도록 배치되되, 이들의 상면 일부를 노출하는 복수의 개구부들을 포함할 수 있다. 예를 들어, 제1 절연층(PAS1)은 서브 영역(SA)에서 각 전극(RME)들 중 전극 상부층(RU1, RU2)을 노출하는 컨택부(CT1, CT2)들을 포함할 수 있다. 제1 컨택부(CT1)는 서브 영역(SA)에서 제1 전극(RME1) 상에 배치되며, 제2 컨택부(CT2)는 서브 영역(SA)에서 제2 전극(RME2) 상에 배치될 수 있다. 제1 컨택부(CT1)와 제2 컨택부(CT2)는 발광 영역(EMA)을 기준으로 뱅크층(BNL)의 외측에 배치되며, 후술하는 연결 전극(CNE)은 뱅크층(BNL)의 외측에서 전극(RME)들의 전극 상부층(RU1, RU2)과 접촉할 수 있다. 또한, 제1 절연층(PAS1)은 서로 다른 서브 화소(SPXn)의 전극(RME)들이 이격된 분리부(ROP)에서 비아층(VIA) 상면을 개구할 수 있다.
뱅크층(BNL)은 제1 절연층(PAS1) 상에 배치될 수 있다. 뱅크층(BNL)은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하며, 각 서브 화소(SPXn)들을 둘러쌀 수 있다. 또한, 뱅크층(BNL)은 각 서브 화소(SPXn)의 발광 영역(EMA) 및 서브 영역(SA)을 둘러싸며 이들을 구분할 수 있고, 표시 영역(DPA)의 최외곽을 둘러싸며 표시 영역(DPA)과 비표시 영역(NDA)을 구분할 수 있다. 뱅크층(BNL)은 표시 영역(DPA)에 전면적으로 배치되어 격자형 패턴을 형성하며, 표시 영역(DPA)에서 뱅크층(BNL)이 개구하는 영역은 발광 영역(EMA)과 서브 영역(SA)일 수 있다.
뱅크층(BNL)은 뱅크 패턴(BP1, BP2)과 유사하게 일정 높이를 가질 수 있다. 몇몇 실시예에서, 뱅크층(BNL)은 상면의 높이가 뱅크 패턴(BP1, BP2)보다 높을 수 있고, 그 두께는 뱅크 패턴(BP1, BP2)과 같거나 더 클 수 있다. 뱅크층(BNL)은 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(SPXn)로 넘치는 것을 방지할 수 있다. 뱅크층(BNL)은 뱅크 패턴(BP1, BP2)과 동일하게 폴리 이미드와 같은 유기 절연 물질을 포함할 수 있다.
복수의 발광 소자(ED)들은 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 갖고, 연장된 일 방향이 제1 기판(SUB)과 평행하도록 배치될 수 있다. 후술할 바와 같이, 발광 소자(ED)는 상기 연장된 일 방향을 따라 배치된 복수의 반도체층들을 포함할 수 있고, 상기 복수의 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않고, 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 반도체층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
복수의 발광 소자(ED)들은 뱅크 패턴(BP1, BP2)들 사이에서 제2 방향(DR2)으로 이격된 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)는 연장된 길이가 제2 방향(DR2)으로 이격된 전극(RME)들 사이의 간격보다 길 수 있다. 발광 소자(ED)들은 적어도 일 단부가 서로 다른 전극(RME)들 중 어느 하나 상에 배치되거나, 양 단부가 각각 서로 다른 전극(RME)들 상에 놓이도록 배치될 수 있다. 상술한 바와 같이, 전극(RME)들 중 메인 전극층(RM1, RM2)의 상면이 노출된 부분(P1, P2)은 각 서브 화소(SPXn)의 정렬 영역(AA)에 배치되고, 발광 소자(ED)들은 양 단부가 서로 다른 메인 전극층(RM1, RM2) 상에 놓이도록 배치되거나, 메인 전극층(RM1, RM2)의 구조에 다라 양 단부가 전극 기저층(RL1, RL2) 상에 놓이도록 배치될 수 있다. 발광 소자(ED)들은 각 전극(RME)들이 연장된 제1 방향(DR1)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME)들이 연장된 방향에 비스듬히 배치될 수도 있다.
서로 다른 서브 화소(SPXn)에 배치된 발광 소자(ED)들은 상술한 반도체층이 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(SPXn)에 배치된 발광 소자(ED)들은 동일한 재료의 반도체층을 포함하여 동일한 색의 광을 방출할 수 있다. 발광 소자(ED)들은 연결 전극(CNE: CNE1, CNE2)들과 접촉하여 전극(RME) 및 비아층(VIA) 하부의 도전층들과 전기적으로 연결될 수 있고, 전기 신호가 인가되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)들은 연장된 방향의 양 단부로 광을 방출하고, 상기 광은 뱅크 패턴(BP1, BP2) 상의 메인 전극층(RM1, RM2)에서 반사될 수 있다.
제2 절연층(PAS2)은 복수의 발광 소자(ED)들, 제1 절연층(PAS1), 및 뱅크층(BNL) 상에 배치될 수 있다. 제2 절연층(PAS2)은 뱅크 패턴(BP1, BP2)들 사이에서 제1 방향(DR1)으로 연장되어 복수의 발광 소자(ED)들 상에 배치된 패턴부를 포함한다. 상기 패턴부는 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되며, 발광 소자(ED)의 양 측, 또는 양 단부는 덮지 않을 수 있다. 상기 패턴부는 평면도상 각 서브 화소(SPXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)의 상기 패턴부는 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)들을 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제2 절연층(PAS2) 사이의 공간을 채우도록 배치될 수도 있다. 또한, 제2 절연층(PAS2) 중 일부분은 뱅크층(BNL) 상부, 및 서브 영역(SA)들에 배치될 수 있다. 제2 절연층(PAS2) 중 서브 영역(SA)에 배치된 부분은 제1 컨택부(CT1)와 제2 컨택부(CT2), 및 분리부(ROP)에는 배치되지 않을 수 있다.
복수의 연결 전극(CNE; CNE1, CNE2)들은 복수의 전극(RME)들, 및 발광 소자(ED)들 상에 배치되고 이들과 각각 접촉할 수 있다. 연결 전극(CNE)은 발광 소자(ED)의 어느 한 단부, 및 제1 절연층(PAS1) 및 제2 절연층(PAS2)을 관통하는 컨택부(CT1, CT2)를 통해 전극(RME)들 중 적어도 어느 하나와 접촉할 수 있다.
제1 연결 전극(CNE1)은 제1 방향(DR1)으로 연장된 형상을 갖고 제1 전극(RME1) 상에 배치될 수 있다. 제1 연결 전극(CNE1) 중 제1 뱅크 패턴(BP1) 상에 배치된 부분은 제1 전극(RME1)의 제1 부분(P1)과 중첩하고, 이로부터 제1 방향(DR1)으로 연장될 수 있다. 제1 연결 전극(CNE1)은 발광 영역(EMA)으로부터 뱅크층(BNL)을 넘어 서브 영역(SA)까지 배치될 수 있다. 제1 연결 전극(CNE1)은 서브 영역(SA)에 배치되어 제1 전극(RME1)의 상면을 노출하는 제1 컨택부(CT1)를 통해 제1 전극 상부층(RU1)과 접촉할 수 있다. 제1 연결 전극(CNE1)은 발광 소자(ED)들 및 제1 전극(RME1)과 접촉하여 제1 트랜지스터(T1)로부터 인가된 전기 신호를 발광 소자(ED)에 전달할 수 있다.
제2 연결 전극(CNE2)은 제1 방향(DR1)으로 연장된 형상을 갖고 제2 전극(RME2) 상에 배치될 수 있다. 제2 연결 전극(CNE2) 중 제2 뱅크 패턴(BP2) 상에 배치된 부분은 제2 전극(RME2)의 제2 부분(P2)과 중첩하고, 이로부터 제1 방향(DR1)으로 연장될 수 있다. 제2 연결 전극(CNE2)은 발광 영역(EMA)으로부터 뱅크층(BNL)을 넘어 서브 영역(SA)까지 배치될 수 있다. 제2 연결 전극(CNE2)은 서브 영역(SA)에 배치되어 제2 전극(RME2)의 상면을 노출하는 제2 컨택부(CT2)를 통해 제2 전극 상부층(RU2)과 접촉할 수 있다. 제2 연결 전극(CNE2)은 발광 소자(ED)들 및 제2 전극(RME2)과 접촉하여 제2 전압 배선(VL2)으로부터 인가된 전기 신호를 발광 소자(ED)에 전달할 수 있다.
제3 절연층(PAS3)은 제2 연결 전극(CNE2)과 제2 절연층(PAS2) 상에 배치된다. 제3 절연층(PAS3)은 제2 절연층(PAS2) 상에 전면적으로 배치되어 제2 연결 전극(CNE2)을 덮도록 배치되고, 제1 연결 전극(CNE1)은 제3 절연층(PAS3) 상에 배치될 수 있다. 제3 절연층(PAS3)은 제2 연결 전극(CNE2)이 배치된 영역을 제외하고 비아층(VIA) 상에 전면적으로 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)이 제2 연결 전극(CNE2)과 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다.
제3 절연층(PAS3)은 서브 영역(SA)에서 제1 컨택부(CT1)가 배치된 부분을 제외하고는 전면적으로 배치되며, 제2 컨택부(CT2) 및 분리부(ROP)를 덮을 수 있다. 제1 컨택부(CT1)에는 제1 연결 전극(CNE1)이 배치되므로, 제3 절연층(PAS3)은 제1 컨택부(CT1)를 노출할 수 있다. 제2 컨택부(CT2)에는 제2 연결 전극(CNE2)이 배치되므로, 제3 절연층(PAS3)은 제2 연결 전극(CNE2)과 함께 제2 컨택부(CT2)를 덮을 수 있다. 또한, 제3 절연층(PAS3)은 분리부(ROP)를 덮음으로써 전극(RME)들이 이격되어 노출된 비아층(VIA) 상면과 직접 접촉할 수 있다.
도면으로 도시하지 않았으나, 제3 절연층(PAS3), 및 제1 연결 전극(CNE1) 상에는 다른 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB) 상에 배치된 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2), 및 제3 절연층(PAS3)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다.
도 8은 일 실시예에 따른 발광 소자의 개략도이다.
도 8을 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31)은 n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn 등일 수 있다.
제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32)은 p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다.
발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(ED)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나 이에 제한되지 않으며, 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다.
절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면 처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
이하, 다른 도면들을 참조하여 일 실시예에 따른 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 9 내지 도 17은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
도 9 내지 도 17은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다. 도 9 내지 도 17에서는 표시 장치(10)의 일 서브 화소(SPXn)에서 각 층들의 형성 순서에 따른 구조를 각각 단면도로 도시하고 있다. 도 9 내지 도 17에서는 전극(RME)들 중 발광 영역(EMA)과 서브 영역(SA)에 배치된 부분의 형성 순서를 예시적으로 도시하고 있으며, 이들은 도 4의 구조에 대응될 수 있다. 각 층들의 형성 공정은 일반적인 패터닝 공정으로 수행될 수 있다. 이하에서는 각 공정의 형성 방법에 대한 설명은 간략히 하고, 형성 순서를 중심으로 설명하기로 한다.
먼저, 도 9를 참조하면, 제1 기판(SUB)을 준비하고, 제1 기판(SUB) 상에 제1 내지 제3 도전층, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 비아층(VIA)을 형성한다. 제1 기판(SUB) 상에 배치되는 제1 내지 제3 도전층은 각각 각 층들을 이루는 재료, 예컨대 금속 재료를 증착하고 이를 마스크를 이용한 패터닝 공정으로 형성될 수 있다. 또한, 제1 기판(SUB) 상에 배치되는 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 비아층(VIA)은 각 층을 이루는 재료, 예컨대 절연 물질을 도포하거나, 필요에 따라 마스크를 이용한 패터닝 공정을 통해 형성될 수 있다.
이어, 도 10을 참조하면, 표시 영역(DPA)의 비아층(VIA) 상에 복수의 뱅크 패턴(BP1, BP2)들을 형성하고, 표시 영역(DPA) 전면에 전극 금속층(RML)을 형성한다. 전극 금속층(RML)은 비아층(VIA) 상에 직접 배치되고, 복수의 뱅크 패턴(BP1, BP2)들을 덮을 수 있다. 전극 금속층(RML)은 전극 기저층(RL), 메인 전극층(RM), 및 전극 상부층(RU)을 포함하고, 후술하는 패터닝 공정을 통해 서로 분리되어 복수의 전극(RME1, RME2)들을 형성할 수 있다. 일 실시예에 따르면, 전극 기저층(RL)과 전극 상부층(RU)은 알루미늄(Al)을 포함하지 않는 전도성 재료를 포함하고, 메인 전극층(RM)은 알루미늄(Al)을 포함할 수 있다. 전극 금속층(RML)들은 제1 기판(SUB) 상에 금속 재료를 증착시키는 공정을 연속적으로 수행하여 형성될 수 있다.
이어, 도 11 내지 도 13을 참조하면, 전극 금속층(RML)을 패터닝하여 복수의 전극(RME)들을 형성한다.
먼저, 도 11에 도시된 바와 같이, 복수의 전극 금속층(RML) 상에 복수의 포토 레지스트(PR1, PR2)를 형성한다. 포토 레지스트(PR1, PR2)는 전극 금속층(RML) 상에 포토 레지스트 물질을 전면적으로 도포하였다가 이를 노광 및 현상하는 공정을 통해 형성될 수 있다. 각 포토 레지스트(PR1, PR2)는 전극(RME)을 형성하기 위한 패터닝 공정의 마스크로 활용될 수 있다.
복수의 제1 포토 레지스트(PR1)들은 각각 제1 뱅크 패턴(BP1) 및 제2 뱅크 패턴(BP2)을 덮도록 배치되어 각 전극(RME)들 중 전극 상부층(RU1, RU2)이 배치되지 않는 부분(P1, P2)을 형성하기 위한 마스크로 활용되고, 제2 포토 레지스트(PR2)들은 전극(RME)이 서브 영역(SA)에 배치된 부분을 형성하기 위한 마스크로 활용될 수 있다. 전극 금속층(RML)을 패터닝하여 전극(RME)을 형성하는 공정에서, 상술한 바와 같이 전극(RME)의 위치에 따라 전극 상부층(RU1, RU2)의 배치 여부가 달라질 수 있다. 전극 상부층(RU1, RU2)은 뱅크 패턴(BP1, BP2) 상에서는 완전히 제거되고, 다른 부분에서는 제거되지 않을 수 있다.
일 실시예예 따르면, 표시 장치(10)의 제조 공정에서 각 포토 레지스트(PR1, PR2)들은 하부의 전극 금속층(RML)이 패터닝되는 형상 또는 양에 따라 서로 다른 두께를 가질 수 있다. 예를 들어, 제1 포토 레지스트(PR1)는 제2 포토 레지스트(PR2)보다 비교적 그 두께가 얇을 수 있다. 포토 레지스트(PR1, PR2)가 배치되지 않는 부분을 제거하는 에칭(Etching) 공정에서, 포토 레지스트(PR1, PR2)들도 일부 제거될 수 있다. 포토 레지스트(PR1, PR2)의 두께에 따라 포토 레지스트(PR1, PR2)가 제거되는 속도가 다를 수 있고, 포토 레지스트(PR1, PR2)의 두께가 얇은 부분에서는 에칭 공정 중 포토 레지스트(PR1, PR2) 하부에 배치된 전극 상부층(RU)이 함께 제거될 수 있다. 제1 포토 레지스트(PR1)에서는 전극 금속층(RML) 중 전극 상부층(RU)이 제거되는 부분이고, 제2 포토 레지스트(PR2)에서는 전극 금속층(RML)의 각 층들이 모두 남는 부분일 수 있다.
이러한 포토 레지스트(PR1, PR2)들의 형상은 하프톤 마스크(Halftone mask), 슬릿 마스크(Slit mask) 등을 이용한 노광 및 현상 공정으로 형성될 수 있다. 포토 레지스트(PR1, PR2)들의 두께는 하부의 전극 금속층(RML)이 패터닝되는 형상에 따라 달라질 수 있으며, 이는 표시 장치(10)의 전극(RME)의 형상에 따른 것일 수 있다. 예를 들어, 제1 포토 레지스트(PR1)가 배치된 부분에서는 각 전극(RME)들 중 메인 전극층(RM1, RM2)이 노출된 부분(P1, P2)이 남고, 제2 포토 레지스트(PR2)가 배치된 부분에서는 전극(RME)의 전극 상부층(RU1, RU2)이 남을 수 있다. 상술한 바와 같이, 발광 소자(ED)는 뱅크 패턴(BP1, BP2)들 사이에 배치되고, 전극(RME) 중 뱅크 패턴(BP1, BP2) 상에 배치되는 부분은 메인 전극층(RM1, RM2)이 노출될 필요가 있다. 이를 고려하여, 제1 포토 레지스트(PR1)의 위치는 뱅크 패턴(BP1, BP2)을 기준으로 조절될 수 있고, 그 이외의 영역 중 컨택홀(CTD, CTS) 및 컨택부(CT1, CT2)가 형성되는 부분에는 제2 포토 레지스트(PR2)가 배치될 수 있다.
이어, 도 12 및 도 13에 도시된 바와 같이, 각 포토 레지스트(PR1, PR2)들을 마스크로 하여 전극 금속층(RML)들을 패터닝하여 전극(RME)들을 형성한다. 본 단계에서는 전극 금속층(RML)의 각 층들이 모두 패터닝될 수 있는 공정으로, 전극 금속층(RML)들 중 포토 레지스트(PR1, RP2)들이 배치되지 않은 부분은 제거될 수 있다. 예컨대 뱅크 패턴(BP1, BP2)들 사이의 영역에는 포토 레지스트(PR1, PR2)들이 배치되지 않아 전극 금속층(RML)이 완전히 제거될 수 있다.
전극 금속층(RML)을 패터닝하는 에칭 공정의 방식은 건식 식각 또는 습식 식각 공정으로 수행될 수 있다. 상술한 바와 같이, 메인 전극층(RM)과 전극 기저층(RL) 및 전극 상부층(RU)은 서로 다른 재료를 포함하므로, 에천트(Etchant)에 따른 식각 선택비가 다를 수 있다. 전극 금속층(RML)의 각 층들을 동시에 패터닝하는 공정에서, 식각 공정은 상기 각 층들의 재료에 따라 선택될 수 있다. 일 예로, 전극 금속층(RML)은 건식 식각 공정에 의해 동시에 패터닝될 수 있고, 각 층들은 패터닝되어 제거된 부분의 단면이 동일 면 상에 놓일 수 있다. 즉, 패터닝된 후의 전극 금속층(RML)들은 에칭된 부분에서 단일 테이퍼의 형상을 가질 수 있다. 본 식각 공정의 공정 조건에 따라 각 전극(RME)들의 전극 기저층(RL1, RL2) 및 전극 상부층(RU1, RU2)에 더하여 메인 전극층(RM1, RM2)은 일 측면이 동일 면 상에 놓일 수 있다. 다만, 이에 제한되지 않으며, 본 식각 공정이 다른 공정 조건으로 수행될 경우, 각 전극(RME)들의 전극 기저층(RL1, RL2), 메인 전극층(RM1, RM2) 및 전극 상부층(RU1, RU2)은 일 측면이 이중 테이퍼의 형상을 가질 수도 있다.
다음으로, 도 14를 참조하면, 전극(RME)들을 부분적으로 덮는 제1 절연층(PAS1), 제1 절연층(PAS1) 상에 배치되는 뱅크층(BNL)을 형성하고, 제1 전극(RME1)과 제2 전극(RME2) 상에 발광 소자(ED)들을 배치한다.
제1 절연층(PAS1)은 복수의 전극(RME)들을 덮으며 표시 영역(DPA) 상에 전면적으로 배치되되, 서브 영역(SA)에서 전극(RME)의 상면 일부를 노출하는 컨택부(CT1, CT2)들을 포함할 수 있다. 컨택부(CT1, CT2)들에서 노출되는 부분은 전극 상부층(RU1, RU2)이고, 발광 영역(EMA)에 배치된 메인 전극층(RM1, RM2)은 제1 절연층(PAS1)에 의해 덮일 수 있다. 제1 절연층(PAS1)을 형성한 뒤 후속 공정을 수행하더라도 메인 전극층(RM1, RM2)은 손상되는 것이 방지될 수 있다.
예시적인 실시예에서, 복수의 발광 소자(ED)들은 잉크젯 프린팅 공정(Inkjet Printing Process)을 통해 전극(RME) 상에 배치될 수 있다. 발광 소자(ED)들이 분산된 잉크를 뱅크층(BNL)이 둘러싸는 영역 내에 분사한 뒤, 전극(RME)들에 전기 신호를 인가하면, 잉크 내의 발광 소자(ED)들이 위치 및 배향 방향이 변하면서 전극(RME)들 상에 안착될 수 있다.
다음으로, 도 15를 참조하면, 발광 소자(ED) 및 제1 절연층(PAS1) 상에 제2 절연층(PAS2)을 형성한다. 제2 절연층(PAS2)은 발광 소자(ED)들을 덮으며 이를 고정시킬 수 있다. 제2 절연층(PAS2)은 표시 영역(DPA)에서 제1 절연층(PAS1) 상에 전면적으로 형성되었다가 제2 컨택부(CT2)와 발광 소자(ED)의 일 측은 덮지 않도록 패터닝될 수 있다. 제2 절연층(PAS2)이 패터닝된 부분은 제2 연결 전극(CNE2)이 배치되는 부분이고, 제1 연결 전극(CNE1)이 배치되는 부분은 제2 절연층(PAS2)이 제3 절연층(PAS3)과 함께 패터닝될 수 있다.
이어, 도 16을 참조하면, 제2 절연층(PAS2)이 노출하는 영역에 제2 연결 전극(CNE2)을 형성한다. 제2 연결 전극(CNE2)은 제2 절연층(PAS2)이 노출하는 발광 소자(ED)의 일 단부 및 제2 컨택부(CT2)가 노출하는 제2 전극 상부층(RU2)과 접촉할 수 있다.
다음으로, 도 17을 참조하면, 제2 절연층(PAS2) 및 제2 연결 전극(CNE2) 상에 배치되며 제1 컨택부(CT1) 및 발광 소자(ED)의 반대편 단부를 노출하는 제3 절연층(PAS3)을 형성한다. 제3 절연층(PAS3)은 제2 절연층(PAS2) 및 제2 연결 전극(CNE2) 상면에 전면적으로 배치되도록 도포되었다가 제2 절연층(PAS2)과 함께 제1 컨택부(CT1) 및 발광 소자(ED)의 반대편 단부가 노출되도록 패터닝되어 형성될 수 있다. 이어, 도면으로 도시하지 않았으나, 표시 영역(DPA)에 배치되는 제1 연결 전극(CNE1)을 형성하여 표시 장치(10)를 제조할 수 있다.
이하, 다른 도면들을 더 참조하여 표시 장치(10)의 다양한 실시예들에 대하여 설명하기로 한다.
도 18 및 도 19는 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도들이다. 도 18에서는 표시 장치(10_1) 중 발광 영역(EMA)과 서브 영역(SA)의 단면을 도시하고 있고, 도 19에서는 전극(RME_1)이 제3 도전층과 연결되는 컨택홀(CTD, CTS)의 단면을 도시하고 있다. 도 18 및 도 19는 본 실시예에 따른 표시 장치(10_1)의 단면 구조로서 각각 상술한 도 4 및 도 5에 대응되는 구조를 도시하고 있다.
도 18 및 도 19를 참조하면, 표시 장치(10_1)는 전극 금속층(RML)의 패터닝 공정에서 전극 기저층(RL1, RL2) 및 전극 상부층(RU1, RU2)과 메인 전극층(RM1, RM2)이 다른 식각 속도로 제거될 수 있고, 각 전극(RME_1)들의 양 측부는 이중 테이퍼 형상을 가질 수 있다. 일 실시예에 따른 표시 장치(10_1)는 메인 전극층(RM1, RM2)의 양 측부가 전극 기저층(RL1, RL2) 및 전극 상부층(RU1, RU2)의 양 측부로부터 각각 내측으로 이격되어 배치될 수 있다.
포토 레지스트(PR1, PR2)를 마스크로 활용하여 전극 금속층(RML)을 패터닝하는 공정은 전극 금속층(RML)의 재료 및 에천트의 종류에 따라 각 층의 식각 속도(Etch rate)가 다를 수 있다. 예를 들어, 메인 전극층(RM)이 전극 기저층(RL) 및 전극 상부층(RU)과 다른 재료를 포함함에 따라, 메인 전극층(RM)의 식각 속도가 전극 기저층(RL) 및 전극 상부층(RU)의 식각 속도보다 빠를 수 있다. 그에 따라 메인 전극층(RM)이 다른 층보다 더 식각될 수 있고, 각 전극(RME_1)의 메인 전극층(RM1, RM2)은 에칭된 부분의 측부가 전극 기저층(RL1, RL2) 및 전극 상부층(RU1, RU2)의 에칭된 부분의 측부보다 내측으로 함몰될 수 있다.
이에 따라, 표시 장치(10_1)의 제1 전극(RME1_1)과 제2 전극(RME2_1)은 양 측면들이 이중 테이퍼 형상을 가질 수 있다. 예를 들어, 발광 영역(EMA)에서 제1 전극(RME1_1)과 제2 전극(RME2_1)은 전극 기저층(RL1, RL2)의 폭이 메인 전극층(RM1, RM2)의 폭보다 클 수 있고, 메인 전극층(RM1, RM2)의 양 측부들은 전극 기저층(RL1, RL2)의 양 측부들보다 내측으로 함몰될 수 있다. 이와 유사하게, 서브 영역(SA)에서 제1 전극(RME1_1)과 제2 전극(RME2_1)은 전극 기저층(RL1, RL2) 및 전극 상부층(RU1, RU2)의 폭이 메인 전극층(RM1, RM2)의 폭보다 클 수 있고, 메인 전극층(RM1, RM2)의 양 측부들은 전극 기저층(RL1, RL2) 및 전극 상부층(RU1, RU2)의 양 측부들보다 내측으로 함몰될 수 있다.
전극 금속층(RML)의 식각 공정에 따라 전극(RME_1)들의 양 측부에서 형성된 이중 테이퍼는 그 위에 배치되는 층에 단차를 형성할 수 있다. 특히, 전극(RME_1)들 상에는 제1 절연층(PAS1_1)이 배치되고, 제1 절연층(PAS1_1)은 서로 다른 전극(RME_1)들을 절연하거나 발광 소자(ED)가 배치되는 공간을 제공할 수 있다. 또한, 전극 금속층(RML)의 식각 공정에서 발광 영역(EMA)의 전극 상부층(RU)을 제거하는 동안 비아층(VIA)의 상면이 일부 식각되어 크랙부(C)가 발생할 수도 있다.
일 실시예에 따른 표시 장치(10_1)는 제1 절연층(PAS1_1)이 유기 절연 물질을 포함하여 그 하부에 배치된 전극(RME_1)들 및 비아층(VIA)의 크랙부(C)에 무관하게 평탄한 상면을 가질 수 있다. 제1 절연층(PAS1)이 무기 절연 물질을 포함하는 도 4의 실시예와 비교하면, 본 실시예의 표시 장치(10_1)는 제1 절연층(PAS1_1)이 유기 절연 물질을 포함함에 따라 더 두꺼운 두께를 가질 수 있다. 제1 절연층(PAS1_1)은 비아층(VIA)에 형성된 크랙부(C)를 덮으며 그로 인한 단차를 보상할 수 있고, 특히 전극(RME_1)의 양 측면이 이중 테이퍼 형상을 갖더라도, 전극 상부층(RU1, RU2) 하부에서 내측으로 함몰된 메인 전극층(RM1, RM2)에 의한 단차를 보상할 수 있다.
한편, 전극 기저층(RL)과 전극 상부층(RU)의 식각 속도가 메인 전극층(RM)의 식각 속도보다 빠를 경우, 테이퍼 형상은 반대가 될 수 있다. 본 실시예예 따른 표시 장치(10_1)는 제조 공정에서 수행되는 식각 공정의 방식에 따라 전극 금속층(RML)의 식각 속도에 차이가 생길 수 있고, 이로 인하여 전극(RME_1)의 양 측부에서 테이퍼 형상이 달라질 수 있다.
도 20은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 21은 도 20의 N6-N6'선을 따라 자른 단면도이다. 도 22는 도 20의 N7-N7'선을 따라 자른 단면도이다. 도 21은 도 20의 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있고, 도 22는 도 20의 복수의 컨택부(CT1, CT2, CT3, CT4)들을 가로지르는 단면을 도시하고 있다.
도 20 내지 도 22를 참조하면, 일 실시예에 따른 표시 장치(10_2)는 더 많은 수의 전극(RME)들과 더 많은 수의 연결 전극(CNE)들을 포함할 수 있고, 각 서브 화소(SPXn)에 배치되는 발광 소자(ED)들의 개수가 증가할 수 있다. 본 실시예는 각 서브 화소(SPXn)의 전극(RME) 및 연결 전극(CNE)의 배치와 뱅크 패턴(BP1, BP2, BP3)이 상이한 점에서 도 3 내지 도 7의 실시예와 차이가 있다. 이하, 중복된 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
뱅크 패턴(BP1, BP2, BP3)은 제1 뱅크 패턴(BP1)과 제2 뱅크 패턴(BP2) 사이에 배치된 제3 뱅크 패턴(BP3)을 더 포함할 수 있다. 제1 뱅크 패턴(BP1)은 발광 영역(EMA)의 중심에서 좌측에 배치되고, 제2 뱅크 패턴(BP2)은 발광 영역(EMA)의 중심에서 우측에 배치되며, 제3 뱅크 패턴(BP3)은 발광 영역(EMA)의 중심에 배치될 수 있다. 제3 뱅크 패턴(BP3)은 제1 뱅크 패턴(BP1) 및 제2 뱅크 패턴(BP2)보다 제2 방향(DR2)으로 측정된 폭이 더 클 수 있다. 각 뱅크 패턴(BP1, BP2, BP3)들 사이의 제2 방향(DR2)으로 이격된 간격은 각 전극(RME)들 사이의 간격보다 클 수 있다. 그에 따라, 각 전극(RME)들은 적어도 일부분이 뱅크 패턴(BP1, BP2, BP3)들과 비중첩하도록 배치될 수 있다.
각 서브 화소(SPXn)마다 배치되는 복수의 전극(RME)은 제1 전극(RME1) 및 제2 전극(RME2)에 더하여 제3 전극(RME3)과 제4 전극(RME4)을 더 포함할 수 있다.
제3 전극(RME3)은 제1 전극(RME1)과 제2 전극(RME2) 사이에 배치되고, 제4 전극(RME4)은 제2 전극(RME2)을 사이에 두고 제3 전극(RME3)과 제2 방향(DR2)으로 이격되어 배치될 수 있다. 복수의 전극(RME)들은 서브 화소(SPXn)의 좌측으로부터 우측으로 갈수록 제1 전극(RME1), 제3 전극(RME3), 제2 전극(RME2) 및 제4 전극(RME4)이 순차적으로 배치될 수 있다.
각 전극(RME)들은 전극 기저층(RL1, RL2, RL3, RL4), 메인 전극층(RM1, RM2, RM3, RM4) 및 전극 상부층(RU1, RU2, RU3, RU4)을 포함할 수 있다. 도 3 내지 도 7을 참조하여 상술한 바와 같이, 메인 전극층(RM1, RM2, RM3, RM4)들은 각각 전극 기저층(RL1, RL2, RL3, RL4) 상에 전면적으로 배치되되, 각 전극 상부층(RU1, RU2, RU3, RU4)들은 메인 전극층(RM1, RM2, RM3, RM4) 중 일부분 상에만 배치될 수 있다. 제1 전극(RME1) 및 제2 전극(RME2)이 제1 부분(P1) 및 제2 부분(P2)을 포함하는 것과 유사하게, 제3 전극(RME3)은 제3 전극 상부층(RU3)이 배치되지 않고 제3 메인 전극층(RM3)의 상면이 일부 노출된 제3 부분(P3)을 포함하고, 제4 전극(RME4)은 제4 전극 상부층(RU4)이 배치되지 않고 제4 메인 전극층(RM4)의 상면이 일부 노출된 제4 부분(P4)을 포함할 수 있다. 제1 부분(P1), 제2 부분(P2), 제3 부분(P3) 및 제4 부분(P4)은 각각 발광 영역(EMA)의 정렬 영역(AA)에 배치될 수 있다.
각 전극(RME)들은 뱅크층(BNL)을 가로지르며 발광 영역(EMA)으로부터 서브 영역(SA)까지 연장되어 배치될 수 있다. 복수의 전극(RME)들 중, 제1 전극(RME1)과 제2 전극(RME2)은 컨택홀(CTD, CTS)을 통해 하부의 제3 도전층과 연결될 수 있다. 다만, 제3 전극(RME3)과 제4 전극(RME4)은 하부의 제3 도전층과 직접 연결되지 않으며, 발광 소자(ED)들 및 연결 전극(CNE)들을 통해 제1 전극(RME1) 및 제2 전극(RME2)과 전기적으로 연결될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 컨택홀(CTD, CTS)을 통해 제3 도전층과 직접 연결된 제1 타입 전극이고, 제3 전극(RME3)과 제4 전극(RME4)은 그렇지 않은 제2 타입 전극일 수 있다. 제2 타입 전극들은 연결 전극(CNE)과 함께 발광 소자(ED)들의 전기적 연결 경로를 제공할 수 있다.
복수의 발광 소자(ED)들은 뱅크 패턴(BP1, BP2, BP3)들 사이, 또는 서로 다른 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)들 중 일부는 제1 뱅크 패턴(BP1)과 제3 뱅크 패턴(BP3) 사이에 배치되고, 다른 일부는 제3 뱅크 패턴(BP3)과 제2 뱅크 패턴(BP2) 사이에 배치될 수 있다. 일 실시예에 따르면, 발광 소자(ED)는 제1 뱅크 패턴(BP1)과 제3 뱅크 패턴(BP3) 사이에 배치된 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)와, 제3 뱅크 패턴(BP3)과 제2 뱅크 패턴(BP2) 사이에 배치된 제2 발광 소자(ED2) 및 제4 발광 소자(ED4)를 포함할 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 각각 제1 전극(RME1)의 제1 부분(P1)과 제3 전극(RME3)의 제3 부분(P3)상에 배치되고, 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 각각 제2 전극(RME2)의 제2 부분(P2) 및 제4 전극(RME4)의 제4 부분(P4) 상에 배치될 수 있다. 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 해당 서브 화소(SPXn)의 발광 영역(EMA)에서 하측, 또는 서브 영역(SA)에 인접하여 배치되고, 제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 해당 서브 화소(SPXn)의 발광 영역(EMA)에서 상측에 인접하여 배치될 수 있다. 다만, 각 발광 소자(ED)들은 발광 영역(EMA)에서 배치된 위치에 따라 구분되는 것이 아니며, 후술하는 연결 전극(CNE)과의 연결 관계에 따라 구분된 것일 수 있다. 각 발광 소자(ED)들은 연결 전극(CNE)들의 배치 구조에 따라 양 단부가 접촉하는 연결 전극(CNE)이 서로 다를 수 있고, 접촉하는 연결 전극(CNE)의 종류에 따라 서로 다른 발광 소자(ED)들로 구분될 수 있다.
제1 절연층(PAS1)의 배치는 도 3 내지 도 7의 실시예를 참조하여 상술한 바와 동일할 수 있다. 제1 절연층(PAS1)은 서브 화소(SPXn)에서 전면적으로 배치되고, 복수의 컨택부(CT1, CT2, CT3, CT4)들을 포함할 수 있다.
각 서브 화소(SPXn)마다 더 많은 수의 전극(RME)들이 배치됨에 따라, 복수의 컨택부(CT1, CT2, CT3, CT4)들의 수도 더 많아질 수 있다. 일 실시예에서, 서브 영역(SA)에는 제1 전극(RME1) 상에 배치된 제1 컨택부(CT1), 및 제2 전극(RME2) 상에 배치된 제2 컨택부(CT2)에 더하여, 제3 전극(RME3) 상에 배치된 제3 컨택부(CT3)와 제4 전극(RME4) 상에 배치된 제4 컨택부(CT4)가 더 배치될 수 있다. 각 컨택부(CT1, CT2, CT3, CT4)들은 제1 절연층(PAS1)을 관통하여 전극 상부층(RU1, RU2, RU3, RU4)의 상면 일부를 노출할 수 있다.
복수의 연결 전극(CNE)은 제1 전극(RME1) 상에 배치된 제1 연결 전극(CNE1) 및 제2 전극(RME2) 상에 배치된 제2 연결 전극(CNE2)에 더하여, 복수의 전극(RME)들에 걸쳐 배치된 제3 연결 전극(CNE3), 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)을 더 포함할 수 있다.
도 3 내지 도 7의 실시예와 달리, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제1 방향(DR1)으로 연장된 길이가 비교적 짧을 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 발광 영역(EMA)의 중심을 기준으로 하측에 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 발광 영역(EMA)과 해당 서브 화소(SPXn)의 서브 영역(SA)에 걸쳐 배치되고, 각각 서브 영역(SA)에 형성된 제1 컨택부(CT1) 및 제2 컨택부(CT2)를 통해 제1 전극 상부층(RU1) 및 제2 전극 상부층(RU2)과 접촉할 수 있다.
제3 연결 전극(CNE3)은 제3 전극(RME3) 상에 배치된 제1 연장부(CN_E1), 제1 전극(RME1) 상에 배치된 제2 연장부(CN_E2), 및 제1 연장부(CN_E1)와 제2 연장부(CN_E2)를 연결하는 제1 연결부(CN_B1)를 포함할 수 있다. 제1 연장부(CN_E1)는 제1 연결 전극(CNE1)과 제2 방향(DR2)으로 이격 대향하고, 제2 연장부(CN_E2)는 제1 연결 전극(CNE1)과 제2 방향(DR2)으로 이격될 수 있다. 제1 연장부(CN_E1)는 해당 서브 화소(SPXn)의 발광 영역(EMA) 중 하측에 배치되며, 제2 연장부(CN_E2)는 발광 영역(EMA)의 상측에 배치될 수 있다. 제1 연장부(CN_E1)는 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치되어 서브 영역(SA)에 형성된 제3 컨택부(CT3)를 통해 제3 전극 상부층(RU3)과 연결될 수 있다. 제1 연결부(CN_B1)는 발광 영역(EMA)의 중심부에서 제1 전극(RME1) 및 제3 전극(RME3)에 걸쳐 배치될 수 있다. 제3 연결 전극(CNE3)은 대체로 제1 방향(DR1)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 절곡되었다가 다시 제1 방향(DR1)으로 연장된 형상을 가질 수 있다.
제4 연결 전극(CNE4)은 제4 전극(RME4) 상에 배치된 제3 연장부(CN_E3), 제2 전극(RME2) 상에 배치된 제4 연장부(CN_E4), 및 제3 연장부(CN_E3)와 제4 연장부(CN_E4)를 연결하는 제2 연결부(CN_B2)를 포함할 수 있다. 제3 연장부(CN_E3)는 제2 연결 전극(CNE2)과 제2 방향(DR2)으로 이격 대향하며, 제4 연장부(CN_E4)는 제2 연결 전극(CNE2)과 제1 방향(DR1)으로 이격될 수 있다. 제3 연장부(CN_E3)는 해당 서브 화소(SPXn)의 발광 영역(EMA) 중 하측에 배치되며, 제4 연장부(CN_E4)는 발광 영역(EMA)의 상측에 배치될 수 있다. 제3 연장부(CN_E3)는 발광 영역(EMA) 및 서브 영역(SA)에 배치되어 제4 컨택부(CT4)를 통해 제4 전극 상부층(RU4)과 연결될 수 있다. 제2 연결부(CN_B2)는 발광 영역(EMA)의 중심에 인접하여 제2 전극(RME2) 및 제4 전극(RME4)에 걸쳐 배치될 수 있다. 제4 연결 전극(CNE4)은 대체로 제1 방향(DR1)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 절곡되었다가 다시 제1 방향(DR1)으로 연장된 형상을 가질 수 있다.
제5 연결 전극(CNE5)은 제3 전극(RME3) 상에 배치된 제5 연장부(CN_E5), 제4 전극(RME4) 상에 배치된 제6 연장부(CN_E6), 및 제5 연장부(CN_E5)와 제6 연장부(CN_E6)를 연결하는 제3 연결부(CN_B3)를 포함할 수 있다. 제5 연장부(CN_E5)는 제3 연결 전극(CNE3)의 제2 연장부(CN_E2)와 제2 방향(DR2)으로 이격 대향하고, 제6 연장부(CN_E6)는 제4 연결 전극(CNE4)의 제4 연장부(CN_E4)와 제2 방향(DR2)으로 이격 대향할 수 있다. 제5 연장부(CN_E5) 및 제6 연장부(CN_E6)는 각각 발광 영역(EMA)의 상측에 배치되고, 제3 연결부(CN_B3)는 제3 전극(RME3), 제2 전극(RME2) 및 제4 전극(RME4)에 걸쳐 배치될 수 있다. 제5 연결 전극(CNE5)은 평면도 상 제4 연결 전극(CNE4)의 제4 연장부(CN_E4)를 둘러싸는 형상으로 배치될 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제3 도전층과 직접 연결된 제1 전극(RME1) 및 제2 전극(RME2)과 접촉하는 제1 타입 연결 전극이고, 제3 연결 전극(CNE3), 및 제4 연결 전극(CNE4)은 제3 도전층과 직접 연결되지 않는 제3 전극(RME3) 및 제4 전극(RME4)과 접촉하는 제2 타입 연결 전극이며, 제5 연결 전극(CNE5)은 전극(RME)들과 접촉하지 않는 제3 타입 연결 전극일 수 있다.
상술한 바와 같이, 연결 전극(CNE)들의 배치 구조에 대응하여 복수의 발광 소자(ED)들은 양 단부가 접촉하는 연결 전극(CNE)에 따라 서로 다른 발광 소자(ED)들로 구분될 수 있다.
제1 발광 소자(ED1) 및 제2 발광 소자(ED2)는 제1 단부가 제1 타입 연결 전극과 접촉하고 제2 단부가 제2 타입 연결 전극과 접촉할 수 있다. 제1 발광 소자(ED1)는 제1 연결 전극(CNE1) 및 제3 연결 전극(CNE3)과 접촉하고, 제2 발광 소자(ED2)는 제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4)과 접촉할 수 있다. 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)는 제1 단부가 제2 타입 연결 전극과 접촉하고 제2 단부가 제3 타입 연결 전극과 접촉할 수 있다. 제3 발광 소자(ED3)는 제3 연결 전극(CNE3) 및 제5 연결 전극(CNE5)과 접촉하고, 제4 발광 소자(ED4)는 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)과 접촉할 수 있다.
복수의 발광 소자(ED)들은 복수의 연결 전극(CNE)들을 통해 서로 직렬로 연결될 수 있다. 본 실시예에 따른 표시 장치(10_3)는 각 서브 화소(SPXn)마다 더 많은 수의 발광 소자(ED)들을 포함하며 이들의 직렬 연결을 구성할 수 있어, 단위 면적 당 발광량이 더욱 증가할 수 있다.
도 23은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 24는 도 23의 N8-N8'선을 따라 자른 단면도이다. 도 25는 도 23의 N9-N9'선 및 N10-N10'선을 따라 자른 단면도이다. 도 23에서는 표시 장치(10_3)의 일 서브 화소(SPXn)와 이에 제2 방향(DR2)으로 인접한 다른 서브 화소(SPXn)의 일부분을 도시하고 있다. 도 24는 도 23의 제1 서브 화소(SPX1)에서 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있고, 도 25는 도 23의 복수의 컨택홀(CTD, CTS, CTA) 및 복수의 컨택부(CT1, CT2)들을 가로지르는 단면을 도시하고 있다.
도 23 내지 도 25를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 전극(RME), 연결 전극(CNE) 및 뱅크 패턴(BP1, BP2)의 구조가 상술한 실시예들과 다를 수 있다. 이하에서는 상술한 실시예들과 중복된 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
복수의 뱅크 패턴(BP1, BP2)들은 제1 방향(DR1)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 측정된 폭이 서로 다를 수 있고, 어느 한 뱅크 패턴(BP1, BP2)은 제2 방향(DR2)으로 이웃한 서브 화소(SPXn)들에 걸쳐 배치될 수 있다. 예를 들어, 뱅크 패턴(BP1, BP2)들은 각 서브 화소(SPXn)의 발광 영역(EMA) 내에 배치된 제1 뱅크 패턴(BP1), 및 서로 다른 서브 화소(SPXn)들의 발광 영역(EMA)에 걸쳐 배치된 제2 뱅크 패턴(BP2)을 포함할 수 있다.
제1 뱅크 패턴(BP1)은 발광 영역(EMA)의 중심부에서 배치되고, 제2 뱅크 패턴(BP2)들은 제1 뱅크 패턴(BP1)을 사이에 두고 이와 이격되어 배치된다. 제1 뱅크 패턴(BP1)과 제2 뱅크 패턴(BP2)은 제2 방향(DR2)을 따라 서로 교대로 배치될 수 있다. 제1 뱅크 패턴(BP1)과 제2 뱅크 패턴(BP2)이 이격된 사이에는 발광 소자(ED)들이 배치될 수 있다.
제1 뱅크 패턴(BP1)과 제2 뱅크 패턴(BP2)은 제1 방향(DR1) 길이는 서로 동일하되, 제2 방향(DR2)으로 측정된 폭은 서로 다를 수 있다. 뱅크층(BNL) 중 제1 방향(DR1)으로 연장된 부분은 제2 뱅크 패턴(BP2)과 두께 방향으로 중첩할 수 있다. 뱅크 패턴(BP1, BP2)들은 표시 영역(DPA) 전면에서 섬형의 패턴으로 배치될 수 있다.
복수의 전극(RME)들은 각 서브 화소(SPXn)의 중심부에 배치된 제1 전극(RME1), 및 서로 다른 서브 화소(SPXn)들에 걸쳐 배치된 제2 전극(RME2)을 포함한다. 제1 전극(RME1)과 제2 전극(RME2)은 대체로 제1 방향(DR1)으로 연장된 형상을 갖되, 발광 영역(EMA)에 배치된 부분의 형상이 서로 다를 수 있다.
제1 전극(RME1)은 서브 화소(SPXn)의 중심에 배치되며, 발광 영역(EMA)에 배치된 부분은 제1 뱅크 패턴(BP1) 상에 배치될 수 있다. 제1 전극(RME1)은 도 3의 실시예와 유사하게 서브 영역(SA)으로부터 제1 방향(DR1)으로 연장되어 다른 서브 화소(SPXn)의 서브 영역(SA)까지 연장될 수 있다. 제1 전극(RME1)은 제2 방향(DR2)으로 측정된 폭이 위치에 따라 달라지는 형상을 가질 수 있으며, 적어도 발광 영역(EMA)에서 제1 뱅크 패턴(BP1) 상에 배치된 부분은 제1 뱅크 패턴(BP1)보다 큰 폭을 가질 수 있다. 제1 전극(RME1)은 제1 뱅크 패턴(BP1)의 양 측면을 덮도록 배치될 수 있다.
제2 전극(RME2)은 제1 방향(DR1)으로 연장된 부분과 발광 영역(EMA) 부근에서 분지된 부분들을 포함할 수 있다. 일 실시예에서, 제2 전극(RME2)은 제1 방향(DR1)으로 연장된 전극 줄기부(RM_S)와, 전극 줄기부(RM_S)로부터 분지되어 제2 방향(DR2)으로 절곡되었다가 다시 제1 방향(DR1)으로 연장된 복수의 전극 분지부(RM_B1, RM_B2)들을 포함할 수 있다. 전극 줄기부(RM_S)는 뱅크층(BNL)의 제1 방향(DR1)으로 연장된 부분과 중첩하도록 배치되고, 서브 영역(SA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 전극 분지부(RM_B1, RM_B2)들은 뱅크층(BNL)의 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분에 배치된 전극 줄기부(RM_S)에서 분지되며, 서로 제2 방향(DR2) 양 측으로 절곡될 수 있다. 전극 분지부(RM_B1, RM_B2)들은 발광 영역(EMA)을 제1 방향(DR1)으로 가로지르며 배치되고, 다시 절곡되어 전극 줄기부(RM_S)에 통합되어 연결될 수 있다. 즉, 제2 전극(RME2)의 전극 분지부(RM_B1, RM_B2)들은 어느 한 서브 화소(SPXn)의 발광 영역(EMA)을 기준으로, 그 상측에서 분지되었다가 하측에서 다시 서로 연결될 수 있다.
제2 전극(RME2)은 제1 전극(RME1)의 좌측에 배치된 제1 전극 분지부(RM_B1)와 제1 전극(RME1)의 우측에 배치된 제2 전극 분지부(RM_B2)를 포함할 수 있다. 하나의 제2 전극(RME2)에 포함된 전극 분지부(RM_B1, RM_B2)들은 각각 제2 방향(DR2)으로 이웃한 서브 화소(SPXn)들의 발광 영역(EMA)에 배치되며, 하나의 서브 화소(SPXn)에는 서로 다른 제2 전극(RME2)의 전극 분지부(RM_B1, RM_B2)들이 배치될 수 있다. 제1 전극(RME1)을 기준으로 그 좌측에는 제2 전극(RME2)의 제1 전극 분지부(RM_B1)가 배치되고, 제1 전극(RME1)의 우측에는 다른 제2 전극(RME2)의 제2 전극 분지부(RM_B2)가 배치될 수 있다.
제2 전극(RME2)의 각 전극 분지부(RM_B1, RM_B2)들은 제2 뱅크 패턴(BP2)의 일 측 상에 배치될 수 있다. 제1 전극 분지부(RM_B1)는 제1 뱅크 패턴(BP1)의 좌측에 배치된 제2 뱅크 패턴(BP2) 상에 배치되고, 제2 전극 분지부(RM_B2)는 제1 뱅크 패턴(BP1)의 우측에 배치된 제2 뱅크 패턴(BP2) 상에 배치될 수 있다. 제1 전극(RME1)은 양 측이 서로 다른 제2 전극(RME2)의 서로 다른 전극 분지부(RM_B1, RM_B2)와 이격 대향할 수 있고, 제1 전극(RME1)과 각 전극 분지부(RM_B1, RM_B2)들 사이의 간격은 뱅크 패턴(BP1, BP2)들 사이의 간격보다 작을 수 있다.
또한, 제1 전극(RME1)의 제2 방향(DR2)으로 측정된 폭은 제2 전극(RME2)의 전극 줄기부(RM_S) 및 전극 분지부(RM_B1, RM_B2)의 폭보다 클 수 있다. 제1 전극(RME1)은 제1 뱅크 패턴(BP1)의 양 측을 덮는 반면, 제2 전극(RME2)은 그 폭이 비교적 작게 형성되어 전극 분지부(RM_B1, RM_B2)들이 제2 뱅크 패턴(BP2)의 일 측면을 덮을 수 있다.
제1 전극(RME1)은 뱅크층(BNL)의 제2 방향(DR2)으로 연장된 부분과 중첩하는 부분에서 제1 컨택홀(CTD)을 통해 제3 도전층의 제2 도전 패턴(CDP2)과 접촉할 수 있다. 제2 전극(RME2)은 전극 줄기부(RM_S)에서 제2 컨택홀(CTS)을 통해 제3 도전층의 제2 전압 배선(VL2)과 접촉할 수 있다. 또한, 제1 전극(RME1)은 서브 영역(SA)에 배치된 부분에 제1 절연층(PAS1)의 제1 컨택부(CT1)가 배치되어 제1 연결 전극(CNE1)과 접촉할 수 있다. 제2 전극(RME2)은 전극 줄기부(RM_S)에서 제2 방향(DR2)으로 돌출되어 서브 영역(SA)에 배치된 부분을 포함하고, 상기 돌출된 부분에서 제1 절연층(PAS1)의 제2 컨택부(CT2)가 배치되어 제2 연결 전극(CNE2)과 접촉할 수 있다.
제1 전극(RME1)과 제2 전극(RME2) 중 제1 전극(RME1)은 서브 영역(SA)의 분리부(ROP)까지 배치되는 반면, 제2 전극(RME2)은 서브 영역(SA)에서 분리되지 않을 수 있다. 하나의 제2 전극(RME2)은 복수의 전극 줄기부(RM_S)와 전극 분지부(RM_B1, RM_B2)들을 포함하여 제1 방향(DR1)으로 연장되며 각 서브 화소(SPXn)의 발광 영역(EMA) 부근에서 분지된 형상을 가질 수 있다. 제1 전극(RME1)은 각 서브 화소(SPXn)의 서브 영역(SA)에 배치된 분리부(ROP)들 사이에 배치되며 발광 영역(EMA)을 가로질러 배치될 수 있다.
일 실시예에 따르면, 표시 장치(10_3)는 서브 영역(SA)에 배치되어 서로 다른 서브 화소(SPXn)의 제1 전극(RME1)들 사이에 배치된 더미 패턴(DP)을 포함할 수 있다. 더미 패턴(DP)은 서브 영역(SA)에서 분리부(ROP)들을 사이에 두고 제1 전극(RME1)과 이격될 수 있다. 하나의 서브 영역(SA)에는 2개의 분리부(ROP)들이 배치될 수 있다. 더미 패턴(DP)은 하측 분리부(ROP)를 사이에 두고 해당 서브 화소(SPXn)에 배치되는 제1 전극(RME1)과 이격되고, 상측 분리부(ROP)를 사이에 두고 다른 서브 화소(SPXn)에 배치되는 제1 전극(RME1)과 이격될 수 있다.
일 실시예에서, 더미 패턴(DP)은 비아층(VIA)을 관통하는 제3 컨택홀(CTA)을 통해 제3 도전층의 제1 전압 배선(VL1)과 연결될 수 있다. 제1 전극(RME1)은 더미 패턴(DP)과 연결된 상태로 형성되고, 발광 소자(ED)들을 배치하기 위해 인가되는 전기 신호는 제1 전압 배선(VL1)으로부터 더미 패턴(DP)을 통해 제1 전극(RME1)으로 인가될 수 있다. 발광 소자(ED)를 배치하는 공정은 제1 전압 배선(VL1) 및 제2 전압 배선(VL2)으로 신호가 인가되고, 이들은 각각 제1 전극(RME1)과 제2 전극(RME2)으로 전달될 수 있다.
상술한 실시예들과 유사하게, 제1 전극(RME1), 제2 전극(RME2) 및 더미 패턴(DP)은 각각 전극 기저층(RL1, RL2, RL_D), 메인 전극층(RM1, RM2, RM_D) 및 전극 상부층(RU1, RU2, RU_D)을 포함할 수 있다. 제1 전극(RME1)은 발광 영역(EMA) 내에서 제1 뱅크 패턴(BP1) 상에 배치된 부분 중 제1 전극 상부층(RU1)이 배치되지 않고 제1 메인 전극층(RM1)이 노출된 제1 부분(P1)을 포함할 수 있다. 제2 전극(RME2)은 제1 뱅크 패턴(BP1)의 좌측에서 제2 뱅크 패턴(BP2) 상에 제1 전극 분지부(RM_B1)가 배치되고, 제1 전극 분지부(RM_B1)는 발광 영역(EMA) 내에서 제2 전극 상부층(RU2)이 배치되지 않고 제2 메인 전극층(RM2)이 노출된 제2 부분(P2)을 포함할 수 있다. 또한, 제2 전극(RME2)은 제1 뱅크 패턴(BP1)의 우측에서 제2 뱅크 패턴(BP2) 상에 제2 전극 분지부(RM_B2)가 배치되고, 제2 전극 분지부(RM_B2)는 발광 영역(EMA) 내에서 제2 전극 상부층(RU2)이 배치되지 않고 제2 메인 전극층(RM2)이 노출된 제3 부분(P3)을 포함할 수 있다. 뱅크 패턴(BP1, BP2)들 사이에 배치되는 발광 소자(ED)들은 제1 전극(RME1)의 제1 부분(P1)과 제2 전극(RME2)의 제2 부분(P2) 또는 제3 부분(P3) 상에 배치될 수 있다.
제1 전극(RME1) 중 서브 영역(SA)에 배치된 부분에는 제1 전극 상부층(RU1)이 배치되고, 제1 컨택부(CT1)를 통해 제1 연결 전극(CNE1)과 연결되는 부분은 제1 전극 상부층(RU1)일 수 있다. 이와 유사하게, 제2 전극(RME2) 중 서브 영역(SA)에 배치된 부분에는 제2 전극 상부층(RU2)이 배치되고, 제2 컨택부(CT2)를 통해 제2 연결 전극(CNE2)과 연결되는 부분은 제2 전극 상부층(RU2)일 수 있다. 또한, 제1 전극(RME1) 및 제2 전극(RME2) 중 뱅크층(BNL)과 중첩하는 부분에는 각각 제1 전극 기저층(RL1)과 제2 전극 기저층(RL2)이 배치되고, 이들은 각각 컨택홀(CTD, CTS)을 통해 제2 도전 패턴(CDP2) 및 제2 전압 배선(VL2)과 직접 접촉할 수 있다.
더미 패턴(DP)은 서브 영역(SA)에 배치되어 전극 기저층(RL_D), 메인 전극층(RM_D) 및 전극 상부층(RU_D)을 포함할 수 있다. 이들은 다른 전극(RME)과 유사하게 순차적으로 배치될 수 있다. 더미 패턴(DP)은 서브 영역(SA)에 배치된 제3 컨택홀(CTA)을 통해 제1 전압 배선(VL1)과 연결되며, 더미 패턴(DP) 중 전극 기저층(RL_D)이 제1 전압 배선(VL1)과 직접 접촉할 수 있다.
복수의 발광 소자(ED)들은 서로 다른 뱅크 패턴(BP1, BP2) 사이에서 서로 다른 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)는 양 단부가 제1 전극(RME1) 및 제2 전극(RME2)의 제2 전극 분지부(RM_B2)상에 배치된 제1 발광 소자(ED1), 및 양 단부가 제1 전극(RME1) 및 다른 제2 전극(RME2)의 제1 전극 분지부(RM_B1) 상에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 제1 발광 소자(ED1)들은 제1 전극(RME1)을 기준으로 우측에 배치되고, 제2 발광 소자(ED2)들은 제1 전극(RME1)을 기준으로 좌측에 배치될 수 있다. 제1 발광 소자(ED1)들은 제1 전극(RME1)의 제1 부분(P1) 및 제2 전극(RME2)의 제3 부분(P3) 상에 배치되고, 제2 발광 소자(ED2)들은 제1 전극(RME1)의 제1 부분(P1) 및 제2 전극(RME2)의 제2 부분(P2) 상에 배치될 수 있다.
복수의 연결 전극(CNE; CNE1, CNE2, CNE3)들은 제1 타입 연결 전극인 제1 연결 전극(CNE1), 제2 연결 전극(CNE2), 및 제3 타입 연결 전극인 제3 연결 전극(CNE3)을 포함할 수 있다.
제1 연결 전극(CNE1)은 제1 방향(DR1)으로 연장된 형상을 갖고 제1 전극(RME1) 상에 배치될 수 있다. 제1 연결 전극(CNE1) 중 제1 뱅크 패턴(BP1) 상에 배치된 부분은 제1 전극(RME1)과 중첩하고, 이로부터 제1 방향(DR1)으로 연장되어 뱅크층(BNL)을 넘어 발광 영역(EMA)의 상측에 위치한 서브 영역(SA)까지 배치될 수 있다. 제1 연결 전극(CNE1)은 서브 영역(SA)에서 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 접촉할 수 있다.
제2 연결 전극(CNE2)은 제1 방향(DR1)으로 연장된 형상을 갖고 제2 전극(RME2) 상에 배치될 수 있다. 제2 연결 전극(CNE2) 중 제2 뱅크 패턴(BP2) 상에 배치된 부분은 제2 전극(RME2)과 중첩하고, 이로부터 제1 방향(DR1)으로 연장되어 뱅크층(BNL)을 넘어 발광 영역(EMA)의 상측에 위치한 서브 영역(SA)까지 배치될 수 있다. 제2 연결 전극(CNE2)은 서브 영역(SA)에서 제2 컨택부(CT2)를 통해 제2 전극(RME2)과 접촉할 수 있다.
제3 연결 전극(CNE3)은 제1 방향(DR1)으로 연장된 연장부(CN_E1, CN_E2)들, 및 연장부(CN_E1, CN_E2)들을 연결하는 제1 연결부(CN_B1)를 포함할 수 있다. 제1 연장부(CN_E1)는 발광 영역(EMA) 내에서 제1 연결 전극(CNE1)과 대향하며 제2 전극(RME2)의 제2 전극 분지부(RM_B2) 상에 배치되고, 제2 연장부(CN_E2)는 발광 영역(EMA) 내에서 제2 연결 전극(CNE2)과 대향하며 제1 전극(RME1) 상에 배치된다. 제1 연결부(CN_B1)는 발광 영역(EMA)의 하측에 배치된 뱅크층(BNL) 상에서 제2 방향(DR2)으로 연장되어 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)를 연결할 수 있다. 제3 연결 전극(CNE3)은 발광 영역(EMA) 및 뱅크층(BNL) 상에 배치되며, 전극(RME)과 직접 연결되지 않을 수 있다. 제1 연장부(CN_E1) 하부에 배치된 제2 전극 분지부(RM_B2)는 제2 전압 배선(VL2)과 전기적으로 연결되되, 제2 전극 분지부(RM_B2)로 인가된 제2 전원 전압은 제3 연결 전극(CNE3)에 전달되지 않을 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 전극(RME)과 직접 연결된 제1 타입 연결 전극이고, 제3 연결 전극(CNE3)은 그렇지 않은 제2 타입 연결 전극일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
RME: 전극
RL: 전극 기저층 RU: 전극 상부층
RM: 메인 전극층
BNL: 뱅크층
PAS1, PAS2, PAS3: 제1 내지 제3 절연층
ED: 발광 소자
CNE: 연결 전극

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에서 서로 이격되어 배치되고, 각각 전극 기저층, 상기 전극 기저층 상에 배치된 메인 전극층, 및 상기 메인 전극층 중 일부 상에 배치된 전극 상부층을 포함하는 제1 전극과 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치된 제1 절연층;
    상기 제1 절연층 상에서 상기 제1 전극 및 상기 제2 전극 상에 배치된 발광 소자; 및
    상기 제1 전극 상에 배치되고 상기 발광 소자와 접촉하는 제1 연결 전극, 및 상기 제2 전극 상에 배치되고 상기 발광 소자와 접촉하는 제2 연결 전극을 포함하고,
    상기 제1 전극은 상기 메인 전극층 중 상기 전극 상부층이 배치되지 않은 제1 부분을 포함하고, 상기 제2 전극은 상기 메인 전극층 중 상기 전극 상부층이 배치되지 않은 제2 부분을 포함하며,
    상기 발광 소자는 상기 제1 전극의 상기 제1 부분 및 상기 제2 전극의 상기 제2 부분 상에 배치된 표시 장치.
  2. 제1 항에 있어서,
    상기 메인 전극층은 알루미늄(Al)을 포함하고,
    상기 전극 기저층 및 상기 전극 상부층은 각각 티타늄(Ti) 또는 몰리브덴(Mo)을 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 각각 상기 제1 부분 및 상기 제2 부분에서 상기 메인 전극층이 상기 제1 절연층과 직접 접촉하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 전극과 상기 제1 기판 사이에 배치된 제1 뱅크 패턴, 및 상기 제2 전극과 상기 제1 기판 사이에 배치된 제2 뱅크 패턴을 더 포함하고,
    상기 제1 전극은 상기 제1 부분 중 일부가 상기 제1 뱅크 패턴 상에 배치되고,
    상기 제2 전극은 상기 제2 부분 중 일부가 상기 제2 뱅크 패턴 상에 배치된 표시 장치.
  5. 제4 항에 있어서,
    상기 발광 소자는 상기 제1 뱅크 패턴과 상기 제2 뱅크 패턴 사이에서 상기 제1 부분 및 상기 제2 부분 상에 배치된 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 절연층은 상기 제1 전극의 상기 전극 상부층 일부를 노출하는 제1 컨택부, 및 상기 제2 전극의 상기 전극 상부층 일부를 노출하는 제2 컨택부를 포함하고,
    상기 제1 연결 전극은 상기 제1 컨택부를 통해 상기 제1 전극의 상기 전극 상부층과 접촉하고,
    상기 제2 연결 전극은 상기 제2 컨택부를 통해 상기 제2 전극의 상기 전극 상부층과 접촉하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 절연층 상에서 상기 제1 부분 및 상기 제2 부분이 배치된 발광 영역과, 상기 발광 영역의 일 측에 배치되고 상기 발광 소자들이 배치되지 않는 서브 영역을 둘러싸는 뱅크층을 더 포함하고,
    상기 제1 컨택부 및 상기 제2 컨택부는 상기 서브 영역에 배치되며,
    상기 제1 연결 전극 및 상기 제2 연결 전극은 각각 상기 발광 영역으로부터 상기 서브 영역에 걸쳐 배치된 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 기판과 상기 제1 전극 및 상기 제2 전극 사이에 배치된 비아층, 및
    상기 비아층과 상기 제1 기판 사이에 배치된 전압 배선 및 도전 패턴을 더 포함하고,
    상기 제1 부분 및 상기 제2 부분은 일부분이 상기 비아층 상에 직접 배치된 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 전극의 상기 전극 기저층은 상기 비아층을 관통하는 제1 컨택홀을 통해 상기 도전 패턴과 접촉하고,
    상기 제2 전극의 상기 전극 기저층은 상기 비아층을 관통하는 제2 컨택홀을 통해 상기 전압 배선과 접촉하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 절연층 상에서 상기 제1 부분 및 상기 제2 부분이 배치된 발광 영역을 둘러싸는 뱅크층을 더 포함하고,
    상기 제1 컨택홀 및 상기 제2 컨택홀은 각각 상기 뱅크층과 중첩하도록 배치된 표시 장치.
  11. 제8 항에 있어서,
    상기 제1 전극 및 상기 제2 전극의 상기 메인 전극층은 양 측부가 각각 상기 전극 기저층 및 상기 전극 상부층의 양 측부로부터 내측으로 이격된 표시 장치.
  12. 제11 항에 있어서,
    상기 비아층은 상면 중 상기 제1 전극 및 상기 제2 전극이 배치되지 않은 영역에 형성된 크랙부를 더 포함하고,
    상기 제1 절연층은 상기 크랙부를 덮는 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 절연층은 유기 절연 물질을 포함하는 표시 장치.
  14. 발광 영역, 및 상기 발광 영역의 제1 방향 일 측에 배치된 서브 영역;
    상기 제1 방향으로 연장되고, 제1 전극 기저층, 상기 제1 전극 기저층 상에 배치된 제1 메인 전극층, 및 상기 제1 메인 전극층 상에 부분적으로 배치된 제1 전극 상부층을 포함하는 제1 전극;
    상기 제1 전극과 제2 방향으로 이격되고 상기 제1 방향으로 연장되며, 제2 전극 기저층, 상기 제2 전극 기저층 상에 배치된 제2 메인 전극층, 및 상기 제2 메인 전극층 상에 부분적으로 배치된 제2 전극 상부층을 포함하는 제2 전극;
    상기 발광 영역에서 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자들;
    상기 제1 전극 상에 배치되고 상기 발광 소자와 접촉하는 제1 연결 전극; 및
    상기 제2 전극 상에 배치되고 상기 발광 소자와 접촉하는 제2 연결 전극을 포함하고,
    상기 제1 전극은 상기 발광 영역 내에서 상기 제1 전극 상부층이 배치되지 않은 제1 부분을 포함하고, 상기 제2 전극은 상기 발광 영역 내에서 상기 제2 전극 상부층이 배치되지 않은 제2 부분을 포함하며,
    상기 제1 연결 전극은 상기 제1 전극의 상기 제1 부분과 중첩하되 상기 제1 전극 상부층과 접촉하고, 상기 제2 연결 전극은 상기 제2 전극의 상기 제2 부분과 중첩하되 상기 제2 전극 상부층과 접촉하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 메인 전극층 및 상기 제2 메인 전극층은 각각 알루미늄(Al)을 포함하고,
    상기 제1 전극 기저층, 상기 제2 전극 기저층, 상기 제1 전극 상부층 및 상기 제2 전극 상부층은 각각 티타늄(Ti) 또는 몰리브덴(Mo)을 포함하는 표시 장치.
  16. 제14 항에 있어서,
    상기 제1 전극의 상기 제1 부분과 부분적으로 중첩하며 상기 제1 방향으로 연장된 형상을 갖는 제1 뱅크 패턴, 및 상기 제2 전극의 상기 제2 부분과 부분적으로 중첩하며 상기 제1 방향으로 연장된 형상을 갖는 제2 뱅크 패턴을 더 포함하고,
    상기 발광 소자들은 상기 제1 뱅크 패턴 및 상기 제2 뱅크 패턴 사이에 배치된 표시 장치.
  17. 제14 항에 있어서,
    상기 제1 방향 및 상기 제2 방향으로 연장된 부분을 포함하여 상기 발광 영역 및 상기 서브 영역을 둘러싸는 뱅크층을 더 포함하고,
    상기 제1 전극과 상기 제2 전극은 각각 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치된 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 연결 전극 및 상기 제2 연결 전극은 각각 상기 발광 영역으로부터 상기 서브 영역에 걸쳐 배치되고,
    상기 제1 연결 전극은 상기 서브 영역에 배치된 제1 컨택부에서 상기 제1 전극 상부층과 접촉하고,
    상기 제2 연결 전극은 상기 서브 영역에 배치된 제2 컨택부에서 상기 제2 전극 상부층과 접촉하는 표시 장치.
  19. 제17 항에 있어서,
    상기 제1 전극과 상기 뱅크층이 중첩하는 영역에 형성된 제1 컨택홀, 및 상기 제2 전극과 상기 뱅크층의 중첩하는 영역에 형성된 제2 컨택홀을 더 포함하는 표시 장치.
  20. 제17 항에 있어서,
    상기 제1 부분 및 상기 제2 부분의 상기 제1 방향으로 측정된 길이는 상기 발광 영역의 상기 제1 방향으로 측정된 길이보다 작은 표시 장치.
KR1020210045658A 2021-04-08 2021-04-08 표시 장치 KR20220140058A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210045658A KR20220140058A (ko) 2021-04-08 2021-04-08 표시 장치
US17/550,429 US20220328528A1 (en) 2021-04-08 2021-12-14 Display device
CN202280022819.0A CN117043951A (zh) 2021-04-08 2022-03-29 显示装置
PCT/KR2022/004362 WO2022215928A1 (ko) 2021-04-08 2022-03-29 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210045658A KR20220140058A (ko) 2021-04-08 2021-04-08 표시 장치

Publications (1)

Publication Number Publication Date
KR20220140058A true KR20220140058A (ko) 2022-10-18

Family

ID=83509510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210045658A KR20220140058A (ko) 2021-04-08 2021-04-08 표시 장치

Country Status (4)

Country Link
US (1) US20220328528A1 (ko)
KR (1) KR20220140058A (ko)
CN (1) CN117043951A (ko)
WO (1) WO2022215928A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362696B2 (ja) * 2003-03-26 2009-11-11 ソニー株式会社 発光素子およびその製造方法、ならびに表示装置
KR20140143631A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6748611B2 (ja) * 2017-07-12 2020-09-02 株式会社Ｊｏｌｅｄ 有機ｅｌ素子、有機ｅｌ表示パネル、および、有機ｅｌ表示パネルの製造方法
KR102526778B1 (ko) * 2018-08-07 2023-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20200129244A (ko) * 2019-05-07 2020-11-18 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
WO2022215928A1 (ko) 2022-10-13
CN117043951A (zh) 2023-11-10
US20220328528A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20220025986A (ko) 표시 장치
US11894355B2 (en) Display device and method of fabricating the same
KR20220100746A (ko) 표시 장치
KR20220044043A (ko) 표시 장치
KR20220058761A (ko) 표시 장치
KR20220058756A (ko) 표시 장치
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
KR20220021947A (ko) 표시 장치
KR20220140058A (ko) 표시 장치
EP4109571A1 (en) Display device
EP4138127A1 (en) Display device and method of fabricating the same
US20230197901A1 (en) Display device and method for fabricating the same
US20230142777A1 (en) Display device
KR20220137195A (ko) 표시 장치
US20220359790A1 (en) Display device
KR20230136819A (ko) 표시 장치 및 이의 제조 방법
KR20230017378A (ko) 표시 장치
KR20220126843A (ko) 표시 장치
KR20220091675A (ko) 표시 장치
KR20220118571A (ko) 표시 장치
KR20220127396A (ko) 표시 장치
KR20220034267A (ko) 표시 장치
KR20220083901A (ko) 표시 장치
KR20220130286A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination