KR20210148536A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210148536A
KR20210148536A KR1020200065031A KR20200065031A KR20210148536A KR 20210148536 A KR20210148536 A KR 20210148536A KR 1020200065031 A KR1020200065031 A KR 1020200065031A KR 20200065031 A KR20200065031 A KR 20200065031A KR 20210148536 A KR20210148536 A KR 20210148536A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
disposed
contact
insulating layer
Prior art date
Application number
KR1020200065031A
Other languages
English (en)
Inventor
김기범
김진택
이상훈
이현욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200065031A priority Critical patent/KR20210148536A/ko
Priority to US17/316,505 priority patent/US20210376281A1/en
Priority to PCT/KR2021/006278 priority patent/WO2021241937A1/ko
Priority to CN202180039327.8A priority patent/CN115943495A/zh
Publication of KR20210148536A publication Critical patent/KR20210148536A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치는 제1 기판, 상기 제1 기판 상에 서로 이격되어 배치된 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극을 부분적으로 덮는 제1 절연층, 상기 제1 절연층 상에 배치된 복수의 발광 소자들, 상기 제1 전극 상에 배치되어 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극, 상기 발광 소자 상에 배치되어 상기 제1 접촉 전극의 일 단부를 덮는 제2 절연층 및 상기 제2 절연층과 상기 제2 전극 상에 배치되어 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 포함한다.

Description

표시 장치 및 이의 제조 방법 {DISPLAY DEVICE AND METHOD FOR FABRICATION THEREOF}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 제조 공정 단계가 절감된 표시 장치 및 이의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 서로 이격되어 배치된 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극을 부분적으로 덮는 제1 절연층, 상기 제1 절연층 상에 배치된 복수의 발광 소자들, 상기 제1 전극 상에 배치되어 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극, 상기 발광 소자 상에 배치되어 상기 제1 접촉 전극의 일 단부를 덮는 제2 절연층 및 상기 제2 절연층과 상기 제2 전극 상에 배치되어 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 포함한다.
상기 제1 접촉 전극과 상기 제2 접촉 전극은 서로 이격되어 배치되고, 상기 제1 접촉 전극의 상기 제2 접촉 전극과 대향하는 제1 단부의 높이는 상기 제2 접촉 전극의 상기 제1 접촉 전극과 대향하는 제2 단부의 높이보다 낮을 수 있다.
상기 제2 절연층의 하면 중 일부분은 상기 발광 소자와 직접 접촉하고 다른 일부분은 상기 제1 접촉 전극의 상기 제1 단부의 상면과 직접 접촉할 수 있다.
상기 제2 절연층은 하면으로부터 상부로 갈수록 폭이 좁아지는 형상을 가질 수 있다.
상기 제2 절연층은 상기 제1 접촉 전극 상에 위치한 제1 측면이 노출되고, 상기 제1 측면의 반대편 제2 측면은 상기 제2 접촉 전극에 의해 덮이도록 형성될 수 있다.
상기 제1 접촉 전극의 일 방향으로 측정된 폭은 상기 제2 접촉 전극의 상기 일 방향으로 측정된 폭보다 크고, 상기 발광 소자의 측면 중 상기 제1 접촉 전극과 접촉하는 부분의 면적은 상기 제2 접촉 전극과 접촉하는 부분의 면적보다 클 수 있다.
상기 제2 절연층은 유기 절연 물질을 포함하고 상기 제1 절연층은 무기 절연 물질을 포함하며, 상기 제2 절연층의 최대 두께는 상기 제1 절연층의 두께보다 클 수 있다.
상기 발광 소자는 상기 일 단부가 상기 제1 전극 상에 놓이도록 배치되고 상기 타 단부는 상기 제2 전극 상에 놓이도록 배치될 수 있다.
상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극을 부분적으로 노출하는 개구부들을 포함하고, 상기 제1 접촉 전극은 상기 개구부를 통해 노출된 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 개구부를 통해 노출된 상기 제2 전극과 접촉할 수 있다.
상기 제1 기판과 상기 제1 전극 및 상기 제2 전극 사이에 배치된 복수의 제1 뱅크들을 더 포함할 수 있다.
상기 제1 전극과 상기 제2 전극 사이에 배치된 제3 전극, 및 상기 제2 전극을 사이에 두고 상기 제3 전극과 이격된 제4 전극을 더 포함하고, 상기 제1 뱅크는 서로 이격된 복수의 제1 서브 뱅크들 및 상기 제1 서브 뱅크들 사이에 배치된 제2 서브 뱅크를 포함하며, 상기 제2 전극과 상기 제3 전극은 각각 상기 제2 서브 뱅크 상에서 이격되어 배치될 수 있다.
상기 제2 절연층은 상기 제1 서브 뱅크와 상기 제2 서브 뱅크 사이에 배치된 복수의 제1 절연 패턴들 및 상기 제2 서브 뱅크 상에 배치된 제2 절연 패턴을 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 서로 이격되어 배치된 제1 전극과 제2 전극, 상기 제1 전극 및 상기 제2 전극 상에 배치된 발광 소자, 상기 발광 소자의 일 단부 및 상기 제1 전극 상에 배치된 제1 접촉 전극 및 상기 발광 소자의 타 단부 및 상기 제2 전극 상에 배치되어 상기 제1 접촉 전극과 이격된 제2 접촉 전극을 포함하며, 상기 제1 접촉 전극과 상기 제2 접촉 전극이 서로 대향하는 각 단부의 높이는 상기 제2 접촉 전극이 상기 제1 접촉 전극보다 크고, 상기 발광 소자의 측면은 상기 제1 접촉 전극과 상기 제2 접촉 전극 사이에 위치한 부분이 노출된다.
상기 제1 전극과 상기 제2 전극을 부분적으로 덮는 제1 절연층을 더 포함하고, 상기 발광 소자는 상기 제1 절연층 상에 직접 배치될 수 있다.
상기 발광 소자의 측면 중 상기 제1 접촉 전극과 접촉하는 부분의 면적은 상기 제2 접촉 전극과 접촉하는 부분의 면적보다 클 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 서로 이격된 제1 전극과 제2 전극, 및 상기 제1 전극과 제2 전극을 부분적으로 덮는 제1 절연층 형성된 기판을 준비하고, 상기 제1 전극과 상기 제2 전극 상에 복수의 발광 소자들을 배치하는 단계, 상기 제1 전극 및 상기 제2 전극 상에 배치되고 상기 발광 소자들을 덮는 접촉 전극층을 형성하는 단계, 상기 접촉 전극층 상에 유기 절연층을 형성한 뒤, 상기 접촉 전극층을 패터닝하여 제1 접촉 전극을 형성하는 단계 및 상기 유기 절연층의 일부분 상에 제2 접촉 전극을 형성하고, 상기 유기 절연층의 다른 일부분을 제거하여 제2 절연층을 형성하는 단계를 포함한다.
상기 제1 접촉 전극을 형성하는 단계는 상기 유기 절연층이 경화되기 전 상기 접촉 전극층을 습식 식각하는 공정으로 수행되고, 상기 접촉 전극층은 패터닝되어 제거된 부분에 언더컷이 형성될 수 있다.
상기 제1 접촉 전극을 형성하는 단계에서, 상기 유기 절연층을 이루는 재료는 상기 접촉 전극층의 상기 언더컷이 형성된 부분으로 이동하여 상기 유기 절연층의 적어도 일부분이 상기 발광 소자와 직접 접촉할 수 있다.
상기 제2 절연층을 형성하는 단계는 상기 유기 절연층을 경화시킨 뒤, 상기 경화된 유기 절연층 중 상기 제2 접촉 전극이 형성되지 않은 부분을 애싱 공정을 통해 제거하는 단계일 수 있다.
상기 제1 전극과 상기 제2 전극은 상기 제1 접촉 전극을 형성하는 단계 후에 상기 발광 소자들이 배치되는 영역 외부에서 적어도 일부분이 분리될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 접촉 전극을 형성하는 전극층을 이용하여 발광 소자를 고정시킬 수 있어 제조 공정 중 적어도 한 단계가 절감되는 이점이 있다. 또한, 표시 장치는 발광 소자를 보호하는 절연층이 상기 전극층의 패터닝 공정에 활용될 수 있어 제조 공정 중 마스크 공정이 절감될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다.
도 5는 도 4의 A부분의 확대도이다.
도 6은 도 3의 Q4-Q4'선 및 Q5-Q5'선을 따라 자른 단면도이다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
도 8은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 순서도이다.
도 9 내지 도 17은 일 실시예에 따른 표시 장치의 제조 공정을 순서대로 나타내는 단면도들이다.
도 18은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 19는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 20은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 21은 도 20의 Q6-Q6'선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(ED)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
또한, 각 서브 화소(PXn)는 비발광 영역에 배치된 절단부 영역(CBA)을 포함할 수 있다. 절단부 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 즉, 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 절단부 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 절단부 영역(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 절단부 영역(CBA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 절단부 영역(CBA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(BNL2)가 배치되고, 이들 사이의 간격은 제2 뱅크(BNL2)의 폭에 따라 달라질 수 있다. 절단부 영역(CBA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 몇몇 서브 화소(PXn)에 배치되는 전극(RME)들은 절단부 영역(CBA)에서 서로 분리되어 배치될 수 있다. 다만, 이에 제한되지 않고, 각 전극(RME)들은 절단부 영역(CBA)에서 분리되지 않은 상태로 배치될 수도 있다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다. 도 4는 일 서브 화소(PXn)에 배치된 발광 소자(ED)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3 및 도 4를 참조하여 표시 장치(10)에 대하여 구체적으로 설명하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 발광 소자층을 구성할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
차광층(BML)은 제1 기판(SUB) 상에 배치될 수 있다. 차광층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 차광층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 예를 들어, 차광층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(BL)은 제1 기판(SUB) 상에 배치될 수 있다. 예를 들어 버퍼층(BL)은 제1 기판(SUB) 상에 전면적으로 배치되어 차광층(BML)을 포함하여 제1 기판(SUB)의 상면을 덮도록 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 이들은 후술하는 제1 도전층의 게이트 전극(G1)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(T1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT1)은 복수의 도체화 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 등일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT1)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 예를 들어, 제1 게이트 절연층(GI)은 버퍼층(BL) 상에 전면적으로 배치되어 반도체층을 포함하여 버퍼층(BL) 상면을 덮도록 배치될 수 있다. 제1 게이트 절연층(GI)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다.
제1 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제1 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 정전 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 정전 용량 전극(CSE1)은 후술하는 제2 정전 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제1 정전 용량 전극(CSE1)은 게이트 전극(G1)과 연결되어 일체화될 수 있다. 제1 정전 용량 전극(CSE1)은 제2 정전 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치되고 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 층간 절연층(IL1)은 제1 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제1 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(IL1)은 제1 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다.
제2 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1), 및 제2 정전 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 액티브층(ACT1)의 도핑 영역과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스 전극(S1)은 또 다른 컨택홀을 통해 차광층(BML)과 접촉할 수 있다.
제2 정전 용량 전극(CSE2)은 제1 정전 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치된다. 일 실시예에서, 제2 정전 용량 전극(CSE2)은 제1 소스 전극(S1)과 일체화되어 연결될 수 있다.
도면에 도시하지 않았으나, 제2 도전층은 다른 트랜지스터에 데이터 신호를 인가하는 데이터 라인을 더 포함할 수 있다. 데이터 라인은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인에서 인가되는 신호를 전달할 수 있다.
제2 층간 절연층(IL2)은 제2 도전층 상에 배치된다. 제2 층간 절연층(IL2)은 제2 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제2 층간 절연층(IL2)은 제2 도전층을 덮으며 제2 도전층을 보호하는 기능을 수행할 수 있다.
제3 도전층은 제2 층간 절연층(IL2) 상에 배치된다. 제3 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제3 도전층의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 전압 배선(VL1)은 제2 방향(DR2)으로 연장되다가 제2 방향(DR2)과 제1 방향(DR1) 사이의 다른 방향으로 절곡되는 부분을 포함할 수 있다. 반면, 제2 전압 배선(VL2)은 절곡되지 않고 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 후술하는 전극(RME1, RME2, RME3, RME4)들과 두께 방향으로 일부 중첩하는 위치에 배치될 수도 있다. 제1 전압 배선(VL1)은 서브 화소(PXn)의 경계에서 제2 방향(DR2)으로 연장되다가 일부 절곡된 부분이 발광 영역(EMA) 내에 위치하도록 배치될 수 있다. 제2 전압 배선(VL2)은 발광 영역(EMA)을 가로지르도록 배치될 수 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(IL2)에 형성된 컨택홀을 통해 제2 정전 용량 전극(CSE2)과 연결될 수 있다. 제2 정전 용량 전극(CSE2)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 일체화될 수 있고, 제1 도전 패턴(CDP)은 제1 소스 전극(S1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(RME1)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(RME1)으로 전달할 수 있다. 한편, 도면에서는 제3 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제3 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
또한, 제1 도전층, 제2 도전층 및 제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 층간 절연층(IL3)은 제3 도전층 상에 배치된다. 제3 층간 절연층(IL3)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제3 층간 절연층(IL3) 상에는 표시 소자층으로써, 복수의 제1 뱅크(BNL1)들, 복수의 전극(RME1, RME2)들, 발광 소자(ED), 복수의 접촉 전극(CNE1, CNE2)들 및 제2 뱅크(BNL2)가 배치된다. 또한, 제3 층간 절연층(IL3) 상에는 복수의 절연층(PAS1, PAS2)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 하나의 제1 뱅크(BNL1)는 제1 방향(DR1)으로 연장된 형상을 갖고, 이웃하는 다른 서브 화소(PXn)들에 걸쳐 배치될 수 있다. 또한, 제1 뱅크(BNL1)는 제2 방향(DR2)으로 연장된 형상을 갖되, 같은 서브 화소(PXn) 내에 배치된 다른 제1 뱅크(BNL1)와 이격될 수 있다. 즉, 각 제1 뱅크(BNL1)들은 제1 방향(DR1) 및 제2 방향(DR2)으로 일정 폭을 갖도록 형성되고, 일부분은 발광 영역(EMA) 내에 배치되고 다른 일부는 제1 방향(DR1)으로 이웃한 서브 화소(PXn)의 경계에 배치될 수 있다. 또한, 제1 뱅크(BNL1)들은 제2 방향(DR2)으로 측정된 길이가 발광 영역(EMA)의 제2 방향(DR2)으로 측정된 길이보다 크게 형성되어 일부분은 비발광 영역의 제2 뱅크(BNL2)와 중첩하도록 배치될 수 있다.
하나의 서브 화소(PXn)에는 복수의 제1 뱅크(BNL1)들이 배치될 수 있다. 예를 들어, 하나의 서브 화소(PXn)는 발광 영역(EMA)에 2개의 제1 뱅크(BNL1)들이 부분적으로 배치될 수 있다. 2개의 제1 뱅크(BNL1)들은 각각 서로 제1 방향(DR1)으로 이격될 수 있다. 제1 방향(DR1)으로 이격된 제1 뱅크(BNL1)들 사이에는 발광 소자(ED)가 배치될 수 있다. 도면에서는 각 서브 화소(PXn)의 발광 영역(EMA)에 2개의 제1 뱅크(BNL1)들이 배치되어 섬형 또는 아일랜드(Island)형 패턴을 형성하는 것이 예시되어 있으나, 이에 제한되지 않는다. 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되는 제1 뱅크(BNL1)의 수는 전극(RME1, RME2)의 수 또는 발광 소자(ED)들의 배치에 따라 달라질 수 있다.
제1 뱅크(BNL1)는 제3 층간 절연층(IL3)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(RME)에서 반사되어 제3 층간 절연층(IL3)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(ED)가 배치되는 영역을 제공함과 동시에 발광 소자(ED)에서 방출된 광을 상부 방향으로 반사시키는 반사벽의 기능을 수행할 수도 있다. 제1 뱅크(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)들은 폴리이미드와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(RME1, RME2)들은 일 방향으로 연장된 형상을 갖고 각 서브 화소(PXn)마다 배치된다. 복수의 전극(RME1, RME2)들은 제2 방향(DR2)으로 연장된 형상을 갖고 서로 제1 방향(DR1)으로 이격되어 각 서브 화소(PXn)마다 배치될 수 있다. 각 서브 화소(PXn)에는 제1 전극(RME1) 및 이와 제1 방향(DR1)으로 이격된 제2 전극(RME2)이 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2) 상에는 복수의 발광 소자(ED)들이 배치될 수 있다. 다만, 이에 제한되지 않으며, 각 서브 화소(PXn)에 배치되는 전극(RME1, RME2)들은 그 개수, 또는 각 서브 화소(PXn)에 배치된 발광 소자(ED)들의 수에 따라 배치되는 위치가 달라질 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되고, 일부분은 발광 영역(EMA)을 넘어 제2 뱅크(BNL2)와 두께 방향으로 중첩하도록 배치될 수 있다. 복수의 전극(RME1, RME2)들은 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 절단부 영역(CBA)에서 다른 서브 화소(PXn)의 전극(RME1, RME2)들과 제2 방향(DR2)으로 이격될 수 있다.
이러한 전극(RME1, RME2)의 배치는 제2 방향(DR2)으로 연장된 전극 라인으로 형성되었다가 발광 소자(ED)들을 배치한 뒤 후속 공정에서 서로 분리되어 형성될 수 있다. 상기 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)들은 잉크젯 프린팅 공정을 통해 전극 라인들 상에 분사되고, 전극 라인들 상에 발광 소자(ED)를 포함하는 잉크가 분사되면 전극 라인들에 정렬 신호를 인가하여 전계를 생성한다. 발광 소자(ED)는 전극 라인들 사이에 형성된 전계에 의해 전극들 상에 배치될 수 있다. 잉크 내에 분산된 발광 소자(ED)는 생성된 전계에 의해 유전영동힘을 받아 전극(RME) 상에 정렬될 수 있다. 발광 소자(ED)들을 정렬시킨 뒤 전극 라인 일부를 분리하여 복수의 전극(RME1, RME2)들을 형성할 수 있다.
복수의 전극(RME1, RME2)들은 제3 도전층과 연결되어 발광 소자(ED)를 발광하기 위한 신호가 인가될 수 있다. 제1 전극(RME1)은 그 하부의 제3 층간 절연층(IL3)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(RME2)의 그 하부의 제3 층간 절연층(IL3)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(RME1)은 제1 도전 패턴(CDP)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 복수의 전극(RME1, RME2)은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(RME1, RME2)들은 후술하는 접촉 전극(CNE1, CNE2)을 통해 발광 소자(ED)의 양 단부와 연결될 수 있고, 제3 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 각 전극(RME1, RME2)들은 각 서브 화소(PXn)마다 분리되어 배치되기 때문에, 서로 다른 서브 화소(PXn)의 발광 소자(ED)들은 개별적으로 발광할 수 있다.
도면에서는 제1 컨택홀(CT1)과 제2 컨택홀(CT2)이 제2 뱅크(BNL2)와 중첩하는 위치에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 각 컨택홀(CT1, CT2)들은 제2 뱅크(BNL2)가 둘러싸는 발광 영역(EMA)에 위치할 수도 있다.
각 서브 화소(PXn)마다 배치되는 전극(RME1, RME2)들은 각각 서로 이격된 복수의 제1 뱅크(BNL1)들 상에 배치될 수 있다. 각 전극(RME1, RME2)들은 제1 뱅크(BNL1)들의 제1 방향(DR1) 일 측 상에 배치되어 제1 뱅크(BNL1)의 경사진 측면 상에 배치될 수 있다. 일 실시예에서, 복수의 전극(RME1, RME2)들의 제1 방향(DR1)으로 측정된 폭은 제1 뱅크(BNL1)의 제1 방향(DR1)으로 측정된 폭보다 작을 수 있다. 각 전극(RME1, RME2)들은 적어도 제1 뱅크(BNL1)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
또한, 복수의 전극(RME1, RME2)들이 제1 방향(DR1)으로 이격된 간격은 제1 뱅크(BNL1)들 사이의 간격보다 좁을 수 있다. 각 전극(RME1, RME2)들은 적어도 일부 영역이 제3 층간 절연층(IL3) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
일 실시예에 따르면, 복수의 전극(RME1, RME2)들은 발광 소자(ED)를 발광하기 위한 전기 신호를 전달할 수 있고, 이에 더하여 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)들은 잉크젯 프린팅 공정을 통해 전극(RME1, RME2)들 상에 분사되고, 발광 소자(ED)를 포함하는 잉크가 분사되면 각 전극(RME1, RME2)들에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(ED)는 생성된 전계에 의해 유전영동힘을 받아 전극(RME1, RME2) 상에 정렬될 수 있다.
각 전극(RME1, RME2)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(RME1, RME2)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 각 전극(RME1, RME2)은 발광 소자(ED)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(RME1, RME2)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME1, RME2)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME1, RME2)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(PAS1)은 복수의 전극(RME1, RME2)들 및 제1 뱅크(BNL1) 상에 배치된다. 제1 절연층(PAS1)은 제1 뱅크(BNL1)들 및 제1 전극(RME1)과 제2 전극(RME2)들을 덮도록 배치되되, 제1 전극(RME1)과 제2 전극(RME2) 상면 일부가 노출되도록 배치될 수 있다. 제1 절연층(PAS1)에는 각 전극(RME1, RME2)들의 상면 중, 제1 뱅크(BNL1) 상에 배치된 부분의 상면을 노출하는 개구부(OP)가 형성될 수 있고, 접촉 전극(CNE1, CNE2)들은 개구부(OP)를 통해 전극(RME1, RME2)들과 접촉할 수 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)을 덮도록 배치됨에 따라 이들 사이에서 단차지게 형성될 수도 있다. 다만, 이에 제한되지 않는다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 또한, 제2 뱅크(BNL2)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 발광 영역(EMA) 사이에 배치된 부분은 절단부 영역(CBA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 절단부 영역(CBA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격보다 작을 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(BNL2)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 하나의 제1 뱅크(BNL1)가 제1 방향(DR1)으로 이웃한 서브 화소(PXn)에 걸쳐 배치됨에 따라, 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 일부는 제1 뱅크(BNL1) 상에 배치될 수도 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 폴리이미드를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(ED)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(ED)들은 각 전극(RME1, RME2)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(RME1, RME2)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME1, RME2)들이 연장된 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함할 수 있다. 발광 소자(ED)는 복수의 반도체층들을 포함하여 전극(RME1, RME2) 상에 생성되는 전계의 방향에 따라 일 단부가 특정 방향을 향하도록 배향될 수 있다. 또한, 발광 소자(ED)는 발광층(도 7의 '36')을 포함하여 특정 파장대의 광을 방출할 수 있다. 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 발광층(36)을 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수도 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 색의 광을 방출할 수 있다.
발광 소자(ED)는 제1 뱅크(BNL1)들 사이에서 각 전극(RME1, RME2) 상에 배치될 수 있다. 예를 들어 발광 소자(ED)는 일 단부가 제1 전극(RME1) 상에 놓이고, 타 단부가 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 발광 소자(ED)의 연장된 길이는 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격보다 길고, 발광 소자(ED)의 양 단부가 각각 제1 전극(RME1)과 제2 전극(RME2) 상에 배치될 수 있다.
발광 소자(ED)는 제1 기판(SUB)의 상면에 수직한 방향으로 복수의 층들이 배치될 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
발광 소자(ED)의 양 단부는 각각 접촉 전극(CNE1, CNE2)들과 접촉할 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 절연막(도 7의 '38')이 형성되지 않고 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 접촉 전극(CNE1, CNE2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 절연막(38) 중 적어도 일부 영역이 제거되고, 절연막(38)이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 접촉 전극(CNE1, CNE2)과 직접 접촉할 수도 있다.
발광 소자(ED) 상에는 제1 접촉 전극(CNE1), 제2 절연층(PAS2) 및 제2 접촉 전극(CNE2)이 배치된다.
제1 접촉 전극(CNE1)은 제1 전극(RME1) 및 발광 소자(ED)의 일 단부 상에 배치되며, 이들과 각각 접촉할 수 있다. 예를 들어 제1 접촉 전극(CNE1)은 제1 절연층(PAS1)에 형성되어 제1 전극(RME1) 상면 일부를 노출하는 개구부(OP)를 통해 제1 전극(RME1)과 접촉하며, 발광 소자(ED)의 양 단부 중 제1 전극(RME1) 상에 놓인 일 단부와 접촉할 수 있다. 발광 소자(ED)는 연장된 방향의 양 단부면에는 반도체층이 노출되고, 제1 접촉 전극(CNE1)은 상기 노출된 반도체층 및 발광 소자(ED)의 측면과 접촉할 수 있다. 또한, 제1 접촉 전극(CNE1)은 평면도 상 제2 방향(DR2)으로 연장된 형상을 갖고, 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 선형의 패턴을 형성할 수 있다. 발광 소자(ED)의 일 단부는 제1 접촉 전극(CNE1)을 통해 제1 전극(RME1)과 전기적으로 연결될 수 있다.
제2 절연층(PAS2)은 제1 접촉 전극(CNE1)과 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 일 예로, 제2 절연층(PAS2)은 제1 접촉 전극(CNE1) 중 발광 소자(ED)와 접촉하는 일 단부 상에서 이를 덮도록 배치될 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 타 단부는 덮지 않도록 배치된다. 이에 따라, 발광 소자(ED)의 일 단부는 제1 접촉 전극(CNE1)에 의해 덮이고, 타 단부는 제2 접촉 전극(CNE2)에 의해 덮일 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
제2 접촉 전극(CNE2)은 제2 전극(RME2) 및 발광 소자(ED)의 타 단부 상에 배치되며, 이들과 각각 접촉할 수 있다. 예를 들어 제2 접촉 전극(CNE2)은 제1 절연층(PAS1)에 형성되어 제2 전극(RME2) 상면 일부를 노출하는 개구부(OP)를 통해 제2 전극(RME2)과 접촉하며, 발광 소자(ED)의 양 단부 중 제2 전극(RME2) 상에 놓인 타 단부와 접촉할 수 있다. 발광 소자(ED)는 연장된 방향의 양 단부면에는 반도체층이 노출되고, 제2 접촉 전극(CNE2)은 상기 노출된 반도체층 및 발광 소자(ED)의 측면과 접촉할 수 있다. 또한, 제2 접촉 전극(CNE2)은 제1 접촉 전극(CNE1)과 이격되어 평면도 상 제2 방향(DR2)으로 연장된 형상을 갖고, 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 선형의 패턴을 형성할 수 있다. 발광 소자(ED)의 타 단부는 제2 접촉 전극(CNE2)을 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다.
도면에서는 하나의 서브 화소(PXn)에 하나의 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)의 개수는 각 서브 화소(PXn)에 배치된 제1 전극(RME1)과 제2 전극(RME2)의 수에 따라 달라질 수 있다.
접촉 전극(CNE1, CNE2)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(CNE1, CNE2)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 접촉 전극(CNE1, CNE2)을 투과하여 전극(RME1, RME2)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 절연층(PAS2)은 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이에서 이들을 상호 절연시킬 수 있다. 단면도 상 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 이격된 사이에는 제2 절연층(PAS2)이 배치되고, 제2 절연층(PAS2)은 제1 접촉 전극(CNE1) 일부를 덮도록 배치되고 제2 접촉 전극(CNE2)은 제2 절연층(PAS2) 상에 부분적으로 배치될 수 있다.
도 5는 도 4의 A부분의 확대도이다.
도 3 및 도 4에 결부하여 도 5를 참조하면, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 서로 이격되어 각각 발광 소자(ED)의 양 단부 상에 배치된다. 예를 들어, 제1 접촉 전극(CNE1)의 제2 접촉 전극(CNE2)과 대향하는 제1 단부는 발광 소자(ED)의 일 단부 상에 배치되고 제2 접촉 전극(CNE2)의 제1 접촉 전극(CNE1)과 대향하는 제2 단부는 발광 소자(ED)의 타 단부 상에 배치된다. 제2 절연층(PAS2)은 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이에 배치되어 이들을 상호 절연시킬 수 있다. 제2 절연층(PAS2)은 그 폭이 발광 소자(ED)의 연장된 길이보다 작을 수 있고, 제2 절연층(PAS2)이 배치되지 않은 발광 소자(ED)의 양 단부는 각각 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 접촉할 수 있다. 도면에서는 제2 절연층(PAS2)이 단면도 상 측면이 경사진 형상을 갖고 삼각형의 형상을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다.
일 실시예에 따르면, 제1 접촉 전극(CNE1)의 폭(WC1)은 제2 접촉 전극(CNE2)의 폭(WC2)보다 크고, 단면도 상 발광 소자(ED)의 측면 중 제1 접촉 전극(CNE1)과 접촉하는 부분의 제1 면적(CS1)은 제2 접촉 전극(CNE2)과 접촉하는 부분의 제2 면적(CS2)보다 클 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 발광 소자(ED)의 단부면과 단면도 상 발광 소자(ED)의 측면 중 일부와 접촉한다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 이들의 서로 대향하는 각 단부들이 단면도 상 발광 소자(ED)의 측면 상에 배치되는데, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 서로 다른 폭(WC1, WC2)을 갖고 형성되어 발광 소자(ED)의 측면과 접촉 전극(CNE1, CNE2)이 접촉하는 면적(CS1, CS2)이 서로 다를 수 있다.
예를 들어, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2), 및 제1 전극(RME1)과 제2 전극(RME2)은 각각 서로 제1 방향(DR1)으로 이격되는데, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이의 간격은 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격보다 작을 수 있다. 다만, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 이격된 간격의 중심과 제1 전극(RME1)과 제2 전극(RME2)이 이격된 간격의 중심은 동일 선 상에서 정렬되지 않을 수 있다. 제1 접촉 전극(CNE1)의 폭(WC1)이 제2 접촉 전극(CNE2)의 폭(WC2)보다 크게 형성됨에 따라, 제1 접촉 전극(CNE1)의 제1 단부는 각 전극(RME1, RME2)들 사이 영역의 중심에 인접하게 위치하는 반면 제2 접촉 전극(CNE2)의 제2 단부는 전극(RME1, RME2)들 사이 영역에서 제2 전극(RME2)에 인접하게 배치될 수 있다. 발광 소자(ED)는 양 단부가 제1 전극(RME1) 및 제2 전극(RME2) 상에 놓이도록 배치되므로, 제1 접촉 전극(CNE1)과 발광 소자(ED)의 측면이 접촉하는 부분의 면적(CS1)은 제2 접촉 전극(CNE2)과 발광 소자(ED)의 측면이 접촉하는 부분의 면적(CS2)보다 클 수 있다. 다만, 이에 제한되지 않으며, 반드시 제1 접촉 전극(CNE1)의 폭이 제2 접촉 전극(CNE2)보다 크지 않을 수도 있다.
일 실시예에 따르면, 제1 절연층(PAS1)은 무기 절연 물질을 포함하는 반면, 제2 절연층(PAS2)은 유기 절연 물질을 포함할 수 있고, 제2 절연층(PAS2)의 최대 두께(DP2)는 제1 절연층(PAS1)의 두께(DP1)보다 클 수 있다. 무기 절연 물질을 포함한 제1 절연층(PAS1)은 비교적 균일한 두께로 제1 전극(RME1) 및 제2 전극(RME2)을 부분적으로 덮으며, 그 하부에 배치된 전극(RME1, RME2)의 형상에 따라 단차진 형상을 가질 수 있다. 반면, 유기 절연 물질을 포함한 제2 절연층(PAS2)은 제1 절연층(PAS1)보다 큰 두께(DP2)를 갖고, 그 하부에 배치된 제1 접촉 전극(CNE1)과 발광 소자(ED)의 형상과 무관하게 상면이 평탄하게 형성될 수 있다.
제2 절연층(PAS2)은 제1 접촉 전극(CNE1)을 형성하면서 발광 소자(ED)의 정렬 위치를 고정시키는 층을 배치시킨 뒤에 형성될 수 있다. 제2 절연층(PAS2)은 유기 절연 물질을 포함한 층을 배치한 뒤, 접촉 전극(CNE1, CNE2)들을 형성한 뒤에 이를 패터닝하는 공정으로 형성될 수 있다. 상기 유기 절연 물질이 경화되기 전 발광 소자(ED)를 고정시키는 층을 패터닝하면, 상기 유기 절연 물질은 유동성을 갖고 이동할 수 있다. 일 실시예에서, 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 고정시키는 층을 패터닝하여 제1 접촉 전극(CNE1)을 형성할 수 있고, 제1 접촉 전극(CNE1)을 형성하는 공정에서 상기 유기 절연 물질을 포함한 층은 제1 접촉 전극(CNE1)의 제1 단부를 덮을 수 있다. 이와 동시에, 제2 절연층(PAS2)의 하면 중 일부는 제1 접촉 전극(CNE1)의 제1 단부 상면과 직접 접촉하고, 다른 일부는 발광 소자(ED)와 직접 접촉할 수 있다. 제2 절연층(PAS2)을 형성하는 층이 배치되기 전, 제1 접촉 전극(CNE1)을 형성하는 층이 발광 소자(ED) 상에 배치되므로, 제2 절연층(PAS2)은 제1 접촉 전극(CNE1)의 단부 상면에 직접 접촉할 수 있다. 또한, 제1 접촉 전극(CNE1)이 형성된 후 발광 소자(ED)의 단면도 상 상면 일부는 노출되므로, 발광 소자(ED)의 상기 노출된 상면과 제2 절연층(PAS2)은 직접 접촉할 수 있다. 상기 유기 절연 물질을 포함한 층이 패터닝되어 형성된 제2 절연층(PAS2)은 제1 접촉 전극(CNE1)의 제1 단부를 덮으며 제2 접촉 전극(CNE2)과의 사이에 배치되어 이들을 상호 절연시킬 수 있다. 표시 장치(10)의 제조 공정에 대한 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.
일 실시예에서, 제2 절연층(PAS2)은 제1 접촉 전극(CNE1) 상에 위치한 제1 측면이 노출되고, 상기 제1 측면의 반대편 제2 측면은 제2 접촉 전극(CNE2)에 의해 덮이도록 형성될 수 있다. 제2 절연층(PAS2)의 제1 측면은 제1 접촉 전극(CNE1)이 형성된 후에 유기 절연 물질을 포함한 층이 패터닝되어 형성된 측면일 수 있다. 유기 절연 물질을 포함한 층은 제2 접촉 전극(CNE2)을 배치시킨 뒤에 패터닝되고, 그 상에는 다른 층이 배치되지 않으므로 제1 측면은 노출될 수 있다. 제2 측면은 유기 절연 물질을 포함한 층이 제1 접촉 전극(CNE1)을 형성하기 위한 패터닝 공정에서 마스크(Mask)로 활용된 후에 제2 접촉 전극(CNE2)에 의해 덮이는 측면일 수 있다. 표시 장치(10)의 제조 공정 중, 제2 절연층(PAS2)은 유기 절연 물질이 제2 접촉 전극(CNE2)을 마스크로 이용한 패터닝 공정에 의해 형성될 수 있으며, 제2 절연층(PAS2)의 단면 상 양 측면은 경사지게 형성될 수 있다. 일 실시예에서 제2 절연층(PAS2)은 하면으로부터 상부 방향으로 갈수록 폭이 좁아지는 형상을 가질 수 있다.
제2 절연층(PAS2)은 제1 접촉 전극(CNE1)의 제1 단부 상에 배치되며, 제2 접촉 전극(CNE2)은 제2 절연층(PAS2)의 측면으로, 상기 제2 측면상에 배치될 수 있고, 제2 절연층(PAS2)의 측면 상에 배치된 제2 접촉 전극(CNE2)은 제2 단부의 높이(HC2)가 제1 접촉 전극(CNE1)의 제1 단부의 두께(HC1)보다 클 수 있다. 표시 장치(10)의 제조 공정 중 제1 접촉 전극(CNE1)이 형성된 후에 제2 절연층(PAS2)을 이루는 유기 절연 물질이 배치되므로, 제1 접촉 전극(CNE1)은 균일한 두께를 갖고 그 하부에 배치된 부재들의 형상에 대응하여 단차가 형성될 수 있다. 제2 접촉 전극(CNE2)도 균일한 두께를 갖고 단차가 형성될 수 있으며, 특히 제2 절연층(PAS2)의 측면 상에 배치된 부분은 제1 접촉 전극(CNE1)보다 높은 위치에 배치될 수 있다.
일 실시예에 따른 표시 장치(10)는 제2 절연층(PAS2)이 유기 절연 물질을 포함하여, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이에서 이들을 절연시킬 수 있다. 표시 장치(10)의 제조 공정 중, 유기 절연 물질을 포함한 층은 제1 접촉 전극(CNE1)을 형성하는 패터닝 공정에 활용될 수 있고, 제조 공정 중 마스크 공정을 절감할 수 있다. 그에 따라 표시 장치(10)는 제2 절연층(PAS2)이 제1 접촉 전극(CNE1)의 제1 단부를 덮되, 일 측면에는 제2 접촉 전극(CNE2)이 배치되는 구조를 가질 수 있다.
한편, 제2 절연층(PAS2)은 절단부 영역(CBA)에는 배치되지 않을 수 있다. 절단부 영역(CBA)에서 전극(RME1, RME2)들을 분리하는 공정은 제1 접촉 전극(CNE1)을 형성하기 위한 패터닝 공정과 동시에 수행될 수 있다. 즉, 제2 절연층(PAS2)을 형성하는 유기 절연 물질을 포함한 층은 제1 접촉 전극(CNE1)을 형성하기 위한 패터닝 공정에 더하여, 절단부 영역(CBA)에서 전극(RME1, RME2)들을 분리하는 공정에서 마스크로 활용될 수 있다.
도 6은 도 3의 Q4-Q4'선 및 Q5-Q5'선을 따라 자른 단면도이다. 도 6은 절단부 영역(CBA)을 가로지르는 단면으로, 제2 방향(DR2)으로 이웃한 서브 화소(PXn)들에 각각 배치된 제1 전극(RME1) 및 제2 전극(RME2)이 분리된 것을 도시하고 있다.
도 6을 참조하면, 절단부 영역(CBA)에서는 제1 전극(RME1) 및 제2 전극(RME2)이 제1 절연층(PAS1)과 함께 분리될 수 있고, 그 하부의 제3 층간 절연층(IL3)이 노출될 수 있다. 복수의 서브 화소(PXn)들에 배치된 전극(RME1, RME2)들은 제2 방향(DR2)으로 연장되어 서로 연결된 상태로 형성되었다가, 발광 소자(ED)를 정렬시킨 뒤에 절단부 영역(CBA)에서 분리될 수 있다. 전극(RME1, RME2)의 분리 공정에서 각 전극(RME1, RME2)들과 제1 절연층(PAS1)이 함께 제거될 수 있고, 이들이 제거된 부분은 제3 층간 절연층(IL3)이 노출될 수 있다. 전극(RME1, RME2)의 분리 공정에서 절단부 영역(CBA)에 일부 배치된 유기 절연 물질을 포함한 층은 마스크로 활용될 수 있고, 전극(RME1, RME2)들을 분리한 후에는 이를 완전히 제거함에 따라 절단부 영역(CBA)에는 제2 절연층(PAS2)은 배치되지 않을 수 있다. 다만, 이에 제한되지 않으며, 절단부 영역(CBA)에서 전극(RME1, RME2)들이 분리된 부분에는 제3 층간 절연층(IL3)을 상에 배치된 부재들을 덮는 다른 절연층이 배치될 수도 있다.
한편, 도면에는 도시하지 않았으나, 제2 절연층(PAS2), 접촉 전극(CNE1, CNE2)들, 및 제2 뱅크(BNL2) 상에는 이들을 덮는 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB) 상에 전면적으로 배치되어 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
제1 절연층(PAS1)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함하고, 제2 절연층(PAS2)은 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(PAS1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 제1 절연층(PAS1) 및 제2 절연층(PAS2)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(ED)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(ED)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 7을 참조하면, 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(ED)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제1 단부는 발광층(36)을 기준으로 제1 반도체층(31)이 배치된 부분일 수 있다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(ED)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제2 단부는 발광층(36)을 기준으로 제2 반도체층(32)이 배치된 부분일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(ED)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 7에서는 발광 소자(ED)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(ED)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(ED)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(ED)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlN), 산화알루미늄(Al2O3) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다. 이에 따라 발광층(36)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(ED)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다. 예를 들어, 절연막(38)은 스테아릭 산(Stearic acid), 2,3-나프탈렌 디카르복실산(2,3-Naphthalene dicarboxylic acid) 등과 같은 물질로 외면이 표면처리될 수 있다.
발광 소자(ED)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(ED)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(ED)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(ED)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(ED)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 8은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 순서도이다.
도 8을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 방법은 서로 이격된 제1 전극(RME1)과 제2 전극(RME2)이 배치된 제1 기판(SUB)을 준비(S100)하는 단계, 제1 전극(RME1)과 제2 전극(RME1) 상에 발광 소자(ED)를 배치하는 단계(S200), 발광 소자(ED)를 덮는 접촉 전극층(도 11의 'CML')을 형성하고(S300), 접촉 전극층(CML)을 덮는 유기 절연층(OIL)을 형성하는 단계(S400), 및 접촉 전극층(CML) 일부를 제거하여 제1 접촉 전극(CNE1)을 형성(S500)하고, 제2 접촉 전극(CNE2)을 형성한 뒤 유기 절연층(OIL) 일부를 제거하여 제2 절연층(PAS2)을 형성하는 단계(S600)를 포함할 수 있다.
접촉 전극층(CML)은 전극(RME1, RME2)들 상에 배치된 발광 소자(ED)를 고정시키는 데에 활용된 후, 일부 패터닝되어 제1 접촉 전극(CNE1)을 형성할 수 있다. 유기 절연층(OIL)은 접촉 전극층(CML)을 패터닝하여 제1 접촉 전극(CNE1)을 형성하는 공정에서 마스크로 활용될 수 있고, 제2 접촉 전극(CNE2)을 형성한 뒤에는 일부 패터닝되어 제2 절연층(PAS2)을 형성할 수 있다. 이하에서는 다른 도면들을 더 참조하여 표시 장치(10)의 제조 공정에 대하여 상세히 설명하되, 각 부재들의 구조와 이들을 형성하는 방법에 대한 설명은 간략히 하고 제조 공정의 순서에 대하여 상세히 설명하기로 한다.
도 9 내지 도 17은 일 실시예에 따른 표시 장치의 제조 공정을 순서대로 나타내는 단면도들이다.
먼저, 도 9를 참조하면, 제1 전극(RME1) 및 제2 전극(RME2)이 형성된 제1 기판(SUB)을 준비(S100)하고, 제1 전극(RME1) 및 제2 전극(RME2)을 부분적으로 덮는 제1 절연층(PAS1) 및 제1 절연층(PAS1) 상에 배치된 제2 뱅크(BNL2)를 형성한다. 제1 기판(SUB1)과 전극(RME1, RME2)들 사이에는 상술한 바와 같이 표시 장치(10)의 회로층과 제1 뱅크(BNL1)가 배치될 수 있다. 제1 절연층(PAS1)은 전극(RME1, RME2)들 및 제1 뱅크(BNL1) 상에 배치되되, 전극(RME1, RME2)들의 상면 일부를 노출하는 개구부(OP)를 포함할 수 있다. 제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에서 발광 소자(ED)들이 배치된 부분을 둘러싸도록 배치될 수 있다. 이들의 구조 및 배치 관계에 대한 설명은 상술한 바와 동일하다.
한편, 도면으로 도시하지 않았으나, 제1 전극(RME1)과 제2 전극(RME2)은 제2 방향(DR2)으로 연장되어 이웃한 다른 서브 화소(PXn)의 전극(RME1, RME2)과 연결된 상태로 형성될 수 있다. 후속 공정에서 발광 소자(ED)들을 배치한 뒤에, 절단부 영역(CBA)에서 서로 연결된 전극(RME1, RME2)들을 단선하는 공정에 의해 서로 다른 서브 화소(PXn)의 전극(RME1, RME2)들은 분리될 수 있다.
이어, 도 10을 참조하면, 제1 절연층(PAS1) 상에 발광 소자(ED)를 배치(S200)한다. 일 실시예에서, 발광 소자(ED)는 잉크에 분산된 상태로 준비되고, 잉크젯 프린팅 공정을 통해 각 발광 영역(EMA)에 분사될 수 있다. 제2 뱅크(BNL2)는 상기 잉크가 이웃하는 다른 서브 화소(PXn)의 발광 영역(EMA)으로 넘치는 것을 방지할 수 있다. 상기 잉크가 발광 영역(EMA)에 분사되면 각 전극(RME1, RME2)에 정렬 신호를 인가하여 전극(RME1, RME2)들 상에 전계를 생성한다. 잉크 내에 분산된 발광 소자(ED)는 전계에 의해 유전영동힘을 받아 위치 및 배향 방향이 변하면서 양 단부가 서로 다른 전극(RME1, RME2)들 상에 배치될 수 있다.
이어, 도 11을 참조하면, 발광 소자(ED)와 제1 절연층(PAS1) 상에 접촉 전극층(CML)을 형성(S300)한다. 접촉 전극층(CML)은 발광 소자(ED)를 덮도록 배치되며, 제1 절연층(PAS1)에 형성된 개구부(OP)들을 덮도록 배치될 수 있다. 발광 소자(ED)가 제1 절연층(PAS1) 상에 배치되면 이를 덮는 접촉 전극층(CML)을 형성하여 발광 소자(ED)가 정렬된 위치를 고정시킬 수 있다. 별도의 절연층을 이용하여 발광 소자(ED)를 고정시키는 경우보다 접촉 전극(CNE1, CNE2)을 형성하는 접촉 전극층(CML)을 이용하여 발광 소자(ED)를 고정시킴에 따라, 표시 장치(10)의 제조 공정 중 적어도 한 단계가 절감되는 이점이 있다.
또한, 일 실시예에서 접촉 전극층(CML)은 접촉 전극(CNE1, CNE2)과 동일한 재료를 포함하며, 제1 전극(RME1) 및 제2 전극(RME2) 상에 부분적으로 배치되어 개구부(OP)를 통해 노출된 전극(RME1, RME2)과 접촉할 수 있다. 접촉 전극층(CML)은 후속 공정에서 일부 패터닝되어 제거됨으로써, 제1 접촉 전극(CNE1)을 형성할 수 있다.
다음으로, 도 12를 참조하면, 접촉 전극층(CML) 상에 유기 절연 물질을 포함한 유기 절연층(OIL)을 형성(S400)한다. 유기 절연층(OIL)은 접촉 전극층(CML) 중 제1 전극(RME1)과 발광 소자(ED) 상에 배치된 부분 중 일부를 덮도록 배치될 수 있다. 이러한 형상의 유기 절연층(OIL)은 유기 절연 물질을 접촉 전극층(CML)을 포함하여 제3 층간 절연층(IL3) 상에 전면적으로 증착한 뒤 이를 마스크를 이용한 패터닝 공정으로 형성될 수 있다. 마스크를 이용한 패터닝 공정에서 유기 절연층(OIL)은 발광 소자(ED)의 어느 한 단부와는 두께 방향으로 비중첩하도록 형성될 수 있다. 이에 따라, 후속 공정에서 발광 소자(ED)의 어느 한 단부 상에는 제2 접촉 전극(CNE2)이 배치되어 이와 접촉할 수 있다.
또한, 유기 절연층(OIL)은 제2 뱅크(BNL2)가 둘러싸는 발광 영역(EMA) 내에서 접촉 전극층(CML) 중 제1 전극(RME1) 상에 배치된 부분을 덮으며, 제2 뱅크(BNL2) 상에도 부분적으로 배치될 수 있다. 또한, 유기 절연층(OIL)은 발광 소자(ED)를 완전히 덮지 않도록 배치될 수 있고, 접촉 전극층(CML) 중에서 유기 절연층(OIL)이 배치되지 않고 노출된 부분이 후속 공정에서 제거되면 발광 소자(ED)의 어느 한 단부가 노출될 수 있다. 접촉 전극층(CML)이 제거되어 노출된 부분과 발광 소자(ED)의 일 단부 상에는 제2 접촉 전극(CNE2)이 배치될 수 있다.
이어, 도 13 및 도 14를 참조하면, 유기 절연층(OIL)을 마스크로 하여 접촉 전극층(CML)을 패터닝하여 제1 접촉 전극(CNE1)을 형성(S500)한다. 유기 절연층(OIL)은 접촉 전극층(CML)과 식각 선택비가 다른 재료를 포함함에 따라, 접촉 전극층(CML)의 패터닝 공정에서 마스크로 활용될 수 있다. 일 실시예에 따르면, 접촉 전극층(CML)을 패터닝하여 제1 접촉 전극(CNE1)을 형성하는 공정은 유기 절연층(OIL)의 유기 절연 물질이 경화되기 전 습식 식각 공정(Wet etching)으로 수행될 수 있다.
유기 절연층(OIL)을 마스크로 하여 접촉 전극층(CML)을 습식 식각하면, 접촉 전극층(CML) 중 유기 절연층(OIL)이 배치되지 않은 부분은 제거될 수 있다. 여기서, 습식 식각을 이용하여 접촉 전극층(CML)을 과식각(Over-etching)할 경우, 접촉 전극층(CML) 중 유기 절연층(OIL)이 덮는 최외곽 부분에서는 언더컷(Under-cut)이 형성될 수 있고, 패터닝되어 남은 접촉 전극층(CML)은 유기 절연층(OIL)으로부터 내측으로 함몰될 수 있다. 접촉 전극층(CML)을 패터닝하여 형성된 제1 접촉 전극(CNE1)은 발광 소자(ED)의 일 단부만을 덮도록 형성될 수 있고, 발광 소자(ED)의 타 단부는 노출될 수 있다.
유기 절연층(OIL)의 유기 절연 물질이 경화되기 전 습식 식각 공정이 수행되면, 유기 절연층(OIL)은 유동을 갖고 부분적으로 유기 절연 물질 재료가 이동할 수 있다. 접촉 전극층(CML)의 언더컷 형성 부분에서는 유기 절연 물질이 흐를 수 있고, 접촉 전극층(CML)의 언더컷에 의해 노출된 발광 소자(ED)의 측면과 유기 절연층(OIL)이 직접 접촉할 수 있다. 다만, 유기 절연층(OIL)은 유기 절연 물질이 언더컷에 의해 흐르더라도 발광 소자(ED)의 타 단부는 노출될 수 있을 정도의 부분까지 배치될 수 있다. 유기 절연층(OIL)은 제1 접촉 전극(CNE1) 중 발광 소자(ED)의 일 단부 상에 배치된 부분의 측면까지 덮도록 배치될 수 있고, 후속 공정에서 형성된 제2 절연층(PAS2)은 제1 접촉 전극(CNE1)의 제1 단부를 덮을 수 있다.
일 실시예에 따른 표시 장치(10)의 제조 방법은 제1 접촉 전극(CNE1)을 형성하는 접촉 전극층(CML)을 이용하여 발광 소자(ED)를 고정시킴에 따라 별도의 절연층을 이용한 마스크 공정이 생략되는 이점이 있다. 이와 동시에, 유기 절연층(OIL)의 경화 전 접촉 전극층(CML)을 패터닝하는 공정을 수행함에 따라, 유기 절연층(OIL)의 재료가 흘러 발광 소자(ED) 상에 직접 배치될 수 있고, 제2 절연층(PAS2)은 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 직접 접촉하지 않도록 이들을 절연할 수 있다.
한편, 유기 절연층(OIL)은 제2 뱅크(BNL2)를 넘어 절단부 영역(CBA)에도 부분적으로 배치될 수 있다. 절단부 영역(CBA) 중 유기 절연층(OIL)이 배치되지 않은 부분에는 제1 절연층(PAS1)이 노출되고, 해당 부분을 패터닝함으로써 이웃한 서브 화소(PXn)에 배치된 각 전극(RME1, RME2)들을 서로 분리할 수 있다.
도 15를 참조하면, 유기 절연층(OIL)은 절단부 영역(CBA)에서 제1 절연층(PAS1) 상면 일부가 노출되도록 배치될 수 있다. 접촉 전극층(CML)을 패터닝한 이후에는 동일한 마스크로써 유기 절연층(OIL)을 이용한 전극(RME1, RME2) 분리 공정이 수행될 수 있다. 발광 소자(ED)를 배치하는 공정에서 제2 방향(DR2)으로 이웃한 서브 화소(PXn)의 전극(RME1, RME2)들은 절단부 영역(CBA)에서 서로 연결된 상태로 형성될 수 있다. 발광 소자(ED)를 고정시키는 접촉 전극층(CML)을 형성한 이후에는 절단부 영역(CBA)에서 연결된 전극(RME1, RME2)들을 서로 분리함으로써. 각 서브 화소(PXn)는 개별적으로 구동할 수 있다.
전극(RME1, RME2)들을 분리하는 공정도 식각 공정을 통해 수행될 수 있는데, 유기 절연층(OIL)은 절단부 영역(CBA)의 일부분을 노출하도록 형성됨에 따라 전극(RME1, RME2) 분리 공정의 마스크로 활용될 수 있다. 유기 절연층(OIL)은 접촉 전극층(CML)의 패터닝 공정에 더하여 절단부 영역(CBA)에서 전극 분리 공정의 마스크로 활용됨에 따라, 표시 장치(10)의 제조 공정 중 마스크 공정의 한 단계가 더 절감되는 이점이 있다. 절단부 영역(CBA)에서 서로 연결되었던 제1 절연층(PAS1)과 전극(RME1, RME2)들은 유기 절연층(OIL)이 배치되지 않은 부분(예를 들어, 도 15의 점선 부분)이 노출되고, 건식 또는 습식 식각 공정을 통해 분리될 수 있다. 이에 따라, 절단부 영역(CBA)에는 제3 층간 절연층(IL3)이 일부분 노출될 수 있다.
다음으로, 도 16 및 도 17을 참조하면, 유기 절연층(OIL')을 경화시킨 뒤 제2 접촉 전극(CNE2)을 형성하고, 경화된 유기 절연층(OIL')을 패터닝하여 제2 절연층(PAS2)을 형성(S600)한다. 이전의 공정에서 경화되지 않은 유기 절연층(OIL)의 유기 절연 물질이 흘러 제1 접촉 전극(CNE1)의 제1 단부를 덮도록 배치되면, 유기 절연 물질이 더 이상 흐르지 않도록 이를 경화시킨다. 경화된 유기 절연층(OIL')은 유동이 없는 상태로 그 위치 및 형상이 고정되고, 제1 접촉 전극(CNE1)을 덮을 수 있다.
제2 접촉 전극(CNE2)은 접촉 전극층(CML)이 제거되어 노출된 발광 소자(ED)의 타 단부 상에 배치될 수 있다. 접촉 전극층(CML)이 제거된 부분에는 제2 전극(RME2)의 상면 일부를 노출하는 개구부(OP)가 위치하고, 제2 접촉 전극(CNE2)은 개구부(OP)를 통해 제2 전극(RME2)과 접촉할 수 있다. 또한, 제2 접촉 전극(CNE2)은 부분적으로 경화된 유기 절연층(OIL') 상에 배치될 수 있다. 유기 절연층(OIL') 상에 배치된 제2 접촉 전극(CNE2)은 유기 절연층(OIL')의 패터닝 공정에서 마스크로 활용될 수 있고, 패터닝되어 남은 유기 절연층(OIL')은 제2 절연층(PAS2)을 형성할 수 있다.
예시적인 실시예에서, 경화된 유기 절연층(OIL')의 패터닝 공정은 애싱(Ashing) 공정, 또는 산소(O2) 애싱 공정을 통해 수행될 수 있으나, 이에 제한되지 않는다. 경화된 유기 절연층(OIL')은 제2 접촉 전극(CNE2)이 형성되지 않은 부분이 애싱 공정을 통해 제거될 수 있고, 제2 접촉 전극(CNE2)과 제1 접촉 전극(CNE1) 사이의 부분에는 일부의 유기 절연층(OIL')이 남아 제2 절연층(PAS2)을 형성할 수 있다. 애싱 공정을 통해 형성된 제2 절연층(PAS2)은 도 4의 실시예와 같이 제1 측면은 제1 접촉 전극(CNE1)의 제1 단부 상에 위치하고, 제2 측면은 제2 접촉 전극(CNE2)에 의해 덮일 수 있다.
이상의 공정을 통해 일 실시예에 따른 표시 장치(10)를 제조할 수 있다. 표시 장치(10)는 접촉 전극층(CML)을 이용하여 발광 소자(ED)를 고정시키고, 유기 절연층(OIL)을 통해 마스크로 활용함에 따라, 별도의 절연층을 이용하여 발광 소자(ED)를 고정시키는 공정 대비 전체 마스크 공정 수를 절감할 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다.
도 18은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 18을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 제2 절연층(PAS2)이 생략되고 발광 소자(ED)의 측면이 부분적으로 노출될 수 있다. 또한, 제1 접촉 전극(CNE1_1)은 제2 접촉 전극(CNE2_1)과 대향하는 제1 단부가 노출될 수 있고, 제2 접촉 전극(CNE2_1)은 제1 접촉 전극(CNE1_1)과 대향하는 제2 단부가 제2 절연층(PAS2)을 덮지 않으며 노출될 수 있다. 본 실시예는 제2 절연층(PAS2)이 생략된 점에서 도 4의 실시예와 차이가 있다.
제2 절연층(PAS2)을 패터닝하는 애싱 공정에서 제1 접촉 전극(CNE1_1)과 제2 접촉 전극(CNE2_1) 사이의 유기 절연층(OIL')을 완전히 제거하면 제2 절연층(PAS2)이 남지 않을 수 있다. 제2 접촉 전극(CNE2_1)이 유기 절연층(OIL')의 경화 후에 형성될 때 제2 접촉 전극(CNE2_1)의 제2 단부에 의해 유기 절연층(OIL')이 덮이는 부분을 최소화한다면, 애싱 공정에서 유기 절연층(OIL')을 완전하게 제거할 수 있다. 경화된 유기 절연층(OIL')은 언더컷 형성에 의해 제1 접촉 전극(CNE1_1)의 제1 단부를 완전히 덮도록 배치됨에 따라, 제1 접촉 전극(CNE1_1)과 제2 접촉 전극(CNE2_1)은 서로 이격되어 배치될 수 있다. 또한, 제1 접촉 전극(CNE1_1)의 제1 단부와 제2 접촉 전극(CNE2_1)의 제2 단부의 측면이 노출되면서, 발광 소자(ED)의 측면은 접촉 전극(CNE1_1, CNE2_1)들의 상기 제1 단부와 상기 제2 단부 사이에 위치한 부분이 노출될 수 있다. 본 실시예는 제2 절연층(PAS2)이 생략되더라도 접촉 전극(CNE1_1, CNE2_1)간 단락(Short)은 방지될 수 있다. 또한, 발광 소자(ED)는 접촉 전극층(CML), 또는 제1 접촉 전극(CNE1_1)에 의해 고정되므로 정렬 이탈이 방지될 수 있다.
도 19는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 19를 참조하면, 일 실시예에 따른 표시 장치(10_2)는 제1 전극(RME1_2)과 제2 전극(RME2_2)이 부분적으로 절곡된 형상을 가질 수 있다. 각 전극(RME1_2, RME2_2)은 일 방향으로 연장된 복수의 전극 연장부(RM_E1, RM_E2, RM_E3)와 이와 다른 방향으로 연장되어 전극 연장부(RM_E1, RM_E2, RM_E3)들을 연결하는 전극 연결부(RM_B)들을 포함할 수 있다. 본 실시예는 전극(RME1_2, RME2_2)의 형상이 다른 점에서 도 3의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하고 전극(RME1_2, RME2_2)들의 형상에 대하여 상세히 설명하기로 한다.
각 전극(RME1_2, RME2_2)은 발광 영역(EMA) 내에서 제2 방향(DR2)으로 연장된 제1 전극 연장부(RM_E1)와, 제2 뱅크(BNL2)에 걸쳐 제2 방향(DR2)으로 연장된 제2 전극 연장부(RM_E2) 및 제3 전극 연장부(RM_E3)를 포함할 수 있다. 제2 전극 연장부(RM_E2)는 제1 전극 연장부(RM_E1)의 상측에 배치되고 제3 전극 연장부(RM_E3)는 제1 전극 연장부(RM_E1)의 하측에 배치될 수 있다. 제2 전극 연장부(RM_E2) 중 제2 뱅크(BNL2)와 중첩된 부분에는 컨택홀(CT1, CT2)이 형성되어 하부의 제3 도전층과 연결될 수 있다.
제1 전극 연장부(RM_E1)와 제2 전극 연장부(RM_E2) 및 제3 전극 연장부(RM_E3)는 서로 일 방향으로 정렬되지 않을 수 있다. 제1 전극 연장부(RM_E1)를 기준으로, 제2 전극 연장부(RM_E2)와 제3 전극 연장부(RM_E3)는 대각선 방향, 또는 제1 방향(DR1)과 제2 방향(DR2) 사이의 방향으로 이격될 수 있고, 제1 전극(RME1_2)과 제2 전극(RME2_2) 사이의 간격은 위치에 따라 달라질 수 있다. 예를 들어, 제1 전극(RME1_2)과 제2 전극(RME2_2) 사이의 간격 중, 제1 전극 연장부(RM_E1)들 사이의 간격은 제2 전극 연장부(RM_E2)와 제3 전극 연장부(RM_E3)들 사이의 간격보다 작을 수 있고, 발광 소자(ED)들은 각 전극(RME1_2, RME2_2)들의 제1 전극 연장부(RM_E1)들 상에 배치될 수 있다. 또한, 접촉 전극(CNE1, CNE2)들도 제1 전극 연장부(RM_E1)들 상에 배치될 수 있다.
복수의 전극 연결부(RM_B)들은 제1 방향(DR1)으로 연장되어 제1 전극 연장부(RM_E1)와 제2 전극 연장부(RM_E2), 또는 제1 전극 연장부(RM_E1)와 제3 전극 연장부(RM_E3)를 서로 연결시킬 수 있다. 각 전극(RME1_2, RME2_2)들은 전극 연결부(RM_B)를 포함하여 전체적으로 제2 방향(DR2)으로 연장되되, 부분적으로 제1 방향(DR1)으로 절곡된 형상을 가질 수 있다.
각 전극(RME1_2, RME2_2)들이 부분적으로 절곡됨에 따라, 다른 부분보다 이격된 간격이 가까운 부분을 포함할 수 있고, 이들 사이에는 강한 세기의 전계가 생성될 수 있다. 표시 장치(10_2)의 제조 공정에서 발광 소자(ED)들은 강한 세기의 전계가 생성된 곳에 집중적으로 배치될 수 있고, 잉크젯 프린팅 공정 중 유실되는 발광 소자(ED)의 수를 줄일 수 있다.
이상의 실시예들은 각 서브 화소(PXn)마다 2개의 전극(RME1, RME2)을 포함한 경우를 예시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 각 서브 화소(PXn)마다 더 많은 수의 전극(RME1, RME2)들을 포함하여 더 많은 수의 발광 소자(ED)들이 배치될 수 있다.
도 20은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 21은 도 20의 Q6-Q6'선을 따라 자른 단면도이다. 도 20은 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 20 및 도 21을 참조하면, 일 실시예에 따른 표시 장치(10_3)는 각 서브 화소(PXn)마다 더 많은 수의 전극(RME1_3, RME2_3, RME3_3, RME4_3)들, 발광 소자(ED1, ED2)들, 및 접촉 전극(CNE1_3, CNE2_3, CNE3_3)들을 포함할 수 있다. 표시 장치(10_3)는 각 서브 화소(PXn)에 배치되는 제1 전극(RME1_3)과 제2 전극(RME2_3)에 더하여 제3 전극(RME3_3) 및 제4 전극(RME4_3)들을 더 포함하고, 제1 전극(RME1_3)과 제3 전극(RME3_3) 사이에 배치된 제1 발광 소자(ED1) 및 제2 전극(RME2_3)과 제4 전극(RME4_3) 사이에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 각 서브 화소(PXn)는 더 많은 수의 발광 소자(ED1, ED2)들을 포함하여 단위 면적 당 휘도가 향상될 수 있다. 또한, 제1 전극(RME1_3) 및 제2 전극(RME2_3)과 달리 제3 전극(RME3_3) 및 제4 전극(RME4_3)은 제3 도전층과 직접 연결되지 않고, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제3 접촉 전극(CNE3_3)을 통해 서로 직렬로 연결될 수 있다.
제1 뱅크(BNL1_3)는 이웃하는 서브 화소(PXn)에 걸쳐 배치된 제1 서브 뱅크(BNL_A)와, 제1 서브 뱅크(BNL_A)들 사이에 배치된 제2 서브 뱅크(BNL_B)를 포함할 수 있다. 발광 영역(EMA)의 중심부에는 제2 방향(DR2)으로 연장된 제2 서브 뱅크(BNL_B)들가 배치되고, 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 양 측에는 각각 제1 서브 뱅크(BNL_A)들이 배치될 수 있다. 본 실시예의 제1 뱅크(BNL1_3)는 도 3의 제1 뱅크(BNL1)와 실질적으로 동일한 패턴으로 배치된 제1 서브 뱅크(BNL_A)와, 제1 방향(DR1)으로 이격된 제1 서브 뱅크(BNL_A)들 사이에 배치된 제2 서브 뱅크(BNL_B)를 더 포함하는 점에서 차이가 있다.
제1 전극(RME1_3)과 제4 전극(RME4_3)은 각각 실질적으로 도 19의 실시예와 동일한 형상을 가질 수 있다. 제1 전극(RME1_3)은 제1 컨택홀(CT1)이 형성되는 전극 컨택부(RM_C)를 더 포함하는 점에서 도 19의 제1 전극(RME1_2)과 차이가 있고, 제4 전극(RME4_3)은 도 19의 제2 전극(RME2_2)과 동일한 형상을 가질 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3)은 각각 서로 다른 제1 서브 뱅크(BNL_A) 상에 배치된다. 제1 전극(RME1_3)의 발광 영역(EMA)의 중심을 기준으로 좌측의 제1 서브 뱅크(BNL_A) 상에 배치되고 제4 전극(RME4_3)은 우측의 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3) 사이에는 제2 전극(RME2_3)과 제3 전극(RME3_3)이 배치될 수 있다.
제1 전극(RME1_3)은 발광 영역(EMA)의 상측에 배치된 제2 전극 연장부(RM_E2)에 그 폭이 비교적 넓은 전극 컨택부(RM_C)가 형성될 수 있다. 전극 컨택부(RM_C)는 제2 뱅크(BNL2)와 중첩되어 제1 컨택홀(CT1)이 형성될 수 있다. 다만, 제1 전극(RME1_3)에만 전극 컨택부(RM_C)가 형성되고, 제4 전극(RME4_3)에는 전극 컨택부(RM_C)가 형성되지 않을 수 있다. 제4 전극(RME4_3)은 제3 도전층과 직접 전기적으로 연결되지 않고, 후술하는 제3 접촉 전극(CNE3_3)을 통해 전기 신호가 전달될 수 있다.
제2 전극(RME2_3)과 제3 전극(RME3_3)은 도 3의 실시예와 유사한 형상을 갖고 제1 전극(RME1_3)과 제4 전극(RME4_3)들 사이에 배치될 수 있다. 제2 전극(RME2_3)과 제3 전극(RME3_3)은 각각 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 양 측에 배치되어 서로 이격될 수 있다. 제2 전극(RME2_3)은 제4 전극(RME4_3)과 제1 방향(DR1)으로 이격되어 제2 서브 뱅크(BNL_B)의 우측 상에 배치되고, 제3 전극(RME3_3)은 제1 전극(RME1_3)과 제1 방향(DR1)으로 이격되어 제2 서브 뱅크(BNL_B)의 좌측 상에 배치된다. 제2 전극(RME2_3)은 제2 뱅크(BNL2)와 중첩된 부분에서 전극 컨택부(RM_C)가 형성되고, 전극 컨택부(RM_C)는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 연결될 수 있다. 반면, 제3 전극(RME3_3)은 제3 도전층과 직접 전기적으로 연결되지 않으며, 제4 전극(RME4_3)과 유사하게 제3 접촉 전극(CNE3_3)을 통해 전기 신호가 전달될 수 있다.
제1 발광 소자(ED1)는 제1 전극(RME1_3) 및 제3 전극(RME3_3) 상에 배치되고, 제2 발광 소자(ED2)는 제2 전극(RME2_3) 및 제4 전극(RME4_3) 상에 배치된다. 발광 소자(ED1, ED2)는 제1 반도체층(31)이 배치된 제1 단부가 향하는 방향인 배향 방향을 가질 수 있는데, 표시 장치(10_3)의 서브 화소(PXn)가 더 많은 수의 전극들을 포함함에 따라, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 일 단부가 향하는 방향이 서로 반대 방향일 수 있다. 예를 들어, 제1 발광 소자(ED1)는 일 단부가 제3 전극(RME3_3) 상에 배치되고 그 반대편 타 단부는 제1 전극(RME1_3) 상에 배치되어, 제1 발광 소자(ED1)들은 일 단부가 제1 방향(DR1) 일 측을 향하도록 배치될 수 있다. 반면, 제2 발광 소자(ED2)는 일 단부가 제2 전극(RME2_3) 상에 배치되고 그 반대편 타 단부는 제4 전극(RME4_3) 상에 배치되어, 제2 발광 소자(ED2)들은 일 단부가 제1 방향(DR1) 타 측을 향하도록 배치될 수 있다. 배향 방향이 서로 반대 방향인 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 후술하는 제3 접촉 전극(CNE3_3)을 통해 서로 직렬로 연결될 수 있다.
제1 접촉 전극(CNE1_3)은 제1 전극(RME1_3) 상에 배치되어 제1 발광 소자(ED1)의 일 단부와 접촉할 수 있다. 제2 접촉 전극(CNE2_3)은 제2 전극(RME2_3) 상에 배치되어 제2 발광 소자(ED2)의 타 단부와 접촉할 수 있다. 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)은 각각 제1 전극(RME1_3) 및 제2 전극(RME2_3)과 접촉하고, 이들은 각각 제1 트랜지스터(T1) 및 제2 전압 배선(VL2)을 통해 발광 소자(ED1, ED2)의 구동을 위한 전원 전압들이 전달될 수 있다.
제3 접촉 전극(CNE3_3)은 제3 전극(RME3_3) 및 제4 전극(RME4_3) 상에 배치될 수 있다. 제3 접촉 전극(CNE3_3)은 제2 방향(DR2)으로 연장되어 제3 전극(RME3_3) 또는 제4 전극(RME4_3) 상에 배치된 접촉 전극 연장부(CN_E1, CN_E2)와, 이들을 서로 연결하는 복수의 접촉 전극 연결부(CN_B)를 포함할 수 있다. 제3 접촉 전극(CNE3_3)의 제1 접촉 전극 연장부(CN_E1)는 제3 전극(RME3_3) 상에 배치되고 제2 접촉 전극 연장부(CN_E2)는 제4 전극(RME4_3) 상에 배치된다. 제1 및 제2 접촉 전극 연장부(CN_E1, CN_E2)들은 제2 방향(DR2)으로 연장되고 접촉 전극 연결부(CN_B)는 제1 방향(DR1)으로 연장되어 접촉 전극 연장부(CN_E1, CN_E2)들을 상호 연결할 수 있다. 제3 접촉 전극(CNE3_3)은 평면 상 제2 접촉 전극(CNE2_3)을 둘러싸는 형상으로 배치될 수 있다.
제3 접촉 전극(CNE3_3)의 접촉 전극 연장부(CN_E1, CN_E2)들은 제3 전극(RME3_3) 또는 제4 전극(RME4_3) 및 발광 소자(ED1, ED2)의 일 단부와 접촉할 수 있다. 예를 들어, 제1 접촉 전극 연장부(CN_E1)는 제3 전극(RME3_3) 및 제1 발광 소자(ED1)의 일 단부와 접촉하고, 제2 접촉 전극 연장부(CN_E2)는 제4 전극(RME4_3) 및 제2 발광 소자(ED2)의 일 단부와 접촉할 수 있다.
제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)은 발광 소자(ED1, ED2)들을 고정시키는 접촉 전극층(CML)을 패터닝하여 형성될 수 있다. 반면, 제3 접촉 전극(CNE3_3)은 유기 절연층(OIL')이 경화된 후에 형성될 수 있다. 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)은 그 폭(WC1, WC2)이 각각 제3 접촉 전극(CNE3_3)의 접촉 전극 연장부(CN_E1, CN_E2)들보다 클 수 있다.
제2 절연층(PAS2_3)은 접촉 전극(CNE1_3, CNE2_3, CNE3_3)들 사이에 배치되어 이들을 절연할 수 있다. 일 실시예에 따르면, 제2 절연층(PAS2)은 제1 발광 소자(ED1) 및 제2 발광 소자(ED2) 상에 배치된 제1 절연 패턴(PT1)과 제2 서브 뱅크(BNL_B) 상에 배치된 제2 절연 패턴(PT2)을 포함할 수 있다. 제2 절연층(PAS2_3)은 발광 소자(ED1, ED2)들에 더하여 제2 서브 뱅크(BNL_B) 상에 배치되어 인접한 접촉 전극들을 절연할 수 있다.
예를 들어, 제1 절연 패턴(PT1)은 제1 접촉 전극(CNE1_3)과 제1 접촉 전극 연장부(CN_E1) 사이, 및 제2 접촉 전극(CNE2_3)과 제2 접촉 전극 연장부(CN_E2) 사이에 배치될 수 있다. 또는 제1 절연 패턴(PT1)들은 각각 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B) 사이에 배치될 수 있다. 제1 절연 패턴(PT1)의 제1 측면은 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)의 일 단부를 덮도록 배치되며, 그 반대편 제2 측면은 접촉 전극 연장부(CN_E1, CN_E2)들에 의해 덮일 수 있다. 제2 절연 패턴(PT2)은 제2 서브 뱅크(BNL_B) 상에 배치되어 제1 접촉 전극 연장부(CN_E1) 및 제2 접촉 전극(CNE2_3) 사이에 배치될 수 있다. 제2 절연 패턴(PT2)의 일 측면은 제1 접촉 전극 연장부(CN_E1)에 의해 덮이고, 그 반대편 타 측면은 제2 접촉 전극(CNE2_3)의 타 단부 상에 놓일 수 있다.
제1 발광 소자(ED1)와 제2 발광 소자(ED2)에는 각각 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)을 통해 전원 전압들이 인가될 수 있다. 상기 전원 전압들은 발광 소자(ED1, ED2)를 통해 흐를 수 있고, 제1 발광 소자(ED1)와 제2 발광 소자(ED2) 사이에서는 제3 접촉 전극(CNE3_3)을 통해 흐를 수 있다. 제3 접촉 전극(CNE3_3)은 제1 발광 소자(ED1)와 제2 발광 소자(ED2) 사이의 연결 경로를 형성할 수 있고, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제3 접촉 전극(CNE3_3)을 통해 직렬로 연결될 수 있다. 또한, 제3 접촉 전극(CNE3_3)이 제3 전극(RME3_3) 및 제4 전극(RME4_3)과 접촉함에 따라, 제3 전극(RME3_3) 및 제4 전극(RME4_3)은 그 하부의 회로층과 직접 연결되지 않더라도 플로팅(Floating) 상태로 남지 않고 전원 전압이 흐를 때 이와 전기적으로 연결될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
RME1, RME2: 전극
ED: 발광 소자
CNE1~CNE3: 접촉 전극 CML: 접촉 전극층
CT1, CT2: 컨택홀
EMA: 발광 영역 CBA: 절단부 영역
BNL1: 제1 뱅크 BNL2: 제2 뱅크
PAS1, PAS2: 제1 및 제2 절연층
PT1, PT2: 절연 패턴
OIL: 유기 절연층

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 서로 이격되어 배치된 제1 전극과 제2 전극;
    상기 제1 전극과 상기 제2 전극을 부분적으로 덮는 제1 절연층;
    상기 제1 절연층 상에 배치된 복수의 발광 소자들;
    상기 제1 전극 상에 배치되어 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극;
    상기 발광 소자 상에 배치되어 상기 제1 접촉 전극의 일 단부를 덮는 제2 절연층; 및
    상기 제2 절연층과 상기 제2 전극 상에 배치되어 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 서로 이격되어 배치되고,
    상기 제1 접촉 전극의 상기 제2 접촉 전극과 대향하는 제1 단부의 높이는 상기 제2 접촉 전극의 상기 제1 접촉 전극과 대향하는 제2 단부의 높이보다 낮은 표시 장치.
  3. 제1 항에 있어서,
    상기 제2 절연층의 하면 중 일부분은 상기 발광 소자와 직접 접촉하고 다른 일부분은 상기 제1 접촉 전극의 상기 제1 단부의 상면과 직접 접촉하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제2 절연층은 하면으로부터 상부로 갈수록 폭이 좁아지는 형상을 갖는 표시 장치.
  5. 제1 항에 있어서,
    상기 제2 절연층은 상기 제1 접촉 전극 상에 위치한 제1 측면이 노출되고, 상기 제1 측면의 반대편 제2 측면은 상기 제2 접촉 전극에 의해 덮이도록 형성되는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 접촉 전극의 일 방향으로 측정된 폭은 상기 제2 접촉 전극의 상기 일 방향으로 측정된 폭보다 크고,
    상기 발광 소자의 측면 중 상기 제1 접촉 전극과 접촉하는 부분의 면적은 상기 제2 접촉 전극과 접촉하는 부분의 면적보다 큰 표시 장치.
  7. 제1 항에 있어서,
    상기 제2 절연층은 유기 절연 물질을 포함하고 상기 제1 절연층은 무기 절연 물질을 포함하며,
    상기 제2 절연층의 최대 두께는 상기 제1 절연층의 두께보다 큰 표시 장치.
  8. 제1 항에 있어서,
    상기 발광 소자는 상기 일 단부가 상기 제1 전극 상에 놓이도록 배치되고 상기 타 단부는 상기 제2 전극 상에 놓이도록 배치된 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극을 부분적으로 노출하는 개구부들을 포함하고,
    상기 제1 접촉 전극은 상기 개구부를 통해 노출된 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 개구부를 통해 노출된 상기 제2 전극과 접촉하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 기판과 상기 제1 전극 및 상기 제2 전극 사이에 배치된 복수의 제1 뱅크들을 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 배치된 제3 전극, 및 상기 제2 전극을 사이에 두고 상기 제3 전극과 이격된 제4 전극을 더 포함하고,
    상기 제1 뱅크는 서로 이격된 복수의 제1 서브 뱅크들 및 상기 제1 서브 뱅크들 사이에 배치된 제2 서브 뱅크를 포함하며,
    상기 제2 전극과 상기 제3 전극은 각각 상기 제2 서브 뱅크 상에서 이격되어 배치된 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 절연층은 상기 제1 서브 뱅크와 상기 제2 서브 뱅크 사이에 배치된 복수의 제1 절연 패턴들 및 상기 제2 서브 뱅크 상에 배치된 제2 절연 패턴을 포함하는 표시 장치.
  13. 제1 기판;
    상기 제1 기판 상에 서로 이격되어 배치된 제1 전극과 제2 전극;
    상기 제1 전극 및 상기 제2 전극 상에 배치된 발광 소자;
    상기 발광 소자의 일 단부 및 상기 제1 전극 상에 배치된 제1 접촉 전극; 및
    상기 발광 소자의 타 단부 및 상기 제2 전극 상에 배치되어 상기 제1 접촉 전극과 이격된 제2 접촉 전극을 포함하며,
    상기 제1 접촉 전극과 상기 제2 접촉 전극이 서로 대향하는 각 단부의 높이는 상기 제2 접촉 전극이 상기 제1 접촉 전극보다 크고, 상기 발광 소자의 측면은 상기 제1 접촉 전극과 상기 제2 접촉 전극 사이에 위치한 부분이 노출된 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 전극과 상기 제2 전극을 부분적으로 덮는 제1 절연층을 더 포함하고,
    상기 발광 소자는 상기 제1 절연층 상에 직접 배치된 표시 장치.
  15. 제14 항에 있어서,
    상기 발광 소자의 측면 중 상기 제1 접촉 전극과 접촉하는 부분의 면적은 상기 제2 접촉 전극과 접촉하는 부분의 면적보다 큰 표시 장치.
  16. 서로 이격된 제1 전극과 제2 전극, 및 상기 제1 전극과 제2 전극을 부분적으로 덮는 제1 절연층 형성된 기판을 준비하고, 상기 제1 전극과 상기 제2 전극 상에 복수의 발광 소자들을 배치하는 단계;
    상기 제1 전극 및 상기 제2 전극 상에 배치되고 상기 발광 소자들을 덮는 접촉 전극층을 형성하는 단계;
    상기 접촉 전극층 상에 유기 절연층을 형성한 뒤, 상기 접촉 전극층을 패터닝하여 제1 접촉 전극을 형성하는 단계; 및
    상기 유기 절연층의 일부분 상에 제2 접촉 전극을 형성하고, 상기 유기 절연층의 다른 일부분을 제거하여 제2 절연층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제1 접촉 전극을 형성하는 단계는 상기 유기 절연층이 경화되기 전 상기 접촉 전극층을 습식 식각하는 공정으로 수행되고,
    상기 접촉 전극층은 패터닝되어 제거된 부분에 언더컷이 형성되는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제1 접촉 전극을 형성하는 단계에서, 상기 유기 절연층을 이루는 재료는 상기 접촉 전극층의 상기 언더컷이 형성된 부분으로 이동하여 상기 유기 절연층의 적어도 일부분이 상기 발광 소자와 직접 접촉하는 표시 장치의 제조 방법.
  19. 제17 항에 있어서,
    상기 제2 절연층을 형성하는 단계는 상기 유기 절연층을 경화시킨 뒤, 상기 경화된 유기 절연층 중 상기 제2 접촉 전극이 형성되지 않은 부분을 애싱 공정을 통해 제거하는 단계인 표시 장치의 제조 방법.
  20. 제17 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 상기 제1 접촉 전극을 형성하는 단계 후에 상기 발광 소자들이 배치되는 영역 외부에서 적어도 일부분이 분리되는 표시 장치의 제조 방법.
KR1020200065031A 2020-05-29 2020-05-29 표시 장치 및 이의 제조 방법 KR20210148536A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200065031A KR20210148536A (ko) 2020-05-29 2020-05-29 표시 장치 및 이의 제조 방법
US17/316,505 US20210376281A1 (en) 2020-05-29 2021-05-10 Display device and method of fabricating the same
PCT/KR2021/006278 WO2021241937A1 (ko) 2020-05-29 2021-05-20 표시 장치 및 이의 제조 방법
CN202180039327.8A CN115943495A (zh) 2020-05-29 2021-05-20 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200065031A KR20210148536A (ko) 2020-05-29 2020-05-29 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210148536A true KR20210148536A (ko) 2021-12-08

Family

ID=78705491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200065031A KR20210148536A (ko) 2020-05-29 2020-05-29 표시 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20210376281A1 (ko)
KR (1) KR20210148536A (ko)
CN (1) CN115943495A (ko)
WO (1) WO2021241937A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116437742A (zh) * 2023-05-12 2023-07-14 南京国兆光电科技有限公司 一种oled显示器件的像素定义层结构及其制备方法
US11978835B2 (en) 2020-12-18 2024-05-07 Samsung Display Co., Ltd. Display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
KR20210148539A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치
KR20230106789A (ko) * 2022-01-06 2023-07-14 삼성디스플레이 주식회사 표시패널 및 이를 구비하는 표시장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4814394B2 (ja) * 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
KR102136845B1 (ko) * 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
US9443904B1 (en) * 2015-09-07 2016-09-13 Mikro Mesa Technology Co., Ltd. Light-emitting diode display and manufacturing method thereof
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
CN106941108B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
KR102503168B1 (ko) * 2018-02-08 2023-02-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102585158B1 (ko) * 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치
KR102600602B1 (ko) * 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102657129B1 (ko) * 2018-10-11 2024-04-16 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102030323B1 (ko) * 2018-11-23 2019-10-10 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978835B2 (en) 2020-12-18 2024-05-07 Samsung Display Co., Ltd. Display device
CN116437742A (zh) * 2023-05-12 2023-07-14 南京国兆光电科技有限公司 一种oled显示器件的像素定义层结构及其制备方法
CN116437742B (zh) * 2023-05-12 2024-02-06 南京国兆光电科技有限公司 一种oled显示器件结构及其制备方法

Also Published As

Publication number Publication date
US20210376281A1 (en) 2021-12-02
WO2021241937A1 (ko) 2021-12-02
CN115943495A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20210124564A (ko) 표시 장치
US20210367024A1 (en) Display device
KR20220026626A (ko) 표시 장치 및 그 제조 방법
CN115777147A (zh) 显示装置
US20220223761A1 (en) Display device
US20220052107A1 (en) Display device
US11908848B2 (en) Display device including electrode patterns and method of fabricating the same
KR20210132271A (ko) 표시 장치
KR20210124594A (ko) 표시 장치 및 이의 제조 방법
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20220019120A (ko) 표시 장치 및 그 제조 방법
KR20210143350A (ko) 표시 장치
US20230142777A1 (en) Display device
US20220140194A1 (en) Display device
EP4340027A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
EP4109571A1 (en) Display device
KR20220051056A (ko) 표시 장치
KR20210146767A (ko) 표시 장치
KR20220083935A (ko) 표시 장치
KR20230112771A (ko) 표시 장치 및 그 제조 방법
KR20220140058A (ko) 표시 장치
TW202329485A (zh) 發光元件以及包含其之顯示裝置
KR20230120151A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination