KR20210146767A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20210146767A KR20210146767A KR1020200138175A KR20200138175A KR20210146767A KR 20210146767 A KR20210146767 A KR 20210146767A KR 1020200138175 A KR1020200138175 A KR 1020200138175A KR 20200138175 A KR20200138175 A KR 20200138175A KR 20210146767 A KR20210146767 A KR 20210146767A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- contact
- disposed
- light emitting
- insulating layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims description 422
- 239000011229 interlayer Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 35
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 101100198313 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RME1 gene Proteins 0.000 description 109
- 101150080924 CNE1 gene Proteins 0.000 description 80
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 68
- 101150038023 PEX1 gene Proteins 0.000 description 68
- 101150014555 pas-1 gene Proteins 0.000 description 68
- 239000004065 semiconductor Substances 0.000 description 61
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 40
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 40
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 40
- 101000623895 Bos taurus Mucin-15 Proteins 0.000 description 32
- 230000005684 electric field Effects 0.000 description 28
- 239000000463 material Substances 0.000 description 28
- 239000011810 insulating material Substances 0.000 description 20
- 101710205482 Nuclear factor 1 A-type Proteins 0.000 description 14
- 101710170464 Nuclear factor 1 B-type Proteins 0.000 description 14
- 102100022162 Nuclear factor 1 C-type Human genes 0.000 description 14
- 101710113455 Nuclear factor 1 C-type Proteins 0.000 description 14
- 101710140810 Nuclear factor 1 X-type Proteins 0.000 description 14
- 239000013311 covalent triazine framework Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 8
- 101150119033 CSE2 gene Proteins 0.000 description 7
- 102100026620 E3 ubiquitin ligase TRAF3IP2 Human genes 0.000 description 7
- 101710140859 E3 ubiquitin ligase TRAF3IP2 Proteins 0.000 description 7
- 101100007792 Escherichia coli (strain K12) casB gene Proteins 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 102100029091 Exportin-2 Human genes 0.000 description 5
- 101000770958 Homo sapiens Exportin-2 Proteins 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 101100523500 Arabidopsis thaliana ARAC4 gene Proteins 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000007641 inkjet printing Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 101100355577 Arabidopsis thaliana ARAC11 gene Proteins 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 101150105468 rme-6 gene Proteins 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 235000021355 Stearic acid Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- KHARCSTZAGNHOT-UHFFFAOYSA-N naphthalene-2,3-dicarboxylic acid Chemical compound C1=CC=C2C=C(C(O)=O)C(C(=O)O)=CC2=C1 KHARCSTZAGNHOT-UHFFFAOYSA-N 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- QIQXTHQIDYTFRH-UHFFFAOYSA-N octadecanoic acid Chemical compound CCCCCCCCCCCCCCCCCC(O)=O QIQXTHQIDYTFRH-UHFFFAOYSA-N 0.000 description 1
- OQCDKBAXFALNLD-UHFFFAOYSA-N octadecanoic acid Natural products CCCCCCCC(C)CCCCCCCCC(O)=O OQCDKBAXFALNLD-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- -1 polyphenylene Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000008117 stearic acid Substances 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
표시 장치가 제공된다. 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되고, 제1 방향으로 연장되며 서로 제2 방향으로 이격된 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되며 상기 제1 방향으로 서로 이격된 복수의 발광 소자들, 상기 제1 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제2 접촉 전극을 포함하고, 상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 접촉하며, 상기 제1 컨택부 및 상기 제2 컨택부는 상기 복수의 발광 소자들과 상기 제1 방향으로 이격되어 배치된다.
Description
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 출광 효율이 향상된 무기 발광 소자 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 신규한 전극 구조를 포함하여 광 효율이 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되고, 제1 방향으로 연장되며 서로 제2 방향으로 이격된 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되며 상기 제1 방향으로 서로 이격된 복수의 발광 소자들, 상기 제1 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제2 접촉 전극을 포함하고, 상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 접촉하며, 상기 제1 컨택부 및 상기 제2 컨택부는 상기 복수의 발광 소자들과 상기 제1 방향으로 이격되어 배치된다.
상기 제1 컨택부와 상기 제2 컨택부가 상기 제2 방향으로 이격된 사이에는 상기 발광 소자가 배치되지 않을 수 있다.
상기 복수의 발광 소자들이 배치된 영역인 발광 소자 영역이 정의되고, 상기 제1 컨택부 및 상기 제2 컨택부는 상기 발광 소자 영역과 상기 제1 방향으로 이격되어 배치될 수 있다.
상기 제1 기판 상에 배치된 층간 절연층, 상기 층간 절연층과 상기 제1 전극 및 상기 제2 전극 사이에 배치된 복수의 제1 뱅크들을 더 포함하고, 상기 제1 전극과 상기 제2 전극은 상기 층간 절연층 상에 직접 배치된 제1 부분 및 상기 제1 부분과 연결되며 상기 제1 뱅크 상에 직접 배치된 제2 부분을 포함할 수 있다.
상기 제1 접촉 전극은 상기 제1 전극의 제1 부분 상에 배치되고 상기 제2 접촉 전극은 상기 제2 전극의 제1 부분 상에 배치되며, 상기 제1 컨택부와 상기 제2 컨택부는 각각 상기 제1 전극 및 상기 제2 전극의 제1 부분에 배치될 수 있다.
상기 제1 전극 및 상기 제2 전극은 상기 제1 부분과 상기 제2 부분 사이를 연결하는 제3 부분을 더 포함하고, 상기 제1 부분의 상기 제1 방향으로 측정된 길이는 상기 제3 부분의 상기 제1 방향으로 측정된 길이보다 클 수 있다.
상기 제1 전극과 상기 제2 전극의 상기 제1 부분들 사이의 간격은 상기 제2 부분들 사이의 간격보다 작을 수 있다.
상기 제1 전극과 상기 제2 전극의 폭은 상기 제1 접촉 전극과 상기 제2 접촉 전극의 폭보다 클 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극 사이의 간격은 상기 제1 전극과 상기 제2 전극의 제1 부분들 사이의 간격보다 작을 수 있다.
상기 제1 전극과 상기 제2 전극의 제1 부분들 사이의 간격은 상기 발광 소자의 상기 제2 방향으로 측정된 길이보다 작을 수 있다.
상기 제1 전극과 상기 제2 전극을 부분적으로 덮는 제1 절연층을 더 포함하고, 상기 제1 컨택부와 상기 제2 컨택부는 상기 제1 절연층을 관통하며 각각 상기 제1 전극 및 상기 제2 전극 일부를 노출할 수 있다.
상기 발광 소자들은 상기 제1 절연층 상에 직접 배치될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치된 복수의 제1 뱅크, 서로 다른 상기 제1 뱅크 상에 각각 배치되고 제1 방향으로 연장되며, 제2 방향으로 서로 이격된 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되며 상기 제1 방향으로 서로 이격된 복수의 발광 소자들, 상기 제1 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제2 접촉 전극을 포함하고, 상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 접촉하며, 상기 제1 컨택부 및 상기 제2 컨택부는 상기 복수의 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이를 향하는 방향으로 이격되어 배치된다.
상기 제1 전극과 상기 제2 전극은 상기 층간 절연층 상에 직접 배치된 제1 부분 및 상기 제1 부분과 연결되며 상기 제1 뱅크 상에 직접 배치된 제2 부분을 포함하고, 상기 제1 컨택부 및 상기 제2 컨택부는 각각 상기 제1 전극과 상기 제2 전극의 상기 제2 부분 상에 배치될 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극은 각각 상기 제1 부분 상에 배치된 접촉 전극 연장부, 상기 제1 컨택부 또는 상기 제2 컨택부 상에 배치된 접촉 전극 컨택부, 및 상기 접촉 전극 연장부와 상기 접촉 전극 컨택부를 연결하는 접촉 전극 연결부를 포함하고, 상기 접촉 전극 연결부들은 상기 발광 소자들과 상기 제1 방향으로 이격되어 배치될 수 있다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되어 제1 방향으로 연장되어 제2 방향으로 이격된 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 전극 및 상기 제2 전극과 상기 제2 방향으로 이격된 제3 전극, 상기 제1 전극과 상기 제1 방향으로 이격된 제4 전극, 양 단부가 상기 제1 전극과 상기 제3 전극 상에 배치된 제1 발광 소자 및 일 단부가 상기 제2 전극 상에 배치된 제2 발광 소자를 포함하는 발광 소자들, 상기 제1 전극 상에 배치되어 상기 제1 발광 소자와 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 제2 발광 소자와 접촉하는 제2 접촉 전극 및 상기 제3 전극 상에 배치되어 상기 제1 발광 소자와 접촉하는 제3 접촉 전극을 포함하고, 상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 접촉하며 상기 제3 접촉 전극은 상기 제3 전극 상에 배치된 제3 컨택부를 통해 상기 제3 전극과 접촉하며, 상기 제2 컨택부 및 상기 제3 컨택부는 상기 발광 소자들과 상기 제1 방향으로 이격되어 배치된다.
상기 제2 전극과 상기 제3 전극은 상기 제2 방향 일 측이 돌출된 전극 돌출부를 더 포함하고, 상기 제2 컨택부와 상기 제3 컨택부는 각각 상기 제2 전극 및 상기 제3 전극의 전극 돌출부 상에 배치될 수 있다.
상기 제1 전극은 상기 제1 방향으로 연장된 제1 전극 연장부 및 상기 제1 전극 연장부의 상기 제1 방향 일 측과 연결되어 상기 제2 방향으로 연장된 전극 연결부를 포함하고, 상기 제1 발광 소자는 상기 제1 전극의 전극 연장부와 상기 제3 전극 상에 배치될 수 있다.
상기 제1 컨택부는 상기 제1 전극의 상기 전극 연결부 상에 배치되고, 상기 제1 접촉 전극은 상기 제1 발광 소자와 접촉하는 접촉 전극 연장부 및 상기 접촉 전극 연장부와 연결되며 상기 제1 컨택부 상에 배치된 접촉 전극 컨택부를 포함할 수 있다.
상기 제1 기판 상에 배치된 전압 배선 및 도전 패턴을 포함하는 도전층을 더 포함하고, 상기 제1 전극은 상기 도전 패턴과 직접 연결되고 상기 제2 전극은 상기 전압 배선과 직접 연결될 수 있다.
상기 제4 전극과 상기 제2 방향으로 이격되고 상기 제3 전극과 상기 제1 방향으로 이격된 제5 전극, 상기 제5 전극과 상기 제2 방향으로 이격된 제6 전극, 상기 제5 전극과 상기 제6 전극 사이에 배치되어 상기 제2 전극과 상기 제1 방향으로 이격된 제7 전극, 및 상기 제6 전극과 상기 제1 방향으로 이격되고 상기 제2 전극과 상기 제2 방향으로 이격된 제8 전극을 더 포함하고, 상기 발광 소자는 상기 제4 전극과 상기 제5 전극 상에 배치된 제3 발광 소자 및 상기 제6 전극과 상기 제7 전극 상에 배치된 제4 발광 소자를 더 포함하며, 상기 제2 발광 소자는 타 단부가 상기 제8 전극 상에 배치될 수 있다.
상기 제3 접촉 전극은 상기 제4 전극 상에 배치되어 상기 제3 발광 소자와 접촉하는 부분을 더 포함하며, 상기 제3 접촉 전극은 상기 제3 발광 소자와 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격되어 배치된 컨택부를 통해 상기 제4 전극과 접촉할 수 있다.
상기 제5 전극과 상기 제6 전극 상에 배치되어 복수의 컨택부들을 통해 상기 제5 전극 및 상기 제6 전극과 접촉하는 제4 접촉 전극 및 상기 제7 전극과 상기 제8 전극 상에 배치되어 복수의 컨택부들을 통해 상기 제7 전극 및 상기 제8 전극과 접촉하는 제5 접촉 전극을 더 포함하고, 상기 제5 전극 내지 상기 제8 전극 상에 배치된 상기 컨택부들 중 일부는 각각 상기 발광 소자들과 상기 제1 방향으로 이격될 수 있다.
상기 제5 전극 내지 상기 제8 전극 상에 배치된 상기 컨택부들 중 적어도 일부는 상기 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격되어 배치될 수 있다.
상기 제1 컨택부는 상기 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격되어 배치될 수 있다.
상기 제1 내지 제8 전극들을 부분적으로 덮는 제1 절연층, 상기 발광 소자들 및 상기 제1 절연층 상에 부분적으로 배치된 제2 절연층 및 상기 제2 절연층과 상기 제3 접촉 전극 및 상기 제4 접촉 전극을 덮도록 배치된 제3 절연층을 더 포함하고, 상기 복수의 컨택부들은 상기 제1 절연층을 관통할 수 있다.
상기 제2 절연층 및 상기 제3 절연층을 관통하며 상기 제1 절연층 상면 일부를 노출하는 복수의 개구부들을 더 포함하고, 상기 개구부는 상기 제1 전극 일부와 상기 제1 발광 소자의 일 단부에 걸쳐 형성된 제1 개구부, 상기 제2 전극 일부와 상기 제2 발광 소자의 일 단부에 걸쳐 형성된 제2 개구부, 및 상기 제8 전극 상에 부분적으로 형성된 제3 개구부를 포함할 수 있다.
상기 제1 접촉 전극은 상기 제1 개구부 내에 부분적으로 배치되고, 상기 제2 접촉 전극은 상기 제2 개구부 내에 부분적으로 배치되며, 상기 제3 개구부는 상기 제5 접촉 전극과 이격되어 형성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 발광 소자와 전극을 연결하는 접촉 전극이 최소한의 폭을 가질 수 있어, 발광 소자에서 방출된 광 중 그 하부의 절연층에서 출광되지 못하고 유실되는 광의 광량을 줄일 수 있다. 또한, 접촉 전극과 전극이 접촉하는 컨택부가 상기 광의 광 경로에서 회피하여 배치됨에 따라, 접촉 전극과 절연층 사이의 계면이 최소화되고, 각 서브 화소는 발광 소자에서 방출된 광의 출광 효율이 향상될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다.
도 5는 도 3의 A부분의 확대도이다.
도 6은 도 5의 Q4-Q4'선을 따라 자른 단면도이다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
도 8은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 9는 도 8의 B부분의 확대도이다.
도 10은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 11은 도 10의 C부분의 확대도이다.
도 12는 도 11의 Q5-Q5'선을 따라 자른 단면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 14는 도 13의 D부분의 확대도이다.
도 15는 도 13의 Q6-Q6'선을 따라 자른 단면도이다.
도 16은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 17은 도 16의 제1 서브 화소를 나타내는 평면도이다.
도 18은 도 17의 Q7-Q7'선을 따라 자른 단면도이다.
도 19는 도 17의 Q8-Q8'선을 따라 자른 단면도이다.
도 20은 도 17의 Q9-Q9'선을 따라 자른 단면도이다.
도 21 내지 도 25는 도 16의 표시 장치의 제조 공정 중 일부 단계를 나타내는 개략도들이다.
도 26은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 27은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다.
도 5는 도 3의 A부분의 확대도이다.
도 6은 도 5의 Q4-Q4'선을 따라 자른 단면도이다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
도 8은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 9는 도 8의 B부분의 확대도이다.
도 10은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 11은 도 10의 C부분의 확대도이다.
도 12는 도 11의 Q5-Q5'선을 따라 자른 단면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 14는 도 13의 D부분의 확대도이다.
도 15는 도 13의 Q6-Q6'선을 따라 자른 단면도이다.
도 16은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 17은 도 16의 제1 서브 화소를 나타내는 평면도이다.
도 18은 도 17의 Q7-Q7'선을 따라 자른 단면도이다.
도 19는 도 17의 Q8-Q8'선을 따라 자른 단면도이다.
도 20은 도 17의 Q9-Q9'선을 따라 자른 단면도이다.
도 21 내지 도 25는 도 16의 표시 장치의 제조 공정 중 일부 단계를 나타내는 개략도들이다.
도 26은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 27은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(ED)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
또한, 각 서브 화소(PXn)는 비발광 영역에 배치된 절단부 영역(CBA)을 포함할 수 있다. 절단부 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 즉, 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 절단부 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 절단부 영역(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 절단부 영역(CBA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 절단부 영역(CBA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(BNL2)가 배치되고, 이들 사이의 간격은 제2 뱅크(BNL2)의 폭에 따라 달라질 수 있다. 절단부 영역(CBA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 몇몇 서브 화소(PXn)에 배치되는 전극(RME)들은 절단부 영역(CBA)에서 서로 분리되어 배치될 수 있다. 다만, 이에 제한되지 않고, 각 전극(RME)들은 절단부 영역(CBA)에서 분리되지 않은 상태로 배치될 수도 있다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다. 도 4는 일 서브 화소(PXn)에 배치된 발광 소자(ED)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3 및 도 4를 참조하여 표시 장치(10)에 대하여 구체적으로 설명하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 발광 소자층을 구성할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
차광층(BML)은 제1 기판(SUB) 상에 배치될 수 있다. 차광층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 차광층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 예를 들어, 차광층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(BL)은 차광층(BML)을 포함하여 제1 기판(SUB) 상에 전면적으로 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 이들은 후술하는 제1 도전층의 게이트 전극(G1)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(T1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT1)은 복수의 도체화 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium-Gallium Zinc Tin Oxide, IGZTO) 등일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT1)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 반도체층을 포함하여, 버퍼층(BL) 상에 배치될 수 있다. 제1 게이트 절연층(GI)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다.
제1 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제1 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 정전 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 정전 용량 전극(CSE1)은 후술하는 제2 정전 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제1 정전 용량 전극(CSE1)은 게이트 전극(G1)과 연결되어 일체화될 수 있다. 제1 정전 용량 전극(CSE1)은 제2 정전 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치되고 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 층간 절연층(IL1)은 제1 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제1 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(IL1)은 제1 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다.
제2 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1), 및 제2 정전 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 액티브층(ACT1)의 도핑 영역과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스 전극(S1)은 또 다른 컨택홀을 통해 차광층(BML)과 접촉할 수 있다.
제2 정전 용량 전극(CSE2)은 제1 정전 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치된다. 일 실시예에서, 제2 정전 용량 전극(CSE2)은 제1 소스 전극(S1)과 일체화되어 연결될 수 있다.
도면에 도시하지 않았으나, 제2 도전층은 다른 트랜지스터에 데이터 신호를 인가하는 데이터 라인을 더 포함할 수 있다. 데이터 라인은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인에서 인가되는 신호를 전달할 수 있다.
제2 층간 절연층(IL2)은 제2 도전층 상에 배치된다. 제2 층간 절연층(IL2)은 제2 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제2 층간 절연층(IL2)은 제2 도전층을 덮으며 제2 도전층을 보호하는 기능을 수행할 수 있다.
제3 도전층은 제2 층간 절연층(IL2) 상에 배치된다. 제3 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제3 도전층의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 전압 배선(VL1)은 제2 방향(DR2)으로 연장되다가 제2 방향(DR2)과 제1 방향(DR1) 사이의 다른 방향으로 절곡되는 부분을 포함할 수 있다. 반면, 제2 전압 배선(VL2)은 절곡되지 않고 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 후술하는 전극(RME1, RME2, RME3, RME4)들과 두께 방향으로 일부 중첩하는 위치에 배치될 수도 있다. 제1 전압 배선(VL1)은 서브 화소(PXn)의 경계에서 제2 방향(DR2)으로 연장되다가 일부 절곡된 부분이 발광 영역(EMA) 내에 위치하도록 배치될 수 있다. 제2 전압 배선(VL2)은 발광 영역(EMA)을 가로지르도록 배치될 수 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(IL2)에 형성된 컨택홀을 통해 제2 정전 용량 전극(CSE2)과 연결될 수 있다. 제2 정전 용량 전극(CSE2)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 일체화될 수 있고, 제1 도전 패턴(CDP)은 제1 소스 전극(S1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(RME1)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(RME1)으로 전달할 수 있다. 한편, 도면에서는 제3 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제3 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
또한, 제1 도전층, 제2 도전층 및 제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 층간 절연층(IL3)은 제3 도전층 상에 배치된다. 제3 층간 절연층(IL3)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제3 층간 절연층(IL3) 상에는 표시 소자층으로써, 복수의 제1 뱅크(BNL1)들, 복수의 전극(RME1, RME2)들, 발광 소자(ED), 복수의 접촉 전극(CNE1, CNE2)들 및 제2 뱅크(BNL2)가 배치된다. 또한, 제3 층간 절연층(IL3) 상에는 복수의 절연층(PAS1, PAS2, PAS3)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 하나의 제1 뱅크(BNL1)는 제1 방향(DR1)으로 연장된 형상을 갖고, 이웃하는 다른 서브 화소(PXn)들에 걸쳐 배치될 수 있다. 또한, 제1 뱅크(BNL1)는 제2 방향(DR2)으로 연장된 형상을 갖되, 같은 서브 화소(PXn) 내에 배치된 다른 제1 뱅크(BNL1)와 이격될 수 있다. 즉, 각 제1 뱅크(BNL1)들은 제1 방향(DR1) 및 제2 방향(DR2)으로 일정 폭을 갖도록 형성되고, 일부분은 발광 영역(EMA) 내에 배치되고 다른 일부는 제1 방향(DR1)으로 이웃한 서브 화소(PXn)의 경계에 배치될 수 있다. 또한, 제1 뱅크(BNL1)들은 제2 방향(DR2)으로 측정된 길이가 발광 영역(EMA)의 제2 방향(DR2)으로 측정된 길이보다 크게 형성되어 일부분은 비발광 영역의 제2 뱅크(BNL2)와 중첩하도록 배치될 수 있다.
하나의 서브 화소(PXn)에는 복수의 제1 뱅크(BNL1)들이 배치될 수 있다. 예를 들어, 하나의 서브 화소(PXn)는 발광 영역(EMA)에 2개의 제1 뱅크(BNL1)들이 부분적으로 배치될 수 있다. 2개의 제1 뱅크(BNL1)들은 각각 서로 제1 방향(DR1)으로 이격될 수 있다. 제1 방향(DR1)으로 이격된 제1 뱅크(BNL1)들 사이에는 발광 소자(ED)가 배치될 수 있다. 도면에서는 각 서브 화소(PXn)의 발광 영역(EMA)에 2개의 제1 뱅크(BNL1)들이 배치되어 섬형 또는 아일랜드(Island)형 패턴을 형성하는 것이 예시되어 있으나, 이에 제한되지 않는다. 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되는 제1 뱅크(BNL1)의 수는 전극(RME1, RME2)의 수 또는 발광 소자(ED)들의 배치에 따라 달라질 수 있다.
제1 뱅크(BNL1)는 제3 층간 절연층(IL3)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(RME)에서 반사되어 제3 층간 절연층(IL3)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(ED)가 배치되는 영역을 제공함과 동시에 발광 소자(ED)에서 방출된 광을 상부 방향으로 반사시키는 반사벽의 기능을 수행할 수도 있다. 제1 뱅크(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(RME1, RME2)들은 일 방향으로 연장된 형상을 갖고 각 서브 화소(PXn)마다 배치된다. 복수의 전극(RME1, RME2)들은 제2 방향(DR2)으로 연장된 형상을 갖고 서로 제1 방향(DR1)으로 이격되어 각 서브 화소(PXn)마다 배치될 수 있다. 각 서브 화소(PXn)에는 제1 전극(RME1) 및 이와 제1 방향(DR1)으로 이격된 제2 전극(RME2)이 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2) 상에는 복수의 발광 소자(ED)들이 배치될 수 있다. 다만, 이에 제한되지 않으며, 각 서브 화소(PXn)에 배치되는 전극(RME1, RME2)들은 그 개수, 또는 각 서브 화소(PXn)에 배치된 발광 소자(ED)들의 수에 따라 배치되는 위치가 달라질 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되고, 일부분은 발광 영역(EMA)을 넘어 제2 뱅크(BNL2)와 두께 방향으로 중첩하도록 배치될 수 있다. 복수의 전극(RME1, RME2)들은 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 절단부 영역(CBA)에서 다른 서브 화소(PXn)의 전극(RME1, RME2)들과 제2 방향(DR2)으로 이격될 수 있다.
이러한 전극(RME1, RME2)의 배치는 제2 방향(DR2)으로 연장된 전극 라인으로 형성되었다가 발광 소자(ED)들을 배치한 뒤 후속 공정에서 서로 분리되어 형성될 수 있다. 상기 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)들은 잉크젯 프린팅 공정을 통해 전극 라인들 상에 분사되고, 전극 라인들 상에 발광 소자(ED)를 포함하는 잉크가 분사되면 전극 라인들에 정렬 신호를 인가하여 전계를 생성한다. 발광 소자(ED)는 전극 라인들 사이에 형성된 전계에 의해 전극들 상에 배치될 수 있다. 잉크 내에 분산된 발광 소자(ED)는 생성된 전계에 의해 유전영동힘을 받아 전극(RME) 상에 정렬될 수 있다. 발광 소자(ED)들을 정렬시킨 뒤 전극 라인 일부를 단선시켜 복수의 전극(RME1, RME2)들을 형성할 수 있다.
복수의 전극(RME1, RME2)들은 제3 도전층과 연결되어 발광 소자(ED)를 발광하기 위한 신호가 인가될 수 있다. 제1 전극(RME1)은 그 하부의 제3 층간 절연층(IL3)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(RME2)의 그 하부의 제3 층간 절연층(IL3)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(RME1)은 제1 도전 패턴(CDP)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 복수의 전극(RME1, RME2)은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(RME1, RME2)들은 후술하는 접촉 전극(CNE1, CNE2)을 통해 발광 소자(ED)의 양 단부와 연결될 수 있고, 제3 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 각 전극(RME1, RME2)들은 각 서브 화소(PXn)마다 분리되어 배치되기 때문에, 서로 다른 서브 화소(PXn)의 발광 소자(ED)들은 개별적으로 발광할 수 있다.
도면에서는 제1 컨택홀(CT1)과 제2 컨택홀(CT2)이 제2 뱅크(BNL2)와 중첩하는 위치에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 각 컨택홀(CT1, CT2)들은 제2 뱅크(BNL2)가 둘러싸는 발광 영역(EMA)에 위치할 수도 있다.
각 서브 화소(PXn)마다 배치되는 전극(RME1, RME2)들은 각각 서로 이격된 복수의 제1 뱅크(BNL1)들 상에 배치될 수 있다. 각 전극(RME1, RME2)들은 제1 뱅크(BNL1)들의 제1 방향(DR1) 일 측 상에 배치되어 제1 뱅크(BNL1)의 경사진 측면 상에 배치될 수 있다. 일 실시예에서, 복수의 전극(RME1, RME2)들의 제1 방향(DR1)으로 측정된 폭은 제1 뱅크(BNL1)의 제1 방향(DR1)으로 측정된 폭보다 작을 수 있다. 각 전극(RME1, RME2)들은 적어도 제1 뱅크(BNL1)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
또한, 복수의 전극(RME1, RME2)들이 제1 방향(DR1)으로 이격된 간격은 제1 뱅크(BNL1)들 사이의 간격보다 좁을 수 있다. 각 전극(RME1, RME2)들은 적어도 일부 영역이 제3 층간 절연층(IL3) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
일 실시예에 따르면, 복수의 전극(RME1, RME2)들은 발광 소자(ED)를 발광하기 위한 전기 신호를 전달할 수 있고, 이에 더하여 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)들은 잉크젯 프린팅 공정을 통해 전극(RME1, RME2)들 상에 분사되고, 발광 소자(ED)를 포함하는 잉크가 분사되면 각 전극(RME1, RME2)들에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(ED)는 생성된 전계에 의해 유전영동힘을 받아 전극(RME1, RME2) 상에 정렬될 수 있다.
각 전극(RME1, RME2)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(RME1, RME2)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 각 전극(RME1, RME2)은 발광 소자(ED)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(RME1, RME2)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME1, RME2)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME1, RME2)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(PAS1)은 복수의 전극(RME1, RME2)들 및 제1 뱅크(BNL1) 상에 배치된다. 제1 절연층(PAS1)은 제1 뱅크(BNL1)들 및 제1 전극(RME1)과 제2 전극(RME2)들을 덮도록 배치되되, 제1 전극(RME1)과 제2 전극(RME2) 상면 일부가 노출되도록 배치될 수 있다. 제1 절연층(PAS1)에는 각 전극(RME1, RME2)들의 상면 중, 제1 뱅크(BNL1) 상에 배치된 부분의 상면을 노출하는 개구부가 형성될 수 있고, 접촉 전극(CNE1, CNE2)들은 상기 개구부를 통해 전극(RME1, RME2)들과 접촉할 수 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)을 덮도록 배치됨에 따라 이들 사이에서 단차지게 형성될 수도 있다. 다만, 이에 제한되지 않는다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 또한, 제2 뱅크(BNL2)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 발광 영역(EMA) 사이에 배치된 부분은 절단부 영역(CBA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 절단부 영역(CBA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격보다 작을 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(BNL2)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 하나의 제1 뱅크(BNL1)가 제1 방향(DR1)으로 이웃한 서브 화소(PXn)에 걸쳐 배치됨에 따라, 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 일부는 제1 뱅크(BNL1) 상에 배치될 수도 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(ED)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(ED)들은 각 전극(RME1, RME2)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(RME1, RME2)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME1, RME2)들이 연장된 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함할 수 있다. 발광 소자(ED)는 복수의 반도체층들을 포함하여 전극(RME1, RME2) 상에 생성되는 전계의 방향에 따라 일 단부가 특정 방향을 향하도록 배향될 수 있다. 또한, 발광 소자(ED)는 발광층(도 7의 '36')을 포함하여 특정 파장대의 광을 방출할 수 있다. 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 발광층(36)을 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수도 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 색의 광을 방출할 수 있다.
발광 소자(ED)는 제1 뱅크(BNL1)들 사이에서 각 전극(RME1, RME2) 상에 배치될 수 있다. 예를 들어 발광 소자(ED)는 일 단부가 제1 전극(RME1) 상에 놓이고, 타 단부가 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 발광 소자(ED)의 연장된 길이는 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격보다 길고, 발광 소자(ED)의 양 단부가 각각 제1 전극(RME1)과 제2 전극(RME2) 상에 배치될 수 있다.
발광 소자(ED)는 제1 기판(SUB)의 상면에 수직한 방향으로 복수의 층들이 배치될 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
발광 소자(ED)의 양 단부는 각각 접촉 전극(CNE1, CNE2)들과 접촉할 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 절연막(도 7의 '38')이 형성되지 않고 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 접촉 전극(CNE1, CNE2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 절연막(38) 중 적어도 일부 영역이 제거되고, 절연막(38)이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 접촉 전극(CNE1, CNE2)과 직접 접촉할 수도 있다.
제2 절연층(PAS2)은 제1 절연층(PAS1)과 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 또한, 제2 절연층(PAS2)은 제2 뱅크(BNL2) 상에도 배치될 수 있다. 일 예로, 제2 절연층(PAS2)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 일 단부 및 타 단부는 덮지 않도록 배치된다. 또한, 제2 절연층(PAS2)의 일부분은 제1 전극(RME1)과 제2 전극(RME2)이 제1 뱅크(BNL1) 상에 배치된 부분 상에서 제1 절연층(PAS1) 상에 배치될 수 있다. 즉, 제2 절연층(PAS2)은 발광 영역(EMA)에서 발광 소자(ED)를 포함하여 제1 절연층(PAS1) 및 제2 뱅크(BNL2) 상에 배치되되, 발광 소자(ED)의 양 단부와 함께 전극(RME1, RME2)들이 배치된 부분 일부를 노출하도록 배치될 수 있다. 이러한 제2 절연층(PAS2)의 형상은 표시 장치(10)의 제조 공정 중 제1 절연층(PAS1) 및 제2 뱅크(BNL2) 상에 전면적으로 배치되었다가 발광 소자(ED)의 양 단부를 노출하도록 제거하는 공정에 의해 형성된 것일 수 있다. 제2 절연층(PAS2) 중 발광 소자(ED) 상에 배치된 부분은 평면상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
한편, 도면으로 도시하지 않았으나, 제2 절연층(PAS2)은 절단부 영역(CBA)에 일부분 배치될 수도 있다. 복수의 서브 화소(PXn)들에 배치된 전극(RME1, RME2)들은 제2 방향(DR2)으로 연장되어 서로 연결된 상태로 형성되었다가, 발광 소자(ED)를 정렬시키고 제2 절연층(PAS2)을 형성한 뒤에 절단부 영역(CBA)에서 분리될 수 있다. 전극(RME1, RME2)의 분리 공정에서 각 전극(RME1, RME2)들과 제1 절연층(PAS1) 및 제2 절연층(PAS2)이 함께 제거될 수 있고, 이들이 제거된 부분에는 후술하는 제3 절연층(PAS3)이 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 다만, 이에 제한되지 않으며, 절단부 영역(CBA)에서 전극(RME1, RME2)들이 분리된 부분에는 제3 절연층(PAS3)도 제거되어 제3 층간 절연층(IL3) 일부가 노출될 수도 있다. 또는 제3 절연층(PAS3) 상에 배치되어 각 부재들을 덮는 다른 절연층이 제3 층간 절연층(IL3) 상에 직접 배치될 수도 있다.
제2 절연층(PAS2) 상에는 복수의 접촉 전극(CNE1, CNE2)들과 제3 절연층(PAS3)이 배치될 수 있다. 접촉 전극(CNE1, CNE2)의 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 전극(RME1)과 제2 전극(RME2) 중 일부 상에 배치될 수 있다. 제1 접촉 전극(CNE1)은 제1 전극(RME1) 상에 배치되고, 제2 접촉 전극(CNE2)은 제2 전극(RME2) 상에 배치되며, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 서로 제1 방향(DR1)으로 이격 대향할 수 있으며, 이들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 선형의 패턴을 형성할 수 있다.
복수의 접촉 전극(CNE1, CNE2)들은 각각 발광 소자(ED) 및 전극(RME1, RME2)들과 접촉할 수 있다. 발광 소자(ED)는 연장된 방향의 양 단부면에는 반도체층이 노출되고, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 상기 반도체층이 노출된 단부면에서 발광 소자(ED)와 접촉할 수 있다. 발광 소자(ED)의 일 단부는 제1 접촉 전극(CNE1)을 통해 제1 전극(RME1)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(CNE2)을 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다.
도면에서는 하나의 서브 화소(PXn)에 하나의 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)의 개수는 각 서브 화소(PXn)에 배치된 제1 전극(RME1)과 제2 전극(RME2)의 수에 따라 달라질 수 있다.
접촉 전극(CNE1, CNE2)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(CNE1, CNE2)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 접촉 전극(CNE1, CNE2)을 투과하여 전극(RME1, RME2)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(ED)는 발광층(도 7의 '36')에서 광이 생성되고, 상기 광 중 대부분은 접촉 전극(CNE1, CNE2)과 접촉하는 양 단부를 통해 방출될 수 있다. 발광 소자(ED)에서 방출된 광은 투명한 접촉 전극(CNE1, CNE2)을 투과하여 제1 뱅크(BNL1)의 경사진 측면 상에 배치된 전극(RME1, RME2)에서 반사되어 제1 기판(SUB)의 상부 방향으로 출사될 수 있다. 다만, 상기 광들 중 일부는 발광 소자(ED)의 하부에 배치된 제1 절연층(PAS1)으로 입사될 수도 있는데, 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2)은 서로 다른 굴절률을 가질 수 있고, 제1 절연층(PAS1)으로 입사된 광들 중 일부는 접촉 전극(CNE1, CNE2)과의 계면에서 반사되어 출사되지 않을 수도 있다.
표시 장치(10)는 서로 다른 굴절률을 갖는 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2) 사이의 계면을 최소화하여 발광 소자(ED)에서 방출되어 제1 절연층(PAS1) 내에서 출사되지 못하는 광을 최소화할 수 있다. 일 실시예에서, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 일 방향으로 측정된 폭(DC)이 각각 제1 전극(RME1)과 제2 전극(RME2)의 상기 일 방향으로 측정된 폭(DM)보다 더 작게 형성되어 접촉 전극(CNE1, CNE2)이 최소한의 폭을 갖도록 형성될 수 있다.
일 예로, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 발광 소자(ED)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(RME1)과 제2 전극(RME2)의 상면 중 제3 층간 절연층(IL3) 상에 배치된 부분만을 덮도록 배치될 수 있다. 특히, 제1 뱅크(BNL1)의 경사진 측면 상에는 접촉 전극(CNE1, CNE2)들이 배치되지 않을 수 있고, 상기 경사진 측면 상에서 전극(RME1, RME2)에 의해 반사된 광들은 제1 절연층(PAS1)을 통과하여 원활하게 출사될 수 있다.
또한, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 절연층(PAS1)을 관통하여 전극(RME1, RME2)들의 상면 일부를 노출하는 컨택부(CTD, CTS)를 통해 전극(RME1, RME2)들과 접촉할 수 있다. 컨택부(CTD, CTS)들이 발광 소자(ED)의 양 단부에서 방출된 광이 진행하는 광 경로 내에 있을 경우, 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2) 간의 계면이 형성되고 상기 광이 반사되어 출광 효율이 저하될 수 있다. 일 실시예에 따른 표시 장치(10)는 접촉 전극(CNE1, CNE2)과 전극(RME1, RME2)들이 접촉하는 컨택부(CTD, CTS)들이 발광 소자(ED)에서 방출된 광들의 광 경로를 회피하도록 형성될 수 있다. 표시 장치(10)는 접촉 전극(CNE1, CNE2)의 폭과 배치에 더하여 컨택부(CTD, CTS)들의 위치를 발광 소자(ED)에서 방출된 광이 원활하게 출사될 수 있도록 설계하여 발광 소자(ED)에서 생성된 광의 출광 효율이 향상될 수 있다. 이에 대한 보다 자세한 설명은 다른 도면들을 참조하여 후술하기로 한다.
제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이에는 제3 절연층(PAS3)이 배치될 수 있다. 제3 절연층(PAS3)은 제1 접촉 전극(CNE1)을 포함하여 제2 접촉 전극(CNE2)이 배치된 영역을 제외한 제2 절연층(PAS2) 상에도 배치될 수 있다. 제3 절연층(PAS3)은 전극(RME1, RME2) 상에서 제2 접촉 전극(CNE2)이 배치된 부분을 제외하고 제1 절연층(PAS1) 상에 전면적으로 배치될 수 있다. 제3 절연층(PAS3)은 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다. 즉, 일 실시예에서 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 서로 다른 층에 배치될 수 있다. 제1 접촉 전극(CNE1)은 제2 절연층(PAS2) 상에 직접 배치되고, 제2 접촉 전극(CNE2)은 제3 절연층(PAS3) 상에 직접 배치될 수 있다. 다만, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제2 절연층(PAS2)과 제3 절연층(PAS3)이 배치되지 않고 발광 소자(30)의 양 단부가 노출된 영역에서는 제1 절연층(PAS1) 상에 직접 배치될 수도 있다.
다만, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이에 제3 절연층(PAS3)이 배치되어 이들을 상호 절연시킬 수 있으나, 상술한 바와 같이 제3 절연층(PAS3)은 생략될 수도 있다. 이 경우, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 동일한 층에 배치될 수 있다.
도면에 도시하지 않았으나, 제3 절연층(PAS3), 접촉 전극(CNE1, CNE2)들, 및 제2 뱅크(BNL2) 상에는 이들을 덮는 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB) 상에 전면적으로 배치되어 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
상술한 바와 같이, 일 실시예에 따른 표시 장치(10)는 접촉 전극(CNE1, CNE2)의 배치 및 컨택부(CTD, CTS)의 위치가 발광 소자(ED)에서 방출된 광이 원활하게 출사될 수 있도록 설계될 수 있다. 이하, 다른 도면들을 더 참조하여 접촉 전극(CNE1, CNE2)과 컨택부(CTD, CTS)에 대하여 보다 자세히 설명하기로 한다.
도 5는 도 3의 A부분의 확대도이다. 도 6은 도 5의 Q4-Q4'선을 따라 자른 단면도이다. 도 5는 전극(RME1, RME2) 상에서 발광 소자(ED)들과 접촉 전극(CNE1, CNE2)이 배치된 부분을 확대하여 도시하고 있고, 도 6은 제1 컨택부(CTD)와 제2 컨택부(CTS)를 가로지르는 단면을 도시하고 있다.
도 4에 결부하여 도 5 및 도 6을 더 참조하면, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제2 방향(DR2)으로 연장된 형상을 갖고, 발광 소자(ED)의 어느 일 단부와 접촉하면서 전극(RME1, RME2) 상에 배치될 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 발광 소자(ED) 및 전극(RME1, RME2)과 접촉하면서 발광 소자(ED)에서 방출된 광이 진행하는 경로에서 최소한의 면적에만 배치될 수 있다. 일 실시예에 따르면, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제1 방향(DR1)으로 측정된 폭이 제1 전극(RME1) 및 제2 전극(RME2)의 제1 방향(DR1)으로 측정된 폭보다 작고, 각 전극(RME1, RME2) 중 제3 층간 절연층(IL3)에 직접 배치된 부분 상에 배치될 수 있다.
각 전극(RME1, RME2)들은 제1 뱅크(BNL1) 상에 배치되되, 적어도 일부분은 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 각 전극(RME1, RME2)들은 제3 층간 절연층(IL3) 상에 직접 배치된 제1 부분(RM_L)과, 제1 뱅크(BNL1)의 경사진 측면을 포함하여 그 상면에 배치된 제2 부분(RM_U)을 포함할 수 있다. 제1 부분(RM_L)은 제2 부분(RM_U)보다 낮은 위치에 배치되며, 복수의 발광 소자(ED)들은 제1 전극(RME1)과 제2 전극(RME2)의 제1 부분(RM_L) 상에 배치될 수 있다. 제1 전극(RME1)과 제1 전극(RME2) 사이의 간격은 제1 부분(RM_L)들 사이의 간격일 수 있고, 상기 간격은 발광 소자(ED)의 길이보다 짧을 수 있다.
제1 접촉 전극(CNE1)은 제1 전극(RME1)의 제1 부분(RM_L) 상에 배치되고 제2 접촉 전극(CNE2)은 제2 전극(RME2)의 제1 부분(RM_L) 상에 배치될 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제1 뱅크(BNL1) 상에 배치되는 제2 부분(RM_U) 상에는 배치되지 않을 정도의 폭을 가짐에 따라, 이들은 제1 뱅크(BNL1)와 두께 방향으로 중첩하지 않을 수 있다. 다만, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 발광 소자(ED)의 양 단부와 원활하게 접촉할 수 있도록, 그 폭이나 위치가 조절될 수 있다. 일 실시예에서, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이의 간격은 제1 전극(RME1)과 제2 전극(RME2)의 제1 부분(RM_L)들 사이의 간격보다 짧을 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제1 부분(RM_L) 상에 배치된 발광 소자(ED)의 양 단부와 접촉할 수 있을 정도의 폭을 가질 수 있다.
발광 소자(ED)에서 생성된 광 중 대부분은 접촉 전극(CNE1, CNE2)들과 접촉하는 양 단부로 방출될 수 있다. 상기 광 중에서 적어도 일부분은 양 단부로부터 제1 절연층(PAS1)으로 입사될 수 있는데, 접촉 전극(CNE1, CNE2)을 이루는 재료가 제1 절연층(PAS1)을 이루는 재료보다 높은 굴절률을 가질 경우, 제1 절연층(PAS1)으로 입사된 광 중 어느 정도는 접촉 전극(CNE1, CNE2)과의 계면에서 반사되어 출사되지 못할 수 있다. 제1 절연층(PAS1) 내에서 출사되지 못하고 유실되는 광의 광량을 최소화하기 위해, 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2)이 계면을 형성하는 면적을 최소화할 수 있다. 특히 상기 광들이 반사되는 제1 뱅크(BNL1)의 경사진 측면에서는 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2)이 계면을 형성하지 않도록 접촉 전극(CNE1, CNE2)의 폭을 설계할 수 있다. 접촉 전극(CNE1, CNE2)들이 각 전극(RME1, RME2)의 제1 부분(RM_L) 상에만 배치되고 제1 뱅크(BNL1)의 경사진 측면 상에는 배치되지 않으므로, 제1 절연층(PAS1)으로 입사되어 접촉 전극(CNE1, CNE2)과의 계면에서 반사되는 광들도 제1 뱅크(BNL1)의 측면 상에 배치된 전극(RME1, RME2)에서 반사되어 외부로 출사될 수 있다. 일 실시예에 따른 표시 장치(10)는 접촉 전극(CNE1, CNE2)이 전극(RME1, RME2)의 제1 부분(RM_L) 상에만 배치됨에 따라, 발광 소자(ED)에서 방출된 광들 중 제1 절연층(PAS1)으로 입사되어 출사되지 못하고 유실되는 광의 광량을 줄이고 각 서브 화소(PXn)의 출광 효율을 개선할 수 있다.
한편, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 컨택부(CTD)와 제2 컨택부(CTS)를 통해 제1 전극(RME1) 및 제2 전극(RME2)과 접촉할 수 있다. 제1 컨택부(CTD)는 제1 절연층(PAS1)을 관통하여 제1 전극(RME1)의 상면 일부를 노출할 수 있고, 제2 컨택부(CTS)는 제1 절연층(PAS1)을 관통하여 제2 전극(RME2)의 상면 일부를 노출할 수 있다. 제1 컨택부(CTD)와 제2 컨택부(CTS)는 각 서브 화소(PXn) 당 복수개 배치될 수 있다. 예를 들어, 도 5에서는 제1 컨택부(CTD)와 제2 컨택부(CTS)가 2개씩 한 쌍의 컨택부(CTD, CTS)들이 배치된 것이 예시되어 있으나, 이에 제한되지 않고 이들은 더 많은 수로 배치될 수도 있다.
제1 컨택부(CTD)와 제2 컨택부(CTS)는 각각 제1 절연층(PAS1)을 관통하므로, 제1 컨택부(CTD)와 제2 컨택부(CTS) 내에 배치되는 접촉 전극(CNE1, CNE2)은 제1 절연층(PAS1)과 계면을 형성할 수 있다. 상술한 바와 같이 접촉 전극(CNE1, CNE2)과 제1 절연층(PAS1) 사이의 계면이 형성되면 제1 절연층(PAS1) 내에서 진행하는 광이 상기 계면에서 반사되어 출사되지 못할 수 있다. 컨택부(CTD, CTS) 내에 배치된 접촉 전극(CNE1, CNE2)에 의해 광이 출사되지 못하고 유실되는 것을 방지하기 위해, 표시 장치(10)는 컨택부(CTD, CTS)들이 발광 소자(ED)의 광 경로를 회피하여 배치될 수 있다.
발광 소자(ED)들은 양 단부로 광이 방출되고, 상기 광은 발광 소자(ED)들이 연장된 방향으로 출사될 수 있다. 일 실시예에 따르면, 컨택부(CTD, CTS)들은 복수의 발광 소자(ED)들이 배치된 발광 소자 영역(EDA)으로부터 발광 소자(ED)가 연장된 방향에 수직한 방향으로 이격되어 배치될 수 있다. 복수의 발광 소자(ED)들은 전극(RME1, RME2) 상에 배치되고, 각 서브 화소(PXn)는 발광 영역(EMA) 내에서 광을 방출하는 발광 소자(ED)들이 배치된 영역인 발광 소자 영역(EDA)이 정의될 수 있다. 발광 소자 영역(EDA)을 기준으로 발광 소자(ED)가 연장된 방향, 예를 들어 제1 방향(DR1)에는 발광 소자(ED)에서 방출된 광들이 진행하는 영역이고, 상기 광들이 진행하는 영역에는 컨택부(CTD, CTS)들이 배치되지 않을 수 있다.
일 예로, 복수의 컨택부(CTD, CTS)들은 발광 소자(ED)들, 및 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격되어 배치될 수 있다. 한 쌍의 제1 컨택부(CTD)들은 제1 전극(RME1)의 제1 부분(RM_L) 상에 배치되되, 발광 소자 영역(EDA)의 제2 방향(DR2) 일 측과 타 측으로 이격되어 배치될 수 있다. 이와 동일하게 한 쌍의 제2 컨택부(CTS)들은 제2 전극(RME2)의 제1 부분(RM_L) 상에 배치되되, 발광 소자 영역(EDA)의 제2 방향(DR2) 일 측과 타 측으로 이격되어 배치될 수 있다. 발광 소자 영역(EDA)에는 발광 소자(ED)들이 제2 방향(DR2)으로 배열되고, 이들 중 최상측 발광 소자(ED)와 최하측 발광 소자(ED)의 연장된 방향으로 임의의 기준선(RL1, RL2)들이 정의될 수 있다.
기준선(RL1, RL2)은 상기 최상측 발광 소자(ED)의 양 단부를 가로지르며 연장된 제1 기준선(RL1)과 상기 최하측 발광 소자(ED)의 양 단부를 가로지르며 연장된 제2 기준선(RL2)을 포함한다. 제1 기준선(RL1)과 제2 기준선(RL2) 사이의 영역은 발광 소자 영역(EDA)의 제1 방향(DR1) 양 측 영역으로써, 발광 소자(ED)들에서 방출된 광들이 진행하는 영역일 수 있다. 일 실시예에 따르면, 복수의 컨택부(CTD, CTS)들은 제1 기준선(RL1)과 제2 기준선(RL2) 사이 영역 외부에 배치되며, 각각 제1 기준선(RL1) 및 제2 기준선(RL2)과 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제1 기준선(RL1)과 제2 기준선(RL2) 사이에는 컨택부(CTD, CTS)들이 배치되지 않으므로 발광 소자(ED)에서 방출된 광들 중 일부가 접촉 전극(CNE1, CNE2)과 제1 절연층(PAS1) 사이의 계면에서 반사되는 광을 최소화할 수 있다. 즉, 제1 컨택부(CTD)와 제2 컨택부(CTS)가 제1 방향(DR1)으로 이격된 사이 영역에는 발광 소자(ED)들이 배치되지 않을 수 있다.
또한, 접촉 전극(CNE1, CNE2)이 전극(RME1, RME2)의 제1 부분(RM_L) 상에 배치되더라도, 컨택부(CTD, CTS)들은 기준선(RL1, RL2)들 사이 영역 외부에 배치되고 따라 발광 소자(ED)의 양 단부와 제1 뱅크(BNL1) 사이에는 배치되지 않을 수 있다. 발광 소자(ED)의 단부에서 방출된 광은 제1 뱅크(BNL1)의 경사진 측면 상에 배치된 전극(RME1, RME2)에서 반사되기까지 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2)의 계면에서 반사되지 않으므로, 대부분의 광들이 제1 절연층(PAS1)으로 입사하더라도 원활하게 출사될 수 있다. 일 실시예에 따른 표시 장치(10)는 접촉 전극(CNE1, CNE2)과 제1 절연층(PAS1)이 서로 다른 굴절률을 갖더라도, 발광 소자(ED)에서 방출된 광들이 접촉 전극(CNE1, CNE2)과 제1 절연층(PAS1)의 계면에서 반사되어 출사되지 못하는 것을 방지할 수 있다. 표시 장치(10)는 접촉 전극(CNE1, CNE2) 및 컨택부(CTD, CTS)의 배치를 설계하여 발광 소자(ED)에서 방출된 광의 출광 효율 저하를 방지할 수 있다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(ED)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(ED)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 7을 참조하면, 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(ED)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제1 단부는 발광층(36)을 기준으로 제1 반도체층(31)이 배치된 부분일 수 있다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(ED)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제2 단부는 발광층(36)을 기준으로 제2 반도체층(32)이 배치된 부분일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(ED)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 7에서는 발광 소자(ED)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(ED)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(ED)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(ED)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlN), 산화알루미늄(Al2O3) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다. 이에 따라 발광층(36)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(ED)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다. 예를 들어, 절연막(38)은 스테아릭 산(Stearic acid), 2,3-나프탈렌 디카르복실산(2,3-Naphthalene dicarboxylic acid) 등과 같은 물질로 외면이 표면처리될 수 있다.
발광 소자(ED)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(ED)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(ED)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(ED)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(ED)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다.
도 8은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 9는 도 8의 B부분의 확대도이다. 도 9는 도 8의 제1 서브 화소(PX1)에서 발광 소자 영역(EDA)을 포함하여 전극(RME1_1, RME2_1)들과 접촉 전극(CNE1, CNE2)들이 배치된 부분을 확대하여 도시하고 있다.
도 8 및 도 9를 참조하면, 표시 장치(10_1)는 접촉 전극(CNE1, CNE2)들의 배치에 대응하여 제1 전극(RME1_1)과 제2 전극(RME2_1)이 다른 형상을 가질 수 있다. 일 실시예에 따르면, 제1 전극(RME1_1)과 제2 전극(RME2_1)은 제1 부분(RM_L)과 제2 부분(RM_U)을 연결하는 제3 부분(RM_B)을 더 포함할 수 있다. 각 전극(RME1_1, RME2_1)들은 제1 부분(RM_L)이 발광 영역(EMA) 내에만 배치되고, 전극 연결부(RM_R)는 제1 부분(RM_L)보다 제2 방향(DR2)으로 측정된 길이가 더 짧을 수 있다. 각 전극(RME1_1, RME2_1)들은 제1 뱅크(BNL1) 상에 배치된 제2 부분(RM_U)으로부터 서로 이격된 제1 방향(DR1)으로 제1 부분(RM_L)이 돌출된 형상을 가질 수 있고, 발광 소자(ED)들은 제1 부분(RM_L) 상에 배치될 수 있다. 본 실시예는 전극(RME1_1, RME2_1)들의 형상이 다른 점에서 도 3의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
발광 소자(ED)들은 전극(RME1_1, RME2_1) 상에 생성된 전계에 의해 유전영동힘을 받아 전극(RME1_1, RME2_1)들 상에 배치될 수 있다. 전극(RME1_1, RME2_1)들에 정렬 신호가 인가되면 이들 상에는 전계가 생성되는데, 전극(RME1_1, RME2_1) 사이의 간격이 가까울수록 더 강한 전계가 생성될 수 있다. 발광 소자(ED)들은 잉크에 분산된 상태에서 강한 전계에 의해 큰 힘이 전달될 수 있고, 대부분의 발광 소자(ED)들이 전계의 세기가 강한 곳에 배치될 수 있다.
도 9에 예시된 바와 같이, 제1 전극(RME1_1)과 제2 전극(RME2_1)은 제2 방향(DR2)으로 연장된 형상을 갖는 제1 부분(RM_L)과 제2 부분(RM_U)을 포함하고, 이들을 연결하는 제3 부분(RM_B)을 더 포함할 수 있다. 제1 부분(RM_L)은 제3 층간 절연층(IL3) 상에 직접 배치되고, 발광 영역(EMA) 내에만 배치될 수 있다. 제2 부분(RM_U)은 제1 뱅크(BNL1) 상에 배치되어 발광 영역(EMA)을 넘어 제2 방향(DR2)으로 연장될 수 있고, 제2 뱅크(BNL2)와 중첩하는 부분에는 컨택홀(CT1, CT2)들이 형성될 수 있다.
제1 부분(RM_L)이 제2 부분(RM_U)으로부터 제1 방향(DR1)으로 돌출된 형상을 가짐에 따라, 일 실시예에 따르면 제1 전극(RME1_1)과 제2 전극(RME2_1) 사이의 간격은 제1 부분(RM_L) 사이의 간격이 제2 부분(RM_U) 사이의 간격보다 짧을 수 있다. 제1 전극(RME1_1)과 제2 전극(RME2_1)에 정렬 신호가 인가되면 제1 부분(RM_L)들 상에는 더 강한 전계가 생성될 수 있고, 대부분의 발광 소자(ED)들이 제1 부분(RM_L)들 상에 배치될 수 있다. 상술한 바와 같이, 접촉 전극(CNE1, CNE2)들과 전극(RME1_1, RME2_1)이 접촉하는 컨택부(CTD, CTS)는 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격되어 형성되는데, 발광 소자(ED)들이 특정 위치에 집중적으로 배치되도록 전극(RME1_1, RME2_1)의 형상을 설계하여 발광 소자 영역(EDA)을 쉽게 구분할 수 있다.
또한, 제1 부분(RM_L)과 제2 부분(RM_U)은 제3 부분(RM_B)을 통해 연결되는데, 제3 부분(RM_B)은 제1 부분(RM_L)보다 제2 방향(DR2)으로 측정된 길이가 더 짧을 수 있다. 제1 부분(RM_L)은 제3 부분(RM_B)을 기준으로 제2 방향(DR2)으로 돌출된 부분을 포함하고, 상기 돌출된 부분에는 컨택부(CTD, CTS)들이 형성될 수 있다. 전극(RME1_1, RME2_1)들의 제2 부분(RM_U)에서 인가된 정렬 신호는 제3 부분(RM_B)을 통해 제1 부분(RM_L)으로 전달되는데, 제1 부분(RM_L) 중 제3 부분(RM_B)과 연결된 부분은 상대적으로 강한 세기의 전계가 생성될 수 있고, 제1 부분(RM_L) 중 제3 부분(RM_B)으로부터 돌출된 부분에 배치되는 발광 소자(ED)의 수는 비교적 적을 수 있다. 상기 돌출된 부분에 발광 소자(ED)들이 배치되지 않으면 컨택부(CTD, CTS)들을 형성하기 위한 공간을 확보할 수 있다. 발광 소자(ED)들은 최상측과 최하측 발광 소자(ED)의 양 단부를 가로지르는 기준선(RL1, RL2)들이 제3 부분(RM_B)을 가로지르도록 배치될 수 있고, 기준선(RL1, RL2)들 사이의 영역 외부에 배치되는 컨택부(CTD, CTS)들은 제3 부분(RM_B)과 제1 방향(DR1)으로 비중첩할 수 있다.
접촉 전극(CNE1, CNE2)들은 도 3의 실시예와 동일하게 전극(RME1_1, RME2_1)들의 제1 부분(RM_L) 상에 배치된다. 대부분의 발광 소자(ED)들이 제1 부분(RM_L) 상에 배치되고 컨택부(CTD, CTS)들도 제1 부분(RM_L) 상에 배치되므로, 접촉 전극(CNE1, CNE2)들은 각각 제1 부분(RM_L) 상에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 본 실시예는 전극(RME1_1, RME2_1)이 다른 형상을 갖도록 설계하여 발광 소자(ED)들을 특정 위치에 집중적으로 배치시킬 수 있고, 발광 소자 영역(EDA)을 기준으로 제2 방향(DR2)으로 이격된 위치에 컨택부(CTD, CTS)들을 배치하는 것이 용이한 이점이 있다.
한편, 컨택부(CTD, CTS)들은 발광 소자(ED)에서 방출된 광의 광 경로, 또는 발광 소자 영역(EDA)으로부터 제2 방향(DR2)으로 이격되어 배치된다면, 반드시 전극(RME1, RME2)들의 제1 부분(RM_L) 상에 형성되지 않을 수 있다. 표시 장치(10)는 접촉 전극(CNE1, CNE2)이 발광 소자(ED)와 접촉한 부분은 최소한의 폭을 갖도록 형성되면서, 컨택부(CTD, CTS)들이 발광 소자(ED)에서 방출된 광의 광 경로를 회피하도록 형성된다면, 컨택부(CTD, CTS)들의 위치는 다양하게 변형될 수 있다.
도 10은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 11은 도 10의 C부분의 확대도이다. 도 12는 도 11의 Q5-Q5'선을 따라 자른 단면도이다. 도 11은 도 10의 제1 서브 화소(PX1)에서 발광 소자 영역(EDA)을 포함하여 전극(RME1, RME2)들과 접촉 전극(CNE1_2, CNE2_2)들이 배치된 부분을 확대하여 도시하고 있다. 도 12는 발광 소자(ED)와 이격되어 컨택부(CTD, CTS)들을 가로지르는 단면을 도시하고 있다.
도 10 내지 도 12를 참조하면, 일 실시예에 따르면, 표시 장치(10_2)는 컨택부(CTD, CTS)들이 전극(RME1, RME2)들의 제2 부분(RM_U) 상에 배치되고 접촉 전극(CNE1_2, CNE2_2)은 제1 부분(RM_L)과 제2 부분(RM_U)에 걸쳐 배치된 형상을 가질 수 있다. 접촉 전극(CNE1_2, CNE2_2)은 제1 부분(RM_L) 상에 배치되어 발광 소자(ED)들과 접촉하는 접촉 전극 연장부(CN_E), 제2 부분(RM_U) 상에 배치되어 컨택부(CTD, CTS)를 통해 전극(RME1, RME2)들과 접촉하는 접촉 전극 컨택부(CN_C) 및 접촉 전극 연장부(CN_E)와 접촉 전극 컨택부(CN_C)를 연결하는 접촉 전극 연결부(CN_B)를 포함할 수 있다. 본 실시예는 접촉 전극(CNE1_2, CNE2_2)의 형상이 다른 점에서 도 3의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하고 접촉 전극(CNE1_2, CNE2_2)의 형상에 대하여 자세히 설명하기로 한다.
컨택부(CTD, CTS)들은 각 전극(RME1, RME2)들의 제2 부분(RM_U) 상에 배치되되, 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격된 위치에 배치될 수 있다. 상술한 바와 같이 컨택부(CTD, CTS)들은 발광 소자(ED)들 중 최상측 및 최하측 발광 소자(ED)들의 양 단부를 가로지르는 기준선(RL1, RL2)들 사이 영역 외부에 배치되어 기준선(RL1, RL2)들과 제2 방향(DR2)으로 이격될 수 있다. 각 전극(RME1, RME2)의 제1 부분(RM_L) 상에는 발광 소자(ED)들이 무작위로 배열됨에 따라 컨택부(CTD, CTS)를 형성하기 위한 공간이 충분히 확보되지 못할 수도 있다. 이 경우, 컨택부(CTD, CTS)들은 전극(RME1, RME2)의 제2 부분(RM_U) 상에 배치되고, 후술하는 접촉 전극(CNE1_2, CNE2_2)의 형상을 다르게 설계하여 발광 소자(ED)와 전극(RME1, RME2)들을 전기적으로 연결할 수 있다.
접촉 전극(CNE1_2, CNE2_2)들의 접촉 전극 연장부(CN_E)는 제1 부분(RM_L) 상에 배치되어 제2 방향(DR2)으로 연장된다. 접촉 전극 연장부(CN_E)는 실질적으로 도 3의 접촉 전극(CNE1, CNE2)과 동일한 형상을 가질 수 있다.
접촉 전극 컨택부(CN_C)는 전극(RME1, RME2)의 제2 부분(RM_U) 상에 배치된다. 접촉 전극 컨택부(CN_C)는 접촉 전극 연장부(CN_E)와 제1 방향(DR1)으로 이격되어 배치되며, 컨택부(CTD, CTS)들을 덮도록 배치될 수 있다. 접촉 전극(CNE1_2, CNE2_2)들은 접촉 전극 컨택부(CN_C)에서 컨택부(CTD, CTS)들을 통해 전극(RME1, RME2)과 접촉할 수 있다. 접촉 전극 컨택부(CN_C)의 경우에도 발광 소자(ED)에서 방출된 광의 광 경로를 회피하여 배치될 수 있다. 예를 들어, 접촉 전극 컨택부(CN_C)들은 컨택부(CTD, CTS)들을 덮도록 배치되되, 최상측 및 최하측 발광 소자(ED)들의 양 단부를 가로지르는 기준선(RL1, RL2)과는 제2 방향(DR2)으로 이격되어 배치될 수 있다.
접촉 전극 연결부(CN_B)는 접촉 전극 연장부(CN_E)와 접촉 전극 컨택부(CN_C)를 연결하도록 배치된다. 접촉 전극 연결부(CN_B)는 접촉 전극 연장부(CN_E)의 제2 방향(DR2) 양 측에 배치되고 제1 방향(DR1)으로 연장되어 접촉 전극 컨택부(CN_C)와 연결될 수 있다. 접촉 전극 연결부(CN_B)도 발광 소자(ED)에서 방출된 광의 광 경로를 회피하여 최상측 및 최하측 발광 소자(ED)들의 양 단부를 가로지르는 기준선(RL1, RL2)과는 제2 방향(DR2)으로 이격되어 배치될 수 있다.
접촉 전극(CNE1_2, CNE2_2)은 발광 소자(ED)들이 배치된 제1 부분(RM_L) 상에서 제2 방향(DR2)으로 연장되어 배치되되, 발광 소자(ED)에서 방출된 광의 광 경로를 회피하도록 이를 우회하여 전극(RME1, RME2)들의 제2 부분(RM_U) 상에 걸쳐 배치된 형상을 가질 수 있다. 접촉 전극(CNE1_2, CNE2_2)은 기준선(RL1, RL2)들 사이에는 접촉 전극 연장부(CN_E)들이 최소한의 폭을 갖고 배치되며, 컨택부(CTD, CTS)들 상에 배치되도록 기준선(RL1, RL2)과 제2 방향(DR2)으로 이격되어 접촉 전극 연결부(CN_B)와 접촉 전극 컨택부(CN_C)들이 배치될 수 있다. 본 실시예는 컨택부(CTD, CTS)들이 제2 부분(RM_U) 상에 배치됨에 따라 이들이 형성되기 위한 공간 확보가 용이한 이점이 있다. 이에 대응하여 접촉 전극(CNE1_2, CNE2_2)의 형상을 다르게 설계할 수 있고, 발광 소자(ED)에서 방출된 광의 출광 효율을 향상시킬 수 있는 범위 내에서 발광 소자(ED)와 전극(RME1, RME2)을 전기적으로 연결할 수 있다.
한편, 상술한 실시예들은 각 서브 화소(PXn)마다 하나의 제1 전극(RME1)과 제2 전극(RME2)만을 포함하는 경우를 예시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 각 서브 화소(PXn)마다 더 많은 수의 전극(RME1, RME2)들과 발광 소자(ED)들을 포함할 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 14는 도 13의 D부분의 확대도이다. 도 15는 도 13의 Q6-Q6'선을 따라 자른 단면도이다. 도 14는 도 13의 제1 서브 화소(PX1)에서 발광 소자 영역(EDA)을 포함하여 전극(RME1_3, RME2_3, RME3_3, RME4_3)들과 접촉 전극(CNE1_3, CNE2_3, CNE3_3)들이 배치된 부분을 확대하여 도시하고 있다. 도 15는 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 13 내지 도 15를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 각 서브 화소(PXn)마다 더 많은 수의 전극(RME1_3, RME2_3, RME3_3, RME4_3)들, 발광 소자(ED1, ED2)들, 및 접촉 전극(CNE1_3, CNE2_3, CNE3_3)들을 포함할 수 있다. 표시 장치(10_3)는 각 서브 화소(PXn)에 배치되는 제1 전극(RME1_3)과 제2 전극(RME2_3)에 더하여 제3 전극(RME3_3) 및 제4 전극(RME4_3)들을 더 포함하고, 제1 전극(RME1_3)과 제3 전극(RME3_3) 사이에 배치된 제1 발광 소자(ED1) 및 제2 전극(RME2_3)과 제4 전극(RME4_3) 사이에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 각 서브 화소(PXn)는 더 많은 수의 발광 소자(ED1, ED2)들을 포함하여 단위 면적 당 휘도가 향상될 수 있다. 또한, 제1 전극(RME1_3) 및 제2 전극(RME2_3)과 달리 제3 전극(RME3_3) 및 제4 전극(RME4_3)은 제3 도전층과 직접 연결되지 않고, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제3 접촉 전극(CNE3_3)을 통해 서로 직렬로 연결될 수 있다. 이하, 도 2 내지 도 5의 실시예와 비교하여 차이점을 중심으로 설명하기로 한다.
제1 뱅크(BNL1_3)는 이웃하는 서브 화소(PXn)에 걸쳐 배치된 제1 서브 뱅크(BNL_A)와, 제1 서브 뱅크(BNL_A)들 사이에 배치된 제2 서브 뱅크(BNL_B)를 포함할 수 있다. 발광 영역(EMA)의 중심부에는 제2 방향(DR2)으로 연장되된 제2 서브 뱅크(BNL_B)가 배치되고, 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 양 측에는 각각 제1 서브 뱅크(BNL_A)들이 배치될 수 있다. 본 실시예의 제1 뱅크(BNL1_3)는 도 3의 제1 뱅크(BNL1)와 실질적으로 동일한 패턴으로 배치된 제1 서브 뱅크(BNL_A)와, 제1 방향(DR1)으로 이격된 제1 서브 뱅크(BNL_A)들 사이에 배치된 제2 서브 뱅크(BNL_B)를 더 포함하는 점에서 차이가 있다.
제1 전극(RME1_3)과 제4 전극(RME4_3)은 각각 서로 다른 제1 서브 뱅크(BNL_A) 상에 배치되어 제2 방향(DR2)으로 연장된다. 제1 전극(RME1_3)의 발광 영역(EMA)의 중심을 기준으로 좌측의 제1 서브 뱅크(BNL_A) 상에 배치되고 제4 전극(RME4_3)은 우측의 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3)은 부분적으로 절곡된 형상을 가질 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3)은 제2 방향(DR2)으로 연장되되, 다른 부분보다 큰 폭을 갖는 전극 확장부(RM_S), 제1 방향(DR1) 및 제2 방향(DR2)으로부터 기울어진 방향으로 연장된 전극 절곡부(RM_D)들, 및 전극 절곡부(RM_D)들과 전극 확장부(RM_S)를 연결하는 전극 연장부(RM_E)들을 포함할 수 있다. 제1 전극(RME1_3)은 전반적으로 제2 방향(DR2)으로 연장된 형상을 갖되, 부분적으로 더 큰 폭을 갖거나 제2 방향(DR2)으로부터 기울어진 방향으로 절곡된 형상을 가질 수 있다. 제4 전극(RME4_3)은 발광 영역(EMA)의 중심부를 기준으로 전극 컨택부(RM_C)를 제외한 제1 전극(RME1_3)과 대칭 구조를 가질 수 있고, 이들은 서로 제1 방향(DR1)으로 이격되어 배치될 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3) 사이에는 제2 전극(RME2_3)과 제3 전극(RME3_3)이 배치될 수 있다.
제1 전극(RME1_3)의 전극 확장부(RM_S)는 다른 부분보다 큰 폭을 가질 수 있다. 전극 확장부(RM_S)는 서브 화소(PXn)의 발광 영역(EMA) 내에서 제1 서브 뱅크(BNL_A)들 상에 배치되어 제2 방향(DR2)으로 연장되고, 제2 전극(RME2_3) 또는 제3 전극(RME3_3)과 이격될 수 있다. 제1 전극(RME1_3)은 전극 확장부(RM_S)를 포함하여 다른 부분들보다 제3 전극(RME3_3)과 인접하게 배치되고, 제4 전극(RME4_3)은 전극 확장부(RM_S)를 포함하여 다른 부분들보다 제2 전극(RME2_3)과 인접하게 배치될 수 있다. 발광 소자(ED)들은 제1 전극(RME1_3) 및 제4 전극(RME4_3)의 전극 확장부(RM_S)와 제3 전극(RME3_3) 또는 제2 전극(RME2_3) 상에 배치될 수 있다.
전극 확장부(RM_S)들의 제2 방향(DR2) 양 측에는 각각 전극 연장부(RM_E)들이 연결될 수 있다. 전극 연장부(RM_E)들은 전극 확장부(RM_S)와 연결되어 각 서브 화소(PXn)의 발광 영역(EMA)과 제2 뱅크(BNL2)에 걸쳐 배치될 수 있다. 전극 연장부(RM_E)는 그 폭이 전극 확장부(RM_S)의 폭보다 작을 수 있다. 각 전극 연장부(RM_E)들은 제2 방향(DR2)으로 연장된 일 변이 전극 확장부(RM_S)의 제2 방향(DR2)으로 연장된 일 변과 동일 선 상에서 연결될 수 있다. 예를 들어, 전극 확장부(RM_S)와 전극 연장부(RM_E)의 양 변들 중, 발광 영역(EMA)의 중심을 기준으로 외측에 위치한 일 변들이 서로 연장되어 연결될 수 있다.
발광 영역(EMA)의 상측에 배치된 전극 연장부(RM_E)에는 그 폭이 비교적 넓은 전극 컨택부(RM_C)가 형성될 수 있다. 전극 컨택부(RM_C)는 제2 뱅크(BNL2)와 중첩되어 제1 컨택홀(CT1)이 형성될 수 있다. 다만, 제1 전극(RME1_3)에만 전극 컨택부(RM_C)가 형성되고, 제4 전극(RME4_3)에는 전극 컨택부(RM_C)가 형성되지 않을 수 있다. 제4 전극(RME4_3)은 제3 도전층과 직접 전기적으로 연결되지 않고, 후술하는 제3 접촉 전극(CNE3_3)을 통해 전기 신호가 전달될 수 있다.
전극 절곡부(RM_D)들은 전극 연장부(RM_E)들과 연결된다. 전극 절곡부(RM_D)는 발광 영역(EMA)의 상측에서 전극 연장부(RM_E)와 연결되어 제2 뱅크(BNL2)와 절단부 영역(CBA)에 걸쳐 배치되거나, 발광 영역(EMA)의 하측에 배치되어 제2 방향(DR2)으로 이웃한 서브 화소(PXn)와의 경계에 걸쳐 배치될 수 있다. 전극 절곡부(RM_D)들은 제2 방향(DR2)으로부터 기울어진 방향, 예를 들어 서브 화소(PXn)의 중심을 향해 절곡될 수 있다.
제2 전극(RME2_3)과 제3 전극(RME3_3)은 도 3의 실시예와 유사한 형상을 갖고 제1 전극(RME1_3)과 제4 전극(RME4_3)들 사이에 배치될 수 있다. 제2 전극(RME2_3)과 제3 전극(RME3_3)은 각각 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 양 측에 배치되어 서로 이격될 수 있다. 제2 전극(RME2_3)은 제4 전극(RME4_3)과 제1 방향(DR1)으로 이격되어 제2 서브 뱅크(BNL_B)의 우측 상에 배치되고, 제3 전극(RME3_3)은 제1 전극(RME1_3)과 제1 방향(DR1)으로 이격되어 제2 서브 뱅크(BNL_B)의 좌측 상에 배치된다. 제2 전극(RME2_3)은 제2 뱅크(BNL2)와 중첩된 부분에서 전극 컨택부(RM_C)가 형성되고, 전극 컨택부(RM_C)는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 연결될 수 있다. 반면, 제3 전극(RME3_3)은 제3 도전층과 직접 전기적으로 연결되지 않으며, 제4 전극(RME4_3)과 유사하게 제3 접촉 전극(CNE3_3)을 통해 전기 신호가 전달될 수 있다.
한편, 도면에 도시되지 않았으나, 각 전극(RME1_3, RME2_3, RME3_3, RME4_3)들은 도 3의 실시예와 동일하게 제1 부분(도 5의 'RM_L')과 제2 부분(도 5의 'RM_U')을 포함할 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3)은 전극 확장부(RM_S) 중 일부분이 제1 부분(RM_L)이고 다른 부분들은 제2 부분(RM_U)일 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3)의 제2 부분(RM_U)은 각각 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다. 제2 전극(RME2_3)과 제3 전극(RME3_3)은 제2 서브 뱅크(BNL_B) 상에 배치된 제2 부분(RM_U)과 제1 전극(RME1_3) 및 제4 전극(RME4_3)과 이격 대향하는 제1 부분(RM_L)을 포함할 수 있다.
제1 발광 소자(ED1)는 제1 전극(RME1_3) 및 제3 전극(RME3_3) 상에 배치되고, 제2 발광 소자(ED2)는 제2 전극(RME2_3) 및 제4 전극(RME4_3) 상에 배치된다. 발광 소자(ED1, ED2)는 제1 반도체층(31)이 배치된 제1 단부가 향하는 방향인 배향 방향을 가질 수 있는데, 표시 장치(10_3)의 서브 화소(PXn)가 더 많은 수의 전극들을 포함함에 따라, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제1 단부가 향하는 방향이 서로 반대 방향일 수 있다. 예를 들어, 제1 발광 소자(ED1)는 제1 단부가 제3 전극(RME3_3) 상에 배치되고 그 반대편 제2 단부는 제1 전극(RME1_3) 상에 배치되어, 제1 발광 소자(ED1)들은 제1 단부가 제1 방향(DR1) 일 측을 향하도록 배치될 수 있다. 반면, 제2 발광 소자(ED2)는 제1 단부가 제2 전극(RME2_3) 상에 배치되고 그 반대편 제2 단부는 제4 전극(RME4_3) 상에 배치되어, 제2 발광 소자(ED2)들은 제1 단부가 제1 방향(DR1) 타 측을 향하도록 배치될 수 있다. 배향 방향이 서로 반대 방향인 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 후술하는 제3 접촉 전극(CNE3_3)을 통해 서로 직렬로 연결될 수 있다.
제1 접촉 전극(CNE1_3)은 제1 전극(RME1_3) 상에 배치되어 제1 발광 소자(ED1)의 일 단부로써 제2 단부와 접촉할 수 있다. 제2 접촉 전극(CNE2_3)은 제2 전극(RME2_3) 상에 배치되어 제2 발광 소자(ED2)의 일 단부로써 제1 단부와 접촉할 수 있다. 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)은 각각 제1 전극(RME1_3) 및 제2 전극(RME2_3)과 접촉하고, 이들은 각각 제1 트랜지스터(T1) 및 제2 전압 배선(VL2)을 통해 발광 소자(ED1, ED2)의 구동을 위한 전원 전압들이 전달될 수 있다.
제3 접촉 전극(CNE3_3)은 제3 전극(RME3_3) 및 제4 전극(RME4_3) 상에 배치될 수 있다. 제3 접촉 전극(CNE3_3)은 제2 방향(DR2)으로 연장되어 제3 전극(RME3_3) 또는 제4 전극(RME4_3) 상에 배치된 접촉 전극 연장부와, 이들을 서로 연결하는 복수의 접촉 전극 연결부를 포함할 수 있다. 제3 접촉 전극(CNE3_3)의 접촉 전극 연장부들은 각각 제3 전극(RME3_3) 또는 제4 전극(RME4_3) 상에 배치되어 제2 방향(DR2)으로 연장되고, 제3 접촉 전극(CNE3_3)의 접촉 전극 연결부들은 제1 방향(DR1)으로 연장되어 전극 연장부들을 상호 연결할 수 있다. 제3 접촉 전극(CNE3_3)은 평면 상 제2 접촉 전극(CNE2_3)을 둘러싸는 형상으로 배치될 수 있다.
제3 접촉 전극(CNE3_3)의 접촉 전극 연장부들은 제3 전극(RME3_3) 또는 제4 전극(RME4_3) 및 발광 소자(ED1, ED2)의 일 단부와 접촉할 수 있다. 예를 들어, 제3 전극(RME3_3) 상에 배치된 제3 접촉 전극(CNE3_3)의 전극 연장부는 제3 전극(RME3_3) 및 제1 발광 소자(ED1)의 제1 단부와 접촉하고, 제4 전극(RME4_3) 상에 배치된 제3 접촉 전극(CNE3_3)의 전극 연장부는 제4 전극(RME4_3) 및 제2 발광 소자(ED2)의 제2 단부와 접촉할 수 있다.
제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)은 각각 제1 전극(RME1_3)과 제2 전극(RME2_3)의 제1 부분(RM_L) 상에 배치되고, 제1 컨택부(CTD)와 제2 컨택부(CTS)들도 각각 제1 부분(RM_L) 상에 배치될 수 있다. 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)은 제1 부분(RM_L) 상에서 제2 방향(DR2)으로 연장되어 배치되고, 제1 컨택부(CTD)와 제2 컨택부(CTS)들은 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격되어 배치된다.
제3 접촉 전극(CNE3_3)은 접촉 전극 연장부들은 제3 전극(RME3_3)과 제4 전극(RME4_3)의 제1 부분(RM_L) 상에서 제2 방향(DR2)으로 연장되며 발광 소자(ED1, ED2)들의 일 단부와 접촉할 수 있다. 제3 접촉 전극(CNE3_3)은 제3 전극(RME3_3)과 제4 전극(RME4_3)의 제1 부분(RM_L)에 배치된 제3 컨택부(CTF)를 통해 이들과 각각 접촉할 수 있다. 제3 컨택부(CTF)의 경우에도 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격되어 제1 부분(RM_L) 상에 배치될 수 있다. 다만, 제3 접촉 전극(CNE3_3)은 접촉 전극 연장부들을 서로 연결하는 접촉 전극 연결부를 더 포함하고, 접촉 전극 연결부는 제3 전극(RME3_3)의 제2 부분(RM_U) 상에도 배치될 수 있다. 이에 따라, 제3 컨택부(CTF)는 제3 전극(RME3_3)의 제2 부분(RM_U)에 배치될 수도 있다. 표시 장치(10_3)의 각 서브 화소(PXn)마다 배치되는 전극(RME1_3, RME2_3, RME3_3, RME4_3)의 수가 증가하더라도, 접촉 전극(CNE1_3, CNE2_3, CNE3_3)들의 배치 및 컨택부(CTD, CTS, CTF)들의 배치를 도면과 같이 설계하여 발광 소자(ED)에서 방출된 광의 출광 효율을 향상시킬 수 있다.
한편, 일 실시예에서, 표시 장치(10_3)는 단면도 상 제3 접촉 전극(CNE3_3)은 제1 접촉 전극(CNE1_3) 및 제2 접촉 전극(CNE2_3)과 다른 층에 배치될 수 있다. 예를 들어, 제3 접촉 전극(CNE3_3)은 제2 절연층(PAS2) 상에 배치되고, 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)은 제3 절연층(PAS3) 상에 배치될 수 있다. 다만, 이에 제한되지 않으며, 제3 절연층(PAS3)의 기준으로 접촉 전극(CNE1_3, CNE2_3, CNE3_3)들의 그 배치 순서는 서로 달라질 수 있다.
제1 발광 소자(ED1)와 제2 발광 소자(ED2)에는 각각 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)을 통해 전원 전압들이 인가될 수 있다. 상기 전원 전압들은 발광 소자(ED1, ED2)를 통해 흐를 수 있고, 제1 발광 소자(ED1)와 제2 발광 소자(ED2) 사이에서는 제3 접촉 전극(CNE3_3)을 통해 흐를 수 있다. 제3 접촉 전극(CNE3_3)은 제1 발광 소자(ED1)와 제2 발광 소자(ED2) 사이의 연결 경로를 형성할 수 있고, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제3 접촉 전극(CNE3_3)을 통해 직렬로 연결될 수 있다. 또한, 제3 접촉 전극(CNE3_3)이 제3 전극(RME3_3) 및 제4 전극(RME4_3)과 접촉함에 따라, 제3 전극(RME3_3) 및 제4 전극(RME4_3)은 그 하부의 회로층과 직접 연결되지 않더라도 플로팅(Floating) 상태로 남지 않고 전원 전압이 흐를 때 이와 전기적으로 연결될 수 있다.
표시 장치(10)는 각 서브 화소(PXn) 내에서 일부 전극들을 분리하여 더 많은 수의 발광 소자(ED)들을 직렬로 연결할 수 있다. 이에 따라, 각 서브 화소(PXn)에는 서로 분리된 복수의 전극들과 접촉 전극들을 더 포함하여 신규한 화소 전극 구조를 가질 수 있다.
도 16은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 17은 도 16의 제1 서브 화소를 나타내는 평면도이다. 도 18은 도 17의 Q7-Q7'선을 따라 자른 단면도이다. 도 19는 도 17의 Q8-Q8'선을 따라 자른 단면도이다. 도 20은 도 17의 Q9-Q9'선을 따라 자른 단면도이다. 도 18은 도 17의 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있다. 도 19는 제1 컨택부(CTD), 제2 컨택부(CTS) 및 제3 컨택부(CTF)를 가로지르는 단면을 도시하고 있고, 도 20은 제2 방향(DR2)으로 이격된 제1 전극(RME1_4)과 제4 전극(RME4_4) 사이를 가로지르는 단면을 도시하고 있다.
도 16 내지 도 20을 참조하면, 표시 장치(10_4)는 각 서브 화소(PXn)마다 배치되어 서로 제1 방향(DR1) 및 제2 방향(DR2)으로 이격된 복수의 전극(RME1_4, RME2_4, RME3_4, RME4_4, RME5_4, RME6_4, RME7_4, RME8_4)들을 포함한다. 제1 방향(DR1)으로 서로 이격된 전극들 상에는 복수의 발광 소자(ED; ED1, ED2, ED3, ED4)들이 배치되고, 각 전극들 상에는 접촉 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4, CNE5_4)들이 배치될 수 있다. 본 실시예는 신규한 전극 구조를 갖는 표시 장치(10_4)로써, 전극 및 접촉 전극들에 더하여 제1 뱅크(BNL1_4)의 구조 및 배치가 다른 점에서 도 3 및 도 13의 실시예와 차이가 있다. 다만, 각 접촉 전극들과 전극들이 접촉하는 컨택부(CTD, CTS, CTF)가 광 경로에서 회피하여 발광 소자 영역(EDA)으로부터 제2 방향(DR2)으로 이격 배치된 점에서는 상술한 실시예들과 동일하다. 이하, 신규한 전극 및 접촉 전극들의 구조에 대하여 자세히 설명하기로 한다.
제1 뱅크(BNL1_4)는 복수의 제1 서브 뱅크(BNL_A)들과 하나의 제2 서브 뱅크(BNL_B)를 포함할 수 있다. 복수의 제1 서브 뱅크(BNL_A)들은 제2 방향(DR2)으로 연장된 형상을 갖고 발광 영역(EMA) 내에 배치될 수 있다. 다른 실시예와 달리, 제1 서브 뱅크(BNL_A)는 제1 방향(DR1)으로 이웃한 다른 서브 화소(PXn)와의 경계를 넘지 않도록 배치되며, 제2 뱅크(BNL2)와 두께 방향으로 중첩하지 않을 수 있다. 각 서브 화소(PXn)에는 4개의 제1 서브 뱅크(BNL_A)가 배치될 수 있다. 각 제1 서브 뱅크(BNL_A)들은 서로 제1 방향(DR1) 및 제2 방향(DR2)으로 이격되어 배치되며, 발광 영역(EMA)의 중심부를 제1 방향(DR1) 및 제2 방향(DR2)으로 가로지르는 선을 기준으로 4등분된 영역에 각각 배치될 수 있다.
제2 서브 뱅크(BNL_B)는 제2 방향(DR2)으로 연장되어 발광 영역(EMA)을 넘어 배치될 수 있다. 제2 서브 뱅크(BNL_B)는 절단부 영역(CBA)에도 배치될 수 있으며, 제2 방향(DR2)으로 이웃한 다른 서브 화소(PXn)와의 경계를 넘어 배치될 수도 있다. 다만, 이에 제한되지 않고, 제2 서브 뱅크(BNL_B)는 절단부 영역(CBA)에는 배치되지 않도록 해당 서브 화소(PXn) 내에만 배치될 수도 있다. 제2 서브 뱅크(BNL_B)는 발광 영역(EMA)의 중심부에 배치되며 제1 방향(DR1)으로 이격된 제1 서브 뱅크(BNL_A)들 사이에 배치될 수 있다. 제2 서브 뱅크(BNL_B)는 제1 서브 뱅크(BNL_A)와 제1 방향(DR1)으로 이격된 부분은 더 넓은 폭을 가질 수 있다. 제2 서브 뱅크(BNL_B)의 넓은 폭을 갖는 부분에는 전극들이 배치될 수 있다. 제1 서브 뱅크(BNL_A)들과 제2 서브 뱅크(BNL_B)는 서로 이격 대향하며, 이들 사이에는 발광 소자(ED)들이 배치될 수 있다.
복수의 전극들은 한 쌍의 제1 타입 전극으로써 제1 전극(RME1_4)과 제2 전극(RME2_4)을 포함하고, 6개의 제2 타입 전극으로써 제3 내지 제8 전극(RME3_4, RME4_4, RME5_4, RME6_4, RME7_4, RME8_4)을 포함할 수 있다. 제1 타입 전극은 컨택홀(CT1, CT2)을 통해 그 하부의 제3 도전층과 직접 전기적으로 연결된 전극이고, 제2 타입 전극은 제3 도전층과 직접 전기적으로 연결되지 않은 전극일 수 있다. 제1 타입 전극은 제2 뱅크(BNL2)와 중첩된 부분에 형성된 전극 컨택부(RM_C)를 통해 제1 도전 패턴(CDP) 또는 제2 전압 배선(VL2)과 연결될 수 있으나, 제2 타입 전극은 전극 컨택부(RM_C)가 형성되지 않는 전극일 수 있다. 제2 타입 전극은 후술하는 제2 타입 접촉 전극과 접촉함으로써, 제1 타입 전극으로 인가된 전기 신호가 전달되어 플로팅 상태로 남지 않을 수 있다.
이와 유사하게, 복수의 접촉 전극들은 한 쌍의 제1 타입 접촉 전극으로써 제1 접촉 전극(CNE1_4)과 제2 접촉 전극(CNE2_4)을 포함하고, 3개의 제2 타입 접촉 전극으로써 제3 접촉 전극(CNE3_4), 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)을 포함할 수 있다. 제1 타입 접촉 전극은 제1 타입 전극 상에 배치되어 제1 컨택부(CTD) 또는 제2 컨택부(CTS)를 통해 이들과 접촉하고, 제2 타입 접촉 전극은 제2 타입 전극 상에 배치되어 제3 컨택부(CTF)를 통해 이들과 접촉할 수 있다. 발광 소자(ED)는 일 단부가 제1 타입 전극 상에 배치되고 타 단부가 제2 타입 전극 상에 배치된 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)와, 양 단부가 각각 제2 타입 전극 상에 배치된 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)를 포함할 수 있다.
제1 전극(RME1_4), 제4 전극(RME4_4), 제6 전극(RME6_4) 및 제8 전극(RME8_4)은 도 13의 실시예와 유사하게 전극 연장부(RM_E1, RM_E2)들과 전극 절곡부(RM_D)를 포함한 형상을 가질 수 있다. 다만, 도 13의 실시예와 달리 제1 전극(RME1_4), 제4 전극(RME4_4), 제6 전극(RME6_4) 및 제8 전극(RME8_4)들은 전극 확장부(RM_S)를 포함하지 않고, 균일한 폭을 갖는 복수의 전극 연장부(RM_E1, RM_E2)를 포함하면서, 전극 연장부(RM_E1, RM_E2)들 사이를 연결하는 전극 연결부(RM_R)를 포함한 형상을 가질 수 있다. 예를 들어, 제1 전극(RME1_4)은 제1 전극 연장부(RM_E1), 제2 전극 연장부(RM_E2) 및 제1 전극 연장부(RM_E1)와 제2 전극 연장부(RM_E2)를 연결하는 전극 연결부(RM_R)를 포함할 수 있다. 제1 전극 연장부(RM_E1)는 제1 방향(DR1)으로 이격된 다른 전극과 이격 대향하며 발광 소자(ED)가 배치되고, 제2 전극 연장부(RM_E2)는 제1 전극 연장부(RM_E1)와 엇갈린 방향에서 제2 방향(DR2)으로 연장되어 발광 영역(EMA)과 제2 뱅크(BNL2)에 걸쳐 배치될 수 있다. 제4 전극(RME4_4)은 발광 영역(EMA)의 중심부를 제1 방향(DR1)으로 가로지르는 가상선을 기준으로 제1 전극(RME1_4)과 대칭된 구조를 갖고, 제8 전극(RME8_4)과 제6 전극(RME6_4)은 각각 발광 영역(EMA)의 중심부를 제2 방향(DR2)으로 가로지르는 가상선을 기준으로 각각 제1 전극(RME1_4) 및 제4 전극(RME4_4)과 대칭된 구조를 가질 수 있다. 다만, 제4 전극(RME4_4)과 제6 전극(RME6_4) 및 제8 전극(RME8_4)에는 전극 컨택부(RM_C)가 형성되지 않을 수 있다. 즉, 제4 전극(RME4_4)과 제6 전극(RME6_4) 및 제8 전극(RME8_4)은 전극 컨택부(RM_C)를 제외하여 이와 대칭적 구조를 가질 수 있다.
제2 전극(RME2_4), 제3 전극(RME3_4), 제5 전극(RME5_4) 및 제7 전극(RME7_4)은 일 방향으로 연장된 형상을 가질 수 있다. 제1 전극(RME1_4), 제4 전극(RME4_4), 제6 전극(RME6_4) 및 제8 전극(RME8_4)은 제1 서브 뱅크(BNL_A) 상에 배치되고, 제2 전극(RME2_4), 제3 전극(RME3_4), 제5 전극(RME5_4) 및 제7 전극(RME7_4)은 제2 서브 뱅크(BNL_B) 상에 배치될 수 있다. 각 전극들은 상술한 바와 같이 제3 층간 절연층(IL3) 상에 직접 배치된 제1 부분(RM_L)과 제1 뱅크(BNL1_4)의 상부에 위치한 제2 부분(RM_U)을 포함할 수 있다. 이하, 각 전극들의 구조에 대한 설명은 생략하고 상대적인 배치에 대하여 설명하기로 한다.
제1 전극(RME1_4)은 발광 영역(EMA)의 중심을 기준으로 좌상측에 배치될 수 있다. 제1 전극(RME1_4)은 제1 서브 뱅크(BNL_A) 중 좌상측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다. 제2 전극(RME2_4)은 발광 영역(EMA)의 상측에 배치될 수 있다. 제2 전극(RME2_4)은 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 타 측 상에 배치되며, 제2 서브 뱅크(BNL_B)의 넓은 폭을 갖는 부분과 중첩하도록 배치될 수 있다.
제3 전극(RME3_4)은 제1 전극(RME1_4)과 제2 전극(RME2_4) 사이에 배치되며, 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 일 측 상에 배치될 수 있다. 예를 들어, 제3 전극(RME3_4)은 제2 서브 뱅크(BNL_B)의 넓은 폭을 갖는 부분과 중첩하도록 배치될 수 있다. 제3 전극(RME3_4)은 제1 전극(RME1_4)의 제1 전극 연장부(RM_E1) 및 제2 전극(RME2_4)과 각각 이격되며, 제1 전극(RME1_4)과 이격된 사이에는 제1 발광 소자(ED1)가 배치될 수 있다. 제4 전극(RME4_4)은 전극 컨택부(RM_C)를 제외하고 제1 전극(RME1_4)과 제2 방향(DR2)으로 대칭된 구조를 가질 수 있다. 제4 전극(RME4_4)은 제1 서브 뱅크(BNL_A) 중 발광 영역(EMA)의 좌하측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치된다.
제5 전극(RME5_4)은 제3 전극(RME3_4)과 제2 방향(DR2)으로 이격되고 제4 전극(RME4_4)과 제1 방향(DR1)으로 이격될 수 있다. 제5 전극(RME5_4)은 제2 서브 뱅크(BNL_B)의 넓은 폭을 갖는 부분 중 하측에 배치된 부분 상에 배치된다. 제5 전극(RME5_4)은 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 일 측 상에 배치될 수 있다. 제4 전극(RME4_4)과 제5 전극(RME5_4)이 이격된 영역에는 제3 발광 소자(ED3)들이 배치될 수 있다. 제6 전극(RME6_4)은 제4 전극(RME4_4)과 제1 방향(DR1)으로 대칭된 구조를 갖고, 발광 영역(EMA)의 중심을 기준으로 우하측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다.
제7 전극(RME7_4)은 제5 전극(RME5_4)과 제6 전극(RME6_4) 사이에 배치되며, 제5 전극(RME5_4)이 배치된 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 타 측 상에 배치될 수 있다. 예를 들어, 제7 전극(RME7_4)은 제2 서브 뱅크(BNL_B)의 넓은 폭을 갖는 부분과 중첩하도록 배치될 수 있다. 제7 전극(RME7_4)은 제6 전극(RME6_4)의 제1 전극 연장부(RM_E1) 및 제5 전극(RME5_4)과 각각 이격되며, 제7 전극(RME7_4)과 이격된 사이에는 제4 발광 소자(ED4)가 배치될 수 있다. 제8 전극(RME8_4)은 제6 전극(RME6_4)과 제2 방향(DR2)으로 대칭된 구조를 가질 수 있다. 제8 전극(RME8_4)은 제1 서브 뱅크(BNL_A) 중 발광 영역(EMA)의 우상측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치된다. 제8 전극(RME8_4)은 제2 전극(RME2_4)과 이격 배치될 수 있고, 이들 상에는 제2 발광 소자(ED2)들이 배치될 수 있다.
동일한 제2 서브 뱅크(BNL_B) 상에 배치된 전극들은 제2 서브 뱅크(BNL_B) 상에서 서로 제1 방향(DR1)으로 이격되되, 이들이 이격된 영역에는 발광 소자(ED)가 배치되지 않는다. 반면, 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B) 상에 각각 배치된 전극들 사이의 영역에는 발광 소자(ED)들이 배치될 수 있다. 제1 서브 뱅크(BNL_A) 상에 배치된 전극들은 제1 전극 연장부(RM_E1)를 포함하여 제2 서브 뱅크(BNL_B) 상에 배치된 전극과 이격된 간격이 위치에 따라 달라질 수 있다. 이에 따라, 발광 소자(ED)들은 대부분 제1 서브 뱅크(BNL_A) 및 제2 서브 뱅크(BNL_B) 사이의 영역에 배치될 수 있다.
일 실시예에 따르면, 발광 영역(EMA)의 중심을 기준으로, 상측에 배치된 제1 전극(RME1_4), 제3 전극(RME3_4), 제2 전극(RME2_4) 및 제8 전극(RME8_4)은 각각 하측에 배치된 제4 전극(RME4_4), 제5 전극(RME5_4), 제7 전극(RME7_4) 및 제6 전극(RME6_4)과 제2 방향(DR2)으로 이격될 수 있다. 이들이 제2 방향(DR2)으로 이격된 영역은 표시 장치(10_4)의 제조 공정 중 전극 라인이 분리되는 영역일 수 있다. 발광 소자(ED)들을 전극 라인들 상에 배치하고 제2 절연층(PAS2)을 형성한 뒤, 상기 전극 라인들을 분리함으로써 서로 제2 방향(DR2)으로 이격된 복수의 전극들을 형성할 수 있다. 이에 따라, 도 20에 도시된 바와 같이 제1 전극(RME1_4)과 제4 전극(RME4_4)들이 분리된 영역에는 제1 절연층(PAS1) 및 제2 절연층(PAS2)이 제거되고, 제3 절연층(PAS3)이 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
제1 타입 접촉 전극인 제1 접촉 전극(CNE1_4)과 제2 접촉 전극(CNE2_4)은 각각 제1 전극(RME1_4) 및 제2 전극(RME2_4) 상에 배치될 수 있다. 제1 접촉 전극(CNE1_4)은 제1 전극(RME1_4)의 제1 전극 연장부(RM_E1) 상에 배치되어, 제1 발광 소자(ED1)의 제1 단부 및 제1 전극(RME1_4)과 접촉할 수 있다. 제2 접촉 전극(CNE2_4)은 제2 전극(RME2_4) 상에 배치되어 제2 발광 소자(ED2)의 제2 단부 및 제2 전극(RME2_4)과 접촉할 수 있다.
제2 타입 접촉 전극은 제3 접촉 전극(CNE3_4)에 더하여 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)을 더 포함할 수 있다. 제2 타입 접촉 전극은 접촉 전극 연장부와 접촉 전극 연결부, 및 접촉 전극 컨택부를 포함하여 제2 타입 전극 상에 배치될 수 있다.
예를 들어, 제3 접촉 전극(CNE3_4)은 접촉 전극 연장부가 제3 전극(RME3_4) 및 제4 전극(RME4_4) 상에 배치되며, 상기 접촉 전극 연장부들은 접촉 전극 연결부를 통해 연결될 수 있다. 제3 접촉 전극(CNE3_4)의 접촉 전극 연결부는 제1 전극(RME1_4)과 제4 전극(RME4_4)이 제2 방향(DR2)으로 이격된 영역에 배치될 수 있다. 제3 접촉 전극(CNE3_4)은 제1 발광 소자(ED1)의 제2 단부 및 제3 발광 소자(ED3)의 제1 단부와 접촉하며, 이와 동시에 제3 전극(RME3_4) 및 제4 전극(RME4_4)과 접촉할 수 있다.
제4 접촉 전극(CNE4_4)은 접촉 전극 연장부가 제5 전극(RME5_4) 및 제6 전극(RME6_4) 상에 배치되며, 접촉 전극 연장부들은 접촉 전극 연결부를 통해 연결될 수 있다. 제4 접촉 전극(CNE4_4)의 접촉 전극 연결부는 접촉 전극 연장부들과 제2 뱅크(BNL2) 사이의 영역에 배치될 수 있다. 제4 접촉 전극(CNE4_4)은 제3 발광 소자(ED3)의 제2 단부 및 제4 발광 소자(ED4)의 제1 단부와 접촉하며, 이와 동시에 제5 전극(RME5_4) 및 제6 전극(RME6_4)과 접촉할 수 있다. 제5 접촉 전극(CNE5_4)은 접촉 전극 연장부가 제7 전극(RME7_4) 및 제8 전극(RME8_4) 상에 배치되며, 접촉 전극 연장부들은 접촉 전극 연결부를 통해 연결될 수 있다. 제5 접촉 전극(CNE5_4)의 접촉 전극 연결부는 제8 전극(RME8_4)과 제6 전극(RME6_4)이 제2 방향(DR2)으로 이격된 영역에 배치될 수 있다. 제5 접촉 전극(CNE5_4)은 제4 발광 소자(ED4)의 제2 단부 및 제2 발광 소자(ED2)의 제1 단부와 접촉하며, 이와 동시에 제7 전극(RME7_4) 및 제8 전극(RME8_4)과 접촉할 수 있다.
제3 접촉 전극(CNE3_4) 및 제5 접촉 전극(CNE5_4)과 달리, 제4 접촉 전극(CNE4_4)의 접촉 전극 연결부는 제7 전극(RME7_4)과 제2 뱅크(BNL2) 사이에 배치된다. 일 실시예에서, 제4 접촉 전극(CNE4_4)의 접촉 전극 연결부는 제7 전극(RME7_4)을 기준으로 제2 방향(DR2) 일 측에 이격되어 배치되고, 제5 접촉 전극(CNE5_4)의 접촉 전극 연결부는 제7 전극(RME7_4)을 기준으로 제2 방향(DR2) 타 측에 이격되어 배치될 수 있다.
일 실시예에서, 표시 장치(10_4)는 단면도 상 제1 접촉 전극(CNE1_4), 제2 접촉 전극(CNE2_4) 및 제4 접촉 전극(CNE4_4)은 제3 접촉 전극(CNE3_4) 및 제5 접촉 전극(CNE5_4)과 다른 층에 배치될 수 있다. 예를 들어, 제3 접촉 전극(CNE3_4) 및 제5 접촉 전극(CNE5_4)은 제2 절연층(PAS2) 상에 배치되고, 제1 접촉 전극(CNE1_4), 제2 접촉 전극(CNE2_4) 및 제4 접촉 전극(CNE4_4)은 제3 절연층(PAS3) 상에 배치될 수 있다. 다만, 이에 제한되지 않으며, 제3 절연층(PAS3)의 기준으로 접촉 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4, CNE5_4)들의 그 배치 순서는 서로 달라질 수 있다.
한편, 본 실시예는 접촉 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4, CNE5_4)들이 비교적 큰 폭을 갖고 제1 뱅크(BNL1_4)의 경사진 측면 상에도 배치될 수도 있다. 각 서브 화소(PXn)마다 더 많은 수의 전극들을 포함함에 따라 전극들의 제1 부분(RM_L)이 갖는 폭이 좁아질 수 있고, 접촉 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4, CNE5_4)들은 제1 뱅크(BNL1_4)의 경사진 측면 상에도 부분적으로 배치될 수 있다. 다만, 적어도 컨택부(CTD, CTS, CTF)들은 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격되도록 배치될 수 있다.
예를 들어, 제1 컨택부(CTD)는 제1 전극(RME1_4)의 전극 연결부(RM_R) 상에 배치될 수 있다. 제1 컨택부(CTD)는 제1 뱅크(BNL1_4)와 중첩하지 않는 영역에서 발광 소자 영역(EDA)과 이격되어 배치될 수 있다. 제1 접촉 전극(CNE1_4)의 접촉 전극 연장부는 제1 전극(RME1_4)의 제1 전극 연장부(RM_E1) 상에 배치되되 접촉 전극 연결부는 발광 소자 영역(EDA)을 우회하여 전극 연결부(RM_R) 상에 배치된 접촉 전극 컨택부와 연결될 수 있다. 제1 접촉 전극(CNE1_4)은 전극 연결부(RM_R) 상에 배치된 접촉 전극 컨택부를 통해 제1 전극(RME1_4)과 접촉할 수 있다.
이와 유사하게, 제4 전극(RME4_4), 제6 전극(RME6_4) 및 제8 전극(RME8_4)의 전극 연결부(RM_R)들에는 각각 제3 컨택부(CTF)들이 배치되고, 제3 접촉 전극(CNE3_4), 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)의 접촉 전극 연결부들은 발광 소자 영역(EDA)을 우회하여 전극 연결부(RM_R) 상에 배치된 접촉 전극 컨택부와 연결될 수 있다. 제3 접촉 전극(CNE3_4), 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)들은 전극 연결부(RM_R) 상에 배치된 접촉 전극 컨택부를 통해 각각 제4 전극(RME4_4), 제6 전극(RME6_4) 및 제8 전극(RME8_4)과 접촉할 수 있다.
제2 전극(RME2_4)은 제2 방향(DR2)으로 연장된 부분의 일 측에 일정 폭을 갖고 형성된 전극 돌출부(RM_P)를 포함할 수 있다. 전극 돌출부(RM_P)는 제1 뱅크(BNL1_4)와 중첩하지 않는 부분에 형성됨에 따라, 발광 소자 영역(EDA)에서 이격되어 배치될 수 있다. 제1 접촉 전극(CNE1_4)과 유사하게 제2 접촉 전극(CNE2_4)은 접촉 전극 연장부가 제2 전극(RME2_4) 상에 배치되되 접촉 전극 컨택부는 발광 소자 영역(EDA)과 이격되어 전극 돌출부(RM_P) 상에 배치될 수 있다. 제2 접촉 전극(CNE2_4)은 전극 돌출부(RM_P) 상에 배치된 접촉 전극 컨택부를 통해 제2 전극(RME2_4)과 접촉할 수 있다.
이와 유사하게, 제3 전극(RME3_4), 제5 전극(RME5_4) 및 제7 전극(RME7_4)도 전극 돌출부(RM_P)를 포함하고, 제3 컨택부(CTF)들은 전극 돌출부(RM_P) 상에 배치될 수 있다. 제3 접촉 전극(CNE3_4), 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)의 접촉 전극 컨택부들은 발광 소자 영역(EDA)과 이격되어 전극 돌출부(RM_P) 상에도 배치될 수 있다. 제3 접촉 전극(CNE3_4), 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)들은 전극 돌출부(RM_P) 상에 배치된 접촉 전극 컨택부를 통해 각각 제3 전극(RME3_4), 제5 전극(RME5_4) 및 제7 전극(RME7_4)과도 접촉할 수 있다.
한편, 전극의 전극 돌출부(RM_P)와 전극 연결부(RM_R)들은 발광 소자(ED)들이 배치된 발광 소자 영역(EDA)의 상측 또는 하측에 배치되어 발광 영역(EMA)의 외곽부에 배치된다. 반면, 제7 전극(RME7_4)의 전극 돌출부(RM_P)는 제2 발광 소자(ED2)와 제4 발광 소자(ED4) 사이에 배치되어, 발광 소자 영역(EDA)들 사이에 배치될 수 있다. 그럼에도 불구하고, 제7 전극(RME7_4) 상에 배치된 제3 컨택부(CTF)는 발광 소자(ED)에서 방출된 광의 광 경로와 중첩하지 않도록 배치되므로, 발광 소자(ED)에서 방출된 광이 출광되지 않고 유실되는 것이 방지될 수 있다.
제1 발광 소자(ED1)의 제1 단부와 제2 발광 소자(ED2)의 제2 단부는 제1 타입 접촉 전극을 통해 제1 타입 전극과 전기적으로 연결되고, 제3 도전층으로부터 인가된 전기 신호가 전달될 수 있다. 상기 전기 신호는 제2 타입 접촉 전극들, 및 제3 발광 소자(ED3)와 제4 발광 소자(ED4)를 통해 흐를 수 있고, 제1 내지 제4 발광 소자(ED1, ED2, ED3, ED4)들은 서로 직렬로 연결될 수 있다. 본 실시예는 제1 방향(DR1) 및 제2 방향(DR2)으로 서로 이격되어 분리된 복수의 전극들과, 상기 전극들에 배치된 복수의 접촉 전극들을 포함하여 더 많은 수의 발광 소자(ED)들이 배치됨과 동시에 서로 직렬로 연결될 수 있다. 또한, 상기 다른 실시예들과 유사하게 접촉 전극과 전극이 접촉하는 컨택부(CTD, CTS, CTF)들이 발광 소자(ED)에서 방출된 광의 광 경로를 회피하여 배치됨에 따라, 각 서브 화소(PXn)는 단위 면적 당 발광량이 증가하고 출광 효율도 더욱 향상될 수 있다.
이러한 표시 장치(10_4)는 제2 방향(DR2)으로 연장된 복수의 전극 라인들을 이용하여 발광 소자(ED)들을 정렬하고, 전극 라인들을 분리하여 복수의 전극들을 형성하는 공정을 통해 제조될 수 있다.
도 21 내지 도 25는 도 16의 표시 장치의 제조 공정 중 일부 단계를 나타내는 개략도들이다.
먼저, 도 21 및 도 22를 참조하면, 제1 뱅크(BNL1_4)들과 복수의 전극 라인(RM1, RM2)들 및 제2 뱅크(BNL2)를 형성한다. 복수의 전극 라인(RM1, RM2)들은 서브 화소(PXn)의 경계를 넘어 제2 방향(DR2)으로 연장되어 배치된다. 일 실시예에 따르면, 각 서브 화소(PXn)에는 복수의 제1 전극 라인(RM1)들이 배치되고, 이들 사이에 복수의 제2 전극 라인(RM2)이 배치될 수 있다. 예를 들어, 각 서브 화소(PXn)에는 제1 방향(DR1)으로 이격된 2개의 제1 전극 라인(RM1)들이 배치되고, 이들 사이에 2개의 제2 전극 라인(RM2)들이 배치될 수 있다. 제1 전극 라인(RM1)들은 일부분이 제1 서브 뱅크(BNL_A)들 상에 배치되고, 제2 전극 라인(RM2)들은 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 양 측에 걸쳐 배치될 수 있다.
한편, 복수의 제2 전극 라인(RM2)들은 발광 영역(EMA)에서 서로 직접 연결될 수 있다. 제2 전극 라인(RM2)들이 서로 분리되면, 각각 동일한 종류의 정렬 신호가 인가되더라도 일부 전압 차이가 발생할 수 있다. 상기 전압 차이에 의해 제2 전극 라인(RM2)들 사이에 발광 소자(ED)들 중 일부가 배치될 수도 있다. 이를 방지하기 위해 제2 전극 라인(RM2)들은 발광 영역(EMA)에서 서로 연결되고, 제1 전극 라인(RM1)과 제2 전극 라인(RM2) 사이에 전계가 생성될 수 있다.
제1 전극 라인(RM1)은 전극 연장부와 전극 절곡부, 및 전극 연결부를 포함한 형상을 갖는 반면, 제2 전극 라인(RM2)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 서브 뱅크(BNL_A) 상에 배치된 부분에서 측정된 서로 인접한 제1 전극 라인(RM1)과 제2 전극 라인(RM2) 사이의 간격은 제1 서브 뱅크(BNL_A)들이 제2 방향(DR2)으로 이격된 부분에서 측정된 제1 전극 라인(RM1)과 제2 전극 라인(RM2) 사이의 간격보다 작을 수 있다. 전계가 생성되면 전극 라인(RM1, RM2)들 사이의 간격이 작은 부분에서 강한 전계가 생성되고, 대부분의 발광 소자(ED)들이 해당 부분에 배치될 수 있다.
이어, 도 23 및 도 24를 참조하면, 전극 라인(RM1, RM2)들에 정렬 신호를 인가하여 발광 소자(ED)들을 배치하고, 그 상에 제2 절연물층(PAS2')을 형성하여 발광 소자(ED)들을 고정시킨다. 일 실시예에서, 발광 소자(ED)는 잉크에 분산된 상태로 준비되고, 잉크젯 프린팅 공정을 통해 발광 영역(EMA)에 분사될 수 있다. 제2 뱅크(BNL2)는 상기 잉크가 이웃하는 다른 서브 화소(PXn)의 발광 영역(EMA)으로 넘치는 것을 방지할 수 있다. 상기 잉크가 발광 영역(EMA)에 분사되면 제1 전극 라인(RM1)과 제2 전극 라인(RM2)에 정렬 신호를 인가하여 이들 상에 전계를 생성한다. 잉크 내에 분산된 발광 소자(ED)는 전계에 의해 유전영동힘을 받아 위치 및 배향 방향이 변하면서 양 단부가 서로 다른 전극 라인(RM1, RM2)들 상에 배치될 수 있다.
제1 전극 라인(RM1)과 제2 전극 라인(RM2)은 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B) 상에 배치된 부분에서 서로 더 인접하게 배치되므로, 더 강한 세기의 전계가 생성되어 대부분의 발광 소자(ED)들은 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B) 사이에 배치될 수 있다. 제1 서브 뱅크(BNL_A)들이 제1 방향(DR1)으로 이격된 부분에서는 제1 전극 라인(RM1)과 제2 전극 라인(RM2) 사이의 간격이 더 클 수 있으므로, 비교적 약한 세기의 전계가 생성되고 발광 소자(ED)들이 배치되지 않을 수 있다.
제1 전극 라인(RM1)과 제2 전극 라인(RM2)으로 각각 인가된 정렬 신호에 따라 이들 상에는 각각 전계가 생성될 수 있다. 상기 전계는 어느 한 정렬 신호가 인가된 전극으로부터 다른 정렬 신호가 인가된 전극을 향하는 방향을 가질 수 있고, 발광 소자(ED)들은 상기 전계가 향하는 방향에 따라 배향 방향이 결정될 수 있다. 표시 장치(10_4)의 제조 공정 중 제1 전극 라인(RM1)과 제2 전극 라인(RM2)에 각각 서로 다른 정렬 신호가 인가되므로, 상기 전계의 방향은 발광 영역(EMA)의 중심에 배치된 제2 서브 뱅크(BNL_B)를 향하도록 형성되고, 발광 소자(ED)들도 제1 단부가 제2 서브 뱅크(BNL_B) 상에 배치된 전극들에 놓이도록 배치될 수 있다. 이에 따라, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 각각 제1 단부가 제3 전극(RME3_4) 및 제2 전극(RME2_4) 상에 놓이도록 배치되고, 이들의 배향 방향은 서로 반대 방향일 수 있다. 또한, 제3 발광 소자(ED3)와 제4 발광 소자(ED4)도 각각 제1 단부가 제5 전극(RME5_4) 및 제7 전극(RME7_4) 상에 놓이도록 배치되고, 이들의 배향 방향은 서로 반대 방향일 수 있다.
발광 소자(ED)가 배치되면 이를 고정시키는 제2 절연물층(PAS2')을 형성한다. 도 23의 Q10-Q10'선을 따라 자른 도 24를 참조하면, 제2 절연물층(PAS2')은 발광 소자(ED)를 포함하여 발광 영역(EMA) 내에서 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 제2 절연물층(PAS2')에 의해 덮일 수 있고, 전극 라인(RM1, RM2)들 상에서 정렬된 위치가 고정될 수 있다. 발광 소자(ED)들은 접촉 전극을 형성하기 위한 후속 공정에서 최초 정렬된 위치가 변하지 않을 수 있다.
다음으로, 도 25를 참조하면, 발광 소자(ED)들이 배치되면 발광 영역(EMA)과 절단부 영역(CBA)의 전극 분리부(ROP)에서 전극 라인(RM1, RM2)들을 분리한다. 제1 전극 분리부(ROP1)는 발광 영역(EMA) 중 제1 서브 뱅크(BNL_A)들이 제2 방향(DR2)으로 이격된 부분에 위치한다. 제1 서브 뱅크(BNL_A)들이 제2 방향(DR2)으로 이격된 부분에서는 약한 전계만이 생성되어 발광 소자(ED)들이 거의 배치되지 않을 수 있다.
제2 전극 분리부(ROP2)는 절단부 영역(CBA)에 위치한다. 제2 전극 분리부(ROP2)에 의해 전극 라인(RM1, RM1)들이 분리되면, 각 서브 화소(PXn)에 배치되는 전극들이 서로 분리됨에 따라 각각 개별적으로 구동할 수 있다. 전극 분리부(ROP1, ROP2)에 의해 분리되어 형성된 전극들은 제1 타입 전극과 제2 타입 전극을 포함하고, 발광 소자(ED)들은 제1 내지 제4 발광 소자(ED1, ED2, ED3, ED4)로 구분될 수 있다.
이어, 도면으로 도시하지 않았으나, 복수의 컨택부(CTD, CTS, CTF)들과 접촉 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4, CNE5_4)들을 형성하여 표시 장치(10_4)를 제조할 수 있다.
본 실시예는 부분적으로 절곡된 형상을 갖는 전극(RME1_4, RME4_4, RME6_4, RME8_4)들과 이들 사이에 배치되고 연장된 형상을 갖는 전극(RME2_4, RME3_4, RME5_4, RME7_4)들을 포함하여, 각 서브 화소(PXn)마다 더 많은 수의 발광 소자(ED)들이 배치될 수 있다. 각 서브 화소(PXn)마다 많은 수의 전극들이 배치됨에 따라 발광 영역(EMA)의 제1 방향(DR1)으로 측정된 폭이 더 커질 수 있다. 다만, 복수의 전극들이 발광 영역(EMA) 내에서 제2 방향(DR2)으로 이격되어 배치됨에 따라 제2 타입 접촉 전극을 통한 전류 경로를 형성할 수 있다. 제2 방향(DR2)으로 배열된 발광 소자(ED)들 중 일부는 제2 타입 접촉 전극을 통해 직렬로 연결될 수 있어 각 서브 화소(PXn)의 휘도가 더욱 향상될 수 있다. 나아가, 직렬로 연결된 발광 소자(ED)들의 개수가 증가함에 따라, 일부 발광 소자(ED)가 단락되더라도, 다른 직렬로 연결된 발광 소자(ED)들이 발광할 수 있으므로, 서브 화소(PXn)의 발광 불량을 방지하는 효과가 있다.
도 26은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 26을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 제2 절연층(PAS2) 및 제3 절연층(PAS3)을 관통하는 복수의 개구부(OP1, OP2, OP3)들을 포함할 수 있다. 복수의 개구부(OP1, OP2, OP3)들은 제1 접촉 전극(CNE1_5)과 제2 접촉 전극(CNE2_5)이 배치되기 전 제3 절연층(PAS3)을 형성하는 공정에서 형성될 수 있다. 본 실시예는 표시 장치(10_5)가 몇몇 개구부(OP1, OP2, OP3)를 더 포함한 점에서 도 18의 실시예와 차이가 있다. 표시 장치(10_5)의 복수의 전극들 및 접촉 전극들의 배치는 도 18의 실시예와 동일하다. 도면에서는 제1 전극(RME1_5), 제2 전극(RME2_5), 제3 전극(RME3_5) 및 제8 전극(RME8_5)과, 제1 접촉 전극(CNE1_5), 제2 접촉 전극(CNE2_5), 제3 접촉 전극(CNE3_5) 및 제5 접촉 전극(CNE5_5)만이 도시되어 있다. 이하, 중복된 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
표시 장치(10_5)는 제조 공정에서 발광 소자(ED)들을 배치한 뒤에 제2 절연층(PAS2), 접촉 전극들 중 일부, 제3 절연층(PAS3) 및 나머지 접촉 전극들을 형성하는 공정에 순차적으로 수행될 수 있다. 제2 절연층(PAS2)과 제3 절연층(PAS3)은 이들을 이루는 물질을 포함한 절연물층이 제1 절연층(PAS1) 상에 전면적으로 형성되었다가 상기 절연물층을 부분적으로 패터닝하여 형성될 수 있다. 상기 패터닝하는 공정에서 발광 소자(ED)들을 덮는 절연물층이 일부 제거되어 발광 소자(ED)의 어느 한 단부가 노출되고, 이후에 형성되는 접촉 전극들은 발광 소자(ED)와 접촉할 수 있다.
예를 들어, 발광 소자(ED)들을 전극(RME) 상에 배치한 뒤, 제2 절연층(PAS2)을 이루는 물질을 포함한 제1 절연물층은 제1 절연층(PAS1)과 발광 소자(ED)들을 덮도록 배치된다. 상기 제1 절연물층은 발광 소자(ED)들의 일 단부, 예컨대 제1 발광 소자(ED1)의 제3 전극(RME3_5) 상에 배치된 단부와 제2 발광 소자(ED2)의 제8 전극(RME8_5) 상에 배치된 단부가 노출되도록 패터닝될 수 있다. 이어 제3 접촉 전극(CNE3_5)과 제5 접촉 전극(CNE5_5)을 형성하여 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 노출된 단부는 각각 제3 접촉 전극(CNE3_5) 및 제5 접촉 전극(CNE5_5)과 접촉할 수 있다.
이어, 제3 접촉 전극(CNE3_5)과 제5 접촉 전극(CNE5_5)을 형성한 뒤 제3 절연층(PAS3)을 이루는 물질을 포함한 제2 절연물층은 제3 접촉 전극(CNE3_5)과 제5 접촉 전극(CNE5_5), 및 제1 절연물층을 덮도록 배치된다. 상기 제2 절연물층은 발광 소자(ED)들의 반대편 단부로, 예컨대 제1 발광 소자(ED1)의 제1 전극(RME1_5) 상에 배치된 단부와 제2 발광 소자(ED2)의 제2 전극(RME2_5) 상에 배치된 단부가 노출되도록 패터닝될 수 있다. 이어 제1 접촉 전극(CNE1_5)과 제2 접촉 전극(CNE2_5)을 형성하여 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 노출된 단부는 각각 제1 접촉 전극(CNE1_5) 및 제2 접촉 전극(CNE2_5)과 접촉할 수 있다.
한편, 제2 절연물층이 패터닝되는 공정에서 그 하부의 제1 절연물층도 동시에 패터닝되면서 각각 제2 절연층(PAS2)과 제3 절연층(PAS3)을 형성할 수 있다. 또한, 상기 패터닝 공정에서 제3 절연층(PAS3)과 제2 절연층(PAS2)을 관통하는 복수의 개구부(OP1, OP2, OP3)들이 형성될 수 있다.
제1 개구부(OP1)와 제2 개구부(OP2)는 각각 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 일 단부를 노출하도록 형성될 수 있다. 예를 들어 제1 개구부(OP1)는 제1 발광 소자(ED1)의 제1 전극(RME1_5) 상에 배치된 일 단부를 노출하도록 형성될 수 있다. 제1 개구부(OP1)는 제1 전극(RME1_5) 상에 배치되어 제1 서브 뱅크(BNL_A)와 제1 발광 소자(ED1)의 일부분에 걸쳐 형성될 수 있다. 제2 개구부(OP2)는 제2 발광 소자(ED2)의 제2 전극(RME2_5) 상에 배치된 일 단부를 노출하도록 형성될 수 있다. 제2 개구부(OP2)는 제1 전극(RME2_5) 상에 배치되어 제2 서브 뱅크(BNL_B)와 제2 발광 소자(ED2)의 일부분에 걸쳐 형성될 수 있다. 도면으로 도시하지 않았으나, 제1 개구부(OP1)와 제2 개구부(OP2)는 도 18의 실시예에서도 동일하게 형성된 것일 수 있다.
일 실시예에 따른 표시 장치(10_5)는 발광 소자(ED)의 일 단부를 노출하는 제1 개구부(OP1) 및 제2 개구부(OP2)에 더하여, 발광 소자(ED)의 일 단부를 노출하지 않고 제1 절연층(PAS1)의 상면 일부를 노출하는 제3 개구부(OP3)를 포함할 수 있다. 제3 개구부(OP3)는 제2 서브 뱅크(BNL_B)를 기준으로 제1 개구부(OP1)의 반대편에 형성될 수 있다. 다만, 제3 개구부(OP3)는 제1 서브 뱅크(BNL_A) 상에 배치된 전극, 예를 들어 제8 전극(RME8_5)과만 중첩하도록 형성되며, 발광 소자(ED)는 노출하지 않도록 형성될 수 있다. 제3 개구부(OP3)는 제8 전극(RME8_5) 중 제1 서브 뱅크(BNL_A) 상에 배치된 부분에 형성되어 제3 절연층(PAS3) 및 제2 절연층(PAS2)을 관통할 수 있다.
제1 절연층(PAS1)은 제1 개구부(OP1), 제2 개구부(OP2) 및 제3 개구부(OP3)에서 부분적으로 상면이 노출될 수 있다. 제1 개구부(OP1)와 제2 개구부(OP2)에서는 노출된 제1 절연층(PAS1) 상에 제1 접촉 전극(CNE1_5)과 제2 접촉 전극(CNE2_5)이 부분적으로 배치될 수 있다. 즉, 제1 접촉 전극(CNE1_5)은 제1 개구부(OP1) 내에 부분적으로 배치되고 제2 접촉 전극(CNE2_5)은 제2 개구부(OP2) 내에 부분적으로 배치될 수 있다. 반면, 제3 개구부(OP3)는 상대적으로 제1 개구부(OP1) 및 제2 개구부(OP2)보다 작은 폭을 가질 수 있고, 제3 개구부(OP3)에서는 접촉 전극들이 배치되지 않고 제1 절연층(PAS1)의 상면이 노출될 수 있다. 제3 개구부(OP3)는 가장 인접한 제5 접촉 전극(CNE5_5)과는 이격되도록 형성될 수 있다.
상술한 바와 같이, 발광 소자(ED)에서 생성된 광은 그 양 단부로 출사되는데, 제1 절연층(PAS1)과 접촉 전극들 사이의 굴절률 차이에 의해 광의 출사가 원활하지 않을 수 있다. 발광 소자(ED)의 양 단부에서 방출되어 제1 절연층(PAS1) 내에서 진행된 광들은 제1 절연층(PAS1)의 상면이 노출된 부분에서 제1 기판(SUB)의 상부 방향으로 출사될 수 있다. 제1 개구부(OP1)가 제1 발광 소자(ED1)의 제1 전극(RME1_5) 상에 배치된 일 단부를 노출함과 동시에 제1 절연층(PAS1) 상면 일부를 노출하므로, 제1 발광 소자(ED1)의 상기 일 단부에서 출사된 광은 제1 개구부(OP1)에서 노출된 제1 절연층(PAS1) 상면으로 출사되기 용이하다. 이와 유사하게, 제3 개구부(OP3)는 제2 발광 소자(ED2)의 제8 전극(RME8_5) 상에 배치된 일 단부를 노출함과 동시에 제1 절연층(PAS1) 상면 일부를 노출할 수 있다. 제1 절연층(PAS1)과 접촉 전극들 사이의 계면에 더하여, 제1 절연층(PAS1)과 제2 절연층(PAS2) 또는 제3 절연층(PAS3)과의 계면에서도 굴절률 차이에 의한 광 반사가 발생할 수 있다. 제3 개구부(OP3)가 제1 절연층(PAS1)의 상면을 노출하도록 형성됨에 따라, 제2 발광 소자(ED2)의 상기 일 단부에서 출사된 광은 제3 개구부(OP3)에서 노출된 제1 절연층(PAS1) 상면으로 출사될 수 있다.
일 실시예에 따른 표시 장치(10_5)는 발광 소자(ED)들의 일 단부를 노출하는 개구부(예를 들어 제1 개구부(OP1) 및 제2 개구부(OP2))에 더하여, 발광 소자(ED)에서 방출된 광의 출사 경로를 제공하는 개구부(예를 들어, 제3 개구부(OP3))를 포함할 수 있다. 표시 장치(10_5)는 복수의 개구부(OP1, OP2, OP3)들을 포함하여 제1 절연층(PAS1)과 다른 층과의 굴절률 차이에 의한 광 반사를 줄여 발광 소자(ED)의 출광 효율을 더욱 향상시킬 수 있다.
한편, 도 26에서는 도 18과 같이 제1 전극(RME1_5), 제3 전극(RME3_5), 제2 전극(RME2_5) 및 제8 전극(RME8_5)을 가로지르는 단면을 도시하고 있다. 복수의 개구부(OP1, OP2, OP3)들은 제4 전극(RME4), 제5 전극(RME5), 제7 전극(RME7) 및 제6 전극(RME6) 중 일부 상에도 배치될 수 있다. 도 17에 결부하여 설명하면, 제1 개구부(OP1)는 제1 전극(RME1_5)에 더하여 제6 전극(RME6)과 제4 발광 소자(ED4)의 일 단부에 걸쳐 형성되고, 제2 개구부(OP2)는 제2 전극(RME2_5)에 더하여 제5 전극(RME5_4)과 제3 발광 소자(ED3)의 일 단부에 걸쳐 형성될 수 있다. 제3 개구부(OP3)는 제8 전극(RME8_5)에 더하여 제4 전극(RME4_4) 상에 부분적으로 형성될 수 있다. 다만, 이에 제한되지 않는다.
도 27은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 27을 참조하면, 일 실시예에 따른 표시 장치(10_6)는 복수의 접촉 전극(CNE)들이 더 큰 폭으로 형성될 수 있고, 몇몇 접촉 전극들은 양 측이 각각 제2 절연층(PAS2) 상에 놓이도록 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)과 제3 절연층(PAS3) 사이에 배치되는 접촉 전극인 제3 접촉 전극(CNE3_6)과 제5 접촉 전극(CNE5_5)은 일 측이 발광 소자(ED) 상에 놓인 제2 절연층(PAS2) 상에 배치되고, 타 측이 제1 서브 뱅크(BNL_A) 및 제2 서브 뱅크(BNL_B) 상에 놓인 제2 절연층(PAS2) 상에 배치될 수 있다. 본 실시예는 접촉 전극들이 더 큰 폭으로 형성된 점에서 도 26의 실시예와 차이가 있다. 표시 장치(10_6)의 복수의 전극들 및 접촉 전극들의 배치는 도 26의 실시예와 동일하다. 도면에서는 제1 전극(RME1_6), 제2 전극(RME2_6), 제3 전극(RME3_6) 및 제8 전극(RME8_6)과, 제1 접촉 전극(CNE1_6), 제2 접촉 전극(CNE2_6), 제3 접촉 전극(CNE3_6) 및 제5 접촉 전극(CNE5_6)만이 도시되어 있다. 이하, 중복된 내용은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
RME1, RME2: 전극
ED: 발광 소자
CNE1~CNE3: 접촉 전극
CT1, CT2: 컨택홀 CTD, CTS, CTF: 컨택부
EMA: 발광 영역 CBA: 절단부 영역
BNL1: 제1 뱅크 BNL2: 제2 뱅크
PAS1, PAS2, PAS3: 제1 내지 제3 절연층
ROP1, ROP2: 전극 분리부
RME1, RME2: 전극
ED: 발광 소자
CNE1~CNE3: 접촉 전극
CT1, CT2: 컨택홀 CTD, CTS, CTF: 컨택부
EMA: 발광 영역 CBA: 절단부 영역
BNL1: 제1 뱅크 BNL2: 제2 뱅크
PAS1, PAS2, PAS3: 제1 내지 제3 절연층
ROP1, ROP2: 전극 분리부
Claims (28)
- 제1 기판;
상기 제1 기판 상에 배치되고, 제1 방향으로 연장되며 서로 제2 방향으로 이격된 제1 전극과 제2 전극;
상기 제1 전극과 상기 제2 전극 상에 배치되며 상기 제1 방향으로 서로 이격된 복수의 발광 소자들;
상기 제1 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제1 접촉 전극; 및
상기 제2 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제2 접촉 전극을 포함하고,
상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 접촉하며,
상기 제1 컨택부 및 상기 제2 컨택부는 상기 복수의 발광 소자들과 상기 제1 방향으로 이격되어 배치된 표시 장치. - 제1 항에 있어서,
상기 제1 컨택부와 상기 제2 컨택부가 상기 제2 방향으로 이격된 사이에는 상기 발광 소자가 배치되지 않는 표시 장치. - 제2 항에 있어서,
상기 복수의 발광 소자들이 배치된 영역인 발광 소자 영역이 정의되고,
상기 제1 컨택부 및 상기 제2 컨택부는 상기 발광 소자 영역과 상기 제1 방향으로 이격되어 배치된 표시 장치. - 제1 항에 있어서,
상기 제1 기판 상에 배치된 층간 절연층, 상기 층간 절연층과 상기 제1 전극 및 상기 제2 전극 사이에 배치된 복수의 제1 뱅크들을 더 포함하고,
상기 제1 전극과 상기 제2 전극은 상기 층간 절연층 상에 직접 배치된 제1 부분 및 상기 제1 부분과 연결되며 상기 제1 뱅크 상에 직접 배치된 제2 부분을 포함하는 표시 장치. - 제4 항에 있어서,
상기 제1 접촉 전극은 상기 제1 전극의 제1 부분 상에 배치되고 상기 제2 접촉 전극은 상기 제2 전극의 제1 부분 상에 배치되며,
상기 제1 컨택부와 상기 제2 컨택부는 각각 상기 제1 전극 및 상기 제2 전극의 제1 부분에 배치된 표시 장치. - 제4 항에 있어서,
상기 제1 전극 및 상기 제2 전극은 상기 제1 부분과 상기 제2 부분 사이를 연결하는 제3 부분을 더 포함하고,
상기 제1 부분의 상기 제1 방향으로 측정된 길이는 상기 제3 부분의 상기 제1 방향으로 측정된 길이보다 큰 표시 장치. - 제6 항에 있어서,
상기 제1 전극과 상기 제2 전극의 상기 제1 부분들 사이의 간격은 상기 제2 부분들 사이의 간격보다 작은 표시 장치. - 제4 항에 있어서,
상기 제1 전극과 상기 제2 전극의 폭은 상기 제1 접촉 전극과 상기 제2 접촉 전극의 폭보다 큰 표시 장치. - 제4 항에 있어서,
상기 제1 접촉 전극과 상기 제2 접촉 전극 사이의 간격은 상기 제1 전극과 상기 제2 전극의 제1 부분들 사이의 간격보다 작은 표시 장치. - 제4 항에 있어서,
상기 제1 전극과 상기 제2 전극의 제1 부분들 사이의 간격은 상기 발광 소자의 상기 제2 방향으로 측정된 길이보다 작은 표시 장치. - 제1 항에 있어서,
상기 제1 전극과 상기 제2 전극을 부분적으로 덮는 제1 절연층을 더 포함하고, 상기 제1 컨택부와 상기 제2 컨택부는 상기 제1 절연층을 관통하며 각각 상기 제1 전극 및 상기 제2 전극 일부를 노출하는 표시 장치. - 제11 항에 있어서,
상기 발광 소자들은 상기 제1 절연층 상에 직접 배치된 표시 장치. - 제1 기판;
상기 제1 기판 상에 배치된 복수의 제1 뱅크;
서로 다른 상기 제1 뱅크 상에 각각 배치되고 제1 방향으로 연장되며, 제2 방향으로 서로 이격된 제1 전극과 제2 전극;
상기 제1 전극과 상기 제2 전극 상에 배치되며 상기 제1 방향으로 서로 이격된 복수의 발광 소자들;
상기 제1 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제1 접촉 전극; 및
상기 제2 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제2 접촉 전극을 포함하고,
상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 접촉하며,
상기 제1 컨택부 및 상기 제2 컨택부는 상기 복수의 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이를 향하는 방향으로 이격되어 배치된 표시 장치. - 제13 항에 있어서,
상기 제1 전극과 상기 제2 전극은 상기 층간 절연층 상에 직접 배치된 제1 부분 및 상기 제1 부분과 연결되며 상기 제1 뱅크 상에 직접 배치된 제2 부분을 포함하고,
상기 제1 컨택부 및 상기 제2 컨택부는 각각 상기 제1 전극과 상기 제2 전극의 상기 제2 부분 상에 배치된 표시 장치. - 제14 항에 있어서,
상기 제1 접촉 전극과 상기 제2 접촉 전극은 각각 상기 제1 부분 상에 배치된 접촉 전극 연장부, 상기 제1 컨택부 또는 상기 제2 컨택부 상에 배치된 접촉 전극 컨택부, 및 상기 접촉 전극 연장부와 상기 접촉 전극 컨택부를 연결하는 접촉 전극 연결부를 포함하고,
상기 접촉 전극 연결부들은 상기 발광 소자들과 상기 제1 방향으로 이격되어 배치된 표시 장치. - 제1 기판;
상기 제1 기판 상에 배치되어 제1 방향으로 연장되어 제2 방향으로 이격된 제1 전극과 제2 전극;
상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 전극 및 상기 제2 전극과 상기 제2 방향으로 이격된 제3 전극;
상기 제1 전극과 상기 제1 방향으로 이격된 제4 전극;
양 단부가 상기 제1 전극과 상기 제3 전극 상에 배치된 제1 발광 소자 및 일 단부가 상기 제2 전극 상에 배치된 제2 발광 소자를 포함하는 발광 소자들;
상기 제1 전극 상에 배치되어 상기 제1 발광 소자와 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 제2 발광 소자와 접촉하는 제2 접촉 전극; 및
상기 제3 전극 상에 배치되어 상기 제1 발광 소자와 접촉하는 제3 접촉 전극을 포함하고,
상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 접촉하며 상기 제3 접촉 전극은 상기 제3 전극 상에 배치된 제3 컨택부를 통해 상기 제3 전극과 접촉하며,
상기 제2 컨택부 및 상기 제3 컨택부는 상기 발광 소자들과 상기 제1 방향으로 이격되어 배치된 표시 장치. - 제16 항에 있어서,
상기 제2 전극과 상기 제3 전극은 상기 제2 방향 일 측이 돌출된 전극 돌출부를 더 포함하고, 상기 제2 컨택부와 상기 제3 컨택부는 각각 상기 제2 전극 및 상기 제3 전극의 전극 돌출부 상에 배치된 표시 장치. - 제16 항에 있어서,
상기 제1 전극은 상기 제1 방향으로 연장된 제1 전극 연장부 및 상기 제1 전극 연장부의 상기 제1 방향 일 측과 연결되어 상기 제2 방향으로 연장된 전극 연결부를 포함하고,
상기 제1 발광 소자는 상기 제1 전극의 전극 연장부와 상기 제3 전극 상에 배치된 표시 장치. - 제18 항에 있어서,
상기 제1 컨택부는 상기 제1 전극의 상기 전극 연결부 상에 배치되고, 상기 제1 접촉 전극은 상기 제1 발광 소자와 접촉하는 접촉 전극 연장부 및 상기 접촉 전극 연장부와 연결되며 상기 제1 컨택부 상에 배치된 접촉 전극 컨택부를 포함하는 표시 장치. - 제16 항에 있어서,
상기 제1 기판 상에 배치된 전압 배선 및 도전 패턴을 포함하는 도전층을 더 포함하고,
상기 제1 전극은 상기 도전 패턴과 직접 연결되고 상기 제2 전극은 상기 전압 배선과 직접 연결된 표시 장치. - 제16 항에 있어서,
상기 제4 전극과 상기 제2 방향으로 이격되고 상기 제3 전극과 상기 제1 방향으로 이격된 제5 전극, 상기 제5 전극과 상기 제2 방향으로 이격된 제6 전극, 상기 제5 전극과 상기 제6 전극 사이에 배치되어 상기 제2 전극과 상기 제1 방향으로 이격된 제7 전극, 및 상기 제6 전극과 상기 제1 방향으로 이격되고 상기 제2 전극과 상기 제2 방향으로 이격된 제8 전극을 더 포함하고,
상기 발광 소자는 상기 제4 전극과 상기 제5 전극 상에 배치된 제3 발광 소자 및 상기 제6 전극과 상기 제7 전극 상에 배치된 제4 발광 소자를 더 포함하며, 상기 제2 발광 소자는 타 단부가 상기 제8 전극 상에 배치된 표시 장치. - 제21 항에 있어서,
상기 제3 접촉 전극은 상기 제4 전극 상에 배치되어 상기 제3 발광 소자와 접촉하는 부분을 더 포함하며,
상기 제3 접촉 전극은 상기 제3 발광 소자와 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격되어 배치된 컨택부를 통해 상기 제4 전극과 접촉하는 표시 장치. - 제21 항에 있어서,
상기 제5 전극과 상기 제6 전극 상에 배치되어 복수의 컨택부들을 통해 상기 제5 전극 및 상기 제6 전극과 접촉하는 제4 접촉 전극 및 상기 제7 전극과 상기 제8 전극 상에 배치되어 복수의 컨택부들을 통해 상기 제7 전극 및 상기 제8 전극과 접촉하는 제5 접촉 전극을 더 포함하고,
상기 제5 전극 내지 상기 제8 전극 상에 배치된 상기 컨택부들 중 일부는 각각 상기 발광 소자들과 상기 제1 방향으로 이격된 표시 장치. - 제23 항에 있어서,
상기 제5 전극 내지 상기 제8 전극 상에 배치된 상기 컨택부들 중 적어도 일부는 상기 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격되어 배치된 표시 장치. - 제16 항에 있어서,
상기 제1 컨택부는 상기 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격되어 배치된 표시 장치. - 제23 항에 있어서,
상기 제1 내지 제8 전극들을 부분적으로 덮는 제1 절연층;
상기 발광 소자들 및 상기 제1 절연층 상에 부분적으로 배치된 제2 절연층; 및
상기 제2 절연층과 상기 제3 접촉 전극 및 상기 제4 접촉 전극을 덮도록 배치된 제3 절연층을 더 포함하고,
상기 복수의 컨택부들은 상기 제1 절연층을 관통하는 표시 장치. - 제26 항에 있어서,
상기 제2 절연층 및 상기 제3 절연층을 관통하며 상기 제1 절연층 상면 일부를 노출하는 복수의 개구부들을 더 포함하고,
상기 개구부는 상기 제1 전극 일부와 상기 제1 발광 소자의 일 단부에 걸쳐 형성된 제1 개구부, 상기 제2 전극 일부와 상기 제2 발광 소자의 일 단부에 걸쳐 형성된 제2 개구부, 및 상기 제8 전극 상에 부분적으로 형성된 제3 개구부를 포함하는 표시 장치. - 제27 항에 있어서,
상기 제1 접촉 전극은 상기 제1 개구부 내에 부분적으로 배치되고,
상기 제2 접촉 전극은 상기 제2 개구부 내에 부분적으로 배치되며,
상기 제3 개구부는 상기 제5 접촉 전극과 이격되어 형성된 표시 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2021/095041 WO2021242074A1 (ko) | 2020-05-26 | 2021-05-20 | 표시 장치 |
| CN202180038270.XA CN115699323A (zh) | 2020-05-26 | 2021-05-20 | 显示装置 |
| US17/327,192 US11916171B2 (en) | 2020-05-26 | 2021-05-21 | Display device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20200063105 | 2020-05-26 | ||
| KR1020200063105 | 2020-05-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210146767A true KR20210146767A (ko) | 2021-12-06 |
Family
ID=78901429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200138175A KR20210146767A (ko) | 2020-05-26 | 2020-10-23 | 표시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20210146767A (ko) |
-
2020
- 2020-10-23 KR KR1020200138175A patent/KR20210146767A/ko unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20210065238A (ko) | 표시 장치 | |
| KR20210148536A (ko) | 표시 장치 및 이의 제조 방법 | |
| US11916171B2 (en) | Display device | |
| KR20210124564A (ko) | 표시 장치 | |
| KR20210143969A (ko) | 표시 장치 | |
| KR20220021949A (ko) | 표시 장치 | |
| CN113555385A (zh) | 显示装置 | |
| KR20210104392A (ko) | 표시 장치 | |
| US20220140000A1 (en) | Display device | |
| US20220052107A1 (en) | Display device | |
| US20210366888A1 (en) | Display device | |
| KR20220031786A (ko) | 표시 장치 | |
| CN116057614A (zh) | 显示装置 | |
| KR20220037017A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20210141801A (ko) | 표시 장치 | |
| KR20220099145A (ko) | 표시 장치 | |
| KR20220004849A (ko) | 표시 장치 | |
| KR20210132271A (ko) | 표시 장치 | |
| KR20220019120A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20210146767A (ko) | 표시 장치 | |
| KR20210124594A (ko) | 표시 장치 및 이의 제조 방법 | |
| US20220140194A1 (en) | Display device | |
| KR20220051056A (ko) | 표시 장치 | |
| KR20220014472A (ko) | 표시 장치 | |
| KR20220103232A (ko) | 표시 장치 |