WO2021242074A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2021242074A1
WO2021242074A1 PCT/KR2021/095041 KR2021095041W WO2021242074A1 WO 2021242074 A1 WO2021242074 A1 WO 2021242074A1 KR 2021095041 W KR2021095041 W KR 2021095041W WO 2021242074 A1 WO2021242074 A1 WO 2021242074A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
contact
disposed
light emitting
insulating layer
Prior art date
Application number
PCT/KR2021/095041
Other languages
English (en)
French (fr)
Inventor
이현욱
김기범
김진택
홍정은
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200138175A external-priority patent/KR20210146767A/ko
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN202180038270.XA priority Critical patent/CN115699323A/zh
Publication of WO2021242074A1 publication Critical patent/WO2021242074A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Definitions

  • the present invention relates to a display device.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device for displaying an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • the light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • an inorganic material as a light emitting material and inorganic light emitting diodes.
  • An object of the present invention is to provide an inorganic light emitting device display device having improved light output efficiency.
  • Another object of the present invention is to provide a display device with improved light efficiency including a novel electrode structure.
  • a display device includes a substrate, a first electrode and a second electrode disposed on the substrate, extending in a first direction and spaced apart from each other in a second direction, the first electrode and the A plurality of light emitting devices disposed on the second electrode and spaced apart from each other in the first direction, a first contact electrode disposed on the first electrode and electrically contacting the plurality of light emitting devices, and the second electrode and a second contact electrode disposed on the light emitting device to make electrical contact with the plurality of light emitting devices, wherein the first contact electrode is in electrical contact with the first electrode through a first contact portion disposed on the first electrode and the second contact electrode is in electrical contact with the second electrode through a second contact portion disposed on the second electrode, and the first contact portion is on one end of the first contact electrode in the first direction. and the second contact part is disposed on one end of the second contact electrode in the first direction.
  • the plurality of light emitting devices may not be disposed between the first contact portion and the second contact portion spaced apart from each other in the second direction.
  • a light emitting device region which is a region in which the plurality of light emitting devices are disposed, may be defined, and the first contact portion and the second contact portion may be disposed to be spaced apart from the light emitting device region in the first direction.
  • An interlayer insulating layer disposed on the substrate, and a plurality of banks disposed between the interlayer insulating layer and the first electrode and the second electrode, wherein the first electrode and the second electrode are the interlayer insulating layer and a first portion disposed directly on the layer and a second portion connected to the first portion and disposed directly on the plurality of banks.
  • the first contact electrode is disposed on a first portion of the first electrode and the second contact electrode is disposed on a first portion of the second electrode, and the first contact portion and the second contact portion are each It may be disposed on a first portion of the first electrode and the second electrode.
  • the first electrode and the second electrode include a third portion connecting the first portion and the second portion, and the length of the first portion measured in the first direction is equal to the length of the third portion. It may be greater than the length measured in the first direction.
  • a distance between the first portion of the first electrode and the first portion of the second electrode may be smaller than a distance between the second portion of the first electrode and the second portion of the second electrode.
  • a width of the first electrode and the second electrode may be greater than a width of the first contact electrode and the second contact electrode.
  • a distance between the first contact electrode and the second contact electrode may be smaller than a distance between the first portion of the first electrode and the first portion of the second electrode.
  • a distance between the first portion of the first electrode and the first portion of the second electrode may be smaller than a length measured in the second direction of the light emitting device.
  • first contact part and the second contact part pass through the first insulating layer and respectively pass through the first electrode and the second electrode 2 A part of the electrode may be exposed.
  • the plurality of light emitting devices may be directly disposed on the first insulating layer.
  • a display device provides a substrate, a plurality of banks disposed on the substrate, and a plurality of different banks respectively disposed on the plurality of banks, extending in a first direction, and extending in a second direction
  • a first electrode and a second electrode spaced apart from each other, a plurality of light emitting devices disposed on the first electrode and the second electrode and spaced apart from each other in the first direction, the light emitting devices disposed on the first electrode a first contact electrode in electrical contact with, and a second contact electrode disposed on the second electrode and in electrical contact with the light emitting elements, wherein the first contact electrode is disposed on the first electrode
  • the first electrode is in electrical contact with the first electrode through a first contact portion
  • the second contact electrode is in electrical contact with the second electrode through a second contact portion disposed on the second electrode, the first contact portion and the The second contact portion is spaced apart from the plurality of light emitting devices in a direction toward the first direction and the second direction.
  • the first electrode and the second electrode include a first portion directly disposed on the interlayer insulating layer and a second portion connected to the first portion and disposed directly on the plurality of banks,
  • the contact portion and the second contact portion may be disposed on the second portion of the first electrode and the second electrode, respectively.
  • the first contact electrode and the second contact electrode may include a contact electrode extension disposed on the first portion, a contact electrode contact portion disposed on the first contact portion or the second contact portion, and the contact electrode, respectively. and a contact electrode connection portion electrically connecting the extension portion and the contact electrode contact portion, wherein the contact electrode connection portions of each of the first contact electrode and the second contact electrode are spaced apart from the plurality of light emitting elements in the first direction and can be placed.
  • a display device includes a substrate, a first electrode and a second electrode disposed on the substrate and extending in a first direction and spaced apart from each other in a second direction, and the first electrode and the second electrode A third electrode spaced apart from the first electrode and the second electrode in the second direction between the electrodes, a fourth electrode spaced apart from the first electrode in the first direction, a first end and a second end are respectively the Light emitting devices including a first light emitting device disposed on a first electrode and the third electrode, and a second light emitting device having a first end disposed on the second electrode, disposed on the first electrode and disposed on the first electrode 1 A first contact electrode electrically contacting the light emitting device, a second contact electrode disposed on the second electrode and electrically contacting the second light emitting device, and disposed on the third electrode to make the first light emitting device a third contact electrode in electrical contact with the first contact electrode, wherein the first contact electrode is in electrical contact with the first electrode through a first contact portion disposed on
  • the second electrode includes an electrode protrusion from which one side of the second electrode protrudes in the second direction
  • the third electrode includes an electrode protrusion from which one side of the third electrode protrudes in the second direction
  • the second contact portion and the third contact portion may be disposed on the electrode protrusions of the second electrode and the third electrode, respectively.
  • the first electrode includes a first electrode extension portion extending in the first direction and an electrode connection portion electrically connected to one side of the first electrode extension portion in the first direction and extending in the second direction,
  • One light emitting device may be disposed on the electrode extension portion of the first electrode and the third electrode.
  • the first contact part is disposed on the electrode connection part of the first electrode, and the first contact electrode is electrically connected to a contact electrode extension part electrically contacting the first light emitting element and the contact electrode extension part, and It may include a contact electrode contact portion disposed on the first contact portion.
  • It may further include a conductive layer including a voltage wire and a conductive pattern disposed on the substrate, wherein the first electrode is directly connected to the conductive pattern and the second electrode is directly connected to the voltage wire.
  • the light emitting device comprises a third light emitting device disposed on the fourth electrode and the fifth electrode, and a fourth light emitting device disposed on the sixth electrode and the seventh electrode, The second end of the second light emitting device may be disposed on the eighth electrode.
  • the third contact electrode includes a portion disposed on the fourth electrode and in electrical contact with the third light emitting device, and the third contact electrode is disposed on the third light emitting device in the first direction and the second direction.
  • the fourth electrode may be in electrical contact with the fourth electrode through contact portions spaced apart from each other in the directions between the directions.
  • a fourth contact electrode disposed on the fifth electrode and the sixth electrode and electrically contacting the fifth electrode and the sixth electrode through a plurality of contact portions, and on the seventh electrode and the eighth electrode It further includes a fifth contact electrode that is disposed to make electrical contact with the seventh electrode and the eighth electrode through a plurality of contact portions, wherein some of the contact portions disposed on the fifth electrode to the eighth electrode include Each of the plurality of light emitting devices may be spaced apart from each other in the first direction.
  • At least some of the plurality of contact parts disposed on the fifth electrode to the eighth electrode may be spaced apart from the light emitting devices in a direction between the first direction and the second direction.
  • the first contact portion is spaced apart from the light emitting devices in a direction between the first direction and the second direction.
  • the display device may further include an electrode and a third insulating layer disposed overlapping the fourth contact electrode, wherein the plurality of contact portions may pass through the first insulating layer.
  • It further includes a plurality of openings penetrating the second insulating layer and the third insulating layer and exposing a portion of an upper surface of the first insulating layer, wherein the openings are a part of the first electrode and the first of the first light emitting device. It may include a first opening formed across an end portion, a second opening formed across a portion of the second electrode and the first end of the second light emitting device, and a third opening partially formed on the eighth electrode.
  • the first contact electrode may be partially disposed within the first opening
  • the second contact electrode may be partially disposed within the second opening
  • the third opening may be formed to be spaced apart from the fifth contact electrode
  • a contact electrode electrically connecting the light emitting element and the electrode may have a minimum width, so that the amount of light emitted from the light emitting element that is not emitted from the lower insulating layer and is lost is reduced.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • FIG. 3 is a plan view illustrating a first sub-pixel of FIG. 2 .
  • FIG. 4 is a cross-sectional view taken along lines Q1-Q1', Q2-Q2', and Q3-Q3' of FIG. 3 .
  • FIG. 5 is an enlarged view of part A of FIG. 3 .
  • FIG. 6 is a cross-sectional view taken along line Q4-Q4' of FIG. 5 .
  • FIG. 7 is a schematic diagram of a light emitting device according to an embodiment.
  • FIG. 8 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 9 is an enlarged view of part B of FIG. 8 .
  • FIG. 10 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 11 is an enlarged view of part C of FIG. 10 .
  • FIG. 12 is a cross-sectional view taken along line Q5-Q5' of FIG. 11 .
  • FIG. 13 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 15 is a cross-sectional view taken along line Q6-Q6' of FIG. 13 .
  • 16 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • FIG. 17 is a plan view illustrating a first sub-pixel of FIG. 16 .
  • FIG. 18 is a cross-sectional view taken along the line Q7-Q7' of FIG. 17 .
  • 19 is a cross-sectional view taken along the line Q8-Q8' of FIG.
  • FIG. 20 is a cross-sectional view taken along the line Q9-Q9' of FIG. 17 .
  • 21 to 25 are schematic diagrams illustrating some steps in a manufacturing process of the display device of FIG. 16 .
  • 26 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • FIG. 27 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • Elements or layers are referred to as “on” of another element or layer, including cases in which another layer or other element is interposed immediately on or in the middle of another element.
  • those referred to as “Below”, “Left” and “Right” refer to cases where they are interposed immediately adjacent to other elements or interposed other layers or other materials in the middle.
  • Like reference numerals refer to like elements throughout.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • the display device 10 displays a moving image or a still image.
  • the display device 10 may refer to an electronic device that provides a display screen.
  • An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation system, a game machine, a digital camera, a camcorder, etc. may be included in the display device 10 .
  • the display device 10 may include a display panel that provides a display screen.
  • the display panel include an inorganic light emitting diode display panel, an organic light emitting display panel, a quantum dot light emitting display panel, a plasma display panel, or a field emission display panel.
  • an inorganic light emitting diode display panel is applied is exemplified as an example of the display panel, but the present invention is not limited thereto. For example, if the same technical idea is applicable, it may also be applied to other display panels.
  • the shape of the display device 10 may be variously modified.
  • the display device 10 may have a shape such as a long rectangle, a long rectangle, a square, a rectangle with rounded corners (vertices), other polygons, or a circle.
  • the shape of the display area DPA of the display device 10 may also be similar to the overall shape of the display device 10 . In FIG. 1 , the display device 10 and the display area DPA having a horizontal long rectangular shape are illustrated.
  • the display device 10 may include a display area DPA and a non-display area NDA.
  • the display area DPA may be an area in which an image may be displayed, and the non-display area NDA may be an area in which an image is not displayed.
  • the display area DPA may be referred to as an active area, and the non-display area NDA may also be referred to as a non-active area.
  • the display area DPA may generally occupy the center of the display device 10 .
  • the display area DPA may include a plurality of pixels PX.
  • the plurality of pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a rectangular shape or a square shape in plan view, but is not limited thereto.
  • the shape of each pixel PX may be a rhombus shape with each side inclined with respect to one direction.
  • Each pixel PX may be alternately arranged in a stripe type or a PENTILETM type.
  • Each of the pixels PX may include one or more light emitting devices ED that emit light in a specific wavelength band to display a specific color.
  • the non-display area NDA may be disposed around or adjacent to the display area DPA.
  • the non-display area NDA may completely or partially surround the display area DPA.
  • the display area DPA may have a rectangular shape, and the non-display area NDA may be disposed adjacent to four sides of the display area DPA.
  • the non-display area NDA may constitute a bezel of the display device 10 .
  • Wires or circuit drivers included in the display device 10 may be disposed in each of the non-display areas NDA, or external devices may be mounted thereon.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • each of the plurality of pixels PX may include a plurality of sub-pixels PXn, where n is an integer of 1 to 3 .
  • one pixel PX may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 .
  • the first sub-pixel PX1 emits light of a first color
  • the second sub-pixel PX2 emits light of a second color
  • the third sub-pixel PX3 emits light of a third color.
  • the first color may be blue
  • the second color may be green
  • the third color may be red.
  • each of the sub-pixels PXn may emit light of the same color.
  • 2 illustrates that the pixel PX includes three sub-pixels PXn, but is not limited thereto, and the pixel PX may include a larger number of sub-pixels PXn.
  • Each sub-pixel PXn of the display device 10 may include an emission area EMA and a non-emission area (not shown).
  • the light emitting area EMA is an area where the light emitting device ED is disposed and light of a specific wavelength band is emitted
  • the non-emission area is a non-emission area where the light emitting device ED is not disposed and the light emitted from the light emitting device ED does not reach. Therefore, it may be an area from which light is not emitted.
  • the light emitting area may include a region in which the light emitting device ED is disposed, and an area adjacent to the light emitting device ED, in which light emitted from the light emitting device ED is emitted.
  • the light emitting area EMA may also include an area in which light emitted from the light emitting device ED is reflected or refracted by other members to be emitted.
  • the light emitting device ED may be disposed in each sub-pixel PXn, and the light emitting area EMA may be formed including an area in which they are disposed and an area adjacent thereto.
  • Each sub-pixel PXn may include a cutout area CBA disposed in the non-emission area.
  • the cut area CBA may be disposed on one side of the light emitting area EMA in the second direction DR2 .
  • the cutout area CBA may be disposed between the emission areas EMA of the sub-pixels PXn adjacent in the second direction DR2 . That is, in the display area DPA of the display device 10 , a plurality of light emitting areas EMA and cutout areas CBA may be arranged.
  • the plurality of light emitting areas EMA and cut area CBA are each repeatedly arranged in the first direction DR1 , and the light emitting area EMA and cut area CBA are arranged in the second direction DR2 . Can be arranged alternately.
  • a second bank BNL2 is disposed between the cut-off areas CBA and the light emitting area EMA, and an interval therebetween may vary according to a width of the second bank BNL2 . Since the light emitting device ED is not disposed in the cutout area CBA, no light is emitted, but a portion of the electrode RME disposed in each sub-pixel PXn may be disposed. The electrodes RME disposed in some sub-pixels PXn may be disposed to be separated from each other in the cutout area CBA. However, the present invention is not limited thereto, and each of the electrodes RME may be disposed in a state in which the electrodes RME are not separated from the cut-out area CBA.
  • FIG. 3 is a plan view illustrating a first sub-pixel of FIG. 2 .
  • 4 is a cross-sectional view taken along lines Q1-Q1', Q2-Q2', and Q3-Q3' of FIG. 3 . 4 illustrates a cross-section crossing both ends of the light emitting device ED disposed in one sub-pixel PXn.
  • the display device 10 includes a first substrate SUB and a semiconductor disposed on the first substrate SUB. layer, a plurality of conductive layers, and a plurality of insulating layers.
  • the semiconductor layer, the conductive layer, and the insulating layer may constitute a circuit layer and a light emitting device layer of the display device 10 , respectively.
  • the first substrate SUB may be an insulating substrate.
  • the first substrate SUB may be made of an insulating material such as glass, quartz, or polymer resin.
  • the first substrate SUB may be a rigid substrate or a flexible substrate capable of bending, folding, rolling, or the like.
  • the light blocking layer BML may be disposed on the first substrate SUB.
  • the light blocking layer BML is disposed to overlap the active layer ACT1 of the first transistor T1 .
  • the light blocking layer BML may include a light-blocking material to prevent light from being incident on the active layer ACT1 of the first transistor.
  • the light blocking layer BML may be formed of or include an opaque metal material that blocks light transmission.
  • the present invention is not limited thereto, and in some cases, the light blocking layer BML may be omitted.
  • the buffer layer BL may be entirely disposed on the light blocking layer BML and the first substrate SUB.
  • the buffer layer BL is formed on the first substrate SUB to protect the first transistors T1 of the pixel PX from moisture penetrating through the first substrate SUB, which is vulnerable to moisture permeation, and has a surface planarization function. can be done
  • the semiconductor layer may be disposed on the buffer layer BL.
  • the semiconductor layer may include the active layer ACT1 of the first transistor T1 . These may be disposed to partially overlap with the gate electrode G1 of the first conductive layer, which will be described later.
  • the display device 10 may include a larger number of transistors.
  • the display device 10 may include two or three transistors for each sub-pixel PXn.
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, an oxide semiconductor, or the like.
  • each active layer ACT1 may include a plurality of conductive regions and a channel region therebetween.
  • the oxide semiconductor may be an oxide semiconductor containing indium (In).
  • the oxide semiconductor may include indium tin oxide (ITO), indium zinc oxide (IZO), indium gallium oxide (IGO), and indium zinc tin oxide (Indium Zinc Tin Oxide).
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • IGO indium gallium oxide
  • IGO indium zinc tin oxide
  • IZTO Indium Gallium Tin Oxide
  • IGZO Indium Gallium Zinc Oxide
  • IGZTO Indium Gallium Zinc Tin Oxide
  • the semiconductor layer may include polycrystalline silicon.
  • Polycrystalline silicon may be formed by crystallizing amorphous silicon.
  • the conductive regions of the active layer ACT1 may be doped regions each doped with impurities.
  • the first gate insulating layer GI is disposed on the semiconductor layer and the buffer layer BL.
  • the first gate insulating layer GI may function as a gate insulating layer of each transistor.
  • the first conductive layer may be disposed on the first gate insulating layer GI.
  • the first conductive layer may include the gate electrode G1 of the first transistor T1 and the first capacitance electrode CSE1 of the storage capacitor.
  • the gate electrode G1 may be disposed to overlap the channel region of the active layer ACT1 in the thickness direction.
  • the first capacitance electrode CSE1 may be disposed to overlap a second capacitance electrode CSE2 to be described later in the thickness direction.
  • the first capacitance electrode CSE1 may be electrically connected to the gate electrode G1 or may be integrated with the gate electrode G1 .
  • the first capacitance electrode CSE1 may be disposed to overlap the second capacitance electrode CSE2 in the thickness direction, and a storage capacitor may be formed therebetween.
  • the first interlayer insulating layer IL1 may be disposed on the first conductive layer.
  • the first interlayer insulating layer IL1 may function as an insulating layer between the first conductive layer and other layers disposed thereon. Also, the first interlayer insulating layer IL1 may be disposed to cover the first conductive layer to protect it.
  • the second conductive layer is disposed on the first interlayer insulating layer IL1.
  • the second conductive layer may include a first source electrode S1 and a first drain electrode D1 of the first transistor T1 , and a second capacitance electrode CSE2 .
  • the first source electrode S1 and the first drain electrode D1 of the first transistor T1 are connected to the active layer ( It can be in contact with the doped region of ACT1).
  • the first source electrode S1 of the first transistor T1 may contact the light blocking layer BML through another contact hole.
  • the second capacitance electrode CSE2 may be disposed to overlap the first capacitance electrode CSE1 in a thickness direction.
  • the second capacitive electrode CSE2 may be electrically connected to the first source electrode S1 or may be integrally connected to the first source electrode S1.
  • the second conductive layer may further include a data line for applying a data signal to another transistor.
  • the data line may be electrically connected to source/drain electrodes of another transistor to transmit a signal applied from the data line.
  • the second interlayer insulating layer IL2 may be disposed on the second conductive layer.
  • the second interlayer insulating layer IL2 may function as an insulating layer between the second conductive layer and other layers disposed thereon.
  • the second interlayer insulating layer IL2 may cover the second conductive layer and function to protect the second conductive layer.
  • the third conductive layer may be disposed on the second interlayer insulating layer IL2.
  • the third conductive layer may include a first voltage line VL1 , a second voltage line VL2 , and a first conductive pattern CDP.
  • a high potential voltage (or a first power voltage) supplied to the first transistor T1 is applied to the first voltage line VL1
  • a low potential voltage supplied to the second electrode RME2 is applied to the second voltage line VL2 .
  • a potential voltage (or a second power supply voltage) may be applied.
  • the first voltage line VL1 and the second voltage line VL2 of the third conductive layer may extend in the second direction DR2 .
  • the first voltage line VL1 may include a portion that extends in the second direction DR2 and is bent in another direction between the second direction DR2 and the first direction DR1 .
  • the second voltage line VL2 may be disposed to extend in the second direction DR2 without being bent.
  • the first voltage line VL1 and the second voltage line VL2 may be disposed at positions partially overlapping with the electrodes RME1 , RME2 , RME3 , and RME4 to be described later in the thickness direction.
  • the first voltage line VL1 may be disposed to extend in the second direction DR2 from the boundary of the sub-pixel PXn and to be partially bent to be positioned in the emission area EMA.
  • the second voltage line VL2 may be disposed to cross the light emitting area EMA.
  • the first conductive pattern CDP may be electrically connected to the second capacitance electrode CSE2 through a contact hole formed in the second interlayer insulating layer IL2 .
  • the second capacitance electrode CSE2 may be integrated with the first source electrode S1 of the first transistor T1 , and the first conductive pattern CDP may be electrically connected to the first source electrode S1 . .
  • the first conductive pattern CDP also contacts a first electrode RME1 to be described later, and the first transistor T1 applies the first power voltage applied from the first voltage line VL1 to the first conductive pattern CDP. may be transmitted to the first electrode RME1 through the FIG. 4 illustrates that the third conductive layer includes one second voltage line VL2 and one first voltage line VL1, but is not limited thereto.
  • the third conductive layer may include a greater number of first voltage lines VL1 and second voltage lines VL2 .
  • the above-described buffer layer BL, first gate insulating layer GI, first interlayer insulating layer IL1 and second interlayer insulating layer IL2 may be formed of a plurality of inorganic layers alternately stacked.
  • the buffer layer BL, the first gate insulating layer GI, the first interlayer insulating layer IL1 and the second interlayer insulating layer IL2 may include silicon oxide (SiOx), silicon nitride (Silicon Nitride). , SiNx) and silicon oxynitride (SiOxNy) may be formed as a multi-layer in which inorganic layers including at least one of them are alternately stacked.
  • the first conductive layer, the second conductive layer and the third conductive layer include molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and It may be formed as a single layer or multiple layers made of any one of copper (Cu) or an alloy thereof. However, the present invention is not limited thereto.
  • the third interlayer insulating layer IL3 may be disposed on the third conductive layer.
  • the third interlayer insulating layer IL3 may include an organic insulating material, for example, an organic material such as polyimide (PI), and may perform a surface planarization function.
  • PI polyimide
  • the first banks BNL1 , the electrodes RME1 and RME2 , the light emitting element ED, the plurality of contact electrodes CNE1 , CNE2 , and the second bank (BNL2) may be deployed.
  • insulating layers PAS1 , PAS2 , and PAS3 may be disposed on the third interlayer insulating layer IL3 .
  • the first banks BNL1 may be directly disposed on the third interlayer insulating layer IL3 .
  • the first bank BNL1 may have a shape extending in the first direction DR1 and may be disposed across other neighboring sub-pixels PXn.
  • the first bank BNL1 has a shape extending in the second direction DR2 and may be spaced apart from another first bank BNL1 disposed in the same sub-pixel PXn.
  • each of the first banks BNL1 is formed to have a predetermined width in the first direction DR1 and the second direction DR2 , a part is disposed in the light emitting area EMA, and another part is disposed in the first direction DR2 .
  • the first banks BNL1 have a length measured in the second direction DR2 greater than a length measured in the second direction DR2 of the light emitting area EMA, so that a portion of the first banks BNL2 is a second bank BNL2 of the non-emission area. can be nested with
  • First banks BNL1 may be disposed in one sub-pixel PXn.
  • two first banks BNL1 may be partially disposed in the emission area EMA.
  • the two first banks BNL1 may be spaced apart from each other in the first direction DR1 .
  • the light emitting device ED may be disposed between the first banks BNL1 spaced apart in the first direction DR1 .
  • the present invention is not limited thereto.
  • the number of first banks BNL1 disposed in the emission area EMA of each sub-pixel PXn may vary depending on the number of electrodes RME1 and RME2 or the arrangement of the light emitting devices ED.
  • the first bank BNL1 may have a structure in which at least a portion protrudes from the top surface of the third interlayer insulating layer IL3 .
  • the protruding portion of the first bank BNL1 may have an inclined side surface, and the light emitted from the light emitting device ED is reflected by the electrode RME disposed on the first bank BNL1 to obtain a third interlayer insulation It may be emitted in an upper direction of the layer IL3.
  • the first bank BNL1 may provide a region in which the light emitting device ED is disposed, and may serve as a reflective wall to reflect light emitted from the light emitting device ED in an upward direction.
  • the side surface of the first bank BNL1 may be inclined in a linear shape, but is not limited thereto, and the first bank BNL1 may have a semi-circle or semi-elliptical shape with a curved outer surface.
  • the first banks BNL1 may include an organic insulating material such as polyimide (PI), but is not limited thereto.
  • the electrodes RME1 and RME2 have a shape extending in one direction and are disposed in each sub-pixel PXn.
  • the electrodes RME1 and RME2 may have a shape extending in the second direction DR2 and may be spaced apart from each other in the first direction DR1 to be disposed in each sub-pixel PXn.
  • a first electrode RME1 and a second electrode RME2 spaced apart from the first electrode RME1 in the first direction DR1 may be disposed in each sub-pixel PXn.
  • Light emitting devices ED may be disposed on the first electrode RME1 and the second electrode RME2 .
  • positions of the electrodes RME1 and RME2 disposed in each sub-pixel PXn may vary according to the number or the number of light-emitting devices ED disposed in each sub-pixel PXn.
  • the first electrode RME1 and the second electrode RME2 are disposed in the light emitting area EMA of each sub-pixel PXn, and a part overlaps the light emitting area EMA and overlaps the second bank BNL2 in the thickness direction. can be arranged to do so.
  • the electrodes RME1 and RME2 extend in the second direction DR2 in the sub-pixel PXn, and are connected to the electrodes RME1 and RME2 of the other sub-pixel PXn in the cut-out area CBA in the second direction DR2. ) can be separated.
  • the electrodes RME1 and RME2 may be disposed as electrode lines extending in the second direction DR2 , and may be formed to be separated from each other in a subsequent process after the light emitting devices ED are disposed.
  • the electrode line may be used to generate an electric field in the sub-pixel PXn to align the light emitting device ED during the manufacturing process of the display device 10 .
  • the light emitting devices ED are sprayed onto the electrode lines through an inkjet printing process, and when ink including the light emitting device ED is sprayed onto the electrode lines, an alignment signal is applied to the electrode lines to generate an electric field.
  • the light emitting device ED may be disposed on the electrodes by an electric field formed between the electrode lines.
  • the light emitting devices ED dispersed in the ink may be aligned on the electrodes RME by receiving a dielectrophoretic force by the generated electric field. After aligning the light emitting devices ED, the electrode lines may be disconnected to form the electrodes RME1 and RME2 .
  • the electrodes RME1 and RME2 are electrically connected to the third conductive layer so that a signal for emitting light of the light emitting device ED may be applied.
  • the first electrode RME1 may make electrical contact with the first conductive pattern CDP through the first contact hole CT1 penetrating the lower third interlayer insulating layer IL3 .
  • the second electrode RME2 may be in electrical contact with the second voltage line VL2 through the second contact hole CT2 passing through the third interlayer insulating layer IL3 under the second electrode RME2 .
  • the first electrode RME1 is electrically connected to the first transistor T1 through the first conductive pattern CDP to receive a first power voltage
  • the second electrode RME2 is connected to the second voltage line VL2 and It may be electrically connected to apply a second power voltage.
  • the electrodes RME1 and RME2 may be electrically connected to the light emitting device ED.
  • Each of the electrodes RME1 and RME2 may be electrically connected to both ends of the light emitting device ED through contact electrodes CNE1 and CNE2 to be described later, and transmits an electrical signal applied from the third conductive layer to the light emitting device ED. can transmit Since the electrodes RME1 and RME2 are separately disposed for each sub-pixel PXn, the light emitting devices ED of different sub-pixels PXn may emit light individually.
  • each of the contact holes CT1 and CT2 may be located in the light emitting area EMA surrounded by the second bank BNL2 .
  • the electrodes RME1 and RME2 disposed in each sub-pixel PXn may be disposed on first banks BNL1 spaced apart from each other. Each of the electrodes RME1 and RME2 may be disposed on a first side of the first bank BNL1 in the first direction DR1 and disposed on an inclined side surface of the first bank BNL1 . In an embodiment, a width measured in the first direction DR1 of the electrodes RME1 and RME2 may be smaller than a width measured in the first direction DR1 of the first bank BNL1 . Each of the electrodes RME1 and RME2 may be disposed to overlap at least one side surface of the first bank BNL1 to reflect light emitted from the light emitting device ED.
  • a distance between the electrodes RME1 and RME2 in the first direction DR1 may be smaller than a distance between the first banks BNL1 .
  • At least a partial region of each of the electrodes RME1 and RME2 may be directly disposed on the third interlayer insulating layer IL3 so that they may be disposed on the same plane.
  • the plurality of electrodes RME1 and RME2 may transmit an electric signal for emitting light to the light emitting device ED, and in addition, to align the light emitting device ED during the manufacturing process of the display device 10 .
  • it may be utilized to generate an electric field in the sub-pixel PXn.
  • the light emitting devices ED are sprayed onto the electrodes RME1 and RME2 through an inkjet printing process, and when ink including the light emitting device ED is sprayed, an alignment signal is applied to each of the electrodes RME1 and RME2 to apply an electric field can create
  • the light emitting device ED dispersed in the ink may be aligned on the electrodes RME1 and RME2 by receiving a dielectrophoretic force by the generated electric field.
  • Each of the electrodes RME1 and RME2 may include a conductive material having high reflectance.
  • each of the electrodes RME1 and RME2 is a highly reflective material and includes a metal such as silver (Ag), copper (Cu), aluminum (Al), or aluminum (Al), nickel (Ni), lanthanum ( La) and the like may be an alloy containing.
  • Each of the electrodes RME1 and RME2 may reflect light emitted from the light emitting device ED and traveling to the side surface of the first bank BNL1 in an upper direction of each sub-pixel PXn.
  • each of the electrodes RME1 and RME2 may further include a transparent conductive material.
  • each of the electrodes RME1 and RME2 may include a material such as ITO, IZO, ITZO, or the like.
  • each of the electrodes RME may have a structure in which one or more layers of a transparent conductive material and a metal layer having high reflectivity are stacked, or may be formed as a single layer including them.
  • each of the electrodes RME1 and RME2 may have a stacked structure such as ITO/Ag/ITO/, ITO/Ag/IZO, or ITO/Ag/ITZO/IZO.
  • the first insulating layer PAS1 is disposed on the plurality of electrodes RME1 and RME2 and the first bank BNL1 .
  • the first insulating layer PAS1 is disposed to overlap the first banks BNL1 and the first electrodes RME1 and the second electrodes RME2, and is disposed on top surfaces of the first and second electrodes RME1 and RME2. It may be arranged such that a part thereof is exposed.
  • An opening may be formed in the first insulating layer PAS1 to expose a top surface of a portion disposed on the first bank BNL1 among the top surfaces of each of the electrodes RME1 and RME2 , and the contact electrodes CNE1 and CNE2 are It may be in electrical contact with the electrodes RME1 and RME2 through the opening.
  • a step may be formed between the first electrode RME1 and the second electrode RME2 so that a portion of the upper surface of the first insulating layer PAS1 is recessed.
  • the first insulating layer PAS1 may be formed to have a step difference or a portion having a different height therebetween.
  • the first insulating layer PAS1 may protect the first electrode RME1 and the second electrode RME2 and may insulate them from each other. It is also possible to prevent the light emitting device ED disposed on the first insulating layer PAS1 from being damaged by direct contact with other members.
  • the second bank BNL2 may be disposed on the first insulating layer PAS1 .
  • the second bank BNL2 may be disposed in a lattice pattern including portions extending in the first and second directions DR1 and DR2 in plan view.
  • the second bank BNL2 is disposed across the boundary of each sub-pixel PXn to distinguish neighboring sub-pixels PXn from each other.
  • the second bank BNL2 is disposed to surround the emission area EMA and the cut-off area CBA disposed in each sub-pixel PXn to distinguish them.
  • a portion disposed between the emission areas EMA may have a greater width than a portion disposed between the cut-out areas CBA.
  • a distance between the cutout areas CBA may be smaller than a distance between the light emitting areas EMA.
  • the second bank BNL2 may be formed to have a greater height than the first bank BNL1 .
  • the second bank BNL2 prevents ink from overflowing into the adjacent sub-pixel PXn in the inkjet printing process of the manufacturing process of the display device 10 , so that the different light emitting devices ED are dispersed in each of the other sub-pixels PXn. They can be separated so that they do not mix with each other.
  • a portion of the second bank BNL2 extending in the second direction DR2 is It may be disposed on one bank BNL1.
  • the second bank BNL2 may include a polyimide (PI) like the first bank BNL1 , but is not limited thereto.
  • the light emitting device ED may be disposed on the first insulating layer PAS1 .
  • the plurality of light emitting devices ED may be disposed to be spaced apart from each other along the second direction DR2 in which the respective electrodes RME1 and RME2 extend, and may be aligned substantially parallel to each other.
  • the light emitting device ED may have a shape extending in one direction, and the direction in which each of the electrodes RME1 and RME2 extends and the direction in which the light emitting device ED extends may be substantially perpendicular to each other.
  • the present invention is not limited thereto, and the light emitting device ED may be disposed obliquely in a direction in which the respective electrodes RME1 and RME2 extend.
  • the light emitting device ED may include semiconductor layers doped with different dopants.
  • the light emitting device ED may include a plurality of semiconductor layers, and one end may be oriented to face a specific direction according to the direction of an electric field generated on the electrodes RME1 and RME2 .
  • the light emitting device ED may include a light emitting layer ( '36' in FIG. 7 ) to emit light in a specific wavelength band.
  • the light emitting devices ED disposed in each sub pixel PXn may emit light of different wavelength bands depending on the material constituting the light emitting layer 36 . However, the present invention is not limited thereto, and the light emitting devices ED disposed in each sub-pixel PXn may emit light of the same color.
  • the light emitting device ED may be disposed on each electrode RME1 and RME2 between the first banks BNL1 .
  • the light emitting device ED may be disposed such that one end is placed on the first electrode RME1 and the other end is placed on the second electrode RME2 .
  • the extended length of the light emitting element ED is longer than the interval between the first electrode RME1 and the second electrode RME2, and both ends of the light emitting element ED are respectively the first electrode RME1 and the second electrode RME2.
  • RME2 the light emitting device ED may be disposed on each electrode RME1 and RME2 between the first banks BNL1 .
  • the light emitting device ED may be disposed such that one end is placed on the first electrode RME1 and the other end is placed on the second electrode RME2 .
  • the extended length of the light emitting element ED is longer than the interval between the first electrode RME1 and the second electrode RME2, and both ends of the light emitting element ED are respectively the first electrode R
  • a plurality of layers may be disposed in a direction perpendicular to the top surface of the first substrate SUB.
  • the light emitting device ED of the display device 10 is disposed such that one extended direction is parallel to the first substrate SUB, and a plurality of semiconductor layers included in the light emitting device ED are formed on the top surface of the first substrate SUB. may be sequentially disposed along a direction parallel to the However, the present invention is not limited thereto. In some cases, when the light emitting device ED has a different structure, the plurality of layers may be disposed in a direction perpendicular to the first substrate SUB.
  • Both ends of the light emitting device ED may be in electrical contact with the contact electrodes CNE1 and CNE2, respectively.
  • an insulating layer ( '38' in FIG. 7 ) is not formed on the extended one-way end surface and a part of the semiconductor layer is exposed, the exposed semiconductor layer is in contact with the contact electrodes CNE1 and CNE2 can do.
  • the present invention is not limited thereto.
  • at least a partial region of the insulating layer 38 may be removed, and the insulating layer 38 may be removed to partially expose both end surfaces of the semiconductor layers.
  • the exposed side surfaces of the semiconductor layer may be in direct contact with the contact electrodes CNE1 and CNE2.
  • the second insulating layer PAS2 may be partially disposed on the first insulating layer PAS1 and the light emitting device ED.
  • the second insulating layer PAS2 may also be disposed on the second bank BNL2 .
  • the second insulating layer PAS2 is disposed to partially cover the outer surface of the light emitting device ED, so that one end and the other end of the light emitting device ED are not covered or overlapped.
  • a portion of the second insulating layer PAS2 may be disposed on the first insulating layer PAS1 on a portion in which the first electrode RME1 and the second electrode RME2 are disposed on the first bank BNL1 .
  • the second insulating layer PAS2 is disposed on the first insulating layer PAS1 and the second bank BNL2 including the light emitting device ED in the light emitting area EMA, and the light emitting device ED is disposed on the first insulating layer PAS1 and the second bank BNL2.
  • the electrodes RME1 and RME2 may be disposed to expose a portion of the disposed portions together with both ends of the .
  • the shape of the second insulating layer PAS2 is completely disposed on the first insulating layer PAS1 and the second bank BNL2 during the manufacturing process of the display device 10 , and then both ends of the light emitting device ED are formed. It may be formed by a process of removing to expose.
  • a portion of the second insulating layer PAS2 disposed on the light emitting device ED is disposed to extend in the second direction DR2 on the first insulating layer PAS1 in a plan view, so that in each sub-pixel PXn, it is linear or An island-like pattern can be formed.
  • the second insulating layer PAS2 may protect the light emitting device ED and may fix the light emitting device ED in the manufacturing process of the display device 10 . Also, the second insulating layer PAS2 may be disposed to fill a space between the light emitting device ED and the lower first insulating layer PAS1 .
  • the second insulating layer PAS2 may be partially disposed in the cut-out area CBA.
  • the electrodes RME1 and RME2 disposed in the plurality of sub-pixels PXn extend in the second direction DR2 to be connected to each other, and then align the light emitting devices ED and the second insulating layer PAS2 . After forming, it may be separated from the cut-out area CBA. In the separation process of the electrodes RME1 and RME2 , each of the electrodes RME1 and RME2 and the first insulating layer PAS1 and the second insulating layer PAS2 may be removed together.
  • the insulating layer PAS3 may be directly disposed on the third interlayer insulating layer IL3 .
  • the present invention is not limited thereto, and the third insulating layer PAS3 may also be removed at a portion where the electrodes RME1 and RME2 are separated from the cut-out area CBA, so that a portion of the third interlayer insulating layer IL3 may be exposed.
  • another insulating layer disposed on the third insulating layer PAS3 to cover or overlap each member may be directly disposed on the third interlayer insulating layer IL3 .
  • a plurality of contact electrodes CNE1 and CNE2 and a third insulating layer PAS3 may be disposed on the second insulating layer PAS2 .
  • the first contact electrode CNE1 and the second contact electrode CNE2 of the contact electrodes CNE1 and CNE2 may be disposed on a portion of the first electrode RME1 and the second electrode RME2, respectively.
  • the first contact electrode CNE1 is disposed on the first electrode RME1
  • the second contact electrode CNE2 is disposed on the second electrode RME2
  • Each of CNE2 may have a shape extending in the second direction DR2 .
  • the first contact electrode CNE1 and the second contact electrode CNE2 may be spaced apart from each other in the first direction DR1 , and they form a linear pattern within the emission area EMA of each sub-pixel PXn. can do.
  • the plurality of contact electrodes CNE1 and CNE2 may contact the light emitting element ED and the electrodes RME1 and RME2, respectively.
  • the semiconductor layer is exposed on both end surfaces of the light emitting element ED in the extending direction, and the first contact electrode CNE1 and the second contact electrode CNE2 are end surfaces of the light emitting element ED where the semiconductor layer is exposed. may be in contact with the light emitting device ED.
  • One end of the light emitting element ED is electrically connected to the first electrode RME1 through the first contact electrode CNE1 , and the other end is electrically connected to the second electrode RME2 through the second contact electrode CNE2 . can be connected to
  • first contact electrode CNE1 and one second contact electrode CNE2 are disposed in one sub-pixel PXn, the present invention is not limited thereto.
  • the number of first and second contact electrodes CNE1 and CNE2 may vary according to the number of first and second electrodes RME1 and RME2 disposed in each sub-pixel PXn.
  • the contact electrodes CNE1 and CNE2 may include a conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al), and the like.
  • the contact electrodes CNE1 and CNE2 may include a transparent conductive material, and light emitted from the light emitting device ED may pass through the contact electrodes CNE1 and CNE2 to travel toward the electrodes RME1 and RME2 .
  • the present invention is not limited thereto.
  • the light emitting device ED light is generated in the light emitting layer ( '36' in FIG. 7 ), and most of the light may be emitted through both ends in electrical contact with the contact electrodes CNE1 and CNE2 .
  • the light emitted from the light emitting device ED passes through the transparent contact electrodes CNE1 and CNE2 and is reflected by the electrodes RME1 and RME2 disposed on the inclined side surface of the first bank BNL1 to form a first substrate SUB.
  • the first insulating layer PAS1 disposed under the light emitting device ED, and the first insulating layer PAS1 and the contact electrodes CNE1 and CNE2 have different refractive indices. In some embodiments, some of the light incident to the first insulating layer PAS1 may not be emitted after being reflected at the interface with the contact electrodes CNE1 and CNE2 .
  • the display device 10 minimizes or reduces the interface between the first insulating layer PAS1 having different refractive indices and the contact electrodes CNE1 and CNE2 , and is emitted from the light emitting device ED within the first insulating layer PAS1 . It is possible to minimize or reduce the light that cannot be emitted.
  • the width DC measured in one direction of the first contact electrode CNE1 and the second contact electrode CNE2 is in the one direction of the first electrode RME1 and the second electrode RME2, respectively.
  • the contact electrodes CNE1 and CNE2 may be formed to have a minimum width by being smaller than the measured width DM.
  • the first contact electrode CNE1 and the second contact electrode CNE2 electrically contact one end and the other end of the light emitting device ED, respectively, and at the same time, the first electrode RME1 and the second electrode CNE2
  • the upper surface of the RME2 may be disposed to cover or overlap only a portion disposed on the third interlayer insulating layer IL3.
  • the contact electrodes CNE1 and CNE2 may not be disposed on the inclined side surface of the first bank BNL1 , and the light reflected by the electrodes RME1 and RME2 on the inclined side surface is reflected by the first insulating layer It can pass through (PAS1) and be emitted smoothly.
  • the first contact electrode CNE1 and the second contact electrode CNE2 each pass through the first insulating layer PAS1 to expose a portion of the top surfaces of the electrodes RME1 and RME2 through contact portions CTD and CTS.
  • RME1, RME2 can be in electrical contact.
  • the contact electrodes CNE1 and CNE2 and the contact portions CTD and CTS in which the electrodes RME1 and RME2 electrically contact are light paths of the light emitted from the light emitting device ED.
  • the positions of the contact parts CTD and CTS are designed so that the light emitted from the light emitting device ED can be smoothly emitted. Efficiency of emitting light generated in ED) may be improved. A more detailed description thereof will be described later with reference to other drawings.
  • a third insulating layer PAS3 may be disposed between the first contact electrode CNE1 and the second contact electrode CNE2 .
  • the third insulating layer PAS3 may be disposed on the first contact electrode CNE1 , and in addition, may be disposed on the second insulating layer PAS2 except for a region where the second contact electrode CNE2 is disposed.
  • the third insulating layer PAS3 may be entirely disposed on the first insulating layer PAS1 except for a portion where the second contact electrode CNE2 is disposed on the electrodes RME1 and RME2 .
  • the third insulating layer PAS3 may insulate the first contact electrode CNE1 and the second contact electrode CNE2 so that they do not directly contact each other.
  • the first contact electrode CNE1 and the second contact electrode CNE2 may be disposed on different layers.
  • the first contact electrode CNE1 may be directly disposed on the second insulating layer PAS2
  • the second contact electrode CNE2 may be disposed directly on the third insulating layer PAS3 .
  • the third insulating layer PAS3 may be disposed between the first contact electrode CNE1 and the second contact electrode CNE2 to insulate them from each other, but as described above, the third insulating layer PAS3 may be omitted. may be In this case, the first contact electrode CNE1 and the second contact electrode CNE2 may be disposed on the same layer.
  • an insulating layer covering the third insulating layer PAS3 , the contact electrodes CNE1 and CNE2 , and the second bank BNL2 may be further disposed.
  • the insulating layer may be entirely disposed on the first substrate SUB to protect members disposed thereon from an external environment.
  • first insulating layer PAS1 , second insulating layer PAS2 , and third insulating layer PAS3 may include an inorganic insulating material or an organic insulating material.
  • first insulating layer PAS1 , the second insulating layer PAS2 , and the third insulating layer PAS3 may include silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), oxide It may include an inorganic insulating material such as aluminum (AlOx), aluminum nitride (AlNx), or the like.
  • acrylic resin epoxy resin, phenol resin, polyamide resin, polyimide resin, unsaturated polyester resin, polyphenylene resin, polyphenylene sulfide resin, benzocyclobutene, cardo resin, siloxane resin, silsesquioxane resin, polymethyl methacrylate, polycarbonate, polymethyl methacrylate-polycarbonate synthetic resin, and the like.
  • acrylic resin epoxy resin
  • phenol resin phenol resin
  • polyamide resin polyimide resin
  • unsaturated polyester resin unsaturated polyester resin
  • polyphenylene resin polyphenylene
  • the arrangement of the contact electrodes CNE1 and CNE2 and the positions of the contact portions CTD and CTS are such that the light emitted from the light emitting device ED is smoothly emitted.
  • the contact electrodes CNE1 and CNE2 and the contact portions CTD and CTS will be described in more detail with reference to other drawings.
  • FIG. 5 is an enlarged view of part A of FIG. 3 .
  • 6 is a cross-sectional view taken along line Q4-Q4' of FIG. 5 .
  • 5 is an enlarged view of a portion in which the light emitting devices ED and the contact electrodes CNE1 and CNE2 are disposed on the electrodes RME1 and RME2, and
  • FIG. 6 is a first contact part CTD and a second contact part (CTS) is shown in cross section.
  • the first contact electrode CNE1 and the second contact electrode CNE2 have a shape extending in the second direction DR2, and It may be disposed on the electrodes RME1 and RME2 while in contact with any one end.
  • the first contact electrode CNE1 and the second contact electrode CNE2 contact the light emitting device ED and the electrodes RME1 and RME2 and are disposed only on a minimum area in a path in which the light emitted from the light emitting device ED travels.
  • the width of the first contact electrode CNE1 and the second contact electrode CNE2 measured in the first direction DR1 is the first direction of the first electrode RME1 and the second electrode RME2. It may be smaller than the width measured by DR1 , and may be disposed on a portion directly disposed on the third interlayer insulating layer IL3 among the electrodes RME1 and RME2 .
  • Each of the electrodes RME1 and RME2 may be disposed on the first bank BNL1 , and at least a portion may be disposed directly on the third interlayer insulating layer IL3 .
  • Each of the electrodes RME1 and RME2 includes a first portion RM_L directly disposed on the third interlayer insulating layer IL3 , and a second portion disposed on an upper surface of the first bank BNL1 , including an inclined side surface. (RM_U) may be included.
  • the first portion RM_L is disposed at a lower position than the second portion RM_U, and the plurality of light emitting devices ED are disposed on the first portion RM_L of the first electrode RME1 and the second electrode RME2. can be placed.
  • the interval between the first electrode RME1 and the first electrode RME2 may be the interval between the first portions RM_L, and the interval may be shorter than the length of the light emitting device ED.
  • the first contact electrode CNE1 is disposed on the first portion RM_L of the first electrode RME1
  • the second contact electrode CNE2 is disposed on the first portion RM_L of the second electrode RME2 .
  • the first contact electrode CNE1 and the second contact electrode CNE2 have such a width that they are not disposed on the second portion RM_U disposed on the first bank BNL1 , so that they are not disposed on the first bank BNL1 . ) and may not overlap in the thickness direction.
  • the width or position of the first contact electrode CNE1 and the second contact electrode CNE2 may be adjusted so that they can smoothly contact both ends of the light emitting device ED.
  • the interval between the first contact electrode CNE1 and the second contact electrode CNE2 may be shorter than the interval between the first portions RM_L of the first electrode RME1 and the second electrode RME2.
  • the first contact electrode CNE1 and the second contact electrode CNE2 may have a width sufficient to contact both ends of the light emitting device ED disposed on the first portion RM_L.
  • Most of the light generated by the light emitting device ED may be emitted to both ends in contact with the contact electrodes CNE1 and CNE2 . At least a portion of the light may be incident to the first insulating layer PAS1 from both ends.
  • the material forming the contact electrodes CNE1 and CNE2 has a higher refractive index than the material forming the first insulating layer PAS1
  • Some of the light incident to the first insulating layer PAS1 may be reflected at the interface with the contact electrodes CNE1 and CNE2 and may not be emitted.
  • an area where the first insulating layer PAS1 and the contact electrodes CNE1 and CNE2 form an interface may be minimized.
  • the width of the contact electrodes CNE1 and CNE2 may be designed so that the first insulating layer PAS1 and the contact electrodes CNE1 and CNE2 do not form an interface on the inclined side surface of the first bank BNL1 where the light is reflected.
  • the contact electrodes CNE1 and CNE2 are disposed only on the first portion RM_L of each of the electrodes RME1 and RME2 and are not disposed on the inclined side surface of the first bank BNL1 , they are incident on the first insulating layer PAS1 . Lights reflected from the interface with the contact electrodes CNE1 and CNE2 may also be reflected from the electrodes RME1 and RME2 disposed on the side surface of the first bank BNL1 and emitted to the outside.
  • the contact electrodes CNE1 and CNE2 are disposed only on the first portion RM_L of the electrodes RME1 and RME2, the first among the lights emitted from the light emitting device ED. It is possible to reduce the amount of light that is incident on the insulating layer PAS1 and is not emitted but is lost, and the light output efficiency of each sub-pixel PXn can be improved.
  • first contact electrode CNE1 and the second contact electrode CNE2 are connected to the first electrode RME1 and the second electrode RME2 through the first contact portion CTD and the second contact portion CTS, respectively. can be electrically contacted.
  • the first contact part CTD may penetrate the first insulating layer PAS1 to expose a portion of the upper surface of the first electrode RME1
  • the second contact part CTS may penetrate the first insulating layer PAS1 .
  • a portion of the upper surface of the second electrode RME2 may be exposed.
  • a plurality of first contact units CTD and second contact units CTS may be disposed in each sub-pixel PXn.
  • a pair of contact units CTD and CTS each having two first contact units CTD and two second contact units CTS are disposed, the present invention is not limited thereto. For example, a greater number of contact units CTD and CTS may be disposed.
  • the contact electrode CNE1 disposed in the first contact part CTD and the second contact part CTS. , CNE2 may form an interface with the first insulating layer PAS1 .
  • the interface between the contact electrodes CNE1 and CNE2 and the first insulating layer PAS1 is formed, light propagating in the first insulating layer PAS1 may be reflected from the interface and may not be emitted.
  • the display device 10 includes the contact portions CTD and CTS in which the light emitting device ED is disposed. It can be arranged to avoid the optical path of
  • Light may be emitted from both ends of the light emitting devices ED, and the light may be emitted in a direction in which the light emitting devices ED extend.
  • the contact parts CTD and CTS may be disposed to be spaced apart from the light emitting device area EDA in which the plurality of light emitting devices ED are disposed in a direction perpendicular to the direction in which the light emitting device ED extends.
  • the plurality of light emitting devices ED are disposed on the electrodes RME1 and RME2 , and each sub-pixel PXn is a light emitting device area where light emitting devices ED emitting light are disposed in the light emitting area EMA. (EDA) can be defined.
  • the light emitted from the light emitting device ED travels, and the light travels.
  • the contact units CTD and CTS may not be disposed on the .
  • the plurality of contact parts CTD and CTS may be disposed on one end of the contact electrodes CNE1 and CNE2 in the second direction DR2 .
  • the first contact part CTD is disposed on one end of the first contact electrode CNE1 in the second direction DR2
  • the second contact part CTS is disposed on the second direction ( It may be disposed on one end of DR2).
  • the contact portions CTD and CTS may be disposed to be spaced apart from the light emitting devices ED and the light emitting device area EDA in the second direction DR2 .
  • the pair of first contact portions CTD are disposed on the first portion RM_L of the first electrode RME1 , and are disposed to be spaced apart from each other in one side and the other side in the second direction DR2 of the light emitting device area EDA.
  • the pair of second contact parts CTS are disposed on the first portion RM_L of the second electrode RME2 , and extend toward one side and the other side in the second direction DR2 of the light emitting device area EDA. They may be spaced apart.
  • the light emitting devices ED are arranged in the second direction DR2 , and among them, the uppermost light emitting device ED and the lowermost light emitting device ED extend along a random reference line RL1 . , RL2) may be defined.
  • Reference lines RL1 and RL2 are a first reference line RL1 extending across both ends of the uppermost light emitting device ED and a second reference line extending across both ends of the lowermost light emitting device ED ( RL2) may be included.
  • a region between the first reference line RL1 and the second reference line RL2 is a region on both sides of the light emitting device area EDA in the first direction DR1 , and is a region in which light emitted from the light emitting devices ED travels.
  • the plurality of contact parts CTD and CTS are disposed outside the region between the first reference line RL1 and the second reference line RL2 , respectively, the first reference line RL1 and the second reference line RL2 .
  • the contact portions CTD and CTS are not disposed between the first reference line RL1 and the second reference line RL2 , some of the light emitted from the light emitting device ED is partially transmitted between the contact electrodes CNE1 and CNE2 and the first insulating layer. The light reflected at the interface between (PAS1) can be minimized.
  • the light emitting devices ED may not be disposed in a region between the first contact portion CTD and the second contact portion CTS spaced apart from each other in the first direction DR1 .
  • the contact electrodes CNE1 and CNE2 are disposed on the first portion RM_L of the electrodes RME1 and RME2, the contact portions CTD and CTS are disposed outside the region between the reference lines RL1 and RL2 and thus the light emitting device It may not be disposed between both ends of the ED and the first bank BNL1 .
  • the light emitted from the end of the light emitting element ED is reflected by the first insulating layer PAS1 and the contact electrodes CNE1 and CNE2 until it is reflected by the electrodes RME1 and RME2 disposed on the inclined side surface of the first bank BNL1 . ), even though most of the light is incident on the first insulating layer PAS1, it may be smoothly emitted.
  • the display device 10 may design the arrangement of the contact electrodes CNE1 and CNE2 and the contact portions CTD and CTS to prevent a decrease in emission efficiency of light emitted from the light emitting device ED.
  • FIG. 7 is a schematic diagram of a light emitting device according to an embodiment.
  • the light emitting device ED may be a light emitting diode (Light Emitting diode), and specifically, the light emitting device ED has a size of a micro-meter or a nano-meter unit, and is an inorganic material. It may be a light emitting diode.
  • the inorganic light emitting diode may be aligned between the two electrodes in which polarity is formed when an electric field is formed in a specific direction between the two electrodes facing each other.
  • the light emitting device ED may be aligned between the electrodes by an electric field formed on the two electrodes.
  • the light emitting device ED may have a shape extending in one direction.
  • the light emitting device ED may have a shape such as a cylinder, a rod, a wire, or a tube.
  • the shape of the light emitting element (ED) is not limited thereto, and the light emitting element ( ED) may have various forms.
  • a plurality of semiconductors included in the light emitting device ED, which will be described later, may have a structure in which they are sequentially disposed or stacked along the one direction.
  • the light emitting device ED may include a semiconductor layer doped with a conductivity-type (eg, p-type or n-type) impurity.
  • the semiconductor layer may emit an electric signal applied from an external power source to emit light in a specific wavelength band.
  • the light emitting device ED may include a first semiconductor layer 31 , a second semiconductor layer 32 , a light emitting layer 36 , an electrode layer 37 , and an insulating layer 38 .
  • the first semiconductor layer 31 may be an n-type semiconductor.
  • the first semiconductor layer 31 is formed of AlxGayIn1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1). and a semiconductor material having a chemical formula.
  • it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with an n-type dopant.
  • the first semiconductor layer 31 may be doped with an n-type dopant, and the n-type dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 31 may be n-GaN doped with n-type Si.
  • the length of the first semiconductor layer 31 may be in a range of 1.5 ⁇ m to 5 ⁇ m, but is not limited thereto.
  • the first end of the light emitting device ED may be a portion in which the first semiconductor layer 31 is disposed with respect to the light emitting layer 36 .
  • the second semiconductor layer 32 is disposed on the light emitting layer 36 to be described later.
  • the second semiconductor layer 32 may be a p-type semiconductor, and when the light emitting device ED emits light in a blue or green wavelength band, the second semiconductor layer 32 may be AlxGayIn1-x-yN (0 ⁇ x ⁇ 1). , 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1) may include a semiconductor material having a chemical formula. For example, it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with a p-type dopant.
  • the second semiconductor layer 32 may be doped with a p-type dopant, and the p-type dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the second semiconductor layer 32 may be p-GaN doped with p-type Mg.
  • the length of the second semiconductor layer 32 may be in the range of 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • the second end of the light emitting device ED may be a portion in which the second semiconductor layer 32 is disposed with respect to the light emitting layer 36 .
  • the drawing shows that the first semiconductor layer 31 and the second semiconductor layer 32 are configured as one layer, the present invention is not limited thereto.
  • the first semiconductor layer 31 and the second semiconductor layer 32 may further include a larger number of layers, for example, a clad layer or a TSBR (Tensile strain barrier reducing) layer. may be
  • the light emitting layer 36 is disposed between the first semiconductor layer 31 and the second semiconductor layer 32 .
  • the light emitting layer 36 may include a material having a single or multiple quantum well structure.
  • the light emitting layer 36 may include a material having a multi-quantum well structure, it may have a structure in which a plurality of quantum layers and a well layer are alternately stacked.
  • the light emitting layer 36 may emit light by combining electron-hole pairs according to an electric signal applied through the first semiconductor layer 31 and the second semiconductor layer 32 .
  • the light emitting layer 36 emits light in a blue wavelength band, it may include a material such as AlGaN or AlGaInN.
  • the emission layer 36 has a multi-quantum well structure in which quantum layers and well layers are alternately stacked
  • the quantum layer may include a material such as AlGaN or AlGaInN
  • the well layer may include a material such as GaN or AlInN.
  • the light emitting layer 36 includes AlGaInN as the quantum layer and AlInN as the well layer. As described above, the light emitting layer 36 emits blue light having a central wavelength band of 450 nm to 495 nm. can do.
  • the present invention is not limited thereto, and the light emitting layer 36 may have a structure in which a type of semiconductor material having a large band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, and the wavelength band of the emitted light It may include other group 3 to group 5 semiconductor materials according to the present invention.
  • the light emitted by the light emitting layer 36 is not limited to light in the blue wavelength band, and in some cases, light in the red and green wavelength bands may be emitted.
  • the length of the light emitting layer 36 may have a range of 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • light emitted from the light emitting layer 36 may be emitted not only from the longitudinal outer surface of the light emitting element ED, but also from both sides.
  • the light emitted from the light emitting layer 36 is not limited in directionality in one direction.
  • the electrode layer 37 may be an ohmic contact electrode. However, the present invention is not limited thereto, and may be a Schottky contact electrode.
  • the light emitting device ED may include at least one electrode layer 37 . 7 illustrates that the light emitting device ED includes one electrode layer 37 , but is not limited thereto. In some cases, the light emitting device ED may include a larger number of electrode layers 37 or may be omitted. The description of the light emitting device ED, which will be described later, may be equally applied even if the number of electrode layers 37 is different or the light emitting device ED further includes a different structure.
  • the electrode layer 37 may reduce resistance between the light emitting device ED and the electrode or contact electrode when the light emitting device ED is electrically connected to an electrode or a contact electrode in the display device 10 according to an exemplary embodiment.
  • the electrode layer 37 may include a conductive metal.
  • the electrode layer 37 may include at least one of aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), ITO, IZO, and ITZO.
  • the electrode layer 37 may include a semiconductor material doped with an n-type or p-type dopant.
  • the present invention is not limited thereto.
  • the insulating layer 38 may be disposed to surround outer surfaces of the plurality of semiconductor layers and electrode layers described above.
  • the insulating layer 38 may be disposed to surround at least the outer surface of the light emitting layer 36 , and may extend in one direction in which the light emitting device ED extends.
  • the insulating layer 38 may function to protect the members.
  • the insulating layer 38 may be formed to surround side surfaces of the members, and both ends of the light emitting device ED in the longitudinal direction may be exposed.
  • the insulating film 38 extends in the longitudinal direction of the light emitting device ED to cover or overlap side surfaces of the first semiconductor layer 31 to the second semiconductor layer 32 , the light emitting layer 36 , and the electrode layer 37 . Although it is shown that it is formed to do so, it is not limited thereto.
  • the insulating layer 38 may cover only the outer surface of a portion of the semiconductor layer including the light emitting layer 36 or cover only a portion of the outer surface of the electrode layer 37 so that the outer surface of each electrode layer 37 is partially exposed.
  • the insulating layer 38 may be formed to have a rounded upper surface in cross-section in a region adjacent to at least one end of the light emitting device ED.
  • the thickness of the insulating layer 38 may have a range of 10 nm to 1.0 ⁇ m, but is not limited thereto.
  • the thickness of the insulating layer 38 may be about 40 nm.
  • the insulating layer 38 may include materials having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum nitride (AlNx), aluminum oxide (AlOx), or the like.
  • SiOx silicon oxide
  • SiNx silicon nitride
  • SiOxNy silicon oxynitride
  • AlNx aluminum oxide
  • AlOx aluminum oxide
  • AlOx aluminum oxide
  • the insulating film 38 may be formed in a multi-layered structure in which a plurality of layers are stacked. Accordingly, it is possible to prevent an electrical short circuit that may occur when the light emitting layer 36 is in direct contact with an electrode through which an electrical signal is transmitted to the light emitting element ED.
  • the insulating layer 38 protects the outer surface of the light emitting element ED by including the light emitting layer 36 , a decrease in luminous efficiency can be prevented.
  • the outer surface of the insulating film 38 may be surface-treated.
  • the light emitting element ED may be sprayed onto the electrode in a state of being dispersed in a predetermined ink to be aligned.
  • the surface of the insulating layer 38 may be treated with hydrophobicity or hydrophilicity.
  • the outer surface of the insulating layer 38 may be surface-treated with a material such as stearic acid or 2,3-naphthalene dicarboxylic acid.
  • the light emitting device ED may have a length h of 1 ⁇ m to 10 ⁇ m or 2 ⁇ m to 6 ⁇ m, and may have a length of 3 ⁇ m to 5 ⁇ m.
  • a diameter of the light emitting device ED may be in a range of 30 nm to 700 nm, and an aspect ratio of the light emitting device ED may be 1.2 to 100.
  • the present invention is not limited thereto, and the plurality of light emitting devices ED included in the display device 10 may have different diameters according to a difference in composition of the light emitting layer 36 .
  • the diameter of the light emitting device ED may have a range of about 500 nm.
  • FIG. 8 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 9 is an enlarged view of part B of FIG. 8 .
  • FIG. 9 is an enlarged view of a portion in which the electrodes RME1_1 and RME2_1 and the contact electrodes CNE1 and CNE2 including the light emitting device area EDA are disposed in the first sub-pixel PX1 of FIG. 8 .
  • the first electrode RME1_1 and the second electrode RME2_1 may have different shapes corresponding to the arrangement of the contact electrodes CNE1 and CNE2 .
  • the first electrode RME1_1 and the second electrode RME2_1 may further include a third part RM_B electrically connecting the first part RM_L and the second part RM_U. .
  • the first part RM_L is disposed only in the light emitting area EMA, and the electrode connection part RM_R has a longer length measured in the second direction DR2 than the first part RM_L.
  • Each of the electrodes RME1_1 and RME2_1 may have a shape in which the first portion RM_L protrudes in the first direction DR1 spaced apart from the second portion RM_U disposed on the first bank BNL1,
  • the light emitting devices ED may be disposed on the first portion RM_L.
  • This embodiment is different from the embodiment of FIG. 3 in that the shapes of the electrodes RME1_1 and RME2_1 are different.
  • duplicate descriptions will be omitted and descriptions will be made focusing on differences.
  • the light emitting devices ED may be disposed on the electrodes RME1_1 and RME2_1 by receiving a dielectrophoretic force by an electric field generated on the electrodes RME1_1 and RME2_1 .
  • an alignment signal is applied to the electrodes RME1_1 and RME2_1 , an electric field is generated thereon.
  • a stronger electric field may be generated.
  • a large force may be transmitted by a strong electric field, and most of the light emitting devices ED may be disposed where the electric field strength is strong.
  • the first electrode RME1_1 and the second electrode RME2_1 include a first portion RM_L and a second portion RM_U having a shape extending in the second direction DR2, and , may further include a third part RM_B electrically connecting them.
  • the first portion RM_L may be disposed directly on the third interlayer insulating layer IL3 and may be disposed only in the light emitting area EMA.
  • the second portion RM_U may be disposed on the first bank BNL1 and may extend in the second direction DR2 beyond the light emitting area EMA, and may have a contact hole in a portion overlapping with the second bank BNL2 .
  • CT1, CT2) may be formed.
  • the first portion RM_L has a shape protruding from the second portion RM_U in the first direction DR1 , according to an exemplary embodiment, a gap between the first electrode RME1_1 and the second electrode RME2_1
  • the interval between the first portions RM_L may be shorter than the interval between the second portions RM_U.
  • the contact portions CTD and CTS in which the contact electrodes CNE1 and CNE2 and the electrodes RME1_1 and RME2_1 electrically contact are formed to be spaced apart from the light emitting device area EDA in the second direction DR2.
  • the shapes of the electrodes RME1_1 and RME2_1 so that the light emitting devices ED are intensively disposed at specific positions, the light emitting device area EDA can be easily distinguished.
  • first part RM_L and the second part RM_U may be electrically connected to each other through the third part RM_B, and the third part RM_B is disposed in a second direction DR2 than the first part RM_L.
  • the measured length may be shorter.
  • the first portion RM_L includes a portion protruding in the second direction DR2 with respect to the third portion RM_B, and contact portions CTD and CTS may be formed in the protruding portion.
  • the alignment signal applied from the second part RM_U of the electrodes RME1_1 and RME2_1 is transferred to the first part RM_L through the third part RM_B, and the third part RM_B of the first parts RM_L.
  • a relatively strong electric field may be generated in a portion electrically connected to the light emitting device ED, and the number of light emitting devices ED disposed in a portion protruding from the third portion RM_B among the first portion RM_L may be relatively small. . If the light emitting devices ED are not disposed on the protruding portion, a space for forming the contact portions CTD and CTS may be secured.
  • the light emitting elements ED may be disposed such that reference lines RL1 and RL2 crossing both ends of the uppermost and lowermost light emitting elements ED cross the third portion RM_B, and the reference lines RL1 and RL2
  • the contact portions CTD and CTS disposed outside the region between the two portions may not overlap the third portion RM_B in the first direction DR1 .
  • the contact electrodes CNE1 and CNE2 are disposed on the first portion RM_L of the electrodes RME1_1 and RME2_1 as in the embodiment of FIG. 3 . Since most of the light emitting devices ED are disposed on the first part RM_L and the contact parts CTD and CTS are also disposed on the first part RM_L, the contact electrodes CNE1 and CNE2 are respectively disposed on the first part RM_L. It may be disposed to extend in the second direction DR2 on (RM_L).
  • the electrodes RME1_1 and RME2_1 are designed to have different shapes so that the light emitting devices ED can be intensively disposed at specific positions and spaced apart in the second direction DR2 based on the light emitting device area EDA.
  • the electrodes RME1 and RME2 must be connected to each other. It may not be formed on the first portion RM_L.
  • a portion of the contact electrodes CNE1 and CNE2 in electrical contact with the light emitting element ED is formed to have a minimum width, and the contact portions CTD and CTS are emitted from the light emitting element ED. If it is formed to avoid the optical path of light, the positions of the contact parts CTD and CTS may be variously modified.
  • FIG. 10 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 11 is an enlarged view of part C of FIG. 10 .
  • 12 is a cross-sectional view taken along line Q5-Q5' of FIG. 11 .
  • 11 is an enlarged view of a portion in which the electrodes RME1 and RME2 and the contact electrodes CNE1_2 and CNE2_2 including the light emitting device area EDA are disposed in the first sub-pixel PX1 of FIG. 10 .
  • 12 illustrates a cross-section that is spaced apart from the light emitting device ED and crosses the contact portions CTD and CTS.
  • the contact parts CTD and CTS are disposed on the second portion RM_U of the electrodes RME1 and RME2 and the contact electrode CNE1_2 , CNE2_2 may have a shape disposed across the first part RM_L and the second part RM_U.
  • the contact electrodes CNE1_2 and CNE2_2 are disposed on the first part RM_L and are disposed on the contact electrode extension CN_E and the second part RM_U that are in electrical contact with the light emitting devices ED and are disposed on the contact part (
  • a contact electrode contact portion CN_C that electrically contacts the electrodes RME1 and RME2 through CTD and CTS, and a contact electrode connection portion that electrically connects the contact electrode extension portion CN_E and the contact electrode contact portion CN_C CN_B
  • This embodiment is different from the embodiment of FIG. 3 in that the shapes of the contact electrodes CNE1_2 and CNE2_2 are different.
  • the repeated description will be omitted and the shapes of the contact electrodes CNE1_2 and CNE2_2 will be described in detail.
  • the contact portions CTD and CTS may be disposed on the second portion RM_U of each of the electrodes RME1 and RME2 , and may be disposed at positions spaced apart from the light emitting device area EDA in the second direction DR2 . As described above, the contact portions CTD and CTS are disposed outside the region between the reference lines RL1 and RL2 crossing both ends of the uppermost and lowermost light emitting devices ED among the light emitting devices ED, and are disposed outside the reference line ( RL1 and RL2 may be spaced apart from each other in the second direction DR2 .
  • the contact parts CTD and CTS are disposed on the second portion RM_U of the electrodes RME1 and RME2, and the shape of the contact electrodes CNE1_2 and CNE2_2, which will be described later, is designed differently to form the light emitting device ED and the light emitting device ED.
  • the electrodes RME1 and RME2 may be electrically connected.
  • the contact electrode extension CN_E of the contact electrodes CNE1_2 and CNE2_2 is disposed on the first portion RM_L and extends in the second direction DR2 .
  • the contact electrode extension CN_E may have substantially the same shape as the contact electrodes CNE1 and CNE2 of FIG. 3 .
  • the contact electrode contact part CN_C is disposed on the second portion RM_U of the electrodes RME1 and RME2 .
  • the contact electrode contact portion CN_C may be disposed to be spaced apart from the contact electrode extension portion CN_E in the first direction DR1 , and may be disposed to cover or overlap the contact portions CTD and CTS.
  • the contact electrodes CNE1_2 and CNE2_2 may electrically contact the electrodes RME1 and RME2 through the contact portions CTD and CTS in the contact electrode contact portion CN_C.
  • the contact electrode contact portion CN_C may also be disposed to avoid an optical path of the light emitted from the light emitting device ED.
  • the contact electrode contact parts CN_C are disposed to cover the contact parts CTD and CTS, and are different from the reference lines RL1 and RL2 crossing both ends of the uppermost and lowermost light emitting devices ED. It may be disposed to be spaced apart in two directions DR2 .
  • the contact electrode connection part CN_B is disposed to electrically connect the contact electrode extension part CN_E and the contact electrode contact part CN_C.
  • the contact electrode connection part CN_B may be disposed on both sides of the second direction DR2 of the contact electrode extension part CN_E and extend in the first direction DR1 to be electrically connected to the contact electrode contact part CN_C.
  • the contact electrode connection part CN_B also avoids the optical path of the light emitted from the light emitting device ED, and is in the second direction DR2 from the reference lines RL1 and RL2 crossing both ends of the uppermost and lowermost light emitting devices ED. ) may be spaced apart.
  • the contact electrodes CNE1_2 and CNE2_2 are disposed to extend in the second direction DR2 on the first portion RM_L in which the light emitting devices ED are disposed, so as to avoid the optical path of the light emitted from the light emitting devices ED. It may have a shape disposed on the second portion RM_U of the electrodes RME1 and RME2 by bypassing it.
  • the contact electrodes CNE1_2 and CNE2_2 are disposed between the reference lines RL1 and RL2 with the contact electrode extension parts CN_E having a minimum width, and are disposed on the contact parts CTD and CTS.
  • the contact electrode connection part CN_B and the contact electrode contact part CN_C may be disposed.
  • the contact parts CTD and CTS are disposed on the second part RM_U, it is easy to secure a space for them to be formed.
  • the light emitting element ED and the electrodes RME1 and RME2 can be designed differently in the shape of the contact electrodes CNE1_2 and CNE2_2 and within a range capable of improving the light output efficiency of the light emitted from the light emitting element ED. can be electrically connected.
  • the display device 10 may include a larger number of electrodes RME1 and RME2 and light emitting devices ED for each sub-pixel PXn.
  • 13 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 14 is an enlarged view of part D of FIG. 13 .
  • 15 is a cross-sectional view taken along line Q6-Q6' of FIG. 13 .
  • 14 is an enlarged view of a portion in which the electrodes RME1_3, RME2_3, RME3_3, and RME4_3 and the contact electrodes CNE1_3, CNE2_3, and CNE3_3 are disposed in the first sub-pixel PX1 of FIG. 13 including the light emitting device area EDA is shown as 15 illustrates a cross-section crossing both ends of the first light emitting element ED1 and the second light emitting element ED2.
  • the display device 10_3 further includes a third electrode RME3_3 and a fourth electrode RME4_3 in addition to the first electrode RME1_3 and the second electrode RME2_3 disposed in each sub-pixel PXn, and the first a first light emitting device ED1 disposed between the electrode RME1_3 and the third electrode RME3_3 and a second light emitting device ED2 disposed between the second electrode RME2_3 and the fourth electrode RME4_3.
  • Each sub-pixel PXn includes a greater number of light emitting devices ED1 and ED2 to improve luminance per unit area.
  • the third electrode RME3_3 and the fourth electrode RME4_3 are not directly connected to the third conductive layer, but the first light emitting element ED1 and the second light emitting device
  • the elements ED2 may be electrically connected to each other in series through the third contact electrode CNE3_3 .
  • a description will be made focusing on differences compared to the embodiments of FIGS. 2 to 5 .
  • the first bank BNL1_3 may include a first sub-bank BNL_A disposed across the neighboring sub-pixel PXn and a second sub-bank BNL_B disposed between the first sub-banks BNL_A. have.
  • the second sub-banks BNL_B extending in the second direction DR2 are disposed in the center of the emission area EMA, and the first sub-banks BNL_B are disposed on both sides of the second sub-banks BNL_B in the first direction DR1, respectively.
  • BNL_A) may be disposed.
  • the first bank BNL1_3 of the present embodiment includes a first sub-bank BNL_A arranged in substantially the same pattern as the first bank BNL1 of FIG. 3 and a first sub-bank spaced apart from each other in the first direction DR1 . It is different in that it further includes a second sub-bank BNL_B disposed between BNL_A.
  • the first electrode RME1_3 and the fourth electrode RME4_3 are respectively disposed on different first sub-banks BNL_A and extend in the second direction DR2 .
  • the first electrode RME1_3 is disposed on the left first sub-bank BNL_A with respect to the center of the emission area EMA, and the fourth electrode RME4_3 is disposed on the right first sub-bank BNL_A.
  • the first electrode RME1_3 and the fourth electrode RME4_3 may have a partially bent shape.
  • the first electrode RME1_3 and the fourth electrode RME4_3 extend in the second direction DR2 , the electrode extension portion RM_S having a width greater than that of the other portions, the first direction DR1 and the second direction DR2 ) may include electrode bent parts RM_D extending in an inclined direction, and electrode extension parts RM_E electrically connecting the electrode bent parts RM_D and the electrode extension part RM_S.
  • the first electrode RME1_3 generally has a shape extending in the second direction DR2 , but may have a partially larger width or may have a shape bent in a direction inclined from the second direction DR2 .
  • the fourth electrode RME4_3 may have a symmetrical structure with the first electrode RME1_3 excluding the electrode contact portion RM_C with respect to the center of the light emitting area EMA, and they are spaced apart from each other in the first direction DR1. can be placed.
  • a second electrode RME2_3 and a third electrode RME3_3 may be disposed between the first electrode RME1_3 and the fourth electrode RME4_3 .
  • the electrode extension portion RM_S of the first electrode RME1_3 may have a greater width than other portions.
  • the electrode extension part RM_S is disposed on the first sub-banks BNL_A in the emission area EMA of the sub-pixel PXn and extends in the second direction DR2, and the second electrode RME2_3 or the second electrode RME2_3 or the second electrode extension part RM_S is disposed on the first sub-banks BNL_A. It may be spaced apart from the third electrode RME3_3.
  • the first electrode RME1_3 is disposed to be adjacent to the third electrode RME3_3 than other parts including the electrode extension part RM_S, and the fourth electrode RME4_3 is a different part including the electrode extension part RM_S.
  • the light emitting devices ED may be disposed on the electrode extension RM_S of the first electrode RME1_3 and the fourth electrode RME4_3 and the third electrode RME3_3 or the second electrode RME2_3.
  • the electrode extension portions RM_E may be electrically connected to both sides of the electrode extension portions RM_S in the second direction DR2 .
  • the electrode extension parts RM_E may be electrically connected to the electrode extension part RM_S and may be disposed over the emission area EMA of each sub-pixel PXn and the second bank BNL2 .
  • the width of the electrode extension part RM_E may be smaller than the width of the electrode extension part RM_S.
  • Each of the electrode extension parts RM_E may be electrically connected to one side extending in the second direction DR2 on the same line as one side extending in the second direction DR2 of the electrode extension part RM_S. For example, among both sides of the electrode extension part RM_S and the electrode extension part RM_E, one side positioned outside the light emitting area EMA may be extended to be electrically connected to each other.
  • An electrode contact portion RM_C having a relatively wide width may be formed in the electrode extension portion RM_E disposed above the emission area EMA.
  • the electrode contact portion RM_C may overlap the second bank BNL2 to form a first contact hole CT1 .
  • the electrode contact portion RM_C may be formed only on the first electrode RME1_3 , and the electrode contact portion RM_C may not be formed on the fourth electrode RME4_3 .
  • the fourth electrode RME4_3 is not directly electrically connected to the third conductive layer, and an electric signal may be transmitted through a third contact electrode CNE3_3 to be described later.
  • the electrode bent portions RM_D may be electrically connected to the electrode extension portions RM_E.
  • the electrode bent part RM_D is electrically connected to the electrode extension part RM_E on the upper side of the light emitting area EMA and is disposed over the second bank BNL2 and the cut part area CBA, or below the light emitting area EMA. It may be disposed in a direction and may be disposed over a boundary with the sub-pixel PXn adjacent in the second direction DR2 .
  • the electrode bent portions RM_D may be bent in a direction inclined from the second direction DR2 , for example, toward the center of the sub-pixel PXn.
  • the second electrode RME2_3 and the third electrode RME3_3 have a shape similar to that of the embodiment of FIG. 3 , and may be disposed between the first electrode RME1_3 and the fourth electrode RME4_3 .
  • the second electrode RME2_3 and the third electrode RME3_3 may be respectively disposed on both sides of the second sub-bank BNL_B in the first direction DR1 to be spaced apart from each other.
  • the second electrode RME2_3 is spaced apart from the fourth electrode RME4_3 in the first direction DR1 and is disposed on the right side of the second sub-bank BNL_B
  • the third electrode RME3_3 is the first electrode RME1_3 and is spaced apart from each other in the first direction DR1 and disposed on the left side of the second sub-bank BNL_B.
  • an electrode contact part RM_C is formed in a portion overlapping with the second bank BNL2 , and the electrode contact part RM_C is connected to the second voltage line VL2 through the second contact hole CT2 . ) can be electrically connected to.
  • the third electrode RME3_3 is not directly electrically connected to the third conductive layer, and an electric signal may be transmitted through the third contact electrode CNE3_3 similarly to the fourth electrode RME4_3 .
  • each of the electrodes RME1_3, RME2_3, RME3_3, and RME4_3 includes a first part ('RM_L' in FIG. 5) and a second part ('RM_U' in FIG. 5) as in the embodiment of FIG. may include
  • a portion of the electrode extension portion RM_S may be a first portion RM_L, and other portions may be a second portion RM_U.
  • the first electrode RME1_3 and the second portion RM_U of the fourth electrode RME4_3 may be respectively disposed on the first sub-bank BNL_A.
  • the second electrode RME2_3 and the third electrode RME3_3 are the second portion RM_U disposed on the second sub-bank BNL_B, the first electrode RME1_3 , and the fourth electrode RME4_3 spaced apart from each other.
  • One part (RM_L) may be included.
  • the first light emitting device ED1 is disposed on the first electrode RME1_3 and the third electrode RME3_3
  • the second light emitting device ED2 is disposed on the second electrode RME2_3 and the fourth electrode RME4_3 .
  • the light emitting devices ED1 and ED2 may have an alignment direction that is a direction in which the first end on which the first semiconductor layer 31 is disposed faces. As such, the first end of the first light emitting element ED1 and the second light emitting element ED2 may be opposite to each other.
  • the first light emitting device ED1 a first end is disposed on the third electrode RME3_3 and a second end opposite thereto is disposed on the first electrode RME1_3 , and the first light emitting device ED1 is disposed on the first electrode RME1_3 .
  • the first ends may be disposed to face one side in the first direction DR1.
  • the second light emitting device ED2 has a first end disposed on the second electrode RME2_3 and an opposite second end disposed on the fourth electrode RME4_3 , so that the second light emitting devices ED2 are disposed on the second electrode RME2_3 .
  • the first end may be disposed to face the other side in the first direction DR1.
  • the first light emitting device ED1 and the second light emitting device ED2 having opposite orientation directions may be electrically connected to each other in series through a third contact electrode CNE3_3 to be described later.
  • the first contact electrode CNE1_3 may be disposed on the first electrode RME1_3 to be one end of the first light emitting device ED1 and may be in electrical contact with the second end.
  • the second contact electrode CNE2_3 may be disposed on the second electrode RME2_3 to be in electrical contact with the first end as one end of the second light emitting device ED2 .
  • the first contact electrode CNE1_3 and the second contact electrode CNE2_3 are in electrical contact with the first electrode RME1_3 and the second electrode RME2_3, respectively, and they are in electrical contact with the first transistor T1 and the second voltage line RME2_3, respectively. Power supply voltages for driving the light emitting devices ED1 and ED2 may be transmitted through VL2 .
  • the third contact electrode CNE3_3 may be disposed on the third electrode RME3_3 and the fourth electrode RME4_3 .
  • the third contact electrode CNE3_3 extends in the second direction DR2 and includes a contact electrode extension disposed on the third electrode RME3_3 or the fourth electrode RME4_3, and a plurality of electrically connecting them to each other. It may include a contact electrode connection part.
  • the contact electrode extensions of the third contact electrode CNE3_3 are respectively disposed on the third electrode RME3_3 or the fourth electrode RME4_3 to extend in the second direction DR2 , and contact the third contact electrode CNE3_3 .
  • the electrode connection parts may extend in the first direction DR1 to electrically connect the electrode extension parts to each other.
  • the third contact electrode CNE3_3 may be disposed to surround the second contact electrode CNE2_3 in a plan view.
  • the contact electrode extensions of the third contact electrode CNE3_3 may be in electrical contact with the third electrode RME3_3 or the fourth electrode RME4_3 and one end of the light emitting devices ED1 and ED2 .
  • the electrode extension of the third contact electrode CNE3_3 disposed on the third electrode RME3_3 is in electrical contact with the first ends of the third electrode RME3_3 and the first light emitting device ED1
  • the electrode extension portion of the third contact electrode CNE3_3 disposed on the fourth electrode RME4_3 may be in electrical contact with second ends of the fourth electrode RME4_3 and the second light emitting device ED2 .
  • the first contact electrode CNE1_3 and the second contact electrode CNE2_3 are respectively disposed on the first portion RM_L of the first electrode RME1_3 and the second electrode RME2_3, and the first contact portion CTD and The second contact units CTS may also be disposed on the first portion RM_L, respectively.
  • the first contact electrode CNE1_3 and the second contact electrode CNE2_3 are disposed to extend in the second direction DR2 on the first portion RM_L, and the first contact portion CTD and the second contact portion CTS are disposed.
  • the light emitting diodes are spaced apart from the light emitting device area EDA in the second direction DR2 .
  • the contact electrode extension portions extend in the second direction DR2 on the first portion RM_L of the third electrode RME3_3 and the fourth electrode RME4_3 , and the light emitting devices ED1 and ED2 . may be in electrical contact with one end of them.
  • the third contact electrode CNE3_3 may be in electrical contact with the third electrode RME3_3 and the fourth electrode RME4_3 through the third contact portion CTF disposed on the first portion RM_L, respectively.
  • the third contact portion CTF may also be disposed on the first portion RM_L to be spaced apart from the light emitting device area EDA in the second direction DR2 .
  • the third contact electrode CNE3_3 may include a contact electrode connection part connecting the contact electrode extension parts to each other, and the contact electrode connection part may also be disposed on the second portion RM_U of the third electrode RME3_3 . Accordingly, the third contact portion CTF may be disposed on the second portion RM_U of the third electrode RME3_3 .
  • the third contact electrode CNE3_3 may be disposed on a layer different from that of the first contact electrode CNE1_3 and the second contact electrode CNE2_3 in a cross-sectional view.
  • the third contact electrode CNE3_3 is disposed on the second insulating layer PAS2
  • the first contact electrode CNE1_3 and the second contact electrode CNE2_3 are disposed on the third insulating layer PAS3 .
  • the present invention is not limited thereto, and the arrangement order of the contact electrodes CNE1_3 , CNE2_3 , and CNE3_3 as a reference of the third insulating layer PAS3 may be different from each other.
  • Power voltages may be applied to the first light emitting element ED1 and the second light emitting element ED2 through the first contact electrode CNE1_3 and the second contact electrode CNE2_3 , respectively.
  • the power voltages may flow through the light emitting devices ED1 and ED2 , and may flow between the first light emitting device ED1 and the second light emitting device ED2 through the third contact electrode CNE3_3 .
  • the third contact electrode CNE3_3 may form a connection path between the first light emitting element ED1 and the second light emitting element ED2 , and the first light emitting element ED1 and the second light emitting element ED2 are It may be electrically connected in series through the three-contact electrode CNE3_3.
  • the third contact electrode CNE3_3 makes electrical contact with the third electrode RME3_3 and the fourth electrode RME4_3 , the third electrode RME3_3 and the fourth electrode RME4_3 are directly connected to the circuit layer thereunder Even if it does not, it does not remain in a floating state and can be electrically connected to it when a power supply voltage flows.
  • the display device 10 may electrically connect a larger number of light emitting devices ED in series by separating some electrodes within each sub-pixel PXn. Accordingly, each sub-pixel PXn may have a novel pixel electrode structure by further including a plurality of electrodes and contact electrodes separated from each other.
  • FIG. 16 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 17 is a plan view illustrating a first sub-pixel of FIG. 16 .
  • 18 is a cross-sectional view taken along the line Q7-Q7' of FIG. 17 .
  • 19 is a cross-sectional view taken along the line Q8-Q8' of FIG. 20 is a cross-sectional view taken along the line Q9-Q9' of FIG. 17 .
  • FIG. 18 illustrates a cross-section crossing both ends of the first light emitting device ED1 and the second light emitting device ED2 of FIG. 17 .
  • 19 illustrates a cross-section crossing the first contact portion CTD, the second contact portion CTS, and the third contact portion CTF
  • FIG. 20 illustrates first electrodes spaced apart from each other in the second direction DR2.
  • a cross-section crossing between RME1_4 and the fourth electrode RME4_4 is shown.
  • the display device 10_4 includes a plurality of electrodes RME1_4 , RME2_4 , and RME3_4 disposed for each sub-pixel PXn and spaced apart from each other in a first direction DR1 and a second direction DR2 .
  • RME4_4, RME5_4, RME6_4, RME7_4, RME8_4) A plurality of light emitting devices ED (ED1, ED2, ED3, ED4) are disposed on the electrodes spaced apart from each other in the first direction DR1, and contact electrodes CNE1_4, CNE2_4, CNE3_4, CNE4_4, and CNE5_4 are disposed on each electrode. can be placed.
  • This embodiment is a display device 10_4 having a novel electrode structure, and is different from the embodiments of FIGS. 3 and 13 in that the structure and arrangement of the first bank BNL1_4 in addition to electrodes and contact electrodes are different. .
  • the above-described implementation is performed in that each of the contact electrodes and the contact portions CTD, CTS, and CTF, which are in electrical contact with the electrodes, are spaced apart from the light emitting device area EDA in the second direction DR2 to avoid from the optical path. same as examples Hereinafter, the structure of the novel electrode and contact electrodes will be described in detail.
  • the first bank BNL1_4 may include a plurality of first sub-banks BNL_A and one second sub-bank BNL_B.
  • the plurality of first sub-banks BNL_A may have a shape extending in the second direction DR2 and may be disposed in the emission area EMA.
  • the first sub-bank BNL_A is disposed so as not to cross a boundary with another sub-pixel PXn neighboring in the first direction DR1 , and does not overlap the second bank BNL2 in the thickness direction.
  • can Four first sub-banks BNL_A may be disposed in each sub-pixel PXn.
  • Each of the first sub-banks BNL_A is disposed to be spaced apart from each other in the first direction DR1 and the second direction DR2 , and the central portion of the emission area EMA is positioned in the first direction DR1 and the second direction DR2 .
  • Each may be arranged in an area divided into 4 equal parts based on a line intersecting with .
  • the second sub-bank BNL_B may extend in the second direction DR2 to extend beyond the emission area EMA.
  • the second sub-bank BNL_B may also be disposed in the cut-off area CBA and may be disposed beyond a boundary with another sub-pixel PXn adjacent in the second direction DR2 .
  • the present invention is not limited thereto, and the second sub-bank BNL_B may be disposed only in the corresponding sub-pixel PXn so as not to be disposed in the cut-off area CBA.
  • the second sub-bank BNL_B may be disposed in the center of the emission area EMA and may be disposed between the first sub-banks BNL_A spaced apart from each other in the first direction DR1 .
  • a portion of the second sub-bank BNL_B spaced apart from the first sub-bank BNL_A in the first direction DR1 may have a wider width. Electrodes may be disposed in a wide portion of the second sub-bank BNL_B.
  • the first sub-banks BNL_A and the second sub-banks BNL_B may face each other and spaced apart from each other, and the light emitting devices ED may be disposed therebetween.
  • the plurality of electrodes includes a first electrode RME1_4 and a second electrode RME2_4 as a pair of first-type electrodes, and as six second-type electrodes, third to eighth electrodes RME3_4, RME4_4, RME5_4, RME6_4 , RME7_4, RME8_4) may be included.
  • the first type electrode may be an electrode directly electrically connected to the third conductive layer underneath it through the contact holes CT1 and CT2, and the second type electrode may be an electrode not directly electrically connected to the third conductive layer.
  • the first type electrode may be connected to the first conductive pattern CDP or the second voltage line VL2 through the electrode contact portion RM_C formed at a portion overlapping the second bank BNL2 , but the second type electrode may be It may be an electrode in which the electrode contact part RM_C is not formed.
  • the second-type electrode may not remain in a floating state because an electrical signal applied to the first-type electrode is transmitted by making electrical contact with a second-type contact electrode to be described later.
  • the plurality of contact electrodes include a first contact electrode CNE1_4 and a second contact electrode CNE2_4 as a pair of first type contact electrodes, and a third contact electrode ( CNE3_4), a fourth contact electrode CNE4_4, and a fifth contact electrode CNE5_4 may be included.
  • the first type contact electrode is disposed on the first type electrode to make electrical contact therewith through the first contact portion CTD or the second contact portion CTS
  • the second type contact electrode is disposed on the second type electrode disposed so as to be in electrical contact therewith through the third contact part CTF.
  • the light emitting device ED includes a first light emitting device ED1 and a second light emitting device ED2 having one end disposed on the first type electrode and the other end disposed on the second type electrode, and both ends of the first light emitting device ED
  • a third light emitting device ED3 and a fourth light emitting device ED4 disposed on the two-type electrode may be included.
  • the first electrode RME1_4 , the fourth electrode RME4_4 , the sixth electrode RME6_4 , and the eighth electrode RME8_4 include the electrode extension parts RM_E1 and RM_E2 and the electrode bending parts ( RM_D) may be included.
  • the first electrode RME1_4 , the fourth electrode RME4_4 , the sixth electrode RME6_4 , and the eighth electrode RME8_4 do not include the electrode extension part RM_S and are uniformly formed.
  • the first electrode RME1_4 is an electrode connecting the first electrode extension part RM_E1 , the second electrode extension part RM_E2 , and the first electrode extension part RM_E1 and the second electrode extension part RM_E2 . It may include a connection part RM_R.
  • the first electrode extension part RM_E1 is spaced apart from other electrodes spaced apart from each other in the first direction DR1 , and the light emitting element ED is disposed, and the second electrode extension part RM_E2 is the first electrode extension part RM_E1 .
  • the light emitting area EMA and the second bank BNL2 may extend to extend in the second direction DR2 in a direction intersecting the .
  • the fourth electrode RME4_4 has a structure that is symmetrical to the first electrode RME1_4 with respect to an imaginary line crossing the center of the light emitting area EMA in the first direction DR1, and the eighth electrode RME8_4 and the second electrode RME8_4
  • Each of the six electrodes RME6_4 may have a symmetrical structure with the first electrode RME1_4 and the fourth electrode RME4_4 based on an imaginary line crossing the center of the light emitting area EMA in the second direction DR2. have.
  • the electrode contact portion RM_C may not be formed on the fourth electrode RME4_4 , the sixth electrode RME6_4 , and the eighth electrode RME8_4 .
  • the fourth electrode RME4_4 , the sixth electrode RME6_4 , and the eighth electrode RME8_4 may have a symmetrical structure with the electrode contact part RM_C excluding them.
  • the second electrode RME2_4 , the third electrode RME3_4 , the fifth electrode RME5_4 , and the seventh electrode RME7_4 may have a shape extending in one direction.
  • the first electrode RME1_4 , the fourth electrode RME4_4 , the sixth electrode RME6_4 , and the eighth electrode RME8_4 are disposed on the first sub-bank BNL_A, and the second electrode RME2_4 and the third electrode
  • the RME3_4 , the fifth electrode RME5_4 , and the seventh electrode RME7_4 may be disposed on the second sub-bank BNL_B.
  • each of the electrodes may include a first portion RM_L directly disposed on the third interlayer insulating layer IL3 and a second portion RM_U disposed above the first bank BNL1_4 .
  • a description of the structure of each electrode will be omitted and a relative arrangement will be described.
  • the first electrode RME1_4 may be disposed on the upper left side with respect to the center of the emission area EMA.
  • the first electrode RME1_4 may be disposed on the first sub-bank BNL_A disposed on the upper left side of the first sub-bank BNL_A.
  • the second electrode RME2_4 may be disposed above the emission area EMA.
  • the second electrode RME2_4 may be disposed on the other side of the second sub-bank BNL_B in the first direction DR1 , and may be disposed to overlap a wide portion of the second sub-bank BNL_B.
  • the third electrode RME3_4 is disposed between the first electrode RME1_4 and the second electrode RME2_4 , and may be disposed on one side of the second sub-bank BNL_B in the first direction DR1 .
  • the third electrode RME3_4 may be disposed to overlap a wide portion of the second sub-bank BNL_B.
  • the third electrode RME3_4 is spaced apart from the first electrode extension part RM_E1 and the second electrode RME2_4 of the first electrode RME1_4, respectively, and the first light emitting device is spaced apart from the first electrode RME1_4.
  • ED1 can be placed.
  • the fourth electrode RME4_4 may have a structure symmetrical to the first electrode RME1_4 in the second direction DR2 except for the electrode contact portion RM_C.
  • the fourth electrode RME4_4 is disposed on the first sub-bank BNL_A disposed at the lower left side of the emission area EMA among the first sub-banks BNL_A.
  • the fifth electrode RME5_4 may be spaced apart from the third electrode RME3_4 in the second direction DR2 and may be spaced apart from the fourth electrode RME4_4 in the first direction DR1 .
  • the fifth electrode RME5_4 is disposed on a lower portion of the second sub-bank BNL_B having a wide width.
  • the fifth electrode RME5_4 may be disposed on one side of the second sub-bank BNL_B in the first direction DR1 .
  • the third light emitting devices ED3 may be disposed in a region where the fourth electrode RME4_4 and the fifth electrode RME5_4 are spaced apart from each other.
  • the sixth electrode RME6_4 has a structure symmetrical to the fourth electrode RME4_4 in the first direction DR1 , and is disposed on the first sub-bank BNL_A on the lower right side with respect to the center of the emission area EMA. can be placed in
  • the seventh electrode RME7_4 is disposed between the fifth electrode RME5_4 and the sixth electrode RME6_4 , and the other side of the second sub-bank BNL_B in the first direction DR1 in which the fifth electrode RME5_4 is disposed. may be placed on the For example, the seventh electrode RME7_4 may be disposed to overlap a wide portion of the second sub-bank BNL_B.
  • the seventh electrode RME7_4 is spaced apart from the first electrode extension RM_E1 and the fifth electrode RME5_4 of the sixth electrode RME6_4, respectively, and a fourth light emitting element is spaced apart from the seventh electrode RME7_4. ED4) can be placed.
  • the eighth electrode RME8_4 may have a structure symmetrical to the sixth electrode RME6_4 in the second direction DR2 .
  • the eighth electrode RME8_4 is disposed on the first sub-bank BNL_A disposed on the right side of the emission area EMA among the first sub-banks BNL_A.
  • the eighth electrode RME8_4 may be disposed to be spaced apart from the second electrode RME2_4 , and the second light emitting devices ED2 may be disposed thereon.
  • the electrodes disposed on the same second sub-bank BNL_B are spaced apart from each other in the first direction DR1 on the second sub-bank BNL_B, but the light emitting device ED is not disposed in the spaced area.
  • the light emitting devices ED may be disposed in a region between the electrodes respectively disposed on the first sub-bank BNL_A and the second sub-bank BNL_B.
  • a distance between the electrodes disposed on the first sub-bank BNL_A and the electrodes disposed on the second sub-bank BNL_B including the first electrode extension part RM_E1 may vary depending on positions. Accordingly, most of the light emitting devices ED may be disposed in a region between the first sub-bank BNL_A and the second sub-bank BNL_B.
  • the first electrode RME1_4 , the third electrode RME3_4 , the second electrode RME2_4 , and the eighth electrode RME8_4 disposed above the center of the light emitting area EMA may be respectively
  • the fourth electrode RME4_4 , the fifth electrode RME5_4 , the seventh electrode RME7_4 , and the sixth electrode RME6_4 disposed below may be spaced apart from each other in the second direction DR2 .
  • a region where they are spaced apart in the second direction DR2 may be a region in which an electrode line is separated during a manufacturing process of the display device 10_4 .
  • a plurality of electrodes spaced apart from each other in the second direction DR2 may be formed by disposing the light emitting devices ED on the electrode lines, forming the second insulating layer PAS2 , and separating the electrode lines. Accordingly, as shown in FIG. 20 , in the region where the first electrodes RME1_4 and the fourth electrodes RME4_4 are separated, the first insulating layer PAS1 and the second insulating layer PAS2 are removed, and the third insulating layer is removed.
  • the layer PAS3 may be directly disposed on the third interlayer insulating layer IL3 . This will be described later with reference to other drawings.
  • the first contact electrode CNE1_4 and the second contact electrode CNE2_4 that are the first type contact electrodes may be respectively disposed on the first electrode RME1_4 and the second electrode RME2_4 .
  • the first contact electrode CNE1_4 is disposed on the first electrode extension RM_E1 of the first electrode RME1_4 to make electrical contact with the first end of the first light emitting element ED1 and the first electrode RME1_4 . can do.
  • the second contact electrode CNE2_4 may be disposed on the second electrode RME2_4 to electrically contact the second end of the second light emitting device ED2 and the second electrode RME2_4 .
  • the second type contact electrode may further include a fourth contact electrode CNE4_4 and a fifth contact electrode CNE5_4 in addition to the third contact electrode CNE3_4 .
  • the second type contact electrode may be disposed on the second type electrode, including a contact electrode extension portion, a contact electrode connection portion, and a contact electrode contact portion.
  • a contact electrode extension portion may be disposed on the third electrode RME3_4 and the fourth electrode RME4_4 , and the contact electrode extension portions may be connected through a contact electrode connection portion.
  • the contact electrode connection portion of the third contact electrode CNE3_4 may be disposed in a region where the first electrode RME1_4 and the fourth electrode RME4_4 are spaced apart from each other in the second direction DR2 .
  • the third contact electrode CNE3_4 is in electrical contact with the second end of the first light emitting element ED1 and the first end of the third light emitting element ED3, and at the same time, the third electrode RME3_4 and the fourth electrode ( RME4_4) can be in electrical contact.
  • a contact electrode extension portion is disposed on the fifth electrode RME5_4 and the sixth electrode RME6_4 , and the contact electrode extension portions may be connected through a contact electrode connection portion.
  • the contact electrode connection portion of the fourth contact electrode CNE4_4 may be disposed in a region between the contact electrode extensions and the second bank BNL2 .
  • the fourth contact electrode CNE4_4 is in electrical contact with the second end of the third light emitting element ED3 and the first end of the fourth light emitting element ED4 while making electrical contact with the fifth electrode RME5_4 and the sixth electrode RME6_4 can be electrically contacted.
  • a contact electrode extension portion may be disposed on the seventh electrode RME7_4 and the eighth electrode RME8_4 , and the contact electrode extension portions may be connected through a contact electrode connection portion.
  • the contact electrode connection part of the fifth contact electrode CNE5_4 may be disposed in a region where the eighth electrode RME8_4 and the sixth electrode RME6_4 are spaced apart from each other in the second direction DR2 .
  • the fifth contact electrode CNE5_4 is in electrical contact with the second end of the fourth light emitting element ED4 and the first end of the second light emitting element ED2 while electrically contacting the seventh electrode RME7_4 and the eighth electrode RME8_4 can be electrically contacted.
  • the contact electrode connection portion of the fourth contact electrode CNE4_4 is disposed between the seventh electrode RME7_4 and the second bank BNL2 .
  • the contact electrode connection portion of the fourth contact electrode CNE4_4 is spaced apart from one side of the second direction DR2 with respect to the seventh electrode RME7_4, and the contact electrode of the fifth contact electrode CNE5_4
  • the connection part may be disposed to be spaced apart from the other side in the second direction DR2 with respect to the seventh electrode RME7_4.
  • the first contact electrode CNE1_4 , the second contact electrode CNE2_4 , and the fourth contact electrode CNE4_4 include a third contact electrode CNE3_4 and a fifth contact electrode CNE3_4 in a cross-sectional view. CNE5_4) and can be arranged on a different layer.
  • the third contact electrode CNE3_4 and the fifth contact electrode CNE5_4 are disposed on the second insulating layer PAS2
  • the first contact electrode CNE1_4 , the second contact electrode CNE2_4 , and the fourth contact electrode CNE2_4 are disposed on the third insulating layer PAS3 .
  • the present invention is not limited thereto, and the arrangement order of the contact electrodes CNE1_4 , CNE2_4 , CNE3_4 , CNE4_4 , and CNE5_4 may be different from each other based on the third insulating layer PAS3 .
  • the contact electrodes CNE1_4 , CNE2_4 , CNE3_4 , CNE4_4 , and CNE5_4 have a relatively large width and may also be disposed on the inclined side surface of the first bank BNL1_4 .
  • the width of the first portion RM_L of the electrodes may be narrowed, and the contact electrodes CNE1_4, CNE2_4, CNE3_4, CNE4_4, and CNE5_4 have a first bank. It can also be partially placed on the inclined side of (BNL1_4).
  • at least the contact portions CTD, CTS, and CTF may be disposed to be spaced apart from the light emitting device area EDA in the second direction DR2 .
  • the first contact portion CTD may be disposed on the electrode connection portion RM_R of the first electrode RME1_4 .
  • the first contact portion CTD may be disposed to be spaced apart from the light emitting device area EDA in a region that does not overlap the first bank BNL1_4 .
  • the contact electrode extension portion of the first contact electrode CNE1_4 is disposed on the first electrode extension portion RM_E1 of the first electrode RME1_4 , but the contact electrode connection portion bypasses the light emitting element area EDA and is on the electrode connection portion RM_R It may be electrically connected to the contact electrode contact part disposed on the .
  • the first contact electrode CNE1_4 may be in electrical contact with the first electrode RME1_4 through a contact electrode contact portion disposed on the electrode connection portion RM_R.
  • third contact parts CTFs are respectively disposed on the electrode connection parts RM_R of the fourth electrode RME4_4, the sixth electrode RME6_4, and the eighth electrode RME8_4, and the third contact electrode CNE3_4 ), the contact electrode connection portions of the fourth contact electrode CNE4_4 and the fifth contact electrode CNE5_4 may bypass the light emitting device area EDA and be electrically connected to the contact electrode contact portion disposed on the electrode connection portion RM_R.
  • the third contact electrode CNE3_4, the fourth contact electrode CNE4_4, and the fifth contact electrode CNE5_4 are connected to the fourth electrode RME4_4 and the sixth electrode through the contact electrode contact portion disposed on the electrode connection portion RM_R, respectively.
  • RME6_4 and the eighth electrode RME8_4 may be in electrical contact.
  • the second electrode RME2_4 may include an electrode protrusion RM_P formed to have a predetermined width on one side of a portion extending in the second direction DR2 . As the electrode protrusion RM_P is formed in a portion that does not overlap the first bank BNL1_4 , it may be spaced apart from the light emitting device area EDA.
  • a contact electrode extension portion is disposed on the second electrode RME2_4 , but the contact electrode contact portion is spaced apart from the light emitting device area EDA to form an electrode protrusion RM_P may be placed on the The second contact electrode CNE2_4 may electrically contact the second electrode RME2_4 through a contact electrode contact portion disposed on the electrode protrusion RM_P.
  • the third electrode RME3_4 , the fifth electrode RME5_4 , and the seventh electrode RME7_4 also include the electrode protrusion RM_P, and the third contact parts CTF are disposed on the electrode protrusion RM_P.
  • the contact electrode contact portions of the third contact electrode CNE3_4 , the fourth contact electrode CNE4_4 , and the fifth contact electrode CNE5_4 may be spaced apart from the light emitting device area EDA and disposed on the electrode protrusion RM_P.
  • the third contact electrode CNE3_4, the fourth contact electrode CNE4_4, and the fifth contact electrode CNE5_4 are connected to the third electrode RME3_4 and the fifth electrode through the contact electrode contact portion disposed on the electrode protrusion RM_P, respectively.
  • RME5_4 and the seventh electrode RME7_4 may also be in electrical contact.
  • the electrode protrusion RM_P and the electrode connection part RM_R of the electrode are disposed above or below the light emitting device area EDA in which the light emitting devices ED are disposed, and are disposed at the outer portion of the light emitting area EMA.
  • the electrode protrusion RM_P of the seventh electrode RME7_4 may be disposed between the second light emitting device ED2 and the fourth light emitting device ED4 and may be disposed between the light emitting device areas EDA.
  • the third contact portion CTF disposed on the seventh electrode RME7_4 is disposed not to overlap the optical path of the light emitted from the light emitting device ED, the light emitted from the light emitting device ED is not It can be prevented that light is not emitted and is lost.
  • the first end of the first light emitting element ED1 and the second end of the second light emitting element ED2 are electrically connected to the first type electrode through the first type contact electrode, and an electrical signal applied from the third conductive layer can be transmitted.
  • the electrical signal may flow through the second type contact electrodes and the third light emitting device ED3 and the fourth light emitting device ED4, and the first to fourth light emitting devices ED1, ED2, ED3, and ED4 are They may be electrically connected to each other in series.
  • a larger number of light emitting devices ED including a plurality of electrodes spaced apart from each other in the first direction DR1 and a second direction DR2 and a plurality of contact electrodes disposed on the electrodes.
  • each sub-pixel PXn may increase the amount of light emitted per unit area and further improve light output efficiency.
  • the display device 10_4 may be manufactured by aligning the light emitting devices ED using a plurality of electrode lines extending in the second direction DR2 and forming a plurality of electrodes by separating the electrode lines. .
  • 21 to 25 are schematic diagrams illustrating some steps in a manufacturing process of the display device of FIG. 16 .
  • first banks BNL1_4 , a plurality of electrode lines RM1 and RM2 , and a second bank BNL2 are formed.
  • the plurality of electrode lines RM1 and RM2 are disposed to extend in the second direction DR2 beyond the boundary of the sub-pixel PXn.
  • a plurality of first electrode lines RM1 may be disposed in each sub-pixel PXn, and a plurality of second electrode lines RM2 may be disposed between them.
  • two first electrode lines RM1 spaced apart from each other in the first direction DR1 may be disposed in each sub-pixel PXn, and two second electrode lines RM2 may be disposed between them.
  • a portion of the first electrode lines RM1 is disposed on the first sub-banks BNL_A, and the second electrode lines RM2 are disposed on both sides of the second sub-bank BNL_B in the first direction DR1 .
  • the second electrode lines RM2 may be directly connected to each other in the emission area EMA. When the second electrode lines RM2 are separated from each other, a partial voltage difference may occur even if the same type of alignment signal is applied to each. Some of the light emitting devices ED may be disposed between the second electrode lines RM2 due to the voltage difference. To prevent this, the second electrode lines RM2 may be connected to each other in the emission area EMA, and an electric field may be generated between the first electrode line RM1 and the second electrode line RM2 .
  • the first electrode line RM1 may have a shape including an electrode extension part, an electrode bent part, and an electrode connection part, while the second electrode line RM2 may have a shape extending in the second direction DR2 .
  • the distance between the first electrode line RM1 and the second electrode line RM2 adjacent to each other measured at a portion disposed on the first sub-bank BNL_A is the distance between the first sub-banks BNL_A in the second direction DR2 . It may be smaller than the distance between the first electrode line RM1 and the second electrode line RM2 measured at a portion spaced apart from each other.
  • the light emitting devices ED are disposed by applying an alignment signal to the electrode lines RM1 and RM2 , and a second insulating material layer PAS2 ′ is formed thereon to form the light emitting devices ED. ) are fixed.
  • the light emitting device ED may be prepared in a state of being dispersed in ink, and may be sprayed onto the light emitting area EMA through an inkjet printing process.
  • the second bank BNL2 may prevent the ink from overflowing into the emission area EMA of another sub-pixel PXn adjacent thereto.
  • an alignment signal is applied to the first electrode line RM1 and the second electrode line RM2 to generate an electric field thereon.
  • the light emitting device ED dispersed in the ink may be disposed on the electrode lines RM1 and RM2 having different ends while receiving a dielectrophoretic force by an electric field to change the position and orientation direction.
  • first electrode line RM1 and the second electrode line RM2 are disposed closer to each other in portions disposed on the first sub-bank BNL_A and the second sub-bank BNL_B, an electric field with a stronger strength is generated.
  • Most of the generated light emitting devices ED may be disposed between the first sub-bank BNL_A and the second sub-bank BNL_B. In a portion where the first sub-banks BNL_A are spaced apart from each other in the first direction DR1 , the distance between the first electrode line RM1 and the second electrode line RM2 may be larger, so that an electric field of relatively weak strength is generated. and the light emitting devices ED may not be disposed.
  • An electric field may be generated on each of the first and second electrode lines RM1 and RM2 according to the alignment signals respectively applied thereto.
  • the electric field may have a direction from an electrode to which one alignment signal is applied to an electrode to which another alignment signal is applied. Since different alignment signals are respectively applied to the first electrode line RM1 and the second electrode line RM2 during the manufacturing process of the display device 10_4 , the direction of the electric field is the first electrode line RM1 disposed at the center of the light emitting area EMA.
  • the light emitting devices ED may be formed to face the second sub-bank BNL_B, and the light emitting devices ED may also be disposed such that first ends are disposed on the electrodes disposed on the second sub-bank BNL_B.
  • the first light emitting element ED1 and the second light emitting element ED2 are respectively arranged such that a first end thereof is placed on the third electrode RME3_4 and the second electrode RME2_4, and the orientation directions thereof are mutually It can be in the opposite direction.
  • the third light emitting element ED3 and the fourth light emitting element ED4 are also arranged so that first ends are respectively disposed on the fifth electrode RME5_4 and the seventh electrode RME7_4, and the orientation directions thereof are opposite to each other.
  • a second insulating material layer PAS2 ′ fixing the light emitting device ED is formed. Referring to FIG. 24 cut along the line Q10 - Q10' of FIG. 23 , the second insulating material layer PAS2 ′ is formed on the first insulating layer PAS1 in the light emitting area EMA including the light emitting device ED. can be placed.
  • the light emitting device ED may be covered by the second insulating material layer PAS2 ′, and an aligned position on the electrode lines RM1 and RM2 may be fixed. The initially aligned positions of the light emitting devices ED may not be changed in a subsequent process for forming the contact electrode.
  • the electrode lines RM1 and RM2 are separated from the electrode separation portion ROP of the light emitting area EMA and the cut area CBA.
  • the first electrode separator ROP1 is positioned in a portion of the emission area EMA where the first sub-banks BNL_A are spaced apart from each other in the second direction DR2 . In a portion where the first sub-banks BNL_A are spaced apart from each other in the second direction DR2 , only a weak electric field is generated, so that the light emitting devices ED are hardly disposed.
  • the second electrode separation part ROP2 is located in the cut part area CBA.
  • the electrodes disposed in each sub-pixel PXn are separated from each other, and thus each may be individually driven.
  • the electrodes formed by being separated by the electrode separators ROP1 and ROP2 include a first type electrode and a second type electrode, and the light emitting devices ED are the first to fourth light emitting devices ED1 , ED2 , ED3 and ED4 . can be divided into
  • the display device 10_4 may be manufactured by forming the plurality of contact portions CTD, CTS, and CTF and the contact electrodes CNE1_4 , CNE2_4 , CNE3_4 , CNE4_4 , and CNE5_4 .
  • Each sub-pixel includes electrodes RME1_4, RME4_4, RME6_4, and RME8_4 having a partially bent shape and electrodes RME2_4, RME3_4, RME5_4, and RME7_4 disposed between them and having an extended shape.
  • a larger number of light emitting devices ED may be disposed for each PXn.
  • the width measured in the first direction DR1 of the emission area EMA may be increased.
  • a current path through the second type contact electrode may be formed.
  • Some of the light emitting devices ED arranged in the second direction DR2 may be connected in series through the second type contact electrode, so that the luminance of each sub-pixel PXn may be further improved. Furthermore, as the number of light emitting devices ED connected in series increases, even when some of the light emitting devices ED are short-circuited, other light emitting devices ED connected in series may emit light, resulting in poor light emission of the sub-pixel PXn. has the effect of preventing
  • 26 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • the display device 10_5 may include a plurality of openings OP1 , OP2 , and OP3 passing through the second insulating layer PAS2 and the third insulating layer PAS3 .
  • the plurality of openings OP1 , OP2 , and OP3 may be formed in a process of forming the third insulating layer PAS3 before the first and second contact electrodes CNE1_5 and CNE2_5 are disposed.
  • the present embodiment is different from the embodiment of FIG. 18 in that the display device 10_5 further includes some openings OP1 , OP2 , and OP3 .
  • the arrangement of the plurality of electrodes and the contact electrodes of the display device 10_5 is the same as in the embodiment of FIG. 18 .
  • the first electrode RME1_5, the second electrode RME2_5, the third electrode RME3_5, and the eighth electrode RME8_5, the first contact electrode CNE1_5, the second contact electrode CNE2_5, and the third contact Only the electrode CNE3_5 and the fifth contact electrode CNE5_5 are illustrated.
  • overlapping content will be omitted and the differences will be mainly described.
  • the display device 10_5 sequentially performs a process of forming the second insulating layer PAS2 , some of the contact electrodes, the third insulating layer PAS3 , and the remaining contact electrodes after disposing the light emitting devices ED in the manufacturing process. can be performed.
  • the second insulating layer PAS2 and the third insulating layer PAS3 may be formed by forming an insulating material layer including a material constituting them entirely on the first insulating layer PAS1 and then partially patterning the insulating material layer. . In the patterning process, an insulating material layer covering the light emitting devices ED is partially removed to expose one end of the light emitting device ED, and contact electrodes formed thereafter may be in electrical contact with the light emitting device ED. .
  • the first insulating material layer including the material constituting the second insulating layer PAS2 is formed by the first insulating layer PAS1 and the light emitting device ED. placed to cover them.
  • the first insulating material layer includes one end of the light emitting devices ED, for example, an end disposed on the third electrode RME3_5 of the first light emitting device ED1 and the eighth electrode RME8_5 of the second light emitting device ED2. It may be patterned to expose an end disposed thereon.
  • the third contact electrode CNE3_5 and the fifth contact electrode CNE5_5 are formed so that the exposed ends of the first light emitting element ED1 and the second light emitting element ED2 are the third contact electrode CNE3_5 and the fifth contact electrode CNE3_5 and the fifth, respectively. It may be in electrical contact with the contact electrode CNE5_5.
  • the second insulating material layer including the material constituting the third insulating layer PAS3 is formed with the third contact electrode CNE3_5 and the fifth contact electrode. (CNE5_5), and disposed to cover the first insulating material layer.
  • the second insulating material layer is opposite ends of the light emitting devices ED, for example, an end disposed on the first electrode RME1_5 of the first light emitting device ED1 and the second electrode RME2_5 of the second light emitting device ED2. ) may be patterned to expose an end disposed on the .
  • the first contact electrode CNE1_5 and the second contact electrode CNE2_5 are formed so that the exposed ends of the first light emitting element ED1 and the second light emitting element ED2 are respectively the first contact electrode CNE1_5 and the second contact electrode CNE1_5 and the second contact electrode CNE2_5 . It may be in electrical contact with the contact electrode CNE2_5.
  • the second insulating layer PAS2 and the third insulating layer PAS3 may be respectively formed while the first insulating material layer under the first insulating material layer is simultaneously patterned.
  • a plurality of openings OP1 , OP2 , and OP3 passing through the third insulating layer PAS3 and the second insulating layer PAS2 may be formed.
  • the first opening OP1 and the second opening OP2 may be formed to expose one end of the first light emitting element ED1 and the second light emitting element ED2, respectively.
  • the first opening OP1 may be formed to expose one end disposed on the first electrode RME1_5 of the first light emitting device ED1 .
  • the first opening OP1 may be disposed on the first electrode RME1_5 to cover the first sub-bank BNL_A and a portion of the first light emitting device ED1 .
  • the second opening OP2 may be formed to expose one end disposed on the second electrode RME2_5 of the second light emitting device ED2 .
  • the second opening OP2 may be disposed on the first electrode RME2_5 and may be formed over a portion of the second sub-bank BNL_B and the second light emitting device ED2 .
  • the first opening OP1 and the second opening OP2 may be formed in the same manner in the embodiment of FIG. 18 .
  • a third opening OP3 exposing a portion of the top surface of the first insulating layer PAS1 may be included.
  • the third opening OP3 may be formed opposite to the first opening OP1 with respect to the second sub-bank BNL_B.
  • the third opening OP3 may be formed to overlap only the electrode disposed on the first sub-bank BNL_A, for example, the eighth electrode RME8_5 , and the light emitting device ED may not be exposed.
  • the third opening OP3 may be formed in a portion of the eighth electrode RME8_5 disposed on the first sub-bank BNL_A to penetrate the third insulating layer PAS3 and the second insulating layer PAS2 .
  • a top surface of the first insulating layer PAS1 may be partially exposed in the first opening OP1 , the second opening OP2 , and the third opening OP3 .
  • the first contact electrode CNE1_5 and the second contact electrode CNE2_5 may be partially disposed on the exposed first insulating layer PAS1 .
  • the first contact electrode CNE1_5 may be partially disposed in the first opening OP1 and the second contact electrode CNE2_5 may be partially disposed in the second opening OP2 .
  • the third opening OP3 may have a relatively smaller width than the first opening OP1 and the second opening OP2 , and the contact electrodes are not disposed in the third opening OP3 and the first insulating layer ( The upper surface of PAS1) may be exposed.
  • the third opening OP3 may be formed to be spaced apart from the nearest fifth contact electrode CNE5_5 .
  • the light generated by the light emitting device ED is emitted to both ends thereof, but light emission may not be smooth due to a difference in refractive index between the first insulating layer PAS1 and the contact electrodes.
  • Lights emitted from both ends of the light emitting device ED and propagated in the first insulating layer PAS1 may be emitted toward the upper side of the first substrate SUB from the portion where the top surface of the first insulating layer PAS1 is exposed. have.
  • the first opening OP1 exposes one end disposed on the first electrode RME1_5 of the first light emitting device ED1 and simultaneously exposes a portion of the upper surface of the first insulating layer PAS1, the first light emitting device ( The light emitted from the one end of the ED1 is easily emitted to the upper surface of the first insulating layer PAS1 exposed through the first opening OP1.
  • the third opening OP3 may expose one end disposed on the eighth electrode RME8_5 of the second light emitting device ED2 , and may expose a portion of the upper surface of the first insulating layer PAS1 .
  • the interface between the first insulating layer PAS1 and the contact electrodes also reflects light due to a difference in refractive index may occur.
  • the third opening OP3 is formed to expose the top surface of the first insulating layer PAS1 , the light emitted from the one end of the second light emitting device ED2 is exposed through the third opening OP3 . It may be emitted to the upper surface of the insulating layer PAS1 .
  • the light emitting device ED in addition to the openings exposing one end of the light emitting devices ED (eg, the first opening OP1 and the second opening OP2 ), the light emitting device ED is formed in the display device 10_5 .
  • An opening eg, a third opening OP3 ) providing an exit path of the emitted light may be included.
  • the display device 10_5 includes a plurality of openings OP1 , OP2 , and OP3 to reduce light reflection due to a difference in refractive index between the first insulating layer PAS1 and other layers to further improve the light output efficiency of the light emitting device ED. can do it
  • FIG. 26 illustrates a cross-section crossing the first electrode RME1_5 , the third electrode RME3_5 , the second electrode RME2_5 , and the eighth electrode RME8_5 as in FIG. 18 .
  • the plurality of openings OP1 , OP2 , and OP3 may also be disposed on some of the fourth electrode RME4 , the fifth electrode RME5 , the seventh electrode RME7 , and the sixth electrode RME6 .
  • the first opening OP1 is formed over one end of the sixth electrode RME6 and the fourth light emitting device ED4 in addition to the first electrode RME1_5
  • the second opening OP1 OP2 may be formed over one end of the fifth electrode RME5_4 and the third light emitting device ED3 in addition to the second electrode RME2_5
  • the third opening OP3 may be partially formed on the fourth electrode RME4_4 in addition to the eighth electrode RME8_5 .
  • the present invention is not limited thereto.
  • FIG. 27 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • a plurality of contact electrodes CNE may be formed to have a larger width, and both sides of some of the contact electrodes are on the second insulating layer PAS2 , respectively. It can be arranged to be placed on the For example, the third contact electrode CNE3_6 and the fifth contact electrode CNE5_5, which are contact electrodes disposed between the second insulating layer PAS2 and the third insulating layer PAS3 , have the first side of the light emitting device ED ), and the second side may be disposed on the second insulating layer PAS2 disposed on the first sub-bank BNL_A and the second sub-bank BNL_B. have.
  • This embodiment is different from the embodiment of FIG. 26 in that the contact electrodes are formed to have a larger width.
  • the arrangement of the plurality of electrodes and the contact electrodes of the display device 10_6 is the same as in the embodiment of FIG. 26 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판 상에 배치되고, 제1 방향으로 연장되며 서로 제2 방향으로 이격된 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 발광 소자들, 상기 제1 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되어 상기 발광 소자들과 접촉하는 제2 접촉 전극을 포함하고, 상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 접촉하며, 상기 제1 컨택부는 상기 제1 접촉 전극의 일 단부 상에 배치되고, 상기 제2 컨택부는 상기 제2 접촉 전극의 일 단부 상에 배치된다.

Description

표시 장치
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 출광 효율이 향상된 무기 발광 소자 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 신규한 전극 구조를 포함하여 광 효율이 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되고, 제1 방향으로 연장되며 서로 제2 방향으로 이격된 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되며 상기 제1 방향으로 서로 이격된 복수의 발광 소자들, 상기 제1 전극 상에 배치되어 상기 복수의 발광 소자들과 전기적으로 접촉하는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되어 상기 복수의 발광 소자들과 전기적으로 접촉하는 제2 접촉 전극을 포함하고, 상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 전기적으로 접촉하며, 상기 제1 컨택부는 상기 제1 접촉 전극의 상기 제1 방향의 일 단부 상에 배치되고, 상기 제2 컨택부는 상기 제2 접촉 전극의 상기 제1 방향의 일 단부 상에 배치된다.
상기 복수의 발광 소자는 상기 제1 컨택부와 상기 제2 컨택부가 상기 제2 방향으로 이격된 사이에는 배치되지 않을 수 있다.
상기 복수의 발광 소자들이 배치된 영역인 발광 소자 영역이 정의되고, 상기 제1 컨택부 및 상기 제2 컨택부는 상기 발광 소자 영역과 상기 제1 방향으로 이격되어 배치될 수 있다.
상기 기판 상에 배치된 층간 절연층, 및 상기 층간 절연층과 상기 제1 전극 및 상기 제2 전극 사이에 배치된 복수의 뱅크들을 더 포함하고, 상기 제1 전극과 상기 제2 전극은 상기 층간 절연층 상에 직접 배치된 제1 부분 및 상기 제1 부분과 연결되며 상기 복수의 뱅크 상에 직접 배치된 제2 부분을 포함할 수 있다.
상기 제1 접촉 전극은 상기 제1 전극의 제1 부분 상에 배치되고 상기 제2 접촉 전극은 상기 제2 전극의 제1 부분 상에 배치되며, 상기 제1 컨택부와 상기 제2 컨택부는 각각 상기 제1 전극 및 상기 제2 전극의 제1 부분에 배치될 수 있다.
상기 제1 전극 및 상기 제2 전극은 상기 제1 부분과 상기 제2 부분 사이를 연결하는 제3 부분을 포함하고, 상기 제1 부분의 상기 제1 방향으로 측정된 길이는 상기 제3 부분의 상기 제1 방향으로 측정된 길이보다 클 수 있다.
상기 제1 전극의 상기 제1 부분과 상기 제2 전극의 상기 제1 부분 사이의 간격은 상기 제1 전극의 상기 제2 부분과 상기 제2 전극의 상기 제2 부분사이의 간격보다 작을 수 있다.
상기 제1 전극과 상기 제2 전극의 폭은 상기 제1 접촉 전극과 상기 제2 접촉 전극의 폭보다 클 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극 사이의 간격은 상기 제1 전극의 상기 제1 부분과 상기 제2 전극의 상기 제1 부분 사이의 간격보다 작을 수 있다.
상기 제1 전극의 상기 제1 부분과 상기 제2 전극의 상기 제1 부분 사이의 간격은 상기 발광 소자의 상기 제2 방향으로 측정된 길이보다 작을 수 있다.
상기 제1 전극 및 상기 제2 전극과 부분적으로 중첩하는 제1 절연층을 더 포함하고, 상기 제1 컨택부와 상기 제2 컨택부는 상기 제1 절연층을 관통하며 각각 상기 제1 전극 및 상기 제2 전극 일부를 노출할 수 있다.
상기 복수의 발광 소자들은 상기 제1 절연층 상에 직접 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 복수의 뱅크들, 서로 다른 상기 복수의 뱅크들 상에 각각 배치되고 제1 방향으로 연장되며, 제2 방향으로 서로 이격된 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되며 상기 제1 방향으로 서로 이격된 복수의 발광 소자들, 상기 제1 전극 상에 배치되어 상기 발광 소자들과 전기적으로 접촉하는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되어 상기 발광 소자들과 전기적으로 접촉하는 제2 접촉 전극을 포함하고, 상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 전기적으로 접촉하며, 상기 제1 컨택부 및 상기 제2 컨택부는 상기 복수의 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이를 향하는 방향으로 이격된다.
상기 제1 전극과 상기 제2 전극은 상기 층간 절연층 상에 직접 배치된 제1 부분 및 상기 제1 부분과 연결되며 상기 복수의 뱅크들 상에 직접 배치된 제2 부분을 포함하고, 상기 제1 컨택부 및 상기 제2 컨택부는 각각 상기 제1 전극과 상기 제2 전극의 상기 제2 부분 상에 배치될 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극은 각각 상기 제1 부분 상에 배치된 접촉 전극 연장부, 상기 제1 컨택부 또는 상기 제2 컨택부 상에 배치된 접촉 전극 컨택부, 및 상기 접촉 전극 연장부와 상기 접촉 전극 컨택부를 전기적으로 연결하는 접촉 전극 연결부를 포함하고, 각 상기 제1 접촉 전극 및 상기 제2 접촉 전극의 상기 접촉 전극 연결부들은 상기 복수의 발광 소자들과 상기 제1 방향으로 이격되어 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되어 제1 방향으로 연장되어 제2 방향으로 이격된 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 전극 및 상기 제2 전극과 상기 제2 방향으로 이격된 제3 전극, 상기 제1 전극과 상기 제1 방향으로 이격된 제4 전극, 제1 단부 및 제2 단부가 각각 상기 제1 전극과 상기 제3 전극 상에 배치된 제1 발광 소자 및 제1 단부가 상기 제2 전극 상에 배치된 제2 발광 소자를 포함하는 발광 소자들, 상기 제1 전극 상에 배치되어 상기 제1 발광 소자와 전기적으로 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 제2 발광 소자와 전기적으로 접촉하는 제2 접촉 전극, 및 상기 제3 전극 상에 배치되어 상기 제1 발광 소자와 전기적으로 접촉하는 제3 접촉 전극을 포함하고, 상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 전기적으로 접촉하며 상기 제3 접촉 전극은 상기 제3 전극 상에 배치된 제3 컨택부를 통해 상기 제3 전극과 전기적으로 접촉하며, 상기 제2 컨택부는 상기 제2 접촉 전극의 상기 제1 방향의 일 단부 상에 배치되고, 상기 제3 컨택부는 상기 제3 접촉 전극의 상기 제1 방향의 일 단부 상에 배치된다.
상기 제2 전극은 상기 제2 전극의 상기 제2 방향 일 측이 돌출된 전극 돌출부를 포함하고, 상기 제3 전극은 상기 제3 전극의 상기 제2 방향 일 측이 돌출된 전극 돌출부를 포함하며, 상기 제2 컨택부와 상기 제3 컨택부는 각각 상기 제2 전극 및 상기 제3 전극의 전극 돌출부 상에 배치될 수 있다.
상기 제1 전극은 상기 제1 방향으로 연장된 제1 전극 연장부 및 상기 제1 전극 연장부의 상기 제1 방향 일 측과 전기적으로 연결되어 상기 제2 방향으로 연장된 전극 연결부를 포함하고, 상기 제1 발광 소자들은 상기 제1 전극의 전극 연장부와 상기 제3 전극 상에 배치될 수 있다.
상기 제1 컨택부는 상기 제1 전극의 상기 전극 연결부 상에 배치되고, 상기 제1 접촉 전극은 상기 제1 발광 소자와 전기적으로 접촉하는 접촉 전극 연장부 및 상기 접촉 전극 연장부와 전기적으로 연결되며 상기 제1 컨택부 상에 배치된 접촉 전극 컨택부를 포함할 수 있다.
상기 기판 상에 배치된 전압 배선 및 도전 패턴을 포함하는 도전층을 더 포함하고, 상기 제1 전극은 상기 도전 패턴과 직접 연결되고 상기 제2 전극은 상기 전압 배선과 직접 연결될 수 있다.
상기 제4 전극과 상기 제2 방향으로 이격되고 상기 제3 전극과 상기 제1 방향으로 이격된 제5 전극, 상기 제5 전극과 상기 제2 방향으로 이격된 제6 전극, 상기 제5 전극과 상기 제6 전극 사이에 배치되어 상기 제2 전극과 상기 제1 방향으로 이격된 제7 전극, 및 상기 제6 전극과 상기 제1 방향으로 이격되고 상기 제2 전극과 상기 제2 방향으로 이격된 제8 전극을 더 포함하고, 상기 발광 소자는 상기 제4 전극과 상기 제5 전극 상에 배치된 제3 발광 소자, 및 상기 제6 전극과 상기 제7 전극 상에 배치된 제4 발광 소자를 포함하며, 상기 제2 발광 소자는 상기 제2 단부가 상기 제8 전극 상에 배치될 수 있다.
상기 제3 접촉 전극은 상기 제4 전극 상에 배치되어 상기 제3 발광 소자와 전기적으로 접촉하는 부분을 포함하며, 상기 제3 접촉 전극은 상기 제3 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격되어 배치된 컨택부를 통해 상기 제4 전극과 전기적으로 접촉할 수 있다.
상기 제5 전극과 상기 제6 전극 상에 배치되어 복수의 컨택부들을 통해 상기 제5 전극 및 상기 제6 전극과 전기적으로 접촉하는 제4 접촉 전극, 및 상기 제7 전극과 상기 제8 전극 상에 배치되어 복수의 컨택부들을 통해 상기 제7 전극 및 상기 제8 전극과 전기적으로 접촉하는 제5 접촉 전극을 더 포함하고, 상기 제5 전극 내지 상기 제8 전극 상에 배치된 상기 컨택부들 중 일부는 각각 상기 복수의 발광 소자들과 상기 제1 방향으로 이격될 수 있다.
상기 제5 전극 내지 상기 제8 전극 상에 배치된 상기 복수의 컨택부들 중 적어도 일부는 상기 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격되어 배치될 수 있다.
상기 제1 컨택부는 상기 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격된다.
상기 제1 내지 제8 전극들과 부분적으로 중첩하는 제1 절연층, 상기 발광 소자들 및 상기 제1 절연층 상에 부분적으로 배치된 제2 절연층, 및 상기 제2 절연층과 상기 제3 접촉 전극 및 상기 제4 접촉 전극과 중첩하는 배치된 제3 절연층을 더 포함하고, 상기 복수의 컨택부들은 상기 제1 절연층을 관통할 수 있다.
상기 제2 절연층 및 상기 제3 절연층을 관통하며 상기 제1 절연층 상면 일부를 노출하는 복수의 개구부들을 더 포함하고, 상기 개구부는 상기 제1 전극 일부와 상기 제1 발광 소자의 상기 제1 단부에 걸쳐 형성된 제1 개구부, 상기 제2 전극 일부와 상기 제2 발광 소자의 상기 제1 단부에 걸쳐 형성된 제2 개구부, 및 상기 제8 전극 상에 부분적으로 형성된 제3 개구부를 포함할 수 있다.
상기 제1 접촉 전극은 상기 제1 개구부 내에 부분적으로 배치되고, 상기 제2 접촉 전극은 상기 제2 개구부 내에 부분적으로 배치되며, 상기 제3 개구부는 상기 제5 접촉 전극과 이격되어 형성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 발광 소자와 전극을 전기적으로 연결하는 접촉 전극이 최소한의 폭을 가질 수 있어, 발광 소자에서 방출된 광 중 그 하부의 절연층에서 출광되지 못하고 유실되는 광의 광량을 줄일 수 있다. 접촉 전극과 전극이 전기적으로 접촉하는 컨택부가 상기 광의 광 경로에서 회피하여 배치됨에 따라, 접촉 전극과 절연층 사이의 계면이 최소화되고, 각 서브 화소는 발광 소자에서 방출된 광의 출광 효율이 향상될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다.
도 5는 도 3의 A부분의 확대도이다.
도 6은 도 5의 Q4-Q4'선을 따라 자른 단면도이다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
도 8은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 9는 도 8의 B부분의 확대도이다.
도 10은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 11은 도 10의 C부분의 확대도이다.
도 12는 도 11의 Q5-Q5'선을 따라 자른 단면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 14는 도 13의 D부분의 확대도이다.
도 15는 도 13의 Q6-Q6'선을 따라 자른 단면도이다.
도 16은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 17은 도 16의 제1 서브 화소를 나타내는 평면도이다.
도 18은 도 17의 Q7-Q7'선을 따라 자른 단면도이다.
도 19는 도 17의 Q8-Q8'선을 따라 자른 단면도이다.
도 20은 도 17의 Q9-Q9'선을 따라 자른 단면도이다.
도 21 내지 도 25는 도 16의 표시 장치의 제조 공정 중 일부 단계를 나타내는 개략도들이다.
도 26은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 27은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함할 수 있다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 또는 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 않는다. 예를 들어, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 이미지가 표시될 수 있는 영역이고, 비표시 영역(NDA)은 이미지가 표시되지 않는 영역일 수 있다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니다. 예를 들어, 각 화소(PX)의 형상은 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 PENTILETM 타입으로 교대 배열될 수 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(ED)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변, 또는 그에 인접하여 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
다만, 이에 제한되지 않는다. 예를 들어, 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 발광 소자(ED)는 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
각 서브 화소(PXn)는 비발광 영역에 배치된 절단부 영역(CBA)을 포함할 수 있다. 절단부 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 즉, 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 절단부 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 절단부 영역(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 절단부 영역(CBA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 절단부 영역(CBA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(BNL2)가 배치되고, 이들 사이의 간격은 제2 뱅크(BNL2)의 폭에 따라 달라질 수 있다. 절단부 영역(CBA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 몇몇 서브 화소(PXn)에 배치되는 전극(RME)들은 절단부 영역(CBA)에서 서로 분리되어 배치될 수 있다. 다만, 이에 제한되지 않고, 각 전극(RME)들은 절단부 영역(CBA)에서 분리되지 않은 상태로 배치될 수도 있다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다. 도 4는 일 서브 화소(PXn)에 배치된 발광 소자(ED)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3 및 도 4를 참조하여 표시 장치(10)에 대하여 구체적으로 설명하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 발광 소자층을 구성할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있거나, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
차광층(BML)은 제1 기판(SUB) 상에 배치될 수 있다. 차광층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 차광층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 예를 들어, 차광층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성되거나 포함할 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(BL)은 차광층(BML)과 제1 기판(SUB) 상에 전면적으로 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치될 수 있다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 이들은 후술하는 제1 도전층의 게이트 전극(G1)등과 부분적으로 중첩하도록 배치될 수 있다.
도 4는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT1)은 복수의 도체화 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium-Gallium Zinc Tin Oxide, IGZTO) 등일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT1)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다.
제1 도전층은 제1 게이트 절연층(GI) 상에 배치될 수 있다. 제1 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 정전 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 정전 용량 전극(CSE1)은 후술하는 제2 정전 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제1 정전 용량 전극(CSE1)은 게이트 전극(G1)과 전기적으로 연결되거나 게이트 전극(G1)과 일체화될 수 있다. 제1 정전 용량 전극(CSE1)은 제2 정전 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치되고 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 층간 절연층(IL1)은 제1 도전층 상에 배치될 수 있다. 제1 층간 절연층(IL1)은 제1 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(IL1)은 제1 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다.
제2 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1), 및 제2 정전 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 액티브층(ACT1)의 도핑 영역과 접촉할 수 있다. 제1 트랜지스터(T1)의 제1 소스 전극(S1)은 또 다른 컨택홀을 통해 차광층(BML)과 접촉할 수 있다.
제2 정전 용량 전극(CSE2)은 제1 정전 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제2 정전 용량 전극(CSE2)은 제1 소스 전극(S1)과 전기적으로 연결되거나 제1 소스 전극(S1)꽈 일체화되어 연결될 수 있다.
도면에 도시하지 않았으나, 제2 도전층은 다른 트랜지스터에 데이터 신호를 인가하는 데이터 라인을 더 포함할 수 있다. 데이터 라인은 다른 트랜지스터의 소스/드레인 전극과 전기적으로 연결되어 데이터 라인에서 인가되는 신호를 전달할 수 있다.
제2 층간 절연층(IL2)은 제2 도전층 상에 배치될 수 있다. 제2 층간 절연층(IL2)은 제2 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 제2 층간 절연층(IL2)은 제2 도전층을 덮으며 제2 도전층을 보호하는 기능을 수행할 수 있다.
제3 도전층은 제2 층간 절연층(IL2) 상에 배치될 수 있다. 제3 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제3 도전층의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 전압 배선(VL1)은 제2 방향(DR2)으로 연장되다가 제2 방향(DR2)과 제1 방향(DR1) 사이의 다른 방향으로 절곡되는 부분을 포함할 수 있다. 반면, 제2 전압 배선(VL2)은 절곡되지 않고 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 후술하는 전극(RME1, RME2, RME3, RME4)들과 두께 방향으로 일부 중첩하는 위치에 배치될 수도 있다. 제1 전압 배선(VL1)은 서브 화소(PXn)의 경계에서 제2 방향(DR2)으로 연장되다가 일부 절곡된 부분이 발광 영역(EMA) 내에 위치하도록 배치될 수 있다. 제2 전압 배선(VL2)은 발광 영역(EMA)을 가로지르도록 배치될 수 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(IL2)에 형성된 컨택홀을 통해 제2 정전 용량 전극(CSE2)과 전기적으로 연결될 수 있다. 제2 정전 용량 전극(CSE2)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 일체화될 수 있고, 제1 도전 패턴(CDP)은 제1 소스 전극(S1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(RME1)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(RME1)으로 전달할 수 있다. 도 4는 제3 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 제3 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
제1 도전층, 제2 도전층 및 제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 층간 절연층(IL3)은 제3 도전층 상에 배치될 수 있다. 제3 층간 절연층(IL3)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제3 층간 절연층(IL3) 상에는 표시 소자층으로써, 제1 뱅크(BNL1)들, 전극(RME1, RME2)들, 발광 소자(ED), 복수의 접촉 전극(CNE1, CNE2)들 및 제2 뱅크(BNL2)가 배치될 수 있다. 또한, 제3 층간 절연층(IL3) 상에는 절연층(PAS1, PAS2, PAS3)들이 배치될 수 있다.
제1 뱅크(BNL1)들은 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 제1 뱅크(BNL1)는 제1 방향(DR1)으로 연장된 형상을 갖고, 이웃하는 다른 서브 화소(PXn)들에 걸쳐 배치될 수 있다. 제1 뱅크(BNL1)는 제2 방향(DR2)으로 연장된 형상을 갖되, 같은 서브 화소(PXn) 내에 배치된 다른 제1 뱅크(BNL1)와 이격될 수 있다. 예를 들어, 각 제1 뱅크(BNL1)들은 제1 방향(DR1) 및 제2 방향(DR2)으로 일정 폭을 갖도록 형성되고, 일부분은 발광 영역(EMA) 내에 배치되고 다른 일부는 제1 방향(DR1)으로 이웃한 서브 화소(PXn)의 경계에 배치될 수 있다. 제1 뱅크(BNL1)들은 제2 방향(DR2)으로 측정된 길이가 발광 영역(EMA)의 제2 방향(DR2)으로 측정된 길이보다 크게 형성되어 일부분은 비발광 영역의 제2 뱅크(BNL2)와 중첩할 수 있다.
하나의 서브 화소(PXn)에는 제1 뱅크(BNL1)들이 배치될 수 있다. 예를 들어, 하나의 서브 화소(PXn)는 발광 영역(EMA)에 2개의 제1 뱅크(BNL1)들이 부분적으로 배치될 수 있다. 2개의 제1 뱅크(BNL1)들은 각각 서로 제1 방향(DR1)으로 이격될 수 있다. 제1 방향(DR1)으로 이격된 제1 뱅크(BNL1)들 사이에는 발광 소자(ED)가 배치될 수 있다. 도면에서는 각 서브 화소(PXn)의 발광 영역(EMA)에 2개의 제1 뱅크(BNL1)들이 배치되어 섬형 또는 아일랜드(Island)형 패턴을 형성하는 것이 예시되어 있으나, 이에 제한되지 않는다. 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되는 제1 뱅크(BNL1)의 수는 전극(RME1, RME2)의 수 또는 발광 소자(ED)들의 배치에 따라 달라질 수 있다.
제1 뱅크(BNL1)는 제3 층간 절연층(IL3)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(RME)에서 반사되어 제3 층간 절연층(IL3)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(ED)가 배치되는 영역을 제공함과 동시에 발광 소자(ED)에서 방출된 광을 상부 방향으로 반사시키는 반사벽의 기능을 수행할 수도 있다. 제1 뱅크(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
전극(RME1, RME2)들은 일 방향으로 연장된 형상을 갖고 각 서브 화소(PXn)마다 배치된다. 전극(RME1, RME2)들은 제2 방향(DR2)으로 연장된 형상을 갖고 서로 제1 방향(DR1)으로 이격되어 각 서브 화소(PXn)마다 배치될 수 있다. 각 서브 화소(PXn)에는 제1 전극(RME1) 및 이와 제1 방향(DR1)으로 이격된 제2 전극(RME2)이 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2) 상에는 발광 소자(ED)들이 배치될 수 있다. 다만, 이에 제한되지 않으며, 각 서브 화소(PXn)에 배치되는 전극(RME1, RME2)들은 그 개수, 또는 각 서브 화소(PXn)에 배치된 발광 소자(ED)들의 수에 따라 배치되는 위치가 달라질 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되고, 일부분은 발광 영역(EMA)을 넘어 제2 뱅크(BNL2)와 두께 방향으로 중첩하도록 배치될 수 있다. 전극(RME1, RME2)들은 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 절단부 영역(CBA)에서 다른 서브 화소(PXn)의 전극(RME1, RME2)들과 제2 방향(DR2)으로 이격될 수 있다.
이러한 전극(RME1, RME2)의 배치는 제2 방향(DR2)으로 연장된 전극 라인으로 형성되었다가 발광 소자(ED)들을 배치한 뒤 후속 공정에서 서로 분리되어 형성될 수 있다. 상기 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)들은 잉크젯 프린팅 공정을 통해 전극 라인들 상에 분사되고, 전극 라인들 상에 발광 소자(ED)를 포함하는 잉크가 분사되면 전극 라인들에 정렬 신호를 인가하여 전계를 생성한다. 발광 소자(ED)는 전극 라인들 사이에 형성된 전계에 의해 전극들 상에 배치될 수 있다. 잉크 내에 분산된 발광 소자(ED)는 생성된 전계에 의해 유전영동힘을 받아 전극(RME) 상에 정렬될 수 있다. 발광 소자(ED)들을 정렬시킨 뒤 전극 라인을 단선시켜 전극(RME1, RME2)들을 형성할 수 있다.
전극(RME1, RME2)들은 제3 도전층과 전기적으로 연결되어 발광 소자(ED)를 발광하기 위한 신호가 인가될 수 있다. 제1 전극(RME1)은 그 하부의 제3 층간 절연층(IL3)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 전기적으로 접촉할 수 있다. 제2 전극(RME2)의 그 하부의 제3 층간 절연층(IL3)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 접촉할 수 있다. 제1 전극(RME1)은 제1 도전 패턴(CDP)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 전극(RME1, RME2)은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(RME1, RME2)들은 후술하는 접촉 전극(CNE1, CNE2)을 통해 발광 소자(ED)의 양 단부와 전기적으로 연결될 수 있고, 제3 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 각 전극(RME1, RME2)들은 각 서브 화소(PXn)마다 분리되어 배치되기 때문에, 서로 다른 서브 화소(PXn)의 발광 소자(ED)들은 개별적으로 발광할 수 있다.
도면에서는 제1 컨택홀(CT1)과 제2 컨택홀(CT2)이 제2 뱅크(BNL2)와 중첩하는 위치에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 각 컨택홀(CT1, CT2)들은 제2 뱅크(BNL2)가 둘러싸는 발광 영역(EMA)에 위치할 수도 있다.
각 서브 화소(PXn)마다 배치되는 전극(RME1, RME2)들은 각각 서로 이격된 제1 뱅크(BNL1)들 상에 배치될 수 있다. 각 전극(RME1, RME2)들은 제1 뱅크(BNL1)들의 제1 방향(DR1) 제1 측 상에 배치되어 제1 뱅크(BNL1)의 경사진 측면 상에 배치될 수 있다. 일 실시예에서, 전극(RME1, RME2)들의 제1 방향(DR1)으로 측정된 폭은 제1 뱅크(BNL1)의 제1 방향(DR1)으로 측정된 폭보다 작을 수 있다. 각 전극(RME1, RME2)들은 제1 뱅크(BNL1)의 적어도 일 측면과 중첩하도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
전극(RME1, RME2)들이 제1 방향(DR1)으로 이격된 간격은 제1 뱅크(BNL1)들 사이의 간격보다 좁을 수 있다. 각 전극(RME1, RME2)들은 적어도 일부 영역이 제3 층간 절연층(IL3) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
일 실시예에 따르면, 복수의 전극(RME1, RME2)들은 발광 소자(ED)를 발광하기 위한 전기 신호를 전달할 수 있고, 이에 더하여 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)들은 잉크젯 프린팅 공정을 통해 전극(RME1, RME2)들 상에 분사되고, 발광 소자(ED)를 포함하는 잉크가 분사되면 각 전극(RME1, RME2)들에 정렬 신호를 인가하여 전계를 생성할 수 있다. 잉크 내에 분산된 발광 소자(ED)는 생성된 전계에 의해 유전영동힘을 받아 전극(RME1, RME2) 상에 정렬될 수 있다.
각 전극(RME1, RME2)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(RME1, RME2)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 각 전극(RME1, RME2)은 발광 소자(ED)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(RME1, RME2)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME1, RME2)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME1, RME2)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(PAS1)은 복수의 전극(RME1, RME2)들 및 제1 뱅크(BNL1) 상에 배치된다. 제1 절연층(PAS1)은 제1 뱅크(BNL1)들 및 제1 전극(RME1)과 제2 전극(RME2)들과 중첩하도록 배치되되, 제1 전극(RME1)과 제2 전극(RME2) 상면 일부가 노출되도록 배치될 수 있다. 제1 절연층(PAS1)에는 각 전극(RME1, RME2)들의 상면 중, 제1 뱅크(BNL1) 상에 배치된 부분의 상면을 노출하는 개구부가 형성될 수 있고, 접촉 전극(CNE1, CNE2)들은 상기 개구부를 통해 전극(RME1, RME2)들과 전기적으로 접촉할 수 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)과 중첩하도록 배치됨에 따라 이들 사이에서 단차지거나 높이가 다른 부분을 갖도록 형성될 수도 있다. 다만, 이에 제한되지 않는다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)을 보호하면서 이들을 상호 절연시킬 수 있다. 제1 절연층(PAS1) 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 서로 구분할 수 있다. 제2 뱅크(BNL2)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 발광 영역(EMA) 사이에 배치된 부분은 절단부 영역(CBA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 절단부 영역(CBA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격보다 작을 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(BNL2)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 하나의 제1 뱅크(BNL1)가 제1 방향(DR1)으로 이웃한 서브 화소(PXn)에 걸쳐 배치됨에 따라, 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 일부는 제1 뱅크(BNL1) 상에 배치될 수도 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(ED)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(ED)들은 각 전극(RME1, RME2)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(RME1, RME2)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME1, RME2)들이 연장된 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 서로 다른 도펀트로 도핑된 반도체층들을 포함할 수 있다. 발광 소자(ED)는 복수의 반도체층들을 포함하여 전극(RME1, RME2) 상에 생성되는 전계의 방향에 따라 일 단부가 특정 방향을 향하도록 배향될 수 있다. 발광 소자(ED)는 발광층(도 7의 '36')을 포함하여 특정 파장대의 광을 방출할 수 있다. 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 발광층(36)을 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수도 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 색의 광을 방출할 수 있다.
발광 소자(ED)는 제1 뱅크(BNL1)들 사이에서 각 전극(RME1, RME2) 상에 배치될 수 있다. 예를 들어 발광 소자(ED)는 일 단부가 제1 전극(RME1) 상에 놓이고, 타 단부가 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 발광 소자(ED)의 연장된 길이는 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격보다 길고, 발광 소자(ED)의 양 단부가 각각 제1 전극(RME1)과 제2 전극(RME2) 상에 배치될 수 있다.
발광 소자(ED)는 제1 기판(SUB)의 상면에 수직한 방향으로 복수의 층들이 배치될 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
발광 소자(ED)의 양 단부는 각각 접촉 전극(CNE1, CNE2)들과 전기적으로 접촉할 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 절연막(도 7의 '38')이 형성되지 않고 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 접촉 전극(CNE1, CNE2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 절연막(38) 중 적어도 일부 영역이 제거되고, 절연막(38)이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 접촉 전극(CNE1, CNE2)과 직접 접촉할 수도 있다.
제2 절연층(PAS2)은 제1 절연층(PAS1)과 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 제2 절연층(PAS2)은 제2 뱅크(BNL2) 상에도 배치될 수 있다. 일 예로, 제2 절연층(PAS2)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 일 단부 및 타 단부는 덮지 않거나 중첩하지 않도록 배치된다. 제2 절연층(PAS2)의 일부분은 제1 전극(RME1)과 제2 전극(RME2)이 제1 뱅크(BNL1) 상에 배치된 부분 상에서 제1 절연층(PAS1) 상에 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)은 발광 영역(EMA)에서 발광 소자(ED)를 포함하여 제1 절연층(PAS1) 및 제2 뱅크(BNL2) 상에 배치되되, 발광 소자(ED)의 양 단부와 함께 전극(RME1, RME2)들이 배치된 부분 일부를 노출하도록 배치될 수 있다. 이러한 제2 절연층(PAS2)의 형상은 표시 장치(10)의 제조 공정 중 제1 절연층(PAS1) 및 제2 뱅크(BNL2) 상에 전면적으로 배치되었다가 발광 소자(ED)의 양 단부를 노출하도록 제거하는 공정에 의해 형성된 것일 수 있다. 제2 절연층(PAS2) 중 발광 소자(ED) 상에 배치된 부분은 평면상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
도면으로 도시하지 않았으나, 제2 절연층(PAS2)은 절단부 영역(CBA)에 일부분 배치될 수도 있다. 복수의 서브 화소(PXn)들에 배치된 전극(RME1, RME2)들은 제2 방향(DR2)으로 연장되어 서로 연결된 상태로 형성되었다가, 발광 소자(ED)를 정렬시키고 제2 절연층(PAS2)을 형성한 뒤에 절단부 영역(CBA)에서 분리될 수 있다. 전극(RME1, RME2)의 분리 공정에서 각 전극(RME1, RME2)들과 제1 절연층(PAS1) 및 제2 절연층(PAS2)이 함께 제거될 수 있고, 이들이 제거된 부분에는 후술하는 제3 절연층(PAS3)이 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 다만, 이에 제한되지 않으며, 절단부 영역(CBA)에서 전극(RME1, RME2)들이 분리된 부분에는 제3 절연층(PAS3)도 제거되어 제3 층간 절연층(IL3) 일부가 노출될 수도 있다. 다른 예로, 제3 절연층(PAS3) 상에 배치되어 각 부재들을 덮거나 중첩하는 다른 절연층이 제3 층간 절연층(IL3) 상에 직접 배치될 수도 있다.
제2 절연층(PAS2) 상에는 복수의 접촉 전극(CNE1, CNE2)들과 제3 절연층(PAS3)이 배치될 수 있다. 접촉 전극(CNE1, CNE2)의 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 전극(RME1)과 제2 전극(RME2) 중 일부 상에 배치될 수 있다. 제1 접촉 전극(CNE1)은 제1 전극(RME1) 상에 배치되고, 제2 접촉 전극(CNE2)은 제2 전극(RME2) 상에 배치되며, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 서로 제1 방향(DR1)으로 이격 대향할 수 있으며, 이들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 선형의 패턴을 형성할 수 있다.
복수의 접촉 전극(CNE1, CNE2)들은 각각 발광 소자(ED) 및 전극(RME1, RME2)들과 접촉할 수 있다. 발광 소자(ED)는 연장된 방향의 양 단부면에는 반도체층이 노출되고, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 발광 소자(ED)의 상기 반도체층이 노출된 단부면에서 발광 소자(ED)와 접촉할 수 있다. 발광 소자(ED)의 일 단부는 제1 접촉 전극(CNE1)을 통해 제1 전극(RME1)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(CNE2)을 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다.
도면에서는 하나의 서브 화소(PXn)에 하나의 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)의 개수는 각 서브 화소(PXn)에 배치된 제1 전극(RME1)과 제2 전극(RME2)의 수에 따라 달라질 수 있다.
접촉 전극(CNE1, CNE2)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(CNE1, CNE2)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 접촉 전극(CNE1, CNE2)을 투과하여 전극(RME1, RME2)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(ED)는 발광층(도 7의 '36')에서 광이 생성되고, 상기 광 중 대부분은 접촉 전극(CNE1, CNE2)과 전기적으로 접촉하는 양 단부를 통해 방출될 수 있다. 발광 소자(ED)에서 방출된 광은 투명한 접촉 전극(CNE1, CNE2)을 투과하여 제1 뱅크(BNL1)의 경사진 측면 상에 배치된 전극(RME1, RME2)에서 반사되어 제1 기판(SUB)의 상부 방향으로 출사될 수 있다. 다만, 상기 광들 중 일부는 발광 소자(ED)의 하부에 배치된 제1 절연층(PAS1)으로 입사될 수도 있는데, 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2)은 서로 다른 굴절률을 가질 수 있고, 제1 절연층(PAS1)으로 입사된 광들 중 일부는 접촉 전극(CNE1, CNE2)과의 계면에서 반사되어 출사되지 않을 수도 있다.
표시 장치(10)는 서로 다른 굴절률을 갖는 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2) 사이의 계면을 최소화하거나 줄여서 발광 소자(ED)에서 방출되어 제1 절연층(PAS1) 내에서 출사되지 못하는 광을 최소화하거나 줄일 수 있다. 일 실시예에서, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 일 방향으로 측정된 폭(DC)이 각각 제1 전극(RME1)과 제2 전극(RME2)의 상기 일 방향으로 측정된 폭(DM)보다 더 작게 형성되어 접촉 전극(CNE1, CNE2)이 최소한의 폭을 갖도록 형성될 수 있다.
일 예로, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 발광 소자(ED)의 일 단부 및 타 단부와 전기적으로 접촉함과 동시에, 제1 전극(RME1)과 제2 전극(RME2)의 상면 중 제3 층간 절연층(IL3) 상에 배치된 부분만을 덮거나 중첩하도록 배치될 수 있다. 예를 들어, 제1 뱅크(BNL1)의 경사진 측면 상에는 접촉 전극(CNE1, CNE2)들이 배치되지 않을 수 있고, 상기 경사진 측면 상에서 전극(RME1, RME2)에 의해 반사된 광들은 제1 절연층(PAS1)을 통과하여 원활하게 출사될 수 있다.
제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 절연층(PAS1)을 관통하여 전극(RME1, RME2)들의 상면 일부를 노출하는 컨택부(CTD, CTS)를 통해 전극(RME1, RME2)들과 전기적으로 접촉할 수 있다. 컨택부(CTD, CTS)들이 발광 소자(ED)의 양 단부에서 방출된 광이 진행하는 광 경로 내에 있을 경우, 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2) 간의 계면이 형성되고 상기 광이 반사되어 출광 효율이 저하될 수 있다. 일 실시예에 따른 표시 장치(10)는 접촉 전극(CNE1, CNE2)과 전극(RME1, RME2)들이 전기적으로 접촉하는 컨택부(CTD, CTS)들이 발광 소자(ED)에서 방출된 광들의 광 경로를 회피하도록 형성될 수 있다. 표시 장치(10)는 접촉 전극(CNE1, CNE2)의 폭과 배치에 더하여 컨택부(CTD, CTS)들의 위치를 발광 소자(ED)에서 방출된 광이 원활하게 출사될 수 있도록 설계하여 발광 소자(ED)에서 생성된 광의 출광 효율이 향상될 수 있다. 이에 대한 보다 자세한 설명은 다른 도면들을 참조하여 후술하기로 한다.
제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이에는 제3 절연층(PAS3)이 배치될 수 있다. 제3 절연층(PAS3)은 제1 접촉 전극(CNE1) 상에 배치되며, 이에 더하여 제2 접촉 전극(CNE2)이 배치된 영역을 제외한 제2 절연층(PAS2) 상에도 배치될 수 있다. 제3 절연층(PAS3)은 전극(RME1, RME2) 상에서 제2 접촉 전극(CNE2)이 배치된 부분을 제외하고 제1 절연층(PAS1) 상에 전면적으로 배치될 수 있다. 제3 절연층(PAS3)은 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다. 예를 들어, 일 실시예에서 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 서로 다른 층에 배치될 수 있다. 제1 접촉 전극(CNE1)은 제2 절연층(PAS2) 상에 직접 배치되고, 제2 접촉 전극(CNE2)은 제3 절연층(PAS3) 상에 직접 배치될 수 있다. 다만, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제2 절연층(PAS2)과 제3 절연층(PAS3)이 배치되지 않고 발광 소자(ED)의 양 단부가 노출된 영역에서는 제1 절연층(PAS1) 상에 직접 배치될 수도 있다.
다만, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이에 제3 절연층(PAS3)이 배치되어 이들을 상호 절연시킬 수 있으나, 상술한 바와 같이 제3 절연층(PAS3)은 생략될 수도 있다. 이 경우, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 동일한 층에 배치될 수 있다.
도면에 도시하지 않았으나, 제3 절연층(PAS3), 접촉 전극(CNE1, CNE2)들, 및 제2 뱅크(BNL2) 상에는 이들을 덮는 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB) 상에 전면적으로 배치되어 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlOx), 질화알루미늄(AlNx)등과 같은 무기물 절연성 물질을 포함할 수 있다. 다른 예로, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
상술한 바와 같이, 일 실시예에 따른 표시 장치(10)는 접촉 전극(CNE1, CNE2)의 배치 및 컨택부(CTD, CTS)의 위치가 발광 소자(ED)에서 방출된 광이 원활하게 출사될 수 있도록 설계될 수 있다. 이하, 다른 도면들을 더 참조하여 접촉 전극(CNE1, CNE2)과 컨택부(CTD, CTS)에 대하여 보다 자세히 설명하기로 한다.
도 5는 도 3의 A부분의 확대도이다. 도 6은 도 5의 Q4-Q4'선을 따라 자른 단면도이다. 도 5는 전극(RME1, RME2) 상에서 발광 소자(ED)들과 접촉 전극(CNE1, CNE2)이 배치된 부분을 확대하여 도시하고 있고, 도 6은 제1 컨택부(CTD)와 제2 컨택부(CTS)를 가로지르는 단면을 도시하고 있다.
도 4에 결부하여 도 5 및 도 6을 더 참조하면, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제2 방향(DR2)으로 연장된 형상을 갖고, 발광 소자(ED)의 어느 일 단부와 접촉하면서 전극(RME1, RME2) 상에 배치될 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 발광 소자(ED) 및 전극(RME1, RME2)과 접촉하면서 발광 소자(ED)에서 방출된 광이 진행하는 경로에서 최소한의 면적에만 배치될 수 있다. 일 실시예에 따르면, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제1 방향(DR1)으로 측정된 폭이 제1 전극(RME1) 및 제2 전극(RME2)의 제1 방향(DR1)으로 측정된 폭보다 작고, 각 전극(RME1, RME2) 중 제3 층간 절연층(IL3)에 직접 배치된 부분 상에 배치될 수 있다.
각 전극(RME1, RME2)들은 제1 뱅크(BNL1) 상에 배치되되, 적어도 일부분은 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 각 전극(RME1, RME2)들은 제3 층간 절연층(IL3) 상에 직접 배치된 제1 부분(RM_L)과, 제1 뱅크(BNL1)의 경사진 측면을 포함하여 그 상면에 배치된 제2 부분(RM_U)을 포함할 수 있다. 제1 부분(RM_L)은 제2 부분(RM_U)보다 낮은 위치에 배치되며, 복수의 발광 소자(ED)들은 제1 전극(RME1)과 제2 전극(RME2)의 제1 부분(RM_L) 상에 배치될 수 있다. 제1 전극(RME1)과 제1 전극(RME2) 사이의 간격은 제1 부분(RM_L)들 사이의 간격일 수 있고, 상기 간격은 발광 소자(ED)의 길이보다 짧을 수 있다.
제1 접촉 전극(CNE1)은 제1 전극(RME1)의 제1 부분(RM_L) 상에 배치되고 제2 접촉 전극(CNE2)은 제2 전극(RME2)의 제1 부분(RM_L) 상에 배치될 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제1 뱅크(BNL1) 상에 배치되는 제2 부분(RM_U) 상에는 배치되지 않을 정도의 폭을 가짐에 따라, 이들은 제1 뱅크(BNL1)와 두께 방향으로 중첩하지 않을 수 있다. 다만, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 발광 소자(ED)의 양 단부와 원활하게 접촉할 수 있도록, 그 폭이나 위치가 조절될 수 있다. 일 실시예에서, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이의 간격은 제1 전극(RME1)과 제2 전극(RME2)의 제1 부분(RM_L)들 사이의 간격보다 짧을 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 제1 부분(RM_L) 상에 배치된 발광 소자(ED)의 양 단부와 접촉할 수 있을 정도의 폭을 가질 수 있다.
발광 소자(ED)에서 생성된 광 중 대부분은 접촉 전극(CNE1, CNE2)들과 접촉하는 양 단부로 방출될 수 있다. 상기 광 중에서 적어도 일부분은 양 단부로부터 제1 절연층(PAS1)으로 입사될 수 있는데, 접촉 전극(CNE1, CNE2)을 이루는 재료가 제1 절연층(PAS1)을 이루는 재료보다 높은 굴절률을 가질 경우, 제1 절연층(PAS1)으로 입사된 광 중 어느 정도는 접촉 전극(CNE1, CNE2)과의 계면에서 반사되어 출사되지 못할 수 있다. 제1 절연층(PAS1) 내에서 출사되지 못하고 유실되는 광의 광량을 최소화하기 위해, 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2)이 계면을 형성하는 면적을 최소화할 수 있다. 특히 상기 광들이 반사되는 제1 뱅크(BNL1)의 경사진 측면에서는 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2)이 계면을 형성하지 않도록 접촉 전극(CNE1, CNE2)의 폭을 설계할 수 있다. 접촉 전극(CNE1, CNE2)들이 각 전극(RME1, RME2)의 제1 부분(RM_L) 상에만 배치되고 제1 뱅크(BNL1)의 경사진 측면 상에는 배치되지 않으므로, 제1 절연층(PAS1)으로 입사되어 접촉 전극(CNE1, CNE2)과의 계면에서 반사되는 광들도 제1 뱅크(BNL1)의 측면 상에 배치된 전극(RME1, RME2)에서 반사되어 외부로 출사될 수 있다. 일 실시예에 따른 표시 장치(10)는 접촉 전극(CNE1, CNE2)이 전극(RME1, RME2)의 제1 부분(RM_L) 상에만 배치됨에 따라, 발광 소자(ED)에서 방출된 광들 중 제1 절연층(PAS1)으로 입사되어 출사되지 못하고 유실되는 광의 광량을 줄이고 각 서브 화소(PXn)의 출광 효율을 개선할 수 있다.
한편, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 컨택부(CTD)와 제2 컨택부(CTS)를 통해 제1 전극(RME1) 및 제2 전극(RME2)과 전기적으로 접촉할 수 있다. 제1 컨택부(CTD)는 제1 절연층(PAS1)을 관통하여 제1 전극(RME1)의 상면 일부를 노출할 수 있고, 제2 컨택부(CTS)는 제1 절연층(PAS1)을 관통하여 제2 전극(RME2)의 상면 일부를 노출할 수 있다. 제1 컨택부(CTD)와 제2 컨택부(CTS)는 각 서브 화소(PXn) 당 복수개 배치될 수 있다. 예를 들어, 도 5에서는 제1 컨택부(CTD)와 제2 컨택부(CTS)가 2개씩 한 쌍의 컨택부(CTD, CTS)들이 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 더 많은 수의 컨택부(CTD, CTS)들이 배치될 수 있다.
제1 컨택부(CTD)와 제2 컨택부(CTS)는 각각 제1 절연층(PAS1)을 관통하므로, 제1 컨택부(CTD)와 제2 컨택부(CTS) 내에 배치되는 접촉 전극(CNE1, CNE2)은 제1 절연층(PAS1)과 계면을 형성할 수 있다. 상술한 바와 같이 접촉 전극(CNE1, CNE2)과 제1 절연층(PAS1) 사이의 계면이 형성되면 제1 절연층(PAS1) 내에서 진행하는 광이 상기 계면에서 반사되어 출사되지 못할 수 있다. 컨택부(CTD, CTS) 내에 배치된 접촉 전극(CNE1, CNE2)에 의해 광이 출사되지 못하고 유실되는 것을 방지하기 위해, 표시 장치(10)는 컨택부(CTD, CTS)들이 발광 소자(ED)의 광 경로를 회피하여 배치될 수 있다.
발광 소자(ED)들은 양 단부로 광이 방출되고, 상기 광은 발광 소자(ED)들이 연장된 방향으로 출사될 수 있다. 일 실시예에 따르면, 컨택부(CTD, CTS)들은 복수의 발광 소자(ED)들이 배치된 발광 소자 영역(EDA)으로부터 발광 소자(ED)가 연장된 방향에 수직한 방향으로 이격되어 배치될 수 있다. 복수의 발광 소자(ED)들은 전극(RME1, RME2) 상에 배치되고, 각 서브 화소(PXn)는 발광 영역(EMA) 내에서 광을 방출하는 발광 소자(ED)들이 배치된 영역인 발광 소자 영역(EDA)이 정의될 수 있다. 발광 소자 영역(EDA)을 기준으로 발광 소자(ED)가 연장된 방향, 예를 들어 제1 방향(DR1)에는 발광 소자(ED)에서 방출된 광들이 진행하는 영역이고, 상기 광들이 진행하는 영역에는 컨택부(CTD, CTS)들이 배치되지 않을 수 있다.
일 예로, 복수의 컨택부(CTD, CTS)들은 접촉 전극(CNE1, CNE2)의 제2 방향(DR2)의 일 단부 상에 배치될 수 있다. 제1 컨택부(CTD)는 제1 접촉 전극(CNE1)의 제2 방향(DR2)의 일 단부 상에 배치되고, 제2 컨택부(CTS)는 제2 접촉 전극(CNE2)의 제2 방향(DR2)의 일 단부 상에 배치될 수 있다. 또한, 컨택부(CTD, CTS)들은 발광 소자(ED)들, 및 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격되어 배치될 수 있다. 한 쌍의 제1 컨택부(CTD)들은 제1 전극(RME1)의 제1 부분(RM_L) 상에 배치되되, 발광 소자 영역(EDA)의 제2 방향(DR2) 일 측과 타 측으로 이격되어 배치될 수 있다. 이와 동일하게 한 쌍의 제2 컨택부(CTS)들은 제2 전극(RME2)의 제1 부분(RM_L) 상에 배치되되, 발광 소자 영역(EDA)의 제2 방향(DR2) 일 측과 타 측으로 이격되어 배치될 수 있다. 발광 소자 영역(EDA)에는 발광 소자(ED)들이 제2 방향(DR2)으로 배열되고, 이들 중 최상측 발광 소자(ED)와 최하측 발광 소자(ED)의 연장된 방향으로 임의의 기준선(RL1, RL2)들이 정의될 수 있다.
기준선(RL1, RL2)은 상기 최상측 발광 소자(ED)의 양 단부를 가로지르며 연장된 제1 기준선(RL1)과 상기 최하측 발광 소자(ED)의 양 단부를 가로지르며 연장된 제2 기준선(RL2)을 포함할 수 있다. 제1 기준선(RL1)과 제2 기준선(RL2) 사이의 영역은 발광 소자 영역(EDA)의 제1 방향(DR1) 양 측 영역으로써, 발광 소자(ED)들에서 방출된 광들이 진행하는 영역일 수 있다. 일 실시예에 따르면, 복수의 컨택부(CTD, CTS)들은 제1 기준선(RL1)과 제2 기준선(RL2) 사이 영역 외부에 배치되며, 각각 제1 기준선(RL1) 및 제2 기준선(RL2)과 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제1 기준선(RL1)과 제2 기준선(RL2) 사이에는 컨택부(CTD, CTS)들이 배치되지 않으므로 발광 소자(ED)에서 방출된 광들 중 일부가 접촉 전극(CNE1, CNE2)과 제1 절연층(PAS1) 사이의 계면에서 반사되는 광을 최소화할 수 있다. 예를 들어, 제1 컨택부(CTD)와 제2 컨택부(CTS)가 제1 방향(DR1)으로 이격된 사이 영역에는 발광 소자(ED)들이 배치되지 않을 수 있다.
접촉 전극(CNE1, CNE2)이 전극(RME1, RME2)의 제1 부분(RM_L) 상에 배치되더라도, 컨택부(CTD, CTS)들은 기준선(RL1, RL2)들 사이 영역 외부에 배치되고 따라 발광 소자(ED)의 양 단부와 제1 뱅크(BNL1) 사이에는 배치되지 않을 수 있다. 발광 소자(ED)의 단부에서 방출된 광은 제1 뱅크(BNL1)의 경사진 측면 상에 배치된 전극(RME1, RME2)에서 반사되기까지 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2)의 계면에서 반사되지 않으므로, 대부분의 광들이 제1 절연층(PAS1)으로 입사하더라도 원활하게 출사될 수 있다. 일 실시예에 따른 표시 장치(10)는 접촉 전극(CNE1, CNE2)과 제1 절연층(PAS1)이 서로 다른 굴절률을 갖더라도, 발광 소자(ED)에서 방출된 광들이 접촉 전극(CNE1, CNE2)과 제1 절연층(PAS1)의 계면에서 반사되어 출사되지 못하는 것을 방지할 수 있다. 표시 장치(10)는 접촉 전극(CNE1, CNE2) 및 컨택부(CTD, CTS)의 배치를 설계하여 발광 소자(ED)에서 방출된 광의 출광 효율 저하를 방지할 수 있다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(ED)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(ED)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(ED)는 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 7을 참조하면, 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(ED)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제1 단부는 발광층(36)을 기준으로 제1 반도체층(31)이 배치된 부분일 수 있다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(ED)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제2 단부는 발광층(36)을 기준으로 제2 반도체층(32)이 배치된 부분일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(ED)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 7에서는 발광 소자(ED)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(ED)에 대한 설명은 전극층(37)의 수가 달라지거나 발광 소자(ED)가 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(ED)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형 도펀트로 도핑된 반도체 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치될 수 있다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(ED)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 제2 반도체층(32), 발광층(36), 및 전극층(37)의 측면까지 커버하거나 중첩하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다. 이에 따라 발광층(36)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(ED)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다. 예를 들어, 절연막(38)은 스테아릭 산(Stearic acid), 2,3-나프탈렌 디카르복실산(2,3-Naphthalene dicarboxylic acid) 등과 같은 물질로 외면이 표면처리될 수 있다.
발광 소자(ED)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 3㎛ 내지 5㎛의 길이를 가질 수도 있다. 발광 소자(ED)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(ED)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(ED)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(ED)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다.
도 8은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 9는 도 8의 B부분의 확대도이다. 도 9는 도 8의 제1 서브 화소(PX1)에서 발광 소자 영역(EDA)을 포함하여 전극(RME1_1, RME2_1)들과 접촉 전극(CNE1, CNE2)들이 배치된 부분을 확대하여 도시하고 있다.
도 8 및 도 9를 참조하면, 표시 장치(10_1)는 접촉 전극(CNE1, CNE2)들의 배치에 대응하여 제1 전극(RME1_1)과 제2 전극(RME2_1)이 다른 형상을 가질 수 있다. 일 실시예에 따르면, 제1 전극(RME1_1)과 제2 전극(RME2_1)은 제1 부분(RM_L)과 제2 부분(RM_U)을 전기적으로 연결하는 제3 부분(RM_B)을 더 포함할 수 있다. 각 전극(RME1_1, RME2_1)들은 제1 부분(RM_L)이 발광 영역(EMA) 내에만 배치되고, 전극 연결부(RM_R)는 제1 부분(RM_L)보다 제2 방향(DR2)으로 측정된 길이가 더 짧을 수 있다. 각 전극(RME1_1, RME2_1)들은 제1 뱅크(BNL1) 상에 배치된 제2 부분(RM_U)으로부터 서로 이격된 제1 방향(DR1)으로 제1 부분(RM_L)이 돌출된 형상을 가질 수 있고, 발광 소자(ED)들은 제1 부분(RM_L) 상에 배치될 수 있다. 본 실시예는 전극(RME1_1, RME2_1)들의 형상이 다른 점에서 도 3의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
발광 소자(ED)들은 전극(RME1_1, RME2_1) 상에 생성된 전계에 의해 유전영동힘을 받아 전극(RME1_1, RME2_1)들 상에 배치될 수 있다. 전극(RME1_1, RME2_1)들에 정렬 신호가 인가되면 이들 상에는 전계가 생성되는데, 전극(RME1_1, RME2_1) 사이의 간격이 가까울수록 더 강한 전계가 생성될 수 있다. 발광 소자(ED)들은 잉크에 분산된 상태에서 강한 전계에 의해 큰 힘이 전달될 수 있고, 대부분의 발광 소자(ED)들이 전계의 세기가 강한 곳에 배치될 수 있다.
도 9에 예시된 바와 같이, 제1 전극(RME1_1)과 제2 전극(RME2_1)은 제2 방향(DR2)으로 연장된 형상을 갖는 제1 부분(RM_L)과 제2 부분(RM_U)을 포함하고, 이들을 전기적으로 연결하는 제3 부분(RM_B)을 더 포함할 수 있다. 제1 부분(RM_L)은 제3 층간 절연층(IL3) 상에 직접 배치되고, 발광 영역(EMA) 내에만 배치될 수 있다. 제2 부분(RM_U)은 제1 뱅크(BNL1) 상에 배치되어 발광 영역(EMA)을 넘어 제2 방향(DR2)으로 연장될 수 있고, 제2 뱅크(BNL2)와 중첩하는 부분에는 컨택홀(CT1, CT2)들이 형성될 수 있다.
제1 부분(RM_L)이 제2 부분(RM_U)으로부터 제1 방향(DR1)으로 돌출된 형상을 가짐에 따라, 일 실시예에 따르면 제1 전극(RME1_1)과 제2 전극(RME2_1) 사이의 간격은 제1 부분(RM_L) 사이의 간격이 제2 부분(RM_U) 사이의 간격보다 짧을 수 있다. 제1 전극(RME1_1)과 제2 전극(RME2_1)에 정렬 신호가 인가되면 제1 부분(RM_L)들 상에는 더 강한 전계가 생성될 수 있고, 대부분의 발광 소자(ED)들이 제1 부분(RM_L)들 상에 배치될 수 있다. 상술한 바와 같이, 접촉 전극(CNE1, CNE2)들과 전극(RME1_1, RME2_1)이 전기적으로 접촉하는 컨택부(CTD, CTS)는 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격되어 형성되는데, 발광 소자(ED)들이 특정 위치에 집중적으로 배치되도록 전극(RME1_1, RME2_1)의 형상을 설계하여 발광 소자 영역(EDA)을 쉽게 구분할 수 있다.
또한, 제1 부분(RM_L)과 제2 부분(RM_U)은 제3 부분(RM_B)을 통해 전기적으로 연결될 수 있는데, 제3 부분(RM_B)은 제1 부분(RM_L)보다 제2 방향(DR2)으로 측정된 길이가 더 짧을 수 있다. 제1 부분(RM_L)은 제3 부분(RM_B)을 기준으로 제2 방향(DR2)으로 돌출된 부분을 포함하고, 상기 돌출된 부분에는 컨택부(CTD, CTS)들이 형성될 수 있다. 전극(RME1_1, RME2_1)들의 제2 부분(RM_U)에서 인가된 정렬 신호는 제3 부분(RM_B)을 통해 제1 부분(RM_L)으로 전달되는데, 제1 부분(RM_L) 중 제3 부분(RM_B)과 전기적으로 연결된 부분은 상대적으로 강한 세기의 전계가 생성될 수 있고, 제1 부분(RM_L) 중 제3 부분(RM_B)으로부터 돌출된 부분에 배치되는 발광 소자(ED)의 수는 비교적 적을 수 있다. 상기 돌출된 부분에 발광 소자(ED)들이 배치되지 않으면 컨택부(CTD, CTS)들을 형성하기 위한 공간을 확보할 수 있다. 발광 소자(ED)들은 최상측과 최하측 발광 소자(ED)의 양 단부를 가로지르는 기준선(RL1, RL2)들이 제3 부분(RM_B)을 가로지르도록 배치될 수 있고, 기준선(RL1, RL2)들 사이의 영역 외부에 배치되는 컨택부(CTD, CTS)들은 제3 부분(RM_B)과 제1 방향(DR1)으로 비중첩할 수 있다.
접촉 전극(CNE1, CNE2)들은 도 3의 실시예와 동일하게 전극(RME1_1, RME2_1)들의 제1 부분(RM_L) 상에 배치된다. 대부분의 발광 소자(ED)들이 제1 부분(RM_L) 상에 배치되고 컨택부(CTD, CTS)들도 제1 부분(RM_L) 상에 배치되므로, 접촉 전극(CNE1, CNE2)들은 각각 제1 부분(RM_L) 상에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 본 실시예는 전극(RME1_1, RME2_1)이 다른 형상을 갖도록 설계하여 발광 소자(ED)들을 특정 위치에 집중적으로 배치시킬 수 있고, 발광 소자 영역(EDA)을 기준으로 제2 방향(DR2)으로 이격된 위치에 컨택부(CTD, CTS)들을 배치하는 것이 용이한 이점이 있다.
한편, 컨택부(CTD, CTS)들은 발광 소자(ED)에서 방출된 광의 광 경로, 또는 발광 소자 영역(EDA)으로부터 제2 방향(DR2)으로 이격되어 배치된다면, 반드시 전극(RME1, RME2)들의 제1 부분(RM_L) 상에 형성되지 않을 수 있다. 표시 장치(10)는 접촉 전극(CNE1, CNE2)이 발광 소자(ED)와 전기적으로 접촉한 부분은 최소한의 폭을 갖도록 형성되면서, 컨택부(CTD, CTS)들이 발광 소자(ED)에서 방출된 광의 광 경로를 회피하도록 형성된다면, 컨택부(CTD, CTS)들의 위치는 다양하게 변형될 수 있다.
도 10은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 11은 도 10의 C부분의 확대도이다. 도 12는 도 11의 Q5-Q5'선을 따라 자른 단면도이다. 도 11은 도 10의 제1 서브 화소(PX1)에서 발광 소자 영역(EDA)을 포함하여 전극(RME1, RME2)들과 접촉 전극(CNE1_2, CNE2_2)들이 배치된 부분을 확대하여 도시하고 있다. 도 12는 발광 소자(ED)와 이격되어 컨택부(CTD, CTS)들을 가로지르는 단면을 도시하고 있다.
도 10 내지 도 12를 참조하면, 일 실시예에 따르면, 표시 장치(10_2)는 컨택부(CTD, CTS)들이 전극(RME1, RME2)들의 제2 부분(RM_U) 상에 배치되고 접촉 전극(CNE1_2, CNE2_2)은 제1 부분(RM_L)과 제2 부분(RM_U)에 걸쳐 배치된 형상을 가질 수 있다. 접촉 전극(CNE1_2, CNE2_2)은 제1 부분(RM_L) 상에 배치되어 발광 소자(ED)들과 전기적으로 접촉하는 접촉 전극 연장부(CN_E), 제2 부분(RM_U) 상에 배치되어 컨택부(CTD, CTS)를 통해 전극(RME1, RME2)들과 전기적으로 접촉하는 접촉 전극 컨택부(CN_C) 및 접촉 전극 연장부(CN_E)와 접촉 전극 컨택부(CN_C)를 전기적으로 연결하는 접촉 전극 연결부(CN_B)를 포함할 수 있다. 본 실시예는 접촉 전극(CNE1_2, CNE2_2)의 형상이 다른 점에서 도 3의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하고 접촉 전극(CNE1_2, CNE2_2)의 형상에 대하여 자세히 설명하기로 한다.
컨택부(CTD, CTS)들은 각 전극(RME1, RME2)들의 제2 부분(RM_U) 상에 배치되되, 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격된 위치에 배치될 수 있다. 상술한 바와 같이 컨택부(CTD, CTS)들은 발광 소자(ED)들 중 최상측 및 최하측 발광 소자(ED)들의 양 단부를 가로지르는 기준선(RL1, RL2)들 사이 영역 외부에 배치되어 기준선(RL1, RL2)들과 제2 방향(DR2)으로 이격될 수 있다. 각 전극(RME1, RME2)의 제1 부분(RM_L) 상에는 발광 소자(ED)들이 무작위로 배열됨에 따라 컨택부(CTD, CTS)를 형성하기 위한 공간이 충분히 확보되지 못할 수도 있다. 이 경우, 컨택부(CTD, CTS)들은 전극(RME1, RME2)의 제2 부분(RM_U) 상에 배치되고, 후술하는 접촉 전극(CNE1_2, CNE2_2)의 형상을 다르게 설계하여 발광 소자(ED)와 전극(RME1, RME2)들을 전기적으로 연결할 수 있다.
접촉 전극(CNE1_2, CNE2_2)들의 접촉 전극 연장부(CN_E)는 제1 부분(RM_L) 상에 배치되어 제2 방향(DR2)으로 연장된다. 접촉 전극 연장부(CN_E)는 실질적으로 도 3의 접촉 전극(CNE1, CNE2)과 동일한 형상을 가질 수 있다.
접촉 전극 컨택부(CN_C)는 전극(RME1, RME2)의 제2 부분(RM_U) 상에 배치된다. 접촉 전극 컨택부(CN_C)는 접촉 전극 연장부(CN_E)와 제1 방향(DR1)으로 이격되어 배치되며, 컨택부(CTD, CTS)들을 덮거나 중첩하도록 배치될 수 있다. 접촉 전극(CNE1_2, CNE2_2)들은 접촉 전극 컨택부(CN_C)에서 컨택부(CTD, CTS)들을 통해 전극(RME1, RME2)과 전기적으로 접촉할 수 있다. 접촉 전극 컨택부(CN_C)의 경우에도 발광 소자(ED)에서 방출된 광의 광 경로를 회피하여 배치될 수 있다. 예를 들어, 접촉 전극 컨택부(CN_C)들은 컨택부(CTD, CTS)들을 덮도록 배치되되, 최상측 및 최하측 발광 소자(ED)들의 양 단부를 가로지르는 기준선(RL1, RL2)과는 제2 방향(DR2)으로 이격되어 배치될 수 있다.
접촉 전극 연결부(CN_B)는 접촉 전극 연장부(CN_E)와 접촉 전극 컨택부(CN_C)를 전기적으로 연결하도록 배치된다. 접촉 전극 연결부(CN_B)는 접촉 전극 연장부(CN_E)의 제2 방향(DR2) 양 측에 배치되고 제1 방향(DR1)으로 연장되어 접촉 전극 컨택부(CN_C)와 전기적으로 연결될 수 있다. 접촉 전극 연결부(CN_B)도 발광 소자(ED)에서 방출된 광의 광 경로를 회피하여 최상측 및 최하측 발광 소자(ED)들의 양 단부를 가로지르는 기준선(RL1, RL2)과는 제2 방향(DR2)으로 이격되어 배치될 수 있다.
접촉 전극(CNE1_2, CNE2_2)은 발광 소자(ED)들이 배치된 제1 부분(RM_L) 상에서 제2 방향(DR2)으로 연장되어 배치되되, 발광 소자(ED)에서 방출된 광의 광 경로를 회피하도록 이를 우회하여 전극(RME1, RME2)들의 제2 부분(RM_U) 상에 걸쳐 배치된 형상을 가질 수 있다. 접촉 전극(CNE1_2, CNE2_2)은 기준선(RL1, RL2)들 사이에는 접촉 전극 연장부(CN_E)들이 최소한의 폭을 갖고 배치되며, 컨택부(CTD, CTS)들 상에 배치되도록 기준선(RL1, RL2)과 제2 방향(DR2)으로 이격되어 접촉 전극 연결부(CN_B)와 접촉 전극 컨택부(CN_C)들이 배치될 수 있다. 본 실시예는 컨택부(CTD, CTS)들이 제2 부분(RM_U) 상에 배치됨에 따라 이들이 형성되기 위한 공간 확보가 용이한 이점이 있다. 이에 대응하여 접촉 전극(CNE1_2, CNE2_2)의 형상을 다르게 설계할 수 있고, 발광 소자(ED)에서 방출된 광의 출광 효율을 향상시킬 수 있는 범위 내에서 발광 소자(ED)와 전극(RME1, RME2)을 전기적으로 연결할 수 있다.
상술한 실시예들은 각 서브 화소(PXn)마다 하나의 제1 전극(RME1)과 제2 전극(RME2)만을 포함하는 경우를 예시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 각 서브 화소(PXn)마다 더 많은 수의 전극(RME1, RME2)들과 발광 소자(ED)들을 포함할 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 14는 도 13의 D부분의 확대도이다. 도 15는 도 13의 Q6-Q6'선을 따라 자른 단면도이다. 도 14는 도 13의 제1 서브 화소(PX1)에서 발광 소자 영역(EDA)을 포함하여 전극(RME1_3, RME2_3, RME3_3, RME4_3)들과 접촉 전극(CNE1_3, CNE2_3, CNE3_3)들이 배치된 부분을 확대하여 도시하고 있다. 도 15는 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 13 내지 도 15를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 각 서브 화소(PXn)마다 더 많은 수의 전극(RME1_3, RME2_3, RME3_3, RME4_3)들, 발광 소자(ED1, ED2)들, 및 접촉 전극(CNE1_3, CNE2_3, CNE3_3)들을 포함할 수 있다. 표시 장치(10_3)는 각 서브 화소(PXn)에 배치되는 제1 전극(RME1_3)과 제2 전극(RME2_3)에 더하여 제3 전극(RME3_3) 및 제4 전극(RME4_3)들을 더 포함하고, 제1 전극(RME1_3)과 제3 전극(RME3_3) 사이에 배치된 제1 발광 소자(ED1) 및 제2 전극(RME2_3)과 제4 전극(RME4_3) 사이에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 각 서브 화소(PXn)는 더 많은 수의 발광 소자(ED1, ED2)들을 포함하여 단위 면적 당 휘도가 향상될 수 있다. 제1 전극(RME1_3) 및 제2 전극(RME2_3)과 달리 제3 전극(RME3_3) 및 제4 전극(RME4_3)은 제3 도전층과 직접 연결되지 않고, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제3 접촉 전극(CNE3_3)을 통해 서로 전기적으로 직렬로 연결될 수 있다. 이하, 도 2 내지 도 5의 실시예와 비교하여 차이점을 중심으로 설명하기로 한다.
제1 뱅크(BNL1_3)는 이웃하는 서브 화소(PXn)에 걸쳐 배치된 제1 서브 뱅크(BNL_A)와, 제1 서브 뱅크(BNL_A)들 사이에 배치된 제2 서브 뱅크(BNL_B)를 포함할 수 있다. 발광 영역(EMA)의 중심부에는 제2 방향(DR2)으로 연장된 제2 서브 뱅크(BNL_B)가 배치되고, 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 양 측에는 각각 제1 서브 뱅크(BNL_A)들이 배치될 수 있다. 본 실시예의 제1 뱅크(BNL1_3)는 도 3의 제1 뱅크(BNL1)와 실질적으로 동일한 패턴으로 배치된 제1 서브 뱅크(BNL_A)와, 제1 방향(DR1)으로 이격된 제1 서브 뱅크(BNL_A)들 사이에 배치된 제2 서브 뱅크(BNL_B)를 더 포함하는 점에서 차이가 있다.
제1 전극(RME1_3)과 제4 전극(RME4_3)은 각각 서로 다른 제1 서브 뱅크(BNL_A) 상에 배치되어 제2 방향(DR2)으로 연장된다. 제1 전극(RME1_3)은 발광 영역(EMA)의 중심을 기준으로 좌측의 제1 서브 뱅크(BNL_A) 상에 배치되고 제4 전극(RME4_3)은 우측의 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3)은 부분적으로 절곡된 형상을 가질 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3)은 제2 방향(DR2)으로 연장되되, 다른 부분보다 큰 폭을 갖는 전극 확장부(RM_S), 제1 방향(DR1) 및 제2 방향(DR2)으로부터 기울어진 방향으로 연장된 전극 절곡부(RM_D)들, 및 전극 절곡부(RM_D)들과 전극 확장부(RM_S)를 전기적으로 연결하는 전극 연장부(RM_E)들을 포함할 수 있다. 제1 전극(RME1_3)은 전반적으로 제2 방향(DR2)으로 연장된 형상을 갖되, 부분적으로 더 큰 폭을 갖거나 제2 방향(DR2)으로부터 기울어진 방향으로 절곡된 형상을 가질 수 있다. 제4 전극(RME4_3)은 발광 영역(EMA)의 중심부를 기준으로 전극 컨택부(RM_C)를 제외한 제1 전극(RME1_3)과 대칭 구조를 가질 수 있고, 이들은 서로 제1 방향(DR1)으로 이격되어 배치될 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3) 사이에는 제2 전극(RME2_3)과 제3 전극(RME3_3)이 배치될 수 있다.
제1 전극(RME1_3)의 전극 확장부(RM_S)는 다른 부분보다 큰 폭을 가질 수 있다. 전극 확장부(RM_S)는 서브 화소(PXn)의 발광 영역(EMA) 내에서 제1 서브 뱅크(BNL_A)들 상에 배치되어 제2 방향(DR2)으로 연장되고, 제2 전극(RME2_3) 또는 제3 전극(RME3_3)과 이격될 수 있다. 제1 전극(RME1_3)은 전극 확장부(RM_S)를 포함하여 다른 부분들보다 제3 전극(RME3_3)과 인접하게 배치되고, 제4 전극(RME4_3)은 전극 확장부(RM_S)를 포함하여 다른 부분들보다 제2 전극(RME2_3)과 인접하게 배치될 수 있다. 발광 소자(ED)들은 제1 전극(RME1_3) 및 제4 전극(RME4_3)의 전극 확장부(RM_S)와 제3 전극(RME3_3) 또는 제2 전극(RME2_3) 상에 배치될 수 있다.
전극 확장부(RM_S)들의 제2 방향(DR2) 양 측에는 각각 전극 연장부(RM_E)들이 전기적으로 연결될 수 있다. 전극 연장부(RM_E)들은 전극 확장부(RM_S)와 전기적으로 연결되어 각 서브 화소(PXn)의 발광 영역(EMA)과 제2 뱅크(BNL2)에 걸쳐 배치될 수 있다. 전극 연장부(RM_E)는 그 폭이 전극 확장부(RM_S)의 폭보다 작을 수 있다. 각 전극 연장부(RM_E)들은 제2 방향(DR2)으로 연장된 일 변이 전극 확장부(RM_S)의 제2 방향(DR2)으로 연장된 일 변과 동일 선 상에서 전기적으로 연결될 수 있다. 예를 들어, 전극 확장부(RM_S)와 전극 연장부(RM_E)의 양 변들 중, 발광 영역(EMA)의 중심을 기준으로 외측에 위치한 일 변들이 연장되어 서로 전기적으로 연결될 수 있다.
발광 영역(EMA)의 상측에 배치된 전극 연장부(RM_E)에는 그 폭이 비교적 넓은 전극 컨택부(RM_C)가 형성될 수 있다. 전극 컨택부(RM_C)는 제2 뱅크(BNL2)와 중첩되어 제1 컨택홀(CT1)이 형성될 수 있다. 다만, 제1 전극(RME1_3)에만 전극 컨택부(RM_C)가 형성되고, 제4 전극(RME4_3)에는 전극 컨택부(RM_C)가 형성되지 않을 수 있다. 제4 전극(RME4_3)은 제3 도전층과 직접 전기적으로 연결되지 않고, 후술하는 제3 접촉 전극(CNE3_3)을 통해 전기 신호가 전달될 수 있다.
전극 절곡부(RM_D)들은 전극 연장부(RM_E)들과 전기적으로 연결될 수 있다. 전극 절곡부(RM_D)는 발광 영역(EMA)의 상측에서 전극 연장부(RM_E)와 전기적으로 연결되어 제2 뱅크(BNL2)와 절단부 영역(CBA)에 걸쳐 배치되거나, 발광 영역(EMA)의 하측에 배치되어 제2 방향(DR2)으로 이웃한 서브 화소(PXn)와의 경계에 걸쳐 배치될 수 있다. 전극 절곡부(RM_D)들은 제2 방향(DR2)으로부터 기울어진 방향, 예를 들어 서브 화소(PXn)의 중심을 향해 절곡될 수 있다.
제2 전극(RME2_3)과 제3 전극(RME3_3)은 도 3의 실시예와 유사한 형상을 갖고 제1 전극(RME1_3)과 제4 전극(RME4_3)들 사이에 배치될 수 있다. 제2 전극(RME2_3)과 제3 전극(RME3_3)은 각각 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 양 측에 배치되어 서로 이격될 수 있다. 제2 전극(RME2_3)은 제4 전극(RME4_3)과 제1 방향(DR1)으로 이격되어 제2 서브 뱅크(BNL_B)의 우측 상에 배치되고, 제3 전극(RME3_3)은 제1 전극(RME1_3)과 제1 방향(DR1)으로 이격되어 제2 서브 뱅크(BNL_B)의 좌측 상에 배치된다. 제2 전극(RME2_3)은 제2 뱅크(BNL2)와 중첩된 부분에서 전극 컨택부(RM_C)가 형성되고, 전극 컨택부(RM_C)는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 반면, 제3 전극(RME3_3)은 제3 도전층과 직접 전기적으로 연결되지 않으며, 제4 전극(RME4_3)과 유사하게 제3 접촉 전극(CNE3_3)을 통해 전기 신호가 전달될 수 있다.
도면에 도시되지 않았으나, 각 전극(RME1_3, RME2_3, RME3_3, RME4_3)들은 도 3의 실시예와 동일하게 제1 부분(도 5의 'RM_L')과 제2 부분(도 5의 'RM_U')을 포함할 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3)은 전극 확장부(RM_S) 중 일부분이 제1 부분(RM_L)이고 다른 부분들은 제2 부분(RM_U)일 수 있다. 제1 전극(RME1_3)과 제4 전극(RME4_3)의 제2 부분(RM_U)은 각각 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다. 제2 전극(RME2_3)과 제3 전극(RME3_3)은 제2 서브 뱅크(BNL_B) 상에 배치된 제2 부분(RM_U)과 제1 전극(RME1_3) 및 제4 전극(RME4_3)과 이격 대향하는 제1 부분(RM_L)을 포함할 수 있다.
제1 발광 소자(ED1)는 제1 전극(RME1_3) 및 제3 전극(RME3_3) 상에 배치되고, 제2 발광 소자(ED2)는 제2 전극(RME2_3) 및 제4 전극(RME4_3) 상에 배치될 수 있다. 발광 소자(ED1, ED2)는 제1 반도체층(31)이 배치된 제1 단부가 향하는 방향인 배향 방향을 가질 수 있는데, 표시 장치(10_3)의 서브 화소(PXn)가 더 많은 수의 전극들을 포함함에 따라, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제1 단부가 향하는 방향이 서로 반대 방향일 수 있다. 예를 들어, 제1 발광 소자(ED1)는 제1 단부가 제3 전극(RME3_3) 상에 배치되고 그 반대편 제2 단부는 제1 전극(RME1_3) 상에 배치되어, 제1 발광 소자(ED1)들은 제1 단부가 제1 방향(DR1) 일 측을 향하도록 배치될 수 있다. 반면, 제2 발광 소자(ED2)는 제1 단부가 제2 전극(RME2_3) 상에 배치되고 그 반대편 제2 단부는 제4 전극(RME4_3) 상에 배치되어, 제2 발광 소자(ED2)들은 제1 단부가 제1 방향(DR1) 타 측을 향하도록 배치될 수 있다. 배향 방향이 서로 반대 방향인 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 후술하는 제3 접촉 전극(CNE3_3)을 통해 서로 전기적으로 직렬로 연결될 수 있다.
제1 접촉 전극(CNE1_3)은 제1 전극(RME1_3) 상에 배치되어 제1 발광 소자(ED1)의 일 단부로써 제2 단부와 전기적으로 접촉할 수 있다. 제2 접촉 전극(CNE2_3)은 제2 전극(RME2_3) 상에 배치되어 제2 발광 소자(ED2)의 일 단부로써 제1 단부와 전기적으로 접촉할 수 있다. 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)은 각각 제1 전극(RME1_3) 및 제2 전극(RME2_3)과 전기적으로 접촉하고, 이들은 각각 제1 트랜지스터(T1) 및 제2 전압 배선(VL2)을 통해 발광 소자(ED1, ED2)의 구동을 위한 전원 전압들이 전달될 수 있다.
제3 접촉 전극(CNE3_3)은 제3 전극(RME3_3) 및 제4 전극(RME4_3) 상에 배치될 수 있다. 제3 접촉 전극(CNE3_3)은 제2 방향(DR2)으로 연장되어 제3 전극(RME3_3) 또는 제4 전극(RME4_3) 상에 배치된 접촉 전극 연장부와, 이들을 서로 전기적ㅇㅡ로 연결하는 복수의 접촉 전극 연결부를 포함할 수 있다. 제3 접촉 전극(CNE3_3)의 접촉 전극 연장부들은 각각 제3 전극(RME3_3) 또는 제4 전극(RME4_3) 상에 배치되어 제2 방향(DR2)으로 연장되고, 제3 접촉 전극(CNE3_3)의 접촉 전극 연결부들은 제1 방향(DR1)으로 연장되어 전극 연장부들을 상호 전기적으로 연결할 수 있다. 제3 접촉 전극(CNE3_3)은 평면 상 제2 접촉 전극(CNE2_3)을 둘러싸는 형상으로 배치될 수 있다.
제3 접촉 전극(CNE3_3)의 접촉 전극 연장부들은 제3 전극(RME3_3) 또는 제4 전극(RME4_3) 및 발광 소자(ED1, ED2)의 일 단부와 전기적으로 접촉할 수 있다. 예를 들어, 제3 전극(RME3_3) 상에 배치된 제3 접촉 전극(CNE3_3)의 전극 연장부는 제3 전극(RME3_3) 및 제1 발광 소자(ED1)의 제1 단부와 전기적으로 접촉하고, 제4 전극(RME4_3) 상에 배치된 제3 접촉 전극(CNE3_3)의 전극 연장부는 제4 전극(RME4_3) 및 제2 발광 소자(ED2)의 제2 단부와 전기적으로 접촉할 수 있다.
제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)은 각각 제1 전극(RME1_3)과 제2 전극(RME2_3)의 제1 부분(RM_L) 상에 배치되고, 제1 컨택부(CTD)와 제2 컨택부(CTS)들도 각각 제1 부분(RM_L) 상에 배치될 수 있다. 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)은 제1 부분(RM_L) 상에서 제2 방향(DR2)으로 연장되어 배치되고, 제1 컨택부(CTD)와 제2 컨택부(CTS)들은 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격되어 배치된다.
제3 접촉 전극(CNE3_3)은 접촉 전극 연장부들은 제3 전극(RME3_3)과 제4 전극(RME4_3)의 제1 부분(RM_L) 상에서 제2 방향(DR2)으로 연장되며 발광 소자(ED1, ED2)들의 일 단부와 전기적으로 접촉할 수 있다. 제3 접촉 전극(CNE3_3)은 제3 전극(RME3_3)과 제4 전극(RME4_3)의 제1 부분(RM_L)에 배치된 제3 컨택부(CTF)를 통해 이들과 각각 전기적으로 접촉할 수 있다. 제3 컨택부(CTF)의 경우에도 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격되어 제1 부분(RM_L) 상에 배치될 수 있다. 다만, 제3 접촉 전극(CNE3_3)은 접촉 전극 연장부들을 서로 연결하는 접촉 전극 연결부를 포함하고, 접촉 전극 연결부는 제3 전극(RME3_3)의 제2 부분(RM_U) 상에도 배치될 수 있다. 이에 따라, 제3 컨택부(CTF)는 제3 전극(RME3_3)의 제2 부분(RM_U)에 배치될 수도 있다. 표시 장치(10_3)의 각 서브 화소(PXn)마다 배치되는 전극(RME1_3, RME2_3, RME3_3, RME4_3)의 수가 증가하더라도, 접촉 전극(CNE1_3, CNE2_3, CNE3_3)들의 배치 및 컨택부(CTD, CTS, CTF)들의 배치를 도면과 같이 설계하여 발광 소자(ED)에서 방출된 광의 출광 효율을 향상시킬 수 있다.
일 실시예에서, 표시 장치(10_3)는 단면도 상 제3 접촉 전극(CNE3_3)은 제1 접촉 전극(CNE1_3) 및 제2 접촉 전극(CNE2_3)과 다른 층에 배치될 수 있다. 예를 들어, 제3 접촉 전극(CNE3_3)은 제2 절연층(PAS2) 상에 배치되고, 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)은 제3 절연층(PAS3) 상에 배치될 수 있다. 다만, 이에 제한되지 않으며, 제3 절연층(PAS3)의 기준으로 접촉 전극(CNE1_3, CNE2_3, CNE3_3)들의 그 배치 순서는 서로 달라질 수 있다.
제1 발광 소자(ED1)와 제2 발광 소자(ED2)에는 각각 제1 접촉 전극(CNE1_3)과 제2 접촉 전극(CNE2_3)을 통해 전원 전압들이 인가될 수 있다. 상기 전원 전압들은 발광 소자(ED1, ED2)를 통해 흐를 수 있고, 제1 발광 소자(ED1)와 제2 발광 소자(ED2) 사이에서는 제3 접촉 전극(CNE3_3)을 통해 흐를 수 있다. 제3 접촉 전극(CNE3_3)은 제1 발광 소자(ED1)와 제2 발광 소자(ED2) 사이의 연결 경로를 형성할 수 있고, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제3 접촉 전극(CNE3_3)을 통해 전기적으로 직렬로 연결될 수 있다. 제3 접촉 전극(CNE3_3)이 제3 전극(RME3_3) 및 제4 전극(RME4_3)과 전기적으로 접촉함에 따라, 제3 전극(RME3_3) 및 제4 전극(RME4_3)은 그 하부의 회로층과 직접 연결되지 않더라도 플로팅(Floating) 상태로 남지 않고 전원 전압이 흐를 때 이와 전기적으로 연결될 수 있다.
표시 장치(10)는 각 서브 화소(PXn) 내에서 일부 전극들을 분리하여 더 많은 수의 발광 소자(ED)들을 전기적으로 직렬로 연결할 수 있다. 이에 따라, 각 서브 화소(PXn)에는 서로 분리된 복수의 전극들과 접촉 전극들을 더 포함하여 신규한 화소 전극 구조를 가질 수 있다.
도 16은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 17은 도 16의 제1 서브 화소를 나타내는 평면도이다. 도 18은 도 17의 Q7-Q7'선을 따라 자른 단면도이다. 도 19는 도 17의 Q8-Q8'선을 따라 자른 단면도이다. 도 20은 도 17의 Q9-Q9'선을 따라 자른 단면도이다. 도 18은 도 17의 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있다. 도 19는 제1 컨택부(CTD), 제2 컨택부(CTS) 및 제3 컨택부(CTF)를 가로지르는 단면을 도시하고 있고, 도 20은 제2 방향(DR2)으로 이격된 제1 전극(RME1_4)과 제4 전극(RME4_4) 사이를 가로지르는 단면을 도시하고 있다.
도 16 내지 도 20을 참조하면, 표시 장치(10_4)는 각 서브 화소(PXn)마다 배치되어 서로 제1 방향(DR1) 및 제2 방향(DR2)으로 이격된 복수의 전극(RME1_4, RME2_4, RME3_4, RME4_4, RME5_4, RME6_4, RME7_4, RME8_4)들을 포함한다. 제1 방향(DR1)으로 서로 이격된 전극들 상에는 복수의 발광 소자(ED; ED1, ED2, ED3, ED4)들이 배치되고, 각 전극들 상에는 접촉 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4, CNE5_4)들이 배치될 수 있다. 본 실시예는 신규한 전극 구조를 갖는 표시 장치(10_4)로써, 전극 및 접촉 전극들에 더하여 제1 뱅크(BNL1_4)의 구조 및 배치가 다른 점에서 도 3 및 도 13의 실시예와 차이가 있다. 다만, 각 접촉 전극들과 전극들이 전기적으로 접촉하는 컨택부(CTD, CTS, CTF)가 광 경로에서 회피하여 발광 소자 영역(EDA)으로부터 제2 방향(DR2)으로 이격 배치된 점에서는 상술한 실시예들과 동일하다. 이하, 신규한 전극 및 접촉 전극들의 구조에 대하여 자세히 설명하기로 한다.
제1 뱅크(BNL1_4)는 복수의 제1 서브 뱅크(BNL_A)들과 하나의 제2 서브 뱅크(BNL_B)를 포함할 수 있다. 복수의 제1 서브 뱅크(BNL_A)들은 제2 방향(DR2)으로 연장된 형상을 갖고 발광 영역(EMA) 내에 배치될 수 있다. 다른 실시예와 달리, 제1 서브 뱅크(BNL_A)는 제1 방향(DR1)으로 이웃한 다른 서브 화소(PXn)와의 경계를 넘지 않도록 배치되며, 제2 뱅크(BNL2)와 두께 방향으로 중첩하지 않을 수 있다. 각 서브 화소(PXn)에는 4개의 제1 서브 뱅크(BNL_A)가 배치될 수 있다. 각 제1 서브 뱅크(BNL_A)들은 서로 제1 방향(DR1) 및 제2 방향(DR2)으로 이격되어 배치되며, 발광 영역(EMA)의 중심부를 제1 방향(DR1) 및 제2 방향(DR2)으로 가로지르는 선을 기준으로 4등분된 영역에 각각 배치될 수 있다.
제2 서브 뱅크(BNL_B)는 제2 방향(DR2)으로 연장되어 발광 영역(EMA)을 넘어 배치될 수 있다. 제2 서브 뱅크(BNL_B)는 절단부 영역(CBA)에도 배치될 수 있으며, 제2 방향(DR2)으로 이웃한 다른 서브 화소(PXn)와의 경계를 넘어 배치될 수도 있다. 다만, 이에 제한되지 않고, 제2 서브 뱅크(BNL_B)는 절단부 영역(CBA)에는 배치되지 않도록 해당 서브 화소(PXn) 내에만 배치될 수도 있다. 제2 서브 뱅크(BNL_B)는 발광 영역(EMA)의 중심부에 배치되며 제1 방향(DR1)으로 이격된 제1 서브 뱅크(BNL_A)들 사이에 배치될 수 있다. 제2 서브 뱅크(BNL_B)는 제1 서브 뱅크(BNL_A)와 제1 방향(DR1)으로 이격된 부분은 더 넓은 폭을 가질 수 있다. 제2 서브 뱅크(BNL_B)의 넓은 폭을 갖는 부분에는 전극들이 배치될 수 있다. 제1 서브 뱅크(BNL_A)들과 제2 서브 뱅크(BNL_B)는 서로 이격 대향하며, 이들 사이에는 발광 소자(ED)들이 배치될 수 있다.
복수의 전극들은 한 쌍의 제1 타입 전극으로써 제1 전극(RME1_4)과 제2 전극(RME2_4)을 포함하고, 6개의 제2 타입 전극으로써 제3 내지 제8 전극(RME3_4, RME4_4, RME5_4, RME6_4, RME7_4, RME8_4)을 포함할 수 있다. 제1 타입 전극은 컨택홀(CT1, CT2)을 통해 그 하부의 제3 도전층과 직접 전기적으로 연결된 전극이고, 제2 타입 전극은 제3 도전층과 직접 전기적으로 연결되지 않은 전극일 수 있다. 제1 타입 전극은 제2 뱅크(BNL2)와 중첩된 부분에 형성된 전극 컨택부(RM_C)를 통해 제1 도전 패턴(CDP) 또는 제2 전압 배선(VL2)과 연결될 수 있으나, 제2 타입 전극은 전극 컨택부(RM_C)가 형성되지 않는 전극일 수 있다. 제2 타입 전극은 후술하는 제2 타입 접촉 전극과 전기적으로 접촉함으로써, 제1 타입 전극으로 인가된 전기 신호가 전달되어 플로팅 상태로 남지 않을 수 있다.
이와 유사하게, 복수의 접촉 전극들은 한 쌍의 제1 타입 접촉 전극으로써 제1 접촉 전극(CNE1_4)과 제2 접촉 전극(CNE2_4)을 포함하고, 3개의 제2 타입 접촉 전극으로써 제3 접촉 전극(CNE3_4), 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)을 포함할 수 있다. 제1 타입 접촉 전극은 제1 타입 전극 상에 배치되어 제1 컨택부(CTD) 또는 제2 컨택부(CTS)를 통해 이들과 전기적으로 접촉하고, 제2 타입 접촉 전극은 제2 타입 전극 상에 배치되어 제3 컨택부(CTF)를 통해 이들과 전기적으로 접촉할 수 있다. 발광 소자(ED)는 일 단부가 제1 타입 전극 상에 배치되고 타 단부가 제2 타입 전극 상에 배치된 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)와, 양 단부가 각각 제2 타입 전극 상에 배치된 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)를 포함할 수 있다.
제1 전극(RME1_4), 제4 전극(RME4_4), 제6 전극(RME6_4) 및 제8 전극(RME8_4)은 도 13의 실시예와 유사하게 전극 연장부(RM_E1, RM_E2)들과 전극 절곡부(RM_D)를 포함한 형상을 가질 수 있다. 다만, 도 13의 실시예와 달리 제1 전극(RME1_4), 제4 전극(RME4_4), 제6 전극(RME6_4) 및 제8 전극(RME8_4)들은 전극 확장부(RM_S)를 포함하지 않고, 균일한 폭을 갖는 복수의 전극 연장부(RM_E1, RM_E2)를 포함하면서, 전극 연장부(RM_E1, RM_E2)들 사이를 연결하는 전극 연결부(RM_R)를 포함한 형상을 가질 수 있다. 예를 들어, 제1 전극(RME1_4)은 제1 전극 연장부(RM_E1), 제2 전극 연장부(RM_E2) 및 제1 전극 연장부(RM_E1)와 제2 전극 연장부(RM_E2)를 연결하는 전극 연결부(RM_R)를 포함할 수 있다. 제1 전극 연장부(RM_E1)는 제1 방향(DR1)으로 이격된 다른 전극과 이격 대향하며 발광 소자(ED)가 배치되고, 제2 전극 연장부(RM_E2)는 제1 전극 연장부(RM_E1)와 엇갈린 방향에서 제2 방향(DR2)으로 연장되어 발광 영역(EMA)과 제2 뱅크(BNL2)에 걸쳐 배치될 수 있다. 제4 전극(RME4_4)은 발광 영역(EMA)의 중심부를 제1 방향(DR1)으로 가로지르는 가상선을 기준으로 제1 전극(RME1_4)과 대칭된 구조를 갖고, 제8 전극(RME8_4)과 제6 전극(RME6_4)은 각각 발광 영역(EMA)의 중심부를 제2 방향(DR2)으로 가로지르는 가상선을 기준으로 각각 제1 전극(RME1_4) 및 제4 전극(RME4_4)과 대칭된 구조를 가질 수 있다. 다만, 제4 전극(RME4_4)과 제6 전극(RME6_4) 및 제8 전극(RME8_4)에는 전극 컨택부(RM_C)가 형성되지 않을 수 있다. 예를 들어, 제4 전극(RME4_4)과 제6 전극(RME6_4) 및 제8 전극(RME8_4)은 전극 컨택부(RM_C)를 제외하여 이와 대칭적 구조를 가질 수 있다.
제2 전극(RME2_4), 제3 전극(RME3_4), 제5 전극(RME5_4) 및 제7 전극(RME7_4)은 일 방향으로 연장된 형상을 가질 수 있다. 제1 전극(RME1_4), 제4 전극(RME4_4), 제6 전극(RME6_4) 및 제8 전극(RME8_4)은 제1 서브 뱅크(BNL_A) 상에 배치되고, 제2 전극(RME2_4), 제3 전극(RME3_4), 제5 전극(RME5_4) 및 제7 전극(RME7_4)은 제2 서브 뱅크(BNL_B) 상에 배치될 수 있다. 각 전극들은 상술한 바와 같이 제3 층간 절연층(IL3) 상에 직접 배치된 제1 부분(RM_L)과 제1 뱅크(BNL1_4)의 상부에 위치한 제2 부분(RM_U)을 포함할 수 있다. 이하, 각 전극들의 구조에 대한 설명은 생략하고 상대적인 배치에 대하여 설명하기로 한다.
제1 전극(RME1_4)은 발광 영역(EMA)의 중심을 기준으로 좌상측에 배치될 수 있다. 제1 전극(RME1_4)은 제1 서브 뱅크(BNL_A) 중 좌상측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다. 제2 전극(RME2_4)은 발광 영역(EMA)의 상측에 배치될 수 있다. 제2 전극(RME2_4)은 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 타 측 상에 배치되며, 제2 서브 뱅크(BNL_B)의 넓은 폭을 갖는 부분과 중첩하도록 배치될 수 있다.
제3 전극(RME3_4)은 제1 전극(RME1_4)과 제2 전극(RME2_4) 사이에 배치되며, 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 일 측 상에 배치될 수 있다. 예를 들어, 제3 전극(RME3_4)은 제2 서브 뱅크(BNL_B)의 넓은 폭을 갖는 부분과 중첩하도록 배치될 수 있다. 제3 전극(RME3_4)은 제1 전극(RME1_4)의 제1 전극 연장부(RM_E1) 및 제2 전극(RME2_4)과 각각 이격되며, 제1 전극(RME1_4)과 이격된 사이에는 제1 발광 소자(ED1)가 배치될 수 있다. 제4 전극(RME4_4)은 전극 컨택부(RM_C)를 제외하고 제1 전극(RME1_4)과 제2 방향(DR2)으로 대칭된 구조를 가질 수 있다. 제4 전극(RME4_4)은 제1 서브 뱅크(BNL_A) 중 발광 영역(EMA)의 좌하측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치된다.
제5 전극(RME5_4)은 제3 전극(RME3_4)과 제2 방향(DR2)으로 이격되고 제4 전극(RME4_4)과 제1 방향(DR1)으로 이격될 수 있다. 제5 전극(RME5_4)은 제2 서브 뱅크(BNL_B)의 넓은 폭을 갖는 부분 중 하측에 배치된 부분 상에 배치된다. 제5 전극(RME5_4)은 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 일 측 상에 배치될 수 있다. 제4 전극(RME4_4)과 제5 전극(RME5_4)이 이격된 영역에는 제3 발광 소자(ED3)들이 배치될 수 있다. 제6 전극(RME6_4)은 제4 전극(RME4_4)과 제1 방향(DR1)으로 대칭된 구조를 갖고, 발광 영역(EMA)의 중심을 기준으로 우하측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치될 수 있다.
제7 전극(RME7_4)은 제5 전극(RME5_4)과 제6 전극(RME6_4) 사이에 배치되며, 제5 전극(RME5_4)이 배치된 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 타 측 상에 배치될 수 있다. 예를 들어, 제7 전극(RME7_4)은 제2 서브 뱅크(BNL_B)의 넓은 폭을 갖는 부분과 중첩하도록 배치될 수 있다. 제7 전극(RME7_4)은 제6 전극(RME6_4)의 제1 전극 연장부(RM_E1) 및 제5 전극(RME5_4)과 각각 이격되며, 제7 전극(RME7_4)과 이격된 사이에는 제4 발광 소자(ED4)가 배치될 수 있다. 제8 전극(RME8_4)은 제6 전극(RME6_4)과 제2 방향(DR2)으로 대칭된 구조를 가질 수 있다. 제8 전극(RME8_4)은 제1 서브 뱅크(BNL_A) 중 발광 영역(EMA)의 우상측에 배치된 제1 서브 뱅크(BNL_A) 상에 배치된다. 제8 전극(RME8_4)은 제2 전극(RME2_4)과 이격 배치될 수 있고, 이들 상에는 제2 발광 소자(ED2)들이 배치될 수 있다.
동일한 제2 서브 뱅크(BNL_B) 상에 배치된 전극들은 제2 서브 뱅크(BNL_B) 상에서 서로 제1 방향(DR1)으로 이격되되, 이들이 이격된 영역에는 발광 소자(ED)가 배치되지 않는다. 반면, 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B) 상에 각각 배치된 전극들 사이의 영역에는 발광 소자(ED)들이 배치될 수 있다. 제1 서브 뱅크(BNL_A) 상에 배치된 전극들은 제1 전극 연장부(RM_E1)를 포함하여 제2 서브 뱅크(BNL_B) 상에 배치된 전극과 이격된 간격이 위치에 따라 달라질 수 있다. 이에 따라, 발광 소자(ED)들은 대부분 제1 서브 뱅크(BNL_A) 및 제2 서브 뱅크(BNL_B) 사이의 영역에 배치될 수 있다.
일 실시예에 따르면, 발광 영역(EMA)의 중심을 기준으로, 상측에 배치된 제1 전극(RME1_4), 제3 전극(RME3_4), 제2 전극(RME2_4) 및 제8 전극(RME8_4)은 각각 하측에 배치된 제4 전극(RME4_4), 제5 전극(RME5_4), 제7 전극(RME7_4) 및 제6 전극(RME6_4)과 제2 방향(DR2)으로 이격될 수 있다. 이들이 제2 방향(DR2)으로 이격된 영역은 표시 장치(10_4)의 제조 공정 중 전극 라인이 분리되는 영역일 수 있다. 발광 소자(ED)들을 전극 라인들 상에 배치하고 제2 절연층(PAS2)을 형성한 뒤, 상기 전극 라인들을 분리함으로써 서로 제2 방향(DR2)으로 이격된 복수의 전극들을 형성할 수 있다. 이에 따라, 도 20에 도시된 바와 같이 제1 전극(RME1_4)과 제4 전극(RME4_4)들이 분리된 영역에는 제1 절연층(PAS1) 및 제2 절연층(PAS2)이 제거되고, 제3 절연층(PAS3)이 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
제1 타입 접촉 전극인 제1 접촉 전극(CNE1_4)과 제2 접촉 전극(CNE2_4)은 각각 제1 전극(RME1_4) 및 제2 전극(RME2_4) 상에 배치될 수 있다. 제1 접촉 전극(CNE1_4)은 제1 전극(RME1_4)의 제1 전극 연장부(RM_E1) 상에 배치되어, 제1 발광 소자(ED1)의 제1 단부 및 제1 전극(RME1_4)과 전기적으로 접촉할 수 있다. 제2 접촉 전극(CNE2_4)은 제2 전극(RME2_4) 상에 배치되어 제2 발광 소자(ED2)의 제2 단부 및 제2 전극(RME2_4)과 전기적으로 접촉할 수 있다.
제2 타입 접촉 전극은 제3 접촉 전극(CNE3_4)에 더하여 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)을 더 포함할 수 있다. 제2 타입 접촉 전극은 접촉 전극 연장부와 접촉 전극 연결부, 및 접촉 전극 컨택부를 포함하여 제2 타입 전극 상에 배치될 수 있다.
예를 들어, 제3 접촉 전극(CNE3_4)은 접촉 전극 연장부가 제3 전극(RME3_4) 및 제4 전극(RME4_4) 상에 배치되며, 상기 접촉 전극 연장부들은 접촉 전극 연결부를 통해 연결될 수 있다. 제3 접촉 전극(CNE3_4)의 접촉 전극 연결부는 제1 전극(RME1_4)과 제4 전극(RME4_4)이 제2 방향(DR2)으로 이격된 영역에 배치될 수 있다. 제3 접촉 전극(CNE3_4)은 제1 발광 소자(ED1)의 제2 단부 및 제3 발광 소자(ED3)의 제1 단부와 전기적으로 접촉하며, 이와 동시에 제3 전극(RME3_4) 및 제4 전극(RME4_4)과 전기적으로 접촉할 수 있다.
제4 접촉 전극(CNE4_4)은 접촉 전극 연장부가 제5 전극(RME5_4) 및 제6 전극(RME6_4) 상에 배치되며, 접촉 전극 연장부들은 접촉 전극 연결부를 통해 연결될 수 있다. 제4 접촉 전극(CNE4_4)의 접촉 전극 연결부는 접촉 전극 연장부들과 제2 뱅크(BNL2) 사이의 영역에 배치될 수 있다. 제4 접촉 전극(CNE4_4)은 제3 발광 소자(ED3)의 제2 단부 및 제4 발광 소자(ED4)의 제1 단부와 전기적으로 접촉하면서 제5 전극(RME5_4) 및 제6 전극(RME6_4)과 전기적으로 접촉할 수 있다. 제5 접촉 전극(CNE5_4)은 접촉 전극 연장부가 제7 전극(RME7_4) 및 제8 전극(RME8_4) 상에 배치되며, 접촉 전극 연장부들은 접촉 전극 연결부를 통해 연결될 수 있다. 제5 접촉 전극(CNE5_4)의 접촉 전극 연결부는 제8 전극(RME8_4)과 제6 전극(RME6_4)이 제2 방향(DR2)으로 이격된 영역에 배치될 수 있다. 제5 접촉 전극(CNE5_4)은 제4 발광 소자(ED4)의 제2 단부 및 제2 발광 소자(ED2)의 제1 단부와 전기적으로 접촉하면서 제7 전극(RME7_4) 및 제8 전극(RME8_4)과 전기적으로 접촉할 수 있다.
제3 접촉 전극(CNE3_4) 및 제5 접촉 전극(CNE5_4)과 달리, 제4 접촉 전극(CNE4_4)의 접촉 전극 연결부는 제7 전극(RME7_4)과 제2 뱅크(BNL2) 사이에 배치된다. 일 실시예에서, 제4 접촉 전극(CNE4_4)의 접촉 전극 연결부는 제7 전극(RME7_4)을 기준으로 제2 방향(DR2) 일 측에 이격되어 배치되고, 제5 접촉 전극(CNE5_4)의 접촉 전극 연결부는 제7 전극(RME7_4)을 기준으로 제2 방향(DR2) 타 측에 이격되어 배치될 수 있다.
일 실시예에서, 표시 장치(10_4)는 단면도 상 제1 접촉 전극(CNE1_4), 제2 접촉 전극(CNE2_4) 및 제4 접촉 전극(CNE4_4)은 제3 접촉 전극(CNE3_4) 및 제5 접촉 전극(CNE5_4)과 다른 층에 배치될 수 있다. 예를 들어, 제3 접촉 전극(CNE3_4) 및 제5 접촉 전극(CNE5_4)은 제2 절연층(PAS2) 상에 배치되고, 제1 접촉 전극(CNE1_4), 제2 접촉 전극(CNE2_4) 및 제4 접촉 전극(CNE4_4)은 제3 절연층(PAS3) 상에 배치될 수 있다. 다만, 이에 제한되지 않으며, 제3 절연층(PAS3)의 기준으로 접촉 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4, CNE5_4)들의 그 배치 순서는 서로 달라질 수 있다.
한편, 본 실시예는 접촉 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4, CNE5_4)들이 비교적 큰 폭을 갖고 제1 뱅크(BNL1_4)의 경사진 측면 상에도 배치될 수도 있다. 각 서브 화소(PXn)마다 더 많은 수의 전극들을 포함함에 따라 전극들의 제1 부분(RM_L)이 갖는 폭이 좁아질 수 있고, 접촉 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4, CNE5_4)들은 제1 뱅크(BNL1_4)의 경사진 측면 상에도 부분적으로 배치될 수 있다. 다만, 적어도 컨택부(CTD, CTS, CTF)들은 발광 소자 영역(EDA)과 제2 방향(DR2)으로 이격되도록 배치될 수 있다.
예를 들어, 제1 컨택부(CTD)는 제1 전극(RME1_4)의 전극 연결부(RM_R) 상에 배치될 수 있다. 제1 컨택부(CTD)는 제1 뱅크(BNL1_4)와 중첩하지 않는 영역에서 발광 소자 영역(EDA)과 이격되어 배치될 수 있다. 제1 접촉 전극(CNE1_4)의 접촉 전극 연장부는 제1 전극(RME1_4)의 제1 전극 연장부(RM_E1) 상에 배치되되 접촉 전극 연결부는 발광 소자 영역(EDA)을 우회하여 전극 연결부(RM_R) 상에 배치된 접촉 전극 컨택부와 전기적으로 연결될 수 있다. 제1 접촉 전극(CNE1_4)은 전극 연결부(RM_R) 상에 배치된 접촉 전극 컨택부를 통해 제1 전극(RME1_4)과 전기적으로 접촉할 수 있다.
이와 유사하게, 제4 전극(RME4_4), 제6 전극(RME6_4) 및 제8 전극(RME8_4)의 전극 연결부(RM_R)들에는 각각 제3 컨택부(CTF)들이 배치되고, 제3 접촉 전극(CNE3_4), 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)의 접촉 전극 연결부들은 발광 소자 영역(EDA)을 우회하여 전극 연결부(RM_R) 상에 배치된 접촉 전극 컨택부와 전기적으로 연결될 수 있다. 제3 접촉 전극(CNE3_4), 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)들은 전극 연결부(RM_R) 상에 배치된 접촉 전극 컨택부를 통해 각각 제4 전극(RME4_4), 제6 전극(RME6_4) 및 제8 전극(RME8_4)과 전기적으로 접촉할 수 있다.
제2 전극(RME2_4)은 제2 방향(DR2)으로 연장된 부분의 일 측에 일정 폭을 갖고 형성된 전극 돌출부(RM_P)를 포함할 수 있다. 전극 돌출부(RM_P)는 제1 뱅크(BNL1_4)와 중첩하지 않는 부분에 형성됨에 따라, 발광 소자 영역(EDA)에서 이격되어 배치될 수 있다. 제1 접촉 전극(CNE1_4)과 유사하게 제2 접촉 전극(CNE2_4)은 접촉 전극 연장부가 제2 전극(RME2_4) 상에 배치되되 접촉 전극 컨택부는 발광 소자 영역(EDA)과 이격되어 전극 돌출부(RM_P) 상에 배치될 수 있다. 제2 접촉 전극(CNE2_4)은 전극 돌출부(RM_P) 상에 배치된 접촉 전극 컨택부를 통해 제2 전극(RME2_4)과 전기적으로 접촉할 수 있다.
이와 유사하게, 제3 전극(RME3_4), 제5 전극(RME5_4) 및 제7 전극(RME7_4)도 전극 돌출부(RM_P)를 포함하고, 제3 컨택부(CTF)들은 전극 돌출부(RM_P) 상에 배치될 수 있다. 제3 접촉 전극(CNE3_4), 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)의 접촉 전극 컨택부들은 발광 소자 영역(EDA)과 이격되어 전극 돌출부(RM_P) 상에도 배치될 수 있다. 제3 접촉 전극(CNE3_4), 제4 접촉 전극(CNE4_4) 및 제5 접촉 전극(CNE5_4)들은 전극 돌출부(RM_P) 상에 배치된 접촉 전극 컨택부를 통해 각각 제3 전극(RME3_4), 제5 전극(RME5_4) 및 제7 전극(RME7_4)과도 전기적으로 접촉할 수 있다.
한편, 전극의 전극 돌출부(RM_P)와 전극 연결부(RM_R)들은 발광 소자(ED)들이 배치된 발광 소자 영역(EDA)의 상측 또는 하측에 배치되어 발광 영역(EMA)의 외곽부에 배치된다. 반면, 제7 전극(RME7_4)의 전극 돌출부(RM_P)는 제2 발광 소자(ED2)와 제4 발광 소자(ED4) 사이에 배치되어, 발광 소자 영역(EDA)들 사이에 배치될 수 있다. 그럼에도 불구하고, 제7 전극(RME7_4) 상에 배치된 제3 컨택부(CTF)는 발광 소자(ED)에서 방출된 광의 광 경로와 중첩하지 않도록 배치되므로, 발광 소자(ED)에서 방출된 광이 출광되지 않고 유실되는 것이 방지될 수 있다.
제1 발광 소자(ED1)의 제1 단부와 제2 발광 소자(ED2)의 제2 단부는 제1 타입 접촉 전극을 통해 제1 타입 전극과 전기적으로 연결되고, 제3 도전층으로부터 인가된 전기 신호가 전달될 수 있다. 상기 전기 신호는 제2 타입 접촉 전극들, 및 제3 발광 소자(ED3)와 제4 발광 소자(ED4)를 통해 흐를 수 있고, 제1 내지 제4 발광 소자(ED1, ED2, ED3, ED4)들은 서로 전기적으로 직렬로 연결될 수 있다. 본 실시예는 제1 방향(DR1) 및 제2 방향(DR2)으로 서로 이격되어 분리된 복수의 전극들과, 상기 전극들에 배치된 복수의 접촉 전극들을 포함하여 더 많은 수의 발광 소자(ED)들이 배치됨과 동시에 서로 전기적으로 직렬로 연결될 수 있다. 상기 다른 실시예들과 유사하게 접촉 전극과 전극이 전기적으로 접촉하는 컨택부(CTD, CTS, CTF)들이 발광 소자(ED)에서 방출된 광의 광 경로를 회피하여 배치됨에 따라, 각 서브 화소(PXn)는 단위 면적 당 발광량이 증가하고 출광 효율도 더욱 향상될 수 있다.
이러한 표시 장치(10_4)는 제2 방향(DR2)으로 연장된 복수의 전극 라인들을 이용하여 발광 소자(ED)들을 정렬하고, 전극 라인들을 분리하여 복수의 전극들을 형성하는 공정을 통해 제조될 수 있다.
도 21 내지 도 25는 도 16의 표시 장치의 제조 공정 중 일부 단계를 나타내는 개략도들이다.
먼저, 도 21 및 도 22를 참조하면, 제1 뱅크(BNL1_4)들과 복수의 전극 라인(RM1, RM2)들 및 제2 뱅크(BNL2)를 형성한다. 복수의 전극 라인(RM1, RM2)들은 서브 화소(PXn)의 경계를 넘어 제2 방향(DR2)으로 연장되어 배치된다. 일 실시예에 따르면, 각 서브 화소(PXn)에는 복수의 제1 전극 라인(RM1)들이 배치되고, 이들 사이에 복수의 제2 전극 라인(RM2)이 배치될 수 있다. 예를 들어, 각 서브 화소(PXn)에는 제1 방향(DR1)으로 이격된 2개의 제1 전극 라인(RM1)들이 배치되고, 이들 사이에 2개의 제2 전극 라인(RM2)들이 배치될 수 있다. 제1 전극 라인(RM1)들은 일부분이 제1 서브 뱅크(BNL_A)들 상에 배치되고, 제2 전극 라인(RM2)들은 제2 서브 뱅크(BNL_B)의 제1 방향(DR1) 양 측에 걸쳐 배치될 수 있다.
제2 전극 라인(RM2)들은 발광 영역(EMA)에서 서로 직접 연결될 수 있다. 제2 전극 라인(RM2)들이 서로 분리되면, 각각 동일한 종류의 정렬 신호가 인가되더라도 일부 전압 차이가 발생할 수 있다. 상기 전압 차이에 의해 제2 전극 라인(RM2)들 사이에 발광 소자(ED)들 중 일부가 배치될 수도 있다. 이를 방지하기 위해 제2 전극 라인(RM2)들은 발광 영역(EMA)에서 서로 연결되고, 제1 전극 라인(RM1)과 제2 전극 라인(RM2) 사이에 전계가 생성될 수 있다.
제1 전극 라인(RM1)은 전극 연장부와 전극 절곡부, 및 전극 연결부를 포함한 형상을 갖는 반면, 제2 전극 라인(RM2)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 서브 뱅크(BNL_A) 상에 배치된 부분에서 측정된 서로 인접한 제1 전극 라인(RM1)과 제2 전극 라인(RM2) 사이의 간격은 제1 서브 뱅크(BNL_A)들이 제2 방향(DR2)으로 이격된 부분에서 측정된 제1 전극 라인(RM1)과 제2 전극 라인(RM2) 사이의 간격보다 작을 수 있다. 전계가 생성되면 전극 라인(RM1, RM2)들 사이의 간격이 작은 부분에서 강한 전계가 생성되고, 대부분의 발광 소자(ED)들이 해당 부분에 배치될 수 있다.
도 23 및 도 24를 참조하면, 전극 라인(RM1, RM2)들에 정렬 신호를 인가하여 발광 소자(ED)들을 배치하고, 그 상에 제2 절연물층(PAS2')을 형성하여 발광 소자(ED)들을 고정시킨다. 일 실시예에서, 발광 소자(ED)는 잉크에 분산된 상태로 준비되고, 잉크젯 프린팅 공정을 통해 발광 영역(EMA)에 분사될 수 있다. 제2 뱅크(BNL2)는 상기 잉크가 이웃하는 다른 서브 화소(PXn)의 발광 영역(EMA)으로 넘치는 것을 방지할 수 있다. 상기 잉크가 발광 영역(EMA)에 분사되면 제1 전극 라인(RM1)과 제2 전극 라인(RM2)에 정렬 신호를 인가하여 이들 상에 전계를 생성한다. 잉크 내에 분산된 발광 소자(ED)는 전계에 의해 유전영동힘을 받아 위치 및 배향 방향이 변하면서 양 단부가 서로 다른 전극 라인(RM1, RM2)들 상에 배치될 수 있다.
제1 전극 라인(RM1)과 제2 전극 라인(RM2)은 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B) 상에 배치된 부분에서 서로 더 인접하게 배치되므로, 더 강한 세기의 전계가 생성되어 대부분의 발광 소자(ED)들은 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B) 사이에 배치될 수 있다. 제1 서브 뱅크(BNL_A)들이 제1 방향(DR1)으로 이격된 부분에서는 제1 전극 라인(RM1)과 제2 전극 라인(RM2) 사이의 간격이 더 클 수 있으므로, 비교적 약한 세기의 전계가 생성되고 발광 소자(ED)들이 배치되지 않을 수 있다.
제1 전극 라인(RM1)과 제2 전극 라인(RM2)으로 각각 인가된 정렬 신호에 따라 이들 상에는 각각 전계가 생성될 수 있다. 상기 전계는 어느 한 정렬 신호가 인가된 전극으로부터 다른 정렬 신호가 인가된 전극을 향하는 방향을 가질 수 있고, 발광 소자(ED)들은 상기 전계가 향하는 방향에 따라 배향 방향이 결정될 수 있다. 표시 장치(10_4)의 제조 공정 중 제1 전극 라인(RM1)과 제2 전극 라인(RM2)에 각각 서로 다른 정렬 신호가 인가되므로, 상기 전계의 방향은 발광 영역(EMA)의 중심에 배치된 제2 서브 뱅크(BNL_B)를 향하도록 형성되고, 발광 소자(ED)들도 제1 단부가 제2 서브 뱅크(BNL_B) 상에 배치된 전극들에 놓이도록 배치될 수 있다. 이에 따라, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 각각 제1 단부가 제3 전극(RME3_4) 및 제2 전극(RME2_4) 상에 놓이도록 배치되고, 이들의 배향 방향은 서로 반대 방향일 수 있다. 제3 발광 소자(ED3)와 제4 발광 소자(ED4)도 각각 제1 단부가 제5 전극(RME5_4) 및 제7 전극(RME7_4) 상에 놓이도록 배치되고, 이들의 배향 방향은 서로 반대 방향일 수 있다.
발광 소자(ED)가 배치되면 이를 고정시키는 제2 절연물층(PAS2')을 형성한다. 도 23의 Q10-Q10'선을 따라 자른 도 24를 참조하면, 제2 절연물층(PAS2')은 발광 소자(ED)를 포함하여 발광 영역(EMA) 내에서 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 제2 절연물층(PAS2')에 의해 덮일 수 있고, 전극 라인(RM1, RM2)들 상에서 정렬된 위치가 고정될 수 있다. 발광 소자(ED)들은 접촉 전극을 형성하기 위한 후속 공정에서 최초 정렬된 위치가 변하지 않을 수 있다.
도 25를 참조하면, 발광 소자(ED)들이 배치되면 발광 영역(EMA)과 절단부 영역(CBA)의 전극 분리부(ROP)에서 전극 라인(RM1, RM2)들을 분리한다. 제1 전극 분리부(ROP1)는 발광 영역(EMA) 중 제1 서브 뱅크(BNL_A)들이 제2 방향(DR2)으로 이격된 부분에 위치한다. 제1 서브 뱅크(BNL_A)들이 제2 방향(DR2)으로 이격된 부분에서는 약한 전계만이 생성되어 발광 소자(ED)들이 거의 배치되지 않을 수 있다.
제2 전극 분리부(ROP2)는 절단부 영역(CBA)에 위치한다. 제2 전극 분리부(ROP2)에 의해 전극 라인(RM1, RM1)들이 분리되면, 각 서브 화소(PXn)에 배치되는 전극들이 서로 분리됨에 따라 각각 개별적으로 구동할 수 있다. 전극 분리부(ROP1, ROP2)에 의해 분리되어 형성된 전극들은 제1 타입 전극과 제2 타입 전극을 포함하고, 발광 소자(ED)들은 제1 내지 제4 발광 소자(ED1, ED2, ED3, ED4)로 구분될 수 있다.
이어, 도면으로 도시하지 않았으나, 복수의 컨택부(CTD, CTS, CTF)들과 접촉 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4, CNE5_4)들을 형성하여 표시 장치(10_4)를 제조할 수 있다.
본 실시예는 부분적으로 절곡된 형상을 갖는 전극(RME1_4, RME4_4, RME6_4, RME8_4)들과 이들 사이에 배치되고 연장된 형상을 갖는 전극(RME2_4, RME3_4, RME5_4, RME7_4)들을 포함하여, 각 서브 화소(PXn)마다 더 많은 수의 발광 소자(ED)들이 배치될 수 있다. 각 서브 화소(PXn)마다 많은 수의 전극들이 배치됨에 따라 발광 영역(EMA)의 제1 방향(DR1)으로 측정된 폭이 더 커질 수 있다. 다만, 복수의 전극들이 발광 영역(EMA) 내에서 제2 방향(DR2)으로 이격되어 배치됨에 따라 제2 타입 접촉 전극을 통한 전류 경로를 형성할 수 있다. 제2 방향(DR2)으로 배열된 발광 소자(ED)들 중 일부는 제2 타입 접촉 전극을 통해 직렬로 연결될 수 있어 각 서브 화소(PXn)의 휘도가 더욱 향상될 수 있다. 나아가, 직렬로 연결된 발광 소자(ED)들의 개수가 증가함에 따라, 일부 발광 소자(ED)가 단락되더라도, 다른 직렬로 연결된 발광 소자(ED)들이 발광할 수 있으므로, 서브 화소(PXn)의 발광 불량을 방지하는 효과가 있다.
도 26은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 26을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 제2 절연층(PAS2) 및 제3 절연층(PAS3)을 관통하는 복수의 개구부(OP1, OP2, OP3)들을 포함할 수 있다. 복수의 개구부(OP1, OP2, OP3)들은 제1 접촉 전극(CNE1_5)과 제2 접촉 전극(CNE2_5)이 배치되기 전 제3 절연층(PAS3)을 형성하는 공정에서 형성될 수 있다. 본 실시예는 표시 장치(10_5)가 몇몇 개구부(OP1, OP2, OP3)를 더 포함한 점에서 도 18의 실시예와 차이가 있다. 표시 장치(10_5)의 복수의 전극들 및 접촉 전극들의 배치는 도 18의 실시예와 동일하다. 도면에서는 제1 전극(RME1_5), 제2 전극(RME2_5), 제3 전극(RME3_5) 및 제8 전극(RME8_5)과, 제1 접촉 전극(CNE1_5), 제2 접촉 전극(CNE2_5), 제3 접촉 전극(CNE3_5) 및 제5 접촉 전극(CNE5_5)만이 도시되어 있다. 이하, 중복된 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
표시 장치(10_5)는 제조 공정에서 발광 소자(ED)들을 배치한 뒤에 제2 절연층(PAS2), 접촉 전극들 중 일부, 제3 절연층(PAS3) 및 나머지 접촉 전극들을 형성하는 공정에 순차적으로 수행될 수 있다. 제2 절연층(PAS2)과 제3 절연층(PAS3)은 이들을 이루는 물질을 포함한 절연물층이 제1 절연층(PAS1) 상에 전면적으로 형성되었다가 상기 절연물층을 부분적으로 패터닝하여 형성될 수 있다. 상기 패터닝하는 공정에서 발광 소자(ED)들을 덮는 절연물층이 일부 제거되어 발광 소자(ED)의 어느 한 단부가 노출되고, 이후에 형성되는 접촉 전극들은 발광 소자(ED)와 전기적으로 접촉할 수 있다.
예를 들어, 발광 소자(ED)들을 전극(RME) 상에 배치한 뒤, 제2 절연층(PAS2)을 이루는 물질을 포함한 제1 절연물층은 제1 절연층(PAS1)과 발광 소자(ED)들을 덮도록 배치된다. 상기 제1 절연물층은 발광 소자(ED)들의 일 단부, 예컨대 제1 발광 소자(ED1)의 제3 전극(RME3_5) 상에 배치된 단부와 제2 발광 소자(ED2)의 제8 전극(RME8_5) 상에 배치된 단부가 노출되도록 패터닝될 수 있다. 이어 제3 접촉 전극(CNE3_5)과 제5 접촉 전극(CNE5_5)을 형성하여 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 노출된 단부는 각각 제3 접촉 전극(CNE3_5) 및 제5 접촉 전극(CNE5_5)과 전기적으로 접촉할 수 있다.
이어, 제3 접촉 전극(CNE3_5)과 제5 접촉 전극(CNE5_5)을 형성한 뒤 제3 절연층(PAS3)을 이루는 물질을 포함한 제2 절연물층은 제3 접촉 전극(CNE3_5)과 제5 접촉 전극(CNE5_5), 및 제1 절연물층을 덮도록 배치된다. 상기 제2 절연물층은 발광 소자(ED)들의 반대편 단부로, 예컨대 제1 발광 소자(ED1)의 제1 전극(RME1_5) 상에 배치된 단부와 제2 발광 소자(ED2)의 제2 전극(RME2_5) 상에 배치된 단부가 노출되도록 패터닝될 수 있다. 이어 제1 접촉 전극(CNE1_5)과 제2 접촉 전극(CNE2_5)을 형성하여 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 노출된 단부는 각각 제1 접촉 전극(CNE1_5) 및 제2 접촉 전극(CNE2_5)과 전기적으로 접촉할 수 있다.
제2 절연물층이 패터닝되는 공정에서 그 하부의 제1 절연물층도 동시에 패터닝되면서 각각 제2 절연층(PAS2)과 제3 절연층(PAS3)을 형성할 수 있다. 상기 패터닝 공정에서 제3 절연층(PAS3)과 제2 절연층(PAS2)을 관통하는 복수의 개구부(OP1, OP2, OP3)들이 형성될 수 있다.
제1 개구부(OP1)와 제2 개구부(OP2)는 각각 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 일 단부를 노출하도록 형성될 수 있다. 예를 들어 제1 개구부(OP1)는 제1 발광 소자(ED1)의 제1 전극(RME1_5) 상에 배치된 일 단부를 노출하도록 형성될 수 있다. 제1 개구부(OP1)는 제1 전극(RME1_5) 상에 배치되어 제1 서브 뱅크(BNL_A)와 제1 발광 소자(ED1)의 일부분에 걸쳐 형성될 수 있다. 제2 개구부(OP2)는 제2 발광 소자(ED2)의 제2 전극(RME2_5) 상에 배치된 일 단부를 노출하도록 형성될 수 있다. 제2 개구부(OP2)는 제1 전극(RME2_5) 상에 배치되어 제2 서브 뱅크(BNL_B)와 제2 발광 소자(ED2)의 일부분에 걸쳐 형성될 수 있다. 도면으로 도시하지 않았으나, 제1 개구부(OP1)와 제2 개구부(OP2)는 도 18의 실시예에서도 동일하게 형성된 것일 수 있다.
일 실시예에 따른 표시 장치(10_5)는 발광 소자(ED)의 일 단부를 노출하는 제1 개구부(OP1) 및 제2 개구부(OP2)에 더하여, 발광 소자(ED)의 일 단부를 노출하지 않고 제1 절연층(PAS1)의 상면 일부를 노출하는 제3 개구부(OP3)를 포함할 수 있다. 제3 개구부(OP3)는 제2 서브 뱅크(BNL_B)를 기준으로 제1 개구부(OP1)의 반대편에 형성될 수 있다. 다만, 제3 개구부(OP3)는 제1 서브 뱅크(BNL_A) 상에 배치된 전극, 예를 들어 제8 전극(RME8_5)과만 중첩하도록 형성되며, 발광 소자(ED)는 노출하지 않도록 형성될 수 있다. 제3 개구부(OP3)는 제8 전극(RME8_5) 중 제1 서브 뱅크(BNL_A) 상에 배치된 부분에 형성되어 제3 절연층(PAS3) 및 제2 절연층(PAS2)을 관통할 수 있다.
제1 절연층(PAS1)은 제1 개구부(OP1), 제2 개구부(OP2) 및 제3 개구부(OP3)에서 부분적으로 상면이 노출될 수 있다. 제1 개구부(OP1)와 제2 개구부(OP2)에서는 노출된 제1 절연층(PAS1) 상에 제1 접촉 전극(CNE1_5)과 제2 접촉 전극(CNE2_5)이 부분적으로 배치될 수 있다. 예를 들어, 제1 접촉 전극(CNE1_5)은 제1 개구부(OP1) 내에 부분적으로 배치되고 제2 접촉 전극(CNE2_5)은 제2 개구부(OP2) 내에 부분적으로 배치될 수 있다. 반면, 제3 개구부(OP3)는 상대적으로 제1 개구부(OP1) 및 제2 개구부(OP2)보다 작은 폭을 가질 수 있고, 제3 개구부(OP3)에서는 접촉 전극들이 배치되지 않고 제1 절연층(PAS1)의 상면이 노출될 수 있다. 제3 개구부(OP3)는 가장 인접한 제5 접촉 전극(CNE5_5)과는 이격되도록 형성될 수 있다.
상술한 바와 같이, 발광 소자(ED)에서 생성된 광은 그 양 단부로 출사되는데, 제1 절연층(PAS1)과 접촉 전극들 사이의 굴절률 차이에 의해 광의 출사가 원활하지 않을 수 있다. 발광 소자(ED)의 양 단부에서 방출되어 제1 절연층(PAS1) 내에서 진행된 광들은 제1 절연층(PAS1)의 상면이 노출된 부분에서 제1 기판(SUB)의 상부 방향으로 출사될 수 있다. 제1 개구부(OP1)가 제1 발광 소자(ED1)의 제1 전극(RME1_5) 상에 배치된 일 단부를 노출함과 동시에 제1 절연층(PAS1) 상면 일부를 노출하므로, 제1 발광 소자(ED1)의 상기 일 단부에서 출사된 광은 제1 개구부(OP1)에서 노출된 제1 절연층(PAS1) 상면으로 출사되기 용이하다. 이와 유사하게, 제3 개구부(OP3)는 제2 발광 소자(ED2)의 제8 전극(RME8_5) 상에 배치된 일 단부를 노출하고, 제1 절연층(PAS1) 상면 일부를 노출할 수 있다. 제1 절연층(PAS1)과 접촉 전극들 사이의 계면에 더하여, 제1 절연층(PAS1)과 제2 절연층(PAS2) 또는 제3 절연층(PAS3)과의 계면에서도 굴절률 차이에 의한 광 반사가 발생할 수 있다. 제3 개구부(OP3)가 제1 절연층(PAS1)의 상면을 노출하도록 형성됨에 따라, 제2 발광 소자(ED2)의 상기 일 단부에서 출사된 광은 제3 개구부(OP3)에서 노출된 제1 절연층(PAS1) 상면으로 출사될 수 있다.
일 실시예에 따른 표시 장치(10_5)는 발광 소자(ED)들의 일 단부를 노출하는 개구부(예를 들어 제1 개구부(OP1) 및 제2 개구부(OP2))에 더하여, 발광 소자(ED)에서 방출된 광의 출사 경로를 제공하는 개구부(예를 들어, 제3 개구부(OP3))를 포함할 수 있다. 표시 장치(10_5)는 복수의 개구부(OP1, OP2, OP3)들을 포함하여 제1 절연층(PAS1)과 다른 층과의 굴절률 차이에 의한 광 반사를 줄여 발광 소자(ED)의 출광 효율을 더욱 향상시킬 수 있다.
도 26에서는 도 18과 같이 제1 전극(RME1_5), 제3 전극(RME3_5), 제2 전극(RME2_5) 및 제8 전극(RME8_5)을 가로지르는 단면을 도시하고 있다. 복수의 개구부(OP1, OP2, OP3)들은 제4 전극(RME4), 제5 전극(RME5), 제7 전극(RME7) 및 제6 전극(RME6) 중 일부 상에도 배치될 수 있다. 도 17 내지 도 26을 참조하면, 제1 개구부(OP1)는 제1 전극(RME1_5)에 더하여 제6 전극(RME6)과 제4 발광 소자(ED4)의 일 단부에 걸쳐 형성되고, 제2 개구부(OP2)는 제2 전극(RME2_5)에 더하여 제5 전극(RME5_4)과 제3 발광 소자(ED3)의 일 단부에 걸쳐 형성될 수 있다. 제3 개구부(OP3)는 제8 전극(RME8_5)에 더하여 제4 전극(RME4_4) 상에 부분적으로 형성될 수 있다. 다만, 이에 제한되지 않는다.
도 27은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 27을 참조하면, 일 실시예에 따른 표시 장치(10_6)는 복수의 접촉 전극(CNE)들이 더 큰 폭으로 형성될 수 있고, 몇몇 접촉 전극들은 양 측이 각각 제2 절연층(PAS2) 상에 놓이도록 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)과 제3 절연층(PAS3) 사이에 배치되는 접촉 전극인 제3 접촉 전극(CNE3_6)과 제5 접촉 전극(CNE5_5)은 제1 측이 발광 소자(ED) 상에 놓인 제2 절연층(PAS2) 상에 배치되고, 제2 측이 제1 서브 뱅크(BNL_A) 및 제2 서브 뱅크(BNL_B) 상에 놓인 제2 절연층(PAS2) 상에 배치될 수 있다. 본 실시예는 접촉 전극들이 더 큰 폭으로 형성된 점에서 도 26의 실시예와 차이가 있다. 표시 장치(10_6)의 복수의 전극들 및 접촉 전극들의 배치는 도 26의 실시예와 동일하다. 도면에서는 제1 전극(RME1_6), 제2 전극(RME2_6), 제3 전극(RME3_6) 및 제8 전극(RME8_6)과, 제1 접촉 전극(CNE1_6), 제2 접촉 전극(CNE2_6), 제3 접촉 전극(CNE3_6) 및 제5 접촉 전극(CNE5_6)만이 도시되어 있다. 이하, 중복된 내용은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (28)

  1. 기판;
    상기 기판 상에 배치되고, 제1 방향으로 연장되며 서로 제2 방향으로 이격된 제1 전극과 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치되며 상기 제1 방향으로 서로 이격된 복수의 발광 소자들;
    상기 제1 전극 상에 배치되어 상기 복수의 발광 소자들과 전기적으로 접촉하는 제1 접촉 전극; 및
    상기 제2 전극 상에 배치되어 상기 복수의 발광 소자들과 전기적으로 접촉하는 제2 접촉 전극을 포함하고,
    상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 전기적으로 접촉하며,
    상기 제1 컨택부는 상기 제1 접촉 전극의 상기 제1 방향의 일 단부 상에 배치되고,
    상기 제2 컨택부는 상기 제2 접촉 전극의 상기 제1 방향의 일 단부 상에 배치된 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 발광 소자는 상기 제1 컨택부와 상기 제2 컨택부가 상기 제2 방향으로 이격된 사이에는 배치되지 않는 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 발광 소자들이 배치된 영역인 발광 소자 영역이 정의되고,
    상기 제1 컨택부 및 상기 제2 컨택부는 상기 발광 소자 영역과 상기 제1 방향으로 이격되어 배치된 표시 장치.
  4. 제1 항에 있어서,
    상기 기판 상에 배치된 층간 절연층, 및
    상기 층간 절연층과 상기 제1 전극 및 상기 제2 전극 사이에 배치된 복수의 뱅크들을 더 포함하고,
    상기 제1 전극과 상기 제2 전극은 상기 층간 절연층 상에 직접 배치된 제1 부분 및 상기 제1 부분과 연결되며 상기 복수의 뱅크 상에 직접 배치된 제2 부분을 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 접촉 전극은 상기 제1 전극의 제1 부분 상에 배치되고 상기 제2 접촉 전극은 상기 제2 전극의 제1 부분 상에 배치되며,
    상기 제1 컨택부와 상기 제2 컨택부는 각각 상기 제1 전극 및 상기 제2 전극의 제1 부분에 배치된 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 상기 제1 부분과 상기 제2 부분 사이를 연결하는 제3 부분을 포함하고,
    상기 제1 부분의 상기 제1 방향으로 측정된 길이는 상기 제3 부분의 상기 제1 방향으로 측정된 길이보다 큰 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 전극의 상기 제1 부분과 상기 제2 전극의 상기 제1 부분 사이의 간격은 상기 제1 전극의 상기 제2 부분과 상기 제2 전극의 상기 제2 부분사이의 간격보다 작은 표시 장치.
  8. 제4 항에 있어서,
    상기 제1 전극과 상기 제2 전극의 폭은 상기 제1 접촉 전극과 상기 제2 접촉 전극의 폭보다 큰 표시 장치.
  9. 제4 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극 사이의 간격은 상기 제1 전극의 상기 제1 부분과 상기 제2 전극의 상기 제1 부분 사이의 간격보다 작은 표시 장치.
  10. 제4 항에 있어서,
    상기 제1 전극의 상기 제1 부분과 상기 제2 전극의 상기 제1 부분 사이의 간격은 상기 발광 소자의 상기 제2 방향으로 측정된 길이보다 작은 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극과 부분적으로 중첩하는 제1 절연층을 더 포함하고,
    상기 제1 컨택부와 상기 제2 컨택부는 상기 제1 절연층을 관통하며 각각 상기 제1 전극 및 상기 제2 전극 일부를 노출하는 표시 장치.
  12. 제11 항에 있어서,
    상기 복수의 발광 소자들은 상기 제1 절연층 상에 직접 배치된 표시 장치.
  13. 기판;
    상기 기판 상에 배치된 복수의 뱅크들;
    서로 다른 상기 복수의 뱅크들 상에 각각 배치되고 제1 방향으로 연장되며, 제2 방향으로 서로 이격된 제1 전극과 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치되며 상기 제1 방향으로 서로 이격된 복수의 발광 소자들;
    상기 제1 전극 상에 배치되어 상기 발광 소자들과 전기적으로 접촉하는 제1 접촉 전극; 및
    상기 제2 전극 상에 배치되어 상기 발광 소자들과 전기적으로 접촉하는 제2 접촉 전극을 포함하고,
    상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 전기적으로 접촉하며,
    상기 제1 컨택부 및 상기 제2 컨택부는 상기 복수의 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이를 향하는 방향으로 이격된 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 상기 층간 절연층 상에 직접 배치된 제1 부분 및 상기 제1 부분과 연결되며 상기 복수의 뱅크들 상에 직접 배치된 제2 부분을 포함하고,
    상기 제1 컨택부 및 상기 제2 컨택부는 각각 상기 제1 전극과 상기 제2 전극의 상기 제2 부분 상에 배치된 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 각각 상기 제1 부분 상에 배치된 접촉 전극 연장부,
    상기 제1 컨택부 또는 상기 제2 컨택부 상에 배치된 접촉 전극 컨택부, 및
    상기 접촉 전극 연장부와 상기 접촉 전극 컨택부를 전기적으로 연결하는 접촉 전극 연결부를 포함하고,
    각 상기 제1 접촉 전극 및 상기 제2 접촉 전극의 상기 접촉 전극 연결부들은 상기 복수의 발광 소자들과 상기 제1 방향으로 이격되어 배치된 표시 장치.
  16. 기판;
    상기 기판 상에 배치되어 제1 방향으로 연장되어 제2 방향으로 이격된 제1 전극과 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 전극 및 상기 제2 전극과 상기 제2 방향으로 이격된 제3 전극;
    상기 제1 전극과 상기 제1 방향으로 이격된 제4 전극;
    제1 단부 및 제2 단부가 각각 상기 제1 전극과 상기 제3 전극 상에 배치된 제1 발광 소자 및 제1 단부가 상기 제2 전극 상에 배치된 제2 발광 소자를 포함하는 발광 소자들;
    상기 제1 전극 상에 배치되어 상기 제1 발광 소자와 전기적으로 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 제2 발광 소자와 전기적으로 접촉하는 제2 접촉 전극; 및
    상기 제3 전극 상에 배치되어 상기 제1 발광 소자와 전기적으로 접촉하는 제3 접촉 전극을 포함하고,
    상기 제1 접촉 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고 상기 제2 접촉 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 전기적으로 접촉하며 상기 제3 접촉 전극은 상기 제3 전극 상에 배치된 제3 컨택부를 통해 상기 제3 전극과 전기적으로 접촉하며,
    상기 제2 컨택부는 상기 제2 접촉 전극의 상기 제1 방향의 일 단부 상에 배치되고,
    상기 제3 컨택부는 상기 제3 접촉 전극의 상기 제1 방향의 일 단부 상에 배치된 표시 장치.
  17. 제16 항에 있어서,
    상기 제2 전극은 상기 제2 전극의 상기 제2 방향 일 측이 돌출된 전극 돌출부를 포함하고,
    상기 제3 전극은 상기 제3 전극의 상기 제2 방향 일 측이 돌출된 전극 돌출부를 포함하며,
    상기 제2 컨택부와 상기 제3 컨택부는 각각 상기 제2 전극 및 상기 제3 전극의 전극 돌출부 상에 배치된 표시 장치.
  18. 제16 항에 있어서,
    상기 제1 전극은 상기 제1 방향으로 연장된 제1 전극 연장부 및 상기 제1 전극 연장부의 상기 제1 방향 일 측과 전기적으로 연결되어 상기 제2 방향으로 연장된 전극 연결부를 포함하고,
    상기 제1 발광 소자들은 상기 제1 전극의 전극 연장부와 상기 제3 전극 상에 배치된 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 컨택부는 상기 제1 전극의 상기 전극 연결부 상에 배치되고,
    상기 제1 접촉 전극은 상기 제1 발광 소자와 전기적으로 접촉하는 접촉 전극 연장부 및
    상기 접촉 전극 연장부와 전기적으로 연결되며 상기 제1 컨택부 상에 배치된 접촉 전극 컨택부를 포함하는 표시 장치.
  20. 제16 항에 있어서,
    상기 기판 상에 배치된 전압 배선 및 도전 패턴을 포함하는 도전층을 더 포함하고,
    상기 제1 전극은 상기 도전 패턴과 직접 연결되고 상기 제2 전극은 상기 전압 배선과 직접 연결된 표시 장치.
  21. 제16 항에 있어서,
    상기 제4 전극과 상기 제2 방향으로 이격되고 상기 제3 전극과 상기 제1 방향으로 이격된 제5 전극, 상기 제5 전극과 상기 제2 방향으로 이격된 제6 전극, 상기 제5 전극과 상기 제6 전극 사이에 배치되어 상기 제2 전극과 상기 제1 방향으로 이격된 제7 전극, 및 상기 제6 전극과 상기 제1 방향으로 이격되고 상기 제2 전극과 상기 제2 방향으로 이격된 제8 전극을 더 포함하고,
    상기 발광 소자는 상기 제4 전극과 상기 제5 전극 상에 배치된 제3 발광 소자, 및
    상기 제6 전극과 상기 제7 전극 상에 배치된 제4 발광 소자를 포함하며,
    상기 제2 발광 소자는 상기 제2 단부가 상기 제8 전극 상에 배치된 표시 장치.
  22. 제21 항에 있어서,
    상기 제3 접촉 전극은 상기 제4 전극 상에 배치되어 상기 제3 발광 소자와 전기적으로 접촉하는 부분을 포함하며,
    상기 제3 접촉 전극은 상기 제3 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격되어 배치된 컨택부를 통해 상기 제4 전극과 전기적으로 접촉하는 표시 장치.
  23. 제21 항에 있어서,
    상기 제5 전극과 상기 제6 전극 상에 배치되어 복수의 컨택부들을 통해 상기 제5 전극 및 상기 제6 전극과 전기적으로 접촉하는 제4 접촉 전극, 및
    상기 제7 전극과 상기 제8 전극 상에 배치되어 복수의 컨택부들을 통해 상기 제7 전극 및 상기 제8 전극과 전기적으로 접촉하는 제5 접촉 전극을 더 포함하고,
    상기 제5 전극 내지 상기 제8 전극 상에 배치된 상기 컨택부들 중 일부는 각각 상기 복수의 발광 소자들과 상기 제1 방향으로 이격된 표시 장치.
  24. 제23 항에 있어서,
    상기 제5 전극 내지 상기 제8 전극 상에 배치된 상기 복수의 컨택부들 중 적어도 일부는 상기 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격되어 배치된 표시 장치.
  25. 제16 항에 있어서,
    상기 제1 컨택부는 상기 발광 소자들과 상기 제1 방향 및 상기 제2 방향 사이의 방향으로 이격된 표시 장치.
  26. 제23 항에 있어서,
    상기 제1 내지 제8 전극들과 부분적으로 중첩하는 제1 절연층;
    상기 발광 소자들 및 상기 제1 절연층 상에 부분적으로 배치된 제2 절연층; 및
    상기 제2 절연층과 상기 제3 접촉 전극 및 상기 제4 접촉 전극과 중첩하는 배치된 제3 절연층을 더 포함하고,
    상기 복수의 컨택부들은 상기 제1 절연층을 관통하는 표시 장치.
  27. 제26 항에 있어서,
    상기 제2 절연층 및 상기 제3 절연층을 관통하며 상기 제1 절연층 상면 일부를 노출하는 복수의 개구부들을 더 포함하고,
    상기 개구부는 상기 제1 전극 일부와 상기 제1 발광 소자의 상기 제1 단부에 걸쳐 형성된 제1 개구부,
    상기 제2 전극 일부와 상기 제2 발광 소자의 상기 제1 단부에 걸쳐 형성된 제2 개구부, 및
    상기 제8 전극 상에 부분적으로 형성된 제3 개구부를 포함하는 표시 장치.
  28. 제27 항에 있어서,
    상기 제1 접촉 전극은 상기 제1 개구부 내에 부분적으로 배치되고,
    상기 제2 접촉 전극은 상기 제2 개구부 내에 부분적으로 배치되며,
    상기 제3 개구부는 상기 제5 접촉 전극과 이격되어 형성된 표시 장치.
PCT/KR2021/095041 2020-05-26 2021-05-20 표시 장치 WO2021242074A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202180038270.XA CN115699323A (zh) 2020-05-26 2021-05-20 显示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20200063105 2020-05-26
KR10-2020-0063105 2020-05-26
KR10-2020-0138175 2020-10-23
KR1020200138175A KR20210146767A (ko) 2020-05-26 2020-10-23 표시 장치

Publications (1)

Publication Number Publication Date
WO2021242074A1 true WO2021242074A1 (ko) 2021-12-02

Family

ID=78705444

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/095041 WO2021242074A1 (ko) 2020-05-26 2021-05-20 표시 장치

Country Status (3)

Country Link
US (1) US11916171B2 (ko)
CN (1) CN115699323A (ko)
WO (1) WO2021242074A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102600602B1 (ko) * 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20210132786A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190120467A (ko) * 2018-04-13 2019-10-24 삼성디스플레이 주식회사 표시 장치
KR20200005711A (ko) * 2018-07-06 2020-01-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20200006650A (ko) * 2018-07-10 2020-01-21 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20200010704A (ko) * 2018-07-20 2020-01-31 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20200034896A (ko) * 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20200004482A (ko) * 2018-07-03 2020-01-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조방법
KR102585158B1 (ko) * 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치
KR102593430B1 (ko) * 2018-07-09 2023-10-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102545982B1 (ko) * 2018-07-24 2023-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102645630B1 (ko) * 2018-11-06 2024-03-08 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
US10991865B2 (en) * 2018-12-20 2021-04-27 Samsung Display Co., Ltd. Display device
KR20200103925A (ko) * 2019-02-25 2020-09-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200145900A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치
KR20210124594A (ko) 2020-04-06 2021-10-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190120467A (ko) * 2018-04-13 2019-10-24 삼성디스플레이 주식회사 표시 장치
KR20200005711A (ko) * 2018-07-06 2020-01-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20200006650A (ko) * 2018-07-10 2020-01-21 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20200010704A (ko) * 2018-07-20 2020-01-31 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20200034896A (ko) * 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US11916171B2 (en) 2024-02-27
CN115699323A (zh) 2023-02-03
US20210376196A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
WO2021242074A1 (ko) 표시 장치
WO2021149863A1 (ko) 표시 장치
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2021125704A1 (ko) 표시 장치
WO2022035233A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2022154517A1 (ko) 표시 장치
WO2022164168A1 (ko) 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치
WO2022045698A1 (ko) 표시 장치
WO2022030763A1 (ko) 표시 장치
WO2021215585A1 (ko) 표시 장치
WO2021091062A1 (ko) 표시 장치
WO2021235689A1 (ko) 표시 장치
WO2023003320A1 (ko) 표시 장치
WO2022146131A1 (ko) 표시 장치
WO2022025395A1 (ko) 표시 장치
WO2022019547A1 (ko) 표시 장치
WO2022059986A1 (ko) 표시 장치
WO2022149813A1 (ko) 표시 장치
WO2022035232A1 (ko) 표시 장치
WO2022050685A1 (ko) 표시 장치
WO2022005208A1 (ko) 표시 장치
WO2021206217A1 (ko) 표시 장치 및 이의 제조 방법
WO2021230426A1 (ko) 표시 장치
WO2021246572A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21814655

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21814655

Country of ref document: EP

Kind code of ref document: A1