WO2021230426A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2021230426A1
WO2021230426A1 PCT/KR2020/009900 KR2020009900W WO2021230426A1 WO 2021230426 A1 WO2021230426 A1 WO 2021230426A1 KR 2020009900 W KR2020009900 W KR 2020009900W WO 2021230426 A1 WO2021230426 A1 WO 2021230426A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
contact
disposed
light emitting
contact electrode
Prior art date
Application number
PCT/KR2020/009900
Other languages
English (en)
French (fr)
Inventor
김진택
이승민
이정환
이희근
임백현
채경태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN202080100721.3A priority Critical patent/CN115552610A/zh
Priority to US17/998,352 priority patent/US20230187584A1/en
Publication of WO2021230426A1 publication Critical patent/WO2021230426A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present invention relates to a display device.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device for displaying an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • the light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • An object of the present invention is to provide a display device having improved luminance per unit area by reducing light emission failure of each sub-pixel.
  • a display device includes a first substrate, first and second electrodes extending in a first direction and spaced apart from each other in a second direction on the first substrate, and the first an electrode and a plurality of light emitting devices disposed on the second electrode, and a plurality of contact electrodes disposed on the first electrode or the second electrode and in contact with the light emitting device, wherein the contact electrode is the first electrode a first contact electrode disposed on the first contact electrode, a second contact electrode disposed on the second electrode, and a third contact electrode spaced apart from the second contact electrode in the first direction and facing the first contact electrode in the second direction a contact electrode and a fourth contact electrode spaced apart from the first contact electrode in the first direction to face the second contact electrode in the second direction, and connected to the third contact electrode and the fourth contact electrode and an electrode connection part disposed to surround the second contact electrode.
  • the electrode connection part may be integrated with the third contact electrode and the fourth contact electrode.
  • first substrate It is disposed on the first substrate to cover the first electrode and the second electrode, and includes a first opening exposing a portion of an upper surface of the first electrode and a second opening exposing a portion of an upper surface of the second electrode. and a first insulating layer, wherein the light emitting devices may be disposed on the first insulating layer.
  • a second insulating layer disposed on the first insulating layer and the light emitting device and exposing both ends of the light emitting device and a portion where the contact electrodes of the first insulating layer are disposed may be further included.
  • the first contact electrode, the second contact electrode, the third contact electrode, and the fourth contact electrode are directly disposed on the first insulating layer, and at least a portion of the electrode connection portion is disposed on the second insulating layer can be
  • a third insulating layer disposed to cover the first contact electrode and the second contact electrode, wherein at least a portion of the third contact electrode, the fourth contact electrode, and the electrode connection portion is on the third insulating layer can be placed in
  • the light emitting element includes a first light emitting element having one end in contact with the first contact electrode and the other end in contact with the third contact electrode, one end in contact with the fourth contact electrode, and the second contact electrode at the other end. It may include a second light emitting device in contact with the.
  • the light emitting device may further include a third light emitting device having both ends not in contact with the contact electrodes.
  • the first contact electrode is disposed to cover the first opening and is in contact with the first electrode
  • the second contact electrode is disposed to cover the second opening and in contact with the second electrode
  • the third contact electrode is disposed to cover the second opening.
  • the fourth contact electrode may be disposed on the first insulating layer so as not to contact the first electrode and the second electrode.
  • the electrode connection portion includes a first extension portion extending in the first direction and connected to the third contact electrode, and a first extension portion extending in the second direction, one side connected to the first extension portion and the other side connected to the fourth contact electrode
  • a second extension may be included, wherein the first extension may be spaced apart from a long side of the outer side of the second contact electrode, and the second extension may be spaced apart from a short side of the outer side of the second contact electrode.
  • a distance between the long side of the second contact electrode and the first extension of the electrode connection part may be equal to or smaller than a distance between the second contact electrode and the fourth contact electrode.
  • the first extension portion of the electrode connection part may be disposed to partially overlap the second electrode in a thickness direction.
  • the contact electrodes may include a first portion and a second portion having a width smaller than that of the first portion, wherein a distance between the contact electrodes facing the second direction is greater than a distance between the first portions.
  • the gap between the parts can be large.
  • a display device includes a first substrate, first and second electrodes extending in a first direction and spaced apart from each other in a second direction on the first substrate, and the first A first insulating layer disposed on a substrate and having an opening exposing a portion of the first electrode or the second electrode, the first insulating layer being disposed on the first insulating layer and both ends of the first electrode and the second electrode, respectively a plurality of light emitting elements disposed on the first electrode or the second electrode and a plurality of first type contact electrodes in contact with the light emitting element and the first electrode or the second electrode and the light emitting element a second type contact electrode in contact with but not in contact with the first electrode and the second electrode, wherein the second type contact electrode is disposed on the first electrode or the second electrode, the first type contact electrode and a plurality of contact parts spaced apart from each other and an electrode connection part connecting the contact parts, wherein the electrode connection part is spaced apart from an outer side of any one of the first type contact electrodes and is
  • the first type contact electrode is disposed on the first electrode and on the first contact electrode and the second electrode contacting the first electrode through a first opening exposing a portion of an upper surface of the first electrode, and a second contact electrode contacting the second electrode through a second opening exposing a portion of an upper surface of the second electrode, wherein the second type contact electrode is disposed on the second electrode and the second contact electrode and a first contact portion spaced apart from the first contact portion, a second contact portion disposed on the first electrode and spaced apart from the first contact electrode, and a first electrode connection portion connecting the first contact portion and the second contact portion.
  • the first electrode connection part may be disposed to surround an outer side of the second contact electrode.
  • the light emitting device includes a first light emitting device having one end in contact with the first contact electrode and the other end in contact with the first contact portion, and one end in contact with the second contact portion and the other end in contact with the second contact electrode. It may include a second light emitting device.
  • the first contact portion faces the first contact electrode
  • the second contact portion is spaced apart from the first contact electrode in the first direction
  • the first electrode connection portion is disposed to surround an outer side of the first contact electrode
  • the second type contact electrode includes a third contact portion facing the second contact portion between the second contact electrode and the first contact portion, and spaced apart from the second contact portion in the first direction to face the second contact electrode It may further include a fourth contact part, and a second electrode connection part connecting the third contact part and the fourth contact part and disposed to surround an outer side of the second contact electrode.
  • a second insulating layer disposed on the first insulating layer and the light emitting device, the second insulating layer exposing both ends of the light emitting device and a portion where the contact electrodes of the first insulating layer are disposed, the first type
  • the contact electrode and the contact portion of the second type contact electrode may be disposed on the same layer.
  • the electrode connection portion of the second type contact electrode may be directly disposed on the second insulating layer.
  • some of the plurality of light emitting devices for each sub-pixel are connected in series to each other, so that luminance per unit sub-pixel is improved, and light emission failure of each sub-pixel can be reduced.
  • the electrode connection part so that the light emitting devices of each sub-pixel can be connected in series while securing a sufficient area in which the light-emitting devices of each sub-pixel are disposed, the luminance can be improved while maintaining the size even if the area occupied by the sub-pixels is small.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • FIG. 3 is a plan view illustrating one sub-pixel of FIG. 2 .
  • FIG. 4 is a cross-sectional view taken along lines Q1-Q1' and Q2-Q2' of FIG. 3 .
  • FIG. 5 is a cross-sectional view taken along line Q3-Q3' of FIG. 3 .
  • FIG. 6 is a cross-sectional view taken along lines Q4-Q4' and Q5-Q5' of FIG. 3 .
  • FIG. 7 is a cross-sectional view taken along line Q6-Q6' of FIG. 3 .
  • FIG. 8 is a schematic diagram of a light emitting device according to an embodiment.
  • FIG. 9 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 10 is a cross-sectional view taken along the line Q7-Q7' of FIG.
  • FIG. 11 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 12 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 13 is a cross-sectional view taken along line Q8-Q8' of FIG. 12 .
  • FIG. 14 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 15 is a cross-sectional view taken along the line Q9-Q9' of FIG. 14 .
  • 16 is a schematic diagram illustrating contact electrodes of a display device according to another exemplary embodiment.
  • Elements or layers are referred to as “on” of another element or layer, including cases in which another layer or other element is interposed immediately on or in the middle of another element.
  • those referred to as “Below”, “Left” and “Right” refer to cases where they are interposed immediately adjacent to other elements or interposed other layers or other materials in the middle.
  • Like reference numerals refer to like elements throughout.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • the display device 10 displays a moving image or a still image.
  • the display device 10 may refer to any electronic device that provides a display screen.
  • An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation system, a game machine, a digital camera, a camcorder, etc. may be included in the display device 10 .
  • the display device 10 includes a display panel that provides a display screen.
  • the display panel include an inorganic light emitting diode display panel, an organic light emitting display panel, a quantum dot light emitting display panel, a plasma display panel, a field emission display panel, and the like.
  • an inorganic light emitting diode display panel is applied is exemplified as an example of the display panel, but the present invention is not limited thereto, and the same technical idea may be applied to other display panels if applicable.
  • the shape of the display device 10 may be variously modified.
  • the display device 10 may have a shape such as a long rectangle, a long rectangle, a square, a rectangle with rounded corners (vertices), other polygons, or a circle.
  • the shape of the display area DPA of the display device 10 may also be similar to the overall shape of the display device 10 . In FIG. 1 , the display device 10 and the display area DPA having a horizontal long rectangular shape are illustrated.
  • the display device 10 may include a display area DPA and a non-display area NDA.
  • the display area DPA is an area in which a screen can be displayed
  • the non-display area NDA is an area in which a screen is not displayed.
  • the display area DPA may be referred to as an active area
  • the non-display area NDA may also be referred to as a non-active area.
  • the display area DPA may generally occupy the center of the display device 10 .
  • the display area DPA may include a plurality of pixels PX.
  • the plurality of pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a rectangular shape or a square shape in plan view, but is not limited thereto, and each side may have a rhombus shape inclined with respect to one direction.
  • Each pixel PX may be alternately arranged in a stripe type or a pentile type.
  • each of the pixels PX may include one or more light emitting devices 30 emitting light of a specific wavelength band to display a specific color.
  • a non-display area NDA may be disposed around the display area DPA.
  • the non-display area NDA may completely or partially surround the display area DPA.
  • the display area DPA may have a rectangular shape, and the non-display area NDA may be disposed adjacent to four sides of the display area DPA.
  • the non-display area NDA may constitute a bezel of the display device 10 .
  • Wires or circuit drivers included in the display device 10 may be disposed in each of the non-display areas NDA, or external devices may be mounted thereon.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • each of the plurality of pixels PX may include a plurality of sub-pixels PXn, where n is an integer of 1 to 3).
  • one pixel PX may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 .
  • the first sub-pixel PX1 emits light of a first color
  • the second sub-pixel PX2 emits light of a second color
  • the third sub-pixel PX3 emits light of a third color.
  • the first color may be blue
  • the second color may be green
  • the third color may be red.
  • each of the sub-pixels PXn may emit light of the same color.
  • the pixel PX includes three sub-pixels PXn in FIG. 2
  • the present invention is not limited thereto, and the pixel PX may include a larger number of sub-pixels PXn.
  • Each sub-pixel PXn of the display device 10 may include an emission area EMA and a non-emission area (not shown).
  • the light emitting area EMA is a region where the light emitting device 30 is disposed and light of a specific wavelength band is emitted
  • the non-emission area is a non-emission area where the light emitting device 30 is not disposed and the light emitted from the light emitting device 30 does not reach. Therefore, it may be an area from which light is not emitted.
  • the light emitting region may include a region in which the light emitting device 30 is disposed, and a region adjacent to the light emitting device 30 , from which light emitted from the light emitting device 30 is emitted.
  • the light emitting region is not limited thereto, and the light emitting region may include a region in which light emitted from the light emitting device 30 is reflected or refracted by other members to be emitted.
  • the plurality of light emitting devices 30 may be disposed in each sub-pixel PXn, and may form a light emitting area including an area in which they are disposed and an area adjacent thereto.
  • each sub-pixel PXn may include a cutout area CBA disposed in the non-emission area.
  • the cut area CBA may be disposed on one side of the light emitting area EMA in the second direction DR2 .
  • the cutout area CBA may be disposed between the emission areas EMA of the sub-pixels PXn adjacent in the second direction DR2 .
  • a plurality of emission areas EMA and cut-out areas CBA may be arranged in the display area DPA of the display device 10 .
  • the plurality of light emitting areas EMA and cut area CBA are each repeatedly arranged in the first direction DR1 , and the light emitting area EMA and cut area CBA are arranged in the second direction DR2 . Can be arranged alternately.
  • a distance between the cut-out areas CBAs in the first direction DR1 may be smaller than a distance between the cut-out areas CBAs in the first direction DR1 of the light emitting area EMA.
  • a second bank BNL2 is disposed between the cutout areas CBA and the light emitting area EMA, and an interval therebetween may vary according to a width of the second bank BNL2 . Since the light emitting device 30 is not disposed in the cut-out area CBA, no light is emitted, but some of the electrodes 21 and 22 disposed in each sub-pixel PXn may be disposed. The electrodes 21 and 22 disposed in each sub-pixel PXn may be disposed to be separated from each other in the cut-out area CBA.
  • FIG. 3 is a plan view illustrating one sub-pixel of FIG. 2 .
  • 4 is a cross-sectional view taken along lines Q1-Q1' and Q2-Q2' of FIG. 3 .
  • FIG. 5 is a cross-sectional view taken along line Q3-Q3' of FIG. 3 .
  • 6 is a cross-sectional view taken along lines Q4-Q4' and Q5-Q5' of FIG. 3 .
  • FIG 3 illustrates the arrangement of the electrodes 21 and 22, the light emitting device 30, and the contact electrodes CNE disposed in the first sub-pixel PX1, and FIGS. 4 to 6 show the respective contact electrodes CNE.
  • FIGS. 4 to 6 show the respective contact electrodes CNE.
  • 4 and 6 are cross-sectional views crossing one end and the other end of the light emitting device 30 (30A, 30B) disposed in the first sub-pixel PX1.
  • the display device 10 includes a first substrate 11 , a semiconductor layer disposed on the first substrate 11 , a plurality of conductive layers, and a plurality of insulating layers. layers may be included.
  • the semiconductor layer, the conductive layer, and the insulating layer may constitute a circuit layer and a light emitting device layer of the display device 10 , respectively.
  • the first substrate 11 may be an insulating substrate.
  • the first substrate 11 may be made of an insulating material such as glass, quartz, or polymer resin.
  • the first substrate 11 may be a rigid substrate, but may also be a flexible substrate capable of bending, folding, rolling, and the like.
  • the light blocking layer BML may be disposed on the first substrate 11 .
  • the light blocking layer BML is disposed to overlap the active layer ACT of the first transistor T1 of the display device 10 .
  • the light blocking layer BML1 may include a light-blocking material to prevent light from being incident on the active layer ACT of the first transistor.
  • the light blocking layer BML may be formed of an opaque metal material that blocks light transmission.
  • the present invention is not limited thereto, and in some cases, the light blocking layer BML may be omitted.
  • the buffer layer 12 may be entirely disposed on the light blocking layer BML and the first substrate 11 .
  • the buffer layer 12 is formed on the first substrate 11 to protect the first transistors T1 of the pixel PX from moisture penetrating through the first substrate 11, which is vulnerable to moisture permeation, and has a surface planarization function. can be done
  • the buffer layer 12 may include a plurality of inorganic layers alternately stacked.
  • the buffer layer 12 is a multilayer in which inorganic layers including at least one of silicon oxide (SiO x ), silicon nitride (SiN x ), and silicon oxynitride (SiO x N y ) are alternately stacked, or It may be formed as a single layer including the above material.
  • a semiconductor layer is disposed on the buffer layer 12 .
  • the semiconductor layer may include the active layer ACT of the first transistor T1 . These may be disposed to partially overlap with the gate electrode GE of the first gate conductive layer, which will be described later.
  • the display device 10 may include a larger number of transistors.
  • the display device 10 may include two or three transistors by including one or more transistors in addition to the first transistor T1 for each sub-pixel PXn.
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, an oxide semiconductor, or the like.
  • each active layer ACT may include a plurality of conductive regions ACTa and ACTb and a channel region ACTc therebetween.
  • the oxide semiconductor may be an oxide semiconductor containing indium (In).
  • the oxide semiconductor is indium-tin oxide (ITO), indium-zinc oxide (IZO), indium-gallium oxide (IGO), indium-zinc -Indium-Zinc-Tin Oxide (IZTO), Indium-Gallium-Tin Oxide (IGTO), Indium-Gallium-Zinc Oxide (IGZO), Indium- Gallium-zinc-tin oxide (Indium-Gallium-Zinc-Tin Oxide, IGZTO) or the like.
  • the semiconductor layer may include polycrystalline silicon.
  • Polycrystalline silicon may be formed by crystallizing amorphous silicon.
  • the conductive regions of the active layer ACT may be doped regions each doped with impurities.
  • the first gate insulating layer 13 is disposed on the semiconductor layer and the buffer layer 12 .
  • the first gate insulating layer 13 may function as a gate insulating layer of each transistor.
  • the first gate insulating layer 13 is made of a single layer including any one of an inorganic material, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), or silicon oxynitride (SiO x N y ), or a stacked layer thereof. It may be formed in a double-layer or multi-layer structure.
  • the first gate conductive layer is disposed on the first gate insulating layer 13 .
  • the first gate conductive layer may include the gate electrode GE of the first transistor T1 and the first capacitance electrode CSE1 of the storage capacitor.
  • the gate electrode GE may be disposed to overlap the channel region ACTc of the active layer ACT in the thickness direction.
  • the first capacitor electrode CSE1 may be disposed to overlap with a second capacitor electrode CSE2 to be described later in the thickness direction.
  • the first capacitance electrode CSE1 may be integrated with the gate electrode GE.
  • the first capacitor electrode CSE1 may be disposed to overlap the second capacitor electrode CSE2 in a thickness direction, and a storage capacitor may be formed therebetween.
  • the first gate conductive layer may include any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu) or these It may be formed as a single layer or multiple layers made of an alloy of However, the present invention is not limited thereto.
  • the first passivation layer 15 is disposed on the first gate conductive layer.
  • the first passivation layer 15 may be disposed to cover the first gate conductive layer to protect the first gate conductive layer.
  • the first protective layer 15 is made of a single layer including any one of inorganic materials, such as silicon oxide (SiO x ), silicon nitride (SiN x ), and silicon oxynitride (SiO x N y ), or a double layer in which these are stacked. Alternatively, it may be formed in a multi-layer structure.
  • the first data conductive layer is disposed on the first passivation layer 15 .
  • the first data conductive layer may include a first source/drain electrode SD1 and a second source/drain electrode SD2 of the first transistor T1 , a data line DTL, and a second capacitor electrode CSE2 .
  • the source/drain electrodes SD1 and SD2 of the first transistor T1 are connected to the doped region ( ACT) of the active layer ACT through a contact hole penetrating the first interlayer insulating layer 17 and the first gate insulating layer 13 . ACTa and ACTb) respectively. Also, the first source/drain electrode SD1 of the first transistor T1 may be electrically connected to the light blocking layer BML through another contact hole.
  • the data line DTL may apply a data signal to another transistor (not shown) included in the display device 10 .
  • the data line DTL may be connected to source/drain electrodes of another transistor to transmit a signal applied from the data line DTL.
  • the second capacitor electrode CSE2 is disposed to overlap the first capacitor electrode CSE1 in the thickness direction.
  • the second capacitance electrode CSE2 may be connected to the second source/drain electrode SD2 to be integrated therewith.
  • the first data conductive layer may include any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu) or these It may be formed as a single layer or multiple layers made of an alloy of However, the present invention is not limited thereto.
  • the first interlayer insulating layer 17 is disposed on the first data conductive layer.
  • the first interlayer insulating layer 17 may function as an insulating layer between the first data conductive layer and other layers disposed thereon. Also, the first interlayer insulating layer 17 may cover the first data conductive layer and function to protect the first data conductive layer.
  • the first interlayer insulating layer 17 is made of a single layer including any one of an inorganic material, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), or silicon oxynitride (SiO x N y ), or a stacked layer thereof. It may be formed in a double-layer or multi-layer structure.
  • the second data conductive layer is disposed on the first interlayer insulating layer 17 .
  • the second data conductive layer may include a first voltage line VL1 , a second voltage line VL2 , and a first conductive pattern CDP.
  • a high potential voltage (or a first power voltage) supplied to the first transistor T1 is applied to the first voltage line VL1
  • a low potential voltage supplied to the second electrode 22 is applied to the second voltage line VL2 .
  • a potential voltage (or a second power supply voltage) may be applied.
  • an alignment signal necessary for aligning the light emitting device 30 may be applied to the second voltage line VL2 during the manufacturing process of the display device 10 .
  • the first conductive pattern CDP may be connected to the second capacitor electrode CSE2 through a contact hole formed in the first interlayer insulating layer 17 .
  • the second capacitor electrode CSE2 may be integrated with the second source/drain electrode SD2 of the first transistor T1 , and the first conductive pattern CDP is electrically connected to the second source/drain electrode SD2 . can be connected
  • the first conductive pattern CDP also contacts the first electrode 21 to be described later, and the first transistor T1 applies the first power voltage applied from the first voltage line VL1 to the first conductive pattern CDP. through the first electrode 21 .
  • the second data conductive layer includes one second voltage line VL2 and one first voltage line VL1 in the drawings, the present invention is not limited thereto.
  • the second data conductive layer may include a greater number of first voltage lines VL1 and second voltage lines VL2 .
  • the second data conductive layer may include any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu) or these It may be formed as a single layer or multiple layers made of an alloy of However, the present invention is not limited thereto.
  • the first planarization layer 19 is disposed on the second data conductive layer.
  • the first planarization layer 19 may include an organic insulating material, for example, an organic material such as polyimide (PI), and may perform a surface planarization function.
  • PI polyimide
  • first planarization layer 19 On the first planarization layer 19 , a plurality of first banks BNL1 , a plurality of electrodes 21 and 22 , a light emitting device 30 , a plurality of contact electrodes CNE1 , CNE2 , CNE3 , CNE4 and a Two banks BNL2 are arranged. Also, a plurality of insulating layers PAS1 , PAS2 , PAS3 , and PAS4 may be disposed on the first planarization layer 19 .
  • the plurality of first banks BNL1 may be directly disposed on the first planarization layer 19 .
  • the plurality of first banks BNL1 have a shape extending in the second direction DR2 within each sub-pixel PXn, but do not extend to other sub-pixels PXn adjacent to each other in the second direction DR2 and emit light. It may be disposed within the area EMA. Also, the plurality of first banks BNL1 may be disposed to be spaced apart from each other in the first direction DR1 , and the light emitting device 30 may be disposed therebetween. The plurality of first banks BNL1 may be disposed for each sub-pixel PXn to form a linear pattern in the display area DPA of the display device 10 .
  • the length of the first bank BNL1 measured in the second direction DR2 may be longer than the length of the contact electrodes CNE1 and CNE2 to be described later.
  • the present invention is not limited thereto.
  • the two first banks BNL1 are illustrated in the drawing, the present invention is not limited thereto.
  • a greater number of first banks BNL1 may be further disposed according to the number of electrodes 21 and 22 to be described later.
  • the first bank BNL1 may have a structure in which at least a portion protrudes from the top surface of the first planarization layer 19 .
  • the protruding portion of the first bank BNL1 may have an inclined side surface, and the light emitted from the light emitting device 30 is reflected by the electrodes 21 and 22 disposed on the first bank BNL1 to form the first first bank BNL1 . It may be emitted in an upper direction of the planarization layer 19 .
  • the first bank BNL1 may provide a region in which the light emitting device 30 is disposed and may also function as a reflective barrier rib that reflects light emitted from the light emitting device 30 in an upward direction.
  • the side surface of the first bank BNL1 may be inclined in a linear shape, but is not limited thereto, and the first bank BNL1 may have a semi-circle or semi-elliptical shape with a curved outer surface.
  • the first banks BNL1 may include an organic insulating material such as polyimide (PI), but is not limited thereto.
  • the plurality of electrodes 21 and 22 are disposed on the first bank BNL1 and the first planarization layer 19 .
  • the plurality of electrodes 21 and 22 may include a first electrode 21 and a second electrode 22 .
  • the first electrode 21 and the second electrode 22 may extend in the second direction DR2 and may be disposed to be spaced apart from each other in the first direction DR1 .
  • the first electrode 21 and the second electrode 22 may each extend in the second direction DR2 within the sub-pixel PXn, and may be separated from the other electrodes 21 and 22 in the cut-out area CBA. have.
  • the cutout area CBA is disposed between the emission areas EMA of the sub-pixel PXn adjacent in the second direction DR2 , and the first electrode 21 and the second electrode 22 are It may be separated from the other first and second electrodes 21 and 22 disposed in the sub-pixels PXn adjacent in the second direction DR2 in the cut area CBA.
  • the present invention is not limited thereto, and some of the electrodes 21 and 22 are not separated for each sub-pixel PXn and are disposed to extend beyond the neighboring sub-pixel PXn in the second direction DR2 or the first electrode 21 ) or only one of the second electrodes 22 may be separated.
  • the first electrode 21 is electrically connected to the first transistor T1 through the first contact hole CT1
  • the second electrode 22 is connected to the second voltage line VL2 through the second contact hole CT2 .
  • the first electrode 21 may be formed in a portion extending in the first direction DR1 of the second bank BNL2 through the first contact hole CT1 penetrating the first planarization layer 19 . It may be in contact with the conductive pattern CDP.
  • the second electrode 22 also extends in the first direction DR1 of the second bank BNL2 to the second voltage line VL2 through the second contact hole CT2 penetrating the first planarization layer 19 .
  • the present invention is not limited thereto.
  • the first contact hole CT1 and the second contact hole CT2 may be disposed in the light emitting area EMA surrounded by the second bank BNL2 so as not to overlap the second bank BNL2 .
  • first electrode 21 and one second electrode 22 are exemplified in each sub-pixel PXn, but the present invention is not limited thereto and the first electrode 21 disposed in each sub-pixel PXn is not limited thereto. ) and the number of the second electrodes 22 may be greater. Also, the first electrode 21 and the second electrode 22 disposed in each sub-pixel PXn may not necessarily have a shape extending in one direction, and the first electrode 21 and the second electrode 22 . ) can be arranged in various structures. For example, the first electrode 21 and the second electrode 22 may have a partially curved or bent shape, and one electrode may be disposed to surround the other electrode.
  • the first electrode 21 and the second electrode 22 may be respectively disposed on the first banks BNL1 .
  • Each of the first electrode 21 and the second electrode 22 may be formed to have a width greater than that of the first bank BNL1 .
  • the first electrode 21 and the second electrode 22 may be respectively disposed to cover the outer surface of the first bank BNL1 .
  • the first electrode 21 and the second electrode 22 are respectively disposed on the side surface of the first bank BNL1 , and the interval between the first electrode 21 and the second electrode 22 is the first bank BNL1 . may be narrower than the gap between them.
  • at least a partial region of the first electrode 21 and the second electrode 22 may be directly disposed on the first planarization layer 19 so that they may be disposed on the same plane.
  • each of the electrodes 21 and 22 may be smaller than that of the first bank BNL1 .
  • each of the electrodes 21 and 22 may be disposed to cover at least one side surface of the first bank BNL1 to reflect the light emitted from the light emitting device 30 .
  • Each of the electrodes 21 and 22 may include a transparent conductive material.
  • each of the electrodes 21 and 22 may include a material such as indium tin oxide (ITO), indium zinc oxide (IZO), or indium tin-zinc oxide (ITZO), but is not limited thereto.
  • Each of the electrodes 21 and 22 may include a conductive material having high reflectance.
  • each of the electrodes 21 and 22 may include a metal having high reflectivity, such as silver (Ag), copper (Cu), or aluminum (Al). In this case, each of the electrodes 21 and 22 may reflect light emitted from the light emitting device 30 and traveling to the side of the first bank BNL1 in an upper direction of each sub-pixel PXn.
  • each of the electrodes 21 and 22 may have a structure in which one or more layers of a transparent conductive material and a metal layer having high reflectivity are stacked, or may be formed as a single layer including them.
  • each of the electrodes 21 and 22 has a stacked structure such as ITO/silver (Ag)/ITO/, ITO/Ag/IZO, or ITO/Ag/ITZO/IZO, or aluminum (Al), nickel It may be an alloy including (Ni), lanthanum (La), and the like.
  • the plurality of electrodes 21 and 22 may be electrically connected to the light emitting devices 30 , and a predetermined voltage may be applied so that the light emitting devices 30 emit light.
  • the plurality of electrodes 21 and 22 are electrically connected to the light emitting device 30 through a contact electrode CNE, which will be described later, and transmit an electrical signal applied to the electrodes 21 and 22 to the contact electrode CNE. ) through the light emitting device 30 can be transmitted.
  • One of the first electrode 21 and the second electrode 22 is electrically connected to the anode electrode of the light emitting device 30 , and the other is electrically connected to the cathode electrode of the light emitting device 30 .
  • the present invention is not limited thereto and vice versa.
  • each of the electrodes 21 and 22 may be utilized to form an electric field in the sub-pixel PXn to align the light emitting device 30 .
  • the light emitting device 30 may be disposed between the first electrode 21 and the second electrode 22 by an electric field formed on the first electrode 21 and the second electrode 22 .
  • the light emitting device 30 of the display device 10 may be sprayed onto the electrodes 21 and 22 through an inkjet printing process. When the ink including the light emitting element 30 is sprayed onto the electrodes 21 and 22 , an alignment signal is applied to the electrodes 21 and 22 to generate an electric field.
  • the light emitting device 30 dispersed in the ink may be aligned on the electrodes 21 and 22 by receiving a dielectrophoretic force by an electric field generated on the electrodes 21 and 22 .
  • the first insulating layer PAS1 is disposed on the first planarization layer 19 .
  • the first insulating layer PAS1 may be disposed to cover the first banks BNL1 , and the first electrode 21 and the second electrode 22 .
  • the first insulating layer PAS1 may include openings OP1 and OP2 partially exposing the first electrode 21 and the second electrode 22 .
  • the first insulating layer PAS1 may include a first opening OP1 exposing a portion of the top surface of the first electrode 21 and a second opening OP2 exposing a portion of the top surface of the second electrode 22 . have.
  • the first opening OP1 and the second opening OP2 may partially expose a portion disposed on the upper surface of the first bank BNL1 among the electrodes 21 and 22 .
  • Some of the contact electrodes CNE, which will be described later, may contact each of the electrodes 21 and 22 exposed through the openings OP1 and OP2.
  • a step may be formed between the first electrode 21 and the second electrode 22 so that a portion of the upper surface of the first insulating layer PAS1 is recessed.
  • the first insulating layer PAS1 may protect the first electrode 21 and the second electrode 22 and may insulate them from each other. Also, it is possible to prevent the light emitting device 30 disposed on the first insulating layer PAS1 from being damaged by direct contact with other members.
  • the second bank BNL2 may be disposed on the first insulating layer PAS1 .
  • the second bank BNL2 may be disposed in a grid pattern on the entire surface of the display area DPA, including portions extending in the first and second directions DR1 and DR2 in a plan view.
  • the second bank BNL2 is disposed across the boundary of each sub-pixel PXn to distinguish neighboring sub-pixels PXn.
  • the second bank BNL2 is disposed to surround the emission area EMA and the cut-off area CBA disposed in each sub-pixel PXn to distinguish them.
  • the first electrode 21 and the second electrode 22 may extend in the second direction DR2 and may be disposed to cross a portion extending in the first direction DR1 of the second bank BNL2 .
  • a portion of the second bank BNL2 extending in the second direction DR2 may have a greater width than a portion disposed between the light emitting areas EMA. Accordingly, the distance between the cut-out areas CBA may be smaller than the distance between the light emitting areas EMA.
  • the second bank BNL2 may be formed to have a greater height than the first bank BNL1 .
  • the second bank BNL2 prevents ink from overflowing into the adjacent sub-pixels PXn in the inkjet printing process of the manufacturing process of the display device 10 , so that the different light emitting devices 30 are dispersed in different sub-pixels PXn. They can be separated so that they do not mix with each other.
  • the second bank BNL2 may include a polyimide (PI) like the first bank BNL1 , but is not limited thereto.
  • the light emitting device 30 may be disposed on the first insulating layer PAS1 .
  • the plurality of light emitting devices 30 may be disposed to be spaced apart from each other along the second direction DR2 in which the respective electrodes 21 and 22 extend, and may be aligned substantially parallel to each other.
  • the light emitting device 30 may have a shape extending in one direction, and a direction in which each of the electrodes 21 and 22 extends and a direction in which the light emitting device 30 extends may be substantially perpendicular.
  • the present invention is not limited thereto, and the light emitting device 30 may be disposed at an angle instead of perpendicular to the direction in which the respective electrodes 21 and 22 extend.
  • each sub pixel PXn may include light emitting layers ( '36' of FIG. 8 ) including different materials to emit light of different wavelength bands to the outside. Accordingly, light of the first color, the second color, and the third color may be emitted from the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 , respectively.
  • each of the sub-pixels PXn may include the light emitting device 30 of the same type and may emit light of substantially the same color.
  • Both ends of the light emitting device 30 may be disposed on the electrodes 21 and 22 between the first banks BNL1 .
  • the extended length of the light emitting element 30 is longer than the interval between the first electrode 21 and the second electrode 22, and both ends of the light emitting element 30 are respectively formed by the first electrode 21 and the second electrode ( 22) can be disposed on.
  • the light emitting device 30 may be disposed such that one end is placed on the first electrode 21 and the other end is placed on the second electrode 22 .
  • a plurality of layers may be disposed in a direction perpendicular to the top surface of the first substrate 11 or the first planarization layer 19 .
  • the light emitting device 30 is disposed so that one extended direction is parallel to the top surface of the first planarization layer 19 , and the plurality of semiconductor layers included in the light emitting device 30 are parallel to the top surface of the first planarization layer 19 . They may be sequentially arranged along one direction.
  • the present invention is not limited thereto, and when the light emitting device 30 has a different structure, the plurality of semiconductor layers may be disposed in a direction perpendicular to the upper surface of the first planarization layer 19 .
  • Both ends of the light emitting device 30 may contact the contact electrodes CNE, respectively.
  • an insulating layer ( '38' in FIG. 8 ) may not be formed on an end surface of the light emitting device 30 and a part of the semiconductor layer may be exposed, and the exposed semiconductor layer may be a contact electrode CNE. ) can be in contact with
  • the present invention is not limited thereto, and in the light emitting device 30 , at least a portion of the insulating layer 38 may be removed so that both ends of the semiconductor layers may be partially exposed. The exposed side surface of the semiconductor layer may directly contact the contact electrode CNE.
  • the light emitting device 30 may include light emitting devices 30A and 30B in which both ends contact different contact electrodes CNE.
  • the light emitting device 30 includes a first light emitting device 30A and a second light emitting device 30B, which may be electrically connected through a contact electrode CNE connected to each other.
  • One end of the first light emitting element 30A and the second light emitting element 30B is in contact with different contact electrodes CNE, the other end of the first light emitting element 30A and one end of the second light emitting element 30B The ends may contact the contact electrodes CNE connected to each other.
  • the first light emitting device 30A and the second light emitting device 30B are connected to each other in series through the contact electrode CNE, and the luminance per unit area of each sub-pixel PXn may be improved. A more detailed description will be given later.
  • the second insulating layer PAS2 may be disposed on the light emitting device 30 .
  • the second insulating layer PAS2 may be partially disposed on the first insulating layer PAS1 , the first electrode 21 , the second electrode 22 , and the light emitting device 30 .
  • the second insulating layer PAS2 is completely disposed on the first insulating layer PAS1 in a region surrounded by the second bank BNL2, both ends of the light emitting device 30 and the electrodes 21, 22) A portion of the upper surface in which the contact electrodes CNEs are disposed may be excluded.
  • the second insulating layer PAS2 is disposed to cover the light emitting device 30 , the electrodes 21 and 22 , and the first insulating layer PAS1 during the manufacturing process of the display device 10 , and is then formed of the light emitting device 30 . It may be formed by removing both ends to expose. A portion of the second insulating layer PAS2 may be disposed so that both ends thereof are exposed while surrounding the light emitting device 30 . A portion of the second insulating layer PAS2 disposed on the light emitting device 30 is disposed to extend in the second direction DR2 on the first insulating layer PAS1 in a plan view, so that it is linear or linear in each sub-pixel PXn. An island-like pattern can be formed.
  • the second insulating layer PAS2 may protect the light emitting device 30 and fix the light emitting device 30 in the manufacturing process of the display device 10 . Also, in some embodiments, a portion of the second insulating layer PAS2 may be disposed to fill a space between the light emitting device 30 and the first insulating layer PAS1 .
  • the second insulating layer PAS2 may be disposed to partially cover the outer side of each of the electrodes 21 and 22 .
  • a portion of the contact electrodes CNE may be disposed in a portion where the second insulating layer PAS2 is not disposed.
  • the present invention is not limited thereto, and the second insulating layer PAS2 is disposed only between the electrodes 21 and 22 to fix the light emitting device 30 , and may be removed in other regions.
  • a plurality of contact electrodes CNE and a third insulating layer PAS3 may be disposed on the second insulating layer PAS2 .
  • the plurality of contact electrodes CNE may have a shape extending in one direction and disposed on each of the electrodes 21 and 22 .
  • the contact electrode CNE includes a first contact electrode CNE1 and a fourth contact electrode CNE4 disposed on the first electrode 21 , and a second contact electrode CNE2 disposed on the second electrode 22 . and a third contact electrode CNE3.
  • Each of the contact electrodes CNE may be spaced apart from each other or disposed to face each other.
  • the first contact electrode CNE1 and the fourth contact electrode CNE4 are spaced apart from each other in the second direction DR2 on the first electrode 21
  • the second contact electrode CNE2 and the third contact electrode CNE2 are spaced apart from each other.
  • the CNE3 may be spaced apart from the second electrode 22 in the second direction DR2 .
  • the first contact electrode CNE1 and the third contact electrode CNE3 face the first direction DR1
  • the second contact electrode CNE2 and the fourth contact electrode CNE4 also face the first direction DR1 .
  • Each of the contact electrodes CNE may form a stripe-shaped pattern in the emission area EMA of each sub-pixel PXn.
  • Each of the plurality of contact electrodes CNE may contact the light emitting device 30 .
  • the first contact electrode CNE1 and the fourth contact electrode CNE4 are in contact with one end of the light emitting devices 30
  • the second contact electrode CNE2 and the third contact electrode CNE3 are connected to the light emitting device 30 . It can contact the other end.
  • the semiconductor layers are exposed on both end surfaces of the light emitting device 30 , and each of the contact electrodes CNE may come into contact with the semiconductor layer of the light emitting device 30 to be electrically connected thereto.
  • One side of the contact electrodes CNE in contact with both ends of the light emitting device 30 may be disposed on the second insulating layer PAS2 .
  • Each of the contact electrodes CNE may have a width measured in one direction smaller than a width measured in the one direction of the electrodes 21 and 22 , respectively.
  • the contact electrodes CNE may be disposed to contact one end and the other end of the light emitting device 30 , respectively, and to cover a portion of upper surfaces of the first electrode 21 and the second electrode 22 .
  • the present invention is not limited thereto, and the contact electrodes CNE may have a width greater than that of the electrodes 21 and 22 to cover both sides of the electrodes 21 and 22 .
  • the contact electrode CNE may include a transparent conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al), and the like.
  • Light emitted from the light emitting device 30 may pass through the contact electrode CNE and travel toward the electrodes 21 and 22 .
  • the present invention is not limited thereto.
  • the contact electrode CNE includes a first type contact electrode CNE#1 that contacts the electrodes 21 and 22 through the opening OP of the first insulating layer PAS1, and each electrode.
  • a second type contact electrode CNE#2 that does not contact 21 and 22 and only contacts the light emitting devices 30 may be included.
  • the second type contact electrode CNE#2 is an electrode connection part for connecting a portion disposed on each electrode 21 and 22 but not in contact with the second type contact electrode CNE#2 and a portion disposed on each electrode 21 and 22 to each other. (BE) may be further included.
  • the first type contact electrode CNE#1 and the second type contact electrode CNE#2 are in contact with the light emitting device 30 , but depending on whether they are in contact with the electrodes 21 and 22 and the connection with the electrode connection part BE can be distinguished.
  • each of the first contact electrode CNE1 and the second contact electrode CNE2 may be a first type contact electrode CNE#1.
  • the first contact electrode CNE1 is disposed to cover the first opening OP1 and makes contact with the first electrode 21 through this, and the second contact electrode CNE2 is disposed to cover the second opening OP2. Through this, the second electrode 22 may be in contact.
  • the first contact electrode CNE1 and the second contact electrode CNE2 each have a shape extending in one direction, are disposed on the electrodes 21 and 22 , and may be directly connected to the electrodes 21 and 22 .
  • the second type contact electrode CNE#2 is disposed on each of the electrodes 21 and 22 , and includes contact portions CP1 and CP2 in contact with the light emitting device 30 , and an electrode connection portion connecting the contact portions CP1 and CP2 to each other. (BE).
  • the third contact electrode CNE3 and the fourth contact electrode CNE4 may be contact portions CP1 and CP2 of the second type contact electrode CNE#2.
  • the third contact electrode CNE3 is spaced apart from the second contact electrode CNE2 and is a first contact portion CP1 facing the first contact electrode CNE1
  • the fourth contact electrode CNE4 is the first contact electrode CNE1 .
  • ) and may be a second contact portion CP2 opposite to the second contact electrode CNE2 .
  • the electrode connection part BE may interconnect the first contact part CP1 and the second contact part CP2 or the third contact electrode CNE3 and the fourth contact electrode CNE4, and the third contact electrode CNE3 and The fourth contact electrode CNE4 may be electrically connected to each other through the electrode connection part BE.
  • the light emitting devices 30 may have one end disposed on the first electrode 21 and the other end disposed on the second electrode 22 . Both ends of the light emitting device 30 are in contact with the first type contact electrode CNE#1 and the second type contact electrode CNE#2, respectively, and some of the plurality of light emitting devices 30 are in contact with the second type contact electrode CNE#1 They may be electrically connected to each other through the electrodes CNE#2.
  • the light emitting device 30 includes a first light emitting device 30A having one end in contact with the first contact electrode CNE1 and the other end in contact with the third contact electrode CNE3, and at one end
  • the second light emitting device 30B may be in contact with the fourth contact electrode CNE4 and the other end contacting the second contact electrode CNE2 .
  • One end of the first light emitting element 30A and the other end of the second light emitting element 30B are in contact with the first type contact electrode CNE#1, respectively.
  • One end of the first light emitting element 30A contacts the first contact electrode CNE1
  • the other end of the second light emitting element 30B contacts the second contact electrode CNE2 .
  • One end of the first light emitting device 30A and the other end of the second light emitting device 30B may be electrically connected to the respective electrodes 21 and 22 through the first type contact electrode CNE#1, respectively.
  • the other end of the first light emitting element 30A and one end of the second light emitting element 30B are in contact with the second type contact electrode CNE#2, respectively.
  • the other end of the first light emitting element 30A contacts the third contact electrode CNE3
  • the second light emitting element 30B has one end in contact with the fourth contact electrode CNE4 . Since the third contact electrode CNE3 and the fourth contact electrode CNE4 are connected to each other through the electrode connection part BE, the other end of the first light emitting element 30A and one end of the second light emitting element 30B are connected to the first They may be electrically connected to each other through the two-type contact electrode CNE#2.
  • the first electrode 21 and the second electrode 22 are respectively connected to the lower first transistor T1 and the second voltage line VL2 through the first contact hole CT1 and the second contact hole CT2. Electrically connected, from which an electrical signal can be applied.
  • the electrical signal may flow through the first type contact electrode CNE#1, the first light emitting device 30A and the second light emitting device 30B, and the second type contact electrode CNE#2. Since the first light emitting device 30A and the second light emitting device 30B are electrically connected to each other through the second type contact electrode CNE#2, they may be connected to each other in series. When certain light emitting devices 30 are arranged for each sub-pixel PXn, when some of them are connected in series with each other, the amount of light emitted from the light emitting device 30 may increase.
  • the display device 10 may increase the luminance per unit sub-pixel by connecting the plurality of light emitting devices 30 in series for each sub-pixel PXn. Also, as the plurality of light emitting devices 30 are connected in series, even if some of the contact electrodes CNE are short-circuited, the light emitting devices 30 contacting other contact electrodes CNE may emit light. For example, when the first contact electrode CNE1 and the third contact electrode CNE3 contacting the first light emitting device 30A are directly connected to each other and short circuited, even if the first light emitting devices 30A do not emit light, the second light emitting device ( 30B) can emit light.
  • the display device 10 may improve the luminance of each sub-pixel PXn and, at the same time, minimize the light emission defect in which the corresponding sub-pixel PXn does not completely emit light.
  • the electrode connection portion BE and the contact portions CP1 and CP2, or the third contact electrode CNE3 and the fourth contact electrode CNE4 are integrated and disposed on the same layer, and the first type contact electrode ( CNE#1) and the second type contact electrode CNE#2 may be disposed on different layers.
  • the first contact electrode CNE1 and the second contact electrode CNE2 of the first type contact electrode CNE#1 are formed in the same process but spaced apart from each other.
  • the third contact electrode CNE3, the fourth contact electrode CNE4, and the electrode connection part BE of the second type contact electrode CNE#2 are formed in a state of being connected to each other in the same process to form an integrated contact electrode. have.
  • the present invention is not limited thereto, and the electrode connection part BE may be formed in a separate process and connected to the contact parts CP1 and CP2.
  • a third insulating layer PAS3 may be disposed between the first type contact electrode CNE#1 and the second type contact electrode CNE#2.
  • the third insulating layer PAS3 includes the first type contact electrode CNE#1 and includes the second insulating layer PAS2 excluding the area where the contact portions CP1 and CP2 of the second type contact electrode CNE#2 are disposed. ) can also be placed on
  • the second insulating layer PAS2 may be entirely disposed on the first insulating layer PAS1 except for a portion where the contact electrodes CNE are disposed on the electrodes 21 and 22 , and the third insulating layer PAS3 .
  • the silver electrodes 21 and 22 may be entirely disposed on the first insulating layer PAS1 except for a portion where the second type contact electrodes CNE#2 are disposed.
  • the third insulating layer PAS3 may insulate the first type contact electrode CNE#1 and the second type contact electrode CNE#2 so that they do not directly contact each other. That is, in an embodiment, the first type contact electrode CNE#1 and the second type contact electrode CNE#2 may be disposed on different layers.
  • the first type contact electrode CNE#1 may be directly disposed on the second insulating layer PAS2
  • the second type contact electrode CNE#2 may be directly disposed on the third insulating layer PAS3 .
  • the second insulating layer PAS2 and the third insulating layer PAS3 are not disposed and the amount of the light emitting device 30 is not disposed. It may be directly disposed on the first insulating layer PAS1 in the region where the end portion is exposed.
  • the second insulating layer PAS2 and the third insulating layer PAS3 are also disposed in a region where the light emitting devices 30 are not disposed or between the electrodes 21 and 22 and the second bank BNL2 to form the electrode connection part ( BE) is disposed on the second insulating layer PAS2 or the third insulating layer PAS3 .
  • the electrode connection part BE may be insulated from each other by the first type contact electrode CNE#1 and the third insulating layer PAS3 as it is disposed on the third insulating layer PAS3 .
  • the present invention is not limited thereto, and the third insulating layer PAS3 may be omitted, and the second type contact electrode CNE#2 may be directly disposed on the second insulating layer PAS2 .
  • the electrode connection portion BE of the second type contact electrode CNE#2 may be spaced apart from the outer side of the first type contact electrode CNE#1 and disposed to surround the outer side. have.
  • the electrode connection part BE extends in the second direction DR2 to the first extension part EP1 connected to the third contact electrode CNE3 , and extends in the first direction DR1 so that one side of the first extension part EP1 is extended in the first direction DR1 .
  • the other side may include a second extension part EP2 connected to the fourth contact electrode CNE4.
  • the first extension part EP1 of the electrode connection part BE is spaced apart from a long side of the outer side of the second contact electrode CNE2
  • the second extension part EP2 is spaced apart from the long side of the outer side of the second contact electrode CNE2 .
  • the electrode connection part BE may be disposed to surround the outer side of the second contact electrode CNE2 .
  • the first extension part EP1 of the electrode connection part BE may be disposed to not overlap the second electrode 22 .
  • the electrode connection portion BE of the second type contact electrode CNE#2 is in fourth contact with the contact portions CP1 and CP2 or the third contact electrode CNE3 via a region where the light emitting devices 30 are not disposed.
  • the electrodes CNE4 may be connected to each other.
  • the area in which the contact electrodes CNE are spaced apart from each other is an area in which the light emitting devices 30 may be disposed in the light emitting area EMA of the sub-pixel PXn, and the electrode connection part BE is a region in which the contact electrodes CNE are spaced apart from each other. It is placed so as not to cross the area.
  • the electrode connection part BE may surround an outer side of the first type contact electrode CNE#1 and may be disposed between the electrodes 21 and 22 and the second bank BNL2 . As the electrode connection part BE is disposed only in an area where the light emitting devices 30 are not disposed, some light emitting devices 30 may be connected in series while maintaining the number of light emitting devices 30 disposed for each sub-pixel PXn. have. In the display device 10 , the electrode connection part BE is designed so that the light emitting devices 30 are connected in series while securing a sufficient area in which the light emitting devices 30 of each sub pixel PXn are disposed. Even if the area occupied by the PXn is small, the luminance may be improved while maintaining the size of each sub-pixel PXn.
  • the distances DC1 and DC2 between the electrode connection part BE and the first type contact electrode CNE#1, for example, the second contact electrode CNE2, are between the contact electrodes CNE. It can be equal to or smaller than the interval.
  • the first type contact electrode CNE#1 and the second type contact electrode CNE#2 may not be directly connected to each other but may be electrically connected to each other through the light emitting devices 30 .
  • the electrode connection part BE is spaced apart from the second contact electrode CNE2 by a predetermined distance or more and surrounds an outer side thereof.
  • the long side is spaced apart DC1
  • the second extension EP2 and the second contact electrode CNE2 are spaced apart from each other.
  • the distance DC2 in which the short side of the outer side is spaced apart may be spaced apart to such an extent that they do not directly contact each other.
  • the spacings DC1 and DC2 may be the same as the spacing between the contact portions CP1 and CP2 of the first type contact electrode CNE#1 and the second type contact electrode CNE#2, but they are not connected to each other. It may be smaller to the extent that it may not be.
  • the third insulating layer PAS3 may be disposed between the first type contact electrode CNE#1 and the second type contact electrode CNE#2 to insulate them from each other, but as described above, the third insulating layer PAS3 ) may be omitted.
  • the first-type contact electrode CNE#1 and the second-type contact electrode CNE#2 may be disposed on the same layer, and the electrode connection part BE is connected to the first-type contact electrode CNE#1 and CNE#1. It may be arranged to be spaced apart from each other by a predetermined interval (DC1, DC2) within a range that is not directly connected.
  • first-type contact electrodes CNE#1 and one second-type contact electrode CNE#2 are disposed in one sub-pixel PXn
  • present invention is not limited thereto.
  • a first contact electrode CNE1 in contact with the first electrode 21 and a second contact electrode CNE2 in contact with the second electrode 22 are disposed one by one
  • the two-type contact electrode CNE#2 may include a greater number of the contact portions CP1 and CP2 and the electrode connection portion BE. Accordingly, the number of serially connected light emitting devices 30 per each sub-pixel PXn may increase, and the luminance of the sub-pixel PXn may be further improved.
  • the fourth insulating layer PAS4 may be entirely disposed on the first substrate 11 .
  • the fourth insulating layer PAS4 may function to protect the members disposed on the first substrate 11 from an external environment.
  • first insulating layer PAS1 , the second insulating layer PAS2 , the third insulating layer PAS3 , and the fourth insulating layer PAS4 described above may include an inorganic insulating material or an organic insulating material.
  • the first insulating layer PAS1, the second insulating layer PAS2, the third insulating layer PAS3, and the fourth insulating layer PAS4 are silicon oxide (SiO x ), silicon nitride (SiN x ), It may include an inorganic insulating material such as silicon oxynitride (SiO x N y ), aluminum oxide (AlO x ), or aluminum nitride (AlN x ).
  • organic insulating materials such as acrylic resin, epoxy resin, phenol resin, polyamide resin, polyimide resin, unsaturated polyester resin, polyphenylene resin, polyphenylene sulfide resin, benzocyclobutene, cardo resin, siloxane resin , silsesquioxane resin, polymethyl methacrylate, polycarbonate, polymethyl methacrylate-polycarbonate synthetic resin, and the like.
  • the present invention is not limited thereto.
  • the contact portions CP1 and CP2 of the first type contact electrode CNE#1 and the second type contact electrode CNE#2, or the first contact electrode CNE1 and the third contact electrode CNE3 are respectively
  • the fourth and second contact electrodes CNE4 and CNE2 may be spaced apart from each other in the second direction DR2 , and the light emitting devices 30 may be disposed therebetween.
  • the light emitting device 30 may be disposed on the electrodes 21 and 22 with both ends not in contact with the contact electrode CNE. may remain
  • FIG. 7 is a cross-sectional view taken along line Q6-Q6' of FIG. 3 .
  • the light emitting device 30 may further include a third light emitting device 30C having both ends not in contact with the contact electrodes CNE. Both ends of the third light emitting device 30C may be disposed on the first electrode 21 and the second electrode 22 , but contact electrodes CNE may not be disposed on the electrodes 21 and 22 on which they are disposed. .
  • the contact portions CP1 and CP2 of the first type contact electrode CNE#1 and the second type contact electrode CNE#2 may be disposed on each electrode 21 and 22 to be spaced apart from each other in the second direction DR2, , the light emitting devices 30 may be disposed in the corresponding area.
  • the light emitting device is a third light emitting device 30C that is not electrically connected to the contact electrode CNE, and both ends thereof may be exposed by the second insulating layer PAS2 and the third insulating layer PAS3 . Both ends of the third light emitting device 30C may directly contact the fourth insulating layer PAS4 disposed thereon.
  • the display device 10 may include a third light emitting device 30C that does not emit light. However, even if each sub-pixel PXn includes the light emitting devices 30 that are partially lost like the third light emitting device 30C, the first light emitting device 30A and the second light emitting device 30B are connected in series. It may have sufficient luminance.
  • the third light emitting device 30C may be surrounded by the second insulating layer PAS2 , and a position thereof may be fixed during the manufacturing process of the display device 10 . Even if the third light emitting element 30C is not connected to the contact electrode CNE, it deviates from its position and does not act as a foreign material in a subsequent process, and the display device 10 has sufficient luminance even including the partially lost light emitting element 30 . can have
  • the display device 10 may improve luminance per unit area by connecting some light emitting devices 30 disposed in each sub-pixel PXn in series with each other.
  • the electrode connection portion BE of the second type contact electrode CNE#2 that connects the light emitting devices 30 in series is disposed to pass through a region where the light emitting devices 30 are not disposed, so that each sub-pixel PXn ) while maintaining the size and the number of the light emitting devices 30, the light emitting devices 30 may be connected in series.
  • FIG. 8 is a schematic diagram of a light emitting device according to an embodiment.
  • the light emitting device 30 may be a light emitting diode (Light Emitting diode), and specifically, the light emitting device 30 has a size of a micro-meter to a nano-meter unit, and is an inorganic material. It may be a light emitting diode.
  • the inorganic light emitting diode may be aligned between the two electrodes in which polarity is formed when an electric field is formed in a specific direction between the two electrodes facing each other.
  • the light emitting device 30 may be aligned between the electrodes by an electric field formed on the two electrodes.
  • the light emitting device 30 may have a shape extending in one direction.
  • the light emitting device 30 may have a shape such as a cylinder, a rod, a wire, or a tube.
  • the shape of the light emitting device 30 is not limited thereto, and has a shape of a polygonal prism, such as a cube, a cuboid, or a hexagonal prism, or a light emitting device such as extending in one direction and having a partially inclined shape. 30) may have various forms.
  • a plurality of semiconductors included in the light emitting device 30 to be described later may have a structure in which they are sequentially arranged or stacked along the one direction.
  • the light emitting device 30 may include a semiconductor layer doped with an arbitrary conductivity type (eg, p-type or n-type) impurity.
  • the semiconductor layer may emit an electric signal applied from an external power source to emit light in a specific wavelength band.
  • the light emitting device 30 may include a first semiconductor layer 31 , a second semiconductor layer 32 , a light emitting layer 36 , an electrode layer 37 , and an insulating layer 38 .
  • the first semiconductor layer 31 may be an n-type semiconductor.
  • the first semiconductor layer 31 is formed of AlxGayIn1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1). and a semiconductor material having a chemical formula.
  • it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with n-type.
  • the first semiconductor layer 31 may be doped with an n-type dopant, and the n-type dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 31 may be n-GaN doped with n-type Si.
  • the length of the first semiconductor layer 31 may be in a range of 1.5 ⁇ m to 5 ⁇ m, but is not limited thereto.
  • the second semiconductor layer 32 is disposed on the light emitting layer 36 to be described later.
  • the second semiconductor layer 32 may be a p-type semiconductor, and when the light emitting device 30 emits light in a blue or green wavelength band, the second semiconductor layer 32 is AlxGayIn1-x-yN (0 ⁇ x ⁇ 1). , 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1) may include a semiconductor material having a chemical formula. For example, it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with p-type.
  • the second semiconductor layer 32 may be doped with a p-type dopant, and the p-type dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the second semiconductor layer 32 may be p-GaN doped with p-type Mg.
  • the length of the second semiconductor layer 32 may be in the range of 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • the drawing shows that the first semiconductor layer 31 and the second semiconductor layer 32 are configured as one layer, the present invention is not limited thereto.
  • the first semiconductor layer 31 and the second semiconductor layer 32 may further include a larger number of layers, for example, a clad layer or a TSBR (Tensile strain barrier reducing) layer. may be
  • the light emitting layer 36 is disposed between the first semiconductor layer 31 and the second semiconductor layer 32 .
  • the light emitting layer 36 may include a material having a single or multiple quantum well structure.
  • the light emitting layer 36 may include a material having a multi-quantum well structure, it may have a structure in which a plurality of quantum layers and a well layer are alternately stacked.
  • the light emitting layer 36 may emit light by combining electron-hole pairs according to an electric signal applied through the first semiconductor layer 31 and the second semiconductor layer 32 .
  • the light emitting layer 36 emits light in a blue wavelength band, it may include a material such as AlGaN or AlGaInN.
  • the quantum layer may include a material such as AlGaN or AlGaInN
  • the well layer may include a material such as GaN or AlInN.
  • the light emitting layer 36 includes AlGaInN as the quantum layer and AlInN as the well layer.
  • the light emitting layer 36 emits blue light having a central wavelength band of 450 nm to 495 nm. can do.
  • the present invention is not limited thereto, and the light emitting layer 36 may have a structure in which a type of semiconductor material having a large band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, and the wavelength band of the emitted light It may include other Group 3 to Group 5 semiconductor materials according to the present invention.
  • the light emitted by the light emitting layer 36 is not limited to light in the blue wavelength band, and in some cases, light in the red and green wavelength bands may be emitted.
  • the length of the light emitting layer 36 may have a range of 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • light emitted from the light emitting layer 36 may be emitted not only from the longitudinal outer surface of the light emitting element 30 , but also from both sides.
  • the light emitted from the light emitting layer 36 is not limited in directionality in one direction.
  • the electrode layer 37 may be an ohmic contact electrode. However, the present invention is not limited thereto, and may be a Schottky contact electrode.
  • the light emitting device 30 may include at least one electrode layer 37 . 8 illustrates that the light emitting device 30 includes one electrode layer 37, but is not limited thereto. In some cases, the light emitting device 30 may include a larger number of electrode layers 37 or may be omitted. The description of the light emitting device 30, which will be described later, may be equally applied even if the number of electrode layers 37 is different or includes other structures.
  • the electrode layer 37 may reduce resistance between the light emitting device 30 and the electrode or contact electrode when the light emitting device 30 is electrically connected to an electrode or a contact electrode in the display device 10 according to an embodiment.
  • the electrode layer 37 may include a conductive metal.
  • the electrode layer 37 may include aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), indium tin oxide (ITO), indium zinc oxide (IZO), and ITZO ( Indium Tin-Zinc Oxide) may include at least one.
  • the electrode layer 37 may include a semiconductor material doped with n-type or p-type.
  • the electrode layer 37 may include the same material or may include different materials, but is not limited thereto.
  • the insulating film 38 is disposed to surround the outer surfaces of the plurality of semiconductor layers and electrode layers described above.
  • the insulating layer 38 may be disposed to surround at least the outer surface of the light emitting layer 36 , and may extend in one direction in which the light emitting device 30 extends.
  • the insulating layer 38 may function to protect the members.
  • the insulating layer 38 may be formed to surround side surfaces of the members, and both ends of the light emitting device 30 in the longitudinal direction may be exposed.
  • the insulating layer 38 extends in the longitudinal direction of the light emitting device 30 and is formed to cover from the first semiconductor layer 31 to the side surface of the electrode layer 37 , but is not limited thereto.
  • the insulating layer 38 may cover only the outer surface of a portion of the semiconductor layer including the light emitting layer 36 or cover only a portion of the outer surface of the electrode layer 37 so that the outer surface of each electrode layer 37 is partially exposed.
  • the insulating layer 38 may be formed to have a rounded upper surface in cross-section in a region adjacent to at least one end of the light emitting device 30 .
  • the thickness of the insulating layer 38 may have a range of 10 nm to 1.0 ⁇ m, but is not limited thereto. Preferably, the thickness of the insulating layer 38 may be about 40 nm.
  • the insulating layer 38 is formed of materials having insulating properties, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiO x N y ), aluminum nitride (AlN x ), aluminum oxide ( AlO x ) and the like. Accordingly, it is possible to prevent an electrical short circuit that may occur when the light emitting layer 36 is in direct contact with an electrode through which an electrical signal is transmitted to the light emitting device 30 . In addition, since the insulating film 38 protects the outer surface of the light emitting device 30 including the light emitting layer 36 , a decrease in luminous efficiency can be prevented.
  • the outer surface of the insulating film 38 may be surface-treated.
  • the light emitting device 30 may be sprayed onto the electrode in a state of being dispersed in a predetermined ink to be aligned.
  • the surface of the insulating layer 38 may be treated with hydrophobicity or hydrophilicity.
  • the light emitting device 30 may have a length h of 1 ⁇ m to 10 ⁇ m or 2 ⁇ m to 6 ⁇ m, preferably 3 ⁇ m to 5 ⁇ m.
  • the diameter of the light emitting device 30 may be in the range of 30 nm to 700 nm, and the aspect ratio of the light emitting device 30 may be 1.2 to 100.
  • the present invention is not limited thereto, and the plurality of light emitting devices 30 included in the display device 10 may have different diameters according to a difference in composition of the light emitting layer 36 .
  • the diameter of the light emitting device 30 may have a range of about 500 nm.
  • 9 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 10 is a cross-sectional view taken along the line Q7-Q7' of FIG.
  • the third insulating layer PAS3 may be omitted.
  • the first type contact electrode CNE#1 and the second type contact electrode CNE#2 of the display device 10 may be directly disposed on the first insulating layer PAS1 or the second insulating layer PAS2, respectively. and they may be disposed on the same layer as each other.
  • This embodiment is different from the embodiments of FIGS. 4 to 6 in that the third insulating layer PAS3 is omitted.
  • duplicate descriptions will be omitted and descriptions will be made focusing on differences.
  • the third insulating layer PAS3 is omitted, and the first type contact electrode CNE#1 and the second type contact electrode CNE#2 include the first insulating layer PAS1 and the second insulating layer. It can be placed directly on (PAS2).
  • the plurality of contact electrodes CNE may be simultaneously formed in the same process, and may be disposed on the same layer.
  • the contact portions CP1 and CP2 of the first type contact electrode CNE#1 and the second type contact electrode CNE#2 may be spaced apart from each other on the second insulating layer PAS2 disposed on the light emitting device 30 , respectively. have.
  • the first contact electrode CNE1_1 and the third contact electrode CNE3_1 , and the second contact electrode CNE2_1 and the fourth contact electrode CNE4_1 are spaced apart from each other on the second insulating layer PAS2 and are not directly connected to each other.
  • the electrode connection part BE_1 is also directly disposed on the second insulating layer PAS2 .
  • the electrode connection part BE_1 surrounds the outer side of the second contact electrode CNE2_1 of the first type contact electrode CNE#1, but is spaced apart from each other by a predetermined distance, and thus may not be directly connected.
  • the first type contact electrode CNE#1 and the second type contact electrode CNE#2 are disposed to be spaced apart from each other by a predetermined distance.
  • the electrode connection portion BE_1 disposed to surround any one of the first-type contact electrodes CNE#1 is spaced apart from the first-type contact electrode CNE#1 while maintaining a predetermined distance DC1 and DC2, they They may not be directly connected to each other.
  • the first light emitting device 30A and the second light emitting device 30B may be electrically connected in series through the second type contact electrode CNE#2.
  • FIG. 11 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • the gap DC1 between the first extension EP1_2 of the electrode connection part BE_2 and the second contact electrode CNE2 is the second extension part ( It may be smaller than the distance DC2 between the EP2 ) and the second contact electrode CNE2 .
  • the first extension EP1_2 of the electrode connection part BE_2 may be disposed to overlap the outer side of the second electrode 22 in the thickness direction. This embodiment is different from the embodiment of FIG. 3 in that the distance DC1 between the first extension EP1_2 of the electrode connection part BE_2 and the second contact electrode CNE2 is smaller.
  • the third insulating layer PAS3 is disposed between the first type contact electrode CNE#1 and the second type contact electrode CNE#2, they may not directly contact each other.
  • the electrode connection part BE_2 is disposed to surround the outer side of the second contact electrode CNE2, but may not directly contact the second contact electrode CNE2 even if the distances DC1 and DC2 between them become smaller.
  • the electrode connection part BE_2 may be spaced apart from each other to such an extent that it does not directly contact the second contact electrode CNE2 .
  • the electrode connection part BE_2 is disposed to be spaced apart from the second contact electrode CNE2 by a minimum distance, and is disposed to bypass it, so that the area occupied by the light emitting area EMA of each sub-pixel PXn is calculated. can be further minimized. Accordingly, in the display device 10 , a larger number of sub-pixels PXn may be disposed per unit area, and an ultra-high resolution display device may be realized.
  • FIGS. 12 and 13 exemplify an embodiment in which a larger number of second-type contact electrodes CNE#2 are disposed in the display device 10 of FIG. 9 in which the third insulating layer PAS3 is omitted. .
  • the display device 10 includes a larger number of second-type contact electrodes CNE#2, so that each sub-pixel PXn emits a larger number of light emission.
  • the elements 30 may be connected in series.
  • Each sub-pixel PXn may further include a fourth light emitting device 30D connected in series between the first light emitting device 30A and the second light emitting device 30B.
  • the first light-emitting device 30A, the fourth light-emitting device 30D, and the second light-emitting device 30B are connected in series to further improve the luminance of each sub-pixel PXn.
  • the first type contact electrode CNE#1 includes the first contact electrode CNE1_3 disposed on the first electrode 21 and the second contact electrode CNE1_3 disposed on the second electrode 22 . and a contact electrode CNE2_3. These may contact the electrodes 21 and 22 through the openings OP1 and OP2 of the first insulating layer PAS1, respectively.
  • the second type contact electrode CNE#2 includes a third contact electrode CNE3_3, a fourth contact electrode CNE4_3, and a fifth contact electrode CNE5_3 and a sixth contact in addition to the first electrode connection part BE1_3 connected thereto.
  • the electrode CNE6_3 may further include a second electrode connection part BE2_3 connecting them. Since the arrangement of the first-type contact electrodes CNE#1 is the same as described above with reference to the embodiment of FIG. 9 , the second-type contact electrodes CNE#2 will be described below.
  • the third contact electrode CNE3_3 is disposed on the second electrode 22 to face the first contact electrode CNE1_3 .
  • the fourth contact electrode CNE4_3 is disposed on the first electrode 21 to be spaced apart from the first contact electrode CNE1_3 in the second direction DR2 .
  • the arrangement of the third contact electrode CNE3_3 and the fourth contact electrode CNE4_3 may also be substantially the same as in the embodiment of FIG. 3 .
  • the first electrode connection part BE1_3 connecting the third contact electrode CNE3_3 and the fourth contact electrode CNE4_3 surrounds the outer wall of the first contact electrode CNE1_3 among the first type contact electrodes CNE#1. It can be arranged to
  • the fifth contact electrode CNE5_3 is disposed on the second electrode 22 between the third contact electrode CNE3_3 and the second contact electrode CNE2_3 .
  • the fifth contact electrode CNE5_3 is spaced apart from the third contact electrode CNE3_3 and the second contact electrode CNE2_3 in the second direction DR2, respectively, and is spaced apart from the fourth contact electrode CNE4_3 in the first direction DR1.
  • the sixth contact electrode CNE6_3 is disposed on the first electrode 21 to be spaced apart from the fourth contact electrode CNE4_3 in the second direction DR2 .
  • the sixth contact electrode CNE6_3 may face the second contact electrode CNE2_3 in the first direction DR1 .
  • the fifth contact electrode CNE5_3 is the third contact portion CP3 of the second type contact electrode CNE#2, and the sixth contact electrode CNE6_3 is the fourth contact portion CP3 of the second type contact electrode CNE#2. CP4).
  • the second electrode connection part BE2_3 connecting the fifth contact electrode CNE5_3 and the sixth contact electrode CNE6_3 is disposed to surround the outer wall of the second contact electrode CNE2_3 which is the first type contact electrode CNE#1.
  • first light emitting device 30A contacts the first contact electrode CNE1_3 , and the other end contacts the third contact electrode CNE3_3 .
  • One end of the second light emitting device 30B contacts the sixth contact electrode CNE6_3 , and the other end contacts the second contact electrode CNE2_3 .
  • One end of the fourth light emitting device 30D contacts the fourth contact electrode CNE4_3 , and the other end contacts the fifth contact electrode CNE5_3 .
  • the first light emitting device 30A, the fourth light emitting device 30D, and the fourth light emitting device 30D and the second light emitting device 30B are to be connected in series with each other through the plurality of second type contact electrodes CNE#2.
  • the light emitting devices 30 of each sub-pixel PXn may be connected in multiple series, and the luminance of each sub-pixel PXn may be further improved.
  • the first electrode 21 and the second electrode 22 may not necessarily have a shape extending in one direction.
  • the electrodes 21 and 22 of the display device 10 may have different widths and have a shape including a portion extending in a different direction from a portion extending in a different direction.
  • 14 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 15 is a cross-sectional view taken along the line Q9-Q9' of FIG. 14 .
  • the electrodes 21_4 and 22_4 of the display device 10 extend in the second direction DR2, and the extension RE-E has a greater width than other portions.
  • the bent portions RE-B extending in a direction inclined from the first direction DR1 and the second direction DR2 , and connecting the bent portions RE-B and the extension portion RE-E and connecting portions RE-C.
  • Each of the electrodes 21_4 and 22_4 generally has a shape extending in the second direction DR2 , but may have a partially larger width or may have a shape bent in a direction inclined from the second direction DR2 .
  • the first electrode 21_4 and the second electrode 22_4 may be disposed in a symmetrical structure with respect to a region between them.
  • the overlapping description will be omitted and the shape of the first electrode 21_4 will be mainly described.
  • the first electrode 21_4 may include an extension RE-E having a greater width than other portions.
  • the extension RE-E may be disposed on the first banks BNL1_4 in the emission area EMA of the sub-pixel PXn and extend in the second direction DR2 .
  • Light emitting devices 30 may be disposed on the extension portions RE-E of the first electrode 21_4 and the second electrode 22_4 .
  • the contact electrodes CNE are disposed on the extension RE-E of each of the electrodes 21_4 and 22_4 , and the width may be smaller than the width of the extension RE-E.
  • the first type contact electrode CNE#1 may be disposed to cover the openings OP1 and OP2 exposing a portion of the upper surface of the extension RE-E of each of the electrodes 21_4 and 22_4 to contact them.
  • the extension portions of the second type contact electrode CNE#2 are spaced apart from the first type contact electrode CNE#1 and the extension portion RE-E in the second direction DR2, and the electrode connection portion BE. is disposed to be spaced apart from the second contact electrode CNE2 on the extension RE-E of the second electrode 22_4 .
  • Connection parts RE-C may be respectively connected to both sides of the extension parts RE-E in the second direction DR2 .
  • the connection parts RE-C1 and RE-C2 may be connected to the extension part RE-E and may be disposed over the emission area EMA of each sub-pixel PXn and the second bank BNL2 .
  • connection part RE-C may be smaller than the width of the extension part RE-E.
  • the connecting portions RE-C may be connected on the same line as one side extending in the second direction DR2 of the one side extension RE-E extending in the second direction DR2 .
  • one side located outside the center of the light emitting area EMA may be extended and connected to each other. Accordingly, the distance DE1 between the extension parts RE-E of the first electrode 21_4 and the second electrode 22_4 may be smaller than the distance DE2 between the connection parts RE-C.
  • the bent portions RE-B are connected to the connecting portions RE-C.
  • the bent portions RE-B may be connected to the connection portions RE-C to be bent in a direction inclined from the second direction DR2 , for example, toward the center of the sub-pixel PXn.
  • the shortest distance DE3 between the bent portions RE-B of the first electrode 21_4 and the second electrode 22_4 may be smaller than the distance DE2 between the connection portions RE-C.
  • the shortest distance DE3 between the bent portions RE-B may be greater than the distance DE1 between the extended portions RE-E.
  • the length of the connection part RE-C connected to the upper side of the extended part RE-E of the first electrode 21_4 is equal to the length of the connection part RE-C connected to the upper side of the extended part RE-E of the second electrode 22_4.
  • the upper bent portion RE-B of the first electrode 21_4 and the upper bent portion RE-B of the second electrode 22_4 may be alternately disposed.
  • the connecting portions RE-C connected to the lower side of the extended portion RE-E of each of the electrodes 21_4 and 22_4 may have the same length, and the lower bent portions RE-B may be disposed symmetrically to each other. .
  • a fragment portion RE-D remaining after the electrodes 21_4 are separated from the cut portion area CBA may be formed at one end of the upper bent portion RE-B.
  • the fragment portion RE-D may be a portion remaining after the electrodes 21_4 and 22_4 of the sub-pixel PXn neighboring in the second direction DR2 are disconnected from the cut portion area CBA.
  • the first electrode 21_4 may be disposed between the upper bent part RE-B and the fragment part RE-D and a contact part RE-P having a relatively wide width may be formed.
  • a contact portion RE-P may be formed in the upper connection portion RE-C.
  • a first contact hole CT1 and a second contact hole CT2 of the first electrode 21_4 and the second electrode 22_4 may be formed.
  • the first electrode 21_4 and the second electrode 22_4 include an extension RE-E, connection portions RE-C1 and RE-C2, and bent portions RE-B1 and RE-B2. It is different from the embodiment of FIG. 2 in that it includes the elements and is symmetrically disposed with respect to the center of the sub-pixel PXn. However, the present invention is not limited thereto, and in some cases, the first electrode 21_4 and the second electrode 22_4 may have different shapes.
  • the first bank BNL1_4 may have a larger width and may be disposed across a boundary between the sub-pixels PXn neighboring in the first direction DR1 .
  • the first bank BNL1_4 may include the emission area EMA of each sub-pixel PXn and be disposed beyond a boundary therebetween. Accordingly, a portion of the portion extending in the second direction DR2 of the second bank BNL2_4 may be disposed on the first bank BNL1_4 .
  • Two first banks BNL1_4 may be partially disposed in one sub-pixel PXn.
  • each of the electrodes 21_4 and 22_4 are disposed on the first bank BNL1_4
  • the contact electrodes CNE are disposed between the first banks BNL1_4 and the light emitting device 30 and It may be disposed on the extended portions RE-E of the electrodes 21_4 and 22_4 in contact with each other.
  • the contact electrodes CNE may be disposed along the steps on the inclined side surfaces of the electrodes 21 and 22 and the first bank BNL1 .
  • the contact electrodes CNE are disposed on the extended portions RE-E of the electrodes 21_4 and 22_4 as in the embodiment of FIG. 14 , the first or second upper or lower corners of the extended portions RE-E are The slope due to the bank BNL1_4 and the extension RE-E may be large.
  • the material of the contact electrode CNE may be connected to the first bank BNL1_4 under the first bank BNL1_4 by a step formed by the electrode.
  • the display device 10 may have a shape in which the width of the contact electrode CNE is reduced at the edge of the extension RE-E.
  • FIG. 16 is a schematic diagram illustrating contact electrodes of a display device according to another exemplary embodiment.
  • FIG. 16 is an enlarged view of the first contact electrode CNE1_5 and the third contact electrode CNE3_5 having different shapes in the display device 10 of FIG. 14 .
  • the contact electrode CNE includes a first portion P1 and a second portion P2 having a smaller width than the first portion P1 , and faces each other in a first direction DR1 .
  • a distance DC4 between the second portions P2 may be greater than a distance DC3 between the first portions P1 between the contact electrodes CNE.
  • the first contact electrode CNE1_5 and the third contact electrode CNE3_5 include a first portion P1 having a relatively wide width and a second portion P2 having a narrower width than the first portion P1 . ) may be included.
  • the first contact electrode CNE1_5 and the third contact electrode CNE3_5 have the same width as the first portion P1 as a whole, but are disposed on the edges of the electrodes 21 and 22 and the first bank BNL1 ( Alternatively, the second portion P2) may have a shape having a smaller width.
  • the first bank BNL1 may have a protruding shape with respect to the top surface of the first planarization layer 19 , and each side of the first bank BNL1 may be inclined in cross-section. When viewed in a plan view, the upper side and the side side of the first bank BNL1 may be inclined in cross-section, respectively, and at an edge where they meet, may be more inclined than other portions of each side.
  • the extended portions RE-E of the electrodes 21 and 22 disposed on the first bank BNL1 may also be further stepped at a corner where the upper side and the side side meet when viewed in a plan view.
  • the materials constituting the contact electrode CNE should be disposed to be spaced apart from each other, but on the edge where the upper side and the side of the extension RE-E meet, the material by the lower step They may not be as far apart as you would like them to be.
  • materials of the opposing contact electrodes CNE for example, the first contact electrode CNE1_5 and the third contact electrode CNE3_5 may be partially connected to each other.
  • the contact electrodes CNE are formed to have a small width at a portion having a large lower step, so that different contact electrodes CNEs can be prevented from being directly connected.
  • the distance between the respective contact electrodes CNE may have a shape in which the distance DC3 between the first parts P1 is smaller than the distance DC4 between the second parts P2.
  • one side of each of the contact electrodes CNE opposite to the other contact electrode CNE of the second portion P2 may be formed to be inclined such that a width thereof becomes smaller toward an upper side thereof. That is, the contact electrode CNE may be chamfered at a portion having a large lower step, and may be prevented from being directly connected to another contact electrode CNE in the corresponding portion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 기판, 상기 제1 기판 상에 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자, 상기 제1 전극 또는 상기 제2 전극 상에 배치되며 상기 발광 소자와 접촉하는 복수의 접촉 전극들을 포함하고, 상기 접촉 전극은 상기 제1 전극 상에 배치된 제1 접촉 전극, 상기 제2 전극 상에 배치된 제2 접촉 전극, 상기 제1 접촉 전극과 상기 제2 방향으로 대향하는 제3 접촉 전극 및 상기 상기 제2 접촉 전극과 상기 제2 방향으로 대향하는 제4 접촉 전극을 포함하며, 상기 제3 접촉 전극 및 상기 제4 접촉 전극과 연결되며 상기 제2 접촉 전극을 둘러싸도록 배치된 전극 연결부를 포함한다.

Description

표시 장치
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 각 서브 화소의 발광 불량을 줄이고 단위 영역 당 휘도가 향상된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 제1 방향으로 연장되고 제2 방향으로 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자, 상기 제1 전극 또는 상기 제2 전극 상에 배치되며 상기 발광 소자와 접촉하는 복수의 접촉 전극들을 포함하고, 상기 접촉 전극은 상기 제1 전극 상에 배치된 제1 접촉 전극, 상기 제2 전극 상에 배치된 제2 접촉 전극, 상기 제2 접촉 전극과 상기 제1 방향으로 이격되어 상기 제1 접촉 전극과 상기 제2 방향으로 대향하는 제3 접촉 전극 및 상기 제1 접촉 전극과 상기 제1 방향으로 이격되어 상기 제2 접촉 전극과 상기 제2 방향으로 대향하는 제4 접촉 전극을 포함하며, 상기 제3 접촉 전극 및 상기 제4 접촉 전극과 연결되며 상기 제2 접촉 전극을 둘러싸도록 배치된 전극 연결부를 포함한다.
상기 전극 연결부는 상기 제3 접촉 전극 및 상기 제4 접촉 전극과 일체화될 수 있다.
상기 제1 기판 상에 상기 제1 전극 및 상기 제2 전극을 덮도록 배치되되, 상기 제1 전극의 상면 일부를 노출하는 제1 개구부 및 상기 제2 전극의 상면 일부를 노출하는 제2 개구부를 포함하는 제1 절연층을 더 포함하고, 상기 발광 소자들은 상기 제1 절연층 상에 배치될 수 있다.
상기 제1 절연층 및 상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부 및 상기 제1 절연층의 상기 접촉 전극들이 배치된 부분을 노출하는 제2 절연층을 더 포함할 수 있다.
상기 제1 접촉 전극, 상기 제2 접촉 전극, 상기 제3 접촉 전극 및 상기 제4 접촉 전극은 상기 제1 절연층 상에 직접 배치되고, 상기 전극 연결부는 적어도 일부분이 상기 제2 절연층 상에 배치될 수 있다.
상기 제1 접촉 전극 및 상기 제2 접촉 전극을 덮도록 배치된 제3 절연층을 더 포함하고, 상기 제3 접촉 전극, 상기 제4 접촉 전극 및 상기 전극 연결부는 적어도 일부분이 상기 제3 절연층 상에 배치될 수 있다.
상기 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하고 타 단부가 상기 제3 접촉 전극과 접촉하는 제1 발광 소자 및 일 단부가 상기 제4 접촉 전극과 접촉하고 타 단부가 상기 제2 접촉 전극과 접촉하는 제2 발광 소자를 포함할 수 있다.
상기 발광 소자는 양 단부가 상기 접촉 전극들과 접촉하지 않는 제3 발광 소자를 더 포함할 수 있다.
상기 제1 접촉 전극은 상기 제1 개구부를 덮도록 배치되어 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 개구부를 덮도록 배치되어 상기 제2 전극과 접촉하며, 상기 제3 접촉 전극 및 상기 제4 접촉 전극은 상기 제1 절연층 상에 배치되어 상기 제1 전극 및 상기 제2 전극과 접촉하지 않을 수 있다.
상기 전극 연결부는 상기 제1 방향으로 연장되며 상기 제3 접촉 전극과 연결된 제1 연장부, 및 상기 제2 방향으로 연장되어 일 측은 상기 제1 연장부와 연결되고 타 측은 상기 제4 접촉 전극과 연결된 제2 연장부를 포함하고, 상기 제1 연장부는 상기 제2 접촉 전극의 상기 외측변 중 장변과 이격되고 상기 제2 연장부는 상기 제2 접촉 전극의 상기 외측변 중 단변과 이격될 수 있다.
상기 제2 접촉 전극의 상기 장변과 상기 전극 연결부의 상기 제1 연장부 사이의 간격은 상기 제2 접촉 전극과 상기 제4 접촉 전극 사이의 간격과 동일하거나 더 작을 수 있다.
상기 전극 연결부의 상기 제1 연장부는 부분적으로 상기 제2 전극과 두께 방향으로 중첩하도록 배치될 수 있다.
상기 접촉 전극들은 제1 부분 및 상기 제1 부분보다 작은 폭을 갖는 제2 부분을 포함하고, 상기 제2 방향으로 대향하는 상기 접촉 전극들 사이의 간격은 상기 제1 부분 사이의 간격보다 상기 제2 부분 사이의 간격 클 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 제1 방향으로 연장되고 제2 방향으로 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 제1 기판 상에 배치되며 상기 제1 전극 또는 상기 제2 전극의 일부분을 노출하는 개구부를 포함하는 제1 절연층, 상기 제1 절연층 상에 배치되며 양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자, 상기 제1 전극 또는 상기 제2 전극 상에 배치되며 상기 발광 소자 및 상기 제1 전극 또는 상기 제2 전극과 접촉하는 복수의 제1 타입 접촉 전극들 및 상기 발광 소자와 접촉하되 상기 제1 전극 및 제2 전극과 접촉하지 않는 제2 타입 접촉 전극을 포함하고, 상기 제2 타입 접촉 전극은 상기 제1 전극 또는 상기 제2 전극 상에 배치되되 상기 제1 타입 접촉 전극과 이격된 복수의 접촉부들 및 상기 접촉부들을 연결하는 전극 연결부를 포함하고, 상기 전극 연결부는 상기 제1 타입 접촉 전극들 중 어느 하나의 외측변과 이격되어 상기 외측변을 둘러싸도록 배치된다.
상기 제1 타입 접촉 전극은 상기 제1 전극 상에 배치되어 상기 제1 전극의 상면 일부를 노출하는 제1 개구부를 통해 상기 제1 전극과 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 제2 전극의 상면 일부를 노출하는 제2 개구부를 통해 상기 제2 전극과 접촉하는 제2 접촉 전극을 포함하고, 상기 제2 타입 접촉 전극은 상기 제2 전극 상에 배치되어 상기 제2 접촉 전극과 이격된 제1 접촉부, 상기 제1 전극 상에 배치되어 상기 제1 접촉 전극과 이격된 제2 접촉부, 및 상기 제1 접촉부와 상기 제2 접촉부를 연결하는 제1 전극 연결부를 포함할 수 있다.
상기 제1 전극 연결부는 상기 제2 접촉 전극의 외측변을 둘러싸도록 배치될 수 있다.
상기 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하고 타 단부가 상기 제1 접촉부와 접촉하는 제1 발광 소자 및 일 단부가 상기 제2 접촉부와 접촉하고 타 단부가 상기 제2 접촉 전극과 접촉하는 제2 발광 소자를 포함할 수 있다.
상기 제1 접촉부는 상기 제1 접촉 전극과 대향하고 상기 제2 접촉부는 상기 제1 접촉 전극과 상기 제1 방향으로 이격되며 상기 제1 전극 연결부는 상기 제1 접촉 전극의 외측변을 둘러싸도록 배치되고, 상기 제2 타입 접촉 전극은 상기 제2 접촉 전극과 상기 제1 접촉부 사이에서 상기 제2 접촉부와 대향하는 제3 접촉부, 상기 제2 접촉부와 상기 제1 방향으로 이격되어 상기 제2 접촉 전극과 대향하는 제4 접촉부, 및 상기 제3 접촉부와 상기 제4 접촉부를 연결하며 상기 제2 접촉 전극의 외측변을 둘러싸도록 배치된 제2 전극 연결부를 더 포함할 수 있다.
상기 제1 절연층 및 상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부 및 상기 제1 절연층의 상기 접촉 전극들이 배치된 부분을 노출하는 제2 절연층을 더 포함하고, 상기 제1 타입 접촉 전극과 상기 제2 타입 접촉 전극의 접촉부는 동일한 층에 배치될 수 있다.
상기 제2 타입 접촉 전극의 상기 전극 연결부는 상기 제2 절연층 상에 직접 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 각 서브 화소 당 복수의 발광 소자들 중 일부가 서로 직렬로 연결되어 단위 서브 화소 당 휘도가 향상되면서 각 서브 화소의 발광 불량을 줄일 수 있다. 또한, 각 서브 화소의 발광 소자들이 배치되는 충분한 영역을 확보하면서 발광 소자들이 직렬로 연결될 수 있도록 전극 연결부의 배치를 설계하여 서브 화소가 차지하는 면적이 작더라도 그 크기를 유지하면서 휘도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 일 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선 및 Q2-Q2'선을 따라 자른 단면도이다.
도 5는 도 3의 Q3-Q3'선을 따라 자른 단면도이다.
도 6은 도 3의 Q4-Q4'선 및 Q5-Q5'선을 따라 자른 단면도이다.
도 7은 도 3의 Q6-Q6'선을 따라 자른 단면도이다.
도 8은 일 실시예에 따른 발광 소자의 개략도이다.
도 9는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 10은 도 9의 Q7-Q7'선을 따라 자른 단면도이다.
도 11은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 12는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 13은 도 12의 Q8-Q8'선을 따라 자른 단면도이다.
도 14는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 15는 도 14의 Q9-Q9'선을 따라 자른 단면도이다.
도 16은 다른 실시예에 따른 표시 장치의 접촉 전극들을 나타내는 개략적인 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(30)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2을 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(30)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(30)가 배치되지 않고, 발광 소자(30)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(30)가 배치된 영역을 포함하여, 발광 소자(30)와 인접한 영역으로 발광 소자(30)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(30)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(30)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
또한, 각 서브 화소(PXn)는 비발광 영역에 배치된 절단부 영역(CBA)을 포함할 수 있다. 절단부 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 절단부 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 절단부 영역(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 절단부 영역(CBA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 또한, 절단부 영역(CBA)들의 제1 방향(DR1)으로 이격된 간격은 발광 영역(EMA)의 제1 방향(DR1)으로 이격된 간격보다 작을 수 있다. 절단부 영역(CBA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(BNL2)가 배치되고, 이들 사이의 간격은 제2 뱅크(BNL2)의 폭에 따라 달라질 수 있다. 절단부 영역(CBA)에는 발광 소자(30)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(21, 22) 일부가 배치될 수 있다. 각 서브 화소(PXn)마다 배치되는 전극(21, 22)들은 절단부 영역(CBA)에서 서로 분리되어 배치될 수 있다.
도 3은 도 2의 일 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 Q1-Q1'선 및 Q2-Q2'선을 따라 자른 단면도이다. 도 5는 도 3의 Q3-Q3'선을 따라 자른 단면도이다. 도 6은 도 3의 Q4-Q4'선 및 Q5-Q5'선을 따라 자른 단면도이다.
도 3은 제1 서브 화소(PX1)에 배치된 전극(21, 22)들과 발광 소자(30) 및 접촉 전극(CNE)들의 배치를 도시하고 있으며, 도 4 내지 도 6은 각 접촉 전극(CNE)들의 배치 및 형상을 따라 그 단면을 도시하고 있다. 도 4와 도 6은 제1 서브 화소(PX1)에 배치된 발광 소자(30; 30A, 30B)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3 내지 도 6을 참조하면, 표시 장치(10)는 제1 기판(11), 및 제1 기판(11) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 발광 소자층을 구성할 수 있다.
구체적으로, 제1 기판(11)은 절연 기판일 수 있다. 제1 기판(11)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(11)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
차광층(BML)은 제1 기판(11) 상에 배치될 수 있다. 차광층(BML)은 표시 장치(10)의 제1 트랜지스터(T1)의 액티브층(ACT)과 중첩하도록 배치된다. 차광층(BML1)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT)에 광이 입사되는 것을 방지할 수 있다. 예를 들어, 차광층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(12)은 차광층(BML)과 제1 기판(11) 상에 전면적으로 배치될 수 있다. 버퍼층(12)은 투습에 취약한 제1 기판(11)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 제1 기판(11) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(12)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(12)은 실리콘 산화물(SiO x), 실리콘 질화물(SiN x), 실리콘 산질화물(SiO xN y) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층, 또는 상기 재료를 포함한 단일층으로 형성될 수 있다.
반도체층은 버퍼층(12) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT)을 포함할 수 있다. 이들은 후술하는 제1 게이트 도전층의 게이트 전극(GE)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(T1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT)은 복수의 도체화 영역(ACTa, ACTb) 및 이들 사이의 채널 영역(ACTc)을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(13)은 반도체층 및 버퍼층(12)상에 배치된다. 제1 게이트 절연층(13)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(13)은 무기물, 예컨대 실리콘 산화물(SiO x), 실리콘 질화물(SiN x), 실리콘 산질화물(SiO xN y) 중 어느 하나를 포함하는 단일층으로 이루어지거나, 이들이 적층된 이중층 또는 다중층 구조로 형성될 수 있다.
제1 게이트 도전층은 제1 게이트 절연층(13) 상에 배치된다. 제1 게이트 도전층은 제1 트랜지스터(T1)의 게이트 전극(GE)과 스토리지 커패시터의 제1 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역(ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 용량 전극(CSE1)은 후술하는 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제1 용량 전극(CSE1)은 게이트 전극(GE)과 연결되어 일체화될 수 있다. 제1 용량 전극(CSE1)은 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치되고 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 보호층(15)은 제1 게이트 도전층 상에 배치된다. 제1 보호층(15)은 제1 게이트 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 보호층(15)은 무기물, 예컨대 실리콘 산화물(SiO x), 실리콘 질화물(SiN x), 실리콘 산질화물(SiO xN y) 중 어느 하나를 포함하는 단일층으로 이루어지거나, 이들이 적층된 이중층 또는 다중층 구조로 형성될 수 있다.
제1 데이터 도전층은 제1 보호층(15) 상에 배치된다. 제1 데이터 도전층은 제1 트랜지스터(T1)의 제1 소스/드레인 전극(SD1)과 제2 소스/드레인 전극(SD2), 데이터 라인(DTL), 및 제2 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 소스/드레인 전극(SD1, SD2)은 제1 층간 절연층(17)과 제1 게이트 절연층(13)을 관통하는 컨택홀을 통해 액티브층(ACT)의 도핑 영역(ACTa, ACTb)과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스/드레인 전극(SD1)은 또 다른 컨택홀을 통해 차광층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DTL)은 표시 장치(10)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DTL)은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인(DTL)에서 인가되는 신호를 전달할 수 있다.
제2 용량 전극(CSE2)은 제1 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치된다. 일 실시예에서, 제2 용량 전극(CSE2)은 제2 소스/드레인 전극(SD2)과 연결되어 일체화될 수 있다.
제1 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(17)은 제1 데이터 도전층 상에 배치된다. 제1 층간 절연층(17)은 제1 데이터 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(17)은 제1 데이터 도전층을 덮으며 제1 데이터 도전층을 보호하는 기능을 수행할 수 있다. 제1 층간 절연층(17)은 무기물, 예컨대 실리콘 산화물(SiO x), 실리콘 질화물(SiN x), 실리콘 산질화물(SiO xN y) 중 어느 하나를 포함하는 단일층으로 이루어지거나, 이들이 적층된 이중층 또는 다중층 구조로 형성될 수 있다.
제2 데이터 도전층은 제1 층간 절연층(17) 상에 배치된다. 제2 데이터 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(22)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 또한, 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(30)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제1 층간 절연층(17)에 형성된 컨택홀을 통해 제2 용량 전극(CSE2)과 연결될 수 있다. 제2 용량 전극(CSE2)은 제1 트랜지스터(T1)의 제2 소스/드레인 전극(SD2)과 일체화될 수 있고, 제1 도전 패턴(CDP)은 제2 소스/드레인 전극(SD2)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(21)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(21)으로 전달할 수 있다. 한편, 도면에서는 제2 데이터 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 데이터 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
제2 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(19)은 제2 데이터 도전층 상에 배치된다. 제1 평탄화층(19)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(19) 상에는 복수의 제1 뱅크(BNL1)들, 복수의 전극(21, 22)들, 발광 소자(30), 복수의 접촉 전극(CNE1, CNE2, CNE3, CNE4)들 및 제2 뱅크(BNL2)가 배치된다. 또한, 제1 평탄화층(19) 상에는 복수의 절연층(PAS1, PAS2, PAS3, PAS4)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 제1 평탄화층(19) 상에 직접 배치될 수 있다. 복수의 제1 뱅크(BNL1)들은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않으며 발광 영역(EMA) 내에 배치될 수 있다. 또한, 복수의 제1 뱅크(BNL1)들은 제1 방향(DR1)으로 서로 이격되어 배치되고, 이들 사이에 발광 소자(30)가 배치될 수 있다. 복수의 제1 뱅크(BNL1)들은 각 서브 화소(PXn)마다 배치되어 표시 장치(10)의 표시 영역(DPA)에서 선형의 패턴을 형성할 수 있다. 제1 뱅크(BNL1)의 제2 방향(DR2)으로 측정된 길이는 후술하는 접촉 전극(CNE1, CNE2)들의 길이보다 길 수 있다. 다만, 이에 제한되지 않는다. 도면에서는 2개의 제1 뱅크(BNL1)들이 도시되어 있으나, 이에 제한되지 않는다. 후술하는 전극(21, 22)의 수에 따라 더 많은 수의 제1 뱅크(BNL1)들이 더 배치될 수도 있다.
제1 뱅크(BNL1)는 제1 평탄화층(19)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(30)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(21, 22)에서 반사되어 제1 평탄화층(19)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(30)가 배치되는 영역을 제공함과 동시에 발광 소자(30)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다. 제1 뱅크(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(21, 22)들은 제1 뱅크(BNL1)와 제1 평탄화층(19) 상에 배치된다. 복수의 전극(21, 22)은 제1 전극(21) 및 제2 전극(22)을 포함할 수 있다. 제1 전극(21) 및 제2 전극(22)은 제2 방향(DR2)으로 연장되고, 이들은 서로 제1 방향(DR1)으로 이격되도록 배치될 수 있다.
제1 전극(21)과 제2 전극(22)은 각각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 절단부 영역(CBA)에서 다른 전극(21, 22)들과 분리될 수 있다. 예를 들어, 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 발광 영역(EMA)들 사이에는 절단부 영역(CBA)이 배치되고, 제1 전극(21) 및 제2 전극(22)은 절단부 영역(CBA)에서 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에 배치된 다른 제1 전극(21) 및 제2 전극(22)과 분리될 수 있다. 다만, 이에 제한되지 않으며, 몇몇 전극(21, 22)들은 각 서브 화소(PXn) 마다 분리되지 않고 제2 방향(DR2)으로 이웃하는 서브 화소(PXn) 넘어 연장되어 배치되거나, 제1 전극(21) 또는 제2 전극(22) 중 어느 한 전극만 분리될 수도 있다.
제1 전극(21)은 제1 컨택홀(CT1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되고, 제2 전극(22)은 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(21)은 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(22)도 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 다른 실시예에서 제1 컨택홀(CT1)과 제2 컨택홀(CT2)은 제2 뱅크(BNL2)와 중첩하지 않도록 제2 뱅크(BNL2)가 둘러싸는 발광 영역(EMA) 내에 배치될 수도 있다.
도면에서는 각 서브 화소(PXn)마다 하나의 제1 전극(21)과 제2 전극(22)이 배치된 것이 예시되어 있으나, 이에 제한되지 않고 각 서브 화소(PXn)마다 배치되는 제1 전극(21)과 제2 전극(22)의 수는 더 많을 수 있다. 또한, 각 서브 화소(PXn)에 배치된 제1 전극(21)과 제2 전극(22)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(21)과 제2 전극(22)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다.
제1 전극(21) 및 제2 전극(22)은 각각 제1 뱅크(BNL1)들 상에 배치될 수 있다. 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(BNL1)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(BNL1)의 외면을 덮도록 배치될 수 있다. 제1 뱅크(BNL1)의 측면 상에는 제1 전극(21)과 제2 전극(22)이 각각 배치되고, 제1 전극(21)과 제2 전극(22) 사이의 간격은 제1 뱅크(BNL1) 사이의 간격보다 좁을 수 있다. 또한, 제1 전극(21)과 제2 전극(22)은 적어도 일부 영역이 제1 평탄화층(19) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라 각 전극(21, 22)들은 그 폭이 제1 뱅크(BNL1)보다 작을 수도 있다. 다만, 각 전극(21, 22)들은 적어도 제1 뱅크(BNL1)의 일 측면은 덮도록 배치되어 발광 소자(30)에서 방출된 광을 반사시킬 수 있다.
각 전극(21, 22)은 투명성 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 각 전극(21, 22)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(21, 22)은 발광 소자(30)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
이에 제한되지 않고, 각 전극(21, 22)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(21, 22)은 ITO/은(Ag)/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다.
복수의 전극(21, 22)들은 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 예를 들어, 복수의 전극(21, 22)들은 후술하는 접촉 전극(CNE)을 통해 발광 소자(30)와 전기적으로 연결되고, 전극(21, 22)들로 인가된 전기 신호를 접촉 전극(CNE)을 통해 발광 소자(30)에 전달할 수 있다.
제1 전극(21)과 제2 전극(22) 중 어느 하나는 발광 소자(30)의 애노드(Anode) 전극과 전기적으로 연결되고, 다른 하나는 발광 소자(30)의 캐소드(Cathode) 전극과 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
또한, 각 전극(21, 22)은 발광 소자(30)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(30)는 제1 전극(21)과 제2 전극(22) 상에 형성된 전계에 의해 제1 전극(21)과 제2 전극(22) 사이에 배치될 수 있다. 표시 장치(10)의 발광 소자(30)는 잉크젯 프린팅 공정을 통해 전극(21, 22)들 상에 분사될 수 있다. 전극(21, 22) 상에 발광 소자(30)를 포함하는 잉크가 분사되면, 전극(21, 22)에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(30)는 전극(21, 22) 상에 생성된 전계에 의해 유전영동힘을 받아 전극(21, 22) 상에 정렬될 수 있다.
제1 절연층(PAS1)은 제1 평탄화층(19) 상에 배치된다. 제1 절연층(PAS1)은 제1 뱅크(BNL1)들, 및 제1 전극(21)과 제2 전극(22)들을 덮도록 배치될 수 있다. 일 실시예에서, 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 부분적으로 노출하는 개구부(OP1, OP2)를 포함할 수 있다. 제1 절연층(PAS1)은 제1 전극(21)의 상면 일부를 노출하는 제1 개구부(OP1)와, 제2 전극(22)의 상면 일부를 노출하는 제2 개구부(OP2)를 포함할 수 있다. 제1 개구부(OP1)와 제2 개구부(OP2)는 각 전극(21, 22)들 중 제1 뱅크(BNL1)의 상면에 배치된 부분을 일부 노출시킬 수 있다. 후술하는 접촉 전극(CNE) 중 일부는 개구부(OP1, OP2)를 통해 노출된 각 전극(21, 22)과 접촉할 수 있다.
제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 예를 들어, 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 덮도록 배치됨에 따라 그 하부에 배치된 전극(21, 22)의 형상에 따라 그 상면이 단차질 수 있다. 다만, 이에 제한되지 않는다. 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다.
또한, 제2 뱅크(BNL2)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제1 전극(21)과 제2 전극(22)은 제2 방향(DR2)으로 연장되어 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분을 가로질러 배치될 수 있다. 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분은 발광 영역(EMA) 사이에 배치된 부분은 절단부 영역(CBA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 이에 따라, 절단부 영역(CBA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격보다 작을 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(BNL2)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(30)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(30)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(30)들은 각 전극(21, 22)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(21, 22)들이 연장된 방향과 발광 소자(30)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)는 각 전극(21, 22)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
각 서브 화소(PXn)에 배치된 발광 소자(30)들은 서로 다른 물질을 포함하는 발광층(도 8의 '36')을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 이에 따라 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에서는 각각 제1 색, 제2 색 및 제3 색의 광이 출사될 수 있다. 다만, 이에 제한되지 않으며, 각 서브 화소(PXn)들은 동일한 종류의 발광 소자(30)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
발광 소자(30)는 제1 뱅크(BNL1)들 사이에서 양 단부가 각 전극(21, 22) 상에 배치될 수 있다. 발광 소자(30)의 연장된 길이는 제1 전극(21)과 제2 전극(22) 사이의 간격보다 길고, 발광 소자(30)의 양 단부가 각각 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다. 예를 들어, 발광 소자(30)는 일 단부가 제1 전극(21) 상에 놓이고, 타 단부가 제2 전극(22) 상에 놓이도록 배치될 수 있다.
발광 소자(30)는 제1 기판(11) 또는 제1 평탄화층(19)의 상면에 수직한 방향으로 복수의 층들이 배치될 수 있다. 발광 소자(30)는 연장된 일 방향이 제1 평탄화층(19)의 상면과 평행하도록 배치되고, 발광 소자(30)에 포함된 복수의 반도체층들은 제1 평탄화층(19)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)가 다른 구조를 갖는 경우 복수의 반도체층들은 제1 평탄화층(19)의 상면에 수직한 방향으로 배치될 수도 있다.
발광 소자(30)의 양 단부는 각각 접촉 전극(CNE)들과 접촉할 수 있다. 예를 들어, 발광 소자(30)는 연장된 일 방향측 단부면에는 절연막(도 8의 '38')이 형성되지 않고 반도체층 일부가 노출될 수 있고, 상기 노출된 반도체층은 접촉 전극(CNE)과 접촉할 수 있다. 다만, 이에 제한되지 않고 발광 소자(30)는 절연막(38) 중 적어도 일부 영역이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 접촉 전극(CNE)과 직접 접촉할 수도 있다.
일 실시예에 따르면, 발광 소자(30)는 양 단부가 서로 다른 접촉 전극(CNE)들에 접촉한 발광 소자(30A, 30B)들을 포함할 수 있다. 발광 소자(30)는 제1 발광 소자(30A) 및 제2 발광 소자(30B)를 포함하고, 이들은 서로 연결된 접촉 전극(CNE)을 통해 전기적으로 연결될 수 있다. 제1 발광 소자(30A)와 제2 발광 소자(30B)의 일 단부들은 서로 다른 접촉 전극(CNE)과 접촉하고, 제1 발광 소자(30A)의 타 단부와 제2 발광 소자(30B)의 일 단부는 서로 연결된 접촉 전극(CNE)과 접촉할 수 있다. 제1 발광 소자(30A)와 제2 발광 소자(30B)는 접촉 전극(CNE)을 통해 서로 직렬로 연결되고, 각 서브 화소(PXn)의 단위 영역당 휘도가 향상될 수 있다. 보다 자세한 설명은 후술하기로 한다.
제2 절연층(PAS2)은 발광 소자(30) 상에 배치될 수 있다. 제2 절연층(PAS2)은 제1 절연층(PAS1), 제1 전극(21)과 제2 전극(22) 및 발광 소자(30) 상에 부분적으로 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)은 제2 뱅크(BNL2)가 둘러싸는 영역에서 제1 절연층(PAS1) 상에 전면적으로 배치되되, 발광 소자(30)의 양 단부와 전극(21, 22) 상면 중 접촉 전극(CNE)들이 배치되는 부분은 제외하고 배치될 수 있다. 제2 절연층(PAS2)은 표시 장치(10)의 제조 공정 중 발광 소자(30), 전극(21, 22)들 및 제1 절연층(PAS1)을 덮도록 배치된 뒤 발광 소자(30)의 양 단부를 노출하도록 제거되어 형성될 수 있다. 제2 절연층(PAS2) 중 일부분은 발광 소자(30)를 감싸면서 양 단부는 노출되도록 배치될 수 있다. 제2 절연층(PAS2) 중 발광 소자(30) 상에 배치된 부분은 평면상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(30)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(30)를 고정시킬 수 있다. 또한, 몇몇 실시예에서 제2 절연층(PAS2) 중 일부는 발광 소자(30)와 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
또한, 제2 절연층(PAS2)은 각 전극(21, 22)의 외측변을 부분적으로 덮도록 배치될 수 있다. 제2 절연층(PAS2)이 배치되지 않은 부분에는 접촉 전극(CNE)들이 일부 배치될 수 있다. 다만, 이에 제한되지 않으며 제2 절연층(PAS2)은 발광 소자(30)를 고정시키기 위해 전극(21, 22)들 사이에만 배치되고 그 이외의 영역에서는 제거될 수도 있다.
제2 절연층(PAS2) 상에는 복수의 접촉 전극(CNE)들과 제3 절연층(PAS3)이 배치될 수 있다.
복수의 접촉 전극(CNE)들은 일 방향으로 연장된 형상을 갖고 각 전극(21, 22) 상에 배치될 수 있다. 접촉 전극(CNE)은 제1 전극(21) 상에 배치된 제1 접촉 전극(CNE1)과 제4 접촉 전극(CNE4), 및 제2 전극(22) 상에 배치된 제2 접촉 전극(CNE2)과 제3 접촉 전극(CNE3)을 포함할 수 있다. 각 접촉 전극(CNE)들은 서로 이격되거나 대향하며 배치될 수 있다. 예를 들어, 제1 접촉 전극(CNE1)과 제4 접촉 전극(CNE4)은 제1 전극(21) 상에서 제2 방향(DR2)으로 이격되고, 제2 접촉 전극(CNE2)과 제3 접촉 전극(CNE3)은 제2 전극(22) 상에서 제2 방향(DR2)으로 이격될 수 있다. 또한, 제1 접촉 전극(CNE1)과 제3 접촉 전극(CNE3)은 제1 방향(DR1)으로 대향하고, 제2 접촉 전극(CNE2)과 제4 접촉 전극(CNE4)도 제1 방향(DR1)으로 대향할 수 있다. 각 접촉 전극(CNE)들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 스트라이프형 패턴을 형성할 수 있다.
복수의 접촉 전극(CNE)들은 각각 발광 소자(30)와 접촉할 수 있다. 제1 접촉 전극(CNE1)과 제4 접촉 전극(CNE4)은 발광 소자(30)들의 일 단부와 접촉하고, 제2 접촉 전극(CNE2)과 제3 접촉 전극(CNE3)은 발광 소자(30)의 타 단부와 접촉할 수 있다. 상술한 바와 같이, 발광 소자(30)는 연장된 방향의 양 단부면에서 반도체층이 노출되고, 각 접촉 전극(CNE)들은 발광 소자(30)의 반도체층과 접촉하여 이와 전기적으로 연결될 수 있다. 접촉 전극(CNE)들은 발광 소자(30)의 양 단부와 접촉하는 일 측이 제2 절연층(PAS2) 상에 배치될 수 있다.
각 접촉 전극(CNE)들은 일 방향으로 측정된 폭이 각각 전극(21, 22)들의 상기 일 방향으로 측정된 폭보다 작을 수 있다. 접촉 전극(CNE)들은 각각 발광 소자(30)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(21)과 제2 전극(22)의 상면 일부를 덮도록 배치될 수 있다. 다만, 이에 제한되지 않고 접촉 전극(CNE)들은 그 폭이 전극(21, 22)보다 크게 형성되어 전극(21, 22)의 양 측변들을 덮을 수도 있다.
접촉 전극(CNE)은 투명성 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 발광 소자(30)에서 방출된 광은 접촉 전극(CNE)을 투과하여 전극(21, 22)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
일 실시예에 따르면, 접촉 전극(CNE)은 제1 절연층(PAS1)의 개구부(OP)를 통해 전극(21, 22)들과 접촉하는 제1 타입 접촉 전극(CNE#1)과, 각 전극(21, 22)과 접촉하지 않으며 발광 소자(30)들과만 접촉하는 제2 타입 접촉 전극(CNE#2)을 포함할 수 있다. 또한, 제2 타입 접촉 전극(CNE#2)은 각 전극(21, 22) 상에 배치되되 이들과 접촉하지 않는 부분과, 각 전극(21, 22) 상에 배치된 부분을 서로 연결하는 전극 연결부(BE)를 더 포함할 수 있다. 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 발광 소자(30)와 접촉하되, 전극(21, 22)과 접촉 여부 및 전극 연결부(BE)와의 연결에 따라 구분될 수 있다.
예를 들어, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 타입 접촉 전극(CNE#1)일 수 있다. 제1 접촉 전극(CNE1)은 제1 개구부(OP1)를 덮도록 배치되어 이를 통해 제1 전극(21)과 접촉하고, 제2 접촉 전극(CNE2)은 제2 개구부(OP2)를 덮도록 배치되어 이를 통해 제2 전극(22)과 접촉할 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 일 방향으로 연장된 형상을 갖고, 전극(21, 22)들 상에 배치되어 전극(21, 22)들과 직접 연결될 수 있다.
제2 타입 접촉 전극(CNE#2)은 각 전극(21, 22) 상에 배치되어 발광 소자(30)와 접촉하는 접촉부(CP1, CP2)와, 접촉부(CP1, CP2)들을 상호 연결하는 전극 연결부(BE)를 포함한다. 제3 접촉 전극(CNE3)과 제4 접촉 전극(CNE4)은 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)일 수 있다. 제3 접촉 전극(CNE3)은 제2 접촉 전극(CNE2)과 이격되며 제1 접촉 전극(CNE1)과 대향하는 제1 접촉부(CP1)이고, 제4 접촉 전극(CNE4)은 제1 접촉 전극(CNE1)과 이격되며 제2 접촉 전극(CNE2)과 대향하는 제2 접촉부(CP2)일 수 있다. 전극 연결부(BE)는 제1 접촉부(CP1)와 제2 접촉부(CP2), 또는 제3 접촉 전극(CNE3)과 제4 접촉 전극(CNE4)을 상호 연결할 수 있고, 제3 접촉 전극(CNE3)과 제4 접촉 전극(CNE4)은 전극 연결부(BE)를 통해 서로 전기적으로 연결될 수 있다.
발광 소자(30)들은 일 단부가 제1 전극(21) 상에 배치되고 타 단부가 제2 전극(22) 상에 배치될 수 있다. 발광 소자(30)는 양 단부가 각각 제1 타입 접촉 전극(CNE#1) 및 제2 타입 접촉 전극(CNE#2)과 접촉하고, 복수의 발광 소자(30)들 중 일부는 제2 타입 접촉 전극(CNE#2)을 통해 서로 전기적으로 연결될 수 있다. 일 실시예에 따르면, 발광 소자(30)는 일 단부가 제1 접촉 전극(CNE1)과 접촉하고 타 단부가 제3 접촉 전극(CNE3)과 접촉하는 제1 발광 소자(30A)와, 일 단부가 제4 접촉 전극(CNE4)과 접촉하고 타 단부가 제2 접촉 전극(CNE2)과 접촉하는 제2 발광 소자(30B)를 포함할 수 있다.
제1 발광 소자(30A)의 일 단부와 제2 발광 소자(30B)의 타 단부는 각각 제1 타입 접촉 전극(CNE#1)과 접촉한다. 제1 발광 소자(30A)는 일 단부가 제1 접촉 전극(CNE1)과 접촉하고, 제2 발광 소자(30B)는 타 단부가 제2 접촉 전극(CNE2)과 접촉한다. 제1 발광 소자(30A)의 일 단부와 제2 발광 소자(30B)의 타 단부는 각각 제1 타입 접촉 전극(CNE#1)을 통해 각 전극(21, 22)과 전기적으로 연결될 수 있다.
제1 발광 소자(30A)의 타 단부와 제2 발광 소자(30B)의 일 단부는 각각 제2 타입 접촉 전극(CNE#2)과 접촉한다. 제1 발광 소자(30A)는 타 단부가 제3 접촉 전극(CNE3)과 접촉하고, 제2 발광 소자(30B)는 일 단부가 제4 접촉 전극(CNE4)과 접촉한다. 제3 접촉 전극(CNE3)과 제4 접촉 전극(CNE4)은 전극 연결부(BE)를 통해 서로 연결되므로, 제1 발광 소자(30A)의 타 단부와 제2 발광 소자(30B)의 일 단부는 제2 타입 접촉 전극(CNE#2)을 통해 서로 전기적으로 연결될 수 있다. 제1 전극(21)과 제2 전극(22)은 각각 제1 컨택홀(CT1)과 제2 컨택홀(CT2)을 통해 그 하부의 제1 트랜지스터(T1) 및 제2 전압 배선(VL2)과 전기적으로 연결되고, 이로부터 전기 신호가 인가될 수 있다. 상기 전기 신호는 제1 타입 접촉 전극(CNE#1)과 제1 발광 소자(30A) 및 제2 발광 소자(30B), 그리고 제2 타입 접촉 전극(CNE#2)을 통해 흐를 수 있다. 제1 발광 소자(30A)와 제2 발광 소자(30B)는 서로 제2 타입 접촉 전극(CNE#2)을 통해 전기적으로 연결되므로, 이들은 서로 직렬로 연결될 수 있다. 각 서브 화소(PXn) 당 일정한 발광 소자(30)들이 배치될 때, 이들 중 일부가 서로 직렬로 연결되면 발광 소자(30)에서 방출되는 광의 광량이 증가할 수 있다. 표시 장치(10)는 각 서브 화소(PXn)마다 복수의 발광 소자(30)들을 직렬로 연결하여 단위 서브 화소 당 휘도가 증가할 수 있다. 또한, 복수의 발광 소자(30)들이 직렬로 연결됨에 따라, 일부 접촉 전극(CNE)들이 단락되더라도 다른 접촉 전극(CNE)들과 접촉하는 발광 소자(30)들이 발광할 수 있다. 예컨대 제1 발광 소자(30A)와 접촉하는 제1 접촉 전극(CNE1)과 제3 접촉 전극(CNE3)이 서로 직접 연결되어 단락되면, 제1 발광 소자(30A)들이 발광하지 않더라도 제2 발광 소자(30B)들이 발광할 수 있다. 표시 장치(10)는 각 서브 화소(PXn)의 휘도를 향상시킴과 동시에 해당 서브 화소(PXn)가 완전히 발광하지 않는 발광 불량을 최소화할 수 있다.
일 실시예에서, 전극 연결부(BE)와 접촉부(CP1, CP2), 또는 제3 접촉 전극(CNE3) 및 제4 접촉 전극(CNE4)은 일체화되어 서로 동일한 층에 배치되고, 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 서로 다른 층에 배치될 수 있다. 제1 타입 접촉 전극(CNE#1)의 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 동일한 공정에서 형성되되 서로 이격되어 형성된다. 제2 타입 접촉 전극(CNE#2)의 제3 접촉 전극(CNE3), 제4 접촉 전극(CNE4) 및 전극 연결부(BE)는 동일한 공정에서 서로 연결된 상태로 형성되어 일체화된 접촉 전극을 구성할 수 있다. 다만, 이에 제한되지 않고 전극 연결부(BE)는 별도의 공정에서 형성되고 접촉부(CP1, CP2)와 연결될 수도 있다.
제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2) 사이에는 제3 절연층(PAS3)이 배치될 수 있다. 제3 절연층(PAS3)은 제1 타입 접촉 전극(CNE#1)을 포함하여 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)들이 배치된 영역을 제외한 제2 절연층(PAS2) 상에도 배치될 수 있다. 제2 절연층(PAS2)은 전극(21, 22) 상에서 접촉 전극(CNE)들이 배치된 부분을 제외하고 제1 절연층(PAS1) 상에 전면적으로 배치될 수 있고, 제3 절연층(PAS3)은 전극(21, 22) 상에서 제2 타입 접촉 전극(CNE#2)들이 배치된 부분을 제외하고 제1 절연층(PAS1) 상에 전면적으로 배치될 수 있다. 제3 절연층(PAS3)은 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)이 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다. 즉, 일 실시예에서 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 서로 다른 층에 배치될 수 있다. 제1 타입 접촉 전극(CNE#1)은 제2 절연층(PAS2) 상에 직접 배치되고, 제2 타입 접촉 전극(CNE#2)은 제3 절연층(PAS3) 상에 직접 배치될 수 있다. 다만, 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 제2 절연층(PAS2)과 제3 절연층(PAS3)이 배치되지 않고 발광 소자(30)의 양 단부가 노출된 영역에서는 제1 절연층(PAS1) 상에 직접 배치될 수도 있다.
또한, 제2 절연층(PAS2)과 제3 절연층(PAS3)은 발광 소자(30)들이 배치되지 않는 영역, 또는 전극(21, 22)과 제2 뱅크(BNL2) 사이에도 배치되어 전극 연결부(BE)는 제2 절연층(PAS2) 또는 제3 절연층(PAS3) 상에 배치된다. 전극 연결부(BE)는 제3 절연층(PAS3) 상에 배치됨에 따라 제1 타입 접촉 전극(CNE#1)과 제3 절연층(PAS3)에 의해 상호 절연될 수 있다. 다만, 이에 제한되지 않고, 제3 절연층(PAS3)은 생략될 수도 있고, 제2 타입 접촉 전극(CNE#2)은 제2 절연층(PAS2) 상에 직접 배치될 수 있다.
또한, 일 실시예에 따르면, 제2 타입 접촉 전극(CNE#2)의 전극 연결부(BE)는 제1 타입 접촉 전극(CNE#1)의 외측변과 이격되며 상기 외측변을 둘러싸도록 배치될 수 있다. 전극 연결부(BE)는 제2 방향(DR2)으로 연장되어 제3 접촉 전극(CNE3)과 연결된 제1 연장부(EP1), 및 제1 방향(DR1)으로 연장되어 일 측은 제1 연장부(EP1)와 연결되고 타 측은 제4 접촉 전극(CNE4)과 연결된 제2 연장부(EP2)를 포함할 수 있다. 전극 연결부(BE)의 상기 제1 연장부(EP1)는 제2 접촉 전극(CNE2)의 외측변 중 장변과 이격되고 상기 제2 연장부(EP2)는 제2 접촉 전극(CNE2)의 외측변 중 단변과 이격되어, 전극 연결부(BE)는 제2 접촉 전극(CNE2)의 외측변을 둘러싸도록 배치될 수 있다. 전극 연결부(BE)의 제1 연장부(EP1)는 제2 전극(22)과 비중첩하도록 배치될 수 있다.
제2 타입 접촉 전극(CNE#2)의 전극 연결부(BE)는 발광 소자(30)들이 배치되지 않는 영역을 경유하여 접촉부(CP1, CP2)들, 또는 제3 접촉 전극(CNE3)과 제4 접촉 전극(CNE4)을 서로 연결할 수 있다. 접촉 전극(CNE)들이 서로 이격된 영역은 서브 화소(PXn)의 발광 영역(EMA) 중 발광 소자(30)들이 배치될 수 있는 영역으로, 전극 연결부(BE)는 접촉 전극(CNE)들이 이격된 영역을 가로지르지 않도록 배치된다. 전극 연결부(BE)는 제1 타입 접촉 전극(CNE#1)의 외측변을 둘러싸며 전극(21, 22)과 제2 뱅크(BNL2) 사이에 배치될 수 있다. 전극 연결부(BE)가 발광 소자(30)들이 배치되지 않는 영역에만 배치됨에 따라 각 서브 화소(PXn)당 배치되는 발광 소자(30)의 수를 유지하면서 일부 발광 소자(30)들을 직렬로 연결할 수 있다. 표시 장치(10)는 각 서브 화소(PXn)의 발광 소자(30)들이 배치되는 충분한 영역을 확보하면서 발광 소자(30)들이 직렬로 연결되도록 전극 연결부(BE)의 배치를 설계하여, 서브 화소(PXn)가 차지하는 면적이 작더라도 각 서브 화소(PXn)의 크기를 유지하면서 휘도를 향상시킬 수 있다.
일 실시예에 따르면, 전극 연결부(BE)와 제1 타입 접촉 전극(CNE#1), 예를 들어 제2 접촉 전극(CNE2) 사이의 간격(DC1, DC2)들은 접촉 전극(CNE)들 사이의 간격과 같거나 더 작을 수 있다. 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 서로 직접 연결되지 않고 발광 소자(30)들을 통해 전기적으로 연결될 수 있다. 하나의 서브 화소(PXn) 내에서 전극 연결부(BE)는 일정 간격 이상 제2 접촉 전극(CNE2)과 이격된 상태로 그 외측변을 둘러싸도록 배치된다. 전극 연결부(BE)의 제1 연장부(EP1)와 제2 접촉 전극(CNE2)의 외측변 중 장변이 이격된 간격(DC1) 및 제2 연장부(EP2)와 제2 접촉 전극(CNE2)의 외측변 중 단변이 이격된 간격(DC2)은 이들이 서로 직접 접촉하지 않을 정도로 이격될 수 있다. 상기 간격(DC1, DC2)들은 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)들 사이의 간격과 동일할 수 있으나, 이들이 서로 연결되지 않을 수 있는 범위 내에서 더 작을 수도 있다.
제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2) 사이에 제3 절연층(PAS3)이 배치되어 이들을 상호 절연시킬 수 있으나, 상술한 바와 같이 제3 절연층(PAS3)은 생략될 수도 있다. 이 경우, 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 동일한 층에 배치될 수 있고, 전극 연결부(BE)는 제1 타입 접촉 전극(CNE#1)과 직접 연결되지 않을 범위 내에서 일정 간격(DC1, DC2) 이격되어 배치될 수 있다.
도면에서는 하나의 서브 화소(PXn)에 2개의 제1 타입 접촉 전극(CNE#1)과 하나의 제2 타입 접촉 전극(CNE#2)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 타입 접촉 전극(CNE#1)은 제1 전극(21)과 접촉하는 제1 접촉 전극(CNE1) 및 제2 전극(22)과 접촉하는 제2 접촉 전극(CNE2)이 하나씩 배치되되, 제2 타입 접촉 전극(CNE#2)은 더 많은 수의 접촉부(CP1, CP2)들과 전극 연결부(BE)를 포함할 수 있다. 이에 따라 각 서브 화소(PXn) 당 발광 소자(30)들의 직렬 연결 수가 증가할 수 있고, 서브 화소(PXn)의 휘도가 더욱 향상될 수 있다.
제4 절연층(PAS4)은 제1 기판(11) 상에 전면적으로 배치될 수 있다. 제4 절연층(PAS4)은 제1 기판(11) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4)은 실리콘 산화물(SiO x), 실리콘 질화물(SiN x), 실리콘 산질화물(SiO xN y), 산화 알루미늄(AlO x), 질화 알루미늄(AlN x)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)들, 또는 제1 접촉 전극(CNE1) 및 제3 접촉 전극(CNE3)은 각각 제4 접촉 전극(CNE4) 및 제2 접촉 전극(CNE2)과 제2 방향(DR2)으로 이격될 수 있고, 이들 사이에도 발광 소자(30)들이 배치될 수 있다. 이러한 발광 소자(30)는 양 단부가 접촉 전극(CNE)과 접촉하지 않은 상태로 전극(21, 22) 상에 배치될 수 있고, 각 서브 화소(PXn)에서 미발광되는 발광 소자(30)로 남을 수도 있다.
도 7은 도 3의 Q6-Q6'선을 따라 자른 단면도이다.
도 7을 참조하면, 일 실시예에 따른 발광 소자(30)는 양 단부가 접촉 전극(CNE)들과 접촉하지 않는 제3 발광 소자(30C)를 더 포함할 수 있다. 제3 발광 소자(30C)는 양 단부가 제1 전극(21) 및 제2 전극(22) 상에 배치되되, 이들이 배치된 전극(21, 22) 상에는 접촉 전극(CNE)들이 배치되지 않을 수 있다. 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)들은 각 전극(21, 22) 상에서 제2 방향(DR2)으로 이격되어 배치될 수 있고, 해당 영역에도 발광 소자(30)들이 배치될 수 있다. 상기 발광 소자는 접촉 전극(CNE)과 전기적으로 연결되지 않는 제3 발광 소자(30C)로, 양 단부가 제2 절연층(PAS2) 및 제3 절연층(PAS3)에 의해 노출될 수 있다. 제3 발광 소자(30C)의 양 단부는 그 상에 배치되는 제4 절연층(PAS4)과 직접 접촉할 수 있다. 표시 장치(10)는 발광하지 않는 제3 발광 소자(30C)를 포함할 수 있다. 다만, 각 서브 화소(PXn)는 제3 발광 소자(30C)와 같이 일부 유실된 발광 소자(30)들을 포함하더라도, 제1 발광 소자(30A)와 제2 발광 소자(30B)들이 직렬로 연결되어 충분한 휘도를 가질 수 있다. 또한, 제3 발광 소자(30C)도 제2 절연층(PAS2)에 의해 둘러싸일 수 있고, 표시 장치(10)의 제조 공정 중 그 위치가 고정될 수 있다. 제3 발광 소자(30C)는 접촉 전극(CNE)과 연결되지 않더라도 그 위치를 이탈하여 후속 공정에서 이물질로 작용하지 않고, 표시 장치(10)는 일부 유실된 발광 소자(30)를 포함하더라도 충분한 휘도를 가질 수 있다.
일 실시예에 따른 표시 장치(10)는 각 서브 화소(PXn)에 배치된 일부 발광 소자(30)들을 서로 직렬로 연결하여 단위 영역 당 휘도를 향상시킬 수 있다. 또한, 발광 소자(30)들을 직렬로 연결하는 제2 타입 접촉 전극(CNE#2)의 전극 연결부(BE)가 발광 소자(30)들이 배치되지 않는 영역을 경유하도록 배치되어, 각 서브 화소(PXn)의 크기와 발광 소자(30)들의 개수를 유지하면서 발광 소자(30)들을 직렬로 연결할 수 있다.
도 8은 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(30)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(30)는 마이크로 미터(Micro-meter) 내지 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(30)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(30)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(30)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(30)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(30)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 8을 참조하면, 발광 소자(30)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(30)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(30)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(30)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(30)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 8에서는 발광 소자(30)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(30)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(30)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(30)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(30)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiO x), 실리콘 질화물(SiN x), 산질화 실리콘(SiO xN y), 질화알루미늄(AlN x), 산화알루미늄(AlO x) 등을 포함할 수 있다. 이에 따라 발광층(36)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(30)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(30)가 잉크 내에서 인접한 다른 발광 소자(30)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(30)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(30)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(30)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(30)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(30)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다.
도 9는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 10은 도 9의 Q7-Q7'선을 따라 자른 단면도이다.
도 9 및 도 10을 참조하면, 표시 장치(10)는 제3 절연층(PAS3)이 생략될 수 있다. 표시 장치(10)의 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 각각 제1 절연층(PAS1) 또는 제2 절연층(PAS2) 상에 직접 배치될 수 있고, 이들은 서로 동일한 층에 배치될 수 있다. 본 실시예는 제3 절연층(PAS3)이 생략된 점에서 도 4 내지 도 6의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
일 실시예에서, 제3 절연층(PAS3)은 생략되고, 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 제1 절연층(PAS1) 및 제2 절연층(PAS2) 상에 직접 배치될 수 있다. 복수의 접촉 전극(CNE)들은 동일한 공정에서 동시에 형성될 수 있고, 이들은 동일한 층에 배치될 수 있다. 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)들은 각각 발광 소자(30) 상에 배치된 제2 절연층(PAS2) 상에서 이격될 수 있다. 제1 접촉 전극(CNE1_1)과 제3 접촉 전극(CNE3_1), 그리고 제2 접촉 전극(CNE2_1)과 제4 접촉 전극(CNE4_1)들은 각각 제2 절연층(PAS2) 상에서 이격되어 서로 직접 연결되지 않는다. 전극 연결부(BE_1)도 제2 절연층(PAS2) 상에 직접 배치된다. 전극 연결부(BE_1)는 제1 타입 접촉 전극(CNE#1)의 제2 접촉 전극(CNE2_1)의 외측변을 둘러싸되, 일정 간격 이격되어 배치되므로 직접 연결되지 않을 수 있다.
표시 장치(10)는 제3 절연층(PAS3)이 생략되더라도 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)이 일정 간격 이격되어 배치된다. 특히, 제1 타입 접촉 전극(CNE#1) 중 어느 하나를 둘러싸도록 배치되는 전극 연결부(BE_1)는 제1 타입 접촉 전극(CNE#1)과 일정 간격(DC1, DC2) 유지하며 이격되므로, 이들은 서로 직접 연결되지 않을 수 있다. 제1 발광 소자(30A)와 제2 발광 소자(30B)는 제2 타입 접촉 전극(CNE#2)을 통해서 전기적으로 직렬 연결될 수 있다.
도 11은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 11을 참조하면, 일 실시예에 따른 표시 장치(10)는 전극 연결부(BE_2)의 제1 연장부(EP1_2)와 제2 접촉 전극(CNE2) 사이의 간격(DC1)이 제2 연장부(EP2)와 제2 접촉 전극(CNE2) 사이의 간격(DC2)보다 작을 수 있다. 전극 연결부(BE_2)의 제1 연장부(EP1_2)는 제2 전극(22)의 외측변과 두께 방향으로 중첩하도록 배치될 수 있다. 본 실시예는 전극 연결부(BE_2)의 제1 연장부(EP1_2)와 제2 접촉 전극(CNE2) 사이의 간격(DC1)이 더 작은 점에서 도 3의 실시예와 차이가 있다.
상술한 바와 같이 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2) 사이에는 제3 절연층(PAS3)이 배치되므로, 이들이 직접 접촉되지 않을 수 있다. 전극 연결부(BE_2)는 제2 접촉 전극(CNE2)의 외측변을 둘러싸도록 배치되되, 이들 사이의 간격(DC1, DC2)이 더 작아지더라도 제2 접촉 전극(CNE2)과 직접 접촉하지 않을 수 있다. 또한, 제3 절연층(PAS3)이 생략되더라도 전극 연결부(BE_2)는 제2 접촉 전극(CNE2)과 직접 접촉하지 않을 정도로 이격될 수 있다. 표시 장치(10)는 전극 연결부(BE_2)가 최소한의 간격으로 제2 접촉 전극(CNE2)과 이격된 상태로 이를 우회하며 배치되어, 각 서브 화소(PXn)의 발광 영역(EMA)이 차지하는 면적을 더 최소화할 수 있다. 이에 따라, 표시 장치(10)는 단위 면적 당 더 많은 수의 서브 화소(PXn)들이 배치될 수 있고, 초고해상도 표시 장치를 구현할 수 있다.
도 12는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 13은 도 12의 Q8-Q8'선을 따라 자른 단면도이다. 도 13은 양 단부가 제2 타입 접촉 전극(CNE#2)들에 접촉하는 발광 소자(30)의 양 단부를 가로지르는 단면을 도시하고 있다. 또한, 도 12 및 도 13은 제3 절연층(PAS3)이 생략된 도 9의 표시 장치(10)에서 더 많은 수의 제2 타입 접촉 전극(CNE#2)이 배치된 실시예를 예시하고 있다.
도 12 및 도 13을 참조하면, 일 실시예에 따른 표시 장치(10)는 더 많은 수의 제2 타입 접촉 전극(CNE#2)들을 포함하여, 각 서브 화소(PXn)들은 더 많은 수의 발광 소자(30)들이 직렬로 연결될 수 있다. 각 서브 화소(PXn)는 제1 발광 소자(30A) 및 제2 발광 소자(30B) 사이에서 이들과 직렬로 연결된 제4 발광 소자(30D)를 더 포함할 수 있다. 각 서브 화소(PXn)는 제1 발광 소자(30A), 제4 발광 소자(30D) 및 제2 발광 소자(30B)가 직렬로 연결되어 각 서브 화소(PXn)의 휘도가 더욱 향상될 수 있다.
도 9의 실시예와 동일하게, 제1 타입 접촉 전극(CNE#1)은 제1 전극(21) 상에 배치된 제1 접촉 전극(CNE1_3)과 제2 전극(22) 상에 배치된 제2 접촉 전극(CNE2_3)을 포함한다. 이들은 제1 절연층(PAS1)의 개구부(OP1, OP2)를 통해 각각 전극(21, 22)과 접촉할 수 있다. 제2 타입 접촉 전극(CNE#2)은 제3 접촉 전극(CNE3_3), 제4 접촉 전극(CNE4_3) 및 이들은 연결하는 제1 전극 연결부(BE1_3)에 더하여 제5 접촉 전극(CNE5_3) 및 제6 접촉 전극(CNE6_3)과 이들을 연결하는 제2 전극 연결부(BE2_3)를 더 포함할 수 있다. 제1 타입 접촉 전극(CNE#1)의 배치는 도 9의 실시예를 참조하여 상술한 바와 동일하므로, 이하 제2 타입 접촉 전극(CNE#2)들에 대하여 설명하기로 한다.
제3 접촉 전극(CNE3_3)은 제2 전극(22) 상에 배치되어 제1 접촉 전극(CNE1_3)과 대향하도록 배치된다. 제4 접촉 전극(CNE4_3)은 제1 전극(21) 상에 배치되어 제1 접촉 전극(CNE1_3)과 제2 방향(DR2)으로 이격되어 배치된다. 제3 접촉 전극(CNE3_3)과 제4 접촉 전극(CNE4_3)의 배치도 도 3의 실시예와 실질적으로 동일할 수 있다. 다만, 제3 접촉 전극(CNE3_3)과 제4 접촉 전극(CNE4_3)을 연결하는 제1 전극 연결부(BE1_3)는 제1 타입 접촉 전극(CNE#1) 중 제1 접촉 전극(CNE1_3)의 외측벽을 둘러싸도록 배치될 수 있다.
제5 접촉 전극(CNE5_3)은 제2 전극(22) 상에서 제3 접촉 전극(CNE3_3)과 제2 접촉 전극(CNE2_3) 사이에 배치된다. 제5 접촉 전극(CNE5_3)은 제3 접촉 전극(CNE3_3) 및 제2 접촉 전극(CNE2_3)과 각각 제2 방향(DR2)으로 이격되며, 제4 접촉 전극(CNE4_3)과 제1 방향(DR1)으로 대향할 수 있다. 제6 접촉 전극(CNE6_3)은 제1 전극(21) 상에서 제4 접촉 전극(CNE4_3)과 제2 방향(DR2)으로 이격되어 배치된다. 제6 접촉 전극(CNE6_3)은 제2 접촉 전극(CNE2_3)과 제1 방향(DR1)으로 대향할 수 있다. 제5 접촉 전극(CNE5_3)은 제2 타입 접촉 전극(CNE#2)의 제3 접촉부(CP3)이고, 제6 접촉 전극(CNE6_3)은 제2 타입 접촉 전극(CNE#2)의 제4 접촉부(CP4)일 수 있다. 제5 접촉 전극(CNE5_3)과 제6 접촉 전극(CNE6_3)을 연결하는 제2 전극 연결부(BE2_3)는 제1 타입 접촉 전극(CNE#1)인 제2 접촉 전극(CNE2_3)의 외측벽을 둘러싸도록 배치될 수 있다.
제1 발광 소자(30A)는 일 단부가 제1 접촉 전극(CNE1_3)과 접촉하고, 타 단부는 제3 접촉 전극(CNE3_3)과 접촉한다. 제2 발광 소자(30B)는 일 단부가 제6 접촉 전극(CNE6_3)과 접촉하고, 타 단부는 제2 접촉 전극(CNE2_3)과 접촉한다. 제4 발광 소자(30D)는 일 단부가 제4 접촉 전극(CNE4_3)과 접촉하고, 타 단부는 제5 접촉 전극(CNE5_3)과 접촉한다. 제1 발광 소자(30A)와 제4 발광 소자(30D), 제4 발광 소자(30D)와 제2 발광 소자(30B)들은 복수의 제2 타입 접촉 전극(CNE#2)을 통해 서로 직렬로 연결될 수 있다. 본 실시예에 따른 표시 장치(10)는 각 서브 화소(PXn)의 발광 소자(30)들이 다중 직렬 연결을 이룰 수 있다 각 서브 화소(PXn)의 휘도가 더욱 향상될 수 있다.
한편, 제1 전극(21)과 제2 전극(22)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있다. 몇몇 실시예에서, 표시 장치(10)의 전극(21, 22)들은 서로 다른 폭을 갖고 연장된 부분과 다른 방향으로 연장된 부분을 포함한 형상을 가질 수도 있다.
도 14는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 15는 도 14의 Q9-Q9'선을 따라 자른 단면도이다.
도 14 및 도 15를 참조하면, 일 실시예에 따른 표시 장치(10)의 전극(21_4, 22_4)은 제2 방향(DR2)으로 연장되되, 다른 부분보다 큰 폭을 갖는 확장부(RE-E), 제1 방향(DR1) 및 제2 방향(DR2)으로부터 기울어진 방향으로 연장된 절곡부(RE-B)들, 및 절곡부(RE-B)들과 확장부(RE-E)를 연결하는 연결부(RE-C)들을 포함할 수 있다. 각 전극(21_4, 22_4)들은 전반적으로 제2 방향(DR2)으로 연장된 형상을 갖되, 부분적으로 더 큰 폭을 갖거나 제2 방향(DR2)으로부터 기울어진 방향으로 절곡된 형상을 가질 수 있다. 제1 전극(21_4)과 제2 전극(22_4)은 이들 사이 영역을 기준으로 대칭적 구조로 배치될 수 있다. 이하, 중복된 설명은 생략하고 제1 전극(21_4)의 형상을 중심으로 설명하기로 한다.
제1 전극(21_4)은 다른 부분들보다 큰 폭을 갖는 확장부(RE-E)를 포함할 수 있다. 확장부(RE-E)는 서브 화소(PXn)의 발광 영역(EMA) 내에서 제1 뱅크(BNL1_4)들 상에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제1 전극(21_4)과 제2 전극(22_4)의 확장부(RE-E)들 상에는 발광 소자(30)들이 배치될 수 있다. 또한, 접촉 전극(CNE)들은 각 전극(21_4, 22_4)의 확장부(RE-E) 상에 배치되되, 그 폭은 확장부(RE-E)의 폭보다 작을 수 있다. 제1 타입 접촉 전극(CNE#1)은 각 전극(21_4, 22_4)의 확장부(RE-E) 상면 일부를 노출하는 개구부(OP1, OP2)를 덮도록 배치되어, 이들과 접촉할 수 있다. 제2 타입 접촉 전극(CNE#2)의 확장부들은 제1 타입 접촉 전극(CNE#1)과 확장부(RE-E) 상에서 제2 방향(DR2)으로 이격되어 배치되고, 전극 연결부(BE)는 제2 전극(22_4)의 확장부(RE-E) 상에서 제2 접촉 전극(CNE2)과 이격되도록 배치된다.
확장부(RE-E)들의 제2 방향(DR2) 양 측에는 각각 연결부(RE-C)들이 연결될 수 있다. 연결부(RE-C1, RE-C2)들은 확장부(RE-E)와 연결되어 각 서브 화소(PXn)의 발광 영역(EMA)과 제2 뱅크(BNL2)에 걸쳐 배치될 수 있다.
연결부(RE-C)는 그 폭이 확장부(RE-E)의 폭보다 작을 수 있다. 연결부(RE-C)들은 제2 방향(DR2)으로 연장된 일 변이 확장부(RE-E)의 제2 방향(DR2)으로 연장된 일 변과 동일 선 상에서 연결될 수 있다. 예를 들어, 확장부(RE-E)와 연결부(RE-C)의 양 변들 중, 발광 영역(EMA)의 중심을 기준으로 외측에 위치한 일 변들이 서로 연장되어 연결될 수 있다. 이에 따라, 제1 전극(21_4)과 제2 전극(22_4)의 확장부(RE-E)들 사이의 간격(DE1)은 연결부(RE-C)들 사이의 간격(DE2)보다 작을 수 있다.
절곡부(RE-B)들은 연결부(RE-C)들과 연결된다. 절곡부(RE-B)들은 연결부(RE-C)들과 연결되어 제2 방향(DR2)으로부터 기울어진 방향, 예를 들어 서브 화소(PXn)의 중심을 향해 절곡될 수 있다. 제1 전극(21_4)과 제2 전극(22_4)의 절곡부(RE-B)들 사이의 최단 간격(DE3)은 연결부(RE-C)들 사이의 간격(DE2)보다 작을 수 있다. 다만, 절곡부(RE-B)들 사이의 최단 간격(DE3)은 확장부(RE-E)들 사이의 간격(DE1)보다 클 수 있다.
한편, 제1 전극(21_4)의 확장부(RE-E) 상측에 연결된 연결부(RE-C)의 길이는 제2 전극(22_4)의 확장부(RE-E) 상측에 연결된 연결부(RE-C)의 길이보다 짧을 수 있다. 이에 따라, 제1 전극(21_4)의 상측 절곡부(RE-B)와 제2 전극(22_4)의 상측 절곡부(RE-B)는 서로 엇갈려 배치될 수 있다. 반면, 각 전극(21_4, 22_4)의 확장부(RE-E) 하측에 연결된 연결부(RE-C)들은 길이가 서로 동일하고, 하측 절곡부(RE-B)들은 서로 대칭적으로 배치될 수 있다.
또한, 상측 절곡부(RE-B)의 일 단부에는 전극(21_4)들이 절단부 영역(CBA)에서 분리되어 남은 단편부(RE-D)가 형성될 수 있다. 단편부(RE-D)는 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 전극(21_4, 22_4)들이 절단부 영역(CBA)에서 단선되고 남는 부분일 수 있다.
제1 전극(21_4)은 상측 절곡부(RE-B)와 단편부(RE-D) 사이에 배치되고 그 폭이 비교적 넓은 컨택부(RE-P)가 형성될 수 있다. 제2 전극(22_4)은 상측 연결부(RE-C)에 컨택부(RE-P)가 형성될 수 있다. 컨택부(RE-P)는 제1 전극(21_4)과 제2 전극(22_4)의 제1 컨택홀(CT1) 및 제2 컨택홀(CT2)이 형성될 수 있다.
도 14의 실시예는 제1 전극(21_4)과 제2 전극(22_4)이 확장부(RE-E), 연결부(RE-C1, RE-C2) 및 절곡부(RE-B1, RE-B2)들을 포함하며 서브 화소(PXn)의 중심을 기준으로 대칭적으로 배치된 점에서 도 2의 실시예와 차이가 있다. 다만, 이에 제한되지 않으며, 경우에 따라 제1 전극(21_4)과 제2 전극(22_4)은 서로 다른 형상을 가질 수 있다.
또한, 제1 뱅크(BNL1_4)는 더 큰 폭을 갖고 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)의 경계에 걸쳐 배치될 수 있다. 제1 뱅크(BNL1_4)는 각 서브 화소(PXn)의 발광 영역(EMA)을 포함하여 이들 사이의 경계를 넘어 배치될 수 있다. 이에 따라, 제2 뱅크(BNL2_4)의 제2 방향(DR2)으로 연장된 부분 중 일부는 제1 뱅크(BNL1_4) 상에 배치될 수 있다. 하나의 서브 화소(PXn)에는 2개의 제1 뱅크(BNL1_4)들이 부분적으로 배치될 수 있다. 각 전극(21_4, 22_4)의 확장부(RE-E)들은 제1 뱅크(BNL1_4) 상에 배치되고, 접촉 전극(CNE)들은 제1 뱅크(BNL1_4)들 사이에 배치된 발광 소자(30)와 접촉하며 전극(21_4, 22_4)의 확장부(RE-E)들 상에 배치될 수 있다.
한편, 접촉 전극(CNE)들은 전극(21, 22) 및 제1 뱅크(BNL1)의 경사진 측면 상에서 그 단차를 따라 배치될 수 있다. 특히, 도 14의 실시예와 같이 전극(21_4, 22_4)의 확장부(RE-E) 상에 접촉 전극(CNE)들이 배치될 때, 확장부(RE-E)의 상측 또는 하측 모서리에서는 제1 뱅크(BNL1_4)와 확장부(RE-E)에 의한 경사가 클 수 있다. 접촉 전극(CNE)들이 확장부(RE-E)의 모서리에 배치될 때 그 하부의 제1 뱅크(BNL1_4)와 전극이 형성하는 단차에 의해 접촉 전극(CNE)의 이루는 재료가 연결될 수도 있다. 이를 방지하기 위해, 표시 장치(10)는 접촉 전극(CNE)이 확장부(RE-E)의 모서리 부분에서 그 폭이 작아지는 형상을 가질 수 있다.
도 16은 다른 실시예에 따른 표시 장치의 접촉 전극들을 나타내는 개략적인 도면이다. 도 16은 도 14의 표시 장치(10)에서 다른 형상을 갖는 제1 접촉 전극(CNE1_5)과 제3 접촉 전극(CNE3_5)을 확대하여 도시하고 있다.
도 16을 참조하면, 접촉 전극(CNE)은 제1 부분(P1) 및 상기 제1 부분(P1)보다 작은 폭을 갖는 제2 부분(P2)을 포함하고, 서로 제1 방향(DR1)으로 대향하는 접촉 전극(CNE)들 사이의 간격은 제1 부분(P1) 사이의 간격(DC3)보다 제2 부분(P2) 사이의 간격(DC4)이 클 수 있다. 예를 들어, 제1 접촉 전극(CNE1_5)과 제3 접촉 전극(CNE3_5)은 비교적 넓은 폭을 갖는 제1 부분(P1)과, 상기 제1 부분(P1)보다 좁은 폭을 갖는 제2 부분(P2)을 포함할 수 있다. 제1 접촉 전극(CNE1_5)과 제3 접촉 전극(CNE3_5)은 전체적으로 제1 부분(P1)과 동일한 폭을 갖되, 전극(21, 22)과 제1 뱅크(BNL1)의 모서리 상에 배치된 부분(또는, 제2 부분(P2))이 더 작은 폭을 갖는 형상을 가질 수 있다.
제1 뱅크(BNL1)는 제1 평탄화층(19) 상면을 기준으로 돌출된 형상을 가질 수 있고, 제1 뱅크(BNL1)의 각 변들이 단면 상 경사질 수 있다. 평면으로 볼 때 제1 뱅크(BNL1)의 상변과 측변은 각각 단면 상 경사질 수 있고, 이들이 만나는 모서리에서는 각 변의 다른 부분보다 더 경사질 수 있다. 제1 뱅크(BNL1) 상에 배치되는 전극(21, 22)의 확장부(RE-E)도 평면으로 볼 때 상변과 측변이 만나는 모서리에서 더 단차질 수 있다.
접촉 전극(CNE)을 형성하는 패터닝 공정에서, 접촉 전극(CNE)을 이루는 재료들이 일정 간격 이격되어 배치되어야 하나 확장부(RE-E)의 상변과 측변이 만나는 모서리 상에서 그 하부 단차에 의해 상기 재료들이 원하는 만큼 이격되지 않을 수 있다. 이 경우, 서로 대향하는 접촉 전극(CNE)들, 예를 들어 제1 접촉 전극(CNE1_5)과 제3 접촉 전극(CNE3_5)의 재료들이 부분적으로 서로 연결될 수도 있다. 표시 장치(10)는 접촉 전극(CNE)이 그 하부 단차가 큰 부분에는 작은 폭을 갖도록 형성되어 서로 다른 접촉 전극(CNE)들이 직접 연결되는 것을 방지할 수 있다.
일 실시예에서, 각 접촉 전극(CNE)들 사이의 간격은 제1 부분(P1) 사이의 간격(DC3)이 제2 부분(P2) 사이의 간격(DC4)보다 작아지는 형상을 가질 수 있다. 예를 들어, 각 접촉 전극(CNE)들은 상측 변으로 갈수록 그 폭이 작아지도록 제2 부분(P2)의 다른 접촉 전극(CNE)과 대향하는 일 변이 경사지게 형성될 수 있다. 즉 접촉 전극(CNE)은 그 하부 단차가 큰 부분에서 모따기가 형성될 수 있고, 해당 부분에서 다른 접촉 전극(CNE)과 직접 연결되는 것이 방지될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 제1 방향으로 연장되고 제2 방향으로 서로 이격되어 배치된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자;
    상기 제1 전극 또는 상기 제2 전극 상에 배치되며 상기 발광 소자와 접촉하는 복수의 접촉 전극들을 포함하고,
    상기 접촉 전극은 상기 제1 전극 상에 배치된 제1 접촉 전극, 상기 제2 전극 상에 배치된 제2 접촉 전극, 상기 제2 접촉 전극과 상기 제1 방향으로 이격되어 상기 제1 접촉 전극과 상기 제2 방향으로 대향하는 제3 접촉 전극 및 상기 제1 접촉 전극과 상기 제1 방향으로 이격되어 상기 제2 접촉 전극과 상기 제2 방향으로 대향하는 제4 접촉 전극을 포함하며,
    상기 제3 접촉 전극 및 상기 제4 접촉 전극과 연결되며 상기 제2 접촉 전극을 둘러싸도록 배치된 전극 연결부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 전극 연결부는 상기 제3 접촉 전극 및 상기 제4 접촉 전극과 일체화된 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 기판 상에 상기 제1 전극 및 상기 제2 전극을 덮도록 배치되되, 상기 제1 전극의 상면 일부를 노출하는 제1 개구부 및 상기 제2 전극의 상면 일부를 노출하는 제2 개구부를 포함하는 제1 절연층을 더 포함하고,
    상기 발광 소자들은 상기 제1 절연층 상에 배치된 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 절연층 및 상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부 및 상기 제1 절연층의 상기 접촉 전극들이 배치된 부분을 노출하는 제2 절연층을 더 포함하는 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 접촉 전극, 상기 제2 접촉 전극, 상기 제3 접촉 전극 및 상기 제4 접촉 전극은 상기 제1 절연층 상에 직접 배치되고,
    상기 전극 연결부는 적어도 일부분이 상기 제2 절연층 상에 배치된 표시 장치.
  6. 제2 항에 있어서,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극을 덮도록 배치된 제3 절연층을 더 포함하고,
    상기 제3 접촉 전극, 상기 제4 접촉 전극 및 상기 전극 연결부는 적어도 일부분이 상기 제3 절연층 상에 배치된 표시 장치.
  7. 제1 항에 있어서,
    상기 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하고 타 단부가 상기 제3 접촉 전극과 접촉하는 제1 발광 소자 및 일 단부가 상기 제4 접촉 전극과 접촉하고 타 단부가 상기 제2 접촉 전극과 접촉하는 제2 발광 소자를 포함하는 표시 장치.
  8. 제1 항에 있어서,
    상기 발광 소자는 양 단부가 상기 접촉 전극들과 접촉하지 않는 제3 발광 소자를 더 포함하는 표시 장치.
  9. 제3 항에 있어서,
    상기 제1 접촉 전극은 상기 제1 개구부를 덮도록 배치되어 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 개구부를 덮도록 배치되어 상기 제2 전극과 접촉하며,
    상기 제3 접촉 전극 및 상기 제4 접촉 전극은 상기 제1 절연층 상에 배치되어 상기 제1 전극 및 상기 제2 전극과 접촉하지 않는 표시 장치.
  10. 제1 항에 있어서,
    상기 전극 연결부는 상기 제1 방향으로 연장되며 상기 제3 접촉 전극과 연결된 제1 연장부, 및 상기 제2 방향으로 연장되어 일 측은 상기 제1 연장부와 연결되고 타 측은 상기 제4 접촉 전극과 연결된 제2 연장부를 포함하고,
    상기 제1 연장부는 상기 제2 접촉 전극의 상기 외측변 중 장변과 이격되고 상기 제2 연장부는 상기 제2 접촉 전극의 상기 외측변 중 단변과 이격된 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 접촉 전극의 상기 장변과 상기 전극 연결부의 상기 제1 연장부 사이의 간격은 상기 제2 접촉 전극과 상기 제4 접촉 전극 사이의 간격과 동일하거나 작은 표시 장치.
  12. 제11 항에 있어서,
    상기 전극 연결부의 상기 제1 연장부는 부분적으로 상기 제2 전극과 두께 방향으로 중첩하도록 배치된 표시 장치.
  13. 제1 항에 있어서,
    상기 접촉 전극들은 제1 부분 및 상기 제1 부분보다 작은 폭을 갖는 제2 부분을 포함하고,
    상기 제2 방향으로 대향하는 상기 접촉 전극들 사이의 간격은 상기 제1 부분 사이의 간격보다 상기 제2 부분 사이의 간격이 큰 표시 장치.
  14. 제1 기판;
    상기 제1 기판 상에 제1 방향으로 연장되고 제2 방향으로 서로 이격되어 배치된 제1 전극 및 제2 전극;
    상기 제1 기판 상에 배치되며 상기 제1 전극 또는 상기 제2 전극의 일부분을 노출하는 개구부를 포함하는 제1 절연층;
    상기 제1 절연층 상에 배치되며 양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자;
    상기 제1 전극 또는 상기 제2 전극 상에 배치되며 상기 발광 소자 및 상기 제1 전극 또는 상기 제2 전극과 접촉하는 복수의 제1 타입 접촉 전극들; 및
    상기 발광 소자와 접촉하되 상기 제1 전극 및 제2 전극과 접촉하지 않는 제2 타입 접촉 전극을 포함하고,
    상기 제2 타입 접촉 전극은 상기 제1 전극 또는 상기 제2 전극 상에 배치되되 상기 제1 타입 접촉 전극과 이격된 복수의 접촉부들 및 상기 접촉부들을 연결하는 전극 연결부를 포함하고, 상기 전극 연결부는 상기 제1 타입 접촉 전극들 중 어느 하나의 외측변과 이격되어 상기 외측변을 둘러싸도록 배치된 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 타입 접촉 전극은 상기 제1 전극 상에 배치되어 상기 제1 전극의 상면 일부를 노출하는 제1 개구부를 통해 상기 제1 전극과 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 제2 전극의 상면 일부를 노출하는 제2 개구부를 통해 상기 제2 전극과 접촉하는 제2 접촉 전극을 포함하고,
    상기 제2 타입 접촉 전극은 상기 제2 전극 상에 배치되어 상기 제2 접촉 전극과 이격된 제1 접촉부, 상기 제1 전극 상에 배치되어 상기 제1 접촉 전극과 이격된 제2 접촉부, 및 상기 제1 접촉부와 상기 제2 접촉부를 연결하는 제1 전극 연결부를 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 전극 연결부는 상기 제2 접촉 전극의 외측변을 둘러싸도록 배치된 표시 장치.
  17. 제16 항에 있어서,
    상기 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하고 타 단부가 상기 제1 접촉부와 접촉하는 제1 발광 소자 및 일 단부가 상기 제2 접촉부와 접촉하고 타 단부가 상기 제2 접촉 전극과 접촉하는 제2 발광 소자를 포함하는 표시 장치.
  18. 제15 항에 있어서,
    상기 제1 접촉부는 상기 제1 접촉 전극과 대향하고 상기 제2 접촉부는 상기 제1 접촉 전극과 상기 제1 방향으로 이격되며 상기 제1 전극 연결부는 상기 제1 접촉 전극의 외측변을 둘러싸도록 배치되고,
    상기 제2 타입 접촉 전극은 상기 제2 접촉 전극과 상기 제1 접촉부 사이에서 상기 제2 접촉부와 대향하는 제3 접촉부, 상기 제2 접촉부와 상기 제1 방향으로 이격되어 상기 제2 접촉 전극과 대향하는 제4 접촉부, 및 상기 제3 접촉부와 상기 제4 접촉부를 연결하며 상기 제2 접촉 전극의 외측변을 둘러싸도록 배치된 제2 전극 연결부를 더 포함하는 표시 장치.
  19. 제14 항에 있어서,
    상기 제1 절연층 및 상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부 및 상기 제1 절연층의 상기 접촉 전극들이 배치된 부분을 노출하는 제2 절연층을 더 포함하고,
    상기 제1 타입 접촉 전극과 상기 제2 타입 접촉 전극의 접촉부는 동일한 층에 배치되는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 타입 접촉 전극의 상기 전극 연결부는 상기 제2 절연층 상에 직접 배치된 표시 장치.
PCT/KR2020/009900 2020-05-13 2020-07-28 표시 장치 WO2021230426A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080100721.3A CN115552610A (zh) 2020-05-13 2020-07-28 显示装置
US17/998,352 US20230187584A1 (en) 2020-05-13 2020-07-28 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200056940A KR20210141801A (ko) 2020-05-13 2020-05-13 표시 장치
KR10-2020-0056940 2020-05-13

Publications (1)

Publication Number Publication Date
WO2021230426A1 true WO2021230426A1 (ko) 2021-11-18

Family

ID=78524630

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/009900 WO2021230426A1 (ko) 2020-05-13 2020-07-28 표시 장치

Country Status (4)

Country Link
US (1) US20230187584A1 (ko)
KR (1) KR20210141801A (ko)
CN (1) CN115552610A (ko)
WO (1) WO2021230426A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220034267A (ko) 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258381A (ja) * 2010-06-08 2011-12-22 Sharp Corp 配線基板及び照明装置
JP2015011784A (ja) * 2013-06-26 2015-01-19 シャープ株式会社 照明装置
KR20170104031A (ko) * 2016-03-03 2017-09-14 삼성전자주식회사 패키지 기판 및 발광소자 패키지
KR20200005942A (ko) * 2018-07-09 2020-01-17 삼성전자주식회사 발광 소자 및 이를 포함하는 광원 모듈
KR20200010701A (ko) * 2018-07-19 2020-01-31 삼성디스플레이 주식회사 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258381A (ja) * 2010-06-08 2011-12-22 Sharp Corp 配線基板及び照明装置
JP2015011784A (ja) * 2013-06-26 2015-01-19 シャープ株式会社 照明装置
KR20170104031A (ko) * 2016-03-03 2017-09-14 삼성전자주식회사 패키지 기판 및 발광소자 패키지
KR20200005942A (ko) * 2018-07-09 2020-01-17 삼성전자주식회사 발광 소자 및 이를 포함하는 광원 모듈
KR20200010701A (ko) * 2018-07-19 2020-01-31 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN115552610A (zh) 2022-12-30
US20230187584A1 (en) 2023-06-15
KR20210141801A (ko) 2021-11-23

Similar Documents

Publication Publication Date Title
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2022035233A1 (ko) 표시 장치
WO2020242116A1 (ko) 표시 장치
WO2021125704A1 (ko) 표시 장치
WO2021242074A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2021235689A1 (ko) 표시 장치
WO2022045698A1 (ko) 표시 장치
WO2022031104A1 (ko) 표시 장치
WO2021091062A1 (ko) 표시 장치
WO2021215585A1 (ko) 표시 장치
WO2021230426A1 (ko) 표시 장치
WO2022035232A1 (ko) 표시 장치
WO2021206217A1 (ko) 표시 장치 및 이의 제조 방법
WO2022092880A1 (ko) 표시 장치
WO2022149813A1 (ko) 표시 장치
WO2022059986A1 (ko) 표시 장치
WO2022131811A1 (ko) 표시 장치 및 이의 제조 방법
WO2022050685A1 (ko) 표시 장치
WO2022005208A1 (ko) 표시 장치
WO2022019705A2 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2021091061A1 (ko) 표시 장치
WO2021177510A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2021246572A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2022240097A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20935096

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20935096

Country of ref document: EP

Kind code of ref document: A1