WO2022092880A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2022092880A1
WO2022092880A1 PCT/KR2021/015399 KR2021015399W WO2022092880A1 WO 2022092880 A1 WO2022092880 A1 WO 2022092880A1 KR 2021015399 W KR2021015399 W KR 2021015399W WO 2022092880 A1 WO2022092880 A1 WO 2022092880A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
disposed
light emitting
connection
electrodes
Prior art date
Application number
PCT/KR2021/015399
Other languages
English (en)
French (fr)
Inventor
송명훈
차종환
강기녕
윤희정
이성진
이종찬
이태희
최경아
추승진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN202180073452.0A priority Critical patent/CN116368617A/zh
Publication of WO2022092880A1 publication Critical patent/WO2022092880A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a display device.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device for displaying an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • the light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • An object of the present invention is to provide a display device having a novel electrode structure.
  • a display device includes a first electrode group including a plurality of electrodes extending in a first direction and spaced apart from each other in a second direction intersecting the first direction, the first electrode group; a second electrode group spaced apart in the first direction and including the plurality of electrodes, disposed on the electrodes spaced apart in the second direction among the plurality of electrodes of the first electrode group and the second electrode group a plurality of light emitting devices having a shape extending in the second direction, and disposed on at least some of the plurality of electrodes of the first electrode group and the second electrode group to electrically communicate with the plurality of light emitting devices a plurality of connection electrodes in contact with each other and spaced apart from each other in the second direction, wherein the plurality of connection electrodes include a first connection electrode disposed on the plurality of electrodes of the first electrode group, and a plurality of connection electrodes of the second electrode group.
  • a second connection electrode disposed on the plurality of electrodes, a third connection electrode disposed on one or more of the plurality of electrodes of the first electrode group, the plurality of electrodes and the second electrode of the first electrode group a fourth connecting electrode disposed on the plurality of electrodes of a group, and a fifth connecting electrode disposed on one or more of the plurality of electrodes of the second electrode group, wherein the first connecting electrode comprises the fourth A portion of the connection electrode disposed on the second electrode group is spaced apart in the first direction, and the second connection electrode is spaced apart from a portion disposed on the first electrode group of the fourth connection electrode in the first direction. are spaced apart
  • a portion disposed on the plurality of electrodes of the first electrode group of the third connection electrode is respectively a portion disposed on the plurality of electrodes of the second electrode group of the fifth connection electrode and the first direction may be spaced apart.
  • the first connection electrode may electrically contact any one of the electrodes of the first electrode group
  • the second connection electrode may electrically contact any one of the electrodes of the second electrode group.
  • the first electrode group includes a first electrode, a second electrode spaced apart from the first electrode in the second direction, a third electrode spaced apart from the second electrode in the second direction, and the third electrode and the third electrode spaced apart from each other in the second direction. a fourth electrode spaced apart in two directions, wherein the second electrode group includes a fifth electrode spaced apart from the first electrode in the first direction, a sixth electrode spaced apart from the second electrode in the first direction; and a seventh electrode spaced apart from the third electrode in the first direction, and an eighth electrode spaced apart from the fourth electrode in the first direction, wherein the plurality of light emitting devices include the first electrode and the second electrode.
  • a first light emitting device disposed on an electrode, a second light emitting device disposed on the third electrode and the fourth electrode, a third light emitting device disposed on the fifth electrode and the sixth electrode, and the seventh It may include an electrode and a fourth light emitting device disposed on the eighth electrode.
  • the first connection electrode is disposed on the first electrode
  • the second connection electrode is disposed on the seventh electrode
  • the third connection electrode includes a first extension disposed on the second electrode; a second extension portion disposed on a fourth electrode, and a first connection portion electrically connecting the first extension portion and the second extension portion
  • the fourth connection electrode includes a second extension portion disposed on the third electrode a third extension portion, a fourth extension portion disposed on the fifth electrode, and a second connection portion electrically connecting the third extension portion and the fourth extension portion
  • the fifth connection electrode is the sixth electrode It may include a fifth extension portion disposed on the upper portion, a sixth extension portion disposed on the eighth electrode, and a third connection portion electrically connecting the fifth extension portion and the sixth extension portion.
  • the first connection electrode, the second connection electrode, and the fourth connection electrode electrically contact the first side of the plurality of light emitting elements in the second direction, respectively, and the third connection electrode and the fifth connection electrode may be in electrical contact with the second side of each of the plurality of light emitting elements in the second direction.
  • the plurality of light emitting devices includes a first semiconductor layer disposed at a first end of each of the plurality of light emitting devices, a second semiconductor layer disposed at a second end of each of the plurality of light emitting devices, and the first semiconductor layer and a light emitting layer disposed between the second semiconductor layer, wherein the first light emitting device and the third light emitting device are disposed such that the first end faces the second direction, the second light emitting device and the second light emitting device 4
  • the light emitting device may be disposed such that the first end faces in a direction opposite to the second direction.
  • the second connection part and the third connection part are respectively disposed to be spaced apart from each other in a first separation part between the first electrode group and the second electrode group, and the first connection part is the first separation part and the second electrode group, respectively. It may be disposed spaced apart in one direction.
  • the first connection electrode is disposed on the second electrode
  • the second connection electrode is disposed on the eighth electrode
  • the third connection electrode includes a first extension disposed on the first electrode; a second extension portion disposed on the third electrode, and a first connection portion electrically connecting the first extension portion and the second extension portion
  • the fourth connection electrode includes a second extension portion disposed on the fourth electrode a third extension portion, a fourth extension portion disposed on the sixth electrode, and a second connection portion electrically connecting the third extension portion and the fourth extension portion
  • the fifth connection electrode is the fifth electrode It may include a fifth extension portion disposed on the upper portion, a sixth extension portion disposed on the seventh electrode, and a third connection portion electrically connecting the fifth extension portion and the sixth extension portion.
  • the first connection electrode, the second connection electrode, and the fourth connection electrode electrically contact the second side of the plurality of light emitting elements in the second direction, respectively, and the third connection electrode and the fifth connection electrode
  • Each of the plurality of light emitting devices may be in electrical contact with the first side in the second direction.
  • the plurality of light emitting devices includes a first semiconductor layer disposed at a first end of each of the plurality of light emitting devices, a second semiconductor layer disposed at a second end of each of the plurality of light emitting devices, and the first semiconductor layer and a light emitting layer disposed between the second semiconductor layer, wherein the first light emitting device and the third light emitting device are disposed such that the first end faces in a direction opposite to the second direction, and the second light emitting device and the fourth light emitting device may be disposed such that the first end faces the second direction.
  • the first connection part and the second connection part are respectively disposed to be spaced apart from each other in the first separation part between the first electrode group and the second electrode group, and the third connection part is respectively the first separation part and the second electrode group It may be disposed spaced apart in one direction.
  • a first insulating layer disposed on the plurality of electrodes of the first electrode group and the second electrode group, the first insulating layer disposed on the plurality of light emitting devices in the second direction of each of the plurality of light emitting devices A second insulating layer exposing the first side and the second side, and a third insulating layer disposed on the second insulating layer to expose the first side of the plurality of light emitting devices, the plurality of The light emitting devices may be disposed between the first insulating layer and the second insulating layer.
  • the first connection electrode, the second connection electrode, and the fourth connection electrode are disposed on the third insulating layer to make electrical contact with the first side of the plurality of light emitting elements, and the third connection electrode and the A fifth connection electrode is disposed on the second insulating layer to make electrical contact with the second side of the plurality of light emitting devices, and the third insulating layer may overlap the third connection electrode and the fifth connection electrode.
  • a display device provides a first electrode extending in a first direction, a second electrode spaced apart from the first electrode in a second direction, and a second electrode spaced apart from the second electrode in the second direction.
  • a first electrode group including a plurality of electrodes including a third electrode and a fourth electrode spaced apart from the third electrode in the second direction, and a fifth electrode spaced apart from the first electrode in the first direction an electrode, a sixth electrode spaced apart from the second electrode in the first direction, a seventh electrode spaced apart from the third electrode in the first direction, and an eighth electrode spaced apart from the fourth electrode in the first direction
  • a second electrode group including and a plurality of connection electrodes disposed in and in electrical contact with the plurality of light emitting devices and spaced apart from each other in the second direction, wherein the plurality of connection electrodes include a first connection electrode disposed on the first electrode, the a second connection electrode disposed on a third electrode, a third connection electrode disposed on the second electrode and the sixth electrode, a fourth connection
  • the first connection electrode, the second connection electrode, and the fourth connection electrode electrically contact the first side of the plurality of light emitting elements in the second direction, respectively, and the third connection electrode and the fifth connection electrode may be in electrical contact with the second side of each of the plurality of light emitting elements in the second direction.
  • the fourth connection electrode includes a plurality of extension portions disposed on the fifth electrode and the seventh electrode, and a connection portion extending in the second direction to electrically connect the plurality of extension portions,
  • the extension parts may be disposed parallel to the first connection electrode and the second connection electrode in the first direction, respectively.
  • Each of the plurality of light emitting devices includes a first semiconductor layer disposed at a first end of each of the plurality of light emitting devices, a second semiconductor layer disposed at a second end of each of the plurality of light emitting devices, and the first a light emitting layer disposed between a semiconductor layer and the second semiconductor layer, wherein the plurality of light emitting devices have a first end in electrical contact with the first connection electrode and a second end in electrical contact with the third connection electrode may include a first type light emitting device including .
  • first insulating layer disposed on the plurality of electrodes, a second insulating layer disposed on the plurality of light emitting devices and exposing first and second sides of the plurality of light emitting devices in the second direction; and a third insulating layer disposed on the second insulating layer to expose a first side of the plurality of light emitting devices in the second direction, wherein the first connecting electrode, the second connecting electrode, and The fourth connection electrode is disposed on the third insulating layer to make electrical contact with the first side of the plurality of light emitting devices, and the third connection electrode and the fifth connection electrode are on the second insulating layer It may be disposed to make electrical contact with the second side of the plurality of light emitting devices, and the third insulating layer may overlap the third connection electrode and the fifth connection electrode.
  • the first connection electrode is in electrical contact with the first electrode through a first contact part penetrating the first insulating layer
  • the second connection electrode is in electrical contact with the first electrode through a second contact part penetrating the first insulating layer. 3 It is possible to make electrical contact with the electrode.
  • connection electrodes contacting one side of the light emitting device may be disposed on the same layer.
  • the display device has the advantage of being able to compensate for misalignment by shifting in the same direction even if misalignment of the electrode pattern occurs when connecting electrodes disposed on the same layer are formed.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • FIG. 3 is a plan view illustrating a first sub-pixel of FIG. 2 .
  • FIG. 4 is a plan view illustrating the relative arrangement of electrodes and connection electrodes disposed in the first sub-pixel of FIG. 2 .
  • FIG. 5 is a cross-sectional view taken along lines Q1-Q1', Q2-Q2', and Q3-Q3' of FIG. 3 .
  • FIG. 6 is a cross-sectional view taken along line Q4-Q4' of FIG. 3 .
  • FIG. 7 is a cross-sectional view taken along line Q5-Q5' of FIG. 3 .
  • FIG. 8 is a cross-sectional view taken along lines Q6-Q6' and Q7-Q7' of FIG. 3 .
  • FIG. 9 is a schematic diagram of a light emitting device according to an embodiment.
  • connection electrodes and light emitting devices of a display device are a plan view illustrating an arrangement of connection electrodes and light emitting devices of a display device according to an exemplary embodiment.
  • FIG. 11 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 12 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 13 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 14 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 15 is a plan view illustrating the arrangement of light emitting devices disposed on different electrode groups in the display device of FIG. 14 .
  • 16 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • 17 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 18 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 19 is a cross-sectional view taken along the line Q8-Q8' of FIG. 18 .
  • FIG. 20 is a plan view illustrating another exemplary embodiment of the display device of FIG. 18 .
  • 21 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 22 is a plan view illustrating an arrangement of electrodes disposed in one sub-pixel in the display device of FIG. 21 .
  • Elements or layers are referred to as “on” of another element or layer, including cases in which another layer or other element is interposed immediately on or in the middle of another element.
  • those referred to as “Below”, “Left” and “Right” refer to cases where they are interposed immediately adjacent to other elements or interposed other layers or other materials in the middle.
  • Like reference numerals refer to like elements throughout.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • the display device 10 may display a moving image or a still image.
  • the display device 10 may refer to any electronic device that provides a display screen.
  • televisions that provide display screens, laptops, monitors, billboards, Internet of Things (IoT), mobile phones, smart phones, tablet PCs (Personal Computers), electronic watches, smart watches, watch phones, head mounted displays, mobile A communication terminal, an electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation device, a game machine, a digital camera, a camcorder, etc. may be included in the display device 10 .
  • IoT Internet of Things
  • PMP portable multimedia player
  • PMP portable multimedia player
  • a navigation device a game machine
  • digital camera a camcorder
  • the display device 10 may include a display panel that provides a display screen.
  • the display panel include an inorganic light emitting diode display panel, an organic light emitting display panel, a quantum dot light emitting display panel, a plasma display panel, a field emission display panel, and the like.
  • an inorganic light emitting diode display panel is applied is exemplified as an example of the display panel, but the present invention is not limited thereto, and the same technical idea may be applied to other display panels if applicable.
  • the shape of the display device 10 may be variously modified.
  • the display device 10 may have a shape such as a long rectangle, a long rectangle, a square, a rectangle with rounded corners (vertices), other polygons, or a circle.
  • the shape of the display area DPA of the display device 10 may also be similar to the overall shape of the display device 10 .
  • FIG. 1 a display device 10 having a rectangular shape having a long length in the second direction DR2 is illustrated.
  • the display device 10 may include a display area DPA and a non-display area NDA.
  • the display area DPA is an area in which a screen can be displayed
  • the non-display area NDA is an area in which a screen is not displayed.
  • the display area DPA may be referred to as an active area
  • the non-display area NDA may also be referred to as a non-active area.
  • the display area DPA may generally occupy the center of the display device 10 .
  • the display area DPA may include pixels PXs.
  • the pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a rectangular shape or a square shape in plan view, but is not limited thereto, and each side may have a rhombus shape inclined with respect to one direction.
  • Each pixel PX may be arranged in a stripe type or a PENTILE TM type.
  • each of the pixels PX may include one or more light emitting devices emitting light of a specific wavelength band to display a specific color.
  • a non-display area NDA may be disposed around the display area DPA.
  • the non-display area NDA may completely or partially surround the display area DPA.
  • the display area DPA may have a rectangular shape, and the non-display area NDA may be disposed adjacent to four sides of the display area DPA.
  • the non-display area NDA may constitute a bezel of the display device 10 .
  • Wires or circuit drivers included in the display device 10 may be disposed in each non-display area NDA, or external devices may be mounted thereon.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • a portion of another pixel PX adjacent thereto in the first direction DR1 is also illustrated.
  • each of the pixels PX of the display device 10 may include sub-pixels PXn, where n is 1 to 3 .
  • one pixel PX may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 .
  • the first sub-pixel PX1 emits light of a first color
  • the second sub-pixel PX2 emits light of a second color
  • the third sub-pixel PX3 emits light of a third color.
  • the first color may be blue
  • the second color may be green
  • the third color may be red.
  • the present invention is not limited thereto, and each of the sub-pixels PXn may emit light of the same color.
  • each of the sub-pixels PXn may emit blue light.
  • one pixel PX includes three sub-pixels PXn in FIG. 2 , the present invention is not limited thereto, and the pixel PX may include a larger number of sub-pixels PXn. .
  • Each of the sub-pixels PXn of the display device 10 may include an emission area EMA and a non-emission area.
  • the light emitting area EMA is an area where the light emitting device ED is disposed and light of a specific wavelength band is emitted
  • the non-emission area is a non-emission area where the light emitting device ED is not disposed and the light emitted from the light emitting device ED does not reach. Therefore, it may be an area from which light is not emitted.
  • the light emitting area may include a region in which the light emitting device ED is disposed, and an area adjacent to the light emitting device ED, in which light emitted from the light emitting device ED is emitted.
  • the light emitting area EMA may also include an area in which light emitted from the light emitting device ED is reflected or refracted by other members to be emitted.
  • the light emitting devices ED may be disposed in each sub-pixel PXn, and may form a light emitting area including an area in which they are disposed and an area adjacent thereto.
  • each of the emission areas EMA of each sub-pixel PXn may have a different area according to a color or wavelength band of light emitted from the light emitting device ED disposed in the corresponding sub-pixel PXn.
  • Each sub-pixel PXn may further include a sub-area SA disposed in the non-emission area.
  • the sub-area SA may be disposed on one side of the light-emitting area EMA in the first direction DR1 and may be disposed between the light-emitting areas EMA of the sub-pixels PXn adjacent in the first direction DR1 .
  • the plurality of light-emitting areas EMA and sub-areas SA are repeatedly arranged in the second direction DR2 , and the light-emitting area EMA and the sub-area SA are arranged in the first direction DR1 . Can be arranged alternately.
  • the present invention is not limited thereto.
  • the emission areas EMA and the sub-areas SA may have a different arrangement from that of FIG. 2 .
  • a third bank BNL3 is disposed between the sub-areas SA and the light-emitting area EMA, and an interval therebetween may vary according to a width of the third bank BNL3 .
  • Light is not emitted in the sub area SA because the light emitting device ED is not disposed.
  • a portion of the electrode RME disposed in each sub pixel PXn may be disposed.
  • the electrodes RME disposed in different sub-pixels PXn may be disposed to be separated from each other in the separation portion ROP of the sub area SA.
  • the third bank BNL3 may be disposed in a grid pattern on the entire surface of the display area DPA, including portions extending in the first and second directions DR1 and DR2 in plan view.
  • the third bank BNL3 is disposed across the boundary of each sub-pixel PXn to distinguish neighboring sub-pixels PXn.
  • the third bank BNL3 is disposed to surround the emission area EMA disposed in each sub-pixel PXn to distinguish them.
  • FIG. 3 is a plan view illustrating a first sub-pixel of FIG. 2 .
  • 4 is a plan view illustrating the relative arrangement of electrodes and connection electrodes disposed in the first sub-pixel of FIG. 2 .
  • 5 is a cross-sectional view taken along lines Q1-Q1', Q2-Q2', and Q3-Q3' of FIG. 3 .
  • 6 is a cross-sectional view taken along the line Q4-Q4' of FIG. 3 .
  • 7 is a cross-sectional view taken along the line Q5-Q5' of FIG. 8 is a cross-sectional view taken along lines Q6-Q6' and Q7-Q7' of FIG. 3 .
  • FIG. 3 illustrates a first sub-pixel PX1 included in one pixel PX, and a portion of another sub-pixel PXn adjacent in the first direction DR1 is illustrated.
  • FIG. 4 shows the first sub-pixel The arrangement of the electrodes RME, the light emitting elements ED, and the connection electrodes CNE disposed on the PX1 is illustrated.
  • 5 and 6 illustrate cross-sections crossing both ends of different light emitting devices ED (ED1, ED2, ED3, and ED4) disposed in the first sub-pixel PX1.
  • FIG. 7 illustrates a cross-section crossing the plurality of contact portions CT1, CT2, CT3, and CT4 in the first sub-pixel PX1, and
  • FIG. 8 illustrates different electrode groups RME#1 and RME#2.
  • a cross-section of a portion of the first separation portion ROP1 is shown as a region between the two regions.
  • the display device 10 may include a first substrate SUB and a semiconductor layer, a conductive layer, and insulating layers disposed on the first substrate SUB.
  • the semiconductor layer, the conductive layer, and the insulating layer may constitute the circuit layer CCL and the display element layer of the display device 10 , respectively.
  • the first substrate SUB may be an insulating substrate.
  • the first substrate SUB may be made of an insulating material such as glass, quartz, or polymer resin.
  • the first substrate SUB may be a rigid substrate, but may also be a flexible substrate capable of bending, folding, rolling, or the like.
  • the first conductive layer may be disposed on the first substrate SUB.
  • the first conductive layer includes a lower metal layer BML, and the lower metal layer BML is disposed to overlap the active layer ACT1 of the first transistor T1.
  • the lower metal layer BML may include a light-blocking material to prevent light from being incident on the active layer ACT1 of the first transistor.
  • the lower metal layer BML may be omitted.
  • the buffer layer BL may be disposed on the lower metal layer BML and the first substrate SUB.
  • the buffer layer BL is formed on the first substrate SUB to protect the transistors of the pixel PX from moisture penetrating through the first substrate SUB, which is vulnerable to moisture permeation, and may perform a surface planarization function.
  • the semiconductor layer is disposed on the buffer layer BL.
  • the semiconductor layer may include the active layer ACT1 of the first transistor T1 .
  • the active layer ACT1 may be disposed to partially overlap with a gate electrode G1 of a second conductive layer, which will be described later.
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, an oxide semiconductor, or the like. In another embodiment, the semiconductor layer may include polycrystalline silicon.
  • the oxide semiconductor may be an oxide semiconductor containing indium (In).
  • the oxide semiconductor may include indium tin oxide (ITO), indium zinc oxide (IZO), indium gallium oxide (IGO), and indium zinc tin oxide (Indium Zinc Tin Oxide).
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • IGO indium gallium oxide
  • IGO indium zinc tin oxide
  • IZTO Indium Gallium Tin Oxide
  • IGTO Indium Gallium Tin Oxide
  • IGZO Indium Gallium Zinc Oxide
  • IGZTO Indium Gallium Zinc Tin Oxide
  • the drawing illustrates that one first transistor T1 is disposed in the sub-pixel PXn of the display device 10
  • the present invention is not limited thereto, and the display device 10 may include a larger number of transistors. .
  • the first gate insulating layer GI is disposed on the semiconductor layer and the buffer layer BL.
  • the first gate insulating layer GI may serve as a gate insulating layer of the first transistor T1 .
  • the second conductive layer is disposed on the first gate insulating layer GI.
  • the second conductive layer may include the gate electrode G1 of the first transistor T1 .
  • the gate electrode G1 may be disposed to overlap the channel region of the active layer ACT1 in the third direction DR3 in the thickness direction.
  • the first interlayer insulating layer IL1 is disposed on the second conductive layer.
  • the first interlayer insulating layer IL1 may function as an insulating layer between the second conductive layer and other layers disposed thereon and may protect the second conductive layer.
  • the third conductive layer is disposed on the first interlayer insulating layer IL1.
  • the third conductive layer may include a first voltage line VL1 , a second voltage line VL2 , and a plurality of conductive patterns CDP1 and CDP2 .
  • the first voltage line VL1 is applied with a high potential voltage (or first power voltage) transferred to the first electrode RME1 , and the second voltage line VL2 has a low voltage transferred to the second electrode RME2 .
  • a potential voltage (or a second power supply voltage) may be applied.
  • the first voltage line VL1 may be partially in contact with the active layer ACT1 of the first transistor T1 through a contact hole penetrating the first interlayer insulating layer IL1 and the first gate insulating layer GI. there is.
  • the first voltage line VL1 may serve as the first drain electrode D1 of the first transistor T1 .
  • the first conductive pattern CDP1 may be in electrical contact with the active layer ACT1 of the first transistor T1 through a contact hole penetrating the first interlayer insulating layer IL1 and the first gate insulating layer GI. there is.
  • the first conductive pattern CDP1 may electrically contact the lower metal layer BML through another contact hole.
  • the first conductive pattern CDP1 may serve as the first source electrode S1 of the first transistor T1 .
  • the second conductive pattern CDP2 may be electrically connected to the first transistor T1 through the first conductive pattern CDP1 .
  • the second conductive pattern CDP2 may be integrated with the first conductive pattern CDP1 to form one pattern.
  • the second conductive pattern CDP2 is also electrically connected to the first electrode RME1 , and the first transistor T1 transfers the first power voltage applied from the first voltage line VL1 to the first electrode RME1 .
  • the second conductive pattern CDP2 is a conductive layer different from the first conductive pattern CDP1 , for example, a fourth conductive layer disposed on the third conductive layer with the third conductive layer and some insulating layers interposed therebetween.
  • the first voltage line VL1 and the second voltage line VL2 may also be formed of a fourth conductive layer instead of the third conductive layer, and the first voltage line VL1 may be connected to the first transistor T1 through a different conductive pattern. ) may be electrically connected to the drain electrode D1.
  • each of the second conductive layer and the third conductive layer may further include a capacitance electrode of a storage capacitor.
  • the capacitance electrodes of the storage capacitor may be disposed on different layers, respectively, to form a capacitor in the first interlayer insulating layer IL1 therebetween.
  • the capacitance electrodes of the storage capacitor may be formed integrally with the gate electrode G1 and the source electrode S1 of the first transistor T1, respectively.
  • the present invention is not limited thereto.
  • the above-described buffer layer BL, the first gate insulating layer GI, and the first interlayer insulating layer IL1 may include a plurality of inorganic layers alternately stacked.
  • the buffer layer BL, the first gate insulating layer GI, and the first interlayer insulating layer IL1 may include silicon oxide (Silicon Oxide, SiO x ), silicon nitride (SiN x ), and silicon acid.
  • a nitride (Silicon Oxynitride, SiO x N y ) may be formed as a double layer in which an inorganic layer including at least one is stacked, or a multilayer in which these are alternately stacked.
  • the buffer layer BL, the first gate insulating layer GI, and the first interlayer insulating layer IL1 may be formed of one inorganic layer including the above-described insulating material.
  • the first interlayer insulating layer IL1 may be made of an organic insulating material such as polyimide (PI).
  • the second conductive layer and the third conductive layer include molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be formed as a single layer or multiple layers made of any one or an alloy thereof. However, the present invention is not limited thereto.
  • the via layer VIA is disposed on the third conductive layer.
  • the via layer VIA may include an organic insulating material, for example, an organic insulating material such as polyimide (PI), and may perform a surface planarization function.
  • PI polyimide
  • the bank BNL3, the light emitting devices ED, and the connection electrodes CNE (CNE1, CNE2, CNE3, CNE4, CNE5) are disposed.
  • Insulation layers PAS1 , PAS2 , and PAS3 may be disposed on the via layer VIA.
  • the first bank BNL1 and the second bank BNL2 may be directly disposed on the via layer VIA.
  • the first bank BNL1 and the second bank BNL1 may have a shape extending in the first direction DR1 and may be spaced apart from each other in the second direction DR2 .
  • the first bank BNL1 may extend in the first direction DR1 from the center of the light emitting area EMA and be disposed beyond the light emitting area EMA and the sub area SA.
  • the first bank BNL1 may be disposed across the sub-pixels PXn arranged in the first direction DR1 .
  • the first bank BNL1 may include a plurality of first and second bank parts BP1 and BP2 having a width measured in the second direction DR2 greater than that of other portions.
  • the bank parts BP1 and BP2 are disposed in the light emitting area EMA, and they may be disposed between the second banks BNL2 spaced apart from each other in the second direction DR2 .
  • the second banks BNL2 may be spaced apart from each other in the second direction DR2 with the first bank BNL1 interposed therebetween.
  • the second bank BNL2 includes first sub-banks BNL_A: BNL_A1 and BNL_A2 and second sub-banks BNL_B: BNL_B1 and BNL_B2, and the first sub-banks BNL_A are second sub-banks BNL_B. and may be spaced apart from each other in the first direction DR1 .
  • one first sub-bank BNL_A1 is disposed on the left side of the first bank part BP1 located above among the bank parts BP1 and BP2 of the first bank BNL1, and the other first sub-bank (BNL_A2) may be disposed on the right side of the first bank unit BP1.
  • the second sub-banks BNL_B are respectively spaced apart from the first sub-bank BNL_A in the first direction DR1 .
  • One second sub-bank BNL_B1 is disposed on the left side of the second bank part BP2 of the first bank BNL1
  • the other second sub-bank BNL_B2 is disposed on the right side of the second bank part BP2 of the first bank BNL1 .
  • the first bank BNL1 and the second bank BNL2 may be spaced apart from each other in the second direction DR2 , and the light emitting devices ED may be disposed therebetween.
  • a length extending in the first direction DR1 of the second banks BNL2 may be smaller than a length of the light emitting area EMA surrounded by the third bank BNL3 in the first direction DR1 .
  • the first bank BNL1 may form a linear pattern extending in one direction from the entire surface of the display area DPA, and the second banks BNL2 are disposed in the emission area EMA of each sub-pixel PXn.
  • An island-like pattern having a narrow width and extending in one direction may be formed.
  • the bank portions BP1 and BP2 of the first bank BNL1 may have a width measured in the second direction DR2 greater than a width measured in the second direction DR2 of the second banks BNL2 .
  • the electrodes RME may be disposed on the first bank BNL1 or the second bank BNL2 .
  • the first bank BNL1 is disposed above the first and second bank units BP1 and BP2 .
  • the width may be greater than that of the second bank BNL2 so that different electrodes RME may be disposed on the ?
  • the present invention is not limited thereto, and the first bank BNL1 and the second bank BNL2 may have the same width.
  • the first bank BNL1 and the second bank BNL2 may have a structure in which at least a portion protrudes from the top surface of the via layer VIA.
  • the protruding portions of the first bank BNL1 and the second bank BNL2 may have inclined side surfaces, and the light emitted from the light emitting device ED is transmitted on the first bank BNL1 and the second bank BNL2. It may be reflected from the electrode RME disposed on the , and may be emitted in an upper direction of the via layer VIA.
  • the present invention is not limited thereto, and the first bank BNL1 and the second bank BNL2 may have a shape of a semicircle or a semiellipse with curved outer surfaces.
  • the first bank BNL1 and the second bank BNL2 may include an organic insulating material such as polyimide (PI), but is not limited thereto.
  • the electrodes RME have a shape extending in one direction and are disposed in each sub-pixel PXn.
  • the electrodes RME may extend in the first direction DR1 to cover at least the emission area EMA and the sub area SA of the sub-pixel PXn, and they may be spaced apart from each other in the second direction DR2. can be placed.
  • the electrodes RME may be divided or separated into electrode groups RME#1 and RME#2 including electrodes spaced apart from each other in the second direction DR2 , and each electrode group RME# The electrodes of 1 and RME#2 may be spaced apart from each other in the first direction DR1 .
  • the electrodes RME disposed in one sub-pixel PXn may be divided into a first electrode group RME#1 and a second electrode group RME#2.
  • the first electrode group RME#1 is disposed on one side of the first direction DR1 with respect to the center of the emission area EMA, and is disposed on the upper side
  • the second electrode group RME#2 is the first electrode group RME# It may be spaced apart from 1) in the first direction DR1 and disposed below the light emitting area EMA which is the other side in the first direction DR1 .
  • the first electrode group RME#1 and the second electrode group RME#2 of the corresponding sub-pixel PXn may be spaced apart from each other based on the first separation part ROP1 positioned in the emission area EMA.
  • the electrodes RME of the first electrode group RME#1 may be partially disposed in the sub-area SA of the corresponding sub-pixel PXn beyond the third bank BNL3, and the second electrode group RME#
  • the electrodes RME of 2) may also be partially disposed in the sub area SA of the other sub pixel PXn beyond the third bank BNL3 .
  • the first electrode group RME#1 and the second electrode group RME#2 of different sub-pixels PXn may be disposed to be spaced apart from each other.
  • the first electrode group RME#1 and the second electrode group RME#2 of the different sub-pixels PXn are a second separator ROP2 located in the sub-area SA of any one sub-pixel PXn. may be spaced apart from each other.
  • Electrodes of different electrode groups RME#1 and RME#2 may be parallel to each other in the first direction DR1.
  • One electrode belonging to the first electrode group RME#1 may be disposed parallel to one electrode belonging to the second electrode group RME#2 in the first direction DR1 .
  • the electrode RME may be disposed as one electrode line extending in the first direction DR1 , and may be formed by disposing the light emitting devices ED and then separating the electrode line in a subsequent process.
  • the electrode line may be utilized to generate an electric field in the sub-pixel PXn to align the light emitting device ED during the manufacturing process of the display device 10 .
  • a plurality of electrode groups RME#1 and RME#2 spaced apart from each other may be formed by aligning the light emitting devices ED and then separating the electrode lines from the first separating part ROP1 and the second separating part ROP2. there is.
  • each electrode group RME#1, RME#2 includes electrodes spaced apart from each other in the second direction DR2.
  • the first electrode group RME#1 includes a first electrode RME1, a second electrode RME2, a third electrode RME3, and a fourth electrode RME4, and the second electrode group RME4 RME#2 may include a fifth electrode RME5 , a sixth electrode RME6 , a seventh electrode RME7 , and an eighth electrode RME8 .
  • the electrodes RME disposed in each sub-pixel PXn may be disposed on a first bank BNL1 or a plurality of second banks BNL2 spaced apart from each other.
  • the first electrode group RME#1 is disposed on the upper side of the first separation part ROP1 in the first direction DR1 , and includes the first electrode RME1 , the second electrode RME2 , and the third electrode RME3 . ) and the fourth electrode RME4 may be sequentially spaced apart from each other in the second direction DR2 .
  • the electrodes of the first electrode group RME#1 are separated from the first separation unit ROP1 located in the emission area EMA of the corresponding sub-pixel PXn to the second electrode located in the sub-area SA of the corresponding sub-pixel PXn. It may be disposed to extend to the separation part ROP2.
  • the first electrode RME1 may be disposed on the left side with respect to the center of the emission area EMA, and a portion may be disposed on the first sub bank BNL_A1 disposed on the left side of the first bank BNL1 .
  • the second electrode RME2 is spaced apart from the first electrode RME1 in the second direction DR2 and is disposed adjacent to the center of the emission area EMA.
  • the second electrode RME2 may be partially disposed on one side (or the first side) of the first bank unit BP1 opposite to the first sub-bank BNL_A1 disposed on the left side of the first bank BNL1 .
  • the third electrode RME3 is spaced apart from the second electrode RME2 in the second direction DR2 and is disposed adjacent to the center of the emission area EMA.
  • the third electrode RME3 is partially disposed on the other side (or opposite side, or the second side) of the first bank unit BP1 opposite to the first sub-bank BNL_A2 disposed on the right side of the first bank BNL1 . can be placed in
  • the fourth electrode RME4 is spaced apart from the third electrode RME3 in the second direction DR2 and is disposed on the right side with respect to the center of the emission area EMA.
  • a portion of the fourth electrode RME4 may be disposed on the first sub-bank BNL_A2 disposed on the right side of the first bank BNL1 .
  • Each of the electrodes of the second electrode group RME#2 is spaced apart from each of the electrodes of the first electrode group RME#1 in the first direction DR1 .
  • the second electrode group RME#2 is disposed on the lower side that is the other side (or opposite side, or the second side) of the first separation part ROP1 in the first direction DR1 , and includes the fifth electrode RME5 and the sixth electrode group ROP1 .
  • the electrode RME6 , the seventh electrode RME7 , and the eighth electrode RME8 may be sequentially spaced apart from each other in the second direction DR2 .
  • the electrodes of the second electrode group RME#2 are adjacent to each other in the first direction DR1 from the first separation part ROP1 located in the emission area EMA of the corresponding sub-pixel PXn. It may extend to the second separation part ROP2 located in the sub area SA.
  • the fifth electrode RME5 may be disposed on the left side with respect to the center of the emission area EMA, and a portion thereof may be disposed on the second sub bank BNL_B1 disposed on the left side of the first bank BNL1 .
  • the sixth electrode RME6 is spaced apart from the fifth electrode RME5 in the second direction DR2 and is disposed adjacent to the center of the emission area EMA.
  • a portion of the sixth electrode RME6 may be disposed on one side of the second bank unit BP2 opposite to the second sub-bank BNL_B1 disposed on the left side of the first bank BNL1 .
  • the seventh electrode RME7 is spaced apart from the sixth electrode RME6 in the second direction DR2 and is disposed adjacent to the center of the emission area EMA. A portion of the seventh electrode RME7 may be disposed on the other side of the second bank unit BP2 opposite to the second sub-bank BNL_B2 disposed on the right side of the first bank BNL1 .
  • the eighth electrode RME8 is spaced apart from the seventh electrode RME7 in the second direction DR2 and is disposed on the right side with respect to the center of the emission area EMA. A portion of the eighth electrode RME8 may be disposed on the second sub-bank BNL_B2 disposed on the right side of the first bank BNL1 .
  • the electrodes RME may be distinguished from each other according to whether or not they are electrically connected to the conductive layer thereunder.
  • the first electrode RME1 and the seventh electrode RME7 may be electrically connected to the lower third conductive layer, respectively, and other electrodes may not.
  • the first electrode RME1 and the seventh electrode RME7 have a third conductive layer through the first electrode contact hole CTD and the second electrode contact hole CTS formed in portions overlapping the third bank BNL3 , respectively. can be electrically connected to The first electrode RME1 may contact the second conductive pattern CDP2 through the first electrode contact hole CTD penetrating the via layer VIA thereunder.
  • the seventh electrode RME7 may be in electrical contact with the second voltage line VL2 through the second electrode contact hole CTS penetrating the via layer VIA thereunder.
  • the first electrode RME1 is electrically connected to the first transistor T1 through the second conductive pattern CDP2 and the first conductive pattern CDP1 so that a first power voltage is applied, and the seventh electrode RME7 is The second power voltage may be applied by being electrically connected to the second voltage line VL2 .
  • the present invention is not limited thereto.
  • the first electrode RME1 may be electrically connected to the second voltage line VL2
  • the seventh electrode RME7 may be electrically connected to the first voltage line VL1 .
  • the present invention is not limited thereto and may be formed in other regions.
  • the first electrode contact hole CTD and the second electrode contact hole CTS may be formed in the emission area EMA or the sub area SA.
  • the other electrodes may not be directly electrically connected to the third conductive layer.
  • Other electrodes may be electrically connected to the first electrode RME1 or the seventh electrode RME7 through a connection electrode CNE and light emitting devices ED, which will be described later.
  • the present invention is not limited thereto, and in some embodiments, the other electrodes may be floating electrodes that are not electrically connected to the electrodes or the light emitting devices ED.
  • the first electrode RME1 and the seventh electrode RME7 are not necessarily limited to being electrodes directly connected to the third conductive layer, and arrangement and connection of the light emitting elements ED and connection electrodes CNE to be described later. Accordingly, the electrode connected to the third conductive layer may vary.
  • the electrodes RME may be disposed on an inclined side surface of at least the first bank BNL1 or the second bank BNL2 .
  • a width measured in the second direction DR2 of the plurality of electrodes RME may be smaller than a width measured in the second direction DR2 of the first bank BNL1 or the second bank BNL2.
  • Each of the electrodes RME may be disposed to cover or overlap at least one side surface of the first bank BNL1 or the second bank BNL2 to reflect light emitted from the light emitting device ED.
  • a distance between the plurality of electrodes RME in the second direction DR2 may be smaller than a distance between the first bank BNL1 and the second bank BNL2 . At least a portion of each of the electrodes RME may be directly disposed on the via layer VIA so that they may be disposed on the same plane.
  • the electrodes RME may be electrically connected to the light emitting device ED.
  • Each of the electrodes RME may be connected to the light emitting device ED through connection electrodes CNE (CNE1, CNE2, CNE3, CNE4, CNE5) to be described later, and transmits an electrical signal applied from the lower conductive layer to the light emitting device ED can be forwarded to
  • Each of the plurality of electrodes RME may include a conductive material having high reflectivity.
  • the electrode RME is a material with high reflectivity and includes a metal such as silver (Ag), copper (Cu), aluminum (Al), etc., or aluminum (Al), nickel (Ni), lanthanum (La), etc. It may be an alloy containing.
  • the electrode RME may reflect light emitted from the light emitting device ED and traveling to the side surfaces of the first bank BNL1 and the second bank BNL2 in an upper direction of each sub-pixel PXn.
  • each electrode RME may further include a transparent conductive material.
  • each electrode RME may include a material such as ITO, IZO, ITZO, or the like.
  • each of the electrodes RME may have a structure in which one or more layers of a transparent conductive material and a metal layer having high reflectivity are stacked, or may be formed as a single layer including them.
  • each electrode RME may have a stacked structure such as ITO/Ag/ITO/, ITO/Ag/IZO, or ITO/Ag/ITZO/IZO.
  • the first insulating layer PAS1 is disposed on the via layer VIA and the electrodes RME.
  • the first insulating layer PAS1 is disposed to completely cover the electrodes RME, protects them, and insulates them from each other.
  • the first insulating layer PAS1 may prevent the light emitting device ED disposed thereon from being damaged by direct contact with other members.
  • a step may be formed between the electrodes RME spaced apart in the second direction DR2 so that a portion of the upper surface of the first insulating layer PAS1 is recessed.
  • the light emitting device ED may be disposed on the upper surface of the first insulating layer PAS1 having a step, and a space may be formed between the light emitting device ED and the first insulating layer PAS1 .
  • the first insulating layer PAS1 may include contact portions CT1 , CT2 , CT3 , CT4 , and CT5 exposing a portion of the top surface of each electrode RME.
  • the plurality of contact portions CT1 , CT2 , CT3 , CT4 , and CT5 pass through the first insulating layer PAS1 , and connection electrodes CNE, which will be described later, pass through the contact portions CT1 , CT2 , CT3 , CT4 and CT5 . It may be in contact with the exposed electrode RME.
  • the third bank BNL3 may be disposed on the first insulating layer PAS1 .
  • the third bank BNL3 may be disposed in a grid pattern including portions extending in the first direction DR1 and the second direction DR2 in a plan view, and may be disposed across the boundary of each sub-pixel PXn. The neighboring sub-pixels PXn may be distinguished.
  • the third bank BNL3 is disposed to surround the light emitting area EMA and the sub area SA, and the areas that the third bank BNL3 divides and opens are the light emitting area EMA and the sub area SA, respectively. can
  • the third bank BNL3 may have a height, and in some embodiments, the height of the top surface of the third bank BNL3 may be higher than that of the first bank BNL1 and the second bank BNL2 , and the thickness thereof is It may be equal to or larger than the first bank BNL1 and the second bank BNL2 .
  • the third bank BNL3 may prevent ink from overflowing into the adjacent sub-pixel PXn in an inkjet printing process during a manufacturing process of the display device 10 .
  • the third bank BNL3 may prevent inks in which different light emitting devices ED are dispersed in different sub-pixels PXn from being mixed with each other.
  • the third bank BNL3 may include polyimide like the first bank BNL1 , but is not limited thereto.
  • the plurality of light emitting devices ED may be disposed on the first insulating layer PAS1 .
  • the light emitting device ED may include a plurality of layers disposed in a direction parallel to the top surface of the first substrate SUB.
  • the light emitting device ED of the display device 10 is disposed such that one extended direction is parallel to the first substrate SUB, and a plurality of semiconductor layers included in the light emitting device ED are formed on the top surface of the first substrate SUB. may be sequentially disposed along a direction parallel to the However, the present invention is not limited thereto. In some cases, when the light emitting device ED has a different structure, the layers may be disposed in a direction perpendicular to the first substrate SUB.
  • the plurality of light emitting devices ED may be disposed on electrodes RME spaced apart from each other in the second direction DR2 between the first bank BNL1 and the second bank BNL2 .
  • the light emitting devices ED may be disposed to be spaced apart from each other along the first direction DR1 in which the respective electrodes RME extend, and may be aligned substantially parallel to each other.
  • the light emitting device ED may have a shape extending in one direction, and an extended length may be longer than the shortest distance between the electrodes RME spaced apart in the second direction DR2 .
  • the light emitting devices ED are disposed so that both ends are disposed on different electrodes RME, and the direction in which each electrode RME extends and the direction in which the light emitting device ED is extended are substantially perpendicular to each other.
  • the present invention is not limited thereto, and the light emitting device ED may be disposed obliquely in a direction in which the respective electrodes RME extend.
  • the light emitting devices ED disposed in each sub-pixel PXn may emit light of different wavelength bands depending on the material constituting the semiconductor layer. However, the present invention is not limited thereto, and the light emitting devices ED disposed in each sub-pixel PXn may emit light of the same color. In addition, the light emitting device ED may include semiconductor layers doped with different conductivity types, and one end may be oriented to face a specific direction by an electric field generated on the electrode RME.
  • the light emitting device ED has a shape extending in one direction, and may be divided or separated into different light emitting devices ED according to electrodes RME on both sides of the extended direction.
  • the light emitting device ED is a light emitting device ED disposed on the first electrode groups RME#1, and both sides of the light emitting device ED are disposed on the first electrode RME1 and the second electrode RME2. It may include a first light emitting device ED1 configured to be formed, and a second light emitting device ED2 having both sides disposed on the third electrode RME3 and the fourth electrode RME4 .
  • the light emitting device ED is a light emitting device ED disposed on the second electrode groups RME#2, and is a third light emitting device having both sides disposed on the fifth electrode RME5 and the sixth electrode RME6.
  • the device ED3 and a fourth light emitting device ED4 having both sides disposed on the seventh electrode RME7 and the eighth electrode RME8 may be included.
  • Each of the light emitting devices ED; ED1 , ED2 , ED3 , and ED4 may have opposite sides of each of which may be in electrical contact with different connection electrodes CNE, respectively, and may be electrically connected to the electrodes RME through these.
  • the light emitting devices ED may include semiconductor layers, and a first end and an opposite second end may be defined with respect to one semiconductor layer. Directions of the first end and the second end of the light emitting device ED may be different from each other.
  • each of the first light emitting element ED1 and the third light emitting element ED3 has a first end disposed on the first electrode RME1 and the fifth electrode RME5 and a second end portion of the second electrode RME5 , respectively.
  • RME2 the sixth electrode RME6 may be disposed.
  • a direction in which the first ends of the first light emitting element ED1 and the third light emitting element ED3 are directed may be toward the left side, which is one side of the second direction DR2 .
  • the second light emitting element ED2 and the fourth light emitting element ED4 have a first end disposed on the fourth electrode RME4 and the eighth electrode RME8 and a second end portion of the third electrode RME3, respectively. and on the seventh electrode RME7.
  • the direction in which the first ends of the second light emitting element ED2 and the fourth light emitting element ED4 are directed may be toward the right side, which is the other side of the second light emitting element DR2 .
  • the 'both sides' of the light emitting devices ED are one side (or the first side) and the other side (or the opposite side, or the second side) in the extending direction regardless of the type of the semiconductor layer included in the light emitting device ED. side) can mean
  • the 'both ends' of the light emitting devices ED may be both ends divided according to the position of the semiconductor layer included in the light emitting device ED. Accordingly, the 'one side or the other side' and the 'first end or the second end' of the light emitting device ED may refer to the same or different parts, respectively.
  • the 'one side' is the 'first end'
  • the 'other side' is the 'second end'
  • the second light emitting device ED2 may have a 'second end' on one side and a 'first end' on the 'other side'.
  • 'both sides' of the light emitting devices ED mean both side portions facing one direction and the other direction in the second direction DR2 in a plan view, and the 'both ends' of the light emitting devices ED are light-emitting.
  • both ends of the device ED may refer to both ends of the device ED with respect to a portion in which the semiconductor layers included in the device ED are located.
  • both sides of the light emitting devices ED are defined based on the arrangement position and related to the contact with the connection electrode CNE, and both ends of the light emitting devices ED are defined based on the type of the semiconductor layer. to be related to the electrical connection with the connection electrode CNE.
  • the light emitting devices ED may be electrically connected to the connection electrodes CNE: CNE1 , CNE2 , CNE3 , CNE4 , and CNE5 . Since a portion of the semiconductor layer is exposed on an end surface of the light emitting device ED in one direction, the exposed semiconductor layer may be in electrical contact with the connection electrode CNE. Each of the light emitting devices ED may be electrically connected to conductive layers under the first electrode RME1 or via layer VIA through connection electrodes CNE, and an electric signal is applied to the light emitting device ED to It can emit light in the wavelength band.
  • the second insulating layer PAS2 may be disposed on the light emitting devices ED.
  • the second insulating layer PAS2 is disposed to partially cover the outer surface of the light emitting device ED, so that both sides or both ends of the light emitting device ED may be covered or not overlapped.
  • a portion of the second insulating layer PAS2 disposed on the light emitting device ED is disposed to extend in the first direction DR1 on the first insulating layer PAS1 in a plan view, so that in each sub-pixel PXn, it is linear or An island-like pattern can be formed.
  • the second insulating layer PAS2 may protect the light emitting device ED and may fix the light emitting device ED in the manufacturing process of the display device 10 .
  • the second insulating layer PAS2 may be disposed to fill a space between the light emitting device ED and the lower first insulating layer PAS1 .
  • the second insulating layer PAS2 may also be disposed on the first bank BNL1 , the second bank BNL2 , and the third bank BNL3 .
  • the second insulating layer PAS2 may be disposed on the first insulating layer PAS1 to expose a portion of a portion in which the electrodes RME are disposed together with both sides of the light emitting device ED.
  • the shape of the second insulating layer PAS2 is formed by a process of being completely disposed on the first insulating layer PAS1 during the manufacturing process of the display device 10 and then removing both sides of the light emitting device ED to expose it. may be formed.
  • the second insulating layer PAS2 may also be partially disposed in the sub area SA.
  • the first insulating layer PAS1 and the second insulating layer PAS2 may also be partially removed, and in the separating part ROP, the via layer VIA Some may be exposed.
  • the third insulating layer PAS3 may be directly disposed on the exposed portion of the via layer VIA.
  • Connection electrodes CNE ( CNE1 , CNE2 , CNE3 , CNE4 , CNE5 ) and a third insulating layer PAS3 may be disposed on the second insulating layer PAS2 .
  • connection electrodes CNE are disposed on the light emitting elements ED and the electrode RME.
  • the connection electrodes CNE are partially disposed on the second insulating layer PAS2 and may be insulated from each other by the other connection electrodes CNE and the second insulating layer PAS2 and the third insulating layer PAS3 .
  • the plurality of connection electrodes CNE may be in electrical contact with the light emitting element ED and the electrodes RME, respectively.
  • the connection electrode CNE may directly contact the semiconductor layers exposed on both end surfaces of the light emitting device ED, and contact portions CT1 , CT2 , CT3 , CT4 , and CT5 passing through the first insulating layer PAS1 . may be in electrical contact with at least one of the electrodes RME through . Both ends of the light emitting device ED may be electrically connected to the electrode RME through the connection electrodes CNE1 , CNE2 , and CNE3 .
  • connection electrodes CNE of the display device 10 may be divided into connection electrodes disposed on different layers.
  • the connection electrode CNE is a first connection electrode layer CNE#1 disposed on the third insulating layer PAS3 , and includes the first connection electrode CNE1 , the second connection electrode CNE2 , and the fourth connection electrode layer CNE#1 .
  • the first connection electrode CNE1 may have a shape extending in the first direction DR1 and be disposed on the first electrode RME1 .
  • the first connection electrode CNE1 is in electrical contact with the first electrode RME1 through the first contact portion CT1 exposing the top surface of the first electrode RME1, one side of the first light emitting devices ED1; or in electrical contact with the first end.
  • the second connection electrode CNE2 may have a shape extending in the first direction DR1 and be disposed on the seventh electrode RME7 .
  • the second connection electrode CNE2 is in electrical contact with the seventh electrode RME7 through the second contact portion CT2 exposing the upper surface of the seventh electrode RME7, one side of the fourth light emitting devices ED4, or in electrical contact with the second end.
  • the first connection electrode CNE1 and the second connection electrode CNE2 may transmit an electrical signal applied to the first electrode RME1 or the seventh electrode RME7 to any one end of the light emitting device ED.
  • the electric signal may be directly applied to the first end of the first light emitting element ED1 and the second end of the fourth light emitting element ED4, and the electric signal is transmitted to the second end of the first light emitting element ED1 and It may be transmitted to other connection electrodes CNE and the light emitting device ED through the first end of the fourth light emitting device ED4 .
  • the third connection electrode CNE3 is the electrodes of the first electrode group RME#1 and may be disposed across the second electrode RME2 and the fourth electrode RME4.
  • the third connection electrode CNE3 includes the first extension CN_E1 and the second extension CN_E2 extending in the first direction DR1 , and the first extension CN_E1 and the second extension CN_E2 . It may include first connecting parts CN_B1 that connect.
  • the first extension CN_E1 is disposed on the second electrode RME2
  • the second extension CN_E2 is disposed on the fourth electrode RME4
  • the first extension part CN_E1 may be spaced apart from and opposed to the first connection electrode CNE1
  • the second extension part CN_E2 may be spaced apart from and opposed to the third extension part CN_E3 of the fourth connection electrode CNE4. there is.
  • the first extension part CN_E1 and the second extension part CN_E2 may make electrical contact with the second electrode RME2 and the fourth electrode RME4 exposed through the third contact part CT3 , respectively.
  • the first extension part CN_E1 is in electrical contact with the other side or the second end of the first light emitting element ED1
  • the second extension part CN_E2 is connected to the other side or the first end of the second light emitting element ED2 .
  • Electrical signals may be transmitted to the second electrode RME2 and the fourth electrode RME4 through the third connection electrode CNE3, respectively.
  • the first connection part CN_B1 may have a shape extending in the second direction DR2 and may be disposed in a region spaced apart from the first separation part ROP1 in the first direction DR1 .
  • the first connection part CN_B1 may be disposed in a space between the second banks BNL2 and the third bank BNL3 .
  • the third connection electrode CNE3 may have a shape surrounding the third extension CN_E3 of the fourth connection electrode CNE4 to be described later in a plan view.
  • the fourth connection electrode CNE4 is one electrode of the first electrode group RME#1 and one electrode of the second electrode group RME#2, and spans the third electrode RME3 and the fifth electrode RME5. can be placed.
  • the fourth connection electrode CNE4 includes the third extension CN_E3 and the fourth extension CN_E4 extending in the first direction DR1 , and the third extension CN_E3 and the fourth extension CN_E4 . It may include second connection parts CN_B2 that connect.
  • the third extension CN_E3 is disposed on the third electrode RME3
  • the fourth extension CN_E4 is disposed on the fifth electrode RME5 .
  • the third extension part CN_E3 is spaced apart from the second extension part CN_E2 of the third connection electrode CNE3 and faces
  • the fourth extension part CN_E4 is a fifth extension of the fifth connection electrode CNE5 to be described later. It may be spaced apart from the part CN_E5 to face it.
  • the third extension part CN_E3 and the fourth extension part CN_E4 may make electrical contact with the third electrode RME3 and the fifth electrode RME5 exposed through the fourth contact part CT4 , respectively.
  • the third extension CN_E3 is in electrical contact with one side or the second end of the second light emitting element ED2
  • the fourth extension CN_E4 is connected to the one side or the first end of the third light emitting element ED3 . can be electrically contacted. Electrical signals may be transmitted to the third electrode RME3 and the fifth electrode RME5 through the fourth connection electrode CNE4, respectively.
  • the second connection part CN_B2 may have a shape extending in the second direction DR2 and may be disposed in the first separation part ROP1 .
  • the fifth connection electrode CNE5 is the electrodes of the second electrode group RME#2 and may be disposed across the sixth electrode RME6 and the eighth electrode RME8.
  • the fifth connection electrode CNE5 includes a fifth extension part CN_E5 and a sixth extension part CN_E6 extending in the first direction DR1 , and a fifth extension part CN_E5 and a sixth extension part CN_E6 . It may include third connecting parts CN_B3 that connect.
  • the fifth extension CN_E5 is disposed on the sixth electrode RME6
  • the sixth extension CN_E6 is disposed on the eighth electrode RME8 .
  • the fifth extension part CN_E5 may be spaced apart from the fourth extension part CN_E4 of the fourth connection electrode CNE4 to face it
  • the sixth extension part CN_E6 may be spaced apart from the second connection electrode CNE2 to face it. there is.
  • the fifth extension part CN_E5 and the sixth extension part CN_E6 may make electrical contact with the sixth electrode RME6 and the eighth electrode RME8 exposed through the fifth contact part CT5 , respectively.
  • the fifth extension CN_E5 is in electrical contact with the other side or the second end of the third light emitting element ED3
  • the sixth extension CN_E6 is connected to the other side or the first end of the fourth light emitting element ED4 . can be electrically contacted. Electrical signals may be transmitted to the sixth electrode RME6 and the eighth electrode RME8 through the fifth connection electrode CNE3 , respectively.
  • the third connection part CN_B3 may have a shape extending in the second direction DR2 and may be disposed in a region spaced apart from the first separation part ROP1 in the first direction DR1 .
  • the third connection part CN_B3 may be disposed in a space between the second banks BNL2 and the third bank BNL3 .
  • the fifth connection electrode CNE5 may have a shape surrounding the second connection electrode CNE2 in a plan view.
  • connection electrodes CNE may be disposed to be spaced apart from each other in the second direction DR2 in a plan view.
  • the extension parts CN_E1, CN_E2, CN_E3, CN_E4, CN_E5, and CN_E6 of the first connection electrode CNE1, the second connection electrode CNE2, and the third to fifth connection electrodes CNE3, CNE4, and CNE5 are directly connected to each other. They may be spaced apart at regular intervals so as not to occur.
  • the different connection electrodes CNE may be spaced apart from each other and may not be electrically connected to each other, and in addition, may be electrically insulated from each other by the third insulating layer PAS3 disposed therebetween.
  • connection electrodes CNE may be divided into or separated into a first type connection electrode and a second type connection electrode according to the type and shape of the disposed electrode RME.
  • the connection electrodes CNE are a first type connection electrode disposed on an electrode directly electrically connected to the third conductive layer and a second type connection electrode disposed on a plurality of electrodes not directly electrically connected to the third conductive layer.
  • the first connection electrode CNE1 and the second connection electrode CNE2 are first type connection electrodes
  • the third connection electrode CNE3, the fourth connection electrode CNE4, and the fifth connection electrode CNE5 are the second type connection electrodes It may be a connection electrode.
  • Each of the first connection electrode CNE1 and the second connection electrode CNE2 may be disposed on only one electrode RME.
  • the first connection electrode CNE1 and the second connection electrode CNE2 have a shape extending in one direction, and may electrically connect the electrodes RME directly connected to the third conductive layer and the light emitting devices ED.
  • the third connection electrode CNE3 , the fourth connection electrode CNE4 , and the fifth connection electrode CNE5 may each include extension parts and be disposed on one or more electrodes.
  • the third connection electrode CNE3 , the fourth connection electrode CNE4 , and the fifth connection electrode CNE5 may have a partially bent shape, and may electrically connect the light emitting devices ED to each other.
  • the first light emitting element ED1 and the second light emitting element ED2 may be electrically connected to each other through the third connection electrode CNE3 .
  • An electrical signal applied through the first connection electrode CNE1 may be transmitted to the second light emitting device ED2 through the first light emitting device ED1 and the third connection electrode CNE3 .
  • the second light emitting device ED2 and the third light emitting device ED3 are electrically connected to each other through the fourth connection electrode CNE4, and the third light emitting device ED3 and the fourth light emitting device ED4 are electrically connected to each other.
  • the light emitting devices ED disposed in one sub-pixel PXn may be electrically connected to each other in series through the second type connection electrode.
  • connection electrodes CNE may have a partially large width at a portion where the contact portions CT1 , CT2 , CT3 , CT4 , and CT5 are disposed.
  • the plurality of contact portions CT1 , CT2 , CT3 , CT4 , and CT5 may be disposed so as not to overlap the light emitting devices ED in the second direction DR2 .
  • each of the contact portions CT1 , CT2 , CT3 , CT4 , and CT5 may be formed to be spaced apart from a region in which the plurality of light emitting devices ED are disposed in the first direction DR1 .
  • the contact portions CT1 , CT2 , CT3 , CT4 , and CT5 may be positioned to deviate from the light propagation path.
  • the drawings illustrate that the plurality of contact portions CT1, CT2, CT3, CT4, and CT5 are disposed in the light emitting area EMA, the present invention is not limited thereto, and the plurality of contact portions CT1, CT2, CT3, CT4, CT5 is not limited thereto.
  • the light emitting devices ED may be formed in the sub area SA where the light emitting devices ED are not disposed.
  • the contact portions CT1, CT2, CT3, CT4, and CT5 It is possible to minimize reflection or refraction of light emitted from the light emitting device ED by the contact portions CT1, CT2, CT3, CT4, and CT5, and to expose the upper surface of the electrode line in the manufacturing process of the display device 10 . Aggregation of the light emitting devices ED in the vicinity of the contact portions may be prevented by the contact portions CT1 , CT2 , CT3 , CT4 , and CT5 .
  • connection electrodes CNE may include a conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al), and the like.
  • the connection electrode CNE may include a transparent conductive material, and light emitted from the light emitting device ED may pass through the connection electrode CNE and travel toward the electrodes RME.
  • the present invention is not limited thereto.
  • the third insulating layer PAS3 is disposed on the second connection electrode layer CNE#2 and the second insulating layer PAS2.
  • the third insulating layer PAS3 is disposed entirely on the second insulating layer PAS2 to cover the connecting electrodes of the second connecting electrode layer CNE#2, and connecting the first connecting electrode layer CNE#1
  • the electrodes may be disposed on the third insulating layer PAS3 .
  • the third insulating layer PAS3 may be entirely disposed on the via layer VIA except for a region in which the connection electrodes of the first connection electrode layer CNE#1 are disposed.
  • the third insulating layer PAS3 includes the first bank BNL1 , the second bank BNL2 , and the third bank BNL3 in addition to the first insulating layer PAS1 and the second insulating layer PAS2 . It can also be placed on top.
  • the third insulating layer PAS3 may insulate the connection electrodes of the first connection electrode layer CNE#1 so that they do not directly contact the connection electrodes of the second connection electrode layer CNE#2.
  • the third insulating layer PAS3 may be omitted in the display device 10 . Accordingly, each of the plurality of connection electrodes CNE may be directly disposed on the second insulating layer PAS2 and may be disposed on substantially the same layer.
  • another insulating layer may be further disposed on the first connection electrode layer CNE#1 and the third insulating layer PAS3.
  • the insulating layer may serve to protect members disposed on the first substrate SUB from an external environment.
  • Each of the above-described first insulating layer PAS1 , second insulating layer PAS2 , and third insulating layer PAS3 may include an inorganic insulating material or an organic insulating material. However, the present invention is not limited thereto.
  • FIG. 9 is a schematic diagram of a light emitting device according to an embodiment.
  • the light emitting device ED may be a light emitting diode, and specifically, the light emitting device ED has a size of nanometers to micrometers. and may be an inorganic light emitting diode made of an inorganic material. When an electric field is formed in a specific direction between the two electrodes facing each other, the light emitting device ED may be aligned between the two electrodes in which polarities are formed.
  • the light emitting device ED may have a shape extending in one direction.
  • the light emitting device ED may have a shape such as a cylinder, a rod, a wire, or a tube.
  • the shape of the light emitting element (ED) is not limited thereto, and the light emitting element ( ED) may have various forms.
  • the light emitting device ED may include a semiconductor layer doped with an arbitrary conductivity type (eg, p-type or n-type) impurity.
  • the semiconductor layer may emit an electric signal applied from an external power source to emit light in a specific wavelength band.
  • the light emitting device ED may include a first semiconductor layer 31 , a second semiconductor layer 32 , a light emitting layer 36 , an electrode layer 37 , and an insulating layer 38 .
  • the first semiconductor layer 31 may be an n-type semiconductor.
  • the first semiconductor layer 31 may include a semiconductor material having a chemical formula of AlxGayIn1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1).
  • the first semiconductor layer 31 may be at least one of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with an n-type dopant.
  • the n-type dopant doped in the first semiconductor layer 31 may be Si, Ge, Sn, or the like.
  • the second semiconductor layer 32 is disposed on the first semiconductor layer 31 with the light emitting layer 36 interposed therebetween.
  • the second semiconductor layer 32 may be a p-type semiconductor, and the second semiconductor layer 32 is composed of AlxGayIn1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1). and a semiconductor material having a chemical formula.
  • the second semiconductor layer 32 may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with a p-type dopant.
  • the p-type dopant doped in the second semiconductor layer 32 may be Mg, Zn, Ca, Se, Ba, or the like.
  • the drawing shows that the first semiconductor layer 31 and the second semiconductor layer 32 are configured as one layer, the present invention is not limited thereto.
  • the first semiconductor layer 31 and the second semiconductor layer 32 may further include a larger number of layers, for example, a clad layer or a TSBR (Tensile strain barrier reducing) layer. may be
  • the light emitting layer 36 is disposed between the first semiconductor layer 31 and the second semiconductor layer 32 .
  • the light emitting layer 36 may include a material having a single or multiple quantum well structure.
  • the light emitting layer 36 may include a material having a multi-quantum well structure, it may have a structure in which a plurality of quantum layers and a well layer are alternately stacked.
  • the light emitting layer 36 may emit light by combining electron-hole pairs according to an electric signal applied through the first semiconductor layer 31 and the second semiconductor layer 32 .
  • the emission layer 36 may include a material such as AlGaN or AlGaInN.
  • the emission layer 36 has a multi-quantum well structure in which quantum layers and well layers are alternately stacked
  • the quantum layer may include a material such as AlGaN or AlGaInN
  • the well layer may include a material such as GaN or AlInN.
  • the light emitting layer 36 may have a structure in which a type of semiconductor material having a large band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, and groups 3 to 5 are different according to the wavelength band of the emitted light. It may also include semiconductor materials.
  • the light emitted by the light emitting layer 36 is not limited to the light of the blue wavelength band, and in some cases, the light of the red and green wavelength bands may be emitted.
  • the electrode layer 37 may be an ohmic connection electrode. However, the present invention is not limited thereto, and may be a Schottky connection electrode.
  • the light emitting device ED may include at least one electrode layer 37 .
  • the light emitting device ED may include one or more electrode layers 37 , but the present invention is not limited thereto and the electrode layers 37 may be omitted.
  • the electrode layer 37 may reduce resistance between the light emitting device ED and the electrode or the connection electrode when the light emitting device ED is electrically connected to an electrode or a connection electrode in the display device 10 .
  • the electrode layer 37 may include a conductive metal.
  • the electrode layer 37 may include at least one of aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), ITO, IZO, and ITZO.
  • the insulating film 38 is disposed to surround the outer surfaces of the plurality of semiconductor layers and the electrode layers described above.
  • the insulating layer 38 may be disposed to surround at least the outer surface of the light emitting layer 36 , and both ends of the light emitting device ED in the longitudinal direction may be exposed.
  • the insulating layer 38 may be formed to have a round top surface in cross-section in a region adjacent to at least one end of the light emitting device ED.
  • the insulating layer 38 may include materials having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum nitride (AlNx), aluminum oxide (AlOx), or the like.
  • can 9 illustrates that the insulating film 38 is formed as a single layer, but is not limited thereto, and in some embodiments, the insulating film 38 may be formed in a multi-layered structure in which a plurality of layers are stacked.
  • the insulating layer 38 may function to protect the first semiconductor layer 31 , the second semiconductor layer 32 , the emission layer 36 , and the electrode layers 37 .
  • the insulating layer 38 may prevent an electrical short circuit that may occur in the light emitting layer 36 when the light emitting device ED directly contacts an electrode through which an electrical signal is transmitted.
  • the insulating layer 38 may prevent a decrease in luminous efficiency of the light emitting device ED.
  • the outer surface of the insulating film 38 may be surface-treated.
  • the light emitting element ED may be sprayed onto the electrode in a state of being dispersed in a predetermined ink to be aligned.
  • the surface of the insulating layer 38 may be treated with hydrophobicity or hydrophilicity.
  • connection electrodes CNE are disposed with respect to the second insulating layer PAS2 and the third insulating layer PAS3 based on each other. Connection electrodes of other connection electrode layers CNE#1 and CNE#2 may be divided or separated. According to an embodiment, the connection electrodes disposed on the same connection electrode layers CNE#1 and CNE#2 may make electrical contact with the same one of both sides of the light emitting device ED.
  • the arrangement of the connection electrodes CNE corresponds to the pattern of the second insulating layer PAS2 and the third insulating layer PAS3 being shifted in the manufacturing process of the display device 10 . There is an advantage in that it is possible to respond when an overlay design between the patterns is misaligned by shifting the patterns of the patterns as well.
  • 10 is a plan view illustrating an arrangement of connection electrodes and light emitting devices of a display device according to an exemplary embodiment. 10 schematically illustrates the relative arrangement of the electrodes RME, the light emitting devices ED, and the connection electrodes CNE disposed in the light emitting area EMA of one sub-pixel PXn.
  • the first connection electrode CNE1, the second connection electrode CNE2, and the fourth connection electrode CNE4 are the connection electrodes of the first connection electrode layer CNE#1.
  • each of which is disposed on the third insulating layer PAS3
  • the third connecting electrode CNE3 and the fifth connecting electrode CNE5 are connecting electrodes of the second connecting electrode layer CNE#2, respectively, as a second insulating layer It is disposed between the PAS2 and the third insulating layer PAS3 .
  • a position where the connection electrodes CNE are disposed may be related to a pattern shape and a position of the second insulating layer PAS2 and the third insulating layer PAS3 .
  • the second insulating layer PAS2 and the third insulating layer PAS3 are completely disposed on the first insulating layer PAS1 and then partially removed to expose one side and the other side of the light emitting device ED. can be formed through
  • the connection electrodes CNE may be disposed to correspond to exposed portions without the second insulating layer PAS2 and the third insulating layer PAS3 being disposed to make electrical contact with one side or the other side of the light emitting devices ED. there is.
  • connection electrodes CNE of the same connection electrode layers CNE#1 and CNE#2 may be disposed to make electrical contact with the same one of both sides of the light emitting device ED.
  • the first connection electrode CNE1, the second connection electrode CNE2, and the fourth connection electrode CNE4 of the first connection electrode layer CNE#1 are disposed in electrical contact with one side of the light emitting element ED
  • the third connection electrode CNE3 and the fifth connection electrode CNE5 of the second connection electrode layer CNE#2 may be disposed to be in electrical contact with the other side of the light emitting device ED.
  • connection electrode CNE3, the fourth connection electrode CNE4, and the fifth connection electrode CNE5 are respectively disposed across the plurality of electrodes RME and contact different light emitting devices ED,
  • the light emitting device ED may be disposed to be in electrical contact with only the same one side or the other side of both sides of the light emitting device ED.
  • connection electrodes CNE of the same connection electrode layers CNE#1 and CNE#2 may be arranged side by side in the first direction DR1.
  • the first connection electrode CNE1 is disposed parallel to the fourth extension part CN_E4 of the fourth connection electrode CNE4 in the first direction DR1
  • the second connection electrode CNE2 is the fourth
  • the third extension CN_E3 of the connection electrode CNE4 may be disposed parallel to the first direction DR1 .
  • the first extension part CN_E1 and the second extension part CN_E2 of the third connection electrode CNE3 have the fifth extension part CN_E5 and the sixth extension part CN_E6 and the second extension part CN_E6 of the fifth connection electrode CNE5, respectively. They may be arranged side by side in one direction DR1 .
  • a process of patterning a material forming the insulating layers so that one side and the other side of the light emitting device ED are exposed is performed.
  • the patterning process is a process of removing a material constituting the insulating layer, and a position thereof may be determined through an overlay design of a mask pattern.
  • the display device 10 is designed such that the connection electrodes CNE of the plurality of identical connection electrode layers CNE#1 and CNE#2 are in electrical contact with the same one or the other side among both sides of the light emitting element ED, and at the same time , the mask pattern of each layer used in the process of forming the second insulating layer PAS2 and the third insulating layer PAS3 may also be designed to expose the same one side or the other side among both sides of the light emitting device ED. .
  • the forming process of the second insulating layer PAS2 exposes the other side (or the second side) of the light emitting device ED
  • the forming process of the third insulating layer PAS3 includes the light emitting device ED.
  • One side (or the first side) may be exposed.
  • one side of the light emitting device ED is covered or overlapped by the material constituting the second insulating layer PAS2, and then in the process of forming the third insulating layer PAS3
  • the one side may be exposed while the material forming the second insulating layer PAS2 is removed together.
  • the other side (or the second side) of each of the light emitting devices ED is commonly exposed, and in the process of forming the third insulating layer PAS3 , one side This can be commonly exposed.
  • the position of the portion from which the material of the insulating layer is removed may be different from the design value.
  • the exposed portions of the light emitting devices ED are one side in the same direction in the process of forming the corresponding insulating layer, it is easy to compensate for the overlay misalignment. If the first side of some of the light emitting devices ED is not exposed according to the design value due to the misalignment of the mask pattern, the first side of the other light emitting devices ED may not be similarly exposed. In this case, the first sides of the light emitting devices ED may be exposed as designed values by rearranging the mask patterns or through an additional patterning process.
  • positions of the connecting electrodes CNE may be determined through an overlay design of a mask pattern.
  • the connecting electrodes CNE of the second connecting electrode layer CNE#2 are formed, and the third insulating layer PAS3 is formed.
  • the connection electrodes CNE of the first connection electrode layer CNE#1 are formed.
  • the mask pattern forming the first connection electrode layer CNE#1 and the second connection electrode layer CNE#2 is also misaligned.
  • the process may be performed by shifting by a numerical value. As the mask pattern exposing the first side of the light emitting element ED is shifted in the same direction, the connection electrodes CNE in electrical contact with the first side of the light emitting element ED are also shifted in the same direction.
  • the third connection electrode CNE3 , the fourth connection electrode CNE4 , and the fifth connection electrode CNE5 are respectively disposed over the electrodes RME and are disposed to electrically contact different light emitting devices ED. do.
  • the third connection electrode CNE3 , the fourth connection electrode CNE4 , and the fifth connection electrode CNE5 electrically contact only the same side or the other side of both sides of the different light emitting devices ED, respectively.
  • the problem that only one light emitting element ED among the different light emitting elements ED makes electrical contact with the connection electrode CNE and the other connection electrode CNE does not contact may not occur. there is.
  • connection electrodes CNE disposed across the plurality of electrodes RME are shifted during overlay alignment, the extension portions CN_E1, CN_E2, CN_E3, CN_E4, CN_E5, and CN_E6 of the corresponding connection electrodes CNE are aligned in the same direction. , the distance from the other connection electrodes CNE or the extension parts CN_E1, CN_E2, CN_E3, CN_E4, CN_E5, and CN_E6 may be maintained at the same distance.
  • the pattern of the insulating layer exposing both sides of the light emitting elements ED and the arrangement of the connection electrodes CNE are the same layer patterns among both sides of the light emitting element ED. It may be designed to correspond to the same side.
  • the display device 10 may respond to misalignment of the overlay design by shifting the pattern of the insulating layer and the arrangement of the connection electrodes CNE in the same direction in the manufacturing process, and may prevent the connection electrodes CNE and the light emitting devices ED from being aligned. There is an advantage in that a non-contact problem and a short circuit problem between the connection electrodes CNE can be prevented.
  • the light emitting device ED may include the first semiconductor layer 31 and the second semiconductor layer 32 doped with different conductivity types, and one end may be oriented to face a specific direction by an electric field. .
  • the first end and the second end of the light emitting device ED may be divided according to a position in which the first semiconductor layer 31 or the second semiconductor layer 32 is disposed.
  • each of the first light emitting element ED1 and the third light emitting element ED3 has a first end disposed on the first electrode RME1 and the fifth electrode RME5 and a second end portion of the second light emitting element ED3, respectively. It may be disposed on the electrode RME2 and the sixth electrode RME6 .
  • the second light emitting device ED2 and the fourth light emitting device ED4 have a first end disposed on the fourth electrode RME4 and the eighth electrode RME8, respectively, and a second end portion of the third electrode RME3, respectively. ) and the seventh electrode RME7 .
  • the first light emitting element ED1 and the third light emitting element ED3 have a first end toward one side of the second direction DR2
  • the second light emitting element ED2 and the fourth light emitting element ED4 have a second direction.
  • a direction toward which the first end faces may be the other side of the second direction DR2 .
  • a direction in which a first end of some of the plurality of light emitting devices ED faces other light emitting devices ED may be opposite to each other.
  • a direction in which the first ends of the light emitting devices ED face may vary according to an alignment signal applied to the electrode RME or the electrode line.
  • the electrodes RME spaced apart in the first direction DR1 may be formed as one electrode line connected to each other in the manufacturing process of the display device 10 , and the same alignment signal may be applied to them.
  • the first electrode RME1 and the fifth electrode RME5 may be formed as one electrode line
  • the second electrode RME2 and the sixth electrode RME6 may be formed as one electrode line.
  • Different alignment signals are applied to electrode lines adjacent to each other in the second direction DR2 , and the first ends of the light emitting devices ED are moved to any one electrode line or electrode RME by an electric field generated by the alignment signal. It can be arranged to face.
  • the same alignment signal may be applied to the electrode line formed by the second electrode RME2 and the sixth electrode RME6 and the electrode line formed by the third electrode RME3 and the seventh electrode RME7
  • An alignment signal different from the electrode line formed by the fourth electrode RME4 and the eighth electrode RME8 may be applied to the electrode line formed by the third electrode RME3 and the seventh electrode RME7 .
  • the first light emitting devices ED1 disposed on the first electrode RME1 and the second electrode RME2 and the second light emitting devices disposed on the third electrode RME3 and the fourth electrode RME4 . (ED2) may have a direction opposite to the direction in which the first end faces.
  • the first end of the first light emitting device ED1 is electrically connected to the first electrode RME1 through the first connection electrode CNE1.
  • the second end of the first light emitting element ED1 is electrically connected to the first end of the second light emitting element ED2 through the third connection electrode CNE3 .
  • the second end of the second light emitting element ED2 is electrically connected to the first end of the third light emitting element ED3 through the fourth connection electrode CNE4, and the second end of the third light emitting element ED3 is It may be electrically connected to the first end of the fourth light emitting device ED4 .
  • the second end of the fourth light emitting device ED4 may be electrically connected to the seventh electrode RME7 through the second connection electrode CNE2 .
  • a direction in which a first end and a second end of the plurality of light emitting devices ED face may be defined, and different light emitting devices ED have a first end and a second end of each other through a connection electrode CNE. may be electrically connected.
  • the light emitting devices ED having the first end and the second end connected to each other may be electrically connected in series.
  • the first ends of the different light emitting devices ED face are uniform is exemplified, but the present invention is not limited thereto.
  • the first end may include light emitting devices ED having different directions.
  • only a portion of the light emitting devices ED may have forward connection to each other through the connection electrodes CNE, and other portions may not be forwardly connected and may remain as non-emission light emitting devices ED.
  • 11 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment. 11 illustrates the relative arrangement of the electrodes RME, the connection electrodes CNE, and the light emitting device ED disposed in one sub-pixel PXn of the display device 10_1 .
  • the third connection part CN_B3 of the fifth connection electrode CNE5_1 may also be disposed in the first separation part ROP1 of the emission area EMA. .
  • the connection electrodes CNE disposed on the same connection electrode layers CNE#1 and CNE#2 are in electrical contact with the same one of both sides of the light emitting device ED, the pattern shape thereof may vary. can be transformed.
  • phase pattern shape may be substantially the same.
  • connection electrode of the first connection electrode layer CNE#1 the arrangement of the first connection electrode CNE1_1 , the second connection electrode CNE2_1 and the fourth connection electrode CNE4_1 is substantially the same as the embodiment of FIG. 4 . is the same as The second connection part CN_B2 of the fourth connection electrode CNE4_1 in the first separation part ROP1 may be spaced apart from the third connection part CN_B3 of the fifth connection electrode CNE5_1 in the first direction DR1. .
  • the third connection electrode CNE3_1 and the fifth connection electrode CNE5_1 are connection electrodes of the second connection electrode layer CNE#2, and may be disposed on the same layer. As the third connection electrode CNE3_1 and the fifth connection electrode CNE5_1 are formed in the same process, their arrangement positions may be moved in the same direction by shifting the mask pattern. As the third connection electrode CNE3_1 and the fifth connection electrode CNE5_1 have the same shape in a plan view, the first connection part CN_B1 and the third connection part CN_B3 are one side of the extension parts in the first direction DR1. It may be located on the upper side.
  • the mask patterns of the third connection electrode CNE3_1 and the fifth connection electrode CNE5_1 are shifted not only in the second direction DR2 but also in the first direction DR1 when the third connection electrode CNE3_1 is shifted in the first direction DR1 .
  • the fifth connection electrode CNE5_1 may be shifted in the same direction.
  • the display device 10_1 has an advantage in that vertical and horizontal shifts of the third connection electrode CNE3_1 and the fifth connection electrode CNE5_1 can be handled.
  • 12 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment. 12 illustrates the relative arrangement of the electrodes RME, the connection electrodes CNE, and the light emitting device ED disposed in one sub-pixel PXn of the display device 10_2 .
  • connection electrodes CNE1_2 , CNE2_2 , and CNE3_2 of the first connection electrode layer CNE#1 are connected to the other side (or the second side) of the light emitting devices ED. ) and the connection electrodes CNE3_2 and CNE5_2 of the second connection electrode layer CNE#2 may be disposed to electrically contact one side (or the first side) of the light emitting devices ED. .
  • the electrodes RME disposed under each of the connection electrodes CNE may be different, and the first connection electrode CNE1_2 and the second connection electrode CNE2_2 as the first type connection electrode.
  • an electrode directly connected to the third conductive layer may also be different.
  • the first connection electrode CNE1_2 may be disposed on the second electrode RME2 to make electrical contact with the other side of the first light emitting device ED1 .
  • the second electrode RME2 may be directly electrically connected to the lower second conductive pattern CDP2 through the first electrode contact hole CTD formed in a portion overlapping the third bank BNL3 .
  • the second connection electrode CNE2_2 may be disposed on the eighth electrode RME8 to make electrical contact with the other side of the fourth light emitting device ED4 .
  • the eighth electrode RME8 may be directly electrically connected to the lower second voltage line VL2 through the second electrode contact hole CTS formed in a portion overlapping the third bank BNL3 .
  • electrodes directly connected to the third conductive layer may vary according to the arrangement of the connection electrodes CNE.
  • the third connection electrode CNE3_2 is disposed on the first electrode RME1 and the third electrode RME3 to be electrically connected to the first side of the first light emitting element ED1 and the first side of the second light emitting element ED2 . can be contacted with
  • the fourth connection electrode CNE4_2 is disposed on the fourth electrode RME4 and the eighth electrode RME8 to be disposed on the second side (or opposite side) of the second light emitting device ED2 and the third light emitting device ED3 .
  • the fifth connection electrode CNE5_2 is disposed on the fifth electrode RME5 and the seventh electrode RME7 to emit light from the first side and the fourth of the third light emitting device ED3 It may be in electrical contact with the first side of the element ED4 .
  • connection electrode CNE electrically contacting one side and the other side of each light emitting element ED is different, the connection electrode CNE electrically contacting the first end and the second end may not be changed.
  • the other side disposed on the second electrode RME2 is the first end of the first light emitting device ED1 , and the first end of the first light emitting device ED1 is connected to the first connection electrode CNE1_2 and CNE1_2 . can be electrically contacted.
  • a second end of the first light emitting device ED1 may be disposed on the first electrode RME1 , and a direction toward which the first end may be directed may be the other side of the second direction DR2 .
  • the second light emitting device ED2 may have a first end disposed on the third electrode RME3 and a second end disposed on the fourth electrode RME4 .
  • the third light emitting device ED3 has a first end disposed on the sixth electrode RME6 and a second end disposed on the fifth electrode RME5, and the fourth light emitting device ED4 has a first end disposed on the first end. It may be disposed on the seventh electrode RME7 and a second end may be disposed on the eighth electrode RME8 .
  • One side and the other side of the light emitting devices ED are determined by one direction or the other direction of the second direction DR2 in a plan view, while the first and second ends of the light emitting devices ED have a lower third conductivity It may be arranged in consideration of the electrical connection with the layer.
  • the first end of the first light emitting device ED1 is disposed on an electrode electrically connected to the first transistor T1 through the first electrode contact hole CTD, for example, the second electrode RME2, and the fourth light emitting device
  • the second end of the ED4 may be disposed on an electrode electrically connected to the second voltage line VL2 through the second electrode contact hole CTS, for example, the eighth electrode RME8 .
  • a direction in which the first ends of the light emitting devices ED face may be determined according to an alignment signal applied to an electrode line during a manufacturing process in consideration of a connection with a lower third conductive layer.
  • a direction toward which the first end of each light emitting device ED faces may also be changed.
  • the direction of the first ends of the light emitting devices ED is changed correspondingly to that of the light emitting devices CNE#1 and CNE#2. series connection between EDs) can be maintained.
  • FIG. 13 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • the display device 10_3 may be disposed in the first separation part ROP1 of the light emitting area EMA of the first connection part CN_B1 of the third connection electrode CNE3_3 .
  • the display device 10_3 of the present exemplary embodiment is different from the exemplary embodiment of FIG. 12 in that the pattern shape of the third connection electrode CNE3_3 in a plan view is different.
  • the fifth connection electrode CNE5_3 and the pattern shape in a plan view may be identical to each other.
  • the mask patterns of the third connection electrode CNE3_3 and the fifth connection electrode CNE5_3 may be shifted in vertical and horizontal directions.
  • the arrangement of the first connection electrode CNE1_3 , the second connection electrode CNE2_3 , and the fourth connection electrode CNE4_3 as the first connection electrode layer CNE#1 is the same as that of the embodiment of FIG. 12 , a detailed description is to be omitted.
  • FIG. 14 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • connection electrodes CNE of the second connection electrode layer CNE#2 are disposed to extend in one direction, and the fourth connection electrode CNE4_4 may be disposed in a shape that partially surrounds the connection electrode CNE of any one of the second connection electrode layers CNE#2.
  • a pattern shape of some connection electrodes CNE may be changed in a plan view, and a connection structure between the connection electrode CNE and the electrodes RME and the electrodes RME and the third conductive layer may be changed.
  • the first connection electrode CNE1_4 may be disposed on the first electrode RME1 to make electrical contact with one side of the first light emitting device ED1 .
  • the first electrode RME1 may be directly electrically connected to the lower second conductive pattern CDP2 through the first electrode contact hole CTD.
  • the second connection electrode CNE2_4 may be disposed on the third electrode RME3 to make electrical contact with one side of the second light emitting device ED2 .
  • the third electrode RME3 may be directly connected to the lower second voltage line VL2 through the second electrode contact hole CTS.
  • the third connection electrode CNE3_4 extends in the first direction DR1 and is disposed on the second electrode RME2 and the sixth electrode RME6 .
  • the third connection electrode CNE3_4 may be in electrical contact with the second side (or opposite side) of the first light emitting device ED1 and the second side of the third light emitting device ED3 .
  • the third connection electrode CNE3_4 may be in electrical contact with the second electrode RME2 and the sixth electrode RME6 through the third contact portion CT3 .
  • the fourth connection electrode CNE4_4 may have a planar shape similar to that of the fifth connection electrode CNE5 of FIG. 4 .
  • the third extension part CN_E3 is disposed on the fifth electrode RME5
  • the fourth extension part CN_E4 is disposed on the seventh electrode RME7
  • the second connection part CN_B2 may be disposed to be spaced apart from the first separation part ROP1 in the first direction DR1 .
  • the fourth connection electrode CNE4_4 may be in electrical contact with one side of the third light emitting device ED3 and one side of the fourth light emitting device ED4 .
  • the fourth connection electrode CNE4_4 may be in electrical contact with the fifth electrode RME5 and the seventh electrode RME7 through the fourth contact portion CT4 .
  • the fifth connection electrode CNE5_4 extends in the first direction DR1 and is disposed on the fourth electrode RME4 and the eighth electrode RME8 .
  • the fifth connection electrode CNE5_4 may be in electrical contact with the other side of the second light emitting device ED2 and the other side (or the second side) of the fifth light emitting device ED5 .
  • the fifth connection electrode CNE5_4 may contact the fourth electrode RME4 and the eighth electrode RME8 through the fifth contact portion CT5 .
  • Each of the first connection electrode CNE1_4 , the second connection electrode CNE2_4 , the third connection electrode CNE3_4 , and the fifth connection electrode CNE5_4 may have a shape extending in the first direction DR1 .
  • the first connection electrode CNE1_4 and the second connection electrode CNE2_4 are disposed on only one electrode RME
  • the third connection electrode CNE3_4 and the fifth connection electrode CNE5_4 are the electrodes RME.
  • the lengths extending in the first direction DR1 of the first connection electrode CNE1_4 and the second connection electrode CNE2_4 are the first of the third connection electrode CNE3_4 and the fifth connection electrode CNE5_4 . It may be smaller than the length extended in the direction DR1.
  • connection electrodes CNE of the second connection electrode layer CNE#2 have different pattern shapes in a plan view
  • the connection electrodes CNE of the same connection electrode layers CNE#1 and CNE#2 show the amount of the light emitting element ED. It may be arranged in electrical contact with the same one of the sides.
  • the third connection electrode CNE3_4 and the fifth connection electrode CNE5_4 have a shape extending in one direction, there is an advantage in that it is easy to respond to a shift of the mask pattern in the second direction DR2 .
  • connection electrodes CNE may be independent of the direction in which the first ends of the light emitting devices ED face.
  • the direction of the first end may be different from among the light emitting devices ED having the same electrode RME disposed at both ends.
  • FIG. 15 is a plan view illustrating the arrangement of light emitting devices disposed on different electrode groups in the display device of FIG. 14 .
  • each of the light emitting devices ED may be divided into or separated from each other into different light emitting devices according to the direction in which the first end faces.
  • the first light emitting device ED1 includes a first type light emitting device ED1_A having a first end disposed on the first electrode RME1 and in electrical contact with the first connection electrode CNE1_4 , and a first A second type light emitting device ED1_B having an end disposed on the second electrode RME2 and electrically contacting the third connection electrode CNE3_4 may be included.
  • the first-type light-emitting device ED1_A and the second-type light-emitting device ED1_B may have first ends in opposite directions.
  • the second light emitting device ED2 includes a first type light emitting device ED2_A having a first end disposed on the fourth electrode RME4 and electrically contacting the fifth connection electrode CNE5_4, and the first The second type light emitting device ED2_B may include an end disposed on the third electrode RME3 to make electrical contact with the second connection electrode CNE2_4 .
  • the third light emitting device ED3 includes a first type light emitting device ED3_A having a first end disposed on the sixth electrode RME6 and in electrical contact with the third connection electrode CNE3_4, and a first end having a fifth A second type light emitting device ED3_B disposed on the electrode RME5 and in electrical contact with the fourth connection electrode CNE4_4 may be included.
  • the fourth light emitting device ED4 includes a first type light emitting device ED4_A having a first end disposed on the seventh electrode RME7 and making electrical contact with the fourth connection electrode CNE4_4, and an eighth first end of the light emitting device ED4 A second type light emitting device ED4_B disposed on the electrode RME8 and in electrical contact with the fifth connection electrode CNE5_4 may be included.
  • a first end of the first type light emitting element ED1_A of the first light emitting element ED1 is electrically connected to the first electrode RME1 through a first connection electrode CNE1_4, and a second end thereof is a third connection electrode It may be electrically connected to the first type light emitting device ED3_A of the third light emitting device ED3 through CNE3_4 .
  • the second end of the first type light emitting element ED3_A of the third light emitting element ED3 is the first end of the first type light emitting element ED4_A of the fourth light emitting element ED4 through the fourth connection electrode CNE4_4 can be electrically connected to.
  • a second end of the first type light emitting device ED4_A of the fourth light emitting device ED4 has a first end of the first type light emitting device ED2_A of the second light emitting device ED2 through the fifth connection electrode CNE5_4 can be electrically connected to.
  • the first type light emitting device ED2_A of the second light emitting device ED2 may be electrically connected to the third electrode RME3 through the second connection electrode CNE2_4 .
  • the second type light emitting devices ED1_B, ED2_B, ED3_B, and ED4_B of each of the light emitting devices ED can be electrically connected to
  • a second end of the second type light emitting device ED1_B of the first light emitting device ED1 may be connected to the first electrode RME1 through the first connection electrode CNE1_4 to form a reverse connection.
  • the second type light emitting devices ED1_B, ED2_B, ED3_B, and ED4_B of each of the light emitting devices ED; ED1, ED2, ED3, and ED4 may be light emitting devices that cannot emit light.
  • the display device 10_4 may emit light even if the first end of each of the light emitting devices ED (ED1, ED2, ED3, and ED4) is not aligned in a predetermined direction.
  • one end of the light emitting devices ED may be oriented to face a specific direction by an electric field generated by an electrode line.
  • the light emitting devices ED may not be oriented in a desired direction, and some light emitting devices ED may be oriented in the opposite direction.
  • the display device 10_4 may emit at least some of the light emitting devices ED through the arrangement and connection of the connection electrodes CNE even if the orientation of the light emitting devices ED is not constant. That is, the display device 10_4 may emit light from each sub-pixel PXn if both ends of the display device 10_4 are disposed on the electrode RME regardless of the orientation of the light emitting devices ED.
  • 16 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • connection electrode CNE may be changed.
  • the present embodiment is different from the embodiment of FIG. 14 in that the arrangement of the contact units CT1 , CT2 , and CT4 is different.
  • connection electrodes CNE may not necessarily be electrically connected to other electrodes RME except for the electrode RME through which an electrical signal is transmitted from the lower third conductive layer.
  • the light emitting elements ED may be electrically connected to an electrode connected to the third conductive layer, for example, the first electrode RME1 and the third electrode RME3 , and may not be electrically connected to some of the other electrodes RME. there is.
  • the first connection electrode CNE1_5 and the second connection electrode CNE2_5 are electrically connected to the first electrode RME1 and the third electrode RME3 through the first contact part CT1 and the second contact part CT2, respectively. can be contacted
  • the first light emitting element ED1 and the second light emitting element ED2 are electrically connected to the first electrode RME1 and the third electrode RME3 through the first connection electrode CNE1_5 and the second connection electrode CNE2_5, respectively. can be connected
  • the third connection electrode CNE3_5 is disposed across the second electrode RME2 and the sixth electrode RME6 , and may only be in electrical contact with the second electrode RME2 through the third contact part CT3 .
  • the fifth connection electrode CNE5_5 is also disposed over the fourth electrode RME4 and the eighth electrode RME8 , and may only be in electrical contact with the fourth electrode RME4 through the fifth contact portion CT5 .
  • the fourth connection electrode CNE4_5 the third extension part CN_E3 and the fourth extension part CN_E4 are respectively disposed on the fifth electrode RME5 and the seventh electrode RME7, but do not directly contact them.
  • the second connection part CN_B2 is also disposed on the sixth electrode RME6 and the eighth electrode RME8 , so that the sixth electrode RME6 and the fourth connection part CT4 through the fourth contact part CT4 . It may be in electrical contact with the eight electrodes RME8.
  • the fifth electrode RME5 and the seventh electrode RME7 may not be connected to the lower third conductive layer and may not be connected to the connection electrode CNE. These may be electrodes that are not electrically connected to the light emitting device ED and remain floating in the corresponding sub-pixel PXn. Although the light emitting elements ED are not electrically connected to the fifth electrode RME5 and the seventh electrode RME7, they may be electrically connected to each other in series through the connection electrodes CNE.
  • 17 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • contact portions CT1 , CT2 , CT3 , CT4 , and CT5 to which the plurality of electrodes RME and the connection electrodes CNE are electrically connected may be formed at different positions.
  • the plurality of connection electrodes CNE of the display device 10_6 are disposed over the emission area EMA and the sub area SA, and the plurality of contact portions CT1 , CT2 , CT3 , CT4 , CT5 ) may be located in the sub area SA.
  • This embodiment is different from the embodiment of FIG. 4 in that the positions of the contact parts CT1, CT2, CT3, CT4, and CT5 and the shapes of the connection electrodes CNE are different.
  • the first connection electrode CNE1_6 and the second connection electrode CNE2_6 may each extend in the first direction DR1 and extend from the emission area EMA to the second separation part ROP2 of the sub area SA. .
  • the first connection electrode CNE1_6 is in electrical contact with the first electrode RME1 through the first contact part CT1 located in the sub area SA of the corresponding sub pixel PXn, and the second connection electrode CNE2_6 may be in contact with the seventh electrode RME7 through the second contact unit CT2 positioned in the sub area SA of the other sub pixel PXn.
  • the first extension part CN_E1 and the second extension part CN_E2 extend in the first direction DR1 , respectively, and the second separation part of the sub-region SA from the emission area EMA It may extend to ROP2 , and the first connection part CN_B1 may also be disposed in the sub area SA.
  • the third connection electrode CNE3_6 may contact the second electrode RME2 and the fourth electrode RME4 through the third contact portions CT3 positioned in the sub area SA, respectively.
  • the third extension part CN_E3 and the fourth extension part CN_E4 each further extend in the first direction DR1 to separate the sub-region SA from the light-emitting area EMA. It may be extended to the portion ROP2.
  • the fourth connection electrode CNE4_6 may be in electrical contact with the third electrode RME3 and the fifth electrode RME5 through the plurality of fourth contact portions CT4 positioned in the sub area SA, respectively.
  • the fifth extension part CN_E5 and the sixth extension part CN_E6 each further extend in the first direction DR1 to separate the sub-region SA from the light-emitting area EMA. It may extend to the part ROP2 , and the third connection part CN_B3 may also be disposed in the sub area SA.
  • the fifth connection electrode CNE5_6 may be in electrical contact with the sixth electrode RME6 and the eighth electrode RME8 through the plurality of fifth contact portions CT5 positioned in the sub-region SA, respectively.
  • the second insulating layer PAS2 is entirely disposed in a portion of the sub-region SA except for the second isolation part ROP2
  • the third insulating layer PAS3 is disposed in the sub-region regardless of the second isolation part ROP2 .
  • SA can be deployed entirely.
  • the plurality of contact parts CT1 , CT2 , CT3 , CT4 , and CT5 are disposed in the sub-region SA to pass through the insulating layers disposed on the first insulating layer PAS1 together.
  • the first contact part CT1 , the second contact part CT2 , and the fourth contact part CT4 may include a second insulating layer PAS2 and a third insulating layer ( PAS2 ) in addition to the first insulating layer PAS1 .
  • PAS3 may pass through
  • the third contact part CT3 and the fifth contact part CT5 may pass through the first insulating layer PAS1 and the second insulating layer PAS2 .
  • the contact portions CT1 , CT2 , CT3 , CT4 , and CT5 may be disposed in the sub area SA out of the light emitting area EMA, and the light emitted from the light emitting device ED may be emitted from the contact portions CT1 , CT2 and CT3 . , CT4, CT5) can be refracted to minimize the failure to be emitted.
  • FIG. 18 is a plan view illustrating a relative arrangement of electrodes and connection electrodes disposed in one sub-pixel of a display device according to another exemplary embodiment.
  • 19 is a cross-sectional view taken along the line Q7-Q7' of FIG. 18 .
  • the plurality of electrodes RME are not divided or separated into different electrode groups, and in the light emitting area EMA, one electrode is the first It may be arranged to extend in the direction DR1.
  • the display device 10_7 of the present exemplary embodiment is different from the exemplary embodiment of FIG. 4 in that the shapes of the plurality of electrodes RME are different.
  • overlapping content will be omitted and the differences will be mainly described.
  • the electrodes RME extend in the first direction DR1 and are disposed over the sub area SA and the light emitting area EMA.
  • One electrode RME may extend from the sub-area SA of the corresponding sub-pixel PXn to the sub-area SA of another sub-pixel PXn adjacent in the first direction DR1 .
  • the first separation portion ROP1 in the emission area EMA may be omitted, and electrodes RME may be disposed between the second separation portions ROP2 located in the sub-area SA.
  • the electrodes RME of the sub-pixel PXn adjacent in the first direction DR1 may be spaced apart from each other with respect to the second separation part ROP2 .
  • the first electrode RME1_7 , the second electrode RME2_7 , the third electrode RME3_7 , and the fourth electrode RME4_7 may be sequentially spaced apart from each other in the second direction DR2 .
  • the first electrode RME1_7 is disposed on the first sub-bank BNL_A1 and the second sub-bank BNL_B2 disposed on the left side of the first bank BNL1
  • the second electrode RME2_7 is disposed on the first bank BNL1
  • the third electrode RME3_7 is disposed on the other side of the bank portions BP1 and BP2 of the first bank BNL1
  • the fourth electrode RME4_7 is a first sub disposed on the right side of the first bank BNL1 . It may be disposed on the bank BNL_A2 and the second sub-bank BNL_B2.
  • the plurality of light emitting devices ED may be distinguished from each other between the first bank BNL1 and the second bank BNL2 and according to the connection electrode CNE in contact with both sides.
  • the first light emitting device ED1 is disposed between the first bank BNL1 and the first sub bank BNL_A1 disposed on the left side. Both sides of the first light emitting device ED1 are disposed on the first electrode RME1_7 and the second electrode RME2_7, and both sides of the first light emitting device ED1 are electrically connected to the first connection electrode CNE1_7 and the third connection electrode CNE3_7, respectively.
  • the second light emitting device ED2 is disposed between the first bank BNL1 and the first sub bank BNL_A2 disposed on the right side. Both sides of the second light emitting device ED2 are disposed on the third electrode RME3_7 and the fourth electrode RME4_7, and both sides of the second light emitting device ED2 are electrically connected to the fourth connection electrode CNE4_7 and the third connection electrode CNE3_7, respectively. can be contacted
  • the third light emitting device ED3 is disposed between the first bank BNL1 and the second sub bank BNL_B1 disposed on the left side. Both sides of the third light emitting device ED3 are disposed on the first electrode RME1_7 and the second electrode RME2_7, and both sides of the third light emitting device ED3 are electrically connected to the fourth and fifth connection electrodes CNE4_7 and CNE5_7, respectively. can be contacted.
  • the fourth light emitting device ED4 is disposed between the first bank BNL1 and the second sub bank BNL_B2 disposed on the right side.
  • Both sides of the fourth light emitting element ED4 are disposed on the third electrode RME3_7 and the fourth electrode RME4_7 , and both sides are electrically connected to the second connection electrode CNE2_7 and the fifth connection electrode CNE5_7 , respectively. can be contacted
  • the first connection electrode CNE1_7 is electrically connected to the first electrode RME1_7 through the first contact unit CT1
  • the second connection electrode CNE2_7 is connected to the third electrode RME1_7 through the second contact unit CT2.
  • RME3_7) and may be electrically connected.
  • other connection electrodes for example, the third connection electrode CNE3_7 , the fourth connection electrode CNE4_7 , and the fifth connection electrode CNE5_7 do not make electrical contact with the other electrode RME, respectively, and are light emitting devices It can only be electrically connected to (EDs). Accordingly, the second electrode RME2 and the fourth electrode RME4 may remain in a floating state without being electrically connected to the lower third conductive layer and the connection electrodes CNE.
  • the display device 10_7 may further include fifth light emitting elements ED5 on both sides of which do not make electrical contact with the connection electrodes CNE. Both sides of the fifth light emitting device ED5 are disposed on the first electrode RME1_7 and the second electrode RME2_7 or the third electrode RME3_7 and the fourth electrode RME4_7, and the second insulating layer PAS2 ) and the third insulating layer PAS3 . As described above, the arrangement of the connection electrodes CNE may be determined according to the position of the pattern exposing both sides of the light emitting devices ED without the second insulating layer PAS2 and the third insulating layer PAS3 being disposed. there is.
  • the second insulating layer PAS2 and the third insulating layer PAS3 may cover or overlap the first insulating layer PAS1 in the central portion of the light emitting area EMA to connect them in series and separate them.
  • the electrodes RME are also disposed at the center of the light emitting area EMA, some light emitting devices ED may be disposed. Since both sides of these light emitting devices ED, for example, the fifth light emitting device ED5 are covered by the second insulating layer PAS2 and the third insulating layer PAS3, they are electrically connected to the connection electrodes CNE. may not come into contact with
  • the display device 10_7 may further include fifth light emitting elements ED5 that are disposed in the light emitting area EMA and that do not have both sides in electrical contact with the connection electrodes CNE and do not emit light. .
  • the display device 10_7 since the plurality of electrodes RME are divided into or not separated into different electrode groups, a process of separating the electrode lines from the light emitting area EMA is omitted.
  • FIG. 20 is a plan view illustrating another exemplary embodiment of the display device of FIG. 18 .
  • the electrodes RME1_7 , RME2_7 , RME3_7 , and RME4_7 are not separated from each other in the light emitting area EMA, and each of the connection electrodes and the may be electrically connected.
  • the second electrode RME2_7 and the fourth electrode RME4_7 are also electrically connected to the fifth connection electrode CNE5_7 and the third connection electrode CNE3_7 , respectively, so that they may not float.
  • the first electrode RME1_7 is electrically connected to the first connection electrode CNE1_7 through the first contact unit CT1
  • the third electrode RME3_7 is connected to the second connection electrode CNE1_7 through the second contact unit CT2 .
  • the second electrode RME2_7 is electrically connected to the fifth connection electrode CNE5_7 through the fifth contact unit CT5
  • the fourth electrode RME4_7 is connected to the third connection electrode CNE5_7 through the third contact unit CT3 .
  • CNE3_7) and may be electrically connected.
  • the second electrode RME2_7 and the fourth electrode RME4_7 are respectively connected to different connection electrodes (eg, before the third connection electrode and the fifth connection electrode), but the present invention is not limited thereto. Since the third connection electrode CNE3_7 and the fifth connection electrode CNE5_7 may be disposed over the second electrode RME2_7 and the fourth electrode RME4_7, respectively, the second electrode RME2_7 and the fourth electrode RME4_7 may be disposed. may be simultaneously connected to any one of the third connection electrode CNE3_7 and the fifth connection electrode CNE5_7.
  • the third connection electrode CNE3_7 is simultaneously electrically connected to the second electrode RME2_7 and the fourth electrode RME4_7 through the plurality of third contact portions CT3 , and the fifth connection electrode CNE5_7 may not be electrically connected to the electrodes.
  • the fifth connection electrode CNE5_7 is electrically connected to the second electrode RME2_7 and the fourth electrode RME4_7 through the plurality of fifth contact portions CT5, and the third connection electrode ( CNE3_7) may not have an electrode and a connection structure.
  • the first separation portion ROP1 is not formed in each sub-pixel PXn, and the plurality of electrodes RME are not disposed separately from other electrodes in the first direction DR1 and are connected to each other. can be electrically connected through Accordingly, interference of an electric signal applied to the lower conductive layer by the floating electrode in each sub-pixel PXn or formation of a parasitic capacitor with another electrode may be prevented.
  • 21 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 22 is a plan view illustrating an arrangement of electrodes disposed in one sub-pixel in the display device of FIG. 21 .
  • the display device 10_8 may have a shape in which the electrodes RME are partially bent. As the electrodes RME have a bent shape, a distance from the other electrodes RME spaced apart in the second direction DR2 may vary depending on the location, and the light emitting devices ED are intensively disposed at a specific location. can do it
  • the display device 10_8 of the present embodiment is different from the embodiment of FIG. 16 in that the shapes of the electrodes RME are different.
  • the shapes of the electrodes RME will be described in detail, and overlapping content other than that will be omitted.
  • electrodes adjacent to both sides in the second direction DR2 of the emission area EMA for example, the first electrode RME1_8 , the fourth electrode RME4_8 , and the fifth electrode RME5_8 ) and the eighth electrode RME8_8 may have a partially bent shape.
  • the second electrode RME2_8 , the third electrode RME3_8 , the sixth electrode RME6_8 , and the seventh electrode RME7_8 may have a shape extending in one direction.
  • the first electrode RME1_8 may extend in the first direction DR1 and include a portion disposed on the first sub-bank BNL_A1 disposed on the left side of the first bank BNL1 .
  • the first electrode RME1_8 may further include a portion extending in the first direction DR1 and portions electrically connected thereto, bent in the second direction DR2, and then bent again in the first direction DR1. there is.
  • the first electrode RME1_8 extends in the first direction DR1 and is electrically connected to the first electrode unit disposed on the first sub-bank BNL_A1 and the upper side of the first electrode unit to the sub-region SA ) of the second electrode portion disposed up to the second separation portion ROP2, and a third electrode portion electrically connected to the lower side of the first electrode portion and disposed up to the first separation portion ROP1 of the light emitting area EMA.
  • the first electrode portion of the first electrode RME1_8 may be spaced apart from the second electrode RME2_8 in the second direction DR2 to face each other.
  • the second electrode part may be disposed beyond a portion extending in the second direction DR2 of the third bank BNL3 to the second separation part ROP2 of the sub-region SA.
  • the second electrode part may have a shape in which it is bent outward, which is one side of the second direction DR2 from one side of the first electrode part, and then is again bent in the first direction DR1 .
  • the first electrode RME1_8 may be electrically connected to the lower third conductive layer through the first electrode contact hole CTD in the second electrode part.
  • the third electrode part may be disposed up to the first separation part ROP1 of the light emitting area EMA.
  • the third electrode part may also have a shape in which it is bent outwardly, which is one side of the second direction DR2 from the other side of the first electrode part, and then is again bent in the first direction DR1 .
  • a distance between the first electrode RME1_8 and an electrode adjacent in the second direction DR2 may be different for each electrode part.
  • the distance between the first electrode part and the other electrode RME may be smaller than the distance between the second electrode part or the third electrode part extending in the first direction DR1 and the other electrode.
  • the electric field generated on the electrodes RME spaced apart in the second direction DR2 may induce the light emitting devices ED to be intensively disposed on the first electrode portion of the first electrode RME1_8 .
  • the fourth electrode RME4_8 may have a symmetrical structure except for a portion of the first electrode RME1_8 that overlaps the first electrode contact hole CTD of the second electrode part.
  • the fourth electrode RME4_8 may have a symmetrical structure with the first electrode RME1_8 with respect to the virtual line extending in the first direction DR1 .
  • the fifth electrode RME5_8 and the eighth electrode RME8_8 have a symmetrical structure with the first electrode RME1_8 and the fourth electrode RME4_8 with respect to the virtual line extending in the second direction DR2, respectively.
  • the fifth electrode RME5_8 may have a symmetrical structure except for a portion of the first electrode RME1_8 that overlaps the first electrode contact hole CTD of the second electrode part.
  • the first electrode RME1_8 , the fourth electrode RME4_8 , the fifth electrode RME5_8 , and the eighth electrode RME8_8 have a first electrode portion disposed on the second bank BNL2 in the second direction DR2 , respectively. It may be disposed relatively adjacent to the spaced apart other electrodes RME.
  • the electric field generated on the electrodes RME spaced apart in the second direction DR2 is the first of the first electrode RME1_8 , the fourth electrode RME4_8 , the fifth electrode RME5_8 , and the eighth electrode RME8_8 . It may be generated relatively strongly on the electrode part, and one side of the plurality of light emitting devices ED may be disposed on the first electrode part.
  • the first electrode RME1_8 , the fourth electrode RME4_8 , the fifth electrode RME5_8 , and the eighth electrode RME8_8 are connected to the other electrode RME spaced apart from the third electrode in the second direction DR2 and may be larger.
  • the third electrode portion is a portion adjacent to the first separation portion ROP1 from which the electrodes RME are separated, and the light emitting devices ED may hardly be disposed. Accordingly, in the process of separating the electrodes from the first separation part ROP1 , it is possible to prevent the light emitting devices ED disposed on the first separation part ROP1 from being moved to different positions and remaining as foreign matter.
  • the third connection electrode CNE3_8 and the fifth connection electrode CNE5_8 extend in the first direction DR1 and are further bent in the second direction DR2 corresponding to the third electrode portions of some electrodes RME.
  • the third connection electrode CNE3_8 and the fifth connection electrode CNE5_8 generally extend in the first direction DR1 , and protrude from the center of the light emitting area EMA to one side and the other side in the second direction DR2 . It may include a bent portion as much as possible.
  • the present invention is not limited thereto, and the third connection electrode CNE3_8 and the fifth connection electrode CNE5_8 may have a shape extending in one direction as in the embodiment of FIG. 15 .
  • connection electrode CNE1_8 , the second connection electrode CNE2_8 , and the fourth connection electrode CNE4_8 and the connection electrodes in the other above-described embodiments have substantially the same or similar structure and/or function, or Different structures and/or functions may exist within the same embodiment as the specification.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 복수의 전극들을 포함하는 제1 전극 그룹, 상기 제1 전극 그룹과 상기 제1 방향으로 이격되고 상기 복수의 전극들을 포함하는 제2 전극 그룹, 상기 제2 방향으로 이격된 상기 전극들 상에 배치되어 상기 제2 방향으로 연장된 형상을 갖는 발광 소자들 및 연결 전극들을 포함한다. 상기 연결 전극들은 제1 연결 전극, 제2 연결 전극, 제3 연결 전극, 제4 연결 전극, 및 제5 연결 전극을 포함하고, 상기 제1 연결 전극은 상기 제4 연결 전극의 상기 제2 전극 그룹 상에 배치된 부분과 상기 제1 방향으로 이격되고, 상기 제2 연결 전극은 상기 제4 연결 전극의 상기 제1 전극 그룹 상에 배치된 부분과 상기 제1 방향으로 이격된다.

Description

표시 장치
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 신규한 전극 구조를 갖는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 방향으로 연장되고 상기 제1 방향과 교차하는 제2 방향으로 이격된 복수의 전극들을 포함하는 제1 전극 그룹, 상기 제1 전극 그룹과 상기 제1 방향으로 이격되고 상기 복수의 전극들을 포함하는 제2 전극 그룹, 상기 제1 전극 그룹 및 상기 제2 전극 그룹의 상기 복수의 전극들 중 상기 제2 방향으로 이격된 상기 전극들 상에 배치되어 상기 제2 방향으로 연장된 형상을 갖는 복수의 발광 소자들, 및 상기 제1 전극 그룹 및 상기 제2 전극 그룹의 상기 복수의 전극들 중 적어도 일부 상에 배치되어 상기 복수의 발광 소자들과 전기적으로 접촉하며 서로 상기 제2 방향으로 이격된 복수의 연결 전극들을 포함하고, 상기 복수의 연결 전극들은 상기 제1 전극 그룹의 상기 복수의 전극 상에 배치된 제1 연결 전극, 상기 제2 전극 그룹의 상기 복수의 전극 상에 배치된 제2 연결 전극, 상기 제1 전극 그룹의 하나 이상의 상기 복수의 전극들 상에 배치된 제3 연결 전극, 상기 제1 전극 그룹의 상기 복수의 전극 및 상기 제2 전극 그룹의 상기 복수의 전극 상에 배치된 제4 연결 전극, 및 상기 제2 전극 그룹의 하나 이상의 상기 복수의 전극들 상에 배치된 제5 연결 전극을 포함하고, 상기 제1 연결 전극은 상기 제4 연결 전극의 상기 제2 전극 그룹 상에 배치된 부분과 상기 제1 방향으로 이격되고, 상기 제2 연결 전극은 상기 제4 연결 전극의 상기 제1 전극 그룹 상에 배치된 부분과 상기 제1 방향으로 이격된다.
상기 제3 연결 전극의 상기 제1 전극 그룹의 상기 복수의 전극들 상에 배치된 부분은 각각 상기 제5 연결 전극의 상기 제2 전극 그룹의 상기 복수의 전극들 상에 배치된 부분과 상기 제1 방향으로 이격될 수 있다.
상기 제1 연결 전극은 상기 제1 전극 그룹의 어느 한 상기 전극과 전기적으로 접촉하고, 상기 제2 연결 전극은 상기 제2 전극 그룹의 어느 한 상기 전극과 전기적으로 접촉할 수 있다.
상기 제1 전극 그룹은 제1 전극, 상기 제1 전극과 상기 제2 방향으로 이격된 제2 전극, 상기 제2 전극과 상기 제2 방향으로 이격된 제3 전극, 및 상기 제3 전극과 상기 제2 방향으로 이격된 제4 전극을 포함하고, 상기 제2 전극 그룹은 상기 제1 전극과 상기 제1 방향으로 이격된 제5 전극, 상기 제2 전극과 상기 제1 방향으로 이격된 제6 전극, 상기 제3 전극과 상기 제1 방향으로 이격된 제7 전극, 및 상기 제4 전극과 상기 제1 방향으로 이격된 제8 전극을 포함하고, 상기 복수의 발광 소자는 상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 발광 소자, 상기 제3 전극과 상기 제4 전극 상에 배치된 제2 발광 소자, 상기 제5 전극 및 상기 제6 전극 상에 배치된 제3 발광 소자, 및 상기 제7 전극 및 상기 제8 전극 상에 배치된 제4 발광 소자를 포함할 수 있다.
상기 제1 연결 전극은 상기 제1 전극 상에 배치되고, 상기 제2 연결 전극은 상기 제7 전극 상에 배치되며, 상기 제3 연결 전극은 상기 제2 전극 상에 배치된 제1 연장부, 상기 제4 전극 상에 배치된 제2 연장부, 및 상기 제1 연장부와 상기 제2 연장부를 전기적으로 연결하는 제1 연결부를 포함하고, 상기 제4 연결 전극은 상기 제3 전극 상에 배치된 제3 연장부, 상기 제5 전극 상에 배치된 제4 연장부, 및 상기 제3 연장부와 상기 제4 연장부를 전기적으로 연결하는 제2 연결부를 포함하고, 상기 제5 연결 전극은 상기 제6 전극 상에 배치된 제5 연장부, 상기 제8 전극 상에 배치된 제6 연장부, 및 상기 제5 연장부와 상기 제6 연장부를 전기적으로 연결하는 제3 연결부를 포함할 수 있다.
상기 제1 연결 전극, 상기 제2 연결 전극 및 상기 제4 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제1 측과 전기적으로 접촉하고, 상기 제3 연결 전극 및 상기 제5 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제2 측과 전기적으로 접촉할 수 있다.
상기 복수의 발광 소자들은 상기 복수의 발광 소자들 각각의 제1 단부에 배치된 제1 반도체층, 상기 복수의 발광 소자들 각각의 제2 단부에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고, 상기 제1 발광 소자 및 상기 제3 발광 소자는 상기 제1 단부가 상기 제2 방향을 향하도록 배치되고, 상기 제2 발광 소자 및 상기 제4 발광 소자는 상기 제1 단부가 상기 제2 방향의 반대 방향을 향하도록 배치될 수 있다.
상기 제2 연결부 및 상기 제3 연결부는 각각 상기 제1 전극 그룹과 상기 제2 전극 그룹 사이의 제1 분리부 내에서 서로 이격되어 배치되고, 상기 제1 연결부는 각각 상기 제1 분리부와 상기 제1 방향으로 이격되어 배치될 수 있다.
상기 제1 연결 전극은 상기 제2 전극 상에 배치되고, 상기 제2 연결 전극은 상기 제8 전극 상에 배치되며, 상기 제3 연결 전극은 상기 제1 전극 상에 배치된 제1 연장부, 상기 제3 전극 상에 배치된 제2 연장부, 및 상기 제1 연장부와 상기 제2 연장부를 전기적으로 연결하는 제1 연결부를 포함하고, 상기 제4 연결 전극은 상기 제4 전극 상에 배치된 제3 연장부, 상기 제6 전극 상에 배치된 제4 연장부, 및 상기 제3 연장부와 상기 제4 연장부를 전기적으로 연결하는 제2 연결부를 포함하고, 상기 제5 연결 전극은 상기 제5 전극 상에 배치된 제5 연장부, 상기 제7 전극 상에 배치된 제6 연장부, 및 상기 제5 연장부와 상기 제6 연장부를 전기적으로 연결하는 제3 연결부를 포함할 수 있다.
상기 제1 연결 전극, 상기 제2 연결 전극 및 상기 제4 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제2 측과 전기적으로 접촉하고, 상기 제3 연결 전극 및 상기 제5 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제1 측과 전기적으로 접촉할 수 있다.
상기 복수의 발광 소자들은 상기 복수의 발광 소자들 각각의 제1 단부에 배치된 제1 반도체층, 상기 복수의 발광 소자들 각각의 제2 단부에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고, 상기 제1 발광 소자 및 상기 제3 발광 소자는 상기 제1 단부가 상기 제2 방향의 반대 방향을 향하도록 배치되고, 상기 제2 발광 소자 및 상기 제4 발광 소자는 상기 제1 단부가 상기 제2 방향을 향하도록 배치될 수 있다.
상기 제1 연결부 및 상기 제2 연결부는 각각 상기 제1 전극 그룹과 상기 제2 전극 그룹 사이의 제1 분리부 내에서 서로 이격되어 배치되고, 상기 제3 연결부는 각각 상기 제1 분리부와 상기 제1 방향으로 이격되어 배치될 수 있다.
상기 제1 전극 그룹 및 상기 제2 전극 그룹의 상기 복수의 전극들 상에 배치된 제1 절연층, 상기 복수의 발광 소자들 상에 배치되되 상기 복수의 발광 소자들 각각의 상기 제2 방향의 제1 측 및 제2 측을 노출하는 제2 절연층, 및 상기 제2 절연층 상에 배치되어 상기 복수의 발광 소자의 상기 제1 측을 노출하도록 배치된 제3 절연층을 더 포함하고, 상기 복수의 발광 소자들은 상기 제1 절연층과 상기 제2 절연층 사이에 배치될 수 있다.
상기 제1 연결 전극, 상기 제2 연결 전극 및 상기 제4 연결 전극은 상기 제3 절연층 상에 배치되어 상기 복수의 발광 소자들의 상기 제1 측과 전기적으로 접촉하고, 상기 제3 연결 전극 및 상기 제5 연결 전극은 상기 제2 절연층 상에 배치되어 상기 복수의 발광 소자들의 상기 제2 측과 전기적으로 접촉하며, 상기 제3 절연층은 상기 제3 연결 전극 및 상기 제5 연결 전극과 중첩할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 방향으로 연장된 제1 전극, 상기 제1 전극과 제2 방향으로 이격된 제2 전극, 상기 제2 전극과 상기 제2 방향으로 이격된 제3 전극, 및 상기 제3 전극과 상기 제2 방향으로 이격된 제4 전극;을 포함하는 복수의 전극들을 포함하는 제1 전극 그룹, 상기 제1 전극과 상기 제1 방향으로 이격된 제5 전극, 상기 제2 전극과 상기 제1 방향으로 이격된 제6 전극, 상기 제3 전극과 상기 제1 방향으로 이격된 제7 전극, 및 상기 제4 전극과 상기 제1 방향으로 이격된 제8 전극을 포함하는 제2 전극 그룹, 상기 제2 방향으로 이격된 상기 복수의 전극들 상에 배치되어 상기 제2 방향으로 연장된 형상을 갖는 복수의 발광 소자들, 및 상기 복수의 전극들 중 적어도 일부 상에 배치되어 상기 복수의 발광 소자들과 전기적으로 접촉하며 서로 상기 제2 방향으로 이격된 복수의 연결 전극들을 포함하고, 상기 복수의 연결 전극들은 상기 제1 전극 상에 배치된 제1 연결 전극, 상기 제3 전극 상에 배치된 제2 연결 전극, 상기 제2 전극 및 상기 제6 전극 상에 배치된 제3 연결 전극, 상기 제5 전극 및 상기 제7 전극 상에 배치된 제4 연결 전극, 및 상기 제4 전극 및 상기 제8 전극 상에 배치된 제5 연결 전극을 포함한다.
상기 제1 연결 전극, 상기 제2 연결 전극 및 상기 제4 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제1 측과 전기적으로 접촉하고, 상기 제3 연결 전극 및 상기 제5 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제2 측과 전기적으로 접촉할 수 있다.
상기 제4 연결 전극은 상기 제5 전극 및 상기 제7 전극 상에 배치된 복수의 연장부들, 및 상기 제2 방향으로 연장되어 상기 복수의 연장부들을 전기적으로 연결하는 연결부를 포함하고, 상기 복수의 연장부들은 각각 상기 제1 연결 전극 및 상기 제2 연결 전극과 상기 제1 방향으로 나란하게 배치될 수 있다.
상기 복수의 발광 소자들 각각은 상기 복수의 발광 소자들 각각의 제1 단부에 배치된 제1 반도체층, 상기 복수의 발광 소자들 각각의 제2 단부에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고, 상기 복수의 발광 소자는 상기 제1 연결 전극과 전기적으로 접촉하는 제1 단부 및 상기 제3 연결 전극과 전기적으로 접촉하는 제2 단부를 포함하는 제1 타입 발광 소자, 및 상기 제3 연결 전극과 전기적으로 접촉하는 제1 단부 및 상기 제1 연결 전극과 전기적으로 접촉하는 제1 단부를 포함하는 제2 타입 발광 소자를 포함할 수 있다.
복수의 상기 전극들 상에 배치된 제1 절연층, 상기 복수의 발광 소자들 상에 배치되되 상기 복수의 발광 소자들의 상기 제2 방향의 제1 측 및 제2 측을 노출하는 제2 절연층, 및 상기 제2 절연층 상에 배치되어 상기 복수의 발광 소자의 상기 제2 방향의 제1 측을 노출하도록 배치된 제3 절연층을 더 포함하고, 상기 제1 연결 전극, 상기 제2 연결 전극 및 상기 제4 연결 전극은 상기 제3 절연층 상에 배치되어 상기 복수의 발광 소자들의 상기 제1 측과 전기적으로 접촉하고, 상기 제3 연결 전극 및 상기 제5 연결 전극은 상기 제2 절연층 상에 배치되어 상기 복수의 발광 소자들의 상기 제2 측과 전기적으로 접촉하며, 상기 제3 절연층은 상기 제3 연결 전극 및 상기 제5 연결 전극과 중첩할 수 있다.
상기 제1 연결 전극은 상기 제1 절연층을 관통하는 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고, 상기 제2 연결 전극은 상기 제1 절연층을 관통하는 제2 컨택부를 통해 상기 제3 전극과 전기적으로 접촉할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 발광 소자의 일 측과 접촉하는 연결 전극들은 서로 동일한 층에 배치될 수 있다. 표시 장치는 동일한 층에 배치된 연결 전극의 형성 시, 전극 패턴의 오정렬이 발생하더라도 동일한 방향으로 쉬프트(Shift)하여 오정렬 보완이 가능한 이점이 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 2의 제1 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 5는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다.
도 6은 도 3의 Q4-Q4'선을 따라 자른 단면도이다.
도 7은 도 3의 Q5-Q5'선을 따라 자른 단면도이다.
도 8은 도 3의 Q6-Q6'선 및 Q7-Q7'선을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
도 10은 일 실시예에 따른 표시 장치의 연결 전극들 및 발광 소자들의 배치를 나타내는 평면도이다.
도 11은 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 12는 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 13은 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 14는 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 15는 도 14의 표시 장치에서 서로 다른 전극 그룹들 상에 배치된 발광 소자들의 배치를 나타내는 평면도이다.
도 16은 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 17은 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 18은 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 19는 도 18의 Q8-Q8'선을 따라 자른 단면도이다.
도 20은 도 18의 표시 장치의 다른 실시예를 나타내는 평면도이다.
도 21은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 22는 도 21의 표시 장치에서 일 서브 화소에 배치된 전극들의 배치를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시할 수 있다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(IoT), 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함할 수 있다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 표시 장치(10)가 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 화소(PX)들을 포함할 수 있다. 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 PENTILETM 타입으로 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 2에서는 하나의 화소(PX)에 더하여 이와 제1 방향(DR1)으로 이웃한 다른 화소(PX)의 일부분이 함께 도시되어 있다.
도 2를 참조하면, 표시 장치(10)의 화소(PX)들을 각각은 서브 화소(PXn, n은 1 내지 3)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 일 실시예에서, 각 서브 화소(PXn)들은 청색의 광을 발광할 수 있다. 또한, 도 2에서는 하나의 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않는다. 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 발광 소자(ED)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
도면에서는 각 서브 화소(PXn)의 발광 영역(EMA)들이 각각 실질적으로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 각 서브 화소(PXn)의 각 발광 영역(EMA)들은 해당 서브 화소(PXn)에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다.
각 서브 화소(PXn)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)은 발광 영역(EMA)의 제1 방향(DR1) 일 측에 배치되어 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA)들 사이에 배치될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 서브 영역(SA)들은 각각 제2 방향(DR2)으로 반복 배열되되, 발광 영역(EMA)과 서브 영역(SA)은 제1 방향(DR1)으로 교대 배열될 수 있다. 다만, 이에 제한되지 않는다. 복수의 화소(PX)들에서 발광 영역(EMA)들과 서브 영역(SA)들은 도 2와 다른 배열을 가질 수도 있다.
서브 영역(SA)들 및 발광 영역(EMA)들 사이에는 제3 뱅크(BNL3)가 배치되고, 이들 사이의 간격은 제3 뱅크(BNL3)의 폭에 따라 달라질 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 서로 다른 서브 화소(PXn)에 배치되는 전극(RME)들은 서브 영역(SA)의 분리부(ROP) 서로 분리되어 배치될 수 있다.
제3 뱅크(BNL3)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제3 뱅크(BNL3)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 제3 뱅크(BNL3)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)을 둘러싸도록 배치되어 이들을 구분할 수 있다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다. 도 4는 도 2의 제1 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다. 도 5는 도 3의 Q1-Q1’선, Q2-Q2’선, 및 Q3-Q3’선을 따라 자른 단면도이다. 도 6은 도 3의 Q4-Q4’선을 따라 자른 단면도이다. 도 7은 도 3의 Q5-Q5’선을 따라 자른 단면도이다. 도 8은 도 3의 Q6-Q6’선 및 Q7-Q7’선을 따라 자른 단면도이다.
도 3은 일 화소(PX)에 포함된 제1 서브 화소(PX1)로서, 제1 방향(DR1)으로 이웃한 다른 서브 화소(PXn)의 일부분이 함께 도시되어 있고, 도 4는 제1 서브 화소(PX1)에 배치된 전극(RME)들, 발광 소자(ED)들 및 연결 전극(CNE)들의 배치를 도시하고 있다. 도 5 및 도 6은 제1 서브 화소(PX1)에 배치된 서로 다른 발광 소자(ED; ED1, ED2, ED3, ED4)들의 양 단부를 가로지르는 단면을 도시하고 있다. 도 7은 제1 서브 화소(PX1)에서 복수의 컨택부(CT1, CT2, CT3, CT4)들을 가로지르는 단면을 도시하고 있고, 도 8은 서로 다른 전극 그룹(RME#1, RME#2)들 사이의 영역으로 제1 분리부(ROP1) 중 일부분의 단면을 도시하고 있다.
도 2에 결부하여 도 3 내지 도 8을 참조하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 반도체층, 도전층, 및 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층(CCL)과 표시 소자층을 구성할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 도전층은 제1 기판(SUB) 상에 배치될 수 있다. 제1 도전층은 하부 금속층(BML)을 포함하고, 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 하부 금속층(BML)은 생략될 수 있다.
버퍼층(BL)은 하부 금속층(BML) 및 제1 기판(SUB) 상에 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 액티브층(ACT1)은 후술하는 제2 도전층의 게이트 전극(G1)과 부분적으로 중첩하도록 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
도면에서는 표시 장치(10)의 서브 화소(PXn)에 하나의 제1 트랜지스터(T1)가 배치된 것을 예시하고 있으나, 이에 제한되지 않고 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 제1 트랜지스터(T1)의 게이트 절연막의 역할을 할 수 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 상에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 제1 전압 배선(VL1)과 제2 전압 배선(VL2), 및 복수의 도전 패턴(CDP1, CDP2)들을 포함할 수 있다.
제1 전압 배선(VL1)은 제1 전극(RME1)에 전달되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 전달되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제1 전압 배선(VL1)은 일부분이 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 액티브층(ACT1)과 접촉할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)의 제1 드레인 전극(D1)의 역할을 할 수 있다.
제1 도전 패턴(CDP1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 액티브층(ACT1)과 전기적으로 접촉할 수 있다. 제1 도전 패턴(CDP1)은 다른 컨택홀을 통해 하부 금속층(BML)과 전기적으로 접촉할 수 있다. 제1 도전 패턴(CDP1)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)의 역할을 할 수 있다.
제2 도전 패턴(CDP2)은 제1 도전 패턴(CDP1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 몇몇 실시예에서, 제2 도전 패턴(CDP2)은 제1 도전 패턴(CDP1)과 일체화되어 하나의 패턴을 형성할 수도 있다. 제2 도전 패턴(CDP2)은 제1 전극(RME1)과도 전기적으로 연결되며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(RME1)으로 전달할 수 있다.
한편, 도 5에서는 제1 도전 패턴(CDP1)과 제2 도전 패턴(CDP2)이 동일한 층에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제2 도전 패턴(CDP2)은 제1 도전 패턴(CDP1)과 다른 도전층, 예컨대 제3 도전층과 몇몇 절연층을 사이에 두고 제3 도전층 상에 배치된 제4 도전층으로 형성될 수도 있다. 제1 전압 배선(VL1) 및 제2 전압 배선(VL2)도 제3 도전층이 아닌 제4 도전층으로 형성될 수 있고, 제1 전압 배선(VL1)은 다른 도전 패턴을 통해 제1 트랜지스터(T1)의 드레인 전극(D1)과 전기적으로 연결될 수 있다. 또한, 도면에 도시되지 않았으나, 제2 도전층 및 제3 도전층은 각각 스토리지 커패시터의 정전 용량 전극을 더 포함할 수 있다. 상기 스토리지 커패시터의 정전 용량 전극들은 각각 서로 다른 층에 배치되어, 이들 사이의 제1 층간 절연층(IL1)에서 커패시터를 형성할 수 있다. 몇몇 실시예에서, 상기 스토리지 커패시터의 정전 용량 전극들은 각각 제1 트랜지스터(T1)의 게이트 전극(G1) 및 소스 전극(S1)과 일체화되어 형성될 수 있다. 다만, 이에 제한되지 않는다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 및 제1 층간 절연층(IL1)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 및 제1 층간 절연층(IL1)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 및 제1 층간 절연층(IL1)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다. 몇몇 실시예에서, 제1 층간 절연층(IL1)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질로 이루어질 수도 있다.
제2 도전층, 및 제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
비아층(VIA)은 제3 도전층 상에 배치된다. 비아층(VIA)은 유기 절연 물질, 예를 들어 폴리이미드(PI)와 같은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(VIA) 상에는 표시 소자층으로서, 전극(RME; RME1, RME2, RME3, RME4, RME5, RME6, RME7, RME8)들과 제1 뱅크(BNL1), 제2 뱅크(BNL2)들 및 제3 뱅크(BNL3), 발광 소자(ED)들과 연결 전극(CNE; CNE1, CNE2, CNE3, CNE4, CNE5)들이 배치된다. 비아층(VIA) 상에는 절연층(PAS1, PAS2, PAS3)들이 배치될 수 있다.
제1 뱅크(BNL1) 및 제2 뱅크(BNL2)들은 비아층(VIA) 상에 직접 배치될 수 있다. 제1 뱅크(BNL1)와 제2 뱅크(BNL1)들은 제1 방향(DR1)으로 연장된 형상을 갖고 서로 제2 방향(DR2)으로 이격될 수 있다. 예를 들어, 제1 뱅크(BNL1)는 발광 영역(EMA)의 중심부에서 제1 방향(DR1)으로 연장되어 발광 영역(EMA) 및 서브 영역(SA)을 넘어 배치될 수 있다. 제1 뱅크(BNL1)는 제1 방향(DR1)으로 배열된 서브 화소(PXn)들에 걸쳐 배치될 수 있다. 제1 뱅크(BNL1)는 제2 방향(DR2)으로 측정된 폭이 다른 부분보다 큰 복수의 제1 및 제2 뱅크부(BP1, BP2)들을 포함할 수 있다. 뱅크부(BP1, BP2)들은 발광 영역(EMA) 내에 배치되며, 이들은 각각 제2 방향(DR2)으로 이격된 제2 뱅크(BNL2)들 사이에 배치될 수 있다.
제2 뱅크(BNL2)들은 제1 뱅크(BNL1)를 사이에 두고 서로 제2 방향(DR2)으로 이격될 수 있다. 제2 뱅크(BNL2)는 제1 서브 뱅크(BNL_A: BNL_A1, BNL_A2) 및 제2 서브 뱅크(BNL_B: BNL_B1, BNL_B2)들을 포함하고, 제1 서브 뱅크(BNL_A)들은 제2 서브 뱅크(BNL_B)들과 각각 제1 방향(DR1)으로 이격될 수 있다.
예를 들어, 하나의 제1 서브 뱅크(BNL_A1)는 제1 뱅크(BNL1)의 뱅크부(BP1, BP2) 중 상측에 위치한 제1 뱅크부(BP1)의 좌측에 배치되고, 다른 제1 서브 뱅크(BNL_A2)는 제1 뱅크부(BP1)의 우측에 배치될 수 있다. 제2 서브 뱅크(BNL_B)들은 각각 제1 서브 뱅크(BNL_A)와 제1 방향(DR1)으로 이격된다. 하나의 제2 서브 뱅크(BNL_B1)는 제1 뱅크(BNL1)의 제2 뱅크부(BP2)의 좌측에 배치되고, 다른 제2 서브 뱅크(BNL_B2)는 제2 뱅크부(BP2)의 우측에 배치될 수 있다. 제1 뱅크(BNL1)와 제2 뱅크(BNL2)들은 각각 제2 방향(DR2)으로 이격되고, 이들 사이에는 발광 소자(ED)들이 배치될 수 있다.
제2 뱅크(BNL2)들은 제1 방향(DR1)으로 연장된 길이가 제3 뱅크(BNL3)에 의해 둘러싸인 발광 영역(EMA)의 제1 방향(DR1) 길이보다 작을 수 있다. 제1 뱅크(BNL1)는 표시 영역(DPA) 전면에서 일 방향으로 연장된 선형의 패턴을 형성할 수 있고, 제2 뱅크(BNL2)들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에 배치되어 좁은 폭을 갖고 일 방향으로 연장된 섬형의 패턴을 형성할 수 있다.
제1 뱅크(BNL1)의 뱅크부(BP1, BP2)는 제2 방향(DR2)으로 측정된 폭이 제2 뱅크(BNL2)들의 제2 방향(DR2)으로 측정된 폭보다 클 수 있다. 전극(RME)들은 제1 뱅크(BNL1) 또는 제2 뱅크(BNL2) 상에 배치될 수 있는데, 후술할 바와 같이 제1 뱅크(BNL1)는 제1 및 제2 뱅크부(BP1, BP2)의 상부에 서로 다른 전극(RME)들이 배치될 수 있도록 제2 뱅크(BNL2)보다 더 큰 폭을 가질 수 있다. 다만, 이에 제한되지 않고 제1 뱅크(BNL1)와 제2 뱅크(BNL2)는 서로 동일한 폭을 가질 수도 있다.
제1 뱅크(BNL1)와 제2 뱅크(BNL2)는 비아층(VIA)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)와 제2 뱅크(BNL2)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 제1 뱅크(BNL1)와 제2 뱅크(BNL2) 상에 배치되는 전극(RME)에서 반사되어 비아층(VIA)의 상부 방향으로 출사될 수 있다. 다만, 이에 제한되지 않고 제1 뱅크(BNL1)와 제2 뱅크(BNL2)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)와 제2 뱅크(BNL2)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
전극(RME)들은 일 방향으로 연장된 형상으로 각 서브 화소(PXn)마다 배치된다. 전극(RME)들은 제1 방향(DR1)으로 연장되어 적어도 서브 화소(PXn)의 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있으며, 이들은 서로 제2 방향(DR2)으로 이격되어 배치될 수 있다.
일 실시예에 따르면, 전극(RME)들은 제2 방향(DR2)으로 서로 이격된 전극들을 포함한 전극 그룹(RME#1, RME#2)들로 구분되거나 분리될 수 있고, 각 전극 그룹(RME#1, RME#2)의 전극들은 서로 제1 방향(DR1)으로 이격될 수 있다.
예를 들어, 하나의 서브 화소(PXn)에 배치된 전극(RME)들은 제1 전극 그룹(RME#1) 및 제2 전극 그룹(RME#2)으로 구분될 수 있다. 제1 전극 그룹(RME#1)은 발광 영역(EMA)의 중심을 기준으로 제1 방향(DR1) 일 측인 상측에 배치되고, 제2 전극 그룹(RME#2)은 제1 전극 그룹(RME#1)과 제1 방향(DR1)으로 이격되어 발광 영역(EMA)의 제1 방향(DR1) 타 측인 하측에 배치될 수 있다. 해당 서브 화소(PXn)의 제1 전극 그룹(RME#1)과 제2 전극 그룹(RME#2)은 발광 영역(EMA) 내에 위치한 제1 분리부(ROP1)를 기준으로 서로 이격될 수 있다.
제1 전극 그룹(RME#1)의 전극(RME)들은 제3 뱅크(BNL3)를 넘어 해당 서브 화소(PXn)의 서브 영역(SA)에 부분적으로 배치될 수 있고, 제2 전극 그룹(RME#2)의 전극(RME)들도 제3 뱅크(BNL3)를 넘어 다른 서브 화소(PXn)의 서브 영역(SA)에 부분적으로 배치될 수 있다. 서브 영역(SA)에는 서로 다른 서브 화소(PXn)의 제1 전극 그룹(RME#1)과 제2 전극 그룹(RME#2)이 서로 이격되어 배치될 수 있다. 서로 다른 서브 화소(PXn)의 제1 전극 그룹(RME#1)과 제2 전극 그룹(RME#2)은 어느 한 서브 화소(PXn)의 서브 영역(SA) 내에 위치한 제2 분리부(ROP2)를 기준으로 서로 이격될 수 있다.
서로 다른 전극 그룹(RME#1, RME#2)의 전극들은 제1 방향(DR1)으로 평행하게 배치될 수 있다. 제1 전극 그룹(RME#1)에 속한 어느 한 전극은 제2 전극 그룹(RME#2)에 속한 어느 한 전극과 제1 방향(DR1)으로 나란하게 배치될 수 있다. 이러한 전극(RME)의 배치는 제1 방향(DR1)으로 연장된 하나의 전극 라인으로 형성되었다가 발광 소자(ED)들을 배치한 뒤 후속 공정에서 상기 전극 라인을 분리함으로써 형성될 수 있다. 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)들을 정렬시킨 뒤 전극 라인을 제1 분리부(ROP1)와 제2 분리부(ROP2)에서 분리하여 서로 이격된 복수의 전극 그룹(RME#1, RME#2)들을 형성할 수 있다.
각 전극 그룹(RME#1, RME#2)이 포함하는 전극들에 대하여 구체적으로 설명하면, 각 전극 그룹(RME#1, RME#2)들은 서로 제2 방향(DR2)으로 이격된 전극들을 포함할 수 잇다. 예를 들어, 제1 전극 그룹(RME#1)은 제1 전극(RME1), 제2 전극(RME2), 제3 전극(RME3) 및 제4 전극(RME4)을 포함하고, 제2 전극 그룹(RME#2)은 제5 전극(RME5), 제6 전극(RME6), 제7 전극(RME7) 및 제8 전극(RME8)을 포함할 수 있다. 각 서브 화소(PXn)마다 배치되는 전극(RME)들은 각각 서로 이격된 제1 뱅크(BNL1) 또는 복수의 제2 뱅크(BNL2)들 상에 배치될 수 있다.
제1 전극 그룹(RME#1)은 제1 분리부(ROP1)의 제1 방향(DR1) 일 측인 상측에 배치되고, 제1 전극(RME1), 제2 전극(RME2), 제3 전극(RME3) 및 제4 전극(RME4)은 각각 제2 방향(DR2)으로 순차적으로 이격되어 배치될 수 있다. 제1 전극 그룹(RME#1)의 전극들은 해당 서브 화소(PXn)의 발광 영역(EMA)에 위치한 제1 분리부(ROP1)로부터 해당 서브 화소(PXn)의 서브 영역(SA)에 위치한 제2 분리부(ROP2)까지 연장되어 배치될 수 있다.
제1 전극(RME1)은 발광 영역(EMA)의 중심을 기준으로 좌측에 배치되고, 일부분이 제1 뱅크(BNL1)의 좌측에 배치된 제1 서브 뱅크(BNL_A1) 상에 배치될 수 있다. 제2 전극(RME2)은 제1 전극(RME1)과 제2 방향(DR2)으로 이격되어 발광 영역(EMA)의 중심에 인접하여 배치된다. 제2 전극(RME2)은 일부분이 제1 뱅크(BNL1)의 좌측에 배치된 제1 서브 뱅크(BNL_A1)와 대향하는 제1 뱅크부(BP1)의 일 측(또는 제1 측) 상에 배치될 수 있다.
제3 전극(RME3)은 제2 전극(RME2)과 제2 방향(DR2)으로 이격되어 발광 영역(EMA)의 중심에 인접하여 배치된다. 제3 전극(RME3)은 일부분이 제1 뱅크(BNL1)의 우측에 배치된 제1 서브 뱅크(BNL_A2)와 대향하는 제1 뱅크부(BP1)의 타 측(또는 반대측, 또는 제2 측) 상에 배치될 수 있다. 제4 전극(RME4)은 제3 전극(RME3)과 제2 방향(DR2)으로 이격되어 발광 영역(EMA)의 중심을 기준으로 우측에 배치된다. 제4 전극(RME4)은 일부분이 제1 뱅크(BNL1)의 우측에 배치된 제1 서브 뱅크(BNL_A2) 상에 배치될 수 있다.
제2 전극 그룹(RME#2)의 각 전극들은 제1 전극 그룹(RME#1)의 각 전극들과 제1 방향(DR1)으로 이격되어 배치된다. 제2 전극 그룹(RME#2)은 제1 분리부(ROP1)의 제1 방향(DR1) 타 측(또는 반대측, 또는 제2측)인 하측에 배치되고, 제5 전극(RME5), 제6 전극(RME6), 제7 전극(RME7) 및 제8 전극(RME8)은 각각 제2 방향(DR2)으로 순차적으로 이격되어 배치될 수 있다. 제2 전극 그룹(RME#2)의 전극들은 해당 서브 화소(PXn)의 발광 영역(EMA)에 위치한 제1 분리부(ROP1)로부터 제1 방향(DR1)으로 이웃한 다른 서브 화소(PXn)의 서브 영역(SA)에 위치한 제2 분리부(ROP2)까지 연장되어 배치될 수 있다.
제5 전극(RME5)은 발광 영역(EMA)의 중심을 기준으로 좌측에 배치되고, 일부분이 제1 뱅크(BNL1)의 좌측에 배치된 제2 서브 뱅크(BNL_B1) 상에 배치될 수 있다. 제6 전극(RME6)은 제5 전극(RME5)과 제2 방향(DR2)으로 이격되어 발광 영역(EMA)의 중심에 인접하여 배치된다. 제6 전극(RME6)은 일부분이 제1 뱅크(BNL1)의 좌측에 배치된 제2 서브 뱅크(BNL_B1)와 대향하는 제2 뱅크부(BP2)의 일 측 상에 배치될 수 있다.
제7 전극(RME7)은 제6 전극(RME6)과 제2 방향(DR2)으로 이격되어 발광 영역(EMA)의 중심에 인접하여 배치된다. 제7 전극(RME7)은 일부분이 제1 뱅크(BNL1)의 우측에 배치된 제2 서브 뱅크(BNL_B2)와 대향하는 제2 뱅크부(BP2)의 타 측 상에 배치될 수 있다. 제8 전극(RME8)은 제7 전극(RME7)과 제2 방향(DR2)으로 이격되어 발광 영역(EMA)의 중심을 기준으로 우측에 배치된다. 제8 전극(RME8)은 일부분이 제1 뱅크(BNL1)의 우측에 배치된 제2 서브 뱅크(BNL_B2) 상에 배치될 수 있다.
전극(RME)들은 그 하부의 도전층과의 전기적 연결 여부에 따라 서로 구분될 수 있다. 예를 들어, 제1 전극(RME1)과 제7 전극(RME7)은 각각 하부의 제3 도전층과 전기적으로 연결되고, 다른 전극들은 그렇지 않을 수 있다.
제1 전극(RME1)과 제7 전극(RME7)은 각각 제3 뱅크(BNL3)와 중첩된 부분에 형성된 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)을 통해 제3 도전층과 전기적으로 연결될 수 있다. 제1 전극(RME1)은 그 하부의 비아층(VIA)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제2 도전 패턴(CDP2)과 접촉할 수 있다. 제7 전극(RME7)은 그 하부의 비아층(VIA)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 전기적으로 접촉할 수 있다. 제1 전극(RME1)은 제2 도전 패턴(CDP2) 및 제1 도전 패턴(CDP1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제7 전극(RME7)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다.
다만, 이에 제한되지 않는다. 몇몇 실시예에서 제1 전극(RME1)이 제2 전압 배선(VL2)과 전기적으로 연결되고, 제7 전극(RME7)이 제1 전압 배선(VL1)과 전기적으로 연결될 수 있다. 또한, 도 5에서는 제1 전극 컨택홀(CTD)과 제2 전극 컨택홀(CTS)이 제3 뱅크(BNL3)의 하부에 위치한 것이 예시되어 있으나, 이에 제한되지 않고 다른 영역에 형성될 수 있다. 예컨대, 제1 전극 컨택홀(CTD)과 제2 전극 컨택홀(CTS)은 발광 영역(EMA) 또는 서브 영역(SA) 내에 형성될 수도 있다.
반면, 다른 전극들은 제3 도전층과 직접 전기적으로 연결되지 않을 수 있다. 다른 전극들은 후술하는 연결 전극(CNE) 및 발광 소자(ED)들을 통해 제1 전극(RME1) 또는 제7 전극(RME7)과 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않고 몇몇 실시예에서 다른 전극들은 전극이나 발광 소자(ED)들과 전기적으로 연결되지 않은 플로팅 전극(Floating electrode)일 수도 있다. 또한, 반드시 제1 전극(RME1)과 제7 전극(RME7)만이 제3 도전층과 직접 연결되는 전극인 것으로 제한되지 않으며, 후술하는 발광 소자(ED)들 및 연결 전극(CNE)들의 배치 및 연결에 따라 제3 도전층과 연결된 전극은 달라질 수 있다.
전극(RME)들은 적어도 제1 뱅크(BNL1) 또는 제2 뱅크(BNL2)의 경사진 측면 상에 배치될 수 있다. 일 실시예에서, 복수의 전극(RME)들의 제2 방향(DR2)으로 측정된 폭은 제1 뱅크(BNL1) 또는 제2 뱅크(BNL2)의 제2 방향(DR2)으로 측정된 폭보다 작을 수 있다. 각 전극(RME)들은 적어도 제1 뱅크(BNL1) 또는 제2 뱅크(BNL2)의 일 측면은 덮거나 중첩하도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
복수의 전극(RME)들이 제2 방향(DR2)으로 이격된 간격은 제1 뱅크(BNL1)와 제2 뱅크(BNL2) 사이의 간격보다 좁을 수 있다. 각 전극(RME)들은 적어도 일부 영역이 비아층(VIA) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
전극(RME)들은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(RME)들은 후술하는 연결 전극(CNE; CNE1, CNE2, CNE3, CNE4, CNE5)을 통해 발광 소자(ED)와 연결될 수 있고, 하부의 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다.
복수의 전극(RME)들 각각은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극(RME)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 전극(RME)은 발광 소자(ED)에서 방출되어 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(RME)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(PAS1)은 비아층(VIA) 및 전극(RME)들 상에 배치된다. 제1 절연층(PAS1)은 전극(RME)들을 전면적으로 덮도록 배치되며, 이들을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 제1 절연층(PAS1)은 그 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제2 방향(DR2)으로 이격된 전극(RME) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)의 단차가 형성된 상면에는 발광 소자(ED)가 배치되고, 발광 소자(ED)와 제1 절연층(PAS1) 사이에는 공간이 형성될 수도 있다.
제1 절연층(PAS1)은 각 전극(RME)들의 상면 일부를 노출하는 컨택부(CT1, CT2, CT3, CT4, CT5)들을 포함할 수 있다. 복수의 컨택부(CT1, CT2, CT3, CT4, CT5)들은 제1 절연층(PAS1)을 관통하며, 후술하는 연결 전극(CNE)들은 컨택부(CT1, CT2, CT3, CT4, CT5)들을 통해 노출된 전극(RME)과 접촉할 수 있다.
제3 뱅크(BNL3)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제3 뱅크(BNL3)는 평면도 상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있고, 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 제3 뱅크(BNL3)는 발광 영역(EMA) 및 서브 영역(SA)을 둘러싸도록 배치되며, 제3 뱅크(BNL3)가 구획하며 개구하는 영역이 각각 발광 영역(EMA)과 서브 영역(SA)일 수 있다.
제3 뱅크(BNL3)는 높이를 가질 수 있고, 몇몇 실시예에서, 제3 뱅크(BNL3)는 상면의 높이가 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)보다 높을 수 있고, 그 두께는 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)와 같거나 더 클 수 있다. 제3 뱅크(BNL3)는 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지할 수 있다. 제3 뱅크(BNL3)는 다른 서브 화소(PXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되는 것을 방지할 수 있다. 제3 뱅크(BNL3)는 제1 뱅크(BNL1)와 같이 폴리이미드를 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 발광 소자(ED)들은 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 제1 기판(SUB)의 상면에 평행한 방향으로 배치된 복수의 층들을 포함할 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
복수의 발광 소자(ED)들은 제1 뱅크(BNL1)와 제2 뱅크(BNL2) 사이에서, 제2 방향(DR2)으로 이격된 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)들은 각 전극(RME)들이 연장된 제1 방향(DR1)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 연장된 길이가 제2 방향(DR2)으로 이격된 전극(RME)들 사이의 최단 간격보다 길 수 있다. 발광 소자(ED)들은 양 단부가 서로 다른 전극(RME)들 상에 놓이도록 배치되고, 각 전극(RME)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME)들이 연장된 방향에 비스듬히 배치될 수도 있다.
각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 상기 반도체층을 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 색의 광을 방출할 수 있다. 또한, 발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함하여 전극(RME) 상에 생성되는 전계에 의해 일 단부가 특정 방향을 향하도록 배향될 수 있다.
발광 소자(ED)는 일 방향으로 연장된 형상을 갖고, 연장된 방향의 양 측이 놓인 전극(RME)에 따라 서로 다른 발광 소자(ED)로 구분되거나 분리될 수 있다. 예를 들어, 발광 소자(ED)는 제1 전극 그룹(RME#1)들 상에 배치된 발광 소자(ED)로서, 양 측이 제1 전극(RME1)과 제2 전극(RME2) 상에 배치된 제1 발광 소자(ED1), 및 양 측이 제3 전극(RME3)과 제4 전극(RME4) 상에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 발광 소자(ED)는 제2 전극 그룹(RME#2)들 상에 배치된 발광 소자(ED)로서, 양 측이 제5 전극(RME5)과 제6 전극(RME6) 상에 배치된 제3 발광 소자(ED3), 및 양 측이 제7 전극(RME7)과 제8 전극(RME8) 상에 배치된 제4 발광 소자(ED4)를 포함할 수 있다. 각 발광 소자(ED; ED1, ED2, ED3, ED4)들은 양 측이 각각 서로 다른 연결 전극(CNE)과 전기적으로 접촉할 수 있고, 이들을 통해 전극(RME)들과 전기적으로 연결될 수 있다.
발광 소자(ED)들은 반도체층들을 포함하고, 어느 한 반도체층을 기준으로 제1 단부와 그 반대편 제2 단부가 정의될 수 있다. 발광 소자(ED)의 제1 단부 및 제2 단부가 향하는 방향은 서로 다를 수 있다. 예를 들어, 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 각각 제1 단부가 제1 전극(RME1) 및 제5 전극(RME5) 상에 배치되고 제2 단부가 제2 전극(RME2) 및 제6 전극(RME6) 상에 배치될 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)의 제1 단부가 향하는 방향은 제2 방향(DR2) 일 측인 좌측을 향할 수 있다. 반면, 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 각각 제1 단부가 제4 전극(RME4) 및 제8 전극(RME8) 상에 배치되고 제2 단부가 제3 전극(RME3) 및 제7 전극(RME7) 상에 배치될 수 있다. 제2 발광 소자(ED2)와 제4 발광 소자(ED4)의 제1 단부가 향하는 방향은 제2 방향(DR2) 타 측인 우측을 향할 수 있다.
한편, 발광 소자(ED)들의 ‘양 측’은 발광 소자(ED)에 포함된 반도체층의 종류에 무관하게 연장된 방향의 일 측(또는 제1 측)과 타 측(또는 반대측, 또는 제2 측)을 의미할 수 있다. 반면, 발광 소자(ED)들의 ‘양 단부’는 발광 소자(ED)에 포함된 반도체층의 위치에 따라 구분된 양 단부일 수 있다. 이에 따라, 발광 소자(ED)의 ‘일 측 또는 타 측’과 ‘제1 단부 또는 제2 단부’는 각각 서로 동일한 부분을 지칭하거나 다른 부분을 지칭할 수 있다. 예를 들어, 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 각각 ‘일 측’이 ‘제1 단부’이고 ‘타 측’이 ‘제2 단부’이고, 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 ‘일 측’이 ‘제2 단부’이고 ‘타 측’이 ‘제1 단부’일 수 있다. 예를 들어, 발광 소자(ED)들의 ‘양 측’은 평면도 상 제2 방향(DR2)의 일 방향 및 타 방향을 향하는 양 측 부분을 의미하고, 발광 소자(ED)들의 ‘양 단부’는 발광 소자(ED)에 포함된 반도체층들이 위치한 부분을 기준으로 한 양 단부를 의미할 수 있다. 후술할 바와 같이, 발광 소자(ED)들의 양 측은 배치된 위치를 기준으로 정의되어 연결 전극(CNE)과의 접촉과 관련되고, 발광 소자(ED)들의 양 단부는 반도체층의 종류를 기준으로 정의되어 연결 전극(CNE)과의 전기적 연결과 관련될 수 있다.
발광 소자(ED)들은 연결 전극(CNE: CNE1, CNE2, CNE3, CNE4, CNE5)들과 전기적으로 접촉하여 전기적으로 연결될 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 연결 전극(CNE)과 전기적으로 접촉할 수 있다. 각 발광 소자(ED)들은 연결 전극(CNE)들을 통해 제1 전극(RME1) 또는 비아층(VIA) 하부의 도전층들과 전기적으로 연결될 수 있고, 발광 소자(ED)에 전기 신호가 인가되어 특정 파장대의 광을 방출할 수 있다.
제2 절연층(PAS2)은 발광 소자(ED)들 상에 배치될 수 있다. 일 예로, 제2 절연층(PAS2)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 양 측, 또는 양 단부는 덮거나 중첩하지 않도록 배치된다. 제2 절연층(PAS2) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(PAS1) 상에서 제1 방향(DR1)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
제2 절연층(PAS2)은 제1 뱅크(BNL1), 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)들 상에도 배치될 수 있다. 제2 절연층(PAS2)은 제1 절연층(PAS1) 상에 배치되되, 발광 소자(ED)의 양 측과 함께 전극(RME)들이 배치된 부분 일부를 노출하도록 배치될 수 있다. 이러한 제2 절연층(PAS2)의 형상은 표시 장치(10)의 제조 공정 중 제1 절연층(PAS1) 상에 전면적으로 배치되었다가 발광 소자(ED)의 양 측을 노출하도록 제거하는 공정에 의해 형성된 것일 수 있다.
제2 절연층(PAS2)은 서브 영역(SA)에도 부분적으로 배치될 수 있다. 발광 소자(ED)들을 배치한 뒤 전극 라인을 분리하는 공정에서 제1 절연층(PAS1) 및 제2 절연층(PAS2)도 부분적으로 제거될 수 있고, 분리부(ROP)에서는 비아층(VIA) 일부가 노출될 수도 있다. 비아층(VIA)의 노출된 부분 상에는 제3 절연층(PAS3)이 직접 배치될 수 있다.
제2 절연층(PAS2) 상에는 연결 전극(CNE; CNE1, CNE2, CNE3, CNE4, CNE5)들과 제3 절연층(PAS3)이 배치될 수 있다.
연결 전극(CNE)들은 발광 소자(ED)들 및 전극(RME) 상에 배치된다. 연결 전극(CNE)들은 부분적으로 제2 절연층(PAS2) 상에 배치되며 다른 연결 전극(CNE)과 제2 절연층(PAS2) 및 제3 절연층(PAS3)에 의해 상호 절연될 수 있다. 복수의 연결 전극(CNE)들은 각각 발광 소자(ED) 및 전극(RME)들과 전기적으로 접촉할 수 있다. 연결 전극(CNE)은 발광 소자(ED)의 양 단부면에 노출된 반도체층과 직접 접촉할 수 있고, 제1 절연층(PAS1)을 관통하는 컨택부(CT1, CT2, CT3, CT4, CT5)를 통해 전극(RME)들 중 적어도 어느 하나와 전기적으로 접촉할 수 있다. 발광 소자(ED)의 양 단부는 연결 전극(CNE1, CNE2, CNE3)들을 통해 전극(RME)과 전기적으로 연결될 수 있다.
일 실시예에 따르면, 표시 장치(10)의 연결 전극(CNE)들은 서로 다른 층에 배치된 연결 전극들로 구분될 수 있다. 예를 들어, 연결 전극(CNE)은 제3 절연층(PAS3) 상에 배치된 제1 연결 전극층(CNE#1)으로 제1 연결 전극(CNE1), 제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4)을 포함하고, 제2 절연층(PAS2)과 제3 절연층(PAS3) 사이에 배치된 제2 연결 전극층(CNE#2)으로 제3 연결 전극(CNE3) 및 제5 연결 전극(CNE5)을 포함할 수 있다.
제1 연결 전극(CNE1)은 제1 방향(DR1)으로 연장된 형상을 갖고 제1 전극(RME1) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1)의 상면을 노출하는 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 전기적으로 접촉하며 제1 발광 소자(ED1)들의 일 측, 또는 제1 단부와 전기적으로 접촉할 수 있다. 제2 연결 전극(CNE2)은 제1 방향(DR1)으로 연장된 형상을 갖고 제7 전극(RME7) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제7 전극(RME7)의 상면을 노출하는 제2 컨택부(CT2)를 통해 제7 전극(RME7)과 전기적으로 접촉하며 제4 발광 소자(ED4)들의 일 측, 또는 제2 단부와 전기적으로 접촉할 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제1 전극(RME1) 또는 제7 전극(RME7)으로 인가된 전기 신호를 발광 소자(ED)의 어느 일 단부로 전달할 수 있다. 제1 발광 소자(ED1)의 제1 단부와 제4 발광 소자(ED4)의 제2 단부는 상기 전기 신호가 직접 인가될 수 있고, 상기 전기 신호는 제1 발광 소자(ED1)의 제2 단부 및 제4 발광 소자(ED4)의 제1 단부를 통해 다른 연결 전극(CNE)들 및 발광 소자(ED)로 전달될 수 있다.
제3 연결 전극(CNE3)은 제1 전극 그룹(RME#1)의 전극들로서, 제2 전극(RME2) 및 제4 전극(RME4)에 걸쳐 배치될 수 있다. 제3 연결 전극(CNE3)은 제1 방향(DR1)으로 연장된 제1 연장부(CN_E1)와 제2 연장부(CN_E2), 및 제1 연장부(CN_E1)와 제2 연장부(CN_E2)를 연결하는 제1 연결부(CN_B1)들을 포함할 수 있다.
제1 연장부(CN_E1)는 제2 전극(RME2) 상에 배치되고 제2 연장부(CN_E2)는 제4 전극(RME4) 상에 배치된다. 제1 연장부(CN_E1)는 제1 연결 전극(CNE1)과 이격되어 대향하고, 제2 연장부(CN_E2)는 제4 연결 전극(CNE4)의 제3 연장부(CN_E3)와 이격되어 대향할 수 있다. 제1 연장부(CN_E1)와 제2 연장부(CN_E2)는 각각 제3 컨택부(CT3)를 통해 노출된 제2 전극(RME2) 및 제4 전극(RME4)과 전기적으로 접촉할 수 있다. 제1 연장부(CN_E1)는 제1 발광 소자(ED1)의 타 측 또는 제2 단부와 전기적으로 접촉하고 제2 연장부(CN_E2)는 제2 발광 소자(ED2)의 타 측 또는 제1 단부와 전기적으로 접촉할 수 있다. 제2 전극(RME2)과 제4 전극(RME4)은 각각 제3 연결 전극(CNE3)을 통해 전기 신호가 전달될 수 있다. 제1 연결부(CN_B1)는 제2 방향(DR2)으로 연장된 형상을 갖고 제1 분리부(ROP1)와 제1 방향(DR1)으로 이격된 영역에 배치될 수 있다. 제1 연결부(CN_B1)는 제2 뱅크(BNL2)들과 제3 뱅크(BNL3) 사이의 공간에 배치될 수 있다. 제3 연결 전극(CNE3)은 평면도 상 후술하는 제4 연결 전극(CNE4)의 제3 연장부(CN_E3)를 둘러싸는 형상을 가질 수 있다.
제4 연결 전극(CNE4)은 제1 전극 그룹(RME#1) 중 한 전극 및 제2 전극 그룹(RME#2) 중 한 전극으로서, 제3 전극(RME3) 및 제5 전극(RME5)에 걸쳐 배치될 수 있다. 제4 연결 전극(CNE4)은 제1 방향(DR1)으로 연장된 제3 연장부(CN_E3)와 제4 연장부(CN_E4), 및 제3 연장부(CN_E3)와 제4 연장부(CN_E4)를 연결하는 제2 연결부(CN_B2)들을 포함할 수 있다.
제3 연장부(CN_E3)는 제3 전극(RME3) 상에 배치되고 제4 연장부(CN_E4)는 제5 전극(RME5) 상에 배치된다. 제3 연장부(CN_E3)는 제3 연결 전극(CNE3)의 제2 연장부(CN_E2)와 이격되어 대향하고, 제4 연장부(CN_E4)는 후술하는 제5 연결 전극(CNE5)의 제5 연장부(CN_E5)와 이격되어 대향할 수 있다. 제3 연장부(CN_E3)와 제4 연장부(CN_E4)는 각각 제4 컨택부(CT4)를 통해 노출된 제3 전극(RME3) 및 제5 전극(RME5)과 전기적으로 접촉할 수 있다. 제3 연장부(CN_E3)는 제2 발광 소자(ED2)의 일 측 또는 제2 단부와 전기적으로 접촉하고 제4 연장부(CN_E4)는 제3 발광 소자(ED3)의 일 측 또는 제1 단부와 전기적으로 접촉할 수 있다. 제3 전극(RME3)과 제5 전극(RME5)은 각각 제4 연결 전극(CNE4)을 통해 전기 신호가 전달될 수 있다. 제2 연결부(CN_B2)는 제2 방향(DR2)으로 연장된 형상을 갖고 제1 분리부(ROP1) 내에 배치될 수 있다.
제5 연결 전극(CNE5)은 제2 전극 그룹(RME#2)의 전극들로서, 제6 전극(RME6) 및 제8 전극(RME8)에 걸쳐 배치될 수 있다. 제5 연결 전극(CNE5)은 제1 방향(DR1)으로 연장된 제5 연장부(CN_E5)와 제6 연장부(CN_E6), 및 제5 연장부(CN_E5)와 제6 연장부(CN_E6)를 연결하는 제3 연결부(CN_B3)들을 포함할 수 있다.
제5 연장부(CN_E5)는 제6 전극(RME6) 상에 배치되고 제6 연장부(CN_E6)는 제8 전극(RME8) 상에 배치된다. 제5 연장부(CN_E5)는 제4 연결 전극(CNE4)의 제4 연장부(CN_E4)와 이격되어 대향하고, 제6 연장부(CN_E6)는 제2 연결 전극(CNE2)과 이격되어 대향할 수 있다. 제5 연장부(CN_E5)와 제6 연장부(CN_E6)는 각각 제5 컨택부(CT5)를 통해 노출된 제6 전극(RME6) 및 제8 전극(RME8)과 전기적으로 접촉할 수 있다. 제5 연장부(CN_E5)는 제3 발광 소자(ED3)의 타 측 또는 제2 단부와 전기적으로 접촉하고 제6 연장부(CN_E6)는 제4 발광 소자(ED4)의 타 측 또는 제1 단부와 전기적으로 접촉할 수 있다. 제6 전극(RME6)과 제8 전극(RME8)은 각각 제5 연결 전극(CNE3)을 통해 전기 신호가 전달될 수 있다. 제3 연결부(CN_B3)는 제2 방향(DR2)으로 연장된 형상을 갖고 제1 분리부(ROP1)와 제1 방향(DR1)으로 이격된 영역에 배치될 수 있다. 제3 연결부(CN_B3)는 제2 뱅크(BNL2)들과 제3 뱅크(BNL3) 사이의 공간에 배치될 수 있다. 제5 연결 전극(CNE5)은 평면도 상 제2 연결 전극(CNE2)을 둘러싸는 형상을 가질 수 있다.
각 연결 전극(CNE)들은 평면도 상 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제1 연결 전극(CNE1), 제2 연결 전극(CNE2) 및 제3 내지 제5 연결 전극(CNE3, CNE4, CNE5)의 연장부(CN_E1, CN_E2, CN_E3, CN_E4, CN_E5, CN_E6)들은 서로 직접 연결되지 않도록 일정 간격 이격될 수 있다. 서로 다른 연결 전극(CNE)들은 서로 이격되어 상호 전기적으로 연결되지 않을 수 있고, 이에 더하여 이들 사이에 배치된 제3 절연층(PAS3)에 의해 상호 전기적으로 절연될 수 있다.
연결 전극(CNE)들은 배치된 전극(RME)의 종류, 및 그 형상에 따라 제1 타입 연결 전극과 제2 타입 연결 전극으로 구분되거나 분리될 수 있다. 연결 전극(CNE)들은 제3 도전층과 직접 전기적으로 연결된 전극 상에 배치된 제1 타입 연결 전극과 제3 도전층과 직접 전기적으로 연결되지 않은 복수의 전극들 상에 배치된 제2 타입 연결 전극을 포함할 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제1 타입 연결 전극이고, 제3 연결 전극(CNE3), 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)은 제2 타입 연결 전극일 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 하나의 전극(RME) 상에만 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 일 방향으로 연장된 형상을 가지며, 제3 도전층과 직접 연결된 전극(RME)들과 발광 소자(ED)들을 전기적으로 연결할 수 있다. 반면, 제3 연결 전극(CNE3), 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)은 각각 연장부들을 포함하여 하나 이상의 전극들 상에 배치될 수 있다. 제3 연결 전극(CNE3), 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)은 부분적으로 절곡된 형상을 가지며, 발광 소자(ED)들을 서로 전기적으로 연결할 수 있다.
제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제3 연결 전극(CNE3)을 통해 서로 전기적으로 연결될 수 있다. 제1 연결 전극(CNE1)을 통해 인가된 전기 신호는 제1 발광 소자(ED1) 및 제3 연결 전극(CNE3)을 통해 제2 발광 소자(ED2)로 전달될 수 있다. 이와 유사하게, 제2 발광 소자(ED2)와 제3 발광 소자(ED3)는 제4 연결 전극(CNE4)을 통해 서로 전기적으로 연결되고, 제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 제5 연결 전극(CNE5)을 통해 서로 전기적으로 연결될 수 있다. 하나의 서브 화소(PXn)에 배치된 발광 소자(ED)들은 제2 타입 연결 전극을 통해 서로 전기적으로 직렬로 연결될 수 있다.
연결 전극(CNE)들은 컨택부(CT1, CT2, CT3, CT4, CT5)들이 배치된 부분에서 그 폭이 부분적으로 큰 형상을 가질 수 있다. 복수의 컨택부(CT1, CT2, CT3, CT4, CT5)들은 발광 소자(ED)들과 제2 방향(DR2)으로 중첩하지 않도록 배치될 수 있다. 예를 들어, 각 컨택부(CT1, CT2, CT3, CT4, CT5)들은 복수의 발광 소자(ED)들이 배치되는 영역과 제1 방향(DR1)으로 이격되어 형성될 수 있다. 발광 소자(ED)는 양 단부에서 광이 방출되는데, 컨택부(CT1, CT2, CT3, CT4, CT5)들은 상기 광의 진행 경로에서 벗어나도록 위치할 수 있다. 도면에서는 복수의 컨택부(CT1, CT2, CT3, CT4, CT5)들이 발광 영역(EMA)에 배치된 것이 예시되어 있으나, 이에 제한되지 않고 복수의 컨택부(CT1, CT2, CT3, CT4, CT5)들은 발광 소자(ED)들이 배치되지 않는 서브 영역(SA)에 형성될 수 있다. 발광 소자(ED)에서 방출된 광이 컨택부(CT1, CT2, CT3, CT4, CT5)에서 반사되거나 굴절되는 것을 최소화할 수 있고, 표시 장치(10)의 제조 공정에서 전극 라인의 상면을 노출하는 컨택부(CT1, CT2, CT3, CT4, CT5)에 의해 발광 소자(ED)들이 컨택부 부근에서 뭉치는 것을 방지할 수 있다.
연결 전극(CNE)들은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 연결 전극(CNE)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 연결 전극(CNE)을 투과하여 전극(RME)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 절연층(PAS3)은 제2 연결 전극층(CNE#2)과 제2 절연층(PAS2) 상에 배치된다. 제3 절연층(PAS3)은 제2 절연층(PAS2) 상에 전면적으로 배치되어 제2 연결 전극층(CNE#2)의 연결 전극들을 덮도록 배치되고, 제1 연결 전극층(CNE#1)의 연결 전극들은 제3 절연층(PAS3) 상에 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극층(CNE#1)의 연결 전극들이 배치된 영역을 제외하고 비아층(VIA) 상에 전면적으로 배치될 수 있다. 예를 들어, 제3 절연층(PAS3)은 제1 절연층(PAS1), 및 제2 절연층(PAS2)에 더하여 제1 뱅크(BNL1), 제2 뱅크(BNL2) 및 제3 뱅크(BNL3) 상에도 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극층(CNE#1)의 연결 전극들이 제2 연결 전극층(CNE#2)의 연결 전극들과 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다.
몇몇 실시예에서, 표시 장치(10)는 제3 절연층(PAS3)이 생략될 수 있다. 이에 따라, 복수의 연결 전극(CNE)들은 각각 제2 절연층(PAS2) 상에 직접 배치되어 실질적으로 서로 동일한 층에 배치될 수도 있다.
한편, 도면으로 도시하지 않았으나, 제1 연결 전극층(CNE#1) 및 제3 절연층(PAS3) 상에는 다른 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB) 상에 배치된 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
도 9를 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31)은 n형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn 등일 수 있다.
제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32)은 p형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다.
발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(ED)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx) 등을 포함할 수 있다. 도 9에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나 이에 제한되지 않으며, 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다.
절연막(38)은 제1 반도체층(31), 제2 반도체층(32), 발광층(36) 및 전극층(37) 들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
한편, 상술한 바와 같이, 일 실시예에 따른 표시 장치(10)는 복수의 연결 전극(CNE)들이 제2 절연층(PAS2) 및 제3 절연층(PAS3)을 기준으로 배치된 층에 따라 서로 다른 연결 전극층(CNE#1, CNE#2)의 연결 전극들로 구분되거나 분리될 수 있다. 일 실시예에 따르면, 동일한 연결 전극층(CNE#1, CNE#2)에 배치된 연결 전극들은 발광 소자(ED)의 양 측 중, 동일한 일 측과 전기적으로 접촉할 수 있다. 이러한 연결 전극(CNE)들의 배치는 표시 장치(10)의 제조 공정에서 제2 절연층(PAS2) 및 제3 절연층(PAS3)의 패턴이 쉬프트(Shift) 되더라도, 그에 대응하여 연결 전극(CNE)들의 패턴들도 쉬프트하여 패턴들 간 오버레이(Overlay) 설계가 오정렬될 때의 대응이 가능한 이점이 있다.
도 10은 일 실시예에 따른 표시 장치의 연결 전극들 및 발광 소자들의 배치를 나타내는 평면도이다. 도 10에서는 일 서브 화소(PXn)의 발광 영역(EMA)에 배치된 전극(RME)들, 발광 소자(ED)들 및 연결 전극(CNE)들의 상대적인 배치를 간략하게 도시하고 있다.
도 3 내지 도 9와 결부하여 도 10을 참조하면, 제1 연결 전극(CNE1), 제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4)은 제1 연결 전극층(CNE#1)의 연결 전극으로서, 각각 제3 절연층(PAS3) 상에 배치되고, 제3 연결 전극(CNE3)과 제5 연결 전극(CNE5)은 제2 연결 전극층(CNE#2)의 연결 전극으로서, 각각 제2 절연층(PAS2)과 제3 절연층(PAS3) 사이에 배치된다.
연결 전극(CNE)들이 배치되는 위치는 제2 절연층(PAS2) 및 제3 절연층(PAS3)의 패턴 형상 및 위치와 연관될 수 있다. 제2 절연층(PAS2)과 제3 절연층(PAS3)은 제1 절연층(PAS1) 상에 전면적으로 배치되었다가 일부분을 제거하여 발광 소자(ED)의 일 측 및 타 측을 노출하는 공정을 통해 형성될 수 있다. 연결 전극(CNE)들은 발광 소자(ED)들의 일 측 또는 타 측과 전기적으로 접촉하도록 제2 절연층(PAS2) 및 제3 절연층(PAS3)이 배치되지 않고 노출된 부분에 대응하여 배치될 수 있다.
일 실시예에 따르면, 표시 장치(10)는 동일한 연결 전극층(CNE#1, CNE#2)의 연결 전극(CNE)들이 발광 소자(ED)의 양 측 중 동일한 일 측과 전기적으로 접촉하도록 배치될 수 있다. 제1 연결 전극층(CNE#1)의 제1 연결 전극(CNE1), 제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4)은 발광 소자(ED)의 일 측과 전기적으로 접촉하도록 배치되고, 제2 연결 전극층(CNE#2)의 제3 연결 전극(CNE3) 및 제5 연결 전극(CNE5)은 발광 소자(ED)의 타 측과 전기적으로 접촉하도록 배치될 수 있다. 특히, 제3 연결 전극(CNE3), 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)들은 각각 복수의 전극(RME)들에 걸쳐 배치되며 서로 다른 발광 소자(ED)들에 접촉하더라도, 서로 다른 발광 소자(ED)의 양 측 중 각각 동일한 일 측 또는 타 측과만 전기적으로 접촉하도록 배치될 수 있다.
동일한 연결 전극층(CNE#1, CNE#2)의 연결 전극(CNE)들은 서로 제1 방향(DR1)으로 나란하게 배치될 수 있다. 예를 들어, 제1 연결 전극(CNE1)은 제4 연결 전극(CNE4)의 제4 연장부(CN_E4)와 제1 방향(DR1)으로 나란하게 배치되고, 제2 연결 전극(CNE2)은 제4 연결 전극(CNE4)의 제3 연장부(CN_E3)와 제1 방향(DR1)으로 나란하게 배치될 수 있다. 제3 연결 전극(CNE3)의 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 각각 제5 연결 전극(CNE5)의 제5 연장부(CN_E5) 및 제6 연장부(CN_E6)와 제1 방향(DR1)으로 나란하게 배치될 수 있다.
제2 절연층(PAS2) 및 제3 절연층(PAS3)의 형성 공정에서, 발광 소자(ED)의 일 측 및 타 측이 노출되도록 상기 절연층들을 이루는 재료를 패터닝하는 공정이 수행된다. 상기 패터닝 공정은 상기 절연층을 이루는 재료를 제거하는 공정으로, 마스크 패턴의 오버레이 설계를 통해 그 위치가 결정될 수 있다. 표시 장치(10)는 복수의 동일한 연결 전극층(CNE#1, CNE#2)의 연결 전극(CNE)들이 발광 소자(ED)의 양 측 중에서 동일한 일 측 또는 타 측과 전기적으로 접촉하도록 설계됨과 동시에, 제2 절연층(PAS2) 및 제3 절연층(PAS3)의 형성 공정에서 사용되는 각 층들의 마스크 패턴도 발광 소자(ED)의 양 측 중에서 동일한 일 측 또는 타 측을 노출하도록 설계될 수 있다.
예를 들어, 제2 절연층(PAS2)의 형성 공정은 발광 소자(ED)의 타 측(또는 제2 측)을 노출시키고, 제3 절연층(PAS3)의 형성 공정은 발광 소자(ED)의 일 측(또는 제1 측)을 노출시킬 수 있다. 발광 소자(ED)는 제3 절연층(PAS3)의 형성 공전 전에는 제2 절연층(PAS2)을 이루는 재료에 의해 일 측이 덮이거나 중첩하여 있다가, 제3 절연층(PAS3)의 형성 공정에서 제2 절연층(PAS2)을 이루는 재료가 함께 제거되면서 상기 일 측이 노출될 수 있다. 예를 들어, 제2 절연층(PAS2)의 형성 공정에서, 각 발광 소자(ED)들은 타 측(또는 제2 측)이 공통적으로 노출되고, 제3 절연층(PAS3)의 형성 공정에서 일 측이 공통적으로 노출될 수 있다.
여기서, 상기 절연층을 형성하기 위한 마스크 패턴이 그 하부 층과의 오버레이 설계치와 달리 오정렬될 경우, 상기 절연층의 재료가 제거되는 부분의 위치가 설계값과 달라질 수 있다. 일 실시예에 따른 표시 장치(10)는 해당 절연층의 형성 공정에서 발광 소자(ED)들의 노출된 부분이 동일한 방향의 일 측이므로, 오버레이 오정렬에 따른 보완이 용이한 이점이 있다. 마스크 패턴의 오정렬에 의해 일부분의 발광 소자(ED)들의 제1 측이 설계값 대로 노출되지 않는다면, 다른 발광 소자(ED)들도 제1 측이 유사하게 노출되지 않을 수 있다. 이 경우, 상기 마스크 패턴을 다시 정렬하거나 추가적인 패터닝 공정을 통해 발광 소자(ED)들의 제1 측을 설계값대로 노출시킬 수 있다.
이와 유사하게, 상기 절연층들의 패터닝 공정 이후에 수행되는 연결 전극(CNE)들의 형성 공정도 마스크 패턴의 오버레이 설계를 통해 연결 전극(CNE)들의 형성 위치가 결정될 수 있다. 제2 절연층(PAS2)의 형성 공정에서 발광 소자(ED)들의 제2 측이 노출되면 제2 연결 전극층(CNE#2)의 연결 전극(CNE)들을 형성하고, 제3 절연층(PAS3)의 형성 공정에서 발광 소자(ED)들의 제1 측이 노출되면 제1 연결 전극층(CNE#1)의 연결 전극(CNE)들을 형성한다.
발광 소자(ED)의 제1 측 또는 제2 측을 노출시키는 마스크 패턴이 오정렬되더라도, 제1 연결 전극층(CNE#1) 및 제2 연결 전극층(CNE#2)을 형성하는 마스크 패턴도 그 오정렬된 수치만큼 쉬프트하여 공정을 수행할 수 있다. 발광 소자(ED)의 제1 측을 노출하는 마스크 패턴이 동일한 방향으로 쉬프트되는 만큼, 발광 소자(ED)의 제1 측과 전기적으로 접촉하는 연결 전극(CNE)들도 동일한 방향으로 쉬프트되어 형성될 수 있다.
특히, 제3 연결 전극(CNE3), 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)들은 각각 전극(RME)들에 걸쳐 배치되며 서로 다른 발광 소자(ED)들에 전기적으로 접촉하도록 배치된다. 다만, 제3 연결 전극(CNE3), 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)들은 서로 다른 발광 소자(ED)의 양 측 중 각각 동일한 일 측 또는 타 측과만 전기적으로 접촉하도록 배치 설계가 이루어짐에 따라, 서로 다른 발광 소자(ED)들 중 어느 한 발광 소자(ED)만이 연결 전극(CNE)과 전기적으로 접촉하고 다른 연결 전극(CNE)은 접촉하지 않는 문제가 발생하지 않을 수 있다. 복수의 전극(RME)들에 걸쳐 배치된 연결 전극(CNE)들을 오버레이 정렬 중 쉬프트하여 형성하더라도, 해당 연결 전극(CNE)들의 연장부(CN_E1, CN_E2, CN_E3, CN_E4, CN_E5, CN_E6)들이 동일한 방향으로 이동하게 되므로, 다른 연결 전극(CNE) 또는 연장부(CN_E1, CN_E2, CN_E3, CN_E4, CN_E5, CN_E6)와 이격된 간격이 동일하게 유지될 수 있다.
일 실시예에 따른 표시 장치(10)는 발광 소자(ED)들의 양 측을 노출하는 절연층의 패턴, 및 연결 전극(CNE)들의 배치를 동일한 층의 패턴들은 발광 소자(ED)의 양 측들 중 동일한 일 측에 대응하도록 설계될 수 있다. 표시 장치(10)는 제조 공정에서 상기 절연층의 패턴 및 연결 전극(CNE)들의 배치를 동일한 방향으로 쉬프트하여 오버레이 설계의 오정렬에 대응할 수 있고, 연결 전극(CNE)들과 발광 소자(ED)들의 미접촉 문제, 및 연결 전극(CNE)들 간의 단락 문제를 방지할 수 있는 이점이 있다.
상술한 바와 같이 발광 소자(ED)는 서로 다른 도전형으로 도핑된 제1 반도체층(31)과 제2 반도체층(32)을 포함하여 전기장에 의해 일 단부가 특정 방향을 향하도록 배향될 수 있다. 발광 소자(ED)의 제1 단부 및 제2 단부는 제1 반도체층(31) 또는 제2 반도체층(32)이 배치된 위치에 따라 구분될 수 있다.
일 실시예에 따르면, 발광 소자(ED)는 제2 반도체층(32)이 인접하여 위치한 일 단부가 제1 단부이고, 제1 반도체층(31)이 위치한 타 단부가 제2 단부로 정의될 수 있다. 상술한 바와 같이, 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 각각 제1 단부가 제1 전극(RME1) 및 제5 전극(RME5) 상에 배치되고 제2 단부가 각각 제2 전극(RME2) 및 제6 전극(RME6) 상에 배치될 수 있다. 반면, 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 각각 제1 단부가 제4 전극(RME4) 및 제8 전극(RME8) 상에 배치되고 제2 단부가 각각 제3 전극(RME3) 및 제7 전극(RME7) 상에 배치될 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 제1 단부가 향하는 방향이 제2 방향(DR2) 일 측이고, 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 제1 단부가 향하는 방향이 제2 방향(DR2) 타 측일 수 있다. 예를 들어, 복수의 발광 소자(ED)들 중 일부는 다른 발광 소자(ED)들과 제1 단부가 향하는 방향이 서로 반대 방향일 수 있다.
발광 소자(ED)들의 제1 단부가 향하는 방향은 전극(RME) 또는 전극 라인에 인가된 정렬 신호에 따라 달라질 수 있다. 제1 방향(DR1)으로 이격된 전극(RME)들은 표시 장치(10)의 제조 공정에서는 서로 연결된 하나의 전극 라인으로 형성될 수 있고, 이들에는 동일한 정렬 신호가 인가될 수 있다. 예를 들어, 제1 전극(RME1)과 제5 전극(RME5)이 하나의 전극 라인으로 형성되고, 제2 전극(RME2)과 제6 전극(RME6)이 하나의 전극 라인으로 형성될 수 있다. 제2 방향(DR2)으로 이웃한 전극 라인들에는 서로 다른 정렬 신호가 인가되고, 상기 정렬 신호가 생성하는 전기장에 의해 발광 소자(ED)들의 제1 단부가 어느 한 전극 라인, 또는 전극(RME)을 향하도록 배치될 수 있다. 다만, 제2 전극(RME2) 및 제6 전극(RME6)이 형성하는 전극 라인과 제3 전극(RME3) 및 제7 전극(RME7)이 형성하는 전극 라인은 서로 동일한 정렬 신호가 인가될 수 있고, 제3 전극(RME3) 및 제7 전극(RME7)이 형성하는 전극 라인은 제4 전극(RME4) 및 제8 전극(RME8)이 형성하는 전극 라인과 다른 정렬 신호가 인가될 수 있다. 그에 따라, 제1 전극(RME1)과 제2 전극(RME2) 상에 배치된 제1 발광 소자(ED1)들과 제3 전극(RME3) 및 제4 전극(RME4) 상에 배치된 제2 발광 소자(ED2)들은 제1 단부가 향하는 방향이 반대 방향일 수 있다.
제1 발광 소자(ED1)의 제1 단부는 제1 연결 전극(CNE1)을 통해 제1 전극(RME1)과 전기적으로 연결된다. 제1 발광 소자(ED1)의 제2 단부는 제3 연결 전극(CNE3)을 통해 제2 발광 소자(ED2)의 제1 단부와 전기적으로 연결된다. 제2 발광 소자(ED2)의 제2 단부는 제4 연결 전극(CNE4)을 통해 제3 발광 소자(ED3)의 제1 단부와 전기적으로 연결되고, 제3 발광 소자(ED3)의 제2 단부는 제4 발광 소자(ED4)의 제1 단부와 전기적으로 연결될 수 있다. 제4 발광 소자(ED4)의 제2 단부는 제2 연결 전극(CNE2)을 통해 제7 전극(RME7)과 전기적으로 연결될 수 있다. 복수의 발광 소자(ED)들은 제1 단부 및 제2 단부가 향하는 방향이 정의될 수 있고, 서로 다른 발광 소자(ED)들은 제1 단부 및 제2 단부가 어느 한 연결 전극(CNE)을 통해 서로 전기적으로 연결될 수 있다. 제1 단부 및 제2 단부가 서로 연결된 발광 소자(ED)들은 전기적으로 직렬 연결을 구성할 수 있다.
도 10에서는 서로 다른 각 발광 소자(ED)들이 제1 단부가 향하는 방향이 균일한 경우가 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 동일한 전극(RME)들 상에 배치된 발광 소자(ED)들 중에서도 제1 단부가 향하는 방향이 다른 발광 소자(ED)들을 포함할 수 있다. 이 경우, 연결 전극(CNE)들을 통해 일부의 발광 소자(ED)들만이 서로 정방향 연결을 가질 수 있고, 다른 일부는 정방향 연결이 되지 않고 미발광 발광 소자(ED)로 남을 수도 있다. 이에 대한 설명은 다른 실시예가 참조된다.
이하, 다른 도면들을 더 참조하여 표시 장치(10)의 다양한 실시예들에 대하여 설명하기로 한다.
도 11은 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다. 도 11에서는 표시 장치(10_1)의 일 서브 화소(PXn)에 배치된 전극(RME)들, 연결 전극(CNE)들 및 발광 소자(ED)들의 상대적인 배치를 도시하고 있다.
도 11을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 제5 연결 전극(CNE5_1)의 제3 연결부(CN_B3)도 발광 영역(EMA)의 제1 분리부(ROP1) 내에 배치될 수 있다. 표시 장치(10_1)는 동일한 연결 전극층(CNE#1, CNE#2)에 배치된 연결 전극(CNE)들이 발광 소자(ED)의 양 측들 중 동일한 일 측과 전기적으로 접촉한다면, 그 패턴 형상은 다양하게 변형될 수 있다. 표시 장치(10_1)는 제5 연결 전극(CNE5_1)의 제3 연결부(CN_B3)가 제1 분리부(ROP1) 내에 배치됨에 따라, 제3 연결 전극(CNE3_1)과 제5 연결 전극(CNE5_1)의 평면도 상 패턴 형상이 실질적으로 동일할 수 있다.
그 외, 제1 연결 전극층(CNE#1)의 연결 전극으로서, 제1 연결 전극(CNE1_1), 제2 연결 전극(CNE2_1) 및 제4 연결 전극(CNE4_1)의 배치는 도 4의 실시예와 실질적으로 동일하다. 제1 분리부(ROP1) 내에서 제4 연결 전극(CNE4_1)의 제2 연결부(CN_B2)는 제5 연결 전극(CNE5_1)의 제3 연결부(CN_B3)와 제1 방향(DR1)으로 이격될 수 있다.
제3 연결 전극(CNE3_1)과 제5 연결 전극(CNE5_1)은 제2 연결 전극층(CNE#2)의 연결 전극으로서, 서로 동일한 층에 배치될 수 있다. 제3 연결 전극(CNE3_1)과 제5 연결 전극(CNE5_1)은 동일한 공정에서 형성됨에 따라, 마스크 패턴의 쉬프트에 의해 동일한 방향으로 그 배치 위치가 이동할 수 있다. 제3 연결 전극(CNE3_1)과 제5 연결 전극(CNE5_1)이 평면도 상 동일한 형상을 가짐에 따라, 제1 연결부(CN_B1) 및 제3 연결부(CN_B3)가 연장부들의 제1 방향(DR1) 일 측인 상측에 위치할 수 있다. 그에 따라, 제3 연결 전극(CNE3_1) 및 제5 연결 전극(CNE5_1)의 마스크 패턴은 제2 방향(DR2)으로의 쉬프트 뿐만 아니라, 제1 방향(DR1)으로의 쉬프트에도 제3 연결 전극(CNE3_1) 및 제5 연결 전극(CNE5_1)이 동일한 방향으로 쉬프트될 수 있다. 예를 들어, 표시 장치(10_1)는 제3 연결 전극(CNE3_1) 및 제5 연결 전극(CNE5_1)의 상하 방향 및 좌우 방향 쉬프트의 대응이 가능한 이점이 있다.
도 12는 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다. 도 12에서는 표시 장치(10_2)의 일 서브 화소(PXn)에 배치된 전극(RME)들, 연결 전극(CNE)들 및 발광 소자(ED)들의 상대적인 배치를 도시하고 있다.
도 12를 참조하면, 일 실시예에 따른 표시 장치(10_2)는 제1 연결 전극층(CNE#1)의 연결 전극(CNE1_2, CNE2_2, CNE3_2)들이 발광 소자(ED)들의 타 측(또는 제2 측)과 전기적으로 접촉하도록 배치되고, 제2 연결 전극층(CNE#2)의 연결 전극(CNE3_2, CNE5_2)들이 발광 소자(ED)들의 일 측(또는 제1 측)과 전기적으로 접촉하도록 배치될 수 있다. 도 4의 실시예와 대비하여 각 연결 전극(CNE)들은 그 하부에 배치된 전극(RME)들이 달라질 수 있고, 제1 타입 연결 전극으로서 제1 연결 전극(CNE1_2)과 제2 연결 전극(CNE2_2)이 배치되는 전극(RME)으로서, 제3 도전층과 직접 연결되는 전극도 달라질 수 있다.
제1 연결 전극(CNE1_2)은 제2 전극(RME2) 상에 배치되어 제1 발광 소자(ED1)의 타 측과 전기적으로 접촉할 수 있다. 제2 전극(RME2)은 제3 뱅크(BNL3)와 중첩하는 부분에 형성된 제1 전극 컨택홀(CTD)을 통해 하부의 제2 도전 패턴(CDP2)과 직접 전기적으로 연결될 수 있다. 제2 연결 전극(CNE2_2)은 제8 전극(RME8) 상에 배치되어 제4 발광 소자(ED4)의 타 측과 전기적으로 접촉할 수 있다. 제8 전극(RME8)은 제3 뱅크(BNL3)와 중첩하는 부분에 형성된 제2 전극 컨택홀(CTS)을 통해 하부의 제2 전압 배선(VL2)과 직접 전기적으로 연결될 수 있다. 표시 장치(10_2)는 연결 전극(CNE)들의 배치에 따라 제3 도전층과 직접 연결된 전극들이 달라질 수 있다.
제3 연결 전극(CNE3_2)은 제1 전극(RME1) 및 제3 전극(RME3) 상에 배치되어 제1 발광 소자(ED1)의 제1 측 및 제2 발광 소자(ED2)의 제1 측과 전기적으로 접촉할 수 있다. 제4 연결 전극(CNE4_2)은 제4 전극(RME4) 및 제8 전극(RME8) 상에 배치되어 제2 발광 소자(ED2)의 제2 측(또는 반대측) 및 제3 발광 소자(ED3)의 제2 측과 전기적으로 접촉할 수 있고, 제5 연결 전극(CNE5_2)은 제5 전극(RME5) 및 제7 전극(RME7) 상에 배치되어 제3 발광 소자(ED3)의 제1 측 및 제4 발광 소자(ED4)의 제1 측과 전기적으로 접촉할 수 있다.
각 발광 소자(ED)들은 일 측 및 타 측과 전기적으로 접촉하는 연결 전극(CNE)이 달라지더라도, 제1 단부 및 제2 단부와 전기적으로 접촉하는 연결 전극(CNE)은 달라지지 않을 수 있다. 예를 들어, 제1 발광 소자(ED1)는 제2 전극(RME2) 상에 배치된 타 측이 제1 단부이고, 제1 발광 소자(ED1)의 제1 단부는 제1 연결 전극(CNE1_2)과 전기적으로 접촉할 수 있다. 제1 발광 소자(ED1)의 제2 단부는 제1 전극(RME1) 상에 배치되고, 제1 단부가 향하는 방향은 제2 방향(DR2)의 타 측일 수 있다.
이와 유사하게, 제2 발광 소자(ED2)는 제1 단부가 제3 전극(RME3) 상에 배치되고 제2 단부가 제4 전극(RME4) 상에 배치될 수 있다. 제3 발광 소자(ED3)는 제1 단부가 제6 전극(RME6) 상에 배치되고 제2 단부가 제5 전극(RME5) 상에 배치되며, 제4 발광 소자(ED4)는 제1 단부가 제7 전극(RME7) 상에 배치되고 제2 단부가 제8 전극(RME8) 상에 배치될 수 있다.
발광 소자(ED)들의 일 측과 타 측은 평면도 상 제2 방향(DR2)의 일 방향 또는 타 방향에 의해 결정되는 반면, 발광 소자(ED)들의 제1 단부 및 제2 단부는 하부의 제3 도전층과의 전기적 연결을 고려하여 배치될 수 있다. 제1 발광 소자(ED1)의 제1 단부는 제1 전극 컨택홀(CTD)을 통해 제1 트랜지스터(T1)와 전기적으로 연결된 전극, 예컨대 제2 전극(RME2) 상에 배치되고, 제4 발광 소자(ED4)의 제2 단부는 제2 전극 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 전기적으로 연결된 전극, 예컨대 제8 전극(RME8) 상에 배치될 수 있다.
발광 소자(ED)들의 제1 단부가 향하는 방향은 하부의 제3 도전층과의 연결을 고려하여 제조 공정 중 전극 라인에 인가되는 정렬 신호에 따라 결정될 수 있다. 본 실시예의 표시 장치(10_2)는 도 4의 실시예와 비교하여 연결 전극(CNE)들의 배치에 더하여 각 발광 소자(ED)들의 제1 단부가 향하는 방향도 함께 달라질 수 있다. 표시 장치(10_2)는 연결 전극층(CNE#1, CNE#2)들의 연결 전극들이 서로 다른 위치에 배치되더라도, 그에 대응하여 발광 소자(ED)들의 제1 단부가 향하는 방향이 달라지고, 발광 소자(ED)들 간 직렬 연결을 유지할 수 있다.
도 13은 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 13을 참조하면, 일 실시예에 따른 표시 장치(10_3)는 제3 연결 전극(CNE3_3)의 제1 연결부(CN_B1) 발광 영역(EMA)의 제1 분리부(ROP1) 내에 배치될 수 있다. 본 실시예의 표시 장치(10_3)는 제3 연결 전극(CNE3_3)의 평면도 상 패턴 형상이 다른 점에서 도 12의 실시예와 차이가 있다. 도 11의 실시예에서 상술한 바와 같이, 제3 연결 전극(CNE3_3)의 제1 연결부(CN_B1)가 제1 분리부(ROP1) 내에 배치됨에 따라, 제5 연결 전극(CNE5_3)과 평면도 상 패턴 형상이 서로 동일할 수 있다. 제2 연결 전극층(CNE#2)의 형성 공정에서, 제3 연결 전극(CNE3_3) 및 제5 연결 전극(CNE5_3)의 마스크 패턴은 상하 방향 및 좌우 방향으로 쉬프트 대응이 가능한 이점이 있다. 그 외, 제1 연결 전극층(CNE#1)으로서 제1 연결 전극(CNE1_3), 제2 연결 전극(CNE2_3) 및 제4 연결 전극(CNE4_3)의 배치는 도 12의 실시예와 동일한 바, 자세한 설명은 생략하기로 한다.
도 14는 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 14를 참조하면, 일 실시예에 따른 표시 장치(10_4)는 제2 연결 전극층(CNE#2)의 연결 전극(CNE)들이 일 방향으로 연장된 형상으로 배치되고, 제4 연결 전극(CNE4_4)은 어느 한 제2 연결 전극층(CNE#2)의 연결 전극(CNE)을 부분적으로 둘러싸는 형상으로 배치될 수 있다. 본 실시예는 몇몇 연결 전극(CNE)들의 평면도 상 패턴 형상이 달라지고, 연결 전극(CNE)과 전극(RME)들, 및 전극(RME)들과 제3 도전층의 연결 구조가 달라질 수 있다.
제1 연결 전극(CNE1_4)은 제1 전극(RME1) 상에 배치되어 제1 발광 소자(ED1)의 일 측과 전기적으로 접촉할 수 있다. 제1 전극(RME1)은 제1 전극 컨택홀(CTD)을 통해 하부의 제2 도전 패턴(CDP2)과 직접 전기적으로 연결될 수 있다. 제2 연결 전극(CNE2_4)은 제3 전극(RME3) 상에 배치되어 제2 발광 소자(ED2)의 일 측과 전기적으로 접촉할 수 있다. 제3 전극(RME3)은 제2 전극 컨택홀(CTS)을 통해 하부의 제2 전압 배선(VL2)과 직접 연결될 수 있다.
제3 연결 전극(CNE3_4)은 제1 방향(DR1)으로 연장되어 제2 전극(RME2) 및 제6 전극(RME6) 상에 배치된다. 제3 연결 전극(CNE3_4)은 제1 발광 소자(ED1)의 제2 측(또는 반대측) 및 제3 발광 소자(ED3)의 제2 측과 전기적으로 접촉할 수 있다. 제3 연결 전극(CNE3_4)은 제3 컨택부(CT3)를 통해 제2 전극(RME2) 및 제6 전극(RME6)과 전기적으로 접촉할 수 있다.
제4 연결 전극(CNE4_4)은 도 4의 제5 연결 전극(CNE5)과 유사한 평면 형상을 가질 수 있다. 제4 연결 전극(CNE4_4)은 제3 연장부(CN_E3)가 제5 전극(RME5) 상에 배치되고 제4 연장부(CN_E4)가 제7 전극(RME7) 상에 배치되며, 제2 연결부(CN_B2)는 제1 분리부(ROP1)와 제1 방향(DR1)으로 이격되어 배치될 수 있다. 제4 연결 전극(CNE4_4)은 제3 발광 소자(ED3)의 일 측 및 제4 발광 소자(ED4)의 일 측과 전기적으로 접촉할 수 있다. 제4 연결 전극(CNE4_4)은 제4 컨택부(CT4)를 통해 제5 전극(RME5) 및 제7 전극(RME7)과 전기적으로 접촉할 수 있다.
제5 연결 전극(CNE5_4)은 제1 방향(DR1)으로 연장되어 제4 전극(RME4) 및 제8 전극(RME8) 상에 배치된다. 제5 연결 전극(CNE5_4)은 제2 발광 소자(ED2)의 타 측 및 제5 발광 소자(ED5)의 타 측(또는 제2 측)과 전기적으로 접촉할 수 있다. 제5 연결 전극(CNE5_4)은 제5 컨택부(CT5)를 통해 제4 전극(RME4) 및 제8 전극(RME8)과 접촉할 수 있다.
제1 연결 전극(CNE1_4), 제2 연결 전극(CNE2_4), 제3 연결 전극(CNE3_4) 및 제5 연결 전극(CNE5_4)은 각각 제1 방향(DR1)으로 연장된 형상을 가질 수 있다. 다만, 제1 연결 전극(CNE1_4)과 제2 연결 전극(CNE2_4)은 하나의 전극(RME) 상에만 배치되고, 제3 연결 전극(CNE3_4)과 제5 연결 전극(CNE5_4)은 전극(RME)들 상에 배치될 수 있다. 일 실시예에서, 제1 연결 전극(CNE1_4)과 제2 연결 전극(CNE2_4)의 제1 방향(DR1)으로 연장된 길이는 제3 연결 전극(CNE3_4)과 제5 연결 전극(CNE5_4)의 제1 방향(DR1)으로 연장된 길이보다 작을 수 있다.
제2 연결 전극층(CNE#2)의 연결 전극(CNE)들이 평면도 상 패턴 형상이 달라지더라도 동일한 연결 전극층(CNE#1, CNE#2)의 연결 전극(CNE)들은 발광 소자(ED)의 양 측들 중 동일한 일 측과 전기적으로 접촉하도록 배치될 수 있다. 특히, 제3 연결 전극(CNE3_4)과 제5 연결 전극(CNE5_4)이 일 방향으로 연장된 형상을 가짐에 따라, 마스크 패턴의 제2 방향(DR2) 쉬프트에 대응이 용이한 이점이 있다.
이상의 실시예와 달리, 연결 전극(CNE)들의 배치가 발광 소자(ED)들의 제1 단부가 향하는 방향과 무관한 배치를 가질 수 있다. 표시 장치(10_4)는 양 단부가 배치된 전극(RME)이 동일한 발광 소자(ED)들 중에서도 제1 단부가 향하는 방향이 서로 다를 수도 있다.
도 15는 도 14의 표시 장치에서 서로 다른 전극 그룹들 상에 배치된 발광 소자들의 배치를 나타내는 평면도이다.
도 14에 더하여 도 15를 참조하면, 각 발광 소자(ED; ED1, ED2, ED3, ED4)들은 제1 단부가 향하는 방향에 따라 각각 서로 다른 발광 소자로 구분되거나 분리될 수 있다. 예를 들어, 제1 발광 소자(ED1)는 제1 단부가 제1 전극(RME1) 상에 배치되어 제1 연결 전극(CNE1_4)과 전기적으로 접촉하는 제1 타입 발광 소자(ED1_A)와, 제1 단부가 제2 전극(RME2) 상에 배치되어 제3 연결 전극(CNE3_4)과 전기적으로 접촉하는 제2 타입 발광 소자(ED1_B)를 포함할 수 있다. 제1 타입 발광 소자(ED1_A)와 제2 타입 발광 소자(ED1_B)는 제1 단부가 향하는 방향이 서로 반대 방향일 수 있다.
이와 유사하게, 제2 발광 소자(ED2)는 제1 단부가 제4 전극(RME4) 상에 배치되어 제5 연결 전극(CNE5_4)과 전기적으로 접촉하는 제1 타입 발광 소자(ED2_A)와, 제1 단부가 제3 전극(RME3) 상에 배치되어 제2 연결 전극(CNE2_4)과 전기적으로 접촉하는 제2 타입 발광 소자(ED2_B)를 포함할 수 있다. 제3 발광 소자(ED3)는 제1 단부가 제6 전극(RME6) 상에 배치되어 제3 연결 전극(CNE3_4)과 전기적으로 접촉하는 제1 타입 발광 소자(ED3_A)와, 제1 단부가 제5 전극(RME5) 상에 배치되어 제4 연결 전극(CNE4_4)과 전기적으로 접촉하는 제2 타입 발광 소자(ED3_B)를 포함할 수 있다. 제4 발광 소자(ED4)는 제1 단부가 제7 전극(RME7) 상에 배치되어 제4 연결 전극(CNE4_4)과 전기적으로 접촉하는 제1 타입 발광 소자(ED4_A)와, 제1 단부가 제8 전극(RME8) 상에 배치되어 제5 연결 전극(CNE5_4)과 전기적으로 접촉하는 제2 타입 발광 소자(ED4_B)를 포함할 수 있다.
제1 발광 소자(ED1)의 제1 타입 발광 소자(ED1_A)는 제1 단부가 제1 연결 전극(CNE1_4)을 통해 제1 전극(RME1)과 전기적으로 연결되고, 제2 단부는 제3 연결 전극(CNE3_4)을 통해 제3 발광 소자(ED3)의 제1 타입 발광 소자(ED3_A)와 전기적으로 연결될 수 있다. 제3 발광 소자(ED3)의 제1 타입 발광 소자(ED3_A)는 제2 단부가 제4 연결 전극(CNE4_4)을 통해 제4 발광 소자(ED4)의 제1 타입 발광 소자(ED4_A)의 제1 단부와 전기적으로 연결될 수 있다. 제4 발광 소자(ED4)의 제1 타입 발광 소자(ED4_A)는 제2 단부가 제5 연결 전극(CNE5_4)을 통해 제2 발광 소자(ED2)의 제1 타입 발광 소자(ED2_A)의 제1 단부와 전기적으로 연결될 수 있다. 제2 발광 소자(ED2)의 제1 타입 발광 소자(ED2_A)는 제2 연결 전극(CNE2_4)을 통해 제3 전극(RME3)과 전기적으로 연결될 수 있다.
각 발광 소자(ED; ED1, ED2, ED3, ED4)들의 제1 타입 발광 소자(ED1_A, ED2_A, ED3_A, ED4_A)들은 정방향 연결을 통해 전기적으로 직렬로 연결될 수 있고, 각각 발광 가능한 발광 소자들일 수 있다. 반면, 각 발광 소자(ED; ED1, ED2, ED3, ED4)들의 제2 타입 발광 소자(ED1_B, ED2_B, ED3_B, ED4_B)들은 제1 타입 발광 소자(ED1_A, ED2_A, ED3_A, ED4_A)들과 반대 방향으로 전기적으로 연결될 수 있다. 예컨대 제1 발광 소자(ED1)의 제2 타입 발광 소자(ED1_B)는 제2 단부가 제1 연결 전극(CNE1_4)을 통해 제1 전극(RME1)과 연결됨으로써, 역방향 연결을 구성할 수 있다. 예를 들어, 각 발광 소자(ED; ED1, ED2, ED3, ED4)들의 제2 타입 발광 소자(ED1_B, ED2_B, ED3_B, ED4_B)들은 발광이 불가능한 발광 소자들일 수 있다.
본 실시예에 따른 표시 장치(10_4)는 각 발광 소자(ED; ED1, ED2, ED3, ED4)이 제1 단부가 일정한 방향으로 배향되지 않더라도 몇몇 발광 소자들을 발광할 수 있다. 표시 장치(10_4)의 제조 공정에서 전극 라인이 생성되는 전기장에 의해 발광 소자(ED)들은 일 단부가 특정 방향을 향하도록 배향될 수 있다. 발광 소자(ED)들이 원하는 방향으로 배향되지 않을 수 있고, 몇몇 발광 소자(ED)들은 그 반대 방향으로 배향될 수도 있다. 표시 장치(10_4)는 발광 소자(ED)들의 배향이 일정하지 않더라도 연결 전극(CNE)들의 배치 및 연결을 통해 적어도 일부의 발광 소자(ED)들을 발광시킬 수 있다. 즉, 표시 장치(10_4)는 발광 소자(ED)들의 배향과 무관하게 양 단부를 전극(RME) 상에 배치시킨다면 각 서브 화소(PXn)에서 광을 발광할 수 있다.
도 16은 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 16을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 몇몇 컨택부들이 생략되고, 연결 전극(CNE)과 전극(RME) 간의 연결 구조가 달라질 수 있다. 본 실시예는 컨택부(CT1, CT2, CT4)들의 배치가 다른 점에서 도 14의 실시예와 차이가 있다.
연결 전극(CNE)들은 하부의 제3 도전층으로부터 전기 신호가 전달되는 전극(RME)을 제외한 다른 전극(RME)들과는 반드시 전기적으로 연결되지 않을 수 있다. 발광 소자(ED)들은 제3 도전층과 연결된 전극, 예컨대 제1 전극(RME1)과 제3 전극(RME3)과 전기적으로 연결되고, 다른 전극(RME)들 중 일부와는 전기적으로 연결되지 않을 수도 있다.
제1 연결 전극(CNE1_5)과 제2 연결 전극(CNE2_5)은 각각 제1 컨택부(CT1) 및 제2 컨택부(CT2)를 통해 제1 전극(RME1) 및 제3 전극(RME3)과 전기적으로 접촉할 수 있다. 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 각각 제1 연결 전극(CNE1_5) 및 제2 연결 전극(CNE2_5)을 통해 제1 전극(RME1) 및 제3 전극(RME3)과 전기적으로 연결될 수 있다.
제3 연결 전극(CNE3_5)은 제2 전극(RME2) 및 제6 전극(RME6)에 걸쳐 배치되되, 제3 컨택부(CT3)를 통해 제2 전극(RME2)과만 전기적으로 접촉할 수 있다. 제5 연결 전극(CNE5_5)도 제4 전극(RME4) 및 제8 전극(RME8)에 걸쳐 배치되되, 제5 컨택부(CT5)를 통해 제4 전극(RME4)과만 전기적으로 접촉할 수 있다. 반면, 제4 연결 전극(CNE4_5)은 제3 연장부(CN_E3)와 제4 연장부(CN_E4)가 각각 제5 전극(RME5) 및 제7 전극(RME7) 상에 배치되되, 이들과 직접 접촉하지 않을 수 있다. 제4 연결 전극(CNE4_5)은 제2 연결부(CN_B2)가 제6 전극(RME6) 및 제8 전극(RME8) 상에도 배치됨으로써, 제4 컨택부(CT4)를 통해 제6 전극(RME6) 및 제8 전극(RME8)과 전기적으로 접촉할 수 있다.
제5 전극(RME5)과 제7 전극(RME7)은 하부의 제3 도전층과 연결되지 않고, 연결 전극(CNE)과도 연결되지 않을 수 있다. 이들은 발광 소자(ED)와 전기적으로 연결되지 않고, 해당 서브 화소(PXn)에서 플로팅(Floating) 상태로 남는 전극일 수 있다. 발광 소자(ED)들은 제5 전극(RME5) 및 제7 전극(RME7)과 전기적으로 연결되지 않더라도 연결 전극(CNE)들을 통해 서로 전기적으로 직렬로 연결될 수 있다.
도 17은 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다.
도 17을 참조하면, 표시 장치(10_6)는 복수의 전극(RME)들과 연결 전극(CNE)들이 전기적으로 연결되는 컨택부(CT1, CT2, CT3, CT4, CT5)들이 다른 위치에 형성될 수도 있다. 일 실시예에 따르면, 표시 장치(10_6)의 복수의 연결 전극(CNE)들은 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치되고, 복수의 컨택부(CT1, CT2, CT3, CT4, CT5)들은 서브 영역(SA) 내에 위치할 수도 있다. 본 실시예는 컨택부(CT1, CT2, CT3, CT4, CT5)들의 위치와 연결 전극(CNE)들의 형상이 다른 점에서 도 4의 실시예와 차이가 있다.
제1 연결 전극(CNE1_6)과 제2 연결 전극(CNE2_6)은 각각 제1 방향(DR1)으로 연장되어 발광 영역(EMA)으로부터 서브 영역(SA)의 제2 분리부(ROP2)까지 연장될 수 있다. 제1 연결 전극(CNE1_6)은 해당 서브 화소(PXn)의 서브 영역(SA)에 위치한 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 전기적으로 접촉하고, 제2 연결 전극(CNE2_6)은 다른 서브 화소(PXn)의 서브 영역(SA)에 위치한 제2 컨택부(CT2)를 통해 제7 전극(RME7)과 접촉할 수 있다.
제3 연결 전극(CNE3_6)은 제1 연장부(CN_E1)와 제2 연장부(CN_E2)가 각각 제1 방향(DR1)으로 연장되어 발광 영역(EMA)으로부터 서브 영역(SA)의 제2 분리부(ROP2)까지 연장되고, 제1 연결부(CN_B1)도 서브 영역(SA)에 배치될 수 있다. 제3 연결 전극(CNE3_6)은 서브 영역(SA)에 위치한 제3 컨택부(CT3)들을 통해 제2 전극(RME2) 및 제4 전극(RME4)과 각각 접촉할 수 있다.
제4 연결 전극(CNE4_6)은 제3 연장부(CN_E3)와 제4 연장부(CN_E4)가 각각 제1 방향(DR1)으로 더 연장되어 발광 영역(EMA)으로부터 서브 영역(SA)의 제2 분리부(ROP2)까지 연장될 수 있다. 제4 연결 전극(CNE4_6)은 서브 영역(SA)에 위치한 복수의 제4 컨택부(CT4)들을 통해 제3 전극(RME3) 및 제5 전극(RME5)과 각각 전기적으로 접촉할 수 있다.
제5 연결 전극(CNE5_6)은 제5 연장부(CN_E5)와 제6 연장부(CN_E6)가 각각 제1 방향(DR1)으로 더 연장되어 발광 영역(EMA)으로부터 서브 영역(SA)의 제2 분리부(ROP2)까지 연장되고, 제3 연결부(CN_B3)도 서브 영역(SA)에 배치될 수 있다. 제5 연결 전극(CNE5_6)은 서브 영역(SA)에 위치한 복수의 제5 컨택부(CT5)들을 통해 제6 전극(RME6) 및 제8 전극(RME8)과 각각 전기적으로 접촉할 수 있다.
제2 절연층(PAS2)은 서브 영역(SA)에서 제2 분리부(ROP2)를 제외한 부분에 전면적으로 배치되고, 제3 절연층(PAS3)은 제2 분리부(ROP2)와 무관하게 서브 영역(SA)에 전면적으로 배치될 수 있다. 도 4의 실시예와 달리, 복수의 컨택부(CT1, CT2, CT3, CT4, CT5)들은 서브 영역(SA)에 배치되어 제1 절연층(PAS1) 상에 배치된 절연층들도 함께 관통할 수 있다. 예를 들어, 제1 컨택부(CT1), 제2 컨택부(CT2) 및 제4 컨택부(CT4)는 제1 절연층(PAS1)에 더하여 제2 절연층(PAS2) 및 제3 절연층(PAS3)을 관통할 수 있고, 제3 컨택부(CT3)와 제5 컨택부(CT5)는 제1 절연층(PAS1)과 제2 절연층(PAS2)을 관통할 수 있다.
컨택부(CT1, CT2, CT3, CT4, CT5)들은 발광 영역(EMA)에서 벗어나 서브 영역(SA)에 배치될 수 있고, 발광 소자(ED)에서 방출된 광이 컨택부(CT1, CT2, CT3, CT4, CT5)에서 굴절되어 출사되지 못하는 것을 최소화할 수 있다. 표시 장치(10_6)의 제조 공정에서 전극(RME)의 상면을 노출하는 컨택부(CT1, CT2, CT3, CT4, CT5)에 의해 발광 소자(ED)들이 컨택부 부근에서 뭉치는 것을 방지할 수 있다.
도 18은 다른 실시예에 따른 표시 장치의 일 서브 화소에 배치된 전극들 및 연결 전극들의 상대적인 배치를 나타내는 평면도이다. 도 19는 도 18의 Q7-Q7’선을 따라 자른 단면도이다.
도 18 및 도 19를 참조하면, 일 실시예에 따른 표시 장치(10_7)는 복수의 전극(RME)들이 서로 다른 전극 그룹으로 구분되거나 분리되지 않고, 발광 영역(EMA)에서 하나의 전극이 제1 방향(DR1)으로 연장되어 배치될 수도 있다. 본 실시예의 표시 장치(10_7)는 복수의 전극(RME)들의 형상이 다른 점에서 도 4의 실시예와 차이가 있다. 이하, 중복된 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
전극(RME)들은 제1 방향(DR1)으로 연장되어 서브 영역(SA) 및 발광 영역(EMA)에 걸쳐 배치된다. 하나의 전극(RME)은 해당 서브 화소(PXn)의 서브 영역(SA)으로부터 제1 방향(DR1)으로 이웃한 다른 서브 화소(PXn)의 서브 영역(SA)까지 연장될 수 있다. 각 서브 화소(PXn)는 발광 영역(EMA) 내의 제1 분리부(ROP1)가 생략되고, 서브 영역(SA)에 위치한 제2 분리부(ROP2)들 사이에 전극(RME)들이 배치될 수 있다. 제1 방향(DR1)으로 이웃한 서브 화소(PXn)의 전극(RME)들은 제2 분리부(ROP2)를 기준으로 서로 이격될 수 있다.
제1 전극(RME1_7), 제2 전극(RME2_7), 제3 전극(RME3_7) 및 제4 전극(RME4_7)은 제2 방향(DR2)으로 순차적으로 이격 배치될 수 있다. 제1 전극(RME1_7)은 제1 뱅크(BNL1)의 좌측에 배치된 제1 서브 뱅크(BNL_A1)와 제2 서브 뱅크(BNL_B2) 상에 배치되고, 제2 전극(RME2_7)은 제1 뱅크(BNL1)의 일 측 상에 배치된다. 제3 전극(RME3_7)은 제1 뱅크(BNL1)의 뱅크부(BP1, BP2)들의 타 측 상에 배치되며, 제4 전극(RME4_7)은 제1 뱅크(BNL1)의 우측에 배치된 제1 서브 뱅크(BNL_A2)와 제2 서브 뱅크(BNL_B2) 상에 배치될 수 있다.
복수의 발광 소자(ED)들은 제1 뱅크(BNL1)와 제2 뱅크(BNL2) 사이, 및 양 측이 접촉하는 연결 전극(CNE)에 따라 서로 구분될 수 있다. 제1 발광 소자(ED1)는 제1 뱅크(BNL1)와 좌측에 배치된 제1 서브 뱅크(BNL_A1) 사이에 배치된다. 제1 발광 소자(ED1)는 양 측이 제1 전극(RME1_7) 및 제2 전극(RME2_7) 상에 배치되며, 양 측은 각각 제1 연결 전극(CNE1_7) 및 제3 연결 전극(CNE3_7)과 전기적으로 접촉할 수 있다. 제2 발광 소자(ED2)는 제1 뱅크(BNL1)와 우측에 배치된 제1 서브 뱅크(BNL_A2) 사이에 배치된다. 제2 발광 소자(ED2)는 양 측이 제3 전극(RME3_7) 및 제4 전극(RME4_7) 상에 배치되며, 양 측은 각각 제4 연결 전극(CNE4_7) 및 제3 연결 전극(CNE3_7)과 전기적으로 접촉할 수 있다.
제3 발광 소자(ED3)는 제1 뱅크(BNL1)와 좌측에 배치된 제2 서브 뱅크(BNL_B1) 사이에 배치된다. 제3 발광 소자(ED3)는 양 측이 제1 전극(RME1_7) 및 제2 전극(RME2_7) 상에 배치되며, 양 측은 각각 제4 연결 전극(CNE4_7) 및 제5 연결 전극(CNE5_7)과 전기적으로 접촉할 수 있다. 제4 발광 소자(ED4)는 제1 뱅크(BNL1)와 우측에 배치된 제2 서브 뱅크(BNL_B2) 사이에 배치된다. 제4 발광 소자(ED4)는 양 측이 제3 전극(RME3_7) 및 제4 전극(RME4_7) 상에 배치되며, 양 측은 각각 제2 연결 전극(CNE2_7) 및 제5 연결 전극(CNE5_7)과 전기적으로 접촉할 수 있다.
제1 연결 전극(CNE1_7)은 제1 컨택부(CT1)를 통해 제1 전극(RME1_7)과 전기적으로 연결되고, 제2 연결 전극(CNE2_7)은 제2 컨택부(CT2)를 통해 제3 전극(RME3_7)과 전기적으로 연결될 수 있다. 반면, 다른 연결 전극들, 예를 들어, 제3 연결 전극(CNE3_7), 제4 연결 전극(CNE4_7), 및 제5 연결 전극(CNE5_7)들은 각각 다른 전극(RME)과 전기적으로 접촉하지 않고 발광 소자(ED)들과만 전기적으로 연결될 수 있다. 이에 따라, 제2 전극(RME2)과 제4 전극(RME4)은 하부의 제3 도전층 및 연결 전극(CNE)들과 전기적으로 연결되지 않고 플로팅 상태로 남을 수 있다.
한편, 표시 장치(10_7)는 양 측이 연결 전극(CNE)들과 전기적으로 접촉하지 않는 제5 발광 소자(ED5)들을 더 포함할 수 있다. 제5 발광 소자(ED5)는 양 측이 제1 전극(RME1_7) 및 제2 전극(RME2_7), 또는 제3 전극(RME3_7) 및 제4 전극(RME4_7) 상에 배치되되, 제2 절연층(PAS2) 및 제3 절연층(PAS3)에 의해 덮일 수 있다. 상술한 바와 같이, 연결 전극(CNE)들의 배치는 제2 절연층(PAS2) 및 제3 절연층(PAS3)이 배치되지 않고 발광 소자(ED)들의 양 측을 노출하는 패턴의 위치에 따라 결정될 수 있다. 발광 영역(EMA)의 중심을 기준으로, 상측에 배치되는 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)와 하측에 배치되는 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)들을 직렬로 연결하며 구분하기 위해, 발광 영역(EMA)의 중심부에서는 제2 절연층(PAS2) 및 제3 절연층(PAS3)이 제1 절연층(PAS1)을 덮거나 중첩할 수 있다.
다만, 발광 영역(EMA)의 중심부에도 전극(RME)들이 배치되므로, 발광 소자(ED)들이 일부 배치될 수 있다. 이러한 발광 소자(ED)들, 예를 들어 제5 발광 소자(ED5)는 제2 절연층(PAS2) 및 제3 절연층(PAS3)에 의해 양 측이 덮이므로, 연결 전극(CNE)들과 전기적으로 접촉하지 않을 수 있다. 일 실시예에 따른 표시 장치(10_7)는 발광 영역(EMA) 내에 배치되되 양 측이 연결 전극(CNE)들과 전기적으로 접촉하지 않고 비발광하는 제5 발광 소자(ED5)들을 더 포함할 수 있다.
일 실시예에 따른 표시 장치(10_7)는 복수의 전극(RME)들이 서로 다른 전극 그룹으로 구분되거나 분리되지 않음으로써, 전극 라인을 발광 영역(EMA)에서 분리하는 공정이 생략되는 이점이 있다.
도 20은 도 18의 표시 장치의 다른 실시예를 나타내는 평면도이다.
도 18에 결부하여 도 20을 참조하면, 일 실시예에 따른 표시 장치(10_7)는 전극(RME1_7, RME2_7, RME3_7, RME4_7)들이 발광 영역(EMA) 내에서 분리되지 않으면서, 각각 연결 전극들과 전기적으로 연결될 수 있다. 도 20의 표시 장치(10_7)는 제2 전극(RME2_7)과 제4 전극(RME4_7)도 각각 제5 연결 전극(CNE5_7) 및 제3 연결 전극(CNE3_7)과 전기적으로 연결되어 플로팅되지 않을 수 있다.
제1 전극(RME1_7)은 제1 컨택부(CT1)를 통해 제1 연결 전극(CNE1_7)과 전기적으로 연결되고, 제3 전극(RME3_7)은 제2 컨택부(CT2)를 통해 제2 연결 전극(CNE2_7)과 전기적으로 연결될 수 있다. 제2 전극(RME2_7)은 제5 컨택부(CT5)를 통해 제5 연결 전극(CNE5_7)과 전기적으로 연결되고, 제4 전극(RME4_7)은 제3 컨택부(CT3)를 통해 제3 연결 전극(CNE3_7)과 전기적으로 연결될 수 있다. 도면에서는 제2 전극(RME2_7)과 제4 전극(RME4_7)이 각각 서로 다른 연결 전극(예컨대 제3 연결 전극과 제5 연결 전)과 연결된 것이 예시되어 있으나, 이에 제한되지 않는다. 제3 연결 전극(CNE3_7)과 제5 연결 전극(CNE5_7)은 각각 제2 전극(RME2_7) 및 제4 전극(RME4_7)에 걸쳐 배치될 수 있으므로, 제2 전극(RME2_7) 및 제4 전극(RME4_7)은 제3 연결 전극(CNE3_7) 및 제5 연결 전극(CNE5_7) 중 어느 한 연결 전극과 동시에 연결될 수 도 있다.
예를 들어, 제3 연결 전극(CNE3_7)은 복수의 제3 컨택부(CT3)를 통해 제2 전극(RME2_7) 및 제4 전극(RME4_7)과 동시에 전기적으로 연결되고, 제5 연결 전극(CNE5_7)은 전극들과 전기적으로 연결되지 않을 수 있다. 또는, 그 반대의 경우도 제5 연결 전극(CNE5_7)이 복수의 제5 컨택부(CT5)를 통해 제2 전극(RME2_7) 및 제4 전극(RME4_7)과 전기적으로 연결되고, 제3 연결 전극(CNE3_7)은 전극과 연결 구조를 갖지 않을 수도 있다.
본 실시예에 따르면, 각 서브 화소(PXn)에는 제1 분리부(ROP1)가 형성되지 않고, 복수의 전극(RME)들이 제1 방향(DR1)으로 다른 전극과 분리 배치되지 않으면서 각각 연결 전극들을 통해 전기적으로 연결될 수 있다. 이에 따라, 각 서브 화소(PXn)에서 플로팅으로 남는 전극에 의해 하부 도전층에 인가된 전기 신호의 간섭이나 다른 전극과의 기생 커패시터 형성을 방지할 수 있다.
도 21은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 22는 도 21의 표시 장치에서 일 서브 화소에 배치된 전극들의 배치를 나타내는 평면도이다.
도 21 및 도 22를 참조하면, 표시 장치(10_8)는 전극(RME)들의 형상이 부분적으로 절곡된 형상을 가질 수 있다. 전극(RME)들이 절곡된 형상을 가짐에 따라, 제2 방향(DR2)으로 이격된 다른 전극(RME)과의 간격이 위치에 따라 달라질 수 있고, 발광 소자(ED)들을 특정 위치에 집중적으로 배치시킬 수 있다. 본 실시예의 표시 장치(10_8)는 전극(RME)들의 형상이 다른 점에서 도 16의 실시예와 차이가 있다. 이하, 전극(RME)들의 형상에 대하여 자세히 설명하고, 그 이외에 중복된 내용은 생략하기로 한다.
복수의 전극(RME)들 중, 발광 영역(EMA)의 제2 방향(DR2) 양 측에 인접한 전극들, 예를 들어 제1 전극(RME1_8), 제4 전극(RME4_8), 제5 전극(RME5_8) 및 제8 전극(RME8_8)이 부분적으로 절곡된 형상을 가질 수 있다. 반면, 제2 전극(RME2_8), 제3 전극(RME3_8), 제6 전극(RME6_8) 및 제7 전극(RME7_8)은 일 방향으로 연장된 형상을 가질 수 있다.
제1 전극(RME1_8)은 제1 방향(DR1)으로 연장되어 제1 뱅크(BNL1)의 좌측에 배치된 제1 서브 뱅크(BNL_A1) 상에 배치된 부분을 포함할 수 있다. 제1 전극(RME1_8)은 제1 방향(DR1)으로 연장된 부분과, 이와 전기적으로 연결되어 제2 방향(DR2)으로 절곡되었다가 제1 방향(DR1)으로 다시 절곡된 부분들을 더 포함할 수 있다. 예를 들어, 제1 전극(RME1_8)은 제1 방향(DR1)으로 연장되어 제1 서브 뱅크(BNL_A1) 상에 배치된 제1 전극부, 제1 전극부의 상측에 전기적으로 연결되어 서브 영역(SA)의 제2 분리부(ROP2)까지 배치된 제2 전극부, 및 제1 전극부의 하측에 전기적으로 연결되어 발광 영역(EMA)의 제1 분리부(ROP1)까지 배치된 제3 전극부를 포함할 수 있다.
제1 전극(RME1_8)의 제1 전극부는 제2 전극(RME2_8)과 제2 방향(DR2)으로 이격되어 대향할 수 있다. 제2 전극부는 제3 뱅크(BNL3)의 제2 방향(DR2)으로 연장된 부분을 넘어 서브 영역(SA)의 제2 분리부(ROP2)까지 배치될 수 있다. 제2 전극부는 제1 전극부의 일 측으로부터 제2 방향(DR2)의 일 측인 외측으로 절곡되었다가, 다시 제1 방향(DR1)으로 절곡된 형상을 가질 수 있다. 제1 전극(RME1_8)은 제2 전극부에서 제1 전극 컨택홀(CTD)을 통해 하부의 제3 도전층과 전기적으로 연결될 수 있다. 제3 전극부는 발광 영역(EMA)의 제1 분리부(ROP1)까지 배치될 수 있다. 제3 전극부도 제1 전극부의 타 측으로부터 제2 방향(DR2)의 일 측인 외측으로 절곡되었다가, 다시 제1 방향(DR1)으로 절곡된 형상을 가질 수 있다. 제1 전극(RME1_8)은 제2 방향(DR2)으로 이웃한 전극과의 간격이 각 전극부마다 다를 수 있다. 제1 전극부와 다른 전극(RME) 사이의 간격은 제2 전극부 또는 제3 전극부의 제1 방향(DR1)으로 연장된 부분과 다른 전극 사이의 간격보다 작을 수 있다. 제2 방향(DR2)으로 이격된 전극(RME)들 상에 생성된 전기장은 발광 소자(ED)들이 제1 전극(RME1_8)의 제1 전극부 상에 집중적으로 배치되도록 유도할 수 있다.
제4 전극(RME4_8)은 제1 전극(RME1_8) 중 제2 전극부의 제1 전극 컨택홀(CTD)과 중첩한 부분을 제외하고는 대칭적 구조를 가질 수 있다. 제4 전극(RME4_8)은 제1 방향(DR1)으로 연장된 가상 선을 기준으로, 제1 전극(RME1_8)과 대칭 구조를 가질 수 있다. 이와 유사하게, 제5 전극(RME5_8)과 제8 전극(RME8_8)도 각각 제2 방향(DR2)으로 연장된 가상 선을 기준으로, 제1 전극(RME1_8) 및 제4 전극(RME4_8)과 대칭 구조를 가질 수 있다. 제5 전극(RME5_8)은 제1 전극(RME1_8) 중 제2 전극부의 제1 전극 컨택홀(CTD)과 중첩한 부분을 제외하고는 대칭적 구조를 가질 수 있다.
제1 전극(RME1_8), 제4 전극(RME4_8), 제5 전극(RME5_8) 및 제8 전극(RME8_8)은 각각 제2 뱅크(BNL2) 상에 배치된 제1 전극부가 제2 방향(DR2)으로 이격된 다른 전극(RME)과 비교적 인접하게 배치될 수 있다. 제2 방향(DR2)으로 이격된 전극(RME)들 상에 생성되는 전기장은 제1 전극(RME1_8), 제4 전극(RME4_8), 제5 전극(RME5_8) 및 제8 전극(RME8_8)의 제1 전극부 상에서 비교적 강하게 생성될 수 있고, 복수의 발광 소자(ED)들은 어느 일 측이 제1 전극부 상에 배치될 수 있다. 특히, 제1 전극(RME1_8), 제4 전극(RME4_8), 제5 전극(RME5_8) 및 제8 전극(RME8_8)은 제3 전극부에서 제2 방향(DR2)으로 이격된 다른 전극(RME)과의 간격이 더 클 수 있다. 제3 전극부는 전극(RME)들이 분리되는 제1 분리부(ROP1)와 인접한 부분으로서, 발광 소자(ED)들이 거의 배치되지 않을 수 있다. 이에 따라, 제1 분리부(ROP1)에서 전극들을 분리하는 공정에서, 제1 분리부(ROP1)에 배치되었던 발광 소자(ED)들이 다른 위치로 이동하여 이물로 남는 것을 방지할 수 있다.
제3 연결 전극(CNE3_8)과 제5 연결 전극(CNE5_8)은 제1 방향(DR1)으로 연장되며 몇몇 전극(RME)들의 제3 전극부에 대응하여 제2 방향(DR2)으로 절곡된 부분을 더 포함할 수도 있다. 제3 연결 전극(CNE3_8)과 제5 연결 전극(CNE5_8)은 대체로 제1 방향(DR1)으로 연장된 형상을 갖되, 발광 영역(EMA)의 중심부로부터 제2 방향(DR2) 일 측 및 타 측으로 돌출되도록 절곡된 부분을 포함할 수 있다. 다만, 이에 제한되지 않으며, 제3 연결 전극(CNE3_8)과 제5 연결 전극(CNE5_8)은 도 15의 실시예처럼 일 방향으로 연장된 형상을 가질 수도 있다.
제1 연결 전극(CNE1_8), 제2 연결 전극(CNE2_8) 및 제4 연결 전극(CNE4_8)과 다른 상술한 실시예들에서의 연결 전극들은 실질적으로 동일하거나 유사한 구조 및/또는 기능을 갖거나, 본 명세서와 동일한 실시예 내에서 서로 다른 구조 및/또는 기능을 가실 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 제1 방향으로 연장되고 상기 제1 방향과 교차하는 제2 방향으로 이격된 복수의 전극들을 포함하는 제1 전극 그룹;
    상기 제1 전극 그룹과 상기 제1 방향으로 이격되고 상기 복수의 전극들을 포함하는 제2 전극 그룹;
    상기 제1 전극 그룹 및 상기 제2 전극 그룹의 상기 복수의 전극들 중 상기 제2 방향으로 이격된 상기 전극들 상에 배치되어 상기 제2 방향으로 연장된 형상을 갖는 복수의 발광 소자들; 및
    상기 제1 전극 그룹 및 상기 제2 전극 그룹의 상기 복수의 전극들 중 적어도 일부 상에 배치되어 상기 복수의 발광 소자들과 전기적으로 접촉하며 서로 상기 제2 방향으로 이격된 복수의 연결 전극들을 포함하고,
    상기 복수의 연결 전극들은
    상기 제1 전극 그룹의 상기 복수의 전극 상에 배치된 제1 연결 전극;
    상기 제2 전극 그룹의 상기 복수의 전극 상에 배치된 제2 연결 전극;
    상기 제1 전극 그룹의 하나 이상의 상기 복수의 전극들 상에 배치된 제3 연결 전극;
    상기 제1 전극 그룹의 상기 복수의 전극 및 상기 제2 전극 그룹의 상기 복수의 전극 상에 배치된 제4 연결 전극; 및
    상기 제2 전극 그룹의 하나 이상의 상기 복수의 전극들 상에 배치된 제5 연결 전극을 포함하고,
    상기 제1 연결 전극은 상기 제4 연결 전극의 상기 제2 전극 그룹 상에 배치된 부분과 상기 제1 방향으로 이격되고,
    상기 제2 연결 전극은 상기 제4 연결 전극의 상기 제1 전극 그룹 상에 배치된 부분과 상기 제1 방향으로 이격된 표시 장치.
  2. 제1 항에 있어서,
    상기 제3 연결 전극의 상기 제1 전극 그룹의 상기 복수의 전극들 상에 배치된 부분은 각각 상기 제5 연결 전극의 상기 제2 전극 그룹의 상기 복수의 전극들 상에 배치된 부분과 상기 제1 방향으로 이격된 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 연결 전극은 상기 제1 전극 그룹의 어느 한 상기 전극과 전기적으로 접촉하고,
    상기 제2 연결 전극은 상기 제2 전극 그룹의 어느 한 상기 전극과 전기적으로 접촉하는 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 전극 그룹은 제1 전극;
    상기 제1 전극과 상기 제2 방향으로 이격된 제2 전극;
    상기 제2 전극과 상기 제2 방향으로 이격된 제3 전극; 및
    상기 제3 전극과 상기 제2 방향으로 이격된 제4 전극을 포함하고,
    상기 제2 전극 그룹은 상기 제1 전극과 상기 제1 방향으로 이격된 제5 전극;
    상기 제2 전극과 상기 제1 방향으로 이격된 제6 전극;
    상기 제3 전극과 상기 제1 방향으로 이격된 제7 전극; 및
    상기 제4 전극과 상기 제1 방향으로 이격된 제8 전극을 포함하고,
    상기 복수의 발광 소자는 상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 발광 소자;
    상기 제3 전극과 상기 제4 전극 상에 배치된 제2 발광 소자;
    상기 제5 전극 및 상기 제6 전극 상에 배치된 제3 발광 소자; 및
    상기 제7 전극 및 상기 제8 전극 상에 배치된 제4 발광 소자를 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 연결 전극은 상기 제1 전극 상에 배치되고,
    상기 제2 연결 전극은 상기 제7 전극 상에 배치되며,
    상기 제3 연결 전극은 상기 제2 전극 상에 배치된 제1 연장부;
    상기 제4 전극 상에 배치된 제2 연장부; 및
    상기 제1 연장부와 상기 제2 연장부를 전기적으로 연결하는 제1 연결부를 포함하고,
    상기 제4 연결 전극은 상기 제3 전극 상에 배치된 제3 연장부;
    상기 제5 전극 상에 배치된 제4 연장부; 및
    상기 제3 연장부와 상기 제4 연장부를 전기적으로 연결하는 제2 연결부를 포함하고,
    상기 제5 연결 전극은 상기 제6 전극 상에 배치된 제5 연장부;
    상기 제8 전극 상에 배치된 제6 연장부; 및
    상기 제5 연장부와 상기 제6 연장부를 전기적으로 연결하는 제3 연결부를 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 연결 전극, 상기 제2 연결 전극 및 상기 제4 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제1 측과 전기적으로 접촉하고,
    상기 제3 연결 전극 및 상기 제5 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제2 측과 전기적으로 접촉하는 표시 장치.
  7. 제5 항에 있어서,
    상기 복수의 발광 소자들은 상기 복수의 발광 소자들 각각의 제1 단부에 배치된 제1 반도체층;
    상기 복수의 발광 소자들 각각의 제2 단부에 배치된 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고,
    상기 제1 발광 소자 및 상기 제3 발광 소자는 상기 제1 단부가 상기 제2 방향을 향하도록 배치되고,
    상기 제2 발광 소자 및 상기 제4 발광 소자는 상기 제1 단부가 상기 제2 방향의 반대 방향을 향하도록 배치된 표시 장치.
  8. 제5 항에 있어서,
    상기 제2 연결부 및 상기 제3 연결부는 각각 상기 제1 전극 그룹과 상기 제2 전극 그룹 사이의 제1 분리부 내에서 서로 이격되어 배치되고,
    상기 제1 연결부는 각각 상기 제1 분리부와 상기 제1 방향으로 이격되어 배치된 표시 장치.
  9. 제4 항에 있어서,
    상기 제1 연결 전극은 상기 제2 전극 상에 배치되고,
    상기 제2 연결 전극은 상기 제8 전극 상에 배치되며,
    상기 제3 연결 전극은 상기 제1 전극 상에 배치된 제1 연장부;
    상기 제3 전극 상에 배치된 제2 연장부; 및
    상기 제1 연장부와 상기 제2 연장부를 전기적으로 연결하는 제1 연결부를 포함하고,
    상기 제4 연결 전극은 상기 제4 전극 상에 배치된 제3 연장부;
    상기 제6 전극 상에 배치된 제4 연장부; 및
    상기 제3 연장부와 상기 제4 연장부를 전기적으로 연결하는 제2 연결부를 포함하고,
    상기 제5 연결 전극은 상기 제5 전극 상에 배치된 제5 연장부;
    상기 제7 전극 상에 배치된 제6 연장부; 및
    상기 제5 연장부와 상기 제6 연장부를 전기적으로 연결하는 제3 연결부를 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 연결 전극, 상기 제2 연결 전극 및 상기 제4 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제2 측과 전기적으로 접촉하고,
    상기 제3 연결 전극 및 상기 제5 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제1 측과 전기적으로 접촉하는 표시 장치.
  11. 제9 항에 있어서,
    상기 복수의 발광 소자들은
    상기 복수의 발광 소자들 각각의 제1 단부에 배치된 제1 반도체층;
    상기 복수의 발광 소자들 각각의 제2 단부에 배치된 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고,
    상기 제1 발광 소자 및 상기 제3 발광 소자는 상기 제1 단부가 상기 제2 방향의 반대 방향을 향하도록 배치되고,
    상기 제2 발광 소자 및 상기 제4 발광 소자는 상기 제1 단부가 상기 제2 방향을 향하도록 배치된 표시 장치.
  12. 제9 항에 있어서,
    상기 제1 연결부 및 상기 제2 연결부는 각각 상기 제1 전극 그룹과 상기 제2 전극 그룹 사이의 제1 분리부 내에서 서로 이격되어 배치되고,
    상기 제3 연결부는 각각 상기 제1 분리부와 상기 제1 방향으로 이격되어 배치된 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 전극 그룹 및 상기 제2 전극 그룹의 상기 복수의 전극들 상에 배치된 제1 절연층;
    상기 복수의 발광 소자들 상에 배치되되 상기 복수의 발광 소자들 각각의 상기 제2 방향의 제1 측 및 제2 측을 노출하는 제2 절연층; 및
    상기 제2 절연층 상에 배치되어 상기 복수의 발광 소자의 상기 제1 측을 노출하도록 배치된 제3 절연층을 더 포함하고,
    상기 복수의 발광 소자들은 상기 제1 절연층과 상기 제2 절연층 사이에 배치된 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 연결 전극, 상기 제2 연결 전극 및 상기 제4 연결 전극은 상기 제3 절연층 상에 배치되어 상기 복수의 발광 소자들의 상기 제1 측과 전기적으로 접촉하고,
    상기 제3 연결 전극 및 상기 제5 연결 전극은 상기 제2 절연층 상에 배치되어 상기 복수의 발광 소자들의 상기 제2 측과 전기적으로 접촉하며,
    상기 제3 절연층은 상기 제3 연결 전극 및 상기 제5 연결 전극과 중첩하는 표시 장치.
  15. 제1 방향으로 연장된 제1 전극;
    상기 제1 전극과 제2 방향으로 이격된 제2 전극;
    상기 제2 전극과 상기 제2 방향으로 이격된 제3 전극; 및
    상기 제3 전극과 상기 제2 방향으로 이격된 제4 전극;을 포함하는 복수의 전극들을 포함하는 제1 전극 그룹;
    상기 제1 전극과 상기 제1 방향으로 이격된 제5 전극;
    상기 제2 전극과 상기 제1 방향으로 이격된 제6 전극;
    상기 제3 전극과 상기 제1 방향으로 이격된 제7 전극; 및
    상기 제4 전극과 상기 제1 방향으로 이격된 제8 전극;을 포함하는 제2 전극 그룹;
    상기 제2 방향으로 이격된 상기 복수의 전극들 상에 배치되어 상기 제2 방향으로 연장된 형상을 갖는 복수의 발광 소자들; 및
    상기 복수의 전극들 중 적어도 일부 상에 배치되어 상기 복수의 발광 소자들과 전기적으로 접촉하며 서로 상기 제2 방향으로 이격된 복수의 연결 전극들을 포함하고,
    상기 복수의 연결 전극들은
    상기 제1 전극 상에 배치된 제1 연결 전극;
    상기 제3 전극 상에 배치된 제2 연결 전극;
    상기 제2 전극 및 상기 제6 전극 상에 배치된 제3 연결 전극;
    상기 제5 전극 및 상기 제7 전극 상에 배치된 제4 연결 전극; 및
    상기 제4 전극 및 상기 제8 전극 상에 배치된 제5 연결 전극을 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 연결 전극, 상기 제2 연결 전극 및 상기 제4 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제1 측과 전기적으로 접촉하고,
    상기 제3 연결 전극 및 상기 제5 연결 전극은 각각 상기 복수의 발광 소자들의 상기 제2 방향의 제2 측과 전기적으로 접촉하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제4 연결 전극은 상기 제5 전극 및 상기 제7 전극 상에 배치된 복수의 연장부들; 및
    상기 제2 방향으로 연장되어 상기 복수의 연장부들을 전기적으로 연결하는 연결부를 포함하고,
    상기 복수의 연장부들은 각각 상기 제1 연결 전극 및 상기 제2 연결 전극과 상기 제1 방향으로 나란하게 배치된 표시 장치.
  18. 제16 항에 있어서,
    상기 복수의 발광 소자들 각각은
    상기 복수의 발광 소자들 각각의 제1 단부에 배치된 제1 반도체층;
    상기 복수의 발광 소자들 각각의 제2 단부에 배치된 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고,
    상기 복수의 발광 소자는
    상기 제1 연결 전극과 전기적으로 접촉하는 제1 단부 및 상기 제3 연결 전극과 전기적으로 접촉하는 제2 단부를 포함하는 제1 타입 발광 소자; 및
    상기 제3 연결 전극과 전기적으로 접촉하는 제1 단부 및 상기 제1 연결 전극과 전기적으로 접촉하는 제1 단부를 포함하는 제2 타입 발광 소자를 포함하는 표시 장치.
  19. 제15 항에 있어서,
    복수의 상기 전극들 상에 배치된 제1 절연층,
    상기 복수의 발광 소자들 상에 배치되되 상기 복수의 발광 소자들의 상기 제2 방향의 제1 측 및 제2 측을 노출하는 제2 절연층 및
    상기 제2 절연층 상에 배치되어 상기 복수의 발광 소자의 상기 제2 방향의 제1 측을 노출하도록 배치된 제3 절연층을 더 포함하고,
    상기 제1 연결 전극, 상기 제2 연결 전극 및 상기 제4 연결 전극은 상기 제3 절연층 상에 배치되어 상기 복수의 발광 소자들의 상기 제1 측과 전기적으로 접촉하고,
    상기 제3 연결 전극 및 상기 제5 연결 전극은 상기 제2 절연층 상에 배치되어 상기 복수의 발광 소자들의 상기 제2 측과 전기적으로 접촉하며,
    상기 제3 절연층은 상기 제3 연결 전극 및 상기 제5 연결 전극과 중첩하는표시 장치.
  20. 제19 항에 있어서,
    상기 제1 연결 전극은 상기 제1 절연층을 관통하는 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고,
    상기 제2 연결 전극은 상기 제1 절연층을 관통하는 제2 컨택부를 통해 상기 제3 전극과 전기적으로 접촉하는 표시 장치.
PCT/KR2021/015399 2020-10-30 2021-10-29 표시 장치 WO2022092880A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202180073452.0A CN116368617A (zh) 2020-10-30 2021-10-29 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200143338A KR20220058756A (ko) 2020-10-30 2020-10-30 표시 장치
KR10-2020-0143338 2020-10-30

Publications (1)

Publication Number Publication Date
WO2022092880A1 true WO2022092880A1 (ko) 2022-05-05

Family

ID=81379258

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/015399 WO2022092880A1 (ko) 2020-10-30 2021-10-29 표시 장치

Country Status (4)

Country Link
US (1) US20220140194A1 (ko)
KR (1) KR20220058756A (ko)
CN (1) CN116368617A (ko)
WO (1) WO2022092880A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095638A (ko) * 2018-02-06 2019-08-16 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR20190124359A (ko) * 2018-04-25 2019-11-05 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR20200006208A (ko) * 2018-07-09 2020-01-20 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20200010701A (ko) * 2018-07-19 2020-01-31 삼성디스플레이 주식회사 표시 장치
KR20200078060A (ko) * 2018-12-21 2020-07-01 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095638A (ko) * 2018-02-06 2019-08-16 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR20190124359A (ko) * 2018-04-25 2019-11-05 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR20200006208A (ko) * 2018-07-09 2020-01-20 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20200010701A (ko) * 2018-07-19 2020-01-31 삼성디스플레이 주식회사 표시 장치
KR20200078060A (ko) * 2018-12-21 2020-07-01 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Also Published As

Publication number Publication date
KR20220058756A (ko) 2022-05-10
CN116368617A (zh) 2023-06-30
US20220140194A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
WO2020242116A1 (ko) 표시 장치
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2022035233A1 (ko) 표시 장치
WO2021242074A1 (ko) 표시 장치
WO2021125704A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2022045698A1 (ko) 표시 장치
WO2021091062A1 (ko) 표시 장치
WO2021215585A1 (ko) 표시 장치
WO2022149813A1 (ko) 표시 장치
WO2021235689A1 (ko) 표시 장치
WO2022059986A1 (ko) 표시 장치
WO2022146131A1 (ko) 표시 장치
WO2022035232A1 (ko) 표시 장치
WO2021206217A1 (ko) 표시 장치 및 이의 제조 방법
WO2021230426A1 (ko) 표시 장치
WO2021246572A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2022092880A1 (ko) 표시 장치
WO2022055297A1 (ko) 표시 장치
WO2022086277A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2023128502A1 (ko) 표시 장치
WO2022182109A1 (ko) 표시 장치
WO2022139401A1 (ko) 표시 장치
WO2023096228A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2023090743A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21886874

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21886874

Country of ref document: EP

Kind code of ref document: A1