WO2022131794A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2022131794A1
WO2022131794A1 PCT/KR2021/019094 KR2021019094W WO2022131794A1 WO 2022131794 A1 WO2022131794 A1 WO 2022131794A1 KR 2021019094 W KR2021019094 W KR 2021019094W WO 2022131794 A1 WO2022131794 A1 WO 2022131794A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
insulating layer
disposed
electrode
region
Prior art date
Application number
PCT/KR2021/019094
Other languages
English (en)
French (fr)
Inventor
김현
박정수
송명훈
이상훈
이종찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN202180062411.1A priority Critical patent/CN116195063A/zh
Publication of WO2022131794A1 publication Critical patent/WO2022131794A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present invention relates to a display device.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device for displaying an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • the light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • An object of the present invention is to provide a display device that prevents peeling of an insulating layer disposed on a plurality of light emitting devices.
  • a display device includes a substrate including a light emitting area and a sub area, a first electrode disposed over the light emitting area and the sub area on the substrate and spaced apart from each other in a first direction, and a second electrode and a second electrode.
  • At least one light emitting device comprising: and a second insulating layer disposed on the first insulating layer, wherein the second insulating layer includes a fixed pattern disposed on at least one of the light emitting devices in the light emitting region; a support pattern portion disposed on the first insulating layer in the sub-region, and a connection portion disposed between the fixed pattern and the support pattern portion to connect them, wherein the fixed pattern includes at least one outer surface of the light emitting device and a first region in contact with the light emitting device, and a second region not in contact with the outer surface of the at least one light emitting device.
  • a width of the fixing pattern in the first direction may be smaller than a length of the at least one light emitting device in the first direction.
  • the fixing pattern may expose ends of the at least one light emitting device.
  • a width of the support pattern portion in the first direction may be greater than a width of the fixed pattern in the first direction.
  • the first electrode, the second electrode, and the fixed pattern each extend in a second direction intersecting the first direction, and the length of the fixed pattern in the second direction is the width of the fixed pattern in the first direction.
  • connection part may be disposed on the first bank disposed between the light emitting area and the sub area.
  • the support pattern part may be disposed on the entire surface of the sub-region, and may overlap at least a portion of a side surface of the first bank disposed between the light emitting area and the sub-region.
  • a height of the support pattern part may be lower than a height of the first bank.
  • a lower surface of the first region of the fixed pattern may surround an outer surface of the at least one light emitting element, and a lower surface of the second region of the fixed pattern may be spaced apart from and face the outer surface of the at least one light emitting element.
  • the separation distance may be the same as the thickness of the third insulating layer.
  • a third insulating layer disposed between the second region of the fixed pattern and the at least one light emitting device may be further included.
  • the second insulating layer may include an organic insulating material
  • the third insulating layer may include a material different from that of the second insulating layer.
  • the third insulating layer may include an inorganic insulating material.
  • the fixing pattern may overlap at least a partial region and one side surface of the upper surface of the third insulating layer, and the other side surface opposite to the one side surface of the third insulating layer may be exposed.
  • a width of the second region of the fixed pattern in the first direction may be greater than a width of the third insulating layer in the first direction.
  • the second region of the fixed pattern may include a first portion overlapping the third insulating layer and a second portion not overlapping the third insulating layer.
  • the other side surface of the third insulating layer may be aligned inwardly than a side surface of the second region of the fixing pattern.
  • a width of the second region of the fixed pattern in the first direction may be the same as a width of the third insulating layer in the first direction.
  • a width of the second region of the fixed pattern in the first direction may be smaller than a width of the third insulating layer in the first direction.
  • first contact electrode disposed on the first electrode to contact the first electrode and at least one light emitting device
  • first contact electrode disposed on the second electrode to contact the second electrode and at least one light emitting device It further includes a second contact electrode, wherein the first contact electrode and the second contact electrode may be spaced apart from each other.
  • the first contact electrode and the second contact electrode may be disposed over the light emitting area and the sub area, and in the sub area, the first contact electrode and the second contact electrode may be disposed on the support pattern part. .
  • the fixing pattern may be disposed between the first contact electrode and the second contact electrode.
  • At least one of the first contact electrode and the second contact electrode may be disposed on a side surface of the fixed pattern.
  • the display device may include an organic insulating material for the light emitting elements, and may have a structure that prevents peeling of the light emitting element even though the third insulating layer for fixing the light emitting element has a thin line width compared to its length.
  • the third insulating layer includes a fixed pattern disposed in the light emitting area to fix the light emitting devices, a support pattern portion disposed in the sub area having a width greater than the fixed pattern portion, and a support pattern portion disposed between the fixed pattern and the support pattern portion to connect them. It may include a connection part.
  • the display device may have a structure that prevents a portion disposed on the light emitting device from being peeled off during a subsequent process after the formation of the third insulating layer, and the light emitting device and a portion of the third insulating layer in the subsequent process It is possible to prevent the peeling or detachment from remaining as a foreign material and deterioration of display reliability of the display device.
  • a second insulating material pattern including an inorganic insulating material is formed on the light emitting device to align the light emitting devices It can be prevented from being separated by the organic insulating material.
  • a second insulating material pattern is formed on the light emitting device so that one end of the light emitting device is completely covered and the other end is exposed, and a third insulating layer is formed on the second insulating material pattern, a light emitting device using an organic insulating material departure can be prevented.
  • the fixing pattern of the third insulating layer may be formed by patterning to include a first region in contact with the light emitting device and a second region in contact with the second insulating material pattern without contacting the light emitting device. Even if a portion of the second insulating layer is damaged in a process of removing a portion of the second insulating material pattern to expose the other end of the light emitting device in a subsequent process, the first region of the third insulating layer is in contact with the light emitting device, so that the fixed pattern is peeled off It is possible to prevent separation of the light emitting device by preventing it from being formed.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • FIG. 3 is a cross-sectional view taken along the line Q1-Q1' of FIG.
  • FIG. 4 is a cross-sectional view taken along the line Q2-Q2' of FIG.
  • FIG. 5 is a cross-sectional view taken along line Q3-Q3' of FIG. 2 .
  • FIG. 6 is a schematic diagram of a light emitting device according to an embodiment.
  • FIG. 7A is an enlarged cross-sectional view illustrating an example of area A of FIG. 3 .
  • FIG. 7B is an enlarged cross-sectional view illustrating an example of area B of FIG. 7A .
  • FIGS. 8 to 12 are schematic diagrams illustrating a part of a manufacturing process of a display device according to an exemplary embodiment.
  • FIG. 13 is an enlarged cross-sectional view illustrating another example of area A of FIG. 3 .
  • FIG. 14 is an enlarged cross-sectional view illustrating another example of area A of FIG. 3 .
  • 15 is an enlarged cross-sectional view illustrating another example of area A of FIG. 3 .
  • 16 is an enlarged cross-sectional view illustrating another example of area A of FIG. 3 .
  • 17 is an enlarged cross-sectional view illustrating another example of area A of FIG. 3 .
  • FIG. 18 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • Elements or layers are referred to as “on” of another element or layer, including cases in which another layer or other element is interposed immediately on or in the middle of another element.
  • those referred to as “Below”, “Left” and “Right” refer to cases where they are interposed immediately adjacent to other elements or interposed other layers or other materials in the middle.
  • Like reference numerals refer to like elements throughout.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • the display device 10 displays a moving image or a still image.
  • the display device 10 may refer to any electronic device that provides a display screen.
  • televisions that provide display screens, laptops, monitors, billboards, Internet of Things (IoT), mobile phones, smart phones, tablet PCs (Personal Computers), electronic watches, smart watches, watch phones, head mounted displays, mobile A communication terminal, an electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation device, a game machine, a digital camera, a camcorder, etc. may be included in the display device 10 .
  • IoT Internet of Things
  • PMP portable multimedia player
  • PMP portable multimedia player
  • a navigation device a game machine
  • digital camera a camcorder
  • the display device 10 includes a display panel that provides a display screen.
  • the display panel include an inorganic light emitting diode display panel, an organic light emitting display panel, a quantum dot light emitting display panel, a plasma display panel, a field emission display panel, and the like.
  • an inorganic light emitting diode display panel is applied is exemplified as an example of the display panel, but the present invention is not limited thereto, and the same technical idea may be applied to other display panels if applicable.
  • first direction DR1 a first direction DR1 , a second direction DR2 , and a third direction DR3 are defined in the drawings of the exemplary embodiment of the display device 10 .
  • the first direction DR1 and the second direction DR2 may be perpendicular to each other in one plane.
  • the third direction DR3 may be a direction perpendicular to a plane in which the first direction DR1 and the second direction DR2 are located.
  • the third direction DR3 is perpendicular to each of the first direction DR1 and the second direction DR2 .
  • the third direction DR3 indicates a thickness direction (or a display direction) of the display device 10 .
  • the display device 10 may have a rectangular shape including a long side and a short side in which the first direction DR1 is longer than the second direction DR2 in plan view.
  • a corner portion where the long side and the short side of the display device 10 meet on a flat surface may be a right angle, but is not limited thereto, and may have a rounded curved shape.
  • the shape of the display device 10 is not limited to the illustrated one, and may be variously modified.
  • the display device 10 may have other shapes such as a square in plan view, a square having rounded corners (vertices), other polygons, or a circle.
  • the display surface of the display device 10 may be disposed on one side of the third direction DR3 that is the thickness direction.
  • “upper” indicates a display direction in one side of the third direction DR3
  • “top” indicates one side of the third direction DR3. indicates the facing surface.
  • the term “lower” refers to a direction opposite to the display direction toward the other side of the third direction DR3
  • the lower surface refers to a surface facing the other side in the third direction DR3 .
  • “left”, “right”, “top”, and “bottom” indicate directions when the display device 10 is viewed from a plane.
  • “right” refers to one side in the first direction DR1
  • “left” refers to the other side in the first direction DR1
  • “upward” refers to one side in the second direction DR2
  • “lower side” refers to the second direction (DR2) represents the other side.
  • the display device 10 may include a display area DPA and a non-display area NDA.
  • the display area DPA is an area in which a screen can be displayed
  • the non-display area NDA is an area in which a screen is not displayed.
  • the shape of the display area DPA may follow the shape of the display device 10 .
  • the shape of the display area DPA may have a rectangular shape in plan view similar to the overall shape of the display device 10 .
  • the display area DPA may generally occupy the center of the display device 10 .
  • the display area DPA may include pixels PXs.
  • the plurality of pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a rectangular or square shape in plan view.
  • each pixel PX may include a plurality of light emitting devices made of inorganic particles.
  • a non-display area NDA may be disposed around the display area DPA.
  • the non-display area NDA may completely or partially surround the display area DPA.
  • the non-display area NDA may constitute a bezel of the display device 10 .
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • Each pixel PX of the display device 10 may include an emission area EMA and a non-emission area (not shown).
  • the light emitting area EMA may be an area from which light emitted from the light emitting device ED is emitted, and the non-emission area may be defined as an area from which light emitted from the light emitting device ED does not reach and thus does not emit.
  • the light emitting area EMA may include an area in which the light emitting device ED is disposed and an area adjacent thereto.
  • the light emitting region may further include a region in which light emitted from the light emitting device ED is reflected or refracted by other members to be emitted.
  • Each pixel PX may further include a sub-area SA disposed in the non-emission area.
  • the light emitting device ED may not be disposed in the sub area SA.
  • the sub area SA may be disposed below the light emitting area EMA (or the other side of the second direction DR2 ) in one pixel PX.
  • the sub-area SA may be disposed between the emission areas EMA of the pixels PX disposed adjacent to each other in the second direction DR2 .
  • the sub-region SA may include a region in which the electrodes 200 and the contact electrode 700 are electrically connected through openings OP1 and OP2 to be described later.
  • the sub area SA may include a separation part ROP.
  • the separation portion ROP of the sub-region SA includes the first electrode 210 and the second electrode 220 included in the electrodes 200 included in each pixel PX adjacent to each other in the second direction DR2 . ) may be regions separated from each other.
  • FIG. 3 is a cross-sectional view taken along the line Q1-Q1' of FIG.
  • the display device 10 is The substrate SUB, the circuit element layer CCL disposed on the substrate SUB, the light emitting device ED disposed on the circuit element layer CCL, the electrodes 200 , the contact electrode 700 , and the insulating layer It may include a display device layer comprising a.
  • the substrate SUB may be an insulating substrate.
  • the substrate SUB may be made of an insulating material such as glass, quartz, or polymer resin.
  • the substrate SUB may be a rigid substrate, but may also be a flexible substrate capable of bending, folding, rolling, or the like.
  • the circuit element layer CCL may be disposed on the substrate SUB.
  • the circuit element layer CCL may include a lower metal layer 110 , a semiconductor layer 120 , a first conductive layer 130 , a second conductive layer 140 , and an insulating layer.
  • the lower metal layer 110 is disposed on the substrate SUB.
  • the lower metal layer 110 may include a light blocking layer BML, a first voltage line VL1 , and a second voltage line VL2 .
  • the first voltage line VL1 may overlap at least a portion of the first electrode SD1 of the transistor TR in the thickness direction of the substrate SUB.
  • a high potential voltage (or a first power voltage) supplied to the transistor TR may be applied to the first voltage line VL1 .
  • the second voltage line VL2 may overlap a second conductive pattern CDP2 to be described later in the thickness direction of the substrate SUB.
  • a low potential voltage (or a second power supply voltage) lower than the high potential voltage supplied to the first voltage line VL1 may be applied to the second voltage line VL2 .
  • the second power voltage applied to the second voltage line VL2 may be supplied to the second electrode 220 .
  • An alignment signal necessary for aligning the light emitting device ED may be applied to the second voltage line VL2 during the manufacturing process of the display device 10 .
  • a high potential voltage (or a first power voltage) supplied to the transistor T1 is applied to the first voltage line VDL, and a high potential supplied to the first voltage line VDL is applied to the second voltage line VSL.
  • a low potential voltage (or a second power voltage) lower than the voltage may be applied.
  • the light blocking layer BML may be disposed to cover or overlap at least the channel region of the active layer ACT of the transistor TR under the transistor TR, and further cover the entire active layer ACT of the transistor TR. It can be arranged to cover.
  • the present invention is not limited thereto, and the light blocking layer BML may be omitted.
  • the lower metal layer 110 may include a material that blocks light.
  • the lower metal layer 110 may be formed of an opaque metal material that blocks light transmission.
  • the buffer layer 161 may be disposed on the lower metal layer 110 .
  • the buffer layer 161 may be disposed to cover or overlap the entire surface of the substrate SUB on which the lower metal layer 110 is disposed.
  • the buffer layer 161 may serve to protect the transistor from moisture penetrating through the substrate SUB, which is vulnerable to moisture permeation.
  • the semiconductor layer 120 is disposed on the buffer layer 161 .
  • the semiconductor layer 120 may include the active layer ACT of the transistor TR. As described above, the active layer ACT of the transistor TR may be disposed to overlap the light blocking layer BML of the lower metal layer 110 .
  • the semiconductor layer 120 may include polycrystalline silicon, single crystal silicon, an oxide semiconductor, or the like.
  • polycrystalline silicon when the semiconductor layer includes polycrystalline silicon, polycrystalline silicon may be formed by crystallizing amorphous silicon.
  • the active layer ACT of the transistor TR When the semiconductor layer includes polycrystalline silicon, the active layer ACT of the transistor TR may include a plurality of doped regions doped with impurities and a channel region therebetween.
  • the semiconductor layer may include an oxide semiconductor.
  • the oxide semiconductor may be, for example, indium-tin oxide (ITO), indium-zinc oxide (IZO), indium-gallium oxide (IGO), indium-zinc -Indium-Zinc-Tin Oxide (IZTO), Indium-Gallium-Zinc Oxide (IGZO), Indium-Gallium-Tin Oxide (IGTO), Indium- Gallium-zinc-tin oxide (Indium-Gallium-Zinc-Tin Oxide, IGZTO), or the like.
  • ITO indium-tin oxide
  • IZO indium-zinc oxide
  • IGO indium-gallium oxide
  • IZTO Indium-zinc -Indium-Zinc-Tin Oxide
  • IGZO Indium-Gallium-Zinc Oxide
  • IGTO Indium- Gallium-zinc-tin oxide
  • IGZTO Indium- Gallium-zinc-tin oxide
  • the gate insulating layer 162 may be disposed on the semiconductor layer.
  • the gate insulating layer 162 may function as a gate insulating layer of each transistor.
  • the gate insulating layer 162 may be formed as a multi-layer in which inorganic layers including at least one of an inorganic material, for example, silicon oxide (SiOx), silicon nitride (SiNx), or silicon oxynitride (SiOxNy) are alternately stacked.
  • the first conductive layer 130 may be disposed on the gate insulating layer 162 .
  • the first conductive layer 130 may include the gate electrode GE of the transistor TR.
  • the gate electrode GE may be disposed to overlap the channel region of the active layer ACT in the third direction DR3 that is the thickness direction of the substrate SUB.
  • the interlayer insulating layer 163 may be disposed on the first conductive layer 130 .
  • the interlayer insulating layer 163 may be disposed to cover or overlap the gate electrode GE.
  • the interlayer insulating layer 163 may function as an insulating layer between the first conductive layer 130 and other layers disposed thereon and may protect the first conductive layer 130 .
  • the second conductive layer 140 may be disposed on the interlayer insulating layer 163 .
  • the second conductive layer 140 may include a first electrode SD1 of the transistor TR, a second electrode SD2 of the transistor TR, a first conductive pattern CDP1, and a second conductive pattern CDP2.
  • the amount of the active layer ACT of the transistor TR is formed between the first electrode SD1 and the second electrode SD2 of the transistor TR through a contact hole penetrating the interlayer insulating layer 163 and the gate insulating layer 162 , respectively. It may be electrically connected to the end region.
  • the first electrode SD1 of the transistor TR is connected to the first voltage line VL1 of the lower metal layer 110 through another contact hole penetrating the interlayer insulating layer 163 , the gate insulating layer 162 , and the buffer layer 161 . ) can be electrically connected to.
  • the second electrode SD2 of the transistor TR is electrically connected to the light blocking layer BML of the lower metal layer 110 through another contact hole penetrating the interlayer insulating layer 163 , the gate insulating layer 162 , and the buffer layer 161 . can be connected to
  • the first conductive pattern CDP1 may be electrically connected to the second electrode SD2 of the transistor TR.
  • the first conductive pattern CDP1 may be electrically connected to the first electrode 210 through a first electrode contact hole CT1 passing through a via layer 164 to be described later.
  • the transistor TR may transfer the first power voltage applied from the first voltage line VL1 to the first electrode 210 through the first conductive pattern CDP1 .
  • the second conductive pattern CDP2 may be electrically connected to the second voltage line VL2 .
  • the second conductive pattern CDP2 may be electrically connected to the second voltage line VL2 through a contact hole passing through the interlayer insulating layer 163 , the gate insulating layer 162 , and the buffer layer 161 .
  • the second conductive pattern CDP2 may be electrically connected to the second electrode 220 through the second electrode contact hole CT2 .
  • the second conductive pattern CDP2 may transmit the second power voltage applied to the second voltage line VL2 to the second electrode 220 .
  • the present invention is not limited thereto.
  • the second conductive pattern CDP2 is a conductive layer different from the first conductive pattern CDP1 , for example, on the second conductive layer 140 with the second conductive layer 140 and some insulating layers interposed therebetween. It may be formed of the disposed third conductive layer.
  • the first voltage line VL1 and the second voltage line VL2 may also be formed of a third conductive layer instead of the lower metal layer 110 , and the first voltage line VL1 may be a transistor through a different conductive pattern. It may be electrically connected to the first electrode SD1 of the TR.
  • the via layer 164 may be disposed on the second conductive layer 140 .
  • the via layer 164 may be disposed on the interlayer insulating layer 163 on which the second conductive layer 140 is disposed.
  • the via layer 164 may include an organic insulating material, for example, an organic material such as polyimide (PI).
  • PI polyimide
  • the via layer 164 may perform a function of planarizing the surface.
  • a passivation layer protecting the second conductive layer 140 may be further disposed on the second conductive layer 140 , and the via layer 164 may be disposed on the passivation layer.
  • the above-described buffer layer 161 , the gate insulating layer 162 , and the interlayer insulating layer 163 may be formed of alternately stacked inorganic layers.
  • the above-described buffer layer 161 , the gate insulating layer 162 , and the interlayer insulating layer 163 may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or silicon oxynitride (Silicon Oxynitride, SiOxNy). It may be formed as a double layer in which an inorganic layer including at least one of them is stacked, or a multilayer in which these are alternately stacked.
  • the buffer layer 161 , the gate insulating layer 162 , and the interlayer insulating layer 163 may be formed of one inorganic layer including the above-described insulating material.
  • FIG. 4 is a cross-sectional view taken along the line Q2-Q2' of FIG.
  • FIG. 5 is a cross-sectional view taken along line Q3-Q3' of FIG. 2 .
  • the display device layer may be disposed on the via layer 164 .
  • the display device layer includes electrodes 200 , a first bank 400 , a second bank 600 , a light emitting device ED, a contact electrode 700 , and insulating layers 510 , 520 , and 530 .
  • the first bank 400 is disposed on the via layer 164 .
  • the first bank 400 may be directly disposed on the via layer 164 .
  • the first bank 400 may be disposed in the emission area EMA.
  • the first bank 400 may extend in the second direction DR2 from the emission area EMA.
  • the length extending in the second direction DR2 of the first bank 400 may be smaller than the length in the second direction DR2 of the light emitting area EMA surrounded by the second bank 600 , which will be described later.
  • the first bank 400 may include sub-banks 410 and 420 spaced apart from each other in the emission area EMA.
  • the sub-banks 410 and 420 may each extend in the second direction DR2 and may be spaced apart from each other in the first direction DR1 .
  • the first bank 400 may include a first sub-bank 410 and a second sub-bank 420 .
  • the first sub-bank 410 may be disposed on the left side of the light emitting area EMA in plan view.
  • the second sub-bank 420 may be spaced apart from the first sub-bank 410 in the first direction DR1 to be disposed on the right side of the light emitting area EMA in plan view.
  • a plurality of light emitting devices ED may be disposed between the plurality of sub-banks 410 and 420 spaced apart from each other.
  • the first bank 400 may serve to change the propagation direction of light emitted from the light emitting device ED including the inclined side surface and proceeding toward the side surface of the first bank 400 to the upper direction (eg, the display direction).
  • the first bank 400 may provide a space in which the light emitting device ED is disposed and also serve as a reflective barrier rib that changes the propagation direction of light emitted from the light emitting device ED to a display direction.
  • the side surface of the first bank 400 is inclined in a linear shape. It is not limited thereto.
  • the side (or outer surface) of the first bank 400 may have a curved semi-circle or semi-ellipse shape.
  • the first bank 400 may include an organic insulating material such as polyimide (PI), but is not limited thereto.
  • the electrodes 200 may be disposed on the first bank 400 and the via layer 164 exposed by the first bank 400 .
  • the electrodes 200 may be disposed in each pixel PX in a shape extending in one direction.
  • the electrodes 200 may extend in the second direction DR2 and may be disposed over the emission area EMA and the sub area SA of each pixel PX.
  • the electrodes 200 are disposed on the first bank 400 and the via layer 164 exposed by the first bank 400 in the light emitting area EMA, and are disposed on the via layer 164 in the non-emission area. can
  • the electrodes 200 may each extend in the second direction DR2 and may be spaced apart from each other in the first direction DR1 .
  • the electrodes 200 may include a first electrode 210 and a second electrode 220 spaced apart from each other.
  • the first electrode 210 may be disposed on the first sub-bank 410 in the emission area EMA, and the second electrode 220 may be disposed on the second sub-bank 420 in the emission area EMA. have.
  • the first electrode 210 and the second electrode 220 may be disposed on inclined sides of at least the first sub-bank 410 and the second sub-bank 420 , respectively.
  • the first and second electrodes 210 and 220 are disposed to cover or overlap at least one side surface of the first and second sub-banks 410 and 420 facing each other to reflect the light emitted from the light emitting device ED. can
  • a distance between the first and second electrodes 210 and 220 in the first direction DR1 may be smaller than a distance between the first and second sub-banks 4102 and 420 in the first direction DR1 . .
  • the electrodes 200 may be electrically connected to the second conductive layer 140 through the first electrode contact hole CT1 and the second electrode contact hole CT2 passing through the via layer 164 .
  • the first electrode 210 may contact the first conductive pattern CDP1 through the first electrode contact hole CT1 penetrating the via layer 164 , and the second electrode 220 may have a via layer.
  • the second conductive pattern CDP2 may be in contact with the second electrode contact hole CT2 passing through the 164 .
  • the first electrode 210 is electrically connected to the transistor TR through the first conductive pattern CDP1
  • the second electrode 220 is electrically connected to the second power line VL2 and the second power line VL2 through the second conductive pattern CDP2. It may be electrically connected to transmit the second power voltage.
  • the drawing illustrates that the first electrode contact hole CT1 and the second electrode contact hole CT2 are disposed to overlap the second bank 600 in the third direction DR3, the first electrode contact hole CT1 ) and positions of the second electrode contact hole CT2 are not limited thereto.
  • the electrodes 200 disposed in each pixel PX extend in the second direction DR2 in a plan view, and adjacent pixels PX in the second direction DR2 in the separation portion ROP of the sub area SA. may be separated from each other with the electrodes 200 of the
  • the disposition of the electrodes 200 spaced apart in the second direction DR2 forms an electrode line used in the process of aligning the plurality of light emitting devices ED to extend in the second direction DR2, and the light emitting devices ED are formed to extend in the second direction DR2.
  • the electrode line may be formed by separating the electrode line from the separation portion ROP of the sub-region SA through a subsequent process.
  • the electrode line may be used to generate an electric field in the pixel PX to align the light emitting device ED during the manufacturing process of the display device 10 .
  • the electrodes 200 may be electrically connected to the light emitting device ED. Each of the electrodes 200 may be electrically connected to both ends of the light emitting device ED through a contact electrode 700 to be described later, and transmit an electrical signal applied from the second conductive layer 140 to the light emitting device ED. can transmit
  • Each of the electrodes 200 may include a conductive material having high reflectivity.
  • the electrodes 200 are a material having a high reflectance and include a metal such as silver (Ag), copper (Cu), aluminum (Al), molybdenum (Mo), titanium (Ti), or aluminum (Al), It may be an alloy including nickel (Ni), lanthanum (La), or the like.
  • the electrodes 200 may reflect light emitted from the light emitting device ED and traveling to the side surface of the first bank 400 in an upper direction of each pixel PX.
  • the present invention is not limited thereto, and each of the electrodes 200 may further include a transparent conductive material.
  • the electrodes 200 may include a material such as ITO, IZO, ITZO, or the like.
  • the electrodes 200 may have a structure in which one or more layers of a transparent conductive material and a metal layer having high reflectivity are stacked, or may be formed as a single layer including them.
  • each electrode RME may have a stacked structure such as ITO/Ag/ITO/, ITO/Ag/IZO, or ITO/Ag/ITZO/IZO.
  • the first insulating layer 510 may be disposed on the electrodes 200 , the via layer 164 , and the first bank 400 .
  • the first insulating layer 510 may be disposed to cover the via layer 164 , the first bank 400 , and the electrodes 200 in the emission area EMA.
  • the first insulating layer 510 may be disposed on the electrodes 200 and the via layer 164 in the sub-region SA, but may not be disposed in the separation portion ROP of the sub-region SA.
  • the first insulating layer 510 may include a contact portion exposing at least a portion of the first electrode 210 and the second electrode 220 .
  • the contact part may pass through the first insulating layer 510 and may constitute a first opening OP1 and a second opening OP2 to be described later.
  • a contact portion penetrating the first insulating layer 510 may be located in the sub area SA.
  • the first insulating layer 510 may serve to protect the electrodes 200 and insulate the first electrode 210 and the second electrode 220 from each other. Also, the first insulating layer 510 may prevent the light emitting device ED disposed on the first insulating layer 510 to be described later from being damaged by direct contact with other members thereunder.
  • the first insulating layer 510 may include an inorganic insulating material.
  • the second bank 600 may be disposed on the first insulating layer 510 .
  • the second bank 600 may be arranged in a grid pattern including portions extending in the first direction DR1 and the second direction DR2 in plan view.
  • the second bank 600 may be disposed across the boundary of each pixel PX to distinguish neighboring pixels PX, and separate the emission area EMA and the sub area SA of each pixel PX.
  • the second bank 600 is formed to have a greater height than that of the first bank 400 to divide the regions, and thus an inkjet printing process for aligning the light emitting devices ED during the manufacturing process of the display device 10 .
  • the ink in which the light emitting device ED is dispersed is not mixed into the adjacent pixels PX, but is sprayed into the light emitting area EMA.
  • the second bank 600 may include an organic insulating material, for example, polyimide (PI), but is not limited thereto.
  • the light emitting device ED may be disposed on the first insulating layer 510 in the light emitting area EMA.
  • the light emitting device ED may be disposed between the first and second sub-banks 410 and 420 .
  • the light emitting device ED is disposed on the first insulating layer 510 so that both ends are positioned on the first electrode 210 and the second electrode 220 between the first and second sub-banks 410 and 420 , respectively. can be placed.
  • the light emitting devices ED may be disposed to be spaced apart from each other in the second direction DR2 in which the first and second electrodes 210 and 220 extend, and may be aligned substantially parallel to each other.
  • the light emitting element ED extends in one direction, and the extended length of the light emitting element ED is greater than the shortest distance between the first electrode 210 and the second electrode 220 spaced apart in the first direction DR1 .
  • At least one end of the light emitting devices ED is disposed on any one of the first electrode 210 and the second electrode 220 , or both ends of the light emitting devices ED are disposed on the first electrode 210 and the second electrode 220 , respectively. can be arranged to be placed.
  • the second insulating layer 520 may be disposed on the light emitting device ED.
  • the second insulating layer 520 may be disposed to partially cover the outer surface of the light emitting device ED, so that both ends of the light emitting device ED may not be covered or overlapped. Accordingly, the width of the second insulating layer 520 in the first direction DR1 may be smaller than the length of the first direction DR1 that is the extension direction of the light emitting device ED.
  • a portion of the second insulating layer 520 disposed on the light emitting device ED is disposed to extend in the second direction DR2 on the first insulating layer 510 in a plan view, thereby forming a linear or island shape within each pixel PX. pattern can be formed.
  • the second insulating layer 520 is formed before a third insulating layer 530 , which will be described later in the manufacturing process of the display device 10 , and serves to protect the light emitting device ED and fix the light emitting device ED at the same time. can do. A detailed description of the second insulating layer 520 will be described later.
  • the third insulating layer 530 may be disposed in the light emitting area EMA and the non-emission area.
  • the third insulating layer 530 may be disposed over the emission area EMA and the sub area SA.
  • the third insulating layer 530 may include a fixed pattern 531 , a support pattern part 532 , and a first connection part 533 .
  • the fixing pattern 531 may be disposed in the emission area EMA.
  • the fixing pattern 531 may extend in the second direction DR2 from the planar emission area EMA.
  • a length of the fixing pattern 531 in the second direction DR2 may be greater than a width of the fixing pattern 531 in the first direction DR1 .
  • the fixing pattern 531 may be disposed on the light emitting device ED and the second insulating layer 520 in the light emitting area EMA.
  • the fixing pattern 531 may be disposed to surround a portion of the second insulating layer 520 and an outer surface of the light emitting device ED exposed by the second insulating layer 520 .
  • the fixing pattern 531 may be disposed to expose both ends of the light emitting device ED.
  • At least a portion of the fixed pattern 531 is in contact with the outer surface of the light emitting device ED, and the other partial area of the fixed pattern 531 is spaced apart from the outer surface of the light emitting element ED by a predetermined space. ) can be non-contact with the outer surface of A second insulating layer 520 may be disposed in a space between the fixed pattern 531 and the light emitting device ED.
  • the fixing pattern 531 may be disposed to cover or overlap at least a partial region and one side surface of the upper surface of the second insulating layer 520 .
  • the fixing pattern 531 may be disposed to expose the other side opposite to one side of the second insulating layer 520 .
  • a width of the fixing pattern 531 in the first direction DR1 may be greater than a width of the second insulating layer 520 in the first direction DR1 .
  • a thickness of the fixing pattern 531 may be greater than a thickness of the second insulating layer 520 .
  • the fixing pattern 531 is disposed on the light emitting device ED so that at least a partial region partially surrounds the outer surface of the light emitting device ED, and protects the light emitting device ED together with the second insulating layer 520 At the same time, it may serve to fix the light emitting device ED in the manufacturing process of the display device 10 .
  • the fixing pattern 531 may be disposed to fill a space between the light emitting device ED and the first insulating layer 510 thereunder.
  • the support pattern unit 532 may be disposed in the sub area SA.
  • the support pattern unit 532 may be disposed on the entire surface of the sub area SA.
  • the support pattern part 532 may also be entirely disposed on the separation part ROP of the sub area SA.
  • the support pattern part 532 may be disposed to cover or overlap the first insulating layer 510 in the sub area SA.
  • the support pattern part 532 may be disposed to cover or overlap at least a portion of a side surface of the second bank 600 dividing them in the sub-area SA. Specifically, the support pattern part 532 may be disposed on a side surface of the second bank 600 disposed between the sub-area SA and the light-emitting area EMA.
  • the height of the support pattern part 532 may be smaller than the height of the second bank 600 .
  • the height of the support pattern part 532 and the height of the second bank 600 may be measured from the same reference plane as one surface of the substrate SUB.
  • the support pattern part 532 is disposed on the side surface of the second bank 600 , is formed to have a height smaller than the height of the second bank 600 , and is disposed between the light emitting area EMA and the sub area SA. It may serve to minimize or reduce the step (or height difference) between the second bank 600 and the sub area SA.
  • the support pattern part 532 is disposed to cover or overlap a side surface of the second bank 600 disposed between the light emitting area EMA and the sub area SA, so that the light emitting area EMA and the sub area SA are disposed.
  • a step difference between the upper surface of the uppermost member disposed at the uppermost portion in the inter-region and the upper surface of the uppermost member disposed at the uppermost level in the sub area SA may be reduced (or minimized). Accordingly, the step difference for each area within one pixel PX is reduced, so that the contact electrode 700 extending from the light emitting area EMA to the sub area SA is electrically connected to the second bank 600 by the step difference. short circuit can be prevented.
  • a width of the support pattern part 532 in the first direction DR1 may be greater than a width of the fixed pattern 531 in the first direction DR1 .
  • the area of the planar support pattern part 532 may be larger than the area of the planar fixed pattern 531 . Since the support pattern part 532 has a larger area than the fixed pattern 531 , the fixed pattern 531 is prevented from being peeled or separated in a subsequent process, so that the light emitting device ED is formed on the first insulating layer 510 . It can be fixed stably. That is, the support pattern unit 532 may prevent the fixed pattern 531 from being separated from or peeled off from the light emitting element ED during the manufacturing process of the display device 10 .
  • the support pattern part 532 may include a first opening OP1 and a second opening OP2 exposing the first electrode 210 and the second electrode 220 , respectively.
  • the first opening OP1 and the second opening OP2 passing through the support pattern part 532 may expose a portion of upper surfaces of the first electrode 210 and the second electrode 220 .
  • the first opening OP1 and the second opening OP2 may be located in the sub area SA.
  • a contact electrode (to be described later) through a first opening OP1 and a second opening OP2 penetrating through the support pattern part 532 and exposing a portion of upper surfaces of the first electrode 210 and the second electrode 220 ( 700) and the first and second electrodes 210 and 220 may contact each other.
  • the first connection part 533 may be disposed between the fixed pattern 531 and the support pattern part 532 .
  • the first connection part 533 may be disposed in a non-emission area between the light emitting area EMA and the sub area SA.
  • the first connection part 533 may be disposed on the second bank 600 disposed between the light emitting area EMA and the sub area SA.
  • the first connection part 533 may be disposed to cover or overlap the upper surface and side surfaces of the second bank 600 that separates the light emitting area EMA from the sub area SA.
  • the first connection part 533 may serve to connect the fixed pattern 531 and the support pattern part 532 between them. That is, the fixed pattern 531 , the support pattern part 532 , and the first connection part 533 may be integrated to form one pattern.
  • the fixing pattern 531 , the support pattern part 532 , and the first connection part 533 of the third insulating layer 530 are classified according to their arrangement positions and connection relationships with other members, but they are formed in the same process. to constitute one third insulating layer 530 .
  • the third insulating layer 530 may include an organic insulating material.
  • the contact electrode 700 may be disposed on the electrodes 210 and 220 , the light emitting device ED, and the third insulating layer 530 .
  • the contact electrode 700 may be partially disposed on a side surface of the fixing pattern 531 of the third insulating layer 530 in the emission area EMA.
  • the contact electrode 700 may be disposed on the support pattern part 532 of the third insulating layer 530 in the sub-region SA.
  • the contact electrode 700 may be disposed in each pixel PX in a shape extending in one direction.
  • the contact electrode 700 may extend in the second direction DR2 and may be disposed over the emission area EMA and the sub area SA of each pixel PX.
  • Each of the contact electrodes 700 may include a first contact electrode 710 and a second contact electrode 720 that extend in the second direction DR2 and are spaced apart from each other in the first direction DR1 .
  • the first contact electrode 710 may be disposed on the first electrode 210 .
  • the first contact electrode 710 may extend in the second direction DR2 .
  • the first contact electrode 710 may contact the first electrode 210 and one end of the light emitting device ED, respectively.
  • the first contact electrode 710 may contact one end of the light emitting device ED exposed by the second insulating layer 520 and the fixing pattern 531 in the light emitting area EMA.
  • the first contact electrode 710 is exposed through the first opening OP1 penetrating the support pattern part 532 of the first insulating layer 510 and the third insulating layer 530 in the sub area SA. may be in contact with the first electrode 210 .
  • the first contact electrode 710 may serve to electrically connect one end of the light emitting device ED and the first electrode 210 .
  • the second contact electrode 720 may be disposed on the second electrode 220 .
  • the second contact electrode 720 may extend in the second direction DR2 .
  • the second contact electrode 720 may contact the second electrode 220 and the other end of the light emitting device ED, respectively.
  • the second contact electrode 720 may contact the other end of the light emitting device ED exposed by the second insulating layer 520 and the fixing pattern 531 in the light emitting area EMA.
  • the second contact electrode 720 is exposed through the second opening OP2 penetrating the support pattern part 532 of the first insulating layer 510 and the third insulating layer 530 in the sub-region SA. may be in contact with the second electrode 220 .
  • the second contact electrode 720 may serve to electrically connect the other end of the light emitting device ED and the second electrode 220 .
  • One end of the light emitting device ED exposed by the fixing pattern 531 of the second insulating layer 520 and the third insulating layer 530 is connected to the first electrode 210 through the first contact electrode 710 . It may be electrically connected, and the other end may be electrically connected to the second electrode 220 through the second contact electrode 720 .
  • the first contact electrode 710 and the second contact electrode 720 may be disposed to be spaced apart from each other with the fixing pattern 531 of the third insulating layer 530 interposed therebetween in the emission area EMA.
  • at least one of the first contact electrode 710 and the second contact electrode 720 may have a partial area disposed on a side surface of the fixed pattern 531 .
  • a height of a portion of the first contact electrode 710 and the second contact electrode 720 disposed on a side surface of the fixed pattern 531 may be smaller than a height of the fixed pattern 531 . Accordingly, the first contact electrode 710 and the second contact electrode 720 may not be disposed on the upper surface of the fixed pattern 531 .
  • first contact electrode 710 and the second contact electrode 720 are disposed on the same layer in the drawings, the present invention is not limited thereto.
  • first contact electrode 710 and the second contact electrode 720 may be disposed on different layers, and another insulating layer may be further disposed between them.
  • the contact electrode 700 may include a conductive material.
  • the contact electrode 700 may include ITO, IZO, ITZO, aluminum (Al), or the like.
  • the contact electrode 700 includes a transparent conductive material, and the light emitted from the light emitting device ED passes through the contact electrode 700 and proceeds toward the electrodes 200 , It can be reflected from the outside.
  • an insulating layer may be further disposed on the third insulating layer 530 , the contact electrode 700 , and the second bank 600 .
  • the insulating layer may serve to protect members disposed on the substrate SUB from an external environment.
  • FIG. 6 is a schematic diagram of a light emitting device according to an embodiment.
  • the light emitting device ED is a particle-type device, and may have a rod or cylindrical shape having a predetermined aspect ratio.
  • the length of the light emitting element ED is greater than the diameter of the light emitting element ED, and the aspect ratio may be 6:5 to 100:1, but is not limited thereto.
  • the light emitting device ED may have a size of a nano-meter scale (1 nm or more and less than 1 ⁇ m) to a micro-meter scale (1 ⁇ m or more and less than 1 mm).
  • the light emitting device ED may have both a diameter and a length of a nanometer scale, or both of the light emitting device ED may have a size of a micrometer scale.
  • the diameter of the light emitting device ED may have a nanometer scale, while the length of the light emitting device ED may have a micrometer scale.
  • some of the light emitting devices ED have dimensions on the nanometer scale in diameter and/or length, while some of the light emitting devices ED have dimensions on the micrometer scale in diameter and/or length. may be
  • the light emitting device ED may be an inorganic light emitting diode.
  • the inorganic light emitting diode may include a semiconductor layer.
  • the inorganic light emitting diode may include a first conductivity type (eg, n-type) semiconductor layer, a second conductivity type (eg, p-type) semiconductor layer, and an active semiconductor layer interposed therebetween.
  • the active semiconductor layer receives holes and electrons from the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer, respectively, and the holes and electrons reaching the active semiconductor layer combine with each other to emit light.
  • the above-described semiconductor layers may be sequentially stacked along the longitudinal direction of the light emitting device ED.
  • the light emitting device ED may include a first semiconductor layer 31 , an active device layer 33 , and a second semiconductor layer 32 sequentially stacked in a longitudinal direction.
  • the first semiconductor layer 31 , the device active layer 33 , and the second semiconductor layer 32 may be the above-described first conductivity type semiconductor layer, active semiconductor layer, and second conductivity type semiconductor layer, respectively.
  • the first semiconductor layer 31 may be doped with a dopant of a first conductivity type.
  • the first conductivity type dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 31 may be n-GaN doped with n-type Si.
  • the second semiconductor layer 32 may be disposed to be spaced apart from the first semiconductor layer 31 with the device active layer 33 interposed therebetween.
  • the second semiconductor layer 32 may be doped with a second conductivity type dopant such as Mg, Zn, Ca, Ba, or the like.
  • the second semiconductor layer 32 may be p-GaN doped with p-type Mg.
  • the device active layer 33 may include a material having a single or multiple quantum well structure. As described above, the device active layer 33 may emit light by combining electron-hole pairs according to an electric signal applied through the first semiconductor layer 31 and the second semiconductor layer 32 .
  • the device active layer 33 may have a structure in which a type of semiconductor material having a large band gap energy and a semiconductor material having a small band gap energy are alternately stacked, depending on the wavelength band of the emitted light. It may also include other Group 3 to 5 semiconductor materials.
  • Light emitted from the device active layer 33 may be emitted not only from the longitudinal outer surface of the light emitting device ED, but also from both sides.
  • the light emitted from the device active layer 33 is not limited in one direction.
  • the light emitting device ED may further include a device electrode layer 37 disposed on the second semiconductor layer 32 .
  • the device electrode layer 37 may contact the second semiconductor layer 32 .
  • the device electrode layer 37 may be an ohmic contact electrode, but is not limited thereto, and may be a Schottky contact electrode.
  • the device electrode layer 37 is formed when both ends of the light emitting device ED and the contact electrode 700 are electrically connected to apply an electrical signal to the first semiconductor layer 31 and the second semiconductor layer 32 . It may be disposed between the semiconductor layer 32 and the electrode to reduce resistance.
  • the device electrode layer 37 includes aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin- (ITZO). Zinc Oxide) may include at least any one of.
  • the device electrode layer 37 may include a semiconductor material doped with n-type or p-type.
  • the light emitting device ED may further include a device insulating layer 38 surrounding the outer peripheral surface of the first semiconductor layer 31 , the second semiconductor layer 32 , the device active layer 33 , and/or the device electrode layer 37 . .
  • the device insulating layer 38 may be disposed to surround at least an outer surface of the device active layer 33 , and may extend in one direction in which the light emitting device ED extends.
  • the device insulating layer 38 may function to protect the members.
  • the device insulating layer 38 may be made of materials having insulating properties to prevent an electrical short that may occur when the device active layer 33 directly contacts an electrode through which an electrical signal is transmitted to the light emitting device ED.
  • the device insulating film 38 protects the outer peripheral surfaces of the first and second semiconductor layers 31 and 32 including the device active layer 33 , a decrease in luminous efficiency can be prevented.
  • 7A is an enlarged cross-sectional view illustrating an example of area A of FIG. 3 .
  • 7B is an enlarged cross-sectional view illustrating an example of area B of FIG. 7A .
  • the light emitting device ED may be disposed such that the extending direction of the light emitting device ED is parallel to the upper surface of the substrate SUB.
  • the semiconductor layers included in the light emitting device ED may be sequentially disposed along a direction parallel to the top surface of the substrate SUB.
  • the first semiconductor layer 31 , the device active layer 33 , and the second semiconductor layer 32 of the light emitting device ED may be sequentially disposed to be parallel to the top surface of the substrate SUB.
  • the light emitting device ED includes the first semiconductor layer 31 , the device active layer 33 , the second semiconductor layer 32 , and the device electrode layer 37 on a cross-section crossing both ends of the upper surface of the substrate SUB and the They may be sequentially formed in a horizontal direction.
  • the end at which the first semiconductor layer 31 of the light emitting device ED is positioned is defined as the first end, and the opposite end (or the end at which the second semiconductor layer 32 is positioned) is defined as the second end.
  • the light emitting element ED may be disposed such that a first end thereof is placed on the first electrode 210 and a second end portion thereof is placed on the second electrode 220 .
  • the present invention is not limited thereto, and the light emitting device ED may be disposed such that the first end is placed on the second electrode 220 and the second end is placed on the first electrode 210 .
  • the second insulating layer 520 may be disposed on the light emitting device ED in the light emitting area EMA.
  • the second insulating layer 520 may be disposed to expose both ends of the light emitting device ED.
  • the width of the second insulating layer 520 in the first direction DR1 is the width W1 of the fixed pattern 531 in the first direction DR1 and the first direction DR1 of the light emitting device ED, for example, it may be smaller than the length h in the extending direction of the light emitting device ED. Since the width of the second insulating layer 520 in the first direction DR1 is smaller than the length h in the extending direction of the light emitting device ED, the second insulating layer 520 is formed of the light emitting device ED. Both ends can be exposed.
  • the second insulating layer 520 may be directly disposed on the outer surface ED_SS of the light emitting device ED.
  • the second insulating layer 520 may be directly disposed to surround the outer surface ED_SS of the light emitting device ED, and may serve to fix the light emitting device ED on the first insulating layer 510 .
  • the second insulating layer 520 is formed on the outer surface ( ED_SS) is completely covered or overlapped, and the outer surface ED_SS of the other end is patterned to expose the light emitting device ED, so that the light emitting device ED is separated by the material included in the fixing pattern 531 . can be prevented from becoming
  • the second insulating layer 520 may include an upper surface 520US, a lower surface 520BS, a first side surface 520SS1 and a second side surface 520SS2.
  • the lower surface 520BS of the second insulating layer 520 may be directly disposed on the outer surface ED_SS of the light emitting device ED. That is, the lower surface 520BS of the second insulating layer 520 and the outer surface ED_SS of the light emitting device ED may contact each other.
  • a first side surface 520SS1 of the second insulating layer 520 is in contact with a third side surface 531SS3 of a fixing pattern 531 to be described later, and an upper surface 520US of the second insulating layer 520 is a fixing pattern to be described later.
  • At least a partial area of the lower surface 531B_BS of the second area 531B at 531 may be in contact. Also, the second side surface 520SS2 of the second insulating layer 520 may be aligned inside the second side surface 531SS2 of the fixing pattern 531 .
  • the fixing pattern 531 of the third insulating layer 530 may be disposed on the light emitting device ED in the light emitting area EMA.
  • the width W1 of the fixing pattern 531 in the first direction DR1 may be smaller than the length h in the first direction DR1 of the light emitting device ED, for example, in the extending direction of the light emitting device ED. can Since the width W1 of the fixed pattern 531 is smaller than the length h in the extending direction of the light emitting element ED, the fixed pattern 531 exposes both ends of the light emitting element ED as described above. can do.
  • the fixing pattern 531 may include a first region 531A in contact with the outer surface ED_SS of the light emitting element ED and a second region 531B not in contact with the outer surface ED_SS of the light emitting element ED. have.
  • the second region 531B of the fixed pattern 531 may be disposed on the light emitting device ED and may be spaced apart from the outer surface ED_SS of the light emitting device ED by a predetermined distance.
  • the lower surface 531_BS of the fixed pattern 531 may include the lower surface 531A_BS of the first region 531A of the fixed pattern 531 and the lower surface 531B_BS of the second region 531B of the fixed pattern 531 . have.
  • the first region 531A of the fixed pattern 531 may be directly disposed on the outer surface ED_SS of the light emitting device ED. That is, the lower surface 531A_BS of the first region 531A of the fixed pattern 531 may contact the outer surface ED_SS of the light emitting device ED.
  • the fixing pattern 531 extends in the second direction DR2 in a plan view and the light emitting device ED is exposed in a region between the light emitting devices ED spaced apart from each other in the second direction DR2 . It may also be directly disposed on the first insulating layer 510 .
  • the first region 531A of the fixed pattern 531 is directly disposed on the first insulating layer 510 and the outer surface ED_SS of the light emitting device ED to surround the outer surface ED_SS, so that the fixed pattern 531 is the light emitting device It may serve to stably fix the ED on the first insulating layer 510 .
  • the second region 531B of the fixed pattern 531 may not be directly disposed on the outer surface ED_SS of the light emitting device ED.
  • the second region 531B of the fixed pattern 531 may be disposed on the light emitting device ED and spaced apart from the outer surface ED_SS of the light emitting device ED. That is, the lower surface 531B_BS of the second region 531B of the fixed pattern 531 may face the outer surface ED_SS of the light emitting element ED by being spaced apart from each other.
  • a distance between the lower surface 531B_BS of the second region 531B of the fixed pattern 531 and the outer surface ED_SS of the light emitting device ED may be the same as the thickness of the second insulating layer 520 .
  • the second region 531B of the fixed pattern 531 includes a first portion 531B1 overlapping the second insulating layer 520 and the substrate SUB in the thickness direction and the second insulating layer 520 and the substrate SUB. may include a second portion 531BS that does not overlap in a thickness direction of . That is, the second region 531B of the fixed pattern 531 is a first portion 531B1 in which the second insulating layer 520 is interposed between the second region 531B of the fixed pattern 531 and the light emitting device ED. ) and a second portion 531B2 forming a separation space OA between the second region 531B of the fixed pattern 531 and the light emitting device ED.
  • a second insulating layer 520 may be interposed between the light emitting device ED and the first portion 531B1 of the second region 531B of the fixed pattern 531 .
  • the second insulating layer 520 is interposed between the first portion 531B1 of the second region 531B of the fixed pattern 531 and the light emitting device ED, so that the fixed pattern 531 is formed on the second insulating layer 520 .
  • ) may be disposed to completely cover or overlap the upper surface 520US and the first side surface 520SS1.
  • the lower surface 531B1_BS of the first portion 531B1 of the second region 531B of the fixing pattern 531 and the upper surface 520US of the second insulating layer 520 may be disposed on the same plane to contact each other. have.
  • the lower surface 520BS of the second insulating layer 520 may be disposed to surround the outer surface ED_SS of the light emitting device ED and may be in contact with the second insulating layer 520 .
  • a predetermined separation space OA may be formed between the second portion 531B2 of the second region 531B of the fixed pattern 531 and the light emitting device ED.
  • the predetermined separation space OA is a second insulating material pattern 520 ′′ interposed between the fixed pattern 531 and the light emitting device ED in an etching process for forming the second insulating layer 520 , as shown in FIG. 11 .
  • Reference may be a space formed by over-etching.
  • the separation space OA includes the lower surface 531B2_BS of the second portion 531B2 of the second region 531B of the fixed pattern 531 , the second side surface 520SS2 of the second insulating layer 520 , and the light emitting device ED. ) may be defined as a region partitioned by the outer surface ED_SS.
  • the lower surface 531B2_BS of the second portion 531B2 of the second region 531B of the fixed pattern 531 and the outer surface ED_SS of the light emitting device ED are formed of a second insulating layer 520 . It can be spaced apart and opposed to each other at a predetermined interval by a thickness of .
  • the fixing pattern 531 may include a first side surface 531SS1 , a second side surface 531SS2 , and a third side surface 531SS3 .
  • a first side 531SS1 of the fixed pattern 531 is a side opposite to the second sub-bank 420
  • a second side 531SS2 of the fixed pattern 531 is a side opposite to the first sub-bank 410 .
  • the third side surface 531SS3 of the fixed pattern 531 connects the lower surface 531A_BS of the first region 531A of the fixed pattern 531 to the lower surface 531B_BS of the second region 531B of the fixed pattern 531 . It can be a side to
  • a second contact electrode 720 may be disposed on the first side surface 531SS1 of the fixed pattern 531 .
  • the second contact electrode 720 may contact the second end of the light emitting device ED.
  • the second contact electrode 720 may extend from the second end of the light emitting device ED and may also be partially disposed on the first side surface 531SS1 of the fixing pattern 531 .
  • a first contact electrode 710 may be disposed on the second side surface 531SS2 of the fixed pattern 531 .
  • the first contact electrode 710 may contact the first end of the light emitting device ED.
  • the first contact electrode 710 may extend from the first end of the light emitting device ED and may also be partially disposed on the second side surface 531SS2 of the fixing pattern 531 .
  • the second side surface 531SS2 of the fixing pattern 531 may not be aligned with the second side surface 520SS2 of the second insulating layer 520 . That is, the second side surface 531SS2 of the fixing pattern 531 may protrude outward from the second side surface 520SS2 of the second insulating layer 520 .
  • the first contact electrode 710 and the second contact electrode 720 may not contact the second insulating layer 520 .
  • the second side surface 531SS2 of the fixed pattern 531 on which the first contact electrode 710 is disposed protrudes outward than the second side surface 520SS2 of the second insulating layer 520 to the first contact electrode ( A separation space OA may be formed between the 710 and the second insulating layer 520 .
  • the second contact electrode 720 is disposed on the first side surface 531SS1 of the fixed pattern 531
  • the fixed pattern 531 is disposed between the second contact electrode 720 and the second insulating layer 520 . This may be interposed.
  • the separation space OA is formed between the first contact electrode 710 and the second insulating layer 520
  • the fixed pattern 531 is formed between the second contact electrode 720 and the second insulating layer 520 . This is interposed so that the first and second contact electrodes 710 and 720 and the second insulating layer 520 may not contact each other.
  • the third side surface 531SS3 of the fixing pattern 531 may be in contact with the first side surface 520SS1 of the second insulating layer 520 . Since the fixing pattern 531 is formed on the second insulating layer 520 , the third side surface 531SS3 of the fixing pattern 531 may coincide with the first side surface 520SS1 of the second insulating layer 520 . .
  • a third insulating layer 530 including an organic insulating material may be formed on the second insulating layer 520 including an inorganic insulating material.
  • the third insulating layer 530 may serve to fix the light emitting device ED not to be separated from the first insulating layer 510 .
  • the third insulating layer 530 of the display device 10 according to the present exemplary embodiment includes the third insulating layer 530 in the light emitting area EMA as well as the sub area SA to stably fix the light emitting device ED. can also be formed.
  • the third insulating layer 530 disposed on the light emitting device ED can stably provide the light emitting device ED. 1 may be fixed on the insulating layer 510 .
  • the third insulating layer 530 may include an organic insulating material.
  • the light emitting devices arranged on the first insulating layer 510 by the organic insulating material ( ED) can be deviated. Accordingly, the light emitting device ED may be fixed by forming the second insulating layer 520 including the inorganic insulating material before the process of forming the third insulating layer 530 . Meanwhile, in the process of etching the second insulating layer 520 to expose both ends of the light emitting device ED, a partial region of the second insulating layer 520 may be damaged.
  • the light emitting device ED may be stably fixed on the first insulating layer 510 by the third insulating layer 530 . Accordingly, since the third insulating layer 530 is in direct contact with the light emitting element ED, the fixing pattern 531 is prevented from peeling off, thereby preventing the light emitting element ED from being separated, thereby improving the display quality of the display device 10 . can be
  • FIGS. 8 to 12 are schematic diagrams illustrating a part of a manufacturing process of a display device according to an exemplary embodiment.
  • a first electrode 210 and a second electrode 220 are respectively formed on the first sub-bank 410 and the second sub-bank 420 .
  • a first insulating layer 510 is formed on the first and second electrodes 210 and 220 .
  • the light emitting device ED is disposed on the first insulating layer 510 so that both ends are positioned on the first electrode 210 and the second electrode 220 , respectively.
  • the process of disposing the light emitting device ED uses the first electrode 210 and the second electrode 220 , and as shown in FIG. 8 , the first sub-bank 410 and the second sub-bank 420 .
  • the light emitting devices ED may be arranged so that both ends are respectively disposed on the first electrode 210 and the second electrode 220 in the space therebetween.
  • a second insulating material pattern 520 ′′ that covers or overlaps one end of the light emitting device ED and exposes the other end thereof is formed.
  • the forming of the patterned second insulating material pattern 520 ′′ covering one end of the light emitting device ED and exposing the other end includes the light emitting device ED and the first exposed light emitting device ED.
  • the second insulating material pattern 520 ′′ may cover or overlap one end of the light emitting device ED and expose the other end.
  • the second insulating material pattern 520 ′′ is disposed to cover one end of the light emitting device ED, and extends outward to include electrodes (eg, the first electrode 210 and the second electrode 220 ) and the sub. It may also be disposed on a bank (eg, the first sub-bank 410 and the second sub-bank 420 ).
  • the second insulating material layer 520 ′ and the second insulating material pattern 520 ′′ may be material layers corresponding to the above-described second insulating material layer 520 .
  • the second insulating material pattern 520 ′′ is disposed to cover or overlap the first end of the light emitting device ED, and extends outward to the first electrode 210 and the first sub-bank 410 . It can also be placed on top. As the second insulating material pattern 520 ′′ is disposed to cover one end of the light emitting device ED, the light emitting device ED is formed of the second insulating material even though the other end of the light emitting device ED is exposed. The pattern 520 ′′ may be fixed to the first insulating layer 510 .
  • the third insulating layer 530 is fixed to the third insulating layer 530 . At least a partial region of the pattern 531 may be formed to contact the outer surface of the light emitting device ED.
  • the second insulating material pattern 520 ′′ includes the inorganic insulating material, in the process of forming the second insulating material pattern 520 ′′, the light emitting device ED is not separated from the first insulating layer 510 . ) can be stably fixed on the Meanwhile, the width of the second insulating material pattern 520 ′′ overlapping the light emitting device ED in the third direction DR3 is such that the second insulating material pattern 520 ′′ stably fixes the light emitting device ED. It can be adjusted within the specified range.
  • a patterned third insulating layer 530 is formed on the second insulating material pattern 520 ′′.
  • the second insulating material pattern 520 ′′ is formed to cover or overlap some regions of the light emitting device ED and expose other partial regions, at least a partial region of the third insulating layer 530 is formed to cover the light emitting device ED. (ED) may be formed in contact with the outer surface.
  • the third insulating layer 530 may include a fixing pattern 531 , a support pattern part 532 , and a first connection part 533 .
  • the fixed pattern 531 , the support pattern part 532 , and the first connection part 533 may be integrally formed through one process.
  • the third insulating layer 530 may include an organic insulating material, and the third insulating layer 530 may include the organic insulating material for the light emitting device ED and the second insulating material pattern 520 ′′. And after being completely coated on the first insulating layer 510, it may be formed by removing a portion.
  • the light emitting device ED is fixed on the first insulating layer 510 by a second insulating material pattern 520 ′′ that completely covers or overlaps one end of the light emitting device ED, so that the third insulating Although the layer 530 includes an organic insulating material, it is possible to prevent separation of the light emitting device ED.
  • the process of forming the patterned third insulating layer 530 may be formed by a mask process. Specifically, the third insulating material layer is completely coated on the second insulating material pattern 520 ′′, the light emitting device ED, and the first insulating layer 510 . Then, a patterned etching mask is formed on the material layer for the third insulating layer. The material layer for the third insulating layer may be etched using the etch mask to form a patterned third insulating layer 530 as shown in FIG. 11 . The process of etching the material layer for the third insulating layer may be performed by dry etching. However, the present invention is not limited thereto, and the patterned third insulating layer 530 may be formed by applying a material layer for the third insulating layer, followed by exposure and development.
  • a portion of the second insulating material pattern 520 ′′ is removed to expose one end of the light emitting device ED.
  • the process of removing a portion of the second insulating material pattern 520 ′′ may be performed as an etching process using an etch mask remaining on the third insulating layer 530 .
  • the etching process is not limited thereto, but may be performed by dry etching. In the etching process, the second insulating material pattern 520 ′′ overlapping the third insulating layer 530 and the etch mask remains, and the second insulating material pattern 520 ′′ overlapping the third insulating layer 530 and the etch mask does not overlap. (520'') may be removed.
  • the second insulating material pattern 520 ′′ is over-etched, so that the second side surface 520SS2 of the second insulating layer 520 is the third insulating layer 530 as shown in FIG. 12 . It may be aligned inward than the second side surface 531SS2 of the fixing pattern 531 .
  • the second insulating material pattern 520 ′′ As the second insulating material pattern 520 ′′ is over-etched, a portion of the second insulating layer 520 may be damaged. Even though a partial region of the second insulating layer 520 is damaged, a partial region of the fixed pattern 531 (specifically, the first region 531A of the fixed pattern 531) is formed on the outer surface ( By being directly disposed on the ED_SS to fix the light emitting device ED, it is possible to prevent the light emitting device ED from being detached.
  • the contact electrode 700 is formed on the third insulating layer 530 to manufacture the display device 10 as shown in FIG. 7A .
  • the first contact electrode 710 and the second contact electrode 700 are spaced apart from each other by applying a material layer for the contact electrode on the entire surface of the light emitting device ED and the third insulating layer 530 and then removing some regions.
  • a contact electrode 720 may be formed.
  • FIG. 13 is an enlarged cross-sectional view illustrating another example of area A of FIG. 3 .
  • the first contact electrode 710_1 is disposed to cover the first end of the light emitting device ED, and is disposed from the first end of the light emitting device ED. It is different from the embodiment of FIG. 7A in that it is extended and is not disposed on the side surface of the fixing pattern 531 .
  • the first contact electrode 710_1 may cover the first end of the light emitting device ED, but may not be disposed on the second side surface of the fixing pattern 531 .
  • a first pattern 711 may be disposed on the second side surface of the fixed pattern 531 .
  • the first pattern 711 and the first contact electrode 710_1 may include the same material, but may be spaced apart from each other.
  • the structures of the first contact electrode 710_1 and the first pattern 711 that are electrically disconnected from each other as described above may be formed in a process for forming the contact electrode 700 .
  • the material layer for the contact electrode is not completely formed by the space OA formed between the first pattern 711 and the first contact spaced apart from each other as shown in FIG.
  • An electrode 710_1 may be formed.
  • the first and second contact electrodes 710_1 and 710_1 are spaced apart from each other by the space OA.
  • the electrodes 720 can be conveniently spaced apart. Accordingly, the manufacturing efficiency of the display device 10 may be improved.
  • FIG. 14 is an enlarged cross-sectional view illustrating another example of area A of FIG. 3 .
  • the second area 531B of the fixed pattern 531 includes a second portion 531B2 of the second area 531B of the fixed pattern 531 and The same point differs from the embodiment of FIG. 13 .
  • the second insulating layer 520 may not be disposed between the second region 531B of the fixed pattern 531 and the light emitting device ED.
  • the lower surface 531B_BS of the second region 531B of the fixed pattern 531 may be the same as the lower surface 531B2_BS of the second portion 531B2 of the second region 531B of the fixed pattern 531 .
  • the lower surface 531B_BS of the second region 531B of the fixed pattern 531 may face the outer surface ED_SS of the light emitting element ED by being spaced apart from each other by a predetermined distance.
  • the second insulating layer 520 may be omitted.
  • the etching process of the second insulating material pattern 520 ′′ may be over-etched to expose the first end of the light emitting device ED.
  • the second insulating material pattern 520 ′′ disposed under the second region 531B of the third insulating layer 530 is completely removed by the over-etching, so that the display device 10 shown in FIG. 14 is manufactured.
  • the light emitting device ED may be fixed on the first insulating layer 510 by the fixing pattern 531 .
  • 15 is an enlarged cross-sectional view illustrating another example of area A of FIG. 3 .
  • the first contact electrode 710_1 or the first pattern 711 is not disposed on the second side surface 531SS2 of the fixed pattern 531 and is exposed. The point is different from the embodiment of FIG. 13 .
  • the contact electrode material layer is formed of the fixed pattern 531 by the separation space OA.
  • the second side 531SS2 may not be formed.
  • the contact electrode material layer is not formed on the second side surface 531SS2 of the fixed pattern 531 by the separation space OA, the first contact electrode 710 and the second contact electrode 720 are disconnected Since the process is easy, the manufacturing process efficiency of the display device 10 may be improved.
  • 16 is an enlarged cross-sectional view illustrating another example of area A of FIG. 3 .
  • a point in which the second side surface 520SS2 of the second insulating layer 520_1 is aligned with the second side surface 531SS2 of the fixing pattern 531 is a point. It is different from the embodiment of Fig. 7A.
  • a second insulating layer 520_1 may be interposed between the second region 531B of the fixed pattern 531 and the light emitting device ED.
  • the second region 531B of the fixed pattern 531 may completely overlap the second insulating layer 520_1 in the thickness direction of the substrate SUB.
  • the width of the second region 531B of the fixed pattern 531 in the first direction DR1 may be the same as the width of the second insulating layer 520_1 in the first direction DR1 .
  • the second area 531B of the fixed pattern 531 may be the same as the first portion 531B1 of the second area 531B of the fixed pattern 531 .
  • the lower surface 531B_BS of the second region 531B of the fixed pattern 531 may contact the upper surface 520US of the second insulating layer 520_1 .
  • the width of the lower surface 531B_BS of the second region 531B of the fixed pattern 531 may be the same as the width of the upper surface 520US of the second insulating layer 520_1 . Accordingly, the second side surface 531SS2 of the fixing pattern 531 may be aligned with the second side surface 520SS2 of the second insulating layer 520_1 .
  • the first contact electrode 710 is directly on the first end of the light emitting device ED, the second side 520SS2 of the second insulating layer 520_1 , and the second side 531SS2 of the fixing pattern 531 . can be placed.
  • the first contact electrode 710 may be directly disposed on the first end of the light emitting device ED, the second side 520SS2 of the second insulating layer 520_1 , and the second side 531SS2 of the fixing pattern 531 . have.
  • 17 is an enlarged cross-sectional view illustrating another example of area A of FIG. 3 .
  • a point in which the second side surface 520SS2 of the second insulating layer 520_2 protrudes outward from the second side surface 531SS2 of the fixing pattern 531 is different from the embodiment of FIG. 16 .
  • a second insulating layer 520_2 may be interposed between the second region 531B of the fixed pattern 531 and the light emitting device ED.
  • the second region 531B of the fixed pattern 531 may completely overlap the second insulating layer 520_2 in the thickness direction of the substrate SUB.
  • a width of the second region 531B of the fixed pattern 531 in the first direction DR1 may be smaller than a width of the second insulating layer 520_2 in the first direction DR1 .
  • the second area 531B of the fixed pattern 531 may be the same as the first portion 531B1 of the second area 531B of the fixed pattern 531 .
  • the lower surface 531B_BS of the second region 531B of the fixed pattern 531 may contact a portion of the upper surface 520US of the second insulating layer 520_2 .
  • the width of the lower surface 531B_BS of the second region 531B of the fixed pattern 531 may be smaller than the width of the upper surface 520US of the second insulating layer 520_2 .
  • the second side surface 520SS2 of the second insulating layer 520_2 may protrude outward than the second side surface 531SS2 of the fixing pattern 531 . That is, the fixing pattern 531 may expose a portion of the upper surface 520US of the second insulating layer 520_2 in the third direction DR3 .
  • the first contact electrode 710 includes the first end of the light emitting device ED, the second side surface 520SS2 of the second insulating layer 520_2 , and the second insulating layer 520_2 exposed by the fixing pattern 531 . It may be directly disposed on the upper surface 520US of the , and the second side surface 531SS2 of the fixing pattern 531 .
  • the first contact electrode 710 is a top surface of the second insulating layer 520_2 exposed by the first end of the light emitting device ED, the second side surface 520SS2 of the second insulating layer 520_2 , and the fixing pattern 531 .
  • 520US, and the second side 531SS2 of the fixing pattern 531 may be disposed directly.
  • the width of the etch mask used in the etching process of forming the second insulating layer 520 is formed to be greater than the width of the fixed pattern 531 , or a partial region of the second insulating material pattern 520 ′′ is formed. It may be formed when etching for removal is not sufficiently performed. Also in this case, the first contact electrode 710 and the second contact electrode 720 spaced apart in the first direction DR1 are formed through the process of disconnecting the first contact electrode 710 and the second contact electrode 720 . can be
  • FIG. 18 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • the third insulating layer 530_1 disposed on the pixel PX_1 adjacent in the second direction DR2 is connected to each other. It is different from the embodiment of FIG. 2 .
  • the third insulating layer 530_1 may further include a second connection part 534 .
  • the second connection part 534 may be disposed between the light emitting area EMA and the sub area SA of the pixel PX adjacent in the second direction DR2 .
  • the second connection part 534 includes the fixed pattern 531 disposed in the emission area EMA of the pixel PX_1 and the sub-area SA of the pixel PX_1 adjacent to the pixel PX_1 in the second direction DR2 . ) may be disposed between the support pattern portions 532 disposed on and connect them.
  • the third insulating layer 530_1 disposed in the plurality of pixels PX disposed in the same column by the second connection part 534 may be integrated to form a single pattern.
  • the third insulating layer 530_1 is formed by integrating the plurality of pixels PX arranged in the same column in one pattern, so that the third insulating layer 530_1 is stably formed between the light emitting device ED and the first insulating layer. It is fixed on the 510 to fix the light emitting device ED.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판 상에서 제1 방향으로 서로 이격된 제1 전극 및 제2 전극, 제1 전극 및 제2 전극 상에 배치된 제1 절연층, 제1 절연층 상에 배치되며, 각각 제1 전극 및 제2 전극 상에 놓이는 양 단부를 포함하는 발광 소자, 및 제1 절연층 상에 배치되는 제2 절연층을 포함하되, 제2 절연층은, 발광 소자 상에 배치된 고정 패턴, 제1 절연층 상에 배치된 지지 패턴부, 및 고정 패턴과 상기 지지 패턴부 사이에 배치되어 이들은 연결하는 연결부를 포함하고, 고정 패턴은 상기 발광 소자의 외면과 접촉하는 제1 영역 및 발광 소자의 외면과 접촉하지 않는 제2 영역을 포함한다.

Description

표시 장치
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 복수의 발광 소자들 상에 배치된 절연층의 박리를 방지하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 발광 영역 및 서브 영역을 포함하는 기판, 상기 기판 상에서 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되고 제1 방향으로 서로 이격된 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층, 상기 발광 영역에서 제1 절연층 상에 배치되며, 각각 상기 제1 전극 및 상기 제2 전극 상에 놓이는 양 단부를 포함하는 적어도 하나의 발광 소자, 및 상기 제1 절연층 상에 배치되는 제2 절연층을 포함하되, 상기 제2 절연층은, 상기 발광 영역에서 적어도 하나의 상기 발광 소자 상에 배치된 고정 패턴, 상기 서브 영역에서 상기 제1 절연층 상에 배치된 지지 패턴부, 및 상기 고정 패턴과 상기 지지 패턴부 사이에 배치되어 이들은 연결하는 연결부를 포함하고, 상기 고정 패턴은 적어도 하나의 상기 발광 소자의 외면과 접촉하는 제1 영역, 및 적어도 하나의 상기 발광 소자의 외면과 접촉하지 않는 제2 영역을 포함한다.
상기 고정 패턴의 상기 제1 방향의 폭은 적어도 하나의 상기 발광 소자의 상기 제1 방향의 길이보다 작을 수 있다.
상기 고정 패턴은 적어도 하나의 상기 발광 소자의 단부들을 노출할 수 있다.
상기 지지 패턴부의 상기 제1 방향의 폭은 상기 고정 패턴의 상기 제1 방향의 폭보다 클 수 있다.
상기 제1 전극, 상기 제2 전극 및 상기 고정 패턴은 각각 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 고정 패턴의 상기 제2 방향으로의 길이는 상기 고정 패턴의 제1 방향의 폭보다 클 수 있다.
상기 발광 영역 및 상기 서브 영역을 구획하는 제1 뱅크를 포함하되, 상기 연결부는 상기 발광 영역 및 상기 서브 영역 사이에 배치되는 상기 제1 뱅크 상에 배치될 수 있다.
상기 지지 패턴부는 상기 서브 영역의 전면에 배치되며, 상기 발광 영역 및 상기 서브 영역 사이에 배치되는 상기 제1 뱅크의 측면의 적어도 일부와 중첩할 수 있다.
상기 지지 패턴부의 높이는 상기 제1 뱅크의 높이보다 낮을 수 있다.
상기 고정 패턴의 제1 영역의 하면은 적어도 하나의 상기 발광 소자의 외면을 둘러싸고, 상기 고정 패턴의 제2 영역의 하면은 적어도 하나의 상기 발광 소자의 외면에 이격되고 대향할 수 있다.
상기 고정 패턴의 제2 영역의 적어도 일부 영역과 적어도 하나의 상기 발광 소자 사이에 개재되는 제3 절연층을 더 포함하고, 상기 고정 패턴의 제2 영역의 하면과 적어도 하나의 상기 발광 소자의 외면 사이의 이격 거리는 상기 제3 절연층의 두께와 동일할 수 있다.
상기 고정 패턴의 제2 영역과 적어도 하나의 상기 발광 소자 사이에 배치되는 제3 절연층을 더 포함할 수 있다.
상기 제2 절연층은 유기 절연 물질을 포함하고, 상기 제3 절연층은 상기 제2 절연층과 상이한 물질을 포함할 수 있다.
상기 제3 절연층은 무기 절연 물질을 포함할 수 있다.
상기 고정 패턴은 상기 제3 절연층의 상면의 적어도 일부 영역 및 일 측면과 중첩하고, 상기 제3 절연층의 일 측면과 대향하는 타 측면은 노출할 수 있다.
상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭보다 클 수 있다.
상기 고정 패턴의 제2 영역은, 상기 제3 절연층과 중첩하는 제1 부분, 및 상기 제3 절연층과 비중첩하는 제2 부분을 포함할 수 있다.
상기 제3 절연층의 타 측면은 상기 고정 패턴의 제2 영역의 측면보다 내측으로 정렬될 수 있다.
상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭과 동일할 수 있다.
상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭보다 작을 수 있다.
상기 제1 전극 상에 배치되어 상기 제1 전극 및 적어도 하나의 상기 발광 소자와 접촉하는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되어 상기 제2 전극 및 적어도 하나의 상기 발광 소자와 접촉하는 제2 접촉 전극을 더 포함하되, 상기 제1 접촉 전극 및 상기 제2 접촉 전극은 서로 이격될 수 있다.
상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되고, 상기 서브 영역에서 상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 지지 패턴부 상에 배치될 수 있다.
상기 발광 영역에서 상기 고정 패턴은 상기 제1 접촉 전극 및 상기 제2 접촉 전극 사이에 배치될 수 있다.
상기 발광 영역에서 상기 제1 접촉 전극 및 상기 제2 접촉 전극 중 적어도 하나는 상기 고정 패턴의 측면에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 발광 소자들을 유기 절연 물질을 포함하며, 발광 소자를 고정시키는 제3 절연층이 길이 대비 얇은 선폭을 갖더라도 이의 박리를 방지하는 구조를 가질 수 있다. 상기 제3 절연층은 발광 영역에 배치되어 발광 소자들을 고정하는 고정 패턴, 서브 영역에 배치되어 고정 패턴보다 큰 폭을 갖는 지지 패턴부 및 상기 고정 패턴과 상기 지지 패턴부 사이에 배치되어 이들을 연결하는 연결부를 포함할 수 있다. 표시 장치는 상기 제3 절연층의 형성 이후에 후속 공정이 진행되는 동안 발광 소자 상에 배치된 부분이 박리되는 것을 방지하는 구조를 가질 수 있고, 이후 공정에서 발광 소자 및 상기 제3 절연층의 일부분이 박리 또는 이탈되어 이물로 남아 표시 장치의 표시 신뢰성이 저하되는 것을 방지할 수 있다.
또한, 표시 장치는 발광 소자를 정렬하는 공정 이후, 유기 절연 물질을 포함하는 제3 절연층을 형성하는 공정 전에 무기 절연 물질을 포함하는 제2 절연 물질 패턴을 발광 소자 상에 형성함으로써 발광 소자의 정렬이 상기 유기 절연 물질에 의해 이탈되는 것을 방지할 수 있다. 한편, 발광 소자의 일 단부는 완전히 덮고 타 단부는 노출하도록 발광 소자 상에 제2 절연 물질 패턴을 형성하고 상기 제2 절연 물질 패턴 상에 제3 절연층을 형성함으로써, 유기 절연 물질에 의한 발광 소자의 이탈을 방지할 수 있다. 상기 제3 절연층의 고정 패턴은 발광 소자와 접촉하는 제1 영역, 및 발광 소자와 접촉하지 않고 제2 절연 물질 패턴과 접촉하는 제2 영역을 포함하도록 패턴화하여 형성할 수 있다. 이후 공정에서 발광 소자의 타 단부를 노출하도록 제2 절연 물질 패턴의 일부를 제거하는 공정에서 제2 절연층의 일부가 손상되어도 제3 절연층의 제1 영역이 발광 소자와 접촉함으로써 고정 패턴이 박리되는 것을 방지하여 발광 소자의 이탈을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타낸 평면도이다.
도 3은 도 2의 Q1-Q1'선을 따라 자른 단면도이다.
도 4는 도 2의 Q2-Q2'선을 따라 자른 단면도이다.
도 5는 도 2의 Q3-Q3'선을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7a는 도 3의 A 영역의 일 예를 나타낸 확대 단면도이다.
도 7b는 도 7a의 B 영역의 일 예를 나타낸 확대 단면도이다.
도 8 내지 도 12는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 개략도들이다.
도 13은 도 3의 A 영역의 다른 예를 나타낸 확대 단면도이다.
도 14는 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 15는 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 16은 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 17은 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소를 나타낸 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(IoT), 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일 측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일 측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타 측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일 측, "좌측"는 제1 방향(DR1) 타 측, "상측"은 제2 방향(DR2) 일 측, "하측"은 제2 방향(DR2) 타 측을 나타낸다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 화소(PX)들을 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 예시적인 실시예에서, 각 화소(PX)는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타낸 평면도이다.
도 2를 참조하면, 표시 장치(10)의 각 화소(PX)는 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
발광 영역(EMA)은 발광 소자(ED)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.
각 화소(PX)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않을 수 있다. 서브 영역(SA)은 일 화소(PX) 내에서 발광 영역(EMA)의 하측(또는 제2 방향(DR2) 타 측)에 배치될 수 있다. 서브 영역(SA)은 제2 방향(DR2)으로 이웃하여 배치된 화소(PX)의 발광 영역(EMA) 사이에 배치될 수 있다. 서브 영역(SA)은 후술하는 개구부(OP1, OP2)를 통해 전극(200)들과 접촉 전극(700)이 전기적으로 연결되는 영역을 포함할 수 있다.
서브 영역(SA)은 분리부(ROP)를 포함할 수 있다. 서브 영역(SA)의 분리부(ROP)는 제2 방향(DR2)을 따라 서로 이웃하는 각 화소(PX)에 포함되는 전극(200)들이 포함하는 제1 전극(210) 및 제2 전극(220)이 각각 서로 분리되는 영역일 수 있다.
도 3은 도 2의 Q1-Q1'선을 따라 자른 단면도이다.
도 3을 참조하면, 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치되는 회로 소자층(CCL), 회로 소자층(CCL) 상에 배치된 발광 소자(ED), 전극(200)들, 접촉 전극(700) 및 절연층을 포함하는 표시 소자층을 포함할 수 있다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
회로 소자층(CCL)은 기판(SUB) 상에 배치될 수 있다. 회로 소자층(CCL)은 하부 금속층(110), 반도체층(120), 제1 도전층(130), 제2 도전층(140) 및 절연막을 포함할 수 있다.
하부 금속층(110)은 기판(SUB) 상에 배치된다. 하부 금속층(110)은 차광층(BML), 제1 전압 라인(VL1) 및 제2 전압 라인(VL2)을 포함할 수 있다.
제1 전압 라인(VL1)은 트랜지스터(TR)의 제1 전극(SD1)의 적어도 일부와 기판(SUB)의 두께 방향으로 중첩될 수 있다. 제1 전압 라인(VL1)에는 트랜지스터(TR)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가될 수 있다.
제2 전압 라인(VL2)은 후술하는 제2 도전 패턴(CDP2)과 기판(SUB)의 두께 방향으로 중첩될 수 있다. 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제2 전압 라인(VL2)에 인가된 제2 전원 전압은 제2 전극(220)에 공급될 수 있다. 제2 전압 라인(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(ED)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수 있다.
제1 전압 라인(VDL)에는 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 라인(VSL)에는 제1 전압 라인(VDL)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
차광층(BML)은 트랜지스터(TR)의 하부에서 적어도 트랜지스터(TR)의 액티브층(ACT)의 채널 영역을 커버하거나 중첩하도록 배치될 수 있고, 나아가 트랜지스터(TR)의 액티브층(ACT) 전체를 커버하도록 배치될 수 있다. 다만, 이에 제한되지 않고, 차광층(BML)은 생략될 수 있다.
하부 금속층(110)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(110)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
버퍼층(161)은 하부 금속층(110) 상에 배치될 수 있다. 버퍼층(161)은 하부 금속층(110)이 배치된 기판(SUB)의 전면을 덮거나 중첩하도록 배치될 수 있다. 버퍼층(161)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 트랜지스터를 보호하는 역할을 할 수 있다.
반도체층(120)은 버퍼층(161) 상에 배치된다. 반도체층(120)은 트랜지스터(TR)의 액티브층(ACT)을 포함할 수 있다. 트랜지스터(TR)의 액티브층(ACT)은 상술한 바와 같이 하부 금속층(110)의 차광층(BML)과 중첩하여 배치될 수 있다.
반도체층(120)은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 반도체층이 다결정 실리콘을 포함하는 경우, 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 반도체층이 다결정 실리콘을 포함하는 경우, 트랜지스터(TR)의 액티브층(ACT)은 불순물로 도핑된 복수의 도핑 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 다른 예시적인 실시예에서, 반도체층은 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
게이트 절연막(162)은 반도체층 상에 배치될 수 있다. 게이트 절연막(162)은 각 트랜지스터의 게이트 절연막으로 기능할 수 있다. 게이트 절연막(162)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
제1 도전층(130)은 게이트 절연막(162) 상에 배치될 수 있다. 제1 도전층(130)은 트랜지스터(TR)의 게이트 전극(GE)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역과 기판(SUB)의 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
층간 절연막(163)은 제1 도전층(130) 상에 배치될 수 있다. 층간 절연막(163)은 게이트 전극(GE)을 덮거나 중첩하도록 배치될 수 있다. 층간 절연막(163)은 제1 도전층(130)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제1 도전층(130)을 보호할 수 있다.
제2 도전층(140)은 층간 절연막(163) 상에 배치될 수 있다. 제2 도전층(140)은 트랜지스터(TR)의 제1 전극(SD1), 트랜지스터(TR)의 제2 전극(SD2), 제1 도전 패턴(CDP1) 및 제2 도전 패턴(CDP2)을 포함할 수 있다.
트랜지스터(TR)의 제1 전극(SD1) 및 제2 전극(SD2)은 각각 층간 절연막(163) 및 게이트 절연막(162)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 액티브층(ACT)의 양 단부 영역과 전기적으로 연결될 수 있다. 또한, 트랜지스터(TR)의 제1 전극(SD1)은 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 다른 컨택홀을 통해 하부 금속층(110)의 제1 전압 라인(VL1)과 전기적으로 연결될 수 있다. 트랜지스터(TR)의 제2 전극(SD2)은 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 또 다른 컨택홀을 통해 하부 금속층(110)의 차광층(BML)과 전기적으로 연결될 수 있다.
제1 도전 패턴(CDP1)은 트랜지스터(TR)의 제2 전극(SD2)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP1)은 후술하는 비아층(164)을 관통하는 제1 전극 컨택홀(CT1)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다. 트랜지스터(TR)는 제1 전압 라인(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP1)을 통해 제1 전극(210)으로 전달할 수 있다.
제2 도전 패턴(CDP2)은 제2 전압 라인(VL2)과 전기적으로 연결될 수 있다. 제2 도전 패턴(CDP2)은 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 컨택홀을 통해 제2 전압 라인(VL2)과 전기적으로 연결될 수 있다. 제2 도전 패턴(CDP2)은 제2 전극 컨택홀(CT2)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다. 제2 도전 패턴(CDP2)은 제2 전압 라인(VL2)에 인가된 제2 전원 전압을 제2 전극(220)으로 전달할 수 있다.
제1 도전 패턴(CDP1)과 제2 도전 패턴(CDP2)이 동일한 층에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제2 도전 패턴(CDP2)은 제1 도전 패턴(CDP1)과 다른 도전층, 예컨대 제2 도전층(140)과 몇몇 절연층을 사이에 두고 제2 도전층(140) 상에 배치된 제3 도전층으로 형성될 수도 있다. 이 경우, 제1 전압 라인(VL1) 및 제2 전압 라인(VL2)도 하부 금속층(110)이 아닌 제3 도전층으로 형성될 수 있고, 제1 전압 라인(VL1)은 다른 도전 패턴을 통해 트랜지스터(TR)의 제1 전극(SD1)과 전기적으로 연결될 수 있다.
비아층(164)은 제2 도전층(140) 상에 배치될 수 있다. 비아층(164)은 제2 도전층(140)이 배치된 층간 절연막(163) 상에 배치될 수 있다. 비아층(164)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다. 비아층(164)은 표면 평탄화하는 기능을 수행할 수 있다. 도면에는 도시하지 않았으나, 제2 도전층(140) 상에는 제2 도전층(140)을 보호하는 패시베이션층이 더 배치되고, 상기 비아층(164)은 패시베이션층 상에 배치될 수 있다.
상술한 버퍼층(161), 게이트 절연막(162) 및 층간 절연막(163)은 교번하여 적층된 무기층들로 이루어질 수 있다. 예를 들어, 상술한 버퍼층(161), 게이트 절연막(162) 및 층간 절연막(163)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(161), 게이트 절연막(162) 및 층간 절연막(163)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.
도 4는 도 2의 Q2-Q2'선을 따라 자른 단면도이다. 도 5는 도 2의 Q3-Q3'선을 따라 자른 단면도이다.
이하, 도 2 내지 도 5를 참조하여, 회로 소자층(CCL) 상에 배치된 표시 소자층의 구조에 대하여 설명한다.
표시 소자층은 비아층(164) 상에 배치될 수 있다. 표시 소자층은 전극(200)들, 제1 뱅크(400), 제2 뱅크(600), 발광 소자(ED), 접촉 전극(700) 및 절연층(510, 520, 530)을 포함한다.
제1 뱅크(400)는 비아층(164) 상에 배치된다. 제1 뱅크(400)는 비아층(164) 상에 직접 배치될 수 있다. 제1 뱅크(400)는 발광 영역(EMA) 내에 배치될 수 있다.
제1 뱅크(400)는 발광 영역(EMA)에서 제2 방향(DR2)으로 연장될 수 있다. 제1 뱅크(400)의 제2 방향(DR2)으로 연장된 길이는 후술하는 제2 뱅크(600)에 의해 둘러싸인 발광 영역(EMA)의 제2 방향(DR2)으로 길이보다 작을 수 있다.
제1 뱅크(400)는 발광 영역(EMA) 내에서 서로 이격되어 배치된 서브 뱅크(410, 420)를 포함할 수 있다. 상기 서브 뱅크(410, 420)는 각각 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 서로 이격될 수 있다. 예시적인 실시예에서, 제1 뱅크(400)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다. 제1 서브 뱅크(410)는 평면상 발광 영역(EMA)에서 좌측에 배치될 수 있다. 제2 서브 뱅크(420)는 제1 서브 뱅크(410)와 제1 방향(DR1)으로 이격되어 평면상 발광 영역(EMA)에서 우측에 배치될 수 있다. 서로 이격된 복수의 서브 뱅크(410, 420) 사이에는 복수의 발광 소자(ED)들이 배치될 수 있다.
제1 뱅크(400)는 경사진 측면을 포함하여 발광 소자(ED)에서 방출되어 제1 뱅크(400)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다. 즉, 제1 뱅크(400)는 발광 소자(ED)가 배치되는 공간을 제공함과 동시에 발광 소자(ED)로부터 방출되는 광의 진행 방향을 표시 방향으로 바꾸는 반사 격벽의 역할도 할 수 있다.
도 3에서는 제1 뱅크(400)의 측면이 선형의 형상으로 경사진 것을 도시하였으나. 이에 제한되지 않는다. 예를 들어, 제1 뱅크(400)의 측면(또는 외면)은 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 예시적인 실시예에서 제1 뱅크(400)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
전극(200)들은 제1 뱅크(400) 및 제1 뱅크(400)가 노출하는 비아층(164) 상에 배치될 수 있다. 전극(200)들은 일 방향으로 연장된 형상으로 각 화소(PX)마다 배치될 수 있다. 전극(200)들은 제2 방향(DR2)으로 연장되어, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있다. 전극(200)들은 발광 영역(EMA)에서 제1 뱅크(400) 및 제1 뱅크(400)가 노출하는 비아층(164) 상에 배치되고, 비발광 영역에서 비아층(164) 상에 배치될 수 있다.
전극(200)들은 각각 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 서로 이격될 수 있다. 전극(200)들은 서로 이격된 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다.
제1 전극(210)은 발광 영역(EMA)에서 제1 서브 뱅크(410) 상에 배치되고, 제2 전극(220)은 발광 영역(EMA)에서 제2 서브 뱅크(420) 상에 배치될 수 있다. 제1 전극(210) 및 제2 전극(220)은 각각 적어도 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)의 경사진 측면 상에 배치될 수 있다. 제1 및 제2 전극(210, 220)은 적어도 서로 대향하는 제1 및 제2 서브 뱅크(410, 420)의 일 측면을 덮거나 중첩하도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
제1 및 제2 전극(210, 220) 사이의 제1 방향(DR1)으로의 간격은 제1 및 제2 서브 뱅크(4102, 420) 사이의 제1 방향(DR1)으로의 간격보다 좁을 수 있다.
전극(200)들은 비아층(164)을 관통하는 제1 전극 컨택홀(CT1) 및 제2 전극 컨택홀(CT2)을 통해 제2 도전층(140)과 전기적으로 연결될 수 있다.
구체적으로, 제1 전극(210)은 비아층(164)을 관통하는 제1 전극 컨택홀(CT1)을 통해 제1 도전 패턴(CDP1)과 접촉할 수 있고, 제2 전극(220)은 비아층(164)을 관통하는 제2 전극 컨택홀(CT2)을 통해 제2 도전 패턴(CDP2)과 접촉할 수 있다. 제1 전극(210)은 제1 도전 패턴(CDP1)을 통해 트랜지스터(TR)와 전기적으로 연결되고, 제2 전극(220)은 제2 도전 패턴(CDP2)을 통해 제2 전원 라인(VL2)과 전기적으로 연결되어 제2 전원 전압이 전달될 수 있다. 도면에서는, 제1 전극 컨택홀(CT1) 및 제2 전극 컨택홀(CT2)이 제2 뱅크(600)와 제3 방향(DR3)으로 중첩하도록 배치된 것을 도시하였으나, 제1 전극 컨택홀(CT1) 및 제2 전극 컨택홀(CT2)의 위치는 이에 제한되지 않는다.
각 화소(PX)에 배치된 전극(200)들은 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 화소(PX)의 전극(200)들과 서로 분리될 수 있다. 상기 제2 방향(DR2)으로 이격된 전극(200)들의 배치는 복수의 발광 소자(ED)를 정렬하는 공정에서 이용되는 전극 라인을 제2 방향(DR2)으로 연장되도록 형성하고 발광 소자(ED)들을 정렬한 후, 후속 공정을 통해 상기 전극 라인을 서브 영역(SA)의 분리부(ROP)에서 분리함으로써 형성될 수 있다. 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 화소(PX) 내에 전계를 생성하는 데에 활용될 수 있다.
전극(200)들은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(200)들은 후술하는 접촉 전극(700)을 통해 발광 소자(ED)의 양 단부와 각각 전기적으로 연결될 수 있고, 제2 도전층(140)으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다.
전극(200)들 각각은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극(200)들은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 전극(200)들은 발광 소자(ED)에서 방출되어 제1 뱅크(400)의 측면으로 진행하는 광을 각 화소(PX)의 상부 방향으로 반사시킬 수 있다. 다만, 이에 제한되지 않고 전극(200)들 각각은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 전극(200)들은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서, 전극들(200)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(510)은 전극(200)들, 비아층(164) 및 제1 뱅크(400) 상에 배치될 수 있다. 제1 절연층(510)은 발광 영역(EMA)에서 비아층(164), 제1 뱅크(400) 및 전극(200)들을 덮도록 배치 수 있다. 제1 절연층(510)은 서브 영역(SA)에서 전극들(200) 및 비아층(164) 상에 배치되되, 서브 영역(SA)의 분리부(ROP)에는 배치되지 않을 수 있다.
제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 노출하는 컨택부를 포함할 수 있다. 상기 컨택부는 제1 절연층(510)을 관통하며, 후술하는 제1 개구부(OP1) 및 제2 개구부(OP2)를 구성할 수 있다. 상기 제1 절연층(510)을 관통하는 컨택부는 서브 영역(SA)에 위치할 수 있다.
제1 절연층(510)은 전극(200)들을 보호함과 동시에 제1 전극(210) 및 제2 전극(220)을 상호 절연시키는 역할을 할 수 있다. 또한, 제1 절연층(510)은 후술하는 제1 절연층(510) 상에 배치되는 발광 소자(ED)가 하부의 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 제1 절연층(510)은 무기 절연 물질을 포함할 수 있다.
제2 뱅크(600)는 제1 절연층(510) 상에 배치될 수 있다. 제2 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다.
제2 뱅크(600)는 각 화소(PX)들의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분하고, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)을 구분할 수 있다. 또한, 제2 뱅크(600)는 제1 뱅크(400)보다 더 큰 높이를 갖도록 형성되어 상기 영역들을 구분함으로써, 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 할 수 있다. 제2 뱅크(600)는 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(ED)는 발광 영역(EMA)에서 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(ED)는 제1 및 제2 서브 뱅크(410, 420) 사이에 배치될 수 있다. 발광 소자(ED)는 제1 및 제2 서브 뱅크(410, 420) 사이에서 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 위치하도록 제1 절연층(510) 상에 배치될 수 있다.
발광 소자(ED)들은 제1 및 제2 전극(210, 220)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장되고, 상기 발광 소자(ED)의 연장된 길이는 제1 방향(DR1)으로 이격된 제1 전극(210) 및 제2 전극(220) 사이의 최단 간격보다 길 수 있다. 발광 소자(ED)들은 적어도 일 단부가 제1 전극(210) 및 제2 전극(220) 중 어느 하나 상에 배치되거나, 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다.
제2 절연층(520)은 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 양 단부는 덮지 않거나 중첩하지 않도록 배치될 수 있다. 따라서, 제2 절연층(520)의 제1 방향(DR1)의 폭은 발광 소자(ED)의 연장 방향인 제1 방향(DR1)의 길이보다 작을 수 있다. 제2 절연층(520) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(510) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 화소(PX) 내에서 선형 또는 섬형 패턴을 형성할 수 있다.
제2 절연층(520)은 표시 장치(10)의 제조 공정에서 후술하는 제3 절연층(530)보다 먼저 형성되어, 발광 소자(ED)를 보호함과 동시에 발광 소자(ED)를 고정시키는 역할을 할 수 있다. 제2 절연층(520)에 대한 상세한 설명은 후술하기로 한다.
제3 절연층(530)은 발광 영역(EMA) 및 비발광 영역에 배치될 수 있다. 제3 절연층(530)은 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있다.
일 실시예에서, 제3 절연층(530)은 고정 패턴(531), 지지 패턴부(532) 및 제1 연결부(533)를 포함할 수 있다.
고정 패턴(531)은 발광 영역(EMA)에 배치될 수 있다. 고정 패턴(531)은 평면상 발광 영역(EMA)에서 제2 방향(DR2)으로 연장될 수 있다. 고정 패턴(531)의 제2 방향(DR2)의 길이는 고정 패턴(531)의 제1 방향(DR1)의 폭보다 클 수 있다.
고정 패턴(531)은 발광 영역(EMA)에서 발광 소자(ED) 및 제2 절연층(520) 상에 배치될 수 있다. 고정 패턴(531)은 제2 절연층(520) 및 제2 절연층(520)이 노출하는 발광 소자(ED)의 외면 중 일부를 감싸도록 배치될 수 있다. 고정 패턴(531)은 발광 소자(ED)의 양 단부를 노출하도록 배치될 수 있다.
고정 패턴(531)의 적어도 일부 영역은 발광 소자(ED)의 외면과 접촉하고, 고정 패턴(531)의 다른 일부 영역은 발광 소자(ED)의 외면으로부터 소정의 공간을 두고 이격되어 발광 소자(ED)의 외면과 비접촉할 수 있다. 상기 고정 패턴(531)과 발광 소자(ED)의 이격 공간에는 제2 절연층(520)이 배치될 수 있다.
고정 패턴(531)은 제2 절연층(520)의 상면의 적어도 일부 영역 및 일 측면을 덮거나 중첩하도록 배치될 수 있다. 고정 패턴(531)은 제2 절연층(520)의 일 측면의 반대편 타 측면은 노출하도록 배치될 수 있다. 고정 패턴(531)의 제1 방향(DR1)의 폭은 제2 절연층(520)의 제1 방향(DR1)의 폭보다 클 수 있다. 고정 패턴(531)의 두께는 제2 절연층(520)의 두께보다 두꺼울 수 있다.
고정 패턴(531)은 적어도 일부 영역이 발광 소자(ED)의 외면을 부분적으로 감싸도록 발광 소자(ED) 상에 배치되어, 제2 절연층(520)과 함께 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정하는 역할을 할 수 있다. 또한, 고정 패턴(531)은 발광 소자(ED)와 그 하부의 제1 절연층(510) 사이의 공간을 채우도록 배치될 수도 있다.
지지 패턴부(532)는 서브 영역(SA)에 배치될 수 있다. 지지 패턴부(532)는 서브 영역(SA) 전면에 배치될 수 있다. 지지 패턴부(532)는 서브 영역(SA)의 분리부(ROP)에도 전면적으로 배치될 수 있다. 지지 패턴부(532)는 서브 영역(SA)에서 제1 절연층(510)을 덮거나 중첩하도록 배치될 수 있다.
지지 패턴부(532)는 서브 영역(SA)에서 이들을 구획하는 제2 뱅크(600)의 측면의 적어도 일부를 덮거나 중첩하도록 배치될 수 있다. 구체적으로, 지지 패턴부(532)는 서브 영역(SA)과 발광 영역(EMA) 사이에 배치되는 제2 뱅크(600)의 측면에 배치될 수 있다.
지지 패턴부(532)의 높이는 제2 뱅크(600)의 높이보다 작을 수 있다. 지지 패턴부(532)의 높이와 제2 뱅크(600)의 높이는 기판(SUB)의 일면과 같은 기준면으로부터 측정될 수 있다. 지지 패턴부(532)는 제2 뱅크(600)의 측면 상에 배치되되, 제2 뱅크(600)의 높이보다 작은 높이를 갖도록 형성되어, 발광 영역(EMA) 및 서브 영역(SA) 사이에 배치된 제2 뱅크(600)와 서브 영역(SA)의 사이의 단차(또는 높이 차이)를 최소화하거나 줄이는 역할을 할 수 있다. 상기 지지 패턴부(532)가 발광 영역(EMA)과 서브 영역(SA) 사이에 배치된 제2 뱅크(600)의 측면을 덮거나 중첩하도록 배치됨으로써, 발광 영역(EMA)과 서브 영역(SA) 사이 영역에서의 최상위에 배치된 부재의 상면과 서브 영역(SA)에서의 최상위에 배치된 부재의 상면의 단차가 감소(또는 최소화)될 수 있다. 따라서, 일 화소(PX) 내에서의 영역 별 단차가 감소되어, 발광 영역(EMA)으로부터 서브 영역(SA)으로 연장된 접촉 전극(700)이 상기 제2 뱅크(600)의 단차에 의해 전기적으로 단락되는 것을 방지할 수 있다.
지지 패턴부(532)의 제1 방향(DR1)의 폭은 고정 패턴(531)의 제1 방향(DR1)의 폭보다 클 수 있다. 또한, 평면상 지지 패턴부(532)의 면적은 평면상 고정 패턴(531)의 면적보다 클 수 있다. 지지 패턴부(532)가 고정 패턴(531)보다 면적이 크게 형성됨으로써, 후속 공정에서 고정 패턴(531)이 박리되거나 이탈되는 것을 방지하여 발광 소자(ED)를 제1 절연층(510) 상에 안정적으로 고정시킬 수 있다. 즉, 지지 패턴부(532)는 표시 장치(10)의 제조 공정에서 고정 패턴(531)이 발광 소자(ED) 상에서 이탈 또는 박리되는 것을 방지할 수 있다.
지지 패턴부(532)는 제1 전극(210) 및 제2 전극(220)을 각각 노출하는 제1 개구부(OP1) 및 제2 개구부(OP2)를 포함할 수 있다. 지지 패턴부(532)를 관통하는 제1 개구부(OP1) 및 제2 개구부(OP2)는 제1 전극(210) 및 제2 전극(220)의 상면의 일부를 노출할 수 있다. 예시적인 실시예에서, 제1 개구부(OP1) 및 제2 개구부(OP2)는 서브 영역(SA)에 위치할 수 있다. 상기 지지 패턴부(532)를 관통하여 제1 전극(210) 및 제2 전극(220)의 상면의 일부를 노출하는 제1 개구부(OP1) 및 제2 개구부(OP2)를 통해 후술하는 접촉 전극(700)과 제1 및 제2 전극(210, 220)은 서로 접촉할 수 있다.
제1 연결부(533)는 고정 패턴(531)과 지지 패턴부(532) 사이에 배치될 수 있다. 제1 연결부(533)는 발광 영역(EMA)과 서브 영역(SA) 사이의 비발광 영역에 배치될 수 있다. 제1 연결부(533)는 발광 영역(EMA)과 서브 영역(SA) 사이에 배치된 제2 뱅크(600) 상에 배치될 수 있다. 제1 연결부(533)는 발광 영역(EMA)과 서브 영역(SA)을 구분하는 제2 뱅크(600)의 상면 및 측면을 덮거나 중첩하도록 배치될 수 있다.
제1 연결부(533)는 고정 패턴(531)과 지지 패턴부(532) 사이에서 이들을 연결하는 역할을 할 수 있다. 즉, 고정 패턴(531), 지지 패턴부(532) 및 제1 연결부(533)는 일체화되어 하나의 패턴으로 형성될 수 있다. 제3 절연층(530)의 고정 패턴(531), 지지 패턴부(532) 및 제1 연결부(533) 들은 배치된 위치, 및 다른 부재와의 연결 관계에 따라 구분된 것이지만, 이들은 동일한 공정에서 형성되어 하나의 제3 절연층(530)을 구성하는 것일 수 있다. 일 실시예에서, 제3 절연층(530)은 유기 절연 물질을 포함할 수 있다.
접촉 전극(700)은 전극(210, 220), 발광 소자(ED) 및 제3 절연층(530) 상에 배치될 수 있다. 접촉 전극(700)은 발광 영역(EMA)에서 부분적으로 제3 절연층(530)의 고정 패턴(531)의 측면 상에 배치될 수 있다. 접촉 전극(700)은 서브 영역(SA)에서 제3 절연층(530)의 지지 패턴부(532) 상에 배치될 수 있다.
접촉 전극(700)은 일 방향으로 연장된 형상으로 각 화소(PX)마다 배치될 수 있다. 접촉 전극(700)은 제2 방향(DR2)으로 연장되어, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있다.
접촉 전극(700)은 각각 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제2 방향(DR2)으로 연장될 수 있다. 제1 접촉 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 일 단부와 각각 접촉할 수 있다. 구체적으로, 제1 접촉 전극(710)은 발광 영역(EMA)에서 제2 절연층(520) 및 고정 패턴(531)이 노출하는 발광 소자(ED)의 일 단부와 접촉할 수 있다. 또한, 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 절연층(510) 및 제3 절연층(530)의 지지 패턴부(532)를 관통하는 제1 개구부(OP1)에 의해 노출된 제1 전극(210)과 접촉할 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부와 제1 전극(210)을 전기적으로 연결하는 역할을 할 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제2 방향(DR2)으로 연장될 수 있다. 제2 접촉 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 타 단부와 각각 접촉할 수 있다. 구체적으로, 제2 접촉 전극(720)은 발광 영역(EMA)에서 제2 절연층(520) 및 고정 패턴(531)이 노출하는 발광 소자(ED)의 타 단부와 접촉할 수 있다. 또한, 제2 접촉 전극(720)은 서브 영역(SA)에서 제1 절연층(510) 및 제3 절연층(530)의 지지 패턴부(532)를 관통하는 제2 개구부(OP2)에 의해 노출된 제2 전극(220)과 접촉할 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부와 제2 전극(220)을 전기적으로 연결하는 역할을 할 수 있다.
제2 절연층(520) 및 제3 절연층(530)의 고정 패턴(531)에 의해 노출된 발광 소자(ED)의 일 단부는 제1 접촉 전극(710)을 통해 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(720)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
제1 접촉 전극(710) 및 제2 접촉 전극(720)은 발광 영역(EMA)에서 제3 절연층(530)의 고정 패턴(531)을 사이에 두고, 서로 이격되어 배치될 수 있다. 발광 영역(EMA)에서 제1 접촉 전극(710) 및 제2 접촉 전극(720) 중 적어도 하나는 일부 영역이 고정 패턴(531)의 측면 상에 배치될 수 있다. 제1 접촉 전극(710) 및 제2 접촉 전극(720) 중 고정 패턴(531)의 측면에 배치된 부분의 높이는 고정 패턴(531)의 높이보다 작을 수 있다. 따라서, 제1 접촉 전극(710) 및 제2 접촉 전극(720)은 고정 패턴(531)의 상면에는 배치되지 않을 수 있다.
한편, 도면에서는 제1 접촉 전극(710)과 제2 접촉 전극(720)이 실질적으로 동일한 층에 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 제1 접촉 전극(710)과 제2 접촉 전극(720)은 서로 다른 층에 배치될 수 있고, 이들 사이에는 다른 절연층이 더 배치될 수 있다.
접촉 전극(700)은 전도성 물질을 포함할 수 있다. 예를 들어, 접촉 전극(700)은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(700)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 접촉 전극(700)을 투과하여 전극(200)들을 향해 진행하여, 복수의 전극(200)의 외면에서 반사될 수 있다.
도면에는 도시하지 않았으나, 제3 절연층(530), 접촉 전극(700) 및 제2 뱅크(600) 상에는 절연층이 더 배치될 수 있다. 상기 절연층은 기판(SUB) 상에 배치된 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 6을 참조하면, 발광 소자(ED)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이는 발광 소자(ED)의 직경보다 크며, 종횡비는 6:5 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자(ED)는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
일 실시예에서, 상술한 반도체층들은 발광 소자(ED)의 길이 방향을 따라 순차 적층될 수 있다. 발광 소자(ED)는 도 6에 도시된 바와 같이, 길이 방향으로 순차 적층된 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)을 포함할 수 있다. 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.
제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 소자 활성층(33)을 사이에 두고 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 Mg, Zn, Ca, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
소자 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 소자 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 소자 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
소자 활성층(33)에서 방출되는 광은 발광 소자(ED)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 예를 들어, 소자 활성층(33)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
발광 소자(ED)는 제2 반도체층(32) 상에 배치된 소자 전극층(37)을 더 포함할 수 있다. 소자 전극층(37)은 제2 반도체층(32)과 접촉할 수 있다. 소자 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
소자 전극층(37)은 제1 반도체층(31) 및 제2 반도체층(32)에 전기 신호를 인가하기 위해 발광 소자(ED)의 양 단부와 접촉 전극(700)이 전기적으로 연결될 때, 제2 반도체층(32)과 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 소자 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 소자 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 소자 활성층(33) 및/또는 소자 전극층(37)의 외주면을 감싸는 소자 절연막(38)을 더 포함할 수 있다. 소자 절연막(38)은 적어도 소자 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 소자 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 소자 절연막(38)은 절연 특성을 가진 물질들로 이루어져 소자 활성층(33)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 소자 절연막(38)은 소자 활성층(33)을 포함하여 제1 및 제2 반도체층(31, 32)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도 7a는 도 3의 A 영역의 일 예를 나타낸 확대 단면도이다. 도 7b는 도 7a의 B 영역의 일 예를 나타낸 확대 단면도이다.
도 6, 도 7a 및 도 7b를 참조하면, 발광 소자(ED)는 발광 소자(ED)의 연장 방향이 기판(SUB)의 상면에 평행하도록 배치될 수 있다. 발광 소자(ED)에 포함된 반도체층들은 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 예를 들어, 발광 소자(ED)의 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32)은 기판(SUB)의 상면과 평행하도록 순차 배치될 수 있다.
구체적으로, 발광 소자(ED)는 양 단부를 가로지르는 단면상 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32) 및 소자 전극층(37)이 기판(SUB)의 상면과 수평한 방향으로 순차적으로 형성될 수 있다.
이하, 본 명세서에서 발광 소자(ED)의 제1 반도체층(31)이 위치하는 단부는 제1 단부, 그 반대편 단부(또는 제2 반도체층(32)이 위치하는 단부)는 제2 단부로 정의될 수 있다.
발광 소자(ED)는 제1 단부가 제1 전극(210) 상에 놓이고, 제2 단부가 제2 전극(220) 상에 놓이도록 배치될 수 있다. 다만, 이에 제한되지 않고, 발광 소자(ED)는 제1 단부가 제2 전극(220) 상에 놓이고, 제2 단부가 제1 전극(210) 상에 놓도록 배치될 수도 있다.
제2 절연층(520)은 발광 영역(EMA)에서 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 양 단부를 노출하도록 배치될 수 있다.
제2 절연층(520)의 제1 방향(DR1)의 폭은 고정 패턴(531)의 제1 방향(DR1)의 폭(W1) 및 발광 소자(ED)의 제1 방향(DR1), 예를 들어, 발광 소자(ED)의 연장 방향으로의 길이(h)보다 작을 수 있다. 제2 절연층(520)의 제1 방향(DR1)의 폭이 발광 소자(ED)의 연장 방향으로의 길이(h)보다 작게 형성됨으로써, 제2 절연층(520)은 발광 소자(ED)의 양 단부를 노출할 수 있다.
제2 절연층(520)은 발광 소자(ED)의 외면(ED_SS)에 직접 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면(ED_SS)을 감싸도록 직접 배치되어, 발광 소자(ED)를 제1 절연층(510) 상에 고정하는 역할을 할 수 있다. 구체적으로, 제2 절연층(520)은 후술하는 표시 장치(10)의 제조 공정 중 발광 소자(ED) 상에 고정 패턴(531)을 형성하는 공정에서 발광 소자(ED)의 일 단부의 외면(ED_SS)을 완전히 덮거나 중첩하고, 타 단부의 외면(ED_SS)은 노출하도록 패턴화되어 발광 소자(ED)를 고정함으로써, 상기 고정 패턴(531)이 포함하는 물질에 의해 발광 소자(ED)가 이탈되는 것을 방지할 수 있다.
제2 절연층(520)은 상면(520US), 하면(520BS), 제1 측면(520SS1) 및 제2 측면(520SS2)을 포함할 수 있다. 제2 절연층(520)의 하면(520BS)은 발광 소자(ED)의 외면(ED_SS)에 직접 배치될 수 있다. 즉, 제2 절연층(520)의 하면(520BS)과 발광 소자(ED)의 외면(ED_SS)은 접촉할 수 있다. 제2 절연층(520)의 제1 측면(520SS1)은 후술하는 고정 패턴(531)의 제3 측면(531SS3)과 접촉하고, 제2 절연층(520)의 상면(520US)은 후술하는 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)의 적어도 일부 영역과 접촉할 수 있다. 또한, 제2 절연층(520)의 제2 측면(520SS2)은 고정 패턴(531)의 제2 측면(531SS2)보다 내측에 정렬될 수 있다.
제3 절연층(530)의 고정 패턴(531)은 발광 영역(EMA)에서 발광 소자(ED) 상에 배치될 수 있다. 고정 패턴(531)의 제1 방향(DR1)의 폭(W1)은 발광 소자(ED)의 제1 방향(DR1), 예를 들어 발광 소자(ED)의 연장 방향으로의 길이(h)보다 작을 수 있다. 고정 패턴(531)의 폭(W1)이 발광 소자(ED)의 연장 방향으로의 길이(h)보다 작게 형성됨으로써, 고정 패턴(531)은 상술한 바와 같이 발광 소자(ED)의 양 단부를 노출할 수 있다.
고정 패턴(531)은 발광 소자(ED)의 외면(ED_SS)과 접촉하는 제1 영역(531A) 및 발광 소자(ED)의 외면(ED_SS)과 접촉하지 않는 제2 영역(531B)을 포함할 수 있다. 상기 고정 패턴(531)의 제2 영역(531B)은 발광 소자(ED) 상에 배치되되, 발광 소자(ED)의 외면(ED_SS)으로부터 소정의 간격으로 이격될 수 있다. 고정 패턴(531)의 하면(531_BS)은 고정 패턴(531)의 제1 영역(531A)의 하면(531A_BS) 및 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)을 포함할 수 있다.
고정 패턴(531)의 제1 영역(531A)은 발광 소자(ED)의 외면(ED_SS)에 직접 배치될 수 있다. 즉, 고정 패턴(531)의 제1 영역(531A)의 하면(531A_BS)은 발광 소자(ED)의 외면(ED_SS)과 접촉할 수 있다. 도 2를 참조하면, 고정 패턴(531)은 평면도상 제2 방향(DR2)으로 연장되어 제2 방향(DR2)으로 서로 이격된 발광 소자(ED) 사이의 영역에서 발광 소자(ED)가 노출하는 제1 절연층(510) 상에도 직접 배치될 수 있다. 고정 패턴(531)의 제1 영역(531A)이 제1 절연층(510) 및 발광 소자(ED)의 외면(ED_SS)을 감싸도록 이들의 외면에 직접 배치됨으로써, 고정 패턴(531)은 발광 소자(ED)를 안정적으로 제1 절연층(510) 상에 고정시키는 역할을 할 수 있다.
고정 패턴(531)의 제2 영역(531B)은 발광 소자(ED)의 외면(ED_SS)에 직접 배치되지 않을 수 있다. 고정 패턴(531)의 제2 영역(531B)은 발광 소자(ED) 상에 배치되되, 발광 소자(ED)의 외면(ED_SS)으로부터 이격될 수 있다. 즉, 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)은 발광 소자(ED)의 외면(ED_SS)과 이격 대향할 수 있다. 상기 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)과 발광 소자(ED)의 외면(ED_SS)이 이격 대향하는 간격은 제2 절연층(520)의 두께와 동일할 수 있다.
고정 패턴(531)의 제2 영역(531B)은 제2 절연층(520)과 기판(SUB)의 두께 방향으로 중첩하는 제1 부분(531B1) 및 제2 절연층(520)과 기판(SUB)의 두께 방향으로 비중첩하는 제2 부분(531BS)을 포함할 수 있다. 즉, 고정 패턴(531)의 제2 영역(531B)은 고정 패턴(531)의 제2 영역(531B)과 발광 소자(ED) 사이에 제2 절연층(520)이 개재되는 제1 부분(531B1) 및 고정 패턴(531)의 제2 영역(531B)과 발광 소자(ED) 사이에 이격 공간(OA)을 형성하는 제2 부분(531B2)을 포함할 수 있다.
고정 패턴(531)의 제2 영역(531B)의 제1 부분(531B1)과 발광 소자(ED) 사이에는 제2 절연층(520)이 개재될 수 있다. 제2 절연층(520)은 고정 패턴(531)의 제2 영역(531B)의 제1 부분(531B1)과 발광 소자(ED) 사이에 개재되어, 고정 패턴(531)은 제2 절연층(520)의 상면(520US) 및 제1 측면(520SS1)을 완전히 덮거나 중첩하도록 배치될 수 있다. 따라서, 고정 패턴(531)의 제2 영역(531B)의 제1 부분(531B1)의 하면(531B1_BS)과 제2 절연층(520)의 상면(520US)은 동일 평면 상에 배치되어 서로 접촉할 수 있다. 또한, 제2 절연층(520)의 하면(520BS)은 발광 소자(ED)의 외면(ED_SS)을 감싸도록 배치되어 접촉할 수 있다.
고정 패턴(531)의 제2 영역(531B)의 제2 부분(531B2)과 발광 소자(ED) 사이에는 소정의 이격 공간(OA)이 형성될 수 있다. 상기 소정의 이격 공간(OA)은 제2 절연층(520)을 형성하기 위한 식각 공정에서 고정 패턴(531)과 발광 소자(ED) 사이에 개재된 제2 절연 물질 패턴(520'', 도 11 참조)이 과식각되어 형성된 이격 공간일 수 있다.
이격 공간(OA)은 고정 패턴(531)의 제2 영역(531B)의 제2 부분(531B2)의 하면(531B2_BS), 제2 절연층(520)의 제2 측면(520SS2), 발광 소자(ED)의 외면(ED_SS)에 의해 구획되는 영역으로 정의될 수 있다. 상기 이격 공간(OA)에서 고정 패턴(531)의 제2 영역(531B)의 제2 부분(531B2)의 하면(531B2_BS)과 발광 소자(ED)의 외면(ED_SS)은 제2 절연층(520)의 두께만큼 소정의 간격을 두고 이격 대향할 수 있다.
한편, 고정 패턴(531)은 제1 측면(531SS1), 제2 측면(531SS2) 및 제3 측면(531SS3)을 포함할 수 있다. 고정 패턴(531)의 제1 측면(531SS1)은 제2 서브 뱅크(420)와 대향하는 측면이고, 고정 패턴(531)의 제2 측면(531SS2)은 제1 서브 뱅크(410)와 대향하는 측면일 수 있다. 고정 패턴(531)의 제3 측면(531SS3)은 고정 패턴(531)의 제1 영역(531A)의 하면(531A_BS)과 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)을 연결하는 측면일 수 있다.
고정 패턴(531)의 제1 측면(531SS1)에는 제2 접촉 전극(720)이 배치될 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 제2 단부와 접촉할 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 제2 단부로부터 연장되어 고정 패턴(531)의 제1 측면(531SS1) 상에도 일부 배치될 수 있다.
고정 패턴(531)의 제2 측면(531SS2)에는 제1 접촉 전극(710)이 배치될 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부와 접촉할 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부로부터 연장되어 고정 패턴(531)의 제2 측면(531SS2) 상에도 일부 배치될 수 있다.
고정 패턴(531)의 제2 측면(531SS2)은 제2 절연층(520)의 제2 측면(520SS2)과 나란하게 정렬되지 않을 수 있다. 즉, 고정 패턴(531)의 제2 측면(531SS2)은 제2 절연층(520)의 제2 측면(520SS2)으로부터 외측으로 돌출될 수 있다.
제1 접촉 전극(710) 및 제2 접촉 전극(720)은 제2 절연층(520)과 접촉하지 않을 수 있다. 구체적으로, 제1 접촉 전극(710)이 배치되는 고정 패턴(531)의 제2 측면(531SS2)이 제2 절연층(520)의 제2 측면(520SS2)보다 외측으로 돌출되어 제1 접촉 전극(710)과 제2 절연층(520) 사이에는 이격 공간(OA)이 형성될 수 있다. 또한, 제2 접촉 전극(720)은 고정 패턴(531)의 제1 측면(531SS1) 상에 배치되어, 상기 제2 접촉 전극(720)과 제2 절연층(520) 사이에는 고정 패턴(531)이 개재될 수 있다. 따라서, 제1 접촉 전극(710)과 제2 절연층(520) 사이에는 이격 공간(OA)이 형성되고, 제2 접촉 전극(720)과 제2 절연층(520) 사이에는 고정 패턴(531)이 개재되어 제1 및 제2 접촉 전극(710, 720)과 제2 절연층(520)은 서로 접촉하지 않을 수 있다.
고정 패턴(531)의 제3 측면(531SS3)은 제2 절연층(520)의 제1 측면(520SS1)과 접할 수 있다. 고정 패턴(531)이 제2 절연층(520) 상에 형성됨으로써, 고정 패턴(531)의 제3 측면(531SS3)은 제2 절연층(520)의 제1 측면(520SS1)과 일치할 수 있다.
본 실시예에 따른 표시 장치(10)에 의하면, 무기 절연 물질을 포함하는 제2 절연층(520) 상에 유기 절연 물질을 포함하는 제3 절연층(530)이 형성될 수 있다. 상기 제3 절연층(530)은 발광 소자(ED)가 제1 절연층(510) 상에서 이탈되지 않도록 고정하는 역할을 할 수 있다. 본 실시예에 따른 표시 장치(10)의 제3 절연층(530)은 안정적으로 발광 소자(ED)를 고정하기 위해 제3 절연층(530)을 발광 영역(EMA) 뿐만 아니라 서브 영역(SA)에도 형성할 수 있다. 상기 제3 절연층(530)을 발광 영역(EMA) 및 서브 영역(SA)에 형성함으로써, 발광 소자(ED) 상에 배치된 제3 절연층(530)은 안정적으로 발광 소자(ED)를 제1 절연층(510) 상에 고정할 수 있다.
또한, 제3 절연층(530)은 유기 절연 물질을 포함할 수 있다. 발광 소자(ED)를 배치하는 공정 이후에 상기 유기 절연 물질을 포함하는 제3 절연층(530)을 바로 형성하는 경우, 유기 절연 물질에 의해 제1 절연층(510) 상에 정렬된 발광 소자(ED)는 이탈될 수 있다. 따라서, 제3 절연층(530)을 형성하는 공정 전에 무기 절연 물질을 포함하는 제2 절연층(520)을 형성함으로써, 발광 소자(ED)를 고정시킬 수 있다. 한편, 발광 소자(ED)의 양 단부를 노출하기 위해 제2 절연층(520)을 식각하는 공정에서 제2 절연층(520)의 일부 영역이 손상될 수 있다. 제2 절연층(520)을 형성하기 위한 식각 공정에서 제2 절연층(520)의 일부 영역이 손상되는 경우에도, 고정 패턴(531)의 적어도 일부 영역이 발광 소자(ED)와 접촉하도록 형성함으로써, 제3 절연층(530)에 의해 발광 소자(ED)가 제1 절연층(510) 상에 안정적으로 고정될 수 있다. 따라서, 제3 절연층(530)이 발광 소자(ED)와 직접 접촉함으로써 고정 패턴(531)이 박리되는 것을 방지하여 발광 소자(ED)의 이탈이 방지되어 표시 장치(10)의 표시 품질이 개선될 수 있다.
도 8 내지 도 12는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 개략도들이다.
먼저, 도 8을 참조하면, 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 상에 각각 제1 전극(210) 및 제2 전극(220)을 형성한다. 이어, 제1 및 제2 전극(210, 220) 상에 제1 절연층(510)을 형성한다. 이어, 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 위치하도록 제1 절연층(510) 상에 발광 소자(ED)를 배치한다. 상기 발광 소자(ED)를 배치하는 공정은 제1 전극(210) 및 제2 전극(220)을 이용하여, 도 8에 도시된 바와 같이 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 이격 공간에서 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 배치되도록 발광 소자(ED)를 정렬할 수 있다.
이어, 도 9 및 도 10을 참조하면, 발광 소자(ED)의 일 단부는 덮거나 중첩하고, 타 단부는 노출하는 제2 절연 물질 패턴(520'')을 형성한다. 발광 소자(ED)의 일 단부는 덮고 타 단부는 노출하는 패턴화된 제2 절연 물질 패턴(520'')을 형성하는 단계는, 발광 소자(ED) 및 발광 소자(ED)가 노출하는 제1 절연층(510) 상에 제2 절연 물질층(520')을 전면적으로 도포하는 단계, 및 발광 소자(ED)의 일 단부는 덮고, 타 단부는 노출하도록 제2 절연 물질층(520')의 일부를 제거하여 패턴화된 제2 절연 물질 패턴(520'')을 형성하는 단계를 포함할 수 있다.
구체적으로, 제2 절연 물질 패턴(520'')은 발광 소자(ED)의 일 단부를 덮거나 중첩하고, 타 단부는 노출할 수 있다. 제2 절연 물질 패턴(520'')은 발광 소자(ED)의 일 단부를 덮도록 배치되고, 외측으로 연장되어 전극(예를 들어 제1 전극(210)과 제2 전극(220)) 및 서브 뱅크(예를 들어 제1 서브 뱅크(410)와 제2 서브 뱅크(420)) 상에도 배치될 수 있다. 제2 절연 물질층(520') 및 제2 절연 물질 패턴(520'')은 상술한 제2 절연층(520)에 대응하는 물질층일 수 있다. 예를 들어, 제2 절연 물질 패턴(520'')은 발광 소자(ED)의 제1 단부를 덮거나 중첩하도록 배치되고, 외측으로 연장되어 제1 전극(210) 및 제1 서브 뱅크(410) 상에도 배치될 수 있다. 상기 제2 절연 물질 패턴(520'')이 발광 소자(ED)의 일 단부를 덮도록 배치됨에 따라, 발광 소자(ED)의 타 단부가 노출됨에도 불구하고 발광 소자(ED)는 제2 절연 물질 패턴(520'')에 의해 제1 절연층(510)에 고정될 수 있다. 또한, 상기 제2 절연 물질 패턴(520'')이 발광 소자(ED)의 일 단부는 덮되 타 단부는 노출하도록 배치됨에 따라, 제3 절연층(530)은 제3 절연층(530)의 고정 패턴(531)의 적어도 일부 영역이 발광 소자(ED)의 외면에 접촉하도록 형성할 수 있다.
제2 절연 물질 패턴(520'')이 무기 절연 물질을 포함함에 따라, 제2 절연 물질 패턴(520'')을 형성하는 공정에서, 발광 소자(ED)는 이탈되지 않고 제1 절연층(510) 상에 안정적으로 고정될 수 있다. 한편, 발광 소자(ED)와 제3 방향(DR3)으로 중첩되는 제2 절연 물질 패턴(520'')의 폭은 제2 절연 물질 패턴(520'')이 발광 소자(ED)를 안정적으로 고정시키는 범위 내에서 조절될 수 있다.
이어, 도 11을 참조하면, 제2 절연 물질 패턴(520'') 상에 패턴화된 제3 절연층(530)을 형성한다. 제2 절연 물질 패턴(520'')이 발광 소자(ED)의 일부 영역은 덮거나 중첩하고, 다른 일부 영역은 노출하도록 형성됨에 따라, 상기 제3 절연층(530)의 적어도 일부 영역은 발광 소자(ED)의 외면과 접촉하도록 형성될 수 있다.
상기 제3 절연층(530)은 상술한 바와 같이 고정 패턴(531), 지지 패턴부(532) 및 제1 연결부(533)를 포함할 수 있다. 고정 패턴(531), 지지 패턴부(532) 및 제1 연결부(533)는 하나의 공정을 통해 일체화되어 형성될 수 있다. 상술한 바와 같이 제3 절연층(530)은 유기 절연 물질을 포함할 수 있고, 제3 절연층(530)은 상기 유기 절연 물질을 발광 소자(ED), 제2 절연 물질 패턴(520'') 및 제1 절연층(510) 상에 전면적으로 도포한 후, 일부를 제거하여 형성될 수 있다. 본 공정에서 발광 소자(ED)의 일 단부를 완전히 덮거나 중첩하는 제2 절연 물질 패턴(520'')에 의해 발광 소자(ED)가 제1 절연층(510) 상에 고정되어, 제3 절연층(530)이 유기 절연 물질을 포함함에도 불구하고 발광 소자(ED)의 이탈을 방지할 수 있다.
예를 들어, 패턴화된 제3 절연층(530)을 형성하는 공정은 마스크 공정에 의해 형성될 수 있다. 구체적으로, 제3 절연층용 물질층을 제2 절연 물질 패턴(520''), 발광 소자(ED) 및 제1 절연층(510) 상에 전면적으로 도포한다. 이어, 상기 제3 절연층용 물질층 상에 패턴화된 식각 마스크를 형성한다. 상기 식각 마스크를 이용하여 제3 절연층용 물질층을 식각하여, 도 11에 도시된 바와 같이 패턴화된 제3 절연층(530)을 형성할 수 있다. 상기 제3 절연층용 물질층을 식각하는 공정은 건식 식각으로 수행될 수 있다. 다만, 이에 제한되지 않고 상기 패턴화된 제3 절연층(530)은 제3 절연층용 물질층을 도포한 후, 노광 및 현상을 통해 형성할 수도 있다.
이어, 도 11 및 도 12를 참조하면, 제2 절연 물질 패턴(520'')의 일부를 제거하여 발광 소자(ED)의 일 단부를 노출한다. 상기 제2 절연 물질 패턴(520'')의 일부를 제거하는 공정은 상기 제3 절연층(530) 상에 잔류하는 식각 마스크를 이용하여 식각 공정으로 진행될 수 있다. 상기 식각 공정은 이에 제한되는 것은 아니나, 건식 식각으로 수행될 수 있다. 상기 식각 공정에서 제3 절연층(530) 및 식각 마스크와 중첩된 제2 절연 물질 패턴(520'')은 잔류하고, 제3 절연층(530) 및 식각 마스크와 비중첩한 제2 절연 물질 패턴(520'')은 제거될 수 있다.
한편, 제2 절연 물질 패턴(520'')의 일부를 제거하여 발광 소자(ED)의 일 단부를 노출하는 제2 절연층(520)을 형성하는 공정에서 제1 전극(210) 및 발광 소자(ED)의 일 단부 상에 배치된 제2 절연 물질 패턴(520'')을 완전히 제거하기 위해서 제2 절연 물질 패턴(520'')을 과식각할 필요성이 있다. 따라서, 본 식각 공정에서 제2 절연 물질 패턴(520'')이 과식각되어 도 12에 도시된 바와 같이 제2 절연층(520)의 제2 측면(520SS2)이 제3 절연층(530)의 고정 패턴(531)의 제2 측면(531SS2)보다 내측으로 정렬될 수 있다.
제2 절연 물질 패턴(520'')이 과식각됨에 따라, 제2 절연층(520)의 일부 영역이 손상될 수 있다. 제2 절연층(520)의 일부 영역이 손상됨에도 불구하고, 고정 패턴(531)의 일부 영역(구체적으로, 고정 패턴(531)의 제1 영역(531A))이 발광 소자(ED)의 외면(ED_SS)에 직접 배치되어 발광 소자(ED)를 고정함으로써, 상기 발광 소자(ED)의 이탈을 방지할 수 있다.
이어, 제3 절연층(530) 상에 접촉 전극(700)을 형성하여, 도 7a에 도시된 바와 같은 표시 장치(10)를 제조한다. 상기 접촉 전극(700)은 접촉 전극용 물질층을 발광 소자(ED) 및 제3 절연층(530) 상에 전면 도포한 후 일부 영역을 제거하여 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 형성할 수 있다.
도 13은 도 3의 A 영역의 다른 예를 나타낸 확대 단면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치(10)는 제1 접촉 전극(710_1)이 발광 소자(ED)의 제1 단부를 덮도록 배치되되, 발광 소자(ED)의 제1 단부로부터 연장되어 고정 패턴(531)의 측면 상에는 배치되지 않는 점이 도 7a의 실시예와 차이점이다.
구체적으로, 제1 접촉 전극(710_1)은 발광 소자(ED)의 제1 단부를 덮되 고정 패턴(531)의 제2 측면 상에는 배치되지 않을 수 있다. 고정 패턴(531)의 제2 측면 상에는 제1 패턴(711)이 배치될 수 있다. 상기 제1 패턴(711)과 제1 접촉 전극(710_1)은 동일한 물질을 포함하되, 서로 이격될 수 있다. 이와 같이 서로 전기적으로 단선된 제1 접촉 전극(710_1) 및 제1 패턴(711)의 구조는 접촉 전극(700)을 형성하기 위한 공정에서 형성될 수 있다. 구체적으로, 접촉 전극(700)을 형성하기 위해 발광 소자(ED) 및 제3 절연층(530) 상에 접촉 전극용 물질층을 전면적으로 형성하는 공정에서, 고정 패턴(531)과 발광 소자(ED) 사이에 형성된 이격 공간(OA)에 의해 접촉 전극용 물질층이 전면적으로 형성되지 못하고 상기 이격 공간(OA)에서 전기적으로 단선되어 도 13과 같이 서로 이격된 제1 패턴(711) 및 제1 접촉 전극(710_1)이 형성될 수 있다.
본 실시예에서, 서로 이격된 제1 접촉 전극(710_1)과 제2 접촉 전극(720)을 형성하기 위한 패턴화 공정에서 상기 이격 공간(OA)에 의해 제1 접촉 전극(710_1)과 제2 접촉 전극(720)을 용익하게 이격시킬 수 있다. 따라서, 표시 장치(10)의 제조 효율이 향상될 수 있다.
도 14는 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 14를 참조하면, 본 실시예에 따른 표시 장치(10)는 고정 패턴(531)의 제2 영역(531B)이 고정 패턴(531)의 제2 영역(531B)의 제2 부분(531B2)과 동일한 점이 도 13의 실시예와 차이점이다.
구체적으로, 본 실시예에서, 고정 패턴(531)의 제2 영역(531B)과 발광 소자(ED) 사이에는 제2 절연층(520)이 배치되지 않을 수 있다. 따라서, 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)은 고정 패턴(531)의 제2 영역(531B)의 제2 부분(531B2)의 하면(531B2_BS)과 동일할 수 있다. 또한, 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)은 발광 소자(ED)의 외면(ED_SS)은 소정 거리 이격되어 대향할 수 있다.
본 실시예에서, 제2 절연층(520)은 생략될 수 있다. 도 11을 참조하여 상술한 바와 같이 제2 절연 물질 패턴(520'')을 식각하는 공정은 발광 소자(ED)의 제1 단부를 노출하기 위해 과식각될 수 있다. 상기 과식각에 의해 제3 절연층(530)의 제2 영역(531B) 하부에 배치된 제2 절연 물질 패턴(520'')이 완전히 제거되어 도 14에 도시된 표시 장치(10)가 제조될 수 있다. 한편, 제2 절연 물질 패턴(520'')이 완전히 제거됨에도 불구하고 발광 소자(ED)는 고정 패턴(531)에 의해 제1 절연층(510) 상에 고정될 수 있다.
도 15는 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 15를 참조하면, 본 실시예에 따른 표시 장치(10)는 고정 패턴(531)의 제2 측면(531SS2) 상에 제1 접촉 전극(710_1) 또는 제1 패턴(711)이 배치되지 않고 노출되는 점이 도 13의 실시예와 차이점이다.
본 실시예에서, 상술한 접촉 전극(700)을 형성하기 위한 접촉 전극용 물질층을 전면적으로 형성하는 공정에서 상기 접촉 전극용 물질층은 상기 이격 공간(OA)에 의해 고정 패턴(531)의 제2 측면(531SS2)에는 형성되지 않을 수 있다. 상기 이격 공간(OA)에 의해 고정 패턴(531)의 제2 측면(531SS2) 상에 접촉 전극용 물질층이 형성되지 않는 경우 제1 접촉 전극(710)과 제2 접촉 전극(720)을 단선하는 공정이 용이하여 표시 장치(10)의 제조 공정 효율이 개선될 수 있다.
도 16은 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 16을 참조하면, 본 실시예에 따른 표시 장치(10)는 제2 절연층(520_1)의 제2 측면(520SS2)이 고정 패턴(531)의 제2 측면(531SS2)과 나란하게 정렬되는 점이 도 7a의 실시예와 차이점이다.
구체적으로, 고정 패턴(531)의 제2 영역(531B)과 발광 소자(ED) 사이에는 제2 절연층(520_1)이 개재될 수 있다. 상기 고정 패턴(531)의 제2 영역(531B)은 제2 절연층(520_1)과 기판(SUB)의 두께 방향으로 완전히 중첩될 수 있다. 고정 패턴(531)의 제2 영역(531B)은 제1 방향(DR1)의 폭은 제2 절연층(520_1)의 제1 방향(DR1)의 폭과 동일할 수 있다. 따라서, 본 실시예에서 고정 패턴(531)의 제2 영역(531B)은 고정 패턴(531)의 제2 영역(531B)의 제1 부분(531B1)과 동일할 수 있다.
고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)은 제2 절연층(520_1)의 상면(520US)과 접촉할 수 있다. 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)의 폭은 제2 절연층(520_1)의 상면(520US)의 폭과 동일할 수 있다. 따라서, 고정 패턴(531)의 제2 측면(531SS2)은 제2 절연층(520_1)의 제2 측면(520SS2)과 나란하게 정렬될 수 있다.
따라서, 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부, 제2 절연층(520_1)의 제2 측면(520SS2) 및 고정 패턴(531)의 제2 측면(531SS2) 상에 직접 배치될 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부, 제2 절연층(520_1)의 제2 측면(520SS2) 및 고정 패턴(531)의 제2 측면(531SS2)에 직접 배치될 수 있다.
도 17은 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 17을 참조하면, 본 실시예에 따른 표시 장치(10)는 제2 절연층(520_2)의 제2 측면(520SS2)이 고정 패턴(531)의 제2 측면(531SS2)보다 외측으로 돌출된 점이 도 16의 실시예와 차이점이다.
구체적으로, 고정 패턴(531)의 제2 영역(531B)과 발광 소자(ED) 사이에는 제2 절연층(520_2)이 개재될 수 있다. 상기 고정 패턴(531)의 제2 영역(531B)은 제2 절연층(520_2)과 기판(SUB)의 두께 방향으로 완전히 중첩될 수 있다. 고정 패턴(531)의 제2 영역(531B)의 제1 방향(DR1)의 폭은 제2 절연층(520_2)의 제1 방향(DR1)의 폭보다 작을 수 있다. 따라서, 본 실시예에서 고정 패턴(531)의 제2 영역(531B)은 고정 패턴(531)의 제2 영역(531B)의 제1 부분(531B1)과 동일할 수 있다.
고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)은 제2 절연층(520_2)의 상면(520US)의 일부와 접촉할 수 있다. 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)의 폭은 제2 절연층(520_2)의 상면(520US)의 폭보다 작을 수 있다. 따라서, 제2 절연층(520_2)의 제2 측면(520SS2)은 고정 패턴(531)의 제2 측면(531SS2)보다 외측으로 돌출될 수 있다. 즉, 고정 패턴(531)은 제2 절연층(520_2)의 상면(520US)의 일부를 제3 방향(DR3)으로 노출할 수 있다.
따라서, 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부, 제2 절연층(520_2)의 제2 측면(520SS2), 고정 패턴(531)이 노출하는 제2 절연층(520_2)의 상면(520US), 및 고정 패턴(531)의 제2 측면(531SS2) 상에 직접 배치될 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부, 제2 절연층(520_2)의 제2 측면(520SS2), 고정 패턴(531)이 노출하는 제2 절연층(520_2)의 상면(520US), 및 고정 패턴(531)의 제2 측면(531SS2)에 직접 배치될 수 있다.
본 실시예에는 제2 절연층(520)을 형성하는 식각 공정에서 이용되는 식각 마스크의 폭이 고정 패턴(531)의 폭보다 크게 형성되거나, 제2 절연 물질 패턴(520'')의 일부 영역을 제거하기 위한 식각이 충분히 이루어지지 않은 경우 형성될 수 있다. 이 경우에도 제1 접촉 전극(710)과 제2 접촉 전극(720)을 단선하는 공정을 통해 제1 방향(DR1)으로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)이 형성될 수 있다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소를 나타낸 평면도이다.
도 18을 참조하면, 본 실시예에 따른 표시 장치(10)의 일 화소(PX_1)는 제2 방향(DR2)으로 인접한 화소(PX_1)에 배치되는 제3 절연층(530_1)이 서로 연결되는 점이 도 2의 실시예와 차이점이다.
구체적으로, 제3 절연층(530_1)은 제2 연결부(534)를 더 포함할 수 있다. 상기 제2 연결부(534)는 발광 영역(EMA)과 제2 방향(DR2)으로 인접한 화소(PX)의 서브 영역(SA) 사이에 배치될 수 있다. 제2 연결부(534)는 일 화소(PX_1)의 발광 영역(EMA)에 배치된 고정 패턴(531)과 일 화소(PX_1)와 제2 방향(DR2)으로 인접한 화소(PX_1)의 서브 영역(SA)에 배치된 지지 패턴부(532) 사이에 배치되어 이들을 연결할 할 수 있다. 상기 제2 연결부(534)에 의해 동일한 열에 배치된 복수의 화소(PX)에 배치된 제3 절연층(530_1)은 일체화되어 하나의 패턴으로 형성될 수 있다.
따라서, 제3 절연층(530_1)은 동일한 열에 배치된 복수의 화소(PX)가 하나의 패턴으로 일체화되어 형성됨으로써, 제3 절연층(530_1)은 안정적으로 발광 소자(ED) 및 제1 절연층(510) 상에 고정되어 상기 발광 소자(ED)를 고정시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (23)

  1. 발광 영역 및 서브 영역을 포함하는 기판;
    상기 기판 상에서 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되고 제1 방향으로 서로 이격된 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층;
    상기 발광 영역에서 제1 절연층 상에 배치되며, 각각 상기 제1 전극 및 상기 제2 전극 상에 놓이는 양 단부를 포함하는 적어도 하나의 발광 소자; 및
    상기 제1 절연층 상에 배치되는 제2 절연층을 포함하되,
    상기 제2 절연층은,
    상기 발광 영역에서 적어도 하나의 상기 발광 소자 상에 배치된 고정 패턴,
    상기 서브 영역에서 상기 제1 절연층 상에 배치된 지지 패턴부, 및
    상기 고정 패턴과 상기 지지 패턴부 사이에 배치되어 이들은 연결하는 연결부를 포함하고,
    상기 고정 패턴은 적어도 하나의 상기 발광 소자의 외면과 접촉하는 제1 영역; 및
    적어도 하나의 상기 발광 소자의 외면과 접촉하지 않는 제2 영역을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 고정 패턴의 상기 제1 방향의 폭은 적어도 하나의 상기 발광 소자의 상기 제1 방향의 길이보다 작은 표시 장치.
  3. 제2 항에 있어서,
    상기 고정 패턴은 적어도 하나의 상기 발광 소자의 단부들을 노출하는 표시 장치.
  4. 제2 항에 있어서,
    상기 지지 패턴부의 상기 제1 방향의 폭은 상기 고정 패턴의 상기 제1 방향의 폭보다 큰 표시 장치.
  5. 제2 항에 있어서,
    상기 제1 전극, 상기 제2 전극 및 상기 고정 패턴은 각각 상기 제1 방향과 교차하는 제2 방향으로 연장되고,
    상기 고정 패턴의 상기 제2 방향으로의 길이는 상기 고정 패턴의 제1 방향의 폭보다 큰 표시 장치.
  6. 제1 항에 있어서,
    상기 발광 영역 및 상기 서브 영역을 구획하는 제1 뱅크를 포함하되,
    상기 연결부는 상기 발광 영역 및 상기 서브 영역 사이에 배치되는 상기 제1 뱅크 상에 배치되는 표시 장치.
  7. 제6 항에 있어서,
    상기 지지 패턴부는 상기 서브 영역의 전면에 배치되며, 상기 발광 영역 및 상기 서브 영역 사이에 배치되는 상기 제1 뱅크의 측면의 적어도 일부와 중첩하는 표시 장치.
  8. 제7 항에 있어서,
    상기 지지 패턴부의 높이는 상기 제1 뱅크의 높이보다 낮은 표시 장치.
  9. 제1 항에 있어서,
    상기 고정 패턴의 제1 영역의 하면은 적어도 하나의 상기 발광 소자의 외면을 둘러싸고,
    상기 고정 패턴의 제2 영역의 하면은 적어도 하나의 상기 발광 소자의 외면에 이격되고 대향하는 표시 장치.
  10. 제9 항에 있어서,
    상기 고정 패턴의 제2 영역의 적어도 일부 영역과 적어도 하나의 상기 발광 소자 사이에 개재되는 제3 절연층을 더 포함하고,
    상기 고정 패턴의 제2 영역의 하면과 적어도 하나의 상기 발광 소자의 외면 사이의 이격 거리는 상기 제3 절연층의 두께와 동일한 표시 장치.
  11. 제1 항에 있어서,
    상기 고정 패턴의 제2 영역과 적어도 하나의 상기 발광 소자 사이에 배치되는 제3 절연층을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 절연층은 유기 절연 물질을 포함하고,
    상기 제3 절연층은 상기 제2 절연층과 상이한 물질을 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제3 절연층은 무기 절연 물질을 포함하는 표시 장치.
  14. 제11 항에 있어서,
    상기 고정 패턴은 상기 제3 절연층의 상면의 적어도 일부 영역 및 일 측면과 중첩하고, 상기 제3 절연층의 일 측면과 대향하는 타 측면은 노출하는 표시 장치.
  15. 제14 항에 있어서,
    상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭보다 큰 표시 장치.
  16. 제15 항에 있어서,
    상기 고정 패턴의 제2 영역은,
    상기 제3 절연층과 중첩하는 제1 부분, 및
    상기 제3 절연층과 비중첩하는 제2 부분을 포함하는 표시 장치.
  17. 제15 항에 있어서,
    상기 제3 절연층의 타 측면은 상기 고정 패턴의 제2 영역의 측면보다 내측으로 정렬된 표시 장치.
  18. 제14 항에 있어서,
    상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭과 동일한 표시 장치.
  19. 제14 항에 있어서,
    상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭보다 작은 표시 장치.
  20. 제1 항에 있어서,
    상기 제1 전극 상에 배치되어 상기 제1 전극 및 적어도 하나의 상기 발광 소자와 접촉하는 제1 접촉 전극; 및
    상기 제2 전극 상에 배치되어 상기 제2 전극 및 적어도 하나의 상기 발광 소자와 접촉하는 제2 접촉 전극을 더 포함하되,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극은 서로 이격된 표시 장치.
  21. 제20 항에 있어서,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되고,
    상기 서브 영역에서 상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 지지 패턴부 상에 배치된 표시 장치.
  22. 제20 항에 있어서,
    상기 발광 영역에서 상기 고정 패턴은 상기 제1 접촉 전극 및 상기 제2 접촉 전극 사이에 배치되는 표시 장치.
  23. 제22 항에 있어서,
    상기 발광 영역에서 상기 제1 접촉 전극 및 상기 제2 접촉 전극 중 적어도 하나는 상기 고정 패턴의 측면에 배치되는 표시 장치.
PCT/KR2021/019094 2020-12-18 2021-12-15 표시 장치 WO2022131794A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202180062411.1A CN116195063A (zh) 2020-12-18 2021-12-15 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0178553 2020-12-18
KR1020200178553A KR20220088565A (ko) 2020-12-18 2020-12-18 표시 장치

Publications (1)

Publication Number Publication Date
WO2022131794A1 true WO2022131794A1 (ko) 2022-06-23

Family

ID=82022614

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/019094 WO2022131794A1 (ko) 2020-12-18 2021-12-15 표시 장치

Country Status (4)

Country Link
US (1) US11978835B2 (ko)
KR (1) KR20220088565A (ko)
CN (1) CN116195063A (ko)
WO (1) WO2022131794A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200013824A (ko) * 2018-07-30 2020-02-10 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20200034896A (ko) * 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200068150A (ko) * 2018-12-04 2020-06-15 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
JP2020521181A (ja) * 2017-05-23 2020-07-16 深▲セン▼市華星光電技術有限公司 マイクロ発光ダイオードディスプレイパネル及びその製造方法
KR102184724B1 (ko) * 2019-12-31 2020-12-01 엘지디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102606922B1 (ko) 2018-07-06 2023-11-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102559097B1 (ko) 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102616602B1 (ko) 2018-10-01 2023-12-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR20200049394A (ko) 2018-10-31 2020-05-08 엘지디스플레이 주식회사 표시장치 및 그 제조 방법
KR20200088961A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치
KR20210022799A (ko) * 2019-08-20 2021-03-04 삼성디스플레이 주식회사 표시 장치
KR20210027564A (ko) * 2019-08-28 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210109699A (ko) 2020-02-27 2021-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210148536A (ko) 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020521181A (ja) * 2017-05-23 2020-07-16 深▲セン▼市華星光電技術有限公司 マイクロ発光ダイオードディスプレイパネル及びその製造方法
KR20200013824A (ko) * 2018-07-30 2020-02-10 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20200034896A (ko) * 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200068150A (ko) * 2018-12-04 2020-06-15 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR102184724B1 (ko) * 2019-12-31 2020-12-01 엘지디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US20220199870A1 (en) 2022-06-23
US11978835B2 (en) 2024-05-07
CN116195063A (zh) 2023-05-30
KR20220088565A (ko) 2022-06-28

Similar Documents

Publication Publication Date Title
WO2021162180A1 (ko) 표시 장치
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2020242116A1 (ko) 표시 장치
WO2021125704A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2022164168A1 (ko) 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치
WO2022154517A1 (ko) 표시 장치
WO2022045698A1 (ko) 표시 장치
WO2022030763A1 (ko) 표시 장치
WO2022025395A1 (ko) 표시 장치
WO2021091062A1 (ko) 표시 장치
WO2021215585A1 (ko) 표시 장치
WO2023003320A1 (ko) 표시 장치
WO2022149813A1 (ko) 표시 장치
WO2022059986A1 (ko) 표시 장치
WO2021235689A1 (ko) 표시 장치
WO2022035232A1 (ko) 표시 장치
WO2021206217A1 (ko) 표시 장치 및 이의 제조 방법
WO2021246572A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2021091061A1 (ko) 표시 장치
WO2022131794A1 (ko) 표시 장치
WO2021230426A1 (ko) 표시 장치
WO2022131792A1 (ko) 표시 장치
WO2022182100A1 (ko) 표시 장치 및 이의 제조 방법
WO2022092880A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21907098

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21907098

Country of ref document: EP

Kind code of ref document: A1