KR20220088565A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220088565A
KR20220088565A KR1020200178553A KR20200178553A KR20220088565A KR 20220088565 A KR20220088565 A KR 20220088565A KR 1020200178553 A KR1020200178553 A KR 1020200178553A KR 20200178553 A KR20200178553 A KR 20200178553A KR 20220088565 A KR20220088565 A KR 20220088565A
Authority
KR
South Korea
Prior art keywords
light emitting
insulating layer
disposed
electrode
region
Prior art date
Application number
KR1020200178553A
Other languages
English (en)
Inventor
김현
박정수
송명훈
이상훈
이종찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200178553A priority Critical patent/KR20220088565A/ko
Priority to US17/475,996 priority patent/US11978835B2/en
Priority to PCT/KR2021/019094 priority patent/WO2022131794A1/ko
Priority to CN202180062411.1A priority patent/CN116195063A/zh
Publication of KR20220088565A publication Critical patent/KR20220088565A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 발광 영역 및 서브 영역을 포함하는 기판, 상기 기판 상에서 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되는 제1 전극, 상기 기판 상에서 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되며 상기 제1 전극과 제1 방향으로 이격된 제2 전극, 상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층, 상기 발광 영역에서 제1 절연층 상에 배치되며, 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 놓이는 복수의 발광 소자, 및 상기 제1 절연층 상에 배치되는 제2 절연층을 포함하되, 상기 제2 절연층은, 상기 발광 영역에서 상기 발광 소자 상에 배치된 고정 패턴, 상기 서브 영역에서 상기 제1 절연층 상에 배치된 지지 패턴부, 및 상기 고정 패턴과 상기 지지 패턴부 사이에 배치되어 이들은 연결하는 연결부를 포함하고, 상기 고정 패턴은 상기 발광 소자의 외면과 접촉하는 제1 영역 및 상기 발광 소자의 외면과 접촉하지 않는 제2 영역을 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 복수의 발광 소자들 상에 배치된 절연층의 박리를 방지하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 발광 영역 및 서브 영역을 포함하는 기판, 상기 기판 상에서 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되는 제1 전극, 상기 기판 상에서 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되며 상기 제1 전극과 제1 방향으로 이격된 제2 전극, 상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층, 상기 발광 영역에서 제1 절연층 상에 배치되며, 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 놓이는 복수의 발광 소자, 및 상기 제1 절연층 상에 배치되는 제2 절연층을 포함하되, 상기 제2 절연층은, 상기 발광 영역에서 상기 발광 소자 상에 배치된 고정 패턴, 상기 서브 영역에서 상기 제1 절연층 상에 배치된 지지 패턴부, 및 상기 고정 패턴과 상기 지지 패턴부 사이에 배치되어 이들은 연결하는 연결부를 포함하고, 상기 고정 패턴은 상기 발광 소자의 외면과 접촉하는 제1 영역 및 상기 발광 소자의 외면과 접촉하지 않는 제2 영역을 포함한다.
상기 고정 패턴의 상기 제1 방향의 폭은 상기 발광 소자의 상기 제1 방향의 길이보다 작을 수 있다.
상기 고정 패턴은 상기 발광 소자의 양 단부를 노출하도록 배치될 수 있다.
상기 지지 패턴부의 상기 제1 방향의 폭은 상기 고정 패턴의 상기 제1 방향의 폭보다 클 수 있다.
상기 제1 전극, 상기 제2 전극 및 상기 고정 패턴은 각각 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 고정 패턴의 상기 제2 방향으로의 길이는 상기 고정 패턴의 제1 방향의 폭보다 클 수 있다.
상기 발광 영역 및 상기 서브 영역을 구획하는 제1 뱅크를 포함하되, 상기 연결부는 상기 발광 영역 및 상기 서브 영역 사이에 배치되는 상기 제1 뱅크 상에 배치될 수 있다.
상기 지지 패턴부는 상기 서브 영역의 전면에 배치되며, 상기 발광 영역 및 상기 서브 영역 사이에 배치되는 상기 제1 뱅크의 측면의 적어도 일부를 덮을 수 있다.
상기 지지 패턴부의 높이는 상기 제1 뱅크의 높이보다 낮을 수 있다.
상기 고정 패턴의 제1 영역의 하면은 상기 발광 소자의 외면을 둘러싸도록 배치되고, 상기 고정 패턴의 제2 영역의 하면은 상기 발광 소자의 외면에 이격 대향할 수 있다.
상기 고정 패턴의 제2 영역의 적어도 일부 영역과 상기 발광 소자 사이에 개재되는 제3 절연층을 더 포함하고, 상기 고정 패턴의 제2 영역의 하면과 상기 발광 소자의 외면 사이의 이격 거리는 상기 제3 절연층의 두께와 동일할 수 있다.
상기 고정 패턴의 제2 영역과 상기 발광 소자 사이에 배치되는 제3 절연층을 더 포함할 수 있다.
상기 제2 절연층은 유기 절연 물질을 포함하고, 상기 제3 절연층은 상기 제2 절연층과 상이한 물질을 포함할 수 있다.
상기 제3 절연층은 무기 절연 물질을 포함할 수 있다.
상기 고정 패턴은, 상기 제3 절연층의 상면의 적어도 일부 영역 및 일 측면은 덮고, 상기 제3 절연층의 일 측면과 대향하는 타 측면은 노출할 수 있다.
상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭보다 클 수 있다.
상기 고정 패턴의 제2 영역은 상기 제3 절연층과 중첩하는 제1 부분, 및 상기 제3 절연층과 비중첩하는 제2 부분을 포함할 수 있다.
상기 제3 절연층의 타 측면은 상기 고정 패턴의 제2 영역의 측면보다 내측으로 정렬될 수 있다.
상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭과 동일할 수 있다.
상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭보다 작을 수 있다.
상기 제1 전극 상에 배치되어 상기 제1 전극 및 상기 발광 소자와 접촉하는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되어 상기 제2 전극 및 상기 발광 소자와 접촉하는 제2 접촉 전극을 더 포함하되, 상기 제1 접촉 전극 및 상기 제2 접촉 전극은 서로 이격될 수 있다.
상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되고, 상기 서브 영역에서 상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 지지 패턴부 상에 배치될 수 있다.
상기 발광 영역에서 상기 고정 패턴은 상기 제1 접촉 전극 및 상기 제2 접촉 전극 사이에 배치될 수 있다.
상기 발광 영역에서 상기 제1 접촉 전극 및 상기 제2 접촉 전극 중 적어도 하나는 상기 고정 패턴의 측면에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 발광 소자들을 유기 절연 물질을 포함하며, 발광 소자를 고정시키는 제3 절연층이 길이 대비 얇은 선폭을 갖더라도 이의 박리를 방지하는 구조를 가질 수 있다. 상기 제3 절연층은 발광 영역에 배치되어 발광 소자들을 고정하는 고정 패턴, 서브 영역에 배치되어 고정 패턴보다 큰 폭을 갖는 지지 패턴부 및 상기 고정 패턴과 상기 지지 패턴부 사이에 배치되어 이들을 연결하는 연결부를 포함할 수 있다. 표시 장치는 상기 제3 절연층의 형성 이후에 후속 공정이 진행되는 동안 발광 소자 상에 배치된 부분이 박리되는 것을 방지하는 구조를 가질 수 있고, 이후 공정에서 발광 소자 및 상기 제3 절연층의 일부분이 박리 또는 이탈되어 이물로 남아 표시 장치의 표시 신뢰성이 저하되는 것을 방지할 수 있다.
또한, 표시 장치는 발광 소자를 정렬하는 공정 이후, 유기 절연 물질을 포함하는 제3 절연층을 형성하는 공정 전에 무기 절연 물질을 포함하는 제2 절연 물질 패턴을 발광 소자 상에 형성함으로써 발광 소자의 정렬이 상기 유기 절연 물질에 의해 이탈되는 것을 방지할 수 있다. 한편, 발광 소자의 일 단부는 완전히 덮고 타 단부는 노출하도록 발광 소자 상에 제2 절연 물질 패턴을 형성하고 상기 제2 절연 물질 패턴 상에 제3 절연층을 형성함으로써, 유기 절연 물질에 의한 발광 소자의 이탈을 방지할 수 있다. 상기 제3 절연층의 고정 패턴은 발광 소자와 접촉하는 제1 영역, 및 발광 소자와 접촉하지 않고 제2 절연 물질 패턴과 접촉하는 제2 영역을 포함하도록 패턴화하여 형성할 수 있다. 이후 공정에서 발광 소자의 타 단부를 노출하도록 제2 절연 물질 패턴의 일부를 제거하는 공정에서 제2 절연층의 일부가 손상되어도 제3 절연층의 제1 영역이 발광 소자와 접촉함으로써 고정 패턴이 박리되는 것을 방지하여 발광 소자의 이탈을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타낸 평면도이다.
도 3은 도 2의 Q1-Q1'선을 따라 자른 단면도이다.
도 4는 도 2의 Q2-Q2'선을 따라 자른 단면도이다.
도 5는 도 2의 Q3-Q3'선을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7a는 도 3의 A 영역의 일 예를 나타낸 확대 단면도이다.
도 7b는 도 7a의 B 영역의 일 예를 나타낸 확대 단면도이다.
도 8 내지 도 12는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 개략도들이다.
도 13은 도 3의 A 영역의 다른 예를 나타낸 확대 단면도이다.
도 14는 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 15는 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 16은 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 17은 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소를 나타낸 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일 측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일 측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타 측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일 측, "좌측"는 제1 방향(DR1) 타 측, "상측"은 제2 방향(DR2) 일 측, "하측"은 제2 방향(DR2) 타 측을 나타낸다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 예시적인 실시예에서, 각 화소(PX)는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타낸 평면도이다.
도 2를 참조하면, 표시 장치(10)의 각 화소(PX)는 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
발광 영역(EMA)은 발광 소자(ED)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 또한, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.
각 화소(PX)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않을 수 있다. 서브 영역(SA)은 일 화소(PX) 내에서 발광 영역(EMA)의 하측(또는 제2 방향(DR2) 타 측)에 배치될 수 있다. 서브 영역(SA)은 제2 방향(DR2)으로 이웃하여 배치된 화소(PX)의 발광 영역(EMA) 사이에 배치될 수 있다. 서브 영역(SA)은 후술하는 개구부(OP1, OP2)를 통해 복수의 전극(200)들과 접촉 전극(700)이 연결되는 영역을 포함할 수 있다.
서브 영역(SA)은 분리부(ROP)를 포함할 수 있다. 서브 영역(SA)의 분리부(ROP)는 제2 방향(DR2)을 따라 서로 이웃하는 각 화소(PX)에 포함되는 복수의 전극(200)들이 포함하는 제1 전극(210) 및 제2 전극(220)이 각각 서로 분리되는 영역일 수 있다.
도 3은 도 2의 Q1-Q1'선을 따라 자른 단면도이다.
도 3을 참조하면, 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치되는 회로 소자층(CCL), 회로 소자층(CCL) 상에 배치된 복수의 발광 소자(ED), 복수의 전극(200)들, 접촉 전극(700) 및 복수의 절연층을 포함하는 표시 소자층을 포함할 수 있다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
회로 소자층(CCL)은 기판(SUB) 상에 배치될 수 있다. 회로 소자층(CCL)은 하부 금속층(110), 반도체층(120), 제1 도전층(130), 제2 도전층(140) 및 복수의 절연막을 포함할 수 있다.
하부 금속층(110)은 기판(SUB) 상에 배치된다. 하부 금속층(110)은 차광층(BML), 제1 전압 라인(VL1) 및 제2 전압 라인(VL2)을 포함할 수 있다.
제1 전압 라인(VL1)은 트랜지스터(TR)의 제1 전극(SD1)의 적어도 일부와 기판(SUB)의 두께 방향으로 중첩될 수 있다. 제1 전압 라인(VL1)에는 트랜지스터(TR)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가될 수 있다.
제2 전압 라인(VL2)은 후술하는 제2 도전 패턴(CDP2)과 기판(SUB)의 두께 방향으로 중첩될 수 있다. 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제2 전압 라인(VL2)에 인가된 제2 전원 전압은 제2 전극(220)에 공급될 수 있다. 제2 전압 라인(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(ED)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수 있다.
제1 전압 라인(VDL)에는 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 라인(VSL)에는 제1 전압 라인(VDL)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
차광층(BML)은 하부에서 적어도 트랜지스터(TR)의 액티브층(ACT)의 채널 영역을 커버하도록 배치될 수 있고, 나아가 트랜지스터(TR)의 액티브층(ACT) 전체를 커버하도록 배치될 수 있다. 다만, 이에 제한되지 않고, 차광층(BML)은 생략될 수 있다.
하부 금속층(110)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(110)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
버퍼층(161)은 하부 금속층(110) 상에 배치될 수 있다. 버퍼층(161)은 하부 금속층(110)이 배치된 기판(SUB)의 전면을 덮도록 배치될 수 있다. 버퍼층(161)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 복수의 트랜지스터를 보호하는 역할을 할 수 있다.
반도체층(120)은 버퍼층(161) 상에 배치된다. 반도체층(120)은 트랜지스터(TR)의 액티브층(ACT)을 포함할 수 있다. 트랜지스터(TR)의 액티브층(ACT)은 상술한 바와 같이 하부 금속층(110)의 차광층(BML)과 중첩하여 배치될 수 있다.
반도체층(120)은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 반도체층이 다결정 실리콘을 포함하는 경우, 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 반도체층이 다결정 실리콘을 포함하는 경우, 트랜지스터(TR)의 액티브층(ACT)은 불순물로 도핑된 복수의 도핑 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 다른 예시적인 실시예에서, 반도체층은 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
게이트 절연막(162)은 반도체층 상에 배치될 수 있다. 게이트 절연막(162)은 각 트랜지스터의 게이트 절연막으로 기능할 수 있다. 게이트 절연막(162)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
제1 도전층(130)은 게이트 절연막(162) 상에 배치될 수 있다. 제1 도전층(130)은 트랜지스터(TR)의 게이트 전극(GE)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역과 기판(SUB)의 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
층간 절연막(163)은 제1 도전층(130) 상에 배치될 수 있다. 층간 절연막(163)은 게이트 전극(GE)을 덮도록 배치될 수 있다. 층간 절연막(163)은 제1 도전층(130)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제1 도전층(130)을 보호할 수 있다.
제2 도전층(140)은 층간 절연막(163) 상에 배치될 수 있다. 제2 도전층(140)은 트랜지스터(TR)의 제1 전극(SD1), 트랜지스터(TR)의 제2 전극(SD2), 제1 도전 패턴(CDP1) 및 제2 도전 패턴(CDP2)을 포함할 수 있다.
트랜지스터(TR)의 제1 전극(SD1) 및 트랜지스터(TR)의 제2 전극(SD2)은 각각 층간 절연막(163) 및 게이트 절연막(162)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 액티브층(ACT)의 양 단부 영역과 전기적으로 연결될 수 있다. 또한, 트랜지스터(TR)의 제1 전극(SD1)은 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 다른 컨택홀을 통해 하부 금속층(110)의 제1 전압 라인(VL1)과 전기적으로 연결될 수 있다. 트랜지스터(TR)의 제2 전극(SD2)은 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 또 다른 컨택홀을 통해 하부 금속층(110)의 차광층(BML)과 전기적으로 연결될 수 있다.
제1 도전 패턴(CDP1)은 트랜지스터(TR)의 제2 전극(SD2)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP1)은 후술하는 비아층(164)을 관통하는 제1 전극 컨택홀(CT1)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다. 트랜지스터(TR)는 제1 전압 라인(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP1)을 통해 제1 전극(210)으로 전달할 수 있다.
제2 도전 패턴(CDP2)은 제2 전압 라인(VL2)과 전기적으로 연결될 수 있다. 제2 도전 패턴(CDP2)은 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 컨택홀을 통해 제2 전압 라인(VL2)과 연결될 수 있다. 제2 도전 패턴(CDP2)은 제2 전극 컨택홀(CT2)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다. 제2 도전 패턴(CDP2)은 제2 전압 라인(VL2)에 인가된 제2 전원 전압을 제2 전극(220)으로 전달할 수 있다.
한편, 도면에서는 제1 도전 패턴(CDP1)과 제2 도전 패턴(CDP2)이 동일한 층에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제2 도전 패턴(CDP2)은 제1 도전 패턴(CDP1)과 다른 도전층, 예컨대 제2 도전층(140)과 몇몇 절연층을 사이에 두고 제2 도전층(140) 상에 배치된 제3 도전층으로 형성될 수도 있다. 이 경우, 제1 전압 라인(VL1) 및 제2 전압 라인(VL2)도 하부 금속층(110)이 아닌 제3 도전층으로 형성될 수 있고, 제1 전압 라인(VL1)은 다른 도전 패턴을 통해 트랜지스터(TR)의 제1 전극(SD1)과 전기적으로 연결될 수 있다.
비아층(164)은 제2 도전층(140) 상에 배치될 수 있다. 비아층(164)은 제2 도전층(140)이 배치된 층간 절연막(163) 상에 배치될 수 있다. 비아층(164)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다. 비아층(164)은 표면 평탄화하는 기능을 수행할 수 있다. 도면에는 도시하지 않았으나, 제2 도전층(140) 상에는 제2 도전층(140)을 보호하는 패시베이션층이 더 배치되고, 상기 비아층(164)은 패시베이션층 상에 배치될 수 있다.
상술한 버퍼층(161), 게이트 절연막(162) 및 층간 절연막(163)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 상술한 버퍼층(161), 게이트 절연막(162) 및 층간 절연막(163)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(161), 게이트 절연막(162) 및 층간 절연막(163)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.
도 4는 도 2의 Q2-Q2'선을 따라 자른 단면도이다. 도 5는 도 2의 Q3-Q3'선을 따라 자른 단면도이다.
이하, 도 2 내지 도 5를 참조하여, 회로 소자층(CCL) 상에 배치된 표시 소자층의 구조에 대하여 설명한다.
표시 소자층은 비아층(164) 상에 배치될 수 있다. 표시 소자층은 복수의 전극(200)들, 제1 뱅크(400), 제2 뱅크(600), 복수의 발광 소자(ED), 접촉 전극(700) 및 복수의 절연층(510, 520, 530)을 포함한다.
제1 뱅크(400)는 비아층(164) 상에 배치된다. 제1 뱅크(400)는 비아층(164) 상에 직접 배치될 수 있다. 제1 뱅크(400)는 발광 영역(EMA) 내에 배치될 수 있다.
제1 뱅크(400)는 발광 영역(EMA)에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 뱅크(400)의 제2 방향(DR2)으로 연장된 길이는 후술하는 제2 뱅크(600)에 의해 둘러싸인 발광 영역(EMA)의 제2 방향(DR2)으로 길이보다 작을 수 있다.
제1 뱅크(400)는 발광 영역(EMA) 내에서 서로 이격되어 배치된 복수의 서브 뱅크(410, 420)를 포함할 수 있다. 상기 복수의 서브 뱅크(410, 420)는 각각 제2 방향(DR2)으로 연장된 형상을 갖고, 제1 방향(DR1)으로 서로 이격될 수 있다. 예시적인 실시예에서, 제1 뱅크(400)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다. 제1 서브 뱅크(410)는 평면상 발광 영역(EMA)에서 좌측에 배치될 수 있다. 제2 서브 뱅크(420)는 제1 서브 뱅크(410)와 제1 방향(DR1)으로 이격되어 평면상 발광 영역(EMA)에서 우측에 배치될 수 있다. 서로 이격된 복수의 서브 뱅크(410, 420) 사이에는 복수의 발광 소자(ED)들이 배치될 수 있다.
제1 뱅크(400)는 경사진 측면을 포함하여 발광 소자(ED)에서 방출되어 제1 뱅크(400)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다. 즉, 제1 뱅크(400)는 발광 소자(ED)가 배치되는 공간을 제공함과 동시에 발광 소자(ED)로부터 방출되는 광의 진행 방향을 표시 방향으로 바꾸는 반사 격벽의 역할도 할 수 있다.
한편, 도면에서는 제1 뱅크(400)의 측면이 선형의 형상으로 경사진 것을 도시하였으나. 이에 제한되지 않는다. 예를 들어, 제1 뱅크(400)의 측면(또는 외면)은 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 예시적인 실시예에서 제1 뱅크(400)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(200)들은 제1 뱅크(400) 및 제1 뱅크(400)가 노출하는 비아층(164) 상에 배치될 수 있다. 복수의 전극(200)들은 일 방향으로 연장된 형상으로 각 화소(PX)마다 배치될 수 있다. 복수의 전극(200)들은 제2 방향(DR2)으로 연장되어, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있다. 복수의 전극(200)들은 발광 영역(EMA)에서 제1 뱅크(400) 및 제1 뱅크(400)가 노출하는 비아층(164) 상에 배치되고, 비발광 영역에서 비아층(164) 상에 배치될 수 있다.
복수의 전극(200)들은 각각 제2 방향(DR2)으로 연장된 형상을 갖고, 제1 방향(DR1)으로 서로 이격될 수 있다. 복수의 전극(200)들은 서로 이격된 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다.
제1 전극(210)은 발광 영역(EMA)에서 제1 서브 뱅크(410) 상에 배치되고, 제2 전극(220)은 발광 영역(EMA)에서 제2 서브 뱅크(420) 상에 배치될 수 있다. 제1 전극(210) 및 제2 전극(220)은 각각 적어도 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)의 경사진 측면 상에 배치될 수 있다. 제1 및 제2 전극(210, 220)은 적어도 서로 대향하는 제1 및 제2 서브 뱅크(410, 420)의 일 측면을 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
제1 및 제2 전극(210, 220) 사이의 제1 방향(DR1)으로의 간격은 제1 및 제2 서브 뱅크(4102, 420) 사이의 제1 방향(DR1)으로의 간격보다 좁을 수 있다.
복수의 전극(200)들은 비아층(164)을 관통하는 제1 전극 컨택홀(CT1) 및 제2 전극 컨택홀(CT2)을 통해 제2 도전층(140)과 전기적으로 연결될 수 있다.
구체적으로, 제1 전극(210)은 비아층(164)을 관통하는 제1 전극 컨택홀(CT1)을 통해 제1 도전 패턴(CDP1)과 접촉할 수 있고, 제2 전극(220)은 비아층(164)을 관통하는 제2 전극 컨택홀(CT2)을 통해 제2 도전 패턴(CDP2)과 접촉할 수 있다. 제1 전극(210)은 제1 도전 패턴(CDP1)을 통해 트랜지스터(TR)와 전기적으로 연결되고, 제2 전극(220)은 제2 도전 패턴(CDP2)을 통해 제2 전원 라인(VL2)과 전기적으로 연결되어 제2 전원 전압이 전달될 수 있다. 도면에서는, 제1 전극 컨택홀(CT1) 및 제2 전극 컨택홀(CT2)이 제2 뱅크(600)와 제3 방향(DR3)으로 중첩하도록 배치된 것을 도시하였으나, 제1 전극 컨택홀(CT1) 및 제2 전극 컨택홀(CT2)의 위치는 이에 제한되지 않는다.
각 화소(PX)에 배치된 복수의 전극(200)들은 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 화소(PX)의 복수의 전극(200)들과 서로 분리될 수 있다. 상기 제2 방향(DR2)으로 이격된 복수의 전극(200)들의 배치는 복수의 발광 소자(ED)를 정렬하는 공정에서 이용되는 전극 라인을 제2 방향(DR2)으로 연장되도록 형성하고 발광 소자(ED)들을 정렬한 후, 후속 공정을 통해 상기 전극 라인을 서브 영역(SA)의 분리부(ROP)에서 분리함으로써 형성될 수 있다. 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 화소(PX) 내에 전계를 생성하는 데에 활용될 수 있다.
복수의 전극(200)들은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(200)들은 후술하는 접촉 전극(700)을 통해 발광 소자(ED)의 양 단부와 각각 연결될 수 있고, 제2 도전층(140)으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다.
복수의 전극(200)들 각각은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 복수의 전극(200)들은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 복수의 전극(200)들은 발광 소자(ED)에서 방출되어 제1 뱅크(400)의 측면으로 진행하는 광을 각 화소(PX)의 상부 방향으로 반사시킬 수 있다. 다만, 이에 제한되지 않고 복수의 전극(200)들 각각은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 복수의 전극(200)들은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서, 복수의 전극들(200)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(510)은 복수의 전극(200)들, 비아층(164) 및 제1 뱅크(400) 상에 배치될 수 있다. 제1 절연층(510)은 발광 영역(EMA)에서 비아층(164), 제1 뱅크(400) 및 복수의 전극(200)들을 덮도록 배치 수 있다. 제1 절연층(510)은 서브 영역(SA)에서 복수의 전극들(200) 및 비아층(164) 상에 배치되되, 서브 영역(SA)의 분리부(ROP)에는 배치되지 않을 수 있다.
제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 노출하는 복수의 컨택부를 포함할 수 있다. 상기 컨택부는 제1 절연층(510)을 관통하며, 후술하는 제1 개구부(OP1) 및 제2 개구부(OP2)를 구성할 수 있다. 상기 제1 절연층(510)을 관통하는 컨택부는 서브 영역(SA)에 위치할 수 있다.
제1 절연층(510)은 복수의 전극(200)들을 보호함과 동시에 제1 전극(210) 및 제2 전극(220)을 상호 절연시키는 역할을 할 수 있다. 또한, 제1 절연층(510)은 후술하는 제1 절연층(510) 상에 배치되는 복수의 발광 소자(ED)가 하부의 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 제1 절연층(510)은 무기 절연 물질을 포함할 수 있다.
제2 뱅크(600)는 제1 절연층(510) 상에 배치될 수 있다. 제2 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다.
제2 뱅크(600)는 각 화소(PX)들의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분하고, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)을 구분할 수 있다. 또한, 제2 뱅크(600)는 제1 뱅크(400)보다 더 큰 높이를 갖도록 형성되어 상기 영역들을 구분함으로써, 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 할 수 있다. 제2 뱅크(600)는 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 발광 소자(ED)는 발광 영역(EMA)에서 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(ED)는 제1 및 제2 서브 뱅크(410, 420) 사이에 배치될 수 있다. 발광 소자(ED)는 제1 및 제2 서브 뱅크(410, 420) 사이에서 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 위치하도록 제1 절연층(510) 상에 배치될 수 있다.
복수의 발광 소자(ED)들은 제1 및 제2 전극(210, 220)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 상기 발광 소자(ED)의 연장된 길이는 제1 방향(DR1)으로 이격된 제1 전극(210) 및 제2 전극(220) 사이의 최단 간격보다 길 수 있다. 발광 소자(ED)들은 적어도 일 단부가 제1 전극(210) 및 제2 전극(220) 중 어느 하나 상에 배치되거나, 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다.
제2 절연층(520)은 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 양 단부는 덮지 않도록 배치될 수 있다. 따라서, 제2 절연층(520)의 제1 방향(DR1)의 폭은 발광 소자(ED)의 연장 방향인 제1 방향(DR1)의 길이보다 작을 수 있다. 제2 절연층(520) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(510) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 화소(PX) 내에서 선형 또는 섬형 패턴을 형성할 수 있다.
제2 절연층(520)은 표시 장치(10)의 제조 공정에서 후술하는 제3 절연층(530)보다 먼저 형성되어, 발광 소자(ED)를 보호함과 동시에 발광 소자(ED)를 고정시키는 역할을 할 수 있다. 제2 절연층(520)에 대한 상세한 설명은 후술하기로 한다.
제3 절연층(530)은 발광 영역(EMA) 및 비발광 영역에 배치될 수 있다. 제3 절연층(530)은 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있다.
일 실시예에서, 제3 절연층(530)은 고정 패턴(531), 지지 패턴부(532) 및 제1 연결부(533)를 포함할 수 있다.
고정 패턴(531)은 발광 영역(EMA)에 배치될 수 있다. 고정 패턴(531)은 평면상 발광 영역(EMA)에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 고정 패턴(531)의 제2 방향(DR2)의 길이는 고정 패턴(531)의 제1 방향(DR1)의 폭보다 클 수 있다.
고정 패턴(531)은 발광 영역(EMA)에서 발광 소자(ED) 및 제2 절연층(520) 상에 배치될 수 있다. 고정 패턴(531)은 제2 절연층(520) 및 제2 절연층(520)이 노출하는 발광 소자(ED)의 외면 중 일부를 감싸도록 배치될 수 있다. 고정 패턴(531)은 발광 소자(ED)의 양 단부를 노출하도록 배치될 수 있다.
고정 패턴(531)의 적어도 일부 영역은 발광 소자(ED)의 외면과 접촉하고, 고정 패턴(531)의 다른 일부 영역은 발광 소자(ED)의 외면으로부터 소정의 공간을 두고 이격되어 발광 소자(ED)의 외면과 비접촉할 수 있다. 상기 고정 패턴(531)과 발광 소자(ED)의 이격 공간에는 제2 절연층(520)이 배치될 수 있다.
고정 패턴(531)은 제2 절연층(520)의 상면의 적어도 일부 영역 및 일 측면을 덮도록 배치될 수 있다. 고정 패턴(531)은 제2 절연층(520)의 일 측면과 대향하는 타 측면은 노출하도록 배치될 수 있다. 고정 패턴(531)의 제1 방향(DR1)의 폭은 제2 절연층(520)의 제1 방향(DR1)의 폭보다 클 수 있다. 고정 패턴(531)의 두께는 제2 절연층(520)의 두께보다 두꺼울 수 있다.
고정 패턴(531)은 적어도 일부 영역이 발광 소자(ED)의 외면을 부분적으로 감싸도록 발광 소자(ED) 상에 배치되어, 제2 절연층(520)과 함께 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정하는 역할을 할 수 있다. 또한, 고정 패턴(531)은 발광 소자(ED)와 그 하부의 제1 절연층(510) 사이의 공간을 채우도록 배치될 수도 있다.
지지 패턴부(532)는 서브 영역(SA)에 배치될 수 있다. 지지 패턴부(532)는 서브 영역(SA) 전면에 배치될 수 있다. 지지 패턴부(532)는 서브 영역(SA)의 분리부(ROP)에도 전면적으로 배치될 수 있다. 지지 패턴부(532)는 서브 영역(SA)에서 제1 절연층(510)을 덮도록 배치될 수 있다.
지지 패턴부(532)는 서브 영역(SA)에서 이들을 구획하는 제2 뱅크(600)의 측면의 적어도 일부를 덮도록 배치될 수 있다. 구체적으로, 지지 패턴부(532)는 서브 영역(SA)과 발광 영역(EMA) 사이에 배치되는 제2 뱅크(600)의 측면에 배치될 수 있다.
지지 패턴부(532)의 높이는 제2 뱅크(600)의 높이보다 작을 수 있다. 지지 패턴부(532)의 높이와 제2 뱅크(600)의 높이는 기판(SUB)의 일면과 같은 기준면으로부터 측정될 수 있다. 지지 패턴부(532)는 제2 뱅크(600)의 측면 상에 배치되되, 제2 뱅크(600)의 높이보다 작은 높이를 갖도록 형성되어, 발광 영역(EMA) 및 서브 영역(SA) 사이에 배치된 제2 뱅크(600)와 서브 영역(SA)의 사이의 단차를 최소화하는 역할을 할 수 있다. 상기 지지 패턴부(532)가 발광 영역(EMA)과 서브 영역(SA) 사이에 배치된 제2 뱅크(600)의 측면을 덮도록 배치됨으로써, 발광 영역(EMA)과 서브 영역(SA) 사이 영역에서의 최상위에 배치된 부재의 상면과 서브 영역(SA)에서의 최상위에 배치된 부재의 상면의 단차가 감소될 수 있다. 따라서, 일 화소(PX) 내에서의 영역 별 단차가 감소되어, 발광 영역(EMA)으로부터 서브 영역(SA)으로 연장된 접촉 전극(700)이 상기 제2 뱅크(600)의 단차에 의해 단락되는 것을 방지할 수 있다.
지지 패턴부(532)의 제1 방향(DR1)의 폭은 고정 패턴(531)의 제1 방향(DR1)의 폭보다 클 수 있다. 또한, 평면상 지지 패턴부(532)의 면적은 평면상 고정 패턴(531)의 면적보다 클 수 있다. 지지 패턴부(532)가 고정 패턴(531)보다 면적이 크게 형성됨으로써, 후속 공정에서 고정 패턴(531)이 박리되거나 이탈되는 것을 방지하여 발광 소자(ED)를 제1 절연층(510) 상에 안정적으로 고정시킬 수 있다. 즉, 지지 패턴부(532)는 표시 장치(10)의 제조 공정에서 고정 패턴(531)이 발광 소자(ED) 상에서 이탈 또는 박리되는 것을 방지할 수 있다.
지지 패턴부(532)는 제1 전극(210) 및 제2 전극(220)을 각각 노출하는 제1 개구부(OP1) 및 제2 개구부(OP2)를 포함할 수 있다. 지지 패턴부(532)를 관통하는 제1 개구부(OP1) 및 제2 개구부(OP2)는 제1 전극(210) 및 제2 전극(220)의 상면의 일부를 노출할 수 있다. 예시적인 실시예에서, 제1 개구부(OP1) 및 제2 개구부(OP2)는 서브 영역(SA)에 위치할 수 있다. 상기 지지 패턴부(532)를 관통하여 제1 전극(210) 및 제2 전극(220)의 상면의 일부를 노출하는 제1 개구부(OP1) 및 제2 개구부(OP2)를 통해 후술하는 접촉 전극(700)과 제1 및 제2 전극(210, 220)은 서로 접촉할 수 있다.
제1 연결부(533)는 고정 패턴(531)과 지지 패턴부(532) 사이에 배치될 수 있다. 제1 연결부(533)는 발광 영역(EMA)과 서브 영역(SA) 사이의 비발광 영역에 배치될 수 있다. 제1 연결부(533)는 발광 영역(EMA)과 서브 영역(SA) 사이에 배치된 제2 뱅크(600) 상에 배치될 수 있다. 제1 연결부(533)는 발광 영역(EMA)과 서브 영역(SA)을 구분하는 제2 뱅크(600)의 상면 및 측면을 덮도록 배치될 수 있다.
제1 연결부(533)는 고정 패턴(531)과 지지 패턴부(532) 사이에서 이들을 연결하는 역할을 할 수 있다. 즉, 고정 패턴(531), 지지 패턴부(532) 및 제1 연결부(533)는 일체화되어 하나의 패턴으로 형성될 수 있다. 제3 절연층(530)의 각 영역(531, 532, 533)들은 배치된 위치, 및 다른 부재와의 연결 관계에 따라 구분된 것이지만, 이들은 동일한 공정에서 형성되어 하나의 제3 절연층(530)을 구성하는 것일 수 있다. 일 실시예에서, 제3 절연층(530)은 유기 절연 물질을 포함할 수 있다.
접촉 전극(700)은 복수의 전극(210, 220), 발광 소자(ED) 및 제3 절연층(530) 상에 배치될 수 있다. 접촉 전극(700)은 발광 영역(EMA)에서 부분적으로 제3 절연층(530)의 고정 패턴(531)의 측면 상에 배치될 수 있다. 접촉 전극(700)은 서브 영역(SA)에서 제3 절연층(530)의 지지 패턴부(532) 상에 배치될 수 있다.
접촉 전극(700)은 일 방향으로 연장된 형상으로 각 화소(PX)마다 배치될 수 있다. 접촉 전극(700)은 제2 방향(DR2)으로 연장되어, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있다.
접촉 전극(700)은 각각 제2 방향(DR2)으로 연장된 형상을 갖고, 제1 방향(DR1)으로 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 일 단부와 각각 접촉할 수 있다. 구체적으로, 제1 접촉 전극(710)은 발광 영역(EMA)에서 제2 절연층(520) 및 고정 패턴(531)이 노출하는 발광 소자(ED)의 일 단부와 접촉할 수 있다. 또한, 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 절연층(510) 및 제3 절연층(530)의 지지 패턴부(532)를 관통하는 제1 개구부(OP1)에 의해 노출된 제1 전극(210)과 접촉할 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부와 제1 전극(210)을 전기적으로 연결하는 역할을 할 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 접촉 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 타 단부와 각각 접촉할 수 있다. 구체적으로, 제2 접촉 전극(720)은 발광 영역(EMA)에서 제2 절연층(520) 및 고정 패턴(531)이 노출하는 발광 소자(ED)의 타 단부와 접촉할 수 있다. 또한, 제2 접촉 전극(720)은 서브 영역(SA)에서 제1 절연층(510) 및 제3 절연층(530)의 지지 패턴부(532)를 관통하는 제2 개구부(OP2)에 의해 노출된 제2 전극(220)과 접촉할 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부와 제2 전극(220)을 전기적으로 연결하는 역할을 할 수 있다.
제2 절연층(520) 및 제3 절연층(530)의 고정 패턴(531)에 의해 노출된 발광 소자(ED)의 일 단부는 제1 접촉 전극(710)을 통해 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(720)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
제1 접촉 전극(710) 및 제2 접촉 전극(720)은 발광 영역(EMA)에서 제3 절연층(530)의 고정 패턴(531)을 사이에 두고, 서로 이격되어 배치될 수 있다. 발광 영역(EMA)에서 제1 접촉 전극(710) 및 제2 접촉 전극(720) 중 적어도 하나는 일부 영역이 고정 패턴(531)의 측면 상에 배치될 수 있다. 제1 접촉 전극(710) 및 제2 접촉 전극(720) 중 고정 패턴(531)의 측면에 배치된 부분의 높이는 고정 패턴(531)의 높이보다 작을 수 있다. 따라서, 제1 접촉 전극(710) 및 제2 접촉 전극(720)은 고정 패턴(531)의 상면에는 배치되지 않을 수 있다.
한편, 도면에서는 제1 접촉 전극(710)과 제2 접촉 전극(720)이 실질적으로 동일한 층에 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 제1 접촉 전극(710)과 제2 접촉 전극(720)은 서로 다른 층에 배치될 수 있고, 이들 사이에는 다른 절연층이 더 배치될 수 있다.
접촉 전극(700)은 전도성 물질을 포함할 수 있다. 예를 들어, 접촉 전극(700)은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(700)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 접촉 전극(700)을 투과하여 복수의 전극(200)들을 향해 진행하여, 복수의 전극(200)의 외면에서 반사될 수 있다.
도면에는 도시하지 않았으나, 제3 절연층(530), 접촉 전극(700) 및 제2 뱅크(600) 상에는 절연층이 더 배치될 수 있다. 상기 절연층은 기판(SUB) 상에 배치된 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 6을 참조하면, 발광 소자(ED)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이는 발광 소자(ED)의 직경보다 크며, 종횡비는 6:5 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자(ED)는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
일 실시예에서, 상술한 반도체층들은 발광 소자(ED)의 길이 방향을 따라 순차 적층될 수 있다. 발광 소자(ED)는 도 6에 도시된 바와 같이, 길이 방향으로 순차 적층된 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)을 포함할 수 있다. 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.
제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 소자 활성층(33)을 사이에 두고 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
소자 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 소자 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 소자 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
소자 활성층(33)에서 방출되는 광은 발광 소자(ED)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 즉, 소자 활성층(33)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
발광 소자(ED)는 제2 반도체층(32) 상에 배치된 소자 전극층(37)을 더 포함할 수 있다. 소자 전극층(37)은 제2 반도체층(32)과 접촉할 수 있다. 소자 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
소자 전극층(37)은 제1 반도체층(31) 및 제2 반도체층(32)에 전기 신호를 인가하기 위해 발광 소자(ED)의 양 단부와 접촉 전극(700)이 전기적으로 연결될 때, 제2 반도체층(32)과 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 소자 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 소자 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 소자 활성층(33) 및/또는 소자 전극층(37)의 외주면을 감싸는 소자 절연막(38)을 더 포함할 수 있다. 소자 절연막(38)은 적어도 소자 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 소자 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 소자 절연막(38)은 절연 특성을 가진 물질들로 이루어져 소자 활성층(33)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 소자 절연막(38)은 소자 활성층(33)을 포함하여 제1 및 제2 반도체층(31, 32)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도 7a는 도 3의 A 영역의 일 예를 나타낸 확대 단면도이다. 도 7b는 도 7a의 B 영역의 일 예를 나타낸 확대 단면도이다.
도 6, 도 7a 및 도 7b를 참조하면, 발광 소자(ED)는 발광 소자(ED)의 연장 방향이 기판(SUB)의 상면에 평행하도록 배치될 수 있다. 발광 소자(ED)에 포함된 복수의 반도체층들은 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 예를 들어, 발광 소자(ED)의 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32)은 기판(SUB)의 상면과 평행하도록 순차 배치될 수 있다.
구체적으로, 발광 소자(ED)는 양 단부를 가로지르는 단면상 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32) 및 소자 전극층(37)이 기판(SUB)의 상면과 수평한 방향으로 순차적으로 형성될 수 있다.
이하, 본 명세서에서 발광 소자(ED)의 제1 반도체층(31)이 위치하는 단부는 제1 단부, 그 반대편 단부(또는 제2 반도체층(32)이 위치하는 단부)는 제2 단부로 정의될 수 있다.
발광 소자(ED)는 제1 단부가 제1 전극(210) 상에 놓이고, 제2 단부가 제2 전극(220) 상에 놓이도록 배치될 수 있다. 다만, 이에 제한되지 않고, 발광 소자(ED)는 제1 단부가 제2 전극(220) 상에 놓이고, 제2 단부가 제1 전극(210) 상에 놓도록 배치될 수도 있다.
제2 절연층(520)은 발광 영역(EMA)에서 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 양 단부를 노출하도록 배치될 수 있다.
제2 절연층(520)의 제1 방향(DR1)의 폭은 고정 패턴(531)의 제1 방향(DR1)의 폭(W1) 및 발광 소자(ED)의 제1 방향(DR1), 즉 발광 소자(ED)의 연장 방향으로의 길이(h)보다 작을 수 있다. 제2 절연층(520)의 제1 방향(DR1)의 폭이 발광 소자(ED)의 연장 방향으로의 길이(h)보다 작게 형성됨으로써, 제2 절연층(520)은 발광 소자(ED)의 양 단부를 노출할 수 있다.
제2 절연층(520)은 발광 소자(ED)의 외면(ED_SS)에 직접 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면(ED_SS)을 감싸도록 직접 배치되어, 발광 소자(ED)를 제1 절연층(510) 상에 고정하는 역할을 할 수 있다. 구체적으로, 제2 절연층(520)은 후술하는 표시 장치(10)의 제조 공정 중 발광 소자(ED) 상에 고정 패턴(531)을 형성하는 공정에서 발광 소자(ED)의 일 단부의 외면(ED_SS)을 완전히 덮고, 타 단부의 외면(ED_SS)은 노출하도록 패턴화되어 발광 소자(ED)를 고정함으로써, 상기 고정 패턴(531)이 포함하는 물질에 의해 발광 소자(ED)가 이탈되는 것을 방지할 수 있다.
제2 절연층(520)은 상면(520US), 하면(520BS), 제1 측면(520SS1) 및 제2 측면(520SS2)을 포함할 수 있다. 제2 절연층(520)의 하면(520BS)은 발광 소자(ED)의 외면(ED_SS)에 직접 배치될 수 있다. 즉, 제2 절연층(520)의 하면(520BS)과 발광 소자(ED)의 외면(ED_SS)은 접촉할 수 있다. 제2 절연층(520)의 제1 측면(520SS1)은 후술하는 고정 패턴(531)의 제3 측면(531SS3)과 접촉하고, 제2 절연층(520)의 상면(520US)은 후술하는 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)의 적어도 일부 영역과 접촉할 수 있다. 또한, 제2 절연층(520)의 제2 측면(520SS2)은 고정 패턴(531)의 제2 측면(531SS2)보다 내측에 정렬될 수 있다.
제3 절연층(530)의 고정 패턴(531)은 발광 영역(EMA)에서 발광 소자(ED) 상에 배치될 수 있다. 고정 패턴(531)의 제1 방향(DR1)의 폭(W1)은 발광 소자(ED)의 제1 방향(DR1), 즉 발광 소자(ED)의 연장 방향으로의 길이(h)보다 작을 수 있다. 고정 패턴(531)의 폭(W1)이 발광 소자(ED)의 연장 방향으로의 길이(h)보다 작게 형성됨으로써, 고정 패턴(531)은 상술한 바와 같이 발광 소자(ED)의 양 단부를 노출할 수 있다.
고정 패턴(531)은 발광 소자(ED)의 외면(ED_SS)과 접촉하는 제1 영역(531A) 및 발광 소자(ED)의 외면(ED_SS)과 접촉하지 않는 제2 영역(531B)을 포함할 수 있다. 상기 고정 패턴(531)의 제2 영역(531B)은 발광 소자(ED) 상에 배치되되, 발광 소자(ED)의 외면(ED_SS)으로부터 소정의 간격으로 이격될 수 있다.
고정 패턴(531)의 제1 영역(531A)은 발광 소자(ED)의 외면(ED_SS)에 직접 배치될 수 있다. 즉, 고정 패턴(531)의 제1 영역(531A)의 하면(531A_BS)은 발광 소자(ED)의 외면(ED_SS)과 접촉할 수 있다. 도 2를 참조하면, 고정 패턴(531)은 평면도상 제2 방향(DR2)으로 연장되어 제2 방향(DR2)으로 서로 이격된 발광 소자(ED) 사이의 영역에서 발광 소자(ED)가 노출하는 제1 절연층(510) 상에도 직접 배치될 수 있다. 고정 패턴(531)의 제1 영역(531A)이 제1 절연층(510) 및 발광 소자(ED)의 외면(ED_SS)을 감싸도록 이들의 외면에 직접 배치됨으로써, 고정 패턴(531)은 발광 소자(ED)를 안정적으로 제1 절연층(510) 상에 고정시키는 역할을 할 수 있다.
고정 패턴(531)의 제2 영역(531B)은 발광 소자(ED)의 외면(ED_SS)에 직접 배치되지 않을 수 있다. 고정 패턴(531)의 제2 영역(531B)은 발광 소자(ED) 상에 배치되되, 발광 소자(ED)의 외면(ED_SS)으로부터 이격될 수 있다. 즉, 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)은 발광 소자(ED)의 외면(ED_SS)과 이격 대향할 수 있다. 상기 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)과 발광 소자(ED)의 외면(ED_SS)이 이격 대향하는 간격은 제2 절연층(520)의 두께와 동일할 수 있다.
고정 패턴(531)의 제2 영역(531B)은 제2 절연층(520)과 기판(SUB)의 두께 방향으로 중첩하는 제1 부분(531B1) 및 제2 절연층(520)과 기판(SUB)의 두께 방향으로 비중첩하는 제2 부분(531BS)을 포함할 수 있다. 즉, 고정 패턴(531)의 제2 영역(531B)은 고정 패턴(531)의 제2 영역(531B)과 발광 소자(ED) 사이에 제2 절연층(520)이 개재되는 제1 부분(531B1) 및 고정 패턴(531)의 제2 영역(531B)과 발광 소자(ED) 사이에 이격 공간(OA)을 형성하는 제2 부분(531B2)을 포함할 수 있다.
고정 패턴(531)의 제2 영역(531B)의 제1 부분(531B1)과 발광 소자(ED) 사이에는 제2 절연층(520)이 개재될 수 있다. 제2 절연층(520)은 고정 패턴(531)의 제2 영역(531B)의 제1 부분(531B1)과 발광 소자(ED) 사이에 개재되어, 고정 패턴(531)은 제2 절연층(520)의 상면(520US) 및 제1 측면(520SS1)을 완전히 덮도록 배치될 수 있다. 따라서, 고정 패턴(531)의 제2 영역(531B)의 제1 부분(531B1)의 하면(531B1_BS)과 제2 절연층(520)의 상면(520US)은 동일 평면 상에 배치되어 서로 접촉할 수 있다. 또한, 제2 절연층(520)의 하면(520BS)은 발광 소자(ED)의 외면(ED_SS)을 감싸도록 배치되어 접촉할 수 있다.
고정 패턴(531)의 제2 영역(531B)의 제2 부분(531B2)과 발광 소자(ED) 사이에는 소정의 이격 공간(OA)이 형성될 수 있다. 상기 소정의 이격 공간(OA)은 제2 절연층(520)을 형성하기 위한 식각 공정에서 고정 패턴(531)과 발광 소자(ED) 사이에 개재된 제2 절연 물질 패턴(520'', 도 11 참조)이 과식각되어 형성된 이격 공간일 수 있다.
이격 공간(OA)은 고정 패턴(531)의 제2 영역(531B)의 제2 부분(531B2)의 하면(531B2_BS), 제2 절연층(520)의 제2 측면(520SS2), 발광 소자(ED)의 외면(ED_SS)에 의해 구획되는 영역으로 정의될 수 있다. 상기 이격 공간(OA)에서 고정 패턴(531)의 제2 영역(531B)의 제2 부분(531B2)의 하면(531B2_BS)과 발광 소자(ED)의 외면(ED_SS)은 제2 절연층(520)의 두께만큼 소정의 간격을 두고 이격 대향할 수 있다.
한편, 고정 패턴(531)은 제1 측면(531SS1), 제2 측면(531SS2) 및 제3 측면(531SS3)을 포함할 수 있다. 고정 패턴(531)의 제1 측면(531SS1)은 제2 서브 뱅크(420)와 대향하는 측면이고, 고정 패턴(531)의 제2 측면(531SS2)은 제1 서브 뱅크(410)와 대향하는 측면일 수 있다. 고정 패턴(531)의 제3 측면(531SS3)은 고정 패턴(531)의 제1 영역(531A)의 하면(531A_BS)과 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)을 연결하는 측면일 수 있다.
고정 패턴(531)의 제1 측면(531SS1)에는 제2 접촉 전극(720)이 배치될 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 제2 단부와 접촉할 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 제2 단부로부터 연장되어 고정 패턴(531)의 제1 측면(531SS1) 상에도 일부 배치될 수 있다.
고정 패턴(531)의 제2 측면(531SS2)에는 제1 접촉 전극(710)이 배치될 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부와 접촉할 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부로부터 연장되어 고정 패턴(531)의 제2 측면(531SS2) 상에도 일부 배치될 수 있다.
고정 패턴(531)의 제2 측면(531SS2)은 제2 절연층(520)의 제2 측면(520SS2)과 나란하게 정렬되지 않을 수 있다. 즉, 고정 패턴(531)의 제2 측면(531SS2)은 제2 절연층(520)의 제2 측면(520SS2)으로부터 외측으로 돌출될 수 있다.
제1 접촉 전극(710) 및 제2 접촉 전극(720)은 제2 절연층(520)과 접촉하지 않을 수 있다. 구체적으로, 제1 접촉 전극(710)이 배치되는 고정 패턴(531)의 제2 측면(531SS2)이 제2 절연층(520)의 제2 측면(520SS2)보다 외측으로 돌출되어 제1 접촉 전극(710)과 제2 절연층(520) 사이에는 이격 공간(OA)이 형성될 수 있다. 또한, 제2 접촉 전극(720)은 고정 패턴(531)의 제1 측면(531SS1) 상에 배치되어, 상기 제2 접촉 전극(720)과 제2 절연층(520) 사이에는 고정 패턴(531)이 개재될 수 있다. 따라서, 제1 접촉 전극(710)과 제2 절연층(520) 사이에는 이격 공간(OA)이 형성되고, 제2 접촉 전극(720)과 제2 절연층(520) 사이에는 고정 패턴(531)이 개재되어 제1 및 제2 접촉 전극(710, 720)과 제2 절연층(520)은 서로 접촉하지 않을 수 있다.
고정 패턴(531)의 제3 측면(531SS3)은 제2 절연층(520)의 제1 측면(520SS1)과 접할 수 있다. 고정 패턴(531)이 제2 절연층(520) 상에 형성됨으로써, 고정 패턴(531)의 제3 측면(531SS3)은 제2 절연층(520)의 제1 측면(520SS1)과 일치할 수 있다.
본 실시예에 따른 표시 장치(10)에 의하면, 무기 절연 물질을 포함하는 제2 절연층(520) 상에 유기 절연 물질을 포함하는 제3 절연층(530)이 형성될 수 있다. 상기 제3 절연층(530)은 발광 소자(ED)가 제1 절연층(510) 상에서 이탈되지 않도록 고정하는 역할을 할 수 있다. 본 실시예에 따른 표시 장치(10)의 제3 절연층(530)은 안정적으로 발광 소자(ED)를 고정하기 위해 제3 절연층(530)을 발광 영역(EMA) 뿐만 아니라 서브 영역(SA)에도 형성할 수 있다. 상기 제3 절연층(530)을 발광 영역(EMA) 및 서브 영역(SA)에 형성함으로써, 발광 소자(ED) 상에 배치된 제3 절연층(530)은 안정적으로 발광 소자(ED)를 제1 절연층(510) 상에 고정할 수 있다.
또한, 제3 절연층(530)은 유기 절연 물질을 포함할 수 있다. 발광 소자(ED)를 배치하는 공정 이후에 상기 유기 절연 물질을 포함하는 제3 절연층(530)을 바로 형성하는 경우, 유기 절연 물질에 의해 제1 절연층(510) 상에 정렬된 발광 소자(ED)는 이탈될 수 있다. 따라서, 제3 절연층(530)을 형성하는 공정 전에 무기 절연 물질을 포함하는 제2 절연층(520)을 형성함으로써, 발광 소자(ED)를 고정시킬 수 있다. 한편, 발광 소자(ED)의 양 단부를 노출하기 위해 제2 절연층(520)을 식각하는 공정에서 제2 절연층(520)의 일부 영역이 손상될 수 있다. 제2 절연층(520)을 형성하기 위한 식각 공정에서 제2 절연층(520)의 일부 영역이 손상되는 경우에도, 고정 패턴(531)의 적어도 일부 영역이 발광 소자(ED)와 접촉하도록 형성함으로써, 제3 절연층(530)에 의해 발광 소자(ED)가 제1 절연층(510) 상에 안정적으로 고정될 수 있다. 따라서, 제3 절연층(530)이 발광 소자(ED)와 직접 접촉함으로써 고정 패턴(531)이 박리되는 것을 방지하여 발광 소자(ED)의 이탈이 방지되어 표시 장치(10)의 표시 품질이 개선될 수 있다.
도 8 내지 도 12는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 개략도들이다.
먼저, 도 8을 참조하면, 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 상에 각각 제1 전극(210) 및 제2 전극(220)을 형성한다. 이어, 제1 및 제2 전극(210, 220) 상에 제1 절연층(510)을 형성한다. 이어, 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 위치하도록 제1 절연층(510) 상에 발광 소자(ED)를 배치한다. 상기 발광 소자(ED)를 배치하는 공정은 제1 전극(210) 및 제2 전극(220)을 이용하여, 도 8에 도시된 바와 같이 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 이격 공간에서 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 배치되도록 발광 소자(ED)를 정렬할 수 있다.
이어, 도 9 및 도 10을 참조하면, 발광 소자(ED)의 일 단부는 덮고, 타 단부는 노출하는 제2 절연 물질 패턴(520'')을 형성한다. 발광 소자(ED)의 일 단부는 덮고 타 단부는 노출하는 패턴화된 제2 절연 물질 패턴(520'')을 형성하는 단계는, 발광 소자(ED) 및 발광 소자(ED)가 노출하는 제1 절연층(510) 상에 제2 절연 물질층(520')을 전면적으로 도포하는 단계, 및 발광 소자(ED)의 일 단부는 덮고, 타 단부는 노출하도록 제2 절연 물질층(520')의 일부를 제거하여 패턴화된 제2 절연 물질 패턴(520'')을 형성하는 단계를 포함할 수 있다.
구체적으로, 제2 절연 물질 패턴(520'')은 발광 소자(ED)의 일 단부를 덮고, 타 단부는 노출할 수 있다. 제2 절연 물질 패턴(520'')은 발광 소자(ED)의 일 단부를 덮도록 배치되고, 외측으로 연장되어 전극 및 서브 뱅크 상에도 배치될 수 있다. 제2 절연 물질층(520') 및 제2 절연 물질 패턴(520'')은 상술한 제2 절연층(520)에 대응하는 물질층일 수 있다. 예를 들어, 제2 절연 물질 패턴(520'')은 발광 소자(ED)의 제1 단부를 덮도록 배치되고, 외측으로 연장되어 제1 전극(210) 및 제1 서브 뱅크(410) 상에도 배치될 수 있다. 상기 제2 절연 물질 패턴(520'')이 발광 소자(ED)의 일 단부를 덮도록 배치됨에 따라, 발광 소자(ED)의 타 단부가 노출됨에도 불구하고 발광 소자(ED)는 제2 절연 물질 패턴(520'')에 의해 제1 절연층(510)에 고정될 수 있다. 또한, 상기 제2 절연 물질 패턴(520'')이 발광 소자(ED)의 일 단부는 덮되 타 단부는 노출하도록 배치됨에 따라, 제3 절연층(530)은 제3 절연층(530)의 고정 패턴(531)의 적어도 일부 영역이 발광 소자(ED)의 외면에 접촉하도록 형성할 수 있다.
제2 절연 물질 패턴(520'')이 무기 절연 물질을 포함함에 따라, 제2 절연 물질 패턴(520'')을 형성하는 공정에서, 발광 소자(ED)는 이탈되지 않고 제1 절연층(510) 상에 안정적으로 고정될 수 있다. 한편, 발광 소자(ED)와 제3 방향(DR3)으로 중첩되는 제2 절연 물질 패턴(520'')의 폭은 제2 절연 물질 패턴(520'')이 발광 소자(ED)를 안정적으로 고정시키는 범위 내에서 조절될 수 있다.
이어, 도 11을 참조하면, 제2 절연 물질 패턴(520'') 상에 패턴화된 제3 절연층(530)을 형성한다. 제2 절연 물질 패턴(520'')이 발광 소자(ED)의 일부 영역은 덮고, 다른 일부 영역은 노출하도록 형성됨에 따라, 상기 제3 절연층(530)의 적어도 일부 영역은 발광 소자(ED)의 외면과 접촉하도록 형성될 수 있다.
상기 제3 절연층(530)은 상술한 바와 같이 고정 패턴(531), 지지 패턴부(532) 및 제1 연결부(533)를 포함할 수 있다. 고정 패턴(531), 지지 패턴부(532) 및 제1 연결부(533)는 하나의 공정을 통해 일체화되어 형성될 수 있다. 상술한 바와 같이 제3 절연층(530)은 유기 절연 물질을 포함할 수 있고, 제3 절연층(530)은 상기 유기 절연 물질을 발광 소자(ED), 제2 절연 물질 패턴(520'') 및 제1 절연층(510) 상에 전면적으로 도포한 후, 일부를 제거하여 형성될 수 있다. 본 공정에서 발광 소자(ED)의 일 단부를 완전히 덮는 제2 절연 물질 패턴(520'')에 의해 발광 소자(ED)가 제1 절연층(510) 상에 고정되어, 제3 절연층(530)이 유기 절연 물질을 포함함에도 불구하고 발광 소자(ED)의 이탈을 방지할 수 있다.
예를 들어, 패턴화된 제3 절연층(530)을 형성하는 공정은 마스크 공정에 의해 형성될 수 있다. 구체적으로, 제3 절연층용 물질층을 제2 절연 물질 패턴(520''), 발광 소자(ED) 및 제1 절연층(510) 상에 전면적으로 도포한다. 이어, 상기 제3 절연층용 물질층 상에 패턴화된 식각 마스크를 형성한다. 상기 식각 마스크를 이용하여 제3 절연층용 물질층을 식각하여, 도 11에 도시된 바와 같이 패턴화된 제3 절연층(530)을 형성할 수 있다. 상기 제3 절연층용 물질층을 식각하는 공정은 건식 식각으로 수행될 수 있다. 다만, 이에 제한되지 않고 상기 패턴화된 제3 절연층(530)은 제3 절연층용 물질층을 도포한 후, 노광 및 현상을 통해 형성할 수도 있다.
이어, 도 11 및 도 12를 참조하면, 제2 절연 물질 패턴(520'')의 일부를 제거하여 발광 소자(ED)의 일 단부를 노출한다. 상기 제2 절연 물질 패턴(520'')의 일부를 제거하는 공정은 상기 제3 절연층(530) 상에 잔류하는 식각 마스크를 이용하여 식각 공정으로 진행될 수 있다. 상기 식각 공정은 이에 제한되는 것은 아니나, 건식 식각으로 수행될 수 있다. 상기 식각 공정에서 제3 절연층(530) 및 식각 마스크와 중첩된 제2 절연 물질 패턴(520'')은 잔류하고, 제3 절연층(530) 및 식각 마스크와 비중첩한 제2 절연 물질 패턴(520'')은 제거될 수 있다.
한편, 제2 절연 물질 패턴(520'')의 일부를 제거하여 발광 소자(ED)의 일 단부를 노출하는 제2 절연층(520)을 형성하는 공정에서 제1 전극(210) 및 발광 소자(ED)의 일 단부 상에 배치된 제2 절연 물질 패턴(520'')을 완전히 제거하기 위해서 제2 절연 물질 패턴(520'')을 과식각할 필요성이 있다. 따라서, 본 식각 공정에서 제2 절연 물질 패턴(520'')이 과식각되어 도 12에 도시된 바와 같이 제2 절연층(520)의 제2 측면이 제3 절연층(530)의 고정 패턴(531)의 제2 측면보다 내측으로 정렬될 수 있다.
제2 절연 물질 패턴(520'')이 과식각됨에 따라, 제2 절연층(520)의 일부 영역이 손상될 수 있다. 제2 절연층(520)의 일부 영역이 손상됨에도 불구하고, 고정 패턴(531)의 일부 영역(구체적으로, 고정 패턴(531)의 제1 영역(531A))이 발광 소자(ED)의 외면에 직접 배치되어 발광 소자(ED)를 고정함으로써, 상기 발광 소자(ED)의 이탈을 방지할 수 있다.
이어, 제3 절연층(530) 상에 접촉 전극(700)을 형성하여, 도 7a에 도시된 바와 같은 표시 장치(10)를 제조한다. 상기 접촉 전극(700)은 접촉 전극용 물질층을 발광 소자(ED) 및 제3 절연층(530) 상에 전면 도포한 후 일부 영역을 제거하여 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 형성할 수 있다.
도 13은 도 3의 A 영역의 다른 예를 나타낸 확대 단면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치(10)는 제1 접촉 전극(710_1)이 발광 소자(ED)의 제1 단부를 덮도록 배치되되, 발광 소자(ED)의 제1 단부로부터 연장되어 고정 패턴(531)의 측면 상에는 배치되지 않는 점이 도 7a의 실시예와 차이점이다.
구체적으로, 제1 접촉 전극(710_1)은 발광 소자(ED)의 제1 단부를 덮되 고정 패턴(531)의 제2 측면 상에는 배치되지 않을 수 있다. 고정 패턴(531)의 제2 측면 상에는 제1 패턴(711)이 배치될 수 있다. 상기 제1 패턴(711)과 제1 접촉 전극(710_1)은 동일한 물질을 포함하되, 서로 이격될 수 있다. 이와 같이 서로 단선된 제1 접촉 전극(710_1) 및 제1 패턴(711)의 구조는 접촉 전극(700)을 형성하기 위한 공정에서 형성될 수 있다. 구체적으로, 접촉 전극(700)을 형성하기 위해 발광 소자(ED) 및 제3 절연층(530) 상에 접촉 전극용 물질층을 전면적으로 형성하는 공정에서, 고정 패턴(531)과 발광 소자(ED) 사이에 형성된 이격 공간(OA)에 의해 접촉 전극용 물질층이 전면적으로 형성되지 못하고 상기 이격 공간(OA)에서 단선되어 도 13과 같이 서로 이격된 제1 패턴(711) 및 제1 접촉 전극(710_1)이 형성될 수 있다.
본 실시예에서, 서로 이격된 제1 접촉 전극(710_1)과 제2 접촉 전극(720)을 형성하기 위한 패턴화 공정에서 상기 이격 공간(OA)에 의해 제1 접촉 전극(710_1)과 제2 접촉 전극(720)을 용익하게 이격시킬 수 있다. 따라서, 표시 장치(10)의 제조 효율이 향상될 수 있다.
도 14는 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 14를 참조하면, 본 실시예에 따른 표시 장치(10)는 고정 패턴(531)의 제2 영역(531B)이 고정 패턴(531)의 제2 영역(531B)의 제2 부분(531B2)과 동일한 점이 도 13의 실시예와 차이점이다.
구체적으로, 본 실시예에서, 고정 패턴(531)의 제2 영역(531B)과 발광 소자(ED) 사이에는 제2 절연층(520)이 배치되지 않을 수 있다. 따라서, 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)은 고정 패턴(531)의 제2 영역(531B)의 제2 부분(531B2)의 하면(531B2_BS)과 동일할 수 있다. 또한, 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)은 발광 소자(ED)의 외면(ED_SS)은 소정 거리 이격되어 대향할 수 있다.
본 실시예에서, 제2 절연층(520)은 생략될 수 있다. 도 11을 참조하여 상술한 바와 같이 제2 절연 물질 패턴(520'')을 식각하는 공정은 발광 소자(ED)의 제1 단부를 노출하기 위해 과식각될 수 있다. 상기 과식각에 의해 제3 절연층(530)의 제2 영역(531B) 하부에 배치된 제2 절연 물질 패턴(520'')이 완전히 제거되어 도 14에 도시된 표시 장치(10)가 제조될 수 있다. 한편, 제2 절연 물질 패턴(520'')이 완전히 제거됨에도 불구하고 발광 소자(ED)는 고정 패턴(531)에 의해 제1 절연층(510) 상에 고정될 수 있다.
도 15는 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 15를 참조하면, 본 실시예에 따른 표시 장치(10)는 고정 패턴(531)의 제2 측면(531SS2) 상에 제1 접촉 전극(710_1) 또는 제1 패턴(711)이 배치되지 않고 노출되는 점이 도 13의 실시예와 차이점이다.
본 실시예에서, 상술한 접촉 전극(700)을 형성하기 위한 접촉 전극용 물질층을 전면적으로 형성하는 공정에서 상기 접촉 전극용 물질층은 상기 이격 공간(OA)에 의해 고정 패턴(531)의 제2 측면(531SS2)에는 형성되지 않을 수 있다. 상기 이격 공간(OA)에 의해 고정 패턴(531)의 제2 측면(531SS2) 상에 접촉 전극용 물질층이 형성되지 않는 경우 제1 접촉 전극(710)과 제2 접촉 전극(720)을 단선하는 공정이 용이하여 표시 장치(10)의 제조 공정 효율이 개선될 수 있다.
도 16은 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 16을 참조하면, 본 실시예에 따른 표시 장치(10)는 제2 절연층(520_1)의 제2 측면(520SS2)이 고정 패턴(531)의 제2 측면(531SS2)과 나란하게 정렬되는 점이 도 7a의 실시예와 차이점이다.
구체적으로, 고정 패턴(531)의 제2 영역(531B)과 발광 소자(ED) 사이에는 제2 절연층(520_1)이 개재될 수 있다. 상기 고정 패턴(531)의 제2 영역(531B)은 제2 절연층(520_1)과 기판(SUB)의 두께 방향으로 완전히 중첩될 수 있다. 고정 패턴(531)의 제2 영역(531B)은 제1 방향(DR1)의 폭은 제2 절연층(520_1)의 제1 방향(DR1)의 폭과 동일할 수 있다. 따라서, 본 실시예에서 고정 패턴(531)의 제2 영역(531B)은 고정 패턴(531)의 제2 영역(531B)의 제1 부분(531B1)과 동일할 수 있다.
고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)은 제2 절연층(520_1)의 상면(520US)과 접촉할 수 있다. 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)의 폭은 제2 절연층(520_1)의 상면(520US)의 폭과 동일할 수 있다. 따라서, 고정 패턴(531)의 제2 측면(531SS2)은 제2 절연층(520_1)의 제2 측면(520SS2)과 나란하게 정렬될 수 있다.
따라서, 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부, 제2 절연층(520_1)의 제2 측면(520SS2) 및 고정 패턴(531)의 제2 측면(531SS2) 상에 직접 배치될 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부, 제2 절연층(520_1)의 제2 측면(520SS2) 및 고정 패턴(531)의 제2 측면(531SS2)에 직접 배치될 수 있다.
도 17은 도 3의 A 영역의 또 다른 예를 나타낸 확대 단면도이다.
도 17을 참조하면, 본 실시예에 따른 표시 장치(10)는 제2 절연층(520_2)의 제2 측면(520SS2)이 고정 패턴(531)의 제2 측면(531SS2)보다 외측으로 돌출된 점이 도 16의 실시예와 차이점이다.
구체적으로, 고정 패턴(531)의 제2 영역(531B)과 발광 소자(ED) 사이에는 제2 절연층(520_2)이 개재될 수 있다. 상기 고정 패턴(531)의 제2 영역(531B)은 제2 절연층(520_2)과 기판(SUB)의 두께 방향으로 완전히 중첩될 수 있다. 고정 패턴(531)의 제2 영역(531B)의 제1 방향(DR1)의 폭은 제2 절연층(520_2)의 제1 방향(DR1)의 폭보다 작을 수 있다. 따라서, 본 실시예에서 고정 패턴(531)의 제2 영역(531B)은 고정 패턴(531)의 제2 영역(531B)의 제1 부분(531B1)과 동일할 수 있다.
고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)은 제2 절연층(520_2)의 상면(520US)의 일부와 접촉할 수 있다. 고정 패턴(531)의 제2 영역(531B)의 하면(531B_BS)의 폭은 제2 절연층(520_2)의 상면(520US)의 폭보다 작을 수 있다. 따라서, 제2 절연층(520_2)의 제2 측면(520SS2)은 고정 패턴(531)의 제2 측면(531SS2)보다 외측으로 돌출될 수 있다. 즉, 고정 패턴(531)은 제2 절연층(520_2)의 상면(520US)의 일부를 제3 방향(DR3)으로 노출할 수 있다.
따라서, 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부, 제2 절연층(520_2)의 제2 측면(520SS2), 고정 패턴(531)이 노출하는 제2 절연층(520_2)의 상면(520US), 및 고정 패턴(531)의 제2 측면(531SS2) 상에 직접 배치될 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부, 제2 절연층(520_2)의 제2 측면(520SS2), 고정 패턴(531)이 노출하는 제2 절연층(520_2)의 상면(520US), 및 고정 패턴(531)의 제2 측면(531SS2)에 직접 배치될 수 있다.
본 실시예에는 제2 절연층(520)을 형성하는 식각 공정에서 이용되는 식각 마스크의 폭이 고정 패턴(531)의 폭보다 크게 형성되거나, 제2 절연 물질 패턴(520'')의 일부 영역을 제거하기 위한 식각이 충분히 이루어지지 않은 경우 형성될 수 있다. 이 경우에도 제1 접촉 전극(710)과 제2 접촉 전극(720)을 단선하는 공정을 통해 제1 방향(DR1)으로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)이 형성될 수 있다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소를 나타낸 평면도이다.
도 18을 참조하면, 본 실시예에 따른 표시 장치(10)의 일 화소(PX_1)는 제2 방향(DR2)으로 인접한 화소(PX_1)에 배치되는 제3 절연층(530_1)이 서로 연결되는 점이 도 2의 실시예와 차이점이다.
구체적으로, 제3 절연층(530_1)은 제2 연결부(534)를 더 포함할 수 있다. 상기 제2 연결부(534)는 발광 영역(EMA)과 제2 방향(DR2)으로 인접한 화소(PX)의 서브 영역(SA) 사이에 배치될 수 있다. 제2 연결부(534)는 일 화소(PX_1)의 발광 영역(EMA)에 배치된 고정 패턴(531)과 일 화소(PX_1)와 제2 방향(DR2)으로 인접한 화소(PX_1)의 서브 영역(SA)에 배치된 지지 패턴부(532) 사이에 배치되어 이들을 연결할 할 수 있다. 상기 제2 연결부(534)에 의해 동일한 열에 배치된 복수의 화소(PX)에 배치된 제3 절연층(530_1)은 일체화되어 하나의 패턴으로 형성될 수 있다.
따라서, 제3 절연층(530_1)은 동일한 열에 배치된 복수의 화소(PX)가 하나의 패턴으로 일체화되어 형성됨으로써, 제3 절연층(530_1)은 안정적으로 발광 소자(ED) 및 제1 절연층(510) 상에 고정되어 상기 발광 소자(ED)를 고정시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극
220: 제2 전극
400: 제1 뱅크
510: 제1 절연층
520: 제2 절연층
530: 제3 절연층
531: 고정 패턴
532: 지지 패턴부
533: 연결부
600: 제2 뱅크
710: 제1 접촉 전극
720: 제2 접촉 전극
OA: 이격 공간

Claims (23)

  1. 발광 영역 및 서브 영역을 포함하는 기판;
    상기 기판 상에서 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되고 제1 방향으로 서로 이격된 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층;
    상기 발광 영역에서 제1 절연층 상에 배치되며, 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 놓이는 복수의 발광 소자; 및
    상기 제1 절연층 상에 배치되는 제2 절연층을 포함하되,
    상기 제2 절연층은,
    상기 발광 영역에서 상기 발광 소자 상에 배치된 고정 패턴,
    상기 서브 영역에서 상기 제1 절연층 상에 배치된 지지 패턴부, 및
    상기 고정 패턴과 상기 지지 패턴부 사이에 배치되어 이들은 연결하는 연결부를 포함하고,
    상기 고정 패턴은 상기 발광 소자의 외면과 접촉하는 제1 영역 및 상기 발광 소자의 외면과 접촉하지 않는 제2 영역을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 고정 패턴의 상기 제1 방향의 폭은 상기 발광 소자의 상기 제1 방향의 길이보다 작은 표시 장치.
  3. 제2 항에 있어서,
    상기 고정 패턴은 상기 발광 소자의 양 단부를 노출하도록 배치되는 표시 장치.
  4. 제2 항에 있어서,
    상기 지지 패턴부의 상기 제1 방향의 폭은 상기 고정 패턴의 상기 제1 방향의 폭보다 큰 표시 장치.
  5. 제2 항에 있어서,
    상기 제1 전극, 상기 제2 전극 및 상기 고정 패턴은 각각 상기 제1 방향과 교차하는 제2 방향으로 연장되고,
    상기 고정 패턴의 상기 제2 방향으로의 길이는 상기 고정 패턴의 제1 방향의 폭보다 큰 표시 장치.
  6. 제1 항에 있어서,
    상기 발광 영역 및 상기 서브 영역을 구획하는 제1 뱅크를 포함하되,
    상기 연결부는 상기 발광 영역 및 상기 서브 영역 사이에 배치되는 상기 제1 뱅크 상에 배치되는 표시 장치.
  7. 제6 항에 있어서,
    상기 지지 패턴부는 상기 서브 영역의 전면에 배치되며, 상기 발광 영역 및 상기 서브 영역 사이에 배치되는 상기 제1 뱅크의 측면의 적어도 일부를 덮는 표시 장치.
  8. 제7 항에 있어서,
    상기 지지 패턴부의 높이는 상기 제1 뱅크의 높이보다 낮은 표시 장치.
  9. 제1 항에 있어서,
    상기 고정 패턴의 제1 영역의 하면은 상기 발광 소자의 외면을 둘러싸도록 배치되고,
    상기 고정 패턴의 제2 영역의 하면은 상기 발광 소자의 외면에 이격 대향하는 표시 장치.
  10. 제9 항에 있어서,
    상기 고정 패턴의 제2 영역의 적어도 일부 영역과 상기 발광 소자 사이에 개재되는 제3 절연층을 더 포함하고,
    상기 고정 패턴의 제2 영역의 하면과 상기 발광 소자의 외면 사이의 이격 거리는 상기 제3 절연층의 두께와 동일한 표시 장치.
  11. 제1 항에 있어서,
    상기 고정 패턴의 제2 영역과 상기 발광 소자 사이에 배치되는 제3 절연층을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 절연층은 유기 절연 물질을 포함하고,
    상기 제3 절연층은 상기 제2 절연층과 상이한 물질을 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제3 절연층은 무기 절연 물질을 포함하는 표시 장치.
  14. 제11 항에 있어서,
    상기 고정 패턴은 상기 제3 절연층의 상면의 적어도 일부 영역 및 일 측면은 덮고, 상기 제3 절연층의 일 측면과 대향하는 타 측면은 노출하는 표시 장치.
  15. 제14 항에 있어서,
    상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭보다 큰 표시 장치.
  16. 제15 항에 있어서,
    상기 고정 패턴의 제2 영역은,
    상기 제3 절연층과 중첩하는 제1 부분, 및
    상기 제3 절연층과 비중첩하는 제2 부분을 포함하는 표시 장치.
  17. 제15 항에 있어서,
    상기 제3 절연층의 타 측면은 상기 고정 패턴의 제2 영역의 측면보다 내측으로 정렬된 표시 장치.
  18. 제14 항에 있어서,
    상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭과 동일한 표시 장치.
  19. 제14 항에 있어서,
    상기 고정 패턴의 제2 영역의 상기 제1 방향의 폭은 상기 제3 절연층의 상기 제1 방향의 폭보다 작은 표시 장치.
  20. 제1 항에 있어서,
    상기 제1 전극 상에 배치되어 상기 제1 전극 및 상기 발광 소자와 접촉하는 제1 접촉 전극; 및
    상기 제2 전극 상에 배치되어 상기 제2 전극 및 상기 발광 소자와 접촉하는 제2 접촉 전극을 더 포함하되,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극은 서로 이격된 표시 장치.
  21. 제20 항에 있어서,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되고,
    상기 서브 영역에서 상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 지지 패턴부 상에 배치된 표시 장치.
  22. 제20 항에 있어서,
    상기 발광 영역에서 상기 고정 패턴은 상기 제1 접촉 전극 및 상기 제2 접촉 전극 사이에 배치되는 표시 장치.
  23. 제22 항에 있어서,
    상기 발광 영역에서 상기 제1 접촉 전극 및 상기 제2 접촉 전극 중 적어도 하나는 상기 고정 패턴의 측면에 배치되는 표시 장치.
KR1020200178553A 2020-12-18 2020-12-18 표시 장치 KR20220088565A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200178553A KR20220088565A (ko) 2020-12-18 2020-12-18 표시 장치
US17/475,996 US11978835B2 (en) 2020-12-18 2021-09-15 Display device
PCT/KR2021/019094 WO2022131794A1 (ko) 2020-12-18 2021-12-15 표시 장치
CN202180062411.1A CN116195063A (zh) 2020-12-18 2021-12-15 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200178553A KR20220088565A (ko) 2020-12-18 2020-12-18 표시 장치

Publications (1)

Publication Number Publication Date
KR20220088565A true KR20220088565A (ko) 2022-06-28

Family

ID=82022614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200178553A KR20220088565A (ko) 2020-12-18 2020-12-18 표시 장치

Country Status (4)

Country Link
US (1) US11978835B2 (ko)
KR (1) KR20220088565A (ko)
CN (1) CN116195063A (ko)
WO (1) WO2022131794A1 (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941108B (zh) 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
KR102606922B1 (ko) 2018-07-06 2023-11-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102559097B1 (ko) 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102520554B1 (ko) 2018-07-30 2023-04-13 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102524569B1 (ko) 2018-09-21 2023-04-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102616602B1 (ko) 2018-10-01 2023-12-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR20200049394A (ko) 2018-10-31 2020-05-08 엘지디스플레이 주식회사 표시장치 및 그 제조 방법
KR102624516B1 (ko) 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20200088961A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치
KR20210022799A (ko) * 2019-08-20 2021-03-04 삼성디스플레이 주식회사 표시 장치
KR20210027564A (ko) * 2019-08-28 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102184724B1 (ko) 2019-12-31 2020-12-01 엘지디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210109699A (ko) 2020-02-27 2021-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210148536A (ko) 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20220199870A1 (en) 2022-06-23
US11978835B2 (en) 2024-05-07
CN116195063A (zh) 2023-05-30
WO2022131794A1 (ko) 2022-06-23

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
KR20210124564A (ko) 표시 장치
KR20220026626A (ko) 표시 장치 및 그 제조 방법
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
KR20220117954A (ko) 표시 장치
US20230027391A1 (en) Display device
EP3993033A2 (en) Display device and method of fabricating the same
CN114551526A (zh) 显示装置
KR20220088565A (ko) 표시 장치
KR20210124594A (ko) 표시 장치 및 이의 제조 방법
KR20210150631A (ko) 표시 장치 및 이의 제조 방법
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20210132271A (ko) 표시 장치
US20220271021A1 (en) Display device and method of fabricating the same
US20220208901A1 (en) Display device
US20220293822A1 (en) Display device and method of repairing the same
US20220199713A1 (en) Display device
US20220238758A1 (en) Display device
KR20220019141A (ko) 표시 장치 및 이의 제조 방법
KR20230099727A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230120151A (ko) 표시 장치 및 이의 제조 방법
KR20220140059A (ko) 발광 소자 및 이를 포함하는 표시 장치
CN114765197A (zh) 显示设备
KR20220130286A (ko) 표시 장치 및 이의 제조 방법
KR20220090621A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination