KR20220117954A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220117954A
KR20220117954A KR1020210021148A KR20210021148A KR20220117954A KR 20220117954 A KR20220117954 A KR 20220117954A KR 1020210021148 A KR1020210021148 A KR 1020210021148A KR 20210021148 A KR20210021148 A KR 20210021148A KR 20220117954 A KR20220117954 A KR 20220117954A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
bank
light emitting
sub
Prior art date
Application number
KR1020210021148A
Other languages
English (en)
Inventor
안정현
강철구
박기훈
임현덕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210021148A priority Critical patent/KR20220117954A/ko
Priority to US17/565,804 priority patent/US20220262867A1/en
Priority to CN202210132640.2A priority patent/CN114944409A/zh
Publication of KR20220117954A publication Critical patent/KR20220117954A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3246—
    • H01L27/3248—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에 배치되며, 서로 이격된 제1 전극 및 제2 전극, 상기 제1 전극 상에 배치되며, 상기 제2 전극과 대향하는 상기 제1 전극의 일 단부를 노출하는 제1 서브 뱅크, 상기 제2 전극 상에 배치되며, 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부를 노출하는 제2 서브 뱅크, 상기 제2 전극 상에 배치되며 적어도 상기 제2 전극의 일 단부를 덮는 단차 패턴, 및 상기 제1 서브 뱅크와 상기 제2 서브 뱅크 사이에 배치되는 발광 소자를 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 복수의 발광 소자의 정렬도가 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 서로 이격된 제1 전극 및 제2 전극, 상기 제1 전극 상에 배치되며, 상기 제2 전극과 대향하는 상기 제1 전극의 일 단부를 노출하는 제1 서브 뱅크, 상기 제2 전극 상에 배치되며, 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부를 노출하는 제2 서브 뱅크, 상기 제2 전극 상에 배치되며 적어도 상기 제2 전극의 일 단부를 덮는 단차 패턴, 및 상기 제1 서브 뱅크와 상기 제2 서브 뱅크 사이에 배치되는 발광 소자를 포함한다.
상기 단차 패턴의 두께는 상기 제2 서브 뱅크의 두께보다 작을 수 있다.
상기 단차 패턴과 상기 제2 서브 뱅크는 일체화될 수 있다.
상기 발광 소자의 제1 단부는 상기 제1 전극의 일 단부 상에 배치되고, 상기 발광 소자의 제2 단부는 상기 제2 전극의 일 단부 및 상기 단차 패턴 상에 배치될 수 있다.
상기 기판의 일면에 대한 상기 발광 소자의 제1 단부의 높이는 상기 기판의 일면에 대한 상기 발광 소자의 제2 단부의 높이보다 낮을 수 있다.
상기 단차 패턴은 상기 발광 소자의 제2 단부와 상기 제2 전극 사이에 개재될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 서로 이격된 제1 서브 뱅크 및 제2 서브 뱅크를 포함하는 제1 뱅크, 상기 제1 서브 뱅크 상에 배치된 제1 전극, 상기 제2 서브 뱅크 상에 배치되며 상기 제1 전극과 이격된 제2 전극, 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부와 중첩 배치된 단차 패턴, 및 상기 제1 서브 뱅크와 상기 제2 서브 뱅크 사이에 배치된 발광 소자를 포함하되, 상기 제1 전극과 상기 제2 전극은 동일층에 형성된다.
상기 제2 전극의 일 단부는 상기 제2 서브 뱅크로부터 연장되어 상기 제1 서브 뱅크와 상기 제2 서브 뱅크 사이에 배치될 수 있다.
상기 발광 소자의 제1 단부는 상기 제1 전극의 일 단부 상에 배치되고, 상기 발광 소자의 제2 단부는 상기 제2 전극의 일 단부 및 상기 단차 패턴 상에 배치되되, 상기 제1 전극의 일 단부는 상기 제1 서브 뱅크로부터 연장되어 상기 제1 서브 뱅크와 상기 제2 서브 뱅크 사이에 배치될 수 있다.
상기 기판의 일면에 대한 상기 발광 소자의 제1 단부의 높이는 상기 기판의 일면에 대한 상기 발광 소자의 제2 단부의 높이보다 낮을 수 있다.
상기 단차 패턴의 두께는 상기 제1 뱅크의 두께보다 작을 수 있다.
상기 단차 패턴은 상기 제2 전극의 일 단부 상에 배치될 수 있다.
상기 제2 전극의 일 단부는 상기 단차 패턴 상에 배치될 수 있다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는 기판, 상기 기판의 일면 상에 배치되며, 제1 높이를 가지는 제1 영역 및 상기 제1 높이보다 낮은 제2 높이를 갖는 제2 영역을 포함하는 비아층, 상기 비아층의 상기 제2 영역 상에 배치된 제1 전극, 상기 비아층의 상기 제1 영역 상에 배치되며, 상기 제1 전극과 이격된 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되며, 길이 방향으로 제1 단부 및 제2 단부를 갖는 발광 소자를 포함하되, 상기 발광 소자는 상기 발광 소자의 길이 방향이 상기 기판의 일면에 비스듬하도록 배치될 수 있다.
상기 발광 소자의 제1 단부는 상기 제1 전극 상에 배치되고, 상기 발광 소자의 제2 단부는 상기 제2 전극 상에 배치되며, 상기 기판의 일면에 대한 상기 발광 소자의 제1 단부의 높이는 상기 기판의 일면에 대한 상기 발광 소자의 제2 단부의 높이보다 낮을 수 있다.
상기 제1 전극과 중첩되어 배치된 제1 서브 뱅크 및 상기 제2 전극과 중첩되어 배치된 제2 서브 뱅크를 포함하는 뱅크를 더 포함하되, 상기 제1 서브 뱅크는 상기 제2 전극과 대향하는 상기 제1 전극의 일 단부와 비중첩하고, 상기 제2 서브 뱅크는 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부와 비중첩할 수 있다.
상기 제1 서브 뱅크는 상기 제1 전극 상에 배치되고, 상기 제2 서브 뱅크는 상기 제2 전극 상에 배치될 수 있다.
상기 제2 전극 상에서 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부를 덮는 단차 패턴를 더 포함하되, 상기 단차 패턴과 상기 제2 서브 뱅크는 일체화될 수 있다.
상기 제1 서브 뱅크는 상기 비아층의 상기 제2 영역과 상기 제1 전극 사이에 배치되고, 상기 제2 서브 뱅크는 상기 비아층의 상기 제1 영역과 상기 제2 전극 사이에 배치될 수 있다.
상기 제2 전극 상에서 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부를 덮는 단차 패턴를 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 제1 전극 및 제2 전극, 및 제1 전극과 대향하는 제2 전극의 일 단부와 중첩하는 단차 패턴을 포함할 수 있다. 단차 패턴은 복수의 발광 소자가 기판의 일면에 대하여 기울어지도록 안착시키는 역할을 할 수 있다. 한편, 제1 전극과 제2 전극 사이에 배치되는 복수의 발광 소자를 정렬하는 공정에서 복수의 발광 소자는 제1 전극과 제2 전극에 생성된 전계에 의해 유전영동힘에 받아 편향 정렬될 수 있다. 복수의 발광 소자를 정렬하는 공정에서 복수의 발광 소자가 상기 단차 패턴에 의해 기판의 일면에 대하여 기울어져 안착되므로, 동일한 유전영동힘에 대하여 복수의 발광 소자의 편향 정렬이 용이할 수 있다. 따라서 복수의 발광 소자의 정렬도가 개선될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타낸 평면 배치도이다.
도 3은 도 2의 표시 장치의 발광 영역에 배치된 전극층 및 복수의 발광 소자 사이의 상대적인 평면 배치를 나타낸 평면 배치도이다.
도 4는 도 2의 I-I'선을 따라 자른 일 예를 나타낸 단면도이다.
도 5는 도 2의 II-II'선을 따라 자른 일 예를 나타낸 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7은 도 2의 III-III'선을 따라 자른 일 예를 나타낸 단면도이다.
도 8 내지 도 16은 도 7의 표시 장치의 제조 방법을 나타낸 공정도들이다.
도 17은 도 2의 III-III'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 18은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 19는 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 20은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 21은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 22는 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 23은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 24는 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 25는 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 26은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 27은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일 측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일 측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타 측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일 측, "좌측"는 제1 방향(DR1) 타 측, "상측"은 제2 방향(DR2) 일 측, "하측"은 제2 방향(DR2) 타 측을 나타낸다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 예시적인 실시예에서, 각 화소(PX)는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타낸 평면 배치도이다. 도 3은 도 2의 표시 장치의 발광 영역에 배치된 전극층 및 복수의 발광 소자 사이의 상대적인 평면 배치를 나타낸 평면 배치도이다.
도 2 및 도 3을 참조하면, 일 실시예에 따른 표시 장치(10)의 일 화소(PX)는 전극층(200), 제1 뱅크(400), 단차 패턴(PT), 복수의 발광 소자(ED), 접촉 전극(700) 및 제2 뱅크(600)를 포함할 수 있다.
이하, 도 2 및 도 3을 참조하여 일 실시예에 따른 표시 장치(10)의 일 화소(PX)에 배치되는 전극층(200), 제1 뱅크(400), 단차 패턴(PT), 복수의 발광 소자(ED), 접촉 전극(700) 및 제2 뱅크(600)의 평면 배치에 대하여 간략하게 설명하기로 한다.
표시 장치(10)의 각 화소(PX)는 발광 영역(EMA) 및 비발광 영역을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
발광 영역(EMA)은 발광 소자(ED)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 또한, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.
각 화소(PX)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않을 수 있다. 서브 영역(SA)은 일 화소(PX) 내에서 발광 영역(EMA)의 상측(또는 제2 방향(DR2) 일 측)에 배치될 수 있다. 서브 영역(SA)은 제2 방향(DR2)으로 이웃하여 배치된 화소(PX)의 발광 영역(EMA) 사이에 배치될 수 있다. 서브 영역(SA)은 후술하는 컨택부(CT1, CT2)를 통해 전극층(200)과 접촉 전극(700)이 전기적으로 연결되는 영역을 포함할 수 있다.
서브 영역(SA)은 분리부(ROP)를 포함할 수 있다. 서브 영역(SA)의 분리부(ROP)는 제2 방향(DR2)을 따라 서로 이웃하는 각 화소(PX)에 포함되는 전극층(200)이 포함하는 제1 전극(210) 및 제2 전극(220)이 각각 서로 분리되는 영역일 수 있다.
제2 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(600)는 각 화소(PX)의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분할 수 있다. 제2 뱅크(600)는 각 화소(PX) 내에서 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 즉, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)은 제2 뱅크(600)에 의해 정의될 수 있다.
전극층(200)은 일 방향으로 연장되되, 상기 일 방향과 교차하는 타 방향으로 서로 이격된 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 전극층(200)은 발광 소자(ED)를 발광시키기 위해 회로 소자층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 또한, 전극층(200_3)은 복수의 발광 소자(ED)의 편향 정렬 공정에서 이용되는 전계를 생성하는 데에 활용될 수도 있다.
제1 전극(210)은 평면상 각 화소(PX)의 좌측에 배치될 수 있다. 제1 전극(210)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 전극(210)은 발광 영역(EMA)을 가로지르도록 배치될 수 있다. 제1 전극(210)은 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 화소(PX)의 제1 전극(210)과 서로 분리될 수 있다.
제2 전극(220)은 제1 전극(210)과 제1 방향(DR1)으로 이격되어 배치될 수 있다. 제2 전극(220)은 평면상 각 화소(PX)의 우측에 배치될 수 있다. 제2 전극(220)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 전극(220)은 발광 영역(EMA)을 가로지르도록 배치될 수 있다. 제2 전극(220)은 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 화소(PX)의 제2 전극(220)과 서로 분리될 수 있다.
제1 전극(210)과 제2 전극(220)은 서로 이격 대향할 수 있다. 제1 전극(210)은 제2 전극(220)과 대향하는 일 단부(210S1)를 포함하고, 제2 전극(220)은 제1 전극(210)과 대향하는 일 단부(220S1)를 포함할 수 있다. 이하, 본 명세서에서 제1 전극(210)의 일 단부(210S1)는 제2 전극(220)과 대향하는 측의 단부로서 평면상 제1 전극(210)의 우측 단부일 수 있다. 또한, 본 명세서에서 제2 전극(220)의 일 단부(220S1)는 제1 전극(210)과 대향하는 측의 단부로서 평면상 제2 전극(220)의 좌측 단부일 수 있다. 또한, 제1 전극(210)의 일 단부(210S1)는 후술하는 발광 소자(ED)의 제1 단부(ED_S1)가 놓이는 단부이고, 제2 전극(220)의 일 단부(220S1)는 후술하는 발광 소자(ED)의 제2 단부(ED_S2)가 놓이는 단부일 수 있다.
제1 뱅크(400)는 발광 영역(EMA)에 배치될 수 있다. 제1 뱅크(400)는 일 방향으로 연장되되, 상기 일 방향과 교차하는 타 방향으로 서로 이격된 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다.
제1 서브 뱅크(410)는 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 서브 뱅크(410)는 제1 전극(210)과 제3 방향(DR3)으로 중첩 배치될 수 있다. 제1 서브 뱅크(410)는 제1 전극(210)의 일부 영역과 중첩 배치되되, 제1 전극(210)의 일 단부(210S1)와 비중첩할 수 있다. 즉, 제1 서브 뱅크(410)는 발광 영역(EMA)에서 제1 전극(210)의 일 단부(210S1)를 노출하도록 배치될 수 있다. 상기 제1 서브 뱅크(410)는 제1 전극(210)의 상부 또는 하부에 배치되되, 제1 전극(210)의 일 단부(210S1)의 상부 또는 하부에는 배치되지 않을 수 있다.
제2 서브 뱅크(420)는 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 서브 뱅크(420)는 제2 전극(220)과 제3 방향(DR3)으로 중첩 배치될 수 있다. 제2 서브 뱅크(420)는 제2 전극(220)의 일부 영역과 중첩 배치되되, 제2 전극(220)의 일 단부(220S1)와 비중첩할 수 있다. 즉, 제2 서브 뱅크(420)는 발광 영역(EMA)에서 제2 전극(210)의 일 단부(220S1)를 노출하도록 배치될 수 있다. 상기 제2 서브 뱅크(420)는 제2 전극(220)의 상부 또는 하부에 배치되되, 제2 전극(220)의 일 단부(220S1)의 상부 또는 하부에는 배치되지 않을 수 있다.
제1 서브 뱅크(410)와 제2 서브 뱅크(420)는 제1 방향(DR1)으로 서로 이격 대향할 수 있다. 제1 서브 뱅크(410)와 제2 서브 뱅크(420)는 제1 전극(210)의 일 단부(210S1)와 제2 전극(220)의 일 단부(220S2)를 사이에 두고 서로 이격될 수 있다.
단차 패턴(PT)은 발광 영역(EMA)에 배치될 수 있다. 단차 패턴(PT)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 단차 패턴(PT)은 제2 전극(210)의 일부 영역과 제3 방향(DR3)으로 중첩 배치될 수 있다. 단차 패턴(PT)은 적어도 제2 전극(220)의 일 단부(220S1)와 제3 방향(DR3)으로 중첩할 수 있다. 단차 패턴(PT)은 제2 전극(220)의 일 단부(220S1)의 상부 또는 하부에 배치되어 제2 전극(220)의 일 단부(220S1)를 커버할 수 있다.
단차 패턴(PT)은 제1 전극(210)과 제3 방향(DR3)으로 비중첩할 수 있다. 단차 패턴(PT)은 제1 전극(210)의 일 단부(210S1) 상에는 배치되지 않을 수 있다. 즉, 단차 패턴(PT)은 평면상 제1 전극(210)과 제1 방향(DR1)으로 이격될 수 있다.
복수의 발광 소자(ED)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 사이에 배치될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)의 연장 방향은 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)의 연장 방향과 실질적으로 수직을 이룰 수 있다. 예를 들어, 발광 소자(ED)의 연장 방향은 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)의 연장 방향인 제2 방향(DR2)과 실질적으로 수직을 이루는 제1 방향(DR1)과 평행할 수 있다. 발광 소자(ED)의 연장 방향으로의 길이는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 이격된 거리보다 작을 수 있다.
복수의 발광 소자(ED)는 제1 전극(210) 및 제2 전극(220) 사이에 배치될 수 있다. 발광 소자(ED)의 연장 방향은 제1 전극(210) 및 제2 전극(220)의 연장 방향과 실질적으로 수직을 이룰 수 있다. 예를 들어, 발광 소자(ED)의 연장 방향은 제1 전극(210) 및 제2 전극(220)의 연장 방향인 제2 방향(DR2)과 실질적으로 수직을 이루는 제1 방향(DR1)과 평행할 수 있다. 다만, 이에 제한되지 않고 발광 소자(ED)는 제1 전극(210) 및 제2 전극(220)의 연장 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 제1 단부(ED_S1) 및 제2 단부(ED_S2)를 포함할 수 있다. 발광 소자(ED)의 제1 단부(ED_S1)는 발광 소자(ED)의 연장 방향으로의 일 측을 향하는 단부이고, 발광 소자(ED)의 제2 단부(ED_S2)는 발광 소자(ED)의 연장 방향으로의 타 측을 향하는 단부일 수 있다. 발광 소자(ED)는 후술하는 바와 같이 복수의 반도체층들을 포함하고, 어느 한 반도체층을 기준으로 제1 단부(ED_S1)와 그 반대편 제2 단부(ED_S2)가 정의될 수 있다.
발광 소자(ED)는 발광 소자(ED)의 제1 단부(ED_S1) 및 제2 단부(ED_S2)가 각각 특정 전극 상에 놓이도록 배치될 수 있다. 발광 소자(ED)는 제1 전극(210)과 제2 전극(220) 사이에서 발광 소자(ED)의 제1 단부(ED_S1)는 제1 전극(210) 상에 놓이고, 발광 소자(ED)의 제2 단부(ED_S2)는 제2 전극(220) 상에 놓이도록 배치될 수 있다. 구체적으로, 발광 소자(ED)의 제1 단부(ED_S1)는 제1 전극(210)의 일 단부(210S1)와 중첩되고, 발광 소자(ED)의 제2 단부(ED_S2)는 제2 전극(220)의 일 단부(220S1) 및 단차 패턴(PT)과 중첩될 수 있다.
접촉 전극(700)은 일 방향으로 연장되되, 상기 일 방향과 교차하는 타 방향으로 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다.
제1 접촉 전극(710)은 평면상 각 화소(PX)의 좌측에 배치될 수 있다. 제1 접촉 전극(710)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(710)은 제1 전극(210)과 제3 방향(DR3)으로 중첩 배치될 수 있다. 제1 접촉 전극(710)은 제1 전극(210)의 일 단부(210S1)와 중첩 배치될 수 있다.
제1 접촉 전극(710)은 발광 영역(EMA)을 가로지르도록 배치되어 서브 영역(SA)에도 일부 배치될 수 있다. 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 컨택부(CT1)를 통해 제1 전극(210)과 전기적으로 연결될 수 있다.
제1 접촉 전극(710)은 발광 영역(EMA)에 배치된 복수의 발광 소자(ED)의 제1 단부(ED_S1)와 제3 방향(DR3)으로 중첩될 수 있다. 제1 접촉 전극(710)은 발광 영역(EMA)에 배치된 복수의 발광 소자(ED)의 제1 단부(ED_S1)와 전기적으로 연결될 수 있다.
제2 접촉 전극(720)은 제1 접촉 전극(710)과 제1 방향(DR1)으로 이격되어 배치될 수 있다. 제2 접촉 전극(720)은 평면상 각 화소(PX)의 우측에 배치될 수 있다. 제2 접촉 전극(720)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 접촉 전극(720)은 제2 전극(220)과 제3 방향(DR3)으로 중첩 배치될 수 있다. 제2 접촉 전극(720)은 제2 전극(220)의 일 단부(220S1) 및 단차 패턴(PT)과 중첩 배치될 수 있다.
제2 접촉 전극(720)은 발광 영역(EMA)을 가로지르도록 배치되어 서브 영역(SA)에도 일부 배치될 수 있다. 제2 접촉 전극(720)은 서브 영역(SA)에서 제2 컨택부(CT2)를 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
제2 접촉 전극(720)은 발광 영역(EMA)에 배치된 복수의 발광 소자(ED)의 제2 단부(ED_S2)와 제3 방향(DR3)으로 중첩될 수 있다. 제2 접촉 전극(720)은 발광 영역(EMA)에 배치된 복수의 발광 소자(ED)의 제2 단부(ED_S2)와 전기적으로 연결될 수 있다.
도 4는 도 2의 I-I'선을 따라 자른 일 예를 나타낸 단면도이다. 도 5는 도 2의 II-II'선을 따라 자른 일 예를 나타낸 단면도이다.
도 2 내지 도 4를 참조하면, 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치되는 회로 소자층(CCL), 회로 소자층(CCL) 상에 배치된 발광 소자층을 포함한다. 상기 발광 소자층은 전극층(200), 제1 뱅크(400), 단차 패턴(PT), 제2 뱅크(600), 복수의 발광 소자(ED), 접촉 전극(700) 및 복수의 절연층(510, 520)을 포함할 수 있다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
회로 소자층(CCL)은 기판(SUB) 상에 배치될 수 있다. 회로 소자층(CCL)은 하부 금속층(110), 반도체층(120), 제1 도전층(130), 제2 도전층(140), 제3 도전층(150) 및 복수의 절연막을 포함할 수 있다
하부 금속층(110)은 기판(SUB) 상에 배치된다. 하부 금속층(110)은 차광층(BML)을 포함할 수 있다. 차광층(BML)은 하부에서 적어도 트랜지스터(TR)의 액티브층(ACT)의 채널 영역을 커버하도록 배치될 수 있다. 다만, 이에 제한되지 않고, 차광층(BML)은 생략될 수 있다.
하부 금속층(110)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(110)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
버퍼층(161)은 하부 금속층(110) 상에 배치될 수 있다. 버퍼층(161)은 하부 금속층(110)이 배치된 기판(SUB)의 전면을 덮도록 배치될 수 있다. 버퍼층(161)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 복수의 트랜지스터를 보호하는 역할을 할 수 있다.
반도체층(120)은 버퍼층(161) 상에 배치된다. 반도체층(120)은 트랜지스터(TR)의 액티브층(ACT)을 포함할 수 있다. 트랜지스터(TR)의 액티브층(ACT)은 상술한 바와 같이 하부 금속층(110)의 차광층(BML)과 중첩하여 배치될 수 있다.
반도체층(120)은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 반도체층(120)이 다결정 실리콘을 포함하는 경우, 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 반도체층(120)이 다결정 실리콘을 포함하는 경우, 트랜지스터(TR)의 액티브층(ACT)은 불순물로 도핑된 복수의 도핑 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 다른 예시적인 실시예에서, 반도체층(120)은 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
게이트 절연막(162)은 반도체층(120) 상에 배치될 수 있다. 게이트 절연막(162)은 각 트랜지스터의 게이트 절연막으로 기능할 수 있다. 게이트 절연막(162)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
제1 도전층(130)은 게이트 절연막(162) 상에 배치될 수 있다. 제1 도전층(130)은 트랜지스터(TR)의 게이트 전극(GE)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역과 기판(SUB)의 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
제1 층간 절연막(163)은 제1 도전층(130) 상에 배치될 수 있다. 제1 층간 절연막(163)은 게이트 전극(GE)을 덮도록 배치될 수 있다. 제1 층간 절연막(163)은 제1 도전층(130)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제1 도전층(130)을 보호할 수 있다.
제2 도전층(140)은 제1 층간 절연막(163) 상에 배치될 수 있다. 제2 도전층(140)은 트랜지스터(TR)의 제1 전극(SD1), 트랜지스터(TR)의 제2 전극(SD2)을 포함할 수 있다.
트랜지스터(TR)의 제1 전극(SD1) 및 트랜지스터(TR)의 제2 전극(SD2)은 각각 제1 층간 절연막(163) 및 게이트 절연막(162)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 액티브층(ACT)의 양 단부 영역과 전기적으로 연결될 수 있다. 또한, 트랜지스터(TR)의 제2 전극(SD2)은 제1 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 다른 컨택홀을 통해 하부 금속층(110)의 차광층(BML)과 전기적으로 연결될 수 있다.
제2 층간 절연막(164)은 제2 도전층(140) 상에 배치될 수 있다. 제2 층간 절연막(164)은 트랜지스터(TR)의 제1 전극(SD1) 및 트랜지스터(TR)의 제2 전극(SD2)을 덮도록 배치될 수 있다. 제2 층간 절연막(164)은 제2 도전층(140)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층(140)을 보호할 수 있다.
제3 도전층(150)은 제2 층간 절연막(164) 상에 배치될 수 있다. 제3 도전층(150)은 제1 전압 라인(VL1), 제2 전압 라인(VL2) 및 도전 패턴(CDP)을 포함할 수 있다.
제1 전압 라인(VL1)은 트랜지스터(TR)의 제1 전극(SD1)의 적어도 일부와 기판(SUB)의 두께 방향으로 중첩될 수 있다. 제1 전압 라인(VL1)에는 트랜지스터(TR)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가될 수 있다.
제2 전압 라인(VL2)은 후술하는 비아층(166) 및 패시베이션층(165)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다. 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 즉, 제1 전압 라인(VL1)에는 트랜지스터(TR)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
도전 패턴(CDP)은 트랜지스터(TR)의 제2 전극(SD2)과 전기적으로 연결될 수 있다. 도전 패턴(CDP)은 제2 층간 절연막(164)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 제2 전극(SD2)과 전기적으로 연결될 수 있다. 또한, 도전 패턴(CDP)은 후술하는 비아층(166) 및 패시베이션층(165)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다. 트랜지스터(TR)는 제1 전압 라인(VL1)으로부터 인가되는 제1 전원 전압을 도전 패턴(CDP)을 통해 제1 전극(210)으로 전달할 수 있다.
패시베이션층(165)은 제3 도전층(150) 상에 배치될 수 있다. 패시베이션층(165)은 제3 도전층(150)을 덮도록 배치될 수 있다. 패시베이션층(165)은 제3 도전층(150)을 보호하는 역할을 할 수 있다.
상술한 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163), 제2 층간 절연막(164) 및 패시베이션층(165)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 상술한 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163), 제2 층간 절연막(164) 및 패시베이션층(165)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 상술한 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163), 제2 층간 절연막(164) 및 패시베이션층(165)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.
비아층(166)은 패시베이션층(165) 상에 배치될 수 있다. 비아층(166)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다. 비아층(166)은 표면 평탄화하는 기능을 수행할 수 있다. 따라서, 후술하는 발광 소자층이 배치되는 비아층(166)의 상면(또는 표면)은 하부에 배치된 패턴의 형상이나 유무에 무관하게 대체로 평탄한 표면을 가질 수 있다.
이하, 도 2 내지 도 5를 참조하여, 회로 소자층(CCL) 상에 배치되는 발광 소자층의 구조에 대하여 설명하기로 한다.
전극층(200)은 비아층(166) 상에 배치될 수 있다. 전극층(200)은 비아층(166)의 상면에 직접 배치될 수 있다. 전극층(200)은 비아층(166) 상에 배치되며, 서로 이격된 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 비아층(166)의 상면이 평탄한 표면을 가짐에 따라, 제1 전극(210)이 위치하는 높이와 제2 전극(220)이 위치하는 높이는 서로 동일할 수 있다. 본 명세서에서 각 부재가 위치하는 높이는 기판(SUB)의 일면과 같은 기준면으로부터 측정될 수 있다.
제1 전극(210)은 비아층(166) 및 패시베이션층(165)을 관통하는 제1 전극 컨택홀(CTD)을 통해 회로 소자층(CCL)의 도전 패턴(CDP)과 전기적으로 연결될 수 있다. 구체적으로, 제1 전극(210)은 제1 전극 컨택홀(CTD)이 노출하는 도전 패턴(CDP)의 상면과 접촉할 수 있다. 제1 전압 라인(VL1)으로부터 인가되는 제1 전원 전압은 도전 패턴(CDP)을 통해 제1 전극(210)으로 전달될 수 있다.
제2 전극(220)은 비아층(166) 및 패시베이션층(165)을 관통하는 제2 전극 컨택홀(CTS)을 통해 회로 소자층(CCL)의 제2 전압 라인(VL2)과 전기적으로 연결될 수 있다. 구체적으로, 제2 전극(220)은 제2 전극 컨택홀(CTS)이 노출하는 제2 전압 라인(VL2)의 상면과 접촉할 수 있다. 제2 전압 라인(VL2)으로부터 인가되는 제2 전원 전압은 제2 전극(220)으로 전달될 수 있다.
제1 전극(210) 및 제2 전극(220)은 각각 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 인접한 화소(PX)의 제1 전극(210) 및 제2 전극(220)과 이격될 수 있다. 서브 영역(SA)의 분리부(ROP)에서 제1 전극(210)과 제2 전극(220)은 비아층(166)을 노출할 수 있다.
제1 뱅크(400)는 발광 영역(EMA)에서 전극층(200) 상에 배치될 수 있다. 제1 뱅크(400)는 전극층(200) 상에 직접 배치될 수 있다. 제1 뱅크(400)는 전극층(200)의 상면을 기준으로 적어도 일부가 상부(예컨대, 제3 방향(DR3) 일측)로 돌출된 구조를 가질 수 있다. 제1 뱅크(400)의 돌출된 부분은 경사진 측면을 가질 수 있다.
제1 뱅크(400)는 경사진 측면을 포함하여 발광 소자(ED)에서 방출되어 제1 뱅크(400)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다. 즉, 제1 뱅크(400)는 발광 소자(ED)가 배치되는 공간을 제공함과 동시에 발광 소자(ED)로부터 방출되는 광의 진행 방향을 표시 방향으로 바꾸는 반사 격벽의 역할도 할 수 있다.
도면에서는 제1 뱅크(400)의 측면이 선형의 형상으로 경사진 것을 도시하였으나. 이에 제한되지 않는다. 예를 들어, 제1 뱅크(400)의 측면(또는 외면)은 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 예시적인 실시예에서 제1 뱅크(400)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제1 뱅크(400)는 제1 전극(210) 상에 배치되는 제1 서브 뱅크(410) 및 제2 전극(220) 상에 배치되는 제2 서브 뱅크(420)를 포함할 수 있다.
제1 서브 뱅크(410)는 제1 전극(210) 상에 배치되되, 제1 전극(210)의 적어도 일부 영역을 노출할 수 있다. 제1 서브 뱅크(410)는 제1 전극(210) 상에 배치되되 적어도 제2 전극(220)과 대향하는 제1 전극(210)의 일 단부는 노출할 수 있다.
제2 서브 뱅크(420)는 제2 전극(220) 상에 배치되되, 제2 전극(220)의 적어도 일부 영역을 노출할 수 있다. 제2 서브 뱅크(420)는 제2 전극(220) 상에 배치되되 적어도 제1 전극(210)과 대향하는 제2 전극(220)의 일 단부는 노출할 수 있다.
단차 패턴(PT)은 제2 전극(220) 상에 배치될 수 있다. 단차 패턴(PT)은 제2 서브 뱅크(420)가 노출하는 제2 전극(220)의 일 단부 상에 배치될 수 있다. 단차 패턴(PT)은 제2 서브 뱅크(420)가 노출하는 제2 전극(220)의 일 단부를 덮도록 배치될 수 있다. 단차 패턴(PT)은 제1 전극(210)과 제2 전극(220) 사이에 배치되는 복수의 발광 소자(ED)의 연장 방향이 기판(SUB)의 일면에 대하여 비스듬하게 배치되도록 하는 역할을 할 수 있다. 상기 복수의 발광 소자(ED)가 기판(SUB)의 일면에 대하여 기울어지도록 배치함으로써 후술하는 복수의 발광 소자(ED)의 편향 정렬 공정에서 복수의 발광 소자(ED)의 회전이 용이할 수 있다.
단차 패턴(PT)은 제2 서브 뱅크(420)와 일체화되어 형성될 수 있다. 즉, 단차 패턴(PT)은 제2 서브 뱅크(420)와 동일한 물질을 포함하고, 동일한 공정을 통해 형성될 수 있다. 단차 패턴(PT)과 제2 서브 뱅크(420)는 동일한 공정을 통해 형성된 하나의 일체화된 패턴일 수 있다. 따라서, 단차 패턴(PT)은 제1 뱅크(400)와 동일하게 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제1 절연층(510)은 제1 뱅크(400) 및 단차 패턴(PT) 상에 배치될 수 있다. 제1 절연층(510)은 전극층(200), 제1 뱅크(400), 및 단차 패턴(PT) 상에 배치되어 이들을 전면적으로 덮도록 배치될 수 있다. 제1 절연층(510)은 전극층(200), 제1 뱅크(400), 및 단차 패턴(PT)을 보호함과 동시에 제1 전극(210)과 제2 전극(220)을 상호 절연시키는 역할을 할 수 있다.
제1 절연층(510)은 전극층(200), 제1 뱅크(400), 및 단차 패턴(PT) 상에 배치되되, 제1 절연층(510)을 관통하여 제1 전극(210) 및 제2 전극(220)의 일부를 노출하는 제1 컨택부(CT1) 및 제2 컨택부(CT2)를 포함할 수 있다. 제1 컨택부(CT1)는 제1 전극(210)의 상면의 일부를 노출하고, 제2 컨택부(CT2)는 제2 전극(220)의 상면의 일부를 노출할 수 있다. 제1 컨택부(CT1) 및 제2 컨택부(CT2)는 서브 영역(SA)에 위치할 수 있다. 제1 및 제2 전극(210, 220)은 서브 영역(SA)에서 제1 컨택부(CT1) 및 제2 컨택부(CT2)를 통해 각각 제1 접촉 전극(710) 및 제2 접촉 전극(720)과 각각 전기적으로 연결될 수 있다. 또한, 제1 절연층(510)은 서브 영역(SA)의 분리부(ROP)에는 배치되지 않을 수 있다.
제2 뱅크(600)는 제1 절연층(510) 상에 배치될 수 있다. 제2 뱅크(600)는 상술한 바와 같이 각 화소(PX)들의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분하고, 발광 영역(EMA)과 서브 영역(SA)을 구분할 수 있다. 또한, 제2 뱅크(600)는 제1 뱅크(400)보다 더 큰 높이를 갖도록 형성되고, 상기 영역들을 구분하여 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 할 수 있다.
복수의 발광 소자(ED)는 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 배치될 수 있다. 발광 소자(ED)는 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다. 발광 소자(ED)의 일 단부는 제1 전극(210) 상에 놓이고, 발광 소자(ED)의 타 단부는 제2 전극(220) 및 단차 패턴(PT) 상에 놓일 수 있다.
제2 절연층(520)은 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 양 단부는 덮지 않도록 배치될 수 있다.
제2 절연층(520) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(510) 상에서 제1 방향(DR1)으로 연장되어 배치됨으로써 각 화소(PX) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(520)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시키는 역할을 할 수 있다. 도면에는 도시하지 않았으나, 제2 절연층(520)을 이루는 물질은 제1 전극(210)과 제2 전극(220) 사이에 위치하며 함몰되어 형성된 제1 절연층(510)과 발광 소자(ED) 사이의 빈 공간에 채워질 수도 있다.
접촉 전극(700)은 제2 절연층(520) 상에 배치될 수 있다. 접촉 전극(700)은 제2 절연층(520)을 사이에 두고 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다.
제1 접촉 전극(710)은 제1 서브 뱅크(410) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 일 단부와 각각 접촉할 수 있다. 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 절연층(510)을 관통하는 제1 컨택부(CT1)에 의해 노출된 제1 전극(210)과 접촉하고, 발광 영역(EMA)에서 제2 절연층(520)에 의해 노출된 발광 소자(ED)의 일 단부와 접촉할 수 있다. 제1 접촉 전극(710)이 발광 소자(ED)의 일 단부와 제1 전극(210)과 각각 접촉함으로써, 제1 전극(210)에 인가된 전기 신호는 제1 접촉 전극(710)을 통해 발광 소자(ED)의 일 단부로 전달될 수 있다.
제2 접촉 전극(720)은 제2 서브 뱅크(420) 상에 배치될 수 있다. 제2 접촉 전극(720)은 단차 패턴(PT) 상에도 배치될 수 있다. 제2 접촉 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 타 단부와 각각 접촉할 수 있다. 제2 접촉 전극(720)은 서브 영역(SA)에서 제1 절연층(510)을 관통하는 제2 컨택부(CT2)에 의해 노출된 제2 전극(220)과 접촉하고, 발광 영역(EMA)에서 제2 절연층(520)에 의해 노출된 발광 소자(ED)의 타 단부와 접촉할 수 있다. 제2 접촉 전극(720)이 발광 소자(ED)의 타 단부와 제2 전극(220)과 각각 접촉함으로써, 제2 전극(220)에 인가된 전기 신호는 제2 접촉 전극(720)을 통해 발광 소자(ED)의 타 단부로 전달될 수 있다.
도면에는 도시하지 않았으나, 접촉 전극(700) 상에는 제3 절연층이 더 배치될 수 있다. 상기 제3 절연층은 기판(SUB) 상에 전면적으로 배치되어 기판(SUB) 상에 배치된 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 6을 참조하면, 발광 소자(ED)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이는 발광 소자(ED)의 직경보다 크며, 종횡비는 6:5 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자(ED)는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
일 실시예에서, 상술한 반도체층들은 발광 소자(ED)의 길이 방향을 따라 순차 적층될 수 있다. 발광 소자(ED)는 도 6에 도시된 바와 같이, 길이 방향으로 순차 적층된 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)을 포함할 수 있다. 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.
제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 소자 활성층(33)을 사이에 두고 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
소자 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 소자 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 소자 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
소자 활성층(33)에서 방출되는 광은 발광 소자(ED)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 즉, 소자 활성층(33)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
발광 소자(ED)는 제2 반도체층(32) 상에 배치된 소자 전극층(37)을 더 포함할 수 있다. 소자 전극층(37)은 제2 반도체층(32)과 접촉할 수 있다. 소자 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
소자 전극층(37)은 제1 반도체층(31) 및 제2 반도체층(32)에 전기 신호를 인가하기 위해 발광 소자(ED)의 양 단부와 접촉 전극(700)이 전기적으로 연결될 때, 제2 반도체층(32)과 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 소자 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 소자 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 소자 활성층(33) 및/또는 소자 전극층(37)의 외주면을 감싸는 소자 절연막(38)을 더 포함할 수 있다. 소자 절연막(38)은 적어도 소자 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 소자 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 소자 절연막(38)은 절연 특성을 가진 물질들로 이루어져 소자 활성층(33)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 소자 절연막(38)은 소자 활성층(33)을 포함하여 제1 및 제2 반도체층(31, 32)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도 7은 도 2의 III-III'선을 따라 자른 일 예를 나타낸 단면도이다.
도 6 및 도 7을 참조하면, 제1 서브 뱅크(410)는 제1 전극(210) 상에 배치되되, 제1 전극(210)의 적어도 일부 영역을 노출할 수 있다. 구체적으로, 제1 서브 뱅크(410)는 제1 전극(210) 상에 배치되되 적어도 제1 전극(210)의 일 단부(210S1)는 노출할 수 있다. 즉, 제1 서브 뱅크(410)는 제2 전극(220)과 대향하는 제1 전극(210)의 일 단부(210S1)를 노출하도록 제1 전극(210) 상에 배치될 수 있다.
제2 서브 뱅크(420)는 제2 전극(220) 상에 배치될 수 있다. 일 실시예에서, 제2 서브 뱅크(420)는 단차 패턴(PT)과 일체화되어 하나의 패턴으로 형성될 수 있다. 제1 서브 뱅크(410)의 두께(d1)와 제2 서브 뱅크(420)의 두께(d2)는 서로 동일할 수 있다.
단차 패턴(PT)은 제2 전극(220)의 일 단부(220S1) 상에 배치될 수 있다. 단차 패턴(PT)은 제2 서브 뱅크(420)와 동일한 물질을 포함할 수 있다. 단차 패턴(PT)과 제1 뱅크(400)는 동일한 층에 형성될 수 있다. 즉, 제1 뱅크(400)와 단차 패턴(PT)은 동일한 공정을 통해 동시에 형성될 수 있다.
단차 패턴(PT)은 제2 서브 뱅크(420)와 일체화되어 하나의 패턴으로 형성될 수 있다. 즉, 단차 패턴(PT)과 제2 서브 뱅크(420)는 동일한 공정을 통해 서로 일체화된 하나의 제1 패턴으로 형성될 수 있다. 상기 제1 패턴은 제2 두께(d2)를 가지는 제1 부분과 상기 제2 두께(d2)보다 작은 제3 두께(d3)를 가지는 제2 부분을 포함할 수 있다. 상기 제1 패턴의 제1 부분은 제2 서브 뱅크(420)에 대응되고, 제1 패턴의 제2 부분은 단차 패턴(PT)에 대응될 수 있다.
단차 패턴(PT)은 제1 서브 뱅크(410)와 대향하는 제2 서브 뱅크(420)의 일 측에 배치될 수 있다. 단차 패턴(PT)은 제1 서브 뱅크(410)와 대향하는 제2 서브 뱅크(420)의 일 측면으로부터 제1 서브 뱅크(410) 측으로 돌출된 돌출 패턴일 수 있다. 단차 패턴(PT)은 제2 서브 뱅크(420)가 노출하는 제2 전극(220)의 일 단부(220S1)를 덮도록 배치될 수 있다. 따라서, 단차 패턴(PT)은 제2 전극(220)의 일 단부(220S1)의 상면 및 측면을 덮을 수 있다.
단차 패턴(PT)은 제1 전극(210) 상에는 배치되지 않을 수 있다. 단차 패턴(PT)은 제1 전극(210)과 제2 전극(220) 사이의 영역에서 제2 전극(220)의 일 단부(220S1)는 덮되, 제1 전극(210)과 이격되도록 배치될 수 있다.
단차 패턴(PT)은 서로 이격 대향하는 제1 전극(210)과 제2 전극(220) 중 어느 하나의 전극에만 형성되어 발광 소자(ED)의 양 단부가 위치하는 높이를 상이하게 하는 역할을 할 수 있다. 구체적으로, 단차 패턴(PT)은 서로 이격 대향하는 제1 전극(210)과 제2 전극(220) 중 제2 전극(220)의 일 단부(220S1) 상에만 배치되어 발광 소자(ED)의 양 단부(ED_S1, ED_S2)의 높이 차(또는 단차)를 형성하는 역할을 할 수 있다. 구체적으로, 단차 패턴(PT)은 제1 전극(210) 상에 놓이는 발광 소자(ED)의 제1 단부(ED_S1)의 높이와 제2 전극(220) 상에 놓이는 발광 소자(ED)의 제2 단부(ED_S2)의 높이를 서로 상이하게 하여 발광 소자(ED)가 기판(SUB)의 일면에 대하여 발광 소자(ED)가 비스듬하게 배치되도록 하는 역할을 할 수 있다. 따라서, 단차 패턴(PT)은 복수의 발광 소자(ED)의 편향 정렬 공정에서 발광 소자(ED)의 회전이 용이하도록 소정의 두께(d3)를 갖도록 형성될 필요가 있다.
구체적으로, 단차 패턴(PT)의 두께(d3)는 제1 서브 뱅크(410)의 두께(d1) 및 제2 서브 뱅크(420)의 두께(d2)보다 작을 수 있다. 또한, 단차 패턴(PT)의 두께(d3)는 발광 소자(ED)의 길이(h1)보다 작을 수 있다. 단차 패턴(PT)의 두께(d3)가 발광 소자(ED)의 길이(h1)보다 작게 형성됨으로써, 복수의 발광 소자(ED)의 편향 정렬 공정에서 발광 소자(ED)의 양 단부(ED_S1, ED_S2)가 각각 제1 전극(210)의 일 단부(210S1) 및 제2 전극(220)의 일 단부(220S1)와 중첩되도록 배치될 수 있다. 또한, 단차 패턴(PT)의 두께(d3)가 발광 소자(ED)의 길이(h1)보다 작게 형성됨으로써, 복수의 발광 소자(ED)의 편향 정렬 공정 이후에도 복수의 발광 소자(ED)가 기판(SUB) 상에서 안정적으로 고정될 수 있다.
발광 소자(ED)는 발광 소자(ED)의 연장 방향이 기판(SUB)의 상면과 비스듬하도록 배치될 수 있다. 발광 소자(ED)의 연장 방향과 기판(SUB)의 상면이 이루는 각도는 예각일 수 있다. 발광 소자(ED)에 포함된 복수의 반도체층들은 기판(SUB)의 상면에 소정의 각도를 가지고 기울어진 방향으로 순차 배치될 수 있다. 예를 들어, 발광 소자(ED)의 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32)은 기판(SUB)의 상면에 비스듬한 방향으로 순차 배치될 수 있다.
구체적으로, 발광 소자(ED)는 양 단부를 가로지르는 단면상 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32) 및 소자 전극층(37)이 기판(SUB)의 상면과 비스듬하도록 순차적으로 형성될 수 있다.
상술한 바와 같이, 발광 소자(ED)는 제1 단부(ED_S1) 및 제2 단부(ED_S2)를 포함할 수 있다. 이하, 본 명세서에서 발광 소자(ED)의 제1 단부(ED_S1)는 소자 활성층(33)을 기준으로 제2 반도체층(32)이 위치하는 발광 소자(ED)의 일 단부이고, 발광 소자(ED)의 제2 단부(ED_S2)는 소자 활성층(33)을 기준으로 제1 반도체층(31)이 위치하는 발광 소자(ED)의 일 단부로 정의될 수 있다.
복수의 발광 소자(ED)는 제1 단부(ED_S1)가 제1 전극(210) 상에 놓이고, 제2 단부(ED_S2)가 제2 전극(220) 상에 놓이도록 정렬될 수 있다. 다만, 이에 제한되지 않고, 복수의 발광 소자(ED) 중 일부의 발광 소자(ED)는 제1 단부(ED_S1)가 제2 전극(220) 상에 놓이고, 제2 단부(ED_S2)가 제1 전극(210) 상에 놓이도록 정렬될 수도 있다. 이와 같은 복수의 발광 소자(ED)의 정렬은 후술하는 복수의 발광 소자(ED)의 편향 정렬 공정에서 전극층(200)에 인가되는 정렬 신호에 따라 결정될 수 있다.
한편, 발광 소자(ED)는 제2 반도체층(32)에 제1 전압이 인가되고, 제1 반도체층(31)에 상기 제1 전압보다 낮은 제2 전압이 인가되는 경우 광을 방출할 수 있다. 따라서, 복수의 발광 소자(ED)는 제2 반도체층(32)이 위치하는 제1 단부(ED_S1)가 제1 전극(210)과 전기적으로 연결되고, 제1 반도체층(31)이 위치하는 제2 단부(ED_S2)가 제2 전극(220)과 전기적으로 연결되는 경우, 회로 소자층(CCL)으로부터 인가되는 전기 신호에 따라 광을 방출할 수 있다. 따라서, 후술하는 발광 소자(ED)의 편향 정렬 공정에서 복수의 발광 소자(ED) 중 발광 소자(ED)의 제1 단부(ED_S1)가 제1 전극(210) 상에 놓이고, 복수의 발광 소자(ED)의 제2 단부(ED_S2)가 제2 전극(220) 상에 놓이는 발광 소자(ED)의 수가 많을수록 표시 장치(10)의 휘도가 향상될 수 있다.
발광 소자(ED)의 제1 단부(ED_S1)는 제1 전극(210)의 일 단부(210S1) 상에 배치되고, 발광 소자(ED)의 제2 단부(ED_S2)는 제2 전극(220)의 일 단부(220S1) 및 단차 패턴(PT) 상에 배치될 수 있다. 즉, 단차 패턴(PT)은 발광 소자(ED)의 제2 단부(ED_S2)와 제2 전극(220) 사이에 개재될 수 있다.
제1 전극(210) 및 제2 전극(220)이 동일한 층에 동일한 두께를 갖도록 형성됨에도 불구하고, 단차 패턴(PT)을 제2 전극(220)의 일 단부(220S1)를 덮도록 제2 전극(220) 상에만 배치함으로써 발광 소자(ED)의 제1 단부(ED_S1)의 높이와 발광 소자(ED)의 제2 단부(ED_S2)의 높이는 상이할 수 있다. 구체적으로, 발광 소자(ED)의 제1 단부(ED_S1)의 높이는 발광 소자(ED)의 제2 단부(ED_S2)의 높이보다 낮을 수 있다. 상기 발광 소자(ED)의 제1 단부(ED_S1)와 발광 소자(ED)의 제2 단부(ED_S2)의 높이 차는 단차 패턴(PT)의 두께(d3)와 실질적으로 동일할 수 있다.
제1 접촉 전극(710)은 상술한 바와 같이 서브 영역(SA)에서 제1 전극(210)의 상면과 접촉하고, 발광 영역(EMA)에서 발광 소자(ED)의 제1 단부(ED_S1)에 위치하는 소자 전극층(37)과 접촉할 수 있다. 또한, 제2 접촉 전극(720)은 상술한 바와 같이 서브 영역(SA)에서 제2 전극(220)의 상면과 접촉하고, 발광 영역(EMA)에서 발광 소자(ED)의 제2 단부(ED_S2)에 위치하는 제1 반도체층(31)과 접촉할 수 있다.
본 실시예에 따른 표시 장치는 제1 전극(210) 및 제2 전극(220), 및 제1 전극(210)과 대향하는 제2 전극(220)의 일 단부와 중첩하는 단차 패턴(PT)을 포함할 수 있다. 단차 패턴(PT)은 복수의 발광 소자(ED)가 기판(SUB)의 일면에 대하여 기울어지도록 안착시키는 역할을 할 수 있다. 한편, 제1 전극(210)과 제2 전극(220) 사이에 배치되는 복수의 발광 소자(ED)를 정렬하는 공정에서 복수의 발광 소자(ED)는 제1 전극(210)과 제2 전극(220)에 생성된 전계에 의해 유전영동힘에 받아 편향 정렬될 수 있다. 복수의 발광 소자(ED)를 정렬하는 공정에서 상기 단차 패턴(PT)의 두께(d3)만큼 발광 소자(ED)의 양 단부(ED_S1, ED_S2)의 높이 차가 형성될 수 있다. 따라서, 복수의 발광 소자(ED)가 기판(SUB)의 일면에 대하여 기울기를 갖도록 비스듬하게 배치되므로, 복수의 발광 소자(ED)의 편향 정렬 공정에서 동일한 유전영동힘에 대한 발광 소자(ED)의 회전이 용이할 수 있다. 따라서, 표시 장치(10)의 제조 공정 중 복수의 발광 소자(ED)의 편향 정렬 공정에서 복수의 발광 소자(ED)의 정렬도가 개선될 수 있다.
또한, 단차 패턴(PT)과 제1 뱅크(400)를 동일한 공정을 통해 형성하므로 단차 패턴(PT)을 형성하기 위한 추가적인 공정을 요하지 않으므로 표시 장치(10)의 제조 공정 효율이 개선될 수 있다. 또한, 제1 뱅크(400) 및 단차 패턴(PT)을 형성하기 전에 전극층(200)을 형성함으로써 제2 서브 뱅크(420)로부터 돌출되도록 형성된 돌출 패턴(PT)의 형성이 용이할 수 있다.
도 8 내지 도 16은 도 7의 표시 장치의 제조 방법을 나타낸 공정도들이다.
먼저, 도 8을 참조하면, 비아층(166) 상에 패턴화된 전극층(200)을 형성한다. 상기 패턴화된 전극층(200)은 상술한 바와 같이 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다.
이어, 도 9를 참조하면, 전극층(200) 상에 패턴화된 제1 뱅크(400) 및 단차 패턴(PT)을 형성한다. 상기 제1 뱅크(400)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있으며, 제2 서브 뱅크(420)와 단차 패턴(PT)은 하나의 패턴으로 일체화되어 형성될 수 있다. 제1 뱅크(400) 및 단차 패턴(PT)은 유기 절연 물질을 포함할 수 있다.
패턴화된 제1 뱅크(400) 및 단차 패턴(PT)을 형성하는 단계는 전극층(200)이 형성된 비아층(166) 상에 유기 절연 물질층을 전면적으로 도포하는 단계, 및 유기 절연 물질층의 일부 영역을 제거하여 제1 뱅크(400) 및 단차 패턴(PT)을 형성하는 단계를 포함할 수 있다. 상기 두께가 상이한 제2 서브 뱅크(420)와 단차 패턴(PT)의 형성은 슬릿 마스크, 하프톤 마스크 또는 멀티톤 마스크를 이용하여 형성할 수 있다.
이어, 도 10을 참조하면, 패턴화된 제1 뱅크(400) 및 단차 패턴(PT)이 형성된 비아층(166) 상에 제1 절연층(510)을 형성하고, 제2 뱅크(600)를 형성한다.
이어, 도 11 및 도 12를 참조하면, 잉크젯 프린팅 공정을 이용하여 복수의 발광 소자(ED)가 분산된 잉크(IK)를 발광 영역(EMA)에 분사한다. 상기 잉크(IK)는 용매(SV) 및 상기 용매(SV) 내에 분산된 복수의 발광 소자(ED)를 포함할 수 있다. 상술한 바와 같이, 제2 뱅크(600)는 상기 잉크(IK)가 인접한 화소(PX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 할 수 있다.
제1 전극(210)과 제2 전극(220)의 별도의 정렬 신호를 인가하지 않는 경우, 도 12에 도시된 바와 같이 복수의 발광 소자(ED)의 정렬은 랜덤할 수 있다. 구체적으로, 제1 전극(210)과 제2 전극(220)의 별도의 정렬 신호를 인가하지 않는 경우, 복수의 발광 소자(ED)는 정렬 방향이 상이한 제1 발광 소자(EDA) 및 제2 발광 소자(EDB)를 포함할 수 있다. 제1 발광 소자(EDA)는 제1 단부(ED_S1)가 제1 전극(210) 상에 배치되고, 제2 단부(ED_S2)가 제2 전극(220) 상에 배치되는 발광 소자(ED)이고, 제2 발광 소자(EDB)는 제1 단부(ED_S1)가 제2 전극(220) 상에 배치되고, 제1 단부(ED_S1)가 제1 전극(220) 상에 배치되는 발광 소자(ED)일 수 있다.
한편, 제1 발광 소자(EDA)는 제1 발광 소자(EDA)의 제1 단부(ED_S1)가 제1 전극(210)의 일 단부(210S1) 상에 배치되고, 제1 발광 소자(EDA)의 제2 단부(ED_S2)가 제2 전극(220)의 일 단부(220S1) 상에 배치된 단차 패턴(PT) 상에 배치될 수 있다. 또한, 제2 발광 소자(EDB)는 제2 발광 소자(EDB)의 제2 단부(ED_S2)가 제1 전극(210)의 일 단부(210S1) 상에 배치되고, 제2 발광 소자(EDB)의 제1 단부(ED_S1)가 제2 전극(220)의 일 단부(220S1) 상에 배치된 단차 패턴(PT) 상에 배치될 수 있다. 따라서, 제1 발광 소자(EDA) 및 제2 발광 소자(EDB)는 발광 소자(ED)의 연장 방향이 기판(SUB)의 일면에 대하여 비스듬하도록 기판(SUB) 상에 안착될 수 있다.
이어, 도 13 내지 도 15를 참조하면, 제1 전극(210) 및 제2 전극(220)에 각각 정렬 신호를 인가하여 복수의 발광 소자(ED)를 편향 정렬한다. 상기 복수의 발광 소자(ED)를 편향 정렬하는 공정은 복수의 발광 소자(ED)의 양 단부가 각각 동일한 방향을 갖도록 정렬하는 공정을 의미할 수 있다. 구체적으로, 제1 전극(210) 및 제2 전극(220)에 정렬 신호를 인가하는 경우, 제1 전극(210)과 제2 전극 (220) 사이에는 전계(IEL)가 형성될 수 있다. 복수의 발광 소자(ED)에는 전계(IEL)에 의한 유전영동힘(F)이 작용할 수 있다. 상기 유전영동힘(F)에 의해 복수의 발광 소자(ED)는 배향 방향 및 위치가 바뀌면서 도 15에 도시된 바와 같이 발광 소자(ED)의 제1 단부(ED_S1)가 제1 전극(210) 상에 배치되고, 발광 소자(ED)의 제2 단부(ED_S2)가 제2 전극(220) 상에 배치될 수 있다.
이때, 도 13에 도시된 바와 같이 발광 소자(ED)는 유전영동힘(F)에 의해 수평 방향 및 수직 방향으로 회전하며 정렬될 수 있다. 본 실시예에서 발광 소자(ED)의 편향 정렬 공정 전에, 단차 패턴(PT)에 의해 발광 소자(ED)의 양 단부(ED_S1, ED_S2)의 높이가 상이하도록 배치되므로 발광 소자(ED)는 기판(SUB)의 일면에 대하여 물리적인 방향성을 가질 수 있다. 따라서, 동일한 유전영동힘(F)에 대하여 발광 소자(ED)의 회전이 용이하므로, 정렬 공정을 위한 전계 신호를 동일한 전압을 인가하는 경우 편향 정렬도가 향상될 수 있다. 또한, 정렬 공정을 위한 전계 신호를 낮은 전압을 인가하는 경우에도 동일한 편향 정렬도를 유지할 수 있다.
이어, 도 16을 참조하면, 발광 소자(ED)의 양 단부를 노출하는 제2 절연층(520)을 형성할 수 있다. 상기 제2 절연층(520)은 기판(SUB) 상에 절연 물질층을 전면적으로 형성한 후, 절연 물질층의 일부를 제거하여 발광 소자(ED)의 양 단부를 노출하는 제2 절연층(520)을 형성할 수 있다.
이하, 표시 장치(10)의 발광 소자층의 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 17은 도 2의 III-III'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 17을 참조하면, 본 실시예에 따른 표시 장치(10)는 제1 뱅크(400) 및 단차 패턴(PT)을 덮도록 배치된 제1 절연층(510)이 생략되는 점이 도 7의 실시예와 차이점이다. 이하, 도 17의 실시예를 설명함에 있어서, 도 7의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 도 7의 실시예와 차이점을 위주로 설명하기로 한다.
구체적으로, 발광 소자(ED)는 양 단부(ED_S1, ED_S2)가 각각 제1 전극(210) 및 제2 전극(220) 상에 배치될 수 있다. 발광 소자(ED)의 제1 단부(ED_S1)는 제1 서브 뱅크(410)가 노출하는 제1 전극(210)의 일 단부(210S1) 상에 직접 배치되고, 발광 소자(ED)의 제2 단부(ED_S2)는 제2 전극(220)의 일 단부(220S1)를 덮는 단차 패턴(PT) 상에 직접 배치될 수 있다.
제2 뱅크(600)는 비아층(166)의 상면에 직접 배치될 수 있다.
제1 접촉 전극(710)은 발광 영역(EMA)에서 제1 서브 뱅크(410) 및 발광 소자(ED)가 노출하는 제1 전극(210)의 일부 영역과 접촉할 수 있다. 또한, 제1 접촉 전극(710)은 발광 소자(ED)의 제1 단부(ED_S1)와 접촉할 수 있다. 즉, 제1 접촉 전극(710)은 발광 영역(EMA)에서 제1 전극(210)의 일부 영역 및 발광 소자(ED)의 제1 단부(ED_S1)와 각각 접촉할 수 있다.
제2 접촉 전극(720)은 제2 전극(220)의 일 단부(220S1) 상에 배치된 단차 패턴(PT)과 접촉할 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 제2 단부(ED_S2)와 접촉할 수 있다. 단차 패턴(PT)이 발광 소자(ED)의 제2 단부(ED_S2)와 인접 배치된 제2 전극(220)의 일 단부(220S1)를 덮도록 배치되므로, 발광 영역(EMA) 내에서 발광 소자(ED)가 배치되는 영역과 인접한 영역에서 제2 접촉 전극(720)과 제2 전극(220)은 서로 접촉하지 않을 수 있다. 한편, 도면에는 도시하지 않았으나, 제2 접촉 전극(720)은 발광 영역(EMA) 내에서 발광 소자(ED)가 배치되는 영역과 인접하지 영역에서 제2 서브 뱅크(420)가 노출하는 제2 전극(220)의 일부 영역과 접촉할 수도 있고, 서브 영역(SA)에서 제2 전극(220)과 접촉할 수도 있다.
본 실시예에서, 제1 뱅크(400) 및 단차 패턴(PT) 상에 배치되는 제1 절연층(510)이 생략됨에도 불구하고 단차 패턴(PT)이 제1 전극(210)과 대향하는 제2 전극(220)의 일 단부(220S1)를 덮도록 배치되므로 제1 전극(210)과 제2 전극(220)은 서로 전기적으로 절연될 수 있다. 따라서, 표시 장치(10)의 제조 공정에서 제1 절연층(510)을 형성하는 공정을 생략할 수 있으므로 표시 장치(10)의 제조비가 절감될 수 있다. 또한, 표시 장치(10)의 제조 공정에서 제1 절연층(510)을 관통하는 복수의 컨택부(CT1, CT2, 도 2 참조)를 형성하기 위한 공정을 생략할 수 있으므로 표시 장치(10)의 제조 공정 효율이 개선될 수 있다.
도 18은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 18을 참조하면, 본 실시예에 따른 표시 장치(10)는 제1 뱅크(400) 및 단차 패턴(PT) 상에 배치된 반사층(470)을 더 포함하는 점이 도 7의 실시예와 차이점이다. 이하, 도 18의 실시예를 설명함에 있어서, 도 7의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 도 7의 실시예와 차이점을 위주로 설명하기로 한다.
구체적으로, 본 실시예에 따른 표시 장치(10)는 반사층(470)을 더 포함할 수 있다. 반사층(470)은 발광 영역(EMA)에서 제1 뱅크(400) 및 단차 패턴(PT) 상에 배치될 수 있다. 반사층(470)은 제1 뱅크(400) 및 단차 패턴(PT)의 외면을 덮도록 배치될 수 있다. 반사층(470)은 제1 뱅크(400) 및 단차 패턴(PT)의 외면을 덮도록 배치되어, 발광 소자(ED)의 양 단부(ED_S1, ED_S2)로부터 방출되어 제1 뱅크(400) 및 단차 패턴(PT)으로 입사한 광의 진행 방향을 표시 장치(10)의 표시 방향, 즉 상부로 바꾸는 역할을 할 수 있다.
반사층(470)은 반사 물질을 포함할 수 있다. 반사층(470)은 예를 들어, 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 란타늄(La) 또는 이들의 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 금속을 포함하는 재질로 형성할 수 있으나, 이에 제한되는 것은 아니다.
반사층(470)은 서로 이격된 제1 반사 패턴(471) 및 제2 반사 패턴(472)을 포함할 수 있다.
제1 반사 패턴(471)은 제1 서브 뱅크(410) 상에 배치될 수 있다. 제1 반사 패턴(471)은 제1 서브 뱅크(410)의 외면을 덮도록 배치될 수 있다. 제1 반사 패턴(471)은 제1 서브 뱅크(410)의 경사도에 대응되는 형상을 가질 수 있다.
제2 반사 패턴(472)은 제2 서브 뱅크(420) 및 단차 패턴(PT) 상에 배치될 수 있다. 제2 반사 패턴(472)은 제2 서브 뱅크(420) 및 단차 패턴(PT)의 외면을 덮도록 배치될 수 있다. 제2 반사 패턴(472)은 제2 서브 뱅크(420) 및 단차 패턴(PT)의 경사도에 대응되는 형상을 가질 수 있다.
제1 반사 패턴(471)과 제2 반사 패턴(472)은 복수의 발광 소자(ED)들 각각을 사이에 두고 서로 이격되도록 배치될 수 있다. 즉, 제1 반사 패턴(471)과 제2 반사 패턴(472)은 제2 방향(DR2)으로 서로 이격될 수 있다.
제1 절연층(510)은 반사층(470) 상에 배치될 수 있다. 제1 절연층(510)은 제1 반사 패턴(471) 및 제2 반사 패턴(472)을 덮도록 배치되어, 제1 반사 패턴(471)과 제2 반사 패턴(472)을 상호 절연시키는 역할도 할 수 있다.
본 실시예에 따른 표시 장치(10)는 제1 뱅크(400) 및 단차 패턴(PT) 상에 배치된 반사층(470)을 더 포함함으로써, 발광 소자(ED)의 양 단부(ED_S1, ED_S2)로부터 방출된 광이 상기 반사층(470)에 의해 표시 장치(10)의 표시 방향, 즉 상부 방향(DR3)으로 반사되어 표시 장치(10)의 출사 효율이 향상될 수 있다.
도 19는 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 19를 참조하면, 본 실시예에 따른 표시 장치(10)는 단차 패턴(PT_1)이 제1 뱅크(400)와 상이한 층으로 형성되며 제1 뱅크(400) 상에 배치되는 점이 도 7의 실시예와 차이점이다. 이하, 도 19의 실시예를 설명함에 있어서, 도 7의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 도 7의 실시예와 차이점을 위주로 설명하기로 한다.
구체적으로, 단차 패턴(PT_1)은 제1 뱅크(400)와 상이한 층으로 형성될 수 있다. 본 실시예에서, 단차 패턴(PT_1)은 제1 뱅크(400)를 형성한 후, 추가적인 공정을 통해 형성될 수 있다.
본 실시예에서, 제2 서브 뱅크(420)는 제2 전극(220)의 적어도 일부 영역을 노출할 수 있다. 구체적으로, 제2 서브 뱅크(420)는 제2 전극(220) 상에 배치되되 적어도 제2 전극(220)의 일 단부(220S1)는 노출할 수 있다. 즉, 제2 서브 뱅크(420)는 제1 전극(210)과 대향하는 제2 전극(220)의 일 단부(220S1)를 노출하도록 제2 전극(220) 상에 배치될 수 있다.
상술한 바와 같이 단차 패턴(PT_1)은 제2 서브 뱅크(420)가 노출하는 제2 전극(220)의 일 단부(220S1) 상에 배치되어, 제2 전극(220)의 일 단부(220S1)를 덮을 수 있다. 단차 패턴(PT_1)은 제1 서브 뱅크(410)와 대향하는 제2 서브 뱅크(420)의 측면과 맞닿도록 배치될 수 있다. 단차 패턴(PT_1)의 일 측면은 제1 서브 뱅크(410)와 대향하는 제2 서브 뱅크(420)의 측면 상에 배치될 수 있다.
몇몇 실시예에서, 단차 패턴(PT_1)은 제2 서브 뱅크(420)가 포함하는 물질과 상이한 물질을 포함할 수 있다. 예를 들어, 제2 서브 뱅크(420)가 유기 절연 물질을 포함하는 예시적인 실시예에서, 단차 패턴(PT_1)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 다른 몇몇 실시예에서, 단차 패턴(PT_1)은 제2 서브 뱅크(420)가 포함하는 물질과 동일한 물질을 포함하되 추가적인 공정을 통해 상이한 층으로 형성될 수 있다.
본 실시예에서, 단차 패턴(PT_1)을 제1 뱅크(400)를 형성하는 공정 이후에 별도의 공정을 통해 형성함으로써, 제조 공정 효율이 저하될 수는 있으나 제1 뱅크(400)와 상이한 두께를 가지는 단차 패턴(PT_1)의 두께를 용이하게 조절할 수 있는 유리한 면이 있을 수 있다.
도 20은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 20을 참조하면, 본 실시예에 따른 표시 장치(10)는 단차 패턴(PT_2)이 제1 뱅크(400_2)와 상이한 층으로 형성되며, 제2 서브 뱅크(420_2)가 단차 패턴(PT_2) 상에 배치되는 점이 도 19의 실시예와 차이점이다. 이하, 도 20의 실시예를 설명함에 있어서, 도 19의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 도 19의 실시예와 차이점을 위주로 설명하기로 한다.
구체적으로, 단차 패턴(PT_2)은 제1 뱅크(400_2)와 상이한 층으로 형성될 수 있다. 본 실시예에서, 제1 뱅크(400_2)는 단차 패턴(PT_2)을 형성한 후, 추가적인 공정을 통해 형성될 수 있다.
단차 패턴(PT_2)은 제2 전극(220) 상에 배치될 수 있다. 단차 패턴(PT_2)은 적어도 제1 전극(210)과 대향하는 제2 전극(220)의 일 단부(220S1)를 덮도록 배치될 수 있다. 단차 패턴(PT_2)은 제2 전극(220)의 일 단부(220S1)로부터 연장되어 제2 전극(220)의 중앙 영역에도 일부 배치될 수 있다. 단차 패턴(PT_2)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
제1 뱅크(400_2)는 단차 패턴(PT_2)이 형성된 전극층(200) 상에 배치될 수 있다. 구체적으로, 제1 서브 뱅크(410)는 제1 전극(210) 상에 배치되고, 제2 서브 뱅크(420_2)는 제2 전극(220) 및 단차 패턴(PT_2) 상에 배치될 수 있다. 제2 서브 뱅크(420_2)는 제2 전극(220)의 일 단부(220S1) 상에 배치된 단차 패턴(PT_2)의 일부 영역을 노출하도록 배치될 수 있다. 또한, 제2 서브 뱅크(420_2)는 제2 전극(220)의 중앙 영역에 배치된 단차 패턴(PT_2)의 다른 일부 영역을 덮도록 배치될 수 있다.
몇몇 실시예에서, 단차 패턴(PT_2)은 제2 서브 뱅크(420_2)가 포함하는 물질과 상이한 물질을 포함할 수 있다. 예를 들어, 제2 서브 뱅크(420_2)가 유기 절연 물질을 포함하는 예시적인 실시예에서, 단차 패턴(PT_2)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 다른 몇몇 실시예에서, 단차 패턴(PT_2)은 제2 서브 뱅크(420_2)가 포함하는 물질과 동일한 물질을 포함하되 별도의 공정을 통해 상이한 층으로 형성될 수 있다.
본 실시예에서, 단차 패턴(PT_2)을 형성한 후 별도의 공정을 통해 제1 뱅크(400_2)를 형성함으로써 제조 공정 효율이 저하될 수는 있으나, 단차 패턴(PT_2)을 제1 뱅크(400_2)보다 먼저 형성하므로 단차 패턴(PT_2)이 형성되는 영역의 설계가 용이할 수 있다. 또한, 단차 패턴(PT_2)과 제1 뱅크(400_2)를 별도의 공정을 통해 형성하므로 제1 뱅크(400_2)와 상이한 두께를 가지는 단차 패턴(PT_2)의 두께를 용이하게 조절할 수 있는 유리한 면이 있을 수 있다.
도 21은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 21을 참조하면, 본 실시예에 따른 표시 장치(10)는 표시 소자층이 배치되는 비아층(166_1)이 서로 높이가 상이한 제1 영역(166A) 및 제2 영역(166B)을 포함하는 점이 도 7의 실시예와 차이점이다. 이하, 도 21의 실시예를 설명함에 있어서, 도 7의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 도 7의 실시예와 차이점을 위주로 설명하기로 한다.
구체적으로, 비아층(166_1)은 단차를 포함할 수 있다. 비아층(166_1)은 영역별로 상이한 높이를 갖는 단차 구조를 포함할 수 있다. 비아층(166_1)은 제1 높이(h_166A)를 가지는 제1 영역(166A) 및 상기 제1 높이(h_166A)보다 낮은 제2 높이(h_166B)를 가지는 제2 영역(166B)을 포함할 수 있다. 도면에 도시하지는 않았으나, 비아층(166_1)의 높이(h_166A, h_166B)는 기판(SUB)의 일면과 같은 기준면으로부터 측정될 수 있다. 비아층(166_1)은 비아층(166_1)의 각 영역 내에서는 하부에 배치된 패턴의 형상이나 유무에 무관하게 대체로 평탄한 표면을 가질 수 있다. 각 영역의 경계에서 비아층(166_1)은 단차 구조를 가질 수 있다.
비아층(166_1)의 제2 영역(166B)은 발광 영역(EMA) 내에 배치될 수 있다. 비아층(166_1)의 제2 영역(166B)은 발광 영역(EMA) 내에서 제1 전극(210) 및 제1 서브 뱅크(410)와 제3 방향(DR3)으로 중첩할 수 있다. 비아층(166_1)의 제2 영역(166B)은 발광 영역(EMA) 내에서 제2 전극(220), 제2 서브 뱅크(420) 및 단차 패턴(PT)과 제3 방향(DR3)으로 비중첩할 수 있다. 비아층(166_1)의 제2 영역(166B)은 발광 영역(EMA) 내에서 제1 전극(210) 및 제1 서브 뱅크(410) 중첩배치되어 스트라이프 형상을 웅덩이를 형성할 수 있다.
제1 전극(210)은 비아층(166_1)의 제2 영역(166B) 상에 배치될 수 있다. 제1 전극(210)은 비아층(166_1)의 제2 영역(166B)의 상면에 직접 배치될 수 있다.
제2 전극(220)은 비아층(166_1)의 제1 영역(166A) 상에 배치될 수 있다. 제2 전극(220)은 비아층(166_1)의 제1 영역(166A)의 상면에 직접 배치될 수 있다. 제2 전극(220)은 제1 전극(210)과 서로 이격될 수 있다.
전극층(200)이 배치되는 비아층(166_1)이 단차 구조를 가짐에 따라, 전극층(200)의 제1 전극(210)과 제2 전극(220)이 위치하는 높이는 서로 상이할 수 있다. 구체적으로 제1 전극(210)은 비아층(166_1)의 제2 영역(166B) 상에 배치되고, 제2 전극(220)은 비아층(166_1)의 제1 영역(166A) 상에 배치되므로, 기판(SUB)의 일면에 대하여 제1 전극(210)이 위치하는 높이와 제2 전극(220)이 위치하는 높이는 서로 상이할 수 있다. 즉, 제2 높이(h_166B)를 가지는 비아층(166_1)의 제2 영역(166B) 상에 배치된 제1 전극(210)의 높이는 제1 높이(h_166A)를 가지는 비아층(166_1)의 제1 영역(166A) 상에 배치된 제2 전극(220)의 높이보다 낮을 수 있다.
제1 뱅크(400) 및 단차 패턴(PT)은 전극층(200) 상에 배치될 수 있다. 구체적으로, 제1 서브 뱅크(410)는 비아층(166_1)의 제2 영역(166B)과 중첩 배치되고, 제2 서브 뱅크(420)는 비아층(166_1)의 제1 영역(166A)과 중첩 배치될 수 있다. 단차 패턴(PT)은 비아층(166_1)의 제1 영역(166A) 상에 배치될 수 있다.
제1 절연층(510)은 제1 뱅크(400) 및 단차 패턴(PT) 상에 배치될 수 있다. 제1 절연층(510)은 하부에 배치된 부재 및 패턴의 단차를 반영한 표면 형상을 가질 수도 있다.
발광 소자(ED)는 제1 단부(ED_S1)가 제1 전극(210)의 일 단부(210S1) 상에 놓이고, 제2 단부(ED_S2)가 제2 전극(220)의 일 단부(220S1) 상에 놓이도록 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 또한, 발광 소자(ED)의 제1 단부(ED_S1)는 비아층(166_1)의 제2 영역(166B)과 중첩하고, 발광 소자(ED)의 제2 단부(ED_S2)는 비아층(166_1)의 제1 영역(166A)과 중첩할 수 있다.
본 실시예에서, 발광 소자(ED)의 양 단부(ED_S1, ED_S2)가 각각 서로 높이가 상이한 비아층(166_1)의 제1 영역(166A) 및 비아층(166_1)의 제2 영역(166 B) 상에 배치됨으로써, 기판(SUB)의 일면에 대한 발광 소자(ED)의 연장 방향으로의 기울기는 단차 패턴(PT)만 배치되는 경우에 비하여 커질 수 있다. 즉, 비아층(166_1)이 단차 구조를 갖도록 형성함으로써, 기판(SUB)의 일면에 대한 발광 소자(ED)의 제1 단부(ED_S1)와 발광 소자(ED)의 제2 단부(ED_S2)의 높이 차는 커질 수 있다. 이 경우, 복수의 발광 소자(ED)가 기판(SUB)의 일면에 대하여 더 큰 기울기를 갖도록 비스듬하게 배치되므로, 복수의 발광 소자(ED)의 편향 정렬 공정에서 동일한 유전영동힘에 대한 발광 소자(ED)의 회전이 더욱 용이할 수 있다. 즉, 비아층(166_1)의 단차 구조는 단차 패턴(PT)에 보조하여 발광 소자(ED)가 기판(SUB)의 일면에 대하여 비스듬하게 정렬되도록 하는 역할을 할 수 있다. 따라서, 표시 장치(10)의 제조 공정 중 복수의 발광 소자(ED)의 편향 정렬 공정에서 복수의 발광 소자(ED)의 정렬도가 개선될 수 있다.
도 22는 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 22를 참조하면, 본 실시예에 따른 표시 장치(10)는 단차 패턴이 생략되는 점이 도 21의 실시예와 차이점이다. 이하, 도 22의 실시예를 설명함에 있어서, 도 21의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 도 21의 실시예와 차이점을 위주로 설명하기로 한다.
구체적으로, 제1 전극(210)은 비아층(166_1)의 제2 영역(166B) 상에 배치될 수 있다. 제2 전극(220)은 비아층(166_1)의 제1 영역(166A) 상에 배치될 수 있다. 제2 전극(220)은 제1 전극(210)과 서로 이격될 수 있다.
제1 서브 뱅크(410)는 비아층(166_1)의 제2 영역(166B) 상에 배치되고, 제2 서브 뱅크(420)는 비아층(166_1)의 제1 영역(166A) 상에 배치될 수 있다. 제1 서브 뱅크(410)는 비아층(166_1)의 제2 영역(166B) 상에서 제1 전극(210)의 일 단부(210S1)를 노출하고, 제2 서브 뱅크(420)는 비아층(166_1)의 제1 영역(166A) 상에서 제2 전극(220)의 일 단부(220S1)를 노출할 수 있다.
제1 절연층(510)은 제1 뱅크(400) 상에 배치될 수 있다. 제1 절연층(510)은 제1 서브 뱅크(410)가 노출하는 제1 전극(210)의 일 단부(210S1)의 외면을 덮고, 제2 서브 뱅크(420)가 노출하는 제2 전극(220)의 일 단부(220S1)의 외면을 덮을 수 있다.
본 실시예에 따른 표시 장치(10)는 단차 패턴(PT)이 생략됨에도 불구하고, 발광 소자(ED)의 양 단부(ED_S1, ED_S2)가 각각 서로 높이가 상이한 비아층(166_1)의 제1 영역(166A) 및 비아층(166_1)의 제2 영역(166 B) 상에 배치됨으로써, 발광 소자(ED)는 발광 소자(ED)의 연장 방향이 기판(SUB)의 일면에 대하여 기울기를 갖도록 비스듬하게 배치될 수 있다. 즉, 단차 패턴(PT)이 생략됨에도 불구하고, 비아층(166_1)이 단차 구조를 포함함으로써 복수의 발광 소자(ED)가 기판(SUB)의 일면에 대하여 기울기를 갖도록 비스듬하게 배치되므로, 복수의 발광 소자(ED)의 편향 정렬 공정에서 동일한 유전영동힘에 대한 발광 소자(ED)의 회전이 용이할 수 있다. 따라서, 표시 장치(10)의 제조 공정 중 복수의 발광 소자(ED)의 편향 정렬 공정에서 복수의 발광 소자(ED)의 정렬도가 개선될 수 있다. 또한, 단차 패턴(PT)을 형성하기 위한 공정과 상기 단차 패턴(PT)의 두께 및 너비를 조절하기 위한 설계 단계를 생략할 수 있으므로 표시 장치(10)의 제조 공정 효율이 개선될 수 있다.
이하, 전극층이 제1 뱅크 상에 배치되는 다양한 실시예에 대하여 설명하기로 한다.
도 23은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 23을 참조하면, 본 실시예에 따른 표시 장치(10)는 전극층(200_3)이 제1 뱅크(400_3) 상에 배치되며, 단차 패턴(PT_3)이 제1 뱅크(400_3)와 상이한 층으로 형성되는 점이 도 7의 실시예와 차이점이다. 이하, 도 23의 실시예를 설명함에 있어서, 도 7의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 도 7의 실시예와 차이점을 위주로 설명하기로 한다.
구체적으로, 제1 뱅크(400_3)는 비아층(166) 상에 배치될 수 있다. 제1 뱅크(400_3)는 비아층(166)의 상면에 직접 배치될 수 있다. 제1 서브 뱅크(410_3) 및 제2 서브 뱅크(520_3)는 비아층(166)의 상면에서 직접 배치되되, 서로 이격될 수 있다. 제1 서브 뱅크(410_3)의 두께(d1)와 제2 서브 뱅크(520_3)의 두께(d2)는 서로 동일할 수 있다.
전극층(200_3)은 발광 영역(EMA)에서 제1 뱅크(400_3) 상에 배치될 수 있다. 전극층(200_3)은 상술한 바와 같이, 발광 소자(ED)를 발광시키기 위해 회로 소자층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 또한, 전극층(200_3)은 복수의 발광 소자(ED)의 편향 정렬 공정에서 이용되는 전계를 생성하는 데에 활용될 수도 있다.
또한, 본 실시예에서 전극층(200_3)은 반사 물질을 포함하여, 발광 소자(ED)로부터 방출된 광의 진행 방향을 표시 방향으로 바꾸는 역할도 할 수 있다. 전극층(200_3)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극층(200_3)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금을 포함할 수 있다. 전극층(200_3)은 발광 소자(ED)에서 방출되어 제1 뱅크(400)의 측면으로 진행하는 광을 표시 장치(10)의 표시 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 전극층(200_3)은 투명성 전도성 물질을 더 포함할 수도 있다. 예를 들어, 전극층(200_3)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서, 전극층(200_3)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 전극층(200_3)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
전극층(200_3)은 제1 뱅크(400_3) 상에서 서로 이격 배치된 제1 전극(210_3) 및 제2 전극(220_3)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210_3)과 제2 전극(220_3)은 동일한 물질을 포함하며, 동일한 층에 형성될 수 있다. 즉, 제1 전극(210_3)과 제2 전극(220_3)은 하나의 공정을 통해 패턴화되어 형성될 수 있다.
제1 전극(210_3)은 발광 영역(EMA)에서 제1 서브 뱅크(410_3) 상에 배치될 수 있다. 제1 전극(210_3)은 제1 서브 뱅크(410_3)의 외면을 덮을 수 있다. 제1 전극(210_3)은 제1 서브 뱅크(410_3)의 외면으로부터 외측으로 연장되어 제1 서브 뱅크(410_3)와 제2 서브 뱅크(420_3) 사이에도 일부 배치될 수 있다. 제1 전극(210_3)의 일 단부(210S1)는 제1 서브 뱅크(410_3)와 제2 서브 뱅크(420_3) 사이에서 제1 서브 뱅크(410_3) 및 제2 서브 뱅크(420_3)가 노출하는 비아층(166)의 상면에 배치될 수 있다.
제2 전극(220_3)은 발광 영역(EMA)에서 제2 서브 뱅크(420_3) 상에 배치될 수 있다. 제2 전극(220_3)은 제2 서브 뱅크(420_3)의 외면을 덮을 수 있다. 제2 전극(220_3)은 제2 서브 뱅크(420_3)의 외면으로부터 외측으로 연장되어 제1 서브 뱅크(410_3)와 제2 서브 뱅크(420_3) 사이에도 일부 배치될 수 있다. 제2 전극(220_3)의 일 단부(220S1)는 제1 서브 뱅크(410_3)와 제2 서브 뱅크(420_3) 사이에서 제1 서브 뱅크(410_3) 및 제2 서브 뱅크(420_3)가 노출하는 비아층(166)의 상면에 배치될 수 있다.
제1 전극(210_3)의 일 단부(210S1)와 제2 전극(220_3)의 일 단부(220S1)는 제1 서브 뱅크(410_3)와 제2 서브 뱅크(420_3) 사이에서 서로 이격될 수 있다. 즉, 제1 전극(210_3)의 일 단부(210S1)와 제2 전극(220_3)의 일 단부(220S1)는 제1 서브 뱅크(410_3)와 제2 서브 뱅크(420_3) 사이에서 서로 이격 대향할 수 있다.
제1 절연층(510_3)은 전극층(200_3) 상에 배치될 수 있다. 제1 절연층(510_3)은 발광 영역(EMA)에서 전극층(200_3)이 형성된 비아층(166) 상에 전면적으로 배치될 수 있다. 제1 절연층(510_3)은 발광 영역(EMA)에서 전극층(200_3)을 보호함과 동시에 제1 전극(210_3)과 제2 전극(220_3)을 상호 절연시킬 수 있다. 도면에는 도시하지 않았으나, 제1 절연층(510_3)은 서브 영역(SA)에서 제1 전극(210_3)의 상면의 일부를 노출하는 제1 컨택부(CT1) 및 제2 전극(220_3)의 상면의 일부를 노출하는 제2 컨택부(CT2)를 포함할 수 있다. 제1 전극(210_3)은 서브 영역(SA)에서 제1 절연층(510_3)을 관통하는 제1 컨택부(CT1)를 통해 제1 접촉 전극(710)과 전기적으로 연결되고, 제2 전극(220_3)은 서브 영역(SA)에서 제1 절연층(510_3)을 관통하는 제2 컨택부(CT2)를 통해 제2 접촉 전극(720)과 전기적으로 연결될 수 있다.
단차 패턴(PT_3)은 제1 절연층(510_3) 상에 배치될 수 있다. 단차 패턴(PT_3)은 제2 전극(220_3)의 일 단부(220S1)와 중첩할 수 있다. 단차 패턴(PT_3)은 제1 전극(210_3)과 비중첩할 수 있다. 단차 패턴(PT_3)은 제1 절연층(510_3) 상에서 제2 전극(220_3)의 일 단부(220S1)를 덮되, 제1 전극(210_3)과 비중첩하도록 배치될 수 있다. 상기 단차 패턴(PT_3)이 덮는 제2 전극(220_3)의 일 단부(220S1)는 제2 서브 뱅크(420_3)와 비중첩하며 제1 전극(210_3)과 대향하는 제2 전극(220_3)의 일부 영역일 수 있다.
단차 패턴(PT_3)은 유기 물질 또는 무기 물질을 포함할 수 있다. 구체적으로, 단차 패턴(PT_3)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다.
단차 패턴(PT_3)은 발광 소자(ED)의 제2 단부(ED_S2)와 제2 전극(220_3) 사이에 개재될 수 있다. 단차 패턴(PT_3)은 발광 소자(ED)의 제2 단부(ED_S2)와 제1 절연층(510_3) 사이에 개재될 수 있다.
단차 패턴(PT_3)은 소정의 두께(d3)로 형성될 수 있다. 단차 패턴(PT_3)은 상술한 바와 같이 복수의 발광 소자(ED)의 편향 정렬 공정에서 복수의 발광 소자(ED)의 회전이 용이하도록 발광 소자(ED)의 양 단부(ED_S1, ED_S2)의 높이 차(또는 단차)를 형성하는 역할을 할 수 있다. 구체적으로, 단차 패턴(PT_3)은 제1 전극(210_3) 상에 놓이는 발광 소자(ED)의 제1 단부(ED_S1)의 높이와 제2 전극(220_3) 상에 놓이는 발광 소자(ED)의 제2 단부(ED_S2)의 높이를 서로 상이하게 하여 발광 소자(ED)가 기판(SUB)의 일면에 대하여 발광 소자(ED)가 비스듬하게 배치되도록 하는 역할을 할 수 있다. 따라서, 단차 패턴(PT_3)은 복수의 발광 소자(ED)의 편향 정렬 공정에서 발광 소자(ED)의 회전이 용이하도록 소정의 두께(d3)를 갖도록 형성될 필요가 있다.
구체적으로, 단차 패턴(PT_3)의 두께(d3)는 제1 서브 뱅크(410_3)의 두께(d1) 및 제2 서브 뱅크(420_3)의 두께(d2)보다 작을 수 있다. 또한, 단차 패턴(PT_3)의 두께(d3)는 발광 소자(ED)의 길이(h1)보다 작을 수 있다. 단차 패턴(PT_3)의 두께(d3)가 발광 소자(ED)의 길이(h1)보다 작게 형성됨으로써, 복수의 발광 소자(ED)의 편향 정렬 공정에서 발광 소자(ED)의 양 단부(ED_S1, ED_S2)가 각각 제1 전극(210_3)의 일 단부(210S1) 및 제2 전극(220_3)의 일 단부(220S1)와 중첩되도록 배치될 수 있다. 또한, 단차 패턴(PT_3)의 두께(d3)가 발광 소자(ED)의 길이(h1)보다 작게 형성됨으로써, 복수의 발광 소자(ED)의 편향 정렬 공정 이후에도 복수의 발광 소자(ED)가 기판(SUB) 상에서 안정적으로 고정될 수 있다.
발광 소자(ED)는 제1 절연층(510_3) 및 단차 패턴(PT_3)이 형성된 전극층(200_3) 상에 배치될 수 있다. 발광 소자(ED)는 제1 전극(210_3) 및 제2 전극(220_3) 사이에 배치될 수 있다. 발광 소자(ED)는 양 단부(ED_S1, ED_S2)가 각각 제1 전극(210_3)의 일 단부(210S1) 및 제2 전극(220_3)의 일 단부(220S1) 상에 놓이도록 배치될 수 있다.
발광 소자(ED)의 제1 단부(ED_S1)는 제1 전극(210_3)의 일 단부(210S1)와 중첩하는 제1 절연층(510_3) 상에 배치될 수 있다. 발광 소자(ED)의 제2 단부(ED_S2)는 제2 전극(220_3)의 일 단부(220S1)와 중첩하는 단차 패턴(PT_3) 상에 배치될 수 있다. 제1 전극(210_3) 및 제2 전극(220_3)이 동일한 층에 동일한 두께를 갖도록 형성됨에도 불구하고, 단차 패턴(PT_3)을 제2 전극(220_3)의 일 단부(220S1)를 덮도록 제2 전극(220_3) 상에만 배치함으로써 발광 소자(ED)의 제1 단부(ED_S1)의 높이와 발광 소자(ED)의 제2 단부(ED_S2)의 높이는 상이할 수 있다. 구체적으로, 발광 소자(ED)의 제1 단부(ED_S1)의 높이는 발광 소자(ED)의 제2 단부(ED_S2)의 높이보다 낮을 수 있다. 상기 발광 소자(ED)의 제1 단부(ED_S1)와 발광 소자(ED)의 제2 단부(ED_S2)의 높이 차는 단차 패턴(PT_3)의 두께(d3)와 실질적으로 동일할 수 있다.
발광 소자(ED)의 인접 영역에서 제1 접촉 전극(710)은 제1 절연층(510_3)의 외면에 직접 배치되고, 제2 접촉 전극(720)은 단차 패턴(PT_3)의 상면 및 단차 패턴(PT_3)이 노출하는 제1 절연층(510_3)의 외면에 직접 배치될 수 있다.
본 실시예에서, 서로 동일한 형상을 가지는 제1 서브 뱅크(410_3) 및 제2 서브 뱅크(420_3)를 포함하는 제1 뱅크(400_3)를 전극층(200_3)보다 먼저 형성함에도 불구하고, 후속 공정을 통해 단차 패턴(PT_3)을 형성함으로써, 상기 단차 패턴(PT_3)의 두께(d3)만큼 발광 소자(ED)의 양 단부(ED_S1, ED_S2)의 높이 차가 형성될 수 있다. 따라서, 복수의 발광 소자(ED)가 기판(SUB)의 일면에 대하여 기울기를 갖도록 비스듬하게 배치되므로, 복수의 발광 소자(ED)의 편향 정렬 공정에서 유전영동힘에 대한 발광 소자(ED)의 회전이 용이할 수 있다. 따라서, 표시 장치(10)의 제조 공정 중 복수의 발광 소자(ED)의 편향 정렬 공정에서 복수의 발광 소자(ED)의 정렬도가 개선될 수 있다.
도 24는 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 24를 참조하면, 본 실시예에 따른 표시 장치(10)는 제1 절연층(510_4)이 단차 패턴(PT_4) 및 전극층(200)을 덮도록 배치되는 점이 도 23의 실시예와 차이점이다. 이하, 도 24의 실시예를 설명함에 있어서, 도 23의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 도 23의 실시예와 차이점을 위주로 설명하기로 한다.
구체적으로, 단차 패턴(PT_4)은 제1 뱅크(400_3) 및 전극층(200_3)이 형성된 비아층(166) 상에 배치될 수 있다. 단차 패턴(PT_4)은 제2 전극(220_3)의 일 단부(220S1)와 중첩할 수 있다. 단차 패턴(PT_4)은 제1 전극(210_3)과 비중첩할 수 있다. 단차 패턴(PT_4)은 제2 전극(220_3)의 일 단부(220S1)에 직접 배치될 수 있다. 단차 패턴(PT_4)은 제2 전극(220_3)의 일 단부(220S1)의 상면 및 측면에 직접 배치되어 단차 패턴(PT_4)은 제2 전극(220_3)의 일 단부(220S1)를 덮을 수 있다. 단차 패턴(PT_4)은 제2 전극(220_3)을 덮되, 제1 전극(210_3)과 비중첩하도록 배치될 수 있다.
제1 절연층(510_4)은 전극층(200_3) 및 단차 패턴(PT_4) 상에 배치될 수 있다. 제1 절연층(510_4)은 단차 패턴(PT_4)의 상면 및 측면을 덮도록 배치될 수 있다.
발광 소자(ED)는 제1 절연층(510_4) 상에 배치될 수 있다. 발광 소자(ED)의 제1 단부(ED_S1)는 제1 전극(210_3)의 일 단부(210S1)와 중첩하는 제1 절연층(510_4) 상에 배치될 수 있다. 발광 소자(ED)의 제2 단부(ED_S2)는 제2 전극(220_3)의 일 단부(220S1) 및 단차 패턴(PT_4)D와 중첩하는 제1 절연층(510_4) 상에 배치될 수 있다.
본 실시예에서, 단차 패턴(PT_4)을 형성한 후, 제1 절연층(510_4)을 형성함에도 불구하고, 단차 패턴(PT_4)이 제1 전극(210_3)과 대향하는 제2 전극(220_3)의 일 단부(220S1)를 덮도록 형성되므로 발광 영역(EMA)에서 제1 전극(210_3)과 제2 전극(220_3)은 단차 패턴(PT_4)에 의해 상호 절연될 수 있다.
도 25는 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 25를 참조하면, 본 실시예에 따른 표시 장치(10)는 단차 패턴(PT_5)과 제1 뱅크(400_5)가 동일한 층으로 형성되며, 전극층(200_5)이 단차 패턴(PT_5) 및 제1 뱅크(400_5) 상에 배치되는 점이 도 24의 실시예와 차이점이다. 이하, 도 25의 실시예를 설명함에 있어서, 도 24의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 도 24의 실시예와 차이점을 위주로 설명하기로 한다.
구체적으로, 단차 패턴(PT_5)과 제1 뱅크(400_5)는 동일한 물질을 포함할 수 있다. 단차 패턴(PT_5)과 제1 뱅크(400_5)는 동일한 층에 형성될 수 있다. 즉, 제1 뱅크(400_5)와 단차 패턴(PT_5)은 동일한 공정을 통해 동시에 형성될 수 있다.
단차 패턴(PT_5)은 제2 서브 뱅크(420_5)와 일체화되어 형성될 수 있다. 즉, 단차 패턴(PT_5)과 제2 서브 뱅크(420_5)는 동일한 공정을 통해 서로 일체화된 하나의 제1 패턴으로 형성될 수 있다. 상기 제1 패턴은 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 작은 제2 두께를 가지는 제2 부분을 포함할 수 있다. 상기 제1 패턴의 제1 부분은 제2 서브 뱅크(420_5)에 대응되고, 제1 패턴의 제2 부분은 단차 패턴(PT_5)에 대응될 수 있다.
본 실시예에서, 제1 서브 뱅크(410_3)와 제2 서브 뱅크(420_5)는 서로 이격될 수 있다. 단차 패턴(PT_5)은 제1 서브 뱅크(410_3)와 제2 서브 뱅크(420_5) 사이에 배치될 수 있다. 단차 패턴(PT_5)은 제1 서브 뱅크(410_3)와 이격될 수 있다. 단차 패턴(PT_5)은 제1 서브 뱅크(410_3)와 대향하는 제2 서브 뱅크(420_5)의 일 측에 배치될 수 있다. 단차 패턴(PT_5)은 제1 서브 뱅크(410_3)와 대향하는 제2 서브 뱅크(420_5)의 일 측면으로부터 제1 서브 뱅크(410_3) 측으로 돌출된 돌출 패턴일 수 있다.
전극층(200_5)은 제1 뱅크(400_5) 및 돌출 패턴(PT_5) 상에 배치될 수 있다. 구체적으로, 제1 전극(210_3)은 제1 서브 뱅크(410_3) 상에 배치되고, 제2 전극(220_5)은 일체화되어 형성된 제2 서브 뱅크(420_5) 및 돌출 패턴(PT_5) 상에 배치될 수 있다. 제2 전극(220_5)은 돌출 패턴(PT_5)의 상면, 제2 서브 뱅크(420_5)의 상면 및 측면을 덮도록 배치될 수 있다.
제1 절연층(510_5)은 전극층(200_5) 상에 배치될 수 있다. 제1 절연층(510_5)은 제1 전극(210_3) 및 제2 전극(220_5)에 직접 배치되어 이들을 덮을 수 있다.
본 실시예에서, 돌출 패턴(PT_5)과 제2 서브 뱅크(420_5)를 동일한 공정을 통해 형성함으로써, 돌출 패턴(PT_5)을 형성하기 위한 추가적인 공정이 생략될 수 있다. 따라서, 표시 장치(10)의 제조 공정 효율이 개선될 수 있다.
도 26은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 26을 참조하면, 본 실시예에 따른 표시 장치(10)는 표시 소자층이 배치되는 비아층(166_1)이 서로 높이가 상이한 제1 영역(166A) 및 제2 영역(166B)을 포함하는 점이 도 23의 실시예와 차이점이다. 이하, 도 26의 실시예를 설명함에 있어서, 도 23의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 도 23의 실시예와 차이점을 위주로 설명하기로 한다.
구체적으로, 도 21의 실시예와 유사하게 비아층(166_1)은 단차를 포함할 수 있다. 비아층(166_1)은 제1 높이(h_166A)를 가지는 제1 영역(166A) 및 상기 제1 높이(h_166A)보다 낮은 제2 높이(h_166B)를 가지는 제2 영역(166B)을 포함할 수 있다.
제1 서브 뱅크(410_3)는 비아층(166_1)의 제2 영역(166B) 상에 배치될 수 있다. 제1 서브 뱅크(410_3)는 비아층(166_1)의 제2 영역(166B)의 상면에 직접 배치될 수 있다.
제2 서브 뱅크(420_3)는 비아층(166_1)의 제1 영역(166A) 상에 배치될 수 있다. 제2 서브 뱅크(420_3)는 비아층(166_1)의 제1 영역(166A)의 상면에 직접 배치될 수 있다.
제1 전극(210_3)은 비아층(166_1)의 제2 영역(166B)과 중첩될 수 있다. 제1 전극(210_3)은 제1 서브 뱅크(410_3)의 외면을 덮도록 배치되되 제1 서브 뱅크(410_3)의 외면으로부터 외측으로 연장되어, 제1 서브 뱅크(410_3)가 노출하는 비아층(166_1)의 제2 영역(166B)에도 일부 배치될 수 있다.
제2 전극(220_3)은 비아층(166_1)의 제1 영역(166A)과 중첩될 수 있다. 제2 전극(220_3)은 제2 서브 뱅크(420_3)의 외면을 덮도록 배치되되 제2 서브 뱅크(420_3)의 외면으로부터 외측으로 연장되어, 제2 서브 뱅크(420_3)가 노출하는 비아층(166_1)의 제1 영역(166A)에도 일부 배치될 수 있다.
따라서, 제1 전극(210_3)의 일 단부(210S1)는 비아층(166_1)의 제2 영역(166B)에 배치되고, 제2 전극(220_3)의 일 단부(220S1)는 비아층(166_1)의 제1 영역(166A)에 배치될 수 잇다. 따라서, 제1 전극(210_3)의 일 단부(210S1)와 제2 전극(220_3)의 일 단부(220S1)의 높이는 서로 상이할 수 있다. 구체적으로, 제1 전극(210_3)의 일 단부(210S1)의 높이는 제2 전극(220_3)의 일 단부(220S1)의 높이보다 낮을 수 있다.
단차 패턴(PT_3)은 제2 전극(220_3)의 일 단부(220S1)를 덮도록 배치될 수 있다. 단차 패턴(PT_3)은 비아층(166_1)의 제1 영역(166A) 상에 배치될 수 있다. 단차 패턴(PT_3)은 비아층(166_1)의 제2 영역(166B)에는 배치되지 않을 수 있다.
본 실시예에서, 발광 소자(ED)의 양 단부(ED_S1, ED_S2)가 각각 서로 높이가 상이한 비아층(166_1)의 제1 영역(166A) 및 비아층(166_1)의 제2 영역(166 B) 상에 배치됨으로써, 기판(SUB)의 일면에 대한 발광 소자(ED)의 연장 방향으로의 기울기는 단차 패턴(PT_3)만 배치되는 경우에 비하여 커질 수 있다. 즉, 비아층(166_1)이 단차 구조를 갖도록 형성함으로써, 기판(SUB)의 일면에 대한 발광 소자(ED)의 제1 단부(ED_S1)와 발광 소자(ED)의 제2 단부(ED_S2)의 높이 차는 커질 수 있다. 이 경우, 복수의 발광 소자(ED)가 기판(SUB)의 일면에 대하여 더 큰 기울기를 갖도록 비스듬하게 배치되므로, 복수의 발광 소자(ED)의 편향 정렬 공정에서 동일한 유전영동힘에 대한 발광 소자(ED)의 회전이 더욱 용이할 수 있다. 즉, 비아층(166_1)의 단차 구조는 단차 패턴(PT_3)에 보조하여 발광 소자(ED)가 기판(SUB)의 일면에 대하여 비스듬하게 정렬되도록 하는 역할을 할 수 있다. 따라서, 표시 장치(10)의 제조 공정 중 복수의 발광 소자(ED)의 편향 정렬 공정에서 복수의 발광 소자(ED)의 정렬도가 개선될 수 있다.
도 27은 도 2의 III-III'선을 따라 자른 또 다른 예를 나타낸 단면도이다.
도 27을 참조하면, 본 실시예에 따른 표시 장치(10)는 단차 패턴이 생략되는 점이 도 26의 실시예와 차이점이다. 이하, 도 27의 실시예를 설명함에 있어서, 도 26의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 도 26의 실시예와 차이점을 위주로 설명하기로 한다.
본 실시예에 따른 표시 장치(10)는 단차 패턴(PT_3)이 생략될 수 있다. 따라서, 발광 소자(ED)의 제1 단부(ED_S1)는 제1 전극(210_3)의 일 단부(210S1)와 중첩하는 제1 절연층(510_3) 상에 배치되고, 발광 소자(ED)의 제2 단부(ED_S2)는 제2 전극(220_3)의 일 단부(220S1)와 중첩하는 제1 절연층(510_3) 상에 배치될 수 있다.
본 실시예에 따른 표시 장치(10)는 단차 패턴(PT_3)이 생략됨에도 불구하고, 발광 소자(ED)의 양 단부(ED_S1, ED_S2)가 각각 서로 높이가 상이한 비아층(166_1)의 제1 영역(166A) 및 비아층(166_1)의 제2 영역(166 B) 상에 배치됨으로써, 발광 소자(ED)는 발광 소자(ED)의 연장 방향이 기판(SUB)의 일면에 대하여 기울기를 갖도록 비스듬하게 배치될 수 있다. 즉, 단차 패턴(PT)이 생략됨에도 불구하고, 복수의 발광 소자(ED)가 기판(SUB)의 일면에 대하여 기울기를 갖도록 비스듬하게 배치되므로, 복수의 발광 소자(ED)의 편향 정렬 공정에서 동일한 유전영동힘에 대한 발광 소자(ED)의 회전이 용이할 수 있다. 따라서, 표시 장치(10)의 제조 공정 중 복수의 발광 소자(ED)의 편향 정렬 공정에서 복수의 발광 소자(ED)의 정렬도가 개선될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극
220: 제2 전극
400: 제1 뱅크
ED: 발광 소자
410: 제1 서브 뱅크
420: 제2 서브 뱅크
PT: 단차 패턴
ED_S1: 발광 소자의 제1 단부
ED_S2: 발광 소자의 제2 단부

Claims (20)

  1. 기판;
    상기 기판 상에 배치되며, 서로 이격된 제1 전극 및 제2 전극;
    상기 제1 전극 상에 배치되며, 상기 제2 전극과 대향하는 상기 제1 전극의 일 단부를 노출하는 제1 서브 뱅크;
    상기 제2 전극 상에 배치되며, 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부를 노출하는 제2 서브 뱅크;
    상기 제2 전극 상에 배치되며 적어도 상기 제2 전극의 일 단부를 덮는 단차 패턴; 및
    상기 제1 서브 뱅크와 상기 제2 서브 뱅크 사이에 배치되는 발광 소자를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 단차 패턴의 두께는 상기 제2 서브 뱅크의 두께보다 작은 표시 장치.
  3. 제2 항에 있어서,
    상기 단차 패턴과 상기 제2 서브 뱅크는 일체화된 표시 장치.
  4. 제1 항에 있어서,
    상기 발광 소자의 제1 단부는 상기 제1 전극의 일 단부 상에 배치되고,
    상기 발광 소자의 제2 단부는 상기 제2 전극의 일 단부 및 상기 단차 패턴 상에 배치되는 표시 장치.
  5. 제4 항에 있어서,
    상기 기판의 일면에 대한 상기 발광 소자의 제1 단부의 높이는 상기 기판의 일면에 대한 상기 발광 소자의 제2 단부의 높이보다 낮은 표시 장치.
  6. 제4 항에 있어서,
    상기 단차 패턴은 상기 발광 소자의 제2 단부와 상기 제2 전극 사이에 개재되는 표시 장치.
  7. 기판;
    상기 기판 상에 배치되며, 서로 이격된 제1 서브 뱅크 및 제2 서브 뱅크를 포함하는 제1 뱅크;
    상기 제1 서브 뱅크 상에 배치된 제1 전극;
    상기 제2 서브 뱅크 상에 배치되며 상기 제1 전극과 이격된 제2 전극;
    상기 제1 전극과 대향하는 상기 제2 전극의 일 단부와 중첩 배치된 단차 패턴; 및
    상기 제1 서브 뱅크와 상기 제2 서브 뱅크 사이에 배치된 발광 소자를 포함하되,
    상기 제1 전극과 상기 제2 전극은 동일층에 형성되는 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 전극의 일 단부는 상기 제2 서브 뱅크로부터 연장되어 상기 제1 서브 뱅크와 상기 제2 서브 뱅크 사이에 배치된 표시 장치.
  9. 제8 항에 있어서,
    상기 발광 소자의 제1 단부는 상기 제1 전극의 일 단부 상에 배치되고,
    상기 발광 소자의 제2 단부는 상기 제2 전극의 일 단부 및 상기 단차 패턴 상에 배치되되,
    상기 제1 전극의 일 단부는 상기 제1 서브 뱅크로부터 연장되어 상기 제1 서브 뱅크와 상기 제2 서브 뱅크 사이에 배치된 표시 장치.
  10. 제9 항에 있어서,
    상기 기판의 일면에 대한 상기 발광 소자의 제1 단부의 높이는 상기 기판의 일면에 대한 상기 발광 소자의 제2 단부의 높이보다 낮은 표시 장치.
  11. 제7 항에 있어서,
    상기 단차 패턴의 두께는 상기 제1 뱅크의 두께보다 작은 표시 장치.
  12. 제7 항에 있어서,
    상기 단차 패턴은 상기 제2 전극의 일 단부 상에 배치되는 표시 장치.
  13. 제7 항에 있어서,
    상기 제2 전극의 일 단부는 상기 단차 패턴 상에 배치되는 표시 장치.
  14. 기판;
    상기 기판의 일면 상에 배치되며, 제1 높이를 가지는 제1 영역 및 상기 제1 높이보다 낮은 제2 높이를 갖는 제2 영역을 포함하는 비아층;
    상기 비아층의 상기 제2 영역 상에 배치된 제1 전극;
    상기 비아층의 상기 제1 영역 상에 배치되며, 상기 제1 전극과 이격된 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되며, 길이 방향으로 제1 단부 및 제2 단부를 갖는 발광 소자를 포함하되,
    상기 발광 소자는 상기 발광 소자의 길이 방향이 상기 기판의 일면에 비스듬하도록 배치되는 표시 장치.
  15. 제14 항에 있어서,
    상기 발광 소자의 제1 단부는 상기 제1 전극 상에 배치되고,
    상기 발광 소자의 제2 단부는 상기 제2 전극 상에 배치되며,
    상기 기판의 일면에 대한 상기 발광 소자의 제1 단부의 높이는 상기 기판의 일면에 대한 상기 발광 소자의 제2 단부의 높이보다 낮은 표시 장치.
  16. 제14 항에 있어서,
    상기 제1 전극과 중첩되어 배치된 제1 서브 뱅크 및 상기 제2 전극과 중첩되어 배치된 제2 서브 뱅크를 포함하는 뱅크를 더 포함하되,
    상기 제1 서브 뱅크는 상기 제2 전극과 대향하는 상기 제1 전극의 일 단부와 비중첩하고,
    상기 제2 서브 뱅크는 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부와 비중첩한 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 서브 뱅크는 상기 제1 전극 상에 배치되고,
    상기 제2 서브 뱅크는 상기 제2 전극 상에 배치되는 표시 장치.
  18. 제17 항에 있어서,
    상기 제2 전극 상에서 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부를 덮는 단차 패턴를 더 포함하되,
    상기 단차 패턴과 상기 제2 서브 뱅크는 일체화된 표시 장치.
  19. 제16 항에 있어서,
    상기 제1 서브 뱅크는 상기 비아층의 상기 제2 영역과 상기 제1 전극 사이에 배치되고,
    상기 제2 서브 뱅크는 상기 비아층의 상기 제1 영역과 상기 제2 전극 사이에 배치되는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 전극 상에서 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부를 덮는 단차 패턴를 더 포함하는 표시 장치.
KR1020210021148A 2021-02-17 2021-02-17 표시 장치 KR20220117954A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210021148A KR20220117954A (ko) 2021-02-17 2021-02-17 표시 장치
US17/565,804 US20220262867A1 (en) 2021-02-17 2021-12-30 Display device
CN202210132640.2A CN114944409A (zh) 2021-02-17 2022-02-14 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210021148A KR20220117954A (ko) 2021-02-17 2021-02-17 표시 장치

Publications (1)

Publication Number Publication Date
KR20220117954A true KR20220117954A (ko) 2022-08-25

Family

ID=82801589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210021148A KR20220117954A (ko) 2021-02-17 2021-02-17 표시 장치

Country Status (3)

Country Link
US (1) US20220262867A1 (ko)
KR (1) KR20220117954A (ko)
CN (1) CN114944409A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023123830A1 (de) 2022-09-19 2024-03-21 Lg Display Co., Ltd. Anzeigevorrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11903992B2 (en) * 2021-01-23 2024-02-20 Cellix Bio Private Limited Composition comprising lidocaine, l-carnosine and dexpanthenol

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023123830A1 (de) 2022-09-19 2024-03-21 Lg Display Co., Ltd. Anzeigevorrichtung

Also Published As

Publication number Publication date
CN114944409A (zh) 2022-08-26
US20220262867A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
KR20210124564A (ko) 표시 장치
KR20210077086A (ko) 표시 장치
KR20210104392A (ko) 표시 장치
US20220262867A1 (en) Display device
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
KR20220003685A (ko) 표시 장치
US11978835B2 (en) Display device
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
US20220238758A1 (en) Display device
KR20230016080A (ko) 표시 장치
KR20220144422A (ko) 표시 장치
KR20220120784A (ko) 표시 장치 및 이의 제조 방법
CN114361195A (zh) 显示装置及制造其的方法
CN114551526A (zh) 显示装置
CN114335052A (zh) 显示设备
KR20220162200A (ko) 표시 장치
KR20220115674A (ko) 표시 장치 및 이의 제조 방법
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
US12127437B2 (en) Display device
US20220223645A1 (en) Display device
US20220199713A1 (en) Display device
KR20230001048A (ko) 표시 장치
KR102720557B1 (ko) 표시 장치
US20220293822A1 (en) Display device and method of repairing the same

Legal Events

Date Code Title Description
A201 Request for examination