KR20220120784A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220120784A
KR20220120784A KR1020210024047A KR20210024047A KR20220120784A KR 20220120784 A KR20220120784 A KR 20220120784A KR 1020210024047 A KR1020210024047 A KR 1020210024047A KR 20210024047 A KR20210024047 A KR 20210024047A KR 20220120784 A KR20220120784 A KR 20220120784A
Authority
KR
South Korea
Prior art keywords
layer
electrode
insulating layer
light emitting
disposed
Prior art date
Application number
KR1020210024047A
Other languages
English (en)
Inventor
이종찬
이정현
김현
남중건
박장순
박정수
배성근
송명훈
정다솔
허원형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210024047A priority Critical patent/KR20220120784A/ko
Priority to US17/494,312 priority patent/US20220271021A1/en
Priority to PCT/KR2022/002584 priority patent/WO2022182100A1/ko
Priority to CN202280007635.7A priority patent/CN116547815A/zh
Publication of KR20220120784A publication Critical patent/KR20220120784A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3246—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Sewing Machines And Sewing (AREA)

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치는 발광 영역 및 상기 발광 영역의 일 측에 위치하는 서브 영역을 포함하는 기판, 상기 기판의 상기 발광 영역 상에 배치되는 제1 뱅크, 상기 기판의 상기 서브 영역 상에 배치되는 단차 보상 패턴, 상기 제1 뱅크 상에 배치되며, 서로 이격된 제1 전극 및 제2 전극, 및 상기 발광 영역에서 상기 제1 전극 및 상기 제2 전극 사이에 배치된 발광 소자를 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 CMP 공정을 이용하여 접촉 전극을 형성함으로써, 접촉 전극을 형성하는 공정 마진이 개선된 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 CMP 공정을 이용하여 접촉 전극을 형성함으로써, 접촉 전극을 형성하는 공정 마진이 개선된 표시 장치의 제조 공정을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 발광 영역 및 상기 발광 영역의 일 측에 위치하는 서브 영역을 포함하는 기판, 상기 기판의 상기 발광 영역 상에 배치되는 제1 뱅크, 상기 기판의 상기 서브 영역 상에 배치되는 단차 보상 패턴, 상기 제1 뱅크 상에 배치되며, 서로 이격된 제1 전극 및 제2 전극, 및 상기 발광 영역에서 상기 제1 전극 및 상기 제2 전극 사이에 배치된 발광 소자를 포함한다.
상기 제1 뱅크의 상면과 상기 제1 패턴의 상면은 동일한 레벨에 위치할 수 있다.
상기 제1 뱅크는 서로 이격된 제1 서브 뱅크 및 제2 서브 뱅크를 포함하며, 상기 제1 전극은 상기 제1 서브 뱅크 상에 배치되고, 상기 제2 전극은 상기 제2 서브 뱅크 상에 배치될 수 있다.
상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층; 및 상기 발광 소자 상에 배치되며, 상기 발광 소자의 양 단부를 노출하는 제2 절연층을 더 포함하되, 상기 발광 소자는 상기 제1 절연층 상에 배치될 수 있다.
상기 제1 뱅크의 상면 상에 배치된 제1 절연층의 상면과 상기 제2 절연층의 상면은 동일한 레벨에 위치할 수 있다.
상기 제1 전극 및 상기 발광 소자의 일 단부와 전기적으로 연결되는 제1 접촉 전극, 및 상기 제2 전극 및 상기 발광 소자의 타 단부와 전기적으로 연결되는 제2 접촉 전극을 더 포함하되, 상기 제1 접촉 전극과 상기 제2 접촉 전극은 상기 제2 절연층을 사이에 두고 서로 이격될 수 있다.
상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 제1 뱅크의 상면 및 상기 제2 절연층의 상면 상에는 배치되지 않을 수 있다.
상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 배치된 제3 절연층, 및 상기 제3 절연층 상에 배치된 제4 절연층을 더 포함하되, 상기 제3 절연층이 포함하는 물질은 상기 제4 절연층이 포함하는 물질과 서로 상이할 수 있다.
상기 제3 절연층 및 상기 제4 절연층은 상기 제1 뱅크의 상면 및 상기 제2 절연층의 상면 상에는 배치되지 않을 수 있다.
상기 제3 절연층은 실리콘 질화물(SiNx)를 포함하고, 상기 제4 절연층은 실리콘 산화물(SiOx)를 포함할 수 있다.
상기 제1 전극 및 상기 제2 전극은 연장되어 상기 단차 보상 패턴 상에도 배치되되, 상기 제1 전극 및 상기 제2 전극은 각각 상기 단차 보상 패턴의 상면의 적어도 일부를 노출할 수 있다.
상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층을 더 포함하고, 상기 발광 소자는 상기 제1 절연층 상에 배치되며, 상기 제1 절연층은 상기 발광 영역에서 상기 제1 전극의 일부를 노출하는 제1 개구부, 상기 발광 영역에서 상기 제2 전극의 일부를 노출하는 제2 개구부, 및 상기 서브 영역에서 단차 보상 패턴의 상면의 일부를 노출하는 제3 개구부를 포함할 수 있다.
상기 제3 개구부는 상기 서브 영역에서 상기 제1 전극 및 상기 제2 전극과 비중첩할 수 있다.
상기 제3 개구부가 위치하는 높이는 상기 제1 개구부 및 상기 제2 개구부가 위치하는 높이보다 높을 수 있다.
상기 제1 뱅크와 상기 단차 보상 패턴은 동일한 층에 형성될 수 있다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 발광 영역 및 서브 영역을 포함하는 기판을 준비하는 단계, 상기 발광 영역과 상기 서브 영역을 걸쳐 배치되며 서로 이격된 제1 정렬 라인 및 제2 정렬 라인을 형성하는 단계, 상기 발광 영역에서 상기 제1 정렬 라인과 상기 제2 정렬 라인 사이에 발광 소자를 배치하는 단계, 상기 발광 소자 상에 상기 발광 소자의 양 단부를 노출하는 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 접촉 전극 물질층을 형성하는 단계, 화학적 기계적 연마(CMP,Chemical mechanical planarization) 공정을 이용하여 상기 접촉 전극 물질층의 일부를 노출하는 식각 마스크를 형성하는 단계, 상기 식각 마스크를 이용하여 상기 접촉 전극 물질층의 일부 영역을 제거하여 제1 접촉 전극 및 제2 접촉 전극을 형성하는 단계를 포함하되, 상기 식각 마스크가 노출하는 상기 접촉 전극 물질층의 일부 영역은 상기 제1 절연층의 상면 상에 배치되고, 상기 제1 접촉 전극과 상기 제2 접촉 전극은 상기 제1 절연층을 사이에 두고 서로 이격된다.
상기 식각 마스크를 형성하는 단계는, 상기 접촉 전극 물질층 상에 포토레지스트층을 전면적으로 도포하는 단계; 및 상기 접촉 전극 물질층을 연마 정지막으로 이용하여 화학적 기계적 연마(CMP,Chemical mechanical planarization) 공정을 수행하여 상기 포토레지스트층의 일부를 제거하는 단계를 포함하되, 상기 화학적 기계적 연마(CMP) 공정을 통해 상기 포토레지스트층의 일부가 연마되어 상기 식각 마스크가 형성될 수 있다.
상기 제1 절연층의 인접 영역에서 상기 식각 마스크의 상면과 상기 접촉 전극 물질층의 상면은 동일한 평면 상에 위치할 수 있다.
상기 식각 마스크를 형성하는 단계는, 상기 접촉 전극 물질층 상에 제1 절연 물질층, 및 상기 제1 절연 물질층 상에 제2 절연 물질층을 순차 적층하는 단계; 및 상기 제1 절연 물질층을 연마 정지막으로 이용하여 화학적 기계적 연마(CMP,Chemical mechanical planarization) 공정을 수행하여 제2 절연층 물질층의 일부를 제거하여 제2 절연층을 형성하는 단계를 포함하되, 상기 제2 절연층은 상기 제1 절연층의 상면 상에 배치된 상기 제1 절연 물질층의 일부를 노출할 수 있다.
상기 제1 절연층의 인접 영역에서 상기 제1 절연 물질층의 상면과 상기 제2 절연층의 상면은 동일 평면 상에 위치할 수 있다.
상기 제2 절연층이 노출하는 상기 제1 절연 물질층의 일부를 제거하여 제3 절연층을 형성하는 단계를 더 포함하되, 상기 제3 절연층 및 상기 제2 절연층은 상기 제1 절연층의 상면 상에 배치된 상기 접촉 전극 물질층을 노출하고, 상기 제3 절연층 및 상기 제2 절연층은 상기 식각 마스크를 구성할 수 있다.
상기 제1 절연 물질층과 상기 제2 절연 물질층은 무기 물질을 포함하되, 상기 제1 절연 물질층과 상기 제2 절연 물질층은 서로 상이한 물질을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 일 실시예에 따르면 제2 절연층 상에 형성된 접촉 전극 물질층을 제2 절연층을 사이에 두고 서로 이격된 제1 접촉 전극과 제2 접촉 전극으로 형성하기 위한 접촉 전극 분리 공정을 CMP 공정을 이용하여 수행될 수 있다. 구체적으로, 제2 절연층에 의해 형성되는 접촉 전극 물질층을 연마 정지막으로 이용하여 CMP 공정을 수행하여 포토레지스트 패턴을 형성함으로써 안정적으로 접촉 전극 물질층을 분리시켜 제1 접촉 전극과 제2 접촉 전극을 형성할 수 있다. 따라서, CMP 공정을 이용하여 안정적으로 제1 접촉 전극과 제2 접촉 전극을 형성함으로써, 표시 장치의 공정 마진이 개선될 수 있다. 또한, 서브 영역에 제2 절연층의 상면의 높이와 유사하거나 동일한 단차 보상 패턴을 형성하고 단차 보상 패턴 상에 정렬 라인층을 형성함으로써, 정렬 라인 분리 공정에서 별도의 마스크 공정 없이 정렬 라인층을 분리시켜 제1 전극과 제2 전극을 형성할 수 있다. 따라서, 표시 장치의 제조 공정 효율이 개선될 수 있다.
본 발명의 다른 실시예에 따르면 제2 절연층 상에 형성된 접촉 전극 물질층을 제2 절연층을 사이에 두고 서로 이격된 제1 접촉 전극과 제2 접촉 전극으로 형성하기 위한 접촉 전극 분리 공정은 제1 무기막 및 제1 무기막과 상이한 물질을 가지는 제2 무기막을 이용한 CMP 공정을 통해 수행될 수 있다. 구체적으로, 제2 절연층에 의해 형성되는 접촉 전극 물질층 상에 제1 무기막 및 제2 무기막을 순차 형성하고 제2 무기막을 제1 무기막을 연마 정지막으로 이용하여 연마하고, 제1 무기막에 의해 노출되는 제2 무기막을 제거함으로써 안정적으로 접촉 전극 물질층을 분리시켜 제1 접촉 전극과 제2 접촉 전극을 형성할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면 배치도이다.
도 3은 도 2의 Q1-Q1'선을 따라 자른 일 예를 나타낸 단면도이다.
도 4는 도 2의 Q2-Q2'선을 따라 자른 일 예를 나타낸 단면도이다.
도 5는 도 2의 Q3-Q3'선을 따라 자른 일 예를 나타낸 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7은 도 5의 표시 장치의 일 예를 나타낸 확대 단면도이다.
도 8 내지 도 28은 도 5의 표시 장치의 제조 방법의 공정 단계별 평면도들 및 단면도들이다.
도 29는 도 5의 표시 장치의 다른 예를 나타낸 확대 단면도이다.
도 30은 도 2의 Q3-Q3'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 31 내지 도 38은 도 30의 표시 장치의 제조 방법의 공정 단계별 평면도들 및 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일측에 배치될 수 있다. 실시예들에서 다른 별도의 언급이 없는 한, 표시 장치(10)를 설명함에 있어서, "상부"는 제3 방향(DR3) 일측으로 표시 방향을 나타내고, 마찬가지로 "상면"은 제3 방향(DR3) 일측을 향하는 표면을 나타낸다. "하부"는 제3 방향(DR3) 타측으로 표시 방향의 반대 방향을 나타내고, "하면"은 제3 방향(DR3) 타측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, "우측"는 제1 방향(DR1) 일측, "좌측"는 제1 방향(DR1) 타측, "상측"은 제2 방향(DR2) 일측, "하측"는 제2 방향(DR2) 타측을 가리킨다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 각 화소(PX)는 무기 입자로 이루어진 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면 배치도이다.
도 2를 참조하면, 표시 장치(10)의 각 화소(PX)는 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
발광 영역(EMA)은 발광 소자(ED)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 또한, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.
각 화소(PX)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않을 수 있다. 서브 영역(SA)은 일 화소(PX) 내에서 발광 영역(EMA)의 상측(또는 제2 방향(DR2) 일측)에 배치될 수 있다. 서브 영역(SA)은 제2 방향(DR2)으로 이웃하여 배치된 화소(PX)의 발광 영역(EMA) 사이에 배치될 수 있다. 서브 영역(SA)은 제2 방향(DR2)을 따라 서로 이웃하는 각 화소(PX)에 포함되는 전극층(200)이 분리되는 영역을 포함할 수 있다.
표시 장치(10)의 각 화소(PX)는 전극층(200), 제1 뱅크(400), 단차 보상 패턴(430), 제2 뱅크(600), 복수의 발광 소자(ED), 제1 절연층(510, 도 3 참조), 제2 절연층(520) 및 접촉 전극층(700)을 포함한다.
이하, 표시 장치(10)의 일 화소(PX)에 배치되는 복수의 부재의 평면 배치에 대하여 설명한다.
제2 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(600)는 각 화소(PX)의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분할 수 있다. 또한, 제2 뱅크(600)는 각 화소(PX) 내에서 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)을 구분할 수 있다. 즉, 제2 뱅크(600)는 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)을 정의할 수 있다.
제2 뱅크(600)는 후술하는 표시 장치(10)의 제조 공정 중 복수의 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 하는 역할을 할 수 있다. 또한, 제2 뱅크(600)에 의해 발광 영역(EMA)과 서브 영역(SA)이 구분됨에 따라, 복수의 발광 소자(ED)는 상기 잉크젯 프린팅 공정에서 발광 영역(EMA) 내에 분사되고 서브 영역(SA)에는 분사되지 않을 수 있다. 따라서, 복수의 발광 소자(ED)는 발광 영역(EMA) 내에는 배치되되, 서브 영역(SA)에는 배치되지 않을 수 있다.
제1 뱅크(400)는 발광 영역(EMA) 내에 배치될 수 있다. 제1 뱅크(400)는 발광 영역(EMA)에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 뱅크(400)는 제2 방향(DR2)으로 연장되되, 발광 영역(EMA)을 둘러싸는 제2 뱅크(600)와 이격될 수 있다. 즉, 제1 뱅크(400)의 제2 방향(DR2)으로의 길이는 제2 뱅크(600)가 둘러싸는 발광 영역(EMA)의 제2 방향(DR2)으로의 길이보다 작을 수 있다. 다만, 이에 제한되지 않고 제1 뱅크(400)는 제2 방향(DR2)으로 연장되어 서브 영역(SA)에도 일부 배치될 수 있다.
제1 뱅크(400)는 일 방향으로 연장되며, 상기 일 방향과 교차하는 타 방향으로 서로 이격된 복수의 서브 뱅크를 포함할 수 있다. 복수의 서브 뱅크가 서로 이격 대향하도록 배치됨으로써, 복수의 서브 뱅크는 이들 사이에 복수의 발광 소자(ED)가 배치되는 공간을 제공하는 역할을 할 수 있다.
제1 뱅크(400)는 제2 방향(DR2)으로 연장되며, 제1 방향(DR1)으로 서로 이격된 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다. 예를 들어, 제1 서브 뱅크(410)는 평면상 발광 영역(EMA)에서 좌측에 배치되고, 제2 서브 뱅크(420)는 평면상 발광 영역(EMA)에서 우측에 배치될 수 있다. 한편, 도면에서는 제1 뱅크(400)가 2개의 서브 뱅크(즉, 제1 서브 뱅크(410) 및 제2 서브 뱅크(420))를 포함하는 것으로 도시하였으나, 제1 뱅크(400)가 포함하는 복수의 서브 뱅크의 개수는 이에 제한되지 않는다. 예를 들어, 제1 뱅크(400)는 후술하는 전극의 수에 따라 3개 이상의 복수의 서브 뱅크를 포함할 수도 있다.
단차 보상 패턴(430)은 서브 영역(SA)에 배치될 수 있다. 단차 보상 패턴(430)은 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형 형상을 가질 수 있다. 단차 보상 패턴(430)은 서브 영역(SA)을 둘러싸는 제2 뱅크(600)와 이격될 수 있다. 단차 보상 패턴(430)은 서브 영역(SA)에 배치되어, 서브 영역(SA)에 배치된 전극층(200)을 제2 방향(DR2)으로 커버할 수 있다. 후술하는 바와 같이, 단차 보상 패턴(430)은 단면상 서브 영역(SA)에서 제3 방향(DR3)으로 돌출된 형상을 가지도록 형성됨으로써 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치되는 전극층(200)의 상면의 단차를 보상하는 역할을 할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
전극층(200)은 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있다. 전극층(200)은 일 방향으로 연장된 형상을 가질 수 있다. 전극층(200)은 표시 장치(10)의 제조 공정에서 일 방향으로 연장된 정렬 라인층(200', 도 10 참조)으로 형성되어 발광 소자(ED)를 정렬하기 위한 전계를 생성하는 데에 활용될 수 있다. 예를 들어, 정렬 라인층(200')은 제2 방향(DR2)으로 연장되어 제2 방향(DR2)을 따라 서로 이웃하는 화소(PX)에 걸쳐 배치되며, 동일한 열에 위치하는 복수의 화소(PX)에 동일한 정렬 신호를 인가할 수 있다. 발광 소자(ED)는 상기 정렬 신호에 따라 정렬 라인층(200') 상에 생성된 전계에 의해 유전영동힘을 받아 정렬될 수 있다. 전극층(200)은 발광 소자(ED)의 정렬 공정이 수행된 후, 후속 공정을 통해 상기 정렬 라인층(200')을 서브 영역(SA)에서 분리하여 형성될 수 있다. 구체적으로, 상기 제2 방향(DR2)으로 연장된 정렬 라인층(200')을 분리하여 전극층(200)을 형성하는 공정은 서브 영역(SA)에 배치된 단차 보상 패턴(430)의 상면 상에서 수행될 수 있다.
전극층(200)은 일 방향으로 연장되며, 상기 일 방향과 교차하는 타 방향으로 서로 이격된 복수의 전극을 포함할 수 있다. 예를 들어, 전극층(200)은 제2 방향(DR2)으로 연장되며, 제1 방향(DR1)으로 서로 이격된 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 한편, 도면에서는 전극층(200)이 2개의 전극(즉, 제1 전극(210) 및 제2 전극(220))을 포함하는 것을 도시하였으나, 전극층(200)이 포함하는 복수의 전극의 개수는 이에 제한되지 않는다. 예를 들어, 전극층(200)은 서로 이격된 3개 이상의 복수의 전극을 포함할 수도 있다.
제1 전극(210)은 평면상 화소(PX)의 좌측에 배치될 수 있다. 제1 전극(210)은 제2 방향(DR2)으로 연장되어, 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있다.
제1 전극(210)은 발광 영역(EMA)에서 제1 서브 뱅크(410) 상에 배치되고, 서브 영역(SA)에서 단차 보상 패턴(430) 상에 배치될 수 있다. 제1 전극(210)은 발광 영역(EMA)에서는 제2 방향(DR2)으로 연장되어 제1 서브 뱅크(410)를 제3 방향(DR3)으로 완전히 커버하되, 서브 영역(SA)에서는 단차 보상 패턴(430)의 상면의 적어도 일부를 제3 방향(DR3)으로 노출할 수 있다. 상기 제1 전극(210)이 노출하는 단차 보상 패턴(430)의 상면의 일부 영역은 제2 방향(DR2)으로 이웃한 화소(PX)의 제1 전극(210)과 서로 분리되는 영역일 수 있다. 즉, 제2 방향(DR2)으로 이웃한 화소(PX)들의 각 제1 전극(210)은 단차 보상 패턴(430) 상에서 제2 방향(DR2)으로 서로 이격 대향할 수 있다.
제2 전극(220)은 평면상 화소(PX)의 우측에 배치될 수 있다. 제2 전극(220)은 제1 전극(210)과 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다. 제2 전극(220)은 제2 방향(DR2)으로 연장되어, 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있다.
제2 전극(220)은 발광 영역(EMA)에서 제2 서브 뱅크(420) 상에 배치되고, 서브 영역(SA)에서 단차 보상 패턴(430) 상에 배치될 수 있다. 제2 전극(220)은 발광 영역(EMA)에서는 제2 방향(DR2)으로 연장되어 제2 서브 뱅크(420)를 제3 방향(DR3)으로 완전히 커버하되, 서브 영역(SA)에서는 단차 보상 패턴(430)의 상면의 적어도 일부를 제3 방향(DR3)으로 노출할 수 있다. 상기 제2 전극(220)이 노출하는 단차 보상 패턴(430)의 상면의 일부 영역은 제2 방향(DR2)으로 이웃한 화소(PX)의 제2 전극(220)과 서로 분리되는 영역일 수 있다. 즉, 제2 방향(DR2)으로 이웃한 화소(PX)들의 각 제2 전극(210)은 단차 보상 패턴(430) 상에서 제2 방향(DR2)으로 서로 이격 대향할 수 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 서브 뱅크(410)와 제2 서브 뱅크(420)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(210)의 제1 방향(DR1)으로의 폭은 제1 서브 뱅크(410)의 제1 방향(DR1)으로의 폭보다 클 수 있고, 제2 전극(220)의 제1 방향(DR1)으로의 폭은 제2 서브 뱅크(420)의 제1 방향(DR1)으로의 폭보다 클 수 있다. 따라서, 평면상 제1 전극(210)과 제2 전극(220) 사이의 제1 방향(DR1)으로의 간격은 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 제1 방향(DR1)으로의 간격보다 작을 수 있다.
단차 보상 패턴(430)의 제1 방향(DR1)의 폭은 제1 전극(210)의 제1 방향(DR1)의 폭, 제2 전극(220)의 제1 방향(DR1)의 폭, 및 제1 전극(210)과 제2 전극(220) 사이의 제1 방향(DR1)으로의 간격의 합보다 클 수 있다. 즉, 단차 보상 패턴(430)은 제1 전극(210) 및 제2 전극(220)을 제2 방향(DR2)으로 커버할 수 있다. 단차 보상 패턴(430)의 제1 방향(DR1)의 폭이 제1 전극(210)의 제1 방향(DR1)의 폭, 제2 전극(220)의 제1 방향(DR1)의 폭 및 제1 전극(210)과 제2 전극(220) 사이의 제1 방향(DR1)으로의 간격의 합보다 크게 형성됨에 따라, 상기 복수의 전극, 즉 제1 전극(210) 및 제2 전극(220)을 형성하기 위한 정렬 라인층(200')의 분리 공정(이하, '정렬 라인 분리 공정'으로도 지칭될 수 있음)은 단차 보상 패턴(430)의 상면 상에서 수행될 수 있다.
복수의 발광 소자(ED)는 발광 영역(EMA)에 배치될 수 있다. 복수의 발광 소자(ED)는 서브 영역(SA)에는 배치되지 않을 수 있다. 복수의 발광 소자(ED)는 발광 영역(EMA) 내에서 복수의 서브 뱅크 사이에 배치될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 배치될 수 있다.
복수의 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 복수의 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 배치될 수 있다. 복수의 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 발광 소자(ED)의 일 단부가 제1 전극(210) 상에 놓이고, 발광 소자(ED)의 타 단부가 제2 전극(220) 상에 놓이도록 배치될 수 있다.
복수의 발광 소자(ED)들은 제1 전극(210) 및 제2 전극(220)이 연장된 제2 방향(DR2)을 따라 서로 이격 배치되며, 실질적으로 상호 평행하게 정렬될 수 있다.
각 발광 소자(ED)의 길이(즉, 도면에서 발광 소자(ED)의 제1 방향(DR1)으로의 길이)는 제1 방향(DR1)으로 이격된 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 최단 간격보다 작을 수 있다. 또한, 각 발광 소자(ED)의 길이는 제1 방향(DR1)으로 이격된 제1 전극(210)과 제2 전극(220) 사이의 최단 간격보다 클 수 있다. 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 제1 방향(DR1)으로의 간격이 각 발광 소자(ED)의 길이보다 크게 형성되고, 제1 전극(210)과 제2 전극(220) 사이의 제1 방향(DR1)으로의 간격이 각 발광 소자(ED)의 길이보다 작게 형성되므로써, 복수의 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다.
제2 절연층(520)은 발광 영역(EMA)에 배치될 수 있다. 제2 절연층(520)은 평면상 발광 영역(EMA)에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 절연층(520)은 각 화소(PX) 내에서 선형 또는 섬형 패턴을 형성할 수 있다.
제2 절연층(520)은 발광 영역(EMA)에서 복수의 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(520)의 일부 영역은 발광 영역(EMA)에서 복수의 발광 소자(ED)의 일부 영역과 제3 방향(DR3)으로 중첩되고, 다른 일부 영역은 복수의 발광 소자(ED)가 노출하는 하부의 부재 상에 배치될 수 있다. 제2 절연층(520)은 복수의 발광 소자(ED) 상에서 복수의 발광 소자(ED)의 외면을 감싸도록 형성될 수 있다. 제2 절연층(520)은 복수의 발광 소자(ED)의 외면을 감싸며 제2 방향(DR2)으로 연장되도록 형성되어 서로 이격된 복수의 발광 소자(ED)를 고정하는 역할을 할 수 있다.
제2 절연층(520)은 복수의 발광 소자(ED)의 양 단부를 노출할 수 있다. 따라서, 제2 절연층(520)의 제1 방향(DR1)의 폭은 상기 발광 소자(ED)의 길이(도면에서 발광 소자(ED)의 제1 방향(DR1)으로의 길이)보다 작을 수 있다.
접촉 전극층(700)은 발광 영역(EMA)에 배치될 수 있다. 접촉 전극층(700)은 발광 영역(EMA)에서 전극층(200) 상에 배치될 수 있다. 접촉 전극층(700)은 전극층(200) 및 복수의 발광 소자(ED)와 각각 접촉하여 이들을 연결하는 역할을 할 수 있다.
접촉 전극층(700)은 서로 이격된 복수의 접촉 전극을 포함할 수 있다. 접촉 전극층(700)은 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다.
제1 접촉 전극(710)은 발광 영역(EMA)에서 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제1 전극(210) 상에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(710)은 발광 영역(EMA)에서 제1 전극(210) 및 발광 소자(ED)의 일 단부와 각각 접촉할 수 있다. 제1 접촉 전극(710)은 발광 영역(EMA)에서 제1 절연층(510, 도 4 참조)이 포함하는 제1 개구부(OP1)에 의해 노출된 제1 전극(210)과 접촉할 수 있고, 제2 절연층(520)에 의해 노출된 발광 소자(ED)의 일 단부와 접촉할 수 있다. 즉, 제1 접촉 전극(710)은 제1 전극(210)과 발광 소자(ED)의 일 단부를 전기적으로 연결하는 역할을 할 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에서 제1 서브 뱅크(410)의 측면 상에는 배치되되, 제1 서브 뱅크(410)의 상면 상에는 배치되지 않을 수 있다. 또한, 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부 상에서 제2 절연층(520)의 측면 상에는 배치되되, 제2 절연층(520)의 상면 상에는 배치되지 않을 수 있다. 따라서, 제1 접촉 전극(710)은 평면상 서로 대향하는 제1 서브 뱅크(410)의 일 측변과 제2 절연층(520)의 일 측변과 맞닿아 접할 수 있다.
제2 접촉 전극(720)은 발광 영역(EMA)에서 제2 전극(220) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제2 전극(220) 상에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 접촉 전극(720)은 발광 영역(EMA)에서 제2 전극(220) 및 발광 소자(ED)의 타 단부와 각각 접촉할 수 있다. 제2 접촉 전극(720)은 발광 영역(EMA)에서 제1 절연층(510)이 포함하는 제2 개구부(OP2)에 의해 노출된 제2 전극(220)과 접촉할 수 있고, 제2 절연층(520)에 의해 노출된 발광 소자(ED)의 타 단부와 접촉할 수 있다. 즉, 제2 접촉 전극(720)은 제2 전극(220)과 발광 소자(ED)의 타 단부를 전기적으로 연결하는 역할을 할 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 상에서 제2 서브 뱅크(420)의 측면 상에는 배치되되, 제2 서브 뱅크(420)의 상면 상에는 배치되지 않을 수 있다. 또한, 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부 상에서 제2 절연층(520)의 측면 상에는 배치되되, 제2 절연층(520)의 상면 상에는 배치되지 않을 수 있다. 따라서, 제2 접촉 전극(720)은 평면상 서로 대향하는 제2 서브 뱅크(420)의 일 측변과 제2 절연층(520)의 일 측변과 맞닿아 접할 수 있다.
제1 접촉 전극(710)과 제2 접촉 전극(720)은 제2 절연층(520)을 사이에 두고 서로 이격될 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)은 상호 전기적으로 절연될 수 있다.
제1 접촉 전극(710)과 제2 접촉 전극(720)은 동일한 물질을 포함할 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)은 동일한 층에 형성될 수 있다. 예시적인 실시예에서, 제1 접촉 전극(710)과 제2 접촉 전극(720)은 동일한 공정을 통해 동시에 형성될 수 있다. 제1 접촉 전극(710) 및 제2 접촉 전극(720)은 제1 뱅크(400) 및 제2 절연층(520) 상에 접촉 전극 물질층(700', 도 20 참조)을 형성한 후, 제1 뱅크(400)의 상면 및 제2 절연층(520) 상면 상에 배치된 접촉 전극 물질층(700', 도 20 참조)의 일부를 제거(이하, '접촉 전극 분리 공정' 또는 '접촉 전극 패턴화 공정'으로도 지칭될 수 있음)하여 형성될 수 있다.
도 3은 도 2의 Q1-Q1'선을 따라 자른 일 예를 나타낸 단면도이다. 도 4는 도 2의 Q2-Q2'선을 따라 자른 일 예를 나타낸 단면도이다. 도 5는 도 2의 Q3-Q3'선을 따라 자른 일 예를 나타낸 단면도이다.
도 2 내지 도 5를 참조하면, 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치되는 회로 소자층(CCL), 회로 소자층(CCL) 상에 배치된 전극층(200), 제1 뱅크(400), 단차 보상 패턴(430), 제2 뱅크(600), 복수의 발광 소자(ED), 제1 절연층(510), 제2 절연층(520) 및 제3 절연층(530) 및 접촉 전극층(700)을 포함하는 발광 소자층을 포함할 수 있다.
먼저, 도 3 및 도 4를 참조하여, 기판(SUB), 및 기판(SUB) 상에 배치된 회로 소자층(CCL)의 복수의 층에 대하여 설명하기로 한다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
회로 소자층(CCL)은 기판(SUB) 상에 배치될 수 있다. 회로 소자층(CCL)은 복수의 도전층, 적어도 하나의 트랜지스터(TR), 복수의 절연막, 제1 전압 라인(VL1) 및 제2 전압 라인(VL2)을 포함할 수 있다.
하부 금속층(BML)은 기판(SUB) 상에 배치될 수 있다. 하부 금속층(BML)은 트랜지스터(TR)의 액티브층(ACT)을 보호하는 역할을 하는 차광층일 수 있다. 하부 금속층(BML)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
하부 금속층(BML)은 하부에서 적어도 트랜지스터(TR)의 액티브층(ACT)의 채널 영역을 커버하도록 배치될 수 있고, 나아가 트랜지스터(TR)의 액티브층(ACT) 전체를 커버하도록 배치될 수도 있다. 다만, 이에 제한되지 않고, 하부 금속층(BML)은 생략될 수도 있다.
버퍼층(161)은 하부 금속층(BML) 상에 배치될 수 있다. 버퍼층(161)은 하부 금속층(BML)이 배치된 기판(SUB)의 전면을 덮도록 배치될 수 있다. 버퍼층(161)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 복수의 트랜지스터를 보호하는 역할을 할 수 있다.
반도체층은 버퍼층(161) 상에 배치된다. 반도체층은 트랜지스터(TR)의 액티브층(ACT)을 포함할 수 있다. 트랜지스터(TR)의 액티브층(ACT)은 상술한 바와 같이 하부 금속층(BML)과 중첩하여 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 반도체층이 다결정 실리콘을 포함하는 경우, 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 반도체층이 다결정 실리콘을 포함하는 경우, 트랜지스터(TR)의 액티브층(ACT)은 불순물로 도핑된 복수의 도핑 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 다른 예시적인 실시예에서, 반도체층은 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
게이트 절연막(162)은 반도체층 상에 배치될 수 있다. 게이트 절연막(162)은 각 트랜지스터의 게이트 절연막으로 기능할 수 있다. 게이트 절연막(162)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
제1 도전층은 게이트 절연막(162) 상에 배치될 수 있다. 제1 도전층은 트랜지스터(TR)의 게이트 전극(GE)을 포함할 수 있다. 트랜지스터(TR)의 게이트 전극(GE)은 트랜지스터(TR)의 액티브층(ACT)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
제1 층간 절연막(163)은 제1 도전층 상에 배치될 수 있다. 제1 층간 절연막(163)은 트랜지스터(TR)의 게이트 전극(GE)을 덮도록 배치될 수 있다. 제1 층간 절연막(163)은 제1 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며, 제1 도전층을 보호할 수 있다.
제2 도전층(140)은 제1 층간 절연막(163) 상에 배치될 수 있다. 제2 도전층(140)은 트랜지스터(TR)의 드레인 전극(SD1)과 소스 전극(SD2)을 포함할 수 있다. 도면에는 도시하지 않았으나, 제2 도전층은 데이터 라인을 더 포함할 수 있다.
트랜지스터(TR)의 드레인 전극(SD1)과 소스 전극(SD2)은 각각 제1 층간 절연막(163) 및 게이트 절연막(162)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 액티브층(ACT)의 양 단부 영역과 전기적으로 연결될 수 있다. 또한, 드레인 전극(SD1)은 제1 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 또 다른 컨택홀을 통해 하부 금속층(BML)과 전기적으로 연결될 수 있다.
제2 층간 절연막(164)은 제2 도전층(140) 상에 배치될 수 있다. 제2 층간 절연막(164)은 제2 도전층(140)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층(140)을 보호할 수 있다.
제3 도전층(150)은 제2 층간 절연막(164) 상에 배치될 수 있다. 제3 도전층(150)은 제1 전압 라인(VL1), 제2 전압 라인(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다.
제1 전압 라인(VL1)에는 트랜지스터(TR)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제1 전압 라인(VL1)은 제2 층간 절연막(164)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 드레인 전극(SD1)과 전기적으로 연결될 수 있다.
제2 전압 라인(VL2)은 후술하는 패시베이션층(165) 및 비아층(166)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다. 제2 전압 라인(VL2)에 인가된 제2 전원 전압은 제2 전극(220)에 공급될 수 있다. 제2 전압 라인(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(ED)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수 있다.
제1 도전 패턴(CDP)은 트랜지스터(TR)와 전기적으로 연결될 수 있다. 도면에는 도시하지 않았으나, 제1 도전 패턴(CDP)은 제2 층간 절연막(164)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 소스 전극(SD2)과 전기적으로 연결될 수 있다. 또한, 제1 도전 패턴(CDP)은 패시베이션층(165) 및 비아층(166)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다. 트랜지스터(TR)는 제1 전압 라인(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(210)으로 전달할 수 있다.
패시베이션층(165)은 제3 도전층(150) 상에 배치될 수 있다. 패시베이션층(165)은 제3 도전층(150) 상에 배치되어 상기 제3 도전층(150)을 보호하는 역할을 할 수 있다.
비아층(166)은 패시베이션층(165) 상에 배치될 수 있다. 비아층(166)은 표면 평탄화 기능을 수행할 수 있다. 비아층(166)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다.
상술한 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163), 제2 층간 절연막(164) 및 패시베이션층(165)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163), 제2 층간 절연막(164) 및 패시베이션층(165)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163), 제2 층간 절연막(164) 및 패시베이션층(165)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.
또한, 제1 도전층, 제2 도전층(140) 및 제3 도전층(150)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
발광 소자층은 비아층(166) 상에 배치될 수 있다. 이하, 도 3 내지 도 5를 참조하여, 회로 소자층(CCL) 상에 배치된 발광 소자층의 구조에 대하여 설명하기로 한다.
제1 뱅크(400)는 발광 영역(EMA)에서 비아층(166) 상에 배치될 수 있다. 제1 뱅크(400)는 비아층(166)의 일면을 기준으로 기판(SUB)의 두께 방향(즉, 제3 방향(DR3))으로 돌출된 형상을 가질 수 있다.
제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 비아층(166)의 일면에 직접 배치될 수 있다. 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 비아층(166)의 상면을 기준으로 기판(SUB)의 두께 방향으로 돌출된 구조를 가질 수 있다. 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 비아층(166)의 상면을 기준으로 소정의 높이를 가지도록 형성될 수 있다. 본 명세서에서, 각 부재의 높이는 기판(SUB) 또는 비아층(166)의 상면과 같은 기준면으로부터 각 부재의 최상면(예컨대, 상면)까지의 거리로 측정될 수 있다.
제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 상면 및 측면을 포함할 수 있다. 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)의 돌출된 부분은 경사진 측면을 가질 수 있다. 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 경사진 측면을 포함하여 발광 소자(ED)에서 방출되어 제1 서브 뱅크(410)와 제2 서브 뱅크(420)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다. 즉, 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 제1 전극(210) 및 제2 전극(220)과 함께 광의 진행 방향을 표시 방향으로 바꾸는 반사 격벽의 역할을 할 수 있다.
제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 발광 영역(EMA)에서 제1 방향(DR1)으로 이격될 수 있다. 제1 서브 뱅크(410)의 측면과 제2 서브 뱅크(420)의 측면은 서로 이격 대향할 수 있다. 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 발광 영역(EMA)에서 서로 이격 대향하도록 배치되며, 비아층(166)의 상면을 기준으로 돌출되도록 형성되어 복수의 발광 소자(ED)가 배치되는 공간을 제공하는 역할도 할 수 있다.
한편, 도면에서는 제1 뱅크(400)의 측면이 선형의 형상으로 경사진 것을 도시하였으나. 이에 제한되지 않는다. 예를 들어, 제1 뱅크(400)의 측면(또는 외면)은 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 이 경우에도 제1 뱅크(400)는 소정의 높이를 가지도록 비아층(166)의 일면을 기준으로 제3 방향(DR3)으로 돌출된 형상을 가질 수 있다.
제1 뱅크(400)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
단차 보상 패턴(430)은 서브 영역(SA)에서 비아층(166) 상에 배치될 수 있다. 단차 보상 패턴(430)은 비아층(166)의 일면에 직접 배치될 수 있다. 단차 보상 패턴(430)은 비아층(166)의 일면을 기준으로 기판(SUB)의 두께 방향(즉, 제3 방향(DR3))으로 돌출된 형상을 가질 수 있다. 단차 보상 패턴(430)은 비아층(166)의 상면을 기준으로 소정의 높이를 가지도록 형성될 수 있다.
단차 보상 패턴(430)은 제1 뱅크(400)와 동일한 층(또는 레벨)에 형성될 수 있다. 또한, 단차 보상 패턴(430)은 발광 소자(ED) 상에 배치되는 제2 절연층(520)의 상면의 높이와 실질적으로 동일하거나 유사할 수 있다. 본 명세서에서, 각 부재의 높이는 기판(SUB) 또는 비아층(166)의 상면과 같은 기준면으로부터 측정될 수 있다. 몇몇 실시예에서, 단차 보상 패턴(430)은 제1 뱅크(400)와 동일한 공정을 통해 형성될 수 있다. 즉, 단차 보상 패턴(430)은 제1 뱅크(400)와 동일한 공정을 통해 패턴화되어 형성될 수 있다. 이 경우, 단차 보상 패턴(430)은 제1 뱅크(400)와 동일한 물질을 포함할 수 있다. 다만, 이에 제한되지 않고, 다른 몇몇 실시예에서 단차 보상 패턴(430)은 제1 뱅크(400)와 동일한 층에 형성되되, 제1 뱅크(400)와 별도의 공정을 통해 형성될 수도 있다.
단차 보상 패턴(430)이 서브 영역(SA)에서 제2 절연층(520)의 상면과 실질적으로 동일한 높이를 갖도록 형성됨으로써, 정렬 라인층(200', 도 11 참조)을 분리하여 제2 방향(DR2)으로 이웃한 화소(PX) 마다 분리된 전극층(200)을 형성하는 정렬 라인 분리 공정을 추가적인 마스크 공정 없이 수행할 수 있다. 또한, 정렬 라인층(200', 도 11 참조)이 서브 영역(SA)에서 단차 보상 패턴(430) 상에 배치되므로 정렬 라인 분리 공정이 수행되는 서브 영역(SA)에서 정렬 라인층(200')이 위치하는 높이가 단차 보상 패턴(430)의 두께만큼 높아지므로 정렬 라인층(200')을 분리하는 공정에서 이용되는 에천트에 의해 다른 부재들이 손상되는 것을 방지할 수 있다. 즉, 단차 보상 패턴(430)이 서브 영역(SA)에서 제2 절연층(520)의 상면과 동일한 높이를 갖도록 형성됨으로써, 정렬 라인층(200')을 분리하는 공정에서 추가적인 마스크 공정 또는 다른 부재들이 손상을 방지하는 추가적인 보호층이 생략될 수 있다.
전극층(200)은 제1 뱅크(400) 및 단차 보상 패턴(430) 상에 배치될 수 있다. 전극층(200)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다.
제1 전극(210)은 제2 방향(DR2)으로 연장되어 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있다. 제1 전극(210)은 발광 영역(EMA)에서 제1 서브 뱅크(410) 및 제1 뱅크(400)가 노출하는 비아층(166) 상에 배치되고, 서브 영역(SA)에서 단차 보상 패턴(430) 및 단차 보상 패턴(430)이 노출하는 비아층(166) 상에 배치될 수 있다.
제1 전극(210)은 발광 영역(EMA)에서 제1 서브 뱅크(410) 상에 배치되어, 제1 서브 뱅크(410)의 외면을 덮을 수 있다. 제1 전극(210)은 발광 영역(EMA)에서 적어도 제1 서브 뱅크(410)의 경사진 측면 상에 배치될 수 있다. 제1 전극(210)은 제1 방향(DR1)으로 서로 이격 대향하는 제1 및 제2 서브 뱅크(410, 420)의 일 측면을 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 표시 장치(10)의 표시 방향으로 반사시킬 수 있다.
제1 전극(210)은 서브 영역(SA)에서 단차 보상 패턴(430)의 외면을 일부 영역을 덮되, 단차 보상 패턴(430)의 상면의 일부를 노출할 수 있다. 제1 전극(210)이 노출하는 단차 보상 패턴(430)의 상면의 일부 영역은 정렬 라인층(200')의 정렬 라인 분리 공정이 수행되는 영역일 수 있다.
제1 전극(210)은 비아층(166)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 도전 패턴(CDP)과 전기적으로 연결될 수 있다. 제1 전극(210)은 제1 전극 컨택홀(CTD)이 노출하는 제1 도전 패턴(CDP)의 상면과 접촉할 수 있다. 제1 전극(210)은 제1 도전 패턴(CDP)을 통해 트랜지스터(TR)와 전기적으로 연결될 수 있다. 도면에서는, 제1 전극 컨택홀(CTD)이 제2 뱅크(600)와 제3 방향(DR3)으로 중첩하도록 배치된 것을 도시하였으나, 제1 전극 컨택홀(CTD)의 위치는 이에 제한되지 않는다.
제2 전극(220)은 제2 방향(DR2)으로 연장되어 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있다. 제2 전극(220)은 발광 영역(EMA)에서 제2 서브 뱅크(420) 및 제1 뱅크(400)가 노출하는 비아층(166) 상에 배치되고, 서브 영역(SA)에서 단차 보상 패턴(430) 및 단차 보상 패턴(430)이 노출하는 비아층(166) 상에 배치될 수 있다.
제2 전극(220)은 발광 영역(EMA)에서 제2 서브 뱅크(420) 상에 배치되어, 제1 서브 뱅크(410)의 외면을 덮을 수 있다. 제2 전극(220)은 발광 영역(EMA)에서 적어도 제2 서브 뱅크(420)의 경사진 측면 상에 배치될 수 있다. 제2 전극(220)은 제1 방향(DR1)으로 서로 이격 대향하는 제1 및 제2 서브 뱅크(410, 420)의 일 측면을 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 표시 장치(10)의 표시 방향으로 반사시킬 수 있다.
제2 전극(220)은 서브 영역(SA)에서 단차 보상 패턴(430)의 외면을 일부 영역을 덮되, 단차 보상 패턴(430)의 상면의 일부를 노출할 수 있다. 제2 전극(220)이 노출하는 단차 보상 패턴(430)의 상면의 일부 영역은 정렬 라인층(200')의 정렬 라인 분리 공정이 수행되는 영역일 수 있다.
제2 전극(220)은 비아층(166)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전압 라인(VL2)과 전기적으로 연결될 수 있다. 제2 전극(220)은 제2 전극 컨택홀(CTS)이 노출하는 제2 전압 라인(VL2))의 상면과 접촉할 수 있다. 제2 전극(220)은 제2 전압 라인(VL2)을 통해 제2 전원 전압이 인가될 수 있다. 도면에서는, 제2 전극 컨택홀(CTS)이 제2 뱅크(600)와 제3 방향(DR3)으로 중첩하도록 배치된 것을 도시하였으나, 제2 전극 컨택홀(CTS)의 위치는 이에 제한되지 않는다.
제1 전극(210) 및 제2 전극(220)은 하부에 배치된 부재의 패턴 또는 형상을 반영하는 단차 구조를 가질 수 있다. 즉, 제1 전극(210) 및 제2 전극(220)은 영역별로 높이가 상이한 단차 구조를 가질 수 있다. 구체적으로, 제1 뱅크(400) 및 단차 보상 패턴(430) 상에 배치된 제1 전극(210) 및 제2 전극(220)의 높이는 비아층(166) 상에 배치된 제1 전극(210)의 높이보다 높을 수 있다.
각 화소(PX)에 배치된 제1 전극(210) 및 제2 전극(220)은 각각 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 단차 보상 패턴(430)의 상면 상에서 제2 방향(DR2)으로 이웃한 화소(PX)의 제1 전극(210) 및 제2 전극(220)과 서로 분리될 수 있다.
제1 전극(210) 및 제2 전극(220)은 각각 발광 소자(ED)와 전기적으로 연결될 수 있다. 제1 전극(210) 및 제2 전극(220)은 각각 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 통해 발광 소자(ED)의 양 단부와 각각 연결될 수 있고, 회로 소자층(CCL)으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다.
전극층(200)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극층(200)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 전극층(200)은 발광 소자(ED)에서 방출되어 제1 뱅크(400)의 측면으로 진행하는 광을 표시 장치(10)의 표시 방향(즉, 도면에서 상부 방향)으로 반사시킬 수 있다. 다만, 이에 제한되지 않고 전극층(200)은 투명한 전도성 물질을 더 포함할 수 있다. 예를 들어, 전극층(200)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서, 전극층(200)은 투명한 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 전극층(200)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(510)은 전극층(200) 상에 배치될 수 있다. 제1 절연층(510)은 전극층(200) 및 전극층(200)이 노출하는 비아층(166)을 덮도록 배치될 수 있다.
제1 절연층(510)은 제1 절연층(510)을 관통하는 복수의 개구부를 포함할 수 있다. 구체적으로, 제1 절연층(510)은 서로 이격된 제1 개구부(OP1), 제2 개구부(OP2) 및 제3 개구부(OP3)를 포함할 수 있다.
제1 개구부(OP1)는 발광 영역(EMA)에 배치될 수 있다. 제1 개구부(OP1)는 발광 영역(EMA)에서 제1 전극(210)의 상면의 일부를 노출할 수 있다. 제1 개구부(OP1)는 제1 뱅크(400)와 제3 방향(DR3)으로 비중첩할 수 있다. 구체적으로, 제1 개구부(OP1)는 제1 서브 뱅크(410)와 제3 방향(DR3)으로 비중첩할 수 있다.
제1 접촉 전극(710)은 제1 개구부(OP1)를 통해 제1 전극(210)과 전기적으로 연결될 수 있다. 구체적으로, 제1 접촉 전극(710)은 제1 개구부(OP1)가 노출하는 제1 전극(210)의 상면과 접촉함으로써, 제1 전극(210)과 전기적으로 연결될 수 있다. 즉, 제1 개구부(OP1)는 제1 전극(210)과 제1 접촉 전극(710)의 접촉이 이루어지는 컨택부일 수 있다.
제2 개구부(OP2)는 발광 영역(EMA)에서 제1 개구부(OP1)와 이격되어 배치될 수 있다. 제2 개구부(OP2)는 발광 영역(EMA)에서 제2 전극(220)의 상면의 일부를 노출할 수 있다. 제2 개구부(OP2)는 제1 뱅크(400)와 제3 방향(DR3)으로 비중첩할 수 있다. 구체적으로, 제2 개구부(OP2)는 제2 서브 뱅크(420)와 제3 방향(DR3)으로 비중첩할 수 있다.
제2 접촉 전극(720)은 제2 개구부(OP2)를 통해 제2 전극(220)과 전기적으로 연결될 수 있다. 구체적으로, 제2 접촉 전극(720)은 제2 개구부(OP2)가 노출하는 제2 전극(220)의 상면과 접촉함으로써, 제2 전극(220)과 전기적으로 연결될 수 있다. 즉, 제2 개구부(OP2)는 제2 전극(220)과 제2 접촉 전극(720)의 접촉이 이루어지는 컨택부일 수 있다.
제3 개구부(OP3)는 서브 영역(SA)에 배치될 수 있다. 제3 개구부(OP3)는 제1 개구부(OP1) 및 제2 개구부(OP2)와 이격될 수 있다. 제3 개구부(OP3)는 단차 보상 패턴(430)의 상면 상에 형성될 수 있다. 제3 개구부(OP3)는 서브 영역(SA)에서 단차 보상 패턴(430)의 상면의 일부를 노출할 수 있다. 제3 개구부(OP3)가 노출하는 단차 보상 패턴(430)의 일부 영역은 제2 방향(DR2)으로 이웃한 화소(PX)의 제1 전극(210)과 제2 전극(220)이 분리되는 영역과 중첩할 수 있다. 따라서, 제3 개구부(OP3)는 제1 전극(210) 및 제2 전극(220)과 제3 방향(DR3)으로 비중첩할 수 있다. 제2 방향(DR2)으로 이웃한 화소(PX)들의 제1 전극(210)은 평면상 제3 개구부(OP3)를 사이에 두고 서로 이격되고, 제2 방향(DR2)으로 이웃한 화소(PX)들의 제2 전극(220)은 평면상 제3 개구부(OP3)를 사이에 두고 서로 이격될 수 있다. 즉, 제3 개구부(OP3)는 제1 전극(210) 및 제2 전극(220)을 형성하기 위한 정렬 라인층(200')의 정렬 라인 분리 공정이 이루어지는 영역일 수 있다.
제1 개구부(OP1)와 제2 개구부(OP2)가 위치하는 높이는 서로 실질적으로 동일할 수 있다. 제3 개구부(OP3)가 위치하는 높이는 제1 개구부(OP1) 및 제2 개구부(OP2)가 위치하는 높이와 상이할 수 있다. 제3 개구부(OP3)가 위치하는 높이는 제1 개구부(OP1) 및 제2 개구부(OP2)가 위치하는 높이보다 높을 수 있다. 제3 개구부(OP3)가 단차 보상 패턴(430)의 상면 상에 형성되므로, 제3 개구부(OP3)가 위치하는 높이는 제1 개구부(OP1)와 제2 개구부(OP2)가 위치하는 높이보다 단차 보상 패턴(430)의 두께만큼 높을 수 있다.
제1 절연층(510)은 전극층(200)을 보호함과 동시에 제1 전극(210) 및 제2 전극(220)을 상호 절연시키는 역할을 할 수 있다. 또한, 제1 절연층(510)은 제1 절연층(510) 상에 배치되는 복수의 발광 소자(ED)가 하부의 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 제1 절연층(510)은 무기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제2 뱅크(600)는 제1 절연층(510) 상에 배치될 수 있다. 제2 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다.
제2 뱅크(600)는 제1 뱅크(400)보다 더 큰 높이를 갖도록 형성되어 상기 영역들을 구분함으로써, 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 할 수 있다. 제2 뱅크(600)는 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 발광 소자(ED)는 발광 영역(EMA)에서 제1 절연층(510) 상에 배치될 수 있다. 복수의 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 배치될 수 있다. 복수의 발광 소자(ED)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 사이에서 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 위치하도록 제1 절연층(510) 상에 배치될 수 있다.
제2 절연층(520)은 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(520)의 일부 영역은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되고, 다른 일부 영역은 복수의 발광 소자(ED)가 노출하는 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(ED) 상에 배치된 제2 절연층(520)의 일부 영역은 발광 소자(ED)의 양 단부는 덮지 않도록 배치될 수 있다. 따라서, 제2 절연층(520)의 제1 방향(DR1)의 폭은 발광 소자(ED)의 연장 방향인 제1 방향(DR1)의 길이보다 작을 수 있다. 제2 절연층(520) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(510) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 화소(PX) 내에서 선형 또는 섬형 패턴을 형성할 수 있다.
제2 절연층(520)은 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 보호함과 동시에 발광 소자(ED)를 고정시키는 역할을 할 수 있다. 예를 들어, 제2 절연층(520)은 표시 장치(10)의 제조 공정 중 복수의 발광 소자(ED)의 정렬 공정 이후의 후속 공정에서 복수의 발광 소자(ED)가 제1 절연층(510) 상에서 이탈되지 않도록 고정하는 역할을 할 수 있다.
또한, 제2 절연층(520)은 소정의 두께를 가지도록 형성되어, 접촉 전극 물질층(700', 도 20 참조)을 분리하여 서로 이격된 제1 접촉 전극(710)과 제2 접촉 전극(720)을 형성하는 접촉 전극 분리 공정에 이용될 수 있다. 상기 접촉 전극 분리 공정은 제2 절연층(520)에 의해 형성된 접촉 전극 물질층(700')의 단차를 이용하여 수행될 수 있다.
제2 절연층(520)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제3 절연층(530)은 발광 영역(EMA)에서 제2 절연층(520)과 제1 절연층(510) 또는 복수의 발광 소자(ED)와 제2 절연층(520) 사이에 개재될 수 있다. 예를 들어, 제3 절연층(530)은 복수의 발광 소자(ED)와 제2 절연층(520) 사이에 개재되거나, 복수의 발광 소자(ED)가 노출하는 제1 절연층(510)과 제2 절연층(520) 사이에 개재될 수 있다.
제3 절연층(530)은 표시 장치(10)의 제조 공정에서 제2 절연층(520)보다 먼저 형성되어, 발광 소자(ED)를 보호함과 동시에 발광 소자(ED)를 제1 절연층(510) 상에 고정시키는 역할을 할 수 있다. 예를 들어, 제2 절연층(520)이 유기 절연 물질을 포함하는 경우, 정렬 공정에 의해 제1 전극(210)과 제2 전극(20) 사이의 영역에 정렬된 복수의 발광 소자(ED)는 상기 유기 절연 물질층의 유동성에 의해 제1 전극(210)과 제2 전극(20) 사이의 영역에서 이탈될 수 있다. 따라서, 유기 절연 물질을 포함하는 제2 절연층(520)을 형성하는 공정 전에 발광 소자(ED) 상에 무기 절연 물질을 포함하는 제3 절연층(530)을 먼저 형성함으로써, 복수의 발광 소자(ED)를 제1 전극(210)과 제2 전극(20) 사이의 영역에서 제1 절연층(510) 상에 안정적으로 고정시킬 수 있다. 따라서, 복수의 발광 소자(ED)의 이탈을 방지할 수 있다.
예시적인 실시예에서, 제3 절연층(530)은 제2 절연층(520)과 동일한 마스크 공정을 통해 형성될 수 있다. 따라서, 제3 절연층(530)의 패턴은 제2 절연층(520)의 패턴과 대체로 유사할 수 있다. 예를 들어, 제3 절연층(530)은 제3 절연 물질층을 복수의 발광 소자(ED) 및 제1 절연층(510) 상에 전면적으로 도포하고, 마스크 공정을 통해 제3 절연 물질층 상에 배치된 패턴화된 제2 절연층(520)을 형성한 후, 상기 패턴화된 제2 절연층(520)을 마스크로 이용하여 식각 공정을 통해 패턴화된 제3 절연층(530)을 형성할 수 있다. 따라서, 제3 절연층(530)은 제2 절연층(520)의 패턴과 대체로 유사한 패턴을 가질 수 있다.
접촉 전극층(700)은 발광 영역(EAM)에 배치될 수 있다. 접촉 전극층(700)은 제2 절연층(520) 상에 배치될 수 있다. 접촉 전극층(700)은 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치될 수 있다.
제1 접촉 전극(710)의 일부는 서로 이격 대향하는 제1 서브 뱅크(410)와 제2 절연층(520) 사이에 배치될 수 있다. 제1 접촉 전극(710)은 서로 이격 대향하는 제1 서브 뱅크(410)와 제2 절연층(520)의 각 측면, 및 발광 소자(ED)의 일 단부를 덮도록 배치될 수 있다.
구체적으로, 제1 접촉 전극(710)은 단면상 발광 소자(ED)의 일 단부와 대향하는 제1 서브 뱅크(410)의 측면 상에 배치되고, 발광 소자(ED) 측으로 연장되어 발광 소자(ED)의 일 단부를 덮도록 배치될 수 있다. 또한, 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부에서 제2 절연층(520) 측으로 연장되어 제1 서브 뱅크(410)와 이격 대향하는 제2 절연층(520) 및 제3 절연층(530)의 측면 상에 배치될 수 있다.
제1 접촉 전극(710)은 제1 서브 뱅크(410)의 측면 상에는 배치되되, 제1 서브 뱅크(410)의 상면 상에는 배치되지 않을 수 있다. 또한, 제1 접촉 전극(710)은 제2 절연층(520)의 측면 상에는 배치되되, 제2 절연층(520)의 상면 상에는 배치되지 않을 수 있다.
제1 접촉 전극(710)의 다른 일부는 제1 개구부(OP1)가 노출하는 제1 전극(210)의 상면과 접촉할 수 있다. 제1 접촉 전극(710)은 제1 개구부(OP1)를 통해 제1 전극(210)과 전기적으로 연결될 수 있다.
제2 접촉 전극(720)은 제1 접촉 전극(710)과 이격 배치될 수 있다. 제2 접촉 전극(720)은 제2 절연층(520) 및 제3 절연층(530)을 사이에 두고 제1 접촉 전극(710)과 이격될 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 상에 배치될 수 있다. 제2 접촉 전극(720)의 일부는 서로 이격 대향하는 제2 서브 뱅크(420)와 제2 절연층(520) 사이에 배치될 수 있다. 제2 접촉 전극(720)은 서로 이격 대향하는 제2 서브 뱅크(420)와 제2 절연층(520)의 각 측면, 및 발광 소자(ED)의 타 단부를 덮도록 배치될 수 있다.
구체적으로, 제2 접촉 전극(720)은 단면상 발광 소자(ED)의 타 단부와 대향하는 제2 서브 뱅크(420)의 측면 상에 배치되고, 발광 소자(ED) 측으로 연장되어 발광 소자(ED)의 타 단부를 덮도록 배치될 수 있다. 또한, 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부에서 제2 절연층(520) 측으로 연장되어 제2 서브 뱅크(420)와 이격 대향하1는 제2 절연층(520) 및 제3 절연층(530)의 측면 상에 배치될 수 있다.
제2 접촉 전극(720)은 제2 서브 뱅크(420)의 측면 상에는 배치되되, 제2 서브 뱅크(420)의 상면 상에는 배치되지 않을 수 있다. 또한, 제2 접촉 전극(720)은 제2 절연층(520)의 측면 상에는 배치되되, 제2 절연층(520)의 상면 상에는 배치되지 않을 수 있다.
제2 접촉 전극(720)의 다른 일부는 제2 개구부(OP2)가 노출하는 제2 전극(220)의 상면과 접촉할 수 있다. 제2 접촉 전극(720)은 제2 개구부(OP2)를 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
제1 접촉 전극(710)은 제1 개구부(OP1)를 통해 제1 전극(210)과 접촉하고, 제2 및 제3 절연층(520, 530)이 노출하는 발광 소자(ED)의 일 단부와 접촉할 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부 및 제1 전극(210)과 각각 접촉함으로써, 발광 소자(ED)와 제1 전극(210)을 전기적으로 연결하는 역할을 할 수 있다. 또한, 제2 접촉 전극(720)은 제2 개구부(OP2)를 통해 제2 전극(220)과 접촉하고, 제2 및 제3 절연층(520, 530)이 노출하는 발광 소자(ED)의 타 단부와 접촉할 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부 및 제2 전극(220)과 각각 접촉함으로써, 발광 소자(ED)와 제2 전극(220)을 전기적으로 연결하는 역할을 할 수 있다.
제1 접촉 전극(710)과 제2 접촉 전극(720)은 동일한 물질을 포함할 수 있다. 예를 들어, 제1 접촉 전극(710)과 제2 접촉 전극(720)은 각각 전도성 물질을 포함할 수 있다. 예를 들어, 제1 접촉 전극(710)과 제2 접촉 전극(720)은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 제1 접촉 전극(710)과 제2 접촉 전극(720)은 각각 투명한 전도성 물질을 포함할 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)이 각각 투명한 전도성 물질을 포함함으로써, 발광 소자(ED)에서 방출된 광은 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 투과하여 제1 전극(210) 및 제2 전극(220)을 향해 진행하여, 제1 전극(210) 및 제2 전극(220)의 표면에서 반사될 수 있다.
제1 접촉 전극(710)과 제2 접촉 전극(720)은 동일한 물질을 포함하여, 동일한 층으로 형성될 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)은 동일한 공정을 통해 동시에 형성될 수 있다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 6을 참조하면, 발광 소자(ED)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이는 발광 소자(ED)의 직경보다 크며, 종횡비는 6:5 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자(ED)는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
일 실시예에서, 상술한 반도체층들은 발광 소자(ED)의 길이 방향을 따라 순차 적층될 수 있다. 발광 소자(ED)는 도 6에 도시된 바와 같이, 길이 방향으로 순차 적층된 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)을 포함할 수 있다. 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.
제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 소자 활성층(33)을 사이에 두고 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
소자 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 소자 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 소자 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
소자 활성층(33)에서 방출되는 광은 발광 소자(ED)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 즉, 소자 활성층(33)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
발광 소자(ED)는 제2 반도체층(32) 상에 배치된 소자 전극층(37)을 더 포함할 수 있다. 소자 전극층(37)은 제2 반도체층(32)과 접촉할 수 있다. 소자 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
소자 전극층(37)은 제1 반도체층(31) 및 제2 반도체층(32)에 전기 신호를 인가하기 위해 발광 소자(ED)의 양 단부와 접촉 전극층(700)이 전기적으로 연결될 때, 제2 반도체층(32)과 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 소자 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 소자 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 소자 활성층(33) 및/또는 소자 전극층(37)의 외주면을 감싸는 소자 절연막(38)을 더 포함할 수 있다. 소자 절연막(38)은 적어도 소자 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 소자 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 소자 절연막(38)은 절연 특성을 가진 물질들로 이루어져 소자 활성층(33)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 소자 절연막(38)은 소자 활성층(33)을 포함하여 제1 및 제2 반도체층(31, 32)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도 7은 도 5의 표시 장치의 일 예를 나타낸 확대 단면도이다.
이하, 도 7을 참조하여, 본 발명의 발광 소자층의 복수의 부재의 높이 및 발광 소자(ED)의 정렬 방향에 대하여 상세한 설명을 하기로 한다.
발광 소자(ED)는 발광 소자(ED)의 연장 방향이 기판(SUB)(또는 비아층(166))의 상면에 평행하도록 배치될 수 있다. 발광 소자(ED)에 포함된 복수의 반도체층들은 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 예를 들어, 발광 소자(ED)의 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32)은 비아층(166)의 상면과 평행하도록 순차 배치될 수 있다.
구체적으로, 발광 소자(ED)는 양 단부를 가로지르는 단면상 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32) 및 소자 전극층(37)이 비아층(166)의 상면과 수평한 방향으로 순차적으로 형성될 수 있다.
발광 소자(ED)는 일 단부가 제1 전극(210) 상에 놓이고, 타 단부가 제2 전극(220) 상에 놓이도록 배치될 수 있다. 제1 전극(210) 상에 놓이는 발광 소자(ED)의 일 단부는 제2 반도체층(32) 및/또는 소자 전극층(37)이 위치하고, 제2 전극(220) 상에 놓이는 발광 소자(ED)의 타 단부는 제1 반도체층(31)이 위치할 수 있다. 다만, 이에 제한되지 않고, 발광 소자(ED)의 일 단부에 제1 반도체층(31)이 위치하고, 발광 소자(ED)의 타 단부에 제2 반도체층(32) 및/또는 소자 전극층(37)이 위치할 수도 있다.
후술하는 바와 같이, 표시 장치(10)의 제조 공정 중 제1 접촉 전극(710)과 제2 접촉 전극(720)을 형성하는 단계는 화학 기계적 연마(CMP, Chemical mechanical planarization) 공정을 이용할 수 있다. 상기 제1 접촉 전극(710)과 제2 접촉 전극(720)을 형성하기 위해 화학 기계적 연마(CMP, Chemical mechanical planarization) 공정을 이용하되, 정렬 라인 분리 공정에서 추가적인 마스크 공정을 생략하기 위해서는 제1 뱅크(400), 단차 보상 패턴(430) 및 제2 절연층(520)의 각 상면의 상대적인 높이 관계가 설계될 필요성이 있다. 이하, 이들의 높이 사이의 관계를 설명하기로 한다.
제1 서브 뱅크(410)의 높이(h1)와 제2 서브 뱅크(420)의 높이(h2)는 동일할 수 있다. 단차 보상 패턴(430)의 높이(h3)는 제1 서브 뱅크(410)의 높이(h1) 및 제2 서브 뱅크(420)의 높이(h2)와 동일할 수 있다. 다만, 이에 제한되지 않고, 단차 보상 패턴(430)의 높이(h3)는 제1 서브 뱅크(410)의 높이(h1) 및 제2 서브 뱅크(420)의 높이(h2)보다 높을 수도 있다.
발광 소자(ED) 상에 배치된 제2 절연층(520)의 상면의 높이(dc)는 제1 서브 뱅크(410)의 상면 상에 배치된 제1 절연층(510)의 상면의 높이(da1)와 실질적으로 동일할 수 있다. 발광 소자(ED) 상에 배치된 제2 절연층(520)의 상면의 높이(dc)는 제2 서브 뱅크(420)의 상면 상에 배치된 제1 절연층(510)의 상면의 높이(da2)와 실질적으로 동일할 수 있다. 발광 소자(ED) 상에 배치된 제2 절연층(520)의 상면의 높이(dc)는 단차 보상 패턴(430) 상에 배치된 제1 절연층(510)의 상면의 높이(da3)와 실질적으로 동일할 수 있다. 다만, 이에 제한되지 않고, 발광 소자(ED) 상에 배치된 제2 절연층(520)의 상면의 높이(dc)는 제1 서브 뱅크(410)의 상면 상에 배치된 제1 절연층(510)의 상면의 높이(da1) 및 제2 서브 뱅크(420)의 상면 상에 배치된 제1 절연층(510)의 상면의 높이(da2)보다 높을 수도 있다.
단차 보상 패턴(430)의 높이(h3)는 제2 절연층(520)의 상면의 높이(dc)와 유사할 수 있다. 도면에서는 단차 보상 패턴(430)의 높이(h3)가 제1 서브 뱅크(410)의 높이(h1) 및 제2 서브 뱅크(420)의 높이(h2)와 동일하고, 제2 절연층(520)의 상면의 높이(dc)보다 낮은 것을 도시하였으나, 이에 제한되지 않는다. 단차 보상 패턴(430)의 높이(h3)는 제1 서브 뱅크(410)의 높이(h1) 및 제2 서브 뱅크(420)의 높이(h2)보다 높되, 제2 절연층(520)의 상면의 높이(dc)와 동일할 수도 있다.
제2 절연층(520)의 측면 상에 배치된 제1 접촉 전극(710)과 제2 접촉 전극(720)의 일 단부가 위치하는 높이는 동일할 수 있다. 구체적으로, 제2 절연층(520)의 일 측면 상에 배치된 제1 접촉 전극(710)의 일 단부가 위치하는 높이는 제2 절연층(520)의 타 측면 상에 배치된 제2 접촉 전극(720)의 일 단부가 위치하는 높이와 동일할 수 있다. 또한, 제1 서브 뱅크(410)의 측면 상에 배치된 제1 접촉 전극(710)의 타 단부가 위치하는 높이는 제1 접촉 전극(710)의 일 단부가 위치하는 높이와 동일할 수 있다. 마찬가지로, 제2 서브 뱅크(420)의 측면 상에 배치된 제2 접촉 전극(720)의 타 단부가 위치하는 높이는 제2 접촉 전극(720)의 일 단부가 위치하는 높이와 동일할 수 있다. 이와 같이, 양 단부가 서로 동일한 높이에 위치하는 제1 접촉 전극(710)과 제2 접촉 전극(720)의 형상은 접촉 전극 물질층(700')의 일부를 제거하는 접촉 전극 분리 공정에서 형성될 수 있다.
본 실시예에서, 제2 절연층(520)의 상면의 높이와 단차 보상 패턴(430)의 상면의 높이가 서로 동일 또는 유사하도록 소정의 두께를 가지는 단차 보상 패턴(430)을 서브 영역(SA)에 배치하고, 정렬 라인층(200')을 단차 보상 패턴(430) 상에 배치할 수 있다. 따라서, 정렬 라인 분리 공정이 수행되는 정렬 라인층(200')의 일부 영역이 상기 단차 보상 패턴(430)의 두께만큼 상부에 위치하여 제1 접촉 전극(710)과 제2 접촉 전극(720)을 형성하기 위한 화학 기계적 연마(CMP, Chemical mechanical planarization) 공정을 수행하여도 정렬 라인층(200')이 제3 개구부(OP3)에 의해 노출될 수 있다. 따라서, 정렬 라인 분리 공정을 위한 추가적인 마스크 공정이 불필요하여 표시 장치(10)의 제조 공정 효율이 개선될 수 있다.
이하, 상기한 표시 장치(10)의 제조 방법에 대해 설명한다. 이하에서는 다른 도면들을 더 참조하여 표시 장치(10)의 제조 공정에 대하여 상세히 설명하되, 각 부재들의 구조와 이들을 형성하는 방법에 대한 설명은 간략히 하고 제조 공정의 순서에 대하여 상세히 설명하기로 한다.
도 8 내지 도 28은 도 5의 표시 장치의 제조 방법의 공정 단계별 평면도들 및 단면도들이다. 이하, 표시 장치(10)의 제조 방법을 설명하는 도 8 내지 도 28에서는 기판(SUB) 및 기판(SUB) 상에 배치된 회로 소자층(CCL)을 형성하는 공정은 생략하고 회로 소자층(CCL)의 비아층(166) 상에 형성되는 발광 소자층의 제조 공정을 위주로 설명하기로 한다. 또한, 도 8 내지 도 28에서 도시하는 표시 장치(10)의 평면 구조 및 단면 구조는 도 2의 표시 장치(10)의 평면 구조 및 도 2의 Q3-Q3'선을 따라 자른 일 예를 나타낸 도 5의 표시 장치(10)의 단면 구조에 대응하는 구조일 수 있다. 구체적으로, 도 9는 도 8의 Ia-Ia'선을 따라 자른 단면도이고, 도 11은 도 8의 Ib-Ib'선을 따라 자른 단면도이고, 도 13은 도 12의 Ic-Ic'선을 따라 자른 단면도이고, 도 15는 도 14의 Id-Id'선을 따라 자른 단면도이고, 도 17은 도 16의 Ie-Ie'선을 따라 자른 단면도이고, 도 19는 도 18의 If-If'선을 따라 자른 단면도이고, 도 21은 도 20의 Ig-Ig'선을 따라 자른 단면도이고, 도 23 내지 도 25는 도 22의 Ih-Ih'선을 따라 자른 단면도들이고, 도 27 및 도 28은 도 26의 Ii-Ii'선을 따라 자른 단면도들이다.
먼저, 도 8 및 도 9를 참조하면, 비아층(166) 상에 패턴화된 제1 뱅크(400) 및 단차 보상 패턴(430)을 형성한다. 제1 뱅크(400)가 포함하는 패턴화된 복수의 서브 뱅크, 예를 들어 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)의 높이(h1, h2)는 서로 동일할 수 있다. 또한, 제1 뱅크(400)의 높이(h1, h2)와 단차 보상 패턴(430)의 높이(h3)는 서로 동일할 수 있다. 따라서, 제1 서브 뱅크(410)의 높이(h1), 제2 서브 뱅크(420)의 높이(h2) 및 단차 보상 패턴(430)의 높이(h3)는 서로 동일할 수 있다.
일 실시예에서, 패턴화된 제1 뱅크(400) 및 단차 보상 패턴(430)은 동일한 공정을 통해 형성될 수 있다. 예를 들어, 제1 뱅크(400) 및 단차 보상 패턴(430)은 유기 절연 물질을 포함할 수 있다. 이 경우, 패턴화된 제1 뱅크(400) 및 단차 보상 패턴(430)은 비아층(166) 상에 제1 유기 물질층을 도포한 후, 노광 및 현상을 통해 형성될 수 있다. 동일한 공정을 통해 형성된 패턴화된 제1 뱅크(400) 및 단차 보상 패턴(430)의 각 높이는 서로 동일할 수 있다. 패턴화된 제1 뱅크(400) 및 단차 보상 패턴(430)을 하나의 공정을 통해 형성함으로써, 단차 보상 패턴(430)을 형성하기 위한 추가적인 공정을 요하지 않으므로, 공정 효율이 개선될 수 있다. 또한, 패턴화된 제1 뱅크(400)와 단차 보상 패턴(430)을 동일한 공정을 통해 형성함으로써, 패턴화된 제1 뱅크(400) 및 단차 보상 패턴(430)의 높이를 동일하게 형성하기 용이할 수 있다. 다만, 이에 제한되지 않고 다른 몇몇 실시예에서, 패턴화된 제1 뱅크(400)와 단차 보상 패턴(430)은 다른 공정을 통해 형성될 수도 있다.
이어, 도 10 및 도 11을 참조하면, 패턴화된 제1 뱅크(400) 및 단차 보상 패턴(430) 상에 패턴화된 정렬 라인층(200')을 형성한다. 정렬 라인층(200')은 복수의 발광 소자(ED)를 정렬하기 위한 정렬 신호가 인가될 수 있다. 상기 정렬 라인층(200')이 정렬 신호가 인가되며, 정렬 라인층(200')이 포함하는 복수의 정렬 라인 상에는 전계가 형성될 수 있다.
패턴화된 정렬 라인층(200')은 서로 이격된 복수의 정렬 라인들을 포함할 수 있다. 구체적으로, 정렬 라인층(200')은 제1 정렬 라인(210') 및 제2 정렬 라인(220')을 포함할 수 있다. 제1 정렬 라인(210') 및 제2 정렬 라인(220')은 제2 방향(DR2)을 따라 연장되며, 제1 방향(DR1)으로 서로 이격될 수 있다. 제1 정렬 라인(210') 및 제2 정렬 라인(220')은 화소(PX)의 열 마다 배치될 수 있다. 예를 들어, 동일한 열에 위치하는 화소(PX)에는 서로 동일한 제1 정렬 라인(210') 및 제2 정렬 라인(220')이 배치되고, 서로 다른 열에 위치하는 화소(PX)에는 서로 상이한 제1 정렬 라인(210') 및 제2 정렬 라인(220')이 배치될 수 있다.
제1 정렬 라인(210')은 발광 영역(EMA)에서 제1 서브 뱅크(410) 상에 배치되고, 제2 방향(DR2)으로 연장되어 서브 영역(SA)에서 단차 보상 패턴(430) 상에 배치될 수 있다. 제2 정렬 라인(220')은 발광 영역(EMA)에서 제2 서브 뱅크(420) 상에 배치되고, 제2 방향(DR2)으로 연장되어 서브 영역(SA)에서 단차 보상 패턴(430) 상에 배치될 수 있다. 제1 정렬 라인(210') 및 제2 정렬 라인(220')은 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 발광 영역(EMA)에서 제1 정렬 라인(210') 및 제2 정렬 라인(220')은 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)가 노출하는 비아층(166) 상에서 제1 방향(DR1)으로 서로 이격될 수 있다. 서브 영역(SA)에서 제1 정렬 라인(210') 및 제2 정렬 라인(220')은 단차 보상 패턴(430) 상에서 제1 방향(DR1)으로 서로 이격될 수 있다. 제1 정렬 라인(210') 및 제2 정렬 라인(220')은 상술한 제1 전극(210) 및 제2 전극(220)에 대응되되, 제2 방향(DR2)으로 연장되어 제2 방향(DR2)으로 이웃하는 화소(PX)로 연결될 수 있다.
한편, 정렬 라인층(200')은 패턴화된 제1 뱅크(400), 단차 보상 패턴(430) 및 비아층(166) 상에서 대체로 동일한 두께로 형성될 수 있다. 따라서, 정렬 라인층(200')은 하부의 단차를 반영한 표면 형상을 가질 수 있다. 정렬 라인층(200')은 영역 별로 상이한 높이를 가질 수 있다. 상기 정렬 라인층(200')의 높이는 기판(SUB) 또는 비아층(166)의 상면과 같은 기준면으로부터 정렬 라인층(200')의 상면 또는 표면까지의 거리로 측정될 수 있다.
제1 서브 뱅크(410), 제2 서브 뱅크(420) 및 단차 보상 패턴(430)의 상면 상에 형성된 정렬 라인층(200')은 제1 높이를 가지며, 비아층(166)의 상면 상에 형성된 정렬 라인층(200')은 제1 높이보다 낮은 제2 높이를 가질 수 있다. 본 실시예에서, 서브 영역(SA)에 제1 뱅크(400)와 동일한 높이를 가지는 단차 보상 패턴(430)을 형성하고 상기 단차 보상 패턴(430) 상에 정렬 라인층(200')을 형성함으로써, 서브 영역(SA)에 배치되는 정렬 라인층(200')은 비아층(166)의 상면에 배치되는 정렬 라인층(200')보다 상기 단차 보상 패턴(430)의 높이(h3, 도 9 참조)만큼 상부에 위치할 수 있다.
패턴화된 정렬 라인층(200')은 마스크 공정에 의해 형성될 수 있다. 예를 들어, 제1 뱅크(400), 단차 보상 패턴(430), 및 상기 제1 뱅크(400)와 단차 보상 패턴(430)이 노출하는 비아층(166) 상에 정렬 라인용 물질층을 전면 증착한다. 상기 정렬 라인용 물질층은 상술한 전극층(200)이 포함하는 물질과 동일한 물질을 포함할 수 있다. 한편, 도면에는 도시하지 않았으나, 상기 정렬 라인용 물질층의 증착 과정에서 정렬 라인용 물질층은 비아층(166) 및 패시베이션층(165)을 관통하는 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)의 내부까지 증착되어 하부의 제1 도전 패턴(CDP) 및 제2 전압 라인(VL2)과 연결될 수 있다. 이어, 정렬 라인용 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 정렬 라인용 물질층을 식각한다. 이후, 포토레지스트 패턴을 스트립 또는 에싱 공정을 통해 제거하여 도 10 및 도 11에 도시된 바와 같은 패턴화된 정렬 라인층(200')을 형성한다.
이어, 도 12 및 도 13을 참조하면, 정렬 라인층(200')이 형성된 비아층(166) 상에 제1 절연층(510)을 형성한다. 상기 제1 절연층(510)은 정렬 라인층(200')이 형성된 비아층(166) 상에 제1 절연층용 물질층을 전면적으로 적층하고, 제1 절연층용 물질층의 일부를 식각하여 정렬 라인층(200')의 일부를 노출하는 복수의 개구부(OP1, OP2, OP3)를 형성함으로써 형성될 수 있다. 상기 복수의 개구부(OP1, OP2, OP3)는 상술한 바와 같이 서로 이격된 제1 개구부(OP1), 제2 개구부(OP2) 및 제3 개구부(OP3)를 포함할 수 있다.
제1 개구부(OP1)는 발광 영역(EMA)에서 제1 정렬 라인(210')의 일부를 노출하고, 제2 개구부(OP2)는 발광 영역(EMA)에서 제2 정렬 라인(220')의 일부를 노출하며, 제3 개구부(OP3)는 서브 영역(SA)에서 제1 정렬 라인(210') 및 제2 정렬 라인(220')의 일부를 노출할 수 있다. 제1 개구부(OP1)는 제1 뱅크(400)(또는 제1 서브 뱅크(410))와 제3 방향(DR3)으로 비중첩하고, 제2 개구부(OP2)는 제1 뱅크(400)(또는 제2 서브 뱅크(420))와 제3 방향(DR3)으로 비중첩할 수 있다. 제3 개구부(OP3)는 단차 보상 패턴(430)과 제3 방향(DR3)으로 중첩할 수 있다. 구체적으로, 제3 개구부(OP3)는 단차 보상 패턴(430)의 상면과 제3 방향(DR3)으로 중첩하여 단차 보상 패턴(430)의 상면의 일부를 노출할 수 있다.
한편, 정렬 라인층(200')의 일부를 노출하는 제1 내지 제3 개구부(OP1, OP2, OP3)의 단면 상 높이는 상기 제1 내지 제3 개구부(OP1, OP2, OP3)가 형성된 영역에 따라 상이할 수 있다. 구체적으로, 발광 영역(EMA)에 형성된 제1 개구부(OP1) 및 제2 개구부(OP2)의 높이는 서브 영역(SA)에 형성된 제3 개구부(OP3)의 높이보다 낮을 수 있다. 따라서, 제1 개구부(OP1) 및 제2 개구부(OP2)가 노출하는 정렬 라인층(200')의 높이와 제3 개구부(OP3)가 노출하는 정렬 라인층(200')의 높이는 상이할 수 있다. 예를 들어, 제1 개구부(OP1) 및 제2 개구부(OP2)는 발광 영역(EMA)에서 제1 뱅크(400)가 노출하는 비아층(166)의 상면에 형성된 정렬 라인층(200')의 일부를 노출하고, 제3 개구부(OP3)는 서브 영역(SA)에서 단차 보상 패턴(430)의 상면에 형성된 정렬 라인층(200')의 일부를 노출할 수 있다. 따라서, 제1 개구부(OP1) 및 제2 개구부(OP2)가 노출하는 정렬 라인층(200')의 높이는 제3 개구부(OP3)가 노출하는 정렬 라인층(200')의 높이보다 낮을 수 있다.
제1 절연층(510)이 포함하는 복수의 개구부(OP1, OP2, OP3)는 마스크 공정에 의해 형성될 수 있다. 예를 들어, 정렬 라인층(200')이 형성된 비아층(166) 상에 제1 절연층용 물질층을 전면 증착한다. 이어, 제1 절연층용 물질층 상에 정렬 라인층(200')의 일부를 노출하는 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 이용하여 제1 절연층용 물질층을 식각하여 도 12 및 도 13에 도시된 바와 같이 정렬 라인층(200')의 일부를 노출하는 제1 내지 제3 개구부(OP1, OP2, OP3)를 형성한다.
이어, 도 14 및 도 15를 참조하면, 제1 절연층(510) 상에 패턴화된 제2 뱅크(600)를 형성한다. 예를 들어, 제2 뱅크(600)는 유기 절연 물질을 포함할 수 있다. 이 경우, 패턴화된 제2 뱅크(600)는 제1 절연층(510) 상에 제2 유기 물질층을 도포한 후, 노광 및 현상을 통해 형성될 수 있다.
제2 뱅크(600)는 화소(PX)의 경계를 따라 형성되며, 화소(PX) 내에서는 발광 영역(EMA)과 서브 영역(SA)의 경계를 따라 형성될 수 있다. 즉, 제2 뱅크(600)는 화소(PX), 발광 영역(EMA) 및 서브 영역(SA)의 경계를 따라 형성되며, 발광 영역(EMA) 및 서브 영역(SA)은 제2 뱅크(600)에 의해 정의될 수 있다. 제2 뱅크(600)는 발광 영역(EMA)에서 제1 뱅크(400)를 노출하고, 서브 영역(SA)에서 단차 보상 패턴(430)을 노출할 수 있다.
제2 뱅크(600)는 제1 뱅크(400) 및 단차 보상 패턴(430)보다 더 큰 높이를 갖도록 형성되고, 상기 발광 영역(EMA)과 서브 영역(SA)을 구분하여 후술하는 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 할 수 있다.
이어, 도 16 및 도 17을 참조하면, 발광 영역(EMA)에서 정렬 라인층(200') 상에 복수의 발광 소자(ED)를 배치한다. 복수의 발광 소자(ED)는 발광 영역(EMA)에서 복수의 서브 뱅크 사이에 배치될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 사이에 배치될 수 있다. 상술한 바와 같이, 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있으며, 복수의 발광 소자(ED)는 일 단부가 제1 서브 뱅크(410) 상에 배치된 제1 정렬 라인(210') 상에 배치되고, 타 단부가 제2 서브 뱅크(420) 상에 배치된 제2 정렬 라인(220') 상에 배치되도록 제1 정렬 라인(210')과 제2 정렬 라인(220') 사이에 배치될 수 있다.
복수의 발광 소자(ED)를 배치하는 공정은 복수의 발광 소자(ED)가 분산된 잉크를 발광 영역(EMA)에 분사하는 단계, 및 상기 정렬 라인층(200')에 정렬 신호를 인가하여 복수의 발광 소자(ED)를 정렬 라인층(200') 상에 정렬하는 단계를 포함할 수 있다. 구체적으로, 복수의 발광 소자(ED)는 잉크 내에 분산된 상태로 발광 영역(EMA) 내에 배치된 정렬 라인층(200') 상에 분사될 수 있다. 예시적인 실시예에서, 복수의 발광 소자(ED)는 잉크 내에 분산된 상태로 준비되고, 잉크젯 프린팅 장치를 이용한 프린팅 공정을 통해 정렬 라인층(200') 상에 분사될 수 있다. 잉크젯 프린팅 장치를 이용하여 분사된 잉크는 제2 뱅크(600)가 둘러싸는 발광 영역(EMA) 내에서 제1 절연층(510) 상에 안착될 수 있다.
발광 소자(ED)가 분산된 잉크가 분사되면, 정렬 라인층(200')에는 정렬 신호가 인가될 수 있다. 구체적으로, 제1 정렬 라인(210')에는 제1 정렬 신호가 인가되고, 제2 정렬 라인(220')에는 제2 정렬 신호가 인가될 수 있다. 제1 정렬 라인(210') 및 제2 정렬 라인(220')에 각각 제1 정렬 신호 및 제2 정렬 신호가 인가되면, 제1 정렬 라인(210')과 제2 정렬 라인(220') 사이에는 전계가 생성될 수 있다. 상기 잉크 내에 분산된 발광 소자(ED)는 상기 제1 정렬 라인(210')과 제2 정렬 라인(220') 사이에 생성된 전계에 의해 유전영동힘을 받을 수 있고, 상기 유전영동힘에 의해 복수의 발광 소자(ED)는 배향 방향 및 위치가 바뀌면서 제1 절연층(510) 상에서 양 단부가 각각 제1 정렬 라인(210') 및 제2 정렬 라인(220') 상에 위치하도록 정렬될 수 있다.
한편, 제1 정렬 라인(210') 및 제2 정렬 라인(220')은 제2 방향(DR2)을 따라 연장되어 동일한 열에 배치된 복수의 화소(PX)에 걸쳐 배치될 수 있다. 즉, 제1 정렬 라인(210') 및 제2 정렬 라인(220')이 동일한 열에 배치된 복수의 화소(PX)에 걸쳐 배치됨에 따라, 동일한 열에 배치된 복수의 화소(PX)에는 동일한 정렬 신호가 인가될 수 있다. 따라서, 복수의 발광 소자(ED)를 정렬하기 위한 정렬 신호를 각 화소(PX) 별로 인가하지 않고, 제1 정렬 라인(210') 및 제2 정렬 라인(220')을 통해 동일한 정렬 신호를 인가하여 동일한 열에 배치된 복수의 화소(PX)의 발광 소자(ED)의 정렬 공정을 수행할 수 있다.
이어, 도 18 및 도 19를 참조하면, 발광 소자(ED) 상에 패턴화된 제2 절연층(520) 및 제3 절연층(530)을 형성한다. 패턴화된 제2 절연층(520) 및 제3 절연층(530)을 형성하는 단계는 발광 소자(ED)가 배치된 제1 절연층(510) 상에 제3 절연 물질층을 전면 도포하는 단계, 상기 제3 절연 물질층 상에 패턴화된 제2 절연층(520)을 형성하는 단계, 및 상기 패턴화된 제2 절연층(520)을 마스크로 이용하여 제3 절연 물질층의 일부를 제거하여 패턴화된 제3 절연층(530)을 형성하는 단계를 포함할 수 있다.
예시적인 실시예에서, 제3 절연 물질층은 무기 절연 물질을 포함하고, 제2 절연 물질층은 유기 절연 물질을 포함할 수 있다. 무기 절연 물질을 포함하는 제3 절연 물질층이 발광 소자(ED)를 덮도록 패턴화된 제2 절연층(520)보다 먼저 형성하고 유기 절연 물질을 포함하는 패턴화된 제2 절연층(520)을 형성함으로써, 상기 유기 절연 물질층의 유동성에 의해 복수의 발광 소자(ED)가 제1 전극(210)과 제2 전극(220) 사이의 영역에서 이탈되는 현상을 방지할 수 있다.
예를 들어, 발광 소자(ED)가 배치된 제1 절연층(510) 상에 무기 절연 물질을 포함하는 제3 절연 물질층을 전면 도포할 수 있다. 이어, 제3 절연 물질층 상에 유기 절연 물질을 포함하는 제2 유기 물질층을 도포한 후, 노광 및 현상을 통해 패턴화된 제2 절연층(520)을 형성한다. 이어, 패턴화된 제2 절연층(520)을 마스크로 이용하여 제3 절연 물질층의 일부를 제거하는 식각 공정을 통해 패턴화된 제3 절연층(530)을 형성한다. 본 공정을 통해, 패턴화된 제2 절연층(520)을 마스크로 이용하여 제3 절연 물질층의 일부가 제거되므로 제2 절연층(520)의 패턴과 제3 절연층(530)의 패턴은 대체로 유사한 패턴을 가질 수 있다.
제2 절연층(520) 및 제3 절연층(530)은 제2 절연층(520)의 상면의 높이(dc)가 제1 뱅크(400)의 상면 및 단차 보상 패턴(430)의 상면 상에 배치되는 제1 절연층(510)의 상면의 높이(da1, da2, da3)와 동일하도록 형성될 수 있다. 즉, 제2 절연층(520) 및 제3 절연층(530)의 두께는 제2 절연층(520)의 상면의 높이(dc)가 제1 뱅크(400)의 상면 및 단차 보상 패턴(430)의 상면 상에 배치되는 제1 절연층(510)의 상면의 높이(da1, da2, da3)와 동일하거나 유사한 범위 내에서 조절될 수 있다.
이어, 도 20 및 도 21을 참조하면, 패턴화된 접촉 전극 물질층(700') 및 스토퍼(ST)를 형성한다.
패턴화된 접촉 전극 물질층(700')은 발광 영역(EMA) 내에 배치될 수 있다. 패턴화된 접촉 전극 물질층(700')은 제1 뱅크(400), 복수의 발광 소자(ED) 및 제2 절연층(520)을 완전히 덮도록 형성될 수 있다. 패턴화된 접촉 전극 물질층(700')은 제1 뱅크(400)의 측면 및 상면과 중첩하는 영역에서 제1 절연층(510) 상에 배치될 수 있다. 또한, 패턴화된 접촉 전극 물질층(700')은 제2 절연층(520)이 노출하는 발광 소자(ED)의 양 단부를 덮을 수 있다. 패턴화된 접촉 전극 물질층(700')은 제2 절연층(520)의 측면 및 상면을 완전히 덮을 수 있다. 즉, 패턴화된 접촉 전극 물질층(700')은 하나의 패턴으로 형성되어 제1 뱅크(400)의, 발광 소자(ED) 및 제2 절연층(520)의 외면을 완전히 덮을 수 있다. 패턴화된 접촉 전극 물질층(700')은 발광 영역(EMA) 내에서 섬형 패턴을 형성할 수 있다.
패턴화된 접촉 전극 물질층(700')은 제1 절연층(510) 상에 배치되어, 제1 절연층(510)을 관통하는 제1 개구부(OP1) 및 제2 개구부(OP2)의 내부까지 증착되어 하부의 제1 정렬 라인(210') 및 제2 정렬 라인(220')과 접촉할 수 있다.
스토퍼(ST)는 서브 영역(SA)에 배치될 수 있다. 스토퍼(ST)는 단차 보상 패턴(430)의 상면 상에 배치될 수 있다. 스토퍼(ST)는 제3 개구부(OP3)와 중첩할 수 있다. 상기 스토퍼(ST)는 후술하는 화학 기계적 연마(CMP) 공정에서 연마 정지막의 기능을 할 수 있다.
패턴화된 접촉 전극 물질층(700') 및 스토퍼(ST)는 마스크 공정에 의해 형성될 수 있다. 예를 들어, 제2 절연층(520) 및 발광 소자(ED)가 형성된 제1 절연층(510) 상에 접촉 전극용 물질층을 전면 증착한다. 상기 접촉 전극용 물질층은 상술한 접촉 전극층(700)과 동일한 물질을 포함할 수 있다.
상기 접촉 전극용 물질층의 증착 과정에서 접촉 전극용 물질층(700')은 제1 절연층(510)을 관통하는 제1 개구부(OP1) 및 제2 개구부(OP2)의 내부까지 증착되어 하부의 제1 정렬 라인(210') 및 제2 정렬 라인(220')과 연결될 수 있다. 이어, 접촉 전극용 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 접촉 전극용 물질층을 식각한다. 이후, 포토레지스트 패턴을 스트립 또는 에싱 공정을 통해 제거하여 도 20 및 도 21에 도시된 바와 같은 패턴화된 접촉 전극 물질층(700') 및 스토퍼(ST)를 형성한다.
이어, 도 22 내지 도 25를 참조하면, 접촉 전극용 물질층(700')의 일부를 제거하여 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 형성한다.
서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 형성하는 단계는, 접촉 전극용 물질층(700') 상에 포토레지스트층(PR1)을 도포하는 단계(도 23 참조), 화학 기계적 연마(CMP) 공정을 통해 포토레지스트층(PR1)의 일부를 제거하여 접촉 전극용 물질층(700')의 상면의 일부를 노출하는 포토레지스트 패턴(PR2)을 형성하는 단계(도 24 참조), 및 상기 포토레지스트 패턴(PR2)을 식각 마스크로 이용하여 접촉 전극용 물질층(700')의 일부 및 스토퍼(ST)를 제거하는 단계를 포함할 수 있다.
먼저, 도 23을 참조하면, 접촉 전극용 물질층(700') 상에 포토레지스트층(PR1)을 도포한다. 구체적으로, 포토레지스트층(PR1)은 접촉 전극용 물질층(700') 상에 전면적으로 도포될 수 있다. 포토레지스트층(PR1)은 접촉 전극용 물질층(700')과 상이한 물질을 포함할 수 있다. 예시적인 실시예에서, 포토레지스트층(PR1)은 유기 물질을 포함할 수 있다.
이어, 도 23 및 도 24를 참조하면, 화학 기계적 연마(CMP) 공정을 통해 포토레지스트층(PR1)의 일부를 제거하여 접촉 전극용 물질층(700')의 상면의 일부를 노출하는 포토레지스트 패턴(PR2)을 형성한다.
구체적으로, 접촉 전극용 물질층(700') 및 스토퍼(ST)는 상기 화학 기계적 연마(CMP) 공정에서 연마 정지막의 기능을 할 수 있다. 따라서, 본 화학 기계적 연마(CMP) 공정을 통해 포토레지스트층(PR1)은 접촉 전극용 물질층(700') 및 스토퍼(ST)의 상면이 노출될 때까지 연마될 수 있다. 즉, 접촉 전극용 물질층(700') 및 스토퍼(ST)를 연마 정지층으로 하여 제1 뱅크(400)의 상면 상에 배치된 접촉 전극용 물질층(700')의 상면(700'_US) 및 단차 보상 패턴(430)의 상면 상에 형성된 스토퍼(ST)의 상면(ST_US)이 노출될 때까지 화학 기계적 연마(CMP) 공정이 수행될 수 있다. 상기 화학 기계적 연마(CMP) 공정에 의하여 포토레지스트층(PR1)이 연마됨으로써, 포토레지스트 패턴(PR2)의 상면(PR2_US), 제1 뱅크(400)의 상면 상에 배치된 접촉 전극용 물질층(700')의 상면(700'_US), 제2 절연층(520)의 상면 상에 배치된 접촉 전극용 물질층(700')의 상면(700'_US), 및 단차 보상 패턴(430)의 상면 상에 형성된 스토퍼(ST)의 상면(ST_US)은 동일한 평면 상에 위치할 수 있다. 한편, 도면에는 도시하지 않았으나, 상기 화학 기계적 연마(CMP) 공정을 통해 제2 뱅크(600)의 일부도 연마되어, 제2 뱅크(600)의 상면과 포토레지스트 패턴(PR2)의 상면(PR2_US)이 동일한 평면 상에 위치할 수 있다.
본 화학 기계적 연마(CMP) 공정을 통해, 대체로 유사한 높이는 가지는 제1 뱅크(400)의 상면 및 제2 절연층(520)의 상면 상에 배치된 접촉 전극용 물질층(700')의 일부 영역과 단차 보상 패턴(430)의 상면 상에 배치된 스토퍼(ST)는 노출될 수 있다. 한편, 제1 뱅크(400)의 측면 및 제2 절연층(520)의 측면 상에 배치된 접촉 전극용 물질층(700')은 포토레지스트 패턴(PR2)에 의해 덮일 수 있다. 즉, 제1 뱅크(400) 및 제2 절연층(520)의 두께로 인해 형성된 접촉 전극용 물질층(700')의 단차에 의해 낮은 레벨에 위치한 접촉 전극용 물질층(700')의 일부 영역은 포토레지스트 패턴(PR2)에 의해 커버되고, 높은 레벨에 위치한 접촉 전극용 물질층(700')의 다른 일부 영역은 포토레지스트 패턴(PR2)에 의해 노출될 수 있다.
이어, 도 24 및 도 25를 참조하면, 상기 포토레지스트 패턴(PR2)을 식각 마스크로 이용하여 접촉 전극용 물질층(700')의 일부 및 스토퍼(ST)를 제거한다. 본 공정을 통해, 동일한 높이에 형성된 접촉 전극 물질층(700')의 일부 영역 및 스토퍼(700')는 제거될 수 있다.
구체적으로, 발광 영역(EMA)에서 포토레지스트 패턴(PR2)에 의해 노출된 제1 뱅크(400)의 상면과 중첩된 접촉 전극용 물질층(700')의 일부 영역, 제2 절연층(520)의 상면과 중첩된 접촉 전극용 물질층(700')의 일부 영역, 및 단차 보상 패턴(430)의 상면과 중첩된 스토퍼(ST)는 제거될 수 있다. 따라서, 본 공정을 통해 제2 절연층(520) 상에 형성된 접촉 전극용 물질층(700')의 일부가 제거되어 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)이 형성될 수 있다.
또한, 서브 영역(SA)에서 포토레지스트 패턴(PR2)에 의해 노출된 스토퍼(ST)가 제거되어 제3 개구부(OP3)에 의해 정렬 라인층(200')의 일부가 노출될 수 있다.
이어, 도 26 내지 도 28을 참조하면, 제1 정렬 라인(210') 및 제2 정렬 라인(220')의 단선 공정을 수행하여 제1 전극(210) 및 제2 전극(220)을 형성한다.
구체적으로, 도 27을 참조하면, 제3 개구부(OP3)가 노출하는 정렬 라인층(200')의 일부를 제거하는 식각 공정을 통해 서로 분리된 제1 전극(210) 및 제2 전극(220)을 형성한다. 제3 개구부(OP3)에 의해 노출되는 정렬 라인(200')이 단차 보상 패턴(430) 상에 배치됨으로써, 상기 단차 보상 패턴(430)의 두께만큼 제3 개구부(OP3)에 의해 노출되는 정렬 라인(200')의 레벨은 상부에 위치할 수 있다. 또한, 단차 보상 패턴(430)의 소정의 두께를 갖도록 형성됨으로써, 포토레지스트 패턴(PR2)에 의해 제3 개구부(OP3)에 의해 노출되는 정렬 라인(200')이 덮이지 않고 노출될 수 있다. 따라서, 추가적인 마스크 공정 없이 본 공정을 통해. 제3 개구부(OP3)에 의해 노출되는 정렬 라인(200')의 일부를 제거여 도 26 및 도 28에 도시된 바와 같이 분리된 제1 전극(210) 및 제2 전극(220)이 형성될 수 있다.
이어, 포토레지스트 패턴(PR2)을 스트립 또는 에싱 공정을 통해 제거하여 도 5에 도시된 표시 장치(10)를 제조할 수 있다.
도 29는 도 5의 표시 장치의 다른 예를 나타낸 확대 단면도이다.
도 29를 참조하면, 제1 접촉 전극(710) 및 제2 접촉 전극(720)의 양 단부의 높이가 제2 절연층(520)의 상면의 높이보다 낮은 점이 도 7의 실시예와 차이점이다. 구체적으로, 본 실시예는 도 24를 참조하여 설명한 접촉 전극 물질층(700')의 식각 공정에서 접촉 전극 물질층(700')의 식각 공정이 시간이 충분한 경우, 접촉 전극 물질층(700')이 과식각되어 형성될 수 있다.
도 30은 도 2의 Q3-Q3'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 30을 참조하면, 제1 접촉 전극(710) 및 제2 접촉 전극(720) 상에 이들은 덮는 제4 절연층(810) 및 제5 절연층(820)이 더 배치되는 점이 도 5의 실시예와 차이점이다.
구체적으로, 본 실시예에 따른 표시 장치(10)는 접촉 전극층(700) 상에 배치된 제4 절연층(810) 및 제5 절연층(820)을 더 포함할 수 있다. 상기 제4 절연층(810) 및 제5 절연층(820)은 접촉 전극층(700)와 제3 방향(DR3)으로 중첩되어 이들을 덮을 수 있다. 상기 제4 절연층(810) 및 제5 절연층(820)은 제2 절연층(520)의 상면, 제1 뱅크(400)의 상면, 및 단차 보상 패턴(430)의 상면 상에는 배치되지 않을 수 있다.
제4 절연층(810) 및 제5 절연층(820)은 하부에 배치된 부재를 보호함과 동시에 접촉 전극 분리 공정에서 식각 마스크로 이용될 수 있다. 구체적으로, 상기 접촉 전극 분리 공정은 제4 절연층(810)을 연마 정지막, 제5 절연층(820)을 연마층으로 이용하여 화학 기계적 연마(CMP) 공정을 통해 수행될 수 있다.
제4 절연층(810)과 제5 절연층(820)은 각각 무기 물질을 포함할 수 있다. 제4 절연층(810)과 제5 절연층(820)은 서로 상이한 물질을 포함할 수 있다. 제4 절연층(810)이 포함하는 물질을 화학 기계적 연마(CMP) 공정에 대하여, 상기 제5 절연층(820)이 포함하는 물질보다 CMP 선택비가 낮은 물질을 포함할 수 있다. 예를 들어, 제4 절연층(810)은 실리콘 질화물(SiNx)을 포함하고, 제5 절연층(820)은 실리콘 산화물(SiOx)을 포함할 수 있다.
본 실시예에서, 무기 물질을 포함하는 제4 절연층(810) 및 제5 절연층(820)을 이용하여 화학 기계적 연마(CMP) 공정을 통해 접촉 전극 분리 공정을 수행함으로써, 별도의 마스크 공정 또는 별도의 설계 없이 접촉 전극 물질층(700')을 분리하여 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 형성할 수 있다.
도 31 내지 도 38은 도 30의 표시 장치의 제조 방법의 공정 단계별 평면도들 및 단면도들이다.
도 31 내지 도 38에서 도시하는 표시 장치(10)의 평면 구조 및 단면 구조는 도 2의 표시 장치(10)의 평면 구조 및 도 2의 Q3-Q3'선을 따라 자른 다른 예를 나타낸 도 30의 표시 장치(10)의 단면 구조에 대응하는 구조일 수 있다. 구체적으로, 도 32 및 도 33은 도 31의 IIa-IIa'선을 따라 자른 단면도들이고, 도 35 내지 도 38은 도 34의 IIb-IIb'선을 따라 자른 단면도들이다.
도 31 및 도 32는 상술한 표시 장치(10)의 제조 공정 중 제2 절연층(520) 및 제3 절연층(530)을 형성하는 단계를 도시하는 도 18 및 도 19 이후의 공정을 도시하고 있다. 이하, 상술한 표시 장치(10)의 제조 공정에 대한 설명은 생략하고, 차이점을 위주로 설명하기로 한다.
먼저, 도 31 내지 도 33을 참조하면, 제1 정렬 라인(210') 및 제2 정렬 라인(220')의 단선 공정을 수행하여 제1 전극(210) 및 제2 전극(220)을 형성한다.
구체적으로, 제3 개구부(OP3)가 노출하는 정렬 라인층(200')의 일부를 제거하는 식각 공정을 통해 서로 분리된 제1 전극(210) 및 제2 전극(220)을 형성한다. 제3 개구부(OP3)에 의해 노출되는 정렬 라인(200')이 단차 보상 패턴(430) 상에 배치됨으로써, 상기 단차 보상 패턴(430)의 두께만큼 제3 개구부(OP3)에 의해 노출되는 정렬 라인(200')의 레벨은 상부에 위치할 수 있다. 따라서, 본 식각 공정을 통해 다른 부재의 손상을 최소화할 수 있다. 따라서, 추가적인 마스크 공정 없이 본 공정을 통해. 제3 개구부(OP3)에 의해 노출되는 정렬 라인(200')의 일부를 제거여 도 33에 도시된 바와 같이 분리된 제1 전극(210) 및 제2 전극(220)이 형성될 수 있다.
이어, 도 34 및 도 35를 참조하면, 발광 영역(EMA)에 패턴화된 접촉 전극 물질층(700')을 형성한다.
패턴화된 접촉 전극 물질층(700')은 발광 영역(EMA) 내에 배치될 수 있다. 패턴화된 접촉 전극 물질층(700')은 상술한 바와 동일한 형상 및 구조를 가질 수 있다. 본 실시예에서는 접촉 전극 분리 공정에 앞서 정렬 라인 분리 공정을 수행함으로써, 서브 영역(SA)에 스토퍼(ST)를 형성하지 않을 수 있다.
이어, 도 36을 참조하면, 접촉 전극 물질층(700')이 형성된 비아층(166) 상에 제4 절연 물질층(810'), 및 제5 절연 물질층(820')을 전면적으로 순차 적층할 수 있다. 제4 절연 물질층(810') 및 제5 절연 물질층(820')은 각각 제4 절연층(810) 및 제5 절연층(820)에 대응되는 절연층일 수 있다. 따라서, 상기 제4 절연 물질층(810') 및 제5 절연 물질층(820')은 서로 상이한 물질을 포함할 수 있다. 예를 들어, 제4 절연 물질층(810')은 실리콘 질화물(SiNx)을 포함하고, 제5 절연 물질층(820')은 실리콘 산화물(SiOx)을 포함할 수 있다.
이어, 도 37을 참조하면, 화학 기계적 연마(CMP) 공정을 통해 제5 절연 물질층(820')의 일부를 제거하여 제4 절연 물질층(810')의 일부를 노출하는 제5 절연층(820)을 형성한다.
구체적으로, 제4 절연 물질층(810')은 상기 화학 기계적 연마(CMP) 공정에서 연마 정지막의 기능을 할 수 있다. 따라서, 본 화학 기계적 연마(CMP) 공정을 통해 제5 절연 물질층(820')은 제4 절연 물질층(810')의 상면이 노출될 때까지 연마될 수 있다. 즉, 제4 절연 물질층(810')을 연마 정지층으로 하여 제1 뱅크(400)와 제2 절연층(520)의 상면 상에 배치된 제4 절연 물질층(810')이 노출될 때까지 화학 기계적 연마(CMP) 공정이 수행될 수 있다. 상기 화학 기계적 연마(CMP) 공정에 의하여 제5 절연 물질층(820')이 연마되어 형성된 제5 절연층(820)의 상면(820_US)과 제1 뱅크(400)의 상면 및 제2 절연층(820)의 상면 상에 배치된 제4 절연 물질층(810')의 상면(810'_US)은 동일한 평면 상에 위치할 수 있다.
이어, 도 37 및 도 38을 참조하면, 제5 절연층(820)을 식각 마스크로 이용하여 식각 공정을 수행하여 제4 절연 물질층(810')의 일부를 제거하여 제4 절연층(810)을 형성한다.
구체적으로, 제5 절연층(820)을 식각 마스크로 이용하여 식각 공정을 수행한다. 상기 식각 공정에서 제5 절연층(820)이 노출하는 제4 절연 물질층(810')의 일부가 제거될 수 있다. 구체적으로, 제2 절연층(820)의 상면 상에 형성된 제4 절연 물질층(810')이 제거되어 제2 절연층(820)의 상면 상에 형성된 접촉 전극 물질층(700')이 노출될 수 있다. 이에 제한되는 것은 아니나, 본 식각 공정은 건식 식각으로 수행될 수 있다.
또한, 본 공정에서 제1 뱅크(400)의 상면, 제2 뱅크(600)의 상면 및 단차 보상 패턴(430)의 상면 상에 형성된 제4 절연 물질층(810')의 일부도 제거될 수 있다. 즉, 소정의 높이에 형성된 제4 절연 물질층(810')은 제5 절연층(820)에 의해 노출되어 식각됨으로써, 도 38에 도시된 바와 같이 제5 절연층(820)에 의해 상면이 덮인 제4 절연층(810)이 형성될 수 있다.
이어, 도 38을 참조하면, 제4 절연층(810) 및 제5 절연층(820)을 식각 마스크로 이용하여 식각 공정을 수행하여 접촉 전극 물질층(700')의 일부를 제거하여 패턴화된 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 형성한다.
구체적으로, 제4 절연층(810) 및 제5 절연층(820)은 제2 절연층(520)의 상면 상에 형성된 접촉 전극 물질층(700')을 노출할 수 있다. 따라서, 제4 절연층(810) 및 제5 절연층(820)을 식각 마스크로 이용하여 식각 공정을 수행함으로써, 제4 절연층(810) 및 제5 절연층(820)이 노출하는 접촉 전극 물질층(700')의 일부가 제거될 수 있다. 이에 제한되는 것은 아니나, 본 식각 공정은 습식 식각으로 수행될 수 있다. 본 공정을 통해 제4 절연층(810) 및 제5 절연층(820)이 노출하는 제2 절연층(520)의 상면 상에 형성된 접촉 전극 물질층(700')이 제거되어 도 30에 도시된 바와 같이 제2 절연층(820)을 사이에 두고 서로 이격된 제1 접촉 전극(710) 및 제2 접촉 전극(720)이 형성될 수 있다.
본 발명의 일 실시예에 따르면 제2 절연층 상에 형성된 접촉 전극 물질층을 제2 절연층을 사이에 두고 서로 이격된 제1 접촉 전극과 제2 접촉 전극으로 형성하기 위한 접촉 전극 분리 공정을 CMP 공정을 이용하여 수행될 수 있다. 구체적으로, 제2 절연층에 의해 형성되는 접촉 전극 물질층을 연마 정지막으로 이용하여 CMP 공정을 수행하여 포토레지스트 패턴을 형성함으로써 안정적으로 접촉 전극 물질층을 분리시켜 제1 접촉 전극과 제2 접촉 전극을 형성할 수 있다. 따라서, CMP 공정을 이용하여 안정적으로 제1 접촉 전극과 제2 접촉 전극을 형성함으로써, 표시 장치의 공정 마진이 개선될 수 있다. 또한, 서브 영역에 제2 절연층의 상면의 높이와 유사하거나 동일한 단차 보상 패턴을 형성하고 단차 보상 패턴 상에 정렬 라인층을 형성함으로써, 정렬 라인 분리 공정에서 별도의 마스크 공정 없이 정렬 라인층을 분리시켜 제1 전극과 제2 전극을 형성할 수 있다. 따라서, 표시 장치의 제조 공정 효율이 개선될 수 있다.
본 발명의 다른 실시예에 따르면 제2 절연층 상에 형성된 접촉 전극 물질층을 제2 절연층을 사이에 두고 서로 이격된 제1 접촉 전극과 제2 접촉 전극으로 형성하기 위한 접촉 전극 분리 공정은 제1 무기막 및 제1 무기막과 상이한 물질을 가지는 제2 무기막을 이용한 CMP 공정을 통해 수행될 수 있다. 구체적으로, 제2 절연층에 의해 형성되는 접촉 전극 물질층 상에 제1 무기막 및 제2 무기막을 순차 형성하고 제2 무기막을 제1 무기막을 연마 정지막으로 이용하여 연마하고, 제1 무기막에 의해 노출되는 제2 무기막을 제거함으로써 안정적으로 접촉 전극 물질층을 분리시켜 제1 접촉 전극과 제2 접촉 전극을 형성할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
400: 제1 뱅크
410: 제1 서브 뱅크
420: 제2 서브 뱅크
430: 단차 보상 패턴
700: 접촉 전극층
710: 제1 접촉 전극
720: 제2 접촉 전극
510: 제1 절연층
520: 제2 절연층
530: 제3 절연층
810: 제4 절연층
820: 제5 절연층
ED: 발광 소자

Claims (22)

  1. 발광 영역 및 상기 발광 영역의 일 측에 위치하는 서브 영역을 포함하는 기판;
    상기 기판의 상기 발광 영역 상에 배치되는 제1 뱅크;
    상기 기판의 상기 서브 영역 상에 배치되는 단차 보상 패턴;
    상기 제1 뱅크 상에 배치되며, 서로 이격된 제1 전극 및 제2 전극; 및
    상기 발광 영역에서 상기 제1 전극 및 상기 제2 전극 사이에 배치된 발광 소자를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 뱅크의 상면과 상기 제1 패턴의 상면은 동일한 레벨에 위치하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 뱅크는 서로 이격된 제1 서브 뱅크 및 제2 서브 뱅크를 포함하며,
    상기 제1 전극은 상기 제1 서브 뱅크 상에 배치되고,
    상기 제2 전극은 상기 제2 서브 뱅크 상에 배치되는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층; 및
    상기 발광 소자 상에 배치되며, 상기 발광 소자의 양 단부를 노출하는 제2 절연층을 더 포함하되,
    상기 발광 소자는 상기 제1 절연층 상에 배치되는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 뱅크의 상면 상에 배치된 제1 절연층의 상면과 상기 제2 절연층의 상면은 동일한 레벨에 위치하는 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 전극 및 상기 발광 소자의 일 단부와 전기적으로 연결되는 제1 접촉 전극; 및
    상기 제2 전극 및 상기 발광 소자의 타 단부와 전기적으로 연결되는 제2 접촉 전극을 더 포함하되,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 상기 제2 절연층을 사이에 두고 서로 이격된 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 제1 뱅크의 상면 및 상기 제2 절연층의 상면 상에는 배치되지 않는 표시 장치.
  8. 제6 항에 있어서,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극 상에 배치된 제3 절연층; 및
    상기 제3 절연층 상에 배치된 제4 절연층을 더 포함하되,
    상기 제3 절연층이 포함하는 물질은 상기 제4 절연층이 포함하는 물질과 서로 상이한 표시 장치.
  9. 제8 항에 있어서,
    상기 제3 절연층 및 상기 제4 절연층은 상기 제1 뱅크의 상면 및 상기 제2 절연층의 상면 상에는 배치되지 않는 표시 장치.
  10. 제8 항에 있어서,
    상기 제3 절연층은 실리콘 질화물(SiNx)를 포함하고,
    상기 제4 절연층은 실리콘 산화물(SiOx)를 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 연장되어 상기 단차 보상 패턴 상에도 배치되되,
    상기 제1 전극 및 상기 제2 전극은 각각 상기 단차 보상 패턴의 상면의 적어도 일부를 노출하는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층을 더 포함하고,
    상기 발광 소자는 상기 제1 절연층 상에 배치되며,
    상기 제1 절연층은,
    상기 발광 영역에서 상기 제1 전극의 일부를 노출하는 제1 개구부,
    상기 발광 영역에서 상기 제2 전극의 일부를 노출하는 제2 개구부, 및
    상기 서브 영역에서 단차 보상 패턴의 상면의 일부를 노출하는 제3 개구부를 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제3 개구부는 상기 서브 영역에서 상기 제1 전극 및 상기 제2 전극과 비중첩한 표시 장치.
  14. 제12 항에 있어서,
    상기 제3 개구부가 위치하는 높이는 상기 제1 개구부 및 상기 제2 개구부가 위치하는 높이보다 높은 표시 장치.
  15. 제13 항에 있어서,
    상기 제1 뱅크와 상기 단차 보상 패턴은 동일한 층에 형성되는 표시 장치.
  16. 발광 영역 및 서브 영역을 포함하는 기판을 준비하는 단계;
    상기 발광 영역과 상기 서브 영역을 걸쳐 배치되며 서로 이격된 제1 정렬 라인 및 제2 정렬 라인을 형성하는 단계;
    상기 발광 영역에서 상기 제1 정렬 라인과 상기 제2 정렬 라인 사이에 발광 소자를 배치하는 단계;
    상기 발광 소자 상에 상기 발광 소자의 양 단부를 노출하는 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 접촉 전극 물질층을 형성하는 단계;
    화학적 기계적 연마(CMP,Chemical mechanical planarization) 공정을 이용하여 상기 접촉 전극 물질층의 일부를 노출하는 식각 마스크를 형성하는 단계;
    상기 식각 마스크를 이용하여 상기 접촉 전극 물질층의 일부 영역을 제거하여 제1 접촉 전극 및 제2 접촉 전극을 형성하는 단계를 포함하되,
    상기 식각 마스크가 노출하는 상기 접촉 전극 물질층의 일부 영역은 상기 제1 절연층의 상면 상에 배치되고,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 상기 제1 절연층을 사이에 두고 서로 이격된 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 식각 마스크를 형성하는 단계는,
    상기 접촉 전극 물질층 상에 포토레지스트층을 전면적으로 도포하는 단계; 및
    상기 접촉 전극 물질층을 연마 정지막으로 이용하여 화학적 기계적 연마(CMP,Chemical mechanical planarization) 공정을 수행하여 상기 포토레지스트층의 일부를 제거하는 단계를 포함하되,
    상기 화학적 기계적 연마(CMP) 공정을 통해 상기 포토레지스트층의 일부가 연마되어 상기 식각 마스크가 형성되는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제1 절연층의 인접 영역에서 상기 식각 마스크의 상면과 상기 접촉 전극 물질층의 상면은 동일한 평면 상에 위치하는 표시 장치의 제조 방법.
  19. 제16 항에 있어서,
    상기 식각 마스크를 형성하는 단계는,
    상기 접촉 전극 물질층 상에 제1 절연 물질층, 및 상기 제1 절연 물질층 상에 제2 절연 물질층을 순차 적층하는 단계; 및
    상기 제1 절연 물질층을 연마 정지막으로 이용하여 화학적 기계적 연마(CMP,Chemical mechanical planarization) 공정을 수행하여 제2 절연층 물질층의 일부를 제거하여 제2 절연층을 형성하는 단계를 포함하되,
    상기 제2 절연층은 상기 제1 절연층의 상면 상에 배치된 상기 제1 절연 물질층의 일부를 노출하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 절연층의 인접 영역에서 상기 제1 절연 물질층의 상면과 상기 제2 절연층의 상면은 동일 평면 상에 위치하는 표시 장치의 제조 방법.
  21. 제19 항에 있어서,
    상기 식각 마스크를 형성하는 단계는,
    상기 제2 절연층이 노출하는 상기 제1 절연 물질층의 일부를 제거하여 제3 절연층을 형성하는 단계를 더 포함하되,
    상기 제3 절연층 및 상기 제2 절연층은 상기 제1 절연층의 상면 상에 배치된 상기 접촉 전극 물질층을 노출하고,
    상기 제3 절연층 및 상기 제2 절연층은 상기 식각 마스크를 구성하는 표시 장치의 제조 방법.
  22. 제19 항에 있어서,
    상기 제1 절연 물질층과 상기 제2 절연 물질층은 무기 물질을 포함하되,
    상기 제1 절연 물질층과 상기 제2 절연 물질층은 서로 상이한 물질을 포함하는 표시 장치의 제조 방법.
KR1020210024047A 2021-02-23 2021-02-23 표시 장치 및 이의 제조 방법 KR20220120784A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210024047A KR20220120784A (ko) 2021-02-23 2021-02-23 표시 장치 및 이의 제조 방법
US17/494,312 US20220271021A1 (en) 2021-02-23 2021-10-05 Display device and method of fabricating the same
PCT/KR2022/002584 WO2022182100A1 (ko) 2021-02-23 2022-02-22 표시 장치 및 이의 제조 방법
CN202280007635.7A CN116547815A (zh) 2021-02-23 2022-02-22 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210024047A KR20220120784A (ko) 2021-02-23 2021-02-23 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220120784A true KR20220120784A (ko) 2022-08-31

Family

ID=82900866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210024047A KR20220120784A (ko) 2021-02-23 2021-02-23 표시 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20220271021A1 (ko)
KR (1) KR20220120784A (ko)
CN (1) CN116547815A (ko)
WO (1) WO2022182100A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591056B1 (ko) * 2018-07-20 2023-10-20 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20200088962A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치
KR20200088954A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치
KR20210001277A (ko) * 2019-06-27 2021-01-06 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN116547815A (zh) 2023-08-04
WO2022182100A1 (ko) 2022-09-01
US20220271021A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
KR20210124564A (ko) 표시 장치
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
US20220262867A1 (en) Display device
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
KR20210077086A (ko) 표시 장치
KR20220003685A (ko) 표시 장치
KR20210104392A (ko) 표시 장치
US20230027391A1 (en) Display device
KR20210055831A (ko) 표시 장치
CN114551526A (zh) 显示装置
KR20230128171A (ko) 표시 장치 및 그 제조 방법
KR20220048505A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220120784A (ko) 표시 장치 및 이의 제조 방법
KR20220033537A (ko) 표시 장치 및 이의 제조 방법
KR20220030404A (ko) 표시 장치 및 그 제조 방법
US20220199713A1 (en) Display device
US11978835B2 (en) Display device
US20220238758A1 (en) Display device
US20220208901A1 (en) Display device
US20220223645A1 (en) Display device
KR20220019141A (ko) 표시 장치 및 이의 제조 방법
KR20230112771A (ko) 표시 장치 및 그 제조 방법
KR20230069283A (ko) 표시 장치
KR20230099737A (ko) 표시 장치 및 그 제조 방법
KR20220009528A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination