KR20220019141A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220019141A
KR20220019141A KR1020200098628A KR20200098628A KR20220019141A KR 20220019141 A KR20220019141 A KR 20220019141A KR 1020200098628 A KR1020200098628 A KR 1020200098628A KR 20200098628 A KR20200098628 A KR 20200098628A KR 20220019141 A KR20220019141 A KR 20220019141A
Authority
KR
South Korea
Prior art keywords
electrode
insulating pattern
disposed
light emitting
emitting device
Prior art date
Application number
KR1020200098628A
Other languages
English (en)
Inventor
이종찬
배성근
이성진
이태희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200098628A priority Critical patent/KR20220019141A/ko
Priority to US18/019,773 priority patent/US20230343899A1/en
Priority to CN202080104212.8A priority patent/CN116114070A/zh
Priority to PCT/KR2020/013044 priority patent/WO2022030679A1/ko
Publication of KR20220019141A publication Critical patent/KR20220019141A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치는 기판, 상기 기판 상에 배치되는 제1 전극, 상기 기판 상에서 상기 제1 전극과 이격 배치된 제2 전극, 양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치되도록 상기 제1 전극 및 상기 제2 전극 상에 배치되는 발광 소자, 상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부를 노출하는 제1 절연 패턴, 및 상기 제1 전극 상에 배치되고, 상기 제1 절연 패턴과 이격되어 배치되는 제2 절연 패턴을 포함하되, 상기 제1 절연 패턴과 상기 제2 절연 패턴은 동일한 물질을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 이탈된 발광 소자를 제거하여 신뢰도가 향상된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 제1 전극, 상기 기판 상에서 상기 제1 전극과 이격 배치된 제2 전극, 양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치되도록 상기 제1 전극 및 상기 제2 전극 상에 배치되는 발광 소자, 상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부를 노출하는 제1 절연 패턴, 및 상기 제1 전극 상에 배치되고, 상기 제1 절연 패턴과 이격되어 배치되는 제2 절연 패턴을 포함하되, 상기 제1 절연 패턴과 상기 제2 절연 패턴은 동일한 물질을 포함한다.
상기 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극을 더 포함하되, 상기 제1 접촉 전극은 제1 절연 패턴을 덮도록 상기 제1 전극 상에 배치될 수 있다.
상기 제1 전극 및 상기 제2 전극 상에 배치되는 제1 절연층을 더 포함하되, 상기 발광 소자, 상기 제2 절연 패턴은 상기 제1 절연층 상에 배치되고, 상기 제1 접촉 전극은 상기 제1 절연층을 관통하는 제1 개구부를 통해 상기 제1 전극과 접촉할 수 있다.
상기 제1 개구부는 상기 제1 절연 패턴 및 상기 제2 절연 패턴과 상기 기판의 두께 방향으로 비중첩할 수 있다.
상기 제2 전극 상에 배치되고, 상기 제1 절연 패턴 및 상기 제2 절연 패턴과 이격되어 배치되는 제3 절연 패턴을 더 포함하고, 상기 제3 절연 패턴은 상기 제1 및 제2 절연 패턴과 동일한 물질을 포함할 수 있다.
상기 제1 전극 상에 배치되고, 상기 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극; 및 상기 제2 전극 상에 배치되고, 상기 발광 소자의 타 단부 및 상기 제2 전극과 접촉하는 제2 접촉 전극을 더 포함하되, 상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 제1 절연 패턴 상에서 서로 이격 배치될 수 있다.
상기 제1 접촉 전극은 상기 제1 절연 패턴은 덮도록 배치되고, 상기 제2 접촉 전극은 상기 제2 절연 패턴을 덮도록 배치될 수 있다.
상기 제1 절연 패턴의 두께는 상기 제2 절연 패턴의 두께보다 클 수 있다.
상기 제2 절연 패턴은 상기 제1 전극의 양 단부를 노출하도록 배치될 수 있다.
상기 제1 절연 패턴 및 상기 제2 절연 패턴은 각각 평면상 섬 형상을 가질 수 있다.
제2 절연 패턴의 단면 형상은 상기 제1 절연 패턴과 대향하는 상기 제2 절연 패턴의 일 측면은 나란하고, 타 측면은 돌출된 형상을 가질 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판의 일면 상에 배치되고 제1 방향으로 연장된 제1 전극, 상기 제1 전극과 이격되어 상기 기판의 일면 상에 배치되고 상기 제1 방향으로 연장된 제2 전극, 양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치되도록 상기 제1 전극 및 상기 제2 전극 상에 배치되는 발광 소자, 상기 제1 전극 및 상기 제2 전극 사이의 영역에서 상기 기판 상에 배치되고 상기 제1 방향으로 연장된 제1 절연 패턴 및 상기 제1 절연 패턴과 이격되어 상기 제1 전극 상에 배치되고 상기 제1 방향으로 연장된 제2 절연 패턴을 포함하되, 상기 제1 절연 패턴은 상기 발광 소자의 양 단부와 상기 기판의 두께 방향으로 비중첩하고, 상기 제2 절연 패턴은 상기 제1 전극의 양 단부와 상기 기판의 두께 방향으로 비중첩하다.
상기 발광 소자의 일 단부 및 상기 제1 전극과 접촉하고, 상기 제1 방향으로 연장되며 상기 제2 절연 패턴은 덮는 제1 접촉 전극을 더 포함할 수 있다.
상기 제1 절연 패턴과 상기 제2 절연 패턴은 동일한 물질을 포함할 수 있다.
상기 다른 과제를 해결하기 위한 일 실시예에 서로 이격 대향하는 제1 전극 및 제2 전극, 상기 제1 전극 또는 상기 제2 전극 상에 배치된 복수의 발광 소자를 포함하는 기판을 준비하는 단계, 및 상기 기판 상에 쉐도우 마스크를 배치한 후, 상기 쉐도우 마스크를 이용하여 상기 제1 전극과 상기 제2 전극 사이의 이격 영역을 포함하여, 상기 제1 전극 및 상기 제2 전극 상에 절연 패턴 물질층을 형성하는 단계를 포함하되, 상기 절연 패턴 물질층은 상기 제2 전극과 대향하는 상기 제1 전극의 일 단부 및 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부와 상기 기판의 두께 방향으로 중첩하되, 상기 제1 전극의 타 단부 및 상기 제2 전극의 타 단부와 상기 기판의 두께 방향으로 비중첩하다.
상기 발광 소자는 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 배치되는 제1 발광 소자 및 양 단부 중 적어도 하나가 상기 제1 전극 또는 상기 제2 전극 상에 배치되지 않는 제2 발광 소자를 포함하고, 상기 절연 패턴 물질층은 상기 제1 발광 소자를 덮도록 배치될 수 있다.
상기 절연 패턴 물질층은 상기 제2 발광 소자와 상기 기판의 두께 방향으로 비중첩하고, 상기 절연 패턴 물질층을 형성하는 단계 이후에 상기 제2 발광 소자를 제거하는 단계를 더 포함할 수 있다.
상기 제2 발광 소자를 제거하는 단계에서 상기 제1 발광 소자는 상기 절연 패턴 물질층에 의해 덮여 제거되지 않을 수 있다.
상기 절연 패턴 물질층을 식각하여 제1 절연 패턴, 제2 절연 패턴 및 제3 절연 패턴을 형성하는 단계를 더 포함하되, 상기 제1 절연 패턴은 상기 발광 소자 상에 배치되고 상기 발광 소자의 양 단부를 노출하고, 상기 제2 절연 패턴은 상기 제1 전극 상에 배치되고, 상기 제3 절연 패턴은 상기 제2 전극 상에 배치되고, 상기 제1 절연 패턴 및 상기 제2 절연 패턴 및 상기 제3 절연 패턴은 서로 이격될 수 있다.
상기 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극 및 상기 발광 소자의 타 단부 및 상기 제2 전극과 접촉하는 제2 접촉 전극을 형성하는 단계를 더 포함하되, 상기 제1 접촉 전극과 상기 제2 접촉 전극은 서로 이격 배치되고, 상기 제1 접촉 전극은 상기 제2 절연 패턴을 덮도록 상기 제1 전극 상에 배치되고, 상기 제2 접촉 전극은 상기 제3 절연 패턴을 덮도록 상기 제2 전극 상에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치 및 이의 제조 방법은 방법은 쉐도우 마스크를 이용하여 부분적으로 절연 패턴 물질층을 형성함으로써, 양 단부가 제1 전극 및 제2 전극 상에 배치된 발광 소자(이하, 제1 발광 소자)는 고정하되, 양 단부 중 적어도 하나가 제1 전극 또는 제2 전극 상에 배치되지 않는 발광 소자(이하, 제2 발광 소자 또는 이탈된 발광 소자)는 제거할 수 있다. 따라서, 이탈된 발광 소자에 의해 발생할 수 있는 표시 장치의 불량을 감소시킬 수 있고, 이탈된 발광 소자를 회수하여 재활용할 수 있으므로 표시 장치의 재료비가 절감될 수 있다
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 일 실시예에 따른 표시 장치의 표시 영역과 패드 영역의 개략적인 단면도이다.
도 4는 도 3의 V-V' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 5는 일 실시예에 따른 발광 소자의 개략도이다.
도 6 내지 도 28은 일 실시예에 따른 표시 장치의 제조 공정 단계별 단면도들 및 평면도들이다.
도 29는 다른 실시예에 따른 표시 장치의 표시 영역과 패드 영역의 개략적인 단면도이다.
도 30 내지 도 32는 도 29의 표시 장치의 제조 방법의 일부 공정 단계별 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지
칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일 측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일 측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타 측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일 측, "좌측"는 제1 방향(DR1) 타 측, "상측"은 제2 방향(DR2) 일 측, "하측"은 제2 방향(DR2) 타 측을 나타낸다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 각 화소(PX)는 무기 입자로 이루어진 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
비표시 영역(NDA)에는 표시 영역(DPA)을 구동하는 구동 회로나 구동 소자가 배치될 수 있다. 예를 들어, 표시 장치(10)의 제1 장변(도 1에서 하변)에 인접 배치된 비표시 영역(NDA) 및/또는 제2 장변(도 1에서 상변)에 인접 배치된 비표시 영역(NDA)에는 표시 장치(10)의 기판 상에 패드부가 마련되고, 상기 패드부의 패드 전극 상에 외부 장치(EXD)가 실장될 수 있다. 상기 외부 장치(EXD)의 예로는 연결 필름, 인쇄회로기판, 구동칩(DIC), 커넥터, 배선 연결 필름 등을 들 수 있다. 표시 장치(10)의 제1 단변(도 1에서 좌변)에 인접 배치된 비표시 영역(NDA)에는 표시 장치(10)의 기판 상에 형성된 스캔 구동부(SDR) 등이 배치될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)의 각 화소(PX)는 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
발광 영역(EMA)은 발광 소자(ED)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 또한, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.
각 화소(PX)는 비발광 영역에 배치된 절단부 영역(CBA)을 더 포함할 수 있다. 절단부 영역(CBA)은 일 화소(PX) 내에서 발광 영역(EMA)의 상측(또는 제2 방향(DR2) 일 측)에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하여 배치된 화소(PX)의 발광 영역(EMA) 사이에 배치될 수 있다.
절단부 영역(CBA)은 제2 방향(DR2)을 따라 서로 이웃하는 각 화소(PX)에 포함되는 전극(210, 220)이 서로 분리되는 영역일 수 있다. 각 화소(PX)마다 배치되는 전극(210, 220)들은 절단부 영역(CBA)에서 서로 분리되고, 절단부 영역(CBA)에는 각 화소(PX) 마다 배치된 전극(210, 220)의 일부가 배치될 수 있다. 절단부 영역(CBA)에는 발광 소자(ED)가 배치되지 않을 수 있다.
도 3은 일 실시예에 따른 표시 장치의 표시 영역과 패드 영역의 개략적인 단면도이다. 도 4는 도 3의 V-V' 선을 따라 자른 일 예를 나타내는 단면도이다.
도 3에서는 표시 영역(DPA)의 일부 및 비표시 영역(NDA)의 일부의 단면을 함께 도시하였다. 표시 영역(DPA)의 단면으로는 일 화소(PX)에 포함된 발광 영역(EMA) 및 그 인접 영역의 단면을 도시하였고, 비표시 영역(NDA)의 단면으로는 패드 영역(PDA)의 단면을 도시하였다. 도 4에서는 표시 영역(DPA)의 일 화소(PX)에 포함된 발광 영역(EMA)에서 제1 및 제2 접촉 전극(710, 720)과 제1 및 제2 전극(210, 220)이 접촉되는 영역의 단면을 도시하였다.
도 2 내지 도 4를 참조하면, 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치되는 회로 소자층(PAL), 표시 영역(DPA)에서 회로 소자층(PAL) 상에 배치되며 복수의 발광 소자(ED)를 포함하는 발광 소자층, 및 패드 영역(PDA)에서 회로 소자층(PAL) 상에 배치되며 패드 전극(730)을 포함하는 패드부를 포함할 수 있다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
기판(SUB) 상에는 회로 소자층(PAL)이 배치될 수 있다. 도면에 도시하지는 않았으나, 회로 소자층(PAL)은 표시 영역(DPA)에 배치되는 적어도 하나의 트랜지스터 등을 포함하여 발광 소자층을 구동할 수 있다. 또한, 회로 소자층(PAL)은 패드 영역(PDA)에 배치되는 배선 패드를 포함하여, 후술하는 연결 전극(230) 및 패드 전극(730)을 통해 그 상부에 실장되는 외부 장치(EXD, 도 1 참조)와 연결될 수 있다.
제1 뱅크(400)는 회로 소자층(PAL) 상에 배치될 수 있다. 제1 뱅크(400)는 표시 영역(DPA)에 배치될 수 있다. 제1 뱅크(400)는 평면상 각 화소(PX)의 발광 영역(EMA) 내에서 제2 방향(DR2)으로 연장된 형상을 포함할 수 있다.
제1 뱅크(400)는 서로 이격 배치된 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다. 예시적인 실시예에서, 제1 서브 뱅크(410)와 제2 서브 뱅크(420)는 서로 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다.
제1 및 제2 서브 뱅크(410, 420)는 기판(SUB)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 및 제2 서브 뱅크(410, 420)의 돌출된 부분은 경사진 측면을 가질 수 있다. 제1 및 제2 서브 뱅크(410, 420)는 경사진 측면을 포함함으로써 발광 소자(ED)에서 방출되어 제1 및 제2 서브 뱅크(410, 420)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다.
제1 전극(210) 및 제2 전극(220)은 제1 뱅크(400) 상에 배치될 수 있다. 제1 전극(210)은 제1 서브 뱅크(410) 상에 배치되고, 제2 전극(220)은 제2 서브 뱅크(420) 상에 배치될 수 있다.
제1 전극(210) 및 제2 전극(220)은 각각 평면상 제2 방향(DR2)으로 연장되는 형상을 포함할 수 있다. 제1 전극(210)과 제2 전극(220)은 서로 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다.
제1 전극(210)은 제1 방향(DR1)으로 연장된 제2 뱅크(600)의 일부 영역과 중첩하도록 평면상 제2 방향(DR2)으로 연장될 수 있다. 제1 전극(210)은 제1 컨택홀(CT1)을 통해 회로 소자층(PAL)과 전기적으로 연결될 수 있다.
제2 전극(220)은 제1 방향(DR1)으로 연장된 제2 뱅크(600)의 일부 영역과 중첩하도록 평면상 제2 방향(DR2)으로 연장될 수 있다. 제2 전극(220)은 제2 컨택홀(CT2)을 통해 회로 소자층(PAL)과 전기적으로 연결될 수 있다.
제1 및 제2 전극(210, 220)은 각각 발광 소자(ED)들과 전기적으로 연결되고, 발광 소자(ED)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 예를 들어, 복수의 전극(210, 220)들은 후술하는 접촉 전극(710, 720)을 통해 제1 전극(210)과 제2 전극(220)의 이격 영역에서 상기 제1 전극(210)과 제2 전극(220) 상에 배치되는 발광 소자(ED)와 전기적으로 연결되고, 전극(210, 220)들로 인가된 전기 신호를 접촉 전극(710, 720)을 통해 발광 소자(ED)에 전달할 수 있다.
또한, 제1 및 제2 전극(210, 220)은 표시 장치(10)의 제조 공정 중 발광 소자(ED)의 정렬에 이용되는 전기장을 형성하기 위한 정렬 신호가 인가될 수도 있다. 구체적으로, 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정을 통해 복수의 발광 소자(ED)를 포함하는 잉크를 제1 전극(210)과 제2 전극(220) 상에 분사하면, 제1 및 제2 전극(210, 220)에 정렬 신호를 인가하여 전계를 생성할 수 있다. 잉크 내에 포함된 복수의 발광 소자(ED)는 상기 제1 및 제2 전극(210, 220) 상에 생성된 전계에 의해 유전영동힘을 받아 제1 및 제2 전극(210, 220) 사이에서 양 단부가 각각 제1 전극(210)과 제2 전극(220) 상에 위치하도록 정렬될 수 있다.
제1 전극(210)과 제2 전극(220)은 각각 화소(PX) 내의 절단부 영역(CBA)에서 제2 방향(DR2)으로 이웃하는 화소(PX)의 제1 및 제2 전극(210, 220)과 서로 분리될 수 있다. 절단부 영역(CBA)에서 분리된 제1 및 제2 전극(210, 220)의 평면 형상은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 배치하는 공정 후에 절단부 영역(CBA)에서 제1 및 제2 전극(210, 220)을 단선하는 공정을 통해 형성될 수 있다. 다만, 이에 제한되지 않고 제1 및 제2 전극(210, 220) 중 일부 전극들은 제2 방향(DR2)으로 이웃하는 화소(PX)로 연장되어 일체화될 수도 있고, 제1 전극(210) 또는 제2 전극(220) 중 어느 한 전극만 분리될 수도 있다.
연결 전극(230)은 회로 소자층(PAL) 상에 배치될 수 있다. 연결 전극(230)은 패드 영역(PDA)에 배치될 수 있다. 도면에는 도시하지 않았으나, 상술한 바와 같이 회로 소자층(PAL)은 패드 영역(PDA)에 배치된 배선 패드를 포함할 수 있고, 상기 연결 전극(230)은 배선 패드와 전기적으로 연결될 수 있다.
일 실시예에서, 제1 전극(210), 제2 전극(220) 및 연결 전극(230)은 서로 동일한 물질을 포함할 수 있다. 제1 전극(210), 제2 전극(220) 및 연결 전극(230)은 동일한 마스크 공정으로 패턴화되어 형성될 수 있으나, 이에 제한되지 않는다.
제1 절연층(510)은 표시 영역(DPA) 및 패드 영역(PDA)에 배치될 수 있다. 제1 절연층(510)은 복수의 전극(210, 220) 및 연결 전극(230) 상에 배치될 수 있다.
제1 절연층(510)은 표시 영역(DPA)에서 제1 전극(210) 및 제2 전극(220) 상에 배치될 수 있다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 덮도록 배치되되, 제1 전극(210)의 일부를 노출하는 제1 개구부(OP1) 및 제2 전극(220)의 일부를 노출하는 제2 개구부(OP2)를 포함할 수 있다. 제1 전극(210)은 제1 절연층(510)을 관통하는 제1 개구부(OP1)를 통해 후술하는 제1 접촉 전극(710)과 접촉하고, 제2 전극(220)은 제1 절연층(510)을 관통하는 제2 개구부(OP2)를 통해 후술하는 제2 접촉 전극(720)과 접촉할 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시키는 역할을 할 수 있다. 또한, 제1 절연층(510)은 제1 절연층(510) 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제1 절연층(510)은 패드 영역(PDA)에서 연결 전극(230)의 상면의 일부를 노출하도록 연결 전극(230)의 주위 영역에 배치될 수 있다. 제1 절연층(510)은 연결 전극(230)을 노출하는 패드 개구(OPP)를 구성할 수 있다. 패드 개구(OPP)의 내측벽은 연결 전극(230)과 중첩하도록 배치될 수 있다.
제1 절연층(510)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(510)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN) 등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 제1 절연층(510)은 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등과 같은 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510)은 실리콘 산화물(SiOx)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제2 뱅크(600)는 제1 절연층(510) 상에 배치될 수 있다. 제2 뱅크(600)는 표시 영역(DPA)에 배치될 수 있다. 제2 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(600)는 각 화소(PX)들의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분할 수 있다. 제2 뱅크(600)는 표시 영역(DPA)의 외곽부를 둘러싸도록 배치되고, 패드 영역(PDA)에는 배치되지 않을 수 있다.
제2 뱅크(600)는 제1 뱅크(400)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(600)는 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 잉크가 인접한 화소(PX)로 넘치는 것을 방지하는 역할을 할 수 있다. 또한, 제2 뱅크(600)는 화소(PX)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수도 있다. 제2 뱅크(600)가 발광 영역(EMA)과 절단부 영역(CBA)을 구분하도록 배치됨으로써, 발광 소자(ED)는 절단부 영역(CBA)에는 배치되지 않을 수 있다.
예시적인 실시예에서, 제2 뱅크(600)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
발광 소자(ED)는 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(ED)는 표시 영역(DPA)에 배치될 수 있다.
발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 제1 및 제2 전극(210, 220)이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않고, 복수의 발광 소자(ED) 중 일부는 발광 소자(ED)가 연장된 방향이 제1 및 제2 전극(210, 220)이 연장된 방향과 실질적으로 수직을 이루도록 배치되고, 복수의 발광 소자(ED) 중 다른 일부는 발광 소자(ED)가 연장된 방향이 제1 및 제2 전극(210, 220)이 연장된 방향과 비스듬하도록 배치될 수도 있다.
발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에서 양 단부가 각각 제1 전극(210)과 제2 전극(220) 상에 배치될 수 있다. 구체적으로, 발광 소자(ED)는 서로 이격 대향하는 제1 전극(210)과 제2 전극(220)의 각 일 단부 상에 배치될 수 있다. 이하, 본 명세서에서 설명의 편의상 제1 전극(210) 및 제2 전극(220)의 서로 대향하는 각 단부(즉, 발광 영역(EMA) 내에서 내측을 향하는 각 전극의 단부)는 제1 전극(210) 및 제2 전극(220)의 일 단부로 지칭하고, 반대 단부(즉, 발광 영역(EMA) 내에서 외측을 향하는 각 전극의 단부)는 제1 전극(210) 및 제2 전극(220)의 타 단부로 지칭하기로 한다.
발광 소자(ED)의 연장된 길이는 제1 전극(210)과 제2 전극(220) 사이의 간격보다 클 수 있다. 따라서, 발광 소자(ED)는 발광 소자(ED)의 일 단부가 제1 전극(210)(구체적으로, 제1 전극(210)의 일 단부) 상에 놓이고, 발광 소자(ED)의 타 단부가 제2 전극(220)(구체적으로, 제2 전극(220)의 일 단부) 상에 놓이도록 제1 전극(210)과 제2 전극(220) 상에 배치될 수 있다.
제1 절연 패턴(521)은 발광 영역(EMA) 내에서 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 제1 절연 패턴(521)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 절연 패턴(521)은 각 화소(PX)의 발광 영역(EMA) 내에서 선형 또는 섬형 패턴을 형성할 수 있다
제1 절연 패턴(521)의 적어도 일부는 발광 소자(ED) 상에 배치될 수 있다. 제1 절연 패턴(521)은 제1 전극(210)과 제2 전극(220) 사이에서 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 제1 절연 패턴(521)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제1 절연 패턴(521)은 발광 소자(ED) 상에 배치되되, 발광 소자(ED)의 양 단부를 노출할 수 있다.
제1 절연 패턴(521)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시키는 기능을 역할을 할 수 있다. 한편, 발광 소자(ED)를 안정적으로 고정시키 위해 제1 절연 패턴(521)의 두께는 발광 소자(ED)의 직경보다 클 수 있다.
제2 절연 패턴(522)은 제1 절연 패턴(521)과 제1 방향(DR1)으로 이격 배치될 수 있다. 제2 절연 패턴(522)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 절연 패턴(522)은 각 화소(PX)의 발광 영역(EMA) 내에서 선형 또는 섬형 패턴을 형성할 수 있다
제2 절연 패턴(522)은 발광 영역(EMA) 내에서 제1 절연층(510) 상에 배치될 수 있다. 제2 절연 패턴(522)은 제1 전극(210)과 제3 방향(DR3)으로 중첩 배치될 수 있다. 제2 절연 패턴(522)의 제1 방향(DR1)의 폭은 제1 전극(210)의 제1 방향(DR1)의 폭보다 작을 수 있다. 따라서, 제2 절연 패턴(522)은 제1 전극(210)의 양 단부와 제3 방향(DR3)으로 비중첩할 수 있다. 제2 절연 패턴(522)은 제1 서브 뱅크(410)의 경사진 측면과 제3 방향(DR3)으로 비중첩할 수 있다. 다만, 이에 제한되지 않고, 제2 절연 패턴(522)은 제1 서브 뱅크(410)의 경사진 측면과 적어도 일부 제3 방향(DR3)으로 중첩할 수도 있다.
제2 절연 패턴(522)은 제1 절연 패턴(521)과 대향하는 일 측면과 타 측면의 단면 형상이 서로 상이할 수 있다. 예를 들어, 제2 절연 패턴(522)의 일 측면은 실질적으로 나란하게 형성되어 하나의 평면 또는 곡면으로 형성될 수 있으나, 제2 절연 패턴(522)의 타 측면은 발광 영역(EMA)의 외측 방향으로 돌출된 형상을 포함할 수 있다. 이와 같은 제2 절연 패턴(522)의 단면 형상은 쉐도우 마스크를 이용한 증착 공정에 의해 형성된 형상일 수 있다.
제3 절연 패턴(523)은 제1 절연 패턴(521) 및 제2 절연 패턴(522)과 제1 방향(DR1)으로 이격 배치될 수 있다. 평면상 제1 절연 패턴(521)은 제2 절연 패턴(522)과 제3 절연 패턴(523) 사이에 배치될 수 있다. 제3 절연 패턴(523)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제3 절연 패턴(523)은 각 화소(PX)의 발광 영역(EMA) 내에서 선형 또는 섬형 패턴을 형성할 수 있다
제3 절연 패턴(523)은 발광 영역(EMA) 내에서 제1 절연층(510) 상에 배치될 수 있다. 제3 절연 패턴(523)은 제2 전극(220)과 제3 방향(DR3)으로 중첩 배치될 수 있다. 제3 절연 패턴(523)의 제1 방향(DR1)의 폭은 제2 전극(220)의 제1 방향(DR1)의 폭보다 작을 수 있다. 따라서, 제3 절연 패턴(523)은 제2 전극(220)의 양 단부와 제3 방향(DR3)으로 비중첩할 수 있다. 제3 절연 패턴(523)은 제2 서브 뱅크(420)의 경사진 측면과 제3 방향(DR3)으로 비중첩할 수 있다. 다만, 이에 제한되지 않고, 제3 절연 패턴(523)은 제2 서브 뱅크(420)의 경사진 측면과 적어도 일부 제3 방향(DR3)으로 중첩할 수도 있다.
제3 절연 패턴(523)도 제2 절연 패턴(522)과 마찬가지로, 제1 절연 패턴(521)과 대향하는 일 측면과 타 측면의 단면 형상이 서로 상이할 수 있다. 예를 들어, 제3 절연 패턴(523)의 일 측면은 실질적으로 나란하게 형성되어 하나의 평면 또는 곡면으로 형성될 수 있으나, 제3 절연 패턴(523)의 타 측면은 발광 영역(EMA)의 외측 방향으로 돌출된 형상을 포함할 수 있다. 이와 같은 제3 절연 패턴(523)의 단면 형상은 쉐도우 마스크를 이용한 증착 공정에 의해 형성된 형상일 수 있다.
제1 내지 제3 절연 패턴(521, 522, 523)은 제1 및 제2 개구부(OP1, OP2)와 제3 방향(DR3)으로 비중첩할 수 있다.
제1 내지 제3 절연 패턴(521, 522, 523)을 동일한 물질을 포함할 수 있다. 일 실시예에서, 제1 내지 제3 절연 패턴(521, 522, 523)은 동일한 공정을 통해 하나의 절연 패턴 물질층(530, 도 11 참조)으로 패턴화되어 증착되고, 후속 공정(예컨대, 식각 공정)을 통해 서로 이격되도록 형성될 수 있다. 제2 및 제3 절연 패턴(522, 523)은 후술하는 접촉 전극(710, 720)과 발광 소자(ED)를 접촉시키기 위한 영역을 형성하기 위한 절연 패턴 물질층(530')의 식각 공정에서 마스크 패턴이 배치되어 식각되지 않고 남은 잔류 패턴일 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
제1 절연 패턴(521)의 두께는 제2 및 제3 절연 패턴(522, 523)의 두께보다 클 수 있다. 제1 절연 패턴(521)의 제1 방향(DR1)의 폭은 제2 및 제3 절연 패턴(522, 523)의 제1 방향(DR1)의 폭보다 클 수 있다. 다만, 이에 제한되지 않고 제1 절연 패턴(521)의 두께는 제2 및 제3 절연 패턴(522, 523)의 두께와 동일할 수도 있다.
제1 접촉 전극(710)은 제1 절연층(510) 상에 배치될 수 있다. 제1 접촉 전극(710)은 표시 영역(DPA)에 배치될 수 있다. 제1 접촉 전극(710)은 제1 서브 뱅크(410) 및 제1 전극(210) 상에 배치될 수 있다.
제1 접촉 전극(710)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(710)은 각 화소(PX)의 발광 영역(EMA) 내에서 선형 또는 섬형 패턴을 형성할 수 있다
제1 접촉 전극(710)은 발광 소자(ED)의 일 단부 및 제1 전극(210)과 접촉할 수 있다. 구체적으로, 제1 접촉 전극(710)의 일부 영역은 제1 절연 패턴(521)이 노출하는 발광 소자(ED)의 일 단부와 접촉할 수 있다. 또한, 제1 접촉 전극(710)의 다른 일부 영역은 제1 절연층(510)에 형성된 제1 개구부(OP1)가 노출하는 제1 전극(210)의 상면과 접촉할 수 있다. 즉, 제1 접촉 전극(710)이 발광 소자(ED)의 일 단부 및 제1 전극(210)과 각각 접촉함으로써, 이들을 발광 소자(ED)와 제1 전극(210)은 상호 전기적으로 연결될 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치된 제2 절연 패턴(522)을 적어도 일부 덮도록 배치될 수 있다. 도면에서는 제1 접촉 전극(710)이 제1 전극(210) 상에 배치된 제2 절연 패턴(522)을 완전히 덮도록 배치되도록 도시하였으나, 이에 제한되지 않는다. 제1 접촉 전극(710)은 제2 절연 패턴(522)과 제3 방향(DR3)으로 중첩할 수 있다. 제1 접촉 전극(710)의 발광 소자(ED)의 일 단부에서 제1 절연 패턴(521) 측으로 연장되어 제1 절연 패턴(521)의 일부를 덮도록 배치될 수 있다.
제2 절연층(530)은 표시 영역(DPA) 및 패드 영역(PDA)에 배치될 수 있다. 제2 절연층(530)은 표시 영역(DPA)에서 제1 절연 패턴(521)과 제3 절연 패턴(523)이 서로 대향하는 이격 공간을 제외한 영역에 전면적으로 배치될 수 있다. 제2 절연층(530)은 연결 전극(230)을 노출하도록 연결 전극(230) 주변 영역에 배치될 수 있다.
제2 절연층(530)은 제1 절연 패턴(521)과 제3 절연 패턴(523)의 서로 대향하는 이격 공간에는 배치되지 않을 수 있다.
제2 절연층(530)은 표시 영역(DPA)에서 제1 접촉 전극(710) 및 제3 절연 패턴(523) 상에 배치될 수 있다. 제2 절연층(530)은 제1 접촉 전극(710) 및 제3 절연 패턴(523) 상에서 외측으로 연장되어 제1 서브 뱅크(410) 및 제2 뱅크(600) 상에도 배치될 수 있다. 제2 절연층(530)의 측면은 제1 절연 패턴(521)과 제3 절연 패턴(523)이 서로 대향하는 측면과 각각 상호 정렬될 수 있다.
제2 절연층(530)은 제1 접촉 전극(710)과 제2 접촉 전극(720)을 전기적으로 상호 절연시킬 수 있다. 제2 절연층(530)은 제1 접촉 전극(710)을 덮도록 배치되되, 발광 소자(ED)가 제2 접촉 전극(720)과 접촉할 수 있도록 발광 소자(ED)의 타 단부 상에는 배치되지 않을 수 있다.
제2 절연층(530)은 패드 영역(PDA)에서 연결 전극(230)의 상면의 일부를 노출하도록 연결 전극(230)의 주위 영역에 배치될 수 있다. 제2 절연층(530)은 연결 전극(230)을 노출하는 패드 개구(OPP)를 구성할 수 있다. 패드 개구(OPP)의 내측벽은 연결 전극(230)과 중첩하도록 배치될 수 있다. 패드 영역(PDA)에서 제2 절연층(530) 및 제1 절연층(510)은 패드 개구(OPP)를 구성할 수 있다. 패드 개구(OPP)를 구성하는 제2 절연층(530) 및 제1 절연층(510)의 내측벽은 상호 정렬될 수 있다.
제2 접촉 전극(720)은 제2 절연층(530) 상에 배치될 수 있다. 제2 접촉 전극(720)은 표시 영역(DPA)에 배치될 수 있다. 제2 접촉 전극(720)은 제2 서브 뱅크(420) 및 제2 전극(210) 상에 배치될 수 있다.
제2 접촉 전극(720)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 접촉 전극(720)은 각 화소(PX)의 발광 영역(EMA) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 접촉 전극(720)과 평면상 제1 접촉 전극(710)과 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다.
제2 접촉 전극(720)은 발광 소자(ED)의 타 단부 및 제2 전극(220)과 접촉할 수 있다. 구체적으로, 제2 접촉 전극(720)의 일부 영역은 제1 절연 패턴(521)이 노출하는 발광 소자(ED)의 타 단부와 접촉할 수 있다. 또한, 제2 접촉 전극(720)의 다른 일부 영역은 제1 절연층(510)에 형성된 제2 개구부(OP2)가 노출하는 제2 전극(220)의 상면과 접촉할 수 있다. 즉, 제2 접촉 전극(720)이 발광 소자(ED)의 타 단부 및 제2 전극(220)과 각각 접촉함으로써, 이들을 상호 전기적으로 연결시킬 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 상에 배치된 제3 절연 패턴(523)을 적어도 일부 덮도록 배치될 수 있다. 도면에서는 제2 접촉 전극(720)은 제2 전극(220) 상에 배치된 제3 절연 패턴(523)을 완전히 덮도록 도시하였으나, 이에 제한되지 않는다. 제2 접촉 전극(720)은 제3 절연 패턴(523)과 제3 방향(DR3)으로 중첩할 수 있다. 제2 접촉 전극(720)의 발광 소자(ED)의 타 단부에서 제1 절연 패턴(521) 측으로 연장되어 제1 절연 패턴(521) 및 제2 절연층(530)의 일부를 덮도록 배치될 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)은 제2 절연층(530)에 의해 상호 절연될 수 있다.
패드 전극(730)은 패드 영역(PDA)에 배치될 수 있다. 패드 전극(730)은 제2 절연층(530) 상에 배치될 수 있다. 패드 전극(730)은 패드 개구(OPP)를 통해 연결 전극(230)의 상면과 직접 접촉할 수 있다. 패드 전극(730)은 제2 접촉 전극(720)과 동일한 물질을 포함할 수 있다. 예시적인 실시예에서, 패드 전극(730)은 제2 접촉 전극(720)과 동일한 공정을 통해 형성될 수 있다.
제3 절연층(540)은 기판(SUB) 상에 전면적으로 배치될 수 있다. 제3 절연층(540)은 기판(SUB) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
도 5는 일 실시예에 따른 발광 소자의 개략도이다.
도 5를 참조하면, 발광 소자(ED)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이는 발광 소자(ED)의 직경보다 크며, 종횡비는 1.2:1 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
발광 소자(ED)는 무기 발광 다이오드를 포함할 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
일 실시예에서, 상술한 반도체층들은 발광 소자(ED)의 길이 방향을 따라 순차 적층될 수 있다. 발광 소자(ED)는 도면에 도시된 바와 같이, 길이 방향으로 순차 적층된 제1 반도체층(31), 활성층(33), 및 제2 반도체층(32)을 포함할 수 있다. 제1 반도체층(31), 활성층(33), 및 제2 반도체층(32)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.
제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 활성층(33)을 사이에 두고 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
활성층(33)에서 방출되는 광은 발광 소자(ED)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 즉, 활성층(33)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
발광 소자(ED)는 제2 반도체층(32) 상에 배치된 전극층(37)을 더 포함할 수 있다. 전극층(37)은 제2 반도체층(32)과 접촉할 수 있다. 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
전극층(37)은 제1 반도체층(31) 및 제2 반도체층(32)에 전기 신호를 인가하기 위해 발광 소자(ED)의 양 단부와 전극(예컨대, 표시 장치의 접촉 전극 또는 광학 검사 장치의 제1 및 제2 프로브)이 전기적으로 연결될 때, 제2 반도체층(32)과 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 활성층(33) 및/또는 전극층(37)의 외주면을 감싸는 절연막(38)을 더 포함할 수 있다. 절연막(38)은 적어도 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 절연 특성을 가진 물질들로 이루어져 활성층(33)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 활성층(33)을 포함하여 제1 및 제2 반도체층(31, 32)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 6 내지 도 28은 일 실시예에 따른 표시 장치의 제조 공정 단계별 단면도 및 평면 배치도들이다.
도 6 및 도 7을 참조하면, 먼저 기판(SUB) 상에 회로 소자층(PAL)을 형성하고, 상기 회로 소자층(PAL) 상에 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함하는 제1 뱅크(400)를 형성한다. 이어, 표시 영역(DPA)에서 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 상에 각각 제1 전극(210), 제2 전극(220)을 형성하고, 패드 영역(PDA)에서 회로 소자층(PAL) 상에 연결 전극(230)을 형성한다. 제1 전극(210), 제2 전극(220) 및 연결 전극(230)은 동일한 물질을 포함하여 같은 공정에서 동시에 형성될 수 있다.
이어, 발광 영역(EMA)에서 제1 전극(210) 및 제2 전극(220)을 각각 노출하는 제1 개구부(OP1) 및 제2 개구부(OP2)를 포함하고 패드 영역(PDA)에서 연결 전극(230)의 일부를 노출하는 제3 개구부(OP3)를 포함하는 제1 절연층(510)을 기판(SUB) 상에 형성한다.
이어, 제1 절연층(510) 상에 제2 뱅크(600)를 형성한 후, 상기 제2 뱅크(600)가 구획하는 발광 영역(EMA) 내에 복수의 발광 소자(ED)를 배치한다. 복수의 발광 소자(ED)는 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 배치된 제1 발광 소자(ED1) 및 양 단부 중 적어도 하나가 제1 전극(210) 또는 제2 전극(220) 상에 배치되지 않는 제2 발광 소자(ED2)를 포함할 수 있다.
한편, 복수의 발광 소자(ED)는 잉크 내에 분산된 상태로 대상 기판(SUB) 상에 분사될 수 있다. 예시적인 실시예에서, 발광 소자(ED)는 잉크 내에 분산된 상태로 준비되고 잉크젯 프린팅 장치를 이용한 프린팅 공정으로 대상 기판(SUB) 상에 분사될 수 있다. 잉크젯 프린팅 장치를 통해 분사된 잉크는 제2 뱅크(600)가 둘러싸는 영역 내에 안착될 수 있다. 제2 뱅크(600)는 잉크가 이웃하는 다른 화소(PX)로 넘치는 것을 방지할 수 있다.
발광 소자(ED)를 포함하는 잉크가 분사되면, 제1 전극(210) 및 제2 전극(220)에 각각 전기 신호를 인가하여 복수의 발광 소자(ED)를 제1 절연층(510) 상에 정렬할 수 있다. 구체적으로, 복수의 발광 소자(ED)를 양 단부가 각각 제1 전극(210)과 제2 전극(220) 상에 배치되도록 정렬할 수 있다. 한편, 분사된 잉크 내에 포함된 발광 소자(ED) 중 일부는 제1 전극(210)과 제2 전극(220) 사이에 배치되나, 분사된 잉크 내에 포함된 발광 소자(ED) 중 다른 일부는 제1 전극(210)과 제2 전극(220) 사이에 배치되지 않을 수 있다.
기판(SUB) 상에 분사된 복수의 발광 소자(ED)는 발광 소자(ED)의 양 단부와 제1 및 제2 전극(210, 220) 사이의 상대적인 배치 관계에 따라 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)를 포함할 수 있다.
잉크 내에 분산되어 제2 뱅크(600)가 구획한 영역 내에 분사된 발광 소자(ED) 중 제1 발광 소자(ED)는 제1 전극(210) 및 제2 전극(220) 사이에 생성된 전계에 의해 유전 영동힘을 받아 배향 방향 및 위치가 바뀌면서 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 배치된 발광 소자일 수 있다.
한편, 잉크 내에 분산되어 제2 뱅크(600)가 구획한 영역 내에 분사된 발광 소자(ED) 중 제2 발광 소자(ED2)는 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 배치되지 않고, 양 단부 중 적어도 하나가 제1 전극(210) 또는 제2 전극(220) 상에 배치되지 않은 발광 소자일 수 있다. 이 경우, 이와 같은 제2 발광 소자(ED2)를 이탈된 발광 소자(ED)로 지칭될 수 있다. 한편, 제2 발광 소자(ED2)는 양 단부 중 적어도 하나가 제1 전극(210) 또는 제2 전극(220) 상에 배치되지 않아 양 단부로 전기신호가 전달되지 않을 수 있다. 즉, 제2 발광 소자(ED2)는 발광 영역(EMA) 내에 배치되나, 발광하지 않는 발광 소자(ED)일 수 있다. 또한, 이와 같은 제2 발광 소자(ED2)는 상부에 배치되는 복수의 층들을 형성하는 공정에서 발광 소자(ED)의 직경에 해당하는 두께만큼 단차를 발생시켜 표시 장치(10)의 불량을 발생시킬 수 있다. 따라서, 이와 같은 제2 발광 소자(ED2), 즉 이탈 발광 소자(ED2)를 제거하는 공정을 통해 표시 장치(10)의 신뢰도가 향상될 수 있다.
이어, 도 8 및 도 9를 참조하면, 기판(SUB) 상에 쉐도우 마스크(SM)를 배치하고 상기 쉐도우 마스크(SM)를 이용하여 제1 절연 패턴 물질층(520)을 형성할 수 있다. 제1 절연 패턴 물질층(520)은 증착 공정을 통해 형성할 수 있다. 예를 들어, 상기 쉐도우 마스크(SM)는 개구부(OSM)가 발광 영역(EMA) 내에서 제1 전극(210)과 제2 전극(220)의 이격된 영역을 포함하여 상기 제1 전극(210)과 제2 전극(220)의 일 단부 영역을 포함하도록 배치될 수 있다. 즉, 쉐도우 마스크(SM)의 개구부(OSM)는 각 발광 영역(EMA) 내에서 제1 발광 소자(ED1)가 배치된 영역과 중첩될 수 있다.
쉐도우 마스크(SM)를 이용하여 형성된 제1 절연 패턴 물질층(520)은 제1 발광 소자(ED1)를 완전히 덮도록 제1 절연층(510) 상에 형성될 수 있다. 상기 쉐도우 마스크(SM)를 이용한 증착 공정에 의해 제1 절연 패턴 물질층(520)은 쉐도우 마스크(SM)의 개구부(OSM) 외측까지도 일부 증착될 수 있다. 이 경우, 제1 절연 패턴 물질층(520)의 외측 형상은 제2 뱅크(600) 측으로 돌출된 꼬리 형상을 포함할 수 있다. 제1 절연 패턴 물질층(520)은 제2 발광 소자(ED2)는 덮지 않을 수 있다. 즉, 제1 절연 패턴 물질층(520)은 제2 발광 소자(ED2)와 제3 방향(DR3)으로 비중첩할 수 있다.
이어, 도 10을 참조하면, 제1 발광 소자(ED) 상에 제1 절연 패턴 물질층(520)이 형성된 상태에서, 제2 발광 소자(ED2)를 제거하는 공정이 수행될 수 있다. 상기 제2 발광 소자(ED2)를 제거하는 공정은 액처리 공정을 통해 수행될 수 있다. 상기 액처리 공정은 별도의 공정을 추가하지 않고도 쉐도우 마스크(SM)를 이용하여 증착 공정이 수행된 후, 기판(SUB)을 세척하는 액처리 공정으로도 대체될 수 있다. 상기 액처리 공정에 의해, 제1 발광 소자(ED1)는 상부에 배치되는 제1 절연 패턴 물질층(520)에 의해 고정되어 제거되지 않을 수 있다. 이에 반해 제2 발광 소자(ED2)는 제2 발광 소자(ED2) 상에 제2 발광 소자(ED2)를 고정하는 층이 없으므로 액처리에 의해 기판(SUB) 상에서 제거될 수 있다. 한편, 기판(SUB)에서 제거된 제2 발광 소자(ED2)는 회수되어 재활용할 수도 있다. 따라서, 제2 발광 소자(ED2)를 재활용함에 따라 재료비가 절감될 수도 있다.
상술한 액처리를 공정이 수행되면 도 11 내지 도 13에 도시된 바와 같이, 기판(SUB) 상에서 제2 발광 소자(ED2)가 제거될 수 있다. 한편, 본 실시예에서, 제1 절연 패턴 물질층(520)은 제1 전극(210) 및 제2 전극(220)의 이격된 공간을 포함하여 제1 전극(210)의 일 단부 및 제2 전극(220)의 일 단부 상에 일체화되어 하나의 패턴층으로 형성될 수 있다. 제1 절연 패턴 물질층(520)은 발광 영역(EMA) 내에서 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 절연 패턴 물질층(520)은 섬형 패턴을 형성할 수 있다. 제1 절연 패턴 물질층(520)은 제1 개구부(OP1) 및 제2 개구부(OP2)를 덮도록 배치될 수 있다.
이어, 도 14 및 도 15를 참조하면, 제1 절연 패턴 물질층(520) 상에 제1 포토레지스트 패턴(PR1)을 형성한다. 제1 포토레지스트 패턴(PR1)은 기판(SUB)의 전면 상에 포토레지스트층을 형성한 후 노광 및 현상하여 형성될 수 있다.
구체적으로, 제1 포토레지스트 패턴(PR1)은 표시 영역(DPA) 및 패드 영역(PDA) 전면에 배치될 수 있다. 제1 포토레지스트 패턴(PR1)은 발광 소자(ED)와 제1 서브 뱅크(410)가 서로 이격 대향하는 공간을 노출하도록 형성될 수 있다. 제1 포토레지스트 패턴(PR1)은 발광 소자(ED)의 일 단부와 그와 인접한 제1 서브 뱅크(410)의 일 측면을 노출하도록 형성될 수 있다. 제1 포토 레지스트 패턴(PR1)은 제1 서브 뱅크(410) 상에 배치된 제1 절연 패턴 물질층(520)의 일 단부의 적어도 일부를 덮도록 형성될 수 있다.
이어, 도 16 내지 도 18를 참조하면, 제1 포토레지스트 패턴(PR1)을 식각 마스크로 이용하여 제1 절연 패턴 물질층(520)을 식각한다. 본 과정을 통해 제1 포토레지스트 패턴(PR1)에 의해 노출된 제1 절연 패턴 물질층(520)은 식각되어 제1 방향(DR1)으로 서로 이격된 제2 절연 패턴 물질층(520_1) 및 제2 절연 패턴(522)이 형성될 수 있다. 제2 절연 패턴 물질층(520_1) 및 제2 절연 패턴(522)은 제1 개구부(OP1)와 제3 방향(DR3)으로 비중첩할 수 있다. 즉, 상기 식각 공정에 의해 제1 절연 패턴 물질층(520)의 일부가 식각되어 제1 개구부(OP1)가 제3 방향(DR3)으로 노출될 수 있다.
상술한 바와 같이, 제1 포토레지스트 패턴(PR1)은 제1 서브 뱅크(410) 상에 배치된 제1 절연 패턴 물질층(520)의 일 단부의 적어도 일부를 덮도록 형성될 수 있다. 제1 포토레지스트 패턴(PR1)을 제1 절연 패턴 물질층(520)의 일 단부의 적어도 일부를 덮도록 형성함에 따라, 제2 절연 패턴(522)과 중첩된 영역 및 인접한 영역에 배치된 제1 절연층(510)은 제1 포토레지스트 패턴(PR1)에 의해 보호될 수 있다. 따라서, 식각 에천트에 의해 하부에 배치된 제1 절연층(510)이 손상되는 것을 방지할 수 있다.
이어, 도 19 내지 도 21을 참조하면, 제1 전극(210) 상에 패턴화된 제1 접촉 전극(710)을 형성할 수 있다. 패턴화된 제1 접촉 전극(710)은 마스크 공정에 의해 형성될 수 있다. 예를 들어, 제1 접촉 전극(710)은 제1 접촉 전극용 물질층을 표시 영역(DPA) 상에 전면적으로 증착한 뒤 이를 패터닝 하여 형성될 수 있다. 상기 제1 접촉 전극용 물질층은 제1 개구부(OP1)와 중첩하도록 형성되고 제1 개구부(OP1)를 통해 노출된 제1 전극(210)과 제1 접촉 전극(710)은 서로 접촉할 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부로부터 연장되어 제2 절연 패턴 물질층(520_1) 상에도 일부 배치될 수 있다.
이어, 도 22 및 도 23을 참조하면, 제2 절연층용 물질층(530')을 기판(SUB) 상에 전면적으로 증착한다. 이어, 제2 절연층용 물질층(530') 상에 포토레지스트층을 형성한 후 노광 및 현상하여 제2 포토레지스트 패턴(PR2)을 형성한다.
구체적으로, 제2 포토 레지스트 패턴(PR2)은 제2 절연 패턴 물질층(520_1)의 일부를 노출하도록 형성될 수 있다. 제2 포토레지스트 패턴(PR2)은 발광 소자(ED)와 제2 서브 뱅크(420)가 서로 이격 대향하는 공간을 노출하도록 형성될 수 있다. 제2 포토레지스트 패턴(PR2)은 발광 소자(ED)의 타 단부와 그와 인접한 제2 서브 뱅크(420)의 일 측면을 노출하도록 형성될 수 있다. 제2 포토레지스트 패턴(PR2)은 제2 서브 뱅크(420) 상에 배치된 제2 절연 패턴 물질층(520_1)의 일 단부의 적어도 일부를 덮도록 형성될 수 있다.
이어, 도 24 내지 도 26을 참조하면, 제2 포토레지스트 패턴(PR2)을 식각 마스크로 이용하여 제2 절연 패턴 물질층(520_1) 및 제2 절연층용 물질층(530')을 식각한다. 본 과정을 통해 제2 포토레지스트 패턴(PR2)에 의해 노출된 제2 절연 패턴 물질층(520_1) 및 제2 절연층용 물질층(530')은 식각되어 제1 방향(DR1)으로 서로 이격된 제1 절연 패턴(521) 및 제3 절연 패턴(523)이 형성될 수 있다. 상술한 바와 같이, 제2 포토레지스트 패턴(PR2)은 제2 서브 뱅크(420) 상에 배치된 제2 절연 패턴 물질층(520_1)의 타 단부의 적어도 일부를 덮도록 형성되어, 제2 절연 패턴 물질층(520_1)이 덮은 영역에 배치된 제1 절연층(510)은 보호되어 상기 식각 공정에 의해 식각되지 않을 수 있다. 본 식각 공정을 통해 제2 개구부(OP2) 상에 배치된 제2 절연 패턴 물질층(520_1)이 식각되어 제3 방향(DR3)으로 노출될 수 있다.
한편, 본 식각 공정에서 제2 절연 패턴 물질층(520_1) 및 제2 절연층용 물질층(530')이 함께 식각되어 제1 절연 패턴(521)과 제3 절연 패턴(523)이 서로 대향하는 일 측면은 각각 제2 절연층(530)과 상호 정렬될 수 있다.
이어, 도 27 및 도 28을 참조하면, 표시 영역(DPA)에서 제2 전극(220) 상에 배치된 패턴화된 제2 접촉 전극(720) 및 패드 영역(PDA)에서 연결 전극(230)과 중첩된 패드 전극(730)을 형성할 수 있다. 패턴화된 제2 접촉 전극(720) 및 패드 전극(730)은 동일한 마스크 공정에 의해 형성될 수 있다. 예를 들어, 제2 접촉 전극(720) 및 패드 전극(730)은 제2 접촉 전극용 물질층을 표시 영역(DPA) 상에 전면적으로 증착한 뒤 이를 패터닝 하여 형성될 수 있다. 상기 제2 접촉 전극용 물질층은 제2 개구부(OP2) 및 제3 개구부(OP3)와 중첩하도록 형성되고 제2 개구부(OP2)를 통해 노출된 제2 전극(220)과 제2 접촉 전극(720)은 서로 접촉하고 제3 개구부(OP3)를 통해 노출된 연결 전극(230)과 패드 전극(730)은 서로 접촉할 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 일 단부로부터 연장되어 제1 절연 패턴(521) 상에도 일부 배치될 수 있다.
이어, 도 3 및 도 4와 같이 기판(SUB) 상에 제3 절연층(540)을 형성할 수 있다. 제3 절연층(530)은 표시 영역(DPA)에서 전면적으로 배치되되, 패드 영역(PDA)에서 패드 전극(730)의 일부를 노출하도록 배치될 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 이미 설명된 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명한다.
도 29는 다른 실시예에 따른 표시 장치의 표시 영역과 패드 영역의 개략적인 단면도이다.
본 실시예에 따른 표지 장치는 제1 접촉 전극(710_1), 제2 접촉 전극(720_1) 및 패드 전극(730_1)이 동일한 층으로 형성되고, 제2 절연층(530)이 생략되는 점이 도 3의 실시예와 차이점이다.
구체적으로, 제1 접촉 전극(710_1)과 제2 접촉 전극(720_1)은 각각 발광 소자의 일 단부 및 타 단부에 배치되고, 제1 절연 패턴(521) 측으로 연장될 수 있다. 제1 접촉 전극(710_1) 및 제2 접촉 전극(720_1)은 각각 제1 절연 패턴(521)의 측면을 덮도록 배치되고 상면 상에 일부 배치될 수 있다. 제1 접촉 전극(710_1)과 제2 접촉 전극(720_1)은 제1 절연 패턴(521)의 상면 상에서 서로 이격될 수 있다.
제1 접촉 전극(710_1)은 제2 절연 패턴(522)을 덮도록 배치될 수 있다. 제2 접촉 전극(720_1) 제3 절연 패턴(523)을 덮도록 배치될 수 있다. 이에 제한되는 것은 아니나, 제1 접촉 전극(710_1)은 제2 절연 패턴(522)의 외면에 직접 배치되고, 제2 접촉 전극(720_1)은 제3 절연 패턴(523)의 외면에 직접 배치될 수 있다.
제1 접촉 전극(710_1)과 제2 접촉 전극(720_1)이 동일한 층으로 형성됨에 따라 제1 접촉 전극(710_1)과 제2 접촉 전극(720_1)을 상호 절연시키는 제2 절연층(530)은 생략될 수 있다. 따라서, 패드 영역(PDA)에서 제1 절연층(510)에 형성된 제3 개구부(OP3)가 패드 전극(730_1)과 연결 전극(230)의 패드 개구일 수 있다. 패드 전극(730_1)과 연결 전극(230) 사이에 배치된 절연층이 제1 절연층(510)이므로 단차가 감소될 수 있다. 따라서, 패드 전극(730_1)과 연결 전극(230)의 접촉 신뢰성이 향상될 수 있다.
도 30 내지 도 32는 도 29의 표시 장치의 제조 방법의 일부 공정 단계별 단면도들이다.
기판(SUB) 상에 회로 소자층(PAL), 제1 뱅크(400), 제1 및 제2 전극(210, 220), 제1 절연층(510), 발광 소자(ED), 제2 뱅크(600) 및 제1 절연 패턴 물질층(520)을 형성하는 과정까지는 도 6 내지 도 13의 실시예와 동일하다.
이어, 도 30을 참조하면, 제1 절연 패턴 물질층(520) 상에 제3 포토레지스트 패턴(PR3)을 형성한다.
구체적으로, 제1 절연 패턴 물질층(520) 및 제1 절연층(510) 상에 포토레지스트층을 도포하고 노광 및 현상을 통해 잔류하여야 할 제1 절연 패턴(521), 제2 절연 패턴(522) 및 제3 절연 패턴(523)의 패턴 형상을 갖는 제3 포토레지스트 패턴(PR3)을 형성한다. 이 때, 제3 포토레지스트 패턴(PR3)은 제1 절연 패턴 물질층(520)의 양 단부의 적어도 일부와 중첩되도록 배치될 수 있다. 제3 포토레지스트 패턴(PR3)은 제1 절연 패턴 물질층(520)의 양 단부의 적어도 일부와 중첩되도록 배치됨으로써, 제1 절연층(510)이 제3 포토레지스트 패턴(PR3)에 의해 보호될 수 있다. 따라서, 제1 절연 패턴 물질층(520)의 식각에 사용되는 에천트에 의해 제1 절연층(510)이 손상되는 것을 방지할 수 있다.
이어, 도 30 및 도 31을 참조하면, 제3 포토레지스트 패턴(PR3)을 식각 마스크로 이용하여 제1 절연 패턴 물질층(520)을 식각한다. 상기 제3 포토레지스트 패턴(PR3)을 이용한 식각에 의해 제1 절연 패턴 물질층(520)은 제1 방향(DR1)으로 서로 이격되 제1 절연 패턴(521), 제2 절연 패턴(522) 및 제3 절연 패턴(523)을 형성할 수 있다.
이어, 도 32를 참조하면, 표시 영역(DPA)에서 제1 절연층(510) 및 제1 절연 패턴(521), 제2 절연 패턴(522) 및 제3 절연 패턴(523) 상에 제1 및 제2 접촉 전극(710_1, 720_1)을 형성하고, 패드 영역(PDA)에서 제1 절연층(510) 상에 패드 전극(730_1)을 형성할 수 있다. 제1 및 제2 접촉 전극(710_1, 720_1) 및 패드 전극(730_1)은 접촉 전극용 물질층을 기판(SUB) 상에 전면적으로 증착한 뒤 이를 패터닝 하여 형성될 수 있다.
본 실시예에 따른 표시 장치의 제조 방법은 제1 내지 제3 절연 패턴(521, 522, 523)을 동일한 마스크 공정을 통해 패턴화하여 형성하고, 제1 및 제2 접촉 전극(710_1, 720_1) 및 패드 전극(730_1)을 동일한 마스크 공정을 통해 패턴화하여 형성함에 따라 마스크 공정이 생략될 수 있다. 따라서, 별도의 제1 및 제2 접촉 전극을 각각 형성하기 위한 추가적인 마스크 공정을 요하지 않으므로, 공정 효율이 개선될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극
220: 제2 전극
400: 제1 뱅크
410: 제1 서브 뱅크
420: 제2 서브 뱅크

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 제1 전극;
    상기 기판 상에서 상기 제1 전극과 이격 배치된 제2 전극;
    양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치되도록 상기 제1 전극 및 상기 제2 전극 상에 배치되는 발광 소자;
    상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부를 노출하는 제1 절연 패턴; 및
    상기 제1 전극 상에 배치되고, 상기 제1 절연 패턴과 이격되어 배치되는 제2 절연 패턴을 포함하되,
    상기 제1 절연 패턴과 상기 제2 절연 패턴은 동일한 물질을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극을 더 포함하되,
    상기 제1 접촉 전극은 제1 절연 패턴을 덮도록 상기 제1 전극 상에 배치되는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 상에 배치되는 제1 절연층을 더 포함하되,
    상기 발광 소자, 상기 제2 절연 패턴은 상기 제1 절연층 상에 배치되고,
    상기 제1 접촉 전극은 상기 제1 절연층을 관통하는 제1 개구부를 통해 상기 제1 전극과 접촉하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 개구부는 상기 제1 절연 패턴 및 상기 제2 절연 패턴과 상기 기판의 두께 방향으로 비중첩한 표시 장치.
  5. 제1 항에 있어서,
    상기 제2 전극 상에 배치되고, 상기 제1 절연 패턴 및 상기 제2 절연 패턴과 이격되어 배치되는 제3 절연 패턴을 더 포함하고,
    상기 제3 절연 패턴은 상기 제1 및 제2 절연 패턴과 동일한 물질을 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 전극 상에 배치되고, 상기 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극; 및
    상기 제2 전극 상에 배치되고, 상기 발광 소자의 타 단부 및 상기 제2 전극과 접촉하는 제2 접촉 전극을 더 포함하되,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극은 상기 제1 절연 패턴 상에서 서로 이격 배치된 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 접촉 전극은 상기 제1 절연 패턴은 덮도록 배치되고,
    상기 제2 접촉 전극은 상기 제2 절연 패턴을 덮도록 배치되는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 절연 패턴의 두께는 상기 제2 절연 패턴의 두께보다 큰 표시 장치.
  9. 제1 항에 있어서,
    상기 제2 절연 패턴은 상기 제1 전극의 양 단부와 상기 기판의 두께 방향으로 비중첩한 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 절연 패턴 및 상기 제2 절연 패턴은 각각 평면상 섬 형상을 갖는 표시 장치.
  11. 제1 항에 있어서,
    제2 절연 패턴의 단면 형상은, 상기 제1 절연 패턴과 대향하는 상기 제2 절연 패턴의 일 측면은 나란하고 타 측면은 돌출된 형상을 갖는 표시 장치.
  12. 기판;
    상기 기판의 일면 상에 배치되고 제1 방향으로 연장된 제1 전극;
    상기 제1 전극과 이격되어 상기 기판의 일면 상에 배치되고 상기 제1 방향으로 연장된 제2 전극;
    양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치되도록 상기 제1 전극 및 상기 제2 전극 상에 배치되는 발광 소자;
    상기 제1 전극 및 상기 제2 전극 사이의 영역에서 상기 기판 상에 배치되고 상기 제1 방향으로 연장된 제1 절연 패턴; 및
    상기 제1 절연 패턴과 이격되어 상기 제1 전극 상에 배치되고 상기 제1 방향으로 연장된 제2 절연 패턴을 포함하되,
    상기 제1 절연 패턴의 적어도 일부는 상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부와 상기 기판의 두께 방향으로 비중첩하고,
    상기 제2 절연 패턴은 상기 제1 전극의 양 단부와 상기 기판의 두께 방향으로 비중첩한 표시 장치.
  13. 제12 항에 있어서,
    상기 발광 소자의 일 단부 및 상기 제1 전극과 접촉하고, 상기 제1 방향으로 연장되며 상기 제2 절연 패턴은 덮는 제1 접촉 전극을 더 포함하는 표시 장치.
  14. 제12 항에 있어서,
    상기 제1 절연 패턴과 상기 제2 절연 패턴은 동일한 물질을 포함하는 표시 장치.
  15. 서로 이격 대향하는 제1 및 제2 전극, 상기 제1 전극 또는 상기 제2 전극 상에 배치된 복수의 발광 소자를 포함하는 기판을 준비하는 단계; 및
    상기 기판 상에 쉐도우 마스크를 배치한 후, 상기 쉐도우 마스크를 이용하여 상기 제1 전극과 상기 제2 전극 사이의 이격 영역을 포함하여, 상기 제1 전극 및 상기 제2 전극 상에 절연 패턴 물질층을 형성하는 단계를 포함하되,
    상기 절연 패턴 물질층은,
    상기 제2 전극과 대향하는 상기 제1 전극의 일 단부 및 상기 제1 전극과 대향하는 상기 제2 전극의 일 단부와 상기 기판의 두께 방향으로 중첩하되,
    상기 제1 전극의 타 단부 및 상기 제2 전극의 타 단부와 상기 기판의 두께 방향으로 비중첩한 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 발광 소자는 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 배치되는 제1 발광 소자 및 양 단부 중 적어도 하나가 상기 제1 전극 또는 상기 제2 전극 상에 배치되지 않는 제2 발광 소자를 포함하고,
    상기 절연 패턴 물질층은 상기 제1 발광 소자는 덮도록 배치되는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 절연 패턴 물질층은 상기 제2 발광 소자와 상기 기판의 두께 방향으로 비중첩하고,
    상기 절연 패턴 물질층을 형성하는 단계 이후에 상기 제2 발광 소자를 제거하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제2 발광 소자를 제거하는 단계에서 상기 제1 발광 소자는 상기 절연 패턴 물질층에 의해 덮여 제거되지 않는 표시 장치의 제조 방법.
  19. 제15 항에 있어서,
    상기 절연 패턴 물질층을 식각하여 제1 절연 패턴, 제2 절연 패턴 및 제3 절연 패턴을 형성하는 단계를 더 포함하되,
    상기 제1 절연 패턴은 상기 발광 소자 상에 배치되고 상기 발광 소자의 양 단부를 노출하고,
    상기 제2 절연 패턴은 상기 제1 전극 상에 배치되고,
    상기 제3 절연 패턴은 상기 제2 전극 상에 배치되고,
    상기 제1 절연 패턴 및 상기 제2 절연 패턴 및 상기 제3 절연 패턴은 서로 이격되는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극 및 상기 발광 소자의 타 단부 및 상기 제2 전극과 접촉하는 제2 접촉 전극을 형성하는 단계를 더 포함하되,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 서로 이격 배치되고,
    상기 제1 접촉 전극은 상기 제2 절연 패턴을 덮도록 상기 제1 전극 상에 배치되고,
    상기 제2 접촉 전극은 상기 제3 절연 패턴을 덮도록 상기 제2 전극 상에 배치되는 표시 장치의 제조 방법.
KR1020200098628A 2020-08-06 2020-08-06 표시 장치 및 이의 제조 방법 KR20220019141A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200098628A KR20220019141A (ko) 2020-08-06 2020-08-06 표시 장치 및 이의 제조 방법
US18/019,773 US20230343899A1 (en) 2020-08-06 2020-09-25 Display device and manufacturing method therefor
CN202080104212.8A CN116114070A (zh) 2020-08-06 2020-09-25 显示装置和用于显示装置的制造方法
PCT/KR2020/013044 WO2022030679A1 (ko) 2020-08-06 2020-09-25 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200098628A KR20220019141A (ko) 2020-08-06 2020-08-06 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220019141A true KR20220019141A (ko) 2022-02-16

Family

ID=80118242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200098628A KR20220019141A (ko) 2020-08-06 2020-08-06 표시 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20230343899A1 (ko)
KR (1) KR20220019141A (ko)
CN (1) CN116114070A (ko)
WO (1) WO2022030679A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107705713B (zh) * 2017-10-13 2019-12-27 上海天马微电子有限公司 一种显示面板和显示装置
KR102600602B1 (ko) * 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102559097B1 (ko) * 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102557981B1 (ko) * 2018-08-20 2023-07-24 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
WO2022030679A1 (ko) 2022-02-10
CN116114070A (zh) 2023-05-12
US20230343899A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
KR20210124564A (ko) 표시 장치
KR20210132255A (ko) 표시 장치
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20220026626A (ko) 표시 장치 및 그 제조 방법
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
KR20220117954A (ko) 표시 장치
KR20220003685A (ko) 표시 장치
EP3993033A2 (en) Display device and method of fabricating the same
US20220130895A1 (en) Unit of light-emitting elements and display device including the same
CN114551526A (zh) 显示装置
CN115701255A (zh) 显示装置
KR20220019141A (ko) 표시 장치 및 이의 제조 방법
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20210124594A (ko) 표시 장치 및 이의 제조 방법
KR20210150631A (ko) 표시 장치 및 이의 제조 방법
US11978835B2 (en) Display device
US20220199713A1 (en) Display device
US20220271021A1 (en) Display device and method of fabricating the same
US20220208901A1 (en) Display device
US20220223645A1 (en) Display device
US20230282775A1 (en) Display apparatus and manufacturing method therefor
KR20220090621A (ko) 표시 장치
KR20220060067A (ko) 표시 장치
KR20210131846A (ko) 표시 장치
KR20220046020A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination