KR20210131846A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210131846A
KR20210131846A KR1020200099824A KR20200099824A KR20210131846A KR 20210131846 A KR20210131846 A KR 20210131846A KR 1020200099824 A KR1020200099824 A KR 1020200099824A KR 20200099824 A KR20200099824 A KR 20200099824A KR 20210131846 A KR20210131846 A KR 20210131846A
Authority
KR
South Korea
Prior art keywords
electrode
inspection
disposed
insulating layer
test
Prior art date
Application number
KR1020200099824A
Other languages
English (en)
Inventor
이종찬
이태희
이현욱
송명훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of KR20210131846A publication Critical patent/KR20210131846A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 발광 영역 및 발광 영역의 주변에 배치된 비발광 영역을 포함하되, 비발광 영역의 내부에는 복수의 키 패턴 적층체를 포함하는 키 영역이 배치되고, 키 패턴 적층체는 키 영역의 제1 방향으로 연장하는 제1 변에 인접 배치된 제1 검사 전극, 및 키 영역의 제1 변에 대향하는 제2 변에 인접 배치되며 제1 검사 전극과 이격된 제2 검사 전극을 포함하는 제1 도전 패턴, 제1 도전 패턴 상에 배치되고, 키 영역 내부에 위치하며, 제1 검사 홀을 포함하는 제1 절연막 패턴, 제1 절연막 패턴 상에 배치된 제2 도전 패턴, 제2 도전 패턴을 덮으며, 제2 검사 홀을 포함하는 제2 절연막 패턴, 및 제2 절연막 패턴 상에 배치된 제3 도전 패턴을 포함하되, 제1 검사 홀 및 제2 검사 홀은 각각 제1 검사 전극과 제2 검사 전극 중 적어도 어느 하나와 비중첩하고 제1 방향과 교차하는 제2 방향을 따라 이격된다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 제조 공정 중 전극 및 절연층의 정렬 상태를 확인할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 다른 표시 장치는 발광 영역 및 상기 발광 영역의 주변에 배치된 비발광 영역을 포함하되, 상기 비발광 영역의 내부에는 복수의 키 패턴 적층체를 포함하는 키 영역이 배치되고, 상기 키 패턴 적층체는 상기 키 영역의 제1 방향으로 연장하는 제1 변에 인접 배치된 제1 검사 전극, 및 상기 키 영역의 상기 제1 변에 대향하는 제2 변에 인접 배치되며 상기 제1 검사 전극과 이격된 제2 검사 전극을 포함하는 제1 도전 패턴, 상기 제1 도전 패턴 상에 배치되고, 상기 키 영역 내부에 위치하며, 제1 검사 홀을 포함하는 제1 절연막 패턴, 상기 제1 절연막 패턴 상에 배치된 제2 도전 패턴, 상기 제2 도전 패턴을 덮으며, 제2 검사 홀을 포함하는 제2 절연막 패턴, 및 상기 제2 절연막 패턴 상에 배치된 제3 도전 패턴을 포함하되, 상기 제1 검사 홀 및 상기 제2 검사 홀은 각각 상기 제1 검사 전극과 상기 제2 검사 전극 중 적어도 어느 하나와 비중첩하고 상기 제1 방향과 교차하는 제2 방향을 따라 이격된다.
상기 제1 도전 패턴은 상기 제2 방향으로 연장되며 상기 제1 변 및 상기 제2 변으로부터의 이격 거리가 일정하도록 배치되는 제3 검사 전극을 더 포함할 수 있다.
상기 제3 검사 전극은 상기 제2 방향으로 제1 길이를 갖는 제1 영역 및 상기 제2 방향으로 제2 길이를 갖는 제2 영역을 포함할 수 있다.
상기 제1 검사 전극 및 상기 제2 검사 전극은 직사각형 형상을 가질 수 있다.
상기 제1 도전 패턴, 상기 제2 도전 패턴 및 상기 제3 도전 패턴은 플로팅 전극일 수 있다.
상기 제1 검사 홀 및 상기 제2 검사 홀은 상기 제2 도전 패턴과 상기 제3 도전 패턴 중 적어도 어느 하나와 중첩할 수 있다.
상기 제1 검사 홀 및 상기 제2 검사 홀은 서로 비중첩할 수 있다.
상기 제1 검사 홀은 상기 제1 검사 전극과 상기 제2 방향을 따라 이격될 수 있다.
상기 제2 검사 홀은 상기 제2 검사 전극과 상기 제2 방향을 따라 이격될 수 있다.
상기 제2 도전 패턴은 상기 제1 검사 전극과 상기 제2 방향을 따라 이격될 수 있다.
상기 제3 도전 패턴은 상기 제2 검사 전극과 상기 제2 방향을 따라 이격될 수 있다.
상기 제1 도전 패턴 및 상기 제1 절연막 패턴 사이에 배치되는 제3 절연막 패턴을 더 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 발광 영역 및 상기 발광 영역의 주변에 배치되고 내부에 키 영역을 포함하는 비발광 영역이 정의된 기판; 상기 기판 상에 배치된 제1 도전층으로서, 상기 발광 영역에 배치되고 각각 제1 방향으로 연장된 제1 전극과 제2 전극, 및 상기 키 영역에 배치되고 상기 키 영역의 제1 방향으로 연장하는 제1 변에 인접 배치된 제1 검사 전극과 상기 키 영역의 상기 제1 변에 대향하는 제2 변에 인접 배치되며 상기 제1 검사 전극과 제1 간격으로 이격된 제2 검사 전극을 포함하는 제1 도전층; 상기 제1 도전층 상에 배치된 제1 절연층으로서, 상기 발광 영역에서 상기 제1 전극과 제2 전극을 덮는 제1 패턴 영역 및 상기 키 영역에서 상기 제1 검사 전극과 상기 제2 검사 전극을 덮는 제2 패턴 영역을 포함하는 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층으로서, 상기 발광 영역에서 상기 제1 패턴 영역과 부분적으로 중첩하는 제2 절연층; 상기 제2 절연층 상에 배치된 제2 도전층으로서, 상기 발광 영역에서 상기 제1 전극 상에 배치되고 상기 제1 방향으로 연장하는 제1 접촉 전극을 포함하는 제2 도전층; 상기 제2 도전층 상에 배치된 제3 절연층으로서, 상기 발광 영역에서 상기 제1 접촉 전극을 덮는 제3 절연층; 및 상기 제3 절연층 상에 배치된 제3 도전층으로서, 상기 발광 영역에서 상기 제2 전극 상에 배치되고 상기 제1 방향으로 연장하는 제2 접촉 전극을 포함하는 제3 도전층을 포함한다.
상기 제2 절연층은 상기 키 영역에 배치되고, 상기 제1 검사 전극과 상기 제1 방향과 교차하는 제2 방향을 따라 제2 간격으로 이격된 제1 검사 홀을 더 포함할 수 있다.
상기 제3 절연층은 상기 키 영역에 배치되고, 상기 제2 검사 전극과 상기 제2 방향을 따라 제4 간격으로 이격된 제2 검사 홀을 더 포함할 수 있다.
상기 제4 간격은 상기 발광 영역에서 상기 제3 절연층의 상기 제2 방향 타측 단부 및 상기 제1 전극의 상기 제2 방향 타측 단부 간의 간격과 동일할 수 있다.
상기 제2 간격은 상기 발광 영역에서 상기 제2 절연층의 상기 제2 방향 일측 단부 및 상기 제2 전극의 상기 제2 방향 일측 단부 간의 간격과 동일할 수 있다.
상기 제2 도전층은 상기 키 영역에 배치되고, 상기 제1 검사 전극과 상기 제1 방향과 교차하는 제2 방향을 따라 제3 간격으로 이격된 제1 검사 접촉 전극을 더 포함할 수 있다.
상기 제3 도전층은 상기 키 영역에 배치되고, 상기 제2 검사 전극과 상기 제2 방향을 따라 제5 간격으로 이격된 제2 검사 접촉 전극을 더 포함할 수 있다.
상기 제3 간격은 상기 제2 전극의 상기 제2 방향 일측 단부 및 상기 제1 접촉 전극의 상기 제2 방향 타측 단부 간의 간격과 동일할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 발광 영역 및 상기 발광 영역의 주변에 배치된 비발광 영역, 상기 발광 영역에서 서로 제1 방향으로 이격되고, 제2 방향으로 연장되어 배치된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자들 및 상기 비발광 영역의 내부에 배치된 복수의 키 패턴 적층체가 형성된 키 영역을 포함하고, 상기 키 패턴 적층체는 일 변이 상기 제2 방향으로 내측으로 함몰된 트렌치부를 포함하며 상기 제1 전극으로부터 상기 제1 방향으로 돌출된 기저 전극부, 상기 기저 전극부 상에 배치된 제1 검사 절연층, 상기 제1 검사 절연층 상에 배치되고 제1 검사 홀을 포함하는 제2 검사 절연층, 상기 제2 검사 절연층 상에 배치된 제1 검사 접촉 전극, 상기 제1 검사 접촉 전극을 덮으며 제2 검사 홀을 포함하는 제3 검사 절연층 및 상기 제3 검사 절연층 상에 배치된 제2 검사 접촉 전극을 포함하고, 상기 기저 전극부의 상기 트렌치부는 내측 변들 중 상기 제1 전극과 인접한 제1 내측 변, 및 상기 제1 내측 변과 상기 제1 방향으로 대향하는 제2 내측 변을 포함하고, 상기 제1 내측 변과 상기 제2 내측 변이 상기 제1 방향으로 이격된 제1 검사 간격은 상기 제1 전극과 상기 제2 전극이 상기 제1 방향으로 이격된 간격과 동일하다.
상기 발광 영역에 배치되고 상기 제1 전극 및 상기 제2 전극을 부분적으로 덮는 제1 절연층, 상기 발광 소자 상에 배치된 제2 절연층, 상기 제2 절연층 및 상기 발광 소자의 일 단부 상에 배치된 제1 접촉 전극, 상기 제1 접촉 전극 상에 배치된 제3 절연층 및 상기 제3 절연층 및 상기 발광 소자의 타 단부 상에 배치된 제2 접촉 전극을 더 포함하고, 상기 제1 절연층은 상기 제1 검사 절연층과 동일한 층에 배치되고, 상기 제2 절연층은 상기 제2 검사 절연층과 동일한 층에 배치되며, 상기 제3 절연층은 상기 제3 검사 절연층과 동일한 층에 배치될 수 있다.
상기 제1 검사 홀은 상기 트렌치부의 상기 제1 내측 변이 연장된 가상 선과 상기 제1 방향으로 이격되도록 형성되고, 상기 제1 검사 전극은 상기 제1 검사 홀과 상기 제2 방향으로 이격되고 상기 트렌치부의 상기 제2 내측 변이 연장된 가상 선과 상기 제1 방향으로 이격되도록 형성될 수 있다.
상기 제2 검사 홀은 상기 트렌치부의 상기 제2 내측 변이 연장된 가상 선과 상기 제1 방향으로 이격되도록 형성되고, 상기 제2 검사 전극은 상기 제2 검사 홀과 상기 제2 방향으로 이격되고 상기 트렌치부의 상기 제1 내측 변이 연장된 가상 선과 상기 제1 방향으로 이격되도록 형성될 수 있다.
상기 제1 검사 홀 및 상기 제2 검사 홀은 서로 상기 제1 방향으로 이격되어 나란하게 배치될 수 있다.
상기 제1 검사 접촉 전극은 상기 제1 검사 홀과 부분적으로 중첩하고 상기 제2 검사 접촉 전극은 상기 제2 검사 홀과 부분적으로 중첩하며, 상기 제1 검사 접촉 전극과 상기 제2 검사 접촉 전극은 상기 제1 방향으로 이격되어 나란하게 배치될 수 있다.
상기 키 패턴 적층체는 상기 트렌치부와 상기 제2 방향으로 이격되고 상기 제1 검사 절연층을 관통하는 제3 검사 홀을 더 포함하고, 상기 제3 검사 홀은 상기 제1 방향으로 측정된 폭이 상기 제1 검사 간격보다 클 수 있다.
상기 키 영역은 제1 비발광 영역에 배치된 제1 키 영역 및 상기 제1 비발광 영역과 상기 제1 방향으로 이웃한 제2 비발광 영역에 배치된 제2 키 영역을 포함하고, 상기 키 패턴 적층체는 상기 제1 키 영역 및 상기 제2 키 영역에 각각 배치된 복수의 제3 검사 홀을 더 포함하고, 상기 키 패턴 적층체의 상기 제1 검사 홀 및 상기 제1 검사 접촉 전극은 상기 제1 키 영역에 배치되고, 상기 제2 검사 홀 및 상기 제2 검사 접촉 전극은 상기 제2 키 영역에 배치될 수 있다.
상기 제1 키 영역의 상기 제1 검사 홀 및 상기 제1 검사 접촉 전극은 각각 상기 제3 검사 홀과 중첩하도록 배치되고, 상기 제2 키 영역의 상기 제2 검사 홀 및 상기 제2 검사 접촉 전극은 각각 상기 제3 검사 홀과 중첩하도록 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 화소 내에 배치되는 키 영역을 포함할 수 있다. 키 영역은 내부에 배치되는 복수의 패턴을 포함할 수 있다. 상기 복수의 패턴은 발광 영역 내 배치되는 전극 및 절연층과 함께 형성되는 검사 전극 및 검사 홀을 포함하는 검사 절연층을 포함할 수 있다. 이에 따라, 표시 장치는 제조 공정 중 발광 영역 내 배치되는 전극 및 절연층의 정렬 상태를 직접 확인하지 않더라도 키 영역을 통해 표시 장치의 제조 공정 중 발광 영역의 전극 및 절연층의 정렬 상태를 간접적으로 확인할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다.
도 4는 도 4의 P 부분의 확대도이다.
도 5는 일 실시예에 따른 발광 소자의 개략도이다.
도 6은 일 실시예에 따른 키 영역의 평면도이다.
도 7은 도 2의 Q2-Q2'선, 도 6의 Q4-Q4'선 및 Q5-Q5'선을 따라 자른 단면도이다.
도 8은 일 실시예에 따른 표시 장치의 제조 공정을 나타낸 순서도이다.
도 9 내지 도 23은 일 실시예에 따른 표시 장치의 제조 공정을 나타낸 개략도이다.
도 24는 다른 실시예에 따른 키 영역의 평면도이다.
도 25는 도 2의 Q2-Q2'선, 도 24의 Q4_1-Q4_1'선 및 Q5_1-Q5_1'선을 따라 자른 단면도이다.
도 26은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 27은 도 26의 표시 장치의 제1 키 영역의 평면도이다.
도 28은 도 26의 표시 장치의 제2 키 영역의 평면도이다.
도 29는 또 다른 실시예에 따른 표시 장치의 일 서브 화소에서 키 영역이 형성된 부분을 나타내는 평면도이다.
도 30은 도 29의 표시 장치에서 키 영역을 확대하여 나타내는 평면도이다.
도 31은 도 30의 Q6-Q6'선 및 Q7-Q7'선을 따라 자른 단면도이다.
도 32는 도 31의 Q8-Q8'선, Q9-Q9'선, Q10-Q10'선 및 Q11-Q11'선을 따라 자른 단면도이다.
도 33은 또 다른 실시예에 따른 표시 장치의 키 영역을 나타내는 평면도이다.
도 34는 도 33의 Q12-Q12'선 및 Q13-Q13'선을 따라 자른 단면도이다.
도 35는 도 33의 Q14-Q14'선을 따라 자른 단면도이다.
도 36은 또 다른 실시예에 따른 표시 장치의 복수의 서브 화소에서 키 영역이 형성된 부분들을 나타내는 평면도이다.
도 37은 도 36의 제1 서브 화소에 형성된 제1 키 영역을 나타내는 평면도이다.
도 38은 도 36의 제2 서브 화소에 형성된 제2 키 영역을 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(30)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2을 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 발광 영역(EMA) 주변에 배치된 비발광 영역(NEMA)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(30)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역(NEMA)은 발광 소자(30)가 배치되지 않고, 발광 소자(30)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역(EMA)은 발광 소자(30)가 배치된 영역을 포함하여, 발광 소자(30)와 인접한 영역으로 발광 소자(30)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(30)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(30)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
각 서브 화소(PXn)는 비발광 영역(NEMA)에 배치된 절단부 영역(CBA)을 포함할 수 있다. 절단부 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 절단부 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 절단부 영역(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 절단부 영역(CBA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 또한, 절단부 영역(CBA)들의 제1 방향(DR1)으로 이격된 간격은 발광 영역(EMA)의 제1 방향(DR1)으로 이격된 간격보다 작을 수 있다. 절단부 영역(CBA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(45)가 배치되고, 이들 사이의 간격은 제2 뱅크(45)의 폭에 따라 달라질 수 있다. 절단부 영역(CBA)에는 발광 소자(30)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(21, 22) 일부가 배치될 수 있다. 각 서브 화소(PXn)마다 배치되는 전극(21, 22)들은 절단부 영역(CBA)에서 서로 분리되어 배치될 수 있다.
또한, 각 서브 화소(PXn) 중 적어도 하나의 서브 화소(PXn)는 키 영역(KA)을 포함할 수 있다. 키 영역(KA)은 비발광 영역(NEMA)의 내부에 배치될 수 있다. 키 영역(KA)은 발광 영역의 전극 및 절연층의 정렬 상태를 간접적으로 확인할 수 있는 복수의 키 패턴 적층체를 포함할 수 있다. 일 실시예에서, 키 영역(KA)은 절단부 영역(CBA)에 배치될 수 있으나, 이에 제한되지 않고 비발광 영역(NEMA) 내 다른 영역 또는 발광 영역(EMA)에 배치될 수도 있다. 다만, 키 영역(KA)은 제2 뱅크(45)와 중첩하지 않도록 배치될 수 있다.
도 2에는 3개의 서브 화소(PXn)마다 하나씩 배치되는 키 영역(KA)을 도시하였으나, 이에 제한되지 않고 키 영역(KA)은 모든 서브 화소(PXn)마다 하나씩 배치되거나, 2개의 서브 화소(PXn)마다 하나씩 배치되거나 또는 3개의 서브 화소(PXn)마다 하나씩 배치될 수 있다. 그러나, 키 영역(KA)이 주기적으로 배치되는 서브 화소(PXn)의 개수가 이에 제한되지 않음은 물론이다.
키 영역(KA)에 관한 보다 상세한 내용은 도 6 및 도 7을 참조하여 후술하기로 한다.
도 3은 도 2의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다. 도 4는 도 3의 P 부분의 확대도이다. 도 3과 도 4는 도 2의 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 3과 도 4는 제1 서브 화소(PX1)에 배치된 발광 소자(30)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3 및 도 4를 참조하면, 표시 장치(10)는 제1 기판(11), 및 제1 기판(11) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다.
구체적으로, 제1 기판(11)은 절연 기판일 수 있다. 제1 기판(11)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(11)은 리지드(rigid) 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 제1 기판(11) 상에 배치될 수 있다. 차광층(BML)은 표시 장치(10)의 제1 트랜지스터(TR1)의 액티브층(ACT)과 중첩하도록 배치된다. 차광층(BML1)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 차광층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층은 차광층(BML)을 포함하여 제1 기판(11) 상에 전면적으로 배치될 수 있다. 버퍼층(12)은 투습에 취약한 제1 기판(11)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(TR1)들을 보호하기 위해 제1 기판(11) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(12) 상에 배치된다. 반도체층은 제1 트랜지스터(TR1)의 액티브층(ACT)을 포함할 수 있다. 이들은 후술하는 제1 게이트 도전층의 게이트 전극(GE)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(TR1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
예시적인 실시예에서, 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT)은 복수의 도체화 영역(ACTa, ACTb) 및 이들 사이의 채널 영역(ACTc)을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다.
다른 예시적인 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(13)은 반도체층 및 버퍼층(12)상에 배치된다. 제1 게이트 절연층(13)은 반도체층을 포함하여, 버퍼층(12) 상에 배치될 수 있다. 제1 게이트 절연층(13)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다.
제1 게이트 도전층은 제1 게이트 절연층(13) 상에 배치된다. 제1 게이트 도전층은 제1 트랜지스터(TR1)의 게이트 전극(GE)과 스토리지 커패시터의 제1 용량 전극(CSE)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역(ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 용량 전극(CSE)은 후술하는 제1 트랜지스터(TR1)의 제2 소스/드레인 전극(SD2)과 두께 방향으로 중첩하도록 배치될 수 있다. 몇몇 실시예에서, 제1 용량 전극(CSE)은 게이트 전극(GE)과 연결되어 일체화될 수 있으며, 일체화된 층은 부분적으로 게이트 전극(GE)과 제1 용량 전극(CSE)을 포함할 수 있다. 제1 용량 전극(CSE)은 제2 소스/드레인 전극(SD2)과 두께 방향으로 중첩하도록 배치되어 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 보호층(15)은 제1 게이트 도전층 상에 배치된다. 제1 보호층(15)은 제1 게이트 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다.
제1 데이터 도전층은 제1 보호층(15) 상에 배치된다. 제1 데이터 도전층은 제1 트랜지스터(TR1)의 제1 소스/드레인 전극(SD1)과 제2 소스/드레인 전극(SD2), 및 데이터 라인(DTL)을 포함할 수 있다.
제1 트랜지스터(TR1)의 소스/드레인 전극(SD1, SD2)은 제1 보호층(15)과 제1 게이트 절연층(13)을 관통하는 컨택홀을 통해 액티브층(ACT)의 도핑 영역(ACTa, ACTb)과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(TR1)의 제2 소스/드레인 전극(SD2)은 또 다른 컨택홀을 통해 차광층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DTL)은 표시 장치(10)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DTL)은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인(DTL)에서 인가되는 신호를 전달할 수 있다.
제1 층간 절연층(17)은 제1 데이터 도전층 상에 배치된다. 제1 층간 절연층(17)은 제1 데이터 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(17)은 제1 데이터 도전층을 덮으며 제1 데이터 도전층을 보호하는 기능을 수행할 수 있다.
제2 데이터 도전층은 제1 층간 절연층(17) 상에 배치된다. 제2 데이터 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(TR1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(22)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 또한, 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(30)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제1 층간 절연층(17)에 형성된 컨택홀을 통해 제1 트랜지스터(TR1)의 제1 소스/드레인 전극(SD1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(21)과도 접촉하며, 제1 트랜지스터(TR1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(21)으로 전달할 수 있다.
제1 평탄화층(19)은 제2 데이터 도전층 상에 배치된다. 제1 평탄화층(19)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(19) 상에는 복수의 제1 뱅크(40)들, 복수의 전극(21, 22)들, 발광 소자(30), 제2 뱅크(45) 및 복수의 접촉 전극(26, 27)들이 배치된다. 또한, 제1 평탄화층(19) 상에는 복수의 절연층(51, 52, 53, 54)들이 더 배치될 수 있다.
복수의 제1 뱅크(40)들은 제1 평탄화층(19) 상에 직접 배치될 수 있다. 복수의 제1 뱅크(40)들은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않으며 발광 영역(EMA) 내에 배치될 수 있다. 또한, 복수의 제1 뱅크(40)들은 제1 방향(DR1)으로 서로 이격되어 배치되고, 이들 사이에 발광 소자(30)가 배치되는 영역을 형성할 수 있다.
제1 뱅크(40)는 제1 평탄화층(19)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(40)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(30)에서 방출된 광은 제1 뱅크(40)의 경사진 측면을 향해 진행될 수 있다. 제1 뱅크(40) 상에 배치되는 전극(21, 22)들은 반사율이 높은 재료를 포함할 수 있고, 발광 소자(30)에서 방출된 광은 제1 뱅크(40)의 측면에 배치된 전극(21, 22)에서 반사되어 제1 평탄화층(19)의 상부 방향으로 출사될 수 있다. 즉, 제1 뱅크(40)는 발광 소자(30)가 배치되는 영역을 제공함과 동시에 발광 소자(30)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다.
상술한 바와 같이 제1 뱅크(40)들은 그 사이에 발광 소자(30)들이 배치되는 영역을 형성할 수 있다. 표시 장치(10)의 제조 공정 중, 발광 소자(30)는 잉크에 분산된 상태로 후술하는 전극(21, 22)들 상에 분사되고, 전극(21, 22)들 상에 생성된 전계에 의해 이들 상에 배치될 수 있다. 여기서, 각 서브 화소(PXn)마다 배치된 제1 뱅크(40)들은 제1 평탄화층(19)의 상면으로부터 돌출된 형상을 가짐에 따라 이들 사이 영역과 그 외부 영역을 구분할 수 있고, 발광 소자(30)들이 제1 뱅크(40)들 사이에 배치되도록 유도할 수 있다.
복수의 전극(21, 22)은 제1 뱅크(40)와 제1 평탄화층(19) 상에 배치된다. 복수의 전극(21, 22)은 제1 전극(21) 및 제2 전극(22)을 포함할 수 있다. 제1 전극(21) 및 제2 전극(22)은 제2 방향(DR2)으로 연장되고, 이들은 서로 제1 방향(DR1)으로 이격되도록 배치될 수 있다.
제1 전극(21)과 제2 전극(22)은 각각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 절단부 영역(CBA)에서 다른 전극(21, 22)들과 분리될 수 있다. 몇몇 실시예에서, 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 발광 영역(EMA)들 사이에는 절단부 영역(CBA)이 배치되고, 제1 전극(21) 및 제2 전극(22)은 절단부 영역(CBA)에서 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에 배치된 다른 제1 전극(21) 및 제2 전극(22)과 분리될 수 있다. 다만, 이에 제한되지 않으며, 몇몇 전극(21, 22)들은 각 서브 화소(PXn) 마다 분리되지 않고 제2 방향(DR2)으로 이웃하는 서브 화소(PXn) 넘어 연장되어 배치되거나, 제1 전극(21) 또는 제2 전극(22) 중 어느 한 전극만 분리될 수도 있다.
제1 전극(21)은 제1 컨택홀(CT1)을 통해 제1 트랜지스터(TR1)와 전기적으로 연결되고, 제2 전극(22)은 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
제1 전극(21) 및 제2 전극(22)은 각각 제1 뱅크(40)들 상에 배치될 수 있다. 몇몇 실시예에서, 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(40)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(40)의 외면을 덮도록 배치될 수 있다. 제1 뱅크(40)의 측면 상에는 제1 전극(21)과 제2 전극(22)이 각각 배치되고, 제1 전극(21)과 제2 전극(22) 사이의 간격은 제1 뱅크(40) 사이의 간격보다 좁을 수 있다. 제1 전극(21)과 제2 전극(22) 사이의 간격은 일 방향으로 따라 측정한 제1 전극(21)의 타측 단부 및 제2 전극(22)의 일측 단부 사이의 거리인 제1 간격(W1)으로 정의될 수 있다. 후술하겠지만, 제1 간격(W1)은 키 영역(KA)의 제1 검사 간격(X1)에 대응될 수 있다. 또한, 제1 전극(21)과 제2 전극(22)은 적어도 일부 영역이 제1 평탄화층(19) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
각 전극(21, 22)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(21, 22)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(21, 22)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(21, 22)은 발광 소자(30)에서 방출되어 제1 뱅크(40)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
복수의 전극(21, 22)들은 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 예를 들어, 복수의 전극(21, 22)들은 후술하는 접촉 전극(26, 27)을 통해 발광 소자(30)와 전기적으로 연결되고, 전극(21, 22)들로 인가된 전기 신호를 접촉 전극(26, 27)을 통해 발광 소자(30)에 전달할 수 있다.
예시적인 실시예에서, 제1 전극(21)과 제2 전극(22) 중 어느 하나는 발광 소자(30)의 애노드(Anode) 전극과 전기적으로 연결되고, 다른 하나는 발광 소자(30)의 캐소드(Cathode) 전극과 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
또한, 각 전극(21, 22)은 발광 소자(30)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(30)는 제1 전극(21)과 제2 전극(22) 상에 형성된 전계에 의해 제1 전극(21)과 제2 전극(22) 사이에 배치될 수 있다. 예시적인 실시예에서, 표시 장치(10)의 발광 소자(30)는 잉크젯 프린팅 공정을 통해 전극(21, 22)들 상에 분사될 수 있다. 전극(21, 22) 상에 발광 소자(30)를 포함하는 잉크가 분사되면, 전극(21, 22)에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(30)는 전극(21, 22) 상에 생성된 전계에 의해 유전영동힘을 받아 전극(21, 22) 상에 정렬될 수 있다.
제1 절연층(51)은 제1 평탄화층(19) 상에 배치된다. 제1 절연층(51)은 제1 평탄화층(19) 상에 배치된 제1 뱅크(40)들 및 제1 전극(21)과 제2 전극(22)들을 덮도록 배치되되, 제1 전극(21)과 제2 전극(22) 상면 일부가 노출되도록 배치될 수 있다. 다시 말해, 제1 절연층(51)은 실질적으로 제1 평탄화층(19) 상에 전면적으로 형성되되, 제1 전극(21)과 제2 전극(22)을 부분적으로 노출하는 개구부(미도시)를 포함할 수 있다.
제1 절연층(51)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(51) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(45)는 제1 절연층(51) 상에 배치될 수 있다. 제2 뱅크(45)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(45)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다.
또한, 제2 뱅크(45)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제1 전극(21)과 제2 전극(22)은 제2 방향(DR2)으로 연장되어 제2 뱅크(45)의 제1 방향(DR1)으로 연장된 부분을 가로질러 배치될 수 있다.
일 실시예에 따르면 제2 뱅크(45)는 제1 뱅크(40)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(45)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하는 기능을 수행할 수 있다. 제2 뱅크(45)는 서로 다른 서브 화소(PXn)마다 다른 발광 소자(30)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다.
발광 소자(30)는 제1 절연층(51) 상에 배치될 수 있다. 복수의 발광 소자(30)들은 각 전극(21, 22)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(30)들이 이격되는 간격은 특별히 제한되지 않는다. 또한, 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(21, 22)들이 연장된 방향과 발광 소자(30)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)는 각 전극(21, 22)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
발광 소자(30)는 서로 다른 물질을 포함하는 발광층(36)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(30)들을 포함할 수 있다. 이에 따라 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에서는 각각 제1 색, 제2 색 및 제3 색의 광이 출사될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 각 서브 화소(PXn)들은 동일한 종류의 발광 소자(30)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
발광 소자(30)는 제1 뱅크(40)들 사이에서 양 단부가 각 전극(21, 22) 상에 배치될 수 있다. 예를 들어, 발광 소자(30)는 일 단부가 제1 전극(21) 상에 놓이고, 타 단부가 제2 전극(22) 상에 놓이도록 배치될 수 있다. 발광 소자(30)의 연장된 길이는 제1 전극(21)과 제2 전극(22) 사이의 제1 간격(W1)보다 길고, 발광 소자(30)의 양 단부가 각각 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다.
발광 소자(30)의 양 단부는 각각 접촉 전극(26, 27)들과 접촉할 수 있다. 일 실시예에 따르면, 발광 소자(30)는 연장된 일 방향측 단부면에는 절연막(38)이 형성되지 않고 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 접촉 전극(26, 27)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 절연막(38) 중 적어도 일부 영역이 제거되고, 절연막(38)이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다.
제2 절연층(52)은 발광 소자(30) 상에 부분적으로 배치될 수 있다. 일 예로, 제2 절연층(52)은 발광 소자(30)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(30)의 일 단부 및 타 단부는 덮지 않도록 배치된다. 제2 절연층(52)은 발광 소자(30)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(30)를 고정시킬 수 있다.
일 방향을 따라 측정한 제2 절연층(52)의 일측 단부 및 제2 전극(22)의 일측 단부 사이의 간격은 제2 간격(W2)으로 정의될 수 있다. 제2 절연층(52)의 일측 단부는 제1 전극(21)의 타측 단부보다 일 방향 타측에 배치될 수 있다. 따라서, 제2 간격(W2)은 상술한 제1 간격(W1)보다 작을 수 있다.
제2 절연층(52) 상에는 복수의 접촉 전극(26, 27)들과 제3 절연층(53)이 배치될 수 있다.
복수의 접촉 전극(26, 27)들은 일 방향으로 연장된 형상을 가질 수 있다. 접촉 전극(26, 27)의 제1 접촉 전극(26)과 제2 접촉 전극(27)은 각각 제1 전극(21)과 제2 전극(22) 중 일부 상에 배치될 수 있다. 제1 접촉 전극(26)은 제1 전극(21) 상에 배치되고, 제2 접촉 전극(27)은 제2 전극(22) 상에 배치되며, 제1 접촉 전극(26)과 제2 접촉 전극(27)은 각각 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(26)과 제2 접촉 전극(27)은 서로 제1 방향(DR1)으로 이격 대향할 수 있다.
몇몇 실시예에서, 제1 접촉 전극(26)과 제2 접촉 전극(27)의 일 방향으로 측정된 간격은 각각 제1 전극(21)과 제2 전극(22)의 상기 일 방향으로 측정된 간격과 같거나 더 작을 수 있다. 제1 접촉 전극(26)과 제2 접촉 전극(27)은 각각 발광 소자(30)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(21)과 제2 전극(22)의 상면 일부를 덮도록 배치될 수 있다.
일 방향으로 측정한 제1 접촉 전극(26)의 타측 단부 및 제2 전극(22)의 일측 단부 사이의 간격은 제3 간격(W3)으로 정의될 수 있다. 제1 접촉 전극(26)의 타측 단부는 제1 전극(21)의 타측 단부 및 제2 절연층(52)의 일측 단부보다 상기 일 방향 타측에 배치될 수 있다. 따라서, 제3 간격(W3)은 상술한 제1 간격(W1) 및 제2 간격(W2)보다 작을 수 있다.
또한, 일 방향으로 측정한 제2 접촉 전극(27)의 일측 단부 및 제1 전극(21)의 타측 단부 사이의 간격은 제5 간격(W5)으로 정의될 수 있다. 제2 접촉 전극(27)의 일측 단부는 제2 전극(22)의 일측 단부보다 상기 일 방향 일측에 배치될 수 있다. 따라서 제5 간격(W5)은 상술한 제1 간격(W1)보다 작을 수 있다.
복수의 접촉 전극(26, 27)들은 각각 발광 소자(30) 및 전극(21, 22)들과 접촉할 수 있다. 발광 소자(30)는 연장된 방향의 양 단부면에는 반도체층이 노출되고, 제1 접촉 전극(26)과 제2 접촉 전극(27)은 상기 반도체층이 노출된 단부면에서 발광 소자(30)와 접촉할 수 있다. 발광 소자(30)의 일 단부는 제1 접촉 전극(26)을 통해 제1 전극(21)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(27)을 통해 제2 전극(22)과 전기적으로 연결될 수 있다.
제3 절연층(53)은 제1 접촉 전극(26) 상에 배치된다. 제3 절연층(53)은 제1 접촉 전극(26)과 제2 접촉 전극(27)을 전기적으로 상호 절연시킬 수 있다. 제3 절연층(53)은 제1 접촉 전극(26)을 덮도록 배치되되, 발광 소자(30)가 제2 접촉 전극(27)과 접촉할 수 있도록 발광 소자(30)의 타 단부 상에는 배치되지 않을 수 있다.
일 방향을 따라 측정한 제3 절연층(53)의 타측 단부 및 제1 전극(21)의 타측 단부 사이의 간격은 제4 간격(W4)으로 정의될 수 있다. 제3 절연층(53)의 타측 단부는 제2 절연층(52)의 타측 단부와 정렬될 수 있다. 따라서, 제4 간격(W4)은 제2 절연층(52)의 타측 단부 및 제1 전극(21)의 타측 단부 사이의 간격과 동일할 수 있으나, 이에 제한되는 것은 아니다.
제3 절연층(53)의 타측 단부는 제2 전극(22)의 일측 단부보다 일 방향 일측에 배치되고, 제2 접촉 전극(27)의 일측 단부보다 일 방향 타측에 배치될 수 있다. 따라서, 제4 간격(W4)은 상술한 제1 간격(W1)보다 작고, 제5 간격(W5)보다 큰 값을 가질 수 있다.
제2 접촉 전극(27)은 제2 전극(22), 제2 절연층(52) 및 제3 절연층(53) 상에 배치된다. 제2 접촉 전극(27)은 발광 소자(30)의 타 단부 및 제2 전극(22)의 노출된 상면과 접촉할 수 있다. 발광 소자(30)의 타 단부는 제2 접촉 전극(27)을 통해 제2 전극(22)과 전기적으로 연결될 수 있다.
제2 접촉 전극(27)은 부분적으로 제2 절연층(52), 제3 절연층(53), 제2 전극(22) 및 발광 소자(30)와 접촉할 수 있다. 제1 접촉 전극(26)과 제2 접촉 전극(27)은 제2 절연층(52)과 제3 절연층(53)에 의해 상호 비접촉될 수 있다.
접촉 전극(26, 27)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(26, 27)은 투명성 전도성 물질을 포함하고, 발광 소자(30)에서 방출된 광은 접촉 전극(26, 27)을 투과하여 전극(21, 22)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 절연층(54)은 제1 기판(11) 상에 전면적으로 배치될 수 있다. 제4 절연층(54)은 제1 기판(11) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(51), 제2 절연층(52), 제3 절연층(53) 및 제4 절연층(54) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다.
표시 장치(10)의 제조 공정 중 제1 절연층(51)과 제2 뱅크(45)를 형성한 뒤에 각 서브 화소(PXn)에 발광 소자(30)를 포함한 잉크를 분사하는 공정이 수행된다. 발광 소자(30)는 잉크에 분산된 상태로 전극(21, 22) 상에 분사되고, 전극(21, 22) 상에 형성된 전계에 의해 그 위치 및 배향 방향이 변하면서 양 단부가 각 전극(21, 22) 상에 놓이도록 배치된다.
도 5는 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(30)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(30)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(30)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 5를 참조하면, 발광 소자(30)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 일 예로, 발광 소자(30)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 일 예로, 발광 소자(30)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(30)는 적어도 하나의 전극층(37)을 포함할 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(30)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 발광층(36)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
발광 소자(30)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(30)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(30)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(30)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(30)의 직경은 500nm 내외의 범위를 가질 수 있다.
도 6은 일 실시예에 따른 키 영역의 평면도이다. 도 7은 도 2의 Q2-Q2'선, 도 6의 Q4-Q4'선 및 Q5-Q5'선을 따라 자른 단면도이다.
이하, 도 6 및 도 7을 참조하여 도 2를 참조한 설명에서 상술한 일 실시예에 따른 키 영역(KA)에 대하여 설명하기로 한다.
도 6 및 도 7을 참조하면, 일 실시예에 따른 키 영역(KA)은 발광 영역(EMA)의 전극 및 절연층의 정렬 상태를 간접적으로 확인할 수 있는 복수의 패턴을 포함할 수 있다. 키 영역(KA)은 정사각형 또는 직사각형의 형상을 가질 수 있으나 이에 제한되지 않고 원형, 타원형 또는 다른 다각형의 형상을 가질 수 있다.
키 영역(KA)은 제1 기판(11), 제1 기판(11) 상에 배치되는 버퍼층(12), 버퍼층(12) 상에 배치되는 제1 게이트 절연층(13), 제1 게이트 절연층(13) 상에 배치되는 제1 보호층(15), 제1 보호층(15) 상에 배치되는 제1 층간 절연층(17) 및 제1 층간 절연층(17) 상에 배치되는 제1 평탄화층(19)을 포함할 수 있다. 그러나, 제1 기판(11) 내지 제1 평탄화층(19)에 대한 설명은 도 3 및 도 4를 참조하여 상술하였는바, 이하의 설명에서는 생략하기로 한다.
키 영역(KA)은 복수의 키 패턴 적층체를 포함할 수 있다. 복수의 키 패턴 적층체는 제1 내지 제3 검사 전극(TRM1, TRM2, TRM3), 제1 및 제2 검사 접촉 전극(TE1, TE2)을 포함할 수 있다. 키 영역(KA)은 제1 평탄화층(19)에 배치되는 제1 내지 제4 검사 절연층(TI1, TI2, TI3, TI4)를 더 포함할 수 있다.
제1 평탄화층(19) 상에는 제1 내지 제3 검사 전극(TRM1, TRM2, TRM3)이 배치될 수 있다.
일 실시예에서, 제1 내지 제3 검사 전극(TRM1, TRM2, TRM3)은 상술한 제1 전극(21) 및 제2 전극(22)과 동시에 형성될 수 있다. 예를 들어, 제1 내지 제3 검사 전극(TRM1, TRM2, TRM3)은 제1 전극(21) 및 제2 전극(22)과 동일한 마스크를 이용하여 함께 형성되며, 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 내지 제3 검사 전극(TRM1, TRM2, TRM3)은 제1 전극(21) 및 제2 전극(22)과 동일한 도전층에 포함될 수 있다. 제1 내지 제3 검사 전극(TRM1, TRM2, TRM3)은 플로팅 전극일 수 있으나, 이에 제한되는 것은 아니다.
제1 검사 전극(TRM1) 및 제2 검사 전극(TRM2)은 일 방향을 따라 일정한 간격을 두고 상호 이격되어 배치될 수 있다. 일 실시예에서, 제1 검사 전극(TRM1)은 키 영역(KA)의 일 방향으로 연장하는 제1 변에 인접 배치되고, 제2 검사 전극(TRM2)은 키 영역(KA)의 상기 제1 변에 대향하는 제2 변에 인접 배치될 수 있다. 제1 검사 전극(TRM1) 및 제2 검사 전극(TRM2)을 통해, 상술한 제1 전극(21) 및 제2 전극(22)의 정렬 상태를 간접적으로 확인할 수 있다. 제1 검사 전극(TRM1) 및 제2 검사 전극(TRM2)을 상기 일 방향으로 부분적으로 중첩할 수 있다. 상기 부분적으로 중첩하는 영역에서, 일 방향으로 따라 측정한 제1 검사 전극(TRM1)의 타측 단부 및 제2 검사 전극(TRM2)의 일측 단부 사이의 간격은 제1 검사 간격(X1)으로 정의될 수 있다. 제1 검사 간격(X1)은 상술한 제1 간격(W1)과 실질적으로 동일할 수 있다. 따라서, 제1 검사 간격(X1)의 확인을 통해 제1 전극(21) 및 제2 전극(22) 사이의 정렬 상태를 간접적으로 확인할 수 있다.
제1 검사 전극(TRM1) 및 제2 검사 전극(TRM2)의 형상은 제1 간격(W1)을 확인할 수 있도록 결정될 수 있다. 제1 검사 전극(TRM1)의 일측 단부는 제2 전극(22)의 일측 단부에 상응하는 형상을 갖고, 제2 검사 전극(TRM2)의 타측 단부는 제1 전극(21) 타측 단부에 상응하는 형상을 가질 수 있으나, 이에 제한되는 것은 아니다. 예시적인 실시예에서, 제1 검사 전극(TRM1) 및 제2 검사 전극(TRM2)은 직사각형 형상을 가질 수 있으나, 이에 제한되지 않는다.
제3 검사 전극(TRM3)은 제1 검사 전극(TRM1) 및 제2 검사 전극(TRM2)의 씨디 스큐(CD skew)를 확인하기 위해 배치될 수 있다. 씨디 스큐(CD skew)는 식각 후 형성된 패턴과 해당 패턴을 형성하기 위한 식각 전의 포토 레지스트(PR)와 패턴의 길이 차이를 의미할 수 있다. 씨디 스큐(CD skew)는 식각 전의 포토 레지스트(PR) 패턴의 길이를 통해 해당 포토 레지스트(PR) 패턴을 통해 형성되는 식각 후의 패턴의 길이를 예측하는 데 사용될 수 있다. 씨디 스큐(CD skew)는 패턴을 구성하는 물질의 종류, 포토 레지스트(PR)의 종류 및 식각 방법 등에 따라 다양하게 변화할 수 있다.
제3 검사 전극(TRM3)은 제1 검사 전극(TRM1) 및 제2 검사 전극(TRM2)과 동일한 물질로 구성되며, 동일한 포토 레지스트(PR) 및 동일한 식각 방법을 통해 형성되므로, 제3 검사 전극(TRM3)의 씨디 스큐(CD skew)는 제1 검사 전극(TRM1) 및 제2 검사 전극(TRM2)의 씨디 스큐(CD skew)와 동일할 수 있다. 따라서, 제3 검사 전극(TRM3)을 통해 간접적으로 제1 검사 전극(TRM1) 및 제2 검사 전극(TRM2)의 씨디 스큐(CD skew)를 확인할 수 있다.
제3 검사 전극(TRM3)은 일 방향으로 연장된 형상을 가질 수 있다. 제3 검사 전극(TRM3)은 키 영역(KA)의 상기 일 방향 일측변 및 타측변으로부터의 이격 거리가 일정하도록 배치될 수 있다. 후술하겠지만, 제3 검사 전극(TRM3)을 이용한 씨디 스큐 값은 제3 검사 전극(TRM3)을 패터닝하기 위해 형성한 포토 레지스트(PR) 패턴의 일 방향에 따른 길이 및 이에 상응하는 식각 후 제3 검사 전극(TRM3) 패턴의 일 방향에 따른 길이의 차이를 구함으로써 측정될 수 있다.
제3 검사 전극(TRM3)은 일 방향에 따른 길이가 영역별로 다양할 수 있으나, 이에 제한되지 않고 일정한 길이를 가질 수도 있다. 예시적인 실시예에서, 제3 검사 전극(TRM3)은 일 방향에 따른 길이가 제1 길이(X6)인 제1 영역 및 제2 길이(X7)인 제2 영역을 포함할 수 있다. 이 경우, 씨디 스큐의 측정을 제1 영역 및 제2 영역에서 수행할 수 있다.
제1 검사 전극(TRM1)의 씨디 스큐(CD skew)는 제1 검사 전극(TRM1)을 형성하기 위한 포토 레지스트(PR) 패턴과 제1 검사 전극(TRM1)의 식각 전후의 길이 차이를 통해 자체적으로 확인될 수 있다. 또한, 제2 검사 전극(TRM2)의 씨디 스큐(CD skew)는 제2 검사 전극(TRM2)을 형성하기 위한 포토 레지스트(PR) 패턴과 제2 검사 전극(TRM2)의 식각 전후의 길이 차이를 통해 자체적으로 확인될 수 있다. 상술한 바와 같이, 제1 검사 전극(TRM1) 및 제2 검사 전극(TRM2)의 씨디 스큐(CD skew)는 자체적으로 확인될 수 있으므로, 제3 검사 전극(TRM3)은 제1 검사 전극(TRM1) 및 제2 검사 전극(TRM2)의 씨디 스큐(CD skew)를 재차 확인하는 수단으로서 사용될 수 있다. 다만, 이에 제한되지 않고 제3 검사 전극(TRM3)은 생략되어 형성되지 않을 수도 있다.
제1 내지 제3 검사 전극(TRM1, TRM2, TRM3) 상에는 제1 검사 절연층(TI1)이 배치될 수 있다. 제1 검사 절연층(TI1)은 키 영역(KA) 전체를 커버할 수 있다. 제1 검사 절연층(TI1)은 제1 평탄화층(19) 상에 직접 배치될 수도 있다. 제1 검사 절연층(TI1)은 제1 내지 제3 검사 전극(TRM1, TRM2, TRM3)을 덮도록 배치될 수 있다.
제1 검사 절연층(TI1) 상에는 제2 검사 절연층(TI2)이 배치될 수 있다. 제2 검사 절연층(TI2)은 상술한 제2 절연층(52)과 동시에 형성될 수 있다. 예를 들어, 제2 검사 절연층(TI2)은 제2 절연층(52)과 동일한 마스크를 이용하여 함께 형성되며, 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제2 검사 절연층(TI2)은 제2 절연층(52)과 동일한 절연층에 포함될 수 있다.
제2 검사 절연층(TI2)은 제1 검사 홀(TH1) 및 제2 검사 홀(TH2)을 포함할 수 있다. 제1 검사 홀(TH1) 및 제2 검사 홀(TH2)은 제2 검사 절연층(TI2)을 관통하는 홀일 수 있다. 제2 검사 홀(TH2)은 제2 검사 절연층(TI2) 뿐만 아니라 제3 검사 절연층(TI3)을 관통할 수도 있다. 제2 검사 홀(TH2)에 대해서는 후술하기로 한다.
제1 검사 홀(TH1)은 제1 검사 전극(TRM1)의 일 방향 일측에 이격되어 배치될 수 있다. 제1 검사 홀(TH1)은 제1 검사 전극(TRM1)과의 관계를 통해 상술한 제2 절연층(52) 및 제2 전극(22)의 정렬 상태를 간접적으로 확인할 수 있다.
제1 검사 홀(TH1)은 제1 검사 전극(TRM1)과 두께 방향으로 비중첩할 수 있다. 평면도상, 제1 검사 홀(TH1) 적어도 일부는 제1 검사 전극(TRM1)과 일 방향으로 이격되어 배치될 수 있다. 상기 중첩하는 영역에서, 일 방향으로 따라 측정한 제1 검사 홀(TH1)의 타측 단부 및 제1 검사 전극(TRM1)의 일측 단부 사이의 간격은 제2 검사 간격(X2)으로 정의될 수 있다. 제2 검사 간격(X2)은 상술한 제2 간격(W2)과 실질적으로 동일할 수 있다. 따라서, 제2 검사 간격(X2)의 확인을 통해 제2 전극(22) 및 제2 절연층(52) 사이의 정렬 상태를 간접적으로 확인할 수 있다.
일 실시에서, 제1 검사 홀(TH1)의 타측 단부는 상술한 제2 검사 전극(TRM2)의 타측 단부보다 일 방향 타측에 배치될 수 있다. 따라서, 제2 검사 간격(X2)은 상술한 제1 검사 간격(X1)보다 작을 수 있다.
제1 검사 홀(TH1) 및 이에 대응하는 제1 검사 전극(TRM1)의 형상은 제2 간격(W2)을 확인할 수 있도록 결정될 수 있다. 제1 검사 홀(TH1)의 타측 단부는 제2 절연층(52)의 일측 단부에 상응하는 형상을 갖고, 제1 검사 전극(TRM1)의 일측 단부는 제2 전극(22)의 일측 단부에 상응하는 형상을 가질 수 있으나, 이에 제한되는 것은 아니다. 예시적인 실시예에서, 제1 검사 홀(TH1)은 직사각형 형상을 가질 수 있으나, 이에 제한되지 않는다.
제2 검사 절연층(TI2) 상에는 제1 검사 접촉 전극(TE1)이 배치될 수 있다. 제1 검사 접촉 전극(TE1)은 상술한 제1 접촉 전극(26)과 동시에 형성될 수 있다. 예를 들어, 제1 검사 접촉 전극(TE1)은 제1 접촉 전극(26)과 동일한 마스크를 이용하여 함께 형성되며, 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 검사 접촉 전극(TE1)은 제1 접촉 전극(26)과 동일한 도전층에 포함될 수 있다. 제1 검사 접촉 전극(TE1)은 플로팅 전극일 수 있으나, 이에 제한되는 것은 아니다.
제1 검사 접촉 전극(TE1)은 제1 검사 전극(TRM1)의 일 방향 일측에 이격되어 배치될 수 있다. 제1 검사 접촉 전극(TE1)은 제1 검사 전극(TRM1)과의 관계를 통해 상술한 제1 접촉 전극(26) 및 제2 전극(22)의 정렬 상태를 간접적으로 확인할 수 있다.
평면도상, 제1 검사 접촉 전극(TE1) 적어도 일부는 제1 검사 전극(TRM1)과 일 방향으로 이격되어 배치될 수 있다. 상기 중첩하는 영역에서, 일 방향으로 따라 측정한 제1 검사 접촉 전극(TE1)의 타측 단부 및 제1 검사 전극(TRM1)의 일측 단부 사이의 간격은 제3 검사 간격(X3)으로 정의될 수 있다. 제3 검사 간격(X3)은 상술한 제3 간격(W3)과 실질적으로 동일할 수 있다. 따라서, 제3 검사 간격(X3)의 확인을 통해 제2 전극(22) 및 제1 접촉 전극(26) 사이의 정렬 상태를 간접적으로 확인할 수 있다.
일 실시에서, 제1 검사 접촉 전극(TE1)의 타측 단부는 상술한 제2 검사 전극(TRM2)의 타측 단부 및 제1 검사 홀(TH1)의 타측 단부보다 일 방향 타측에 배치될 수 있다. 따라서, 제3 검사 간격(X3)은 상술한 제1 검사 간격(X1) 및 제2 검사 간격(X2)보다 작을 수 있다.
제1 검사 접촉 전극(TE1) 및 이에 대응하는 제1 검사 전극(TRM1)의 형상은 제3 간격(W3)을 확인할 수 있도록 결정될 수 있다. 제1 검사 접촉 전극(TE1)의 타측 단부는 제1 접촉 전극(26)의 일측 단부에 상응하는 형상을 갖고, 제1 검사 전극(TRM1)의 일측 단부는 제2 전극(22)의 일측 단부에 상응하는 형상을 가질 수 있으나, 이에 제한되는 것은 아니다. 예시적인 실시예에서, 제1 검사 접촉 전극(TE1)은 직사각형 형상을 가질 수 있으나, 이에 제한되지 않는다.
제1 검사 접촉 전극(TE1) 상에는 제3 검사 절연층(TI3)이 배치될 수 있다. 제3 검사 절연층(TI3)은 제1 검사 접촉 전극(TE1)을 덮을 수 있다. 제3 검사 절연층(TI3)은 상술한 제3 절연층(53)과 동시에 형성될 수 있다. 예를 들어, 제3 검사 절연층(TI3)은 제3 절연층(53)과 동일한 마스크를 이용하여 함께 형성되며, 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제3 검사 절연층(TI3)은 제3 절연층(53)과 동일한 절연층에 포함될 수 있다.
제3 검사 절연층(TI3)은 제2 검사 홀(TH2)을 포함할 수 있다. 제2 검사 홀(TH2)은 제3 검사 절연층(TI3)을 관통하는 홀일 수 있다. 상술한 바와 같이, 제2 검사 홀(TH2)은 제3 검사 절연층(TI3) 뿐만 아니라, 제2 검사 절연층(TI2)을 관통할 수도 있다. 제2 검사 홀(TH2)의 가장자리에서 제2 검사 절연층(TI2) 및 제3 검사 절연층(TI3)은 정렬될 수 있다.
제2 검사 홀(TH2)은 제2 검사 전극(TRM2)의 일 방향 타측에 이격되어 배치될 수 있다. 제2 검사 홀(TH2)은 상술한 제1 검사 홀(TH1)과 비중첩할 수 있다. 제2 검사 홀(TH2)은 제2 검사 전극(TRM2)과의 관계를 통해 상술한 제3 절연층(53) 및 제1 전극(21)의 정렬 상태를 간접적으로 확인할 수 있다.
제2 검사 홀(TH2)은 제2 검사 전극(TRM2)과 두께 방향으로 비중첩할 수 있다. 평면도상, 제2 검사 홀(TH2) 적어도 일부는 제2 검사 전극(TRM2)과 일 방향으로 이격되어 배치될 수 있다. 일 방향으로 따라 측정한 제2 검사 홀(TH2)의 일측 단부 및 제2 검사 전극(TRM2)의 타측 단부 사이의 간격은 제4 검사 간격(X4)으로 정의될 수 있다. 제4 검사 간격(X4)은 상술한 제4 간격(W4)과 실질적으로 동일할 수 있다. 따라서, 제4 검사 간격(X4)의 확인을 통해 제3 절연층(53) 및 제1 전극(21) 사이의 정렬 상태를 간접적으로 확인할 수 있다.
일 실시예에서, 제2 검사 홀(TH2)의 일측 단부는 상술한 제1 검사 전극(TRM2)의 일측 단부보다 일 방향 일측에 배치될 수 있다. 따라서, 제4 검사 간격(X4)은 상술한 제1 검사 간격(X1)보다 작을 수 있다.
제2 검사 홀(TH2) 및 이에 대응하는 제2 검사 전극(TRM2)의 형상은 제4 간격(W4)을 확인할 수 있도록 결정될 수 있다. 제2 검사 홀(TH2)의 일측 단부는 제3 절연층(53)의 타측 단부에 상응하는 형상을 갖고, 제2 검사 전극(TRM2)의 타측 단부는 제1 전극(21)의 타측 단부에 상응하는 형상을 가질 수 있으나, 이에 제한되는 것은 아니다. 예시적인 실시예에서, 제2 검사 홀(TH2)은 직사각형 형상을 가질 수 있으나, 이에 제한되지 않는다.
제3 검사 절연층(TI3) 상에는 제2 검사 접촉 전극(TE2)이 배치될 수 있다. 제2 검사 접촉 전극(TE2)은 상술한 제2 접촉 전극(27)과 동시에 형성될 수 있다. 예를 들어, 제2 검사 접촉 전극(TE2)은 제2 접촉 전극(27)과 동일한 마스크를 이용하여 함께 형성되며, 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제2 검사 접촉 전극(TE2)은 제2 접촉 전극(27)과 동일한 도전층에 포함될 수 있다. 제2 검사 접촉 전극(TE2)은 플로팅 전극일 수 있으나, 이에 제한되는 것은 아니다.
제2 검사 접촉 전극(TE2)은 제2 검사 전극(TRM2)의 일 방향 일측에 이격되어 배치될 수 있다. 제2 검사 접촉 전극(TE2)은 제2 검사 전극(TRM2)과의 관계를 통해 상술한 제1 전극(21) 및 제2 접촉 전극(27) 간의 정렬 상태를 간접적으로 확인할 수 있다.
평면도상, 제2 검사 접촉 전극(TE2) 적어도 일부는 제2 검사 전극(TRM2)과 일 방향으로 이격되어 배치될 수 있다. 상기 중첩하는 영역에서, 일 방향으로 따라 측정한 제2 검사 접촉 전극(TE2)의 일측 단부 및 제2 검사 전극(TRM2)의 타측 단부 사이의 간격은 제5 검사 간격(X5)으로 정의될 수 있다. 제5 검사 간격(X5)은 상술한 제5 간격(W5)과 실질적으로 동일할 수 있다. 따라서, 제5 검사 간격(X5)의 확인을 통해 제1 전극(21) 및 제2 접촉 전극(27) 간의 정렬 상태를 간접적으로 확인할 수 있다.
일 실시에서, 제2 검사 접촉 전극(TE2)의 일측 단부는 상술한 제1 검사 전극(TRM1)의 일측 단부 및 제2 검사 홀(TH2)의 일측 단부보다 일 방향 일측에 배치될 수 있다. 따라서, 제5 검사 간격(X5)은 상술한 제1 검사 간격(X1) 및 제4 검사 간격(X4)보다 작을 수 있다.
제2 검사 접촉 전극(TE2) 및 이에 대응하는 제1 검사 전극(TRM1)의 형상은 제5 간격(W5)을 확인할 수 있도록 결정될 수 있다. 제2 검사 접촉 전극(TE2)의 일측 단부는 제2 접촉 전극(27)의 일측 단부에 상응하는 형상을 갖고, 제2 검사 전극(TRM2)의 타측 단부는 제1 전극(21)의 타측 단부에 상응하는 형상을 가질 수 있으나, 이에 제한되는 것은 아니다. 예시적인 실시예에서, 제2 검사 접촉 전극(TE2)은 직사각형 형상을 가질 수 있으나, 이에 제한되지 않는다.
이하, 다른 도면들을 더 참조하여 일 실시예에 따른 표시 장치(10)의 제 조 공정에 대하여 설명하기로 한다.
도 8은 일 실시예에 따른 표시 장치의 제조 공정을 나타낸 순서도이다. 도 9 내지 도 23은 일 실시예에 따른 표시 장치의 제조 공정을 나타낸 개략도이다.
먼저, 도 8, 도 9 및 도 11을 참조하면, 일 실시예에 따른 표시 장치의 제조 공정은 검사 전극층 상에 제1 내지 제3 검사 전극 형성을 위한 제1 포토 레지스트 패턴을 형성하고, 제1 및 제2 검사 전극에 대응하는 제1 포토 레지스트 패턴 사이의 간격을 확인하는 단계(S11)를 포함할 수 있다. 우선, 제1 평탄화층(19) 상에 검사 전극층(TRML)이 배치될 수 있다. 검사 전극층(TRML)은 제1 및 제2 전극(21, 22)과 동일한 물질을 포함할 수 있다.
검사 전극층(TRML) 상에는 제1 내지 제3 검사 전극(TRM1, TRM2, TRM3)을 형성하기 위한 제1 포토 레지스트 패턴(PR1)이 형성될 수 있다. 제1 포토 레지스트 패턴(PR1)은 제1 내지 제3 검사 전극에 대응하는 복수의 패턴을 포함할 수 있다. 그 중, 제1 및 제2 검사 전극에 대응하는 제1 포토 레지스트 패턴(PR1) 사이의 간격인 제1' 검사 간격(X1')은 제1 검사 전극(TRM1)에 대응하는 제1 포토 레지스트 패턴(PR1)의 일측 단부 및 제2 검사 전극(TRM2)에 대응하는 제1 포토 레지스트 패턴(PR1)의 타측 단부 간의 간격으로 정의될 수 있다. 제1' 검사 간격(X1')은 상술한 제1 검사 간격(X1)보다 검사 전극층(TRML)에 포함되는 물질의 씨디 스큐 만큼 더 작은 값을 가질 수 있으나, 이에 제한되는 것은 아니다.
제1 전극(21) 형성을 위한 제1 포토 레지스트 패턴(PR1)의 일측 가장자리 및 제2 전극(22) 형성을 위한 제1 포토 레지스트 패턴(PR1)의 타측 가장자리 간의 간격은 제1' 간격(W1')으로 정의될 수 있다.
상술한 제1' 검사 간격(X1') 및 제1' 간격(W1')은 실질적으로 동일할 수 있다. 제1' 검사 간격(X1')의 확인을 통해 제1 및 제2 전극(21, 22) 형성을 위한 제1 포토 레지스트 패턴(PR1)의 정렬 상태를 간접적으로 확인할 수 있다.
도 8, 도 10 및 도 11을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 공정은 제1 및 제2 검사 전극을 형성하고, 제1 검사 전극의 일측 단부 및 제2 검사 전극의 타측 단부 간의 간격을 확인하는 단계(S21)를 포함할 수 있다.
식각 공정을 통해 제1 내지 제3 검사 전극(TRM1, TRM2, TRM3)을 형성할 수 있다. 제1 내지 제3 검사 전극(TRM1, TRM2, TRM3)은 제1 전극(21) 및 제2 전극(22)과 동일한 마스크를 이용하여 함께 형성되며, 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 내지 제3 검사 전극(TRM1, TRM2, TRM3)은 제1 전극(21) 및 제2 전극(22)과 동일한 도전층에 포함될 수 있다.
상술한 바와 같이, 제1 검사 전극(TRM1)의 일측 단부 및 제2 검사 전극(TRM2)의 타측 단부 간의 간격은 제1 검사 간격(X1)으로 정의될 수 있다. 제1 검사 간격(X1)은 제1 전극(21)의 타측 가장자리 및 제2 전극(22)의 일측 가장자리 간의 간격인 제1 간격(W1)과 실질적으로 동일할 수 있다. 제1 검사 간격(X1)의 확인을 통해 제1 전극(21) 및 제2 전극(22)의 정렬 상태를 간접적으로 확인할 수 있다.
도 8, 도 12 및 도 14를 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 공정은 제1 내지 제3 검사 전극 상에 제1 검사 절연층 및 제2 검사 절연층을 형성하는 단계(S31) 및 제2 검사 절연층 상에 제1 검사 홀 형성을 위한 제2 포토 레지스트 패턴을 형성하고, 제2 포토 레지스트 패턴의 홀의 타측 단부 및 제1 검사 전극의 일측 단부 간의 간격을 확인하는 단계(S41)를 포함할 수 있다.
제1 내지 제3 검사 전극(TRM1, TRM2, TRM3) 상에는 제1 검사 절연층(TI1)이 배치될 수 있다. 제1 검사 절연층(TI1)은 키 영역(KA) 전체를 커버할 수 있다. 제1 검사 절연층(TI1)은 상술한 제1 절연층(51)과 동일한 물질을 포함하며, 함께 형성될 수 있다.
제1 검사 절연층(TI1) 상에는 제2 검사 절연층(TI2)이 배치될 수 있다. 제2 검사 절연층(TI2)은 키 영역(KA) 전체를 커버할 수 있다. 제2 검사 절연층(TI2)은 상술한 제2 절연층(52)과 동일한 물질을 포함하며, 함께 형성될 수 있다.
제2 검사 절연층(TI2) 상에는 제1 검사 홀(TH1) 형성을 위한 제2 포토 레지스트 패턴(PR2)이 형성될 수 있다. 제2 포토 레지스트 패턴(PR2)은 제1 검사 홀(TH1)에 대응하는 패턴을 포함할 수 있다. 제2 포토 레지스트 패턴(PR2)의 홀(PH1)의 타측 단부 및 제1 검사 전극(TRM1)의 일측 단부 사이의 간격은 제2' 검사 간격(X2')으로 정의될 수 있다. 제2' 검사 간격(X2')은 상술한 제2 검사 간격(X2)보다 제2 검사 절연층(TI2)의 씨디 스큐의 절반만큼 더 큰 값을 가질 수 있으나, 이에 제한되는 것은 아니다.
발광 영역(EMA)에서, 제2 절연층(52) 형성을 위한 제2 포토 레지스트 패턴(PR2)의 일측 단부 및 제2 전극(22)의 일측 단부 간의 간격은 제2' 간격(W2')으로 정의될 수 있다.
상술한 제2' 검사 간격(X2') 및 제2' 간격(W2')은 실질적으로 동일할 수 있다. 제2' 검사 간격(X2')의 확인을 통해 제2 절연층(52) 형성을 위한 제2 포토 레지스트 패턴(PR2)의 정렬 상태를 간접적으로 확인할 수 있다.
도 8, 도 13 및 도 14를 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 공정은 제1 검사 홀을 형성하고, 제1 검사 홀의 타측 단부 및 제1 검사 전극의 일측 단부 간의 간격을 확인하는 단계(S51)를 포함할 수 있다.
식각 공정을 통해 제1 검사 홀(TH1)을 형성할 수 있다. 제1 검사 홀(TH1)이 포함되는 제2 검사 절연층(TI2)은 제2 절연층(52)과 동일한 마스크를 이용하여 함께 형성되며, 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제2 검사 절연층(TI2)은 제2 절연층(52)과 동일한 절연층에 포함될 수 있다.
상술한 바와 같이, 제1 검사 전극(TRM1)의 일측 단부 및 제1 검사 홀(TH1)의 타측 단부 간의 간격은 제2 검사 간격(X2)으로 정의될 수 있다. 제2 검사 간격(X2)은 제2 전극(22)의 일측 단부 및 제2 절연층(52)의 일측 단부 간의 간격인 제2 간격(W2)과 실질적으로 동일할 수 있다. 제2 검사 간격(X2)의 확인을 통해 제2 전극(22) 및 제2 절연층(52)의 정렬 상태를 간접적으로 확인할 수 있다.
도 8, 도 15 및 도 17를 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 공정은 제2 검사 절연층 상에 제1 검사 접촉 전극을 위한 제3 포토 레지스트 패턴을 형성하고, 제3 포토 레지스트 패턴의 타측 단부 및 제1 검사 전극의 일측 단부 간의 간격을 확인하는 단계(S61)를 포함할 수 있다.
제2 검사 절연층(TI2) 상에는 제1 검사 접촉 전극층(TEL1)이 배치될 수 있다. 제2 검사 절연층(TI2) 상에 제1 검사 접촉 전극층(TEL1)이 배치되기 앞서, 제1 전극(21) 및 제2 전극(22)이 각각 분리되는 공정이 수행될 수 있다. 제1 검사 접촉 전극층(TEL1)은 키 영역(KA) 전체를 커버할 수 있다. 제1 검사 접촉 전극층(TEL1)은 상술한 제1 접촉 전극(26)과 동일한 물질을 포함할 수 있다.
제1 검사 접촉 전극층(TEL1) 상에는 제1 검사 접촉 전극(TE1) 형성을 위한 제3 포토 레지스트 패턴(PR3)이 형성될 수 있다. 제3 포토 레지스트 패턴(PR3)은 제1 검사 접촉 전극(TE1)에 대응하는 패턴을 포함할 수 있다. 일 방향을 따라 측정한 제3 포토 레지스트 패턴(PR3)의 길이는 제1 검사 접촉 전극(TE1)보다 길 수 있다. 제3 포토 레지스트 패턴(PR3)의 타측 단부 및 제1 검사 전극(TRM1)의 일측 단부 사이의 간격은 제3' 검사 간격(X3')으로 정의될 수 있다. 제3' 검사 간격(X3')은 상술한 제3 검사 간격(X3)보다 제1 검사 접촉 전극층(TEL1)에 포함되는 물질의 씨디 스큐의 절반만큼 더 작은 값을 가질 수 있으나, 이에 제한되는 것은 아니다.
발광 영역(EMA)에서, 제1 접촉 전극(26) 형성을 위한 제3 포토 레지스트 패턴(PR3)의 타측 단부 및 제2 전극(22)의 일측 단부 간의 간격은 제3' 간격(W3')으로 정의될 수 있다.
상술한 제3' 검사 간격(X3') 및 제3' 간격(W3')은 실질적으로 동일할 수 있다. 제3' 검사 간격(X2')의 확인을 통해 제1 접촉 전극(TE1) 형성을 위한 제3 포토 레지스트 패턴(PR3)의 정렬 상태를 간접적으로 확인할 수 있다.
도 8, 도 16 및 도 17를 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 공정은 제1 검사 접촉 전극을 형성하고, 제1 검사 접촉 전극의 타측 단부 및 제1 검사 전극의 일측 단부 간의 간격을 확인하는 단계(S71)를 포함할 수 있다.
식각 공정을 통해 제1 검사 접촉 전극(TE1)을 형성할 수 있다. 제1 검사 접촉 전극(TE1)은 제1 접촉 전극(26)과 동일한 마스크를 이용하여 함께 형성되며, 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 검사 접촉 전극(TE1)은 제1 접촉 전극(26)과 동일한 도전층에 포함될 수 있다.
상술한 바와 같이, 제1 검사 전극(TRM1)의 일측 단부 및 제1 검사 접촉 전극(TE1)의 타측 단부 간의 간격은 제3 검사 간격(X3)으로 정의될 수 있다. 제3 검사 간격(X3)은 제2 전극(22)의 일측 단부 및 제1 접촉 전극(26)의 타측 단부 간의 간격인 제3 간격(W3)과 실질적으로 동일할 수 있다. 제3 검사 간격(X3)의 확인을 통해 제2 전극(22) 및 제1 접촉 전극(26)의 정렬 상태를 간접적으로 확인할 수 있다.
도 8, 도 18 및 도 20을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 공정은 제1 검사 접촉 전극 상에 제3 검사 절연층을 형성하는 단계(S81) 및 제3 검사 절연층 상에 제2 검사 홀 형성을 위한 제4 포토 레지스트 패턴을 형성하고, 제4 포토 레지스트 패턴의 홀의 일측 단부 및 제2 검사 전극의 타측 단부 간의 간격을 확인하는 단계(S91)를 포함할 수 있다.
제1 검사 접촉 전극(TE1) 상에는 제3 검사 절연층(TI3)이 배치될 수 있다. 제3 검사 절연층(TI3)은 키 영역(KA) 전체를 커버할 수 있다. 제3 검사 절연층(TI3)은 상술한 제3 절연층(53)과 동일한 물질을 포함하며, 함께 형성될 수 있다.
제3 검사 절연층(TI3) 상에는 제2 검사 홀(TH2) 형성을 위한 제3 포토 레지스트 패턴(PR3)이 형성될 수 있다. 제3 포토 레지스트 패턴(PR3)은 제2 검사 홀(TH2)에 대응하는 패턴을 포함할 수 있다. 제3 포토 레지스트 패턴(PR3)의 홀(PH2)의 일측 단부 및 제2 검사 전극(TRM2)의 타측 단부 사이의 간격은 제4' 검사 간격(X4')으로 정의될 수 있다. 제4' 검사 간격(X4')은 상술한 제4 검사 간격(X4)보다 제3 검사 절연층(TI3)의 씨디 스큐의 절반만큼 더 큰 값을 가질 수 있으나, 이에 제한되는 것은 아니다.
발광 영역(EMA)에서, 제3 절연층(53) 형성을 위한 제3 포토 레지스트 패턴(PR3)의 타측 단부 및 제1 전극(21)의 타측 단부 간의 간격은 제4' 간격(W4')으로 정의될 수 있다.
상술한 제4' 검사 간격(X4') 및 제4' 간격(W4')은 실질적으로 동일할 수 있다. 제4' 검사 간격(X4')의 확인을 통해 제3 절연층(53) 형성을 위한 제3 포토 레지스트 패턴(PR3)의 정렬 상태를 간접적으로 확인할 수 있다.
도 8, 도 19 및 도 20을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 공정은 제2 검사 홀을 형성하고, 제2 검사 홀의 일측 단부 및 제2 검사 전극의 타측 단부 간의 간격을 확인하는 단계(S101)를 포함할 수 있다.
식각 공정을 통해 제2 검사 홀(TH2)을 형성할 수 있다. 제2 검사 홀(TH2)이 포함되는 제3 검사 절연층(TI3)은 제3 절연층(53)과 동일한 마스크를 이용하여 함께 형성되며, 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제3 검사 절연층(TI3)은 제3 절연층(53)과 동일한 절연층에 포함될 수 있다.
상술한 바와 같이, 제2 검사 전극(TRM2)의 타측 단부 및 제2 검사 홀(TH2)의 일측 단부 간의 간격은 제4 검사 간격(X4)으로 정의될 수 있다. 제4 검사 간격(X4)은 제1 전극(21)의 타측 단부 및 제3 절연층(53)의 타측 단부 간의 간격인 제4 간격(W4)과 실질적으로 동일할 수 있다. 제4 검사 간격(X4)의 확인을 통해 제1 전극(21) 및 제3 절연층(53)의 정렬 상태를 간접적으로 확인할 수 있다.
도 8, 도 21 및 도 23을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 공정은 제3 검사 절연층 상에 제2 검사 접촉 전극을 위한 제5 포토 레지스트 패턴을 형성하고, 제5 포토 레지스트 패턴의 일측 단부 및 제2 검사 전극의 타측 단부 간의 간격을 확인하는 단계(S111)를 포함할 수 있다.
제3 검사 절연층(TI3) 상에는 제2 검사 접촉 전극층(TEL2)이 배치될 수 있다. 제2 검사 접촉 전극층(TEL2)은 키 영역(KA) 전체를 커버할 수 있다. 제2 검사 접촉 전극층(TEL2)은 상술한 제2 접촉 전극(27)과 동일한 물질을 포함할 수 있다.
제2 검사 접촉 전극층(TEL2) 상에는 제2 검사 접촉 전극(TE2) 형성을 위한 제5 포토 레지스트 패턴(PR5)이 형성될 수 있다. 제5 포토 레지스트 패턴(PR5)은 제2 검사 접촉 전극(TE2)에 대응하는 패턴을 포함할 수 있다. 일 방향을 따라 측정한 제5 포토 레지스트 패턴(PR5)의 길이는 제2 검사 접촉 전극(TE2)보다 길 수 있다. 제5 포토 레지스트 패턴(PR5)의 일측 단부 및 제2 검사 전극(TRM2)의 타측 단부 사이의 간격은 제5' 검사 간격(X5')으로 정의될 수 있다. 제5' 검사 간격(X5')은 상술한 제5 검사 간격(X5)보다 제2 검사 접촉 전극층(TEL2)에 포함되는 물질의 씨디 스큐의 절반만큼 더 작은 값을 가질 수 있으나, 이에 제한되는 것은 아니다.
발광 영역(EMA)에서, 제2 접촉 전극(27) 형성을 위한 제5 포토 레지스트 패턴(PR5)의 일측 단부 및 제1 전극(21)의 타측 단부 간의 간격은 제5' 간격(W5')으로 정의될 수 있다.
상술한 제5' 검사 간격(X5') 및 제5' 간격(W5')은 실질적으로 동일할 수 있다. 제5' 검사 간격(X5')의 확인을 통해 제2 접촉 전극(TE2) 형성을 위한 제5 포토 레지스트 패턴(PR5)의 정렬 상태를 간접적으로 확인할 수 있다.
도 8, 도 22 및 도 23을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 공정은 제2 검사 접촉 전극을 형성하고, 제2 검사 접촉 전극의 일측 단부 및 제2 검사 전극의 타측 단부 간의 간격을 확인하는 단계(S121)를 포함할 수 있다.
식각 공정을 통해 제2 검사 접촉 전극(TE2)을 형성할 수 있다. 제2 검사 접촉 전극(TE2)은 제2 접촉 전극(27)과 동일한 마스크를 이용하여 함께 형성되며, 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제2 검사 접촉 전극(TE2)은 제2 접촉 전극(27)과 동일한 도전층에 포함될 수 있다.
상술한 바와 같이, 제2 검사 전극(TRM2)의 타측 단부 및 제2 검사 접촉 전극(TE2)의 일측 단부 간의 간격은 제5 검사 간격(X5)으로 정의될 수 있다. 제5 검사 간격(X5)은 제1 전극(21)의 타측 단부 및 제2 접촉 전극(27)의 일측 단부 간의 간격인 제5 간격(W5)과 실질적으로 동일할 수 있다. 제5 검사 간격(X5)의 확인을 통해 제1 전극(21) 및 제2 접촉 전극(27)의 정렬 상태를 간접적으로 확인할 수 있다.
일 실시예에 따른 표시 장치(10)의 제조 공정에서, 식각 전의 제1' 내지 제5' 검사 간격(X1' 내지 X5')이 공정상 허용 범위를 벗어날 경우, 각 포토 레지스트 패턴(PR1 내지 PR5)을 제거 후 다시 형성하여 공정을 진행할 수 있다. 다만, 식각 후의 제1 내지 제5 검사 간격(X1 내지 X5)이 공정상 허용 범위를 벗어날 경우, 해당 표시 장치(10)는 폐기될 수 있다.
도 9 내지 도 23을 참조하여 상술한 일 실시예에 따른 표시 장치(10)의 제조 방법은 제1 및 제2 검사 전극(TRM1, TRM2), 제1 및 제2 검사 홀(TH1, TH2), 제1 및 제2 검사 접촉 전극(TE1, TE2) 각각을 형성할 때마다 제1 내지 제5 검사 간격(X1 내지 X5)을 확인하였으나, 다른 실시예에서 제1 및 제2 검사 전극(TRM1, TRM2), 제1 및 제2 검사 홀(TH1, TH2), 제1 및 제2 검사 접촉 전극(TE1, TE2)를 모두 형성한 이후에 제1 내지 제5 검사 간격(X1 내지 X5)을 확인할 수도 있다.
일 실시예에 따른 표시 장치(10)는 키 영역(KA)을 포함하여 발광 영역(EMA) 내 전극의 정렬 상태를 간접적으로 확인할 수 있다. 키 영역(KA)에 포함되는 제1 및 제2 검사 전극(TRM1, TRM2)를 통해 제1 및 제2 전극(21, 22) 간의 정렬 상태를 확인할 수 있고, 제1 및 제2 검사 홀(TH1, TH2)을 통해 제2 및 제2 절연층(52, 53)의 정렬 상태를 확인할 수 있고, 제1 및 제2 검사 접촉 전극(TE1, TE2)을 통해 제1 및 제2 접촉 전극(26, 27)의 정렬 상태를 확인할 수 있다.
이하, 표시 장치(10)에 대한 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
다른 사항에 대하여는 도 2 내지 도 7을 참조하여 상술한 바와 동일 또는 유사하므로 이에 대한 추가적인 상세한 설명은 생략한다.
도 24는 다른 실시예에 따른 키 영역의 평면도이다. 도 25는 도 2의 Q2-Q2'선, 도 24의 Q4_1-Q4_1'선 및 Q5_1-Q5_1'선을 따라 자른 단면도이다.
본 실시예에 따른 표시 장치(10)는 제1 검사 홀(TH1_1) 및 제1 검사 접촉 전극(TE1_1)이 상호 부분적으로 중첩하고, 제2 검사 홀(TH2_1) 및 제2 검사 접촉 전극(TE2_1)이 상호 부분적으로 중첩하는 키 영역(KA_1)을 포함한다는 점에서 일 실시예에 따른 표시 장치(10)와 차이가 있다.
제1 검사 홀(TH1_1)은 제2 검사 절연층(TI2_1)을 관통하므로, 제1 검사 접촉 전극(TE1_1)의 적어도 일부는 제1 절연층(TI1_1) 상에 직접 배치될 수 있다. 또한, 제2 검사 홀(TH2_1)은 제3 검사 절연층(TI3_1) 및 제2 검사 절연층(TI2_1)을 관통하므로, 제2 검사 접촉 전극(TE2_1)의 적어도 일부는 제1 검사 절연층(TI1_1) 상에 직접 배치될 수 있다.
본 실시예에 따른 표시 장치(10)는 키 영역(KA_1)을 포함하여 발광 영역(EMA) 내 전극의 정렬 상태를 간접적으로 확인할 수 있다. 키 영역(KA_1)에 포함되는 제1 및 제2 검사 전극(TRM1_1, TRM2_1)를 통해 제1 및 제2 전극(21, 22) 간의 정렬 상태를 확인할 수 있고, 제1 및 제2 검사 홀(TH1_1, TH2_1)을 통해 제2 및 제2 절연층(52, 53)의 정렬 상태를 확인할 수 있고, 제1 및 제2 검사 접촉 전극(TE1_1, TE2_1)을 통해 제1 및 제2 접촉 전극(26, 27)의 정렬 상태를 확인할 수 있다.
도 26은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 27은 도 26의 표시 장치의 제1 키 영역의 평면도이다. 도 28은 도 26의 표시 장치의 제2 키 영역의 평면도이다.
본 실시예에 따른 표시 장치(10)는 각각 다른 서브 화소(PXn)에 배치되는 제1 키 영역(KA1_2) 및 제2 키 영역(KA2_2)을 포함한다는 점에서 일 실시예에 따른 표시 장치(10)와 차이가 있다.
구체적으로, 제1 키 영역(KA1_2)은 제1 및 제2 검사 전극(TRM1_2, TRM2_2), 제1 검사 홀(TH1_2) 및 제1 검사 접촉 전극(TE1_2)을 포함하며, 제2 키 영역(KA2_2)은 제1 및 제2 검사 전극(TRM1_2, TRM2_2), 제2 검사 홀(TH2_2) 및 제2 검사 접촉 전극(TE2_2)을 포함할 수 있다. 제1 키 영역(KA1_2)을 통해 제1 및 제2 전극(21, 22) 간의 정렬 상태, 제2 절연층(52)의 정렬 상태 및 제1 접촉 전극(26)의 정렬 상태를 확인할 수 있다. 제2 키 영역(KA2_2)을 통해 제1 및 제2 전극(21, 22) 간의 정렬 상태, 제3 절연층(53)의 정렬 상태 및 제2 접촉 전극(27)의 정렬 상태를 확인할 수 있다. 다시 말해, 각 키 영역(KA1_2, KA2_2)마다 정렬 상태를 확인할 수 있는 패턴의 종류가 상이할 수 있다.
본 실시예에 따른 표시 장치(10)는 각각 서로 다른 서브 화소(PXn)에 배치되는 제1 키 영역(KA1_2) 및 제2 키 영역(KA2_2)을 포함하여 발광 영역(EMA) 내 전극의 정렬 상태를 간접적으로 확인할 수 있다. 제1 키 영역(KA1_2) 및 제2 키 영역(KA2_2)에 포함되는 제1 및 제2 검사 전극(TRM1_2, TRM2_2)를 통해 제1 및 제2 전극(21, 22) 간의 정렬 상태를 확인할 수 있고, 제1 및 제2 검사 홀(TH1_2, TH2_2)을 통해 제2 및 제2 절연층(52, 53)의 정렬 상태를 확인할 수 있고, 제1 및 제2 검사 접촉 전극(TE1_2, TE2_2)을 통해 제1 및 제2 접촉 전극(26, 27)의 정렬 상태를 확인할 수 있다.
한편, 이상의 실시예들에서는 키 영역(KA)에서 검사 전극(TRM1, TRM2, TRM3)들이 별도의 패턴으로 형성되고, 그와 일정 간격으로 이격되어 검사 접촉 전극(TE1, TE2)들이 형성된다. 다만, 이에 제한되는 것은 아니며, 몇몇 실시예에서, 키 패턴 적층체는 검사 전극이 생략되고, 비교적 큰 면적을 갖고 제1 전극(21) 또는 제2 전극(22)과 연결된 기저 전극부를 포함하고, 수의 검사 접촉 전극들 및 검사 홀들은 기저 전극부 상에 형성될 수도 있다. 이하에서는 키 패턴 적층체가 기저 전극부 상에 형성된 검사 접촉 전극들 및 검사 홀들을 포함하는 실시예에 대하여 설명하기로 한다.
도 29는 또 다른 실시예에 따른 표시 장치의 일 서브 화소에서 키 영역이 형성된 부분을 나타내는 평면도이다. 도 29는 표시 장치(10_3)의 일 서브 화소(PXn) 중 키 영역(KA_3)이 형성된 절단부 영역(CBA)을 도시하고 있다.
도 29를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 키 패턴 적층체가 형성된 키 영역(KA_3)을 포함하고, 키 영역(KA_3)은 각 서브 화소(PXn)의 절단부 영역(CBA)에 형성될 수 있다. 절단부 영역(CBA)에는 발광 영역(EMA)으로부터 연장된 제1 전극(21)과 제2 전극(22)이 다른 서브 화소(PXn)의 전극(21, 22)들과 분리된 상태로 배치될 수 있다. 절단부 영역(CBA) 중, 전극(21, 22)들이 배치되지 않은 여유 공간에는 키 패턴 적층체가 형성된 키 영역(KA_3)이 형성될 수 있다.
일 실시예에서, 키 패턴 적층체는 전극(21, 22) 중 어느 하나와 일체화되어 연결된 기저 전극부(TRL_3)를 포함할 수 있다. 기저 전극부(TRL_3)는 전극(21, 22)들 중 어느 한 전극의 절단부 영역(CBA)에 배치된 부분의 외측 변으로부터 돌출된 부분일 수 있다. 기저 전극부(TRL_3)는 전극(21, 22)과 일체화된 상태로 키 영역(KA_3)에 배치될 수 있다. 도면에서는 기저 전극부(TRL_3)가 제1 전극(21)의 외측 변으로부터 돌출되고, 키 영역(KA_3)이 제1 전극(21)의 일 측에 형성된 것이 예시되어 있다. 다만, 이에 제한되지 않으며, 기저 전극부(TRL_3)는 제2 전극(22)과 일체화될 수도 있고, 전극(21, 22)들의 외측 변이 아닌 내측 변에서 돌출될 수도 있다.
기저 전극부(TRL_3)는 키 패턴 적층체의 복수의 검사 접촉 전극(TE1_3, TE2_3)들, 검사 홀(TH1_3, TH2_3)들, 및 검사 절연층(도 31의 'TI1_3, TI2_3, TI3_3')들이 배치되는 공간을 제공할 수 있다. 기저 전극부(TRL_3)는 전극(21, 22)들보다 큰 폭으로 형성되어 키 패턴 적층체들이 형성될 수 있는 면적을 가질 수 있다. 기저 전극부(TRL_3)는 전극(21, 22)과 동일한 재료로써 금속 물질을 포함할 수 있고, 기저 전극부(TRL_3) 상에 형성된 키 패턴 적층체들이 외부에서 쉽게 시인될 수 있다. 특히, 검사 접촉 전극(TE1_3, TE2_3)들은 접촉 전극(26, 27)과 같이 투명한 재료를 포함할 수 있는데, 그 하부의 금속 물질로 이루어진 기저 전극부(TRL_3)가 배치됨에 따라 투명한 재료가 더 쉽게 계측될 수 있다.
또한, 기저 전극부(TRL_3)는 이상의 실시예들에서 상술한 검사 전극(TRM1, TRM2, TRM3)과 유사하게 전극(21, 22)들 사이의 이격된 제1 검사 간격(X1)을 측정하기 위한 계측 패턴의 역할을 할 수도 있다. 기저 전극부(TRL_3)는 제1 검사 간격(X1)을 갖는 트렌치부(도 30의 'TP_3')를 포함할 수 있고, 트렌치부(TP_3)를 통해 제1 검사 간격(X1) 및 다른 검사 간격들을 계측하는 데에 활용될 수 있다. 이하, 다른 도면들을 더 참조하여 본 실시예의 키 영역(KA_3)에 형성된 키 패턴 적층체에 대하여 자세히 설명하기로 한다.
도 30은 도 29의 표시 장치에서 키 영역을 확대하여 나타내는 평면도이다. 도 31은 도 30의 Q6-Q6'선 및 Q7-Q7'선을 따라 자른 단면도이다. 도 32는 도 31의 Q8-Q8'선, Q9-Q9'선, Q10-Q10'선 및 Q11-Q11'선을 따라 자른 단면도이다. 도 30은 키 영역(KA_3)에 형성된 키 패턴 적층체를 도시하고 있다. 도 31은 기저 전극부(TRL_3)의 트렌치부(TP_3)를 가로지르는 단면을, 도 32는 복수의 검사 접촉 전극(TE1_3, TE2_3)들 및 검사 홀(TH1_3, TH2_3, TH3_3)들을 가로지르는 단면을 도시하고 있다.
도 30 내지 도 32를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 키 영역(KA_3)에 배치된 기저 전극부(TRL_3) 및 기저 전극부(TRL_3) 상에 배치된 복수의 검사 접촉 전극(TE1_3, TE2_3)들 및 검사 홀(TH1_3, TH2_3, TH3_3)들을 포함할 수 있다. 검사 접촉 전극(TE1_3, TE2_3)들 및 검사 홀(TH1_3, TH2_3, TH3_3)들은 기저 전극부(TRL_3) 및 복수의 검사 절연층(TI1_3, TI2_3, TI3_3)들과 함께 키 패턴 적층체를 형성할 수 있다.
키 패턴 적층체는 검사 전극이 생략된 대신, 그 하부의 기저 전극부(TRL_3)를 포함하고, 기저 전극부(TRL_3)는 검사 전극과 유사하게 발광 영역(EMA)에 배치된 전극(21, 22)들의 상대적인 배치에 대응한 패턴을 포함할 수 있다. 일 실시예에 따르면, 키 영역(KA_3)에 배치된 기저 전극부(TRL_3)는 일 면이 함몰되어 제1 검사 간격(X1)의 폭을 갖는 트렌치부(TP_3)를 포함할 수 있다. 트렌치부(TP_3)는 기저 전극부(TRL_3)의 상측 변에 형성되어 일정 깊이를 갖고 함몰될 수 있다. 트렌치부(TP_3)의 깊이는 특별히 제한되지 않으나, 기저 전극부(TRL_3) 상에 복수의 검사 접촉 전극(TE1_3, TE2_3)들 및 검사 홀(TH1_3, TH2_3)들이 배치되는 공간이 확보될 수 있는 범위 내에서 그 깊이는 조절될 수 있다.
기저 전극부(TRL_3)의 트렌치부(TP_3)는 서로 제1 방향(DR1)으로 이격되어 대향하는 내측변들을 가질 수 있고, 이들 사이의 폭은 제1 검사 간격(X1)으로 정의될 수 있다. 상술한 바와 같이, 제1 검사 간격(X1)은 발광 영역(EMA)의 제1 전극(21)과 제2 전극(22) 사이의 제1 간격(W1)과 실질적으로 동일할 수 있다. 기저 전극부(TRL_3)는 내측 변들 사이의 간격이 제1 검사 간격(X1)을 갖는 트렌치부(TP_3)를 포함하고, 제1 검사 간격(X1)의 확인을 통해 제1 전극(21) 및 제2 전극(22) 사이의 정렬 상태를 간접적으로 확인할 수 있다.
기저 전극부(TRL_3) 상에는 검사 접촉 전극(TE1_3, TE2_3)들 및 검사 홀(TH1_3, TH2_3)들, 및 복수의 검사 절연층(TI1_3, TI2_3, TI3_3, TI4_3)들이 배치될 수 있다. 기저 전극부(TRL_3)로부터, 제1 검사 절연층(TI1_3) 및 제3 검사 홀(TH3_3), 제2 검사 절연층(TI2_3) 및 제1 검사 홀(TH1_3), 제1 검사 접촉 전극(TE1_3), 제3 검사 절연층(TI3_3) 및 제2 검사 홀(TH2_3), 제2 검사 접촉 전극(TE2_3), 및 제4 검사 절연층(TI4_3)가 순차적으로 적층될 수 있다.
도 6을 참조하여 상술한 바와 유사하게 복수의 검사 접촉 전극(TE1_3, TE2_3)들 및 검사 홀(TH1_3, TH2_3, TH3_3)들은 발광 영역(EMA)의 접촉 전극(26, 27)들 및 절연층(51, 52, 53, 54)들 중 일부와 상대적인 배치에 대응한 패턴으로 형성될 수 있다. 기저 전극부(TRL_3)의 트렌치부(TP_3)는 제1 전극(21)과 인접한 내측 변인 제1 내측 변(PIS1)과, 이에 대향하여 제1 검사 간격(X1)만큼 이격된 제2 내측 변(PIS2)을 포함하고, 이들을 기준으로 검사 접촉 전극(TE1_3, TE2_3)들 및 검사 홀(TH1_3, TH2_3, TH3_3)들은 일정 간격 이격될 수 있다.
예를 들어, 제1 검사 홀(TH1_3)은 트렌치부(TP_3)의 제1 내측 변(PIS1)으로부터 일정 간격 이격되어 형성될 수 있다. 제1 검사 홀(TH1_3)은 트렌치부(TP_3)의 제1 내측 변(PIS1)이 연장된 가상 선과 이격되고, 상기 가상선과 제1 전극(21) 사이에 형성될 수 있다. 또한, 제1 검사 홀(TH1_3)과 트렌치부(TP_3)의 제2 내측 변(PIS2) 사이의 수직 간격은 제2 검사 간격(X2)으로 정의될 수 있고, 제2 검사 간격(X2)은 발광 영역(EMA)의 제2 간격(W2)과 실질적으로 동일할 수 있다. 제1 검사 홀(TH1_3)이 트렌치부(TP_3)의 제2 내측 변(PIS2)과 이격된 제2 검사 간격(X2)을 통해 제2 전극(22) 및 제2 절연층(52) 사이의 정렬 상태를 간접적으로 확인할 수 있다. 도면에서는 제2 검사 간격(X2)이 제1 검사 간격(X1)보다 작도록 제1 검사 홀(TH1_3)이 제2 내측 변(PIS2)과 이격되어 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 제2 검사 간격(X2)의 크기는 발광 영역(EMA)의 제2 전극(22) 및 제2 절연층(52) 사이의 정렬 상태에 따라 달라질 수 있다.
제2 검사 홀(TH2_3)은 트렌치부(TP_3)의 제2 내측 변(PIS2)으로부터 일정 간격 이격되어 형성될 수 있다. 제2 검사 홀(TH2_3)은 트렌치부(TP_3)의 제2 내측 변(PIS2)이 연장된 가상 선과 이격되고, 상기 가상선과 기저 전극부(TRL_3)의 외변 사이에 형성될 수 있다. 또한, 제2 검사 홀(TH2_3)과 트렌치부(TP_3)의 제1 내측 변(PIS1) 사이의 수직 간격은 제4 검사 간격(X4)으로 정의될 수 있고, 제4 검사 간격(X4)은 발광 영역(EMA)의 제4 간격(W4)과 실질적으로 동일할 수 있다. 제2 검사 홀(TH2_3)이 트렌치부(TP_3)의 제1 내측 변(PIS1)과 이격된 제4 검사 간격(X4)을 통해 제1 전극(21) 및 제3 절연층(53) 사이의 정렬 상태를 간접적으로 확인할 수 있다. 도면에서는 제4 검사 간격(X4)이 제1 검사 간격(X1)보다 크도록 제2 검사 홀(TH2_3)이 제1 내측 변(PIS1)과 이격되어 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 제4 검사 간격(X4)의 크기는 발광 영역(EMA)의 제1 전극(21) 및 제3 절연층(53) 사이의 정렬 상태에 따라 달라질 수 있다.
일 실시예에 따르면, 표시 장치(10_3)는 키 영역(KA_4)에 형성된 키 패턴 적층체로써, 제1 검사 절연층(TI1_3)을 관통하는 제3 검사 홀(TH3_3)을 더 포함할 수 있다. 제3 검사 홀(TH3_3)은 기저 전극부(TRL_3)의 하측 변으로부터 이격되고, 트렌치부(TP_3)와 제2 방향(DR2)으로 나란하게 형성될 수 있다.
제3 검사 홀(TH3_3)은 제1 방향(DR1)으로 측정된 제1 폭(WC1)을 가질 수 있고, 이는 발광 영역(EMA)에 배치된 발광 소자(30)의 길이에 대응될 수 있다. 발광 영역(EMA)의 발광 소자(30)는 그 하부의 전극(21, 22)들, 또는 그 상부의 절연층(51, 52, 53, 54)들 또는 접촉 전극(26, 27)들과 두께 방향으로 중첩하도록 배치된다. 발광 소자(30)와 전극(21, 22)들, 절연층(51, 52, 53, 54)들 또는 접촉 전극(26, 27)들 사이의 중첩 여부 또는 오버레이를 간접적으로 확인하기 위해, 키 영역(KA_3)에는 발광 소자(30)의 길이에 대응된 폭(WC1)을 갖는 제3 검사 홀(TH3_3)이 형성될 수 있다. 제3 검사 홀(TH3_3)과 다른 검사 홀(TH1_3, TH2_3)들 및 검사 접촉 전극(TE1_3, TE2_3)들 사이의 간격을 통해 발광 영역(EMA)의 발광 소자(30)와 접촉 전극(26, 27)들, 제2 절연층(52) 및 제3 절연층(53)의 오버레이를 간접적으로 확인할 수 있다. 다만, 제3 검사 홀(TH3_3)은 생략될 수도 있다.
제1 검사 접촉 전극(TE1_3)은 제1 검사 홀(TH1_3)과 제2 방향(DR2)으로 이격될 수 있다. 제1 검사 접촉 전극(TE1_3)은 트렌치부(TP_3)의 제2 내측 변(PIS2)으로부터 일정 간격 이격되어 형성될 수 있다. 제1 검사 접촉 전극(TE1_3)과 트렌치부(TP_3)의 제2 내측 변(PIS2) 사이의 수직 간격은 제3 검사 간격(X3)으로 정의될 수 있고, 제3 검사 간격(X3)은 발광 영역(EMA)의 제3 간격(W3)과 실질적으로 동일할 수 있다. 제1 검사 접촉 전극(TE1_3)이 트렌치부(TP_3)의 제2 내측 변(PIS2)과 이격된 제3 검사 간격(X3)을 통해 제2 전극(22) 및 제1 접촉 전극(26) 사이의 정렬 상태를 간접적으로 확인할 수 있다. 도면에서는 제3 검사 간격(X3)이 제1 검사 간격(X1)보다 작도록 제1 검사 접촉 전극(TE1_3)이 제2 내측 변(PIS2)과 이격되어 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 제3 검사 간격(X3)의 크기는 발광 영역(EMA)의 제2 전극(22) 및 제1 접촉 전극(26) 사이의 정렬 상태에 따라 달라질 수 있다.
제2 검사 접촉 전극(TE2_3)은 제2 검사 홀(TH2_3)과 제2 방향(DR2)으로 이격될 수 있다. 제2 검사 접촉 전극(TE2_3)은 트렌치부(TP_3)의 제1 내측 변(PIS1)으로부터 일정 간격 이격되어 형성될 수 있다. 제2 검사 접촉 전극(TE2_3)과 트렌치부(TP_3)의 제1 내측 변(PIS1) 사이의 수직 간격은 제5 검사 간격(X5)으로 정의될 수 있고, 제5 검사 간격(X5)은 발광 영역(EMA)의 제5 간격(W5)과 실질적으로 동일할 수 있다. 제2 검사 접촉 전극(TE2_3)이 트렌치부(TP_3)의 제1 내측 변(PIS1)과 이격된 제5 검사 간격(X5)을 통해 제1 전극(21) 및 제2 접촉 전극(27) 사이의 정렬 상태를 간접적으로 확인할 수 있다. 도면에서는 제5 검사 간격(X5)이 제1 검사 간격(X1)보다 작도록 제2 검사 접촉 전극(TE2_3)이 제1 내측 변(PIS1)과 이격되어 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 제5 검사 간격(X5)의 크기는 발광 영역(EMA)의 제1 전극(21) 및 제2 접촉 전극(27) 사이의 정렬 상태에 따라 달라질 수 있다.
또한, 제1 검사 홀(TH1_3)과 제2 검사 홀(TH2_3) 사이의 수직 간격은 제8 검사 간격(X8)으로 정의될 수 있다. 제8 검사 간격(X8)은 발광 영역(EMA) 중 발광 소자(30) 상에 배치된 제2 절연층(52)의 일 측 단부와 제3 절연층(53)의 타 측 단부 사이의 간격에 대응될 수 있다. 상술한 바와 같이, 제2 절연층(52)의 타 측 단부는 제3 절연층(53)의 타 측 단부와 정렬될 수 있으므로, 제8 검사 간격(X8)은 제2 절연층(52)의 양 측 사이의 간격에도 대응될 수도 있다. 제8 검사 간격(X8)을 통해 제2 절연층(52) 및 제3 절연층(53)과 전극(21, 22)들, 또는 발광 소자(30)와의 정렬 상태를 간접적으로 확인할 수 있다. 제1 검사 접촉 전극(TE1_3)과 제2 검사 접촉 전극(TE2_3) 사이의 수직 간격은 제7 검사 간격(X7)으로 정의될 수 있다. 제7 검사 간격(X7)은 발광 영역(EMA) 중 제1 접촉 전극(26)과 제2 접촉 전극(27) 사이의 간격에 대응될 수 있고, 제7 검사 간격(X7)을 통해 접촉 전극(26, 27)들과 전극(21, 22)들, 또는 발광 소자(30)와의 정렬 상태를 간접적으로 확인할 수 있다.
일 실시예에 따른 표시 장치(10_3)는 키 영역(KA_3)의 키 패턴 적층체가 기저 전극부(TRL_3) 및 그 상에 형성된 복수의 검사 접촉 전극(TE1_3, TE2_3)과 검사 홀(TH1_3, TH2_3)들을 포함하여, 발광 영역(EMA)의 전극(21, 22)들, 절연층(51, 52, 53, 54)들, 발광 소자(30), 및 접촉 전극(26, 27)들 간의 정렬 상태를 간접적으로 확인할 수 있다.
한편, 도 30의 실시예는 검사 홀(TH1_3, TH2_3)과 검사 접촉 전극(TE1_3, TE2_3)이 서로 이격되어 형성되나, 이에 제한되지 않는다. 몇몇 실시예에서, 키 패턴 적층체는 검사 홀(TH1_3, TH2_3)과 검사 접촉 전극(TE1_3, TE2_3)이 서로 중첩하도록 형성될 수 있고, 이들 사이의 간격 또는 중첩 여부를 통해 서로 다른 층의 부재들 간 오버레이(Overlay)를 간접적으로 확인할 수도 있다.
도 33은 또 다른 실시예에 따른 표시 장치의 키 영역을 나타내는 평면도이다. 도 34는 도 33의 Q12-Q12'선 및 Q13-Q13'선을 따라 자른 단면도이다. 도 35는 도 33의 Q14-Q14'선을 따라 자른 단면도이다. 도 34는 기저 전극부(TRL_4)의 트렌치부(TP_4)와 제3 검사 홀(TH3_4)을 가로지르는 단면을 도시하고, 도 35는 복수의 검사 접촉 전극(TE1_4, TE2_4)과 검사 홀(TH1_4, TH2_4)들을 가로지르는 단면을 도시하고 있다.
도 33 내지 도 35를 참조하면, 일 실시예에 따른 표시 장치(10_4)는 키 영역(KA_4)에 형성된 키 패턴 적층체로써, 기저 전극부(TRL_4), 복수의 검사 접촉 전극(TE1_4, TE2_4) 및 검사 홀(TH1_4, TH2_4, TH3_4)들을 포함할 수 있다. 도 30의 실시예와 달리, 복수의 검사 접촉 전극(TE1_4, TE2_4) 및 검사 홀(TH1_4, TH2_4, TH3_4)들은 부분적으로 서로 중첩하도록 형성될 수 있다. 이에 따라 복수의 검사 접촉 전극(TE1_4, TE2_4) 및 검사 홀(TH1_4, TH2_4, TH3_4)들과 기저 전극부(TRL_4)의 측변들 사이의 간격(WA1, WA2, WA3, WA4), 또는 이들 사이의 중첩된 폭 등을 통해, 발광 영역(EMA)의 전극(21, 22)들과 절연층(51, 52, 53, 54)들, 발광 소자(30) 및 접촉 전극(26, 27)의 오버레이를 간접적으로 확인할 수 있다. 이하, 중복된 내용은 생략하고 기저 전극부(TRL_4)와 복수의 검사 접촉 전극(TE1_4, TE2_4) 및 검사 홀(TH1_4, TH2_4, TH3_4)들 사이의 상대적인 배치에 대하여 자세히 설명하기로 한다.
기저 전극부(TRL_4)은 제1 전극(21)와 일체화되어 연결되고, 상측 변 중 일부가 함몰된 트렌치부(TP_4)를 포함할 수 있다. 트렌치부(TP_4)는 내측 변들 중, 제1 방향(DR1)으로 이격된 제1 내측 변(PIS1) 및 제2 내측 변(PIS2)과, 이들 사이를 연결하며 제1 방향(DR1)으로 연장된 제3 내측 변(PIS3)이 정의될 수 있다.
제1 검사 홀(TH1_4)과 제2 검사 홀(TH2_4)은 트렌치부(TP_4)의 제3 내측 변(PIS3)과 제2 방향(DR2)으로 이격될 수 있다. 제1 검사 홀(TH1_4)과 제2 검사 홀(TH2_4)은 각각 트렌치부(TP_4)의 제2 내측 변(PIS2) 및 제1 내측 변(PIS1)과 이격되되, 제1 검사 홀(TH1_4)과 제2 검사 홀(TH2_4) 사이의 간격은 트렌치부(TP_4)의 제1 내측 변(PIS1) 및 제2 내측 변(PIS2) 사이의 제1 검사 간격(X1)보다 작을 수 있다. 제1 검사 홀(TH1_4)과 제2 검사 홀(TH2_4) 사이의 간격은 제8 검사 간격(X8)으로 정의될 수 있다.
일 실시예에서, 제1 검사 홀(TH1_4)과 제2 검사 홀(TH2_4)의 상측 변과 트렌치부(TP_4)의 제3 내측 변(PIS3) 사이의 간격은 제1 서브 검사 간격(WA1)으로 정의될 수 있다. 또한, 제1 검사 홀(TH1_4)과 제1 전극(21) 및 기저 전극부(TRL_4)가 맞닿는 계면 사이의 수직 간격은 제3 서브 검사 간격(WA3)으로 정의되고, 제2 검사 홀(TH2_4)과 기저 전극부(TRL_4)의 좌측 변 사이의 수직 간격은 제4 서브 검사 간격(WA4)으로 정의될 수 있다. 제1 서브 검사 간격(WA1), 제3 서브 검사 간격(WA3) 및 제4 서브 검사 간격(WA4)은 전극(21, 22)과 제2 절연층(52) 및 제3 절연층(53)의 중첩 여부 또는 오버레이를 상대적으로 나타낼 수 있고, 이들을 통해 발광 영역(EMA)의 전극(21, 22)들과 제2 절연층(52) 및 제3 절연층(53)의 중첩 여부 또는 오버레이를 간접적으로 확인할 수 있다.
제3 검사 홀(TH3_4)은 기저 전극부(TRL_4)의 하측 변으로부터 제2 서브 검사 간격(WA2)만큼 이격될 수 있고, 트렌치부(TP_4)와 제2 방향(DR2)으로 나란하게 형성될 수 있다. 또한, 제3 검사 홀(TH3_4)은 다른 검사 홀(TH1_4, TH2_4)들과 달리 검사 접촉 전극(TE1_4, TE2_4)과 중첩하지 않고 이격될 수 있다.
상술한 바와 같이, 제3 검사 홀(TH3_4)은 제1 방향(DR1)으로 측정된 제1 폭(WC1)을 가질 수 있고, 이는 발광 영역(EMA)에 배치된 발광 소자(30)의 길이에 대응될 수 있다. 제3 검사 홀(TH3_4)과 다른 검사 홀(TH1_4, TH2_4)들 및 검사 접촉 전극(TE1_4, TE2_4)들 사이의 간격을 통해 발광 영역(EMA)의 발광 소자(30)와 접촉 전극(26, 27)들, 제2 절연층(52) 및 제3 절연층(53)의 오버레이를 간접적으로 확인할 수 있다.
제1 검사 접촉 전극(TE1_4)은 제1 검사 홀(TH1_4)과 부분적으로 중첩하도록 형성되고, 제2 검사 접촉 전극(TE2_4)은 제2 검사 홀(TH2_4)과 부분적으로 중첩하도록 형성될 수 있다. 제1 검사 접촉 전극(TE1_4)과 제2 검사 접촉 전극(TE2_4) 사이의 간격은 제7 검사 간격(X7)으로 정의되고, 이들은 제7 검사 간격(X7)이 제1 검사 간격(X1)보다 작은 크기를 갖도록 이격되어 형성될 수 있다. 제1 검사 접촉 전극(TE1_4)과 제1 검사 홀(TH1_4)이 중첩된 부분은 제2 방향(DR2)으로 측정된 폭이 제2 폭(WC2)으로 정의되고, 제2 검사 접촉 전극(TE2_4)과 제2 검사 홀(TH2_4)이 중첩된 부분은 제2 방향(DR2)으로 측정된 폭이 제3 폭(WC3)으로 정의될 수 있다. 제2 폭(WC2)과 제3 폭(WC3)은 각각 발광 영역(EMA)의 접촉 전극(26, 27)들과 제2 절연층(52) 또는 제3 절연층(53)들의 중첩된 부분의 폭을 상대적으로 나타낼 수 있고, 제2 폭(WC2)과 제3 폭(WC3)을 통해 발광 영역(EMA)의 접촉 전극(26, 27)들과 제2 절연층(52) 및 제3 절연층(53)의 오버레이를 간접적으로 확인할 수 있다.
본 실시예는 검사 접촉 전극(TE1_4, TE2_4) 및 검사 홀(TH1_4, TH2_4, TH3_4)들 중 일부가 서로 중첩되거나, 기저 전극부(TRL_4)의 측변들과 서브 검사 간격(WA1, WA2, WA3, WA4)만큼 이격된 점에서 차이가 있다. 키 영역(KA_4)의 키 패턴 적층체를 통해 발광 영역(EMA)에 배치된 복수의 층들 사이의 오버레이를 간접적으로 확인할 수 있다. 검사 접촉 전극(TE1_4, TE2_4) 및 검사 홀(TH1_4, TH2_4, TH3_4)들이 서로 중첩된 부분의 폭(WC2, WC3)이나 기저 전극부(TRL_4) 사이의 간격(WA1, WA2, WA3, WA4)은 발광 영역(EMA)의 복수의 층들이 갖는 오버레이를 확인하기 위한 상대적인 크기를 가질 뿐, 발광 영역(EMA)의 층들이 서로 중첩된 부분의 폭과 실질적으로 동일하지 않을 수 있다. 예를 들어, 제1 검사 홀(TH1_4)과 제1 검사 접촉 전극(TE1_4)이 중첩한 부분이 갖는 제2 폭(WC2)은 발광 영역(EMA)의 제2 절연층(52)과 제1 접촉 전극(26)이 중첩된 부분의 폭에 대응될 뿐, 제2 폭(WC2)의 크기가 제2 절연층(52)과 제1 접촉 전극(26)이 중첩된 부분의 폭과 동일한 것은 아닐 수 있다.
한편, 도 30의 실시예와 달리, 제1 검사 홀(TH1_4)은 제1 검사 절연층(TI1_4) 및 제2 검사 절연층(TI2_4)를 관통하고, 제2 검사 홀(TH2_4)은 제1 검사 절연층(TI1_4), 제2 검사 절연층(TI2_4) 및 제3 검사 절연층(TI3_4)을 관통할 수 있다. 제1 검사 홀(TH1_4)과 제2 검사 홀(TH2_4)은 제1 검사 절연층(TI1_4)까지 관통하여 기저 전극부(TRL_4) 상면 일부를 노출할 수 있고, 검사 접촉 전극(TE1_4, TE2_4)들은 각각 기저 전극부(TRL_4)와 직접 접촉할 수 있다. 검사 접촉 전극(TE1_4, TE2_4)들은 각각 접촉 전극(26, 27)과 동일하게 전도성 재료를 포함하므로, 기저 전극부(TRL_4)와 검사 접촉 전극(TE1_4, TE2_4) 사이에 배치된 복수의 절연층들에는 기생 커패시터가 형성될 수도 있다. 이를 방지하기 위해, 제1 검사 홀(TH1_4) 및 제2 검사 홀(TH2_4)은 제1 검사 절연층(TI1_4)까지 관통하여 기저 전극부(TRL_4) 상면 일부를 노출하고, 노출된 상면을 통해 검사 접촉 전극(TE1_4, TE2_4)들은 기저 전극부(TRL_4)와 직접 접촉할 수 있다.
도 36은 또 다른 실시예에 따른 표시 장치의 복수의 서브 화소에서 키 영역이 형성된 부분들을 나타내는 평면도이다. 도 37은 도 36의 제1 서브 화소에 형성된 제1 키 영역을 나타내는 평면도이다. 도 38은 도 36의 제2 서브 화소에 형성된 제2 키 영역을 나타내는 평면도이다.
도 36 내지 도 38을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 키 패턴 적층체는 몇몇 층들이 서로 다른 서브 화소(PXn)에 형성된 키 영역(KA_5)에 각각 분리되어 형성될 수 있다. 도 33의 실시예와 유사하게, 키 패턴 적층체가 기저 전극부(TRL_5)와 그 상부에 형성된 검사 홀(TH1_5, TH2_5, TH3_5) 및 검사 접촉 전극(TE1_5, TE2_5)을 포함하는 실시예에서, 일부의 검사 홀(TH1_5, TH2_5, TH3_5) 및 검사 접촉 전극(TE1_5, TE2_5)들은 서로 다른 서브 화소(PXn)의 키 영역(KA_5)에 분리되어 형성될 수 있다.
예를 들어, 제1 서브 화소(PX1)의 절단부 영역(CBA)에는 제1 키 영역(KA1_5)이 형성되고, 제1 키 영역(KA1_5)에는 기저 전극부(TRL_5)와 제3 검사 홀(TH3_5), 제1 검사 홀(TH1_5) 및 제1 검사 접촉 전극(TE1_5)이 형성될 수 있다. 제2 서브 화소(PX2)의 절단부 영역(CBA)에는 제2 키 영역(KA2_5)이 형성되고, 제2 키 영역(KA2_5)에는 기저 전극부(TRL_5)와 제3 검사 홀(TH3_5), 제2 검사 홀(TH2_5) 및 제2 검사 접촉 전극(TE2_5)이 형성될 수 있다.
제1 키 영역(KA1_5)의 제1 검사 홀(TH1_5) 및 제1 검사 접촉 전극(TE1_5)은 각각 제3 검사 홀(TH3_5)과 부분적으로 중첩할 수 있다. 제1 검사 접촉 전극(TE1_5)과 제1 검사 홀(TH1_5)은 제3 검사 홀(TH3_5)과 동시에 중첩할 수 있고, 제1 검사 접촉 전극(TE1_5)은 기저 전극부(TRL_5)와 접촉할 수 있다. 제2 키 영역(KA2_5)의 제2 검사 홀(TH2_5) 및 제2 검사 접촉 전극(TE2_5)도 각각 제3 검사 홀(TH3_5)과 부분적으로 중첩할 수 있다. 제2 검사 접촉 전극(TE2_5)과 제2 검사 홀(TH2_5)은 제3 검사 홀(TH3_5)과 동시에 중첩할 수 있고, 제2 검사 접촉 전극(TE2_5)은 기저 전극부(TRL_5)와 접촉할 수 있다.
제1 키 영역(KA1_5)과 제2 키 영역(KA2_5)에 형성된 키 패턴 적층체들은 각각 발광 영역(EMA)의 전극(21, 22)들, 절연층(51, 52, 53, 54)들 및 접촉 전극(26, 27)들의 오버레이를 상대적으로 나타낼 수 있다. 또한, 키 패턴 적층체의 검사 홀(TH1_5, TH2_5, TH3_5) 및 검사 접촉 전극(TE1_5, TE2_5)들이 분리되어 형성됨에 따라, 기저 전극부(TRL_5)의 트렌치부(TP_5)의 내측 변(PIS1, PIS2, PIS3)들로부터 이격된 제2 내지 제5 검사 간격(X2, X3, X4, X5)들이 정의될 수 있다. 본 실시예는 키 영역(KA_5)의 키 패턴 적층체로부터 발광 영역(EMA)의 전극(21, 22)들, 절연층(51, 52, 53, 54)들 및 접촉 전극(26, 27)들의 오버레이, 및 정렬 상태를 간접적으로 확인할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
21: 제1 전극
22: 제2 전극
26: 제1 접촉 전극
27: 제2 접촉 전극
28: 제3 접촉 전극
30: 발광 소자
40: 제1 뱅크
45: 제2 뱅크
51: 제1 절연층
52: 제2 절연층
53: 제3 절연층
54: 제4 절연층
KA: 키 영역
TRM1: 제1 검사 전극
TRM2: 제2 검사 전극
TH1: 제1 검사 홀
TH2: 제2 검사 홀
TE1: 제1 검사 접촉 전극
TE2: 제2 검사 접촉 전극
TI1: 제1 검사 절연층
TI2: 제2 검사 절연층
TI3: 제3 검사 절연층
TI4: 제4 검사 절연층

Claims (29)

  1. 발광 영역 및 상기 발광 영역의 주변에 배치된 비발광 영역을 포함하되,
    상기 비발광 영역의 내부에는 복수의 키 패턴 적층체를 포함하는 키 영역이 배치되고,
    상기 키 패턴 적층체는 상기 키 영역의 제1 방향으로 연장하는 제1 변에 인접 배치된 제1 검사 전극, 및 상기 키 영역의 상기 제1 변에 대향하는 제2 변에 인접 배치되며 상기 제1 검사 전극과 이격된 제2 검사 전극을 포함하는 제1 도전 패턴,
    상기 제1 도전 패턴 상에 배치되고, 상기 키 영역 내부에 위치하며, 제1 검사 홀을 포함하는 제1 절연막 패턴,
    상기 제1 절연막 패턴 상에 배치된 제2 도전 패턴,
    상기 제2 도전 패턴을 덮으며, 제2 검사 홀을 포함하는 제2 절연막 패턴, 및
    상기 제2 절연막 패턴 상에 배치된 제3 도전 패턴을 포함하되,
    상기 제1 검사 홀 및 상기 제2 검사 홀은 각각 상기 제1 검사 전극과 상기 제2 검사 전극 중 적어도 어느 하나와 비중첩하고 상기 제1 방향과 교차하는 제2 방향을 따라 이격되는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 도전 패턴은 상기 제2 방향으로 연장되며 상기 제1 변 및 상기 제2 변으로부터의 이격 거리가 일정하도록 배치되는 제3 검사 전극을 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제3 검사 전극은 상기 제2 방향으로 제1 길이를 갖는 제1 영역 및 상기 제2 방향으로 제2 길이를 갖는 제2 영역을 포함하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 검사 전극 및 상기 제2 검사 전극은 직사각형 형상을 갖는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 도전 패턴, 상기 제2 도전 패턴 및 상기 제3 도전 패턴은 플로팅 전극인 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 검사 홀 및 상기 제2 검사 홀은 상기 제2 도전 패턴과 상기 제3 도전 패턴 중 적어도 어느 하나와 중첩하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 검사 홀 및 상기 제2 검사 홀은 서로 비중첩하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 검사 홀은 상기 제1 검사 전극과 상기 제2 방향을 따라 이격되는 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 검사 홀은 상기 제2 검사 전극과 상기 제2 방향을 따라 이격되는 표시 장치.
  10. 제1 항에 있어서,
    상기 제2 도전 패턴은 상기 제1 검사 전극과 상기 제2 방향을 따라 이격되는 표시 장치.
  11. 제10 항에 있어서,
    상기 제3 도전 패턴은 상기 제2 검사 전극과 상기 제2 방향을 따라 이격되는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 도전 패턴 및 상기 제1 절연막 패턴 사이에 배치되는 제3 절연막 패턴을 더 포함하는 표시 장치.
  13. 발광 영역 및 상기 발광 영역의 주변에 배치되고 내부에 키 영역을 포함하는 비발광 영역이 정의된 기판;
    상기 기판 상에 배치된 제1 도전층으로서, 상기 발광 영역에 배치되고 각각 제1 방향으로 연장된 제1 전극과 제2 전극, 및 상기 키 영역에 배치되고 상기 키 영역의 제1 방향으로 연장하는 제1 변에 인접 배치된 제1 검사 전극과 상기 키 영역의 상기 제1 변에 대향하는 제2 변에 인접 배치되며 상기 제1 검사 전극과 제1 간격으로 이격된 제2 검사 전극을 포함하는 제1 도전층;
    상기 제1 도전층 상에 배치된 제1 절연층으로서, 상기 발광 영역에서 상기 제1 전극과 제2 전극을 덮는 제1 패턴 영역 및 상기 키 영역에서 상기 제1 검사 전극과 상기 제2 검사 전극을 덮는 제2 패턴 영역을 포함하는 제1 절연층;
    상기 제1 절연층 상에 배치된 제2 절연층으로서, 상기 발광 영역에서 상기 제1 패턴 영역과 부분적으로 중첩하는 제2 절연층;
    상기 제2 절연층 상에 배치된 제2 도전층으로서, 상기 발광 영역에서 상기 제1 전극 상에 배치되고 상기 제1 방향으로 연장하는 제1 접촉 전극을 포함하는 제2 도전층;
    상기 제2 도전층 상에 배치된 제3 절연층으로서, 상기 발광 영역에서 상기 제1 접촉 전극을 덮는 제3 절연층; 및
    상기 제3 절연층 상에 배치된 제3 도전층으로서, 상기 발광 영역에서 상기 제2 전극 상에 배치되고 상기 제1 방향으로 연장하는 제2 접촉 전극을 포함하는 제3 도전층을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제2 절연층은 상기 키 영역에 배치되고, 상기 제1 검사 전극과 상기 제1 방향과 교차하는 제2 방향을 따라 제2 간격으로 이격된 제1 검사 홀을 더 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제3 절연층은 상기 키 영역에 배치되고, 상기 제2 검사 전극과 상기 제2 방향을 따라 제4 간격으로 이격된 제2 검사 홀을 더 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제4 간격은 상기 발광 영역에서 상기 제3 절연층의 상기 제2 방향 타측 단부 및 상기 제1 전극의 상기 제2 방향 타측 단부 간의 간격과 동일한 표시 장치.
  17. 제14 항에 있어서,
    상기 제2 간격은 상기 발광 영역에서 상기 제2 절연층의 상기 제2 방향 일측 단부 및 상기 제2 전극의 상기 제2 방향 일측 단부 간의 간격과 동일한 표시 장치.
  18. 제13 항에 있어서,
    상기 제2 도전층은 상기 키 영역에 배치되고, 상기 제1 검사 전극과 상기 제1 방향과 교차하는 제2 방향을 따라 제3 간격으로 이격된 제1 검사 접촉 전극을 더 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제3 도전층은 상기 키 영역에 배치되고, 상기 제2 검사 전극과 상기 제2 방향을 따라 제5 간격으로 이격된 제2 검사 접촉 전극을 더 포함하는 표시 장치.
  20. 제18 항에 있어서,
    상기 제3 간격은 상기 제2 전극의 상기 제2 방향 일측 단부 및 상기 제1 접촉 전극의 상기 제2 방향 타측 단부 간의 간격과 동일한 표시 장치.
  21. 발광 영역 및 상기 발광 영역의 주변에 배치된 비발광 영역;
    상기 발광 영역에서 서로 제1 방향으로 이격되고, 제2 방향으로 연장되어 배치된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자들; 및
    상기 비발광 영역의 내부에 배치된 복수의 키 패턴 적층체가 형성된 키 영역을 포함하고,
    상기 키 패턴 적층체는
    일 변이 상기 제2 방향으로 내측으로 함몰된 트렌치부를 포함하며 상기 제1 전극으로부터 상기 제1 방향으로 돌출된 기저 전극부;
    상기 기저 전극부 상에 배치된 제1 검사 절연층;
    상기 제1 검사 절연층 상에 배치되고 제1 검사 홀을 포함하는 제2 검사 절연층;
    상기 제2 검사 절연층 상에 배치된 제1 검사 접촉 전극;
    상기 제1 검사 접촉 전극을 덮으며 제2 검사 홀을 포함하는 제3 검사 절연층; 및
    상기 제3 검사 절연층 상에 배치된 제2 검사 접촉 전극을 포함하고,
    상기 기저 전극부의 상기 트렌치부는 내측 변들 중 상기 제1 전극과 인접한 제1 내측 변, 및 상기 제1 내측 변과 상기 제1 방향으로 대향하는 제2 내측 변을 포함하고,
    상기 제1 내측 변과 상기 제2 내측 변이 상기 제1 방향으로 이격된 제1 검사 간격은 상기 제1 전극과 상기 제2 전극이 상기 제1 방향으로 이격된 간격과 동일한 표시 장치.
  22. 제21 항에 있어서,
    상기 발광 영역에 배치되고 상기 제1 전극 및 상기 제2 전극을 부분적으로 덮는 제1 절연층;
    상기 발광 소자 상에 배치된 제2 절연층;
    상기 제2 절연층 및 상기 발광 소자의 일 단부 상에 배치된 제1 접촉 전극;
    상기 제1 접촉 전극 상에 배치된 제3 절연층 및
    상기 제3 절연층 및 상기 발광 소자의 타 단부 상에 배치된 제2 접촉 전극을 더 포함하고,
    상기 제1 절연층은 상기 제1 검사 절연층과 동일한 층에 배치되고,
    상기 제2 절연층은 상기 제2 검사 절연층과 동일한 층에 배치되며,
    상기 제3 절연층은 상기 제3 검사 절연층과 동일한 층에 배치된 표시 장치.
  23. 제22 항에 있어서,
    상기 제1 검사 홀은 상기 트렌치부의 상기 제1 내측 변이 연장된 가상 선과 상기 제1 방향으로 이격되도록 형성되고,
    상기 제1 검사 접촉 전극은 상기 제1 검사 홀과 상기 제2 방향으로 이격되고 상기 트렌치부의 상기 제2 내측 변이 연장된 가상 선과 상기 제1 방향으로 이격되도록 형성된 표시 장치.
  24. 제22 항에 있어서,
    상기 제2 검사 홀은 상기 트렌치부의 상기 제2 내측 변이 연장된 가상 선과 상기 제1 방향으로 이격되도록 형성되고,
    상기 제2 검사 접촉 전극은 상기 제2 검사 홀과 상기 제2 방향으로 이격되고 상기 트렌치부의 상기 제1 내측 변이 연장된 가상 선과 상기 제1 방향으로 이격되도록 형성된 표시 장치.
  25. 제22 항에 있어서,
    상기 제1 검사 홀 및 상기 제2 검사 홀은 서로 상기 제1 방향으로 이격되어 나란하게 배치된 표시 장치.
  26. 제23 항에 있어서,
    상기 제1 검사 접촉 전극은 상기 제1 검사 홀과 부분적으로 중첩하고 상기 제2 검사 접촉 전극은 상기 제2 검사 홀과 부분적으로 중첩하며,
    상기 제1 검사 접촉 전극과 상기 제2 검사 접촉 전극은 상기 제1 방향으로 이격되어 나란하게 배치된 표시 장치.
  27. 제28 항에 있어서,
    상기 키 패턴 적층체는 상기 트렌치부와 상기 제2 방향으로 이격되고 상기 제1 검사 절연층을 관통하는 제3 검사 홀을 더 포함하고,
    상기 제3 검사 홀은 상기 제1 방향으로 측정된 폭이 상기 제1 검사 간격보다 큰 표시 장치.
  28. 제21 항에 있어서,
    상기 키 영역은 제1 비발광 영역에 배치된 제1 키 영역 및 상기 제1 비발광 영역과 상기 제1 방향으로 이웃한 제2 비발광 영역에 배치된 제2 키 영역을 포함하고,
    상기 키 패턴 적층체는 상기 제1 키 영역 및 상기 제2 키 영역에 각각 배치된 복수의 제3 검사 홀을 더 포함하고,
    상기 키 패턴 적층체의 상기 제1 검사 홀 및 상기 제1 검사 접촉 전극은 상기 제1 키 영역에 배치되고, 상기 제2 검사 홀 및 상기 제2 검사 접촉 전극은 상기 제2 키 영역에 배치된 표시 장치.
  29. 제28 항에 있어서,
    상기 제1 키 영역의 상기 제1 검사 홀 및 상기 제1 검사 접촉 전극은 각각 상기 제3 검사 홀과 중첩하도록 배치되고,
    상기 제2 키 영역의 상기 제2 검사 홀 및 상기 제2 검사 접촉 전극은 각각 상기 제3 검사 홀과 중첩하도록 배치된 표시 장치.
KR1020200099824A 2020-04-23 2020-08-10 표시 장치 KR20210131846A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200049090 2020-04-23
KR1020200049090 2020-04-23

Publications (1)

Publication Number Publication Date
KR20210131846A true KR20210131846A (ko) 2021-11-03

Family

ID=78505450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200099824A KR20210131846A (ko) 2020-04-23 2020-08-10 표시 장치

Country Status (1)

Country Link
KR (1) KR20210131846A (ko)

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
KR20210124564A (ko) 표시 장치
EP3828927A1 (en) Display device
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20210143969A (ko) 표시 장치
KR20210077086A (ko) 표시 장치
KR20220026626A (ko) 표시 장치 및 그 제조 방법
KR102708648B1 (ko) 표시 장치
KR20220021947A (ko) 표시 장치
KR20220088565A (ko) 표시 장치
KR20210132271A (ko) 표시 장치
US20220238758A1 (en) Display device
KR20210131846A (ko) 표시 장치
KR20220153140A (ko) 표시 장치
KR20220120784A (ko) 표시 장치 및 이의 제조 방법
KR20220060067A (ko) 표시 장치
KR20210124594A (ko) 표시 장치 및 이의 제조 방법
KR20220048505A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220030404A (ko) 표시 장치 및 그 제조 방법
US11785809B2 (en) Display device
US20220223645A1 (en) Display device
US20230197901A1 (en) Display device and method for fabricating the same
US20220199745A1 (en) Display device
US20220302178A1 (en) Display device and method of manufacturing the same
KR20230120151A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination