CN116547815A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN116547815A
CN116547815A CN202280007635.7A CN202280007635A CN116547815A CN 116547815 A CN116547815 A CN 116547815A CN 202280007635 A CN202280007635 A CN 202280007635A CN 116547815 A CN116547815 A CN 116547815A
Authority
CN
China
Prior art keywords
layer
electrode
insulating layer
contact electrode
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280007635.7A
Other languages
English (en)
Inventor
李宗璨
李政炫
金�显
南重建
朴章淳
朴浈洙
裵城槿
宋明勳
郑多率
许元亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116547815A publication Critical patent/CN116547815A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Sewing Machines And Sewing (AREA)

Abstract

提供了一种显示装置和用于显示装置的制造方法。该显示装置包括：基底，包括发光区域和与发光区域相邻的子区域；堤，布置在基底的发光区域上；台阶补偿图案，布置在基底的子区域上；第一电极和第二电极，布置在堤上并且彼此分隔开；以及发光元件，在发光区域中布置在第一电极与第二电极之间。

Description

显示装置及其制造方法
技术领域
公开涉及一种显示装置和制造该显示装置的方法。
背景技术
随着多媒体技术的发展，显示装置变得越来越重要。因此，已经使用了诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等的各种显示装置。
典型的显示装置包括诸如有机发光显示面板或液晶显示(LCD)面板的显示面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机LED。
发明内容
技术问题
公开的实施例提供了一种针对形成接触电极具有改善的工艺裕度的显示装置，其中，通过化学机械抛光(CMP)形成接触电极。
公开的实施例还提供了一种制造针对形成接触电极具有改善的工艺裕度的显示装置的方法，其中，通过CMP形成接触电极。
应注意的是，本公开的方面不限于上述方面，并且本领域技术人员将通过以下描述清楚地理解本公开的其它未提及的方面。
技术方案
根据公开的实施例，显示装置可以包括：基底，包括发射区域和与发射区域相邻的子区域；堤，设置在基底的发射区域中；高度差补偿图案，设置在基底的子区域中；第一电极和第二电极，设置在堤上，第一电极和第二电极彼此分隔开；以及发光元件，在第一电极与第二电极之间设置在发射区域中。
堤的顶表面和高度差补偿图案的顶表面可以在同一水平上。
堤可以包括彼此分隔开的第一子堤和第二子堤，并且第一电极和第二电极可以分别设置在第一子堤和第二子堤上。
显示装置还可以包括：第一绝缘层，设置在第一电极和第二电极上；以及第二绝缘层，设置在发光元件上，第二绝缘层暴露发光元件的端部。发光元件可以设置在第一绝缘层上。
第二绝缘层的顶表面和第一绝缘层的在堤的顶表面上的部分的顶表面可以在同一水平上。
显示装置还可以包括：第一接触电极，电连接到第一电极和发光元件的第一端部；以及第二接触电极，电连接到第二电极和发光元件的第二端部。第一接触电极和第二接触电极可以彼此分隔开，并且第二绝缘层可以设置在第一接触电极与第二接触电极之间。
第一接触电极和第二接触电极可以不设置在堤的顶表面上并且不设置在第二绝缘层的顶表面上。
显示装置还可以包括：第三绝缘层，设置在第一接触电极和第二接触电极上；以及第四绝缘层，设置在第三绝缘层上。第三绝缘层和第四绝缘层包括不同的材料。
第三绝缘层和第四绝缘层可以不设置在堤的顶表面上并且不设置在第二绝缘层的顶表面上。
第三绝缘层可以包括氮化硅(SiNx)，并且第四绝缘层可以包括氧化硅(SiOx)。
第一电极和第二电极可以延伸以设置在高度差补偿图案上，并且第一电极和第二电极可以暴露高度差补偿图案的顶表面的部分。
显示装置还可以包括设置在第一电极和第二电极上的第一绝缘层。发光元件可以设置在第一绝缘层上，并且第一绝缘层可以包括在发射区域中暴露第一电极的部分的第一开口、在发射区域中暴露第二电极的部分的第二开口以及在子区域中暴露高度差补偿图案的顶表面的部分的第三开口。
第三开口可以在子区域中不与第一电极和第二电极叠置。
在显示装置的剖视图中，第三开口可以定位得比第一开口和第二开口高。
堤和高度差补偿图案可以形成在同一层中。
根据公开的另一实施例，制造显示装置的方法可以包括以下步骤：准备包括发射区域和子区域的基底；形成第一对准线和第二对准线，第一对准线和第二对准线可以设置在发射区域和子区域中并且可以彼此分隔开；在发射区域中在第一对准线与第二对准线之间布置发光元件；在发光元件上形成第一绝缘层以暴露发光元件中的每个的端部；在第一绝缘层上形成接触电极材料层；使用化学机械抛光(CMP)以暴露接触电极材料层的部分；以及通过使用蚀刻掩模去除接触电极材料层的部分来形成第一接触电极和第二接触电极，其中，接触电极材料层的被蚀刻掩模暴露的部分可以设置在第一绝缘层的顶表面上，第一接触电极和第二接触电极可以彼此分隔开，并且第一绝缘层可以设置在第一接触电极与第二接触电极之间。
形成蚀刻掩模的步骤可以包括：在接触电极材料层的整个表面上沉积光致抗蚀剂层；以及通过使用接触电极材料层作为抛光停止件的化学机械抛光工艺去除光致抗蚀剂层的部分，并且通过化学机械抛光工艺使光致抗蚀剂层的部分抛光来形成蚀刻掩模。
蚀刻掩模的顶表面和接触电极材料层的顶表面在靠近第一绝缘层的区域中在同一水平上。
形成蚀刻掩模的步骤可以包括：在接触电极材料层上沉积第一绝缘材料层；在第一绝缘材料层上沉积第二绝缘材料层；以及通过使用第一绝缘材料层作为抛光停止件进行化学机械抛光以去除第二绝缘材料层的部分来形成第二绝缘层，第二绝缘层暴露第一绝缘材料层的在第一绝缘层的顶表面上的部分。
第一绝缘材料层的顶表面和第二绝缘层的顶表面在靠近第一绝缘层的区域中在同一平面上。
形成蚀刻掩模的步骤还可以包括：通过去除第一绝缘材料层的被第二绝缘层暴露的部分来形成第三绝缘层，第二绝缘层和第三绝缘层暴露接触电极材料层的在第一绝缘层的顶表面上的部分并且形成蚀刻掩模。
第一绝缘材料层和第二绝缘材料层中的每个可以包括无机材料，并且第一绝缘材料层和第二绝缘材料层可以包括不同的材料。
其它实施例的细节包括在详细描述和附图中。
有益效果
根据公开的前述和其它实施例，可以通过CMP进行用于将形成在第二绝缘层上的接触电极材料层形成为第一接触电极和第二接触电极的接触电极分割工艺，第一接触电极和第二接触电极可以彼此分隔开并且第二绝缘层置于第一接触电极与第二接触电极之间。具体地，可以通过使用第二绝缘层上的接触电极材料层作为抛光停止件进行CMP来形成光致抗蚀剂图案，因此，可以通过稳定地分割接触电极材料层来形成第一接触电极和第二接触电极。因此，由于可以通过CMP稳定地形成第一接触电极和第二接触电极，因此可以改善针对显示装置的工艺裕度。此外，由于可以在子区域中形成高度差补偿图案以使其具有与第二绝缘层的顶表面的高度相同的高度或相似的高度并且可以在高度差补偿图案上形成对准线层，因此可以在对准线分割工艺期间将对准线层分割为第一电极和第二电极而不需要附加的掩模工艺。由此，可以改善针对显示装置的制造效率。
在其它实施例中，可以通过使用具有不同材料的第一无机膜和第二无机膜的CMP来进行接触电极分割工艺。具体地，可以在第二绝缘层上的接触电极材料层上顺序地形成第一无机膜和第二无机膜，可以使用第一无机膜作为抛光停止件来使第二无机膜抛光，并且可以去除第一无机膜的被第二无机膜暴露的部分。因此，可以稳定地分割接触电极材料层，从而形成第一接触电极和第二接触电极。
根据实施例的效果不受上面所例示的内容的限制，并且更多各种效果被包括在本公开中。
附图说明
图1是根据公开的实施例的显示装置的示意性平面图。
图2是图1的显示装置的像素的示意性平面图。
图3是沿着图2的线Q1-Q1'截取的示意性剖视图。
图4是沿着图2的线Q2-Q2'截取的示意性剖视图。
图5是沿着图2的线Q3-Q3'截取的示意性剖视图。
图6是根据公开的实施例的发光元件的示意性透视图。
图7是图5的显示装置的放大示意性剖视图。
图8至图28是示出了制造图5的显示装置的方法的步骤的示意性平面图或剖视图。
图29是根据公开的另一实施例的显示装置的放大示意性剖视图。
图30是沿着图2的线Q3-Q3'截取的示意性剖视图。
图31至图38是示出了制造图30的显示装置的方法的步骤的示意性平面图或剖视图。
具体实施方式
在下文中，现在将参照附图更充分地描述本公开，在附图中示出了公开的优选实施例。然而，本公开可以以不同的形式实施，并且不应被解释为限于在此所阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达公开的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，它可以直接在所述另一层或基底上，或者也可以存在居间层。在整个说明书中，相同的附图标记表示相同的组件。
将理解的是，虽然在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面所讨论的第一元件可以被命名为第二元件。类似地，第二元件也可以被命名为第一元件。
在下文中，将参照附图描述实施例。
图1是根据公开的实施例的显示装置的示意性平面图。
参照图1，显示装置10可以显示移动图像或静止图像。显示装置10可以指提供显示屏幕的几乎所有类型的电子装置。显示装置10的示例可以包括电视(TV)、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏控制台、数码相机和摄像机。
显示装置10可以包括提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管(ILED)显示面板、有机LED(OLED)显示面板、量子点发光二极管(QLED)显示面板、等离子显示面板(PDP)和场发射显示(FED)面板。在下文中，显示装置10的显示面板将被描述为ILED显示面板，但是公开不限于此。
第一方向DR1、第二方向DR2和第三方向DR3可以如附图中所示定义。具体地，第一方向DR1和第二方向DR2可以是可以在同一平面内彼此垂直的方向。第三方向DR3可以是与可以包括第一方向DR1和第二方向DR2的平面垂直的方向。第三方向DR3可以与第一方向DR1和第二方向DR2中的每个垂直。第三方向DR3可以指显示装置10的厚度方向(或显示方向)。
在平面图中，显示装置10可以具有在第一方向DR1上比在第二方向DR2上长的矩形形状。显示装置10的长边和短边相遇处的角可以是直角的，但是公开不限于此。在其它实施例中，显示装置10的长边和短边相遇处的角可以是圆形的。显示装置10的平面形状没有具体限制，但是可以变化。显示装置10可以具有除了矩形形状之外的各种形状，诸如正方形形状、具有圆角的矩形形状、非四角多边形形状或圆形形状。
显示装置10的显示表面可以设置在显示装置10的在第三方向DR3(或厚度方向)上的一侧上。除非另有说明，否则如在此所使用的术语“在……上方”和“顶部”可以指第三方向DR3(或显示装置10的显示方向)，并且如在此所使用的术语“顶表面”可以指可以指向第三方向DR3的表面。此外，除非另有说明，否则如在此所使用的术语“在……下方”和“底部”可以指第三方向DR3的相反方向(或显示装置10的显示方向的相反方向)，并且如在此所使用的术语“底表面”可以指可以指向第三方向DR3的相反方向的表面。此外，除非另有说明，否则如在此所使用的术语“左”、“右”、“上”和“下”可以指当从显示装置10上方观看时它们相应的方向。例如，术语“右”可以指第一方向DR1，术语“左”可以指第一方向DR1的相反方向，术语“上”可以指第二方向DR2，术语“下”可以指第二方向DR2的相反方向。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中可以显示有画面的区域，并且非显示区域NDA可以是其中可以不显示画面的区域。
显示区域DPA的形状可以符合显示装置10的形状。在一个示例中，在平面图中，显示区域DPA可以具有与显示装置10的形状类似的形状，即，矩形形状。显示区域DPA可以大体上占据显示装置10的中间部分。
显示区域DPA可以包括像素PX。像素PX可以在行方向和列方向上布置。像素PX在平面图中可以具有矩形形状或正方形形状。像素PX可以以条纹样式或样式交替地布置。像素PX中的每个可以包括可以由无机颗粒形成的发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以围绕整个显示区域DPA或显示区域DPA的部分。非显示区域NDA可以形成显示装置10的边框。
图2是图1的显示装置的像素的示意性平面图。
参照图2，显示装置10的像素PX可以包括发射区域EMA和非发射区域。发射区域EMA可以被定义为输出由发光元件ED发射的光的区域，并且非发射区域可以被定义为由发光元件ED发射的光可能不到达并且因此不输出光的区域。
发射区域EMA可以包括其中可以设置有发光元件ED的区域和在其中可以设置有发光元件ED的区域周围的区域。此外，发射区域EMA还可以包括输出由发光元件ED发射并且被其它元件反射或折射的光的区域。
像素PX可以包括可以设置在非发射区域中的子区域SA。发光元件ED可以不设置在子区域SA中。在像素PX中，子区域SA可以设置在发射区域EMA上方(或者在发射区域EMA的在第二方向DR2上的第一侧上)。子区域SA可以设置在发射区域EMA与在第二方向DR2上同像素PX相邻的相邻的像素PX的发射区域EMA之间。子区域SA可以包括其中像素PX的电极层200和相邻的像素PX的电极层200可以彼此分离的区域。
像素PX可以包括电极层200、第一堤400、高度差补偿图案430、第二堤600、发光元件ED、第一绝缘层510(见图3)、第二绝缘层520和接触电极层700。
在下文中，将描述像素PX中的多个元件的布局。
在平面图中，第二堤600可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且可以遍及显示区域DPA的整个表面以格子图案布置。第二堤600可以沿着像素PX的边界设置以将像素PX与其它相邻的像素PX分离。此外，第二堤600可以设置为在像素PX中围绕发射区域EMA和子区域SA并且使发射区域EMA和子区域SA分离。例如，第二堤600可以限定像素PX的发射区域EMA和子区域SA。
在用于使发光元件ED对准的喷墨印刷期间，第二堤600可以允许具有分散在其中的发光元件ED的墨适当地喷射到发射区域EMA中，而不溢出到其它相邻的像素PX。此外，由于发射区域EMA和子区域SA可以被第二堤600分离，因此在喷墨印刷期间，发光元件ED可以被喷射到发射区域EMA中，而不被喷射到子区域SA中。因此，发光元件ED可以布置在发射区域EMA中，但不布置在子区域SA中。
第一堤400可以设置在发射区域EMA中。第一堤400可以在发射区域EMA中沿第二方向DR2延伸。第一堤400可以在第二方向DR2上延伸并且可以与第二堤600分隔开，第二堤600可以围绕发射区域EMA。例如，第一堤400的在第二方向DR2上的长度可以小于发射区域EMA的在第二方向DR2上的长度。然而，公开不限于此。在其它实施例中，第一堤400可以在第二方向DR2上延伸，以甚至部分地设置在子区域SA中。
第一堤400可以包括子堤，子堤在一个方向上延伸并且可以在与它们延伸所沿的方向相交的方向上彼此分隔开。由于子堤可以设置为彼此分隔开并且彼此面对，因此子堤可以提供其中可以布置有发光元件ED的空间。
第一堤400可以包括第一子堤410和第二子堤420，第一子堤410和第二子堤420在第二方向DR2上延伸并且可以在第一方向DR1上彼此分隔开。在一个示例中，在平面图中，第一子堤410可以设置在发射区域EMA的左部分中，第二子堤420可以设置在发射区域EMA的右部分中。第一堤400被示出为包括两个子堤(即，第一子堤410和第二子堤420)，但是包括在第一堤400中的子堤的数量没有具体限制。在其它实施例中，根据设置在像素PX中的电极的数量，第一堤400可以包括三个或更多个子堤。
高度差补偿图案430可以设置在子区域SA中。高度差补偿图案430可以具有在平面图中在第一方向DR1上比在第二方向DR2上延伸得长的矩形形状。高度差补偿图案430可以与第二堤600的围绕子区域SA的部分分隔开。高度差补偿图案430可以沿着第二方向DR2设置在子区域SA中以覆盖电极层200的在子区域SA中的部分。如稍后将描述的，高度差补偿图案430可以形成在子区域SA中以在剖视图中在第三方向DR3上突出，高度差补偿图案430可以补偿电极层200的顶表面上的任何高度差，电极层200可以设置在发射区域EMA和子区域SA中并且跨越发射区域EMA和子区域SA。这将在稍后详细描述。
电极层200可以设置在发射区域EMA和子区域SA中并且跨越发射区域EMA和子区域SA。电极层200可以在一个方向上延伸。电极层200可以在显示装置10的制造期间初始地形成为对准线层200'(见图10)，并且可以用于产生用于使发光元件ED对准的电场。在一个示例中，对准线层200'可以在第二方向DR2上延伸以跨越可以在第二方向DR2上彼此相邻的像素PX设置，并且可以将同一对准信号施加到属于同一列的多个像素PX。发光元件ED可以根据对准信号从在对准线层200'上产生的电场接收介电泳力。电极层200可以通过在发光元件ED的对准之后将对准线层200'在子区域SA中进行分割来形成。具体地，可以在子区域SA中在高度差补偿图案430的顶表面上进行将在第二方向DR2上延伸的对准线层200'分割为电极层200。
电极层200可以包括可以在一定方向上延伸并且可以在与它们延伸所沿的方向相交的方向上彼此分隔开的电极。在一个示例中，电极层200可以包括第一电极210和第二电极220，第一电极210和第二电极220在第二方向DR2上延伸并且可以在第一方向DR1上彼此分隔开。电极层200被示出为包括两个电极(即，第一电极210和第二电极220)，但是包括在电极层200中的电极的数量没有具体限制。在另一示例中，电极层200可以包括可以彼此分隔开的三个或更多个电极。
在平面图中，第一电极210可以设置在像素PX的左部分上。第一电极210可以在第二方向DR2上延伸，并且可以设置在发射区域EMA和子区域SA中并且跨越发射区域EMA和子区域SA。
第一电极210可以在发射区域EMA中设置在第一子堤410上，并且在子区域SA中设置在高度差补偿图案430上。在发射区域EMA中，第一电极210可以在第二方向DR2上延伸，以在第三方向DR3上完全地覆盖第一子堤410。在子区域SA中，第一电极210可以在第三方向DR3上暴露高度差补偿图案430的顶表面的至少一部分。高度差补偿图案430的顶表面的被第一电极210暴露的部分可以是其中像素PX的第一电极210可以与在第二方向DR2上与像素PX相邻的相邻的像素PX的第一电极210分离的区域。例如，像素PX的第一电极210和在第二方向DR2上与像素PX相邻的相邻的像素PX的第一电极210可以在高度差补偿图案430上彼此分隔开并且彼此面对。
在平面图中，第二电极220可以设置在像素PX的右部分上。第二电极220可以在第一方向DR1上与第一电极210分隔开并且面对第一电极210。第二电极220可以在第二方向DR2上延伸，并且可以设置在发射区域EMA和子区域SA中并且跨越发射区域EMA和子区域SA。
第二电极220可以在发射区域EMA中设置在第二子堤420上，并且在子区域SA中设置在高度差补偿图案430上。在发射区域EMA中，第二电极220可以在第二方向DR2上延伸，以在第三方向DR3上完全地覆盖第二子堤420。在子区域SA中，第二电极220可以在第三方向DR3上暴露高度差补偿图案430的顶表面的至少一部分。高度差补偿图案430的顶表面的被第二电极220暴露的部分可以是其中像素PX的第二电极220可以与在第二方向DR2上与像素PX相邻的相邻的像素PX的第二电极220分离的区域。例如，像素PX的第二电极220和在第二方向DR2上与像素PX相邻的相邻的像素PX的第二电极220可以在高度差补偿图案430上彼此分隔开并且彼此面对。
第一电极210和第二电极220可以形成为分别具有比第一子堤410和第二子堤420大的宽度。在一个示例中，第一电极210的在第一方向DR1上的宽度可以大于第一子堤410的在第一方向DR1上的宽度，并且第二电极220的在第一方向DR1上的宽度可以大于第二子堤420的在第一方向DR1上的宽度。因此，在平面图中，第一电极210与第二电极220之间在第一方向DR1上的距离可以小于第一子堤410与第二子堤420之间在第一方向DR1上的距离。
高度差补偿图案430的在第一方向DR1上的宽度可以大于第一电极210的在第一方向DR1上的宽度、第二电极220的在第一方向DR1上的宽度以及第一电极210与第二电极220之间在第一方向DR1上的距离的和。例如，高度差补偿图案430可以在第二方向DR2上覆盖第一电极210和第二电极220。由于高度差补偿图案430的在第一方向DR1上的宽度可以大于第一电极210的在第一方向DR1上的宽度、第二电极220的在第一方向DR1上的宽度以及第一电极210与第二电极220之间在第一方向DR1上的距离的和，因此可以在高度差补偿图案430的顶表面上进行针对用于形成电极(即，第一电极210和第二电极220)的对准线层200'的分割工艺(在下文中，被称为对准线分割工艺)。
发光元件ED可以设置在发射区域EMA中。发光元件ED可以不设置在子区域SA中。发光元件ED可以在发射区域EMA中设置在子堤之间。在一个示例中，发光元件ED可以设置在第一子堤410与第二子堤420之间。
发光元件ED可以在一定方向上延伸。发光元件ED可以设置在第一子堤410与第二子堤420之间。发光元件ED可以设置为使得发光元件ED中的每个的端部可以在第一子堤410与第二子堤420之间放置在第一电极210和第二电极220上。在一个示例中，发光元件ED的第一端部可以放置在第一电极210上，并且发光元件ED的第二端部可以放置在第二电极220上。
发光元件ED可以在第一电极210和第二电极220延伸所沿的方向上(即，在第二方向DR2上)彼此分隔开，并且可以基本上彼此平行对准。
发光元件ED的长度(即，发光元件ED的在第一方向DR1上的长度)可以小于第一子堤410与第二子堤420之间的最小距离，第一子堤410和第二子堤420可以在第一方向DR1上彼此分隔开。此外，发光元件ED的长度可以大于第一电极210与第二电极220之间的最小距离，第一电极210和第二电极220可以在第一方向DR1上彼此分隔开。由于第一子堤410与第二子堤420之间在第一方向DR1上的距离可以大于发光元件ED的长度，并且第一电极210与第二电极220之间在第一方向DR1上的距离可以小于发光元件ED的长度，因此发光元件ED可以设置为使得发光元件ED中的每个的端部可以在第一子堤410与第二子堤420之间放置在第一电极210和第二电极220上。
第二绝缘层520可以设置在发射区域EMA中。在平面图中，第二绝缘层520可以在发射区域EMA中沿第二方向DR2延伸。第二绝缘层520可以在像素PX中形成线性图案或岛图案。
第二绝缘层520可以在发射区域EMA中设置在发光元件ED上。第二绝缘层520可以在发射区域EMA中在第三方向DR3上与发光元件ED部分叠置，并且可以部分设置在被发光元件ED暴露的元件上。第二绝缘层520可以形成在发光元件ED上以围绕发光元件ED中的每个的外表面。由于第二绝缘层520可以形成为围绕发光元件ED中的每个的外表面并且在第二方向DR2上延伸，因此第二绝缘层520可以固定可以彼此分隔开的发光元件ED。
第二绝缘层520可以暴露发光元件ED中的每个的端部。因此，第二绝缘层520的在第一方向DR1上的宽度可以小于发光元件ED的长度(即，发光元件ED的在第一方向DR1上的长度)。
接触电极层700可以设置在发射区域EMA中。接触电极层700可以在发射区域EMA中设置在电极层200上。接触电极层700可以与电极层200和发光元件ED接触，并且可以因此使电极层200和发光元件ED连接。
接触电极层700可以包括可以彼此分隔开的接触电极。接触电极层700可以包括可以彼此分隔开的第一接触电极710和第二接触电极720。
第一接触电极710可以在发射区域EMA中设置在第一电极210上。第一接触电极710可以在第一电极210上沿第二方向DR2延伸。第一接触电极710可以在发射区域EMA中与第一电极210和发光元件ED的第一端部接触。第一接触电极710可以与第一电极210的被第一绝缘层510的第一开口OP1(见图4)暴露的部分接触，并且与发光元件ED的被第二绝缘层520暴露的第一端部接触。例如，第一接触电极710可以使第一电极210和发光元件ED的第一端部电连接。
第一接触电极710可以在第一电极210上设置在第一子堤410的侧表面上，但是可以不设置在第一子堤410的顶表面上。此外，第一接触电极710可以在发光元件ED的第一端部上设置在第二绝缘层520的侧表面上，但是可以不设置在第二绝缘层520的顶表面上。因此，在平面图中，第一接触电极710可以与第一子堤410和第二绝缘层520的可以彼此相对的侧表面邻接，并且与第一子堤410和第二绝缘层520的可以彼此相对的侧表面接触。
第二接触电极720可以在发射区域EMA中设置在第二电极220上。第二接触电极720可以在第二电极220上沿第二方向DR2延伸。第二接触电极720可以在发射区域EMA中与第二电极220和发光元件ED的第二端部接触。第二接触电极720可以与第二电极220的被第一绝缘层510的第二开口OP2暴露的部分接触，并且与发光元件ED的被第二绝缘层520暴露的第二端部接触。例如，第二接触电极720可以使第二电极220和发光元件ED的第二端部电连接。
第二接触电极720可以在第二电极220上设置在第二子堤420的侧表面上，但是可以不设置在第二子堤420的顶表面上。此外，第二接触电极720可以在发光元件ED的第二端部上设置在第二绝缘层520的侧表面上，但是具体地可以不设置在第二绝缘层520的顶表面上。因此，在平面图中，第二接触电极720可以与第二子堤420和第二绝缘层520的可以彼此相对的侧表面邻接，并且与第二子堤420和第二绝缘层520的可以彼此相对的侧表面接触。
第一接触电极710和第二接触电极720可以彼此分隔开并且第二绝缘层520置于第一接触电极710与第二接触电极720之间。第一接触电极710和第二接触电极720可以彼此电绝缘。
第一接触电极710和第二接触电极720可以包括相同的材料。第一接触电极710和第二接触电极720可以形成在同一层中。在一个示例中，第一接触电极710和第二接触电极720可以通过同一工艺同时形成。第一接触电极710和第二接触电极720可以通过在第一堤400和第二绝缘层520上形成接触电极材料层700'(见图20)并且去除接触电极材料层700'的在第一堤400和第二绝缘层520的顶表面上的部分的工艺(在下文中，被称为接触电极分割工艺或接触电极图案化工艺)而形成。
图3是沿着图2的线Q1-Q1'截取的示意性剖视图。图4是沿着图2的线Q2-Q2'截取的示意性剖视图。图5是沿着图2的线Q3-Q3'截取的示意性剖视图。
参照图2至图5，在图2的像素中，显示装置10可以包括基底SUB、可以设置在基底SUB上的电路元件层CCL、可以设置在电路元件层CCL上的电极层200以及包括第一堤400、高度差补偿图案430、第二堤600、发光元件ED、第一绝缘层510、第二绝缘层520、第三绝缘层530和接触电极层700的发光元件层。
在下文中，将首先参照图3和图4描述基底SUB和基底SUB上的电路元件层CCL。
基底SUB可以是绝缘基底。基底SUB可以由诸如玻璃、石英、聚合物树脂或它们的组合的绝缘材料形成。基底SUB可以是刚性基底或者可以是可弯曲、可折叠或可卷曲的柔性基底。
电路元件层CCL可以设置在基底SUB上。电路元件层CCL可以包括导电层、至少一个晶体管TR、绝缘膜、第一电压线VL1和第二电压线VL2。
下金属层BML可以设置在基底SUB上。下金属层BML可以是保护晶体管TR的有源层ACT的阻光层。下金属层BML可以包括能够阻挡光的材料。在一个示例中，下金属层BML可以包括能够阻挡光的透射的不透明金属材料。
下金属层BML可以设置为至少覆盖晶体管TR的有源层ACT的沟道区或者覆盖晶体管TR的整个有源层ACT，但是公开不限于此。在其它实施例中，可以不设置下金属层BML。
缓冲层161可以设置在下金属层BML上。缓冲层161可以设置为覆盖其上可以设置有下金属层BML的基底SUB的整个表面。缓冲层161可以保护晶体管TR免受可能渗透基底SUB的湿气的影响，基底SUB可能易受湿气的影响。
半导体层可以设置在缓冲层161上。半导体层可以包括晶体管TR的有源层ACT。如上所述，晶体管TR的有源层ACT可以设置为与阻光层(即，下金属层BML)叠置。
半导体层可以包括多晶硅、单晶硅、氧化物半导体或它们的组合。这里，多晶硅可以通过使非晶硅结晶来形成。在其中半导体层包括多晶硅的实施例中，晶体管TR的有源层ACT可以包括可以掺杂有杂质的掺杂区和在掺杂区之间的沟道区。在另一实施例中，半导体层可以包括氧化物半导体。氧化物半导体例如可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)或氧化铟镓锌锡(IGZTO)。
栅极绝缘膜162可以设置在半导体层上。栅极绝缘膜162可以用作用于晶体管TR的栅极绝缘膜。栅极绝缘膜162可以形成为其中包括例如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层可以彼此地交替堆叠的多层。
第一导电层可以设置在栅极绝缘膜162上。第一导电层可以包括晶体管TR的栅电极GE。晶体管TR的栅电极GE可以设置为在第三方向DR3上与晶体管TR的有源层ACT的沟道区叠置，第三方向DR3可以是基底SUB的厚度方向。
第一层间绝缘膜163可以设置在第一导电层上。第一层间绝缘膜163可以设置为覆盖晶体管TR的栅电极GE。第一层间绝缘膜163可以用作第一导电层与设置在第一导电层上的层之间的绝缘膜，并且可以保护第一导电层。
第二导电层140可以设置在第一层间绝缘膜163上。第二导电层140可以包括晶体管TR的漏电极SD1和源电极SD2。虽然没有具体示出，但是第二导电层140可以包括数据线。
晶体管TR的漏电极SD1和源电极SD2可以通过穿透第一层间绝缘膜163和栅极绝缘膜162的接触孔电连接到晶体管TR的有源层ACT的端部。此外，漏电极SD1可以通过穿透第一层间绝缘膜163、栅极绝缘膜162和缓冲层161的另一接触孔电连接到下金属层BML。
第二层间绝缘膜164可以设置在第二导电层140上。第二层间绝缘膜164可以用作第二导电层140与设置在第二导电层140上方的层之间的绝缘膜，并且可以保护第二导电层140。
第三导电层150可以设置在第二层间绝缘膜164上。第三导电层150可以包括第一电压线VL1、第二电压线VL2和第一导电图案CDP。
可以供应到晶体管TR的高电位电压(或第一电源电压)可以被施加到第一电压线VL1，并且可以低于施加到第一电压线VL1的高电位电压的低电位电压(或第二电源电压)可以施加到第二电压线VL2。
第一电压线VL1可以通过穿透第二层间绝缘膜164的接触孔电连接到晶体管TR的漏电极SD1。
第二电压线VL2可以通过穿透钝化层165和过孔层166的第二电极接触孔CTS电连接到第二电极220。施加到第二电压线VL2的第二电源电压可以被供应到第二电极220。在显示装置10的制造期间，用于使发光元件ED对准的对准信号可以被施加到第二电压线VL2。
第一导电图案CDP可以电连接到晶体管TR。虽然没有具体示出，但是第一导电图案CDP可以通过穿透第二层间绝缘膜164的接触孔电连接到晶体管TR的源电极SD2。此外，第一导电图案CDP可以通过穿透钝化层165和过孔层166的第一电极接触孔CTD电连接到第一电极210。晶体管TR可以通过第一导电图案CDP将施加到其的第一电源电压从第一电压线VL1传输到第一电极210。
钝化层165可以设置在第三导电层150上。钝化层165可以设置在第三导电层150上以保护第三导电层150。
过孔层166可以设置在钝化层165上。过孔层166可以进行表面平坦化功能。过孔层166可以包括有机绝缘材料，诸如以聚酰亚胺(PI)为例。
缓冲层161、栅极绝缘膜162、第一层间绝缘膜163、第二层间绝缘膜164和钝化层165中的每个可以包括可以彼此交替地堆叠的无机层。在一个示例中，缓冲层161、栅极绝缘膜162、第一层间绝缘膜163、第二层间绝缘膜164和钝化层165中的每个可以形成为其中包括例如SiOx、SiNx和SiOxNy中的至少一种的无机层可以彼此交替地堆叠的双层或多层，但是公开不限于此。在其它实施例中，缓冲层161、栅极绝缘膜162、第一层间绝缘膜163、第二层间绝缘膜164和钝化层165中的每个可以形成为例如SiOx、SiNx和SiOxNy的单个无机层。
第一导电层、第二导电层140和第三导电层150可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或它们的合金的单层膜或多层膜，但是公开不限于此。
发光元件层可以设置在过孔层166上。在下文中，将参照图3至图5描述发光元件层的结构。
第一堤400可以在发射区域EMA中设置在过孔层166上。第一堤400可以在基底SUB的厚度方向上(即，在第三方向DR3上)从过孔层166的表面突出。
第一子堤410和第二子堤420可以设置在过孔层166的表面上(例如，直接设置在过孔层166的表面上)。第一子堤410和第二子堤420可以在基底SUB的厚度方向上从过孔层166的顶表面突出。第一子堤410和第二子堤420可以形成为具有距过孔层166的顶表面的一定高度。这里，每个元件的高度可以被测量为元件的最上表面(例如，顶表面)距参考表面或平面(诸如基底SUB或过孔层166的顶表面)的距离。
第一子堤410和第二子堤420中的每个可以具有顶表面和侧表面。第一子堤410和第二子堤420的突出部可以均具有倾斜的侧表面。由于第一子堤410和第二子堤420中的每个具有倾斜的侧表面，因此第一子堤410和第二子堤420可以将从发光元件ED发射以朝向第一子堤410和第二子堤420中的每个的侧表面行进的光向向上方向(例如，显示装置10的显示方向)引导。例如，第一子堤410和第二子堤420可以与第一电极210和第二电极220一起用作能够将光的方向改变为显示装置10的显示方向的反射屏障。
第一子堤410和第二子堤420可以在发射区域EMA中沿第一方向DR1彼此分隔开。第一子堤410和第二子堤420的侧表面可以彼此分隔开并且彼此面对。由于第一子堤410和第二子堤420可以设置为在发射区域EMA中彼此分隔开且彼此面对并且可以形成为从过孔层166的顶表面突出，因此第一子堤410和第二子堤420可以提供其中可以布置有发光元件ED的空间。
第一堤400被示出为具有线性倾斜的侧表面，但是公开不限于此。在其它实施例中，第一堤400的侧表面(或外表面)可以弯曲为半圆形形状或半椭圆形形状。即使在这种情况下，第一堤400也可以在第三方向DR3上从过孔层166的表面突出一定高度。
第一堤400可以包括有机绝缘材料，诸如以PI为例，但是公开不限于此。
高度差补偿图案430可以在子区域SA中设置在过孔层166上。高度差补偿图案430可以设置在过孔层166的表面上(例如，直接设置在过孔层166的表面上)。高度差补偿图案430可以在基底SUB的厚度方向上(即，在第三方向DR3上)从过孔层166的表面突出。高度差补偿图案430可以形成为具有距过孔层166的顶表面的一定高度。
高度差补偿图案430可以与第一堤400形成在同一层(或水平)中。高度差补偿图案430可以具有与发光元件ED上的第二绝缘层520的顶表面的高度基本上相同的高度或相似的高度。这里，每个元件的高度可以从参考表面或平面(诸如基底SUB或过孔层166的顶表面)测量。在一些实施例中，高度差补偿图案430可以与第一堤400通过同一工艺形成。例如，高度差补偿图案430可以与第一堤400通过同一工艺通过图案化来形成。高度差补偿图案430可以包括与第一堤400的材料相同的材料。然而，公开不限于此。在其它实施例中，高度差补偿图案430可以与第一堤400形成在同一层中，但是可以通过与第一堤400的工艺不同的工艺获得。
由于高度差补偿图案430可以形成为在子区域SA中具有与第二绝缘层520的顶表面的高度基本上相同的高度，因此可以进行用于通过在子区域SA中分割对准线层200'来形成电极层200的对准线分割工艺，而不需要附加的掩模工艺，电极层200可以与在第二方向DR2上与像素PX相邻的相邻的像素PX的电极层200分离。此外，由于对准线层200'(见图11)可以在子区域SA中设置在高度差补偿图案430上，因此对准线层200'可以在其中可以进行对准线分割工艺的子区域SA中与高度差补偿图案430一样高，因此，可以防止其它元件被用在对准线分割工艺中的蚀刻剂损坏。例如，由于高度差补偿图案430可以形成为在子区域SA中具有与第二绝缘层520的顶表面的高度相同的高度，因此在对准线分割工艺中可以不需要用于防止损坏其它元件的附加的掩模工艺或附加的保护层。
电极层200可以设置在第一堤400和高度差补偿图案430上。电极层200可以包括第一电极210和第二电极220。
第一电极210可以在第二方向DR2上延伸，并且可以设置在发射区域EMA和子区域SA中并且跨越发射区域EMA和子区域SA。第一电极210可以在发射区域EMA中设置在第一子堤410和过孔层166的被第一堤400暴露的部分上，并且可以在子区域SA中设置在高度差补偿图案430和过孔层166的被高度差补偿图案430暴露的部分上。
第一电极210可以在发射区域EMA中设置在第一子堤410上以覆盖第一子堤410的外表面。第一电极210可以在发射区域EMA中设置在第一子堤410的至少倾斜的侧表面上。第一电极210可以设置为覆盖第一子堤410的至少一个倾斜的侧表面，以在显示装置10的显示方向上反射从发光元件ED发射的光，第一子堤410可以与第二子堤420分隔开并且面对第二子堤420。
在子区域SA中，第一电极210可以覆盖高度差补偿图案430的外表面的部分，并且可以暴露高度差补偿图案430的顶表面的部分。高度差补偿图案430的顶表面的暴露部分可以是其中可以进行用于对准线层200'的对准线分割工艺的区域。
第一电极210可以通过穿透过孔层166的第一电极接触孔CTD电连接到第一导电图案CDP。第一电极210可以与第一导电图案CDP的顶表面的被第一电极接触孔CTD暴露的部分接触。第一电极210可以通过第一导电图案CDP电连接到晶体管TR。第一电极接触孔CTD被示出为设置为在第三方向DR3上与第二堤600叠置，但是第一电极接触孔CTD的位置没有具体限制。
第二电极220可以在第二方向DR2上延伸，以设置在发射区域EMA和子区域SA中并且跨越发射区域EMA和子区域SA。第二电极220可以在发射区域EMA中设置在第二子堤420和过孔层166的被第一堤400暴露的部分上，并且在子区域SA中设置在高度差补偿图案430和过孔层166的被高度差补偿图案430暴露的部分上。
第二电极220可以在发射区域EMA中设置在第二子堤420上，以覆盖第二子堤420的外表面。第二电极220可以在发射区域EMA中设置在第二子堤420的至少倾斜的侧表面上。第二电极220可以设置为覆盖第二子堤420的至少一个倾斜的侧表面，以在显示装置10的显示方向上反射从发光元件ED发射的光，第二子堤420可以与第一子堤410分隔开并且面对第一子堤410。
第二电极220可以在子区域SA中覆盖高度差补偿图案430的外表面的部分，但是暴露高度差补偿图案430的顶表面的部分。高度差补偿图案430的顶表面的被第二电极220暴露的部分可以是其中可以进行用于对准线层200'的对准线分割工艺的区域。
第二电极220可以通过穿透过孔层166的第二电极接触孔CTS电连接到第二电压线VL2。第二电极220可以与第二电压线VL2的顶表面的被第二电极接触孔CTS暴露的部分接触。第二电源电压可以通过第二电压线VL2被施加到第二电极220。第二电极接触孔CTS被示出为在第三方向DR3上与第二堤600叠置，但是第二电极接触孔CTS的位置没有具体限制。
第一电极210和第二电极220中的每个可以具有反映下面的元件的图案或形状的台阶结构。例如，第一电极210和第二电极220中的每个可以具有在不同区域中具有不同高度的台阶结构。具体地，第一电极210和第二电极220的在第一堤400上的部分以及在高度差补偿图案430上的部分可以高于第一电极210的在过孔层166上的部分。
第一电极210和第二电极220在平面图中可以在第二方向DR2上延伸，并且可以在子区域SA中在高度差补偿图案430的顶表面上与在第二方向DR2上与像素PX相邻的相邻的像素PX的第一电极210和第二电极220分离。
第一电极210和第二电极220可以电连接到发光元件ED。第一电极210和第二电极220可以分别通过第一接触电极710和第二接触电极720连接到发光元件ED中的每个的端部，并且可以将施加到其的电信号从电路元件层CCL传输到发光元件ED。
电极层200可以包括具有高反射率的导电材料。在一个示例中，电极层200可以包括具有高反射率的金属，诸如银(Ag)、Cu、Al、Mo或Ti或者Al、Ni或镧(La)的合金。电极层200可以将由发光元件ED朝向第一堤400的侧表面发射的光在像素PX的向上方向上反射。然而，公开不限于此。电极层200还可以包括透明导电材料。在一个示例中，电极层200可以包括诸如ITO、IZO、ITZO或它们的组合的材料。在一个示例中，电极层200可以形成为其中透明导电材料和高反射率金属层可以彼此堆叠的多层结构，或者形成为包括透明导电材料和高反射率金属层的单个层。电极层200可以具有例如ITO/Ag/ITO/、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠体。
第一绝缘层510可以设置在电极层200上。第一绝缘层510可以设置为覆盖电极层200和过孔层166的被电极层200暴露的部分。
第一绝缘层510可以包括穿透第一绝缘层510的开口。具体地，第一绝缘层510可以包括可以彼此分隔开的第一开口OP1、第二开口OP2和第三开口OP3。
第一开口OP1可以设置在发射区域EMA中。第一开口OP1可以在发射区域EMA中暴露第一电极210的顶表面的部分。第一开口OP1可以在第三方向DR3上不与第一堤400叠置。具体地，第一开口OP1可以在第三方向DR3上不与第一子堤410叠置。
第一接触电极710可以通过第一开口OP1电连接到第一电极210。具体地，由于第一接触电极710可以与第一电极210的顶表面的被第一开口OP1暴露的部分接触，因此第一接触电极710可以电连接到第一电极210。例如，第一开口OP1可以是其中第一电极210和第一接触电极710可以放置为彼此接触的接触部。
第二开口OP2可以在发射区域EMA中与第一开口OP1分隔开。第二开口OP2可以在发射区域EMA中暴露第二电极220的顶表面的部分。第二开口OP2可以在第三方向DR3上不与第一堤400叠置。具体地，第二开口OP2可以在第三方向DR3上不与第二子堤420叠置。
第二接触电极720可以通过第二开口OP2电连接到第二电极220。具体地，由于第二接触电极720可以与第二电极220的顶表面的被第二开口OP2暴露的部分接触，因此第二接触电极720可以电连接到第二电极220。例如，第二开口OP2可以是其中第二电极220和第二接触电极720可以放置为彼此接触的接触部。
第三开口OP3可以设置在子区域SA中。第三开口OP3可以与第一开口OP1和第二开口OP2分隔开。第三开口OP3可以形成在高度差补偿图案430的顶表面上。第三开口OP3可以在子区域SA中暴露高度差补偿图案430的顶表面的部分。高度差补偿图案430的顶表面的被第三开口OP3暴露的部分可以与其中像素PX的第一电极210和第二电极220可以与在第二方向DR2上与像素PX相邻的相邻的像素PX的第一电极210和第二电极220分离的区域叠置。因此，第三开口OP3可以在第三方向DR3上不与第一电极210和第二电极220叠置。在平面图中，像素PX的第一电极210和第二电极220可以通过第三开口OP3分别与在第二方向DR2上与像素PX相邻的相邻的像素PX的第一电极210和第二电极220分隔开。例如，第三开口OP3可以是其中可以进行针对用于形成第一电极210和第二电极220的对准线层200'的对准线分割工艺的区域。
第一开口OP1和第二开口OP2可以具有基本上相同的高度。第三开口OP3可以具有与第一开口OP1和第二开口OP2不同的高度。第三开口OP3的高度可以大于第一开口OP1和第二开口OP2的高度。由于第三开口OP3可以形成在高度差补偿图案430的顶表面上，因此第三开口OP3的高度可以比第一开口OP1和第二开口OP2的高度大与高度差补偿图案430的厚度一样多。
第一绝缘层510不仅可以保护电极层200，而且可以使第一电极210和第二电极220绝缘。此外，第一绝缘层510防止可以设置在第一绝缘层510上的发光元件ED与下面的元件直接接触并且被下面的元件损坏。第一绝缘层510可以包括无机绝缘材料，但是公开不限于此。
第二堤600可以设置在第一绝缘层510上。在平面图中，第二堤600可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且可以以格子图案布置。
由于第二堤600可以形成为具有比第一堤400的高度大的高度并且限定像素PX的发射区域EMA和子区域SA，因此具有分散在其中的发光元件ED的墨可以被喷射到像素PX的发射区域EMA中，而不渗透到其它像素PX中。第二堤600可以包括有机绝缘材料，诸如以PI为例，但是公开不限于此。
发光元件ED可以在发射区域EMA中设置在第一绝缘层510上。发光元件ED可以设置在第一子堤410与第二子堤420之间。发光元件ED可以设置在第一绝缘层510上，使得发光元件ED的端部可以在第一子堤410与第二子堤420之间放置在第一电极210和第二电极220上。
第二绝缘层520可以设置在发光元件ED上。第二绝缘层520的部分可以部分地围绕发光元件ED中的每个的外表面，并且第二绝缘层520的部分可以设置在第一绝缘层510的被发光元件ED暴露的部分上。第二绝缘层520的在发光元件ED上的部分可以不覆盖发光元件ED中的每个的端部。因此，第二绝缘层520的在第一方向DR1上的宽度可以小于发光元件ED的在第一方向DR1上的长度。当在平面图中第二绝缘层520的在发光元件ED上的部分在第一绝缘层510上沿第二方向DR2延伸时，第二绝缘层520可以在像素PX中形成线性图案或岛图案。
第二绝缘层520可以在显示装置10的制造期间保护并且固定发光元件ED。在一个示例中，第二绝缘层520可以固定发光元件ED使得可以在发光元件ED的对准之后的工艺中防止发光元件ED从第一绝缘层510脱离。
此外，由于第二绝缘层520可以形成为具有一定厚度，因此第二绝缘层520可以用在接触电极分割工艺中，接触电极分割工艺用于通过分割接触电极材料层700'(见图20)来形成可以彼此分隔开的第一接触电极710和第二接触电极720。可以使用接触电极材料层700'中的可以由第二绝缘层520形成的高度差来进行接触电极分割工艺。
第二绝缘层520可以包括有机绝缘材料，诸如以PI为例，但是公开不限于此。
第三绝缘层530可以在发射区域EMA中置于第一绝缘层510与第二绝缘层520之间或者第二绝缘层520与发光元件ED之间。在一个示例中，第三绝缘层530可以置于第二绝缘层520与发光元件ED之间以及第二绝缘层520与第一绝缘层510的被发光元件ED暴露的部分之间。
第三绝缘层530可以比第二绝缘层520早形成，并且可以保护发光元件ED并且将发光元件ED固定在第一绝缘层510上。在一个示例中，在其中第二绝缘层520包括有机绝缘材料的情况下，由于第二绝缘层520的流动性，可以在第一电极210与第二电极220之间的区域中对准的发光元件ED可能从第一电极210与第二电极220之间的区域偏离。因此，可以在形成包括有机绝缘材料的第二绝缘层520之前形成包括无机绝缘材料的第三绝缘层530，因此，发光元件ED可以在第一电极210与第二电极220之间的区域中稳定地固定在第一绝缘层510上。由此，可以防止发光元件ED的偏离。
在一个示例中，第三绝缘层530可以与第二绝缘层520通过同一掩模工艺形成。因此，第三绝缘层530大体上可以具有与第二绝缘层520的图案类似的图案。在一个示例中，第三绝缘材料层可以施加在发光元件ED和第一绝缘层510上，可以被图案化的第二绝缘层520可以通过掩模工艺形成在第三绝缘材料层上，并且可以被图案化的第三绝缘层530可以通过使用第二绝缘层520作为掩模通过蚀刻来形成。因此，第三绝缘层530大体上可以具有与第二绝缘层520的图案类似的图案。
接触电极层700可以设置在发射区域EMA中。接触电极层700可以设置在第二绝缘层520上。接触电极层700可以包括可以彼此分隔开的第一接触电极710和第二接触电极720。
第一接触电极710可以设置在第一电极210上。
第一接触电极710的部分可以设置在第一子堤410与第二绝缘层520之间，第一子堤410和第二绝缘层520可以彼此分隔开并且彼此面对。第一接触电极710可以设置为覆盖发光元件ED的第一端部以及第一子堤410和第二绝缘层520的可以彼此相对的侧表面。
具体地，第一接触电极710可以设置在第一子堤410的在剖视图中面对发光元件ED的第一端部的侧表面上，并且可以在朝向发光元件ED的方向上延伸以覆盖发光元件ED的第一端部。此外，第一接触电极710可以从发光元件ED的第一端部延伸到第二绝缘层520，以设置在第二绝缘层520和第三绝缘层530的可以与第一子堤410分隔开并且面对第一子堤410的侧表面上。
第一接触电极710可以设置在第一子堤410的侧表面上，但不设置在第一子堤410的顶表面上。此外，第一接触电极710可以设置在第二绝缘层520的侧表面上，但不设置在第二绝缘层520的顶表面上。
第一接触电极710的部分可以与第一电极210的顶表面的被第一开口OP1暴露的部分接触。第一接触电极710可以通过第一开口OP1电连接到第一电极210。
第二接触电极720可以与第一接触电极710分隔开。第二接触电极720可以通过第二绝缘层520和第三绝缘层530与第一接触电极710分隔开。
第二接触电极720可以设置在第二电极220上。第二接触电极720的部分可以设置在第二子堤420与第二绝缘层520之间，第二子堤420和第二绝缘层520可以彼此分隔开并且彼此面对。第二接触电极720可以设置为覆盖发光元件ED的第二端部以及第二子堤420和第二绝缘层520的可以彼此相对的侧表面。
具体地，第二接触电极720可以设置在第二子堤420的在剖视图中面对发光元件ED的第二端部的侧表面上，并且可以在朝向发光元件ED的方向上延伸以覆盖发光元件ED的第二端部。此外，第二接触电极720可以从发光元件ED的第二端部延伸到第二绝缘层520，以设置在第二绝缘层520和第三绝缘层530的可以与第二子堤420分隔开并且面对第二子堤420的侧表面上。
第二接触电极720可以设置在第二子堤420的侧表面上，但不设置在第二子堤420的顶表面上。此外，第二接触电极720可以设置在第二绝缘层520的侧表面上，但不设置在第二绝缘层520的顶表面上。
第二接触电极720的部分可以与第二电极220的顶表面的被第二开口OP2暴露的部分接触。第二接触电极720可以通过第二开口OP2电连接到第二电极220。
第一接触电极710可以通过第一开口OP1与第一电极210接触，并且与发光元件ED的被第二绝缘层520和第三绝缘层530暴露的第一端部接触。由于第一接触电极710可以与第一电极210和发光元件ED的第一端部接触，因此第一接触电极710可以将第一电极210与发光元件ED电连接。第二接触电极720可以通过第二开口OP2与第二电极220接触，并且与发光元件ED的被第二绝缘层520和第三绝缘层530暴露的第二端部接触。由于第二接触电极720可以与第二电极220和发光元件ED的第二端部接触，因此第二接触电极720可以将第二电极220与发光元件ED电连接。
第一接触电极710和第二接触电极720可以包括相同的材料。在一个示例中，第一接触电极710和第二接触电极720可以包括导电材料。在一个示例中，第一接触电极710和第二接触电极720可以包括ITO、IZO、ITZO、Al或它们的组合。在一个示例中，第一接触电极710和第二接触电极720可以包括透明导电材料。由于第一接触电极710和第二接触电极720包括透明导电材料，因此由发光元件ED发射的光可以通过第一接触电极710和第二接触电极720朝向第一电极210和第二电极220行进，并且因此可以被第一电极210和第二电极220的表面反射。
第一接触电极710和第二接触电极720可以包括相同的材料并且可以形成在同一层中。第一接触电极710和第二接触电极720可以通过同一工艺同时形成。
图6是根据公开的实施例的发光元件的示意性透视图。
参照图6，可以是颗粒元件的发光元件ED可以具有具备一定长宽比的棒形状或圆柱形形状。发光元件ED的长度可以大于发光元件ED的直径，并且发光元件ED的长宽比可以是约6:5至约100:1。然而，公开不限于此。
发光元件ED可以具有约1nm至约1μm的纳米级尺寸或者约1μm至约1mm的微米级尺寸。在一个示例中，发光元件ED的直径和长度两者可以是纳米级或微米级。在另一示例中，发光元件ED的直径可以是纳米级，但是发光元件ED的长度可以是微米级。在另一示例中，在其中可以存在发光元件ED的情况下，发光元件ED中的一些可以具有纳米级的直径和/或长度，并且发光元件ED中的一些可以具有微米级的直径和/或长度。
在一个示例中，发光元件ED可以是无机发光二极管。无机发光二极管可以包括半导体层。在一个示例中，无机发光二极管可以包括第一导电型(例如，n型)的半导体层、第二导电型(例如，p型)的半导体层以及置于第一导电型的半导体层与第二导电型的半导体层之间的活性半导体层。活性半导体层可以分别从第一导电型的半导体层和第二导电型的半导体层接收空穴和电子，并且空穴和电子可以在活性半导体层中结合在一起。因此，发光元件ED可以发射光。
在一个示例中，发光元件ED的半导体层可以在发光元件ED的长度方向上彼此顺序地堆叠。如图6中所示，发光元件ED可以包括可以在发光元件ED的长度方向上彼此顺序地堆叠的第一半导体层31、器件活性层33和第二半导体层32。第一半导体层31、器件活性层33和第二半导体层32可以分别是第一导电型的半导体层、活性半导体层和第二导电型的半导体层。
第一半导体层31可以掺杂有第一导电型的掺杂剂。第一导电型的掺杂剂可以是Si、Ge或Sn。在一个示例中，第一半导体层31可以是掺杂有诸如Si的n型掺杂剂的n-GaN。
第二半导体层32可以通过器件活性层33与第一半导体层31分隔开。第二半导体层32可以掺杂有第二导电型的掺杂剂。在一个示例中，第二半导体层32可以是掺杂有诸如Mg的p型掺杂剂的p-GaN。
器件活性层33可以包括具有单量子阱结构或多量子阱结构的材料。如上所述，由于可以通过第一半导体层31和第二半导体层32施加电信号，因此器件活性层33可以由于电子-空穴对的结合而发射光。
在一些实施例中，器件活性层33可以具有其中具有大带隙能的半导体材料和具有小带隙能的半导体材料可以彼此交替地堆叠的结构，并且可以根据要发射的光的波长包括不同的III族半导体材料、IV族半导体材料和V族半导体材料。
光不仅可以通过发光元件ED的在长度方向上的外表面从器件活性层33发射，而且可以通过发光元件ED的侧表面从器件活性层33发射。例如，光可以从器件活性层33发射所沿的方向没有具体限制。
发光元件ED还可以包括器件电极层37。器件电极层37可以与第二半导体层32接触。器件电极层37可以是欧姆接触电极，但是公开不限于此。在其它实施例中，器件电极层37可以是肖特基接触电极。
在发光元件ED的端部和电极可以电连接以将电信号施加到第一半导体层31和第二半导体层32的情况下，器件电极层37可以设置在第二半导体层32和电极之间并且可以减小电阻。器件电极层37可以包括Al、Ti、铟(In)、Au、Ag、ITO、IZO和氧化铟锡锌(ITZO)中的至少一种。器件电极层37可以包括掺杂有n型掺杂剂或p型掺杂剂的半导体材料。
发光元件ED还可以包括器件绝缘膜38，器件绝缘膜38可以围绕第一半导体层31、第二半导体层32、器件活性层33和/或器件电极层37的外圆周表面。器件绝缘膜38可以设置为围绕至少器件活性层33的外表面，并且可以在发光元件ED延伸所沿的方向上延伸。器件绝缘膜38可以保护第一半导体层31、第二半导体层32、器件活性层33和/或器件电极层37。由于器件绝缘膜38可以由具有绝缘性质的材料形成，因此器件绝缘膜38可以防止在发光元件ED放置为与电信号可以传输到其的电极接触的情况下可能发生的任何短路。此外，由于器件绝缘膜38保护第一半导体层31和第二半导体层32的外圆周表面以及器件活性层33的外圆周表面，因此器件绝缘膜38可以防止发射效率的任何劣化。
图7是图5的显示装置的放大示意性剖视图。
在下文中，将参照图7描述发光元件层中的多个构件的高度和发光元件ED的对准方向。
参照图7，发光元件ED可以设置为与基底SUB的顶表面(或过孔层166的顶表面)平行延伸。半导体层可以在与基底SUB的顶表面平行的方向上顺序地布置在发光元件ED中的每个中。在一个示例中，发光元件ED中的每个的第一半导体层31、器件活性层33和第二半导体层32可以顺序地布置为与过孔层166的顶表面平行。
具体地，在从发光元件ED中的每个的端部到另一端部截取的剖视图中，第一半导体层31、器件活性层33、第二半导体层32和器件电极层37可以在与过孔层166的顶表面平行的方向上顺序地形成。
发光元件ED可以设置为使得发光元件ED的第一端部和第二端部可以分别放置在第一电极210和第二电极220上。第二半导体层32和/或器件电极层37可以在第一电极210上设置在发光元件ED的第一端部中，并且第一半导体层31可以在第二电极220上设置在发光元件ED的第二端部中。然而，公开不限于此。在其它实施例中，第一半导体层31可以设置在发光元件ED的第一端部中，并且第二半导体层32和/或器件电极层37可以设置在发光元件ED的第二端部中。
如稍后将描述的，第一接触电极710和第二接触电极720可以通过化学机械抛光(CMP)形成。为了可以通过CMP形成第一接触电极710和第二接触电极720而不需要来自对准线分割工艺的附加的掩模工艺，需要在第一堤400的顶表面的高度、高度差补偿图案430的顶表面的高度与第二绝缘层520的顶表面的高度之间设定适当的关系。在下文中，将描述第一堤400的顶表面的高度、高度差补偿图案430的顶表面的高度与第二绝缘层520的顶表面的高度之间的关系。
第一子堤410的高度h1和第二子堤420的高度h2可以相同。高度差补偿图案430的高度h3可以与第一子堤410的高度h1和第二子堤420的高度h2相同，但是公开不限于此。在其它实施例中，高度差补偿图案430的高度h3可以大于第一子堤410的高度h1和第二子堤420的高度h2。
在发光元件ED上的第二绝缘层520的顶表面的高度dc可以与第一绝缘层510的在第一子堤410的顶表面上的部分的顶表面的高度da1基本上相同。在发光元件ED上的第二绝缘层520的顶表面的高度dc可以与第一绝缘层510的在第二子堤420的顶表面上的部分的顶表面的高度da2基本上相同。在发光元件ED上的第二绝缘层520的顶表面的高度dc可以与第一绝缘层510的在高度差补偿图案430上的部分的顶表面的高度da3基本上相同。然而，公开不限于此。在其它实施例中，在发光元件ED上的第二绝缘层520的顶表面的高度dc可以大于第一绝缘层510的在第一子堤410的顶表面上的部分的顶表面的高度da1和第一绝缘层510的在第二子堤420的顶表面上的部分的顶表面的高度da2。
高度差补偿图案430的高度h3可以与第二绝缘层520的顶表面的高度dc类似。高度差补偿图案430的高度h3被示出为与第一子堤410的高度h1和第二子堤420的高度h2相同，并且小于第二绝缘层520的顶表面的高度dc，但是公开不限于此。在其它实施例中，高度差补偿图案430的高度h3可以大于第一子堤410的高度h1和第二子堤420的高度h2，并且可以与第二绝缘层520的顶表面的高度dc相同。
第一接触电极710和第二接触电极720的在第二绝缘层520的侧表面上的端部的高度可以相同。具体地，第一接触电极710的在第二绝缘层520的第一侧表面上的第一端部的高度可以与第二接触电极720的第二绝缘层520的第二侧表面上的第一端部的高度相同。此外，第一接触电极710的在第一子堤410的侧表面上的第二端部的高度可以与第一接触电极710的第一端部的高度相同。类似地，第二接触电极720的在第二子堤420的侧表面上的第二端部的高度可以与第二接触电极720的第一端部的高度相同。可以通过去除接触电极材料层700'的部分的接触电极分割工艺来获得第一接触电极710和第二接触电极720，第一接触电极710和第二接触电极720可以在其两端处位于同一高度处。
具有一定厚度以具有与第二绝缘层520的高度相同的高度或相似的高度的高度差补偿图案430可以设置在子区域SA中，并且对准线层200'可以设置在高度差补偿图案430上。由于对准线层200'的其中可以进行对准线分割工艺的部分可以位于增大了与高度差补偿图案430的厚度一样多的水平处，因此即使可以进行用于形成第一接触电极710和第二接触电极720的CMP，对准线层200'也可以通过第三开口OP3暴露。因此，可以不需要用于对准线分割工艺的附加的掩模工艺，因此，可以改善显示装置10的制造效率。
在下文中，将描述制造显示装置10的方法。将简化显示装置10的元件的结构以及如何形成显示装置10的元件的描述，相反，在下文中，将描述其中可以进行制造显示装置10的方法的工艺的顺序。
图8至图28是示出了制造图5的显示装置的方法的步骤的示意性平面图或剖视图。图8至图28未示出如何形成基底SUB和基底SUB上的电路元件层CCL，而是示出了如何在电路元件层CCL的过孔层166上形成发光元件层。此外，图8至图28示出了与图2的显示装置10的平面图对应的图5的显示装置10的平面图，并且示出了图5的显示装置10的沿着图2的线Q3-Q3'截取的剖视图。具体地，图9是沿着图8的线Ia-Ia'截取的剖视图，图11是沿着图8的线Ib-Ib'截取的剖视图，图13是沿着图12的线Ic-Ic'截取的剖视图，图15是沿着图14的线Id-Id'截取的剖视图，图17是沿着图16的线Ie-Ie'截取的剖视图，图19是沿着图18的线If-If'截取的剖视图，图21是沿着图20的线Ig-Ig'截取的剖视图，图23至图25是沿着图22的线Ih-Ih'截取的剖视图，并且图27和图28是沿着图26的线Ii-Ii'截取的剖视图。
参照图8和图9，可以在过孔层166上形成可以被图案化的第一堤400和高度差补偿图案430。第一堤400可以包括图案化的子堤(即，第一子堤410和第二子堤420)，并且第一子堤410的高度h1和第二子堤420的高度h2可以相同。第一子堤410的高度h1和第二子堤420的高度h2可以与高度差补偿图案430的高度h3相同。因此，第一子堤410的高度h1和第二子堤420的高度h2以及高度差补偿图案430的高度h3可以全部相同。
在一个示例中，可以通过同一工艺形成第一堤400和高度差补偿图案430。在一个示例中，第一堤400和高度差补偿图案430可以包括有机绝缘材料。在该示例中，可以通过在过孔层166上施加第一有机材料层并且使第一有机材料层经受曝光和显影来形成第一堤400和高度差补偿图案430。可以通过同一工艺形成的第一堤400和高度差补偿图案430可以具有相同的高度。由于可以通过单个工艺形成第一堤400和高度差补偿图案430，因此可以不需要用于形成高度差补偿图案430的附加工艺，因此，可以改善第一堤400和高度差补偿图案430的形成的效率。此外，由于可以通过同一工艺形成第一堤400和高度差补偿图案430，因此第一堤400和高度差补偿图案430可以容易地形成为具有相同的高度。然而，公开不限于此。在其它实施例中，可以通过不同的工艺形成第一堤400和高度差补偿图案430。
此后，参照图10和图11，可以在第一堤400和高度差补偿图案430上形成可以被图案化的对准线层200'。可以将用于使发光元件对准的对准信号施加到对准线层200'。由于可以将对准信号施加到对准线层200'，因此可以在包括在对准线层200'中的对准线上形成电场。
可以被图案化的对准线层200'可以包括可以彼此分隔开的对准线。具体地，对准线层200'可以包括第一对准线210'和第二对准线220'。第一对准线210'和第二对准线220'可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此分隔开。可以在像素PX中设置第一对准线210'和第二对准线220'。在一个示例中，可以在包括多个像素PX的一列中设置第一对准线210'和第二对准线220'，并且可以在另一列中设置另一第一对准线210'和另一第二对准线220'。
可以在发射区域EMA中在第一子堤410上设置第一对准线210'，并且第一对准线210'可以在第二方向DR2上延伸以在子区域SA中设置在高度差补偿图案430上。可以在发射区域EMA中在第二子堤420上设置第二对准线220'，并且第二对准线220'可以在第二方向DR2上延伸以在子区域SA中设置在高度差补偿图案430上。第一对准线210'和第二对准线220'可以在第一方向DR1上彼此分隔开。在发射区域EMA中，第一对准线210'和第二对准线220'可以在过孔层166的被第一子堤410和第二子堤420暴露的部分上沿第一方向DR1彼此分隔开。在子区域SA中，第一对准线210'和第二对准线220'可以在高度差补偿图案430上在第一方向DR1上彼此分隔开。第一对准线210'和第二对准线220'可以分别与第一电极210和第二电极220对应，但是可以在第二方向DR2上连续地延伸到在第二方向DR2上与像素PX相邻的相邻的像素PX中。
对准线层200'可以形成为在第一堤400、高度差补偿图案430和过孔层166上具有均匀的厚度。因此，对准线层200'可以具有反映下面的高度差的表面形状。对准线层200'可以在不同的区域中具有不同的高度。对准线层200'的高度可以被测量为从参考表面或平面(诸如基底SUB或过孔层166的顶表面)到对准线层200'的顶表面的距离。
对准线层200'的形成在第一子堤410、第二子堤420和高度差补偿图案430的顶表面上的部分可以具有第一高度，并且对准线层200'的形成在过孔层166的顶表面上的部分可以具有第二高度，第二高度可以小于第一高度。由于可以在子区域SA中形成具有与第一堤400相同高度的高度差补偿图案430并且可以在高度差补偿图案430上形成对准线层200'，因此对准线层200'的设置在子区域SA中的部分可以定位得比对准线层200'的设置在过孔层166的顶表面上的部分高出高度差补偿图案430的高度(h3，见图9)。
可以通过掩模工艺形成可以被图案化的对准线层200'。在一个示例中，可以在第一堤400、高度差补偿图案430以及过孔层166的被第一堤400和高度差补偿图案430暴露的部分上沉积对准线材料层。对准线材料层可以包括与电极层200相同的材料。虽然没有具体示出，但是对准线材料层甚至可以沉积在穿透过孔层166和钝化层165的第一电极接触孔CTD和第二电极接触孔CTS的内部，并且因此可以连接到第一导电图案CDP和第二电压线VL2。此后，可以在对准线材料层上施加光致抗蚀剂层，并且可以对光致抗蚀剂层进行曝光和显影，从而形成光致抗蚀剂图案。此后，可以使用光致抗蚀剂图案作为蚀刻掩模来蚀刻对准线材料层。此后，可以通过剥离或灰化来去除光致抗蚀剂图案，从而形成可以如图10和图11中所示的被图案化的对准线层200'。
此后，参照图12和图13，可以在其上可以形成有对准线层200'的过孔层166上形成第一绝缘层510。可以通过在其上可以形成有对准线层200'的过孔层166上沉积第一绝缘材料层并且蚀刻第一绝缘材料层的部分以形成暴露对准线层200'的部分的开口来形成第一绝缘层510。开口可以包括可以彼此分隔开的第一开口OP1、第二开口OP2和第三开口OP3。
第一开口OP1可以在发射区域EMA中暴露第一对准线210'的部分，第二开口OP2可以在发射区域EMA中暴露第二对准线220'的部分，并且第三开口OP3可以在子区域SA中暴露第一对准线210'和第二对准线220'的部分。第一开口OP1可以在第三方向DR3上不与第一堤400(具体地，第一子堤410)叠置，并且第二开口OP2可以在第三方向DR3上不与第一堤400(具体地，第二子堤420)叠置。第三开口OP3可以在第三方向DR3上与高度差补偿图案430叠置。具体地，第三开口OP3可以在第三方向DR3上与高度差补偿图案430的顶表面叠置，以暴露高度差补偿图案430的顶表面的部分。
暴露对准线层200'的部分的第一开口OP1、第二开口OP2和第三开口OP3的高度可以根据其中可以形成有第一开口OP1、第二开口OP2和第三开口OP3的区域而变化。具体地，可以形成在发射区域EMA中的第一开口OP1和第二开口OP2的高度可以小于可以形成在子区域SA中的第三开口OP3的高度。因此，对准线层200'的被第一开口OP1和第二开口OP2暴露的部分的高度可以与对准线层200'的被第三开口OP3暴露的部分的高度不同。在一个示例中，第一开口OP1和第二开口OP2可以在发射区域EMA中暴露对准线层200'的形成在过孔层166的被第一堤400暴露的部分的顶表面上的部分，并且第三开口OP3可以在子区域SA中暴露对准线层200'的形成在高度差补偿图案430的顶表面上的部分。因此，对准线层200'的被第一开口OP1和第二开口OP2暴露的部分的高度可以小于对准线层200'的被第三开口OP3暴露的部分的高度。
可以通过掩模工艺形成包括在第一绝缘层510中的第一开口OP1、第二开口OP2和第三开口OP3。在一个示例中，可以在其上可以形成有对准线层200'的过孔层166的整个表面上沉积第一绝缘材料层。此后，可以在第一绝缘材料层上形成暴露对准线层200'的部分的光致抗蚀剂图案，并且可以使用光致抗蚀剂图案作为蚀刻掩模来蚀刻第一绝缘材料层，从而形成如图12和图13中所示的暴露对准线层200'的部分的第一开口OP1、第二开口OP2和第三开口OP3。
此后，参照图14和图15，可以在第一绝缘层510上形成可以被图案化的第二堤600。在一个示例中，第二堤600可以包括有机绝缘材料。在该示例中，可以通过在第一绝缘层510上施加第二有机材料层并且使第二有机材料层经受曝光和显影来形成第二堤600。
第二堤600可以沿着像素PX的边界并且沿着像素PX中的发射区域EMA和子区域SA中的每个的边界形成。例如，第二堤600可以沿着像素、发射区域EMA和子区域SA中的每个的边界形成，并且发射区域EMA和子区域SA可以由第二堤600限定。第二堤600可以在发射区域EMA中暴露第一堤400，并且可以在子区域SA中暴露高度差补偿图案430。
第二堤600可以形成为具有比第一堤400和高度差补偿图案430大的高度。第二堤600可以将发射区域EMA和子区域SA分离，并且因此可以允许在用于使发光元件ED对准的喷墨印刷期间将具有分散在其中的发光元件ED的墨适当地喷射到发射区域EMA中而不混合到相邻的像素PX中。
此后，参照图16和图17，可以在发射区域EMA中在对准线层200'上设置发光元件ED。可以在发射区域EMA中在子堤之间设置发光元件ED。在一个示例中，可以在第一子堤410与第二子堤420之间设置发光元件ED。如上所述，发光元件ED可以在一个方向上延伸，并且可以设置在第一对准线210'与第二对准线220'之间，使得可以分别在第一子堤410和第二子堤420上放置发光元件ED的第一端部和第二端部。
发光元件ED的布置可以包括将具有分散在其中的发光元件ED的墨喷射到发射区域EMA中以及通过将对准信号施加到对准线层200'来使发光元件ED在对准线层200'上对准。具体地，可以在发光元件ED分散在墨中的状态下在发射区域EMA中将发光元件ED喷射到对准线层200'上。在一个示例中，发光元件ED可以在分散在墨中的状态下制备，并且可以通过喷墨印刷装置通过印刷喷射到对准线层200'上。可以在由第二堤600围绕的发射区域EMA中在第一绝缘层510上使喷射的墨沉降。
一旦可以喷射具有分散在其中的发光元件ED的墨，就可以将对准信号施加到对准线层200'。具体地，可以将第一对准信号施加到第一对准线210'，并且可以将第二对准信号施加到第二对准线220'。由于可以分别将第一对准信号和第二对准信号施加到第一对准线210'和第二对准线220'，因此可以在第一对准线210'与第二对准线220'之间产生电场。分散在墨中的发光元件ED可以从在第一对准线210'与第二对准线220'之间产生的电场接收介电泳力。随着发光元件ED的对准方向和位置改变，可以在第一绝缘层510上使发光元件对准，使得可以在第一对准线210'和第二对准线220'上放置发光元件ED中的每个的端部。
第一对准线210'和第二对准线220'可以在第二方向DR2上延伸，并且可以设置在包括多个像素PX的一列中。例如，由于可以在包括多个像素PX的一列中设置第一对准线210'和第二对准线220'，因此可以将同一对准信号施加到属于同一列的多个像素。因此，可以简单地通过将同一对准信号施加到与多个像素PX的列对应的第一对准线210'和第二对准线220'而不是将对准信号施加到多个像素PX中的每个来在多个像素PX的列中进行发光元件ED的对准。
此后，参照图18和图19，可以在发光元件ED上形成可以被图案化的第二绝缘层520和第三绝缘层530。形成第二绝缘层520和第三绝缘层530的步骤可以包括：在第一绝缘层510的其上可以设置有发光元件ED的整个表面上施加第三绝缘材料层；在第三绝缘材料层上形成第二绝缘层520；以及通过使用第二绝缘层520作为掩模去除第三绝缘材料层的部分来形成第三绝缘层530。
在一个示例中，第三绝缘材料层可以包括无机绝缘材料，并且第二绝缘材料层可以包括有机绝缘材料。由于可以形成包括无机绝缘材料的第三绝缘材料层并且可以形成包括有机绝缘材料并且可以被图案化以覆盖发光元件ED的第二绝缘层520，因此可以防止由于有机绝缘材料的流动性而使发光元件ED从第一电极210与第二电极220之间的区域偏离。
在一个示例中，可以在第一绝缘层510的其上可以设置有发光元件ED的整个表面上施加包括无机绝缘材料的第三绝缘材料层。此后，可以在第三绝缘材料层上施加包括有机绝缘材料的第二绝缘材料层，并且可以对第二绝缘材料层进行曝光和显影，从而形成可以被图案化的第二绝缘层520。此后，可以通过使用第二绝缘层520作为掩模通过蚀刻去除第三绝缘材料层的部分来形成可以被图案化的第三绝缘层530。由于可以使用第二绝缘层520作为掩模来去除第三绝缘材料层的部分，因此第二绝缘层520和第三绝缘层530大体上可以具有类似的图案。
第二绝缘层520和第三绝缘层530可以形成为使得第二绝缘层520的顶表面的高度dc可以分别与第一绝缘层510的在第一子堤410、第二子堤420和高度差补偿图案430上的部分的顶表面的高度da1、da2和da3相同。例如，可以控制第二绝缘层520和第三绝缘层530的厚度，使得第二绝缘层520的顶表面的高度dc可以分别与第一绝缘层510的在第一子堤410、第二子堤420和高度差补偿图案430上的部分的顶表面的高度da1、da2和da3相同或相似。
此后，参照图20和图21，可以形成可以被图案化的接触电极材料层700'和停止件ST。
可以在发射区域EMA中设置接触电极材料层700'。接触电极材料层700'可以形成为完全地覆盖第一堤400、发光元件ED和第二绝缘层520。可以在其中接触电极材料层700'与第一堤400的侧表面和顶表面叠置的区域中在第一绝缘层510上设置接触电极材料层700'。此外，接触电极材料层700'可以覆盖发光元件ED中的每个的被第二绝缘层520暴露的端部。接触电极材料层700'可以完全地覆盖第二绝缘层520的侧表面和顶表面。例如，接触电极材料层700'可以形成为单个图案，以完全地覆盖第一堤400、发光元件ED和第二绝缘层520中的每个的外表面。接触电极材料层700'可以在发射区域EMA中形成岛图案。
接触电极材料层700'可以设置在第一绝缘层510上，并且甚至可以沉积在穿透第一绝缘层510的第一开口OP1和第二开口OP2的内部，以与第一对准线210'和第二对准线220'接触。
可以在子区域SA中设置停止件ST。可以在高度差补偿图案430的顶表面上设置停止件ST。停止件ST可以与第三开口OP3叠置。停止件ST可以在稍后将描述的CMP期间用作抛光停止件。
可以通过掩模工艺形成接触电极材料层700'和停止件ST。在一个示例中，可以在第一绝缘层510的其上可以形成有第二绝缘层520和发光元件ED的整个表面上沉积接触电极材料层700'。接触电极材料层700'可以包括与接触电极层700相同的材料。
在接触电极材料层700'的沉积期间，甚至可以在穿透第一绝缘层510的第一开口OP1和第二开口OP2的内部沉积接触电极材料层700'，并且因此接触电极材料层700'可以连接到第一对准线210'和第二对准线220'。此后，可以在接触电极材料层700'上施加光致抗蚀剂层，并且可以对光致抗蚀剂层进行曝光和显影，从而形成光致抗蚀剂图案。此后，可以使用光致抗蚀剂图案作为掩模来蚀刻接触电极材料层700'。此后，可以通过剥离或灰化来去除光致抗蚀剂图案，从而形成可以如图20和图21中所示被图案化的接触电极材料层700'和停止件ST。
此后，参照图22至图25，可以通过去除接触电极材料层700'的部分来形成可以彼此分隔开的第一接触电极710和第二接触电极720。
形成第一接触电极710和第二接触电极720的步骤可以包括：在接触电极材料层700'上施加光致抗蚀剂层PR1(见图23)；通过经由CMP去除光致抗蚀剂层PR1的部分来形成暴露接触电极材料层700'的顶表面的部分的光致抗蚀剂图案PR2(见图24)；以及使用光致抗蚀剂图案PR2作为蚀刻掩模来去除接触电极材料层700'的部分和停止件ST。
具体地，参照图23，可以在接触电极材料层700'上施加光致抗蚀剂层PR1。可以在接触电极材料层700'的整个表面上施加光致抗蚀剂层PR1。光致抗蚀剂层PR1可以包括与接触电极材料层700'的材料不同的材料。在一个示例中，光致抗蚀剂层PR1可以包括有机材料。
此后，参照图23和图24，可以通过经由CMP去除光致抗蚀剂层PR1的部分来形成暴露接触电极材料层700'的顶表面的部分的光致抗蚀剂图案PR2。
接触电极材料层700'和停止件ST可以在CMP期间用作抛光停止件。因此，可以使光致抗蚀剂层PR1抛光，直到可以通过CMP暴露接触电极材料层700'和停止件ST的顶表面。例如，可以使用接触电极材料层700'和停止件ST作为抛光停止件来进行CMP，直到可以暴露接触电极材料层700'的在第一堤400上的顶表面700'_US和停止件ST的顶表面ST_US。由于可以通过CMP使光致抗蚀剂层PR1抛光，因此接触电极材料层700'的在第一堤400的顶表面上的部分的顶表面700'_US和在高度差补偿图案430的顶表面上的停止件ST的顶表面ST_US可以全部落在同一平面上。虽然未具体示出，但是由于可以通过CMP使第二堤600的部分抛光，因此第二堤600的顶表面和光致抗蚀剂图案PR2的顶表面PR2_US两者可以落在同一平面上。
作为CMP的结果，可以暴露接触电极材料层700'的在第一堤400和第二绝缘层520的顶表面上的大体上具有相似高度的部分以及在高度差补偿图案430的顶表面上的停止件ST。接触电极材料层700'的在第一堤400的侧表面上的部分和接触电极材料层700'的在第二绝缘层520的侧表面上的部分可以被光致抗蚀剂图案PR2覆盖。例如，由于可能由第一堤400和第二绝缘层520的厚度引起的接触电极材料层700'中的高度差，接触电极材料层700'的处于相对低水平处的部分可以被光致抗蚀剂图案PR2覆盖，并且接触电极材料层700'的处于相对高水平处的部分可以被光致抗蚀剂图案PR2暴露。
此后，参照图24和图25，可以使用光致抗蚀剂图案PR2作为蚀刻掩模来去除接触电极材料层700'的部分和停止件ST。结果，可以去除接触电极材料层700'的在相同高度处的部分和停止件ST。
具体地，可以从发射区域EMA去除接触电极材料层700'的可以被光致抗蚀剂图案PR2暴露并且与第一堤400的顶表面叠置的部分、接触电极材料层700'的可以被光致抗蚀剂图案PR2暴露并且与第二绝缘层520的顶表面叠置的部分以及可以被光致抗蚀剂图案PR2暴露并且与第二绝缘层520的顶表面叠置的停止件ST。由于可以去除接触电极材料层700'的形成在第二绝缘层520上的部分，因此可以形成可以彼此分隔开的第一接触电极710和第二接触电极720。
此外，可以从子区域SA去除被光致抗蚀剂图案PR2暴露的停止件ST，因此，可以通过第三开口OP3暴露对准线层200'的部分。
此后，参照图26至图28，可以通过切割第一对准线210'和第二对准线220'来形成第一电极210和第二电极220。
具体地，参照图27，可以通过去除对准线层200'的被第三开口OP3暴露的部分的蚀刻来形成可以彼此分离的第一电极210和第二电极220。由于对准线层200'的被第三开口OP3暴露的部分可以设置在高度差补偿图案430上，因此对准线层200'的被第三开口OP3暴露的部分可以位于增大了与高度差补偿图案430的厚度一样多的水平处。此外，由于高度差补偿图案430可以形成为具有一定厚度，因此对准线层200'的被第三开口OP3暴露的部分可以不被覆盖，而是被光致抗蚀剂图案PR2暴露。因此，由于可以去除对准线层200'的被第三开口OP3暴露的部分而不需要附加的掩模工艺，因此可以形成如图26和图28中所示的可以彼此分离的第一电极210和第二电极220。
此后，可以通过剥离或灰化去除光致抗蚀剂图案PR2，从而获得图5的显示装置10。
图29是根据公开的另一实施例的显示装置的放大示意性剖视图。
参照图29，图29的实施例与图7的实施例的不同之处在于，第一接触电极710和第二接触电极720中的每个的端部可以定位得比第二绝缘层520的顶表面低。具体地，在其中接触电极材料层700'(见图24)可以被蚀刻足够的时间量的情况下，接触电极材料层700'可以被过蚀刻，在这种情况下，可以获得图29的显示装置。
图30是沿着图2的线Q3-Q3'截取的示意性剖视图。
参照图30，图30的实施例与图5的实施例的不同之处在于，可以进一步设置第四绝缘层810和第五绝缘层820，第四绝缘层810和第五绝缘层820可以设置在第一接触电极710和第二接触电极720上以覆盖第一接触电极710和第二接触电极720。
具体地，显示装置10还可以包括可以设置在接触电极层700上的第四绝缘层810和第五绝缘层820。第四绝缘层810和第五绝缘层820可以在第三方向DR3上与接触电极层700叠置以覆盖接触电极层700。第四绝缘层810和第五绝缘层820可以不设置在第二绝缘层520、第一堤400和高度差补偿图案430的顶表面上。
第四绝缘层810和第五绝缘层820可以保护设置在其下方的元件，并且可以在接触电极分割工艺期间用作蚀刻掩模。具体地，可以通过使用第四绝缘层810作为抛光停止件并且使用第五绝缘层820作为抛光层的CMP来进行接触电极分割工艺。
第四绝缘层810和第五绝缘层820可以包括无机材料。第四绝缘层810和第五绝缘层820可以包括不同的材料。第四绝缘层810可以包括具有比第五绝缘层820低的CMP选择性的材料。在一个示例中，第四绝缘层810可以包括SiNx，并且第五绝缘层820可以包括氧化硅SiOx。
由于可以通过使用第四绝缘层810和第五绝缘层820的CMP来进行接触电极分割工艺，因此可以通过分割接触电极材料层700'来形成第一接触电极710和第二接触电极720，而不需要附加的掩模或设计工艺。
图31至图38是示出了制造图30的显示装置的方法的步骤的示意性平面图或剖视图。
图31至图38示出了与图2的显示装置10的平面图对应的图30的显示装置10的平面图，并且示出了图30的显示装置10的沿着图2的线Q3-Q3'截取的剖视图。具体地，图32和图33是沿着图31的线IIa-IIa'截取的剖视图，图35至图38是沿着图34的线IIb-IIb'截取的剖视图。
图31和图32示出了在图30的显示装置10的制造期间在形成第二绝缘层520和第三绝缘层530之后将要进行的步骤或工艺。将省略如何制造图30的显示装置的详细描述，并且在下文中，将集中于与图8至图28的实施例的差异来描述图31至图38的实施例。
参照图31至图33，可以通过切割第一对准线210'和第二对准线220'来形成第一电极210和第二电极220。
具体地，通过去除对准线层200'的被第三开口OP3暴露的部分来形成可以彼此分离的第一电极210和第二电极220。由于对准线层200'的被第三开口OP3暴露的部分可以设置在高度差补偿图案430上，因此对准线层200'的被第三开口OP3暴露的部分可以位于增大了与高度差补偿图案430的厚度一样多的水平处。结果，可以使可能由蚀刻引起的对其它元件的损坏最小化。因此，由于可以去除对准线层200'的被第三开口OP3暴露的部分而不需要附加的掩模工艺，因此可以形成如图33中所示的彼此分离的第一电极210和第二电极220。
此后，参照图34和图35，可以在发射区域EMA中形成可以被图案化的接触电极材料层700'。
可以在发射区域EMA中设置接触电极材料层700'。接触电极材料层700'可以具有图35中所示的形状和结构。由于可以在接触电极分割工艺之前进行对准线分割工艺，因此可以不在子区域SA中形成停止件ST。
此后，参照图36，可以在过孔层166的其上可以形成有接触电极材料层700'的整个表面上彼此顺序地堆叠第四绝缘材料层810'和第五绝缘材料层820'。第四绝缘材料层810'和第五绝缘材料层820'可以分别与第四绝缘层810和第五绝缘层820对应。因此，与第四绝缘层810和第五绝缘层820类似，第四绝缘材料层810'和第五绝缘材料层820'可以包括不同的材料。在一个示例中，第四绝缘材料层810'可以包括SiNx，并且第五绝缘材料层820'可以包括SiOx。
此后，参照图37，可以通过CMP去除第五绝缘材料层820'的部分，从而形成暴露第四绝缘材料层810'的部分的第五绝缘层820。
具体地，第四绝缘材料层810'可以在CMP期间用作抛光停止件。因此，可以使第五绝缘材料层820'抛光，直到可以通过CMP暴露第四绝缘材料层810'的顶表面。例如，可以使用第四绝缘材料层810'作为抛光停止件来进行CMP，直到可以暴露第四绝缘材料层810的在第一堤400上的部分和在第二绝缘层520的顶表面上的部分。作为CMP的结果，可以通过使第五绝缘材料层820'抛光获得的第五绝缘层820的顶表面820_US以及第四绝缘材料层810'的在第一堤400的顶表面上和在第二绝缘层820的顶表面上的部分的顶表面810'_US可以落在同一平面上。
此后，参照图37和图38，可以通过使用第五绝缘层820作为蚀刻掩模通过蚀刻去除第四绝缘材料层810'的部分来形成第四绝缘层810。
具体地，可以使用第五绝缘层820作为蚀刻掩模进行蚀刻。在蚀刻期间，可以去除第四绝缘材料层810'的被第五绝缘层820暴露的部分。具体地，可以去除第四绝缘材料层810'的在第二绝缘层820的顶表面上的部分，使得可以去除接触电极材料层700'的在第一绝缘层510上的部分。这里，可以对第五绝缘层820进行干蚀刻，但是公开不限于此。
还可以去除第四绝缘材料层810'的在第一堤400的顶表面上、在第二堤600的顶表面上和在高度差补偿图案430的顶表面上的部分。例如，由于第四绝缘材料层810'的在一定高度处的部分可以被第五绝缘层820暴露并且因此可以被蚀刻掉，因此可以形成如图38中所示的具有被第五绝缘层820覆盖的顶表面的第四绝缘层810。
此后，参照图38，可以通过使用第四绝缘层810和第五绝缘层820作为蚀刻掩模进行蚀刻来去除接触电极材料层700'的部分，从而形成可以被图案化的第一接触电极710和第二接触电极720。
具体地，第四绝缘层810和第五绝缘层820可以暴露接触电极材料层700'的在第二绝缘层520的顶表面上的部分。因此，由于可以使用第四绝缘层810和第五绝缘层820作为蚀刻掩模来进行蚀刻，因此可以去除接触电极材料层700'的被第四绝缘层810和第五绝缘层820暴露的部分。这里，可以进行湿蚀刻，但是公开不限于此。由于可以去除接触电极材料层700'的在第二绝缘层520的顶表面上的被第四绝缘层810和第五绝缘层820暴露的部分，因此可以形成第一接触电极710和第二接触电极720，第一接触电极710和第二接触电极720可以彼此分隔开并且第二绝缘层820置于第一接触电极710与第二接触电极720之间。
可以通过CMP来进行用于将形成在第二绝缘层上的接触电极材料层形成为第一接触电极和第二接触电极的接触电极分割工艺，第一接触电极和第二接触电极可以彼此分隔开并且第二绝缘层置于第一接触电极与第二接触电极之间。具体地，可以通过使用在第二绝缘层上的接触电极材料层作为抛光停止件进行CMP来形成光致抗蚀剂图案，因此，可以通过稳定地分割接触电极材料层来形成第一接触电极和第二接触电极。因此，由于可以通过CMP稳定地形成第一接触电极和第二接触电极，因此可以改善显示装置的工艺裕度。此外，由于高度差补偿图案可以在子区域中形成为具有与第二绝缘层的顶表面的高度相同的高度或相似的高度并且对准线层可以形成在高度差补偿图案上，因此可以在对准线分割工艺期间将对准线层分割为第一电极和第二电极而不需要附加的掩模工艺。因此，可以改善针对显示装置的制造效率。
在其它实施例中，可以通过使用具有不同的材料的第一无机膜和第二无机膜的CMP来进行接触电极分割工艺。具体地，可以在第二绝缘层上的接触电极材料层上顺序地形成第一无机膜和第二无机膜，可以使用第一无机膜作为抛光停止件使第二无机膜抛光，并且可以去除第一无机膜的被第二无机膜暴露的部分。因此，可以稳定地分割接触电极材料层，从而形成第一接触电极和第二接触电极。
在总结详细描述时，本领域技术人员将理解的是，在基本上不脱离公开的原理的情况下，可以对实施例进行许多变化和修改。因此，所公开的实施例仅在一般性和描述性意义上使用，而不是出于限制的目的。

Claims (22)

1.一种显示装置，所述显示装置包括：
基底，包括发射区域和与所述发射区域相邻的子区域；
堤，设置在所述基底的所述发射区域中；
高度差补偿图案，设置在所述基底的所述子区域中；
第一电极和第二电极，设置在所述堤上，所述第一电极和所述第二电极彼此分隔开；以及
发光元件，在所述第一电极与所述第二电极之间设置在所述发射区域中。
2.根据权利要求1所述的显示装置，其中，所述堤的顶表面和所述高度差补偿图案的顶表面在同一水平上。
3.根据权利要求2所述的显示装置，其中，
所述堤包括彼此分隔开的第一子堤和第二子堤，并且
所述第一电极和所述第二电极分别设置在所述第一子堤和所述第二子堤上。
4.根据权利要求3所述的显示装置，所述显示装置还包括：
第一绝缘层，设置在所述第一电极和所述第二电极上；以及
第二绝缘层，设置在所述发光元件上，所述第二绝缘层暴露所述发光元件的端部，
其中，所述发光元件设置在所述第一绝缘层上。
5.根据权利要求4所述的显示装置，其中，所述第二绝缘层的顶表面和所述第一绝缘层的在所述堤的所述顶表面上的部分的顶表面在同一水平上。
6.根据权利要求4所述的显示装置，所述显示装置还包括：
第一接触电极，电连接到所述第一电极和所述发光元件的第一端部；以及
第二接触电极，电连接到所述第二电极和所述发光元件的第二端部，其中，
所述第一接触电极和所述第二接触电极彼此分隔开，并且
所述第二绝缘层设置在所述第一接触电极与所述第二接触电极之间。
7.根据权利要求6所述的显示装置，其中，所述第一接触电极和所述第二接触电极不设置在所述堤的所述顶表面上并且不设置在所述第二绝缘层的顶表面上。
8.根据权利要求6所述的显示装置，所述显示装置还包括：
第三绝缘层，设置在所述第一接触电极和所述第二接触电极上；以及
第四绝缘层，设置在所述第三绝缘层上，
其中，所述第三绝缘层和所述第四绝缘层包括不同的材料。
9.根据权利要求8所述的显示装置，其中，所述第三绝缘层和所述第四绝缘层不设置在所述堤的所述顶表面上并且不设置在所述第二绝缘层的顶表面上。
10.根据权利要求8所述的显示装置，其中，
所述第三绝缘层包括氮化硅，并且
所述第四绝缘层包括氧化硅。
11.根据权利要求1所述的显示装置，其中，
所述第一电极和所述第二电极延伸以设置在所述高度差补偿图案上，并且
所述第一电极和所述第二电极暴露所述高度差补偿图案的顶表面的部分。
12.根据权利要求1所述的显示装置，所述显示装置还包括：
第一绝缘层，设置在所述第一电极和所述第二电极上，其中，
所述发光元件设置在所述第一绝缘层上，并且
所述第一绝缘层包括：第一开口，在所述发射区域中暴露所述第一电极的部分；第二开口，在所述发射区域中暴露所述第二电极的部分；以及第三开口，在所述子区域中暴露所述高度差补偿图案的顶表面的部分。
13.根据权利要求12所述的显示装置，其中，所述第三开口在所述子区域中不与所述第一电极和所述第二电极叠置。
14.根据权利要求12所述的显示装置，其中，在所述显示装置的剖视图中，所述第三开口定位得比所述第一开口和所述第二开口高。
15.根据权利要求13所述的显示装置，其中，所述堤和所述高度差补偿图案形成在同一层中。
16.一种制造显示装置的方法，所述方法包括以下步骤：
准备包括发射区域和子区域的基底；
形成第一对准线和第二对准线，所述第一对准线和所述第二对准线设置在所述发射区域和所述子区域中并且彼此分隔开；
在所述发射区域中在所述第一对准线与所述第二对准线之间布置发光元件；
在所述发光元件上形成第一绝缘层以暴露所述发光元件中的每个的端部；
在所述第一绝缘层上形成接触电极材料层；
使用化学机械抛光以暴露所述接触电极材料层的部分；以及
通过使用蚀刻掩模去除所述接触电极材料层的所述部分来形成第一接触电极和第二接触电极，其中，
所述接触电极材料层的被所述蚀刻掩模暴露的所述部分设置在所述第一绝缘层的顶表面上，
所述第一接触电极和所述第二接触电极彼此分隔开，并且
所述第一绝缘层设置在所述第一接触电极与所述第二接触电极之间。
17.根据权利要求16所述的方法，其中，
形成所述蚀刻掩模的步骤包括：在所述接触电极材料层的整个表面上沉积光致抗蚀剂层；以及通过使用所述接触电极材料层作为抛光停止件的化学机械抛光工艺去除所述光致抗蚀剂层的部分，并且
通过所述化学机械抛光工艺使所述光致抗蚀剂层的所述部分抛光来形成所述蚀刻掩模。
18.根据权利要求17所述的方法，其中，所述蚀刻掩模的顶表面和所述接触电极材料层的顶表面在靠近所述第一绝缘层的区域中在同一水平上。
19.根据权利要求16所述的方法，其中，
形成所述蚀刻掩模的步骤包括：在所述接触电极材料层上沉积第一绝缘材料层；在所述第一绝缘材料层上沉积第二绝缘材料层；以及通过使用所述第一绝缘材料层作为抛光停止件进行化学机械抛光以去除所述第二绝缘材料层的部分来形成第二绝缘层，
所述第二绝缘层暴露所述第一绝缘材料层的在所述第一绝缘层的顶表面上的部分。
20.根据权利要求19所述的方法，其中，所述第一绝缘材料层的顶表面和所述第二绝缘层的顶表面在靠近所述第一绝缘层的区域中在同一平面上。
21.根据权利要求19所述的方法，其中，形成所述蚀刻掩模的步骤还包括：
通过去除所述第一绝缘材料层的被所述第二绝缘层暴露的部分来形成第三绝缘层，
所述第二绝缘层和所述第三绝缘层暴露所述接触电极材料层的在所述第一绝缘层的所述顶表面上的部分并且形成所述蚀刻掩模。
22.根据权利要求19所述的方法，其中，
所述第一绝缘材料层和所述第二绝缘材料层中的每个包括无机材料，并且
所述第一绝缘材料层和所述第二绝缘材料层包括不同的材料。
CN202280007635.7A 2021-02-23 2022-02-22 显示装置及其制造方法 Pending CN116547815A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0024047 2021-02-23
KR1020210024047A KR20220120784A (ko) 2021-02-23 2021-02-23 표시 장치 및 이의 제조 방법
PCT/KR2022/002584 WO2022182100A1 (ko) 2021-02-23 2022-02-22 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN116547815A true CN116547815A (zh) 2023-08-04

Family

ID=82900866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280007635.7A Pending CN116547815A (zh) 2021-02-23 2022-02-22 显示装置及其制造方法

Country Status (4)

Country Link
US (1) US20220271021A1 (zh)
KR (1) KR20220120784A (zh)
CN (1) CN116547815A (zh)
WO (1) WO2022182100A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591056B1 (ko) * 2018-07-20 2023-10-20 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102666614B1 (ko) * 2018-11-27 2024-05-17 삼성디스플레이 주식회사 표시 장치
KR20200088954A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치
KR20200088962A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치
KR20210001277A (ko) * 2019-06-27 2021-01-06 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20220120784A (ko) 2022-08-31
US20220271021A1 (en) 2022-08-25
WO2022182100A1 (ko) 2022-09-01

Similar Documents

Publication Publication Date Title
KR20210124564A (ko) 표시 장치
CN114122044A (zh) 显示设备
CN116547825A (zh) 发光元件、包括发光元件的发光元件单元和显示装置
CN114944409A (zh) 显示装置
US20230027391A1 (en) Display device
US11811010B2 (en) Display device and method of fabricating the same
CN114335052A (zh) 显示设备
CN114551526A (zh) 显示装置
CN114361195A (zh) 显示装置及制造其的方法
CN116547815A (zh) 显示装置及其制造方法
CN114122047A (zh) 显示装置
CN114068653A (zh) 显示装置
CN114156302A (zh) 显示装置和制造显示装置的方法
CN113889507A (zh) 显示设备
CN115702496A (zh) 发光器件和发光器件的制造方法以及显示设备
CN115427877A (zh) 显示装置及其制造方法
KR20210132271A (ko) 표시 장치
US11978835B2 (en) Display device
US11894412B2 (en) Display device including a light-emitting element between a first electrode and a second electrode thereon
US20220238758A1 (en) Display device
US20230343899A1 (en) Display device and manufacturing method therefor
US20220199713A1 (en) Display device
CN116057697A (zh) 发光器件、发光器件的制造方法和显示设备
CN114765197A (zh) 显示设备
CN116964745A (zh) 显示装置及其修复方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination