CN115702496A - 发光器件和发光器件的制造方法以及显示设备 - Google Patents

发光器件和发光器件的制造方法以及显示设备 Download PDF

Info

Publication number
CN115702496A
CN115702496A CN202080101758.8A CN202080101758A CN115702496A CN 115702496 A CN115702496 A CN 115702496A CN 202080101758 A CN202080101758 A CN 202080101758A CN 115702496 A CN115702496 A CN 115702496A
Authority
CN
China
Prior art keywords
emitting device
layer
light emitting
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080101758.8A
Other languages
English (en)
Inventor
车炯来
金东旭
金世咏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115702496A publication Critical patent/CN115702496A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)

Abstract

提供了一种发光器件、发光器件的制造方法和包括该发光器件的显示设备。所述发光器件包括：发光器件芯，包括第一半导体层、布置在第一半导体层上的第二半导体层和布置在第一半导体层与第二半导体层之间的活性层；电极层，布置在发光器件芯的第二半导体层上；以及绝缘膜，围绕发光器件芯的侧面，其中，电极层的侧面比第二半导体层的侧面向外突出。

Description

发光器件和发光器件的制造方法以及显示设备
技术领域
公开涉及发光器件、发光器件的制造方法和显示设备。
背景技术
随着多媒体技术的发展，显示装置的重要性已经稳步增加。响应于此，已经使用了诸如有机发光显示器(organic light emitting display，OLED)、液晶显示器(LCD)等的各种类型的显示装置。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板或液晶显示面板的显示面板。发光显示面板可以包括发光元件(例如，发光二极管(LED))，并且发光二极管的示例包括使用有机材料作为荧光材料的有机发光二极管(organic light emittingdiode，OLED)和使用无机材料作为荧光材料的无机发光二极管。
发明内容
技术问题
公开的方面提供了一种发光器件，其中，通过设置绝缘膜以围绕多个半导体层和活性层使得多个半导体层和活性层不暴露来改善该发光器件的可靠性。
公开的方面也提供了一种发光器件，其中，通过形成第一半导体层使得第一半导体层的最大直径小于或者等于活性层的最小直径来减小该发光器件的重量。
公开的方面也提供了一种用于发光器件的制造方法。
公开的方面也提供了一种包括发光器件的显示设备。
应注意的是，公开的方面不限于此，并且根据以下的描述，这里未提及的其它方面对于本领域普通技术人员将是清楚的。
技术方案
根据公开的实施例，一种发光器件包括：发光器件芯，包括第一半导体层、设置在第一半导体层上的第二半导体层和设置在第一半导体层与第二半导体层之间的活性层；电极层，设置在发光器件芯的第二半导体层上；以及绝缘膜，围绕发光器件芯的侧表面，其中，电极层的侧表面从第二半导体层的侧表面向外突出。
电极层的朝向第二半导体层的一个表面可以包括与第二半导体层叠置的第一区域和不与第二半导体层叠置的第二区域，并且绝缘膜可以设置在第二区域上。
绝缘膜可以使电极层的侧表面的至少一部分暴露。
绝缘膜可以不设置在电极层的侧表面上。
在电极层的一个表面上的绝缘膜的外表面的直径可以与电极层的一个表面的直径相同。
第二区域可以设置为围绕第一区域。
第一区域的面积可以比第二区域的面积大。
绝缘膜的外表面可以在与第二区域相邻的区域中与电极层的侧表面对齐。
第二半导体层的最小直径可以比第一半导体层的最大直径大。
第二半导体层的直径可以从电极层朝向活性层减小。
活性层的直径可以从第二半导体层朝向第一半导体层减小。
第一半导体层的最大直径可以小于或者等于活性层的最小直径。
设置在第二区域上的绝缘膜的第一厚度可以不同于设置在电极层的侧表面上的绝缘膜的第二厚度。
第一厚度可以比第二厚度大。
绝缘膜可以具有在20nm至100nm的范围内的厚度，并且电极层的侧表面在绝缘膜的厚度方向上从第二半导体层突出的突出长度可以在约20nm至约120nm的范围内。
根据公开的实施例，一种用于发光器件的制造方法，所述方法包括：在基底上形成发光器件芯和电极层，电极层设置在发光器件芯上；以及形成围绕发光器件芯的侧表面的绝缘膜，其中，发光器件芯和电极层的形成包括使电极层的侧表面从发光器件芯的侧表面向外突出。
发光器件芯可以包括：第一半导体层，设置在基底上；第二半导体层，设置在第一半导体层与电极层之间；以及活性层，设置在第一半导体层与第二半导体层之间，电极层的朝向第二半导体层的一个表面可以包括与第二半导体层叠置的第一区域和不与第二半导体层叠置的第二区域，并且绝缘膜可以设置在第二区域上。
绝缘膜可以使电极层的侧表面的至少一部分暴露。
绝缘膜的形成可以包括：形成覆盖发光器件芯和电极层的外表面的绝缘涂层；以及通过去除绝缘涂层的一部分来使电极层的与电极层的一个表面相对的另一表面和电极层的侧表面的至少一部分暴露。
第二半导体层的最小直径可以比第一半导体层的最大直径大。
第二半导体层的直径可以从电极层朝向活性层减小，并且活性层的直径可以从第二半导体层朝向第一半导体层减小。
根据公开的实施例，一种显示设备包括：基底；第一电极，设置在基底上；第二电极，设置在基底上，并且与第一电极间隔开；以及发光器件，设置在第一电极与第二电极之间，并且电连接到第一电极和第二电极，其中，发光器件包括：发光器件芯，包括第一半导体层、设置在第一半导体层上的第二半导体层和设置在第一半导体层与第二半导体层之间的活性层；电极层，设置在发光器件芯的第二半导体层上；以及绝缘膜，围绕发光器件芯的侧表面，并且电极层的侧表面从第二半导体层的侧表面向外突出。
电极层的朝向第二半导体层的一个表面可以包括与第二半导体层叠置的第一区域和不与第二半导体层叠置的第二区域，并且绝缘膜可以设置在第二区域上。
绝缘膜可以使电极层的侧表面的至少一部分暴露。
显示设备还可以包括：第一接触电极，设置在发光器件的一端和第一电极上；以及第二接触电极，设置在发光器件的另一端和第二电极上，其中，第一接触电极和第二接触电极彼此电绝缘。
第一接触电极可以设置在电极层的与电极层的一个表面相对的另一表面和电极层的侧表面的一部分上。
第二区域可以包括不与绝缘膜叠置的第三区域，并且第一接触电极还设置在第三区域上。
其它实施例的细节包括在详细描述和附图中。
有益效果
利用根据实施例的发光器件，电极层的侧表面形成为从第二半导体层的侧表面向外突出，因此，发光器件可以具有其中电极层包括从第二半导体层突出的末梢部分(tipportion)的底切形状(under-cut shape)。因此，由于底切形状，在形成绝缘膜的工艺中，设置在电极层的末梢部分下方的绝缘涂层(insulating coating)可以被电极层保护，并且可以因此不被去除。因此，围绕发光器件芯的绝缘膜可以形成为完全围绕发光器件芯的侧表面，而不暴露发光器件芯的侧表面。可以通过防止由于发光器件芯的侧表面的部分区域的暴露而可能发生的对发光器件的损坏来改善显示设备的可靠性。
此外，在根据实施例的发光器件中，活性层可以具有其中其下表面的直径比其上表面的直径小的截锥形状(truncated cone shape)。因此，根据实施例的发光器件的第一半导体层的直径可以比包括具有相同体积并具有圆柱形状的活性层的发光器件的第一半导体层的直径小。因此，可以减小在延伸方向上占据发光器件的大部分区域的第一半导体层的总体积和/或重量。因此，由于第一半导体层的重量的减小，发光器件的总重量减小，使得可以在显示设备的制造工艺之中的使用其中分散有发光器件的墨的喷墨印刷工艺中使分散在墨中的发光器件的分散保持时间增加。
根据实施例的效果不受上面例示的内容的限制，并且更多的各种效果包括在该公开中。
附图说明
图1是根据实施例的发光器件的示意性透视图。
图2是根据实施例的发光器件的剖视图。
图3是图2的发光器件的一端的放大剖视图。
图4至图10是示出根据实施例的发光器件的制造工艺的剖视图。
图11是根据另一实施例的发光器件的剖视图。
图12是根据又一实施例的发光器件的剖视图。
图13是根据又一实施例的发光器件的剖视图。
图14和图15是示出图13的发光器件的制造工艺中的一些的剖视图。
图16是根据又一实施例的发光器件的剖视图。
图17是根据实施例的显示设备的平面图。
图18是根据实施例的显示设备的一个像素的示意性平面图。
图19是沿着图18的线Qa-Qa'、线Qb-Qb'和线Qc-Qc'截取的剖视图。
图20是示出图19的部分Q的示例的放大图。
图21是示出图19的部分Q的另一示例的放大视图。
图22是示出图19的部分Q的又一示例的放大视图。
具体实施方式
现在将在下文中参照附图来更充分地描述发明，在附图中示出了发明的优选实施例。然而，该发明可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得该公开将是彻底的和完整的，并且将向本领域技术人员充分地传达发明的范围。
也将理解的是，当层被称为“在”另一层或基底“上”时，它可以直接在所述另一层或基底上，或者也可以存在居间(中间)层。在整个说明书中，相同的附图标记指示相同的组件。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离发明的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参照附图来描述实施例。
图1是根据实施例的发光器件的示意性透视图。图2是根据实施例的发光器件的剖视图。
发光器件ED可以是发光二极管。具体地，发光器件ED可以是具有微米单位或纳米单位的尺寸并由无机材料制成的无机发光二极管。无机发光二极管可以在其中当在彼此面对的两个电极之间的特定方向上形成电场时而形成极性的两个电极之间对准。发光器件ED可以通过形成在两个电极上的电场在两个电极之间对准。
参照图1和图2，根据实施例的发光器件ED可以具有其中在一个方向X上延伸的形状。例如，发光器件ED可以具有柱状形状或棒状形状。然而，公开不限于此，并且发光器件ED也可以具有其中它在一个方向X上延伸的诸如长方体形状或六角棱柱形状的多边形棱柱形状。
发光器件ED可以包括发光器件芯300、设置在发光器件芯300上的电极层370和围绕发光器件芯300的侧表面的绝缘膜380。
发光器件芯300可以具有其中它在一个方向X上延伸的形状，该一个方向X是发光器件ED的延伸方向。
发光器件芯300可以包括第一半导体层310、第二半导体层320和活性层330。发光器件芯300可以具有其中各个层沿着一个方向X堆叠的结构。
在下文中，在描述发光器件ED的实施例中，除非另有陈述，否则术语“上部分”指在一个方向X上的一侧并指发光器件芯300的其上设置有电极层370的一侧，并且术语“上表面”指朝向在一个方向X上的一侧的表面。此外，术语“下部分”指在一个方向X上与在一个方向X上的一侧相对的另一侧，并且术语“下表面”指朝向在一个方向X上的另一侧的表面。
第一半导体层310可以包括朝向电极层370的一个表面、另一表面和侧表面。第一半导体层310的另一表面可以与第一半导体层310的一个表面相对。在附图中，第一半导体层310的一个表面也可以被称为上表面，而第一半导体层310的另一表面也可以被称为下表面。
第一半导体层310可以具有其中它沿着一个方向X延伸的形状。在实施例中，第一半导体层310可以具有柱状形状或棒状形状。第一半导体层310的上表面的直径可以与第一半导体层310的下表面的直径相同。第一半导体层310可以具有沿着一个方向X整体均匀的直径W3。在一个方向X上延伸的第一半导体层310的侧表面在剖面中可以是平坦的。然而，公开不限于此，并且第一半导体层310可以具有沿着一个方向X变化的直径。在一些实施例中，第一半导体层310的直径可以沿着一个方向X增大或者减小。第一半导体层310可以具有小于或者等于稍后将描述的第二半导体层320和活性层330的最小直径的直径。
第一半导体层310可以在一个方向X上占据发光器件芯300的大部分区域。第一半导体层310的长度可以在1.5μm至5μm的范围内，但是不限于此。
第一半导体层310可以是n型半导体。作为示例，当发光器件ED发射蓝色波段(波长带)的光时，第一半导体层310可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1、0≤y≤1，并且0≤x+y≤1)的半导体材料。例如，半导体材料可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。作为示例第一半导体层310可以掺杂有可以是Si、Ge、Sn等的n型掺杂剂。在实施例中，第一半导体层310可以由掺杂有n型Si的n-GaN制成。
第二半导体层320可以设置在第一半导体层310与电极层370之间。第二半导体层320可以设置为在发光器件ED的延伸方向X上与第一半导体层310间隔开。
第二半导体层320可以包括朝向电极层370的一个表面、另一表面和侧表面。第二半导体层320的另一表面可以与第二半导体层320的一个表面相对。在附图中，第二半导体层320的一个表面也可以被称为上表面，而第二半导体层320的另一表面也可以被称为下表面。
第二半导体层320的上表面的直径可以不同于第二半导体层320的下表面的直径。第二半导体层320的上表面的直径W2可以比第二半导体层320的下表面的直径W4大，并且第二半导体层320的侧表面可以具有倾斜的形状。第二半导体层320的侧表面可以倾斜，同时相对于第二半导体层320的上表面形成锐角。第二半导体层320的直径可以从电极层370朝向第一半导体层310减小。也就是说，第二半导体层320可以具有锥形角(tapered angle)，并且可以具有其中其上表面的直径比其下表面的直径大的截锥形状(truncated coneshape)。
第二半导体层320的长度可以比第一半导体层310的长度小。第二半导体层320的长度可以在0.05μm至0.10μm的范围内，但是不限于此。
第二半导体层320可以是p型半导体，并且作为示例，当发光器件ED发射蓝色波段或绿色波段的光时，第二半导体层320可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，并且0≤x+y≤1)的半导体材料。例如，半导体材料可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。作为示例第二半导体层320可以掺杂有可以是Mg、Zn、Ca、Se、Ba等的p型掺杂剂。在实施例中，第二半导体层320可以由掺杂有p型Mg的p-GaN制成。
同时，在附图中已经示出了第一半导体层310和第二半导体层320中的每个被构造为一个层，但是公开不限于此。根据一些实施例，根据稍后将描述的活性层330的材料，第一半导体层310和第二半导体层320中的每个还可以包括更多数量的层(例如，覆层或拉伸应变势垒减小(TSBR)层)。
活性层330可以设置在第一半导体层310与第二半导体层320之间。活性层330可以置于第一半导体层310与第二半导体层320之间。
活性层330可以包括朝向第二半导体层320的一个表面、另一表面和侧表面。活性层330的另一表面可以与活性层330的一个表面相对。在附图中，活性层330的一个表面也可以被称为上表面，而活性层330的另一表面也可以被称为下表面。
活性层330的上表面可以与第二半导体层320的下表面定位在同一平面。活性层330的上表面可以与第二半导体层320的下表面接触。活性层330的上表面的直径W4可以与第二半导体层320的下表面的直径W4相同，但是不限于此。然而，公开不限于此，并且其它半导体层还可以设置在活性层330与第一半导体层310之间。
活性层330的下表面可以与第一半导体层310的上表面定位在同一平面。活性层330的下表面可以与第一半导体层310的上表面接触。活性层330的下表面的直径W3可以与第一半导体层310的上表面的直径W3相同，但是不限于此。然而，公开不限于此，并且其它半导体层还可以设置在活性层330与第二半导体层320之间。
活性层330的上表面的直径W4可以不同于活性层330的下表面的直径W3。活性层330的上表面的直径W4可以比活性层330的下表面的直径W3大，并且活性层330的侧表面可以具有倾斜的形状。活性层330的侧表面可以倾斜，同时相对于活性层330的上表面形成锐角。活性层330的直径可以从电极层370朝向第一半导体层310减小。也就是说，活性层330可以具有锥形角，并且可以具有其中其上表面的直径比其下表面的直径大的截锥形状。
活性层330的长度可以比第一半导体层310的长度小。活性层330的长度可以在0.05μm至0.10μm的范围内，但是不限于此。
活性层330可以包括具有单量子阱结构或多量子阱结构的材料。当活性层330包括具有多量子阱结构的材料时，活性层330可以具有其中多个量子层和阱层交替堆叠的结构。活性层330可以根据通过第一半导体层310和第二半导体层320施加的电信号通过电子-空穴对的结合而发光。作为示例，当活性层330发射蓝色波段的光时，活性层330可以包括诸如AlGaN或AlGaInN的材料。特别地，当活性层330具有多量子阱结构(即，其中量子层和阱层交替堆叠的结构)时，量子层可以包括诸如AlGaN或AlGaInN的材料，阱层可以包括诸如GaN或AlInN的材料。在实施例中，如上所述，活性层330可以包括AlGaInN作为量子层的材料和AlInN作为阱层的材料，以发射具有450nm至495nm的中心波段的蓝光。
然而，公开不限于此，并且活性层330可以具有其中具有大带隙能的半导体材料和具有小带隙能的半导体材料交替堆叠的结构，并且可以根据发射的光的波段而包括其它III族至V族半导体材料。由活性层330发射的光不限于蓝色波段的光，并且在一些情况下，活性层330可以发射红色波段的光和绿色波段的光。
同时，从活性层330发射的光不仅可以发射到发光器件ED在延伸方向X上的两个端表面，而且还可以发射到发光器件ED的两个侧表面。也就是说，从活性层330发射到发光器件ED外部的光的方向不限于一个方向。
包括在发光器件芯300中的第一半导体层310、活性层330和第二半导体层320可以沿着一个方向X顺序地设置或者堆叠，该一个方向X是发光器件ED的延伸方向。
发光器件芯300的一端可以是第二半导体层320的上表面，而发光器件芯300的另一端可以是第一半导体层310的下表面。第二半导体层320的最小直径可以比第一半导体层310的最大直径(或直径)大。因此，发光器件芯300的剖面形状可以是其中第一半导体层310设置在其中的区域具有沿着一个方向X基本均匀的直径并且活性层330和第二半导体层320设置在其中的区域具有沿着一个方向X增大的直径的形状。构成发光器件芯300的侧表面的第一半导体层310的侧表面、活性层330的侧表面和第二半导体层320的侧表面可以彼此不突出，并且可以基本彼此平行地对齐。
电极层370可以设置在发光器件芯300上。电极层370可以设置在发光器件芯300的上部分上。电极层370可以设置在发光器件芯300的第二半导体层320的一个表面(或上表面)上。在实施例中，电极层370可以直接设置在第二半导体层320的上表面上。然而，公开不限于此，并且另一半导体层或电极层还可以设置在电极层370与第二半导体层320之间。
电极层370的侧表面可以从发光器件芯300的侧表面突出。也就是说，电极层370的直径W1可以比设置在电极层370下方的发光器件芯300的直径大。因此，电极层370可以在一个方向X上与发光器件芯300叠置，并且可以在发光器件芯300的上部分上完全覆盖发光器件芯300。稍后将描述电极层370、发光器件芯300和稍后将描述的绝缘膜380之间的相对布置和直径的详细描述。
电极层370可以是欧姆接触电极。然而，公开不限于此，并且电极层370也可以是肖特基接触电极。在稍后将描述的显示设备10(见图17)中，当发光器件ED电连接到电极21和22(见图19)以及接触电极41和42(见图19)时，电极层370可以减小发光器件ED与电极21和22或者接触电极41和42之间的电阻。
发光器件ED可以包括至少一个电极层370。在附图中已经示出了发光器件ED包括一个电极层370，但是公开不限于此。在一些情况下，发光器件ED可以包括更多数量的电极层370。
电极层370可以包括具有导电性的金属。电极层370可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。电极层370可以包括掺杂有n型掺杂剂或p型掺杂剂的半导体材料。电极层370可以包括相同的材料或者包括不同的材料，但是不限于此。
绝缘膜380可以设置为围绕发光器件芯300。绝缘膜380可以形成为围绕发光器件芯300的各个构件的侧表面，以用来保护发光器件芯300的各个构件(例如，第一半导体层310、第二半导体层320和活性层330)。
在实施例中，绝缘膜380可以设置为完全围绕发光器件芯300的第一半导体层310、第二半导体层320和活性层330的侧表面。绝缘膜380可以形成为在一个方向X上延伸，以覆盖第一半导体层310的侧表面到活性层330的侧表面。
绝缘膜380在一个方向X上的长度可以与发光器件芯300在一个方向X上的长度相同。也就是说，绝缘膜380设置为完全围绕发光器件芯300的侧表面，但是可以不设置在电极层370的侧表面上。这将在后面参照其它附图来详细地描述。
绝缘膜380可以沿着一个方向X具有基本均匀的厚度d。绝缘膜380的厚度可以在10nm至1.0μm的范围内，但是不限于此。优选地，绝缘膜380的厚度可以在约20nm至100nm的范围内。
绝缘膜380可以包括具有绝缘性质的材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlN)和氧化铝(AlOx)。绝缘膜380可以具有包括上述材料的单层膜结构，或者可以具有其中堆叠有包括上述材料的膜的多层结构。
绝缘膜380形成为完全覆盖第一半导体层310的侧表面到活性层330的侧表面，并且可以因此防止发光器件芯300在显示设备1的制造工艺之中的用于形成多个绝缘层的蚀刻工艺中被损坏。因此，绝缘膜380防止对发光器件芯300的损坏，并且可以因此防止由于发光器件芯300的损坏而可能发生的显示设备10的发光效率的降低。此外，绝缘膜380可以防止当与发光器件ED接触以将电信号传输到发光器件ED的接触电极与活性层330接触时而可能发生的电短路。
在一些实施例中，可以对绝缘膜380的外表面进行表面处理。发光器件ED可以以其中它们分散在预定墨中的状态喷射到电极上并在电极上对准。这里，为了将发光器件ED保持在其中发光器件ED分散在墨中而不与其它相邻的发光器件ED聚集的状态下，可以对绝缘膜380的外表面执行疏水处理或亲水处理。
发光器件ED可以具有在1μm至10μm范围内的长度，或者在2μm至6μm的范围内的长度，并且优选地在3μm至5μm的范围内的长度。此外，发光器件ED的直径可以沿着一个方向X而不同，但是可以在30nm至700nm的范围内。发光器件ED可以具有1.2至100的长宽比(aspect ratio)。
图3是图2的发光器件的一端的放大剖视图。
如上所述，在显示设备1的制造工艺中使发光器件ED对准之后，可以执行在发光器件ED上形成多个绝缘层的工艺。即使绝缘膜380围绕发光器件芯300的侧表面，发光器件ED的绝缘膜380的一部分也在形成多个绝缘层的工艺中被蚀刻，使得发光器件芯300的一部分暴露，因此可能发生对发光器件ED的损坏。此外，当在发光器件ED的制造工艺之中的形成绝缘膜380的工艺中绝缘膜380形成为暴露发光器件芯300的端部的一部分时，在形成显示设备10的多个绝缘层的工艺中也可能发生对发光器件ED的损坏。因此，可以通过制造发光器件ED使得发光器件ED的绝缘膜380完全围绕发光器件芯300的侧表面以使发光器件芯300的侧表面不暴露来改善显示设备10的可靠性。
在下文中，将参照图2和图3来详细地描述用于使发光器件ED的绝缘膜380稳定地围绕发光器件芯300的侧表面以使发光器件芯300的侧表面不暴露的电极层370、发光器件芯300和绝缘膜380之间的相对布置和直径。
发光器件芯300的第二半导体层320的最小直径可以比第一半导体层310的最大直径大。如上所述，第二半导体层320的直径可以从电极层370朝向活性层330减小。此外，活性层330的直径可以从第二半导体层320朝向第一半导体层310减小。活性层330的最小直径可以与第一半导体层310的直径(或最大直径)相同或者比第一半导体层310的直径(或最大直径)大。因此，发光器件芯300的最大直径可以是第二半导体层320的上表面的直径。第一半导体层310、活性层330和第二半导体层320可以沿着一个方向X顺序地堆叠，各个构件的边界表面可以定位在同一平面，并且彼此接触的边界表面的直径可以基本彼此相同。
电极层370可以包括一个表面370US、另一表面370BS和侧表面370SS。电极层370的另一表面370BS可以与电极层370的一个表面370US相对。在附图中，电极层370的一个表面370US可以被称为上表面370US，而电极层370的另一表面370BS可以被称为下表面370BS。
电极层370的上表面370US可以形成发光器件ED的一个端表面。电极层370的下表面370BS可以是朝向第二半导体层320的表面。
电极层370可以设置在发光器件芯300上并且在绝缘膜380的厚度方向上突出。
电极层370的侧表面370SS可以从发光器件芯300的侧表面向外突出。电极层370的直径W1可以比发光器件芯300的最大直径W2大。在实施例中，电极层370的侧表面可以从第二半导体层320的侧表面向外突出。电极层370的直径W1可以比第二半导体层320的上表面的直径W2大。电极层370的从第二半导体层320向外突出的侧表面的突出长度可以在约20nm至约120nm的范围内，但是不限于此。
电极层370的下表面370BS可以包括第一区域370BS1和第二区域370BS2。第一区域370BS1可以是电极层370的下表面370BS的在一个方向X上与第二半导体层320叠置的区域，第二区域370BS2可以是电极层370的下表面370BS的在一个方向X上不与第二半导体层320叠置的区域。可选地，第一区域370BS1可以是电极层370的下表面370BS的与第二半导体层320接触的区域，第二区域370BS2可以是电极层370的下表面370BS的不与第二半导体层320接触并因此被暴露的区域。
第二半导体层320大致可以在电极层370的中心部分处在一个方向X上与电极层370叠置。因此，第二区域370BS2可以设置为围绕第一区域370BS1。第一区域370BS1的面积可以比第二区域370BS2的面积大。
如上所述，绝缘膜380可以设置为与发光器件芯300的侧表面直接接触并围绕发光器件芯300的侧表面。绝缘膜380可以直接设置在第一半导体层310的侧表面、第二半导体层320的侧表面和活性层330的侧表面上。
绝缘膜380可以设置在电极层370的通过第二半导体层320暴露的下表面370BS上。绝缘膜380可以与电极层370的通过第二半导体层320暴露的下表面370BS接触。具体地，绝缘膜380可以与电极层370的第二区域370BS2接触。绝缘膜380可以设置为完全覆盖第二区域370BS2。绝缘膜380与电极层370之间的接触面积可以与第二区域370BS的面积相同。电极层370的下表面370BS的直径W1可以与绝缘膜380的厚度d的两倍和第二半导体层320的上表面的直径W2的总和相同。绝缘膜380和第二半导体层320可以设置在电极层370下方，以完全覆盖电极层370的下表面370BS。然而，公开不限于此，并且电极层370的下表面370BS的一部分也可以通过第二半导体层320和绝缘膜380暴露。
绝缘膜380可以暴露电极层370的侧表面370SS的至少一部分。在实施例中，绝缘膜380可以不设置在电极层370的侧表面370SS上。绝缘膜380可以设置为使电极层370的上表面370US和侧表面370SS暴露。在电极层370的下表面370BS上的绝缘膜380的外表面的直径可以与电极层370的下表面370BS的直径W1相同。绝缘膜380可以不设置在电极层370的上表面370US和侧表面370SS上，并且可以仅设置在电极层370的第二区域370BS2上，以使电极层370的上表面370US和侧表面370SS暴露。然而，公开不限于此，并且在一些实施例中，绝缘膜380也可以设置在电极层370的第二区域370BS2和电极层370的侧表面370SS上。这将在后面参照其它附图来描述。
因为电极层370的侧表面370SS形成为从发光器件芯300的侧表面向外突出，所以根据实施例的发光器件ED可以具有其中电极层370包括从第二半导体层320突出的末梢部分的底切形状。因此，在稍后将描述的用于形成绝缘膜380的第三蚀刻工艺中，设置在电极层370下方的绝缘涂层(insulating coating)3800(见图8)可以被电极层370保护，以在电极层370的末梢部分处保留而不被去除。因此，绝缘膜380可以通过电极层370的末梢部分而形成为完全围绕第二半导体层320和活性层330，而不暴露第二半导体层320和活性层330的一些区域。因此，可以通过防止由于发光器件芯300的侧表面的部分区域的暴露而可能发生的对发光器件ED的损坏来改善显示设备10的可靠性。
此外，在根据实施例的发光器件ED中，活性层330可以具有其中其下表面的直径比其上表面的直径小的截锥形状。因此，根据实施例的发光器件ED的第一半导体层310的直径可以比设置在具有圆柱形状并具有与活性层330相同体积的活性层下方的第一半导体层310的直径小。因此，在一个方向X上占据发光器件ED的大部分区域的第一半导体层310的总体积和/或重量可以减小。因此，第一半导体层310的重量减小，使得发光器件ED的总重量减小，因此，可以在显示设备10的制造工艺之中的使用其中分散有发光器件ED的墨的喷墨印刷工艺中使分散在墨中的发光器件ED的分散保持时间增加。
在下文中，将参照图4至图10来描述根据实施例的发光器件的制造工艺。
图4至图10是示出根据实施例的发光器件的制造工艺的剖视图。在下文中，将省略用于形成多个半导体层的方法、工艺条件等的描述，并且将详细地描述针对发光器件或发光器件的堆叠结构的制造方法的顺序。
首先，准备(制备)下基底1000。
参照图4，准备包括基体基底1100和形成在基体基底1100上的缓冲材料层1200的下基底1000。基体基底1100可以包括蓝宝石(AlOx)基底和诸如玻璃基底的透明基底。然而，公开不限于此，并且基体基底1100也可以形成为由GaN、SiC、ZnO、Si、GaP、GaAs等制成的导电基底。在下文中，将通过示例的方式来描述其中基体基底1100是蓝宝石(AlOx)基底的情况。基体基底1100的厚度不受特别限制，但是作为示例，基体基底1100可以具有在400μm至1500μm的范围内的厚度。
在基体基底1100上形成多个半导体层。通过外延方法(epitaxial method)生长的多个半导体层可以通过生长晶种(seed crystal)来形成。这里，形成半导体层的方法可以为电子束沉积、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射、金属有机化学气相沉积(MOCVD)等，并且优选地为金属有机化学气相沉积(MOCVD)。然而，公开不限于此。
在基体基底1100上形成缓冲材料层1200。在图4中已经示出了缓冲材料层1200堆叠为单层，但是公开不限于此，并且缓冲材料层100也可以形成为多层。为了减小稍后将描述的第一半导体3100(见图5)与基体基底1100之间的晶格常数的差异，可以设置缓冲材料层1200。
作为示例，缓冲材料层1200可以包括未掺杂的半导体，并且可以包括与第一半导体3100的材料基本相同但未掺杂n型掺杂剂或p型掺杂剂的材料。在实施例中，缓冲材料层1200可以由未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种制成，但是不限于此。此外，可以根据基体基底1100而省略缓冲材料层1200。在下文中，将通过示例的方式来描述其中在基体基底1100上形成包括未掺杂半导体的缓冲材料层1200的情况。
接下来，在下基底1000上形成第一堆叠结构3000。
参照图5，第一堆叠结构3000可以包括第一半导体3100、活性层3300、第二半导体3200和电极材料层3700。第一堆叠结构3000可以具有其中顺序地堆叠有第一半导体3100、活性层3300、第二半导体3200和电极材料层3700的结构。可以通过执行如上所述的常规工艺来形成包括在第一堆叠结构3000中的多个材料层。
包括在第一堆叠结构3000中的多个材料层可以对应于包括在根据实施例的发光器件ED中的各个层。具体地，第一堆叠结构3000的第一半导体3100、活性层3300、第二半导体3200和电极材料层3700可以是包括分别与包括在发光器件ED的第一半导体层310、活性层330、第二半导体层320和电极层370中的材料相同的材料的层。
接下来，通过执行蚀刻第一堆叠结构3000的第一蚀刻工艺来形成彼此间隔开的多个第二堆叠结构3000'。
参照图6，通过执行蚀刻第一堆叠结构3000的部分区域的第一蚀刻工艺来形成孔，形成基于孔而彼此间隔开的多个第二堆叠结构3000'。第二堆叠结构3000'的直径W1可以与上述发光器件ED的电极层370的直径W1基本相同。
可以通过常规方法来蚀刻第一堆叠结构3000。例如，可以通过在第一堆叠结构3000上形成蚀刻掩模层并沿着该掩模层在与下基底1000垂直的方向上蚀刻第一堆叠结构3000来形成第二堆叠结构3000'。
例如，蚀刻第一堆叠结构3000以形成第二堆叠结构3000'的第一蚀刻工艺可以是干法蚀刻方法、湿法蚀刻方法、反应离子蚀刻(RIE)方法、电感耦合等离子体反应离子蚀刻(ICP-RIE)方法等。在干法蚀刻方法的情况下，各向异性蚀刻是可能的，并且干法蚀刻方法可以因此而适用于垂直蚀刻。当使用上述蚀刻方法时，蚀刻剂可以是Cl2、O2等。然而，公开不限于此。
在实施例中，可以通过干法蚀刻方法通过在深度方向上蚀刻第一堆叠结构3000来形成第二堆叠结构3000'。在图6中已经示出了第二堆叠结构3000'的侧表面与下基底1000的上表面垂直，但是第二堆叠结构3000'的侧表面也可以通过第一蚀刻工艺而形成为相对于下基底1000的上表面倾斜。
接下来，通过蚀刻第二堆叠结构3000'的第二蚀刻工艺来形成其中电极材料层3700'从发光器件芯300的侧表面突出的结构。
参照图7，通过执行蚀刻第二堆叠结构3000'的第二蚀刻工艺，可以使发光器件芯300的第二半导体层320的侧表面对准在电极材料层3700'的侧表面内部。
在实施例中，可以通过湿法蚀刻方法来执行形成其中电极材料层3700'从发光器件芯300的侧表面突出的结构的第二蚀刻工艺。可以使用蚀刻剂来执行第二蚀刻工艺。在第二蚀刻工艺中使用的蚀刻剂针对第二堆叠结构3000'的各个层可以具有不同的蚀刻速率(蚀刻选择性)。
例如，蚀刻剂的针对第一半导体3100'的蚀刻速率可以比蚀刻剂的针对第二半导体3200'、活性层3300'和电极材料层3700'的蚀刻速率大。蚀刻剂的针对第二半导体3200'的蚀刻速率可以比蚀刻剂的针对活性层3300'和电极材料层3700'的蚀刻速率大。蚀刻剂的针对活性层3300'的蚀刻速率可以比蚀刻剂的针对电极材料层3700'的蚀刻速率大。在实施例中，蚀刻剂可以包括可以不蚀刻电极材料层3700'的蚀刻剂组合物。因此，电极材料层3700'可以保持为具有相同的直径，而不被第二蚀刻工艺蚀刻。可以通过利用蚀刻剂的针对第二堆叠结构3000'的各个层的蚀刻速率之间的差异调整第二蚀刻工艺的工艺时间来形成其中电极材料层3700'从发光器件芯300的侧表面突出的结构。
电极材料层3700'的侧表面通过第二蚀刻工艺从第二半导体层320的侧表面突出，使得电极材料层3700'的下表面3700'BS可以包括与第二半导体层320叠置的第一区域3700'BS1和不与第二半导体层320叠置的第二区域3700'BS2。也就是说，电极材料层3700'的侧表面从第二半导体层320的侧表面突出，从而可以形成包括末梢部分的底切形状。由于底切形状而从第二半导体层320向外突出的电极材料层3700'的突出长度可以在20nm至120nm的范围内，但是不限于此。通过第二蚀刻工艺，电极材料层3700'可以从发光器件芯300的侧表面突出，并且可以在第二半导体层320和活性层330的侧表面上形成锥形角。
接下来，形成围绕发光器件芯300和电极材料层3700'的外表面的绝缘涂层3800。
参照图8，可以形成绝缘涂层3800以完全覆盖发光器件芯300和电极材料层3700'的外表面。具体地，绝缘涂层3800可以形成为完全覆盖发光器件芯300的侧表面以及电极材料层3700'的上表面3700'US、侧表面3700'SS和第二区域3700'BS2。可以也在下基底1000的前表面上形成绝缘涂层3800，以在被发光器件芯300暴露的缓冲材料层1200上形成绝缘涂层3800。
绝缘涂层3800可以包括包含在发光器件ED的绝缘膜380中的绝缘材料。可以通过将绝缘材料施用于发光器件芯300和电极材料层3700'的外表面的方法、将发光器件芯300和电极材料层3700'的外表面浸入绝缘材料中的方法等来形成绝缘涂层3800。然而，公开不限于此。作为示例，可以通过原子层沉积(ALD)来形成绝缘涂层3800。在图8中已经示出了绝缘涂层3800形成为单层膜，但是公开不限于此。当绝缘膜380包括包含多种绝缘材料层的双层膜时，可以通过顺序地堆叠多个绝缘涂层来形成绝缘涂层3800。
然后，通过执行第三蚀刻工艺来去除绝缘涂层3800的一部分。
结合图8来参照图9，通过执行去除绝缘涂层3800的一部分的第三蚀刻工艺使电极材料层3700'的上表面3700'US和侧表面3700'SS暴露。
作为部分地去除绝缘涂层3800的工艺，可以执行诸如作为各向异性蚀刻的干法蚀刻或回蚀的工艺。通过第三蚀刻工艺来去除绝缘涂层3800，从而可以暴露电极层370的上表面370US和侧表面370SS，并且可以不去除围绕发光器件芯300的侧表面的绝缘涂层3800。
当执行回蚀工艺作为第三蚀刻工艺时，电极材料层3700'的侧表面3700'SS从第二半导体层320的侧表面突出，使得形成在电极材料层3700'的第二区域3700'BS2下方的绝缘涂层3800可以被电极材料层3700'的末梢结构保护，而因此可以不被去除。也就是说，形成其中电极材料层3700'从第二半导体层320突出的底切形状，因此围绕第二半导体层320的绝缘膜380可以不被去除。通过第三蚀刻工艺部分地蚀刻电极材料层3700'的上表面3700'US，使得电极层370的厚度d370可以比电极材料层3700'的厚度d2700'小。然而，公开不限于此。
接下来，参照图10，将发光器件ED与下基底1000分离。可以通过将包括发光器件芯300、电极层370和绝缘膜380的结构与下基底1000分离来制造根据实施例的发光器件ED。将包括发光器件芯300、电极层370和绝缘膜380的结构与下基底1000分离的方法不受特别限制。可以通过物理分离方法或化学分离方法来执行将包括发光器件芯300、电极层370和绝缘膜380的结构与下基底1000分离的工艺。
在下文中，将描述其它实施例。在下面的实施例中，将省略或者简化与上述组件相同的组件的重复描述，并且将主要描述与上述组件不同的组件。
图11是根据另一实施例的发光器件的剖视图。
参照图11，根据实施例的发光器件ED_1与根据图2的实施例的发光器件的不同之处在于：与电极层370相邻的区域中的绝缘膜380_1的厚度针对各区域而不同。
具体地，围绕发光器件芯300的侧表面的绝缘膜380_1的厚度可以基本相同。然而，在通过去除上述绝缘涂层3800来形成绝缘膜380_1的第三蚀刻工艺中，设置在与电极层370的第二区域370BS2相邻的区域中的绝缘膜380_1可以被电极层370的末梢部分保护，因此可以不被蚀刻。因此，在该实施例的情况下，与电极层370的第二区域370BS2相邻的区域中的绝缘膜380_1的外表面可以与电极层370的侧表面370SS对齐。
图12是根据又一实施例的发光器件的剖视图。
参照图12，根据实施例的发光器件ED_2与根据图2的实施例的发光器件的不同之处在于：表面凹凸(或表面粗糙度)形成在电极层370_1的上表面370US_1上。
具体地，电极层370_1的上表面370US_1可以包括表面凹凸。表面凹凸可以在形成绝缘膜380的第三蚀刻工艺中通过去除上述绝缘涂层3800而形成。例如，当执行回蚀工艺作为第三蚀刻工艺时，电极层370_1的上表面370US_1也可以被部分地蚀刻，以包括表面凹凸。
图13是根据又一实施例的发光器件的剖视图。
参照图13，根据实施例的发光器件ED_3与根据图2的实施例的发光器件的不同之处在于：绝缘膜380_3也设置在电极层370的侧表面上。
具体地，结合图3来参照图13，绝缘膜380_3可以设置在电极层370的第二区域370BS2上，并且可以向外延伸以部分地设置在电极层370的侧表面370SS上。然而，绝缘膜380_3可以设置在电极层370的侧表面370SS上，但是可以暴露电极层370的侧表面370SS的至少一部分。电极层370的通过绝缘膜380_3暴露的侧表面370SS可以设置为与电极层370的上表面370US相邻。
绝缘膜380_3的厚度可以针对各区域而不同。围绕发光器件芯300的侧表面的绝缘膜380_3的厚度可以不同于设置在电极层370的侧表面370SS上的绝缘膜380_3的厚度。具体地，围绕发光器件芯300的侧表面的绝缘膜380_3的厚度可以比设置在电极层370的侧表面370SS上的绝缘膜380_3的厚度大。
此外，与电极层370接触的绝缘膜380_3的厚度可以根据与电极层370接触的区域而不同。例如，与电极层370的第二区域370BS2接触的第二绝缘膜380_3的厚度可以不同于与电极层370的侧表面370SS接触的第二绝缘膜380_3的厚度。具体地，与电极层370的第二区域370BS2接触的第二绝缘膜380_3的厚度可以比与电极层370的侧表面370SS接触的第二绝缘膜380_3的厚度大。
在该实施例的情况下，在与电极层370的第二区域370BS2相邻的区域中的绝缘膜380_3的外表面可以从电极层370的侧表面370SS向外突出。
当发光器件ED_3的制造工艺中的去除绝缘涂层3800(见图8)的第三蚀刻工艺的工艺时间短时，可以形成根据实施例的发光器件ED_3。在下文中，将结合图8来参照图14和图15描述图13的发光器件ED_3的制造工艺。
图14和图15是示出图13的发光器件的制造工艺中的一些的剖视图。图14和图15是示出用于形成发光器件ED_3的绝缘膜380_3的第三蚀刻工艺的另一示例的剖视图。
结合图7和图8来参照图14，在根据实施例的第三蚀刻工艺中，通过去除绝缘涂层3800的一部分来使电极材料层3700'的上表面3700'US和侧表面3700'SS的一部分暴露。通过第三蚀刻工艺，可以完全去除设置在电极材料层3700'的上表面3700'US上的绝缘涂层3800，并且可以仅部分地去除设置在电极材料层3700'的侧表面3700'SS上的绝缘涂层3800。通过第三蚀刻工艺去除的绝缘涂层3800可以包括设置在电极材料层3700'的侧表面3700'SS上但被设置为与电极材料层3700'的上表面3700'US相邻的绝缘涂层3800。
作为部分去除绝缘涂层3800的工艺，可以执行诸如作为上述各向异性蚀刻的干法蚀刻或回蚀的工艺。该实施例的第三蚀刻工艺的工艺时间可以比根据上面参照图9描述的实施例的发光器件ED的第三蚀刻工艺的工艺时间短。因此，在设置在电极材料层3700'的侧表面3700'SS上的绝缘涂层3800中，设置在侧表面3700'SS的下部分处的绝缘涂层3800未被完全去除，使得绝缘涂层3800可以部分地保留在电极材料层3700'的侧表面3700'SS上。然而，同样在这种情况下，如图14中所示，设置在电极材料层3700'的侧表面3700'SS上的绝缘涂层3800的一部分被蚀刻，使得设置在电极层370的侧表面3700'SS上的绝缘膜380_3的厚度可以比设置在发光器件芯300的侧表面上的绝缘膜380_3的厚度小。
然而，公开不限于此，并且在一些实施例中，第三蚀刻工艺的工艺时间可以与根据上面参照图9描述的实施例的发光器件ED的第三蚀刻工艺的工艺时间相同，但是使用单独的掩模可以使绝缘涂层3800部分地保留在电极材料层3700'的侧表面3700'SS上。
接下来，参照图15，将发光器件ED_3与下基底1000分离。将发光器件ED_3与下基底1000分离的工艺的详细描述将用上面参照图10提供的描述代替，因此省略。
图16是根据又一实施例的发光器件的剖视图。
参照图16，根据实施例的发光器件ED_4与根据图13的又一实施例的发光器件的不同之处在于：绝缘膜380_4设置为完全覆盖电极层370的侧表面。
具体地，参照图16，绝缘膜380_4可以设置在电极层370的第二区域370BS2上，并且可以向外延伸以设置为完全覆盖电极层370的侧表面370SS。绝缘膜380_4可以设置为完全覆盖电极层370的侧表面370SS。
图17是根据实施例的显示设备的平面图。
参照图17，显示设备10显示运动图像或静止图像。显示设备10可以指提供显示画面的所有电子装置。例如，提供显示画面的电视、膝上型计算机、监视器、广告牌、物联网(IoT)、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等可以包括在显示设备10中。
显示设备10包括提供显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下文中，将通过示例的方式描述其中无机发光二极管显示面板被应用为显示面板的示例的情况，但是公开不限于此，并且如果可适用，那么相同的技术精神可以应用于其它显示面板。
在下文中，在用于描述显示设备10的实施例的附图中限定了第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1和第二方向DR2可以是在一个平面中彼此垂直的方向。第三方向DR3可以是与其中定位有第一方向DR1和第二方向DR2的平面垂直的方向。第三方向DR3第一方向DR1和第二方向DR2中的每个垂直。在用于描述显示设备10的实施例中，第三方向DR3指显示设备10的厚度方向。
显示设备10在平面图中可以具有包括长边和短边并且其第一方向DR1比第二方向DR2长的矩形形状。其中显示设备10的长边和短边在平面图中相遇的拐角部分可以是直角，但是不限于此，并且也可以具有倒圆的弯曲形状。显示设备10的形状不限于上述形状，并且可以被各种修改。例如，显示设备10在平面图中的形状也可以是诸如正方形形状、具有倒圆的拐角(顶点)的四边形形状、其它多边形形状和圆形形状的其它形状。
显示设备10的显示表面可以设置在作为厚度方向的第三方向DR3上的一侧。在用于描述显示设备10的实施例中，除非另有陈述，否则“上部分”指在第三方向DR3上的一侧并指显示方向，“上表面”指朝向在第三方向DR3上的一侧的表面。此外，“下部分”指在第三方向DR3上的另一侧并指与显示方向相反的方向，“下表面”指朝向在第三方向DR3上的另一侧的表面。此外，“左”、“右”、“上”和“下”指当在平面图中观察显示设备10时的方向。例如，“右侧”指在第一方向DR1上的一侧，“左侧”指在第一方向DR1上的另一侧，“上侧”指在第二方向DR2上的一侧，“下侧”指在第二方向DR2上的另一侧。
显示设备10可以包括显示区域DA和非显示区域NDA。显示区域DA是其中可以显示画面的区域，非显示区域NDA是其中不显示画面的区域。显示区域DA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。
显示区域DA的形状可以遵循显示设备10的形状。例如，显示区域DA的形状在平面图中可以具有类似于显示设备10的整体形状的矩形形状。显示区域DA可以基本占据显示设备10的中心。
显示区域DA可以包括多个像素PX。多个像素PX可以布置在矩阵方向上。每个像素PX的形状在平面图中可以为矩形形状或正方形形状。然而，公开不限于此，每个像素PX的形状可以为其中每条边相对于一个方向倾斜的菱形形状。各个像素PX可以以条带型或PenTile型交替布置。
非显示区域NDA可以设置在显示区域DA周围。非显示区域NDA可以完全或部分地围绕显示区域DA。在实施例中，显示区域DA可以具有矩形形状，并且非显示区域NDA可以设置为与显示区域DA的四条边相邻。非显示区域NDA可以构成显示设备10的边框。包括在显示设备10中的线路、电路驱动器或其上安装有外部装置的垫(pad，也被称为“焊盘”)部分可以设置在非显示区域NDA中。
图18是根据实施例的显示设备的一个像素的示意性平面图。图19是沿着图18的线Qa-Qa'、线Qb-Qb'和线Qc-Qc'截取的剖视图。
参照图18，每个像素PX可以包括多个子像素SPX:SPX1、SPX2和SPX3。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，第三子像素SPX3可以发射第三颜色的光。第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，公开不限于此，并且各个子像素SPX1、SPX2和SPX3也可以发射相同颜色的光。在图18中已经示出了每个像素PX包括三个子像素SPX1、SPX2和SPX3，但是公开不限于此，并且每个像素PX可以包括更多数量的子像素SPX。
显示设备10的子像素SPX中的每个可以包括发射区域EMA和非发射区域(未示出)。发射区域EMA可以是其中发射从发光器件ED发射的光的区域，非发射区域可以是其中从发光器件ED发射的光不能到达并且因此不发射光的区域。
发射区域EMA可以包括其中设置有发光器件ED的区域和与其中设置有发光器件ED的区域相邻的区域。此外，发射区域EMA还可以包括其中从发光器件ED发射的光被其它构件反射或者折射然后发射的区域。
每个子像素SPX还可以包括设置在非发射区域中的切口区域(cutout area)CBA。切口区域CBA可以在第二方向DR2上设置在发射区域EMA的一侧。切口区域CBA可以设置在被设置为在第二方向DR2上彼此相邻的子像素SPX的发射区域EMA之间。
包括在一个像素PX中的各个子像素SPX的发射区域EMA可以布置为沿着第一方向DR1彼此间隔开。类似地，切口区域CBA可以布置为沿着第一方向DR1彼此间隔开。发射区域EMA和切口区域CBA可以布置为分别在第一方向DR1上彼此间隔开，并且可以在第二方向DR2上交替地布置。
切口区域CBA可以是其中包括在沿着第二方向DR2彼此邻近的各个子像素SPX中的电极21和22彼此分离的区域。发光器件ED可以不设置在切口区域CBA中。此外，针对每个子像素SPX设置的电极21和22的部分可以设置在切口区域CBA中。针对每个子像素SPX设置的电极21和22可以在切口区域CBA中彼此分离。
参照图19，显示设备10可以包括电路器件层CCL和设置在电路器件层CCL上的发光器件层。电路器件层CCL可以包括基底11以及设置在基底11上的缓冲层12、下金属层BML、有源材料层ACT、多个导电层、多个绝缘膜、过孔层19等。发光器件层可以设置在电路器件层CCL的过孔层19上，并且可以包括电极21和22、内堤IBK、发光器件ED、多个绝缘层51、52、53和54、外堤OBK等。
基底11可以是绝缘基底。基底11可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，基底11可以是刚性基底，但是也可以是可以弯曲、折叠或者卷曲的柔性基底。
下金属层BML可以设置在基底11上。下金属层BML可以是用于保护半导体层的有源材料层ACT免受外部光影响的光阻挡层。下金属层BML可以包括阻挡光的材料。例如，下金属层BML可以由阻挡光透射的不透明金属材料制成。
下金属层BML具有图案化形状。下金属层BML可以设置为至少覆盖显示设备10的晶体管TR的有源材料层ACT的沟道区，并且还可以设置为在晶体管TR的有源材料层ACT下方覆盖晶体管TR的整个有源材料层ACT。然而，公开不限于此，并且可以省略下金属层BML。
缓冲层12可以设置在下金属层BML上。缓冲层12可以设置为覆盖其上设置有下金属层BML的基底11的整个表面。缓冲层12可以用于保护晶体管TR免受湿气穿透易受湿气穿透的基底11的影响。缓冲层12可以包括交替堆叠的多个无机层。例如，缓冲层12可以形成为其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层交替堆叠的多个层。
半导体层可以设置在缓冲层12上。半导体层可以包括晶体管TR的有源材料层ACT。有源材料层ACT可以设置为与下金属层BML叠置。
半导体层可以包括多晶硅、氧化物半导体等。在实施例中，当半导体层包括多晶硅时，可以通过使非晶硅结晶来形成半导体层。在另一实施例中，半导体层可以包括氧化物半导体。氧化物半导体可以是例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铟镓锌锡(IGZTO)等。
栅极绝缘膜13可以设置在有源材料层ACT上。栅极绝缘膜13可以设置在其上设置有有源材料层ACT的缓冲层12上。栅极绝缘膜13可以用作晶体管TR的栅极绝缘膜。栅极绝缘膜13可以形成为包括无机材料(例如，氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy))的无机层，或者可以以其中堆叠有这种无机层的结构形成。
栅极导电层14可以设置在栅极绝缘膜13上。栅极导电层14可以包括晶体管TR的栅电极GE和存储电容器的第一电容电极CSE。
栅电极GE可以设置为在第三方向DR3上与有源材料层ACT的沟道区叠置。第一电容电极CSE可以设置为在第三方向DR3上与稍后将描述的晶体管TR的第二源/漏电极SD2叠置。第一电容电极CSE设置为在第三方向DR3上与第二源/漏电极SD2叠置，使得可以在第一电容电极CSE与第二源/漏电极SD2之间形成存储电容器。在一些实施例中，第一电容电极CSE和栅电极GE可以集成到一个层中。该集成的层的一部分可以包括栅电极GE，并且该集成的层的另一部分可以包括第一电容电极CSE。
栅极导电层14可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或者其合金中的任何一种制成的单层或多层。然而，公开不限于此。
层间绝缘膜15设置在栅极导电层14上。层间绝缘膜15可以设置在其上形成有栅极导电层14的栅极绝缘膜13上。层间绝缘膜15可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)的无机绝缘材料。
第一数据导电层16设置在层间绝缘膜15上。第一数据导电层16可以包括晶体管TR的第一源/漏电极SD1和第二源/漏电极SD2以及数据线DTL。
第一源/漏电极SD1和第二源/漏电极SD2可以分别通过穿透层间绝缘膜15和栅极绝缘膜13的接触孔电连接到有源材料层ACT的两端区域(例如，有源材料层ACT的掺杂区)。此外，晶体管TR的第二源/漏电极SD2可以通过穿透层间绝缘膜15、栅极绝缘膜13和缓冲层12的接触孔电连接到下金属层BML。
数据线DTL可以将数据信号施加到包括在显示设备10中的另一晶体管(未示出)。尽管未在图19中示出，但是数据线DTL可以连接到另一晶体管的源/漏电极。
第一数据导电层16可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或者其合金中的任何一种制成的单层或多层。然而，公开不限于此。
钝化层17设置在第一数据导电层16上。钝化层17用于覆盖并保护第一数据导电层16。钝化层17可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)的无机绝缘材料。
第二数据导电层18设置在钝化层17上。第二数据导电层18可以包括第一电压线VL1、第二电压线VL2和第一导电图案CDP。
高电位电压(或第一电源电压)可以供应到第一电压线VL1，并且比供应到第一电压线VL1的高电位电压(第一电源电压)低的低电位电压(或第二电源电压)可以供应到第二电压线VL2。第二电压线VL2可以电连接到第二电极22，以将低电位电压(第二电源电压)供应到第二电极22供应。此外，在显示设备10的制造工艺中，可以将用于使发光器件ED对准所必需的对准信号施加到第二电压线VL2。
第一导电图案CDP可以通过穿透钝化层17的接触孔电连接到晶体管TR的第二源/漏电极SD2。第一导电图案CDP可以通过稍后将描述的第一接触孔CT1电连接到第一电极21，以将从第一电压线VL1施加的第一电源电压传输到第一电极21。
第二数据导电层18可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或者其合金中的任何一种制成的单层或多层。然而，公开不限于此。
过孔层19设置在第二数据导电层18上。过孔层19可以设置在其上设置有第二数据导电层18的钝化层17上。过孔层19可以用于使表面平坦化。过孔层19可以包括有机绝缘材料(例如，诸如聚酰亚胺(PI)的有机材料)。
在下文中，将结合图18来参照图19详细地描述设置在过孔层19上的发光器件层的结构。
内堤IBK可以设置在过孔层19上。内堤IBK可以在平面图中具有其中在每个子像素SPX内在第二方向DR2上延伸的形状。内堤IBK可以彼此间隔开并且终止于在第二方向DR2上彼此相邻的子像素SPX之间的边界处，以不延伸到在第二方向DR2上邻近的其它子像素SPX。
包括在每个子像素SPX中的内堤IBK可以包括第一内堤IBK1和第二内堤IBK2。
第一内堤IBK1和第二内堤IBK2可以设置为在发射区域EMA中在第一方向DR1上彼此间隔开并彼此面对。通过将第一内堤IBK1和第二内堤IBK2设置为彼此间隔开而形成的空间可以提供其中设置有多个发光器件ED的区域。在图18中已经示出了每个子像素SPX包括两个内堤(例如，第一内堤IBK1和第二内堤IBK2)，但是公开不限于此。包括在每个子像素SPX中的内堤IBK的数量可以根据稍后将描述的电极21和22的形状或布置而比图18中所示的数量多。
内堤IBK：IBK1和IBK2可以直接设置在过孔层19上。内堤IBK可以具有其中其至少一部分从过孔层19的上表面突出的结构。内堤IBK的突出部分可以具有倾斜的侧表面。内堤IBK可以具有倾斜的侧表面，以用于将从发光器件ED发射并朝向内堤IBK的侧表面行进的光的行进方向改变为向上方向(例如，显示方向)。也就是说，如上所述，内堤IBK可以提供其中设置有发光器件ED的空间，并且也用作将从发光器件ED发射的光的行进方向改变为显示方向的反射分隔壁(reflective partition wall)。在图19中已经示出了内堤IBK的侧表面以线型形状倾斜，但是公开不限于此。例如，内堤IBK的侧表面(或外表面)可以具有弯曲的半圆形形状或半椭圆形形状。在实施例中，内堤IBK可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但是不限于此。
电极21和22可以设置在内堤IBK和通过内堤IBK暴露的过孔层19上。电极21和22可以包括第一电极21和第二电极22。
第一电极21和第二电极22中的每个可以在平面图中具有其中它在第二方向DR2上延伸的形状。第一电极21和第二电极22可以设置为在第一方向DR1上彼此间隔开并彼此面对。第一电极21和第二电极22在平面图中的形状可以分别与第一内堤IBK1和第二内堤IBK2在平面图中的形状基本类似，但是第一电极21和第二电极22的面积可以分别比第一内堤IBK1和第二内堤IBK2的面积大。
第一电极21可以在平面图中在第二方向DR2上延伸，以与在第一方向DR1上延伸的外堤OBK的部分区域叠置。第一电极21可以通过穿透过孔层19的接触孔CT1与第一导电图案CDP接触。第一电极21可以通过第一导电图案CDP电连接到晶体管TR。
第二电极22可以在平面图中在第二方向DR2上延伸，以与在第一方向DR1上延伸的外堤OBK的部分区域叠置。第二电极22可以通过穿透过孔层19的第二接触孔CT2与第二电压线VL2接触。
在图18和图19中已经示出了第一接触孔CT1和第二接触孔CT2设置为与外堤OBK叠置，但是公开不限于此。例如，第一接触孔CT1和第二接触孔CT2可以不与外堤OBK叠置，并且可以设置在被外堤OBK围绕的发射区域EMA中。
切口区域CBA可以定位在沿第二方向DR2彼此邻近的子像素SPX的发射区域EMA之间。第一电极21和第二电极22可以分别在子像素SPX中的切口区域CBA中与包括在沿第二方向DR2邻近的子像素SPX中的其它电极21和22分离。第一电极21和第二电极22的这种形状可以通过在显示设备10的制造工艺之中的设置发光器件ED的工艺之后在切口区域CBA中将各个电极21和22彼此断开的工艺来形成。然而，公开不限于此，并且一些电极21和22可以设置为延伸到在第二方向DR2上邻近的子像素SPX以与其它电极21和22成一体，或者可以仅分离第一电极21和第二电极22中的一者。
针对每个子像素SPX设置的第一电极21和第二电极22的形状和布置不受特别限制，只要第一电极21和第二电极22的至少部分区域设置为彼此间隔开并彼此面对以形成其中将设置发光器件ED的空间即可。在图18和图19中已经示出了针对每个子像素SPX设置一个第一电极21和一个第二电极22，但是公开不限于此，并且针对每个子像素SPX设置的第一电极21和第二电极22的数量可以多于一个。此外，设置在每个子像素SPX中的第一电极21和第二电极22不限于在平面图中具有其中它们在一个方向上延伸的形状，可以具有其中它们部分地弯曲或者弯折的形状，并且任何一个电极可以设置为围绕另一电极。
第一电极21可以设置在第一内堤IBK1上，以覆盖第一内堤IBK1的外表面。第一电极21可以从第一内堤IBK1的侧表面向外延伸，以部分地设置在过孔层19的通过第一内堤IBK1和第二内堤IBK2暴露的上表面上。
第二电极22可以设置在第二内堤IBK2上，以覆盖第二内堤IBK2的外表面。第二电极22可以从第二内堤IBK2的侧表面向外延伸，以部分地设置在过孔层19的通过第一内堤IBK1和第二内堤IBK2暴露的上表面上。第一电极21和第二电极22可以设置为在第一方向DR1上彼此间隔开，以使过孔层19的在第一内堤IBK1与第二内堤IBK2之间的区域中的至少一部分暴露。
第一电极21和第二电极22可以分别电连接到发光器件ED，并且可以将预定电压施加到第一电极21和第二电极22，使得发光器件ED发射光。例如，第一电极21和第二电极22可以通过稍后将描述的第一接触电极41和第二接触电极42电连接到设置在第一电极21与第二电极22之间的发光器件ED，并且施加到第一电极21和第二电极22的电信号可以通过第一接触电极41和第二接触电极42传输到发光器件ED。
在实施例中，第一电极21和第二电极22中的任何一个可以电连接到发光器件ED的阳极电极，而第一电极21和第二电极22中的另一个可以电连接到发光器件ED的阴极电极。然而，第一电极21和第二电极22不限于此，反之亦然。
电极21和22中的每个可以被用来在子像素SPX中形成电场，以使发光器件ED对准。发光器件ED可以通过形成在第一电极21和第二电极22上的电场而设置在第一电极21与第二电极22之间。在实施例中，显示设备10的发光器件ED可以通过喷墨印刷工艺喷射到电极21和22上。当包括发光器件ED的墨喷射到电极21和22上时，对准信号施加到电极21和22，以生成电场。分散在墨中的发光器件ED可以通过在电极21和22上生成的电场通过接收介电泳力而在电极21和22上对准。
电极21和22中的每个可以包括透明导电材料。作为示例，电极21和22中的每个可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)的材料，但是不限于此。在一些实施例中，电极21和22中的每个可以包括具有高反射率的导电材料。例如，电极21和22中的每个可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属作为具有高反射率的材料。在这种情况下，电极21和22中的每个可以反射从发光器件ED发射并朝向每个内堤IBK：IBK1和IBK2的侧表面行进的光，使得光在每个子像素SPX的显示方向上行进。公开不限于此，并且电极21和22中的每个可以具有其中堆叠有由透明导电材料制成的一个或更多个层和由具有高反射率的金属制成的一个或更多个层的结构，或者可以形成为包括透明导电材料和具有高反射率的金属的一个层。在实施例中，电极21和22中的每个可以具有ITO/银(Ag)/ITO/、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构，或者由包括铝(Al)、镍(Ni)、镧(La)等的合金制成。
第一绝缘层51可以设置在电极21和22上。第一绝缘层51设置在过孔层19以及第一电极21和第二电极22上，但是设置为暴露第一电极21和第二电极22的至少部分。第一绝缘层51可以完全形成在过孔层19以及第一电极21与第二电极22之间的区域上，但是可以设置为暴露第一电极21和第二电极22的与第一内堤IBK1和第二内堤IBK2叠置的部分。
第一绝缘层51可以具有形成为使得其上表面的一部分在第一电极21与第二电极22之间凹入的台阶。第一绝缘层51可以形成为使得其上表面的一部分由于由设置在其下方的构件(例如，第一电极21和/或第二电极22)形成的台阶而凹入。在一些实施例中，台阶形成在第一电极21与第二电极22之间，从而可以在第一绝缘层51的其一部分凹入的上表面与发光器件ED之间形成空的空间。第一绝缘层51与发光器件ED之间的空的空间可以填充有稍后将描述的构成第二绝缘层52的材料。然而，公开不限于此，并且可以不在第一电极21与第二电极22之间的第一绝缘层51中形成台阶。例如，第一绝缘层51可以包括平坦的上表面，使得发光器件ED设置在第一电极21与第二电极22之间。
第一绝缘层51可以使第一电极21和第二电极22彼此绝缘，同时保护第一电极210和第二电极220。此外，第一绝缘层51可以防止设置在第一绝缘层510上的发光器件ED与其它构件直接接触并被其它构件损坏。
外堤OBK可以设置在第一绝缘层51上。外堤OBK可以通过包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分而在整个显示区域DA中以网格状图案设置。外堤OBK可以横跨各个子像素SPX之间的边界设置，以划分邻近的子像素SPX。
根据实施例，外堤OBK可以形成为具有比内堤IBK的高度大的高度。外堤OBK可以在显示设备10的制造工艺的喷墨印刷工艺中执行防止墨溢出到相邻的子像素SPX中的功能。外堤OBK可以针对彼此不同的子像素SPX中的每个而将其中分散有不同发光器件ED的墨分离，使得这些墨不彼此混合。
外堤OBK可以设置为围绕针对每个子像素SPX设置的发射区域EMA和切口区域CBA，以划分发射区域EMA和切口区域CBA。第一电极21和第二电极22可以设置为在第二方向DR2上延伸，以与外堤OBK的在第一方向DR1上延伸的一部分交叉。各个电极21和22可以与设置在切口区域CBA和发射区域EMA之间的外堤OBK叠置，并且接触孔CT1和CT2可以形成在其中各个电极21和22与外堤OBK叠置的部分中。
外堤OBK可以像内堤IBK一样包括聚酰亚胺(PI)，但是不限于此。
发光器件ED可以在相应的电极21和22之间设置在第一绝缘层51上。发光器件ED可以具有其中它在一个方向上延伸的形状。在平面图中，多个发光器件ED可以设置为沿着相应的电极21和22延伸所沿的第二方向DR2彼此间隔开，并且可以对准为基本彼此平行。彼此间隔开的发光器件ED之间的间距不受特别限制。此外，发光器件ED可以具有其中它们在一个方向上延伸的形状，并且相应的电极21和22延伸所沿的方向和发光器件ED延伸所沿的方向可以基本彼此垂直。然而，公开不限于此，并且发光器件ED不与相应的电极21和22延伸所沿的方向垂直，并且也可以设置为相对于相应的电极21和22延伸所沿的方向倾斜。
如上所述，发光器件ED可以包括活性层330，以将特定波段的光发射到外部。显示设备10可以包括发射不同波段的光的发光器件ED。因此，可以分别从第一子像素SPX1、第二子像素SPX2和第三子像素SPX3发射第一颜色的光、第二颜色的光和第三颜色的光。然而，公开不限于此，并且设置在每个子像素SPX中的发光器件ED也可以包括包含相同材料的活性层330，以发射基本相同颜色的光。
第二绝缘层52可以部分地设置在被设置在第一电极21与第二电极22之间的发光器件ED上。第二绝缘层52可以设置为部分地围绕发光器件ED的外表面。第二绝缘层52可以设置在发光器件ED上，但是可以暴露发光器件ED的一端和另一端。
设置在发光器件ED上的第二绝缘层52的一部分可以在平面图中具有其中它在第一电极21与第二电极22之间在第二方向DR2上延伸的形状。作为示例，第二绝缘层52可以在每个子像素SPX内形成线型图案或岛状图案。如上所述，尽管在图17和图18中未示出，但是构成第二绝缘层52的材料可以设置在第一电极21与第二电极22之间并且可以填充在形成为凹入的第一绝缘层51与发光器件ED之间的空的空间中。
第二绝缘层52可以用于在显示设备10的制造工艺中固定发光器件ED，同时保护发光器件ED。
接触电极41和42可以设置在第二绝缘层52上。接触电极41和42可以包括第一接触电极41和第二接触电极42。
第一接触电极41和第二接触电极42可以在平面图中具有其中它们在一个方向上延伸的形状。第一接触电极41和第二接触电极42中的每个可以具有其中它在第二方向DR2上延伸的形状。第一接触电极41和第二接触电极42可以设置为在第一方向DR1上彼此间隔开并彼此面对。第一接触电极41和第二接触电极42可以在每个子像素SPX的发射区域EMA中形成条带图案。
第一接触电极41可以设置在第一电极21上。第一接触电极41可以与通过第一绝缘层51暴露的第一电极21接触。第一接触电极41可以与发光器件ED的一端接触。第一接触电极41可以与发光器件ED的一端和第一电极21接触，以用于将发光器件ED和第一电极21彼此电连接。第一接触电极41可以从发光器件ED的一端朝向第二绝缘层52延伸，以也设置在第二绝缘层52的部分区域上。
发光器件ED的通过第二绝缘层52暴露的一端可以通过第一接触电极41电连接到第一电极21，而发光器件ED的通过第二绝缘层52暴露的另一端可以通过第二接触电极42电连接到第二电极22。
第三绝缘层53设置在第一接触电极41上。第三绝缘层53可以使第一接触电极41和第二接触电极42彼此电绝缘。第三绝缘层53可以设置为覆盖第一接触电极41，但是可以不设置在发光器件ED的另一端上，使得发光器件ED可以与第二接触电极42接触。
第二接触电极42可以设置在第二电极22上。第二接触电极42可以与通过第一绝缘层51暴露的第二电极22接触。第二接触电极42可以与发光器件ED的另一端接触。第二接触电极42可以与发光器件ED的另一端和第二电极22接触，以用于将发光器件ED和第二电极22彼此电连接。第二接触电极42可以从发光器件ED的另一端朝向第二绝缘层52和第三绝缘层53延伸，以也设置在第二绝缘层52和第三绝缘层53的部分区域上。
第一接触电极41和第二接触电极42可以包括导电材料。例如，第一接触电极41和第二接触电极42可以包括ITO、IZO、ITZO、铝(Al)等。作为示例，接触电极41和42可以包括透明导电材料，但是不限于此。
第四绝缘层54可以完全设置在基底11上。第四绝缘层54可以用于保护设置在基底11上的构件免受外部环境的影响。
上述第一绝缘层51、第二绝缘层52、第三绝缘层53和第四绝缘层54中的每个可以包括无机绝缘材料或有机绝缘材料。在实施例中，第一绝缘层51、第二绝缘层52、第三绝缘层53和第四绝缘层54可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)或氮化铝(AlN)的无机绝缘材料。可选地，第一绝缘层51、第二绝缘层52、第三绝缘层53和第四绝缘层54可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、卡多(cardo)树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯、聚甲基丙烯酸甲酯-聚碳酸酯合成树脂的有机绝缘材料。然而，公开不限于此。
图20是示出图19的部分Q的示例的放大图。
在下文中，将参照图20来详细地描述第一绝缘层51、第一接触电极41、第二接触电极42和发光器件ED之间的布置关系。
结合图2和图19来参照图20，发光器件ED可以具有一端和另一端。发光器件ED的一端可以是在其中定位有第二半导体层320的一侧的一端，而发光器件ED的另一端可以是在其中定位有第一半导体层310的一侧的一端。
第二绝缘层52可以设置在发光器件ED的绝缘膜380上。第一接触电极41和第二接触电极42可以分别与发光器件ED的通过第二绝缘层52暴露的一端和另一端接触。
发光器件ED的一端可以与第一接触电极41接触。发光器件ED的一端可以与第一接触电极41接触，以电连接到第一电极21。发光器件ED的另一端可以与第二接触电极42接触。发光器件ED的另一端可以与第二接触电极42接触，以电连接到第二电极22。
第一接触电极41可以与发光器件ED的电极层370和绝缘膜380接触。具体地，第一接触电极41可以与电极层370的上表面370US和侧表面370SS接触。第一接触电极41可以与绝缘膜380的围绕第二半导体层320和活性层330的部分接触。第一接触电极41可以不与第二半导体层320和活性层330接触。
第二接触电极42可以与发光器件ED的第一半导体层310和绝缘膜380接触。具体地，第二接触电极42可以与第一半导体层310的下表面接触。第二接触电极42可以与绝缘膜380的围绕第一半导体层310的部分接触。
同时，发光器件ED的一端与第一接触电极41之间的接触面积可以不同于发光器件ED的另一端与第二接触电极42之间的接触面积。例如，发光器件ED的在其中设置有电极层370的一侧的一端与第一接触电极41之间的接触面积可以比发光器件ED的在其中设置有第一半导体层310的一侧的另一端与第二接触电极42之间的接触面积大。
在包括根据实施例的发光器件ED的显示设备10中，发光器件ED的绝缘膜380暴露电极层370的侧表面370SS的至少一部分，因此，第一接触电极41不仅与电极层370的上表面370US接触，而且还与电极层370的侧表面370SS接触，使得电极层370与第一接触电极41接触的接触面积可以增大。此外，发光器件ED的电极层370形成为具有比发光器件芯300的直径大的直径，使得电极层370的与第一接触电极41接触的接触面积可以增大。因此，发光器件ED与接触电极41和42之间的接触面积增大，使得发光器件ED与接触电极41和42之间的接触缺陷率可以减小。
图21是示出图19的部分Q的另一示例的放大图。
参照图21，该实施例与图20的实施例的不同之处在于：省略了第三绝缘层53。
具体地，第一接触电极41和第二接触电极42可以直接设置在第二绝缘层52上。第一接触电极41和第二接触电极42可以在第二绝缘层52上彼此间隔开，以暴露第二绝缘层520的一部分。通过第一接触电极41和第二接触电极42暴露的第二绝缘层52可以在暴露区域中与第四绝缘层54接触。
在该实施例中，在显示设备10中，即使省略了第三绝缘层53，第二绝缘层52也可以包括有机绝缘材料以执行固定发光器件ED的功能。此外，第一接触电极41和第二接触电极42可以通过单个掩模工艺被图案化并同时形成。因此，不需要用于形成第一接触电极41和第二接触电极42的附加掩模工艺，因此，可以改善显示设备10的工艺效率。除了省略了第三绝缘层53之外，该实施例与图20的实施例相同，因此将省略重复的描述。
图22是示出图19的部分Q的又一示例的放大视图。
图22示出了：在包括在显示设备10中的发光器件ED_5中，发光器件ED_5的绝缘膜380_5的一部分被蚀刻。
参照图22，在显示设备10的制造工艺之中的形成第二绝缘层52和/或第三绝缘层53的工艺中，发光器件ED_5的绝缘膜380_5的一部分也可以被部分地蚀刻。因此，绝缘膜380_5可以根据被设置为与其相邻的构件的相对布置而具有不同的厚度。
与第二绝缘层52叠置的绝缘膜380_5的厚度d1可以比不与第二绝缘层52叠置的绝缘膜380_5的厚度d2大。由于与第二绝缘层52叠置的绝缘膜380_5在制造工艺中未被蚀刻，因此与第二绝缘层52叠置的绝缘膜380_5的厚度d1可以比不与第二绝缘层52叠置的绝缘膜380_5的厚度d2大。
同时，绝缘膜380_5的一部分被蚀刻，因此，电极层370的第二区域370BS2还可以包括不与绝缘膜380_5接触的第三区域370BS3。电极层370的第三区域370BS3不是在发光器件ED_5的制造工艺中形成的，而是可以通过在显示设备10的制造工艺之中的形成第二绝缘层52和/或第三绝缘层53的工艺中蚀刻绝缘膜380_5的一部分来形成。具体地，设置在第二区域370BS2上的绝缘膜380_5的一部分在形成第二绝缘层52和/或第三绝缘层53的工艺中被蚀刻，以暴露电极层370的下表面370BS的一部分，从而可以形成第三区域370BS3。因此，在实施例中，第一接触电极41可以设置在电极层370的上表面370US、侧表面370SS的一部分和第三区域370BS3上。具体地，第一接触电极41可以与电极层370的上表面370US、侧表面370SS的一部分和第三区域370BS3接触。
在结束详细描述时，本领域技术人员将理解的是，在基本不脱离发明的原理的情况下，可以对优选实施例进行许多变化和修改。因此，所公开的发明的优选实施例仅在一般性和描述性意义上使用，而不是为了限制的目的。

Claims (27)

1.一种发光器件，所述发光器件包括：
发光器件芯，包括第一半导体层、设置在所述第一半导体层上的第二半导体层和设置在所述第一半导体层与所述第二半导体层之间的活性层；
电极层，设置在所述发光器件芯的所述第二半导体层上；以及
绝缘膜，围绕所述发光器件芯的侧表面，
其中，所述电极层的侧表面从所述第二半导体层的侧表面向外突出。
2.根据权利要求1所述的发光器件，其中，所述电极层的朝向所述第二半导体层的一个表面包括与所述第二半导体层叠置的第一区域和不与所述第二半导体层叠置的第二区域，并且
所述绝缘膜设置在所述第二区域上。
3.根据权利要求2所述的发光器件，其中，所述绝缘膜使所述电极层的所述侧表面的至少一部分暴露。
4.根据权利要求3所述的发光器件，其中，所述绝缘膜不设置在所述电极层的所述侧表面上。
5.根据权利要求4所述的发光器件，其中，在所述电极层的所述一个表面上的所述绝缘膜的外表面的直径与所述电极层的所述一个表面的直径相同。
6.根据权利要求2所述的发光器件，其中，所述第二区域设置为围绕所述第一区域。
7.根据权利要求6所述的发光器件，其中，所述第一区域的面积比所述第二区域的面积大。
8.根据权利要求2所述的发光器件，其中，所述绝缘膜的外表面在与所述第二区域相邻的区域中与所述电极层的所述侧表面对齐。
9.根据权利要求1所述的发光器件，其中，所述第二半导体层的最小直径比所述第一半导体层的最大直径大。
10.根据权利要求9所述的发光器件，其中，所述第二半导体层的直径从所述电极层朝向所述活性层减小。
11.根据权利要求10所述的发光器件，其中，所述活性层的直径从所述第二半导体层朝向所述第一半导体层减小。
12.根据权利要求11所述的发光器件，其中，所述第一半导体层的最大直径小于或者等于所述活性层的最小直径。
13.根据权利要求3所述的发光器件，其中，设置在所述第二区域上的所述绝缘膜的第一厚度不同于设置在所述电极层的所述侧表面上的所述绝缘膜的第二厚度。
14.根据权利要求13所述的发光器件，其中，所述第一厚度比所述第二厚度大。
15.根据权利要求1所述的发光器件，其中，所述绝缘膜具有在20nm至100nm的范围内的厚度，并且
所述电极层的所述侧表面在所述绝缘膜的厚度方向上从所述第二半导体层突出的突出长度在20nm至120nm的范围内。
16.一种用于发光器件的制造方法，所述方法包括：
在基底上形成发光器件芯和电极层，所述电极层设置在所述发光器件芯上；以及
形成围绕所述发光器件芯的侧表面的绝缘膜，
其中，所述发光器件芯和所述电极层的形成包括：使所述电极层的侧表面从所述发光器件芯的所述侧表面向外突出。
17.根据权利要求16所述的用于发光器件的制造方法，其中，所述发光器件芯包括：
第一半导体层，设置在所述基底上；
第二半导体层，设置在所述第一半导体层与所述电极层之间；以及
活性层，设置在所述第一半导体层与所述第二半导体层之间，
所述电极层的朝向所述第二半导体层的一个表面包括与所述第二半导体层叠置的第一区域和不与所述第二半导体层叠置的第二区域，并且
所述绝缘膜设置在所述第二区域上。
18.根据权利要求17所述的用于发光器件的制造方法，其中，所述绝缘膜使所述电极层的所述侧表面的至少一部分暴露。
19.根据权利要求17所述的用于发光器件的制造方法，其中，所述绝缘膜的形成包括：
形成覆盖所述发光器件芯和所述电极层的外表面的绝缘涂层；以及
通过去除所述绝缘涂层的一部分来使所述电极层的与所述电极层的所述一个表面相对的另一表面和所述电极层的所述侧表面的至少一部分暴露。
20.根据权利要求17所述的用于发光器件的制造方法，其中，所述第二半导体层的最小直径比所述第一半导体层的最大直径大。
21.根据权利要求20所述的用于发光器件的制造方法，其中，所述第二半导体层的直径从所述电极层朝向所述活性层减小，并且
所述活性层的直径从所述第二半导体层朝向所述第一半导体层减小。
22.一种显示设备，所述显示设备包括：
基底；
第一电极，设置在所述基底上；
第二电极，设置在所述基底上，并且与所述第一电极间隔开；以及
发光器件，设置在所述第一电极与所述第二电极之间，并且电连接到所述第一电极和所述第二电极，
其中，所述发光器件包括：发光器件芯，包括第一半导体层、设置在所述第一半导体层上的第二半导体层和设置在所述第一半导体层与所述第二半导体层之间的活性层；电极层，设置在所述发光器件芯的所述第二半导体层上；以及绝缘膜，围绕所述发光器件芯的侧表面，并且
所述电极层的侧表面从第二半导体层的侧表面向外突出。
23.根据权利要求22所述的显示设备，其中，所述电极层的朝向所述第二半导体层的一个表面包括与所述第二半导体层叠置的第一区域和不与所述第二半导体层叠置的第二区域，并且
所述绝缘膜设置在所述第二区域上。
24.根据权利要求23所述的显示设备，其中，所述绝缘膜使所述电极层的所述侧表面的至少一部分暴露。
25.根据权利要求23所述的显示设备，所述显示设备还包括：
第一接触电极，设置在所述发光器件的一端和所述第一电极上；以及
第二接触电极，设置在所述发光器件的另一端和所述第二电极上，
其中，所述第一接触电极和所述第二接触电极彼此电绝缘。
26.根据权利要求25所述的显示设备，其中，所述第一接触电极设置在所述电极层的与所述电极层的所述一个表面相对的另一表面和所述电极层的所述侧表面的一部分上。
27.根据权利要求26所述的显示设备，其中，所述第二区域包括不与所述绝缘膜叠置的第三区域，并且
所述第一接触电极还设置在所述第三区域上。
CN202080101758.8A 2020-06-05 2020-08-11 发光器件和发光器件的制造方法以及显示设备 Pending CN115702496A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0068445 2020-06-05
KR1020200068445A KR20210152086A (ko) 2020-06-05 2020-06-05 발광 소자, 이의 제조 방법 및 표시 장치
PCT/KR2020/010620 WO2021246572A1 (ko) 2020-06-05 2020-08-11 발광 소자, 이의 제조 방법 및 표시 장치

Publications (1)

Publication Number Publication Date
CN115702496A true CN115702496A (zh) 2023-02-14

Family

ID=78830426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080101758.8A Pending CN115702496A (zh) 2020-06-05 2020-08-11 发光器件和发光器件的制造方法以及显示设备

Country Status (4)

Country Link
US (1) US20230352621A1 (zh)
KR (1) KR20210152086A (zh)
CN (1) CN115702496A (zh)
WO (1) WO2021246572A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230167260A (ko) * 2022-05-31 2023-12-08 삼성디스플레이 주식회사 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672781B1 (ko) * 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102559097B1 (ko) * 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20190105537A (ko) * 2019-08-26 2019-09-17 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200023327A (ko) * 2020-02-13 2020-03-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Also Published As

Publication number Publication date
KR20210152086A (ko) 2021-12-15
WO2021246572A1 (ko) 2021-12-09
US20230352621A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
CN112951879A (zh) 显示装置
CN114365289A (zh) 发光器件、用于其的制造方法和包括其的显示装置
CN114830343A (zh) 显示装置
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
US20230006101A1 (en) Light-emitting element and display device comprising same
EP3866195B1 (en) Display device
US20210134769A1 (en) Display device
US20220393071A1 (en) Display device
CN114342095A (zh) 发光二极管和包括该发光二极管的显示装置
US11811010B2 (en) Display device and method of fabricating the same
US20230352621A1 (en) Light-emitting device, manufacturing method therefor, and display apparatus
CN115427877A (zh) 显示装置及其制造方法
KR20210132271A (ko) 표시 장치
KR20220019120A (ko) 표시 장치 및 그 제조 방법
CN114631192A (zh) 显示装置
US20230369542A1 (en) Light-emitting device, manufacturing method for light-emitting device, and display apparatus
CN115606003A (zh) 发光元件和包括该发光元件的显示装置
CN115485863A (zh) 发光器件和包括该发光器件的显示设备
KR20230013705A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230107435A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20240077536A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20230105727A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230099727A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230130184A (ko) 발광 소자 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination