CN114631192A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114631192A
CN114631192A CN202080077041.4A CN202080077041A CN114631192A CN 114631192 A CN114631192 A CN 114631192A CN 202080077041 A CN202080077041 A CN 202080077041A CN 114631192 A CN114631192 A CN 114631192A
Authority
CN
China
Prior art keywords
electrode
disposed
layer
light emitting
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080077041.4A
Other languages
English (en)
Inventor
金德星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114631192A publication Critical patent/CN114631192A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。显示装置包括：衬底；第一堤部结构和第二堤部结构，布置成在衬底上彼此间隔开；第一电极和第二电极，第一电极布置在第一堤部结构上，第二电极布置在第二堤部结构上；以及发光元件，布置在第一电极和第二电极之间，其中，堤部结构包括基础层、布置在基础层上的上部层、以及布置在基础层和上部层之间的中间层，并且第一电极布置成覆盖第一堤部结构。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
显示装置的重要性随着多媒体技术的发展而稳定地增加。响应于此，已经使用诸如有机发光显示器(OLED)、液晶显示器(LCD)等的各种类型的显示装置。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板或液晶显示面板的显示面板。发光显示面板可以包括例如发光二极管(LED)的发光元件，并且发光二极管的示例包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
发明内容
技术问题
本公开的方面提供了一种显示装置，该显示装置包括其中设置有发光元件的发射区域和其中设置有电路元件的非发射区域。
本公开的方面还提供了一种显示装置，通过在相同的工艺中形成设置在发射区域和非发射区域中的构件来减少该显示装置的制造工艺的数量。
应当注意的是，本公开的方面不限于此，并且根据以下描述，本文中未提及的其它方面对于本领域中的普通技术人员将是显而易见的。
技术方案
根据本公开的实施方式，显示装置包括：衬底；第一堤部结构和第二堤部结构，设置成在衬底上彼此间隔开；第一电极和第二电极，第一电极设置在第一堤部结构上，第二电极设置在第二堤部结构上；以及发光元件，设置在第一电极和第二电极之间，其中，堤部结构包括基础层、设置在基础层上的上部层、以及设置在基础层和上部层之间的中间层，并且第一电极设置成覆盖第一堤部结构。
衬底中可以限定有发射区域和非发射区域，并且第一堤部结构、第二堤部结构和发光元件可以设置在发射区域中。
显示装置还可以包括第一晶体管，第一晶体管设置在衬底的非发射区域中，并且包括第一有源材料层、设置在第一有源材料层上的第一栅电极、以及与第一有源材料层的至少部分区域接触的源/漏电极，其中，第一栅电极可以设置在与堤部结构的基础层相同的层处。
第一晶体管的源/漏电极可以设置在与堤部结构的上部层相同的层处。
第一电极可以至少部分地设置在非发射区域中，并且第一电极的设置在非发射区域中的一部分可以与第一晶体管的源/漏电极接触。
显示装置还可以包括第三堤部结构和第三电极，第三堤部结构设置在衬底的发射区域中且设置在第一堤部结构和第二堤部结构之间，第三电极设置在第三堤部结构上。
发光元件可以包括设置在第一堤部结构和第三堤部结构之间的第一发光元件和设置在第三堤部结构和第二堤部结构之间的第二发光元件，第一发光元件可以具有电连接到第一电极的一端，并且第二发光元件可以具有电连接到第二电极的一端。
显示装置还可以包括第一平坦化层和外堤部层，第一平坦化层设置在非发射区域中的源/漏电极上，外堤部层设置成围绕发射区域中的堤部结构。
从衬底的上表面到第一平坦化层的上表面的高度可以与从衬底的上表面到外堤部层的上表面的高度基本上相同。
堤部结构的中间层可以设置成围绕基础层的外表面。
上部层可以在厚度方向上与基础层的至少部分区域重叠，并且中间层介于上部层和基础层之间。
显示装置还可以包括设置在第一电极和第二电极上的至少部分区域上的第一绝缘层，其中，第一绝缘层可以设置成不与第一电极的设置在第一堤部结构上的一部分的至少部分区域重叠。
显示装置还可以包括设置在第一绝缘层的至少部分区域上的第二绝缘层，其中，第二绝缘层可以设置成使得第一电极的不与第一绝缘层重叠的部分被暴露。
发光元件可以设置在第一绝缘层上，并且第二绝缘层的至少一部分可以设置在发光元件上，并且设置成使得发光元件的两端被暴露。
显示装置还可以包括设置在第一电极上的第一接触电极和设置在第二电极上的第二接触电极，其中，第一接触电极可以与第一电极的不与第一绝缘层和第二绝缘层重叠的部分直接接触，并且与发光元件的暴露的一端直接接触。
根据本公开的实施方式，显示装置包括：衬底，衬底中限定有发射区域和非发射区域；第一半导体层，设置在衬底的非发射区域中并且包括第一晶体管的第一有源材料层；第一栅极绝缘层，设置在衬底和第一半导体层上；第一栅极导电层，设置在第一栅极绝缘层上，并且包括设置在非发射区域中的第一晶体管的第一栅电极和设置在发射区域中的多个基础层；层间绝缘层，包括设置在第一栅电极上的第一层间绝缘层和设置成覆盖多个基础层的多个中间层；第一数据导电层，包括第一晶体管的设置在第一层间绝缘层上的源/漏电极和设置在中间层上的多个上部层；多个电极，具有设置在上部层上并且彼此间隔开并且彼此面对的至少部分区域；以及至少一个发光元件，设置在多个电极之间。
基础层可以包括设置成彼此间隔开的第一基础层和第二基础层，中间层可以包括设置成覆盖第一基础层的第一中间层和设置成覆盖第二基础层的第二中间层，并且上部层可以包括设置在第一中间层上的第一上部层和设置在第二中间层上的第二上部层。
电极可以包括第一电极和第二电极，第一电极设置在第一上部层上并且设置成覆盖第一基础层和第一中间层，第二电极设置在第二上部层上并且设置成覆盖第二基础层和第二中间层，并且发光元件可以电连接到第一电极和第二电极。
显示装置还可以包括设置在第一电极上的第一接触电极和设置在第二电极上的第二接触电极，第一接触电极可以与第一电极和发光元件的一端直接接触，并且第二接触电极可以与第二电极和发光元件的另一端直接接触。
第一电极可以至少部分地设置在非发射区域中，并且第一电极的设置在非发射区域中的一部分与第一晶体管的源/漏电极接触。
显示装置还可以包括设置成覆盖第一电极和第二电极上的至少部分区域的第一绝缘层，其中，发光元件可以设置在第一绝缘层上。
显示装置还可以包括设置在第一绝缘层的至少部分区域上的第二绝缘层，其中，第二绝缘层的至少一部分可以设置在发光元件上，并且设置成使得发光元件的两端被暴露。
显示装置还可以包括设置在第一数据导电层上的平坦化层，其中，平坦化层可以包括设置成覆盖非发射区域的第一平坦化层和设置成围绕发射区域的外表面的外堤部层。
在详细描述和附图中包括其它实施方式的细节。
有利效果
根据实施方式的显示装置可以包括堤部结构，该堤部结构包括形成在与设置在非发射区域中的栅极导电层和数据导电层相同的层处的基础层和上部层。堤部结构可以设置在发射区域中，以形成在其中设置发光元件的区域。
根据实施方式，可以通过在与非发射区域的电路元件或布线相同的工艺中形成设置在发射区域中的堤部结构来减少显示装置的制造工艺的数量。
根据实施方式的效果不受上面举例说明的内容的限制，并且在本公开中包括更多的各种效果。
附图说明
图1是根据实施方式的显示装置的平面图；
图2是示出根据实施方式的包括在显示装置中的布线的示意性平面图；
图3是根据实施方式的包括在显示装置中的一个像素的等效电路图；
图4是示出根据实施方式的显示装置的一个像素的布局图；
图5是示出图4的一个子像素的布局图；
图6是沿着图4的线I-I'和线II-II'截取的剖视图；
图7是根据实施方式的发光元件的示意图；
图8至图15是示出根据实施方式的显示装置的制造工艺中的一些的剖视图；
图16是示出根据实施方式的显示装置的制造工艺的一个步骤的平面图；
图17至图19是示出根据实施方式的显示装置的制造工艺中的其它工艺的剖视图；
图20是根据另一实施方式的显示装置的剖视图；
图21是示出根据另一实施方式的显示装置的一个像素的布局图；
图22是示出图21的显示装置的一部分的剖视图；
图23是示出根据另一实施方式的显示装置的一个像素的布局图；
图24是示出根据另一实施方式的显示装置的一个像素的布局图；
图25是示出图24的显示装置的一部分的剖视图；
图26是示出根据另一实施方式的显示装置的一个像素的布局图；以及
图27是示出图26的显示装置的一部分的剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本发明，在附图中示出了本发明的优选实施方式。然而，本发明可以以不同的形式实现，并且不应该被解释为限于本文中阐述的实施方式。确切地说，提供这些实施方式使得本公开将是彻底和完整的，并且将向本领域中技术人员充分传达本发明的范围。
还将理解，当层被称为在另一层或衬底“上”时，它可以直接在所述另一层或衬底上，或者也可以存在居间层。在整个说明书中，相同的参考标记表示相同的组件。
将理解，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本发明的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参考附图描述实施方式。
图1是根据实施方式的显示装置的示意性平面图。
参考图1，显示装置10显示移动图像或静止图像。显示装置10可以指提供显示屏的所有电子装置。例如，显示装置10中可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网(IoT)、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置10包括提供显示屏的显示面板。显示面板的示例可以包括发光二极管(LED)显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下文中，将以示例的方式描述LED显示面板应用为显示面板的示例的情况，但是本公开不限于此，并且如果适用，相同的技术思想可以应用于其它显示面板。
显示装置10的形状可以被不同地修改。例如，显示装置10可以具有诸如以下形状：宽度大于长度的矩形形状、长度大于宽度的矩形形状、正方形形状、具有圆角(顶点)的矩形形状、其它多边形形状或圆形形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中，示出了具有宽度大于长度的矩形形状的显示区域DPA和显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示屏幕的区域，并且非显示区域NDA是其中不显示屏幕的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为非有效区域。显示区域DPA可以基本上占据显示装置10的中心。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置在矩阵方向上。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状，但不限于此，并且还可以是其每个侧边相对于一个方向倾斜的菱形形状。相应的像素PX可以交替地布置成条纹类型或蜂窝(pentile)类型。此外，像素PX中的每个可以包括发射特定波长带的光以显示特定颜色的一个或多个发光元件300。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个侧边相邻。非显示区域NDA可以构成显示装置10的边框。
图2是示出根据实施方式的包括在显示装置中的布线的示意性平面图。
参考图2，显示装置10可以包括多条布线。多条布线可以包括扫描线SCL、感测线SSL、数据线DTL、参考电压线RVL和第一电压线VDDL。此外，尽管未在附图中示出，但是多条布线还可以包括第二电压线VSSL。
扫描线SCL和感测线SSL可以在第一方向DR1上延伸。扫描线SCL和感测线SSL可以连接到扫描驱动器SDR。扫描驱动器SDR可以包括驱动电路。在非显示区域NDA中，扫描驱动器SDR可以设置在显示区域DPA的在第一方向DR1上的另一侧上，例如设置在显示区域DPA的左侧上，但不限于此。扫描驱动器SDR可以连接到信号连接布线CWL，并且信号连接布线CWL的至少一端可以通过在非显示区域NDA上形成焊盘WPD_CW而连接到外部装置。
数据线DTL和参考电压线RVL可以在与第一方向DR1交叉的第二方向DR2上延伸。第一电压线VDDL可以包括在第二方向DR2上延伸的部分。此外，第一电压线VDDL还可以包括在第一方向DR1上延伸的部分。因此，第一电压线VDDL可以具有网状结构，但不限于此。尽管在附图中未示出，但是与第一电压线VDDL类似，第二电压线VSSL还可以包括在第二方向DR2上延伸的部分和在第一方向DR1上延伸的部分。
布线焊盘WPD可以设置在数据线DTL、参考电压线RVL和第一电压线VDDL的至少一个端部处。每个布线焊盘WPD可以设置在非显示区域NDA中。在实施方式中，数据线DTL的布线焊盘WPD_DT(下文中，称为“数据焊盘”)可以设置在位于显示区域DPA的下侧上的非显示区域NDA中，显示区域DPA的下侧是显示区域DPA在第二方向DR2上的另一侧，并且参考电压线RVL的布线焊盘WPD_RV(下文中，称为“参考电压焊盘”)和第一电压线VDDL的布线焊盘WPD_VDD(下文中，称为“第一电力焊盘”)可以设置在位于显示区域DPA的上侧上的非显示区域NDA中，显示区域DPA的上侧是显示区域DPA是第二方向DR2上的一侧。作为另一示例，所有数据焊盘WPD_DT、参考电压焊盘WPD_RV和第一电力焊盘WPD_VDD可以设置在相同的区域中，例如，设置在位于显示区域DPA的上侧上的非显示区域NDA中。如上所述，外部装置可以安装在布线焊盘WPD上。外部装置可以通过各向异性导电膜、超声接合等安装在布线焊盘WPD上。
显示装置10的每个像素PX包括像素驱动电路。上述布线可以在穿过相应像素PX或围绕相应像素PX时将驱动信号施加到相应的像素驱动电路。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路中的晶体管和电容器的数量可以被不同地修改。在下文中，像素驱动电路将使用其中像素驱动电路包括三个晶体管和一个电容器的3T1C结构来描述作为示例，但是本公开不限于此，并且还可以应用各种其它修改的像素PX的结构，诸如2T1C结构、7T1C结构和6T1C结构。
图3是根据实施方式的包括在显示装置中的一个像素的等效电路图。
参考图3，除了发光元件EL之外，根据实施方式的显示装置的每个像素PX还包括三个晶体管TR1、TR2和TR3以及一个存储电容器Cst。
发光元件EL根据通过第一晶体管TR1供应的电流发射光。稍后将提供发光元件EL的详细描述。
发光元件EL的一端可以连接到第一晶体管TR1的第一源/漏电极，并且发光元件EL的另一端可以连接到第二电压线VSSL，其中低于第一电压线VDDL的高电位电压(第一源电压)VDD的低电位电压(第二源电压)VSS供应到第二电压线VSSL。
第一晶体管TR1根据其栅电极和源电极之间的电压差调节从第一电压线VDDL流向发光元件EL的电流，其中第一源电压供应到第一电压线VDDL。第一晶体管TR1的栅电极可以连接到第二晶体管TR2的第一源/漏电极，第一晶体管TR1的第一源/漏电极可以连接到发光元件EL的第一电极，并且第一晶体管TR1的第二源/漏电极可以连接到第一源电压VDD施加到其的第一电压线VDDL。
第二晶体管TR2由扫描线SCL的扫描信号导通，以将数据线DTL连接到第一晶体管TR1的栅电极。第二晶体管TR2的栅电极可以连接到扫描线SCL，第二晶体管TR2的第一源/漏电极可以连接到第一晶体管TR1的栅电极，并且第二晶体管TR2的第二源/漏电极可以连接到数据线DTL。
第三晶体管TR3由感测线SSL的感测信号导通，以将参考电压线RVL连接到第一晶体管TR1的第一源/漏电极。第三晶体管TR3的栅电极可以连接到感测信号线SSL，第三晶体管TR3的第一源/漏电极可以连接到参考电压线RVL，并且第三晶体管TR3的第二源/漏电极可以连接到第一晶体管TR1的第一源/漏电极。
在实施方式中，第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的每个的第一源/漏电极可以是源电极，并且第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的每个的第二源/漏电极可以是漏电极，但是本公开不限于此，并且反之亦然。
电容器Cst形成在第一晶体管TR1的栅电极和第一源/漏电极之间。存储电容器Cst存储第一晶体管TR1的栅电压和第一源/漏电压之间的差电压。
此外，第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的每个可以形成为薄膜晶体管。此外，图3中主要描述了第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的每个形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但本公开不限于此。即，第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的每个可以形成为P型MOSFET，或者第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的一些可以形成为N型MOSFET，并且第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的其它晶体管可以形成为P型MOSFET。
在下文中，将参考其它附图详细地描述根据实施方式的显示装置10的一个像素PX的结构。
图4是示出根据实施方式的显示装置的一个像素的布局图。
参考图4，多个像素PX中的每个可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可以发射第一颜色的光，第二子像素PX2可以发射第二颜色的光，以及第三子像素PX3可以发射第三颜色的光。第一颜色可以是蓝色，第二颜色可以是绿色，以及第三颜色可以是红色。然而，本公开不限于此，并且相应的子像素PXn也可以发射相同颜色的光。另外，已经在图4中示出像素PX包括三个子像素PXn，但本公开不限于此，并且像素PX可以包括更多数量的子像素PXn。
此外，显示装置10的像素PX中的每个可以包括发射区域EMA和非发射区域NEA。第一子像素PX1可以包括第一发射区域EMA1和第一非发射区域NEA1，第二子像素PX2可以包括第二发射区域EMA2和第二非发射区域NEA2，以及第三子像素PX3可以包括第三发射区域EMA3和第三非发射区域NEA3。发射区域EMA可以限定为其中从设置在每个像素PX中的发光元件300发射的光被发射的区域。如稍后所述，发光元件300包括有源层330，有源层330可以无方向性地发射特定波长带的光。从发光元件300的有源层330发射的光可以在发光元件300的横向方向以及朝向发光元件300的两端的方向上发射。每个子像素PXn的发射区域EMA可以包括其中设置有发光元件300的区域，并且包括与发光元件300相邻并且其中从发光元件300发射的光被发射的区域。此外，本公开不限于此，并且发射区域EMA还可以包括其中从发光元件300发射的光被其它构件反射或折射并且然后被发射的区域。
每个像素PX或子像素PXn包括像素驱动电路，像素驱动电路可以设置在每个像素PX或子像素PXn的非发射区域NEA中。即，非发射区域NEA可以是其中设置有构成每个像素PX或子像素PXn的像素驱动电路的电路元件或多条布线的区域。此外，非发射区域NEA可以是除了发射区域EMA之外的区域，并且可以是其中从发光元件300发射的光没有到达并且因此光不被发射的区域。在根据实施方式的显示装置10中，发射光的发光元件300和用于驱动发光元件300的电路元件可以设置在不同区域中，例如设置在发射区域EMA和非发射区域NEA中，并且可以在厚度方向上彼此不重叠。因此，显示装置100可以将光发射到其中设置有发光元件300的区域的上表面或后表面。此外，如稍后所述，可以在与非发射区域NEA的电路元件或布线相同的工艺中形成提供其中设置有发光元件300的区域的堤部结构410和420(参见图4)，并且可以减少显示装置10的制造工艺的数量。
在下文中，将参考其它附图更详细地描述包括在每个像素PX或子像素PXn中的组件的布置。
图5是示出图4的一个子像素的布局图。图6是沿着图4的线I-I'和线II-II'截取的剖视图。在图5中，为了便于解释，省略了设置在每个子像素PXn中的外堤部层450(参见图4)和第一平坦化层180(参见图4)。图6的部分I-I'是每个子像素PXn的非发射区域NEA的一部分的剖面，并且图6的部分II-II'是每个子像素PXn的发射区域EMA的一部分的剖面。
除了图4之外还参考图5和图6，显示装置10的每个像素PX或子像素PXn可以包括第一衬底110和设置在第一衬底110上的半导体层、多个导电层和多个绝缘层。多个导电层可以包括第一栅极导电层、第一数据导电层、电极和接触电极，以及多个绝缘层可以包括缓冲层115、第一栅极绝缘层130和第一钝化层150、第一层间绝缘层170、第一平坦化层180、第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550。半导体层和多个导电层可以构成上面参考图3描述的每个像素PX的晶体管TR1、TR2和TR3以及存储电容器Cst、多条信号线或电压线等。图6仅示出了设置在非发射区域NEA中的电路元件的第一晶体管TR1的剖面。将省略对每个子像素PXn的其它晶体管(例如，第二晶体管TR2和第三晶体管TR3)的描述。
首先，第一衬底110可以是绝缘衬底。第一衬底110可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，第一衬底110可以是刚性衬底，但是也可以是可以弯曲、折叠或卷曲的柔性衬底。发射区域EMA和非发射区域NEA可以限定在第一衬底110中，发光元件300可以设置在第一衬底110的发射区域EMA中，并且第一晶体管TR1等可以设置在第一衬底110的非发射区域NEA中作为电路元件。
第一光阻挡层BML1可以设置在第一衬底110上。第一光阻挡层BML1可以设置在第一衬底110的非发射区域NEA中，并且可以设置成与稍后将描述的第一晶体管TR1的第一有源材料层ACT的一部分重叠。第一光阻挡层BML1可以包括光阻挡材料以防止光入射在第一有源材料层ACT上。作为示例，第一光阻挡层BML1可以由阻挡光透射的不透明金属材料形成。然而，本公开不限于此，并且在一些情况下，可以省略第一光阻挡层BML1。
缓冲层115设置在第一衬底110上以及第一光阻挡层BML1上。缓冲层115可以设置在第一衬底110的整个非发射区域NEA和发射区域EMA中。缓冲层115可以形成在第一衬底110上，以便保护像素PX的晶体管TR1、TR2和TR3免于水蒸气渗透穿过第一衬底110(易于水蒸气渗透)，并且可以执行表面平坦化功能。缓冲层115可以包括交替堆叠的多个无机层。例如，缓冲层115可以形成为其中氧化硅层(SiOx)、氮化硅层(SiNx)和氮氧化硅(SiOxNy)的一个或多个无机层交替堆叠的多层。
半导体层设置在缓冲层115上。半导体层可以设置在每个像素PX或子像素PXn的非发射区域NEA中，以构成晶体管TR1、TR2和TR3中的每个的有源材料层。半导体层可以包括第一晶体管TR1的第一有源材料层ACT1、第二晶体管TR2的第二有源材料层ACT2和第三晶体管TR3的第三有源材料层ACT3。
这些有源层可以设置成与稍后将描述的第一栅极导电层的栅电极GE1、GE2和GE3部分地重叠。基于附图中的子像素PXn的非发射区域NEA的中心，第二有源材料层ACT2可以设置在作为该中心在第二方向DR2上的一侧的上侧上，并且第一有源材料层ACT1和第三有源材料层ACT3可以设置在作为该中心在第二方向DR2上的另一侧的下侧上。如附图中所示，第一晶体管TR1的第一有源材料层ACT1和第三晶体管TR3的第三有源材料层ACT3可以整体形成为单个半导体层，该单个半导体层的一部分可以是第一有源材料层ACT1，并且该单个半导体层的另一部分可以是第三有源材料层ACT3。
同时，在示例性实施方式中，半导体层可以包括多晶硅、单晶硅、氧化物半导体等。当半导体层包括多晶硅时，第一有源材料层ACT1可以包括第一掺杂区ACT1a、第二掺杂区ACT1b和第一沟道区ACT1c。第一掺杂区ACT1a和第二掺杂区ACT1b可以是掺杂有杂质的区。第一沟道区ACT1c可以设置在第一掺杂区ACT1a和第二掺杂区ACT1b之间。多晶硅可以通过使非晶硅结晶而形成。结晶方法的示例包括快速热退火(RTA)方法、固相结晶(SPC)方法、准分子激光退火(ELA)方法、金属诱导结晶(MILC)方法、顺序横向固化(SLS)方法等，但不限于此。作为另一示例，第一有源材料层ACT1可以包括单晶硅、低温多晶硅、非晶硅等。
然而，第一有源材料层ACT1不必限于上述示例。在示例性实施方式中，第一有源材料层ACT1可以包括氧化物半导体。在这种情况下，第一掺杂区ACT1a可以是第一导电区，以及第二掺杂区ACT1b可以是第二导电区。当第一有源材料层ACT1包括氧化物半导体时，氧化物半导体可以是包括铟(In)的氧化物半导体。在一些实施方式中，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌锡(IGZTO)等。然而，本公开不限于此。
第一栅极绝缘层130设置在半导体层和缓冲层115上。第一栅极绝缘层130可以设置在缓冲层115上以及半导体层上，即，第一有源材料层ACT1、第二有源材料层ACT2和第三有源材料层ACT3上。即，第一栅极绝缘层130可以整体设置在非发射区域NEA和发射区域EMA上。第一栅极绝缘层130可以用作第一晶体管TR1、第二晶体管TR2和第三晶体管TR3的栅极绝缘膜。第一栅极绝缘层130可以由例如氧化硅(SiOx)或氮化硅(SiNx)的无机材料形成，或者形成为其中堆叠有氧化硅(SiOx)和氮化硅(SiNx)的结构。
第一栅极导电层设置在第一栅极绝缘层130上。第一栅极导电层可以包括设置在非发射区域NEA中的第一晶体管TR1、第二晶体管TR2和第三晶体管TR3的栅电极GE1、GE2和GE3、扫描线SCL、感测线SSL、第二电压线VSSL、参考电压分布线RVT以及存储电容器Cst的第一电容电极CSE1以及设置在发射区域EMA中的堤部结构410和420的基础层411和421。
首先，第一晶体管TR1、第二晶体管TR2和第三晶体管TR的栅电极GE1、GE2和GE3可以设置成分别与第一有源材料层ACT1、第二有源材料层ACT2和第三有源材料层ACT3重叠。第一栅电极GE1可以与第一有源材料层ACT1的至少部分区域重叠，第二栅电极GE2可以与第二有源材料层ACT2的至少部分区域重叠，并且第三栅电极GE3可以与第三有源材料层ACT3的至少部分区域重叠。第一栅电极GE1可以电连接到稍后将描述的存储电容器Cst的第一电容电极CSE1。第二栅电极GE2可以电连接到稍后将描述的扫描线SCL，并且第三栅电极GE3可以电连接到稍后将描述的感测线SSL。
扫描线SCL可以在第一方向DR1上延伸，以设置成超出相邻的子像素PXn之间的边界。即，在第一方向DR1上彼此相邻的多个像素PX或子像素PXn可以彼此共享一条扫描线SCL。扫描线SCL可以相对于子像素PXn的非发射区域NEA的中心设置在作为在第二方向DR2上的一侧的上侧上。扫描线SCL可以通过稍后将描述的第一数据导电层的一部分电连接到第二晶体管TR2的第二栅电极GE2，并且可以将扫描信号传递到第二晶体管TR2。
感测线SSL也可以在第一方向DR1上延伸，以设置成超出相邻的子像素PXn之间的边界。即，在第一方向DR1上彼此相邻的多个像素PX或子像素PXn可以彼此共享一条感测线SSL。感测线SSL可以相对于子像素PXn的非发射区域NEA的中心设置在作为在第二方向DR2上的另一侧的下侧上。感测线SSL可以通过稍后将描述的第一数据导电层的一部分电连接到第三晶体管TR3的第三栅电极GE3，并且可以将感测信号传递到第三晶体管TR3。
参考电压分布线RVT可以设置在感测线SSL的在第二方向DR2上的另一侧上，并且可以在第一方向DR1上延伸。参考电压分布线RVT可以设置成从第一子像素PX1延伸到第三子像素PX3，并且每个像素PX(即，三个子像素PXn)可以彼此共享一条参考电压分布线RVT。参考电压分布线RVT可以电连接到稍后将描述的参考电压线RVL以及每个子像素PXn的第三晶体管TR3的第一源/漏电极。因此，参考电压分布线RVT可以将从参考电压线RVL施加的参考电压传递到第三晶体管TR3。
第二电压线VSSL可以设置在扫描线SCL的在第二方向DR2上的一侧上，并且可以在第一方向DR1上延伸。此外，第二电压线VSSL可以设置在显示装置10的非显示区域NDA中，并且还可以包括在第二方向DR2上延伸的部分。第二电压线VSSL的在第二方向DR2上延伸的部分可以连接到上述布线焊盘WPD，并且因此，可以施加第二源电压VSS。第二电压线VSSL可以电连接到稍后将描述的第二电极220(参见图4)以将第二源电压VSS施加到发光元件300。同时，已经在图4中示出第二电压线VSSL和第二电极220在非显示区域NDA中彼此连接，但本公开不限于此。在一些情况下，相应子像素PXn的第二电极220可以分别在第二电压线VSSL的在第一方向DR1上延伸的部分处电连接到第二电压线VSSL。
存储电容器Cst的第一电容电极CSE1设置在扫描线SCL和感测线SSL之间。存储电容器Cst的第一电容电极CSE1可以电连接到第一晶体管TR1的第一栅电极GE1和第二晶体管TR2的第二源/漏电极SDE4。
第二晶体管TR2的第二源/漏电极SDE4可以在其与第二有源材料层ACT2的一侧重叠的区域中通过第一接触孔CT1与第二有源材料层ACT2的一侧接触。第二源/漏电极SDE4可以连接到存储电容器Cst的第一电容电极CSE1。
同时，显示装置10可以包括设置在发射区域EMA中的堤部结构410和420，并且发光元件300可以设置在堤部结构410和420之间。堤部结构410和420可以包括第一堤部结构410和第二堤部结构420。第一堤部结构410和第二堤部结构420可以设置成用于每个子像素PXn，以在发射区域EMA形成在其中设置发光元件300的区域。
堤部结构410和420可以具有其中堆叠有多个层的多层结构。根据实施方式，堤部结构410和420可以分别包括基础层411和421、中间层417和427以及上部层412和422。这里，基础层411和421可以设置在与第一栅极导电层(即，第一晶体管TR1的第一栅电极GE1)相同的层处。即，第一栅极导电层还可以包括设置在发射区域EMA中的堤部结构410和420的基础层411和421。
第一堤部结构410和第二堤部结构420分别包括第一基础层411和第二基础层421，并且第一基础层411和第二基础层421中的每个直接设置在位于发射区域EMA中的第一栅极绝缘层130上。第一基础层411和第二基础层421可以在每个子像素PXn的发射区域EMA中在第二方向DR2上延伸，并且可以设置成在第一方向DR1上彼此间隔开并且彼此面对。第一基础层411和第二基础层421在第二方向DR2上测量的长度可以基本上彼此相同。第一基础层411和第二基础层421上还可以设置其它层，并且第一基础层411和第二基础层421以及其它层可以分别形成堤部结构410和420。
然而，设置在发射区域EMA中以便形成堤部结构410和420的第一基础层411和第二基础层421可以不与设置在非发射区域NEA中的电路元件和布线电连接。即，第一基础层411和第二基础层421可以设置在第一栅极导电层处，但是可以与电路元件和布线电绝缘，并且可以设置在发射区域EMA中，以便提供在其中设置发光元件300的区域。稍后将提供对堤部结构410和420的更详细描述。
第一栅极导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层或多层。然而，本公开不限于此。
第一钝化层150设置在第一栅极导电层上。第一钝化层150可以设置在非发射区域NEA中，以覆盖第一晶体管TR1、第二晶体管TR2和第三晶体管TR3的有源材料层ACT1、ACT2和ACT3、多条信号线等。第一钝化层150可以由例如氧化硅(SiOx)或氮化硅(SiNx)的无机材料形成，或者形成为其中堆叠有氧化硅(SiOx)和氮化硅(SiNx)的结构。
层间绝缘层设置在第一钝化层150和堤部结构410和420的基础层411和421上。层间绝缘层可以包括设置在非发射区域NEA的第一钝化层150上的第一层间绝缘层170、以及堤部结构410和420的设置在发射区域EMA的基础层411和421上的中间层417和427。第一层间绝缘层170和堤部结构410和420的中间层417和427可以设置在相同的层处并在相同的工艺中形成。
堤部结构410和420的中间层417和427可以包括设置在第一基础层411上的第一中间层417和设置在第二基础层421上的第二中间层427。第一中间层417和第二中间层427可以设置在与设置在非发射区域NEA中的第一层间绝缘层170相同的层处，并且可以设置成分别覆盖第一基础层411和第二基础层421。中间层417和427设置成分别覆盖基础层411和421的外表面，使得中间层417和427的下表面的部分可以与第一栅极绝缘层130直接接触。
第一层间绝缘层170可以用作第一栅极导电层和设置在第一层间绝缘层170上的其它层之间的绝缘膜。
第一层间绝缘层170和中间层417和427可以由例如氧化硅(SiOx)或氮化硅(SiNx)的无机材料形成，或者形成为其中堆叠有氧化硅(SiOx)和氮化硅(SiNx)的结构。
第一数据导电层设置在第一层间绝缘层170和中间层417和427上。第一数据导电层可以包括数据线DTL、第一电压线VDDL、参考电压线RVL、第一晶体管TR1、第二晶体管TR2和第三晶体管TR3的第一源/漏电极SDE1、SDE3和SDE5以及第二源/漏电极SDE2和SDE4、多个导电图案DP1和DP2、存储电容器Cst的第二电容电极CSE2、以及堤部结构410和420的上部层412和422。第一数据导电层的数据线DTL、第一电压线VDDL和参考电压线RVL可以遍及非发射区域NEA和发射区域EMA设置，第一数据导电层的第一晶体管TR1、第二晶体管TR2和第三晶体管TR3的第一源/漏电极SDE1、SDE3和SDE5以及第二源/漏电极SDE2和SDE4、多个导电图案DP1和DP2以及存储电容器Cst的第二电容电极CSE2可以设置在非发射区域NEA中，并且第一数据导电层的堤部结构410和420的上部层412和422可以设置在发射区域EMA中。
数据线DTL可以在第二方向DR2上延伸，以设置成超出相邻的子像素PXn之间的边界。例如，在第二方向DR2上彼此相邻的多个像素PX或子像素PXn可以彼此共享一条数据线DTL。数据线DTL可以相对于子像素PXn的非发射区域NEA的中心设置在作为在第一方向DR1上的一侧的右侧上。数据线DTL可以通过第二接触孔CT2与第二晶体管TR2的第二有源材料层ACT2的一侧接触。即，数据线DTL的一部分可以是第二晶体管TR2的第一源/漏电极SDE3，并且因此，施加到数据线DTL的数据信号可以被传递到第二晶体管TR2。
第一电压线VDDL也可以在第二方向DR2上延伸，以设置成超出相邻的子像素PXn之间的边界。例如，在第二方向DR2上彼此相邻的多个像素PX或子像素PXn可以彼此共享一条第一电压线VDDL。第一电压线VDDL可以相对于子像素PXn的非发射区域NEA的中心设置在作为在第一方向DR1上的另一侧的左侧上。第一电压线VDDL可以通过第三接触孔CT3与第一晶体管TR1的第一有源材料层ACT1的一侧接触。即，第一电压线VDDL的一部分可以是第一晶体管TR1的第一源/漏电极SDE1，并且因此，施加到第一电压线VDDL的第一源电压VDD可以被传递到第一晶体管TR1。
第一电压线VDDL和数据线DTL可以设置成用于每个子像素PXn。如附图中所示，第一电压线VDDL和数据线DTL可以相对于每个子像素PXn的中心分别设置在左侧和右侧上，并且可以在第二方向DR2上延伸以遍及发射区域NEA和发射区域EMA设置。设置在发射区域EMA中的第一电压线VDDL和数据线DTL可以设置在稍后将描述的外堤部层450下方。
一条参考电压线RVL可以设置在一个像素PX中，即，每三个子像素PXn中。例如，参考电压线RVL可以设置在作为第三子像素PXn的数据线DTL在第一方向DR1上的一侧的左侧上，并且可以在第二方向DR2上延伸。在第二方向DR2上彼此相邻的多个像素PX可以彼此共享一条参考电压线RVL。参考电压线RVL可以电连接到上述参考电压分布线RVT，并且通过参考电压线RVL施加的参考电压可以通过参考电压分布线RVT被传递到每个子像素PXn的第三晶体管TR3。
存储电容器Cst的第二电容电极CSE2设置在第一电压线VDDL和数据线DTL之间。存储电容器Cst的第二电容电极CSE2可以设置成与第一电容电极CSE1重叠，并且存储电容器Cst可以形成在第一电容电极CSE1和第二电容电极CSE2之间。存储电容器Cst的第二电容电极CSE2可以连接到第一晶体管TR1的第二源/漏电极SDE2。第一晶体管TR1的第二源/漏电极SDE2可以通过第四接触孔CT4与第一有源材料层ACT1的一部分和第一光阻挡层BML1接触。此外，第一晶体管TR1的第二源/漏电极SDE2也可以与第三晶体管TR3的第三有源材料层ACT3的一侧接触，以构成第三晶体管TR3的第二源/漏电极。
第三晶体管TR3的第一源/漏电极SDE5可以与第三有源材料层ACT3的一侧和参考电压分布线RVT接触。第三晶体管TR3的第一源/漏电极SDE5可以从参考电压分布线RVT接收参考电压。
第一数据导电层的第一导电图案DP1和第二导电图案DP2可以连接到第一栅极导电层的部分。第一导电图案DP1可以连接到扫描线SCL和第二晶体管TR2的第二栅电极GE2，并且可以将从扫描线SCL施加的扫描信号传递到第二晶体管TR2的第二栅电极GE2。第二导电图案DP2可以连接到感测线SSL和第三晶体管TR3的第三栅电极GE3，并且可以将从感测线SSL施加的感测信号传递到第三晶体管TR3的第三栅电极GE3。
同时，如上所述，堤部结构410和420可以分别包括设置在中间层417和427上的上部层412和422，并且上部层412和422可以设置在与第一晶体管TR1的源/漏电极SDE1和SDE2相同的层处。即，第一数据导电层还可以包括设置在发射区域EMA中的堤部结构410和420的上部层412和422。
第一堤部结构410和第二堤部结构420分别包括第一上部层412和第二上部层422，并且第一上部层412和第二上部层422分别直接设置在位于发射区域EMA中的第一中间层417和第二中间层427上。第一上部层412和第二上部层422可以分别具有与第一基础层411和第二基础层421相同的形状。例如，第一上部层412和第二上部层422可以在每个子像素PXn的发射区域EMA中在第二方向DR2上延伸，并且可以设置成在第一方向DR1上彼此间隔开并且彼此面对。基础层411和421、中间层417和427以及上部层412和422可以分别形成堤部结构410和420，并且稍后将描述的电极210和220可以分别设置在堤部结构410和420上。
然而，与基础层411和421类似，设置在发射区域EMA中以便形成堤部结构410和420的第一上部层412和第二上部层422可以不电连接到设置在非发射区域NEA中的电路元件和布线。即，第一上部层412和第二上部层422可以设置在第一数据导电层处，但是可以与电路元件和布线电绝缘，并且可以设置在发射区域EMA中，以便提供在其中设置发光元件300的区域。
详细地描述堤部结构410和420，第一堤部结构410和第二堤部结构420可以设置成与每个子像素PXn的发射区域EMA的中心部分相邻，并且可以设置成在第一方向DR1上彼此间隔开并且彼此面对。此外，第一堤部结构410和第二堤部结构420可以在每个子像素PXn的发射区域EMA中在第二方向DR2上延伸，但是可以终止以便不延伸到在第二方向DR2上相邻的其它子像素PXn。作为示例，第一堤部结构410和第二堤部结构420可以设置成用于每个子像素PXn以在整个显示装置10中形成图案。堤部结构410和420设置成在发射区域EMA中彼此间隔开并且彼此面对，使得可以在堤部结构410和420之间形成在其中设置发光元件300的区域。已经在附图中示出设置有一个第一堤部结构410和一个第二堤部结构420，但是本公开不限于此。在一些情况下，可以根据稍后将描述的电极210和220的数量来设置多个堤部结构410和多个堤部结构420，或者还可以设置更多数量的其它堤部结构410和420。
在根据实施方式的显示装置10中，设置在每个像素PX或子像素PXn的发射区域EMA中的组件(例如，堤部结构410和420)可以设置在与设置在非发射区域NEA中的组件(例如，晶体管TR1、TR2和TR3的栅电极GE1、GE2和GE3或源/漏电极)相同的层处。在根据实施方式的显示装置10中，用于驱动发光元件300的电路元件和提供在其中设置发光元件300的区域的堤部结构410和420可以在相同工艺中形成，并且因此，可以减少显示装置10的制造工艺的数量。此外，发射光的发光元件300以及用于驱动发光元件300的电路元件(例如，第一晶体管TR1)可以设置成不在厚度方向上彼此重叠，并且显示装置10可以朝向第一衬底110的其上设置有发光元件300的上表面或后表面发射光。
此外，第一堤部结构410和第二堤部结构420形成为其中堆叠有多个层的多层结构，并且因此可以具有其中其至少部分在第一衬底110的发射区域EMA中从第一衬底110的上表面突出的结构。第一堤部结构410和第二堤部结构420的突出部分可以具有倾斜侧表面，并且从设置在第一堤部结构410和第二堤部结构420之间的发光元件300发射的光可以朝向堤部结构410和420的倾斜侧表面行进。如稍后所述，当设置在堤部结构410和420上的电极210和220包括具有高反射率的材料时，从发光元件300发射的光可以被反射在堤部结构410和420的侧表面上并且在第一衬底110的向上方向上被发射。即，堤部结构410和420可以用作反射分隔壁，其将从发光元件300发射的光朝向向上方向反射，同时提供在其中设置发光元件300的区域。
多个电极210和220以及第一绝缘层510可以设置在发射区域EMA的第一数据导电层上。根据实施方式的显示装置10可以包括设置在堤部结构410和420上的多个电极210和220以及设置在多个电极210和220之间的多个发光元件300。多个电极210和220可以包括设置在第一堤部结构410上的第一电极210和设置在第二堤部结构420上的第二电极220。
如图5中所示，第一电极210可以设置成在每个子像素PXn的发射区域EMA内在第二方向DR2上延伸。第一电极210不延伸到在第二方向DR2上相邻的其它子像素PXn，并且可以设置成与围绕每个子像素PXn的发射区域EMA的外堤部层450间隔开。此外，第一电极210的至少部分区域可以设置在非发射区域NEA中。第一电极210可以通过设置在非发射区域NEA中的其一部分电连接到第一晶体管TR1。作为示例，如图6中所示，第一电极210的设置在非发射区域NEA中的部分可以与第一晶体管TR1的第二源/漏电极SDE2直接接触。设置在相应子像素PXn中的第一电极210可以从相应的第一晶体管TR1接收不同的电信号。然而，已经在该附图中示出第一电极210设置成部分地覆盖第一晶体管TR1的第二源/漏电极SDE2，但本公开不限于此。在一些实施方式中，至少一个层还可以设置在第一电极210和第一源/漏电极SDE2之间，并且第一电极210可以通过穿透至少一个层的接触孔与第一源/漏电极SDE2接触。此外，在一些情况下，第一电极210可以通过设置在另一层上的桥接部与第一源/漏电极SDE2电连接。
第二电极220可以包括设置成在第一方向DR1上延伸的第二电极主干部220S和在第二方向DR2上从第二电极主干部220S分支的第二电极分支部S220B。
第二电极主干部220S可以设置成在第一方向DR1上延伸以横穿其它子像素PXn。即，在第一方向DR1上彼此相邻的多个子像素PXn或像素PX可以彼此共享一个第二电极主干部220S。第二电极主干部220S可以电连接到第二电压线VSSL。例如，第二电极主干部220S可以通过一个电极接触孔CNTS电连接到第二电压线VSSL，该电极接触孔CNTS在位于其中设置有多个像素PX或子像素PXn的显示区域DPA的外侧部分处的非显示区域NDA中。与第一电极210不同，第二电极220可以在彼此共享一个第二电极主干部220S的像素PX或子像素PXn中接收相同的电信号。然而，本公开不限于此，并且在一些实施方式中，第二电极主干部220S可以从第二电极220省略，并且针对每个子像素PXn设置的第二电极220中的每个可以电连接到第二电压线VSSL。
第二电极分支部220B可以在第一方向DR1上与第一电极210彼此间隔开并且彼此面对。第二电极分支部220B可以在第二方向DR2上延伸，但是可以与非发射区域NEA间隔开，以便不设置在非发射区域NEA中。
多个电极210和220可以电连接到发光元件300，并且可以接收预定电压，使得发光元件300发射光。例如，多个电极210和220可以通过稍后将描述的接触电极261和262电连接到发光元件300，并且施加到电极210和220的电信号可以通过接触电极261和262传递到发光元件300。此外，电极210和220中的每个的至少一部分可以用于在子像素PXn中形成电场，以便对准发光元件300。
在示例性实施方式中，第一电极210可以是针对每个子像素PXn分离的像素电极，并且第二电极220可以是沿着每个子像素PXn公共连接的公共电极。第一电极210和第二电极220中的一个可以是发光元件300的阳极电极，并且第一电极210和第二电极220中的另一个可以是发光元件300的阴极电极。然而，第一电极210和第二电极220不限于此，并且反之亦然。
同时，如图6中所示，第一电极210可以设置在第一堤部结构410上，并且第二电极220的一部分或第二电极分支部220B可以设置在第二堤部结构420上。第一电极210和第二电极220可以设置成分别覆盖第一堤部结构410和第二堤部结构420。例如，第一电极210和第二电极220在一个方向上测量的宽度可以大于第一堤部结构410和第二堤部结构420在该一个方向上测量的宽度，使得第一电极210和第二电极220可以设置成分别覆盖第一堤部结构410和第二堤部结构420的外表面。因此，第一电极210和第二电极220的下表面的部分可以与第一栅极绝缘层130接触，并且第一电极210和第二电极220的下表面的其它部分可以分别与堤部结构410和420接触。
电极210和220中的每个可以包括透明导电材料。作为示例，电极210和220中的每个可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)的材料，但不限于此。在一些实施方式中，电极210和220中的每个可以包括具有高反射率的导电材料。例如，电极210和220中的每个可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属作为具有高反射率的材料。在这种情况下，入射在电极210和220中的每个上的光可以被反射以在每个子像素PXn的向上方向上发射。
此外，电极210和220可以具有其中堆叠有由透明导电材料制成的一个或多个层和由具有高反射率的金属制成的一个或多个层的结构，或者可以形成为包括透明导电材料和具有高反射率的金属的一个层。在示例性实施方式中，电极210和220中的每个可以具有ITO/银(Ag)/ITO/IZO的堆叠结构，或由包括铝(Al)、镍(Ni)、镧(La)等的合金制成。然而，本公开不限于此。
同时，已经在附图中示出一个第一电极210和一个第二电极220设置在每个子像素PXn中，但本公开不限于此。与堤部结构410和420类似，可以设置更多数量的第一电极210和第二电极220。此外，第一电极210和第二电极220不必具有其中它们在一个方向上延伸的形状，并且可以设置成各种结构。例如，第一电极210和第二电极220可以具有部分曲化或弯曲的形状，并且第一电极210和第二电极220中的任一个可以设置成围绕第一电极210和第二电极220中的另一个。第一电极210和第二电极220在布置结构及其形状方面没有特别限制，只要其至少部分区域彼此间隔开并且彼此面对，并且相应地，在第一电极210和第二电极220之间形成将在其中设置发光元件300的区域即可。
第一绝缘层510可以整体设置在发射区域EMA中，并且可以设置成使得电极210和220中的每个的部分区域被暴露。第一绝缘层510不仅可以设置在彼此间隔开的电极210和220或堤部结构410和420之间的区域中，而且也可以设置在相对于堤部结构410和420与该区域相对的外侧上。然而，第一绝缘层510可以包括形成为暴露第一电极210和第二电极220的上表面的部分的开口(未示出)。第一绝缘层510的开口可以形成为使得第一电极210和第二电极220的放置在堤部结构410和420上的部分的部分区域被暴露。
第一绝缘层510可以使第一电极210和第二电极220彼此绝缘，同时保护第一电极210和第二电极220。此外，第一绝缘层510可以防止设置在第一绝缘层510上的发光元件300与其它构件直接接触并且被其它构件损坏。然而，第一绝缘层510的形状和结构不限于此。
第一平坦化层180设置在非发射区域NEA的第一数据导电层上，并且外堤部层450设置在发射区域EMA的第一绝缘层510上。第一平坦化层180和外堤部层450可以设置在相同的层处，并且因此可以在一个工艺中同时形成。因此，在示例性实施方式中，从第一衬底110到第一平坦化层180和外堤部层450的上表面的高度可以彼此基本上相同。然而，本公开不限于此。
第一平坦化层180可以设置成完全覆盖非发射区域NEA中的第一数据导电层。第一平坦化层180可以用于平坦化由于设置在非发射区域NEA中的电路元件而形成的台阶，同时保护第一数据导电层。
外堤部层450可以设置在发射区域EMA的部分区域上，并且可以在与非发射区域NEA的第一平坦化层180相同的工艺中形成。然而，如图5中所示，第一平坦化层180可以设置成完全覆盖非发射区域NEA，但是外堤部层450可以设置成使得发射区域EMA的部分区域被暴露。
例如，外堤部层450可以设置在相应子像素PXn之间的边界处。外堤部层450可以设置成在第一方向DR1和第二方向DR2上延伸，并且可以设置成围绕堤部结构410和420以及电极210和220、以及其中堤部结构410和420与电极210和220之间设置有发光元件300的区域。即，外堤部层450可以在整个显示区域DPA中形成晶格图案。根据实施方式，外堤部层450的高度可以大于堤部结构410和420的高度。外堤部层450可以用于防止油墨在如稍后所述的显示装置10的制造工艺中的设置发光元件300的喷墨工艺中溢出到相邻的子像素SPXn中，同时划分相邻的子像素PXn。
发光元件300可以设置在第一电极210和第二电极220之间。发光元件300的一端可以电连接到第一电极210，并且发光元件300的另一端可以电连接到第二电极220。发光元件300可以具有电连接到稍后将描述的接触电极261和262的两端，并且可以通过接触电极261和262分别电连接到第一电极210和第二电极220。
多个发光元件300可以设置成彼此间隔开，并且可以基本上彼此平行地对准。彼此间隔开的发光元件300之间的间隔没有特别限制。在一些情况下，多个发光元件300可以设置成彼此相邻并且被分组，并且多个其它发光元件300可以被分组成其中它们与该多个发光元件300间隔开预定间隔的状态，或者多个发光元件300可以具有非均匀的密度，但是可以在一个方向上定向和对准。此外，在示例性实施方式中，发光元件300可以具有其中它们在一个方向上延伸的形状，并且相应电极(例如，第一电极210和第二电极分支部220B)沿其延伸的方向以及发光元件300沿其延伸的方向可以基本上彼此垂直。然而，本公开不限于此，并且发光元件300不垂直于相应电极沿其延伸的方向，并且还可以设置成倾斜于相应电极沿其延伸的方向。
根据实施方式的发光元件300可以包括有源层330，该有源层330包括不同材料以向外部发射不同波长带的光。根据实施方式的显示装置10可以包括发射不同波长带的光的发光元件300。第一子像素PX1的发光元件300可以包括发射其中心波长带为第一波长的第一光L1的有源层330，第二子像素PX2的发光元件300可以包括发射其中心波长带为第二波长的第二光L2的有源层330，并且第三子像素PX3的发光元件300可以包括发射其中心波长带为第三波长的第三光L3的有源层330。
因此，可以从第一子像素PX1发射第一光L1，可以从第二子像素PX2发射第二光L2，并且可以从第三子像素PX3发射第三光L3。在一些实施方式中，第一光L1可以是具有在450nm至495nm的范围内的中心波长带的蓝光，第二光L2可以是具有在495nm至570nm的范围内的中心波长带的绿光，并且第三光L3可以是具有在620nm至752nm的范围内的中心波长带的红光。
然而，本公开不限于此。在一些情况下，第一子像素PX1、第二子像素PX2和第三子像素PX3中的每个还可以包括相同类型的发光元件300以发射具有基本上相同颜色的光。
发光元件300可以在相应电极210和220之间设置在第一绝缘层510上。例如，发光元件300可以设置在设置于堤部结构410和420之间的第一绝缘层510上。然而，本公开不限于此，并且尽管在附图中未示出，但是设置在每个子像素PXn中的发光元件300中的至少一些也可以在除了在堤部结构410和420之间形成的区域之外的区域中，例如，在堤部结构410和420与外堤部层450之间。此外，发光元件300可以设置成使得其部分区域在厚度方向上与相应的电极210和220重叠。在这种情况下，发光元件300的一端可以设置在第一电极210上，并且发光元件300的另一端可以设置在第二电极220上。
同时，尽管未在附图中示出，但是发光元件300可以包括设置在与第一衬底110或第一绝缘层510的上表面平行的方向上的多个层。根据实施方式的显示装置10的发光元件300可以具有其中其在一个方向上延伸的形状，并且可以具有其中在一个方向上顺序地设置有多个半导体层的结构。发光元件300可以设置成使得发光元件300沿其延伸的一个方向平行于第一绝缘层510，并且发光元件300中包括的多个半导体层可以沿着平行于第一绝缘层510的上表面的方向顺序地设置。然而，本公开不限于此。在一些情况下，当发光元件300具有另一结构时，多个层可以设置在垂直于第一绝缘层510的方向上。稍后将参考其它附图提供对发光元件300的结构的更详细描述。
第二绝缘层520可以设置在非发射区域NEA的第一平坦化层180和发射区域EMA的外堤部层450、堤部结构410和420的部分以及发光元件300上。第二绝缘层520可以设置成完全覆盖非发射区域NEA中的第一平坦化层180，但是可以设置成暴露发射区域EMA中的发光元件300的两端以及第一电极210和第二电极220的上表面的部分。
例如，第二绝缘层520可以部分地设置在设置于第一电极210和第二电极220之间的发光元件300上。第二绝缘层520的设置在发光元件300上的一部分可以具有其中其在发射区域EMA的第一电极210和第二电极220之间在第二方向DR2上延伸的形状。作为示例，第二绝缘层520的部分区域可以在每个子像素PXn的发射区域EMA中形成条纹形或岛状图案。第二绝缘层520可以设置成部分地围绕发光元件300的外表面，以用于在显示装置10的制造工艺中固定发光元件300，同时保护发光元件300。这里，第二绝缘层520可以设置成使得发光元件300的一端和另一端被暴露，并且发光元件300的暴露的一端和另一端可以与稍后将描述的接触电极261和262接触。
此外，第二绝缘层520可以设置成覆盖外堤部层450、第一电极210和第二电极220，但是可以设置成使得第一电极210和第二电极220的上表面的部分被暴露。与第一绝缘层510类似，第二绝缘层520可以包括形成为暴露第一电极210和第二电极220的上表面的部分的开口(未示出)。第二绝缘层520的开口可以设置成与第一绝缘层510的开口重叠。因此，第一电极210和第二电极220的上表面的部分可以被暴露，因为第一绝缘层510和第二绝缘层520不设置在第一电极210和第二电极220的上表面的部分上，并且稍后将描述的接触电极261和262可以设置在暴露部分上。
多个接触电极261和262以及第三绝缘层530可以设置在发射区域EMA的第二绝缘层520上。
如图5中所示，多个接触电极261和262可以具有其中它们在一个方向上延伸的形状。多个接触电极261和262可以分别与发光元件300和电极210和220接触，并且发光元件300可以通过接触电极261和262从第一电极210和第二电极220接收电信号。
接触电极261和262可以包括第一接触电极261和第二接触电极262。第一接触电极261和第二接触电极262可以分别设置在第一电极210和第二电极220上。第一接触电极261可以设置在第一电极210上并且在第二方向DR2上延伸，并且第二接触电极262可以设置在第二电极220或第二电极分支部220B上并且在第二方向DR2上延伸。第一接触电极261和第二接触电极262可以在第一方向DR1上彼此间隔开并且彼此面对，并且可以在每个子像素PXn的发射区域EMA中形成条纹形图案。
在一些实施方式中，第一接触电极261和第二接触电极262在一个方向上测量的宽度可以分别等于或大于第一电极210和第二电极220或第二电极分支部220B在该一个方向上测量的宽度。第一接触电极261和第二接触电极262可以设置成分别覆盖第一电极210和第二电极220的上表面，同时分别与发光元件300的一端和另一端接触。然而，本公开不限于此，并且在一些情况下，第一接触电极261和第二接触电极262也可以设置成分别仅覆盖第一电极210和第二电极220的部分。
根据实施方式，发光元件300可以具有在其延伸的一个方向上在其端表面上暴露的半导体层，并且第一接触电极261和第二接触电极262可以在半导体层在其上被暴露的端表面上与发光元件300接触。然而，本公开不限于此。在一些情况下，发光元件300的两端的侧表面可以被部分地暴露。围绕发光元件300的半导体层的外表面的绝缘膜380(参见图7)可以在显示装置10的制造工艺中的形成覆盖发光元件300的外表面的第二绝缘层520的工艺中被部分地去除，并且发光元件300的暴露的侧表面可以与第一接触电极261和第二接触电极262接触。
已经在附图中示出一个第一接触电极261和一个第二接触电极262设置在一个子像素PXn中，但本公开不限于此。第一接触电极261和第二接触电极262的数量可以根据设置在每个子像素PXn中的第一电极210和第二电极220的数量而改变。
如图6中所示，第一接触电极261设置在第一电极210和第二绝缘层520上。第一接触电极261可以与发光元件300的一端和第一电极210的暴露的上表面接触。发光元件300的一端可以通过第一接触电极261电连接到第一电极210。
第三绝缘层530设置在第一接触电极261上。第三绝缘层530可以使第一接触电极261和第二接触电极262彼此电绝缘。第三绝缘层530可以设置成覆盖第一接触电极261，但是可以不设置在发光元件300的另一端上，使得发光元件300可以与第二接触电极262接触。第三绝缘层530可以在第二绝缘层520的上表面上与第一接触电极261和第二绝缘层520部分接触。第三绝缘层530的在第二电极220沿其设置的方向上的侧表面可以与第二绝缘层520的一个侧表面对准。然而，本公开不限于此。
第二接触电极262设置在第二电极220、第二绝缘层520和第三绝缘层530上。第二接触电极262可以与发光元件300的另一端和第二电极220的暴露的上表面接触。发光元件300的另一端可以通过第二接触电极262电连接到第二电极220。
即，第一接触电极261可以设置在第一电极210和第三绝缘层530之间，并且第二接触电极262可以设置在第三绝缘层530上。第二接触电极262可以与第二绝缘层520、第三绝缘层530、第二电极220和发光元件300部分接触。第二接触电极262的在第一电极210沿其设置的方向上的一端可以设置在第三绝缘层530上。第一接触电极261和第二接触电极262可以通过第二绝缘层520和第三绝缘层530彼此不接触。然而，本公开不限于此，并且在一些情况下，可以省略第三绝缘层530。
接触电极261和262可以包括导电材料。例如，接触电极261和262可以包括ITO、IZO、ITZO、铝(Al)等。然而，本公开不限于此。
第四绝缘层550可以第一衬底110上遍及发射区域EMA和非发射区域NEA整体设置。第四绝缘层550可以用于保护设置在第一衬底110上的构件免受外部环境的影响。
上述第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550中的每个可以包括无机绝缘材料或有机绝缘材料。在示例性实施方式中，第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550可以包括无机绝缘材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)或氮化铝(AlN)。此外，第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯、卡多(cardo)树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯、聚甲基丙烯酸甲酯-聚碳酸酯合成树脂等作为有机绝缘材料。然而，本公开不限于此。
同时，发光元件300可以是发光二极管。具体地，发光元件300可以是具有微米或纳米级尺寸并且由无机材料制成的无机发光二极管。无机发光二极管可以在两个电极之间对准，当在彼此面对的两个电极之间在特定方向上形成电场时，在该两个电极中形成极性。发光元件300可以通过形成在两个电极上的电场在两个电极之间对准。
根据实施方式的发光元件300可以具有其中其在一个方向上延伸的形状。发光元件300可以具有诸如杆形状、线形状或管形状的形状。在示例性实施方式中，发光元件300可以具有圆柱形形状或杆形状。然而，发光元件300不限于具有上述形状，并且可以具有各种形状。例如，发光元件300可以具有多边形棱柱形状，诸如立方体形状、长方体形状或六边形棱柱形状，或者具有其中其在一个方向上延伸但具有部分倾斜的外表面的形状。发光元件300中包括的稍后将描述的多个半导体可以具有其中其沿着一个方向顺序地设置或堆叠的结构。
发光元件300可以包括掺杂有任何导电类型(例如，p型或n型)杂质的半导体层。半导体层可以接收从外部电源施加的电信号并且将该电信号发射为特定波长带的光。
图7是根据实施方式的发光元件的示意图。
参考图7，发光元件300可以包括第一半导体层310、第二半导体层320、有源层330、电极层370和绝缘膜380。
第一半导体层310可以是n型半导体。作为示例，当发光元件300发射蓝色波长带的光时，第一半导体层310可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1、0≤y≤1且0≤x+y≤1)的半导体材料。例如，半导体材料可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。作为示例，第一半导体层310可以掺杂有n型掺杂剂，该n型掺杂剂可以是Si、Ge、Sn等。在示例性实施方式中，第一半导体层310可以由掺杂有n型Si的n-GaN制成。第一半导体层310的长度可以在1.5μm至5μm的范围内，但不限于此。
第二半导体层320设置在稍后将描述的有源层330上。第二半导体层320可以是p型半导体，并且作为示例，当发光元件300发射蓝色或绿色波长带的光时，第二半导体层320可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1、0≤y≤1且0≤x+y≤1)的半导体材料。例如，半导体材料可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。作为示例，第二半导体层320可以掺杂有p型掺杂剂，该p型掺杂剂可以是Mg、Zn、Ca、Se、Ba等。在示例性实施方式中，第二半导体层320可以由掺杂有p-型Mg的p-GaN制成。第二半导体层320的长度可以在0.05μm至0.10μm的范围内，但不限于此。
同时，已经在该附图中示出第一半导体层310和第二半导体层320中的每个配置为一个层，但本公开不限于此。根据一些实施方式，根据有源层330的材料，第一半导体层310和第二半导体层320中的每个还可以包括更多数量的层，例如，包覆层或拉伸应变势垒减小(TSBR)层。稍后将参考其它附图对此进行描述。
有源层330设置在第一半导体层310和第二半导体层320之间。有源层330可以包括具有单量子阱结构或多量子阱结构的材料。当有源层330包括具有多量子阱结构的材料时，有源层360可以具有其中多个量子层和多个阱层交替堆叠的结构。有源层330可以根据通过第一半导体层310和第二半导体层320施加的电信号通过电子-空穴对的结合来发射光。作为当有源层330发射蓝色波长带的光时的示例，有源层330可以包括诸如AlGaN或AlGaInN的材料。具体地，当有源层330具有多量子阱结构，即，其中量子层和阱层交替堆叠的结构时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。在示例性实施方式中，有源层330可以包括AlGaInN作为量子层的材料和AlInN作为阱层的材料，以发射具有450nm至495nm的中心波长带的蓝光，如上所述。
然而，本公开不限于此，并且有源层330可以具有其中具有大带隙能量的半导体材料和具有小带隙能量的半导体材料交替堆叠的结构，并且根据发射的光的波长带可以包括其它III族至V族半导体材料。由有源层330发射的光不限于蓝色波长带的光，并且在一些情况下，有源层330可以发射红色和绿色波长带的光。有源层330的长度可以在0.05μm至0.10μm的范围内，但不限于此。
同时，从有源层330发射的光不仅可以发射到发光元件300的在长度方向上的外表面，而且还可以发射到发光元件300的两个侧表面。从有源层330发射的光的方向性不限于一个方向。
电极层370可以是欧姆接触电极。然而，本公开不限于此，并且电极层370也可以是肖特基接触电极。发光元件300可以包括至少一个电极层370。已经在图7中示出发光元件300包括一个电极层370，但本公开不限于此。在一些情况下，发光元件300还可以包括更多数量的电极层370，或者也可以省略电极层37。即使电极层370的数量改变或发光元件30还包括另一结构，也可以类似地应用稍后将提供的发光元件300的描述。
当发光元件300电连接到电极210和220或接触电极261和262时，电极层370可以减小发光元件300与电极或接触电极之间的电阻。电极层370可以包括具有导电性的金属。电极层370可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。电极层370可以包括掺杂有n型或p型掺杂剂的半导体材料。电极层370可以包括相同材料或包括不同材料，但不限于此。
绝缘膜380设置成围绕上述多个半导体层以及电极层的外表面。在示例性实施方式中，绝缘膜380可以设置成至少围绕有源层330的外表面，并且可以在发光元件300沿其延伸的一个方向上延伸。绝缘膜380可以用于保护这些构件。作为示例，绝缘膜380可以形成为围绕这些构件的侧表面部分，但是可以形成为暴露发光元件300在长度方向上的两端。
已经在该附图中示出绝缘膜380形成为在发光元件300的长度方向上延伸以覆盖第一半导体层310至电极层370的侧表面，但本公开不限于此。绝缘膜380可以仅覆盖半导体层中的一些以及有源层330的外表面，或者仅覆盖电极层370的外表面的一部分，使得每个电极层370的外表面可以被部分地暴露。此外，绝缘膜380还可以形成为使得其上表面在与发光元件300的至少一端相邻的区域中的剖面中是圆形的。
绝缘膜380的厚度可以在10nm至1.0μm的范围内，但不限于此。绝缘膜380的厚度可以优选为约40nm。
绝缘膜380可以包括具有绝缘特性的材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlN)和氧化铝(Al2O3)。因此，可以防止当有源层330与电信号通过其传输到发光元件300的电极直接接触时可能发生的电短路。此外，绝缘膜380保护发光元件300以及有源层330的外表面，并且因此防止发光效率的降低。
此外，在一些实施方式中，绝缘膜380的外表面可以被表面处理。在制造显示装置10时，发光元件300可以以其中它们分散在预定油墨中的状态喷射和对准到电极上。这里，为了将发光元件300保持在其中发光元件300分散而不与油墨中的其它相邻的发光元件300聚集的状态下，可以对绝缘膜380的表面执行疏水或亲水处理。
发光元件300可以具有1μm至10μm或2μm至6μm且优选3μm至5μm的长度h。此外，发光元件300的直径可以在300nm至700nm的范围内，并且发光元件300的纵横比可以为1.2至100。然而，本公开不限于此，并且包括在显示装置10中的多个发光元件300也可以根据有源层330之间的成分差异而具有不同的直径。优选地，发光元件300的直径可以是约500nm。
在根据实施方式的显示装置10中，发射区域EMA中的提供在其中设置发光元件300的区域的堤部结构410和420和非发射区域NEA中的用于驱动发光元件300的电路元件可以设置在相同的层处。具体地，堤部结构410和420的基础层411和421以及上部层412和422可以分别设置在与第一晶体管TR1的第一栅电极GE1和源/漏电极SDE1和SDE2相同的层处，并且因此可以分别与第一晶体管TR1的第一栅电极GE1和源/漏电极SDE1和SDE2在一个工艺中同时形成。因此，可以减少根据实施方式的显示装置10的制造工艺的数量。
在下文中，将参考其它附图描述显示装置10的制造工艺。在下文中，将详细描述显示装置10的制造工艺的顺序，并且将省略形成相应构件的方法的描述。
图8至图15是示出根据实施方式的显示装置的制造工艺中的一些的剖视图。
首先，参考图8，制备第一衬底110，并且形成设置在第一衬底110上的第一光阻挡层BML1、缓冲层115、第一有源材料层ACT1和第一栅极绝缘层130。缓冲层115和第一栅极绝缘层130整体设置在第一衬底110上，并且第一光阻挡层BML1和第一有源材料层ACT1在第一衬底110上仅设置在非发射区域NEA中。
接下来，参考图9，在第一栅极绝缘层130上形成第一栅极导电层。在第一栅极绝缘层130上形成设置在非发射区域NEA中的第一栅电极GE1和设置在发射区域EMA中的第一基础层411和第二基础层421。如上所述，第一栅电极GE1以及第一基础层411和第二基础层421可以包括在第一栅极导电层中并且设置在相同的层处，并且可以在一个工艺中同时形成。
接下来，参考图10，在第一栅极导电层上形成层间绝缘层。在第一栅极导电层上形成完全覆盖非发射区域NEA的第一层间绝缘层170以及在发射区域EMA中设置成覆盖第一基础层411的第一中间层417和设置成覆盖第二基础层421的第二中间层427。如上所述，第一层间绝缘层170以及第一中间层417和第二中间层427可以包括在层间绝缘层中并且设置在相同的层处，并且可以在一个工艺中同时形成。
接下来，参考图11，在层间绝缘层上形成第一数据导电层。在层间绝缘层上形成设置在非发射区域NEA中的第一晶体管TR1的第一源/漏电极SDE1和第二源/漏电极SDE2以及在发射区域EMA中设置在第一中间层417上的第一上部层412和设置在第二中间层427上的第二上部层422。如上所述，第一晶体管TR1的源/漏电极SDE1和SDE2以及第一上部层412和第二上部层422可以包括在第一数据导电层中并且设置在相同的层处，并且可以在一个工艺中同时形成。通过上述工艺，可以在非发射区域NEA中形成第一晶体管TR1，并且可以在发射区域EMA中形成第一堤部结构410和第二堤部结构420。
接下来，参考图12和图13，在发射区域EMA的堤部结构410和420上形成第一电极210和第二电极220，并且形成覆盖第一电极210和第二电极220的第一绝缘材料层510'。图13的第一绝缘材料层510'中未形成开口(未示出)，使得第一绝缘材料层510'可以完全覆盖第一电极210和第二电极220。在后续工艺中，部分蚀刻第一绝缘材料层510'，并且形成暴露第一电极210和第二电极220的上表面的部分的开口(未示出)，使得可以形成第一绝缘层510。
接下来，参考图14，形成设置在非发射区域NEA的第一数据导电层上的第一平坦化层180和设置在发射区域EMA的第一绝缘层510上的外堤部层450。如上所述，在一个工艺中同时形成第一平坦化层180和外堤部层450。在一些实施方式中，第一平坦化层180和外堤部层450可以由诸如聚酰亚胺(PI)的有机绝缘材料形成，并且第一平坦化层180和外堤部层450的高度(例如，从第一衬底110的上表面到第一平坦化层180和外堤部层450的上表面的高度)可以基本上彼此相同。然而，本公开不限于此。
接下来，参考图15，在第一电极210和第二电极220之间或第一堤部结构410和第二堤部结构420之间设置发光元件300。在一些实施方式中，发光元件300可以以其中它们分散在预定油墨中的状态通过喷墨工艺喷射到每个像素PX或子像素PXn的发射区域EMA，并且可以通过在第一电极210和第二电极220之间形成电场的工艺在第一电极210和第二电极220之间对准。当分散在油墨中的发光元件300被喷射到发射区域EMA并且对准信号被施加到第一电极210和第二电极220时，可以在第一电极210和第二电极220之间形成电场，并且发光元件300可以接收由于电场产生的介电泳力。接收介电泳力的发光元件300可以在第一电极210和第二电极220之间对准，同时它们的定向方向和位置在油墨中改变。
这里，第一电极210和第二电极220中的任一个可以接地，并且交流(AC)电力可以施加到第一电极210和第二电极220中的另一个。例如，当第一电极210接地并且AC电力施加到第二电极220时，AC电力可以直接施加到第二电极220而不是第二电压线VSSL。如上所述，将AC电力施加到第二电极220的工艺可以通过在显示装置10的制造工艺中连接到第二电极220的布线来执行，并且随后可以执行断开布线的过程。
图16是示出根据实施方式的显示装置的制造工艺的一个步骤的平面图。
图16示出了第二电极主干部220S设置成在显示装置10的制造工艺中延伸到非显示区域NDA。参考图16，第二电极主干部220S在第一方向DR1上延伸，使得第二电极220也可以设置在非显示区域NDA中，并且尽管在附图中未示出，但是第二电极220可以接收通过设置在非显示区域NDA中的焊盘(未示出)施加的AC电力。当AC电力通过焊盘直接施加到第二电极220时，AC电力可以直接施加到第二电极220，而不经过电连接到第二电极220的布线，例如第二电压线VSSL。因此，能够防止显示装置10的电路元件和布线由于施加到电路元件和布线的AC电力而被损坏。
在发光元件300在第一电极210和第二电极220之间对准之后，可以执行断开第二电极主干部220S的部分区域CS(参见图16)的工艺。当显示装置10被驱动时，第二电极220可以通过第二电压线VSSL仅接收第二源电压VSS。
接下来，形成设置在第一电极210和第二电极220上的接触电极261和262，以将发光元件300以及第一电极210和第二电极220彼此电连接。
图17至图19是示出根据实施方式的显示装置的制造工艺中的其它工艺的剖视图。
首先，参考图17，在第一绝缘层510的部分区域和发光元件300上形成第二绝缘层520。尽管未在附图中示出，但是第二绝缘层520的形状可以通过在第一绝缘材料层510'(参见图15)上整体设置绝缘材料并且然后执行使第一电极210和第二电极220以及发光元件300的两端暴露的图案化工艺来形成。在图案化工艺中，也可以部分地去除第一绝缘材料层510'，并且因此可以形成第一绝缘层510。已经在该附图中示出第一电极210和第二电极220的上表面的部分被同时暴露，但本公开不限于此。在一些情况下，在执行稍后将描述的形成第一接触电极261和第三绝缘层530的工艺之后，可以执行使第二电极220的上表面的一部分暴露的工艺。
同时，在一些实施方式中，断开第二电极220的部分区域CS(参见图16)的工艺可以在与形成第二绝缘层520的工艺相同的工艺中执行。在形成第二绝缘层520的工艺中，当绝缘材料形成为覆盖第一绝缘材料层510'的上表面并且然后图案化时，也可以同时图案化第二电极220的部分区域CS(参见图16)。在这种情况下，可以进一步减少设置发光元件300的工艺与使第一电极210和第二电极220的部分暴露的工艺之间所需的工艺的数量。
接下来，参考图18和图19，形成设置在第一电极210上的第一接触电极261、设置在第一接触电极261上的第三绝缘层530和设置在第二电极220上的第二接触电极262。第一接触电极261、第三绝缘层530和第二接触电极262的布置和结构的描述与上述描述相同。
接下来，形成设置成覆盖设置在第一衬底110上的构件的第四绝缘层550，使得可以制造根据实施方式的显示装置10。
在下文中，将描述显示装置10的各种实施方式。
图20是根据另一实施方式的显示装置的剖视图。
参考图20，在根据实施方式的显示装置10_1中，可以省略第三绝缘层530。本实施方式与图6的实施方式的不同之处在于省略了第三绝缘层530。在下文中，将省略重叠描述，并且将主要描述与上述内容不同的内容。
在图20的显示装置10_1中，可以省略第三绝缘层530，并且第二接触电极262可以直接设置在第二绝缘层520_1上。在一些实施方式中，当第二绝缘层520_1包括有机绝缘材料时，第一接触电极261_1和第二接触电极262_1可以在一个工艺中同时形成。在设置发光元件300之后形成第二绝缘层520_1的工艺中，第一电极210和第二电极220的上表面的部分可以同时暴露，如图17中所示。此后，第一接触电极261_1和第二接触电极262_1同时形成，但是可以在设置在发光元件300上的第二绝缘层520上彼此间隔开。因此，第二接触电极262_1的下表面的一部分可以与第二绝缘层520_1直接接触。在根据本实施方式的显示装置10_1中，省略了第三绝缘层530，并且在一个工艺中同时形成第一接触电极261_1和第二接触电极262_1，使得可以进一步减少显示装置10_1的制造工艺的数量。
图21是示出根据另一实施方式的显示装置的一个像素的布局图。图22是示出图21的显示装置的一部分的剖视图。
参考图21和图22，在根据实施方式的显示装置10_2中，可以省略外堤部层450。本实施方式与图5的实施方式的不同之处在于省略了外堤部层450。在下文中，将省略重叠描述，并且将主要描述与上述内容不同的内容。
在图21和图22的显示装置10_2中，可以省略外堤部层450。如上所述，外堤部层450可以用于防止油墨在设置发光元件300的喷墨工艺中溢出到其它子像素SPXn中，同时划分相应的子像素PXn。然而，在一些情况下，当油墨可以定位在子像素PXn的发射区域EMA中时，可以省略外堤部层450。此外，当油墨溢出到其它子像素PXn中并不重要时，例如，当多个子像素PXn包括相同类型的发光元件300时，油墨可以喷射成溢出到多个子像素PXn。在这种情况下，可以省略外堤部层450，并且仅第一平坦化层180可以设置在非发射区域NEA上。
图23是示出根据另一实施方式的显示装置的一个像素的布局图。
参考图23，在根据实施方式的显示装置10_3中，可以省略第二电极主干部220S，并且第二电极220可以通过针对每个子像素PXn形成的电极接触孔CNTS电连接到第二电压线VSSL。本实施方式与图5的实施方式的不同之处在于省略了第二电极220的第二电极主干部220S。在下文中，将省略重叠描述，并且将主要描述与上述内容不同的内容。
在图23的显示装置10_3中，可以省略第二电极主干部220S。与第一电极210类似，第二电极220可以设置成用于每个子像素PXn，并且设置在多个子像素PXn中的第二电极220可以彼此分离。在这种情况下，第二电极220可以在第二方向DR2上延伸，并且可以电连接到第二电压线VSSL，其中第二电压线VSSL设置于在第一方向DR1上彼此相邻的子像素PXn之间。
具体地，参考图5，多个像素PX或子像素PXn可以布置在第一方向DR1和第二方向DR2上，并且也在布线(例如，第二电压线VSSL)设置在多个像素PX或子像素PXn中的每个中的情况下，多条布线可以在第一方向DR1上延伸。因此，已经在图5中示出一条第二电压线VSSL设置在一个像素PX或子像素PXn的非发射区域NEA的上侧上，但是第二电压线VSSL也可以设置成在发射区域EMA的下侧上延伸，如图23中所示。在这种情况下，第二电极220可以在第二方向DR2上延伸以与第二电压线VSSL部分地重叠，并且可以在其中第二电极220与第二电压线VSSL重叠的区域中通过电极接触孔CNTS电连接到第二电压线VSSL。在一些实施方式中，第二电压线VSSL可以与在第一方向DR1上延伸的外堤部层450的一部分重叠，并且第二电极220和第二电压线VSSL通过其彼此连接的电极接触孔CNTS可以形成在其中第二电压线VSSL与外堤部层450重叠的区域中。然而，本公开不限于此。
同时，如上所述，显示装置10还可以包括较多数量的堤部结构410和420或较多数量的电极210和220。
图24是示出根据另一实施方式的显示装置的一个像素的布局图。图25是示出图24的显示装置的一部分的剖视图。
参考图24和图25，根据实施方式的显示装置10_4还可以包括设置在第一堤部结构410_4和第二堤部结构420_4之间的第三堤部结构430_4、设置在第一电极210_4和第二电极220_4之间且设置在第三堤部结构430_4上的第三电极230_4、以及设置在第一接触电极261_4和第二接触电极262_4之间且设置在第三电极230_4上的第三接触电极263_4。本实施方式与图5和图6的实施方式的不同之处在于它还包括第三堤部结构430_4和第三电极230_4。在下文中，将省略重叠描述，并且将主要描述与上述内容不同的内容。
图24和图25的显示装置10_4还可以包括第三堤部结构430_4。第三堤部结构430_4可以具有与第一堤部结构410_4和第二堤部结构420_4基本上相同的结构。即，第三堤部结构430_4可以包括设置在第一栅极导电层上的第三基础层431_4、设置成覆盖第三基础层431_4的第三中间层437_4、以及设置在第三中间层437_4上并设置在第一数据导电层处的第三上部层432_4。第三基础层431_4、第三中间层437_4和第三上部层432_4的描述与上面关于第一基础层411_4、第一中间层417_4和第一上部层412_7的描述相同。第三堤部结构430_7可以设置成在第一堤部结构410_4和第二堤部结构420_4之间与第一堤部结构410_4和第二堤部结构420_4间隔开并且面对第一堤部结构410_4和第二堤部结构420_4，并且可以具有其中其在发射区域EMA中在第二方向DR2上延伸的形状。因此，可以在第一堤部结构410_4和第三堤部结构430_4之间以及第三堤部结构430_4和第二堤部结构420_4之间形成在其中设置发光元件300的区域，并且可以为每个子像素PXn设置更多数量的发光元件300。
第三电极230_4设置在第三堤部结构430_4上。第三电极230_4可以形成为使得其在一个方向上测量的宽度大于第三堤部结构430_4在该一个方向上测量的宽度，并且因此可以形成为围绕第三堤部结构430_4的外表面。此外，第三电极230_4可以形成在第三堤部结构430_4上，使得与第一电极210_4类似，其上表面的一部分被暴露，可以在第二方向DR1上延伸，并且可以设置成在第一电极210_4和第二电极220_4之间与第一电极210_4和第二电极220_4间隔开并且面对第一电极210_4和第二电极220_4。
然而，与第一电极210_4和第二电极220_4不同，第三电极230_4可以不与设置在每个像素PX或子像素PXn中的电路元件或布线电连接。第一电极210_4可以电连接到第一晶体管TR1的第二源/漏电极SDE2，并且第二电极220_4可以电连接到第二电压线VSSL，但是第三电极230_4可以是不与第一晶体管TR1的第二源/漏电极SDE2和第二电压线VSSL电连接的浮置电极。第三电极230_4可以是从电路元件或布线施加的电信号不直接传递到其并且传递到第一电极210_4和第二电极220_4的电信号流向其的电极。
第三接触电极263_4还可以设置在第三电极230_4上。第三接触电极263_4可以与设置在第一堤部结构410_4与第三堤部结构430_4之间的发光元件300和设置在第三堤部结构430_4与第二堤部结构420_4之间的发光元件300中的每个接触。设置在第一堤部结构410_4和第三堤部结构430_4之间的发光元件300可以各自具有与第一接触电极261_4接触的一端和与第三接触电极263_4接触的另一端，并且设置在第三堤部结构430_4和第二堤部结构420_4之间的发光元件300可以各自具有与第三接触电极263_4接触的一端和与第二接触电极262_4接触的另一端。此外，第三接触电极263_4还可以与第三电极230_4的暴露的上表面接触。因此，发光元件300可以通过第三接触电极263_4电连接到第三电极230_4。已经在附图中示出了一个第三堤部结构430_4、一个第三电极230_4和一个第三接触电极263_4，但是本公开不限于此，并且第三堤部结构430_4、第三电极230_4和第三接触电极263_4的数量可以多于附图中所示的数量。
当电信号通过第一电极210_4传递时，电信号可以被传递到设置在第一堤部结构410_4和第三堤部结构430_4之间的发光元件300的一端。电信号可以被传递到第三接触电极263_4和第三电极230_4，并且可以被传递到设置在第三堤部结构430_4和第二堤部结构420_4之间的发光元件300。设置在第一堤部结构410_4和第三堤部结构430_4之间的发光元件300和设置在第三堤部结构430_4和第二堤部结构420_4之间的发光元件300可以分别仅通过第一电极210_4接收电信号，并且可以彼此串联连接。根据实施方式的显示装置10_4还可以通过还包括第三堤部结构430_4、第三电极230_4和第三接触电极263_4且因此将多个发光元件300中的一些彼此串联连接而提高发光效率。
此外，显示装置10包括更多数量的第一电极210和第一堤部结构410，使得可以为每个子像素PXn设置更多数量的发光元件300，但是这些发光元件300可以彼此并联连接。
图26是示出根据另一实施方式的显示装置的一个像素的布局图。图27是示出图26的显示装置的一部分的剖视图。
参考图26和图27，根据实施方式的显示装置10_5可以包括多个第一堤部结构410_5，并且第二堤部结构420_5可以设置在多个第一堤部结构410_5之间。此外，第一电极210_5可以包括第一电极主干部210S_5和第一电极分支部210B_5，并且第二电极220_5可以包括设置在第一电极分支部210B_5之间的第二电极分支部220B_5。本实施方式与图5和图6的实施方式的不同之处在于它还包括多个第一堤部结构410_5以及第一电极210_5。在下文中，将省略重叠描述，并且将主要描述与上述内容不同的内容。
图26和图27的显示装置10_5可以包括多个第一堤部结构410_5，并且第二堤部结构420_5可以设置在多个第一堤部结构410_5之间。即，第一堤部结构410_5和第二堤部结构420_5可以交替地设置在每个子像素PXn的发射区域EMA中，并且可以彼此间隔开并且彼此面对。在第一堤部结构410_5和第二堤部结构420_5之间以及第二堤部结构420_5和第一堤部结构410_5之间形成在其中设置发光元件300的区域，使得可以设置更多数量的发光元件300。即，在本实施方式中，可以理解的是，与第二堤部结构420_5间隔开的第一堤部结构410_5还设置在图5和图6的实施方式中的第二堤部结构420_5的在第一方向DR1上的一侧上。
第一电极210_5可以包括在第一方向DR1上延伸的第一电极主干部210S_5和在第二方向DR2上从第一电极主干部210S_5分支的多个第一电极分支部210B_5。第一电极分支部210B_5可以分别设置在第一堤部结构410_5上，并且第一电极主干部210S_5可以将第一电极分支部210B_5彼此连接。第一电极210_5可以通过从第一电极主干部210S_5的一侧突出的部分电连接到第一晶体管TR1，并且可以将电信号传递到第一电极分支部210B_5中的每个。
第二电极220_5包括第二电极主干部220S_5和第二电极分支部220B_5。第二电极分支部220B_5可以设置在第二堤部结构420_5上，并且第二电极分支部220B_5的两侧可以分别与第一电极分支部210B_5间隔开并且面对第一电极分支部210B_5。即，在本实施方式中，可以理解的是，与第二电极分支部220B_5间隔开的第一电极分支部210B_5还设置在图5和图6的实施方式中的第二电极分支部220B_5在第一方向DR1上的一侧上，并且相应的第一电极分支部210B_5通过第一电极主干部210S_5彼此电连接。
此外，第一接触电极261_5可以设置在第一电极分支部210B_5上。与图5不同，可以设置更多数量的第一接触电极261_5。
发光元件300可以设置在形成在第一堤部结构410_5和第二堤部结构420_5之间的区域中的每个中，并且发光元件300中的每个的至少一端可以通过第一接触电极261_5电连接到第一电极分支部210B_5。与图24和图25的实施方式不同，在本实施方式中，设置在不同区域中的发光元件300可以具有分别电连接到第一电极分支部210B_5的至少一端，并且因此，可以同时从第一晶体管TR1接收电信号。此外，设置在不同区域中的发光元件300可以具有电连接到第二电极分支部220B_5的另一端，并且可以同时从第二电压线VSSL接收电信号。即，根据本实施方式的发光元件300可以彼此并联连接。其它构件的描述与上述描述相同，并且因此将省略其它构件的详细描述。
在结束详细描述时，本领域中技术人员将理解的是，在基本上不背离本发明的原理的情况下，可以对优选实施方式进行许多变化和修改。因此，所公开的本发明的优选实施方式仅用于一般性和描述性意义，而不是为了限制的目的。

Claims (23)

1.一种显示装置，包括：
衬底；
第一堤部结构和第二堤部结构，设置成在所述衬底上彼此间隔开；
第一电极和第二电极，所述第一电极设置在所述第一堤部结构上，所述第二电极设置在所述第二堤部结构上；以及
发光元件，设置在所述第一电极和所述第二电极之间，
其中，所述堤部结构包括基础层、设置在所述基础层上的上部层、以及设置在所述基础层和所述上部层之间的中间层，以及
所述第一电极设置成覆盖所述第一堤部结构。
2.根据权利要求1所述的显示装置，其中，所述衬底中限定有发射区域和非发射区域，以及
所述第一堤部结构、所述第二堤部结构和所述发光元件设置在所述发射区域中。
3.根据权利要求2所述的显示装置，还包括第一晶体管，所述第一晶体管设置在所述衬底的所述非发射区域中，并且包括第一有源材料层、设置在所述第一有源材料层上的第一栅电极和与所述第一有源材料层的至少部分区域接触的源/漏电极，
其中，所述第一栅电极设置在与所述堤部结构的所述基础层相同的层处。
4.根据权利要求3所述的显示装置，其中，所述第一晶体管的所述源/漏电极设置在与所述堤部结构的所述上部层相同的层处。
5.根据权利要求4所述的显示装置，其中，所述第一电极至少部分地设置在所述非发射区域中，以及
所述第一电极的设置在所述非发射区域中的一部分与所述第一晶体管的所述源/漏电极接触。
6.根据权利要求2所述的显示装置，还包括第三堤部结构和第三电极，所述第三堤部结构设置在所述衬底的所述发射区域中且设置在所述第一堤部结构和所述第二堤部结构之间，所述第三电极设置在所述第三堤部结构上。
7.根据权利要求6所述的显示装置，其中，所述发光元件包括设置在所述第一堤部结构与所述第三堤部结构之间的第一发光元件和设置在所述第三堤部结构与所述第二堤部结构之间的第二发光元件，
所述第一发光元件具有与所述第一电极电连接的一端，以及
所述第二发光元件具有与所述第二电极电连接的一端。
8.根据权利要求2所述的显示装置，还包括第一平坦化层和外堤部层，所述第一平坦化层在所述非发射区域中设置在所述源/漏电极上，所述外堤部层设置成在所述发射区域中围绕所述堤部结构。
9.根据权利要求8所述的显示装置，其中，从所述衬底的上表面到所述第一平坦化层的上表面的高度与从所述衬底的所述上表面到所述外堤部层的上表面的高度基本上相同。
10.根据权利要求1所述的显示装置，其中，所述堤部结构的所述中间层设置成围绕所述基础层的外表面。
11.根据权利要求10所述的显示装置，其中，所述上部层在厚度方向上与所述基础层的至少部分区域重叠，并且所述中间层介于所述上部层和所述基础层之间。
12.根据权利要求1所述的显示装置，还包括设置在所述第一电极和所述第二电极上的至少部分区域上的第一绝缘层，
其中，所述第一绝缘层设置成不与所述第一电极的设置在所述第一堤部结构上的一部分的至少部分区域重叠。
13.根据权利要求12所述的显示装置，还包括设置在所述第一绝缘层的至少部分区域上的第二绝缘层，
其中，所述第二绝缘层设置成使得所述第一电极的不与所述第一绝缘层重叠的一部分被暴露。
14.根据权利要求13所述的显示装置，其中，所述发光元件设置在所述第一绝缘层上，以及
所述第二绝缘层的至少一部分设置在所述发光元件上，并且设置成使得所述发光元件的两端被暴露。
15.根据权利要求14所述的显示装置，还包括设置在所述第一电极上的第一接触电极和设置在所述第二电极上的第二接触电极，
其中，所述第一接触电极与所述第一电极的不与所述第一绝缘层和所述第二绝缘层重叠的部分直接接触，并且与所述发光元件的所述暴露的一端直接接触。
16.一种显示装置，包括：
衬底，所述衬底中限定有发射区域和非发射区域；
第一半导体层，设置在所述衬底的所述非发射区域中并且包括第一晶体管的第一有源材料层；
第一栅极绝缘层，设置在所述衬底和所述第一半导体层上；
第一栅极导电层，设置在所述第一栅极绝缘层上，并且包括设置在所述非发射区域中的所述第一晶体管的第一栅电极和设置在所述发射区域中的多个基础层；
层间绝缘层，包括设置在所述第一栅电极上的第一层间绝缘层和设置成覆盖所述多个基础层的多个中间层；
第一数据导电层，包括所述第一晶体管的设置在所述第一层间绝缘层上的源/漏电极和设置在所述中间层上的多个上部层；
多个电极，具有设置在所述多个上部层上并且彼此间隔开且彼此面对的至少部分区域；以及
至少一个发光元件，设置在所述多个电极之间。
17.根据权利要求16所述的显示装置，其中，所述多个基础层包括设置成彼此间隔开的第一基础层和第二基础层，
所述多个中间层包括设置成覆盖所述第一基础层的第一中间层和设置成覆盖所述第二基础层的第二中间层，以及
所述多个上部层包括设置在所述第一中间层上的第一上部层和设置在所述第二中间层上的第二上部层。
18.根据权利要求17所述的显示装置，其中，所述多个电极包括第一电极和第二电极，所述第一电极设置在所述第一上部层上并且设置成覆盖所述第一基础层和所述第一中间层，所述第二电极设置在所述第二上部层上并且设置成覆盖所述第二基础层和所述第二中间层，以及
所述发光元件电连接到所述第一电极和所述第二电极。
19.根据权利要求18所述的显示装置，还包括设置在所述第一电极上的第一接触电极和设置在所述第二电极上的第二接触电极，
所述第一接触电极与所述第一电极和所述发光元件的一端直接接触，以及
所述第二接触电极与所述第二电极和所述发光元件的另一端直接接触。
20.根据权利要求19所述的显示装置，其中，所述第一电极至少部分地设置在所述非发射区域中，以及所述第一电极的设置在所述非发射区域中的一部分与所述第一晶体管的所述源/漏电极接触。
21.根据权利要求18所述的显示装置，还包括设置成覆盖所述第一电极和所述第二电极上的至少部分区域的第一绝缘层，
其中，所述发光元件设置在所述第一绝缘层上。
22.根据权利要求21所述的显示装置，还包括设置在所述第一绝缘层的至少部分区域上的第二绝缘层，
其中，所述第二绝缘层的至少一部分设置在所述发光元件上，并且设置成使得所述发光元件的两端被暴露。
23.根据权利要求16所述的显示装置，还包括设置在所述第一数据导电层上的平坦化层，
其中，所述平坦化层包括设置成覆盖所述非发射区域的第一平坦化层和设置成围绕所述发射区域的外表面的外堤部层。
CN202080077041.4A 2019-11-07 2020-09-03 显示装置 Pending CN114631192A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190141572A KR20210055829A (ko) 2019-11-07 2019-11-07 표시 장치
KR10-2019-0141572 2019-11-07
PCT/KR2020/011847 WO2021091061A1 (ko) 2019-11-07 2020-09-03 표시 장치

Publications (1)

Publication Number Publication Date
CN114631192A true CN114631192A (zh) 2022-06-14

Family

ID=75848883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080077041.4A Pending CN114631192A (zh) 2019-11-07 2020-09-03 显示装置

Country Status (5)

Country Link
US (1) US20220406759A1 (zh)
EP (1) EP4047660A4 (zh)
KR (1) KR20210055829A (zh)
CN (1) CN114631192A (zh)
WO (1) WO2021091061A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220025986A (ko) 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012017487A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 発光素子、表示装置、および発光素子の製造方法
KR101925998B1 (ko) * 2011-12-22 2018-12-07 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조 방법
US10304813B2 (en) * 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
KR102631260B1 (ko) * 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR102610028B1 (ko) * 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102446139B1 (ko) * 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102605339B1 (ko) * 2018-07-18 2023-11-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Also Published As

Publication number Publication date
US20220406759A1 (en) 2022-12-22
WO2021091061A1 (ko) 2021-05-14
EP4047660A4 (en) 2024-01-10
KR20210055829A (ko) 2021-05-18
EP4047660A1 (en) 2022-08-24

Similar Documents

Publication Publication Date Title
US11798954B2 (en) Display device
CN115104185A (zh) 显示装置
KR20210124564A (ko) 표시 장치
KR20210022799A (ko) 표시 장치
US20230057723A1 (en) Display apparatus
US20210367024A1 (en) Display device
US11705477B2 (en) Display device and method of fabricating the same
US20220352252A1 (en) Display device and method for manufacturing same
US20240153935A1 (en) Display device and method of fabricating the same
US20220393071A1 (en) Display device
US20230155059A1 (en) Display device
EP4047660A1 (en) Display device
US20230261143A1 (en) Display device
US20220052107A1 (en) Display device
US20230187584A1 (en) Display device
US20230128161A1 (en) Display device and manufacturing method therefor
US20230026527A1 (en) Light-emitting element, display apparatus, and manufacturing method therefor
CN113823661A (zh) 显示装置
KR20210132271A (ko) 표시 장치
KR20210157928A (ko) 표시 장치
US20230361261A1 (en) Display device and method of fabricating the same
US11894412B2 (en) Display device including a light-emitting element between a first electrode and a second electrode thereon
US20220393084A1 (en) Display device
US20230142777A1 (en) Display device
KR20230017384A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination