CN114122047A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114122047A
CN114122047A CN202111004642.5A CN202111004642A CN114122047A CN 114122047 A CN114122047 A CN 114122047A CN 202111004642 A CN202111004642 A CN 202111004642A CN 114122047 A CN114122047 A CN 114122047A
Authority
CN
China
Prior art keywords
banks
light emitting
layer
alignment
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111004642.5A
Other languages
English (en)
Inventor
李星珍
李宗璨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114122047A publication Critical patent/CN114122047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及一种显示装置。根据一实施例的显示装置包括：平坦化层，布置于基板上；多个内侧堤及多个外侧堤，布置于所述平坦化层上，并且沿一方向延伸；第一对齐电极及第二对齐电极，布置于所述多个内侧堤上，并且彼此隔开；发光元件，布置于所述第一对齐电极及所述第二对齐电极上，并且布置于所述第一对齐电极与所述第二对齐电极之间；以及第一接触电极及第二接触电极，所述第一接触电极布置于所述第一对齐电极上且接触于所述发光元件的一端部，所述第二接触电极布置于所述第二对齐电极上且接触于所述发光元件的另一端部，其中，所述多个外侧堤与所述多个内侧堤布置于同一层上，并且所述多个外侧堤将所述多个内侧堤置于之间而彼此隔开。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。因此，诸如有机发光显示装置(Organic Light Emitting Display)、液晶显示装置(LCD：Liquid Crystal Display)等多种种类的显示装置正在被投入使用。
作为将显示装置的图像显示的装置，包括诸如有机发光显示面板或液晶显示面板之类的显示面板。其中，作为发光显示面板，可以包括发光元件，例如，对发光二极管(LED：Light Emitting Diode)而言，有使用有机物作为荧光物质的有机发光二极管(OLED)、使用无机物作为荧光物质的无机发光二极管等。
发明内容
本发明所要解决的技术问题在于提供一种能够防止墨溢出到邻近的子像素并能够减少掩模工艺的显示装置。
本发明的技术问题并不局限于以上所提及的技术问题，未提及的其他技术问题可以通过以下内容被本领域技术人员明确地理解。
用于解决上述技术问题的根据一实施例的一种显示装置可以包括：平坦化层，布置于基板上；多个内侧堤及多个外侧堤，布置于所述平坦化层上，并且沿一方向延伸；第一对齐电极及第二对齐电极，布置于所述多个内侧堤上，并且彼此隔开；发光元件，布置于所述第一对齐电极及所述第二对齐电极上，并且布置于所述第一对齐电极与所述第二对齐电极之间；以及第一接触电极及第二接触电极，所述第一接触电极布置于所述第一对齐电极上且接触于所述发光元件的一端部，所述第二接触电极布置于所述第二对齐电极上且接触于所述发光元件的另一端部，其中，所述多个外侧堤与所述多个内侧堤布置于同一层上，并且所述多个外侧堤将所述多个内侧堤置于之间而彼此隔开。
所述多个内侧堤及所述多个外侧堤可以相接于所述平坦化层，所述多个内侧堤和所述多个外侧堤构成为相同的高度。
所述多个内侧堤可以构成为岛形状，所述多个外侧堤构成为沿所述一方向连续地延伸的线形状。
所述多个外侧堤可以分别包括与所述多个内侧堤并排的线型部以及从所述线型部朝向所述多个内侧堤凸出且彼此隔开的多个凸出部。
所述多个外侧堤可以包括彼此邻近的第一外侧堤及第二外侧堤，所述第二外侧堤的所述多个凸出部分别布置在穿过所述第一外侧堤的所述多个凸出部中的每一个的水平线上。
在所述第一外侧堤的所述多个凸出部与所述第二外侧堤的所述多个凸出部之间可以布置有所述第一对齐电极及所述第二对齐电极。
所述第一外侧堤的所述多个凸出部中的每一个与相面对的所述第二外侧堤的所述多个凸出部中的每一个之间的间隔可以彼此相同或不同。
所述多个内侧堤可以包括彼此邻近的第一内侧堤和第二内侧堤，所述第一外侧堤的所述多个凸出部中的每一个与相面对的所述第二外侧堤的所述多个凸出部之间中的每一个的间隔大于从所述第一内侧堤的一侧到所述第二内侧堤的另一侧之间的距离。
所述多个外侧堤的所述线型部中的相面对的线型部之间的间隔可以相同。
所述第一对齐电极及所述第二对齐电极可以与所述多个内侧堤重叠，并且与所述多个外侧堤不重叠。
其他实施例的具体事项包括在详细的说明书及附图中。
基于根据实施例的显示装置，通过包括彼此隔开的外侧堤，在喷射包括发光元件的墨时能够引导墨沿外侧堤扩散，从而防止墨溢出到邻近的子像素。
并且，外侧堤和内侧堤通过一个掩模工艺形成，从而能够减少掩模工艺。
根据实施例的效果并不局限于以上举例示出的内容，更加多样的效果包括在本说明书内。
附图说明
图1是根据一实施例的显示装置的示意性的平面图。
图2是示出根据一实施例的显示装置的一像素的平面图。
图3是示出图2的一子像素的平面图。
图4是沿图3的Q1-Q1'线截取的剖视图。
图5是沿图3的Q2-Q2'线截取的剖视图。
图6是沿图3的Q3-Q3'线截取的剖视图。
图7是示出图2的内侧堤及外侧堤的一例的平面图。
图8是示出图2的内侧堤及外侧堤的另一例的平面图。
图9是根据一实施例的发光元件的示意性的立体图。
图10至图15是按工艺来示出根据一实施例的显示装置的制造方法的剖视图。
图16是示出根据另一实施例的显示装置的平面图。
图17是示出根据另一实施例的显示装置的外侧堤和内侧堤的平面图。
图18是示出根据又一实施例的显示装置的平面图。
图19是沿图18的Q4-Q4'线截取的剖视图。
附图标记说明
10：显示装置 21：第一对齐电极
22：第二对齐电极 30：发光元件
IBNL1：内侧堤 EBNL：外侧堤
PAS1：第一绝缘层 PAS2：第二绝缘层
CNE1：第一接触电极 CNE2：第二接触电极
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以呈现为互不相同的多种形态，并不局限于以下公开的实施例，本实施例仅用于使本发明的公开完整，并且为了向本发明所属技术领域中具有普通知识的人完整地告知发明范围而被提供，本发明仅由权利要求的范围而被定义。
提及元件(elements)或者层在其他元件或者层“上(on)”的情形包括在其他元件的紧邻的上方的情形或者在中间夹设有其他层或者其他元件的情形。贯穿整个说明书，相同的附图标记指代相同的构成要素。用于说明实施例的附图中所公开的形状、尺寸、比例、角度、数量等是示例性的，因此本发明并不局限于图示的事项。
虽然第一、第二等术语用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
本发明的多个实施例的各个特征能够局部地或全部地相互结合或组合，并且能够在技术上进行多样的联动及驱动，各个实施例对于彼此而言能够独立地进行实施，也能够以相关关系一同实施。
以下，参照附图对具体实施例进行说明。
图1是根据一实施例的显示装置的示意性的平面图。
参照图1，显示装置10显示视频或静止图像。显示装置10可以指提供显示画面的所有电子装置。例如，显示装置10可以包括提供显示画面的电视、笔记本计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC：Personal Computer)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、游戏机、数码相机、摄像机等。
显示装置10包括提供显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一例，示例性地说明了应用无机发光二极管显示面板的情形，但不限于此，只要能够应用相同的技术思想，则也可以应用其他显示面板。
显示装置10的形状可以多样地变形。例如，显示装置10可以具有横向长度长的矩形、纵向长度长的矩形、正方形、边角部(顶点)圆滑的四边形、其他多边形、圆形等形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状相似。在图1中示例性地说明了横向长度长的矩形形状的显示装置10及显示区域DPA。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是能够显示画面的区域，非显示区域NDA是不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以大致占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各个像素PX的形状在平面上可以为矩形或正方形，但不限于此，也可以是各个边相对于一方向倾斜的菱形形状。各个像素PX可以交替地排列为条纹型或五片瓦(PenTile)型。并且，像素PX中的每一个可以包括一个以上的发出特定波段的光的发光元件30(参照图2)而显示特定颜色。
在显示区域DPA的周围可以布置有非显示区域NDA。非显示区域NDA可以完全或局部地包围显示区域DPA。显示区域DPA可以为矩形形状，非显示区域NDA以邻近于显示区域DPA的四条边的方式布置。非显示区域NDA可以构成显示装置10的边框。在各个非显示区域NDA中，可以布置有包括在显示装置10中的布线或电路驱动部，或者贴装有外部装置。
图2是示出根据一实施例的显示装置的一像素的平面图。
参照图2，多个像素PX中的每一个可以包括多个子像素PXn(n为1至3的整数)。例如，一个像素PX可以包括第一子像素PX1、第二子像素PX2及第三子像素PX3。第一子像素PX1可以发出第一颜色的光，第二子像素PX2可以发出第二颜色的光，第三子像素PX3可以发出第三颜色的光。作为一例，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，不限于此，各个子像素PXn也可以发出相同颜色的光。并且，在图2中，虽然举例图示了像素PX包括三个子像素PXn的情形，但并不限于此，像素PX可包括更多数量的子像素PXn。
显示装置10的各个子像素PXn可以包括发光区域EMA及非发光区域(未图示)。发光区域EMA可以是布置有发光元件30而射出特定波段的光的区域，非发光区域可以是未布置发光元件30且从发光元件30发出的光无法到达而不射出光的区域。发光区域EMA可以包括布置有发光元件30的区域，并且包括作为与发光元件30邻近的区域的使从发光元件30发出的光射出的区域。
不限于此，发光区域EMA还可以包括从发光元件30发出的光被另一部件反射或折射而射出的区域。多个发光元件30可以布置于各个子像素PXn，并且可以包括它们所布置的区域以及与其邻近的区域而形成发光区域EMA。
并且，各个子像素PXn可以包括布置于非发光区域的切割部区域CBA。切割部区域CBA可以布置在发光区域EMA的第二方向DR2上的一侧。切割部区域CBA可以布置于沿第二方向DR2相邻的子像素PXn的发光区域EMA之间。在显示装置10的显示区域DPA可以排列有多个发光区域EMA和切割部区域CBA。例如，多个发光区域EMA和切割部区域CBA可以分别在第一方向DR1上反复排列，并且发光区域EMA和切割部区域CBA可以在第二方向DR2上交替排列。并且，切割部区域CBA在第一方向DR1上隔开的间隔可以小于发光区域EMA在第一方向DR1上隔开的间隔。在切割部区域CBA与发光区域EMA之间可以布置有后文所述的外侧堤EBNL的凸出部。在切割部区域CBA没有布置发光元件30而不射出光，但是可以布置有布置于各个子像素PXn的对齐电极21、22的一部分。布置在每个子像素PXn的对齐电极21、22可以在切割部区域CBA彼此分离而布置。然而，不限于此，各个对齐电极21、22也可以以不分离的状态布置在切割部区域CBA。
图3是示出图2的一子像素的平面图。图4是沿图3的Q1-Q1'线截取的剖视图。图5是沿图3的Q2-Q2'线截取的剖视图。图6是沿图3的Q3-Q3'线截取的剖视图。图7是示出图2的内侧堤及外侧堤的一例的平面图。图8是示出图2的内侧堤及外侧堤的另一例的平面图。
虽然图4至图6仅图示了图2的第一子像素PX1的截面，但也可以同样地应用于其他像素PX或子像素PXn的情形。图4及图5图示了横穿布置于第一子像素PX1的发光元件30的一端部和另一端部的截面。并且，在图4及图5中仅图示了一个第一晶体管T1，但并不限于此，如上文所述，在各个子像素PXn可以布置有三个晶体管和一个存储电容器。
结合图2参照图3至图6，显示装置10可以包括基板11以及布置于基板11上的半导体层、多个导电层及多个绝缘层。所述半导体层、导电层及绝缘层可以分别构成显示装置10的电路层和发光元件层。
具体而言，基板11可以是绝缘基板。基板11可以利用玻璃、石英或高分子树脂等绝缘物质构成。并且，基板11可以是刚性基板，但是也可以是能够实现弯曲(bending)、折叠(folding)、卷曲(rolling)等的柔性(flexible)基板。
阻光层BML可以布置于基板11上。阻光层BML布置为与第一晶体管T1的有源层ACT1重叠。阻光层BML可以包括阻断光的材料，从而防止光入射到第一晶体管T1的有源层ACT1。并且，阻光层BML可以通过接触孔与第一晶体管T1的源极电极S1电连接而抑制第一晶体管T1的电压变化。例如，阻光层BML为阻断光的透射的不透明的金属物质，可以构成为钛层与铜层层叠的Ti/Cu双层膜。然而，不限于此，阻光层BML可以被省略。
缓冲层12可以包括阻光层BML而布置于整个基板11上。缓冲层12为了保护像素PX的第一晶体管T1免受通过易透湿的基板11浸透的水分的影响而形成在基板11上，并且执行表面平坦化功能。缓冲层12可以构成为交替层叠的多个无机层。例如，缓冲层12可以形成为包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)中的至少一种的无机层交替层叠的多层。
半导体层布置在缓冲层12上。半导体层可以包括第一晶体管T1的有源层ACT1。它们可以布置为与后文所述的第一栅极导电层的栅极电极G1等局部地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在半导体层包括氧化物半导体的情况下，各个有源层ACT1可以包括多个导体化区域及它们之间的沟道区域。所述氧化物半导体可以是含有铟(In)的氧化物半导体。例如，所述氧化物半导体可以是铟-锡氧化物(ITO：Indium-Tin Oxide)、铟-锌氧化物(IZO：Indium-Zinc Oxide)、铟-镓氧化物(IGO：Indium-Gallium Oxide)、铟-锌-锡氧化物(IZTO：Indium-Zinc-Tin Oxide)、铟-镓-锡氧化物(IGTO：Indium-Gallium-Tin Oxide)、铟-镓-锌-锡氧化物(IGZTO：Indium-Gallium-Zinc-Tin Oxide)等。
在另一实施例中，半导体层也可以包括多晶硅。多晶硅可以使非晶硅结晶化而形成，在这种情况下，有源层ACT1的导体化区域可以是掺杂有各个杂质的掺杂区域。
第一栅极绝缘层13布置于半导体层及缓冲层12上。第一栅极绝缘层13可以起到各个晶体管的栅极绝缘膜的功能。第一栅极绝缘层13可以构成为包括无机物(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy))的无机层，或者形成为将它们层叠的结构。
第一栅极导电层布置于第一栅极绝缘层13上。第一栅极导电层可以包括第一晶体管T1的栅极电极G1。栅极电极G1可以布置为在厚度方向上与有源层ACT1的沟道区域重叠。另外，虽然未图示，但是第一栅极导电层还可包括存储电容器的第一电容电极、扫描线和感测线等。
第一栅极导电层可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的任何一种或它们的合金构成的单层或多层。然而，不限于此。
第一层间绝缘层15布置于第一栅极导电层上。第一层间绝缘层15可以在第一栅极导电层与布置在其上的其他层之间执行绝缘膜的功能。并且，第一层间绝缘层15可以布置为覆盖第一栅极导电层而执行保护第一栅极导电层的功能。第一层间绝缘层15可以构成为包括无机物(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy))的无机层，或者形成为将它们层叠的结构。
第一数据导电层布置于第一层间绝缘层15上。第一数据导电层可以包括布置在显示区域DPA的第一晶体管T1的源极电极S1和漏极电极D1。
第一晶体管T1的源极电极S1和漏极电极D1可以通过贯通第一层间绝缘层15和第一栅极绝缘层13的接触孔而分别与有源层ACT1的掺杂区域接触。并且，第一晶体管T1的源极电极S1可以通过又一接触孔与阻光层BML电连接。
第一数据导电层可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的任何一种或它们的合金构成的单层或多层。然而，不限于此。
第二层间绝缘层17布置于第一数据导电层上。第二层间绝缘层17可以在第一数据导电层与布置在第一数据导电层上的其他层之间执行绝缘膜的功能。并且，第二层间绝缘层17可以覆盖第一数据导电层并执行保护第一数据导电层的功能。第二层间绝缘层17可以构成为包括无机物(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy))的无机层，或者形成为将它们层叠的结构。
第二数据导电层布置于第二层间绝缘层17上。第二数据导电层可以包括第一电压布线VL1、第二电压布线VL2及第一导电图案CDP。第一电压布线VL1可以被施加供应到第一晶体管T1的高电位电压(或第一电源电压)，第二电压布线VL2可以被施加供应到第二对齐电极22的低电位电压(或第二电源电压)。并且，第二电压布线VL2也可以在显示装置10的制造过程中被施加对齐发光元件30所需的对齐信号。
第一导电图案CDP可以通过形成在第二层间绝缘层17的接触孔与第一晶体管T1的源极电极S1连接。第一导电图案CDP可以与第一漏极电极D1电连接，并且还可以与后文所述的第一对齐电极21接触。第一晶体管T1可以通过第一导电图案CDP而将从第一电压布线VL1施加的第一电源电压传递到第一对齐电极21。另外，虽然附图中图示了第二数据导电层包括一条第二电压布线VL2和一条第一电压布线VL1的情形，但不限于此。第二数据导电层可以包括更多数量的第一电压布线VL1和第二电压布线VL2。
第二数据导电层可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的任何一种或它们的合金构成的单层或多层。然而，不限于此。
第一平坦化层19布置于第二数据导电层上。第一平坦化层19可以执行表面平坦化功能。第一平坦化层19可以包括有机绝缘物质(例如，诸如聚酰亚胺(PI：Polyimide)之类的有机物质)。然而，在若干实施例中，第一平坦化层19可以被省略。
在第一平坦化层19上可以布置有多个内侧堤IBNL、多个外侧堤EBNL、多个对齐电极21、22、发光元件30、多个接触电极CNE1、CNE2。并且，在第一平坦化层19上可以布置有多个绝缘层PAS1、PAS2、PAS3。
具体而言，在基板11上可以布置有多个内侧堤IBNL及多个外侧堤EBNL。例如，多个内侧堤IBNL及多个外侧堤EBNL可以布置在第一平坦化层19上。多个内侧堤IBNL及多个外侧堤EBNL可以在各个子像素PXn内布置为具有沿第二方向DR2延伸的形状，并且不延伸到沿第二方向DR2相邻的另一子像素PXn。例如，多个内侧堤IBNL可以以沿第二方向DR2延伸的长度不会跨越到切割部区域CBA和另一子像素PXn的方式布置在各个子像素PXn的发光区域EMA内，并且可以形成为小于发光区域EMA的长度。
并且，多个内侧堤IBNL可以在第一方向DR1上彼此隔开而布置，并且在第一方向DR1上具有预定宽度。多个内侧堤IBNL可以布置为岛(island)形状。在一个子像素PXn可以布置有两个内侧堤IBNL，并且两个内侧堤IBNL可以彼此隔开而布置，从而在它们之间布置有发光元件30。
虽然在附图中举例图示了在一个子像素PXn布置有两个内侧堤IBNL的情形，但不限于此。根据后文所述的对齐电极21、22的数量，也可以进一步布置更多数量的内侧堤IBNL。并且，内侧堤IBNL的形状不限于此，也可以布置为在各个子像素PXn中占据更小的面积或更大的面积。
多个内侧堤IBNL可以具有以第一平坦化层19的上表面为基准至少一部分凸出的结构。多个内侧堤IBNL的凸出的部分可以具有倾斜的侧面，并且从发光元件30发出的光可以被布置于多个内侧堤IBNL上的对齐电极21、22反射而向第一平坦化层19的上部方向射出。多个内侧堤IBNL在提供布置发光元件30的区域的同时，也可以执行使从发光元件30射出的光向上部方向反射的反射隔壁的功能。多个内侧堤IBNL的侧面可以以线型的形状倾斜，但不限于此，多个内侧堤IBNL也可以具有外表面弯曲的半圆或半椭圆的形状。多个内侧堤IBNL可以包括诸如聚酰亚胺(PI：Polyimide)之类的有机绝缘物质，但不限于此。
在第一平坦化层19上可以布置有多个外侧堤EBNL。例如，多个外侧堤EBNL可以与第一平坦化层19相接而布置于第一平坦化层19上，从而与多个内侧堤IBNL布置于同一层上。多个外侧堤EBNL可以布置为包围布置有发光元件30的发光区域EMA以及切割部区域CBA并将其划分。多个外侧堤EBNL可以沿第二方向DR2延伸而布置，从而构成为跨过基板11的显示区域DPA的整个面而连续延伸的线(line)形状。例如，多个外侧堤EBNL可以构成为在第二方向上延伸的条纹图案。
多个外侧堤EBNL可以使按不同的子像素PXn而分散有不同的发光元件30的墨分离而不会彼此混合。多个外侧堤EBNL的侧面可以以线型的形状倾斜，但不限于此，多个外侧堤EBNL也可以具有外表面弯曲的半圆或半椭圆的形状。在示例性的实施例中，多个外侧堤EBNL可以与上述多个内侧堤IBNL相同地包括诸如聚酰亚胺(PI：Polyimide)之类的有机绝缘物质，但不限于此。
参照图7，在示例性的实施例中，多个外侧堤EBNL可以包括第一外侧堤EBNL1和第二外侧堤EBNL2。第一外侧堤EBNL1和第二外侧堤EBNL2可以划分沿第二方向DR2布置的多个像素PXn，并且可以划分各个像素PX1的切割部区域CBA和发光区域EMA。
第一外侧堤EBNL1和第二外侧堤EBNL2可以彼此相面对且邻近而布置。第一外侧堤EBNL1和第二外侧堤EBNL2可以将多个内侧堤IBNL置于之间而彼此隔开地布置。第一外侧堤EBNL1可以包括与内侧堤IBNL并排的第一线型部LA1和从第一线型部LA1沿第一方向DR1凸出的多个凸出部PR1、PR2、PR3。多个凸出部PR1、PR2、PR3可以朝向内侧堤IBNL凸出。同样地，第二外侧堤EBNL2可以包括与内侧堤IBNL并排的第二线型部LA2和从第二线型部LA2朝向第一外侧堤EBNL1凸出的多个凸出部PR4、PR5、PR6。多个凸出部PR4、PR5、PR6可以朝向内侧堤IBNL凸出。
第一外侧堤EBNL1的多个凸出部PR1、PR2、PR3可以与第二外侧堤EBNL2的多个凸出部PR4、PR5、PR6相面对而布置。第一外侧堤EBNL1的多个凸出部PR1、PR2、PR3可以包括彼此隔开的第一凸出部PR1、第二凸出部PR2及第三凸出部PR3。第二外侧堤EBNL2的多个凸出部PR4、PR5、PR6可以包括彼此隔开的第四凸出部PR4、第五凸出部PR5及第六凸出部PR6。第一凸出部PR1可以与第四凸出部PR4相面对而布置，并且布置在同一水平线上。第二凸出部PR2可以与第五凸出部PR5相面对而布置，并且布置在同一水平线上。第三凸出部PR3可以与第六凸出部PR6相面对而布置，并且布置在同一水平线上。
第一外侧堤EBNL1的多个凸出部PR1、PR2、PR3中的每一个可以与相面对的第二外侧堤EBNL2的多个凸出部PR4、PR5、PR6中的每一个隔开预定间隔而布置。第一凸出部PR1与第四凸出部PR4隔开的第一间隔W1可以等于第二凸出部PR2与第五凸出部PR5隔开的第二间隔W2以及第三凸出部PR3与第六凸出部PR6隔开的第三间隔W3。
在一实施例中，多个外侧堤EBNL1、EBNL2可以在第二方向DR2上延伸并彼此隔开而布置，从而当喷射包括发光元件30的墨时，引导墨沿外侧堤EBNL1、EBNL2扩散，从而防止墨溢出到邻近的子像素PXn。换句话说，可以使墨沿第二方向DR2扩散在第一外侧堤EBNL1的多个凸出部PR1、PR2、PR3与第二外侧堤EBNL2的多个凸出部PR4、PR5、PR6之间，从而防止溢出到在第一方向DR1上邻近的子像素PXn。
并且，第一外侧堤EBNL1的多个凸出部PR1、PR2、PR3与第二外侧堤EBNL2的多个凸出部PR4、PR5、PR6隔开的间隔W1、W2、W3可以大于多个内侧堤IBNL之间的距离。例如，多个内侧堤IBNL可以包括第一内侧堤IBNL1及第二内侧堤IBNL2。在此，第一外侧堤EBNL1的多个凸出部PR1、PR2、PR3与第二外侧堤EBNL2的多个凸出部PR4、PR5、PR6隔开的间隔W1、W2、W3可以构成为大于从第一内侧堤IBNL1的一侧到第二内侧堤IBNL2的另一侧的距离W4。据此，包括发光元件30的墨可以容易地沿第二方向DR2扩散在凸出部之间的间隔。即，墨可以容易地扩散在第二凸出部PR2与第五凸出部PR5之间的第二间隔W2以及第三凸出部PR3与第六凸出部PR6之间的第三间隔W3。
第一外侧堤EBNL1的第一线型部LA1与第二外侧堤EBNL2的第二线型部LA2之间的间隔W5可以在任何位置处均相同地构成，从而各个像素PXn的发光区域EMA以相同的面积形成。然而，并不限于此，在切割部区域CBA中，第一外侧堤EBNL1的第一线型部LA1与第二外侧堤EBNL2的第二线型部LA2之间的间隔W5也可以构成为比发光区域EMA的间隔窄。
如图8所示，在另一示例性的实施例中，第一外侧堤EBNL1的多个凸出部PR1、PR2、PR3与第二外侧堤EBNL2的多个凸出部PR4、PR5、PR6隔开的间隔可以彼此不同。例如，第一外侧堤EBNL1的多个凸出部PR1、PR2、PR3与第二外侧堤EBNL2的多个凸出部PR4、PR5、PR6隔开的间隔可以逐渐增大。即，第一凸出部PR1与第四凸出部PR4隔开的第一间隔W1可以小于第二凸出部PR2与第五凸出部PR5隔开的第二间隔W2，并且第二凸出部PR2与第五凸出部PR5隔开的第二间隔W2可以小于第三凸出部PR3与第六凸出部PR6隔开的第三间隔W3。然而，并不限于此，第一外侧堤EBNL1的多个凸出部PR1、PR2、PR3与第二外侧堤EBNL2的多个凸出部PR4、PR5、PR6隔开的间隔也可以逐渐减小。
在一实施例中，在第一外侧堤EBNL1的多个凸出部PR1、PR2、PR3与第二外侧堤EBNL2的多个凸出部PR4、PR5、PR6隔开的间隔逐渐减小的情况下，当喷射包括发光元件30的墨时，凸出部之间的间隔减小而发生毛细管现象，从而可以更快地扩散。据此，可以引导墨在第二方向DR2上更快地扩散，从而防止溢出到在第一方向DR1上邻近的像素。
另外，多个外侧堤EBNL的高度可以与多个内侧堤IBNL的高度相同。对于多个外侧堤EBNL中的每一个而言，线型部LA1、LA2的高度可以与凸出部PR1、PR2、PR3、PR4、PR5、PR6的高度相同。例如，第一外侧堤EBNL1的第一线型部LA1的高度可以与第一凸出部PR1、第二凸出部PR2、第三凸出部PR3的高度相同地构成。同样地，第二外侧堤EBNL2的第二线型部LA2的高度也可以与第一线型部LA1的高度相同，并且可以与第四凸出部PR4、第五凸出部PR5、第六凸出部PR6的高度相同地构成。
在另一示例性的实施例中，对于多个外侧堤EBNL中的每一个而言，线型部LA1、LA2的高度可以与凸出部PR1、PR2、PR3、PR4、PR5、PR6的高度不同。例如，线型部LA1、LA2的高度可以大于凸出部PR1、PR2、PR3、PR4、PR5、PR6的高度。线型部LA1、LA2起到防止包括发光元件30的墨溢出到邻近像素的作用，因此优选地具有较高的高度。相反，凸出部PR1、PR2、PR3、PR4、PR5、PR6起到划分发光区域EMA与切割部区域CBA的作用，因此相对地不需要具有较高的高度，也可以以较低的高度形成，从而使得墨能够容易地扩散。
另外，参照图4及图5，多个对齐电极21、22布置于多个内侧堤IBNL和第一平坦化层19上。多个对齐电极21、22可以包括第一对齐电极21及第二对齐电极22。第一对齐电极21及第二对齐电极22可以在第二方向DR2上延伸，并且在第一方向DR1上彼此隔开而布置。
第一对齐电极21和第二对齐电极22可以在各个子像素PXn内沿第二方向DR2延伸，并且在切割部区域CBA中与其他对齐电极21、22分离。例如，沿第二方向DR2相邻的子像素PXn的发光区域EMA之间可以布置有切割部区域CBA，并且第一对齐电极21及第二对齐电极22在切割部区域CBA中与布置于沿第二方向DR2相邻的子像素PXn的其他第一对齐电极21及第二对齐电极22分离。然而，并不限于此，若干对齐电极21、22也可以并非针对每一个子像素PXn而分离，而是跨越沿第二方向DR2相邻的子像素PXn而延伸布置，或者第一对齐电极21及第二对齐电极22中的仅任意一个分离。
第一对齐电极21可以通过第一接触孔CT1与第一晶体管T1电连接，第二对齐电极22可以通过第二接触孔CT2与第二电压布线VL2电连接。例如，第一对齐电极21可以在与内侧堤IBNL沿第二方向DR2隔开预定距离的位置通过贯通第一平坦化层19的第一接触孔CT1与第一导电图案CDP接触。第二对齐电极22也可以在与内侧堤IBNL沿第二方向DR2隔开预定距离的位置通过贯通第一平坦化层19的第二接触孔CT2与第二电压布线VL2接触。然而，并不限于此。在另一实施例中，第一接触孔CT1和第二接触孔CT2可以与内侧堤IBNL重叠。
参照图2和图7，第一对齐电极21的第一接触孔CT1及第二对齐电极22的第二接触孔CT2可以布置于外侧堤EBNL之间。具体而言，在第一外侧堤EBNL1的第二凸出部PR2与第二外侧堤EBNL2的第五凸出部PR5之间可以布置有第一对齐电极21的第一接触孔CT1及第二对齐电极22的第二接触孔CT2。但是，并不限于此，第一对齐电极21的第一接触孔CT1及第二对齐电极22的第二接触孔CT2也可以布置于外侧堤EBNL之间的发光区域EMA或切割部区域CBA。
第一对齐电极21和第二对齐电极22可以在外侧堤EBNL之间沿外侧堤EBNL延伸的第二方向DR2延伸。第一对齐电极21和第二对齐电极22可以布置在第一外侧堤EBNL1的凸出部PR1、PR2、PR3与第二外侧堤EBNL2的凸出部PR4、PR5、PR6之间。第一对齐电极21和第二对齐电极22可以不重叠于外侧堤EBNL而布置，并且与第一外侧堤EBNL1的凸出部PR1、PR2、PR3及第二外侧堤EBNL2的凸出部PR4、PR5、PR6隔开预定间隔而布置。
虽然在附图中举例图示了按各个子像素PXn而布置有一个第一对齐电极21和第二对齐电极22的情形，但并不限于此，按各个子像素PXn而布置的第一对齐电极21和第二对齐电极22的数量可以更多。并且，布置于各个子像素PXn的第一对齐电极21和第二对齐电极22可以不一定具有沿一方向延伸的形状，第一对齐电极21和第二对齐电极22可以布置为多种结构。例如，第一对齐电极21和第二对齐电极22可以具有局部地弯曲或曲折的形状，任意一个电极也可以布置为包围另一个电极。
第一对齐电极21及第二对齐电极22可以分别布置于内侧堤IBNL上。第一对齐电极21和第二对齐电极22可以分别形成为具有大于内侧堤IBNL的宽度的宽度。例如，第一对齐电极21和第二对齐电极22可以分别布置为完全覆盖内侧堤IBNL。第一对齐电极21与第二对齐电极22之间的间隔可以比内侧堤IBNL之间的间隔窄。并且，第一对齐电极21和第二对齐电极22的至少一部分区域可以直接布置在第一平坦化层19上，从而布置在同一平面上。然而，并不限于此。根据情况，各个对齐电极21、22的宽度可以小于内侧堤IBNL的宽度。
各个对齐电极21、22可以包括反射率较高的导电性物质。例如，各个对齐电极21、22可以包括诸如银(Ag)、铜(Cu)、铝(Al)等的金属作为反射率较高的物质，或者是包括铝(Al)、镍(Ni)、镧(La)等的合金。各个对齐电极21、22可以使从发光元件30发出而向内侧堤IBNL的侧面行进的光朝向各个子像素PXn的上部方向反射。
然而，不限于此，各个对齐电极21、22还可以包括透明性导电性物质。例如，各个对齐电极21、22可以包括诸如铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：IndiumZinc Oxide)、铟锌锡氧化物(IZTO：Indium Tin-Zinc Oxide)等物质。在若干实施例中，各个对齐电极21、22可以构成透明性导电性物质和反射率较高的金属层分别层叠一层以上的结构，或者也可以包括上述物质而形成为一个层。例如，各个对齐电极21、22可以具有ITO/银(Ag)/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO等的层叠结构。
多个对齐电极21、22可以与发光元件30电连接，并且被施加预定的电压，以使发光元件30发出光。多个对齐电极21、22可以通过接触电极CNE1、CNE2与发光元件30电连接，并且施加到对齐电极21、22的电信号可以通过接触电极CNE1、CNE2被传递至发光元件30。
第一对齐电极21和第二对齐电极22中的任意一个可以与发光元件30的阳极(Anode)电极电连接，并且另一个与发光元件30的阴极(Cathode)电极电连接。但是，并不限于此，也可以是与此相反的情形。
并且，各个对齐电极21、22也可以用于为了对齐发光元件30而在子像素PXn内形成电场。发光元件30可以通过形成在第一对齐电极21和第二对齐电极22上的电场布置于第一对齐电极21与第二对齐电极22之间。显示装置10的发光元件30可以通过喷墨印刷工艺喷射到对齐电极21、22上。若向对齐电极21、22上喷射包括发光元件30的墨，则向对齐电极21、22施加对齐信号而生成电场。分散在墨内的发光元件30可以通过在对齐电极21、22上生成的电场接收介电电泳力而在对齐电极21、22上对齐。
第一绝缘层PAS1布置在第一平坦化层19上。第一绝缘层PAS1可以布置为覆盖内侧堤IBNL、外侧堤EBNL以及第一对齐电极21和第二对齐电极22。第一绝缘层PAS1可以在保护第一对齐电极21和第二对齐电极22的同时使它们相互绝缘。并且，还可以防止布置在第一绝缘层PAS1上的发光元件30与其他部件直接接触而受损。
第一绝缘层PAS1可以使第一对齐电极21及第二对齐电极22中的每一个的至少一部分暴露。第一绝缘层PAS1可以覆盖第一对齐电极21的一端部和第二对齐电极22的一端部。第一绝缘层PAS1可以使第一对齐电极21的另一端部和第二对齐电极22的另一端暴露部。第一对齐电极21的暴露的另一端部和第二对齐电极22的暴露的另一端部可以与后文所述的第一接触电极CNE1及第二接触电极CNE2接触。
第一绝缘层PAS1可以使第一平坦化层19的至少一部分暴露而与第一平坦化层19不重叠。通过第一绝缘层PAS1暴露的第一平坦化层19可以被疏水化处理，以防止包括发光元件30的墨溢出到邻近的像素。
第一绝缘层PAS1可以在发光区域EMA内与内侧堤IBNL及发光元件30重叠并沿第二方向DR2延伸而布置。第一绝缘层PAS1的至少一部分布置为不覆盖与发光区域EMA邻近的切割部区域CBA，使得第一对齐电极21和第二对齐电极22可以在切割部区域CBA短路。并且，第一绝缘层PAS1的另一部分可以分别覆盖外侧堤EBNL并沿第二方向DR2延伸而布置。第一绝缘层PAS1可以分别布置为岛(island)形状的图案。
发光元件30可以在第一绝缘层PAS1上布置于第一对齐电极21与第二对齐电极22之间。在示例性的实施例中，发光元件30可以具有沿一方向延伸的形状，并且多个发光元件30可以彼此隔开而布置且实质上相互平行地对齐。发光元件30彼此隔开的间隔不受特别限制。根据情况，多个发光元件30也可以彼此邻近地布置而构成群组，并且其他多个发光元件30以隔开预定间隔的状态构成群组，或者也可以具有不均匀的密集度而布置。并且，各个对齐电极21、22延伸的方向与发光元件30延伸的方向可以实质上垂直。然而，并不限于此，发光元件30也可以不垂直于各个对齐电极21、22延伸的方向而倾斜地布置。
布置于各个子像素PXn的发光元件30可以包括包含彼此不同的物质的发光层(图9的“36”)，从而向外部发出彼此不同的波段的光。据此，第一子像素PX1、第二子像素PX2及第三子像素PX3可以分别射出第一颜色、第二颜色以及第三颜色的光。然而，并不限于此，各个子像素PXn也可以包括相同种类的发光元件30而发出实质上相同颜色的光。
发光元件30可以在各个对齐电极21、22之间布置于第一绝缘层PAS1上。例如，发光元件30的至少一端部可以布置在第一对齐电极21或第二对齐电极22上。如图所示，发光元件30的延伸长度可以比第一对齐电极21与第二对齐电极22之间的间隔长，并且发光元件30的两端部分别布置在第一对齐电极21和第二对齐电极22上。然而，并不限于此，可以仅使发光元件30的任意一端部布置在各个对齐电极21、22上，或者也可以使两端部不分别布置在各个对齐电极21、22上。即使发光元件30不布置在对齐电极21、22上，两端部也可以通过后文所述的接触电极CNE1、CNE2与各个对齐电极21、22电连接。
在发光元件30中，可以在垂直于基板11或第一平坦化层19的上表面的方向上布置有多个层。根据一实施例，发光元件30可以具有沿一方向延伸的形状，并且具有多个半导体层沿一方向依次布置的结构。显示装置10的发光元件30可以以延伸的一方向与第一平坦化层19平行的方式布置，并且发光元件30所包括的多个半导体层可以沿与第一平坦化层19的上表面平行的方向依次布置。然而，并不限于此。根据情况，在发光元件30具有其他结构的情况下，多个层也可以沿垂直于第一平坦化层19的方向布置。
并且，发光元件30的两端部可以分别与接触电极CNE1、CNE2接触。根据一实施例，由于发光元件30在延伸的一方向侧端部面上未形成绝缘膜(图9的“38”)，并且半导体层及电极层的一部分暴露，因此暴露的所述半导体层和电极层可以与后文所述的接触电极CNE1、CNE2接触。然而，并不限于此。根据情况，对于发光元件30而言，绝缘膜38中的至少一部分区域可以被去除，并且绝缘膜38被去除，从而半导体层及电极层的两端部侧面被部分暴露。暴露的所述半导体层和电极层的侧面也可以与接触电极CNE1、CNE2直接接触。
第二绝缘层PAS2可以局部地布置于在第一对齐电极21与第二对齐电极22之间布置的发光元件30上。第二绝缘层PAS2可以布置为局部地包围发光元件30的外表面。第二绝缘层PAS2中布置在发光元件30上的部分在平面上可以具有在第一对齐电极21与第二对齐电极22之间沿第二方向DR2延伸的形状。作为一例，第二绝缘层PAS2可以在各个子像素PXn内形成线型或岛型图案。
第二绝缘层PAS2可以布置在发光元件30上，并且使发光元件30的一端部及另一端部暴露。发光元件30的暴露的端部可以与后文所述的接触电极CNE1、CNE2接触。这样的第二绝缘层PAS2的形状可以利用通常的掩模工艺而通过利用构成第二绝缘层PAS2的材料的图案化工艺形成。用于形成第二绝缘层PAS2的掩模可以具有比发光元件30的长度窄的宽度，并且图案化构成第二绝缘层PAS2的材料而使发光元件30的两端部暴露。然而，并不限于此。
第二绝缘层PAS2也可以在保护发光元件30的同时在显示装置10的制造工艺中执行固定发光元件30的功能。并且，在示例性的实施例中，第二绝缘层PAS2的材料中的一部分可以布置在发光元件30的下表面与第一绝缘层PAS1之间。如上文所述，第二绝缘层PAS2也可以形成为填充在显示装置10的制造工艺中形成的第一绝缘层PAS1与发光元件30之间的空间。据此，第二绝缘层PAS2可以布置为包围发光元件30的外表面，从而在保护发光元件30的同时在显示装置10的制造工艺中固定发光元件30。
在第二绝缘层PAS2上可以布置有多个接触电极CNE1、CNE2和第三绝缘层PAS3。
多个接触电极CNE1、CNE2可以具有沿一方向延伸的形状，并布置于各个对齐电极21、22上。接触电极CNE1、CNE2可以包括布置于第一对齐电极21上的第一接触电极CNE1和布置于第二对齐电极22上的第二接触电极CNE2。各个接触电极CNE1、CNE2可以彼此隔开且彼此相向而布置。例如，第一接触电极CNE1和第二接触电极CNE2可以分别布置在第一对齐电极21和第二对齐电极22上，并且在第一方向DR1上彼此隔开。各个接触电极CNE1、CNE2可以在各个子像素PXn的发光区域EMA内形成条纹图案。
多个接触电极CNE1、CNE2可以分别与发光元件30接触。第一接触电极CNE1可以与发光元件30的一端部接触，第二接触电极CNE2可以与发光元件30的另一端部接触。发光元件30可以在其延伸的方向上的两端部面暴露半导体层，并且各个接触电极CNE1、CNE2接触于发光元件30的半导体层和电极层而与其电连接。接触电极CNE1、CNE2的与发光元件30的两端部接触的一侧可以布置于第二绝缘层PAS2上。并且，第一接触电极CNE1可以通过第一绝缘层PAS1中暴露第一对齐电极21的上部面的一部分的区域与第一对齐电极21接触，第二接触电极CNE2可以通过第一绝缘层PAS1中暴露第二对齐电极22的上部面的一部分的区域与第二对齐电极22接触。
沿一方向测量的各个接触电极CNE1、CNE2的宽度可以小于沿所述一方向测量的各个对齐电极21、22的宽度。接触电极CNE1、CNE2可以分别与发光元件30的一端部及另一端部接触，同时布置为覆盖第一对齐电极21和第二对齐电极22的上表面的一部分。然而，并不限于此，接触电极CNE1、CNE2也可以形成为宽度大于对齐电极21、22，从而覆盖对齐电极21、22的两侧边。
接触电极CNE1、CNE2可以包含透明性导电性物质。例如，可以包括ITO、IZO、ITZO、铝(Al)等。从发光元件30发出的光可以透射接触电极CNE1、CNE2而朝向各个对齐电极21、22行进。然而，并不限于此。
虽然在附图中图示了在一个子像素PXn布置有两个接触电极CNE1、CNE2的情形，但是并不限于此。各个接触电极CNE1、CNE2的数量可以根据布置于各个子像素PXn的对齐电极21、22的数量而不同。
第三绝缘层PAS3布置为覆盖第一接触电极CNE1。第三绝缘层PAS3可以包括第一接触电极CNE1，并布置为覆盖以第二绝缘层PAS2为基准布置有第一接触电极CNE1的一侧。例如，第三绝缘层PAS3可以布置为覆盖第一接触电极CNE1和第一对齐电极21。这样的布置可以在构成第三绝缘层PAS3的绝缘物质层布置于发光区域EMA的整个表面之后，通过为了形成第二接触电极CNE2而去除所述绝缘物质层的一部分的工艺来形成。在所述工艺中，构成第三绝缘层PAS3的绝缘物质层可以与构成第二绝缘层PAS2的绝缘物质层一同被去除，并且第三绝缘层PAS3的一侧可以与第二绝缘层PAS2的一侧相互对齐。第二接触电极CNE2的一侧可以布置在第三绝缘层PAS3上，并且将第三绝缘层PAS3置于之间而与第一接触电极CNE1相互绝缘。
上述的第一绝缘层PAS1、第二绝缘层PAS2及第三绝缘层PAS3中的每一个可以包括无机物绝缘性物质或有机物绝缘性物质。例如，第一绝缘层PAS1、第二绝缘层PAS2及第三绝缘层PAS3可以包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氧化铝(Al2O3)、氮化铝(AlN)等无机物绝缘性物质。或者，它们可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、Cardo树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯、聚甲基丙烯酸甲酯-聚碳酸酯合成树脂等而作为有机物绝缘性物质。但是，并不限于此。
图9是根据一实施例的发光元件的示意性的立体图。
参照图9，发光元件30作为粒子型元件，可以是具有预定的纵横比的杆或圆筒形形状。发光元件30可以具有纳米(nano-meter)级(1nm以上且小于1μm)至微米(micro-meter)级(1μm以上且小于1mm)的尺寸。在一实施例中，发光元件30的直径及长度可以全部具有纳米级的尺寸，或者全部具有微米级的尺寸。在若干其他实施例中，发光元件30的直径可以具有纳米级的尺寸，相反，发光元件30的长度可以具有微米级的尺寸。在若干实施例中，也可以为一部分发光元件30的直径和/或长度具有纳米级的尺寸，相反，另一部分发光元件30的直径和/或长度具有微米级的尺寸。
在一实施例中，发光元件30可以是无机发光二极管。具体而言，发光元件30可以包括掺杂有任意的导电型(例如，p型或n型)杂质的半导体层。半导体层可以接收从外部的电源施加的电信号，并将其以特定波段的光发出。
根据一实施例的发光元件30可以包括在长度方向上依次层叠的第一半导体层31、发光层36、第二半导体层32及电极层37。发光元件30还可以包括包围第一半导体层31、第二半导体层32及发光层36的外表面的绝缘膜38。
第一半导体层31可以是n型半导体。在发光元件30发出蓝色波段的光的情况下，第一半导体层31可以包括具有AlxGayIn(1-x-y)N(在此，0≤x≤1，0≤y≤1，0≤x+y≤1)的组成比的半导体材料。例如，可以是掺杂为n型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的任意一种以上。第一半导体层31可以掺杂有n型掺杂剂，n型掺杂剂可以是Si、Ge、Sn等。例如，第一半导体层31可以是掺杂有n型Si的n-GaN。第一半导体层31的长度可以具有1.5μm至5μm的范围，但不限于此。
第二半导体层32布置于后文所述的发光层36上。第二半导体层32可以是p型半导体，在发光元件30发出蓝色或绿色波段的光的情况下，第二半导体层32可以包括具有AlxGayIn(1-x-y)N(在此，0≤x≤1，0≤y≤1，0≤x+y≤1)的组成比的半导体材料。例如，可以是掺杂为p型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的任意一种以上。第二半导体层32可以掺杂有p型掺杂剂，p型掺杂剂可以是Mg、Zn、Ca、Se、Ba等。例如，第二半导体层32可以是掺杂有p型Mg的p-GaN。第二半导体层32的长度可以具有0.05μm至0.10μm的范围，但不限于此。
另外，虽然在附图中图示了第一半导体层31和第二半导体层32构成为一个层的情形，但不限于此。根据发光层36的物质，第一半导体层31和第二半导体层32也可以包括更多数量的层(例如，包覆层(Clad layer)或拉伸应变势垒降低(TSBR：Tensile strainbarrier reducing)层)。
发光层36布置于第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的物质。在发光层36包括多量子阱结构的物质的情况下，也可以是量子层(Quantum layer)与阱层(Well layer)相互交替地层叠多个的结构。发光层36可以根据通过第一半导体层31及第二半导体层32施加的电信号而通过电子-空穴对的结合来发光。在发光层36发出蓝色波段的光的情况下，可以包括AlGaN、AlGaInN等物质。尤其，在发光层36为量子层与阱层交替层叠的多量子阱结构的情况下，量子层可以包括AlGaN或AlGaInN，阱层可以包括诸如GaN或AlInN等物质。例如，发光层36可以包括AlGaInN作为量子层，并包括AlInN作为阱层，从而如上文所述，发光层36可以发出中心波段具有450nm至495nm的范围的蓝色(Blue)光。
然而，不限于此，发光层36也可以是带隙(Band gap)能量较大的种类的半导体物质与带隙能量较小的半导体物质彼此交替层叠的结构，并且也可以包括根据发出的光的波段而不同的III族至V族半导体物质。发光层36发出的光不限于蓝色波段的光，根据情况也可以发出红色、绿色波段的光。发光层36的长度可以具有0.05μm至0.10μm的范围，但不限于此。
另外，从发光层36发出的光不仅可以向发光元件30的长度方向外部面发出，还可以向两侧面发出。从发光层36发出的光的方向性不限于一个方向。
电极层37可以是欧姆(Ohmic)接触电极。但是，并不限于此，也可以是肖特基(Schottky)接触电极。发光元件30可以包括至少一个电极层37。虽然图8图示了发光元件30包括一个电极层37的情形，但不限于此。根据情况，发光元件30也可以包括更多数量的电极层37，或者电极层37可以被省略。即使电极层37的数量改变或进一步包括其他结构，后文所述的关于发光元件30的说明仍然可以同样地适用。
在根据一实施例的显示装置10中，当发光元件30与电极或接触电极电连接时，电极层37可以减小发光元件30与电极或接触电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO及ITZO中的至少任意一种。并且，电极层37也可以包括掺杂为n型或p型的半导体物质。电极层37可以包括相同的物质，也可以包括彼此不同的物质，并且不限于此。
绝缘膜38布置为包围上述多个半导体层及电极层的外表面。例如，绝缘膜38可以布置为至少包围发光层36的外表面，并且沿发光元件30延伸的一方向延伸。绝缘膜38可以执行保护上述的部件的功能。绝缘膜38可以形成为包围所述部件的侧面部，并且可以形成为使发光元件30的长度方向的两端部暴露。
虽然在附图中图示了绝缘膜38形成为在发光元件30的长度方向上延伸而从第一半导体层31覆盖到电极层37的侧面的情形，但是并不限于此。绝缘膜38可以仅覆盖包括发光层36在内的半导体层的一部分外表面，或者可以仅覆盖电极层37的外表面的一部分而使各个电极层37的外表面局部地暴露。并且，绝缘膜38也可以在与发光元件30的至少一端部邻近的区域中以上表面在截面上形成为弧形的方式形成。
绝缘膜38的厚度可以具有10nm至1.0μm的范围，但不限于此。优选地，绝缘膜38的厚度可以为40nm左右。
绝缘膜38可以包括具有绝缘特性的物质(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氮化铝(AlN)、氧化铝(Al2O3)等)。虽然在附图中举例图示了绝缘膜38形成为单层的情形，但是并不限于此。在若干实施例中，绝缘膜38也可以形成为多个层层叠的多层结构。据此，可以防止在发光层36与向发光元件30传递电信号的电极直接接触的情况下可能发生的电短路。并且，绝缘膜38可以保护包括发光层36在内的发光元件30的外表面，因此可以防止发光效率的降低。
并且，绝缘膜38的外表面可以被表面处理。发光元件30可以以分散在预定的墨内的状态被喷射到电极上而对齐。在此，为了保持发光元件30与在墨内邻近的其他发光元件30不聚集而分散的状态，绝缘膜38的表面可以进行疏水化处理或亲水化处理。例如，绝缘膜38可以利用诸如硬脂酸(Stearic acid)、2,3-萘二甲酸(2,3-Naphthalene dicarboxylicacid)等物质对外表面进行表面处理。
以下，参照其他附图，对显示装置10的制造过程进行说明。
图10至图15是按工艺示出根据一实施例的显示装置的制造方法的剖视图。
参照图10，准备布置有第一晶体管T1、电压布线VL1、VL2、第一导电图案CDP、第一平坦化层19的基板11。在第一平坦化层19上形成内侧堤IBNL及外侧堤EBNL。内侧堤IBNL及外侧堤EBNL可以构成为包括含有光敏性物质的有机物质，并且它们可以在涂覆有机物质层之后通过曝光及显影而形成。内侧堤IBNL及外侧堤EBNL可以通过相同的掩模工艺同时形成。
接着，参照图11，在第一平坦化层19和内侧堤IBNL上形成对齐电极21、22。对齐电极21、22可以通过掩模工艺形成。对齐电极21、22可以通过在第一平坦化层19及内侧堤IBNL的整个表面上沉积电极用物质层之后将其图案化而形成。在电极用物质层的图案化工艺中，第一对齐电极21和第二对齐电极22沿一方向延伸，并且形成为具有彼此隔开的形状。
然后，在基板11上形成第一绝缘层PAS1。第一绝缘层PAS1可以通过在基板11的整个表面上沉积绝缘物质层而形成。第一绝缘层PAS1形成为覆盖对齐电极21、22以及外侧堤EBNL。第一绝缘层PAS1被局部地蚀刻而形成为使对齐电极21、22中的每一个的一端部暴露。接着，在布置于基板11上的第一平坦化层19、内侧堤IBNL、外侧堤EBNL、对齐电极21、22上执行疏水化处理。疏水化处理可以防止在后文所述的墨喷射工艺中墨向相邻的其他子像素PXn溢出。
然后，参照图12，在第一绝缘层PAS1上布置发光元件30。根据一实施例，发光元件30可以以分散在墨内的状态通过向对齐电极21、22上喷射所述墨的喷墨印刷工艺而布置。通过喷墨印刷装置喷射的墨可以安置于外侧堤EBNL所包围的区域内。外侧堤EBNL可以防止墨溢出到相邻的其他子像素PXn。
若喷射包括发光元件30的墨，则向各个对齐电极21、22施加电信号，使得多个发光元件30布置在第一绝缘层PAS1上。若向多个对齐电极21、22施加电信号，则可以在对齐电极21、22上产生电场。分散在墨内的发光元件30可以通过所述电场接收介电电泳力，并且接收介电电泳力的发光元件30可以改变取向方向及位置而安置在第一绝缘层PAS1上。
接着，在基板11上形成第二绝缘层PAS2'。第二绝缘层PAS2'可以通过在基板11的整个表面上沉积绝缘物质层而形成。第二绝缘层PAS2'可以形成为覆盖第二对齐电极22、发光元件30的至少一部分及第一绝缘层PAS1，并且除此之外的区域可以通过蚀刻而被去除。第二绝缘层PAS2'形成为不与第一对齐电极21及外侧堤EBNL重叠。
接着，参照图13，在第一绝缘层PAS1上形成第一接触电极CNE1。第一接触电极CNE1可以通过在基板11的整个表面上沉积接触电极用物质层，之后被图案化而形成为可以布置于第一绝缘层PAS1、第二绝缘层PAS2'、第一对齐电极21及发光元件30上。并且，第一接触电极CNE1的一部分可以与第一对齐电极21接触，另一部分可以与发光元件30的一端部接触。虽然未图示，但是当进行第一接触电极CNE1的图案化工艺时，将暴露于切割部区域CBA的第一对齐电极21与第二对齐电极22的连接断开。
接着，参照图14，在基板11上形成第三绝缘层PAS3。第三绝缘层PAS3可以使第一接触电极CNE1绝缘，以防止第一接触电极CNE1与第二接触电极CNE2连接。第三绝缘层PAS3在基板11的整个表面上沉积绝缘物质层之后进行图案化而以覆盖第一对齐电极21、第一接触电极CNE1、第一平坦化层19及第二绝缘层PAS2'的方式形成。当进行第三绝缘层PAS3的图案化时，第二绝缘层PAS2'也一同被图案化，从而可以同时形成布置在发光元件30上的第二绝缘层PAS2。据此，第二绝缘层PAS2的一侧边可以与第三绝缘层PAS3的一侧边一致地对齐。
接着，参照图15，在第一绝缘层PAS1上形成第二接触电极CNE2。第二接触电极CNE2可以在基板11的整个表面上沉积接触电极用物质层之后进行图案化而以能够布置于第一绝缘层PAS1、第二绝缘层PAS2、第二对齐电极22及发光元件30上的方式形成。并且，第二接触电极CNE2的一部分可以与第二对齐电极22接触，另一部分可以与发光元件30的另一端部接触。
在根据上述实施例的显示装置的制造方法中，可以通过一个掩模工艺同时形成内侧堤IBNL和外侧堤EBNL，从而减少掩模工艺而降低制造成本。
图16是示出根据另一实施例的显示装置的平面图。图17是示出根据另一实施例的显示装置的外侧堤和内侧堤的平面图。
图16及图17的实施例在与邻近的子像素PXn共享外侧堤这一点上与上述图2及图7的实施例存在差异。以下，针对存在差异的外侧堤进行说明，并且省略对相同构成的说明。
参照图16及图17，根据另一实施例的显示装置10可以包括多个外侧堤EBNL。多个外侧堤EBNL可以在各个子像素PXn内具有沿第二方向DR2延伸的形状，并且朝向沿第二方向DR2相邻的其他子像素PXn延伸而布置。例如，在划分第一子像素PX1的多个外侧堤EBNL中，与第二子像素PX2邻近的外侧堤EBNL在划分第一子像素PX1的同时还可以划分第二子像素PX2。
在示例性的实施例中，第二外侧堤EBNL2可以包括第二线型部LA2。第二外侧堤EBNL2可以包括从第二线型部LA2朝向第一子像素PX1的内侧堤IBNL凸出的第四凸出部PR4、第五凸出部PR5、第六凸出部PR6，并且包括朝向第二子像素PX2的内侧堤IBNL凸出的第七凸出部PR7、第八凸出部PR8、第九凸出部PR9。第四凸出部PR4与第七凸出部PR7可以布置于同一水平线上，第五凸出部PR5与第八凸出部PR8可以布置于同一水平线上。第六凸出部PR6与第九凸出部PR9可以布置于同一水平线上。
本实施例在第一子像素PX1的外侧堤EBNL和第二子像素PX2的外侧堤EBNL被一体化这一点上与上述图2及图7的实施例存在差异。虽然在附图中图示了布置于第一子像素PX1与第二子像素PX2之间的外侧堤EBNL的宽度较厚的情形，但并不限于此，外侧堤EBNL的宽度可以较薄地形成。据此，可以减小布置于第一子像素PX1与第二子像素PX2之间的外侧堤EBNL所占据的面积而增加子像素PXn的数量。并且，可以使得对外侧堤EBNL进行图案化的加工性更加容易。
图18是示出根据又一实施例的显示装置的平面图。图19是沿图18的Q4-Q4'线截取的剖视图。
图18及图19的实施例在包括两个第一对齐电极且发光元件30在一个子像素PXn内布置为沿第一方向DR1隔开的两列这一点上与上述图3及图5的实施例存在差异。以下，针对存在差异的部分进行说明，并且省略对相同构成的说明。
参照图18及图19，在第一平坦化层19上可以布置有多个内侧堤IBNL1、IBNL2、多个外侧堤EBNL、多个对齐电极21、22、发光元件30、多个接触电极CNE1、CNE2。并且，在第一平坦化层19上可以布置有多个绝缘层PAS1、PAS2、PAS3。
具体而言，在基板11上可以布置有多个内侧堤IBNL1、IBNL2以及多个外侧堤EBNL。多个内侧堤IBNL1、IBNL2可以包括第一内侧堤IBNL1和第二内侧堤IBNL2。第二内侧堤IBNL2可以布置在第一内侧堤IBNL1之间。例如，在一个子像素PXn中，两个第一内侧堤IBNL1可以将第二内侧堤IBNL2置于之间而彼此隔开地布置，并且在它们之间可以布置有发光元件30。
多个对齐电极21、22布置在多个内侧堤IBNL1、IBNL2和第一平坦化层19上。多个对齐电极21、22可以包括多个第一对齐电极21以及一个第二对齐电极22。第一对齐电极21可以将第二对齐电极22置于之间而彼此隔开地布置。例如，第一对齐电极21可以布置在第一内侧堤IBNL1上，第二对齐电极22可以布置在第二内侧堤IBNL2上。第一对齐电极21可以通过第一接触孔CT1及第二接触孔CT2而与第一导电图案接触，第二对齐电极22可以通过第三接触孔CT3而与第二电压布线接触。
第一绝缘层PAS1可以布置为覆盖内侧堤IBNL1、IBNL2、外侧堤EBNL以及第一对齐电极21和第二对齐电极22。第一绝缘层PAS1可以使第一对齐电极21和第二对齐电极22中的每一个的至少一部分暴露。第一绝缘层PAS1可以覆盖第一对齐电极21的每一个一端部和第二对齐电极22的两端部。第一绝缘层PAS1可以使第一对齐电极21的每一个另一端部和第二对齐电极22上部的一部分暴露。暴露的第一对齐电极21的每一个另一端部和第二对齐电极22上部的一部分可以与后文所述的第一接触电极CNE1及第二接触电极CNE2接触。第一绝缘层PAS1可以在发光区域EMA内与内侧堤IBNL1、IBNL2及发光元件30重叠而沿第二方向DR2延伸布置。第一绝缘层PAS1可以分别布置成岛(island)形状的图案。
发光元件30可以在第一绝缘层PAS1上布置于第一对齐电极21与第二对齐电极22之间。发光元件30可以包括第一发光元件30A和第二发光元件30B。例如，分别布置在第一内侧堤IBNL1与第二内侧堤IBNL2之间的第一发光元件30A和第二发光元件30B可以以第二内侧堤IBNL2为基准彼此对称地布置。
第一接触电极CNE1可以分别布置在第一内侧堤IBNL1上，并且第二接触电极CNE2可以布置在第二内侧堤IBNL2上。第一发光元件30A的一端部可以接触于第一接触电极CNE1，并且另一端部可以接触于第二接触电极CNE2。第二发光元件30B的一端部可以接触于第一接触电极CNE1，并且另一端部可以接触于第二接触电极CNE2。
在上述实施例中，在一个子像素PXn内包括沿第一方向DR1隔开的第一发光元件30A和第二发光元件30B，在第一发光元件30A及第二发光元件30B之间可以布置有第二内侧堤IBNL2和第二接触电极CNE2。因此，可以增加能够在一个子像素PXn内发光的发光元件的数量而提高亮度。
以上参照附图说明了本发明的实施例，但在本发明所属技术领域中具有普通知识的人员可以理解的是，可以在不改变本发明的其技术思想或者必要特征的情况下以其他具体形态实施。因此，以上记载的实施例应当理解为在所有方面均为示例性的，而不是限定性的。

Claims (10)

1.一种显示装置，包括：
平坦化层，布置于基板上；
多个内侧堤及多个外侧堤，布置于所述平坦化层上，并且沿一方向延伸；
第一对齐电极及第二对齐电极，布置于所述多个内侧堤上，并且彼此隔开；
发光元件，布置于所述第一对齐电极及所述第二对齐电极上，并且布置于所述第一对齐电极与所述第二对齐电极之间；以及
第一接触电极及第二接触电极，所述第一接触电极布置于所述第一对齐电极上且接触于所述发光元件的一端部，所述第二接触电极布置于所述第二对齐电极上且接触于所述发光元件的另一端部，
其中，所述多个外侧堤与所述多个内侧堤布置于同一层上，并且所述多个外侧堤将所述多个内侧堤置于之间而彼此隔开。
2.根据权利要求1所述的显示装置，其中，
所述多个内侧堤及所述多个外侧堤相接于所述平坦化层，
所述多个内侧堤和所述多个外侧堤构成为相同的高度。
3.根据权利要求1所述的显示装置，其中，
所述多个内侧堤构成为岛形状，所述多个外侧堤构成为沿所述一方向连续地延伸的线形状。
4.根据权利要求1所述的显示装置，其中，
所述多个外侧堤分别包括与所述多个内侧堤并排的线型部以及从所述线型部朝向所述多个内侧堤凸出且彼此隔开的多个凸出部。
5.根据权利要求4所述的显示装置，其中，
所述多个外侧堤包括彼此邻近的第一外侧堤及第二外侧堤，
所述第二外侧堤的所述多个凸出部分别布置在穿过所述第一外侧堤的所述多个凸出部中的每一个的水平线上。
6.根据权利要求5所述的显示装置，其中，
在所述第一外侧堤的所述多个凸出部与所述第二外侧堤的所述多个凸出部之间布置有所述第一对齐电极及所述第二对齐电极。
7.根据权利要求5所述的显示装置，其中，
所述第一外侧堤的所述多个凸出部中的每一个与相面对的所述第二外侧堤的所述多个凸出部中的每一个之间的间隔彼此相同或不同。
8.根据权利要求5所述的显示装置，其中，
所述多个内侧堤包括彼此邻近的第一内侧堤和第二内侧堤，
所述第一外侧堤的所述多个凸出部中的每一个与相面对的所述第二外侧堤的所述多个凸出部之间中的每一个的间隔大于从所述第一内侧堤的一侧到所述第二内侧堤的另一侧之间的距离。
9.根据权利要求4所述的显示装置，其中，
所述多个外侧堤的所述线型部中的相面对的线型部之间的间隔相同。
10.根据权利要求1所述的显示装置，其中，
所述第一对齐电极及所述第二对齐电极与所述多个内侧堤重叠，并且与所述多个外侧堤不重叠。
CN202111004642.5A 2020-08-31 2021-08-30 显示装置 Pending CN114122047A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0110033 2020-08-31
KR1020200110033A KR20220030404A (ko) 2020-08-31 2020-08-31 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN114122047A true CN114122047A (zh) 2022-03-01

Family

ID=80358850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111004642.5A Pending CN114122047A (zh) 2020-08-31 2021-08-30 显示装置

Country Status (3)

Country Link
US (1) US11957003B2 (zh)
KR (1) KR20220030404A (zh)
CN (1) CN114122047A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950282B (zh) * 2019-03-25 2021-04-13 京东方科技集团股份有限公司 像素结构、阵列基板以及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587215B1 (ko) 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102514755B1 (ko) 2017-07-10 2023-03-29 삼성전자주식회사 마이크로 엘이디 디스플레이 및 그 제작 방법
KR102607698B1 (ko) 2018-08-06 2023-11-29 삼성디스플레이 주식회사 표시 장치
KR102524569B1 (ko) 2018-09-21 2023-04-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102516131B1 (ko) 2018-09-21 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210103602A (ko) * 2020-02-13 2021-08-24 삼성디스플레이 주식회사 표시 장치
KR20210145030A (ko) * 2020-05-22 2021-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20220069040A1 (en) 2022-03-03
US11957003B2 (en) 2024-04-09
KR20220030404A (ko) 2022-03-11

Similar Documents

Publication Publication Date Title
US11670628B2 (en) Display device
CN115104185A (zh) 显示装置
US20210367024A1 (en) Display device
CN115943495A (zh) 显示装置及其制造方法
CN114122044A (zh) 显示设备
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
EP3866195B1 (en) Display device
CN114122047A (zh) 显示装置
US20220052107A1 (en) Display device
CN115769378A (zh) 显示装置
CN113764485A (zh) 显示装置及制造显示装置的方法
CN115427877A (zh) 显示装置及其制造方法
CN115552610A (zh) 显示装置
CN114631192A (zh) 显示装置
KR20210132271A (ko) 표시 장치
CN115244697A (zh) 发光器件及包括其的显示器
US11908849B2 (en) Display device
US20220140194A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
US20230361261A1 (en) Display device and method of fabricating the same
KR20220083935A (ko) 표시 장치
CN115132772A (zh) 显示装置
CN116114059A (zh) 显示装置
CN116325161A (zh) 显示装置
CN117637970A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination