CN116114059A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116114059A
CN116114059A CN202180062395.6A CN202180062395A CN116114059A CN 116114059 A CN116114059 A CN 116114059A CN 202180062395 A CN202180062395 A CN 202180062395A CN 116114059 A CN116114059 A CN 116114059A
Authority
CN
China
Prior art keywords
electrode
disposed
bank
insulating layer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180062395.6A
Other languages
English (en)
Inventor
李炫旭
康起宁
巴斯拉·韦德海斯
赵晟元
洪晶银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116114059A publication Critical patent/CN116114059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：发光区域和子区域，子区域在第一方向上与发光区域间隔开；电极，在第一方向上延伸以设置在发光区域和子区域之上，并且在第二方向上彼此间隔开；第一堤，设置为围绕发光区域和子区域；以及发光元件，在发光区域中设置在沿第二方向彼此间隔开的电极上，其中，第一堤具有在其上表面中凹陷的部分，并且包括设置在发光区域与子区域之间的沟槽部。

Description

显示装置
技术领域
公开涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置正变得越来越重要。因此，已经使用了诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等的各种显示装置。
典型的显示装置包括诸如有机发光显示面板或液晶显示(LCD)面板的显示面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机LED。
发明内容
技术问题
公开的实施例提供了一种显示装置，该显示装置能够防止一些电极中的诸如材料破裂和短路的缺陷。
应注意的是，本公开的方面不限于上述方面，并且本领域技术人员将从以下描述中清楚地理解本公开的其它未提及的方面。
技术方案
根据公开的实施例，一种显示装置包括：发射区域和子区域，子区域在第一方向上与发射区域间隔开；电极，在第一方向上延伸，横跨发射区域和子区域设置，并且在第二方向上彼此间隔开；第一堤，围绕发射区域和子区域；以及发光元件，在发射区域中设置在沿第二方向间隔开的电极上，其中，第一堤包括沟槽部，第一堤的顶表面在沟槽部中部分地凹陷，沟槽部设置在发射区域与子区域之间。
显示装置还可以包括：接触电极，设置在电极上，并且在第一方向上延伸，其中，接触电极可以通过第一堤的沟槽部横跨发射区域和子区域设置。
第一堤可以包括：第一堤部分；第二堤部分，包括沟槽部，第二堤部分具有比第一堤部分的高度低的高度；以及桥堤部分，设置在沟槽部之间，并且具有与第一堤部分的高度相同的高度。
显示装置还可以包括：第一绝缘层，覆盖电极，其中，第一绝缘层可以在子区域中包括使电极的顶表面部分地暴露的接触部。
接触电极可以电接触设置在发射区域中的发光元件，并且可以电接触通过子区域中的接触部暴露的电极。
显示装置还可以包括：第二绝缘层，设置在第一绝缘层、第一堤和发光元件上，其中，第二绝缘层可以暴露发光元件的端部，并且第二绝缘层可以不设置在第一堤的沟槽部中。
接触电极可以设置在第二绝缘层上，而在沟槽部中直接设置在第二堤部分上。
第一堤的沟槽部中的每个可以具有与第二绝缘层的设置在第一堤上的侧壁对齐的侧壁。
第二绝缘层可以在发射区域中包括与沟槽部相邻并且暴露第一绝缘层的顶表面的开口，并且接触电极可以在开口中直接设置在第一绝缘层上。
显示装置还可以包括：第三绝缘层，设置在接触电极中的至少一个和第二绝缘层上，其中，接触电极的至少一部分可以在第二堤部分中直接设置在第三绝缘层上。
接触电极的至少一部分可以在沟槽部中设置在第一堤与第三绝缘层之间。
电极可以包括第一电极和在第二方向上与第一电极间隔开的第二电极，显示装置还可以包括：第一接触电极，设置在第一电极上并且在第一方向上延伸；以及第二接触电极，设置在第二电极上并且在第一方向上延伸，并且沟槽部可以包括：第一沟槽部，在第一沟槽部中设置有第一接触电极；以及第二沟槽部，在第二沟槽部中设置有第二接触电极，第二沟槽部在第二方向上与第一沟槽部间隔开。
电极还可以包括在第二方向上与第二电极间隔开的第三电极，第一电极设置在第二电极与第三电极之间，并且发光元件可以包括：第一发光元件，具有设置在第一电极上的第一端和设置在第三电极上的第二端；以及第二发光元件，具有设置在第一电极上的第一端和设置在第二电极上的第二端。
显示装置还可以包括第三接触电极，第三接触电极包括：第一延伸部分，设置在第三电极上，并且电接触第一发光元件的第二端；第二延伸部分，设置在第一电极上，并且电接触第二发光元件的第一端；以及连接部分，将第一延伸部分连接到第二延伸部分，其中，第一延伸部分可以在第一方向上延伸，并且可以通过第一沟槽部横跨发射区域和子区域设置。
沟槽部还可以包括第三沟槽部，第三沟槽部在第一方向上相对于发射区域与第一沟槽部相对地定位，并且连接部分可以设置在第三沟槽部上。
根据公开的实施例，一种显示装置包括：发射区域和子区域，子区域在第一方向上与发射区域间隔开；孔，设置在发射区域与子区域之间；电极，在第一方向上延伸，横跨发射区域和子区域设置，并且在第二方向上彼此间隔开；第一堤，围绕发射区域和子区域，并且包括设置在孔之间的桥堤部分；发光元件，在发射区域中设置在沿第二方向间隔开的电极上；以及接触电极，设置在电极上，并且在第一方向上延伸，其中，孔将发射区域连接到子区域，并且接触电极通过孔横跨发射区域和子区域设置。
显示装置还可以包括：第一绝缘层，覆盖电极；以及第二绝缘层，设置在第一绝缘层、第一堤和发光元件上，以暴露发光元件的端部，其中，第二绝缘层可以不设置在孔中。
接触电极可以设置在第二绝缘层上并电接触发光元件，而在孔中接触电极直接设置在第一绝缘层上。
第一绝缘层可以包括形成在子区域中以使电极的顶表面部分地暴露的接触部，并且接触电极可以在子区域的接触部中电接触电极。
第一堤的在孔周围的侧壁可以与第二绝缘层的设置在第一堤上的侧壁对齐。
其它实施例的细节包括在详细描述和附图中。
有益效果
根据实施例的显示装置可以防止连接到发光元件和电极的接触电极的材料由于接触电极下方的层中的台阶部分而被破坏。此外，显示装置可以防止接触电极由于来自用于形成接触电极的材料的残留物而短路。
根据实施例的效果不受上面例示的内容的限制，并且更多的各种效果包括在该公开中。
附图说明
图1是根据实施例的显示装置的示意性平面图。
图2是示出根据实施例的显示装置的像素的示意性平面图。
图3是示出图2的第一子像素的示意性平面图。
图4是沿着图3的线Q1-Q1'、线Q2-Q2'和线Q3-Q3'截取的示意性剖视图。
图5是沿着图3的线Q4-Q4'截取的示意性剖视图。
图6是示出根据实施例的设置在显示装置的子像素中的第一堤和接触电极的示意性布置的示意性平面图。
图7是沿着图6的线Q5-Q5'截取的示意性剖视图。
图8是沿着图6的线Q6-Q6'截取的示意性剖视图。
图9是根据实施例的发光元件的示意图。
图10至图15是示出根据实施例的显示装置的制造工艺的一部分的示意图。
图16是示出根据实施例的显示装置的子像素的示意性平面图。
图17是沿着图16的线Q7-Q7'截取的示意性剖视图。
图18是示出图16的显示装置的制造工艺中的步骤的示意性剖视图。
图19是示出根据实施例的显示装置的子像素的示意性平面图。
图20是沿着图19的线Q8-Q8'截取的示意性剖视图。
图21是沿着图19的线Q9-Q9'截取的示意性剖视图。
具体实施方式
现在将在下文中参照附图来更充分地描述本公开，在附图中示出了公开的优选实施例。然而，该公开可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得该公开将是彻底的和完整的，并且将向本领域技术人员充分地传达公开的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，它可以直接在所述另一层或基底上，或者也可以存在居间层。在整个说明书中，相同的附图标记指示相同的组件。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参照附图来描述实施例。
图1是根据实施例的显示装置的示意性平面图。
参照图1，显示装置10可以显示运动图像或静止图像。显示装置10可以指提供显示画面的任何电子装置。显示装置10的示例可以包括提供显示画面的电视、膝上型计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置10可以包括提供显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在以下描述中，示出了无机发光二极管显示面板作为显示面板，但是实施例不限于此，并且在实施例的范围内可以应用其它显示面板。
显示装置10的形状可以被不同地修改。例如，显示装置10可以具有诸如在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、具有倒圆的拐角(顶点)的四边形形状、其它多边形形状和圆形形状的形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。图1示出了具有在第二方向DR2上伸长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示画面的区域，非显示区域NDA是其中不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以基本占据显示装置10的中心。
显示区域DPA可以包括像素PX。像素PX可以以矩阵形式布置。每个像素PX的形状在平面图中可以是矩形形状或正方形形状。然而，实施例不限于此，并且它可以是其中每条边相对于一方向倾斜的菱形形状。像素PX可以以条带型或
Figure BDA0004119815840000051
型交替地布置。像素PX中的每个可以包括发射特定波段的光以显示特定颜色的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全地或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以与显示区域DPA的四条边相邻地设置。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的布线或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以安装在非显示区域NDA上。
图2是示出根据实施例的显示装置的像素的示意性平面图。
参照图2，显示装置10的像素PX中的每个可以包括子像素PXn(n是范围为1至3的自然数)。例如，像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可以发射第一颜色的光，第二子像素PX2可以发射第二颜色的光，第三子像素PX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，实施例不限于此，并且子像素PXn可以发射相同颜色的光。尽管图2示出了像素PX包括三个子像素PXn，但是实施例不限于此，并且像素PX可以包括更多数量的子像素PXn。
显示装置10的每个子像素PXn可以包括发射区域EMA和非发射区域(未示出)。发射区域EMA可以是其中发光元件ED对准以发射特定波段的光的区域。非发射区域可以是其中不存在发光元件ED并且从发光元件ED发射的光不到达从而不发射光的区域。发射区域可以包括其中设置有发光元件ED的区域和与发光元件ED相邻以发射从发光元件ED发射的光的区域。
不限于此，发射区域也可以包括其中从发光元件ED发射的光被另一构件反射或折射并且发射的区域。发光元件ED可以设置在每个子像素PXn中，并且发射区域可以形成为包括其中设置有发光元件ED的区域和与其相邻的区域。
尽管在图中示出了子像素PXn具有尺寸基本相同的发射区域EMA，但是实施例不限于此。在一些实施例中，子像素PXn的发射区域EMA可以根据从设置在每个子像素中的发光元件ED发射的光的颜色或波段而具有不同的尺寸。
每个子像素PXn还可以包括设置在非发射区域中的子区域SA。子区域SA可以设置在发射区域EMA在第一方向DR1上的一侧处，并且可以设置在沿第一方向DR1相邻的子像素PXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可以分别在第二方向DR2上重复地布置，同时在第一方向DR1上交替地布置。第一堤BNL1可以设置在子区域SA与发射区域EMA之间，并且子区域SA与发射区域EMA之间的间隙可以根据第一堤BNL1的宽度而改变。因为发光元件ED未设置在子区域SA中，所以可以没有光从子区域SA发射，但是设置在每个子像素PXn中的电极RME可以部分地设置在子区域SA中。设置在子像素PXn中的一些中的电极RME可以在子区域SA中分开。
第一堤BNL1可以包括在显示区域DPA的整个表面之上在平面图中在第一方向DR1和第二方向DR2上延伸来以网格图案布置的部分。第一堤BNL1可以沿着子像素PXn之间的边界设置，以界定(delimit)邻近的子像素PXn。此外，第一堤BNL1可以设置为围绕针对每个子像素PXn设置的发射区域EMA和子区域SA，以将它们彼此界定。
根据实施例，在显示装置10中，第一堤BNL1可以界定彼此相邻的子像素PXn并且围绕发射区域EMA和子区域SA。第一堤BNL1可以包括设置在发射区域EMA与子区域SA之间的沟槽部TP。第一堤BNL1可以包括具有比第一堤BNL1的在子像素PXn之间的边界处的部分低的高度的沟槽部TP，使得在发射区域EMA与子区域SA之间的由第一堤BNL1导致的高度差可以减小。
图3是示出图2的第一子像素的示意性平面图。图4是沿着图3的线Q1-Q1'、线Q2-Q2'和线Q3-Q3'截取的示意性剖视图。图5是沿着图3的线Q4-Q4'截取的示意性剖视图。图3示出了包括在像素PX中的第一子像素PX1，图4示出了穿过设置在第一子像素PX1中的发光元件ED的两端的剖面。图5示出了电极RME和接触电极CNE连接到其的接触部CT1、CT2和CT3的剖面。
结合图2来参照图3至图5，显示装置10可以包括第一基底SUB和设置在第一基底SUB上的半导体层、导电层和绝缘层。半导体层、导电层和绝缘层可以构成显示装置10的电路层CCL和显示元件层。
第一基底SUB可以是绝缘基底。第一基底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。第一基底SUB可以是刚性基底，但是也可以是可以弯曲、折叠或者卷曲的柔性基底。
第一导电层可以设置在第一基底SUB上。第一导电层包括设置为与第一晶体管T1的有源层ACT1叠置的下金属层BML。下金属层BML可以包括阻挡光的材料，以防止光到达第一晶体管T1的有源层ACT1。然而，可以省略下金属层BML。
缓冲层BL可以完全地设置在下金属层BML和第一基底SUB上。缓冲层BL可以形成在第一基底SUB上以保护像素PX的晶体管免受通过易受湿气渗透的第一基底SUB渗透的湿气的影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT1。有源层ACT1可以设置为与第二导电层的将在下面描述的栅电极G1部分地叠置。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在实施例中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)、氧化铟镓锌锡(IGZTO)中的至少一种。
在附图中，仅示出了包括在显示装置10的子像素PXn中的晶体管之中的第一晶体管T1，但是实施例不限于此，并且显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI可以设置在半导体层和缓冲层BL上。第一栅极绝缘层GI可以用作每个晶体管的栅极绝缘层。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以布置为在作为厚度方向的第三方向DR3上与有源层ACT1的沟道区叠置。尽管未在附图中示出，但是第二导电层还可以包括存储电容器的电容电极。
第一层间绝缘层IL1可以设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层与设置在第二导电层上的其它层之间的绝缘层，并且可以保护第二导电层。
第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括第一晶体管T1的第一源电极S1和第一漏电极D1。
第一晶体管T1的第一源电极S1和第一漏电极D1均可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔电接触有源层ACT1。此外，第一源电极S1可以通过另一接触孔与下金属层BML电接触。尽管未在附图中示出，但是第三导电层还可以包括数据线或存储电容器的电容电极。
第二层间绝缘层IL2可以设置在第三导电层上。第二层间绝缘层IL2可以用作第三导电层与设置在第三导电层上的其它层之间的绝缘层，并且可以保护第三导电层。
第四导电层可以设置在第二层间绝缘层IL2上。第四导电层可以包括第一电压线VL1、第二电压线VL2和第一导电图案CDP。高电位电压(或第一电源电压)可以施加到第一电压线VL1并供应到第一晶体管T1，低电位电压(或第二电源电压)可以施加到第二电压线VL2并供应到第二电极RME2。
第一导电图案CDP可以电连接到第一晶体管T1。第一导电图案CDP也可以与将在下面描述的第一电极RME1电接触，并且第一晶体管T1可以将从第一电压线VL1施加的第一电源电压传输到第一电极RME1。
上述缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2可以由以交替方式堆叠的无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2可以形成为通过堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层而形成的双层或通过交替地堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层而形成的多层。然而，实施例不限于此，并且缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2可以形成为包含上述绝缘材料的单个无机层。
第二导电层、第三导电层和第四导电层中的每个可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其合金中的至少一种制成的单层或多层。然而，实施例不限于此。
过孔层VIA设置在第四导电层上。过孔层VIA可以包括有机绝缘材料(例如，诸如聚酰亚胺(PI)的有机材料)，以执行表面平坦化功能。
作为显示元件层，堤BNL1、BNL2和BNL3、电极RME、发光元件ED以及接触电极CNE可以设置在过孔层VIA上。此外，绝缘层PAS1和PAS2可以设置在过孔层VIA上。
第二堤BNL2可以直接设置在过孔层VIA上。第二堤BNL2可以布置为从发射区域EMA的中心在第一方向DR1上延伸。第三堤BNL3可以直接设置在过孔层VIA上，并且可以设置为在子像素PXn的发射区域EMA中彼此间隔开。例如，在每个发射区域EMA中，第三堤BNL3可以包括在第二方向DR2上彼此间隔开的子堤BNL_A和BNL_B，且第二堤BNL2置于子堤BNL_A和BNL_B之间。第一子堤BNL_A可以设置在第二堤BNL2的左侧处，第二子堤BNL_B可以设置在第二堤BNL2的右侧处。第二堤BNL2和第三堤BNL3可以具有在第一方向DR1上延伸的形状，并且可以在第一方向DR1上具有比被第一堤BNL1围绕的区域的长度小的长度。第二堤BNL2和第三堤BNL3可以布置在每个子像素PXn的发射区域EMA中，并且可以形成具有相对窄的宽度并在显示区域DPA的整个表面中在一方向上延伸的岛状图案。附图中示出了第二堤BNL2以及第三堤BNL3的子堤BNL_A和BNL_B具有相同的宽度，但是实施例不限于此。第二堤BNL2可以具有比第三堤BNL3大的宽度。
第二堤BNL2和第三堤BNL3中的每个的至少一部分可以从过孔层VIA的顶表面突出。第二堤BNL2和第三堤BNL3的突出部分可以具有倾斜的侧表面，并且从发光元件ED发射的光可以从设置在第二堤BNL2和第三堤BNL3上的电极RME反射，以在过孔层VIA的向上方向上发射。然而，实施例不限于此，并且第二堤BNL2和第三堤BNL3可以具有其外表面弯曲的半圆形形状或半椭圆形形状。第二堤BNL2和第三堤BNL3可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但是实施例不限于此。
电极RME针对每个子像素PXn以在一方向上延伸的形状设置。例如，在每个子像素PXn中，电极RME可以具有在第一方向DR1上延伸的形状，并且可以设置为在第二方向DR2上彼此间隔开。显示装置10的电极RME可以包括通过穿透过孔层VIA的电极接触孔CTD和CTS直接连接到在过孔层VIA下方的第四导电层的电极。在其它实施例中，显示装置10还可以包括不直接连接到第四导电层的电极。
例如，子像素PXn可以包括设置为横跨发射区域EMA和子区域SA在第一方向DR1上延伸的多个电极RME。在第一方向DR1上相邻的子像素PXn的电极RME可以在子区域SA的分离部分ROP处彼此分离。在显示装置10的制造工艺中，电极RME可以形成为在第一方向DR1上延伸的电极线，并且可以用于在子像素PXn中生成电场，以使发光元件ED对准。发光元件ED可以通过由在电极线上生成的电场引起的介电泳力而对准，并且电极线可以在分离部分ROP处分离以形成电极RME。
设置在每个子像素PXn中的电极RME可以包括第一电极RME1、第二电极RME2和第三电极RME3。第一电极RME1可以设置在第二堤BNL2上，第二电极RME2和第三电极RME3可以分别设置在第三堤BNL3的子堤BNL_A和BNL_B上。
第一电极RME1可以在发射区域EMA的中心部分中设置在第二堤BNL2上。第二电极RME2可以在第二方向DR2上与第一电极RME1间隔开，并且可以在发射区域EMA左侧处设置在第一子堤BNL_A上。第三电极RME3可以在第二方向DR2上与第二电极RME2间隔开且第一电极RME1置于第三电极RME3与第二电极RME2之间，并且第三电极RME3可以在发射区域EMA的右侧处设置在第二子堤BNL_B上。第一电极RME1的两侧可以分别面对第二电极RME2和第三电极RME3，同时与第二电极RME2和第三电极RME3间隔开。
第一电极RME1和第二电极RME2中的每个可以是连接到设置在其下方的第四导电层的第一类型电极。第一电极RME1和第二电极RME2可以分别通过形成在与第一堤BNL1叠置的部分中的第一电极接触孔CTD和形成在子区域SA中的第二电极接触孔CTS来直接连接到第四导电层。例如，第一电极RME1可以通过穿过其下方的过孔层VIA的第一电极接触孔CTD与第一导电图案CDP接触。第二电极RME2可以通过穿过其下方的过孔层VIA的第二电极接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第一导电图案CDP电连接到第一晶体管T1使得第一电源电压可以施加到第一电极RME1，并且第二电极RME2可以电连接到第二电压线VL2使得第二电源电压可以施加到第二电极RME2。由于第一电极RME1和第二电极RME2单独地针对每个子像素PXn设置，因此不同的子像素PXn的发光元件ED可以独立地发射光。
与第一类型电极不同，第三电极RME3可以是不直接连接到设置在其下方的第四导电层的第二类型电极。直接施加到第一类型电极的电信号可以通过发光元件ED或接触电极CNE传输到第二类型电极。尽管第三电极RME3可以不直接连接到设置在其下方的第四导电层，但是因为从第四导电层施加的电信号传输到第三电极RME3，所以它可以不浮置。
在实施例中，在电极RME之中，第一电极RME1的在第二方向DR2上测量的宽度可以比第二堤BNL2大，并且第二电极RME2和第三电极RME3的在第二方向DR2上测量的宽度可以比第三堤BNL3小。第一电极RME1可以布置为覆盖第二堤BNL2的两个侧表面(或者与第二堤BNL2的两个侧表面叠置)，并且第二电极RME2和第三电极RME3中的每个可以布置为覆盖第三堤BNL3的一侧表面(或者与第三堤BNL3的一侧表面叠置)。电极RME可以设置为覆盖第二堤BNL2或第三堤BNL3的至少一个侧表面(或者与第二堤BNL2或第三堤BNL3的至少一个侧表面叠置)，以反射从发光元件ED发射的光。电极RME之间在第二方向DR2上的间隙可以比第二堤BNL2与第三堤BNL3之间的间隙小。电极RME中的每个可以具有直接设置在过孔层VIA上的至少一部分，使得它们可以设置在同一平面上。
电极RME可以电连接到发光元件ED。电极RME可以通过接触电极CNE连接到发光元件ED的两端，并且可以将从第四导电层施加的电信号传输到发光元件ED。用于使发光元件ED发射的电信号可以直接施加到第一电极RME1和第二电极RME2，并且电信号可以通过将在下面描述的接触电极CNE和发光元件ED传输到其它电极。
电极RME中的每个可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属作为具有高反射率的材料，或者可以是包括铝(Al)、镍(Ni)、镧(La)等的合金。电极RME可以将从发光元件ED发射并行进到第一堤BNL1或第二堤BNL2的侧表面的光反射在每个子像素PXn的向上方向上。
然而，实施例不限于此，并且每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO和ITZO的材料。在一些实施例中，电极RME中的每个可以具有其中至少一种透明导电材料和至少一种具有高反射率的金属层堆叠的结构，或者可以形成为包括它们的单层。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。
第一绝缘层PAS1设置在电极RME、第二堤BNL2和第三堤BNL3上。第一绝缘层PAS1可以设置为完全地覆盖它们。第一绝缘层PAS可以保护电极RME，同时使它们彼此绝缘。第一绝缘层PAS1可以防止设置在其上的发光元件ED由于与其它构件直接接触而被损坏。
在实施例中，第一绝缘层PAS1可以具有台阶部分，使得其顶表面在沿第二方向DR2间隔开的电极RME之间部分地凹陷。发光元件ED可以设置在第一绝缘层PAS1的其中形成有台阶部分的顶表面上，因此空间可以保留在发光元件ED与第一绝缘层PAS1之间。然而，实施例不限于此。
第一绝缘层PAS1可以包括使每个电极RME的顶表面的一部分暴露的接触部CT1、CT2和CT3。接触部CT1、CT2和CT3可以穿透第一绝缘层PAS1，并且下面将描述的接触电极CNE可以通过接触部CT1、CT2和CT3与暴露电极RME接触。
第一堤BNL1可以设置在第一绝缘层PAS1上。第一堤BNL1可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，因此可以以网格图案布置。第一堤BNL1可以沿着子像素PXn之间的边界设置，以界定相邻的子像素PXn。此外，第一堤BNL1可以设置为围绕针对每个子像素PXn设置的发射区域EMA和子区域SA，以将它们彼此界定。
在实施例中，在第一堤BNL1的在第一方向DR1上延伸的部分中，设置在发射区域EMA之间的部分可以具有比设置在子区域SA之间的部分大的宽度，并且子区域SA之间的间隙可以比发射区域EMA之间的间隙小。然而，实施例不限于此。第一堤BNL1的宽度可以被改变，使得子区域SA之间的间隙可以比发射区域EMA之间的间隙大。
第一堤BNL1可以具有比第二堤BNL2和第三堤BNL3的高度大的高度。第一堤BNL1可以防止墨在显示装置10的制造工艺期间在喷墨印刷步骤中溢出到相邻的子像素PXn。第一堤BNL1可以针对不同的子像素PXn分离其中分散有不同的发光元件ED的墨，以不彼此混合。然而，实施例不限于此。第一堤BNL1、第二堤BNL2和第三堤BNL3可以包括相同的材料，并且可以形成为具有基本类似的高度。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以设置为沿着电极RME延伸所沿的第一方向DR1彼此间隔开，并且可以基本彼此平行地对准。发光元件ED可以具有在一个方向上延伸的形状，并且发光元件ED的延伸方向可以基本垂直于电极RME的延伸方向。然而，实施例不限于此，并且发光元件ED均可以布置为在与电极RME的延伸方向倾斜的方向上延伸。
发光元件ED可以包括掺杂有不同导电类型掺杂剂的半导体层。发光元件ED可以包括半导体层，并且可以取向为使得其一端根据在电极RME上生成的电场的方向而面对特定方向。发光元件ED可以包括发光层36(参照图9)，以发射预定波段的光。在每个子像素PXn中对准的发光元件ED可以根据构成发光层36的材料而发射不同波段的光。然而，实施例不限于此，并且在每个子像素PXn中对准的发光元件ED可以发射相同颜色的光。
发光元件ED可以包括在与第一基底SUB的顶表面平行的方向上布置的多个层。显示装置10的发光元件ED可以设置为使得其延伸方向与第一基底SUB平行，并且包括在发光元件ED中的半导体层可以在与第一基底SUB的顶表面平行的方向上顺序地布置。然而，实施例不限于此。在一些情况下，当发光元件ED具有不同的结构时，多个层可以在与第一基底SUB垂直的方向上布置。
发光元件ED可以在第二堤BNL2与第三堤BNL3之间设置在沿第二方向DR2彼此间隔开的电极RME上方。发光元件ED的延伸长度可以比在第二方向DR2上间隔开的电极RME之间的间隙大，并且发光元件ED的两端可以设置在不同的电极上。例如，发光元件ED可以包括其两端分别设置在第一电极RME1和第三电极RME3上的第一发光元件ED1以及其两端分别设置在第一电极RME1和第二电极RME2上的第二发光元件ED2。
发光元件ED可以包括半导体层，并且可以相对于任何半导体层限定第一端和与其相对的第二端。发光元件ED可以设置为使得第一端和第二端分别放置在特定电极RME上。例如，第一发光元件ED1可以设置为使得第一端设置在第一电极RME1上并且第二端设置在第三电极RME3上。第二发光元件ED2可以设置为使得第一端设置在第一电极RME1上并且第二端设置在第二电极RME2上。然而，实施例不限于此，并且发光元件ED可以设置为使得仅一端根据其在电极RME之间的取向而放置在电极RME上。
发光元件ED的端部可以接触相应的接触电极CNE。在发光元件ED中，由于绝缘层38(参照图9)未形成在延伸方向上的端表面上，因此半导体层部分地暴露，暴露的半导体层可以与接触电极CNE接触。然而，实施例不限于此。在其它实施例中，发光元件ED的绝缘层38的至少一部分可以被去除，使得半导体层的端部处的侧表面可以部分地暴露。暴露的半导体层的侧表面可以与接触电极CNE直接接触。发光元件ED中的每个可以通过接触电极CNE电连接到电极RME或另一发光元件ED。
第二绝缘层PAS2可以部分地设置在第一绝缘层PAS1和发光元件ED上。例如，第二绝缘层PAS2可以设置为部分地覆盖发光元件ED的外表面，以不覆盖发光元件ED的第一端和第二端。第二绝缘层PAS2的设置在发光元件ED上的部分可以布置为在平面图中在第一绝缘层PAS1上在第一方向DR1上延伸，使得它可以在每个子像素PXn中形成线型图案或岛状图案。第二绝缘层PAS2可以在显示装置10的制造工艺期间在固定发光元件ED的同时保护发光元件ED。第二绝缘层PAS2可以设置为填充发光元件ED与其下方的第一绝缘层PAS1之间的空间。
此外，第二绝缘层PAS2也可以设置在第一堤BNL1上。第二绝缘层PAS2可以设置在第一绝缘层PAS1和第一堤BNL1上，同时暴露发光元件ED的端部并且部分地暴露其中设置有电极RME的部分。在显示装置10的制造工艺期间，第二绝缘层PAS2的形状可以通过将它完全设置在第一绝缘层PAS1上并将它部分地去除以暴露发光元件ED的端部的步骤而形成。
第二绝缘层PAS2也可以部分地设置在子区域SA中。电极RME可以通过在使发光元件ED对准并形成第二绝缘层PAS2之后在子区域SA的分离部分ROP处分离电极线而形成。在电极线的分离步骤中，除了电极RME之外，第一绝缘层PAS1和第二绝缘层PAS2也可以被部分地去除，并且过孔层VIA可以在分离部分ROP中部分地暴露。
接触电极CNE可以设置在第二绝缘层PAS2上。接触电极CNE可以与发光元件ED的任何一端和至少一个电极RME电接触。例如，接触电极CNE可以与发光元件ED的在其上未设置第二绝缘层PAS2的情况下暴露的一端以及通过形成在第一绝缘层PAS1中以部分地暴露电极RME的接触部CT1、CT2和CT3电极RME中的至少一个接触。接触电极CNE中的每个可以包括在第一方向DR1上延伸以横跨发射区域EMA和子区域SA设置的部分。接触电极CNE可以包括设置在发射区域EMA中的与发光元件ED接触的部分以及设置在子区域SA中的通过接触部CT1、CT2和CT3与电极RME接触的部分。接触电极CNE可以布置在设置在发射区域EMA与子区域SA之间的第一堤BNL1上。
根据实施例，显示装置10的接触电极CNE可以分类为电连接到不同类型的电极的不同类型的接触电极。例如，接触电极CNE可以包括作为设置在作为第一类型电极的第一电极RME1或第二电极RME2上的第一类型接触电极的第一接触电极CNE1和第二接触电极CNE2。
第一接触电极CNE1和第二接触电极CNE2可以分别设置在第一电极RME1和第二电极RME2上。第一接触电极CNE1和第二接触电极CNE2均具有在第一方向DR1上延伸的形状，并且可以在每个子像素PXn的发射区域EMA中形成线型图案。第一接触电极CNE1可以通过暴露第一电极RME1的顶表面的第一接触部CT1与第一电极RME1接触，第二接触电极CNE2可以通过暴露第二电极RME2的顶表面的第二接触部CT2与第二电极RME2接触。第一接触电极CNE1可以与第一发光元件ED1的第一端接触，第二接触电极CNE2可以与第二发光元件ED2的第二端接触。
作为第一类型接触电极的第一接触电极CNE1和第二接触电极CNE2中的每个可以将施加到第一类型电极的电信号传输到发光元件ED的一端。电信号可以直接施加到第一发光元件ED1的第一端和第二发光元件ED2的第二端，并且通过第一发光元件ED1的第二端和第二发光元件ED2的第一端传输到其它接触电极CNE和其它发光元件ED。
接触电极CNE可以包括作为设置在作为第二类型电极的第三电极RME3和作为第一类型电极的第一电极RME1之上的第二类型接触电极的第三接触电极CNE3。
第三接触电极CNE3可以设置在第一电极RME1和第三电极RME3上方。第三接触电极CNE3可以包括在第一方向DR1上延伸的第一延伸部分CN_E1和第二延伸部分CN_E2以及将第一延伸部分CN_E1连接到第二延伸部分CN_E2的第一连接部分CN_B1(或连接部分)。第三接触电极CNE3可以具有基本围绕第一接触电极CNE1的形状。
第一延伸部分CN_E1设置在第三电极RME3上方，而第二延伸部分CN_E2在与第一接触电极CNE1间隔开的同时设置在第一电极RME1上方。第一延伸部分CN_E1可以在与第一接触电极CNE1间隔开的同时面对第一接触电极CNE1，第二延伸部分CN_E2可以在与第二接触电极CNE2间隔开的同时面对第二接触电极CNE2。第一延伸部分CN_E1可以与通过第三接触部CT3暴露的第三电极RME3接触，但是第二延伸部分CN_E2可以不与第一电极RME1接触。第一延伸部分CN_E1可以与第一发光元件ED1的第二端接触，第二延伸部分CN_E2可以与第二发光元件ED2的第一端接触。电信号可以通过第三接触电极CNE3传输到第三电极RME3。第一连接部分CN_B1(或连接部分)可以设置在沿第一方向DR1设置在发射区域EMA与另一子像素PXn的子区域SA之间的第一堤BNL1上。
第一发光元件ED1可以通过第三接触电极CNE3电连接到第二发光元件ED2。施加到第一接触电极CNE1的电信号可以通过第一发光元件ED1和第三接触电极CNE3传输到第二发光元件ED2。设置在子像素PXn中的发光元件ED可以经由第二类型接触电极串联连接。
接触部CT1、CT2和CT3可以设置为在第二方向DR2上不与发光元件ED叠置。接触部CT1、CT2和CT3可以形成为在第一方向DR1上与其中设置有发光元件ED的区域间隔开。光可以从发光元件ED的端部发射，并且接触部CT1、CT2和CT3可以定位为远离光的行进路径。在实施例中，接触部CT1、CT2和CT3可以形成在其中未设置发光元件ED的子区域SA中。由于接触部CT1、CT2和CT3设置在子区域SA中，因此可以能够使由于接触部CT1、CT2、CT3对光的折射而不发射的光最小化。在显示装置10的制造工艺期间，通过将接触部CT1、CT2和CT3设置为远离设置有发光元件ED的位置可以防止发光元件ED在暴露电极RME的顶表面的接触部CT1、CT2和CT3附近聚集，接触部CT1、CT2和CT3会吸引发光元件ED。
接触电极CNE可以设置在第二绝缘层PAS2上以彼此间隔开，但是可以在其中未设置第二绝缘层PAS2的部分中直接设置在第一绝缘层PAS1和发光元件ED上。然而，实施例不限于此，并且其它绝缘层还可以设置在接触电极CNE之间，使得接触电极CNE中的一些接触电极可以设置在同一层，而其它接触电极可以设置在不同的层。
接触电极CNE可以包括导电材料。例如，接触电极CNE可以包括ITO、IZO、ITZO、铝(Al)等。作为示例，接触电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过接触电极CNE并朝向电极RME行进。然而，实施例不限于此。
尽管未在附图中示出，但是绝缘层还可以设置在接触电极CNE上，以覆盖它们。绝缘层可以设置在整个第一基底SUB之上，以保护设置在第一基底SUB上的构件免受外部环境的影响。
上述第一绝缘层PAS1和第二绝缘层PAS2中的每个可以包括无机绝缘材料或有机绝缘材料。然而，实施例不限于此。
如上所述，在根据实施例的显示装置10中，第一堤BNL1可以包括具有相对低的高度的沟槽部TP，以减小与发射区域EMA和子区域SA的高度差。第一堤BNL1的沟槽部TP中的每个可以形成其中可以放置横跨发射区域EMA和子区域SA设置的接触电极CNE的空间，从而防止接触电极CNE的材料由于第一堤BNL1的高度差而被破坏。
图6是示出根据实施例的设置在显示装置的子像素中的第一堤和接触电极的示意性布置的示意性平面图。图7是沿着图6的线Q5-Q5'截取的示意性剖视图。图8是沿着图6的线Q6-Q6'截取的示意性剖视图。图6示出了子像素PXn的第一堤BNL1和接触电极CNE的相对布置。图7示出了穿过第一堤BNL1的沟槽部TP的剖面，图8示出了穿过第二绝缘层PAS2的与沟槽部TP相邻的开口OP的剖面。
结合图3来参照图6和图7，在根据实施例的显示装置10中，第一堤BNL1可以包括具有比其它部分低的高度的沟槽部TP。第一堤BNL1具有预定高度，并且设置为围绕发射区域EMA和子区域SA。第一堤BNL1可以包括在发射区域EMA与子区域SA之间的区域中的其中第一堤BNL1的顶表面部分地凹陷的沟槽部TP。
例如，第一堤BNL1包括在对应的子像素PXn的发射区域EMA与子区域SA之间设置在发射区域EMA(在第一方向DR1上)的上侧的第一沟槽部TP1和第二沟槽部TP2。第一堤BNL1还可以包括在发射区域EMA与另一子像素PXn的子区域SA之间设置在发射区域EMA(在第一方向DR1上)的下侧的第三沟槽部TP3。第一堤BNL1可以被划分为第一堤部分BP1和第二堤部分BP2，第一堤部分BP1具有预定高度，第二堤部分BP2包括形成在其中的沟槽部TP并因此具有比第一堤部分BP1低的高度。
第一沟槽部TP1和第二沟槽部TP2可以在子像素PXn的发射区域EMA与子区域SA之间在第二方向DR2上彼此间隔开。具有与第一堤部分BP1相同高度的第一桥堤部分BR1(或桥堤部分)可以设置在第一沟槽部TP1与第二沟槽部TP2之间。第一桥堤部分BR1(或桥堤部分)可以在第一沟槽部TP1与第二沟槽部TP2之间在第一方向DR1上延伸，并且可以与发射区域EMA和子区域SA接触。
随着从发射区域EMA到子区域SA，由于设置在它们之间的第一堤BNL1而可能发生高度差。在第一堤BNL1中，由于其中形成有沟槽部TP的第二堤部分BP2与第一堤部分BP1相比具有相对低的高度，因此能够减小第一堤BNL1与发射区域EMA和子区域SA之间的高度差。类似地，第三沟槽部TP3设置在发射区域EMA与不同的子像素PXn的子区域SA之间，从而使由于第一堤BNL1引起的高度差减小。
在一些实施例中，第三沟槽部TP3可以具有比第一沟槽部TP1和第二沟槽部TP2大的宽度。然而，实施例不限于此，并且沟槽部TP的宽度可以改变。在一些实施例中，第一沟槽部TP1可以连接到第二沟槽部TP2并且一起形成沟槽部TP。可以省略第一沟槽部TP1与第二沟槽部TP2之间的第一桥堤部分BR1(或桥堤部分)。
根据实施例，第二绝缘层PAS2可以设置在第一堤BNL1上，并且第二绝缘层PAS2可以包括与第一堤BNL1的沟槽部TP对应的开口OP。第二绝缘层PAS2可以不设置在沟槽部TP中。第一堤BNL1或第一绝缘层PAS1的顶表面可以通过开口OP部分地暴露。第二绝缘层PAS2的开口OP可以定位为与第一堤BNL1的沟槽部TP对应，但是在平面图中可以占据比沟槽部TP大的面积。第一堤BNL1或第一绝缘层PAS1的可以定位在第二绝缘层PAS2的开口OP中的顶表面可以暴露。
如图7中所示，第二绝缘层PAS2可以不设置在第一沟槽部TP1和第二沟槽部TP2上使得第一堤BNL1的在沟槽部TP1和TP2中的顶表面可以暴露，并且第二绝缘层PAS2可以设置在作为除了沟槽部TP之外的区域的第一堤部分BP1和第一桥堤部分BR1(或桥堤部分)上。在实施例中，第二绝缘层PAS2可以包括设置在第一桥堤部分BR1(或桥堤部分)上的第一桥图案IP1。第一桥图案IP1可以具有在发射区域EMA与子区域SA之间在第一方向DR1上延伸的形状。第一桥图案IP1可以将第二绝缘层PAS2的设置在发射区域EMA中的部分连接到第二绝缘层PAS2的设置在子区域SA中的部分。
如图8中所示，在第二绝缘层PAS2的开口OP之中，设置在发射区域EMA中的开口可以直接暴露第一绝缘层PAS1的顶表面。第二绝缘层PAS2不仅可以包括暴露发光元件ED的两端的部分而且还可以包括形成为与第一堤BNL1的沟槽部TP对应的开口OP，以使第一绝缘层PAS1或第一堤BNL1的顶表面部分地暴露。
根据实施例，第一堤BNL1的沟槽部TP的侧壁可以与第二绝缘层PAS2的设置在第一堤部分BP1上的侧壁对齐。如下面将描述的，形成第一堤BNL1的沟槽部TP的步骤可以与形成第二绝缘层PAS2的开口OP的步骤同时地执行。由于沟槽部TP和开口OP可以在同一步骤中形成，因此第一堤BNL1的沟槽部TP的侧壁可以与第二绝缘层PAS2的侧壁对齐。
接触电极CNE可以横跨发射区域EMA和子区域SA设置，并且也可以在发射区域EMA与子区域SA之间设置在第一堤BNL1上。第一堤BNL1的沟槽部TP可以提供其中接触电极CNE横跨发射区域EMA和子区域SA布置的空间。第一沟槽部TP1可以与第一接触电极CNE1和第三接触电极CNE3的第一延伸部分CN_E1叠置，第二沟槽部TP2可以与第二接触电极CNE2叠置。第三沟槽部TP3可以与第三接触电极CNE3的第一连接部分CN_B1(或连接部分)叠置。在发射区域EMA中设置在第二绝缘层PAS2上的接触电极CNE可以在第一堤BNL1的沟槽部TP中直接布置在第一堤BNL1上。此外，接触电极CNE可以在第二绝缘层PAS2的形成在与沟槽部TP相邻的区域中的开口OP中直接布置在第一绝缘层PAS1上。
在显示装置10的制造工艺中，发光元件ED可以通过在电极线上生成的电场而对准。电极线在随后的工艺步骤中分离以形成电极RME，并且包括形成在其中的接触部CT1、CT2和CT3的第一绝缘层PAS1可以设置在电极线上。在电极线上生成的电场可以在与电极线的顶表面通过其暴露的接触部CT1、CT2和CT3相邻的区域中具有相对强的强度。为了防止发光元件ED聚集在接触部CT1、CT2和CT3附近，显示装置10可以包括围绕发射区域EMA和子区域SA的第一堤BNL1，并且接触部CT1、CT2和CT3可以设置在子区域SA中而不设置在发射区域EMA中。电极RME的顶表面可以部分地暴露在子区域SA中，但是不暴露在发射区域EMA中。
由于发光元件ED在发射区域EMA中设置在电极RME上，因此与发光元件ED和电极RME接触的接触电极CNE可以横跨发射区域EMA和子区域SA设置。具有预定高度的第一堤BNL1可以设置在发射区域EMA与子区域SA之间，并且发射区域EMA和子区域SA可以具有比第一堤BNL1低的高度。在第一方向DR1上从发射区域EMA到子区域SA，由于第一堤BNL1而可能发生高度差。
为了使由于第一堤BNL1的高度差部分地减小，根据实施例的显示装置10可以包括沟槽部TP，第一堤BNL1在沟槽部TP处的部分具有比第一堤BNL1的其它部分低的高度。沟槽部TP可以在第一方向DR1上延伸以形成其中放置横跨发射区域EMA和子区域SA设置的接触电极CNE的空间。接触电极CNE设置为从其中未设置第一堤BNL1的发射区域EMA通过第一堤BNL1的沟槽部TP到子区域SA。由于接触电极CNE布置在相对低的沟槽部TP上，因此由于较低的台阶部分，能够防止材料破裂。通过减小第一堤BNL1的斜率，可以防止不同的接触电极CNE由于在形成接触电极CNE的步骤中使用的材料的残留物而短路。
图9是根据实施例的发光元件的示意图。
参照图9，发光元件ED可以是发光二极管。具体地，发光元件ED可以是具有纳米尺寸或微米尺寸的无机发光二极管，并且由无机材料制成。当在彼此相对的两个电极之间在特定方向上形成电场时，发光元件ED可以在具有极性的两个电极之间对准。
根据实施例的发光元件ED可以具有伸长形状。发光元件ED可以具有圆柱形、杆、线、管等的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有诸如正立方体、长方体和六角棱柱的多边形棱柱形状，或者可以具有诸如在一个方向上伸长并具有部分地倾斜的外表面的形状的各种形状。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)杂质的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射特定波段的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘层38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以包括n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn等。发光元件ED的第一端可以是相对于发光层36其中设置有第一半导体层31的部分。
第二半导体层32设置在第一半导体层31上，且发光层36在第二半导体层32与第一半导体层31之间。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以包括p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。发光元件ED的第二端可以是相对于发光层36其中设置有第二半导体层32的部分。
尽管在附图中示出了第一半导体层31和第二半导体层32被构造为一个层，但是实施例不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32还可以包括更大数量的层，诸如覆层或拉伸应变势垒减小(TSBR)层。
发光层36设置在第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。当发光层36包括具有多量子阱结构的材料时，量子层和阱层可以交替地堆叠。发光层36可以根据通过第一半导体层31和第二半导体层32施加的电信号通过电子-空穴对的结合来发射光。发光层36可以包括诸如AlGaN或AlGaInN的材料。在发光层36具有其中量子层和阱层以多量子阱结构交替地堆叠的结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，阱层可以包括诸如GaN或AlInN的材料。
发光层36可以具有其中具有大带隙能的半导体材料和具有小带隙能的半导体材料交替地堆叠的结构，并且可以根据发射的光的波段而包括其它III族至V族半导体材料。由发光层36发射的光不限于蓝色波段的光，而是在一些情况下，发光层36也可以发射红色波段或绿色波段的光。
电极层37可以是欧姆接触电极。然而，实施例不限于此，并且电极层37可以是肖特基接触电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或更多个电极层37，但是实施例不限于此，并且可以省略电极层37。
在显示装置10中，当发光元件ED电连接到电极或接触电极时，电极层37可以减小发光元件ED与电极或接触电极之间的电阻。电极层37可以包括导电金属。例如，电极层370可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘层38可以布置为围绕上述半导体层和电极层的外表面。例如，绝缘层38可以设置为至少围绕发光层36的外表面，并且可以形成为暴露发光元件ED在纵向方向上的两端。在剖视图中，绝缘层38可以具有在与发光元件ED的至少一端相邻的区域中是圆形的顶表面。
绝缘层38可以包括具有绝缘性质的材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)和氧化铝(AlOx)。在附图中示出了绝缘层38形成为单层，但是实施例不限于此。在一些实施例中，绝缘层38可以以具有堆叠在其中的多个层的多层结构形成。
绝缘层38可以用于保护构件。绝缘层38可以防止当电信号传输到其的电极与发光元件ED直接接触时在发光层36处可能发生的电短路。绝缘层38可以防止发光元件ED的光发射效率降低。
绝缘层38可以具有被表面处理的外表面。发光元件ED可以在电极上以喷涂其中分散有发光元件ED的墨的方式对准。这里，绝缘层38的表面可以以疏水或亲水方式处理，以将发光元件ED保持在分散状态，而不与墨中相邻的其它发光元件ED聚集。
在下文中，将进一步参照其它附图来描述显示装置10的制造工艺。
图10至图15是示出根据实施例的显示装置的制造工艺的一部分的示意图。图10至图15顺序地示出了在发射区域EMA中形成设置在发光元件ED上的第二绝缘层PAS2的步骤和在发射区域EMA与子区域SA之间的区域中形成第一堤BNL1的步骤。对应于图4的线Q2-Q2'上的部分的图10、图12和图14示出了在发射区域EMA中形成第二绝缘层PAS2的步骤，对应于图7的图11、图13和图15示出了在发射区域EMA与子区域SA之间的区域中形成第一堤BNL1的步骤。
首先，参照图10和图11，准备第一基底SUB，在第一基底SUB上形成电路层CCL、第二堤BNL2、第三堤BNL3、电极RME、第一绝缘层PAS1和第一堤层BN1，并且在电极RME上设置发光元件ED。
第一堤层BN1可以形成为围绕发射区域EMA和子区域SA。第一堤层BN1可以形成为具有与图7的第一堤部分BP1相同的高度。第一堤层BN1可以防止包括发光元件ED的墨在后续步骤中溢出。
在根据实施例的显示装置10中，可以通过喷墨印刷步骤将发光元件ED设置在电极RME上。包括掺杂有不同导电类型的半导体层的发光元件ED可以具有分子内相互作用(例如，偶极-偶极相互作用)，并且可以通过墨中由电场诱导的介电泳力来设置在电极线上。
喷涂到每个子像素PXn的墨可以安置在被第一堤层BN1围绕的发射区域EMA中。第一堤层BN1可以防止墨溢出到相邻的发射区域EMA中。此外，即使将包括不同类型的发光元件ED的墨喷涂到不同的子像素PXn，也可以防止它们混合。
随后，在第一堤层BN1上形成第一绝缘材料层PI1，以覆盖发光元件ED。根据实施例，可以在后续步骤中使第一堤层BN1和第一绝缘材料层PI1图案化，以形成显示装置10的第一堤BNL1和第二绝缘层PAS2。第一绝缘材料层PI1可以在的保护发光元件ED同时将它们固定到布置位置。
参照图12至图15，在第一绝缘材料层PI1上形成光致抗蚀剂PR并且沿着光致抗蚀剂PR对第一绝缘材料层PI1和第一堤层BN1进行图案化，以形成第二绝缘层PAS2和第一堤BNL1。可以设置光致抗蚀剂PR，同时部分地暴露第一绝缘材料层PI1的顶表面。光致抗蚀剂PR可以设置在第一绝缘材料层PI1上，以与图4和图7中所示的其中形成有第二绝缘层PAS2的部分对应。
根据实施例，在通过使第一绝缘材料层PI1图案化来形成第二绝缘层PAS2的步骤中，可以一起部分地去除第一堤层BN1的顶表面，以形成第一堤BNL1的沟槽部TP。在一些实施例中，由于第二绝缘层PAS2包括无机绝缘材料并且第一堤BNL1包括有机绝缘材料，因此也可以在无机绝缘材料的图案化步骤中一起去除有机绝缘材料。当使第一绝缘材料层PI1的没有光致抗蚀剂PR设置在其上的情况下暴露的部分图案化时，也可以部分地去除设置在其下方的第一堤层BN1。第一堤层BN1的已经从其去除材料的部分可以具有比其它部分低的高度。在用于形成第二绝缘层PAS2的图案化步骤中，也可以使第一堤层BN1部分地图案化，以形成包括沟槽部TP的第一堤BNL1。
尽管未在附图中示出，但是接触电极CNE形成在第二绝缘层PAS2上，以制造显示装置10。
在下文中，将参照其它附图来描述显示装置10的其它实施例。
图16是示出根据实施例的显示装置的子像素的示意性平面图。图17是沿着图16的线Q7-Q7'截取的示意性剖视图。图17示出了穿过第一堤BNL1_1的孔H的剖面。
参照图16和图17，根据实施例的显示装置10_1可以包括设置在发射区域EMA与子区域SA之间的孔H，以部分地暴露第一绝缘层PAS1的顶表面。显示装置10_1可以包括通过去除第一堤BNL1_1而形成的孔H，以确保其中横跨发射区域EMA和子区域SA设置接触电极CNE的空间。根据该实施例的显示装置10_1与图3的实施例的不同之处在于：第一堤BNL1_1不包括沟槽部TP，并且在孔H中未设置第一堤BNL1_1的情况下形成暴露第一绝缘层PAS1的孔H。在以下描述中，将省略冗余描述，并且将描述差异。
显示装置10_1的孔H可以形成为与第一堤BNL1_1的在发射区域EMA与子区域SA之间在第二方向DR2上延伸的部分平行。例如，显示装置10_1的孔H包括在对应的子像素PXn的发射区域EMA与子区域SA之间设置在发射区域EMA(在第一方向DR1上)的上侧的第一孔H1和第二孔H2。显示装置10_1还可以包括在发射区域EMA与另一子像素PXn的子区域SA之间设置在发射区域EMA(在第一方向DR1上)的下侧的第三孔H3。与发射区域EMA和子区域SA相似，孔H可以基本被第一堤BNL1_1围绕。发射区域EMA可以通过孔H连接到子区域SA。
第一堤BNL1_1的第一桥堤部分BR1_1(或桥堤部分)可以设置在第一孔H1与第二孔H2之间。第一桥堤部分BR1_1(或桥堤部分)可以在第二方向DR2上与第一堤BNL1_1的第一堤部分BP1间隔开，并且可以保持为具有在发射区域EMA与子区域SA之间在第一方向DR1上延伸的形状的图案。
与图7的实施例不同，在根据实施例的显示装置10_1中，接触电极CNE可以通过孔H横跨发射区域EMA和子区域SA设置。布置在孔H中的接触电极CNE可以直接设置在通过孔H暴露的第一绝缘层PAS1上。如在图7的实施例中，第一绝缘层PAS1包括在子区域SA中的接触部CT1、CT2和CT3，并且接触电极CNE在接触部CT1、CT2、CT3中电接触电极RME。
第一堤BNL1_1可以具有其中其在第二方向DR2上延伸的部分被发射区域EMA与子区域SA之间的孔H分开的形状。第一堤BNL1_1可以包括设置在孔H之间同时围绕发射区域EMA和子区域SA的第一桥堤部分BR1_1(或桥堤部分)。在显示装置10_1的制造工艺中，当形成第二绝缘层PAS2的开口OP时，在第一堤层BN1的部分被部分地图案化之后，第一堤BNL1_1的这种结构可以通过完全地去除第一堤层BN1的剩余部分的步骤来形成。
图18是示出图16的显示装置的制造工艺中的步骤的示意性剖视图。
参照图18，在根据实施例的显示装置10_1的制造工艺期间，可以在形成第二绝缘层PAS2的步骤之后进一步执行去除暴露的第一堤层BN1的步骤。当第二绝缘层PAS2被图案化时，可以部分地去除第一堤层BN1，以形成沟槽部。当通过灰化(ashing)完全地去除第一堤层BN1的沟槽部时，可以形成将发射区域EMA连接到子区域SA的孔H。由于显示装置10_1的孔H也通过在第二绝缘层PAS2的图案化步骤中一起蚀刻第一堤层BN1而形成，因此孔H周围的第一堤BNL1_1的侧壁可以与第二绝缘层PAS2的设置在第一堤BNL1_1上的侧壁对齐。第二绝缘层PAS2不设置在孔H中。由于第一绝缘层PAS1和第二绝缘层PAS2包含不同的材料，因此即使第一堤层BN1被灰化，第一绝缘层PAS1也可以不被去除。在使第一堤层BN1灰化以形成孔H之后，在暴露的第一绝缘层PAS1上形成接触电极CNE，以制造图16和图17的显示装置10_1。
图19是示出根据实施例的显示装置的子像素的示意性平面图。图20是沿着图19的线Q8-Q8'截取的示意性剖视图。图21是沿着图19的线Q9-Q9'截取的示意性剖视图。
参照图19至图21，根据实施例的显示装置10_2还可以包括第三绝缘层PAS3。第三绝缘层PAS3可以设置在第三接触电极CNE3_2和第二绝缘层PAS2上，并且第一接触电极CNE1_2和第二接触电极CNE2_2可以布置在第三绝缘层PAS3上。第三绝缘层PAS3可以使第一接触电极CNE1_2和第二接触电极CNE2_2与第三接触电极CNE3_2绝缘，以防止它们之间的直接接触。
在实施例中，第三绝缘层PAS3可以设置在第一堤BNL1的沟槽部TP以及第二绝缘层PAS2上。在第一堤BNL1的沟槽部TP中，第三绝缘层PAS3可以直接设置在通过第二绝缘层PAS2的开口OP暴露的第一堤BNL1上，并且可以覆盖第一桥堤部分BR1(或桥堤部分)的侧表面和第一桥图案IP1。
第三接触电极CNE3_2可以直接设置在第一堤BNL1的在第一沟槽部TP1中的第二堤部分BP2上，并且可以被设置在其上的第三绝缘层PAS3覆盖。第三接触电极CNE3_2可以在第一沟槽部TP1中设置在第一堤BNL1与第三绝缘层PAS3之间。第一接触电极CNE1_2和第二接触电极CNE2_2可以分别在第一沟槽部TP1和第二沟槽部TP2中直接设置在第三绝缘层PAS3上。因此，第一接触电极CNE1_2和第二接触电极CNE2_2可以在第二堤部分BP2中直接设置在第三绝缘层PAS3上。该实施例的特征在于：显示装置10_2还包括第三绝缘层PAS3，因此第一接触电极CNE1_2和第二接触电极CNE2_2布置在与第三接触电极CNE3_2不同的层。
在结束详细描述时，本领域技术人员将理解的是，在基本不脱离公开的原理的情况下，可以对实施例进行许多改变和修改。因此，公开的实施例仅在一般性和描述性意义上使用，而不是为了限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
发射区域和子区域，所述子区域在第一方向上与所述发射区域间隔开；
电极，在所述第一方向上延伸，横跨所述发射区域和所述子区域设置，并且在第二方向上彼此间隔开；
第一堤，围绕所述发射区域和所述子区域；以及
发光元件，在所述发射区域中设置在沿所述第二方向间隔开的所述电极上，
其中，所述第一堤包括沟槽部，所述第一堤的顶表面在所述沟槽部中部分地凹陷，所述沟槽部设置在所述发射区域与所述子区域之间。
2.根据权利要求1所述的显示装置，所述显示装置还包括：接触电极，设置在所述电极上，并且在所述第一方向上延伸，
其中，所述接触电极通过所述第一堤的所述沟槽部横跨所述发射区域和所述子区域设置。
3.根据权利要求2所述的显示装置，其中，所述第一堤包括：
第一堤部分；
第二堤部分，包括所述沟槽部，所述第二堤部分具有比所述第一堤部分的高度低的高度；以及
桥堤部分，设置在所述沟槽部之间，并且具有与所述第一堤部分的所述高度相同的高度。
4.根据权利要求2所述的显示装置，所述显示装置还包括：第一绝缘层，覆盖所述电极，
其中，所述第一绝缘层在所述子区域中包括使所述电极的顶表面部分地暴露的接触部。
5.根据权利要求4所述的显示装置，其中，所述接触电极电接触设置在所述发射区域中的所述发光元件，并且电接触通过所述子区域中的所述接触部暴露的所述电极。
6.根据权利要求4所述的显示装置，所述显示装置还包括：第二绝缘层，设置在所述第一绝缘层、所述第一堤和所述发光元件上，
其中，所述第二绝缘层暴露所述发光元件的端部，并且
所述第二绝缘层未设置在所述第一堤的所述沟槽部中。
7.根据权利要求6所述的显示装置，其中，所述接触电极设置在所述第二绝缘层上，而在所述沟槽部中直接设置在所述第二堤部分上。
8.根据权利要求6所述的显示装置，其中，所述第一堤的所述沟槽部中的每个具有与所述第二绝缘层的设置在所述第一堤上的侧壁对齐的侧壁。
9.根据权利要求6所述的显示装置，其中，
所述第二绝缘层在所述发射区域中包括与所述沟槽部相邻并暴露所述第一绝缘层的顶表面的开口，并且
所述接触电极在所述开口中直接设置在所述第一绝缘层上。
10.根据权利要求6所述的显示装置，所述显示装置还包括：第三绝缘层，设置在所述接触电极中的至少一个和所述第二绝缘层上，
其中，所述接触电极的至少一部分在所述第二堤部分中直接设置在所述第三绝缘层上。
11.根据权利要求10所述的显示装置，其中，所述接触电极的至少一部分在所述沟槽部中设置在所述第一堤与所述第三绝缘层之间。
12.根据权利要求1所述的显示装置，其中，
所述电极包括第一电极和在所述第二方向上与所述第一电极间隔开的第二电极，
所述显示装置还包括：第一接触电极，设置在所述第一电极上并且在所述第一方向上延伸；以及第二接触电极，设置在所述第二电极上并且在所述第一方向上延伸，并且
所述沟槽部包括：第一沟槽部，在所述第一沟槽部中设置有所述第一接触电极；以及第二沟槽部，在所述第二沟槽部中设置有所述第二接触电极，所述第二沟槽部在所述第二方向上与所述第一沟槽部间隔开。
13.根据权利要求12所述的显示装置，其中，
所述电极还包括在所述第二方向上与所述第二电极间隔开的第三电极，所述第一电极设置在所述第二电极与所述第三电极之间，并且
所述发光元件包括：第一发光元件，具有设置在所述第一电极上的第一端和设置在所述第三电极上的第二端；以及第二发光元件，具有设置在所述第一电极上的第一端和设置在所述第二电极上的第二端。
14.根据权利要求13所述的显示装置，所述显示装置还包括第三接触电极，所述第三接触电极包括：
第一延伸部分，设置在所述第三电极上，并且电接触所述第一发光元件的所述第二端；
第二延伸部分，设置在所述第一电极上，并且电接触所述第二发光元件的所述第一端；以及
连接部分，将所述第一延伸部分连接到所述第二延伸部分，
其中，所述第一延伸部分在所述第一方向上延伸，并且通过所述第一沟槽部横跨所述发射区域和所述子区域设置。
15.根据权利要求14所述的显示装置，其中，
所述沟槽部还包括第三沟槽部，所述第三沟槽部在所述第一方向上相对于所述发射区域与所述第一沟槽部相对地定位，并且
所述连接部分设置在所述第三沟槽部上。
16.一种显示装置，所述显示装置包括：
发射区域和子区域，所述子区域在第一方向上与所述发射区域间隔开；
孔，设置在所述发射区域与所述子区域之间；
电极，在所述第一方向上延伸，横跨所述发射区域和所述子区域设置，并且在第二方向上彼此间隔开；
第一堤，围绕所述发射区域和所述子区域，并且包括设置在所述孔之间的桥堤部分；
发光元件，在所述发射区域中设置在沿所述第二方向间隔开的所述电极上；以及
接触电极，设置在所述电极上，并且在所述第一方向上延伸，
其中，所述孔将所述发射区域连接到所述子区域，并且
所述接触电极通过所述孔横跨所述发射区域和所述子区域设置。
17.根据权利要求16所述的显示装置，所述显示装置还包括：
第一绝缘层，覆盖所述电极；以及
第二绝缘层，设置在所述第一绝缘层、所述第一堤和所述发光元件上，以暴露所述发光元件的端部，
其中，所述第二绝缘层未设置在所述孔中。
18.根据权利要求17所述的显示装置，其中，所述接触电极设置在所述第二绝缘层上并电接触所述发光元件，而在所述孔中所述接触电极直接设置在所述第一绝缘层上。
19.根据权利要求17所述的显示装置，其中，
所述第一绝缘层包括形成在所述子区域中以使所述电极的顶表面部分地暴露的接触部，并且
所述接触电极在所述子区域的所述接触部中电接触所述电极。
20.根据权利要求17所述的显示装置，其中，所述第一堤的在所述孔周围的侧壁与所述第二绝缘层的设置在所述第一堤上的侧壁对齐。
CN202180062395.6A 2020-09-10 2021-09-10 显示装置 Pending CN116114059A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200115879A KR20220034267A (ko) 2020-09-10 2020-09-10 표시 장치
KR10-2020-0115879 2020-09-10
PCT/KR2021/012340 WO2022055296A1 (ko) 2020-09-10 2021-09-10 표시 장치

Publications (1)

Publication Number Publication Date
CN116114059A true CN116114059A (zh) 2023-05-12

Family

ID=80470965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180062395.6A Pending CN116114059A (zh) 2020-09-10 2021-09-10 显示装置

Country Status (4)

Country Link
US (1) US11785809B2 (zh)
KR (1) KR20220034267A (zh)
CN (1) CN116114059A (zh)
WO (1) WO2022055296A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
KR20180078669A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치와 그의 제조방법
KR102479964B1 (ko) * 2017-08-30 2022-12-20 엘지디스플레이 주식회사 전계 발광 표시 장치
KR102011952B1 (ko) * 2017-11-30 2019-08-19 엘지디스플레이 주식회사 전계발광표시장치와 이의 제조방법
KR102016565B1 (ko) * 2017-11-30 2019-08-30 엘지디스플레이 주식회사 전계발광표시장치
KR102432663B1 (ko) * 2017-11-30 2022-08-12 엘지디스플레이 주식회사 전계 발광 표시장치
KR102568713B1 (ko) 2018-10-12 2023-08-22 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR102580167B1 (ko) 2019-01-09 2023-09-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200102607A (ko) 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210141801A (ko) 2020-05-13 2021-11-23 삼성디스플레이 주식회사 표시 장치
KR20220002797A (ko) 2020-06-30 2022-01-07 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20220043993A (ko) 2020-09-28 2022-04-06 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US11785809B2 (en) 2023-10-10
KR20220034267A (ko) 2022-03-18
WO2022055296A1 (ko) 2022-03-17
US20220077254A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
KR20210124564A (ko) 표시 장치
US11670628B2 (en) Display device
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
CN113707686A (zh) 显示装置
CN116058105A (zh) 显示装置
US20220052107A1 (en) Display device
CN116349015A (zh) 显示设备
CN116057614A (zh) 显示装置
CN113555386A (zh) 显示装置
CN115427877A (zh) 显示装置及其制造方法
KR20220019120A (ko) 표시 장치 및 그 제조 방법
CN115552610A (zh) 显示装置
CN116114059A (zh) 显示装置
CN220210915U (zh) 显示装置
US20220140194A1 (en) Display device
CN116114063A (zh) 显示装置
CN116018688A (zh) 发光二极管和包括该发光二极管的显示装置
CN116802807A (zh) 显示设备
CN116344704A (zh) 显示装置
KR20230120151A (ko) 표시 장치 및 이의 제조 방법
CN116490031A (zh) 显示装置
KR20220113566A (ko) 표시 장치
CN117637970A (zh) 显示装置
CN116805636A (zh) 显示装置
CN115117121A (zh) 显示装置及制造其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination