CN113707686A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113707686A
CN113707686A CN202110505805.1A CN202110505805A CN113707686A CN 113707686 A CN113707686 A CN 113707686A CN 202110505805 A CN202110505805 A CN 202110505805A CN 113707686 A CN113707686 A CN 113707686A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
display device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110505805.1A
Other languages
English (en)
Inventor
金基范
蔡景泰
康起宁
金珍泽
李炫旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113707686A publication Critical patent/CN113707686A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：基底；导电层，在基底上，并且包括在第一方向上延伸的第一电压线和第二电压线；第一电极和第二电极，在导电层上，在第一方向上延伸，并且彼此间隔开；多个发光元件，在第一电极和第二电极上；以及电极图案，在导电层上，并且与第一电极分离。电极图案在厚度方向上与第一电压线叠置，并且直接接触第一电压线。

Description

显示装置
技术领域
本公开的实施例的方面涉及一种显示装置。
背景技术
随着多媒体技术发展，显示装置变得越来越重要。因此，目前使用诸如有机发光二极管(OLED)显示装置和液晶显示(LCD)装置的各种显示装置。
显示装置显示图像，并且通常包括诸如有机发光二极管显示面板或液晶显示面板的显示面板。这些显示面板可以是包括发光元件(例如，发光二极管(LED))的发光显示面板。发光二极管可以包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
发明内容
本公开的方面提供了一种无机发光二极管显示装置(例如，包括新颖的电极结构的无机发光二极管显示装置)。
本公开的方面也提供了一种能够通过更有效的制造工艺制造的显示装置。
应注意的是，本公开不限于上述方面和特征，并且通过下面的描述，本公开的其它方面和特征对于本领域技术人员而言将是明显的。
根据本公开的实施例，电极可以分离地设置在显示装置中的每个子像素中，并且对准信号可以在使发光元件对准的工艺期间通过使用电极下方的导电层施加到电极。因为施加有对准信号的电线的电阻比电极的电阻低，所以可以避免或者减轻对准信号的电压降。此外，因为由于对准信号的电场不产生在子像素的边界处，所以可以减少可能在不期望的位置处设置(或对准)并损失的发光元件的数量。
应注意的是，本公开的方面和特征不限于上述的方面和特征，并且通过下面的描述，本公开的其它方面和特征对于本领域技术人员而言将是明显的。
根据本公开的实施例，一种显示装置包括：基底；导电层，在基底上，并且包括在第一方向上延伸的第一电压线和第二电压线；第一电极和第二电极，在导电层上，在第一方向上延伸，并且彼此间隔开；多个发光元件，在第一电极和第二电极上；以及电极图案，在导电层上，并且与第一电极分离。电极图案在厚度方向上与第一电压线叠置，并且直接接触第一电压线。
电极图案可以在第一方向上与第一电极间隔开。
显示装置还可以包括：层间介电层，在导电层上，并且电极图案可以通过穿透层间介电层的接触开口来接触第一电压线。
显示装置还可以包括：多个第一堤，在层间介电层与第一电极之间以及在层间介电层与第二电极之间。电极图案可以不与第一堤叠置，并且直接在层间介电层上。
显示装置还可以包括：第二堤，在层间介电层上，并且绕布置有发光元件处的发射区域以及在发射区域的在第一方向上的第一侧处的切口区域的外围延伸。电极图案可以在厚度方向上与第二堤叠置。
第一电极和电极图案可以彼此间隔开，且切口区域在它们之间，并且第二电极可以从发射区域延伸穿过切口区域。
导电层还可以包括：第一导电图案，通过基底与导电层之间的第一晶体管电连接到第一电压线，第一电极可以通过穿透层间介电层的第一接触开口直接接触第一导电图案，并且第二电极可以通过穿透层间介电层的第二接触开口直接接触第二电压线。
第一电极可以在第一电极接触部处接触第一导电图案，第一电极接触部布置在发射区域的在第一方向上的第二侧处，并且第二电极可以在第二电极接触部处接触第二电压线，第二电极接触部在切口区域的在第一方向上的第一侧处。
显示装置还可以包括：第一绝缘层，部分地覆盖第一电极和第二电极，并且发光元件可以直接在第一绝缘层上。
显示装置还可以包括：第一接触电极，在第一绝缘层上，并且接触第一电极和发光元件；以及第二接触电极，在第一绝缘层上，并且接触第二电极和发光元件。
显示装置还可以包括：第二绝缘层，在发光元件上。
根据本公开的另一实施例，一种显示装置包括：基底，具有发射区域和在发射区域的一侧处的切口区域；第一电极和第二电极，在基底上，在第一方向上延伸，并且在第二方向上彼此间隔开；第三电极，在第一电极与第二电极之间；第四电极，在第二方向上与第三电极间隔开，且第二电极在第三电极与第四电极之间；多个发光元件，在第一电极至第四电极中的在第二方向上彼此间隔开的至少两个上；电极图案，与第一电极分离，并且在发射区域外部；第一接触电极，在第一电极上并且接触发光元件；第二接触电极，在第二电极上并且接触发光元件；以及第三接触电极，在第三电极和第四电极上，并且接触发光元件。
显示装置还可以包括：导电层，在基底上，并且包括在第一方向上延伸的第一电压线和第二电压线。电极图案可以直接连接到第一电压线。
电极图案和第一电极可以部分地在切口区域中，并且彼此间隔开。
电极图案可以在切口区域的在第二方向上的一侧处，并且可以在厚度方向上与第一电压线叠置。
显示装置还可以包括：第一晶体管，在基底与导电层之间，并且电连接到第一电压线。第一电极可以电连接到第一晶体管，并且第二电极可以直接连接到第二电压线。
显示装置还可以包括：多个第一堤，分别在基底与第一电极至第四电极之间；以及第二堤，绕发射区域和切口区域的外围延伸。第一电极和第二电极中的每个可以包括与第二堤叠置的电极接触部。
发光元件可以包括：第一发光元件，具有在第一电极上的第一端和在第三电极上的第二端；以及第二发光元件，具有在第四电极上的第一端和在第二电极上的第二端。
第一接触电极可以接触第一发光元件的第一端和第一电极，并且第二接触电极可以接触第二发光元件的第二端和第二电极。
第三接触电极可以绕第二接触电极的外围延伸，并且可以接触第三电极、第四电极、第一发光元件的第二端和第二发光元件的第一端。
附图说明
通过参照附图详细地描述本公开的实施例，本公开的以上和其它方面及特征将变得更加明显，在附图中：
图1是根据本公开的实施例的显示装置的平面图。
图2是示出根据本公开的实施例的显示装置的像素的平面图。
图3是示出图2中所示的第一子像素的平面图。
图4是沿着图3中的线Q1-Q1'和线Q2-Q2'截取的剖视图。
图5是沿着图3中的线Q3-Q3'截取的剖视图。
图6是根据本公开的实施例的发光元件的示意图。
图7至图12是根据本公开的实施例的制造显示装置的工艺步骤的示意图。
图13是示出根据本公开的另一实施例的显示装置的像素的平面图。
图14是示出图13中所示的显示装置的第一子像素的平面图。
图15是沿着图14中的线Q6-Q6'截取的剖视图。
图16是沿着图14中的线Q7-Q7'截取的剖视图。
图17和图18是示出制造图14中所示的显示装置的工艺步骤中的一些的平面图。
具体实施方式
现在将在下文中参照附图更充分地描述本公开，在附图中示出了本公开的实施例。然而，本公开可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例，使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达本公开的范围。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或者“结合到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或者直接结合到另一元件或层，或者也可以存在一个或更多个中间元件或层。当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或者“直接结合到”另一元件或层时，不存在中间元件或层。例如，当第一元件被描述为“结合”或者“连接”到第二元件时，第一元件可以直接结合或者直接连接到第二元件，或者第一元件可以经由一个或更多个中间元件间接结合或者间接连接到第二元件。
在附图中，为了清楚说明，可以夸大各种元件、层等的尺寸。在整个说明书和附图中，相同的附图标记指示相同的组件。如这里使用的，术语“和/或”包括相关联所列项目中的一个或更多个的任何组合和所有组合。此外，“可以”的使用在描述本发明的实施例时涉及“本发明的一个或更多个实施例”。
诸如“……中的至少一个”的表达在位于一列元件之后时，修饰整列元件，而不修饰所述列中的个别元件。此外，术语“实施例”意图表示示例或说明。如这里使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。如这里使用的，术语“基本”、“约”和类似术语用作近似术语而不用作程度术语，并且意图解释本领域普通技术人员将认识到的测量值或计算值的固有变化。
为了便于描述，这里可以使用诸如“在……之下”、“在……下方”、“下(下部)”、“在……上方”、“上(上部)”等的空间相对术语，以描述如附图中所示的一个元件或特征与另一(其它)元件或特征的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语意图涵盖装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，那么被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”或“之上”。因此，术语“在……下方”可以涵盖上方和下方两种方位。装置可以被另外定位(旋转90度或者处于其它方位)，并且应相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述本发明的特定示例实施例的目的，并且不意图限制本发明的所描述的示例实施例。如这里使用的，单数形式“一”和“一个(种/者)”也意图包括复数形式，除非上下文另有明确指示。还将理解的是，术语“包括”、“包含”和/或其变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但是不排除存在或者添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件可以被称为第一元件。
在下文中，将参照附图描述本公开的实施例。
图1是根据本公开的实施例的显示装置的平面图。
参照图1，显示装置10显示(被构造为显示)运动图像或静止图像。显示装置10可以表示包括显示屏的任何电子装置。例如，显示装置10可以包括电视机、膝上型计算机、监视器、电子广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示装置、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置10包括显示面板，显示面板提供(或者包括)显示屏。显示面板的示例可以包括无机发光二极管显示面板、有机发光二极管显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下面的描述中，显示面板被描述为无机发光二极管显示面板，但是本公开不限于此。可以采用任何其它显示面板，只要可以等同地应用本公开的技术构思即可。
显示装置10的形状可以以各种方式修改(例如，显示装置10可以以各种方式成形)。例如，显示装置10可以具有有着较长横向边的矩形形状、有着较长竖直边的矩形形状、正方形形状、具有圆角(顶点)的四边形形状、其它多边形形状、圆形形状等。显示装置10的显示区域DPA的形状可以类似于显示装置10的整体形状。图1示出了具有有着较长水平边的矩形形状的显示装置10以及显示区域DPA(例如，具有类似的矩形形状的显示区域DPA)。
显示装置10可以包括显示区域DPA和非显示区域NDA。在一些实施例中，可以设置多个分离的非显示区域NDA。图像可以显示在显示区域DPA中，而图像不显示在非显示区域NDA中。显示区域DPA可以被称为有效区域，而非显示区域NDA可以被称为无效区域。显示区域DPA总体上可以占据显示装置10的中心。
显示区域DPA可以包括多个像素PX。多个像素PX可以以矩阵布置。当从顶部观察时，每个像素PX的形状可以是但不限于矩形或正方形。在一些实施例中，每个像素PX可以具有有着相对于一个方向倾斜的边的菱形形状。条纹像素和
Figure BDA0003058374050000061
像素(例如，菱形形状像素)可以交替地布置。
Figure BDA0003058374050000062
是大韩民国的三星显示有限公司(Samsung Display Co.,Ltd.)拥有的商标。像素PX中的每个可以包括被构造为发射特定波段的光以表现对应颜色的至少一个发光元件ED(见图2)。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以部分地或者完全地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置为与矩形的显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的线或电路驱动器可以设置在非显示区域NDA中(例如，设置在显示区域DPA的每条边处的非显示区域NDA中)，或者外部装置可以安装到显示装置10。
图2是示出根据本公开的实施例的显示装置的像素的平面图。图2示出了电压线VL1和VL2以及设置在电压线VL1和VL2上的电极RME1和RME2、堤BNL1和BNL2、发光元件ED以及接触电极CNE1和CNE2。
参照图2，多个像素PX中的每个可以包括多个子像素PXn(其中，n是从1至3或更大的整数)。例如，像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可以发射第一颜色的光，第二子像素PX2可以发射第二颜色的光，第三子像素PX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，要理解的是，本公开不限于此。所有子像素PXn可以发射相同颜色的光。尽管在图2中所示的示例中像素PX包括三个子像素PX1至PX3，但是本公开不限于此。像素PX可以包括多于三个的子像素PXn。
显示装置10的子像素PXn中的每个可以包括发射区域EMA和非发射区域。发光元件ED可以设置在发射区域EMA中，以发射特定波长的光。没有发光元件ED设置在非发射区域中，并且从发光元件ED发射的光不到达非发射区域，使得没有光从非发射区域出射(或者发射)。发射区域EMA可以包括其中设置有发光元件ED的区域，并且可以包括与发光元件ED相邻的从发光元件ED发射的光出射处的区域。
然而，要理解的是，本公开不限于此。发射区域EMA也可以包括其中从发光元件ED发射的光被其它元件反射或者折射而从其出射的区域。多个发光元件ED可以设置在子像素PXn中的每个中，并且发射区域EMA不仅可以包括设置有发光元件ED处的区域，而且还可以包括相邻的区域。
子像素PXn中的每个还可以包括设置在非发射区域中的切口区域CBA。切口区域CBA可以设置在发射区域EMA的在第二方向DR2上的一侧上。切口区域CBA可以设置在在第二方向DR2上邻近的子像素PXn的发射区域EMA之间。例如，在显示装置10的显示区域DPA中，可以布置(例如，交替地布置)多个发射区域EMA和切口区域CBA。例如，多个发射区域EMA和切口区域CBA可以在第一方向DR1上重复地布置，并且可以在第二方向DR2上交替地布置。
第二堤BNL2可以设置在切口区域CBA与发射区域EMA之间，并且切口区域CBA与发射区域EMA之间的距离可以根据第二堤BNL2的宽度(例如，在第二方向DR2上的宽度)而变化。发光元件ED未设置在切口区域CBA中，因此没有光从其出射。电极RME(包括RME1和RME2)的设置在子像素PXn中的每个中的部分可以设置在切口区域CBA中。设置在一些子像素PXn中的电极RME可以在切口区域CBA中彼此分离地设置(例如，可以彼此分离)。然而，要理解的是，本公开不限于此。电极RME可以不分离地设置在切口区域CBA中。
图3是示出图2中所示的第一子像素PX1的平面图。图4是沿着图3中的线Q1-Q1'和线Q2-Q2'截取的剖视图。图3示出了设置在第一子像素PX1中的电压线VL1和VL2以及设置在电压线VL1和VL2上的电极RME1和RME2、堤BNL1和BNL2、发光元件ED以及接触电极CNE1和CNE2。图4示出了从设置在一个子像素PXn中的发光元件ED的一端到另一端的剖面。
将结合图2参照图3和图4来详细地描述显示装置10。显示装置10可以包括第一基底SUB以及设置在第一基底SUB上的半导体层、多个导电层和多个绝缘层。半导体层、导电层和绝缘层可以形成显示装置10的电路层和发射材料层。
第一基底SUB可以是绝缘基底。第一基底SUB可以包括诸如玻璃、石英和聚合物树脂的绝缘材料(或者可以由诸如玻璃、石英和聚合物树脂的绝缘材料制成)。第一基底SUB可以是刚性基底或者柔性基底，柔性基底可以弯曲、折叠或卷曲。
光阻挡层BML可以设置在第一基底SUB上。光阻挡层BML可以与第一晶体管T1的有源层ACT1叠置。光阻挡层BML可以包括阻挡光的材料，并且因此防止或者基本防止光进入第一晶体管T1的有源层ACT1。例如，光阻挡层BML可以由阻挡光透射的不透明金属材料形成。然而，要理解的是，本公开不限于此。在一些实施方式中，可以省略(或者去除)光阻挡层BML。
缓冲层BL可以完全设置在第一基底SUB上(例如，在第一基底SUB的整个表面上)，并且在光阻挡层BML上。缓冲层BL可以形成在第一基底SUB上，以保护像素PX的第一晶体管T1免受渗透穿过可能易受湿气渗透的第一基底SUB的湿气影响，并且缓冲层BL也可以提供平坦的表面。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT1。有源层ACT1可以设置为与将在下面更详细地描述的第一导电层的栅电极G1等部分地叠置。
尽管在附图中仅描绘了包括在显示装置10的子像素PXn中的晶体管之中的第一晶体管T1，但是本公开不限于此。显示装置10可以包括更大数量的晶体管。例如，除了第一晶体管T1之外，显示装置10可以包括多于一个的晶体管(例如，子像素PXn中的每个中的两个或三个或者更多个晶体管)。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。当半导体层包括氧化物半导体时，每个有源层ACT1可以包括多个导电区域和其间的沟道区域。氧化物半导体可以是包括(或者包含)铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)、氧化铟镓锌锡(IGZTO)等。
在其它实施例中，半导体层可以包括多晶硅。可以通过使非晶硅结晶来形成多晶硅，并且在这样的实施例中，有源层ACT1的导电区域可以是掺杂有杂质的掺杂区域。
第一栅极绝缘层GI设置在半导体层和缓冲层BL上。第一栅极绝缘层GI可以设置在缓冲层BL上，并包围半导体层。第一栅极绝缘层GI可以用作每个晶体管的栅极绝缘体。
第一导电层设置在第一栅极绝缘层GI上。第一导电层可以包括第一晶体管T1的栅电极G1和存储电容器的第一电容器电极CSE1。栅电极G1可以设置为使得其在厚度方向上与有源层ACT1的沟道区域叠置。第一电容器电极CSE1可以设置为使得其在厚度方向上与在下面更详细地描述的第二电容器电极CSE2叠置。根据本公开的实施例，第一电容器电极CSE1可以与栅电极G1成一体。第一电容器电极CSE1可以设置为使得其在厚度方向上与第二电容器电极CSE2叠置并且存储电容器可以由它们形成。
第一层间介电层IL1设置在第一导电层上。第一层间介电层IL1可以用作第一导电层与设置在其上的其它层之间的绝缘层。此外，第一层间介电层IL1可以设置为使得其覆盖第一导电层，以保护第一导电层。
第二导电层设置在第一层间介电层IL1上。第二导电层可以包括第一晶体管T1的第一源电极S1和第一漏电极D1以及第二电容器电极CSE2。
第一晶体管T1的第一源电极S1和第一漏电极D1可以通过穿过第一层间介电层IL1和第一栅极绝缘层GI的接触开口(例如，接触孔)分别接触有源层ACT1的掺杂区域。此外，第一晶体管T1的第一源电极S1可以通过另一接触开口(例如，接触孔)接触光阻挡层BML。
第二电容器电极CSE2可以设置为在厚度方向上与第一电容器电极CSE1叠置。根据本公开的实施例，第二电容器电极CSE2可以一体地连接到第一源电极S1。
第二导电层还可以包括将数据信号施加到另一晶体管的数据线。数据线可以连接到另一晶体管的源电极/漏电极，以传输从数据线施加的信号。
第二层间介电层IL2设置在第二导电层上。第二层间介电层IL2可以用作第二导电层与设置在其上的其它层之间的绝缘层。此外，第二层间介电层IL2可以覆盖第二导电层，以保护第二导电层。
第三导电层设置在第二层间介电层IL2上。第三导电层可以包括第一电压线VL1、第二电压线VL2和第一导电图案CDP。高电平电压(例如，第一供应电压)可以施加到第一电压线VL1，以被供应到第一晶体管T1，并且低电平电压(例如，第二供应电压)可以施加到第二电压线VL2，以被供应到第二电极RME2。
第三导电层的第一电压线VL1和第二电压线VL2可以在第二方向DR2上延伸。第一电压线VL1可以包括在第二方向DR2上延伸然后在第二方向DR2与第一方向DR1之间的另一方向上弯曲的部分。另一方面，第二电压线VL2可以不弯曲，而是可以在第二方向DR2上延伸。第一电压线VL1和第二电压线VL2可以设置在这样的位置处：第一电压线VL1和第二电压线VL2在厚度方向上与在下面更详细地描述的电极RME1和RME2部分地叠置。第一电压线VL1可以设置为使得其在子像素PXn的边界处在第二方向DR2上延伸，并且部分地弯曲且位于发射区域EMA中。第二电压线VL2可以设置为穿过发射区域EMA。
第一导电图案CDP可以通过形成在第二层间介电层IL2中的接触开口(例如，接触孔)连接到第二电容器电极CSE2。第二电容器电极CSE2可以与第一晶体管T1的第一源电极S1成一体，因此，第一导电图案CDP可以电连接到第一源电极S1。第一导电图案CDP也可以接触将在下面更详细地描述的第一电极RME1。第一晶体管T1可以通过第一导电图案CDP将从第一电压线VL1施加的第一供应电压(VDD)传输到第一电极RME1。尽管在附图中所示的示例中，第三导电层包括一条第二电压线VL2和一条第一电压线VL1，但是本公开不限于此。第三导电层可以包括多于一条的第一电压线VL1和第二电压线VL2。
缓冲层BL、第一栅极绝缘层GI、第一层间介电层IL1和第二层间介电层IL2可以包括彼此交替地堆叠的多个无机层(或者可以由彼此交替地堆叠的多个无机层构成)。例如，缓冲层BL、第一栅极绝缘层GI、第一层间介电层IL1和第二层间介电层IL2可以包括多个层(或者可以由多个层构成)，其中，包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)中的至少一种的无机层彼此交替地堆叠。
第一导电层、第二导电层和第三导电层可以包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金的单层或者多层(或者可以由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金的单层或者多层构成)。然而，要理解的是，本公开不限于此。
第三层间介电层IL3设置在第三导电层上。第三层间介电层IL3可以包括诸如聚酰亚胺(PI)的有机材料(例如，有机绝缘材料)，以提供平坦的表面。
在第三层间介电层IL3上，设置多个第一堤BNL1、多个电极RME、发光元件ED、多个接触电极CNE1和CNE2以及第二堤BNL2作为显示元件层。此外，多个绝缘层PAS1和PAS2可以设置在第三层间介电层IL3上。
多个第一堤BNL1可以直接设置在第三层间介电层IL3上。一个第一堤BNL1可以具有在第一方向DR1上延伸的形状，并且可以跨其它邻近的子像素PXn设置。此外，第一堤BNL1可以具有在第二方向DR2上延伸的形状，并且可以与设置在同一子像素PXn中的另一第一堤BNL1间隔开。例如，第一堤BNL1中的每个可以在第一方向DR1和第二方向DR2上具有宽度(例如，预定宽度)，并且第一堤BNL1的一部分可以设置在发射区域EMA中，而第一堤BNL1的另一部分可以设置在在第一方向DR1上与其相邻的另一子像素PXn的边界处。第一堤BNL1在第二方向DR2上的长度可以比发射区域EMA在第二方向DR2上的长度大，使得第一堤BNL1的一部分可以在非发射区域中与第二堤BNL2叠置。
多个第一堤BNL1可以设置在一个子像素PXn中。例如，两个第一堤BNL1可以部分地设置在一个子像素PXn的发射区域EMA中。两个第一堤BNL1可以在第一方向DR1上彼此间隔开。发光元件ED可以在第一堤BNL1在第一方向DR1上彼此间隔开处设置在第一堤BNL1之间。尽管附图示出了设置在子像素PXn中的每个的发射区域EMA中以形成岛状图案的两个第一堤BNL1，但是本公开不限于此。设置在每个子像素PXn的发射区域EMA中的第一堤BNL1的数量可以根据电极RME1和RME2的数量或发光元件ED的布置而变化。
第一堤BNL1可以具有至少部分地从第三层间介电层IL3的上表面突出的结构。第一堤BNL1的突起可以具有倾斜的侧表面。从发光元件ED发射的光可以被设置在第一堤BNL1上的电极RME反射，使得光可以朝向第三层间介电层IL3的上侧出射。第一堤BNL1可以提供其中设置有发光元件ED的区域，并且也可以用作将从发光元件ED发射的光向上反射的反射壁。第一堤BNL1的侧表面可以以线性形状倾斜，但是本公开不限于此。在其它实施例中，第一堤BNL1可以具有有着弯曲外表面的半圆形或半椭圆形形状。第一堤BNL1可以包括但不限于诸如聚酰亚胺(PI)的有机绝缘材料。
多个电极RME1和RME2具有在一个方向上延伸的形状，并且设置在子像素PXn中的每个中。多个电极RME1和RME2可以具有在第二方向DR2上延伸并且在第一方向DR1和/或第二方向DR2上彼此间隔开的形状，以设置在子像素PXn中的每个中。例如，设置在子像素PXn中的每个中的第一电极RME1和第二电极RME2可以在第一方向DR1上彼此间隔开。多个发光元件ED可以设置在第一电极RME1和第二电极RME2上。然而，要理解的是，本公开不限于此。例如，设置在子像素PXn中的每个中的电极RME1和RME2的位置可以根据它们的数量或设置在子像素PXn中的发光元件ED的数量而变化。
第一电极RME1和第二电极RME2可以设置在子像素PXn中的每个的发射区域EMA中，并且其一部分可以延伸到发射区域EMA之外，以在厚度方向上与第二堤BNL2叠置。根据本公开的实施例，第一电极RME1和第二电极RME2可以在子像素PXn中的每个内沿第二方向DR2延伸，并且可以在第二方向DR2上与相邻于其的另一子像素PXn的第一电极RME1或第二电极RME2间隔开。
例如，第一电极RME1可以从设置在发射区域EMA的在第二方向DR2上的一侧(例如，图3中的上侧)上的第二堤BNL2延伸(例如，从其下方延伸)到在第二方向DR2上的相对侧，以到达切口区域CBA。在切口区域CBA中，第一电极RME1可以在第二方向DR2上与设置在相应的子像素PXn中的电极图案CP间隔开。第二电极RME2可以从设置在发射区域EMA的上侧的第二堤BNL2延伸到在第二方向DR2上的相对侧，以延伸到切口区域CBA之外。第二电极RME2可以设置为相邻于与在第二方向DR2上与其相邻的另一子像素PXn的边界。
第一电极RME1和第二电极RME2的类似之处在于它们在第二方向DR2上延伸，但是它们可以具有不同的形状。第一电极RME1的与设置在发射区域EMA的上侧上的第二堤BNL2叠置的部分可以是(例如，可以形成为)第一电极接触部CTP1。第二电极RME2的与设置在切口区域CBA的下侧上以形成与另一相邻的子像素PXn的边界的第二堤BNL2叠置的部分可以是(例如，可以形成为)第二电极接触部CTP2。第一电极RME1的在发射区域EMA中沿第二方向DR2延伸的部分的宽度可以等于第一电极接触部CTP1的宽度。第二电极RME2的将在发射区域EMA中沿第二方向DR2延伸的部分与第二电极接触部CTP2连接的部分的宽度可以相对小。然而，要理解的是，本公开不限于此。
根据本公开的实施例，第一电极RME1和第二电极RME2可以分别在厚度方向上与第一电压线VL1和第二电压线VL2部分地叠置。电极RME1和RME2、第一电压线VL1和第二电压线VL2可以在它们彼此叠置处在第二方向DR2上延伸。
多个电极RME1和RME2可以连接到第三导电层，使得可以施加用于允许发光元件ED发光的信号(例如，使发光元件ED发光的信号)。第一电极RME1可以通过形成在第一电极接触部CTP1处并穿透其下方的第三层间介电层IL3的第一接触开口(例如，第一接触孔)CT1来接触第一导电图案CDP。第二电极RME2的第二电极接触部CTP2可以通过穿透其下方的第三层间介电层IL3的第二接触开口(例如，第二接触孔)CT2来接触第二电压线VL2。第一电极RME1可以通过第一导电图案CDP电连接到第一晶体管T1，以接收第一供应电压。第二电极RME2可以电连接到第二电压线VL2，以接收第二供应电压。多个电极RME1和RME2可以电连接到发光元件ED。电极RME1和RME2可以通过在下面更详细地描述的接触电极CNE1和CNE2连接到发光元件ED的两端(例如，可以分别连接到发光元件ED的相对端)，并且可以将从第三导电层施加的电信号传输到发光元件ED。因为电极RME1和RME2分离地设置在子像素PXn中的每个中，所以不同子像素PXn的发光元件ED可以单独发光。
尽管在附图中分别形成有第一接触开口CT1和第二接触开口CT2处的电极接触部CTP1和CTP2形成在使得它们与第二堤BNL2叠置的位置处，但是本公开不限于此。例如，电极接触部CTP1和CTP2中的每个可以位于被第二堤BNL2围绕(例如，被第二堤BNL2沿着外围围绕)的发射区域EMA中。
设置在子像素PXn中的每个中的电极RME1和RME2可以设置在彼此间隔开的多个第一堤BNL1上。电极RME1和RME2可以设置在第一堤BNL1的在第一方向DR1上的一侧上(例如，设置在第一堤BNL1的倾斜侧表面上)。根据本公开的实施例，多个电极RME1和RME2在第一方向DR1上的宽度可以比第一堤BNL1在第一方向DR1上的宽度小。电极RME1和RME2中的每个可以设置为覆盖第一堤BNL1的至少一侧，以将从发光元件ED发射的光反射。
在第一方向DR1上间隔开的电极RME1与RME2之间的间隔可以比第一堤BNL1之间的间隔小。电极RME1和RME2中的每个的至少一部分可以直接设置在第三层间介电层IL3上，以设置在同一平面上。
根据本公开的实施例，多个电极RME1和RME2可以传输用于允许发光元件ED发光的电信号，并且也可以用于在制造显示装置10的工艺期间在子像素PXn内产生电场以使发光元件ED对准。可以通过喷墨印刷工艺将发光元件ED喷涂到电极RME1和RME2上。在喷涂包含发光元件ED的墨之后，将对准信号施加到电极RME1和RME2中的每个，以产生电场。分散在墨中的发光元件ED可以接收由所产生的电场引起的电泳力(例如，可以由于由所产生的电场引起的电泳力而移动)，使得它们可以在电极RME1和RME2上对准。
电极RME1和RME2可以遍及子像素PXn分离地形成，并且可以电连接到第三导电层。可以通过第三导电层施加用于在制造显示装置10的工艺期间使发光元件ED对准的对准信号，并且可以通过第三导电层将对准信号施加到分离地设置在子像素PXn中的每个中的电极RME1和RME2。第三导电层可以设置在第三层间介电层IL3下方，并且可以具有比电极RME1和RME2中的每个的厚度大的厚度。当通过第三导电层施加对准信号时，在对准工艺期间线(例如，导电线)的电阻比当对准信号直接施加到设置在多个子像素PXn中并且跨子像素PXn连接的电极RME1和RME2时低。此外，因为由对准信号形成的电场在电极RME1与RME2在邻近的子像素PXn沿其彼此相邻的方向上之间的边界处不产生或者具有相对弱的强度，所以可以防止或者基本防止发光元件ED在不期望的位置处对准并损失。
在一些实施例中，用于使发光元件ED对准的对准信号可以通过第一电压线VL1和第二电压线VL2直接施加，而不经过晶体管。对准信号可以施加到第一电压线VL1和第二电压线VL2，并且对准信号可以被传输到与第一电压线VL1和第二电压线VL2连接的第一电极RME1和第二电极RME2。要注意的是，第一电极RME1也可以通过第一导电图案CDP电连接到第一晶体管T1。在制造显示装置10的工艺期间，可以通过将第一电极RME1与第一电压线VL1直接连接来施加对准信号。在制造显示装置10的工艺期间，第一电极RME1可以直接连接到第一电压线VL1，并且在后续工艺中，第一电极RME1可以与第一电压线VL1分离。为此，电极图案CP可以设置在显示装置10的子像素PXn中的每个中，电极图案CP是第一电极RME1的直接连接到第一电压线VL1然后与第一电极RME1分离的部分。
电极图案CP可以直接连接到第一电压线VL1，并且可以与第一电极RME1间隔开。例如，电极图案CP可以设置在发射区域EMA外部，可以与第二堤BNL2叠置，并且可以在切口区域CBA处与第一电极RME1间隔开。在制造显示装置10的工艺期间，电极图案CP可以形成为连接到第一电极RME1，并且在发光元件ED对准之后，可以将第一电极RME1与电极图案CP分离。因此，第一电极RME1可以仅电连接到第一晶体管T1，而电极图案CP可以保持仅电连接到第一电压线VL1。下面将参照其它附图更详细地描述电极图案CP。
电极RME1和RME2中的每个可以包括具有高反射率的导电材料。例如，电极RME1和RME2中的每个可以包括诸如银(Ag)、铜(Cu)和铝(Al)的金属作为具有高反射率的材料，并且可以是包括铝(Al)、镍(Ni)、镧(La)等的合金。电极RME1和RME2中的每个可以将从发光元件ED朝向第一堤BNL1的侧表面发射的光朝向子像素PXn中的每个的上侧反射。
然而，要理解的是，本公开不限于此。电极RME1和RME2中的每个还可以包括透明导电材料。例如，电极RME1和RME2中的每个可以包括诸如ITO、IZO和ITZO的材料。在一些实施例中，电极RME1和RME2中的每个可以具有其中堆叠一层或更多层的透明导电材料和具有高反射率的金属层的结构，或者可以是(可以包括)包括它们的单层。例如，电极RME1和RME2中的每个可以具有诸如ITO/Ag/ITO/、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
第一绝缘层PAS1设置在电极RME1和RME2以及第一堤BNL1上。第一绝缘层PAS1可以设置为覆盖第一堤BNL1以及第一电极RME1和第二电极RME2，同时暴露第一电极RME1和第二电极RME2中的每个的上表面的一部分。经由其可以暴露电极RME1和RME2中的每个的上表面的一部分的开口可以形成在第一绝缘层PAS1中。接触电极CNE1和CNE2可以通过开口接触电极RME1和RME2。
在实施例中，第一绝缘层PAS1可以具有台阶，使得上表面的一部分凹入在第一电极RME1与第二电极RME2之间。因为第一绝缘层PAS1设置为覆盖第一电极RME1和第二电极RME2，所以台阶可以形成在它们之间。然而，要理解的是，本公开不限于此。第一绝缘层PAS1保护第一电极RME1和第二电极RME2，并且使它们彼此绝缘。此外，第一绝缘层PAS1可以防止设置在第一绝缘层PAS1上的发光元件ED接触其它元件并且被损坏。
第二堤BNL2可以设置在第一绝缘层PAS1上。当从顶部观察时，第二堤BNL2可以以包括在第一方向DR1和第二方向DR2上延伸的部分的网格图案设置。第二堤BNL2可以沿着子像素PXn中的每个的边界设置，以将相邻的子像素PXn彼此区分开。此外，第二堤BNL2可以设置为围绕设置在子像素PXn中的每个中的发射区域EMA和切口区域CBA(例如，围绕或者绕其外围延伸)，以区分发射区域EMA和切口区域CBA。第二堤BNL2的在第二方向DR2上延伸的部分可以在发射区域EMA之间具有比在切口区域CBA之间大的宽度。切口区域CBA之间的距离可以比发射区域EMA之间的距离小。
第二堤BNL2可以具有比第一堤BNL1的高度大的高度。第二堤BNL2可以防止在制造显示装置10的工艺期间的喷墨印刷工艺期间其中分散有发光元件ED的墨溢出到相邻的子像素PXn中，使得不同的子像素PXn可以彼此分离并且墨不在它们之间混合。因为一个第一堤BNL1在第一方向DR1上跨彼此相邻的子像素PXn设置，所以第二堤BNL2的在第二方向DR2上延伸的部分可以设置在第一堤BNL1上。类似于第一堤BNL1，第二堤BNL2可以包括但不限于聚酰亚胺(PI)。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以在电极RME1和RME2沿其延伸的第二方向DR2上彼此间隔开，并且可以彼此基本平行地对准。发光元件ED可以具有在一个方向上延伸的形状。电极RME1和RME2沿其延伸的方向可以与发光元件ED沿其延伸的方向基本垂直。然而，要理解的是，本公开不限于此。发光元件ED可以相对于电极RME1和RME2沿其延伸的方向倾斜地取向。
发光元件ED可以包括掺杂为具有不同导电类型的半导体层。发光元件ED可以包括多个半导体层，并且可以对准使得其端部指向根据由电极RME1和RME2产生的电场的方向的特定取向。此外，发光元件ED中的每个可以包括发射层36(见例如图6)，以发射特定波段的光。根据发射层36的材料，设置在子像素PXn中的每个中的发光元件ED可以发射不同波段的光。然而，要理解的是，本公开不限于此。设置在子像素PXn中的发光元件ED可以发射相同颜色的光。
发光元件ED可以在第一堤BNL1之间设置在电极RME1和RME2上。例如，发光元件ED中的每个的一端可以位于第一电极RME1上，而其另一端可以位于第二电极RME2上。发光元件ED的长度可以比第一电极RME1与第二电极RME2之间的距离大，并且发光元件ED的端部可以分别设置在第一电极RME1和第二电极RME2上。
发光元件ED可以包括多个半导体层，并且可以设置在第一基底SUB上。显示装置10的发光元件ED可以布置为使得它们平行于第一基底SUB(例如，平行于第一基底SUB的上表面)延伸。包括在发光元件ED中的半导体层可以在平行于第一基底SUB的上表面的方向上顺序地设置。然而，要理解的是，本公开不限于此。在一些实施例中，当发光元件ED具有不同的结构时，多个层可以在垂直于第一基底SUB的方向上设置。
发光元件ED中的每个的端部可以分别接触接触电极CNE1和CNE2。发光元件ED的绝缘层38(见例如图6)不形成在发光元件ED的在延伸方向上的侧上的端表面处，以暴露半导体层的一部分，并且半导体层的暴露的部分可以接触接触电极CNE1和CNE2。然而，要理解的是，本公开不限于此。在一些实施例中，去除绝缘层38的至少一部分或者去除绝缘层38，使得发光元件ED的半导体层的端表面可以至少部分地暴露。半导体层的暴露的侧表面可以接触接触电极CNE1和CNE2。
第二绝缘层PAS2可以部分地设置在发光元件ED上。例如，第二绝缘层PAS2可以设置为部分地覆盖发光元件ED的外表面，使得发光元件ED的一端和另一端不被覆盖(例如，是暴露的)。将在下面更详细地描述的接触电极CNE1和CNE2可以接触发光元件ED的未被第二绝缘层PAS2覆盖的两端。当从顶部观察时，第二绝缘层PAS2的设置在发光元件ED上的部分可以在第一绝缘层PAS1上沿第二方向DR2延伸，从而在子像素PXn中的每个中形成线性图案或岛状图案。第二绝缘层PAS2可以在制造显示装置10的工艺期间保护发光元件ED并且固定发光元件ED。
接触电极CNE1和CNE2可以设置在第二绝缘层PAS2上。第一接触电极CNE1和第二接触电极CNE2可以分别设置在第一电极RME1和第二电极RME2的部分上。第一接触电极CNE1可以形成在第一电极RME1上，第二接触电极CNE2可以设置在第二电极RME2上，并且第一接触电极CNE1和第二接触电极CNE2中的每个可以具有在第二方向DR2上延伸的形状。第一接触电极CNE1和第二接触电极CNE2可以在第一方向DR1上彼此间隔开，并且它们可以在子像素PXn中的每个的发射区域EMA内部形成线性图案。
在一些实施例中，第一接触电极CNE1和第二接触电极CNE2在一个方向上的宽度可以分别比第一电极RME1和第二电极RME2在所述方向上(例如，在同一方向上)的宽度小。第一接触电极CNE1和第二接触电极CNE2可以接触发光元件ED的一端和另一端，并且可以分别覆盖第一电极RME1和第二电极RME2中的每个的上表面的部分。
接触电极CNE1和CNE2可以分别接触发光元件ED以及电极RME1和RME2。发光元件ED的半导体层在发光元件ED的在延伸方向上的两个端表面处暴露，并且第一接触电极CNE1和第二接触电极CNE2可以在暴露半导体层处的暴露的端表面处接触发光元件ED。发光元件ED的一端可以通过第一接触电极CNE1电连接到第一电极RME1，发光元件ED的另一端可以通过第二接触电极CNE2电连接到第二电极RME2。
尽管在附图中一个第一接触电极CNE1和一个第二接触电极CNE2设置在一个子像素PXn中，但是本公开不限于此。第一接触电极CNE1和第二接触电极CNE2的数量可以根据设置在子像素PXn中的每个中的第一电极RME1和第二电极RME2的数量而变化。
接触电极CNE1和CNE2可以包括导电材料。例如，接触电极CNE1和CNE2可以包括ITO、IZO、ITZO、铝(Al)等。例如，接触电极CNE1和CNE2可以包括透明导电材料，并且从发光元件ED发射的光可以透射穿过接触电极CNE1和CNE2，以朝向电极RME1和RME2传播。然而，要理解的是，本公开不限于此。
在一些实施例中，绝缘层可以设置在接触电极CNE1和CNE2以及第二堤BNL2上，以覆盖它们。绝缘层可以完全设置在第一基底SUB上，以保护设置在第一基底SUB上的元件免受外部环境影响。
第一绝缘层PAS1和第二绝缘层PAS2中的每个可以包括无机绝缘材料或有机绝缘材料。根据本公开的实施例，第一绝缘层PAS1和第二绝缘层PAS2可以包括无机绝缘材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)和氮化铝(AlN)。在一些实施例中，第一绝缘层PAS1和第二绝缘层PAS2可以包括有机绝缘材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、卡多树脂(cardo resin)、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯、聚甲基丙烯酸甲酯-聚碳酸酯合成树脂等。然而，将理解的是，本公开不限于此。
如上所述，根据实施例的显示装置10可以包括电极图案CP，电极图案CP在切口区域CBA处分离并且设置在非发射区域中或第二堤BNL2下方。
图5是沿着图3中的线Q3-Q3'截取的剖视图。图5示出了电极图案CP与第一电极RME1之间的剖面，第一电极RME1与电极图案CP间隔开。
结合图3参照图5，根据实施例的显示装置10可以包括设置在子像素PXn中的每个中并且与第一电极RME1分离的电极图案CP。子像素PXn中的每个可以包括发射区域EMA和切口区域CBA，并且电极图案CP可以在切口区域CBA处与第一电极RME1分离。例如，电极图案CP可以在切口区域CBA中在第一电极RME1沿其延伸的第二方向DR2上与第一电极RME1间隔开。电极图案CP可以形成为连接到第一电极RME1，并且可以在切口区域CBA处与第一电极RME1断开。
根据本公开的实施例，电极图案CP可以设置为在第三方向DR3(例如，厚度方向)上与第一电压线VL1叠置。电极图案CP可以通过穿透第三层间介电层IL3的第三接触开口(例如，第三接触孔)CT3来接触第一电压线VL1。施加到第一电压线VL1的电信号可以被传输到电极图案CP。在制造显示装置10的工艺期间，对准信号可以通过第一电压线VL1传输并施加到第一电极RME1，并且在驱动显示装置10时，第一供应电压可以传输到第一电极RME1。
电极图案CP是与第一电极RME1分离的迹线(例如，电迹线)，并且可以具有考虑到与第一电压线VL1连接的形状。例如，电极图案CP可以包括第三接触孔CT3中的第一部分以及以不同宽度连接到第一部分并且与第一电极RME1分离的第二部分。至少电极图案CP的第一部分可以与第一电压线VL1叠置，并且电极图案CP的第二部分可以与第一电极RME1具有相同的宽度，第二部分与第一电极RME1分离。然而，要理解的是，本公开不限于此。电极图案CP可以基本具有仅包括连接到第一电压线VL1的第一部分的形状。
与第一电极RME1不同，电极图案CP可以不与第一堤BNL1叠置。电极图案CP可以设置在从第一电极RME1沿第二方向DR2延伸的位置处，并且可以直接设置在第三层间介电层IL3的未设置有第一堤BNL1的部分上。
如在下面将更详细地描述的，可以在使发光元件ED对准并且形成第二绝缘层PAS2之后实施在切口区域CBA中将第一电极RME1与电极图案CP分离的工艺。第二绝缘层PAS2可以设置在发射区域EMA中但不设置在切口区域CBA中，并且仅电极RME1和RME2以及覆盖它们的第一绝缘层PAS1可以设置在切口区域CBA中。在将第一电极RME1与电极图案CP分离时，也可以去除设置在其上的第一绝缘层PAS1的一部分。结果，在切口区域CBA中，第一电极RME1和电极图案CP的分离的侧表面可以分别与第一绝缘层PAS1的侧表面对齐。第三层间介电层IL3可以暴露在彼此分离的第一电极RME1与电极图案CP之间。根据本公开的实施例，电极图案CP经由在制造显示装置10的工艺期间在切口区域CBA中将它与第一电极RME1分离的工艺形成，并且因此可以设置在切口区域CBA外部，例如，设置在发射区域EMA外部。
在制造显示装置10的工艺期间，施加到第一电压线VL1的对准信号可以通过电极图案CP传输到第一电极RME1，并且施加到第二电压线VL2的对准信号可以直接传输到第二电极RME2。当发光元件ED设置在电极RME1和RME2上时，可以执行将第一电极RME1与电极图案CP分离的工艺，使得施加到第一电压线VL1的信号不直接传输到第一电极RME1。根据本公开的实施例，在子像素PXn中的每个的切口区域CBA中执行分离工艺，并且电极图案CP可以保留为使得其与第二堤BNL2叠置。与其中对准信号直接施加到设置在多个子像素中的连接电极的传统显示装置相比，当通过显示装置10中的具有相对低的线电阻的第三导电层施加对准信号时，可以减轻或者避免由于施加的信号引起的发热和对准信号中的电压降的问题。此外，因为由对准信号形成的电场在电极RME1与RME2在邻近的子像素PXn沿其彼此相邻的方向上之间的边界处不产生或者具有相对弱的强度，所以可以防止或者基本防止发光元件ED在不期望的位置处对准。
图6是示出根据本公开的实施例的发光元件的示意图。
发光元件ED可以是发光二极管。例如，发光元件ED可以具有微米或纳米尺寸(例如，微米或纳米的尺寸)，并且可以是包括无机材料(或者由无机材料制成)的无机发光二极管。由于通过在两个电极之间的方向(例如，特定方向)上形成电场而创造的极性，无机发光二极管可以在彼此面对的两个电极之间对准。例如，发光元件ED可以通过形成在两个电极之间的电场在两个电极之间对准。
根据实施例的发光元件ED可以具有在一个方向上延伸的形状。发光元件ED可以具有圆柱形形状、杆形状、线形状、管形状等。但是要理解的是，发光元件ED的形状不限于此。发光元件ED可以具有各种合适的形状，包括诸如立方体、长方体、六棱柱等的多棱柱形状或在一个方向上延伸的具有部分地倾斜的外表面的形状。包括在下面更详细地描述的发光元件ED中的多个半导体可以具有沿着一个方向顺序地布置或者堆叠的结构。
发光元件ED可以包括掺杂有导电型(例如，p型或n型)杂质的半导体层。发光元件ED可以通过传输从外部电源施加的电信号来发射特定波段的光。
如图6中所示，发光元件ED可以包括第一半导体层31、第二半导体层32、发射层36、电极层37和绝缘层38。
第一半导体层31可以是n型半导体。当发光元件ED发射蓝色波段的光时，第一半导体层31可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，它可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第一半导体层31可以掺杂有n型掺杂剂，并且n型掺杂剂可以是Si、Ge、Sn等。例如，第一半导体层31可以是掺杂有n型Si的n-GaN。第一半导体层31的长度可以但不限于在约1.5μm至约5μm的范围内。发光元件ED的第一端可以表示发射层36的设置有第一半导体层31处的一侧。
第二半导体层32设置在发射层36上。第二半导体层32可以是p型半导体。当发光元件ED发射蓝色或绿色波段的光时，第二半导体层32可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，它可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第二半导体层32可以掺杂有p型掺杂剂，并且p型掺杂剂可以是Mg、Zn、Ca、Se、Ba等。例如，第二半导体层32可以是掺杂有p型Mg的p-GaN。第二半导体层32的长度可以但不限于在约0.05μm至约0.10μm的范围内。发光元件ED的第二端可以表示发射层36的设置有第二半导体层32处的另一侧。
尽管第一半导体层31和第二半导体层32中的每个在附图中被示出为单层，但是本公开不限于此。根据发射层36的材料，第一半导体层31和第二半导体层32还可以包括多个层，诸如覆层(clad layer)或拉伸应变势垒减小(TSBR)层。
发射层36设置在第一半导体层31与第二半导体层32之间。发射层36可以包括具有单量子阱结构或多量子阱结构的材料。当发射层36包括具有多量子阱结构的材料时，所述结构可以包括彼此交替地堆叠的量子层和阱层。当电子-空穴对响应于通过第一半导体层31和第二半导体层32施加的电信号在发射层36中结合时，发射层36可以发射光。当发射层36发射蓝色波段的光时，它可以包括诸如AlGaN和AlGaInN的材料。在一些实施例中，当发射层36具有其中量子层和阱层彼此交替地堆叠的多量子阱结构时，量子层可以包括AlGaN或AlGaInN并且阱层可以包括诸如GaN和AlGaN的材料。例如，发射层36可以包括作为量子层的AlGaInN和作为阱层的AlInN，并且如上所述，发射层36可以发射具有约450nm至约495nm的中心(或中心的)波段的蓝光。
然而，要理解的是，本公开不限于此。发射层36可以具有其中具有大带隙能量的半导体材料和具有小带隙能量的半导体材料彼此交替地堆叠的结构，并且可以根据发射的光的波长范围包括其它III族至V族半导体材料。因此，从发射层36发射的光不限于蓝色波段的光。在一些实施例中，发射层36可以发射红色或绿色波段的光。发射层36的长度可以但不限于在约0.05μm至约0.10μm的范围内。
从发射层36发射的光不仅可以通过发光元件ED的沿纵向方向的外表面出射，而且还可以通过两个侧表面出射。也就是说，从发射层36发射的光沿其传播的方向不限于一个方向。
电极层37可以是欧姆接触电极。然而，要理解的是，本公开不限于此。电极层37可以是肖特基接触电极。发光元件ED可以包括至少一个电极层37。尽管在图6中所示的示例中发光元件ED包括一个电极层37，但是本公开不限于此。在一些实施例中，发光元件ED可以包括更大数量的电极层37，或者可以省略电极层。即使当电极层37的数量不同时或者当发光元件ED还包括其它结构时，也可以等同地应用对发光元件ED的以下描述。
当发光元件ED电连接到根据本公开实施例的显示装置10中的电极或接触电极时，电极层37可以减小发光元件ED与电极或接触电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。此外，电极层37可以包括掺杂有n型或p型杂质的半导体材料。电极层37可以包括与对应的半导体层相同的材料，或者可以包括不同的材料。然而，要理解的是，本公开不限于此。
绝缘层38设置为围绕上述多个半导体层和电极层的外表面。例如，绝缘层38可以设置为至少围绕发射层36的外表面(例如，设置为至少绕发射层36的外表面延伸)，并且可以在发光元件ED沿其延伸的方向上延伸。绝缘层38可以保护上述元件。绝缘层38可以形成为围绕元件的侧表面，同时使发光元件ED的在纵向上的两端暴露。
尽管绝缘层38被示出为在发光元件ED的纵向方向上延伸以从第一半导体层31的侧表面到电极层37的侧表面覆盖发光元件ED，但是本公开不限于此。绝缘层38可以仅覆盖半导体层(包括发射层36)的一部分的外表面，或者可以仅覆盖电极层37的外表面的一部分，以部分地暴露电极层37的外表面。此外，在剖视图中，绝缘层38的上表面的与发光元件ED的至少一端相邻的部分可以是圆的。
绝缘层38的厚度可以但不限于在10nm至1.0μm的范围内。优选地，绝缘层38的厚度可以为约40nm。
绝缘层38可以包括具有绝缘性质的材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlN)和氧化铝(Al2O3)。因此，可以防止当发射层36接触电信号通过其传输到发光元件ED的电极时的电短路。此外，因为绝缘层38保护包括发射层36的发光元件ED的外表面，所以可以防止发光效率降低。
此外，可以对绝缘层38的外表面进行表面处理。发光元件ED可以分散在墨中，并且墨可以被喷涂到电极上。可以对绝缘层38施加表面处理，使得它变得疏水或者亲水，以防止分散在墨中的发光元件ED彼此聚集。例如，可以用诸如硬脂酸和2,3-萘二羧酸的材料对绝缘层38的外表面进行表面处理。
发光元件ED的长度h可以在约1μm至约10μm、约2μm至约6μm或约3μm至约5μm的范围内。此外，发光元件ED的直径可以在约30nm至约700nm的范围内，并且发光元件ED的长宽比可以在约1.2至约100的范围内。然而，要理解的是，本公开不限于此。包括在显示装置10中的多个发光元件ED可以根据发射层36的组成差异而具有不同的直径。例如，发光元件ED的直径可以为约500nm。
在下文中，将参照其它附图描述制造显示装置10的工艺步骤。
图7至图12是示出根据本公开的实施例的制造显示装置的工艺步骤的示意图。在下面的描述中，为了清楚，将详细地描述制造显示装置10的工艺顺序，而可以省略对每个元件的重复的方法和结构的一些描述。
首先，参照图7，准备第一基底SUB，并且在第一基底SUB上形成电路层。电路层包括多个导电层和半导体层，并且包括用于驱动子像素PXn的多个晶体管。图7示出了形成为第三导电层的第一电压线VL1、第二电压线VL2和第一导电图案CDP。可以经由形成层的工艺来形成多个导电层和半导体层，所述工艺包括沉积材料然后将其图案化。
随后，参照图8和图9，在第三导电层上形成第三层间介电层IL3，并且在第三层间介电层IL3上形成第一堤BNL1、第一电极RME1、第二电极RME2、第一绝缘层PAS1和第二堤BNL2。第一堤BNL1和第二堤BNL2可以如上所述地设置。可以在第一方向DR1上跨相邻的子像素PXn设置第一堤BNL1，以在显示区域DPA的整个表面上形成岛状图案。设置第二堤BNL2，以围绕发射区域EMA和切口区域CBA。
第一电极RME1和第二电极RME2可以在第二方向DR2上延伸。第一电极RME1和第二电极RME2中的每个可以横穿(或者延伸穿过)发射区域EMA和切口区域CBA，但是可以不在第二方向DR2上延伸到与相邻于其的其它子像素PXn的边界之外。例如，在根据本公开的实施例的显示装置10中，电极RME1和RME2可以分别与邻近的(或相邻的)子像素PXn的电极RME1和RME2分离，并且可以仅设置在相应的子像素PXn内。子像素PXn中的每个中的电极RME1和RME2可以在显示区域DPA的整个表面上形成岛状图案或线性图案。
第一电极RME1的与位于发射区域EMA的(相对于附图的)上侧上的第二堤BNL2叠置的部分(part或portion)形成为第一电极接触部CTP1，以将第一电极RME1与其下方的电路层(例如，第一导电图案CDP)连接。第二电极RME2可以从发射区域EMA延伸到切口区域CBA。第二电极RME2的与位于切口区域CBA的(相对于附图的)下侧上的第二堤BNL2叠置的部分(part或portion)形成为第二电极接触部CTP2。第二电极接触部CTP2可以接触其下方的电路层(例如，第二电压线VL2)。电极图案CP可以形成为与位于切口区域CBA的下侧上的第二堤BNL2叠置，并且可以接触其下方的电路层(例如，第一电压线VL1)。
参照示出了沿着图8中的线Q4-Q4'截取的剖面的图9，第一电极RME1通过切口区域CBA中的连接部BP连接到电极图案CP。在制造显示装置10的工艺期间，第一电极RME1和电极图案CP通过连接部BP彼此连接，因此，施加到第一电压线VL1的对准信号可以通过电极图案CP和连接部BP传输到第一电极RME1。第一电极RME1和第二电极RME2可以分别电连接到第一电压线VL1和第二电压线VL2，并且可以被用于在使发光元件ED对准的工艺期间在子像素PXn中的每个中产生电场。
随后，参照图10和图11，在第一电极RME1和第二电极RME2上设置多个发光元件ED，并且在发光元件ED上形成第二绝缘层PAS2'，以固定发光元件ED。根据本公开的实施例，准备其中分散有发光元件ED的墨，并且可以经由喷墨印刷工艺将墨喷涂到发射区域EMA中。第二堤BNL2可以防止或者基本防止墨溢出到相邻的子像素PXn的发射区域EMA中。当墨被喷涂到发射区域EMA中时，将对准信号施加到第一电压线VL1和第二电压线VL2，以在电极RME1与RME2之间产生电场。分散在墨中的发光元件ED可以接收由电场引起的电泳力(或者可以受到由电场引起的电泳力作用)，因此，它们的位置和取向被改变，使得它们的端部可以分别在电极RME1和RME2上对准。
根据本公开的实施例，在制造显示装置10的工艺期间，可以将用于使发光元件ED对准的对准信号施加到第三导电层的第一电压线VL1和第二电压线VL2。多个子像素PXn中的每个的电极RME1和RME2形成为彼此分离(例如，是彼此分离的)，并且可以分别电连接到第一电压线VL1和第二电压线VL2。第一电极RME1可以通过连接部BP连接到与第一电压线VL1连接的电极图案CP，第二电极RME2可以直接连接到第二电压线VL2。当对准信号施加到第一电压线VL1和第二电压线VL2时，可以在设置在多个子像素PXn中的每个中的电极RME1和RME2之上产生(例如，同步或者同时产生)电场，并且发光元件ED可以在子像素PXn中的每个中对准。根据本公开的实施例，因为通过具有低的线电阻的第三导电层施加对准信号，所以与其中将对准信号直接施加到设置在多个子像素中的连接的电极RME1和RME2的传统显示装置不同，可以防止或者减轻由于施加的信号引起的发热和对准信号中的电压降的问题。
一旦设置发光元件ED，就形成第二绝缘层PAS2'，以固定发光元件ED。参照示出了沿着图10中的线Q5-Q5'截取的剖面的图11，第二绝缘层PAS2'可以覆盖发光元件ED，并且可以设置在发射区域EMA中的第一绝缘层PAS1上。在发光元件ED对准之后，发光元件ED可以被用于在电极RME1和RME2上固定发光元件ED的位置的第二绝缘层PAS2'覆盖。因此，在发光元件ED对准之后，发光元件ED的位置在用于形成接触电极CNE1和CNE2的后续工艺期间可以不改变或者基本不改变。
随后，参照图12，实施在切口区域CBA处去除连接第一电极RME1和电极图案CP的连接部BP以将第一电极RME1与第一电压线VL1分离的工艺。将第一电极RME1与第一电压线VL1分离的工艺可以包括去除设置在切口区域CBA的电极分离部ROP中的连接部BP。因为在该工艺期间直接连接在第一电压线VL1与第一电极RME1之间的电极图案CP与第一电极RME1分离，所以第一电极RME1仅可以通过第一电极接触部CTP1连接到第一晶体管T1。在制造显示装置10的工艺期间，施加到第一电压线VL1的对准信号可以通过电极图案CP传输到第一电极RME1，而施加到第一电压线VL1的第一供应电压可以传输到子像素PXn的第一晶体管T1。例如，在驱动显示装置10期间第一电极RME1可以通过相应的子像素PXn的第一晶体管T1单独驱动，而在制造工艺期间对准信号施加(例如，同步或者同时施加)到设置在多个子像素PXn中的第一电极RME1。
然后，去除第二绝缘层PAS2'的一部分，使得发光元件ED的两端暴露，以形成第二绝缘层PAS2，并且形成接触电极CNE1和CNE2，以分别接触发光元件ED以及电极RME1和RME2。在去除第二绝缘层PAS2'以形成第二绝缘层PAS2的工艺期间，可以暴露发光元件ED的设置有半导体层处的两端。同步地(或同时地)，也去除第一绝缘层PAS1的一部分，使得第一电极RME1和第二电极RME2的上表面暴露，并且之后形成的接触电极CNE1和CNE2可以分别接触电极RME1和RME2以及发光元件ED的端部。然而，要理解的是，本公开不限于此。第一绝缘层PAS1可以在其中形成有暴露电极RME1和RME2的上表面的开口，并且可以在形成接触电极CNE1和CNE2之前实施去除第二绝缘层PAS2'的一部分的工艺。
通过执行上述工艺，可以制造根据本公开的实施例的显示装置10。显示装置10可以通过第一电压线VL1和第二电压线VL2施加用于使发光元件ED对准的对准信号，并且可以在分离地设置在子像素PXn中的每个中的电极RME1与RME2之间产生电场。因为为了使发光元件ED对准而施加的对准信号是通过显示元件层下方的具有低的线电阻的第三导电层施加的，所以可以防止或者减轻由于施加的信号引起的发热和对准信号中的电压降的问题。
尽管在附图中所示的实施例中显示装置10的子像素PXn中的每个仅包括一个第一电极RME1和一个第二电极RME2，但是本公开不限于此。在根据本公开的实施例的显示装置10中，可以在子像素PXn中的每个中设置更多的电极。电极中的一些可以彼此连接，使得在制造发光元件ED的工艺期间对其施加相同的对准信号，而在驱动显示装置10的工艺期间可以对电极中的仅一些施加信号。在下文中，将在下面参照其它附图来描述根据本公开的其它实施例的显示装置。
图13是示出根据本公开的另一实施例的显示装置的像素的平面图，图14是示出图13中所示的显示装置的第一子像素的平面图，图15是沿着图14中的线Q6-Q6'截取的剖视图。图14示出了图13中所示的显示装置10_1的第一子像素PX1。图15是示出从设置在图14中所示的第一子像素PX1中的第一发光元件ED1和第二发光元件ED2的一端到另一端的剖面的视图。
参照图13至图15，根据实施例的显示装置10_1可以在子像素PXn中的每个中包括更大数量的电极RME1_1、RME2_1、RME3_1和RME4_1、发光元件ED1和ED2以及接触电极CNE1_1、CNE2_1和CNE3_1。除了设置在子像素PXn中的每个中的第一电极RME1_1和第二电极RME2_1之外，显示装置10_1还可以包括设置在子像素PXn中的每个中的第三电极RME3_1和第四电极RME4_1，并且可以包括设置在第一电极RME1_1与第三电极RME3_1之间的第一发光元件ED1和设置在第二电极RME2_1与第四电极RME4_1之间的第二发光元件ED2。子像素PXn中的每个可以包括更大数量的发光元件ED1和ED2，使得可以改善每单位面积的亮度。此外，与第一电极RME1_1和第二电极RME2_1不同，第三电极RME3_1和第四电极RME4_1可以不直接连接到第三导电层，但是第一发光元件ED1和第二发光元件ED2可以通过第三接触电极CNE3_1彼此串联连接。在下文中，描述将集中在图2至图5中所示的实施例与图13至图15中所示的实施例之间的差异上。
第三导电层的第一电压线VL1和第二电压线VL2中的每个可以在第二方向DR2上延伸。第一电压线VL1可以包括在第二方向DR2上延伸的部分和从其弯曲的部分。第一电压线VL1的在子像素PXn的边界处沿第二方向DR2延伸并弯曲的部分可以位于发射区域EMA内。弯曲部分可以设置为在厚度方向上与第一电极RME1_1叠置。当从顶部观察时，第二电压线VL2可以从子像素PXn中的每个的中心沿第二方向DR2延伸，并且可以在厚度方向上与第二电极RME2_1和第三电极RME3_1叠置。
第二电压线VL2可以在厚度方向上与第二子堤BNL_B叠置，并且可以在第二方向DR2上延伸。此外，第二电压线VL2可以包括从第二堤BNL2的沿第一方向DR1的延伸部分下方沿第一方向DR1的一个方向突出的线接触部。第二电极RME2_1形成为使得第二电极接触部CTP2在厚度方向上与线接触部叠置，并且它们可以通过第二接触开口(例如，第二接触孔)CT2彼此连接。
第一堤BNL1可以包括跨相邻的子像素PXn设置的第一子堤BNL_A和设置在第一子堤BNL_A之间的第二子堤BNL_B。多个第二子堤BNL_B在第二方向DR2上延伸并且在第一方向DR1上彼此间隔开并设置在发射区域EMA的中心中。第一子堤BNL_A可以分别设置在第二子堤BNL_B的在第一方向DR1上的两侧上。除了根据该实施例的第一堤BNL1还包括以基本相同的图案布置的第一子堤BNL_A以及设置在在第一方向DR1上彼此间隔开的第一子堤BNL_A之间的第二子堤BNL_B之外，根据该实施例的第一堤BNL1与图3中所示的第一堤BNL1基本相同。
第一电极RME1_1可以在第二方向DR2上延伸，并且可以横穿发射区域EMA，以到达切口区域CBA。第一电极RME1的与位于发射区域EMA的上侧上的第二堤BNL2叠置的部分形成为第一电极接触部CTP1，并且第一电极接触部CTP1可以通过第一接触开口(例如，第一接触孔)CT1来接触第一导电图案CDP。第一电极RME1_1可以从第一电极接触部CTP1沿第二方向DR2延伸，并且可以部分地设置在切口区域CBA中，但是可以不延伸到切口区域CBA之外。此外，第一电极RME1_1可以设置在第一子堤BNL_A之中的设置在发射区域EMA的左侧上的第一子堤BNL_A上。
类似于第一电极RME1_1，第二电极RME2_1也可以在第二方向DR2上延伸，并且可以横穿发射区域EMA，以到达切口区域CBA。第二电极RME2_1的与位于发射区域EMA的上侧上的第二堤BNL2叠置的部分形成为第二电极接触部CTP2，并且第二电极接触部CTP2可以通过第二接触开口(例如，第二接触孔)CT2来接触第二电压线VL2。第二电极RME2_1可以从第二电极接触部CTP2沿第二方向DR2延伸，并且可以部分地设置在切口区域CBA中，但是可以不延伸到切口区域CBA之外。此外，第二电极RME2_1可以设置在第二子堤BNL_B的在第一方向DR1上的右侧上。
第三电极RME3_1可以设置在第一电极RME1_1与第二电极RME2_1之间，第四电极RME4_1可以设置在第二电极RME2_1的相对于第三电极RME3_1的相对侧上。第三电极RME3_1和第四电极RME4_1可以在第二方向DR2上延伸，并且可以在第一方向DR1上与置于其间的第二电极RME2_1间隔开。第三电极RME3_1和第四电极RME4_1中的每个可以与位于发射区域EMA的上侧上的第二堤BNL2部分地叠置，并且可以从发射区域EMA延伸到切口区域CBA。尽管在附图中第三电极RME3_1在第二方向DR2上的长度比第四电极RME4_1在第二方向DR2上的长度大，但是本公开不限于此。第三电极RME3_1与第二电极RME2_1设置在同一第二子堤BNL_B上，但是第三电极RME3_1设置在在第一方向DR1上的左侧(第二子堤BNL_B的另一侧)上。第四电极RME4_1位于与其上设置有第一电极RME1_1的第一子堤BNL_A不同的另一第一子堤BNL_A上，并且可以设置在设置在发射区域EMA的中心的右侧上的第一子堤BNL_A上。
与第一电极RME1_1和第二电极RME2_1不同，第三电极RME3_1和第四电极RME4_1可以不包括电极接触部，并且可以不连接到其下方的第三导电层。虽然第三电极RME3_1和第四电极RME4_1可以在制造显示装置10_1的工艺期间电连接到第二电压线VL2和第一电压线VL1使得对准信号被传输到它们，但是它们可以与电极分离部ROP分离并且可以不直接连接到其下方的电路层。如稍后将描述的，第三电极RME3_1和第四电极RME4_1可以接触并连接到第三接触电极CNE3_1，并且可以不保持浮置。
第一发光元件ED1设置在第一电极RME1_1和第三电极RME3_1上，第二发光元件ED2设置在第二电极RME2_1和第四电极RME4_1上。发光元件ED1和ED2可以取向为使得它们的设置有第一半导体层31处的第一端彼此面对。因为显示装置10_1的子像素PXn包括更大数量的电极，所以第一发光元件ED1的第一端可以面向与第二发光元件ED2的第一端面向的方向相反的方向。例如，第一发光元件ED1的第一端可以设置在第三电极RME3_1上，而第一发光元件ED1的相对的第二端可以设置在第一电极RME1_1上，因此，第一发光元件ED1可以布置为使得它们的第一端面对第一方向DR1上的一侧。另一方面，第二发光元件ED2的第一端可以设置在第二电极RME2_1上，而第二发光元件ED2的相对的第二端可以设置在第四电极RME4_1上，因此，第二发光元件ED2可以布置为使得它们的第一端面对第一方向DR1上的另一侧。具有彼此相反的取向的第一发光元件ED1和第二发光元件ED2可以通过将在下面更详细地描述的第三接触电极CNE3_1彼此串联连接。
第一接触电极CNE1_1可以设置在第一电极RME1_1上，并且可以接触第一发光元件ED1的第二端。第二接触电极CNE2_1可以设置在第二电极RME2_1上，并且可以接触第二发光元件ED2的第一端。第一接触电极CNE1_1和第二接触电极CNE2_1可以分别接触第一电极RME1_1和第二电极RME2_1，并且它们可以通过第一晶体管T1和第二电压线VL2来传输用于驱动发光元件ED1和ED2的供应电压。
第三接触电极CNE3_1可以设置在第三电极RME3_1和第四电极RME4_1上。第三接触电极CNE3_1可以包括在第二方向DR2上延伸并且设置在第三电极RME3_1或第四电极RME4_1上的电极延伸部以及在它们之间连接的多个电极连接部。第三接触电极CNE3_1的电极延伸部可以设置在第三电极RME3_1或第四电极RME4_1上，并且可以在第二方向DR2上延伸。第三接触电极CNE3_1的电极连接部可以在第一方向DR1上延伸，以在电极延伸部之间连接。当从顶部观察时，第三接触电极CNE3_1可以以围绕第二接触电极CNE2_1(例如，绕第二接触电极CNE2_1延伸)的形状设置。
第三接触电极CNE3_1的电极延伸部可以接触第三电极RME3_1或第四电极RME4_1以及发光元件ED1和ED2的一端。例如，第三接触电极CNE3_1的设置在第三电极RME3_1上的电极延伸部可以接触第三电极RME3_1和第一发光元件ED1的第一端，并且第三接触电极CNE3_1的设置在第四电极RME4_1上的电极延伸部可以接触第四电极RME4_1和第二发光元件ED2的第二端。
供应电压可以分别通过第一接触电极CNE1_1和第二接触电极CNE2_1施加到第一发光元件ED1和第二发光元件ED2。供应电压可以流过发光元件ED1和ED2，并且可以流过第一发光元件ED1与第二发光元件ED2之间的第三接触电极CNE3_1。第三接触电极CNE3_1可以形成第一发光元件ED1与第二发光元件ED2之间的连接路径，并且第一发光元件ED1和第二发光元件ED2可以通过第三接触电极CNE3_1彼此串联连接。此外，因为第三接触电极CNE3_1接触第三电极RME3_1和第四电极RME4_1，所以第三电极RME3_1和第四电极RME4_1可以不浮置，而是可以电连接到其下方的电路层即使它们不直接连接到电路层。
顺便提及，即使当显示装置10_1在子像素PXn中的每个中包括更大数量的电极时，设置在子像素PXn中的每个中的电极也可以类似于图2和图3中所示的上述实施例而与其它子像素PXn的电极分离。在制造显示装置10_1的工艺期间，设置在子像素PXn中的每个中的电极RME1_1、RME2_1、RME3_1和RME4_1中的一些可以彼此连接，使得可以通过第一电压线VL1和第二电压线VL2施加对准信号。在发光元件ED(包括ED1和ED2)对准之后，可以实施去除连接电极RME1_1、RME2_1、RME3_1和RME4_1的连接部BP的工艺。因此，根据本公开的实施例的显示装置10_1可以包括在切口区域CBA中与电极RME1_1、RME2_1、RME3_1和RME4_1分离地形成的电极图案CP_1。
图16是沿着图14的线Q7-Q7'截取的剖视图。
结合图14参照图16，电极图案CP_1可以设置在除了发射区域EMA之外的区域中，使得其与第二堤BNL2叠置。电极图案CP_1可以设置为在切口区域CBA的在第一方向DR1上的一侧上与在第二方向DR2上延伸的第二堤BNL2叠置。电极图案CP_1可以设置在沿第一方向DR1彼此相邻的子像素PXn的切口区域CBA之间，并且电极图案CP_1的一部分可以包括与相应的子像素PXn的切口区域CBA分离的迹线。例如，电极图案CP_1可以设置在发射区域EMA外部。电极图案CP_1可以设置在其下方的第一电压线VL1上(例如，电极图案CP_1可以设置在第一电压线VL1之上)，并且可以通过穿透第三层间介电层IL3的第三接触开口(例如，第三接触孔)CT3来接触第一电压线VL1。尽管在附图中电极图案CP_1设置在彼此相邻的子像素PXn的切口区域CBA之间，但是本公开不限于此。电极图案CP_1的位置没有特别限制，只要它连接到第一电压线VL1并且与第一电极RME1_1分离即可。
如上所述，在使发光元件ED对准并且形成第二绝缘层PAS2之后，实施将电极RME1_1、RME2_1、RME3_1和RME4_1与电极图案CP_1分离的工艺。当在切口区域CBA中分离电极图案CP_1时，也可以去除第一绝缘层PAS1，并且可以暴露第三层间介电层IL3的在切口区域CBA中的上表面的部分。此外，因为可以一起去除第一绝缘层PAS1和电极RME1_1、RME2_1、RME3_1和RME4_1，所以它们的分离的侧表面可以彼此对准。
除了第一电极RME1_1和第二电极RME2_1之外，根据该实施例的显示装置10_1的子像素PXn中的每个还可以包括第三电极RME3_1和第四电极RME4_1。发光元件ED可以包括其第一端彼此相对的第一发光元件ED1和第二发光元件ED2，并且第一发光元件ED1和第二发光元件ED2可以通过第三接触电极CNE3_1彼此串联连接。在制造显示装置10_1的工艺期间，电极RME1_1、RME2_1、RME3_1和RME4_1中的一些彼此连接，并且可以接收相同的对准信号，使得第一发光元件ED1和第二发光元件ED2在相反的方向上取向。
图17和图18是示出制造图14中所示的显示装置的工艺步骤中的一些的平面图。
参照图17和图18，在制造显示装置10_1的工艺期间，第一电极RME1_1和第四电极RME4_1可以通过第一连接部BP1连接到电极图案CP_1，并且第二电极RME2_1和第三电极RME3_1可以通过第二连接部BP2彼此连接。第一连接部BP1和第二连接部BP2可以设置在切口区域CBA中，以将电极RME1_1、RME2_1、RME3_1和RME4_1彼此连接。例如，第一连接部BP1也可以连接到与第一电压线VL1直接连接的电极图案CP_1。
施加到第一电压线VL1的对准信号通过电极图案CP_1和第一连接部BP1传输到第一电极RME1_1和第四电极RME4_1。施加到第二电压线VL2的对准信号可以通过第二电极接触部CTP2传输到第二电极RME2_1，所述对准信号通过第二连接部BP2传输到第三电极RME3_1。根据施加到第一电压线VL1和第二电压线VL2中的每个的对准信号，可以在第一电极RME1_1与第三电极RME3_1之间以及在第二电极RME2_1与第四电极RME4_1之间产生电场。电场可以具有从施加有对准信号的电极朝向施加有另一对准信号的电极的方向。发光元件ED可以根据电场的方向取向。因为不同的对准信号在制造显示装置10_1的工艺期间被施加到第一电极RME1_1和第四电极RME4_1以及第二电极RME2_1和第三电极RME3_1，所以电场可以指向设置在发射区域EMA的中心处的第二子堤BNL_B，并且发光元件ED的第一端也可以设置在设置在第二子堤BNL_B上的电极上。因此，第一发光元件ED1和第二发光元件ED2的第一端可以分别设置在第三电极RME3_1和第二电极RME2_1上，并且它们可以在相反的方向上取向。
随后，在切口区域CBA的电极分离部ROP处去除第一连接部BP1和第二连接部BP2，以将电极RME1_1、RME2_1、RME3_1和RME4_1彼此分离。第一电极RME1_1和第二电极RME2_1通过形成在与发射区域EMA的上侧上的第二堤BNL2叠置的位置中的电极接触部CTP1和CTP2来连接到第一晶体管T1和第二电压线VL2。另一方面，第三电极RME3_1和第四电极RME4_1与连接部BP1和BP2分离，因此，它们可以不电连接到其下方的电路层，并且可以在子像素PXn中的每个中保持浮置。第三电极RME3_1和第四电极RME4_1可以接触在后续工艺期间形成的第三接触电极CNE3_1，并且当显示装置10_1被驱动时可以不保持浮置。电极图案CP_1可以与电极分离部ROP分离，并且可以保持在邻近的子像素PXn的切口区域CBA之间。
通过在电极分离部ROP处去除连接部BP1和BP2以将电极RME1_1、RME2_1、RME3_1和RME4_1彼此分离，即使信号施加到第一电压线VL1和第二电压线VL2，子像素PXn也可以单独驱动。
随后，去除第一绝缘层PAS1的一部分，以形成暴露电极的上表面的一部分的开口，并且形成接触电极CNE1_1、CNE2_1和CNE3_1，从而生产显示装置10_1。
根据该实施例，包括更大数量的电极RME1_1、RME2_1、RME3_1和RME4_1，使得更大数量的发光元件ED1和ED2可以设置在子像素PXn中的每个中。即使包括更大数量的电极RME1_1、RME2_1、RME3_1和RME4_1，也仅它们中的一些可以电连接到其下方的电路层，并且第一发光元件ED1和第二发光元件ED2可以通过由第三接触电极CNE3_1形成的电流路径彼此串联连接。
发光元件ED可以通过第三接触电极CNE3_1彼此串联连接，使得可以进一步改善子像素PXn中的每个的亮度。此外，随着彼此串联连接的发光元件ED的数量增加，即使发光元件ED中的一些断开，串联连接的其它发光元件ED也可以发光。结果，可以防止或者基本防止子像素PXn不能发光。
在总结具体实施方式时，本领域技术人员将理解的是，在基本不脱离本公开的方面和特征的情况下，可以对这里描述的实施例进行许多变化和修改。因此，本公开的所公开的实施例以一般的和描述性的意义使用，而不是出于限制的目的。本公开将由所附权利要求及其等同物限定。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底；
导电层，在所述基底上，并且包括在第一方向上延伸的第一电压线和第二电压线；
第一电极和第二电极，在所述导电层上，在所述第一方向上延伸，并且彼此间隔开；
多个发光元件，在所述第一电极和所述第二电极上；以及
电极图案，在所述导电层上，并且与所述第一电极分离，
其中，所述电极图案在厚度方向上与所述第一电压线叠置，并且直接接触所述第一电压线。
2.根据权利要求1所述的显示装置，其中，所述电极图案在所述第一方向上与所述第一电极间隔开。
3.根据权利要求1所述的显示装置，所述显示装置还包括：层间介电层，在所述导电层上，
其中，所述电极图案通过穿透所述层间介电层的接触开口来接触所述第一电压线。
4.根据权利要求3所述的显示装置，所述显示装置还包括：多个第一堤，在所述层间介电层与所述第一电极之间以及在所述层间介电层与所述第二电极之间，
其中，所述电极图案不与所述第一堤叠置，并且直接在所述层间介电层上。
5.根据权利要求3所述的显示装置，所述显示装置还包括：第二堤，在所述层间介电层上，并且绕布置有所述发光元件处的发射区域以及在所述发射区域的在所述第一方向上的第一侧处的切口区域的外围延伸，
其中，所述电极图案在所述厚度方向上与所述第二堤叠置。
6.根据权利要求5所述的显示装置，其中，所述第一电极和所述电极图案彼此间隔开，且所述切口区域在它们之间，并且
其中，所述第二电极从所述发射区域延伸穿过所述切口区域。
7.根据权利要求5所述的显示装置，其中，所述导电层还包括：第一导电图案，通过所述基底与所述导电层之间的第一晶体管电连接到所述第一电压线，
其中，所述第一电极通过穿透所述层间介电层的第一接触开口直接接触所述第一导电图案，并且
其中，所述第二电极通过穿透所述层间介电层的第二接触开口直接接触所述第二电压线。
8.根据权利要求7所述的显示装置，其中，所述第一电极在第一电极接触部处接触所述第一导电图案，所述第一电极接触部布置在所述发射区域的在所述第一方向上的第二侧处，并且
其中，所述第二电极在第二电极接触部处接触所述第二电压线，所述第二电极接触部在所述切口区域的在所述第一方向上的第一侧处。
9.根据权利要求1所述的显示装置，所述显示装置还包括：第一绝缘层，部分地覆盖所述第一电极和所述第二电极，
其中，所述发光元件直接在所述第一绝缘层上。
10.根据权利要求9所述的显示装置，所述显示装置还包括：
第一接触电极，在所述第一绝缘层上，并且接触所述第一电极和所述发光元件；以及
第二接触电极，在所述第一绝缘层上，并且接触所述第二电极和所述发光元件。
11.根据权利要求9所述的显示装置，所述显示装置还包括：第二绝缘层，在所述发光元件上。
12.一种显示装置，所述显示装置包括：
基底，具有发射区域和在所述发射区域的一侧处的切口区域；
第一电极和第二电极，在所述基底上，在第一方向上延伸，并且在第二方向上彼此间隔开；
第三电极，在所述第一电极与所述第二电极之间；
第四电极，在所述第二方向上与所述第三电极间隔开，且所述第二电极在所述第三电极与所述第四电极之间；
多个发光元件，在所述第一电极至所述第四电极中的在所述第二方向上彼此间隔开的至少两个上；
电极图案，与所述第一电极分离，并且在所述发射区域外部；
第一接触电极，在所述第一电极上并且接触所述发光元件；
第二接触电极，在所述第二电极上并且接触所述发光元件；以及
第三接触电极，在所述第三电极和所述第四电极上，并且接触所述发光元件。
13.根据权利要求12所述的显示装置，所述显示装置还包括：导电层，在所述基底上，并且包括在所述第一方向上延伸的第一电压线和第二电压线，
其中，所述电极图案直接连接到所述第一电压线。
14.根据权利要求13所述的显示装置，其中，所述电极图案和所述第一电极部分地在所述切口区域中，并且彼此间隔开。
15.根据权利要求13所述的显示装置，其中，所述电极图案在所述切口区域的在所述第二方向上的一侧处，并且在厚度方向上与所述第一电压线叠置。
16.根据权利要求13所述的显示装置，所述显示装置还包括：第一晶体管，在所述基底与所述导电层之间，并且电连接到所述第一电压线，
其中，所述第一电极电连接到所述第一晶体管，并且所述第二电极直接连接到所述第二电压线。
17.根据权利要求13所述的显示装置，所述显示装置还包括：
多个第一堤，分别在所述基底与所述第一电极至所述第四电极之间；以及
第二堤，绕所述发射区域和所述切口区域的外围延伸，
其中，所述第一电极和所述第二电极中的每个包括与所述第二堤叠置的电极接触部。
18.根据权利要求12所述的显示装置，其中，所述发光元件包括：第一发光元件，具有在所述第一电极上的第一端和在所述第三电极上的第二端；以及第二发光元件，具有在所述第四电极上的第一端和在所述第二电极上的第二端。
19.根据权利要求18所述的显示装置，其中，所述第一接触电极接触所述第一发光元件的所述第一端和所述第一电极，并且
所述第二接触电极接触所述第二发光元件的所述第二端和所述第二电极。
20.根据权利要求19所述的显示装置，其中，所述第三接触电极绕所述第二接触电极的外围延伸，并且接触所述第三电极、所述第四电极、所述第一发光元件的所述第二端和所述第二发光元件的所述第一端。
CN202110505805.1A 2020-05-20 2021-05-10 显示装置 Pending CN113707686A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0060274 2020-05-20
KR1020200060274A KR20210143969A (ko) 2020-05-20 2020-05-20 표시 장치

Publications (1)

Publication Number Publication Date
CN113707686A true CN113707686A (zh) 2021-11-26

Family

ID=78608383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110505805.1A Pending CN113707686A (zh) 2020-05-20 2021-05-10 显示装置

Country Status (3)

Country Link
US (1) US20210367024A1 (zh)
KR (1) KR20210143969A (zh)
CN (1) CN113707686A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100748A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법
KR20230110391A (ko) * 2022-01-14 2023-07-24 삼성디스플레이 주식회사 표시 장치
KR20230135732A (ko) * 2022-03-16 2023-09-26 삼성디스플레이 주식회사 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101730977B1 (ko) * 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102593430B1 (ko) * 2018-07-09 2023-10-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
US10991865B2 (en) * 2018-12-20 2021-04-27 Samsung Display Co., Ltd. Display device
KR20210053391A (ko) * 2019-11-01 2021-05-12 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20210367024A1 (en) 2021-11-25
KR20210143969A (ko) 2021-11-30

Similar Documents

Publication Publication Date Title
US20210367024A1 (en) Display device
KR20210124564A (ko) 표시 장치
US20230057723A1 (en) Display apparatus
CN115943495A (zh) 显示装置及其制造方法
CN115699323A (zh) 显示装置
US20240153935A1 (en) Display device and method of fabricating the same
US11855122B2 (en) Display device
US20220393071A1 (en) Display device
US20220223761A1 (en) Display device
US20210366888A1 (en) Display device
US20220045241A1 (en) Display device and method for manufacturing the same
US20210335765A1 (en) Display device
US20220052107A1 (en) Display device
US20220406759A1 (en) Display device
CN116057614A (zh) 显示装置
CN114267699A (zh) 显示装置和制造该显示装置的方法
CN116097433A (zh) 显示设备
CN115427877A (zh) 显示装置及其制造方法
US20220102585A1 (en) Display device
US20220140194A1 (en) Display device
US20230361261A1 (en) Display device and method of fabricating the same
US20220190070A1 (en) Display device
CN116490031A (zh) 显示装置
CN116325161A (zh) 显示装置
CN116666414A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination