CN116490031A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116490031A
CN116490031A CN202310064176.2A CN202310064176A CN116490031A CN 116490031 A CN116490031 A CN 116490031A CN 202310064176 A CN202310064176 A CN 202310064176A CN 116490031 A CN116490031 A CN 116490031A
Authority
CN
China
Prior art keywords
electrode
light emitting
disposed
emitting element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310064176.2A
Other languages
English (en)
Inventor
苏明秀
金明姬
金秀可
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116490031A publication Critical patent/CN116490031A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及显示装置。显示装置包括：第一电极和第二电极，设置在衬底上，第一电极和第二电极彼此间隔开，且第一电极和第二电极之间设置有间隔区域；绝缘层，设置在第一电极和第二电极上，绝缘层填充间隔区域；以及发光元件，设置在绝缘层上，并且具有设置在第一电极上的第一端部、以及与第一端部相对的第二端部。绝缘层包括与第一端部相邻的第一开口，并且间隔区域与发光元件的第二端部相邻。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
随着信息时代的发展，对用于显示图像的显示装置的需求以各种形式增加。显示装置可以是平板显示装置，诸如液晶显示装置、场发射显示装置和发光显示面板。发光显示装置可以包括有机发光显示装置、无机发光显示装置或微型发光二极管装置，所述有机发光显示装置包括有机发光二极管元件作为发光元件，所述无机发光显示装置包括无机半导体元件作为发光元件，所述微型发光二极管装置包括微型发光二极管作为发光元件。
发明内容
本公开的目的在于提供一种显示装置，其具有改善的发光效率。
本公开的目的不限于以上提及的那些，并且本领域技术人员通过本公开的以下描述将清楚地理解在本文中未提及的本公开的其它目的。
根据本公开的实施方式，显示装置可以包括：第一电极和第二电极，设置在衬底上，第一电极和第二电极彼此间隔开，且第一电极和第二电极之间设置有间隔区域；绝缘层，设置在第一电极和第二电极上，绝缘层填充间隔区域；以及发光元件，设置在绝缘层上，并且具有设置在第一电极上的第一端部、以及与第一端部相对的第二端部。绝缘层可以包括与第一端部相邻的第一开口，并且间隔区域可以设置成与发光元件的第二端部相邻。
在实施方式中，显示装置还可以包括浮置电极，浮置电极在衬底的厚度方向上设置在衬底和第一电极之间并且被电浮置。
在实施方式中，浮置电极可以在衬底的厚度方向上与间隔区域重叠。
在实施方式中，发光元件可以包括N型半导体层、P型半导体层以及发光层，发光层设置在N型半导体层和P型半导体层之间。N型半导体层可以设置在发光元件的第二端部上。
在实施方式中，第一电极可以在衬底的厚度方向上与发光元件的中央部分重叠。
在实施方式中，发光元件的第二端部可以在衬底的厚度方向上不与第二电极重叠。
在实施方式中，发光元件的第二端部可以在衬底的厚度方向上与第一电极重叠。
在实施方式中，发光元件的第二端部可以在衬底的厚度方向上与间隔区域重叠。
在实施方式中，第一开口可以通过从绝缘层的上表面起部分地去除绝缘层而形成。
在实施方式中，第一开口可以暴露第一电极。
在实施方式中，显示装置还可以包括：第一堤图案，设置在衬底和第一电极之间；以及第二堤图案，设置在衬底和第二电极之间。间隔区域可以暴露第二堤图案的一部分，并且绝缘层可以与第二堤图案的所暴露的部分接触。
在实施方式中，第二电极的端部可以设置在第二堤图案上。
在实施方式中，显示装置还可以包括：第一连接电极，在绝缘层上与发光元件的第一端部电接触；以及第二连接电极，在绝缘层上与发光元件的第二端部电接触。
在实施方式中，第二连接电极的一部分可以在衬底的厚度方向上与第一电极的一部分重叠。
在实施方式中，绝缘层还可以包括暴露第二电极的上表面的一部分的第二开口。第二连接电极可以与第二电极的上表面的所暴露的部分电接触。
在实施方式中，绝缘层还可以包括暴露第一电极的上表面的一部分的第三开口。第一连接电极可以与第一电极的上表面的所暴露的部分电接触。
在实施方式中，第一电极的一部分可以与在衬底的厚度方向上第二电极的一部分重叠。
根据本公开的实施方式，显示装置可以包括：第一电极和第二电极，在衬底上设置成彼此间隔开；绝缘层，设置在第一电极和第二电极上；以及发光元件，设置在绝缘层上，并且具有设置在第一电极上的第一端部、以及与第一端部相对的第二端部。绝缘层可以包括与第一端部相邻的第一开口，并且发光元件的第一端部和第一电极的端部之间在平面图中的距离可以比发光元件的第二端部和第一电极的端部之间在平面图中的距离长。
在实施方式中，显示装置还可以包括：第一堤图案，设置在衬底和第一电极之间；以及第二堤图案，设置在衬底和第二电极之间。第二电极的端部可以设置在第二堤图案上。
在实施方式中，衬底和第一电极之间的最短距离可以比衬底和第二电极之间的最短距离短。
根据本公开的实施方式的显示装置可以包括用于形成用于对准发光元件的电场的第一电极和第二电极。由于第一电极和第二电极彼此间隔开并且它们之间的间隔区域朝向发光元件的端部设置，因此可以减少向发光元件的向下方向发射的光的损失，并且可以改善在向上方向上的发光效率。
根据本公开的实施方式的效果不限于以上提及的那些，并且更多的各种效果包括在本公开的以下描述中。
附图说明
现在将在下文中参考附图更全面地描述本公开，在附图中示出本公开的实施方式。然而，本公开可以以不同的形式实施，并且不应被解释为限于本文中阐述的实施方式。更确切地说，提供这些实施方式使得本公开将是全面和完整的，并且将向本领域技术人员充分地传达本公开的范围。
当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，其可以直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可以存在中间的元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在中间的元件或层。为此，术语“连接”可以表示在存在或者不存在中间元件的情况下的物理连接、电连接和/或流体连接。
此外，当元件被称为与另一元件“接触(in contact)”或“接触(contacted)”等时，该元件可以与另一元件“电接触”或“物理接触”；或与另一元件“间接接触”或“直接接触”。
出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的组中的至少一个”可以解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任何组合，诸如，以XYZ、XYY、YZ和ZZ为例。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。在整个说明书中，相同的附图标记指示相同的组件。
将理解，虽然术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以称为第二元件。类似地，第二元件也可以被称为第一元件。
本公开的各种实施方式的特征中的每个可以部分地或整体地组合或彼此组合，并且技术上各种互锁和驱动是可能的。每个实施方式可以彼此独立地实施，或可以关联地一起实施。
除非在本文中另外限定或暗示，否则所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的那些术语，应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且除非在说明书中清楚地限定，否则不应以理想化或过于形式化的含义进行解释。
通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面和特征将变得更加显而易见，在附图中：
图1是示出根据本公开的实施方式的显示装置的示意性平面图；
图2是示出根据本公开的实施方式的显示装置的像素的平面图；
图3是沿着图2的线E1-E1'截取的示意性剖视图；
图4是沿着图2的线E2-E2'截取的示意性剖视图；
图5是示出根据本公开的实施方式的发光元件的示意图；
图6是示出在本公开的实施方式中的设置有发光元件的部分的放大的示意性剖视图；
图7是示出在本公开的另一实施方式中的设置有发光元件的部分的放大的示意性剖视图；
图8是示出在本公开的实施方式中的发光元件的发光方向的示意性剖视图；
图9是示出在本公开的另一实施方式中的设置有发光元件的部分的放大的示意性剖视图；
图10是用于说明在本公开的实施方式中的发光元件的对准工艺并且示出了在第一电极和第二电极之间形成的电场的示意性剖视图；
图11是示出根据本公开的另一实施方式的显示装置的示意性剖视图；
图12是示出在本公开的另一实施方式中的设置有发光元件的部分的放大的示意性剖视图；
图13是示出根据本公开的又一实施方式的显示装置的示意性剖视图；
图14是示出在本公开的又一实施方式中的设置有发光元件的部分的放大的剖视图；
图15是示出根据本公开的再一实施方式的显示装置的示意性剖视图；以及
图16是示出本公开的再一实施方式中的设置有发光元件的部分的放大的示意性剖视图。
具体实施方式
在下文中，将参考附图描述本公开的详细实施方式。
图1是示出根据本公开的实施方式的显示装置的示意性平面图。
参考图1，显示装置10可以显示运动图像或静止图像。显示装置10可以包括提供显示屏的所有电子装置。例如，提供显示屏的电视、膝上型计算机、监视器、广告板、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子日记本、电子书、便携式多媒体播放器(PMP)、导航器、游戏机、数码相机、摄像机等可以被应用为显示装置10的示例。
显示装置10可以包括用于提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下文中，应用无机发光二极管显示面板作为显示面板的实施方式，但是本公开不限于此。在相同的技术精神对其适用的情况下，可以使用另一类型的显示面板。
可以对显示装置10的形状进行各种修改。例如，显示装置10可以具有在水平方向上长的矩形形状、在竖直方向上长的矩形形状、正方形形状、具有圆润拐角(顶点)的四边形形状、其它多边形形状、圆形形状等。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中，示出了在第二方向DR2较长的矩形的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是可在其中显示图像的区域，并且非显示区域NDA可以是不在其中显示图像的区域。显示区域DPA可以被称为有效区域，并且非显示区域NDA可以被称为非有效区域。显示区域DPA可以大致占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。像素PX可以以矩阵形式设置。每个像素PX的形状在平面图中可以是矩形形状或正方形形状，但不限于此。每个像素PX的形状可以是每个侧边相对于一个方向倾斜的菱形形状。各个像素PX可以设置成条型或岛型。此外，像素PX中的每个可以包括用于发射特定波段的光的一个或多个发光元件，以呈现出特定颜色。
非显示区域NDA可以设置在显示区域DPA附近。非显示区域NDA可以完全地或部分地围绕显示区域DPA。显示区域DPA可以是矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个侧部相邻。非显示区域NDA可以构成显示装置10的边框。包括在显示装置10中的线或电路驱动器可以设置在非显示区域NDA中，或外部装置可以封装在非显示区域NDA中。
图2是示出根据本公开的实施方式的显示装置的像素的平面图。
图2示出设置在显示装置10的像素PX中的电极RME(RME1和RME2)、堤图案BP1和BP2、堤层BNL、多个发光元件ED和连接电极CNE(CNE1和CNE2)的平面布置。
参考图2，显示装置10的像素PX中的每个可以包括多个子像素SPXn(例如，n是1、2和3中的任一个)。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色，但是本公开不限于此。各个子像素SPXn可以发射相同颜色的光。尽管图2示出像素PX包括三个子像素SPXn，但是本公开不限于此，并且像素PX可以包括多于三个的子像素。
显示装置10中的每个子像素SPXn可以包括发光区域EMA和非发光区域。发光区域EMA可以是其中设置有发光元件ED以发射特定波段的光的区域。非发光区域可以是不设置发光元件ED并且从发光元件ED发射的光不到达其从而不发射光的区域。
发光区域EMA可以包括其中设置有发光元件ED的区域和从发光元件ED发射的光发射到其并且与发光元件ED相邻的区域。例如，发光区域EMA可以包括从发光元件ED发射的光被另一构件反射或折射的区域。发光元件ED可以设置在各个子像素SPXn中，并且发光区域EMA可以包括其中设置有子像素SPXn的区域和与上述区域相邻的区域。
在图2中示出了各个子像素SPXn的发光区域EMA具有一致的尺寸，但不限于此。在一些实施方式中，根据从设置在相应的子像素SPXn中的发光元件ED发射的光的颜色或波段，每个子像素SPXn中的每个发光区域EMA可以具有不同的尺寸。
每个子像素SPXn还可以包括设置在非发光区域中的子区域SA。相应的子像素SPXn的子区域SA可以设置在发光区域EMA的在第一方向DR1上的下侧处。发光区域EMA和子区域SA可以沿着第一方向DR1交替设置，并且子区域SA可以设置在不同子像素SPXn的在第一方向DR1上彼此间隔开的发光区域EMA之间。例如，发光区域EMA和子区域SA可以在第一方向DR1上交替设置，并且可以分别在第二方向DR2上重复设置，但不限于此。像素PX中的发光区域EMA和子区域SA可以具有与图2的布置不同的布置。
由于发光元件ED不设置在子区域SA中，因此光不从子区域SA发射，但设置在各个子像素SPXn中的电极RME的一部分可以设置在子区域SA中。设置在不同子像素SPXn中的电极RME可以通过子区域SA中的间隔部分ROP彼此间隔开。
显示装置10可以包括多个电极RME(RME1和RME2)、堤图案BP1和BP2、堤层BNL、发光元件ED和连接电极CNE(CNE1和CNE2)。
多个堤图案BP1和BP2可以设置在每个子像素SPXn的发光区域EMA中。堤图案BP1和BP2可以在第二方向DR2上具有预定的(或可选择的)宽度，并且可以具有在第一方向DR1上延伸的形状。
例如，堤图案BP1和BP2可以包括在每个子像素SPXn的发光区域EMA中在第二方向DR2上彼此间隔开的第一堤图案BP1和第二堤图案BP2。第一堤图案BP1可以在平面图中设置在相对于发光区域EMA的中央的在第二方向DR2上的左侧上，并且第二堤图案BP2通过与第一堤图案BP1间隔开可以在平面图中设置在相对于发光区域EMA的中央的在第二方向DR2上的右侧上。第一堤图案BP1和第二堤图案BP2可以沿着第二方向DR2交替设置，并且可以以岛形状图案设置在显示区域DPA中。多个发光元件ED可以设置在第一堤图案BP1和第二堤图案BP2之间。
第一堤图案BP1和第二堤图案BP2在第一方向DR1上可以具有彼此相同的长度，并且第一堤图案BP1和第二堤图案BP2在第一方向DR1上的长度可以比被堤层BNL围绕的发光区域EMA在第一方向DR1上的长度短。第一堤图案BP1和第二堤图案BP2可以与堤层BNL的在第二方向DR2上延伸的部分间隔开，但不限于此。堤图案BP1和BP2可以与堤层BNL成一体，或可以与堤层BNL的在第二方向DR2上延伸的部分部分地重叠。堤图案BP1和BP2在第一方向DR1上的长度可以等于或大于由堤层BNL围绕的发光区域EMA在第一方向DR1上的长度。
第一堤图案BP1和第二堤图案BP2在第二方向DR2上的宽度可以相同，但不限于此。第一堤图案BP1和第二堤图案BP2可以具有不同的宽度。例如，堤图案BP1和BP2中的一个可以具有比另一堤图案的宽度更大的宽度，并且具有更大宽度的堤图案可以延伸到在第二方向DR2上相邻的子像素SPXn的发光区域EMA。在第一方向DR1上延伸到另一发光区域EMA的堤图案可以与堤层BNL的一部分重叠。堤图案BP1和BP2被示出为针对每个子像素SPXn设置成具有相同的宽度，但不限于此。堤图案BP1和BP2的数量和形状可以根据电极RME的数量和布置而变化。
多个电极RME(RME1和RME2)可以以在一个方向上延伸的形状设置在每个子像素SPXn中。电极RME可以在第一方向DR1上延伸，可以设置在子像素SPXn的发光区域EMA和子区域SA中，并且可以在第二方向DR2上彼此间隔开。电极RME可以电连接到稍后将描述的发光元件ED，但不限于此。电极RME可以不直接连接到发光元件ED。
在实施方式中，显示装置10可以包括设置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第二电极RME2可以设置在相对于发光区域EMA的中央的右侧上，并且第一电极RME1可以在第二方向DR2上与第二电极RME2间隔开。第一电极RME1的一部分可以设置在相对于发光区域EMA的中央的左侧上，并且第一电极RME1的另一部分可以设置在相对于发光区域EMA的中央的右侧上。第一电极RME1可以具有比第二电极RME2的宽度大的宽度。因此，第一电极RME1和第二电极RME2之间的间隔区域可以设置在相对于发光区域EMA的中央的右侧上。
第一电极RME1可以设置在第一堤图案BP1上，并且第二电极RME2可以设置在第二堤图案BP2上。第一电极RME1和第二电极RME2可以超出堤层BNL设置在相应的子像素SPXn的子区域SA中。由于定位在子区域SA中的间隔部分ROP，子像素SPXn的第一电极RME1和第二电极RME2可以与相邻的子像素SPXn的相应的第一电极RME1和第二电极RME2间隔开。
尽管稍后描述，在发光元件ED设置在发光区域EMA的中央处的情况下，第一电极RME1可以与发光元件ED重叠，但是第二电极RME2可以不与发光元件ED重叠。
对于每个子像素SPXn，两个电极RME被示出为具有在第一方向DR1上延伸的形状，但不限于此。例如，显示装置10可以包括设置在一个子像素SPXn中的多于两个的电极RME，或者电极RME可以部分地弯曲。
堤层BNL可以设置成围绕每个子像素SPXn的发光区域EMA和子区域SA。堤层BNL可以设置于在第一方向DR1和第二方向DR2上相邻的子像素SPXn之间的边界处，并且也可以设置在发光区域EMA和子区域SA之间的边界处。显示装置10的发光区域EMA和子区域SA可以是通过堤层BNL的布置分隔开的区域。发光区域EMA和子区域SA之间的距离可以根据堤层BNL的宽度而变化。
堤层BNL可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，并且因此可以以网格图案设置在显示区域DPA的整个表面上。堤层BNL可以设置成遍及子像素SPXn中的每个的边界，以将彼此相邻的子像素SPXn分隔开。堤层BNL可以设置成围绕设置在每个子像素SPXn中的发光区域EMA和子区域SA，从而将它们分隔开。
发光元件ED可以设置在发光区域EMA中。发光元件ED可以设置在堤图案BP1和BP2之间，并且可以在第一方向DR1上彼此间隔开。在实施方式中，发光元件ED可以具有在一个方向上延伸的形状。发光元件ED可以具有与在第二方向DR2上的左侧对应的第一端部和与在第二方向DR2上的右侧对应的第二端部。第一端部可以设置在第一电极RME1上，但是第二端部可以不设置在第二电极RME2上。第二端部可以设置在第一电极RME1上，或者可以设置在第一电极RME1和第二电极RME2之间的间隔区域(图3的“SP”)上。
发光元件ED可以延伸为垂直于电极RME沿其延伸的第一方向DR1，但不限于此。发光元件ED的延伸方向可以是第二方向DR2，或者可以是相对于第二方向DR2的倾斜方向。
多个连接电极CNE(CNE1和CNE2)可以设置在电极RME以及堤图案BP1和BP2上。连接电极CNE中的每个可以具有在一个方向上延伸的形状，并且可以设置成与另一连接电极间隔开。连接电极CNE可以与各个发光元件ED接触，并且可以电连接到各个电极RME或导电层。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1或第一堤图案BP1上。第一连接电极CNE1可以与第一电极RME1完全地重叠，并且可以超出堤层BNL从发光区域EMA延伸到子区域SA。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2或第二堤图案BP2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以超出堤层BNL从发光区域EMA延伸到子区域SA。
图3是沿着图2的线E1-E1'截取的示意性剖视图。图4是沿着图2的线E2-E2'截取的示意性剖视图。图3示出了穿过设置在第一子像素SPX1中的发光元件ED的两个端部以及电极接触孔CTD和CTS的示意性剖视图，并且图4示出了穿过设置在第一子像素SPX1中的发光元件ED的两个端部以及接触部分CT1和CT2的示意性剖视图。
将参考图2至图4描述显示装置10的剖面结构。显示装置10可以包括第一衬底SUB、以及设置在第一衬底SUB上的半导体层、多个导电层和多个绝缘层。显示装置10可以包括多个电极RME(RME1和RME2)、发光元件ED和连接电极CNE(CNE1和CNE2)。
第一衬底SUB可以是绝缘衬底。第一衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。第一衬底SUB可以是刚性衬底，或者可以是经受弯曲、折叠、卷曲等的柔性衬底。第一衬底SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，并且显示区域DPA可以包括发光区域EMA和子区域SA(其是非发光区域的一部分)。
第一导电层可以设置在第一衬底SUB上。第一导电层可以包括下金属层BML、第一电压线VL1和第二电压线VL2。下金属层BML可以设置成与第一晶体管T1的第一有源层ACT1重叠。下金属层BML可以防止光进入第一晶体管T1的第一有源层ACT1，或者可以电连接到第一有源层ACT1以稳定第一晶体管T1的电特性。然而，可以省略下金属层BML。
传递到第一电极RME1的高电势电压(或第一电力电压)可以施加到第一电压线VL1，并且传递到第二电极RME2的低电势电压(或第二电力电压)可以施加到第二电压线VL2。第一电压线VL1可以通过第三导电层的导电图案(例如，第三导电图案CDP3)与第一晶体管T1电连接。第二电压线VL2可以通过第三导电层的导电图案(例如，第二导电图案CDP2)与第二电极RME2电连接。
第一电压线VL1和第二电压线VL2被示出为设置在第一导电层中，但不限于此。在一些实施方式中，第一电压线VL1和第二电压线VL2可以设置在第三导电层中，并且分别直接电连接到第一晶体管T1和第二电极RME2。
缓冲层BL可以设置在第一导电层和第一衬底SUB上。可以在第一衬底SUB上形成缓冲层BL，以保护像素PX的晶体管免受渗透穿过第一衬底SUB(其易被水分渗透)的水分的影响，并且可以执行表面平坦化功能。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2中的每个可以设置成与将稍后描述的第二导电层的第一栅电极G1和第二栅电极G2部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。氧化物半导体可以是包括铟(In)的氧化物半导体。例如，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)、铟镓锌氧化物(IGZO)和铟镓锌锡氧化物(IGZTO)中的至少一种。
尽管一个第一晶体管T1和一个第二晶体管T2被示出为设置在显示装置10的子像素SPXn中，但是本公开不限于此。显示装置10可以包括多于两个或少于两个的晶体管。
第一栅极绝缘层GI可以在显示区域DPA中设置在半导体层上。第一栅极绝缘层GI可以用作晶体管T1和T2中的每个的栅极绝缘层。第一栅极绝缘层GI被示出为与将稍后描述的第二导电层的栅电极G1和G2一起被图案化，使得第一栅极绝缘层GI部分地设置在第二导电层和半导体层的有源层ACT1和ACT2之间，但不限于此。在一些实施方式中，第一栅极绝缘层GI可以完全设置在缓冲层BL上。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以设置成在第三方向DR3(其是厚度方向)上与第一有源层ACT1的沟道区域重叠，并且第二栅电极G2可以设置成在第三方向DR3(其是厚度方向)上与第二有源层ACT2的沟道区域重叠。
第一层间绝缘层IL1可以设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层和设置在第二导电层上的其它层之间的绝缘层，并且可以保护第二导电层。
第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括多个导电图案CDP1、CDP2和CDP3以及各个晶体管T1和T2的源电极S1和S2以及漏电极D1和D2。导电图案CDP1、CDP2和CDP3的一部分可以将在不同层中的导电层或半导体层彼此电连接，并且可以用作晶体管T1和T2的源电极/漏电极。
第一导电图案CDP1可以通过穿过第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过穿过第一层间绝缘层IL1和缓冲层BL的另一接触孔与下金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。第一导电图案CDP1可以电连接到将稍后描述的第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将从第一电压线VL1施加的第一电力电压传递到第一电极RME1或第一连接电极CNE1。
第二导电图案CDP2可以通过穿过第一层间绝缘层IL1和缓冲层BL的接触孔与第二电压线VL2接触。第二导电图案CDP2可以与第二电极RME2或第二连接电极CNE2电连接。第二电压线VL2可以将第二电力电压传递到第二电极RME2或第二连接电极CNE2。
第三导电图案CDP3可以通过穿过第一层间绝缘层IL1和缓冲层BL的接触孔与第一电压线VL1接触。而且，第三导电图案CDP3可以通过穿过第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第三导电图案CDP3可以将第一电压线VL1与第一晶体管T1电连接，并且用作第一晶体管T1的第一漏电极D1。
第二源电极S2和第二漏电极D2中的每个可以通过穿过第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。第二晶体管T2可以将数据信号传递到第一晶体管T1或可以传递初始化信号。
第一钝化层PV1可以设置在第三导电层上。第一钝化层PV1可以用作第三导电层和其它层之间的绝缘层，并且可以保护第三导电层。
缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以由彼此交替堆叠的多个无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以由包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的多个无机层彼此堆叠的双层或多个无机层彼此交替堆叠的更多层形成，但不限于此。缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以由包括上述绝缘材料的一无机层制成。此外，在一些实施方式中，第一层间绝缘层IL1可以由有机绝缘材料(诸如，聚酰亚胺(PI))制成。
第四导电层可以设置在第一钝化层PV1上。第四导电层可以包括浮置电极FE。浮置电极FE可以是不向其施加电压的岛形状图案的电极。例如，浮置电极FE可以被电浮置。
浮置电极FE被示出为设置在第四导电层中，但不限于此。在一些实施方式中，浮置电极FE可以设置在第一导电层至第三导电层中的任一个中。
过孔层VIA可以在显示区域DPA中设置在第四导电层上。过孔层VIA可以包括有机绝缘材料(诸如，聚酰亚胺(PI))以在补偿由下导电层引起的台阶差的同时形成平坦的上表面。然而，在一些实施方式中，可以省略过孔层VIA。
显示装置10可以包括堤图案BP1和BP2、多个电极RME(RME1和RME2)、堤层BNL、多个发光元件ED和多个连接电极CNE(CNE1和CNE2)作为设置在过孔层VIA上的显示元件层。显示装置10可以包括设置在过孔层VIA上的绝缘层PAS1、PAS2和PAS3。
堤图案BP1和BP2可以设置在过孔层VIA上。例如，堤图案BP1和BP2可以直接设置在过孔层VIA上，并且可以具有至少一部分在过孔层VIA的上表面上突出的结构。堤图案BP1和BP2的突出部分可以具有倾斜的或以预定的(或可选择的)曲率弯曲的侧部，并且从发光元件ED发射的光可以被设置在堤图案BP1和BP2上的电极RME反射，并且然后朝向过孔层VIA的向上方向发射。与所示的实施方式不同，剖视图中的堤图案BP1和BP2的外表面可以具有以预定的(或可选择的)曲率弯曲的形状，例如半圆形或半椭圆形形状。堤图案BP1和BP2可以包括但不限于有机绝缘材料(诸如，聚酰亚胺(PI))。
电极RME(RME1和RME2)可以设置在堤图案BP1和BP2以及过孔层VIA上。例如，第一电极RME1和第二电极RME2可以设置在堤图案BP1和BP2的倾斜的侧部上。第一电极RME1可以设置在过孔层VIA的定位在堤图案BP1和BP2之间的部分上。第二电极RME2可以不设置在过孔层VIA的定位在堤图案BP1和BP2之间的部分上。在第二方向DR2上测量的电极RME的宽度可以比在第二方向DR2上测量的堤图案BP1和BP2的宽度小。在第二方向DR2上彼此间隔开的第一电极RME1和第二电极RME2之间的距离可以比堤图案BP1和BP2之间的距离窄。第一电极RME1和第二电极RME2的至少一部分可以直接设置在过孔层VIA上，并且可以设置在相同平面上。
根据本公开的实施方式，将第一电极RME1和第二电极RME2彼此间隔开的间隔区域SP(或间隙空间)可以设置在第一电极RME1和第二电极RME2之间。间隔区域SP可以通过去除或穿过电极RME1和RME2的至少一部分来形成。例如，在将电极RME1和RME2沉积在堤图案BP1和BP2以及过孔层VIA上之后，可以蚀刻电极的设置在间隔区域SP中的部分，以分离成第一电极RME1和第二电极RME2。过孔层VIA以及第二堤图案BP2的一部分可以由间隔区域SP暴露。
例如，间隔区域SP可以形成在发光元件ED的右侧上。间隔区域SP可以设置成与第二堤图案BP2相邻，而不是与第一堤图案BP1相邻。间隔区域SP可以暴露过孔层VIA和第二堤图案BP2的侧部的至少一部分。
设置在堤图案BP1和BP2之间的发光元件ED可以在朝向两个端部的方向上发射光，并且所发射的光可以定向成朝向设置在堤图案BP1和BP2上的电极RME。每个电极RME可以具有设置在堤图案BP1和BP2上的部分可以反射从发光元件ED发射的光的结构。第一电极RME1和第二电极RME2可以设置成覆盖堤图案BP1和BP2的侧部，以反射从发光元件ED发射的光。
各个电极RME可以在发光区域EMA和子区域SA之间的与堤层BNL重叠的部分中通过电极接触孔CTD和CTS与第三导电层直接接触。第一电极接触孔CTD可以形成在堤层BNL和第一电极RME1彼此重叠的区域中，并且第二电极接触孔CTS可以形成在堤层BNL和第二电极RME2彼此重叠的区域中。第一电极RME1可以通过穿过过孔层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过穿过过孔层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1以允许第一电力电压施加到第一电极RME1，并且第二电极RME2可以电连接到第二电压线VL2以允许第二电力电压施加到第二电极RME2，但是电极RME1和RME2不限于此。在其它实施方式中，相应的电极RME1和RME2可以不经由第三导电层电连接到电压线VL1和VL2，或者稍后将描述的连接电极CNE可以与第三导电层直接连接。
电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)和铝(Al)的金属或含有铝(Al)、镍(Ni)、镧(La)等的合金，或者可以具有其中金属层(诸如，钛(Ti)、钼(Mo)和铌(Nb))和合金彼此堆叠的结构。在一些实施方式中，电极RME可以是双层或更多层，其中包括铝(Al)的合金与钛(Ti)、钼(Mo)和铌(Nb)中的至少一个金属层彼此堆叠。
不限于以上实施方式，电极RME中的每个还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO和ITZO的材料。在一些实施方式中，电极RME中的每个可以具有包括透明导电材料的一个或多个层和具有高反射率的金属层彼此堆叠的结构，或者可以形成为包括透明导电材料和具有高反射率的金属的单层。例如，每个电极RME可以具有堆叠结构，诸如ITO/Ag/ITO/、ITO/Ag/IZO或ITO/Ag/ITZO/IZO。电极RME可以电连接到发光元件ED，并且可以向第一衬底SUB的向上方向反射从发光元件ED发射的光中的一些。
根据实施方式，将电极RME彼此间隔开的间隔区域SP可以朝向堤图案BP1和BP2的一个侧部设置而非设置在堤图案BP1和BP2之间的中央处，由此可以最小化从发光元件ED发射到下部分的光的比例。例如，间隔区域SP可以朝向第二堤图案BP2设置并且设置成与发光元件ED的一个端部相邻，并且第一电极RME1与发光元件ED的中央重叠，使得从发光元件ED发射到下部分的光可以朝向向上方向反射。这将参考其它附图详细描述。
第一绝缘层PAS1可以设置在显示区域DPA的整个表面上，并且可以设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以设置成填充由电极RME形成的间隔区域SP。第一绝缘层PAS1可以包括绝缘材料以保护电极RME并且使不同的电极RME相互绝缘。第一绝缘层PAS1可以设置成在形成堤层BNL之前覆盖电极RME，从而防止在形成堤层BNL的工艺中损坏电极RME。第一绝缘层PAS1可以防止设置在其上的发光元件ED由于与其它构件的直接接触而被损坏。
第一绝缘层PAS1可以限定设置在子区域SA中的接触部分CT1和CT2。接触部分CT1和CT2可以设置成与相应的电极重叠。例如，接触部分CT1和CT2可以包括设置成与第一电极RME1重叠的第一接触部分CT1和设置成与第二电极RME2重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以通过穿过第一绝缘层PAS1暴露第一电极RME1或第二电极RME2的上表面的一部分。第一接触部分CT1和第二接触部分CT2中的每个还可以穿过设置在第一绝缘层PAS1上的其它绝缘层的一部分。由相应的接触部分CT1和CT2暴露的电极可以与连接电极CNE接触。
如下所述，第一绝缘层PAS1可以具有台阶，使得上表面的一部分在与第一电极RME1重叠的部分中凹陷，或第一绝缘层PAS1可以在与第一电极RME1重叠的部分中从其上表面起被完全去除。第一绝缘层PAS1被完全地或部分地去除的区域可以根据电信号形成强电场。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn中的每个。堤层BNL可以在围绕每个子像素SPXn的发光区域EMA和子区域SA的同时将发光区域EMA与子区域SA区分开，并且可以在围绕显示区域DPA的最外周边的同时将显示区域DPA与非显示区域NDA区分开。
类似于堤图案BP1和BP2，堤层BNL可以具有预定的(或可选择的)高度。在一些实施方式中，堤层BNL的上表面可以高于堤图案BP1和BP2的上表面，并且其在第三方向DR3上的厚度可以等于或大于堤图案BP1和BP2在第三方向DR3上的厚度。在显示装置10的制造工艺的喷墨印刷工艺中，堤层BNL可以防止油墨溢出到相邻的子像素SPXn。堤层BNL可以以与堤图案BP1和BP2相同的方式包括有机绝缘材料(诸如，聚酰亚胺)。
发光元件ED可以设置在发光区域EMA中。发光元件ED可以在堤图案BP1和BP2之间设置在第一绝缘层PAS1上。发光元件ED可以设置成使得在一个方向上延伸的部分平行于第一衬底SUB的上表面。如下所述，发光元件ED可以包括沿着延伸方向设置的多个半导体层，并且半导体层可以沿着与第一衬底SUB的上表面平行的方向依次设置，但是本公开不限于此。在发光元件ED具有另一结构的情况下，半导体层可以设置在垂直于第一衬底SUB的上表面的方向上。
设置在相应的子像素SPXn中的发光元件ED可以根据半导体层的材料发射具有不同波段的光，但不限于此。设置在相应的子像素SPXn中的发光元件ED可以包括相同材料的半导体层，以发射相同颜色的光。
发光元件ED可以与连接电极CNE接触，并且因此电连接到电极RME和过孔层VIA下方的导电层，并且可以在向其施加电信号时发射特定波段的光。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2可以包括在堤图案BP1和BP2之间在第一方向DR1上延伸并且设置在发光元件ED上的图案部分。图案部分可以设置成部分地围绕发光元件ED的外表面，并且可以不覆盖发光元件ED的两个侧部或两个端部。图案部分可以在平面图中在每个子像素SPXn内形成线形状图案或岛形状图案。第二绝缘层PAS2的图案部分可以保护发光元件ED，并且可以在显示装置10的制造工艺中固定发光元件ED。第二绝缘层PAS2的一部分可以设置在堤层BNL上，并且设置在子区域SA中。
第二绝缘层PAS2可以限定设置在子区域SA中的接触部分CT1和CT2。第二绝缘层PAS2可以包括设置成与第一电极RME1重叠的第一接触部分CT1和设置成与第二电极RME2重叠的第二接触部分CT2。除了第一绝缘层PAS1之外，接触部分CT1和CT2还可以穿过第二绝缘层PAS2。第一接触部分CT1和第二接触部分CT2中的每个可以暴露第一电极RME1或第二电极RME2的上表面的一部分。
连接电极CNE(CNE1和CNE2)可以设置在电极RME以及堤图案BP1和BP2上。第一连接电极CNE1可以设置在第一电极RME1和第一堤图案BP1上。第一连接电极CNE1可以超出堤层BNL从发光区域EMA延伸到子区域SA，同时与第一电极RME1部分地重叠。在实施方式中，第二连接电极CNE2可以设置在第二电极RME2、第二堤图案BP2和第一电极RME1上。第二连接电极CNE2可以超出堤层BNL从发光区域EMA延伸到子区域SA，同时与第一电极RME1和第二电极RME2部分地重叠。
第一连接电极CNE1和第二连接电极CNE2中的每个可以设置在第二绝缘层PAS2上并且可以与发光元件ED接触。第一连接电极CNE1可以与第一电极RME1部分地重叠并且可以与发光元件ED的第一端部接触。第二连接电极CNE2可以与第二电极RME2部分地重叠并且可以与发光元件ED的第二端部接触。连接电极CNE可以设置成遍及发光区域EMA和子区域SA。连接电极CNE可以在设置在发光区域EMA中的部分中与发光元件ED接触，并且可以在设置在子区域SA中的部分中电连接到第三导电层。
根据实施方式，在显示装置10中，各个连接电极CNE可以通过设置在子区域SA中的接触部分CT1和CT2与电极RME接触。第一连接电极CNE1可以在子区域SA中通过穿过第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部分CT1与第一电极RME1接触。第二连接电极CNE2可以在子区域SA中通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第二接触部分CT2与第二电极RME2接触。相应的连接电极CNE可以通过相应的电极RME电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1以允许第一电力电压施加到第一连接电极CNE1，并且第二连接电极CNE2可以电连接到第二电压线VL2以允许第二电力电压施加到第二连接电极CNE2。相应的连接电极CNE可以在发光区域EMA中与发光元件ED接触，以将电力电压传递到发光元件ED，但不限于此。
在一些实施方式中，连接电极CNE可以与第三导电层直接接触，或者可以通过不同于电极RME的其它图案与第三导电层电连接。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO、Al等。例如，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以通过透射穿过连接电极CNE而被发射。
第三绝缘层PAS3可以设置在第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以完全设置在第二绝缘层PAS2上以覆盖第二连接电极CNE2，并且第一连接电极CNE1可以设置在第三绝缘层PAS3上。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2彼此绝缘，使得第一连接电极CNE1和第二连接电极CNE2彼此不直接接触。
第三绝缘层PAS3可以限定设置在子区域SA中的第一接触部分CT1。除了第一绝缘层PAS1和第二绝缘层PAS2之外，第一接触部分CT1也可以穿过第三绝缘层PAS3。第一接触部分CT1可以暴露第一电极RME1的上表面的一部分。
尽管图中未示出，但是还可以在第三绝缘层PAS3和第一连接电极CNE1上设置附加绝缘层。附加绝缘层可以用于保护设置在第一衬底SUB上的构件免受外部环境的影响。
第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料，或第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料，但是第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或至少一个可以形成为多个绝缘层彼此交替地或重复地堆叠的结构。在实施方式中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的任一个。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由相同的材料制成，或第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的一部分可以由相同的材料制成，并且它们的另一部分可以由不同的材料制成，或第一绝缘层PAS1至第三绝缘层PAS3中的每个可以由彼此不同的材料制成。
图5是示出根据本公开的实施方式的发光元件的示意图。
参考图5，发光元件ED可以是发光二极管，并且具体地，发光元件ED可以是由无机材料制成的具有纳米至微米的尺寸的无机发光二极管。当在面向彼此的两个电极之间在特定方向上形成电场时，发光元件ED可以在具有极性的两个电极之间对准。
根据实施方式的发光元件ED可以具有在一个方向上延伸的形状。发光元件ED可以具有圆柱形状、棒形状、线形状或管形状，但不限于此。发光元件ED可以具有多边形柱形状(诸如，立方体、长方体和六边形柱)或可以具有诸如在一个方向上延伸、具有部分地倾斜的外表面的形状的其它各种形状。
发光元件ED可以包括掺杂有任何导电类型(例如，P型或N型)杂质的半导体层。半导体层可以在向其传递从外部电源施加的电信号时，发射特定波段的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘层38。
第一半导体层31可以是N型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以包括掺杂有N型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。在第一半导体层31中掺杂的N型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32可以设置在第一半导体层31上，且发光层36插置在第一半导体层31和第二半导体层32之间。第二半导体层32可以是P型半导体并且可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以包括掺杂有P型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂在第二半导体层32中的P型掺杂剂可以是Mg、Zn、Ca、Ba等。
第一半导体层31和第二半导体层32在图5中示出为由单层形成，但不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32可以包括多于一层，诸如还包括包覆层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可以包括设置在第一半导体层31和发光层36之间或设置在第二半导体层32和发光层36之间的另一半导体层。设置在第一半导体层31和发光层36之间的半导体层可以包括掺杂有N型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。设置在第二半导体层32和发光层36之间的半导体层可以包括掺杂有P型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。
发光层36可以设置在第一半导体层31和第二半导体层32之间。发光层36可以包括单量子阱结构的材料或多量子阱结构的材料。在发光层36包括多量子阱结构的材料的情况下，多个量子层和多个阱层可以彼此交替地堆叠。根据通过第一半导体层31和第二半导体层32施加的电信号，发光层36可以通过电子-空穴对的结合而发射光。发光层36可以包括诸如AlGaN、AlGaInN和InGaN的材料。在发光层36具有量子层和阱层(其在多量子阱结构中彼此交替地堆叠)的堆叠结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36可以呈具有大能带隙的半导体材料和具有小能带隙的半导体材料彼此交替地堆叠的结构，并且根据发射的光的波段，发光层36可以包括III族半导体材料或V族半导体材料。发光层36可以发射红色波段或绿色波段的光，而不限于蓝色波段的光。
电极层37可以是欧姆连接电极，但不限于此。电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或多个电极层37，但不限于此。可以省略电极层37。
在发光元件ED与显示装置10中的电极或连接电极电连接的情况下，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括Al、Ti、In、Au、Ag、ITO、IZO和ITZO中的至少一种。
绝缘层38可以设置成围绕半导体层31和32、发光层36和电极层37的外表面。例如，绝缘层38可以设置成至少围绕发光层36的外表面，并且可以形成为暴露发光元件ED的在长度方向上的两个端部。此外，绝缘层38可以形成为在剖面中在与发光元件ED的至少一个端部相邻的区域中具有圆化的上表面，或可以具有半圆形形状或半椭圆形形状。
绝缘层38可以包括具有绝缘性质的材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。绝缘层38在图6中被示出为由单层形成，但不限于此。在一些实施方式中，绝缘层38可以由多个层彼此堆叠的多层结构形成。
绝缘层38可以用于保护发光元件ED的半导体层31和32、发光层36和电极层37。在发光元件ED与向其传递电信号的电极直接接触的情况下，绝缘层38可以防止在发光层36中可能发生的电短路。绝缘层38可以防止发光元件ED的发光效率劣化。
在实施方式中，发光元件ED可以具有其中设置有电极层37的第一端部E1和其中设置有第一半导体层31的第二端部E2，其中，第二端部E2在第二方向DR2上面向第一端部E1。
图6是示出在本公开的实施方式中的设置有发光元件的部分的放大的示意性剖视图。图7是示出在本公开的另一实施方式中的设置有发光元件的部分的放大的示意性剖视图。
参考图6和图7，发光元件ED的第一端部E1可以设置成与第一堤图案BP1相邻，并且发光元件ED的第二端部E2可以设置成与第二堤图案BP2相邻。发光元件ED在显示装置10中可以设置成在第二方向DR2上延伸的形状。在显示装置10中，第一电极RME1和第二电极RME2可以设置成在第二方向DR2上彼此间隔开，且间隔区域SP插置在第一电极RME1和第二电极RME2之间，并且发光元件ED的半导体层31和32、发光层36和电极层37可以在第二方向DR2上依次设置。更详细地，发光元件ED的电极层37、第二半导体层32、发光层36和第一半导体层31可以在第二方向DR2上依次形成。
间隔区域SP可以形成为将第一电极RME1和第二电极RME2彼此间隔开。间隔区域SP可以朝向堤图案BP1和BP2的一个侧部设置。例如，间隔区域SP可以朝向第二堤图案BP2设置。间隔区域SP可以暴露第二堤图案BP2的侧部和过孔层VIA的上表面的至少一部分。间隔区域SP可以设置在相对于发光元件ED的中央的右侧上。
通过间隔区域SP分离开的电极RME1和RME2中的第一电极RME1可以具有设置在过孔层VIA的上表面上的一个端部，并且第二电极RME2可以具有设置在第二堤图案BP2的侧部上的一个端部。根据实施方式，过孔层VIA(或第一衬底SUB)的下表面和第一电极RME1的所述端部之间的最短距离H1可以比过孔层VIA(或第一衬底SUB)的下表面和第二电极RME2的所述端部之间的最短距离H2短。
第一绝缘层PAS1可以设置在过孔层VIA和电极RME上，并且可以设置成填充由电极RME形成的间隔区域SP。第一绝缘层PAS1可以与第二堤图案BP2的侧部和过孔层VIA的上表面直接接触。尽管在图6中示出在间隔区域SP中第一绝缘层PAS1不存在台阶差，但不限于此。在一些实施方式中，第一绝缘层PAS1可以具有台阶，使得上表面的一部分可以在间隔区域SP中凹陷。
第一绝缘层PAS1可以在与第一电极RME1重叠的部分处包括开口，所述开口形成在第一绝缘层PAS1从其上表面起被部分地或全部去除的区域中。例如，第一绝缘层PAS1可以包括第一开口OP1，在第一开口OP1中第一绝缘层PAS1从其上表面起被部分地去除并且第一绝缘层PAS1的侧部被暴露。第一开口OP1可以朝向第一堤图案BP1设置，并且与间隔区域SP不同，第一开口OP1可以设置在相对于发光元件ED的中央的左侧上。因此，在将稍后描述的发光元件ED的对准工艺期间，可以增强第一电极RME1的与通过其暴露第一绝缘层PAS1的侧部的第一开口OP1重叠的部分的电场。通过在第一电极RME1的所述部分处的增强电场和第二电极RME2的与间隔区域SP相邻的一个端部的电场，发光元件ED可以在发光区域EMA的中央处对准。
发光元件ED的第一端部E1可以设置成与第一开口OP1相邻，并且可以设置在第一电极RME1上。发光元件ED的第一端部E1可以设置成与向其施加高电势电压(或第一电力电压)的第一电极RME1相邻，并且第二端部E2可以设置成与向其施加低电势电压(或第二电力电压)的第二电极RME2相邻。例如，参考图6，第一端部E1可以与第一电极RME1和第一开口OP1重叠。与第一端部E1对应的电极层37可以与第一开口OP1重叠。在另一实施方式中，参考图7，第一端部E1可以与第一电极RME1重叠而不与第一开口OP1重叠。
发光元件ED的第二端部E2可以设置成与间隔区域SP相邻。第二端部E2可以不与第一电极RME1和第二电极RME2重叠。例如，参考图6，第二端部E2可以设置成与间隔区域SP重叠。例如，与第二端部E2对应的第一半导体层31可以设置成与间隔区域SP重叠。在另一实施方式中，参考图7，第二端部E2可以设置在第一电极RME1上。
发光元件ED的大部分可以与第一电极RME1重叠。发光元件ED的第二半导体层32、发光层36和第一半导体层31可以与第一电极RME1部分地重叠。发光元件ED的中央可以与第一电极RME1重叠。在实施方式中，发光元件ED的第一端部E1和第一电极RME1的一个端部之间的第一距离L1可以比第二端部E2和第一电极RME1的所述端部之间的第二距离L2长。
设置在第一钝化层PV1上的浮置电极FE可以形成在与间隔区域SP至少部分地重叠的区域中。浮置电极FE可以防止发光元件ED由于在第一电极RME1的一个端部和第二电极RME2的一个端部之间形成的强电场而对准成朝向右侧倾斜而没有对准在堤图案BP1和BP2之间的中央处。例如，浮置电极FE可以弱化在第一电极RME1的一个端部和第二电极RME2的一个端部之间形成的电场。
第一连接电极CNE1可以在第一绝缘层PAS1上与发光元件ED的第一端部E1接触，并且第二连接电极CNE2可以与发光元件ED的第二端部E2接触。第一连接电极CNE1可以与第一电极RME1重叠，并且可以设置在第一开口OP1中。第二连接电极CNE2可以与第一电极RME1和第二电极RME2重叠，并且可以与间隔区域SP重叠。
图8是示出实施方式中的发光元件的发光方向的示意性剖视图。图8示意性地示出从显示装置10的发光元件ED发射的光。
参考图8，从发光元件ED发射的发射光可以在发光元件ED的发光层36中生成，并且可以在随机方向上发射。发射光中的第一发射光EL1可以从发光层36起定向成向上，同时穿过绝缘层38、第二绝缘层PAS2、连接电极CNE1和CNE2以及第三绝缘层PAS3。发射光中的另一部分可以发射到发光元件ED的两个端部，并且可以在堤图案BP1和BP2上被定向成朝向电极RME1和RME2。
发射光中的第二发射光EL2和第三发射光EL3可以发射到发光元件ED的下部分。第二发射光EL2可以通过穿过发光元件ED的绝缘层38而被定向成朝向第一衬底SUB。在实施方式中，由于间隔区域SP设置成与发光元件ED的发光层36间隔开，因此可以减小从发光元件ED发射并且定向成朝向第一衬底SUB的第二发射光EL2的光量。例如，可以最小化发射到下部分的光的比例。
第三发射光EL3可以在发光元件ED的向下方向上发射，并且然后被第一电极RME1反射。由于第一电极RME1用作反射入射光的反射电极，因而入射在第一电极RME1上的第三发射光EL3可以被第一电极RME1反射并且向上发射。例如，当设置在堤图案BP1和BP2的中央处的第一电极RME1执行反射电极的功能时，可以实现在向下方向发射的光的再循环效果。
当发光元件ED和反射电极之间的间隔距离很近时，可以增加由于再循环效应而导致的在向上方向上的发光效率。例如，在发光元件ED和反射电极之间的间隔距离在约1μm内的情况下，与间隔距离为约1μm或更大的情况相比，由于再循环效应而导致的在向上方向上的发光效率可以增加多达约10％或更大。在实施方式中，由于发光元件ED和第一电极RME1之间的间隔距离可以在约1μm内，因此可以增加在向上方向上的发光效率。
简而言之，将电极RME1和RME2彼此间隔开的间隔区域SP可以不设置在发光元件ED的中央处，而是朝向发光元件ED的一个端部设置，由此可以最小化从发光元件ED发射到下部分的光的比例。例如，间隔区域SP可以设置成与发光元件ED的第二端部E2相邻，并且可以设置成远离发光层36。第一电极RME1可以与发光元件ED的大部分区域(包括发光元件ED的发光层36)重叠。因此，在从发光元件ED发射的发射光中，可以减少发射到朝向第一衬底SUB的下部分的光的量，并且发射到下部分的光可以通过第一电极RME1反射到向上方向。显示装置10可以减少在向下方向上发射的光的损失，并且可以改善在向上方向上的发光效率。
图9是示出在本公开的另一实施方式中的设置有发光元件的部分的放大的示意性剖视图。
在根据本公开的实施方式的显示装置10中，第一开口OP1可以通过在一些区域中完全去除第一绝缘层PAS1形成。第一开口OP1可以暴露第一绝缘层PAS1的侧部和第一电极RME1的上表面。第一连接电极CNE1可以与其上表面被暴露的第一电极RME1直接接触。
图10是用于说明在本公开的实施方式中的发光元件的对准工艺并且示出了在第一电极和第二电极之间形成的电场的示意性剖视图。图10示意性地示出通过向第一电极RME1和第二电极RME2施加电信号而在第一电极RME1和第二电极RME2之间形成的电场。
通常，电场的密度在电极的端部(或边缘)处可以是最高的。例如，可以在第一电极RME1的一个端部和第二电极RME2的一个端部形成最高密度的电场。
浮置电极FE可以弱化在电极RME1和RME2的一个端部处生成的电场。浮置电极FE可以形成于在厚度方向上与间隔区域SP重叠的部分处，以弱化在第一电极RME1的一个端部和第二电极RME2的一个端部之间形成的强电场。因此，可以防止发光元件ED通过电场对准成朝向由一侧(例如，右侧)倾斜而没有安置在堤图案BP1和BP2之间的中央处。
通过完全地或部分地去除第一绝缘层PAS1而形成的第一开口OP1可以增强第一电极RME1的与第一开口OP1重叠的部分的电场。由于第一开口OP1可以允许在第一开口OP1中使第一绝缘层PAS1变薄或去除第一绝缘层PAS1，因此第一电极RME1的电场可以在相应部分中增加。可以通过在第一电极RME1的上表面的由薄的第一绝缘层PAS1覆盖的部分处的增强电场和在第二电极RME2的一个端部处的弱化电场稳定地形成中央对准电场。发光元件ED可以通过相应的电场被安置在堤图案BP1和BP2之间的中央处，并且可以防止其对准成朝向一侧倾斜。
在下文中，将描述根据另一实施方式的显示装置10_1、10_2和10_3。在下面的实施方式中，将对与先前实施方式的元件相同的元件赋予相同的附图标记，并且将省略或简化它们的重复描述。以下描述将基于与先前实施方式的不同之处。
图11是示出根据本公开的另一实施方式的显示装置的示意性剖视图。图12是示出在本公开的另一实施方式中的设置有发光元件的部分的放大的示意性剖视图。
参考图11和图12，根据实施方式的显示装置10_1与先前实施方式的显示装置10的不同之处在于，间隔区域SP仅形成在第二堤图案BP2的侧部上，并且第一绝缘层PAS1还包括暴露第二电极RME2的上表面的第二开口OP2。
间隔区域SP可以不形成在过孔层VIA的上表面上，而是形成在第二堤图案BP2的侧部上。间隔区域SP和第一开口OP1之间的距离可以比先前实施方式的距离长。设置成填充间隔区域SP的第一绝缘层PAS1可以与第二堤图案BP2的侧部接触，而不与过孔层VIA的上表面接触。
电极RME1和RME2可以设置成与第二堤图案BP2的侧部接触。第一电极RME1可以设置成在发光区域EMA中覆盖过孔层VIA的整个上表面，使得第一电极RME1与第二堤图案BP2接触。第二电极RME2与第二堤图案BP2接触，但是可以不设置在过孔层VIA的上表面上。
第一绝缘层PAS1可以包括第一开口OP1和第二开口OP2。第一开口OP1可以以与先前实施方式相同的方式与发光元件ED的第一端部E1相邻，并且可以通过将第一绝缘层PAS1从其上表面起部分地去除而暴露第一绝缘层PAS1侧部的一部分。第二开口OP2可以通过穿过第一绝缘层PAS1而部分地暴露设置在第二堤图案BP2上的第二电极RME2。第二连接电极CNE2可以与暴露在第二开口OP2中的第二电极RME2接触。
发光元件ED可以与第一电极RME1完全地重叠。发光元件ED的电极层37、第二半导体层32、发光层36和第一半导体层31可以与第一电极RME1完全地重叠。发光元件ED可以不与第二电极RME2重叠。
连接电极CNE1和CNE2可以以与先前实施方式中的方式相同的方式与发光元件ED的两个端部接触。例如，第一连接电极CNE1可以与第一端部E1接触，并且第二连接电极CNE2可以与第二端部E2接触。
浮置电极FE可以与间隔区域SP部分地重叠，并且可以与第一电极RME1部分地重叠。浮置电极FE可以弱化在第一电极RME1的一个端部和第二电极RME2的一个端部之间形成的电场。在实施方式中，浮置电极FE可以弱化第一电极RME1的上表面和第二电极RME2的一个端部之间的电场，以将发光元件ED对准在堤图案BP1和BP2之间的中央处。
在实施方式中，为了防止发光元件ED由于第一电极RME1的上表面和第二电极RME2的一个端部之间的电场被浮置电极FE弱化而不能设置在发光区域EMA的中央处，可以设置用于暴露第二电极RME2的上表面的第二开口OP2。可以增强第二电极RME2的上表面的由第二开口OP2暴露的部分的电场，并且可以在第二电极RME2的上表面和第一电极RME1的上表面之间稳定地形成用于对准发光元件ED的中央对准电场。
在根据实施方式的显示装置10_1中，间隔区域SP可以朝向发光元件ED的一个端部设置，由此可以减少在第一衬底SUB的向下方向上发射的光的损失，并且可以改善在向上方向上的发光效率。通过调节第一电极RME1和第二电极RME2之间的电场，可以将显示装置10_1的发光元件ED对准在发光区域EMA的中央(或在堤图案BP1和BP2之间的中央部分)处。
图13是示出根据本公开的又一实施方式的显示装置的示意性剖视图。图14是示出在本公开的又一实施方式中的设置有发光元件的部分的放大的示意性剖视图。
参考图13和图14，根据实施方式的显示装置10_2与图6至图9的实施方式的显示装置10的不同之处在于，间隔区域SP仅形成在第二堤图案BP2的侧部上而不形成在过孔层VIA上，第一电极RME1的一个端部设置成与第二堤图案BP2的侧部接触，并且第二电极RME2的一个端部设置在第二堤图案BP2的侧部上。在实施方式中，除了暴露第二电极RME2的上表面的一部分的第二开口OP2之外，第一绝缘层PAS1还可以包括暴露第一电极RME1的上表面的一部分的第三开口OP3。
第一绝缘层PAS1可以包括第一开口OP1、第二开口OP2和第三开口OP3。第一开口OP1可以以与先前实施方式相同的方式与发光元件ED的第一端部E1相邻，并且可以通过将第一绝缘层PAS1从其上表面起部分地去除而暴露第一绝缘层PAS1侧部的一部分。第二开口OP2可以通过穿过第一绝缘层PAS1而部分地暴露设置在第二堤图案BP2上的第二电极RME2。第二连接电极CNE2可以与暴露在第二开口OP2中的第二电极RME2接触。第三开口OP3可以通过穿过第一绝缘层PAS1而部分地暴露设置在第一堤图案BP1上的第一电极RME1。第一连接电极CNE1可以与暴露在第三开口OP3中的第一电极RME1接触。
在根据实施方式的显示装置10_2中，间隔区域SP可以朝向发光元件ED的一个端部设置，由此可以减少在第一衬底SUB的向下方向上发射的光的损失，并且可以改善在向上方向上的发光效率。通过调节第一电极RME1和第二电极RME2之间的电场，可以将显示装置10_2的发光元件ED对准在发光区域EMA的中央(或在堤图案BP1和BP2之间的中央部分)处。
图15是示出根据本公开的再一实施方式的显示装置的示意性剖视图。图16是示出本公开的再一实施方式中的设置有发光元件的部分的放大的示意性剖视图。
参考图15和图16，根据实施方式的显示装置10_3与图6至图9的先前实施方式的显示装置10的不同之处在于，间隔区域SP仅形成在第二堤图案BP2的侧部上，并且第一电极RME1的部分设置在过孔层VIA(或第一衬底SUB)和第二堤图案BP2之间。在实施方式中，代替浮置电极FE，第一电极RME1的一部分可以用于弱化电场。
间隔区域SP可以不形成在过孔层VIA的上表面上，而是可以形成在第二堤图案BP2的侧部上。设置成填充间隔区域SP的第一绝缘层PAS1可以与第二堤图案BP2的侧部接触，而不与过孔层VIA在发光区域EMA中的上表面接触。
第一电极RME1可以包括设置在过孔层VIA和第二堤图案BP2之间的部分。第一电极RME1的一部分可以与第二堤图案BP2的下表面接触。第一电极RME1可以在第一衬底SUB的厚度方向上与第二电极RME2的一部分重叠。
在实施方式中，第一电极RME1可以弱化在间隔区域SP中形成的电场。因此，发光元件ED可以在堤图案BP1和BP2的中央处对准，而不是对准成朝向一侧倾斜。
在根据实施方式的显示装置10_3中，间隔区域SP可以朝向发光元件ED的一个端部设置，由此可以减少在第一衬底SUB的向下方向上发射的光的损失，并且可以改善在向上方向上的发光效率。
在结束详细描述时，本领域的技术人员将理解，在本质上不背离本公开的原理的情况下，可以对实施方式进行许多变型和修改。因此，本公开的所公开的实施方式仅以概述性和描述性的含义使用，而不是出于限制的目的。

Claims (20)

1.一种显示装置，包括：
第一电极和第二电极，设置在衬底上，所述第一电极和所述第二电极彼此间隔开，且所述第一电极和所述第二电极之间设置有间隔区域；
绝缘层，设置在所述第一电极和所述第二电极上，所述绝缘层填充所述间隔区域；以及
发光元件，设置在所述绝缘层上，并且具有设置在所述第一电极上的第一端部、以及与所述第一端部相对的第二端部，其中，
所述绝缘层包括与所述第一端部相邻的第一开口，以及
所述间隔区域设置成与所述发光元件的所述第二端部相邻。
2.根据权利要求1所述的显示装置，还包括：
浮置电极，在所述衬底的厚度方向上设置在所述衬底和所述第一电极之间并且被电浮置。
3.根据权利要求2所述的显示装置，其中，所述浮置电极在所述衬底的所述厚度方向上与所述间隔区域重叠。
4.根据权利要求1所述的显示装置，其中，
所述发光元件包括：
N型半导体层，
P型半导体层，以及
发光层，设置在所述N型半导体层和所述P型半导体层之间，以及
所述N型半导体层设置在所述发光元件的所述第二端部上。
5.根据权利要求1所述的显示装置，其中，所述第一电极在所述衬底的厚度方向上与所述发光元件的中央部分重叠。
6.根据权利要求1所述的显示装置，其中，所述发光元件的所述第二端部在所述衬底的厚度方向上不与所述第二电极重叠。
7.根据权利要求6所述的显示装置，其中，所述发光元件的所述第二端部在所述衬底的所述厚度方向上与所述第一电极重叠。
8.根据权利要求6所述的显示装置，其中，所述发光元件的所述第二端部在所述衬底的所述厚度方向上与所述间隔区域重叠。
9.根据权利要求1所述的显示装置，其中，所述第一开口通过从所述绝缘层的上表面起部分地去除所述绝缘层而形成。
10.根据权利要求1所述的显示装置，其中，所述第一开口暴露所述第一电极。
11.根据权利要求1所述的显示装置，还包括：
第一堤图案，设置在所述衬底和所述第一电极之间；以及
第二堤图案，设置在所述衬底和所述第二电极之间，其中，
所述间隔区域暴露所述第二堤图案的一部分，以及
所述绝缘层与所述第二堤图案的所暴露的部分接触。
12.根据权利要求11所述的显示装置，其中，所述第二电极的端部设置在所述第二堤图案上。
13.根据权利要求1所述的显示装置，还包括：
第一连接电极，在所述绝缘层上与所述发光元件的所述第一端部电接触；以及
第二连接电极，在所述绝缘层上与所述发光元件的所述第二端部电接触。
14.根据权利要求13所述的显示装置，其中，所述第二连接电极的一部分在所述衬底的厚度方向上与所述第一电极的一部分重叠。
15.根据权利要求13所述的显示装置，其中，
所述绝缘层还包括暴露所述第二电极的上表面的一部分的第二开口，以及
所述第二连接电极与所述第二电极的所述上表面的所暴露的部分电接触。
16.根据权利要求15所述的显示装置，其中，
所述绝缘层还包括暴露所述第一电极的上表面的一部分的第三开口，以及
所述第一连接电极与所述第一电极的所述上表面的所暴露的部分电接触。
17.根据权利要求1所述的显示装置，其中，所述第一电极的一部分在所述衬底的厚度方向上与所述第二电极的一部分重叠。
18.一种显示装置，包括：
第一电极和第二电极，在衬底上设置成彼此间隔开；
绝缘层，设置在所述第一电极和所述第二电极上；以及
发光元件，设置在所述绝缘层上，并且具有设置在所述第一电极上的第一端部、以及与所述第一端部相对的第二端部，其中，
所述绝缘层包括与所述第一端部相邻的第一开口，
其中，所述发光元件的所述第一端部和所述第一电极的端部之间在平面图中的距离比所述发光元件的所述第二端部和所述第一电极的所述端部之间在平面图中的距离长。
19.根据权利要求18所述的显示装置，还包括：
第一堤图案，设置在所述衬底和所述第一电极之间；以及
第二堤图案，设置在所述衬底和所述第二电极之间，
其中，所述第二电极的端部设置在所述第二堤图案上。
20.根据权利要求18所述的显示装置，其中，所述衬底和所述第一电极之间的最短距离比所述衬底和所述第二电极之间的最短距离短。
CN202310064176.2A 2022-01-24 2023-01-12 显示装置 Pending CN116490031A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220010049A KR20230114794A (ko) 2022-01-24 2022-01-24 표시 장치
KR10-2022-0010049 2022-01-24

Publications (1)

Publication Number Publication Date
CN116490031A true CN116490031A (zh) 2023-07-25

Family

ID=87210836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310064176.2A Pending CN116490031A (zh) 2022-01-24 2023-01-12 显示装置

Country Status (3)

Country Link
US (1) US20230260980A1 (zh)
KR (1) KR20230114794A (zh)
CN (1) CN116490031A (zh)

Also Published As

Publication number Publication date
US20230260980A1 (en) 2023-08-17
KR20230114794A (ko) 2023-08-02

Similar Documents

Publication Publication Date Title
US20230057723A1 (en) Display apparatus
EP3866195B1 (en) Display device
CN113707686A (zh) 显示装置
EP3902001B1 (en) Display device
CN115777147A (zh) 显示装置
CN115917751A (zh) 显示装置
CN116057614A (zh) 显示装置
EP4340027A1 (en) Display device
US20220223761A1 (en) Display device
US12087882B2 (en) Display device
US20220045241A1 (en) Display device and method for manufacturing the same
US20230187584A1 (en) Display device
CN116114063A (zh) 显示装置
CN114335052A (zh) 显示设备
CN116490031A (zh) 显示装置
CN220210915U (zh) 显示装置
CN219513108U (zh) 显示装置
US20230142777A1 (en) Display device
CN116344704A (zh) 显示装置
CN116325161A (zh) 显示装置
CN116114059A (zh) 显示装置
CN116154075A (zh) 发光元件和包括该发光元件的显示装置
CN118541816A (zh) 显示面板及其制造方法
KR20230118723A (ko) 표시 장치 및 이의 제조 방법
CN116722013A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication