CN116722013A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116722013A
CN116722013A CN202310224653.7A CN202310224653A CN116722013A CN 116722013 A CN116722013 A CN 116722013A CN 202310224653 A CN202310224653 A CN 202310224653A CN 116722013 A CN116722013 A CN 116722013A
Authority
CN
China
Prior art keywords
bank
electrode
sub
light emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310224653.7A
Other languages
English (en)
Inventor
卢相龙
朴鲁卿
申东熹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116722013A publication Critical patent/CN116722013A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种显示装置。显示装置包括：基板部，定义有多个子像素；第一电极；第二电极；堤层，在第一电极和第二电极上沿第一方向和第二方向延伸，并包围多个子像素；发光元件；第一连接电极以及第二连接电极，堤层包括：第一堤部以及第二堤部，第一堤部包括：第1‑1堤部；以及第1‑2堤部，与第1‑1堤部在第一方向上连接且平均高度小于第1‑1堤部，第二堤部包括：第2‑1堤部；第2‑2堤部，与第2‑1堤部在第二方向上连接且平均高度小于第2‑1堤部；以及第2‑3堤部，与第2‑1堤部将第2‑2堤部置于它们之间而隔开且平均高度小于第2‑2堤部，其中，第1‑1堤部暴露第1‑2堤部的侧表面的上端部，第2‑1堤部暴露第2‑2堤部的侧表面的上端部，第2‑2堤部暴露第2‑3堤部的侧表面的上端部。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。响应于此，使用诸如有机发光显示装置(OLED：Organic Light Emitting Display)、液晶显示装置(LCD：Liquid CrystalDisplay)等的多种显示装置。
作为显示图像的显示装置，有包括发光元件的自发光显示装置。作为自发光显示装置的示例，有将有机物用作发光物质的有机发光显示装置或将无机物用作发光物质的无机发光显示装置等。
发明内容
本发明所要解决的技术问题在于提供一种能够防止连接电极的断线并增加墨的负载量的显示装置。
本发明所要解决的另一技术问题在于提供一种能够防止连接电极的断线并增加墨的负载量的显示装置的制造方法。
本发明的技术问题并不限于以上提及的技术问题，本领域技术人员可以通过以下记载明确理解未提及的其他技术问题。
用于解决上述技术问题的根据一实施例的一种显示装置包括：基板部，定义有多个子像素；第一电极，从所述基板部上的所述子像素沿第一方向延伸而布置；第二电极，与所述基板部上的所述第一电极沿着与所述第一方向交叉的第二方向隔开，并沿所述第一方向延伸；堤层，在所述第一电极和所述第二电极上沿所述第一方向和所述第二方向延伸，并包围多个所述子像素；发光元件，布置于所述第一电极和所述第二电极上；第一连接电极，布置于所述第一电极上并沿所述第一方向延伸；以及第二连接电极，布置于所述第二电极上，沿所述第一方向延伸，与所述第一连接电极沿所述第二方向隔开，其中，所述堤层包括：第一堤部，沿所述第二方向延伸，并分别与所述第一连接电极和所述第二连接电极重叠；以及第二堤部，沿所述第一方向延伸，并与所述第一连接电极和所述第二连接电极不重叠，所述第一堤部包括：第1-1堤部；以及第1-2堤部，与所述第1-1堤部在所述第一方向上连接且平均高度小于所述第1-1堤部，所述第二堤部包括：第2-1堤部；第2-2堤部，与所述第2-1堤部在所述第二方向上连接且平均高度小于所述第2-1堤部；以及第2-3堤部，与所述第2-1堤部将所述第2-2堤部置于它们之间而隔开且平均高度小于所述第2-2堤部，其中，所述第1-1堤部暴露所述第1-2堤部的侧表面的上端部，所述第2-1堤部暴露所述第2-2堤部的侧表面的上端部，所述第2-2堤部暴露所述第2-3堤部的侧表面的上端部。
其他实施例的具体事项包括在详细的说明及附图中。
根据一实施例的显示装置及其制造方法，可以防止连接电极的断线，并可以增加墨的负载量。
根据实施例的效果不受以上例示的内容的限制，在本说明书中包括更加多样的效果。
附图说明
图1是根据一实施例的显示装置的示意性的平面图。
图2是示出根据一实施例的显示装置的布线的布置的平面图。
图3及图4是根据一实施例的显示装置的像素电路图。
图5是示出根据一实施例的显示装置的一像素的平面图。
图6是示出布置于图5的一像素的电极及堤层的布置的平面图。
图7是示出布置于图5的一像素的连接电极及发光元件的布置的平面图。
图8是示出布置于图5的一像素的第一绝缘层的布置的平面图。
图9是沿图5的N1-N1'线剖切的剖面图。
图10是沿图5的N2-N2'线剖切的剖面图。
图11是沿图5的N3-N3'线剖切的剖面图。
图12是沿图5的N4-N4'线剖切的剖面图。
图13是沿图5的N5-N5'线剖切的剖面图。
图14是根据一实施例的发光元件的示意图。
图15至图27是根据一实施例的显示装置的制造方法的按工艺步骤的剖面图。
图28是示出根据另一实施例的堤层的布置的平面图。
图29是示出根据又一实施例的堤层的布置的平面图。
附图标记的说明
10：显示装置
SUB：基板部
RME：电极
VIA：过孔层
PAS1：第一绝缘层
PAS2：第二绝缘层
PAS3：第三绝缘层
BNL：堤层
ED：发光元件
CNE：连接电极
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以实现为彼此不同的多样的形态，而不限于以下公开的实施例，并且提供本实施例的目的仅在于使本发明的公开完整并向本发明所属技术领域中具有普通知识的人员完整地告知本发明的范围，本发明仅由权利要求书的范围所定义。
当元件(elements)或层被称为位于其他元件或层“上(on)”时，包括元件(elements)或层在其他元件或层的紧邻的上方或中间夹设有其他层或其他元件的全部情况。与此相同地，被称为“下(Below)”、“左(Left)”及“右(Right)”的情况包括与其他元件直接相邻地介入的情况或在中间介入其他层或其他元件的全部情况。在整个说明书中，相同的附图标记指代相同的构成要素。
虽然“第一”、“第二”等用于叙述多样的构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与其他构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
以下，参照附图对实施例进行说明。
图1是根据一实施例的显示装置的示意性的平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示画面的所有电子装置。例如，提供显示画面的电视、笔记本计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC：Personal Computer)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、游戏机、数码相机、摄像机等可以包括于显示装置10。
显示装置10包括提供显示画面的显示面板。作为显示面板的示例，可以列举无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一示例，例示应用无机发光二极管显示面板的情况，但不限于此，只要是可以应用相同的技术思想，则可以应用于其他显示面板。
显示装置10的形状可以多样地变形。例如，显示装置10可以具有横向长的矩形、纵向长的矩形、正方形、边角部(顶点)圆滑的四边形、其他多边形、圆形等形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状类似。在图1中，例示了在第二方向DR2上的长度长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是可以显示画面的区域，非显示区域NDA是不显示画面的区域。显示区域DPA也可以被称为活性区域，非显示区域NDA也可以被称为非活性区域。显示区域DPA可以大致占据显示装置10的中心。
显示区域DPA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各像素PX的形状在平面上可以是矩形或正方形，但不限于此，也可以是各边相对于一方向倾斜的菱形形状。各像素PX可以以条纹型或岛型排列。并且，各像素PX可以包括发出特定波长带的光的一个以上的发光元件来显示特定颜色。
在显示区域DPA周围可以布置有非显示区域NDA。非显示区域NDA可以全部或部分地包围显示区域DPA。显示区域DPA可以是矩形形状，并且非显示区域NDA可以布置为与显示区域DPA的四个边相邻。非显示区域NDA可以构成显示装置10的边框。在各个非显示区域NDA中可以布置有包括于显示装置10的布线或电路驱动部，或者可以安装有外部装置。
图2是示出根据一实施例的显示装置的多条布线的布置的示意性的平面图。
参照图2，显示装置10可以包括多条布线。显示装置10可以包括多条扫描线SL、多条数据线DTL、初始化电压布线VIL及多条电压布线VL。并且，虽然未示出于附图，在显示装置10还可以布置有其他布线。多条布线可以包括由第一导电层构成并沿第一方向DR1延伸的布线和由第三导电层构成并沿第二方向DR2延伸的布线。然而，各布线的延伸方向不限于此。
第一扫描线SL1和第二扫描线SL2可以沿第一方向DR1延伸而布置。第一扫描线SL1和第二扫描线SL2可以以彼此相邻的状态布置，并且可以与其他第一扫描线SL1和第二扫描线SL2沿第二方向DR2隔开而布置。第一扫描线SL1和第二扫描线SL2可以与连接到扫描驱动部(未示出)的扫描布线垫WPD_SC连接。第一扫描线SL1和第二扫描线SL2可以从布置在非显示区域NDA中的垫区域PDA延伸到显示区域DPA而布置。
第三扫描线SL3可以沿第二方向DR2延伸而布置，并可以与其他第三扫描线SL3沿第一方向DR1隔开而布置。一条第三扫描线SL3可以与一条以上的第一扫描线SL1或一条以上的第二扫描线SL2连接。多条扫描线SL可以在显示区域DPA的整个面上具有网格(Mesh)结构，但不限于此。
另外，在本说明书中，“连接”的含义不仅可以表示一个部件与另一部件通过彼此物理接触而连接，而且可以表示通过又一部件而连接。并且，这可以被理解为是作为一体化的一个部件，一个部分和另一部分因一体化的部件而彼此连接。进而，一个部件与另一部件的连接可以被解释为不仅包括直接接触连接，而且还包括通过另一部件的电连接。
数据线DTL可以沿第一方向DR1延伸而布置。数据线DTL包括第一数据线DTL1、第二数据线DTL2及第三数据线DTL3，且第一数据线DTL1、第二数据线DTL2及第三数据线DTL3形成一组且彼此相邻地布置。各条数据线DTL1、DTL2、DTL3可以从布置在非显示区域NDA中的垫区域PDA延伸到显示区域DPA而布置。然而，并不限于此，多条数据线DTL也可在后述的第一电压布线VL1与第二电压布线VL2之间以等间隔隔开而布置。
初始化电压布线VIL可以沿第一方向DR1延伸而布置。初始化电压布线VIL可以布置在数据线DTL与第一电压布线VL1之间。初始化电压布线VIL可以从布置在非显示区域NDA中的垫区域PDA延伸到显示区域DPA而布置。
第一电压布线VL1和第二电压布线VL2沿第一方向DR1延伸而布置，第三电压布线VL3和第四电压布线VL4沿第二方向DR2延伸而布置。第一电压布线VL1和第二电压布线VL2可以沿第二方向DR2交替地布置，第三电压布线VL3和第四电压布线VL4可以沿第一方向DR1交替地布置。第一电压布线VL1和第二电压布线VL2布置为沿第一方向DR1延伸并横穿显示区域DPA，第三电压布线VL3和第四电压布线VL4中的每一条的一部分布线可以布置在显示区域DPA中，并且另一部分布线可以布置在位于显示区域DPA的第一方向DR1上的两侧的非显示区域NDA中。第一电压布线VL1和第二电压布线VL2可以利用第一导电层构成，第三电压布线VL3和第四电压布线VL4可以利用布置于与第一导电层不同的层的第三导电层构成。第一电压布线VL1可以与至少一条第三电压布线VL3连接，第二电压布线VL2可以与至少一条第四电压布线VL4连接。多条电压布线VL在显示区域DPA的整个面上具有网格(Mesh)结构。然而，不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压布线VIL、第一电压布线VL1和第二电压布线VL2可以与至少一个布线垫WPD电连接。各布线垫WPD可以布置于非显示区域NDA中。在一实施例中，各布线垫WPD可以布置于位于显示区域DPA的作为第一方向DR1上的另一侧的下侧的垫区域PDA中。第一扫描线SL1和第二扫描线SL2与布置于垫区域PDA中的扫描布线垫WPD_SC连接，多条数据线DTL分别与彼此不同的数据布线垫WPD_DT连接。初始化电压布线VIL连接到初始化布线垫WPD_Vint，第一电压布线VL1与第一电压布线垫WPD_VL1连接，并且第二电压布线VL2与第二电压布线垫WPD_VL2连接。在布线垫WPD上可以安装有外部装置。外部装置可以通过各向异性导电膜、超声波接合等而安装于布线垫WPD上。在附图中，示例性示出了各布线垫WPD布置于布置在显示区域DPA的下侧的垫区域PDA中，但不限于此。多个布线垫WPD中的一部分也可以布置于显示区域DPA的上侧或左右侧中的一个区域。
显示装置10的各像素PX或子像素SPXn(n为1至3的整数)包括像素驱动电路。上述的布线可以在经过各像素PX或其周围时向各像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。各像素驱动电路的晶体管和电容器的数量可以多样地变形。根据一实施例，显示装置10的各子像素SPXn可以是像素驱动电路包括三个晶体管和一个电容器的3T1C结构。以下，将以3T1C结构为示例对像素驱动电路进行说明，但不限于此，也可以应用诸如2T1C结构、7T1C结构、6T1C结构等其他多样的变形结构。
图3及图4是根据一实施例的显示装置的像素电路图。
参照图3，根据一实施例的显示装置10的各子像素SPXn除了发光二极管EL之外，还包括三个晶体管T1、T2、T3和一个存储电容器Cst。
发光二极管EL根据通过第一晶体管T1供应的电流而发光。发光二极管EL包括第一电极、第二电极及布置于它们之间的至少一个发光元件。所述发光元件可以通过从第一电极和第二电极传输的电信号而发出特定波长带的光。
发光二极管EL的一端可以连接到第一晶体管T1的源极电极，发光二极管EL的另一端可以连接到被供应比第一电压布线VL1的高电位电压(以下，第一电源电压)低的低电位电压(以下，第二电源电压)的第二电压布线VL2。
第一晶体管T1根据栅极电极与源极电极的电压差来调节从被供应第一电源电压的第一电压布线VL1流向发光二极管EL的电流。作为一示例，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅极电极可以连接到第二晶体管T2的源极电极，第一晶体管T1的源极电极可以连接到发光二极管EL的第一电极，第一晶体管T1的漏极电极可以连接到被施加第一电源电压的第一电压布线VL1。
第二晶体管T2借由第一扫描线SL1的扫描信号而导通，从而将数据线DTL连接到第一晶体管T1的栅极电极。第二晶体管T2的栅极电极可以连接到第一扫描线SL1，第二晶体管T2的源极电极可以连接到第一晶体管T1的栅极电极，第二晶体管T2的漏极电极可以连接到数据线DTL。
第三晶体管T3借由第二扫描线SL2的扫描信号而导通，从而将初始化电压布线VIL连接到发光二极管EL的一端。第三晶体管T3的栅极电极可以连接到第二扫描线SL2，第三晶体管T3的漏极电极可以连接到初始化电压布线VIL，第三晶体管T3的源极电极可以连接到发光二极管EL的一端或第一晶体管T1的源极电极。
在一实施例中，各晶体管T1、T2、T3的源极电极和漏极电极不限于上述的情况，也可以是与此相反的情况。各晶体管T1、T2、T3可以利用薄膜晶体管(thin film transistor)形成。在图3中，以各晶体管T1、T2、T3利用N型金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)形成的情况为中心进行了说明，但不限于此。即，各晶体管T1、T2、T3可以利用P型MOSFET形成，或者晶体管T1、T2、T3中的一部分可以利用N型MOSFET形成，晶体管T1、T2、T3中的另一部分利用P型MOSFET形成。
存储电容器Cst形成于第一晶体管T1的栅极电极与源极电极之间。存储电容器Cst存储第一晶体管T1的栅极电压与源极电压的电压差。
在图3的实施例中，第二晶体管T2的栅极电极可以连接到第一扫描线SL1，第三晶体管T3的栅极电极可以连接到第二扫描线SL2。第一扫描线SL1和第二扫描线SL2是彼此不同的扫描线，因此第二晶体管T2和第三晶体管T3可以通过从彼此不同的扫描线施加的扫描信号而导通。然而，不限于此。
参照图4，第二晶体管T2和第三晶体管T3的栅极电极可以连接到彼此相同的扫描线SL。第二晶体管T2和第三晶体管T3也可以借由从相同的扫描线施加的扫描信号而同时导通。
以下，进一步参照另一附图，对根据一实施例的显示装置10的一像素PX的结构进行详细说明。
图5是示出根据一实施例的显示装置的一像素的平面图。图6是示出布置于图5的一像素的电极及堤层的布置的平面图。图7是示出布置于图5的一像素的连接电极及发光元件的布置的平面图。
图5示出布置于显示装置10的一像素PX的电极RME、堤层BNL、多个发光元件ED及连接电极CNE的平面布置。图6及图7以图5的一像素PX中所示的堤层BNL为基准，划分电极RME、发光元件ED和连接电极CNE的布置而示出。
参照图5至图7，显示装置10的像素PX中的每一个可以包括多个子像素SPXn。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2以及第三子像素SPX3。第一子像素SPX1可以发出第一颜色的光，第二子像素SPX2可以发出第二颜色的光，第三子像素SPX3可以发出第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，不限于此，各子像素SPXn也可以发出相同颜色的光。在一实施例中，各个子像素SPXn可以发出蓝色的光。在附图中，示例性示出了一个像素PX包括三个子像素SPXn的情况，但不限于此，像素PX可以包括更多数量的子像素SPXn。
显示装置10的各子像素SPXn可以包括发光区域EMA及非发光区域。发光区域EMA可以是布置有发光元件ED并且射出特定波长带的光的区域。非发光区域可以是未布置发光元件ED并且从发光元件ED发出的光未到达而不射出光的区域。
发光区域EMA可以包括布置有发光元件ED的区域和作为与发光元件ED相邻的区域而射出从发光元件ED发出的光的区域。例如，发光区域EMA还可以包括从发光元件ED发出的光被其他部件反射或折射而射出的区域。多个发光元件ED布置于各子像素SPXn，并且可以包括布置有多个发光元件ED的区域和与此相邻的区域而形成发光区域。
在附图中，示例性示出了各子像素SPXn的发光区域EMA具有彼此一致的面积的情况，但不限于此。在若干实施例中，各子像素SPXn的各发光区域EMA也可以根据从布置于相应子像素的发光元件ED发出的光的颜色或波长带而具有彼此不同的面积。
各子像素SPXn还可以包括布置于非发光区域的子区域SA1、SA2。子区域SA1、SA2可以包括布置于发光区域EMA的作为第一方向DR1上的一侧的上侧的第一子区域SA1和布置于发光区域EMA的作为第一方向DR1上的另一侧的下侧的第二子区域SA2。发光区域EMA和子区域SA1、SA2可以根据像素PX和子像素SPXn的排列而沿第一方向DR1交替地排列，并且第一子区域SA1或第二子区域SA2可以布置在沿第一方向DR1隔开的彼此不同的发光区域EMA之间。例如，多个发光区域EMA可以将第一子区域SA1或第二子区域SA2置于其之间而沿第一方向DR1重复排列。多个发光区域EMA、第一子区域SA1和第二子区域SA2中的每一个可以沿第二方向DR2重复布置。第一子区域SA1和第二子区域SA2可以是根据后述的布线连接电极EP和电极RME的布置而划分的区域。然而，不限于此，多个像素PX中的发光区域EMA和子区域SA1、SA2也可以具有与图5及图6不同的排列。
第一子区域SA1和第二子区域SA2可以是沿第一方向DR1相邻的子像素SPXn彼此共享的区域。例如，图5及图6所示的第二子区域SA2可以由图中所示的子像素SPXn和图中未示出且沿第一方向DR1相邻的子像素SPXn彼此共享。图中所示的子像素SPXn可以是第一子区域SA1布置于发光区域EMA的上侧的子像素，并且沿第一方向DR1与图中所示的子像素SPXn相邻的子像素SPXn可以是第二子区域SA2布置于发光区域EMA的上侧的子像素。
在子区域SA1、SA2中，由于未布置发光元件ED而不射出光，但是可以布置有布置于各子像素SPXn的电极RME的一部分。布置于彼此不同的子像素SPXn的电极RME可以在子区域SA1、SA2中的分离部ROP1、ROP2彼此分离而布置。
根据一实施例的显示装置10可以包括多个电极RME、堤层BNL、发光元件ED以及连接电极CNE。
多个电极RME以沿一方向延伸的形状布置于每个子像素SPXn。多个电极RME可以沿第一方向DR1延伸而布置于子像素SPXn的发光区域EMA，这些电极可以沿第二方向DR2彼此隔开而布置。多个电极RME可以与发光元件ED电连接。然而，不限于此，电极RME也可以不与发光元件ED电连接。
显示装置10可以包括布置于各子像素SPXn的第一电极RME1以及横跨彼此不同的子像素SPXn而布置的第二电极RME2。第一电极RME1可以与子像素SPXn的中心相邻地布置，并且可以横跨发光区域EMA以及子区域SA1、SA2而布置。第二电极RME2可以在发光区域EMA中沿第二方向DR2与第一电极RME1隔开，并且可以横跨多个子像素SPXn而布置。第一电极RME1和第二电极RME2大致具有沿第一方向DR1延伸的形状，并且沿第一方向DR1延伸的长度和布置于发光区域EMA中的部分的形状可以彼此不同。
第一电极RME1布置于子像素SPXn的中心。第一电极RME1可以沿第一方向DR1从第一子区域SA1延伸，并可以经过发光区域EMA而延伸到第二子区域SA2。第一电极RME1可以具有沿第二方向DR2测量的宽度根据位置而不同的形状。
第二电极RME2可以包括沿第一方向DR1延伸的部分和在发光区域EMA周围宽度变宽的部分。根据一实施例，第二电极RME2可以包括沿第一方向DR1延伸的电极茎部RM_S和从电极茎部RM_S连接或延伸且沿第二方向DR2的宽度大于电极茎部RM_S的电极扩展部RM_B。
电极茎部RM_S布置为与堤层BNL的沿第一方向DR1延伸的部分重叠，并且可以布置于子区域SA的第二方向DR2上的一侧。第二电极RME2的电极茎部RM_S可以布置于沿第二方向DR2相邻的子像素SPXn的第一子区域SA1之间及第二子区域SA2之间。电极茎部RM_S布置于沿第二方向DR2相邻的子区域SA1、SA2之间，并且一部分可以向子区域SA1、SA2突出。
电极扩展部RM_B可以在子像素SPXn的中心布置于第二方向DR2上的两侧。第二电极RME2可以具有在堤层BNL的沿第一方向DR1延伸的部分与沿第二方向DR2延伸的部分交叉的部分第二方向DR2上的宽度增加的形状。电极扩展部RM_B可以横跨沿第二方向DR2相邻的子像素SPXn的发光区域EMA而布置，并且可以布置为与所述子像素SPXn之间的区域重叠。电极扩展部RM_B可以与堤层BNL的沿第一方向DR1延伸的部分中的布置于相邻的子像素SPXn之间的部分重叠。
第二电极RME2大致沿第一方向DR1延伸，并且可以布置在沿第二方向DR2相邻的子像素SPXn之间。第二电极RME2可以区分为以第一电极RME1为基准布置于第二方向DR2上的两侧的彼此不同的电极线RM1、RM2。多个第二电极RME2包括彼此不同的第一电极线RM1和第二电极线RM2，这些电极线可以沿第二方向DR2彼此交替地布置。例如，以第一子像素SPX1为基准，布置于第一电极RME1的左侧的第二电极RME2可以是第一电极线RM1，布置于第一电极RME1的右侧的第二电极RME2可以是第二电极线RM2。在第二子像素SPX2中，布置于第一电极RME1的左侧的第二电极RME2可以是第二电极线RM2，布置于右侧的第二电极RME2可以是第一电极线RM1。在第三子像素SPX3中，布置于第一电极RME1的左侧的第二电极RME2可以是第一电极线RM1，布置于右侧的第二电极RME2可以是第二电极线RM2。
第一电极RME1的在第二方向DR2上测量的宽度可以大于第二电极RME2的电极茎部RM_S的宽度且小于电极扩展部RM_B的宽度。第二电极RME2的电极茎部RM_S的宽度较小，以便能够布置于子区域SA1、SA2之间，相反，电极扩展部RM_B的宽度可以大于第一电极RME1的宽度。
第一电极RME1与一个子像素SPXn对应地布置，相反，第二电极RME2可以布置为电极扩展部RM_B横跨相邻的子像素SPXn。沿第二方向DR2相邻的子像素SPXn可以共享第二电极RME2的电极扩展部RM_B。
在一实施例中，第二电极RME2的电极扩展部RM_B可以布置为覆盖相邻的子像素SPXn的发光区域EMA之间。在各发光区域EMA中可以布置有多个发光元件ED。如后述，发光元件ED可以布置为借由在第一电极RME1和第二电极RME2上生成的电场而两端部放置于电极RME1、RME2上。
第一电极RME1可以在与堤层BNL的沿第二方向DR2延伸的部分重叠的部分通过第一电极接触孔CTD与第三导电层的第一导电图案CDP1(参照图10)接触。第二电极RME2可以在电极茎部RM_S中与堤层BNL的沿第一方向DR1延伸的部分重叠的部分通过第二电极接触孔CTS与第三导电层的第二导电图案CDP2(参照图11)接触。第一电极RME1可以布置为使得布置于子区域SA中的部分与第一接触部CT1重叠，并且第二电极RME2可以包括从电极茎部RM_S沿第二方向DR2突出并且布置于子区域SA中的部分，并且可以在所述突出的部分与第二接触部CT2重叠。
第一电极RME1布置到子区域SA1、SA2中的分离部ROP1、ROP2，从而沿第一方向DR1相邻的子像素SPXn的第一电极RME1可以彼此分离。相反，第二电极RME2可以在子区域SA1、SA2不分离，并且在沿第一方向DR1相邻的子像素SPXn可以布置有一个第二电极RME2。一个第二电极RME2包括多个电极茎部RM_S和电极扩展部RM_B并沿第一方向DR1延伸，并且可以具有宽度在各子像素SPXn的发光区域EMA周围和子区域SA1、SA2周围变化的形状。第一电极RME1布置在布置于各子像素SPXn的彼此不同的子区域SA1、SA2的分离部ROP1、ROP2之间，并可以横穿发光区域EMA而布置。
显示装置10可以包括布置在各子像素SPXn的多个子区域SA1、SA2中的第一子区域SA1中并且布置于彼此不同的子像素SPXn的第一电极RME1之间的布线连接电极EP。布线连接电极EP可以不布置于子像素SPXn的第二子区域SA2中，并且沿第一方向DR1相邻的不同的子像素SPXn的第一电极RME1可以彼此隔开。
在多个子像素SPXn中，在图5及图6所示的子像素SPXn中，布置有布线连接电极EP的第一子区域SA1可以布置于发光区域EMA的上侧，并且第二子区域SA2可以布置于发光区域EMA的下侧。相反，在与图5及图6的子像素SPXn沿第一方向DR1相邻的子像素SPXn中，布置有布线连接电极EP的第一子区域SA1可以布置于发光区域EMA的下侧，并且第二子区域SA2可以布置于发光区域EMA的上侧。
第一电极RME1可以在第一子区域SA1中与布线连接电极EP将第一分离部ROP1置于它们之间而隔开。在一个第一子区域SA1中可以布置有两个第一分离部ROP1，并且布线连接电极EP可以与布置于相应子像素SPXn的第一电极RME1将下侧的第一分离部ROP1置于它们之间而隔开，并且布线连接电极EP可以与布置于另一子像素SPXn的第一电极RME1将上侧的第一分离部ROP1置于它们之间而隔开。在第二子区域SA2中可以布置有一个第二分离部ROP2，并且彼此不同的第一电极RME1可以沿第一方向DR1隔开。
在附图中，示例性示出了在每个子像素SPXn布置有一个第一电极RME1，并且布置有彼此不同的第二电极RME2的情况，但不限于此。例如，在显示装置10中，在一个子像素SPXn布置有更多数量的电极RME，或者电极RME的布置及形状可以不同。
堤层BNL可以布置为包围多个子像素SPXn、发光区域EMA和子区域SA1、SA2。堤层BNL可以布置于沿第一方向DR1及第二方向DR2相邻的子像素SPXn之间，也可以布置于发光区域EMA与子区域SA1、SA2之间。显示装置10的子像素SPXn、发光区域EMA及子区域SA1、SA2作为借由堤层BNL的布置而被区分的区域，可以是堤层BNL开口的区域。多个子像素SPXn与发光区域EMA以及子区域SA1、SA2之间的间隔可以根据堤层BNL的宽度而不同。
堤层BNL可以包括在平面上沿第一方向DR1和第二方向DR2延伸的部分而在显示区域DPA的整个面上以网格型图案布置。堤层BNL可以横跨各子像素SPXn的边界而布置，从而区分相邻的子像素SPXn。并且，堤层BNL可以以包围布置于每个子像素SPXn的发光区域EMA和子区域SA1、SA2的方式布置，从而区分这些区域。
如图7所示，堤层BNL可以包括沿第二方向DR2延伸并分别与第一连接电极CNE1和第二连接电极CNE2重叠的第一堤部BNL1以及沿第一方向DR1延伸并且与第一连接电极CNE1和第二连接电极CNE2不重叠的第二堤部BNL2。堤层BNL还可以包括布置于发光区域EMA上的第三堤部BNL3。第一堤部BNL1的第二方向DR2上的一侧端部可以与位于第一堤部BNL1的第二方向DR2上的一侧的第二堤部BNL2直接连接，第一堤部BNL1的第二方向DR2上的另一侧端部可以与位于第一堤部BNL1的第二方向DR2上的另一侧的第二堤部BNL2直接连接。第三堤部BNL3的第一方向DR1上的一侧端部可以与位于第三堤部BNL3的第一方向DR1上的一侧的第一堤部BNL1直接连接，第三堤部BNL3的第一方向DR1上的另一侧端部可以与位于第三堤部BNL3的第一方向DR1上的另一侧的第一堤部BNL1直接连接。
发光元件ED可以布置于发光区域EMA中。发光元件ED可以彼此沿第一方向DR1隔开而排列。在一实施例中，发光元件ED可以具有沿一方向延伸的形状，两端部可以分别布置于彼此不同的电极RME上。发光元件ED的长度可以比沿第二方向DR2隔开的电极RME之间的间隔长。发光元件ED可以排列为延伸的方向大致与电极RME所延伸的第一方向DR1垂直。然而，不限于此，发光元件ED的延伸方向可以布置为朝向第二方向DR2或相对于第二方向DR2倾斜的方向。
发光元件ED可以包括两端部分别布置于第一电极RME1及第二电极RME2上的第一发光元件ED1以及两端部分别布置于第一电极RME1及另一第二电极RME2上的第二发光元件ED2。以第一子像素SPX1为基准，第一发光元件ED1可以布置于第二电极线RM2的第二电极RME2上，第二发光元件ED2可以布置于第一电极线RM1的第二电极RME2上。第一发光元件ED1可以布置于第一电极RME1的右侧，第二发光元件ED2可以布置于第一电极RME1的左侧。第一发光元件ED1和第二发光元件ED2可以分别布置于第一电极RME1和第二电极RME2上，但是布置有第一发光元件ED1和第二发光元件ED2的第二电极RME2可以彼此不同。
根据一实施例，随着第二电极RME2包括电极扩展部RM_B而布置于彼此不同的子像素SPXn，布置于彼此不同的子像素SPXn的发光元件ED中的一部分可以布置于彼此相同的第二电极RME2上。例如，第一子像素SPX1的第一发光元件ED1的一端部可以布置于第二电极线RM2的第二电极RME2上，第二子像素SPX2的第二发光元件ED2的一端部也可以布置于第二电极线RM2的第二电极RME2上。在显示装置10中，由于一个电极RME布置于多个子像素SPXn，因此这些子像素SPXn可以共享布置有发光元件ED的电极RME。如下所述，第二电极RME2是被施加作为公共电压的第二电源电压的电极，彼此不同的子像素SPXn共享第二电极RME2也无妨。
连接电极CNE可以布置于电极RME上。连接电极CNE中的每一个可以具有沿一方向延伸的形状，并且可以彼此隔开而布置。连接电极CNE可以与发光元件ED接触，并与电极RME或其下部的导电层电连接。
连接电极CNE可以包括布置于各子像素SPXn的第一连接电极CNE1、第二连接电极CNE2及第三连接电极CNE3。
第一连接电极CNE1可以具有沿第一方向DR1延伸的形状，并可以布置于第一电极RME1上。第一连接电极CNE1可以布置为与第一电极RME1重叠，并可以从发光区域EMA沿第一方向DR1延伸并布置到位于发光区域EMA的上侧的第一子区域SA1。第一连接电极CNE1可以在第一子区域SA1中通过形成在第一电极RME1上的第一接触部CT1与第一电极RME1接触。第一连接电极CNE1可以与第一堤部BNL1重叠。
第二连接电极CNE2可以与第一连接电极CNE1沿第二方向DR2隔开，可以具有沿第一方向DR1延伸的形状，并且可以布置于第二电极RME2上。第二连接电极CNE2作为布置于第一电极RME1的左侧的第二电极RME2，可以以第一子像素SPX1为基准布置于第一电极线RM1的第二电极RME2上。第二连接电极CNE2可以布置为与第二电极RME2的电极扩展部RM_B重叠，并且可以从发光区域EMA沿第一方向DR1延伸并布置到位于发光区域EMA的上侧的第一子区域SA1。第二连接电极CNE2可以在第一子区域SA1中通过形成在第二电极RME2上的第二接触部CT2与第二电极RME2接触。第二连接电极CNE2可以与第一堤部BNL1和第三堤部BNL3重叠。
第三连接电极CNE3可以包括沿第一方向DR1延伸的延伸部CN_E1、CN_E2以及连接延伸部CN_E1、CN_E2的第一连接部CN_B1。第一延伸部CN_E1可以在发光区域EMA内与第一连接电极CNE1对向，并可以布置于第二电极RME2上。以第一子像素SPX1为基准，第一延伸部CN_E1可以布置于第二电极线RM2的第二电极RME2的电极扩展部RM_B上。第二延伸部CN_E2可以在发光区域EMA内与第二连接电极CNE2对向，并可以布置于第一电极RME1上。第一连接部CN_B1可以连接第一延伸部CN_E1及第二延伸部CN_E2。第三连接电极CNE3可以布置于发光区域EMA上的第三堤部BNL3上，并且可以不与电极RME直接连接。布置于第一延伸部CN_E1的下部的第二电极RME2可以电连接到第二电压布线VL2，并且施加到第二电极RME2的第二电源电压可以不传输到第三连接电极CNE3。第三连接电极CNE3可以与第二堤部BNL2和第三堤部BNL3重叠。
显示装置10还可以包括布置于电极RME1、RME2、发光元件ED以及连接电极CNE1、CNE2、CNE3之间的绝缘层PAS1、PAS2、PAS3。电极RME1、RME2、发光元件ED及连接电极CNE1、CNE2、CNE3以彼此重叠的方式布置，但通过布置于它们之间的绝缘层PAS1、PAS2、PAS3，只有一部分彼此接触。
上述的堤部BNL1、BNL2、BNL3的剖面形状可以分别不同。对此，将进行后述。
图8是示出布置于图5的一像素的第一绝缘层的布置的平面图。图9是沿图5的N1-N1'线剖切的剖面图。图10是沿图5的N2-N2'线剖切的剖面图。
图11是沿图5的N3-N3'线剖切的剖面图。图12是沿图5的N4-N4'线剖切的剖面图。图13是沿图5的N5-N5'线剖切的剖面图。
除了图5至图8之外，还参照图9至图13对显示装置10的剖面结构进行说明，显示装置10可以包括基板部SUB和布置于其上的半导体层、多个导电层及多个绝缘层。并且，显示装置10可以包括多个电极RME、发光元件ED及连接电极CNE。所述半导体层、导电层及绝缘层中的每一个可以构成显示装置10的电路层。
基板部SUB可以是绝缘基板。基板部SUB可以利用玻璃、石英或高分子树脂等绝缘物质构成。并且，基板部SUB可以是刚性(Rigid)基板，也可以是能够弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。基板部SUB可以包括显示区域DPA和包围显示区域DPA的非显示区域NDA，显示区域DPA可以包括发光区域EMA和作为非发光区域中的一部分的子区域SA1、SA2。
第一导电层可以布置于基板部SUB上。第一导电层可以包括下部金属层BML、第一电压布线VL1以及第二电压布线VL2。下部金属层BML布置为与第一晶体管T1的第一有源层ACT1重叠。下部金属层BML可以执行防止光入射到第一晶体管T1的第一有源层ACT1或者可以电连接到第一有源层ACT1以稳定化第一晶体管T1的电特性的功能。然而，可以省略下部金属层BML。
在第一电压布线VL1可以被施加传输到第一电极RME1的高电位电压(或第一电源电压)，在第二电压布线VL2可以被施加传输到第二电极RME2的低电位电压(或第二电源电压)。第一电压布线VL1可以通过第三导电层的导电图案(例如，第三导电图案CDP3)电连接到第一晶体管T1。第二电压布线VL2可以通过第三导电层的导电图案(例如，第二导电图案CDP2)电连接到第二电极RME2。
在附图中，示例性示出了第一电压布线VL1和第二电压布线VL2布置于第一导电层的情形，但不限于此。在若干实施例中，第一电压布线VL1和第二电压布线VL2也可以布置于第三导电层而分别直接电连接于第一晶体管T1和第二电极RME2。
缓冲层BL可以布置于第一导电层和基板部SUB上。缓冲层BL形成在基板部SUB上，以保护像素PX的晶体管免受通过易透湿的基板部SUB渗透的水分的影响，并且可以执行表面平坦化功能。
半导体层布置于缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以布置为分别与后述的第二导电层的第一栅极电极G1及第二栅极电极G2部分重叠。
半导体层可以包括单晶硅或氧化物半导体等。在另一实施例中，半导体层也可以包括多晶硅。所述氧化物半导体可以是含有铟(In)的氧化物半导体。例如，所述氧化物半导体可以是铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：Indium Zinc Oxide)、铟镓氧化物(IGO：Indium Gallium Oxide)、铟锌锡氧化物(IZTO：Indium Zinc Tin Oxide)、铟镓锡氧化物(IGTO：Indium Gallium Tin Oxide)、铟镓锌氧化物(IGTO：Indium GalliumZinc Oxide)、铟镓锌锡氧化物(IGZTO：Indium Gallium Zinc Tin Oxide)中的至少一种。
在附图中，例示了在显示装置10的子像素SPXn布置有一个第一晶体管T1的情形，但不限于此，显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI在显示区域DPA中布置于半导体层上。第一栅极绝缘层GI可以起到各晶体管T1及T2的栅极绝缘膜的作用。在附图中，示例性示出了第一栅极绝缘层GI与后述的第二导电层的栅极电极G1、G2一起被图案化，并且部分地布置于第二导电层与半导体层的有源层ACT1、ACT2之间的情形，但不限于此。在若干实施例中，第一栅极绝缘层GI可以全面地布置于缓冲层BL上。
第二导电层布置于第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅极电极G1和第二晶体管T2的第二栅极电极G2。第一栅极电极G1可以布置为在作为厚度方向的第三方向DR3上与第一有源层ACT1的沟道区域重叠，并且第二栅极电极G2可以布置为在作为厚度方向的第三方向DR3上与第二有源层ACT2的沟道区域重叠。虽然未示出，但第二导电层还可以包括存储电容器Cst(参照图3和图4)的一电极。
第一层间绝缘层IL1布置于第二导电层上。第一层间绝缘层IL1可以在第二导电层与布置于其上的其他层之间执行绝缘膜的功能，并保护第二导电层。
第三导电层布置于第一层间绝缘层IL1上。第三导电层可以包括多个导电图案CDP1、CDP2、CDP3以及各个晶体管T1、T2的源极电极S1、S2以及漏极电极D1、D2。导电图案CDP1、CDP2、CDP3中的一部分可以将彼此不同的层的导电层或半导体层彼此电连接，并起到晶体管T1、T2的源极电极/漏极电极的作用。
第一导电图案CDP1可以通过贯通第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过贯通第一层间绝缘层IL1和缓冲层BL的接触孔与下部金属层BML接触。第一导电图案CDP1可以起到第一晶体管T1的第一源极电极S1的作用。第一导电图案CDP1可以电连接到第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将从第一电压布线VL1施加的第一电源电压传输到第一电极RME1或第一连接电极CNE1。
第二导电图案CDP2可以通过贯通第一层间绝缘层IL1和缓冲层BL的接触孔与第二电压布线VL2接触。第二导电图案CDP2可以电连接到第一电极RME1或第一连接电极CNE1。第二电压布线VL2可以将第二电源电压传输到第二电极RME2或第二连接电极CNE2。
第三导电图案CDP3可以通过贯通第一层间绝缘层IL1和缓冲层BL的接触孔与第一电压布线VL1接触。并且，第三导电图案CDP3可以通过贯通第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第三导电图案CDP3可以将第一电压布线VL1电连接到第一晶体管T1，并且可以起到第一晶体管T1的第一漏极电极D1的作用。
第二源极电极S2和第二漏极电极D2可以分别通过贯通第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。第二晶体管T2可以将数据信号传输到第一晶体管T1，或者可以传输初始化信号。
第一保护层PV1布置于第三导电层上。第一保护层PV1可以在第三导电层与其他层之间执行绝缘膜的功能，并可以保护第三导电层。
上述缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1及第一保护层PV1可以利用交替堆叠的多个无机层构成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1及第一保护层PV1可以利用堆叠包括硅氧化物(SiOx：Silicon Oxide)、硅氮化物(SiNx：Silicon Nitride)、硅氮氧化物(SiOxNy：Silicon Oxynitride)中的至少一种的无机层的双层或它们交替堆叠的多层形成。然而，不限于此，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1及第一保护层PV1也可以包括上述的绝缘性材料而利用一个无机层构成。并且，在若干实施例中，第一层间绝缘层IL1也可以利用诸如聚酰亚胺(PI：Polyimide)之类的有机绝缘物质构成。
过孔层VIA在显示区域DPA中布置于第三导电层上。过孔层VIA可以包括有机绝缘物质(例如，诸如聚酰亚胺(PI)之类的有机绝缘物质)，以补偿由下部导电层引起的阶梯差，并且可以平坦地形成上表面。然而，在若干实施例中，可以省略过孔层VIA。
显示装置10可以包括作为布置于过孔层VIA上的显示元件层的多个电极RME和堤层BNL、多个发光元件ED和多个连接电极CNE。并且，显示装置10可以包括布置于过孔层VIA上的绝缘层PAS1、PAS2、PAS3。
多个电极RME可以布置于过孔层VIA上。
各电极RME可以在与堤层BNL重叠的部分通过电极接触孔CTD、CTS与第三导电层接触。第一电极接触孔CTD可以形成于布置于发光区域EMA与第一子区域SA1之间的堤层BNL与第一电极RME1重叠的区域，第二电极接触孔CTS可以形成于布置于沿第二方向DR2相邻的子区域SA1、SA2之间的堤层BNL与第二电极RME2的电极茎部RM_S重叠的区域。第一电极RME1可以通过贯通过孔层VIA和第一保护层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过贯通过孔层VIA和第一保护层PV1的第二电极接触孔CTS与第二导电图案CDP2接触。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1以被施加第一电源电压，并且第二电极RME2可以通过第二导电图案CDP2电连接到第二电压布线VL2以被施加第二电源电压。然而，不限于此。在另一实施例中，各电极RME1、RME2也可以不与第三导电层的电压布线VL1、VL2电连接，后述的连接电极CNE可以与第三导电层直接连接。
布线连接电极EP可以通过贯通过孔层VIA的第三电极接触孔CTA连接到第三导电图案CDP3。第一电极RME1形成为与布线连接电极EP连接的状态，为了布置发光元件ED而施加的电信号可以从第一电压布线VL1通过第三导电图案CDP3及布线连接电极EP施加到第一电极RME1。在布置发光元件ED的工艺中，可以向第一电压布线VL1和第二电压布线VL2施加信号，并且这些信号可以分别传输到第一电极RME1和第二电极RME2。
第二电极接触孔CTS的相对布置可以与后述的第三电极接触孔CTA不同。第二电极接触孔CTS可以布置于堤层BNL的包围第二子区域SA2的部分，第三电极接触孔CTA可以布置于第一子区域SA1中。这是因为第二电极接触孔CTS及第三电极接触孔CTA分别暴露彼此不同的电压布线VL1、VL2的上表面，因此可以与此对应地确定各电极接触孔的位置。
多个电极RME可以包括诸如银(Ag)、铜(Cu)、铝(Al)等的金属，或者可以具有包括铝(Al)、镍(Ni)、镧(La)等的合金，或者诸如钛(Ti)、钼(Mo)及铌(Nb)之类的金属层与所述合金堆叠的结构。在若干实施例中，电极RME可以利用由包括铝(Al)的合金和由钛(Ti)、钼(Mo)及铌(Nb)构成的一层以上的金属层堆叠的双层或多层构成。
不限于此，各电极RME还可以包括透明导电性物质。例如，各电极RME可以包括诸如ITO、IZO、ITZO等的物质。在若干实施例中，各电极RME可以构成透明导电性物质和反射率高的金属层分别堆叠一层以上的结构，或者可以包括它们而形成为一个层。例如，各电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO等的堆叠结构。
堤层BNL可以布置于第一绝缘层PAS1上。堤层BNL可以包括沿第一方向DR1和第二方向DR2延伸的部分，并且可以包围各子像素SPXn。堤层BNL可以包围各子像素SPXn的发光区域EMA和子区域SA1、SA2以划分它们，并且可以包围显示区域DPA的最外侧以划分显示区域DPA和非显示区域NDA。堤层BNL中沿第二方向DR2延伸的部分可以划分发光区域EMA和子区域SA1、SA2，沿第一方向DR1延伸的部分可以划分相邻的子像素SPXn。
堤层BNL可以防止在显示装置10的制造工艺中的喷墨印刷工艺中墨溢出到相邻的子像素SPXn。堤层BNL可以包括诸如聚酰亚胺之类的有机绝缘物质。
第一堤部BNL1可以包括第1-1堤部BNL1a及与第1-1堤部BNL1a在第一方向DR1连接且平均高度小于第1-1堤部BNL1a的第1-2堤部BNL1b。第二堤部BNL2可以包括第2-1堤部BNL2a、与第2-1堤部BNL2a在第二方向DR2上连接且平均高度小于第2-1堤部BNL2a的第2-2堤部BNL2b以及与第2-1堤部BNL2a将第2-2堤部BNL2b置于它们之间而隔开且平均高度小于第2-2堤部BNL2b的第2-3堤部BNL2c。第三堤部BNL3的剖面形状与第二堤部BNL2的剖面形状类似，因此省略对此的说明。
第1-1堤部BNL1a以及与第1-1堤部BNL1a在第一方向DR1上连接且平均高度小于第1-1堤部BNL1a的第1-2堤部BNL1b可以分别包括上表面BNL1as1、BNL1bs1和侧表面BNL1as2、BNL1bs2。
第1-1堤部BNL1a的侧表面BNL1as2和第1-2堤部BNL1b的侧表面BNL1bs2可以分别相接。然而，第1-1堤部BNL1a可以暴露第1-2堤部BNL1b的侧表面BNL1bs2的上端部。
第1-2堤部BNL1b配备为多个，多个第1-2堤部BNL1b可以将第1-1堤部BNL1a置于它们之间而隔开。
第2-1堤部BNL2a、第2-2堤部BNL2b及第2-3堤部BNL2c中的每一个可以包括上表面BNL2as1、BNL2bs1、BNL2cs1以及侧表面BNL2as2、BNL2bs2、BNL2cs2。
第2-1堤部BNL2a的侧表面BNL2as2和第2-2堤部BNL2b的侧表面BNL2bs2以及第2-2堤部BNL2b的侧表面BNL2bs2和第2-3堤部BNL2c的侧表面BNL2cs2可以分别相接。
然而，第2-1堤部BNL2a可以暴露第2-2堤部BNL2b的侧表面BNL2bs2的上端部。第2-2堤部BNL2b可以暴露第2-3堤部BNL2c的侧表面BNL2cs2的上端部。
第2-2堤部BNL2b配备为多个，多个第2-2堤部BNL2b可以将第2-1堤部BNL2a置于它们之间而隔开。
第2-3堤部BNL2c配备为多个，多个第2-3堤部BNL2c可以将第2-1堤部BNL2a及多个第2-2堤部BNL2b置于它们之间而隔开。
如图12及图13所示，借由第1-1堤部BNL1a而暴露的第1-2堤部BNL1b的侧表面BNL1bs2的上端部的长度H1可以与借由第2-2堤部BNL2b而暴露的第2-3堤部BNL2c的侧表面BNL2cs2的上端部的长度H2相同。进而，借由第2-2堤部BNL2b而暴露的第2-3堤部BNL2c的侧表面BNL2cs2的上端部的长度H2可以小于借由第2-1堤部BNL2a暴露的第2-2堤部BNL2b的侧表面BNL2bs2的上端部的长度H3。
借由第1-1堤部BNL1a而暴露的第1-2堤部BNL1b的侧表面BNL1bs2的上端部的长度H1与借由第2-2堤部BNL2b而暴露的第2-3堤部BNL2c的侧表面BNL2cs2的上端部的长度H2相同，且借由第2-2堤部BNL2b而暴露的第2-3堤部BNL2c的侧表面BNL2cs2的上端部的长度H2小于借由第2-1堤部BNL2a而暴露的第2-2堤部BNL2b的侧表面BNL2bs2的上端部的长度H3的理由可以起因于后述的第一绝缘层PAS1的蚀刻工艺。更详细地说明，第一绝缘层PAS1的蚀刻工艺可以通过在第1-1堤部BNL1a和第2-2堤部BNL2b上的第一绝缘层PAS1上布置半色调掩模的半色调掩模区域HTM(参照图21及图22)，并且在第2-1堤部BNL2a上的第一绝缘层PAS1上布置所述半色调掩模的全色调掩模区域FTM(参照图22)来进行。对此的更详细的说明将在显示装置的制造方法中后述。
第一绝缘层PAS1可以布置于过孔层VIA及多个电极RME上。第一绝缘层PAS1可以包括绝缘性物质以保护多个电极RME，同时使彼此不同的电极RME彼此绝缘。
根据一实施例，第一绝缘层PAS1可以包括与分离部ROP1、ROP2对应地形成的分离开口部、接触部CT1、CT2以及第一开口孔PH1。第一绝缘层PAS1可以全面地布置于过孔层VIA上，并且可以在形成有多个分离开口部、接触部CT1、CT2以及第一开口孔PH1的部分局部暴露下部的层。
作为形成于第一绝缘层PAS1的开口部且与子区域SA1、SA2的分离部ROP1、ROP2对应地形成的分离开口部可以暴露布置于下部的过孔层VIA。在第一绝缘层PAS1的分离开口部中可以执行将彼此连接的第一电极RME1分离的工艺。沿第一方向DR1延伸的第一电极RME1可以形成为与沿第一方向DR1相邻的其他子像素SPXn的第一电极RME1或布线连接电极EP连接的状态，然后第一绝缘层PAS1的分离开口部暴露的部分可以被蚀刻并彼此分离。第一绝缘层PAS1的分隔开口部可以与位于第一电极RME1之间或第一电极RME1与布线连接电极EP之间的分离部ROP1、ROP2对应地布置。
第一绝缘层PAS1的接触部CT1、CT2可以布置为在子区域SA1、SA2中分别与彼此不同的电极RME重叠。例如，接触部CT1、CT2可以包括布置为与第一电极RME1重叠的第一接触部CT1以及布置为与第二电极RME2重叠的第二接触部CT2。第一接触部CT1和第二接触部CT2可以分别布置于子区域SA1、SA2中。布置于第一子区域SA1中的第一接触部CT1可以与布置于布线连接电极EP的下侧的第一分离部ROP1隔开而布置于第一电极RME1上。布置于第二子区域SA2中的第一接触部CT1可以与第二分离部ROP2隔开而布置于另一子像素SPXn的第一电极RME1上。第二接触部CT2可以布置于第二电极RME2的电极茎部RM_S中的向子区域SA1、SA2突出的部分上。
第一接触部CT1和第二接触部CT2可以分别贯通第一绝缘层PAS1而暴露其下部的第一电极RME1和第二电极RME2的上表面的一部分。第一接触部CT1和第二接触部CT2可以分别进一步贯通布置于第一绝缘层PAS1上的其他绝缘层中的一部分。借由各接触部CT1、CT2而暴露的电极RME可以与连接电极CNE接触。
另外，第一绝缘层PAS1可以与第1-2堤部BNL1b重叠，与第1-1堤部BNL1a不重叠，与第2-3堤部BNL2c重叠，与第2-1堤部BNL2a及第2-2堤部BNL2b不重叠。即，第一绝缘层PAS1可以包括暴露第2-1堤部BNL2a、第2-2堤部BNL2b的第一开放部OPA1、暴露第1-1堤部BNL1a的第二开放部OPA2。进而，第一绝缘层PAS1还可以包括局部暴露第三堤部BNL3的第三开放部OPA3。第一开放部OPA1可以沿第一方向DR1延伸，第二开放部OPA2可以沿第二方向DR2延伸，并且第三开放部OPA3可以沿第一方向DR1延伸。第一开放部OPA1可以与第二堤部BNL2重叠，第二开放部OPA2可以与第一堤部BNL1重叠，第三开放部OPA3可以与第三堤部BNL3重叠。各开放部OPA1、OPA2、OPA3的宽度可以小于重叠的堤部BNL1、BNL2、BNL3的宽度。例如，第一开放部OPA1的宽度W2可以小于重叠的第二堤部BNL2的宽度W1，第二开放部OPA2的宽度W4可以小于重叠的第一堤部BNL1的宽度W3。
如上所述，第一绝缘层PAS1的蚀刻工艺可以通过在第1-1堤部BNL1a及第2-2堤部BNL2b上的第一绝缘层PAS1上布置半色调掩模的半色调掩模区域HTM(参照图21及图22)，并且在第2-1堤部BNL2a上的第一绝缘层PAS1上布置所述半色调掩模的全色调掩模区域FTM(参照图22)来进行，在进行第一绝缘层PAS1的蚀刻工艺时，由于第一绝缘层PAS1下部的堤层BNL的一部分一同被蚀刻，因此，第一绝缘层PAS1的侧表面可以分别与第1-2堤部BNL1b的侧表面BNL1bs2及第2-3堤部BNL2c的侧表面BNL2cs2在厚度方向上对齐。
借由第一开放部OPA1而暴露的堤部BNL2a、BNL2b的上表面BNL2as1、BNL2bs2和借由第二开放部OPA2而暴露的堤部BNL1a的上表面BNL1as1可以分别进行预定的表面处理。与在堤部BNL2a、BNL2b的上表面BNL2as1、BNL2bs2中被第一开放部OPA1覆盖的上表面BNL2as1、BNL2bs2相比，在堤部BNL2a、BNL2b的上表面BNL2as1、BNL2bs2中被第一开放部OPA1暴露的上表面BNL2as1、BNL2bs2可以具有更强的液体排斥性。由此，利用喷墨印刷方法或喷嘴印刷方法喷射的分散有发光元件ED的墨无法形成于堤层BNL的上表面，而是能够引导向各个子像素SPX1、SPX2、SPX3的发光区域EMA侧流动。
进而，在根据一实施例的显示装置10的情况下，与连接电极CNE重叠的第一堤部BNL1在进行第一绝缘层PAS1的蚀刻工艺时，在第1-1堤部BNL1a上布置所述半色调掩模的半色调掩模区域HTM(参照图21)，从而在蚀刻第一绝缘层PAS1时，可以最小化借由第1-1堤部BNL1a而暴露的第1-2堤部BNL1b的侧表面BNL1bs2的长度H1。由此，能够防止布置于第一堤部BNL1上的连接电极CNE的断线。
进而，在进行第一绝缘层PAS1的蚀刻工艺时，在第2-1堤部BNL2a上的第一绝缘层PAS1上布置所述半色调掩模的全色调掩模区域FTM(参照图22)而进行，从而将借由第2-1堤部BNL2a而暴露的第2-2堤部BNL2b的侧表面BNL2bs2的上端部的长度H3形成为大于借由第2-2堤部BNL2b而暴露的第2-3堤部BNL2c的侧表面BNL2cs2的上端部的长度H2，从而增加利用上述喷墨印刷方法或喷嘴印刷方法喷射的分散有发光元件ED的墨与第二堤部BNL2的接触角，因此具有可以增加所述墨的负载量的优点。
发光元件ED可以布置于发光区域EMA中。发光元件ED可以在堤层BNL包围的发光区域EMA内布置于第一绝缘层PAS1上。发光元件ED可以布置为延伸的一方向与基板部SUB的上表面平行。如下所述，发光元件ED可以包括沿着所述延伸的一方向布置的多个半导体层，所述多个半导体层可以沿着与基板部SUB的上表面平行的方向依次布置。然而，不限于此，在发光元件ED具有不同的结构的情况下，多个半导体层也可以沿垂直于基板部SUB的方向布置。
布置于各子像素SPXn的发光元件ED可以根据由上述半导体层构成的材料而发出彼此不同的波长带的光。然而，不限于此，布置于各子像素SPXn的发光元件ED可以包括相同材料的半导体层而发出相同颜色的光。
发光元件ED可以布置于彼此不同的电极RME上。第一发光元件ED1的两端部可以布置于第一电极RME1和第二电极RME2的电极扩展部RM_B上。以第一子像素SPX1为基准，第一发光元件ED1可以布置于第二电极线RM2的第二电极RME2上。第二发光元件ED2的两端部可以布置于第一电极RME1及第二电极RME2的电极扩展部RM_B上。
发光元件ED可以与连接电极CNE接触而与电极RME及过孔层VIA下部的导电层电连接，并被施加电信号而发出特定波长带的光。
第二绝缘层PAS2可以布置于多个发光元件ED、第一绝缘层PAS1及堤层BNL上。第二绝缘层PAS2可以直接相接于借由开放部OPA1、OPA2而暴露的堤层BNL的上表面。
多个连接电极CNE可以布置于电极RME及堤层BNL上。
第一连接电极CNE1可以布置于第一电极RME1上。第一连接电极CNE1可以与第一电极RME1部分重叠，并且可以从发光区域EMA横跨堤层BNL而布置于子区域SA1、SA2中。第二连接电极CNE2可以布置于第二电极RME2上。第二连接电极CNE2可以与第二电极RME2部分重叠，并且可以从发光区域EMA横跨堤层BNL而布置于子区域SA1、SA2中。
第三连接电极CNE3可以横跨发光区域EMA及堤层BNL而布置。第一延伸部CN_E1可以布置于第二电极线RM2的第二电极RME2上，第二延伸部CN_E2可以布置于第一电极RME1上。第一连接部CN_B1可以布置于堤层BNL上。
第一连接电极CNE1、第二连接电极CNE2和第三连接电极CNE3可以分别布置于第二绝缘层PAS2上，并可以与发光元件ED接触。第一连接电极CNE1可以与第一发光元件ED1的第一端部接触。第二连接电极CNE2可以与第二发光元件ED2的第二端部接触。在第三连接电极CNE3中，第一延伸部CN_E1可以与第一发光元件ED1的第二端部接触，并且第二延伸部CN_E2可以与第二发光元件ED2的第一端部接触。
连接电极CNE可以包括导电性物质。例如，可以包括ITO、IZO、ITZO、铝(Al)等。作为一示例，连接电极CNE可以包括透明导电性物质，从发光元件ED发出的光可以透过连接电极CNE而射出。
第三绝缘层PAS3可以布置于连接电极CNE上。
第一连接电极CNE1可以通过布置于子区域SA1、SA2中的第一接触部CT1与第一电极RME1接触，并且第二连接电极CNE2可以通过布置于子区域SA1、SA2中的第二接触部CT2与第二电极RME2接触。
在子像素SPXn中，第一连接电极CNE1和第二连接电极CNE2可以分别在布置有布线连接电极EP的第一子区域SA1中与电极RME1、RME2接触。相反，在与子像素SPXn在第一方向DR1的下侧上相邻的另一子像素SPXn中，第一连接电极CNE1和第二连接电极CNE2可以分别在未布置布线连接电极EP的第二子区域SA2中与电极RME1、RME2接触。
第一连接电极CNE1可以电连接到第一晶体管T1以被施加第一电源电压，并且第二连接电极CNE2可以电连接到第二电压布线VL2以被施加第二电源电压。第一连接电极CNE1和第二连接电极CNE2可以在发光区域EMA中与发光元件ED接触，以将电源电压传输到发光元件ED。
相反，第三连接电极CNE3可以不与电极RME直接连接。布置于第一延伸部CN_E1下部的第二电极RME2可以电连接到第二电压布线VL2，并且施加到第二电极RME2的第二电源电压可以不直接传输到第三连接电极CNE3。第三连接电极CNE3可以通过发光元件ED电连接到第一连接电极CNE1和第二连接电极CNE2。
图14是根据一实施例的发光元件的示意图。
参照图14，发光元件ED可以是发光二极管(Light Emitting diode)，具体地讲，发光元件ED可以是具有纳米(Nano-meter)至微米(Micro-meter)单位的尺寸且利用无机物构成的无机发光二极管。若在彼此对向的两个电极之间沿着特定方向形成电场，则发光元件ED可以对齐在形成有极性的所述两个电极之间。
根据一实施例的发光元件ED可以具有沿一方向延伸的形状。发光元件ED可以具有圆筒、杆(Rod)、线(Wire)、管(Tube)等形状。然而，发光元件ED的形态不限于此，发光元件ED可以具有正方体、长方体、六角柱形等多角柱形状，或者具有沿一方向延伸且外表面具有局部倾斜的形状等多样的形态。
发光元件ED可以包括掺杂有任意导电型(例如，p型或n型)掺杂剂的半导体层。半导体层可以通过接收由外部电源施加的电信号来发出特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37及绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。掺杂到第一半导体层31的n型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32将发光层36置于之间而布置于第一半导体层31上。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。掺杂到第二半导体层32的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
另外，在附图中示出了第一半导体层31和第二半导体层32利用一个层构成的情形，但不限于此。根据发光层36的物质，第一半导体层31和第二半导体层32还可以包括更多数量的层(例如，覆盖层(Clad layer)或拉伸应变阻挡减少(TSBR：Tensile strainbarrier reducing)层)。例如，发光元件ED还可以包括布置于第一半导体层31与发光层36之间或第二半导体层32与发光层36之间的另一半导体层。布置于第一半导体层31与发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN及InN以及应变层超晶格(Strained-layer superlattice)中的一种以上，并且布置于第二半导体层32与发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。
发光层36布置于第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构或多量子阱结构的物质。在发光层36包括多量子阱结构的物质的情况下，也可以是量子层(Quantum layer)和阱层(Well layer)彼此交替堆叠多个的结构。发光层36可以根据通过第一半导体层31及第二半导体层32施加的电信号，借由电子-空穴对的结合来发光。发光层36可以包括AlGaN、AlGaInN、InGaN等物质。尤其，在发光层36为量子层和阱层交替堆叠的多量子阱结构结构的情况下，量子层可以包括诸如AlGaN或AlGaInN等物质，阱层可以包括诸如GaN或AlInN等物质。
发光层36可以是能带隙(Band gap)大的类型的半导体物质和能带隙小的类型的半导体物质彼此交替堆叠的结构，也可以根据发出的光的波长带而包括不同的III族至V族半导体物质。发光层36发出的光不限于蓝色波长带的光，根据情况也可以发出红色、绿色波长带的光。
电极层37可以是欧姆(Ohmic)连接电极。然而，不限于此，也可以是肖特基(Schottky)连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个以上的电极层37，但不限于此，也可以省略电极层37。
当在显示装置10中发光元件ED与电极或连接电极电连接时，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO及ITZO中的至少一种。
绝缘膜38布置为包围上述多个半导体层及电极层的外表面。例如，绝缘膜38可以布置为至少包围发光层36的外表面，并可以形成为暴露发光元件ED的长度方向上的两端部。并且，绝缘膜38在与发光元件ED的至少一端部相邻的区域，剖面上的上表面也可以圆滑地形成。
绝缘膜38可以包括具有绝缘特性的物质，例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)及钛氧化物(TiOx)中的至少一种。在附图中，示例性示出了绝缘膜38形成为单层的情况，但不限于此，在若干实施例中，绝缘膜38也可以形成为多个层堆叠的多层结构。
绝缘膜38可以执行保护发光元件ED的半导体层及电极层的功能。绝缘膜38可以防止在发光层36与向发光元件ED传输电信号的电极直接接触的情况下在发光层36发生的电短路。并且，绝缘膜38可以防止发光元件ED的发光效率的降低。
并且，可以对绝缘膜38的外表面进行表面处理。发光元件ED可以以在预定的墨内分散的状态喷射到电极上而对齐。在此，为了使发光元件ED在墨内不与相邻的其他发光元件ED凝聚而维持分散的状态，绝缘膜38的表面可以进行疏水性或亲水性处理。
以下，对显示装置10的制造方法进行说明。
图15至图27是根据一实施例的显示装置的制造方法的按工艺步骤的剖面图。
以下，与图15至图27一起参照图1至图13对显示装置10的制造方法的按具体的工艺步骤的剖面图进行说明。
首先，参照图1至图8、图15及图16，形成从定义有多个子像素SPX1、SPX2、SPX3的基板部SUB上的子像素SPX1、SPX2、SPX3沿第一方向DR1延伸而布置的第一电极RME1及沿第二方向DR2与第一电极RME1隔开并沿第一方向DR1延伸的第二电极RME2。
将省略制造基板部SUB与电极RME1、RME2之间的诸如缓冲层BL之类的其他构成的方法的具体说明。
接着，参照图1至图8、图17及图18，在过孔层VIA及电极RME1、RME2上形成堤层。图17示出了第一电极RME1上的第一堤部BNL1'，图18示出了过孔层VIA上的第二堤部BNL2'。
接着，参照图1至图8、图19及图20，在堤层上形成第一绝缘层PAS1'。图19示出了第一堤部BNL1'上的第一绝缘层PAS1'，图20示出了第二堤部BNL2'上的第一绝缘层PAS1'。
接着，参照图1至图8、图21及图22，执行第一绝缘层PAS1'的蚀刻工艺。例如，所述蚀刻工艺可以是干式蚀刻工艺，但不限于此。如图21及图22所示，所述蚀刻工艺可以通过在图23及图24的第1-1堤部BNL1a及第2-2堤部BNL2b上的第一绝缘层PAS1'上布置半色调掩模的半色调掩模区域HTM并且在图24的第2-1堤部BNL2a上的第一绝缘层PAS1'上布置半色调掩模的全色调掩模区域FTM来进行。因此，可以形成包括图23及图24的开放部OPA1、OPA2的第一绝缘层PAS1。
接着，参照图1至图8、图25及图26，形成第二绝缘层PAS2。第二绝缘层PAS2可以布置于第一绝缘层PAS1及堤层BNL上。第二绝缘层PAS2可以直接相接于借由开放部OPA1、OPA2而暴露的堤层BNL的上表面BNL1as1、BNL2as1、BNL2bs1。
接着，如图1至图8和图27所示，在第二绝缘层PAS2上形成连接电极CNE。在图27示出了与第一堤部BNL1重叠的第一连接电极CNE1。
以下，参照其他附图对显示装置10的多样的实施例进行说明。
图28是示出根据另一实施例的堤层的布置的平面图。
参照图28，根据本实施例的显示装置的堤层BNL_1与根据图5至图8的实施例的不同之处在于，第一堤部BNL1_1沿第二方向DR2延伸，第二堤部BNL2_1沿第一方向DR1延伸，且第二堤部BNL2_1的第一方向DR1一侧端部与位于第二堤部BNL2_1的第一方向DR1一侧的第一堤部BNL1_1连接，第二堤部BNL2_1的第一方向DR1另一侧端部与位于第二堤部BNL2_1的第一方向DR1另一侧的第一堤部BNL1_1连接。
此外的说明在图5至图8和图9至图13中进行了叙述，以下，省略详细的说明。
图29是示出根据又一实施例的堤层的布置的平面图。
参照图29，根据本实施例的显示装置的堤层BNL_2与根据图5至图8的实施例的不同之处在于，仅利用图5至图8的第二堤部BNL2构成。
此外的说明在图5至图8和图9至图13中进行了叙述，以下，省略详细的说明。
以上，参照附图说明了本发明的实施例，但本发明所属技术领域中具有普通知识的人员可以理解，在不改变本发明的技术思想或必要特征的情况下，可以以其他具体形态实施。因此，应当理解，以上记述的实施例在所有方面都是示例性的，而不是限制性的。

Claims (10)

1.一种显示装置，包括：
基板部，定义有多个子像素；
第一电极，从所述基板部上的所述子像素沿第一方向延伸而布置；
第二电极，与所述基板部上的所述第一电极沿着与所述第一方向交叉的第二方向隔开，并沿所述第一方向延伸；
堤层，在所述第一电极和所述第二电极上沿所述第一方向和所述第二方向延伸，并包围多个所述子像素；
发光元件，布置于所述第一电极和所述第二电极上；
第一连接电极，布置于所述第一电极上并沿所述第一方向延伸；以及
第二连接电极，布置于所述第二电极上，沿所述第一方向延伸，与所述第一连接电极沿所述第二方向隔开，
其中，所述堤层包括：第一堤部，沿所述第二方向延伸；以及第二堤部，沿所述第一方向延伸，
所述第一堤部包括：第1-1堤部；以及第1-2堤部，与所述第1-1堤部在所述第一方向上连接且平均高度小于所述第1-1堤部，
所述第二堤部包括：第2-1堤部；第2-2堤部，与所述第2-1堤部在所述第二方向上连接且平均高度小于所述第2-1堤部；以及第2-3堤部，与所述第2-1堤部将所述第2-2堤部置于它们之间而隔开且平均高度小于所述第2-2堤部，
其中，所述第1-1堤部暴露所述第1-2堤部的侧表面的上端部，
所述第2-1堤部暴露所述第2-2堤部的侧表面的上端部，
所述第2-2堤部暴露所述第2-3堤部的侧表面的上端部。
2.根据权利要求1所述的显示装置，其中，
借由所述第1-1堤部而暴露的所述第1-2堤部的侧表面的上端部的长度与借由所述第2-2堤部而暴露的所述第2-3堤部的侧表面的上端部的长度相同。
3.根据权利要求2所述的显示装置，其中，
借由所述第2-2堤部而暴露的所述第2-3堤部的侧表面的上端部的长度小于借由所述第2-1堤部而暴露的所述第2-2堤部的侧表面的上端部的长度。
4.根据权利要求3所述的显示装置，其中，
所述第1-2堤部配备为多个，多个所述第1-2堤部将所述第1-1堤部置于之间而隔开。
5.根据权利要求4所述的显示装置，其中，
所述第2-2堤部配备为多个，多个所述第2-2堤部将所述第2-1堤部置于之间而隔开。
6.根据权利要求5所述的显示装置，其中，
所述第2-3堤部配备为多个，多个所述第2-3堤部将所述第2-1堤部及多个所述第2-2堤部置于之间而隔开。
7.根据权利要求3所述的显示装置，还包括：
第一绝缘层，布置于所述第一连接电极及所述第二连接电极与所述堤层之间。
8.根据权利要求7所述的显示装置，其中，
所述第一绝缘层与所述第1-2堤部重叠，且与所述第1-1堤部不重叠，
所述第一绝缘层与所述第2-3堤部重叠，且与所述第2-1堤部及所述第2-2堤部不重叠。
9.根据权利要求8所述的显示装置，其中，
所述第一绝缘层的侧表面在厚度方向上与所述第1-2堤部的侧表面及所述第2-3堤部的侧表面对齐。
10.根据权利要求8所述的显示装置，其中，
所述第一连接电极及所述第二连接电极分别与所述第一堤部重叠，所述第一连接电极及所述第二连接电极均与所述第二堤部不重叠。
CN202310224653.7A 2022-03-07 2023-03-07 显示装置 Pending CN116722013A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220029017A KR20230132031A (ko) 2022-03-07 2022-03-07 표시 장치 및 이의 제조 방법
KR10-2022-0029017 2022-03-07

Publications (1)

Publication Number Publication Date
CN116722013A true CN116722013A (zh) 2023-09-08

Family

ID=87849933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310224653.7A Pending CN116722013A (zh) 2022-03-07 2023-03-07 显示装置

Country Status (3)

Country Link
US (1) US20230282774A1 (zh)
KR (1) KR20230132031A (zh)
CN (1) CN116722013A (zh)

Also Published As

Publication number Publication date
US20230282774A1 (en) 2023-09-07
KR20230132031A (ko) 2023-09-15

Similar Documents

Publication Publication Date Title
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
CN116058105A (zh) 显示装置
CN116349015A (zh) 显示设备
CN116368617A (zh) 显示装置
CN221150022U (zh) 显示装置
CN219979570U (zh) 显示装置
CN116722013A (zh) 显示装置
CN219513108U (zh) 显示装置
CN220358090U (zh) 显示装置
CN220856577U (zh) 显示装置
US20230142777A1 (en) Display device
US20230124028A1 (en) Display device
CN115996597A (zh) 显示装置
CN116666414A (zh) 显示装置
CN116314235A (zh) 显示装置
KR20230014038A (ko) 표시 장치
CN116722012A (zh) 显示装置及该显示装置的制造方法
CN115701248A (zh) 显示装置
CN116709844A (zh) 显示装置
KR20220170386A (ko) 표시 장치
KR20230136819A (ko) 표시 장치 및 이의 제조 방법
KR20220113566A (ko) 표시 장치
KR20230121656A (ko) 표시 장치
KR20230028608A (ko) 표시 장치 및 이의 제조 방법
CN116490031A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication