CN116349015A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN116349015A
CN116349015A CN202280007143.8A CN202280007143A CN116349015A CN 116349015 A CN116349015 A CN 116349015A CN 202280007143 A CN202280007143 A CN 202280007143A CN 116349015 A CN116349015 A CN 116349015A
Authority
CN
China
Prior art keywords
electrode
pattern portion
light emitting
bank
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280007143.8A
Other languages
English (en)
Inventor
朴鲁卿
李炫旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116349015A publication Critical patent/CN116349015A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了显示设备。显示设备包括：发光区域；子区域，在第一方向上与发光区域间隔开；第一电极，在第一方向上延伸；第二电极，与第一电极间隔开并且在第一方向上延伸；第一绝缘层，设置在第一电极和第二电极上；发光元件，具有设置在第一电极或第二电极上的至少一端；第二绝缘层，包括设置在发光元件上并且在第一方向上延伸的第一图案部分以及设置在子区域中的第一基础部分；第一连接电极，设置在第一电极上并且与发光元件接触；以及第二连接电极，设置在第二电极上并且与发光元件接触，其中，第一图案部分跨过子区域和发光区域并且连接到第一基础部分。

Description

显示设备
技术领域
本公开涉及显示设备。
背景技术
随着多媒体技术的发展，显示设备变得越来越重要。因此，已经使用了各种显示设备，诸如有机发光二极管(OLED)显示设备、液晶显示(LCD)设备等。
典型的显示设备包括显示面板，诸如有机发光显示面板或液晶显示(LCD)面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机LED。
发明内容
技术问题
本公开的方面提供了一种可以防止设置在发光元件上的绝缘层的分层的显示设备。
应当注意，本公开的方面不限于上述方面，并且本公开的其他未提及的方面将由本领域技术人员从以下描述中清楚地理解。
技术方案
根据本公开的实施方式，显示设备包括：发射区域和辅助区域，辅助区域在第一方向上与发射区域隔开；第一电极和第二电极，第一电极在发射区域中并且在第一方向上延伸，第二电极在与第一方向交叉的第二方向上与第一电极隔开，第二电极在第一方向上延伸；第一绝缘层，在第一电极和第二电极上；多个发光元件，在第一绝缘层上并且具有在第一电极或第二电极上的至少一端；第二绝缘层，在多个发光元件上，并且包括在第一方向上延伸的第一图案部分和在辅助区域中的第一基础部分；以及第一连接电极和第二连接电极，第一连接电极在第一电极上并且与多个发光元件接触，第二连接电极在第二电极上并且与多个发光元件接触，其中，第一图案部分从发射区域延伸到辅助区域并且连接到第一基础部分。
显示设备还可以包括：第一堤，包括在发射区域中在第一方向上延伸的多个堤部分；以及第二堤，围绕发射区域和辅助区域，其中，第二绝缘层还可以包括在第二堤上并且连接到第一基础部分和第一图案部分的第二基础部分。
第一连接电极和第二连接电极可以定位成跨过发射区域和辅助区域，并且其中，第一图案部分可以在第一连接电极和第二连接电极之间在第一方向上延伸并且连接到第一基础部分。
第一连接电极和第二连接电极可以与第一图案部分的两侧接触，并且其中，第一图案部分的宽度可以小于多个发光元件的长度。
显示设备还可以包括：第三电极，在第一电极和第二电极之间并且在第一方向上延伸，其中，多个发光元件可以包括在第一电极和第三电极上的第一发光元件以及在第三电极和第二电极上的第二发光元件，其中，第二绝缘层的第一图案部分可以在第一发光元件上，并且其中，第二绝缘层还可以包括在第二发光元件上的第二图案部分和在第三电极上的第一支承图案部分。
第二绝缘层还可以包括在第二方向上延伸并且连接到第一图案部分和第二基础部分的第一桥接部分以及在第二方向上延伸并且连接到第二图案部分和第一支承图案部分的第二桥接部分，并且其中，第一桥接部分和第二桥接部分的在第一方向上测量的宽度可以大于第一图案部分和第二图案部分的在第二方向上测量的宽度。
第一支承图案部分可以在第三电极上在第一方向上延伸，并且其中，第一支承图案部分的在第二方向上测量的宽度可以大于第一桥接部分和第二桥接部分的在第一方向上测量的宽度。
第一堤的多个堤部分中的每一个可以具有在第一方向上延伸并且比发射区域长的长度，其中，第二堤的在发射区域和辅助区域之间的部分可以在显示设备的厚度方向上与多个堤部分重叠，并且第二基础部分可以不在第二堤的与多个堤部分重叠的部分上。
显示设备还可以包括：第三电极，在第一电极和第二电极之间；第四电极，在第二方向上与第二电极隔开；第三连接电极，定位成跨过第一电极和第三电极；第四连接电极，定位成跨过第三电极和第四电极；以及第五连接电极，定位成跨过第四电极和第二电极，其中，多个发光元件可以包括：第一发光元件，在第一电极和第三电极上并且与第一连接电极和第三连接电极接触；第二发光元件，在第二电极和第四电极上并且与第二连接电极和第五连接电极接触；第三发光元件，在第一电极和第三电极上并且与第三连接电极和第四连接电极接触；以及第四发光元件，在第二电极和第四电极上并且与第四连接电极和第五连接电极接触。
第二绝缘层的第一图案部分可以在第一发光元件上，并且其中，第二绝缘层还可以包括：第二图案部分，在第二发光元件上；第三图案部分，在第三发光元件上；第四图案部分，在第四发光元件上；第一支承图案部分，与第二电极和第三电极部分地重叠并且在第一方向上延伸；以及多个桥接部分，在第二方向上延伸并且连接到第一支承图案部分以及第一图案部分、第二图案部分、第三图案部分和第四图案部分中的一个。
多个桥接部分可以包括：第二桥接部分，将第二图案部分与第一支承图案部分连接；第三桥接部分，将第三图案部分与第一支承图案部分连接；以及第四桥接部分，将第四图案部分与第一支承图案部分连接。
第二绝缘层还可以包括第二支承图案部分和第三支承图案部分，第二支承图案部分和第三支承图案部分在发射区域内在第一方向上延伸，并且在第二方向上彼此隔开，且第一支承图案部分在第二支承图案部分和第三支承图案部分之间，其中，多个桥接部分可以包括：第一桥接部分，连接到第一图案部分和第二支承图案部分；其中，第五桥接部分，连接到第四图案部分和第三支承图案部分；以及其中，第六桥接部分，连接到第三图案部分和第二支承图案部分。
第二绝缘层的第一图案部分的在第二方向上测量的宽度可以小于第一图案部分的厚度。
根据本公开的实施方式，显示设备包括：多个电极，在第一方向上延伸并且在与第一方向交叉的第二方向上彼此隔开，多个电极包括第一电极、在第二方向上与第一电极隔开的第二电极、在第一电极和第二电极之间第三电极以及在第二方向上与第二电极隔开的第四电极；第一绝缘层，在多个电极上；多个第一发光元件和多个第二发光元件，多个第一发光元件具有在第一电极和第三电极上的两端并且沿着第一方向布置，多个第二发光元件具有在第二电极和第四电极上的两端并且沿着第一方向布置；以及第二绝缘层，包括：第一图案部分，在第一发光元件上并且在第一方向上延伸，第二图案部分，在第二发光元件上并且在第一方向上延伸，以及第一支承图案部分，部分地位于第二电极和第三电极上并且在第一方向上延伸，其中，第二绝缘层包括多个桥接部分，多个桥接部分具有在第二方向上延伸并且连接到第一图案部分、第二图案部分和第一支承图案部分中的至少一个的形状。
第一图案部分和第二图案部分的在第二方向上测量的第一宽度可以小于多个第一发光元件和多个第二发光元件的长度，多个桥接部分的在第一方向上测量的第二宽度可以大于第一图案部分和第二图案部分的第一宽度，并且其中，第一支承图案部分的在第二方向上测量的第三宽度可以大于多个桥接部分的在第一方向上测量的第二宽度。
第一图案部分和第二图案部分的厚度可以大于第一图案部分和第二图案部分的第一宽度。
显示设备还可以包括：第一堤，与多个电极重叠并且包括在第一方向上延伸的多个堤部分；以及第二堤，围绕发射区域和辅助区域，多个第一发光元件和多个第二发光元件位于发射区域中，辅助区域在第一方向上与发射区域隔开，其中，第二绝缘层还可以包括在辅助区域中的第一基础部分和在第二堤上的第二基础部分，并且其中，第一图案部分和第二图案部分中的每一个可以从发射区域延伸到辅助区域并且可以连接到第一基础部分。
第二绝缘层还可以包括在第二方向上延伸并且连接到第一图案部分和第二基础部分的第一桥接部分。
第二绝缘层还可以包括：第三图案部分，在第一方向上与第一图案部分隔开；第四图案部分，在第一方向上与第二图案部分隔开；以及第二支承图案部分和第三支承图案部分，在第一方向上延伸并且在第二方向上彼此隔开，且第一支承图案部分在第二支承图案部分和第三支承图案部分之间，并且多个桥接部分可以包括：第一桥接部分，连接到第一图案部分和第二支承图案部分；第二桥接部分，连接到第二图案部分和第一支承图案部分；第三桥接部分，连接到第三图案部分和第一支承图案部分；以及第四桥接部分，连接到第四图案部分和第一支承图案部分。
多个桥接部分还可以包括：第五桥接部分，连接到第四图案部分和第三支承图案部分；以及第六桥接部分，连接到第三图案部分和第二支承图案部分。
其它实施方式的细节包括在详细描述和附图中。
有益效果
根据一个实施方式的显示设备可以具有防止固定发光元件的绝缘层的分层的结构，即使该绝缘层具有与长度相比薄的线宽。绝缘层可以包括用于固定发光元件的图案部分、具有比图案部分的宽度大的宽度的支承图案以及桥接部分。显示设备可以具有防止在已经形成绝缘层之后的后续工艺期间发光元件上的绝缘层的部分被分层的结构，使得它可以防止发光元件和绝缘层的部分被分层或分离并作为颗粒残留。
根据实施方式的效果不受以上例示的内容的限制，并且更多的各种效果包括在本公开中。
附图说明
图1是根据本公开的实施方式的显示设备的平面图。
图2是示出根据本公开的实施方式的显示设备的像素的平面图。
图3是示出设置在图2的像素中的第一堤部分、第二堤部分、多个电极和第二绝缘层的相对布置的平面图。
图4是示出设置在图2的像素中的第一堤部分、第二堤部分、多个连接电极和第二绝缘层的相对布置的平面图。
图5是沿着图2的线Q1-Q1'截取的剖视图。
图6是沿着图2的线Q2-Q2'截取的剖视图。
图7是图2的部分A1的放大视图。
图8是示出根据本公开的实施方式的发光元件的剖面立体图。
图9是示出根据本公开的实施方式的显示设备的子像素的平面图。
图10是沿着图9的线Q3-Q3'截取的剖视图。
图11是图9的部分A2的放大视图。
图12是示出根据本公开的实施方式的显示设备的子像素的平面图。
图13是示出设置在图12的子像素中的第一堤部分、第二堤部分、多个连接电极和第二绝缘层的相对布置的平面图。
图14是沿着图12的线Q4-Q4'截取的剖视图。
图15是图12的部分A3的放大视图。
图16是图12的部分A4的放大视图。
图17是图12的部分A5的放大视图。
图18是示出根据本公开的实施方式的显示设备的子像素的平面图。
图19是沿着图18的线Q5-Q5'截取的剖视图。
图20是示出根据本公开的实施方式的显示设备的子像素的平面图。
图21是沿着图20的线Q6-Q6'截取的剖视图。
图22是沿着图20的线Q7-Q7'截取的剖视图。
图23是示出根据本公开的实施方式的显示设备的子像素的平面图。
图24是图23的部分A6的放大视图。
图25是图23的部分A7的放大视图。
图26是沿着图24的线Q8-Q8'和图25的线Q9-Q9'截取的剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，在附图中示出了本公开的优选实施方式。然而，本公开可以以不同的形式来实施，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻和完整的，并且将向本领域技术人员完全传达本公开的范围。
还应当理解，当层被称为在另一层或衬底“上”时，它可以直接在另一层或衬底上，或者也可以存在居间层。在整个说明书中，相同的附图标记表示相同的组件。
应当理解，尽管可以在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参考附图描述实施方式。
图1是根据本公开的实施方式的显示设备的平面图。
参考图1，显示设备10显示运动图像和/或静止图像。显示设备10可以指提供显示屏的任何电子设备。例如，显示设备10可以包括电视机、膝上型计算机、监视器、电子广告牌、物联网(IoT)设备、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示设备、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航设备、游戏机和数码相机、便携式摄像机等。
显示设备10包括用于提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下面的描述中，无机发光二极管显示面板被用作显示面板10的示例，但是本公开不限于此。可以采用任何其它显示面板，只要本公开的精神和范围可以等同地应用即可。
显示设备10的形状可以以各种方式修改。例如，显示设备10可以具有诸如具有较长横向边的矩形、具有较长纵向边的矩形、正方形、具有圆润拐角(顶点)的四边形、其它多边形、圆形等的形状。显示设备10的显示区域DPA的形状也可以类似于显示设备10的整体形状。在图1中示出的示例中，显示设备10具有矩形形状，该矩形形状具有第二方向DR2上的较长边。
显示设备10可以包括显示区域DPA和沿着显示区域DA的边缘或周边围绕显示区域DA的非显示区域NDA。在显示区域DPA中，可以显示图像。在非显示区域NDA中，不显示图像。显示区域DPA可以被称为有效区域，而非显示区域NDA也可以被称为非有效(例如，无效)区域。显示区域DPA通常可以占据显示设备10的中央(或中央区域)的大部分。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置成矩阵。例如，多个像素PX可以沿着矩阵的行和列布置。当从顶部观察时，每个像素PX的形状可以是但不限于矩形或正方形。每个像素可以具有菱形形状，该菱形形状具有相对于一方向倾斜的边。像素PX可以布置成条状布置结构或
Figure BDA0004197621110000081
布置结构，但本公开不限于此。像素PX中的每一个可以包括发射特定波长带的光的至少一个发光元件以真实颜色。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕(例如，可以围绕)显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个边相邻。非显示区域NDA可以形成显示设备10的边框。包括在显示设备10中的线或电路驱动器可以设置在非显示区域NDA中的每一个中，或者外部设备可以安装。
图2是示出根据本公开的实施方式的显示设备的像素的平面图。图2示出了像素PX和在第一方向DR1上与其相邻的另一像素PX的一部分。
参考图2，显示设备10的多个像素PX中的每一个可以包括多个子像素SPXn，其中n是从1到3的整数。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，应当理解，本公开不限于此。所有子像素SPXn可以发射相同颜色的光。根据本公开的实施方式，子像素SPXn可以发射蓝光。尽管在图2中所示的示例中，单个像素PX包括三个子像素SPXn，但是本公开不限于此。在一个或多个其它实施方式中，像素PX可以包括多于三个的子像素SPXn。
显示设备10的子像素SPXn中的每一个可以包括发射区域EMA和非发射区域。在发射区域EMA中，发光二极管ED设置成发射特定波长带的光。在非发射区域中，不设置发光二极管ED，并且从发光二极管ED发射的光不会到达，并且因此没有光从其射出。
发射区域可以包括其中设置有发光二极管ED的区域，并且还可以包括与发光二极管ED相邻从发光元件ED发射的光出射的区域。然而，应当理解，本公开不限于此。发射区域EMA还可以包括其中从发光二极管ED发射的光被其它元件反射或折射以离开的区域。多个发光二极管ED可以设置在子像素SPXn中的每一个中，并且发射区域可以包括设置发光元件的区域和相邻区域。
尽管在图2中所示的示例中，子像素SPXn的发射区域EMA具有均匀的面积，但是本公开不限于此。在一些实施方式中，子像素SPXn的发射区域EMA可以具有不同的面积，这取决于从设置在相应子像素中的发光二极管ED发射的光的颜色或波长带。
子像素SPXn中的每一个还可以包括设置在非发射区域中的辅助区域SA。辅助区域SA可以设置在发射区域EMA的第一方向DR1上的下侧上，并且可以设置在沿第一方向DR1彼此相邻的子像素SPXn的发射区域EMA之间。例如，多个发射区域EMA和辅助区域SA可以沿着第二方向DR2重复布置，并且可以沿着第一方向DR1交替布置。然而，应当理解，本公开不限于此。多个像素PX的发射区域EMA和辅助区域SA可以具有与图2的布置不同的布置。发光二极管ED不设置在辅助区域SA中，并且因此光不从其射出。设置在子像素SPXn中的电极RME可以部分地设置在辅助区域SA中。设置在不同子像素SPXn中的电极RME可以设置成在辅助区域SA的分离区域ROP处彼此分离。
第二堤BNL2设置在发射区域EMA和辅助区域SA之间。当从顶部观察时，第二堤BNL2可以在显示区域DPA的整个表面上设置成包括在第一方向DR1和第二方向DR2上延伸的部分的晶格图案。第二堤BNL2可以沿着子像素SPXn中的每一个的边界设置，以将相邻的子像素SPXn彼此区分开。此外，第二堤BNL2可以设置成围绕(例如，可以围绕)设置在子像素SPXn中的每一个中的发射区域EMA，以将它们区分开。发射区域EMA之间的距离、辅助区域SA之间的距离以及发射区域EMA和辅助区域SA之间的距离可以根据第二堤BNL2的宽度而变化。
图3是示出设置在图2的像素中的第一堤部分、第二堤部分、多个电极和第二绝缘层的相对布置的平面图。图4是示出设置在图2的像素中的第一堤部分、第二堤部分、多个连接电极和第二绝缘层的相对布置的平面图。图5是沿着图2的线Q1-Q1'截取的剖视图。图6是沿着图2的线Q2-Q2'截取的剖视图。图7是图2的部分A1的放大视图。
图3和图4仅描绘了设置在一个像素PX中的多个层中的一些。图5示出了穿过设置在第一子像素SPX1中的发光二极管ED的两端的截面。图6是示出穿过位于第一子像素SPX1的辅助区域SA中的分离区域ROP的截面的视图。图7是发射区域EMA和辅助区域SA之间的部分的放大视图。
结合图2参考图3至图5，显示设备10可以包括第一衬底SUB、设置在第一衬底SUB上的半导体层、多个导电层和多个绝缘层。半导体层、导电层和绝缘层可以形成显示设备10的电路层CCL和显示元件层。
例如，第一衬底SUB可以是绝缘衬底。第一衬底SUB可以由诸如玻璃、石英和聚合物树脂的绝缘材料制成。第一衬底SUB可以是刚性衬底或者是可以弯曲、折叠或卷曲的柔性衬底。
第一导电层可以设置在第一衬底SUB上。第一导电层包括底部金属层BML。底部金属层BML设置成在第一衬底SUB的厚度方向(例如，第三方向DR3)上与第一晶体管T1的有源层ACT1重叠。底部金属层BML可以包括阻挡光的材料，并且因此可以防止光进入第一晶体管T1的有源层ACT1。然而，在一些实施方式中，可以去除底部金属层BML。
缓冲层BL可以设置在底部金属层BML和第一衬底SUB上。缓冲层BL可以形成在第一衬底SUB上，以保护像素PX的晶体管不受渗透通过第一衬底SUB(其易于被湿气渗透)的湿气的影响，并且还可以提供平坦的表面。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT。有源层ACT可以设置成在第三方向DR3上与稍后将描述的第二导电层的栅电极G1部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在其它实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)、铟镓锌氧化物(IGZO)、铟镓锌锡氧化物(IGZTO)等中的至少一种。
尽管在图5中，仅一个第一晶体管T1设置在显示设备10的子像素SPXn中，但是本公开不限于此。更多数量的晶体管可以包括在显示设备10中。
第一栅极绝缘体GI设置在半导体层和缓冲层BL上。第一栅极绝缘体GI可以用作第一晶体管T1的栅极绝缘膜。
第二导电层设置在第一栅极绝缘体GI上。第二导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以设置成使得其在第一衬底SUB的厚度方向(例如，第三方向DR3)上与有源层ACT的沟道区域重叠。
第一层间电介质层IL1设置在第二导电层和第一栅极绝缘体GI上。第一层间电介质层IL1可以用作第二导电层和设置在其上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层设置在第一层间电介质层IL1上。第三导电层可以包括第一电压线VL1、第二电压线VL2以及多个导电图案CDP1和CDP2。
高电平电压(或第一电源电压)可以施加到第一电压线VL1以传输到第一电极RME1，并且低电平电压(或第二电源电压)可以施加到第二电压线VL2以传输到第二电极RME2。第一电压线VL1的一部分可以通过穿过第一层间电介质层IL1和第一栅极绝缘体GI的接触孔与第一晶体管T1的有源层ACT接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第二电压线VL2可以直接连接到稍后将描述的第二电极RME2。
第一导电图案CDP1可以通过穿过第一层间电介质层IL1和第一栅极绝缘体GI的接触孔与第一晶体管T1的有源层ACT接触。此外，第一导电图案CDP1可以通过穿过第一层间电介质层IL1、第一栅极绝缘体GI和缓冲层BL的另一个接触孔与底部金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。
第二导电图案CDP2可以连接到稍后将描述的第一电极RME1。此外，第二导电图案CDP2可以通过第一导电图案CDP1电连接到第一晶体管T1。尽管在图5中第一导电图案CDP1和第二导电图案CDP2彼此隔开，但是在一些实施方式中，第二导电图案CDP2可以与第一导电图案CDP1一体以形成单个图案。第一晶体管T1可以将从第一电压线VL1施加的第一电源电压传输到第一电极RME1。
尽管在附图中第一导电图案CDP1和第二导电图案CDP2形成在相同的层上，但是本公开不限于此。在一些实施方式中，第二导电图案CDP2可以形成为与第一导电图案CDP1不同的导电层，例如，形成为设置在第三导电层上方的第四导电层且一些绝缘层在第三导电层和第四导电层之间。在这种情况下，第一电压线VL1和第二电压线VL2也可以形成为第四导电层而不是第三导电层。第一电压线VL1可以通过不同的导电图案电连接到第一晶体管T1的漏电极D1。
缓冲层BL、第一栅极绝缘体GI和第一层间电介质层IL1可以由彼此交替堆叠的多个无机层组成。例如，缓冲层BL、第一栅极绝缘层GI和第一层间电介质层IL1可以由其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)中的至少一种的无机层彼此堆叠的双层或由其中它们彼此交替堆叠的多层构成。然而，应当理解，本公开不限于此。缓冲层BL、第一栅极绝缘层GI和第一层间电介质层IL1可以由包括上述绝缘材料的单个无机层构成。此外，在一些实施方式中，第一层间电介质层IL1可以由诸如聚酰亚胺(PI)的有机绝缘材料制成。
第二导电层和第三导电层可以由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金的单层或多层组成。然而，应当理解，本公开不限于此。
通孔层VIA设置在第三导电层上。通孔层VIA可以包括有机绝缘材料，例如诸如聚酰亚胺(PI)的有机绝缘层材料，以提供平坦表面。
多个电极RME:RME1和RME2、多个第一堤BNL1和第二堤BNL2、多个发光二极管ED以及多个连接电极CNE:CNE1和CNE2作为显示元件层设置在通孔层VIA上。此外，多个钝化层PAS1和PAS2可以设置在通孔层VIA上。
第一堤BNL1可以直接设置在通孔层VIA上。第一堤BNL1可以设置在子像素SPXn的发射区域EMA中，可以具有在第一方向DR1上延伸的形状，并且可以在第二方向DR2上彼此隔开。例如，第一堤BNL1可以包括设置在发射区域EMA的中央(或中央区域)的一侧(例如，左侧)上的第一堤部分BN1以及设置在发射区域EMA的中央的相对侧(例如，左侧)上的第二堤部分BN2。
第一堤BNL1的堤部分BN1和BN2可以具有相同的宽度，但是本公开不限于此。堤部分BN1和BN2中的一些可以具有与堤部分BN1和BN2中的其它一些不同的宽度。在第一方向DR1上延伸的第一堤BNL1的堤部分BN1和BN2的长度可以小于由第二堤部分BNL2围绕的发射区域EMA的第一方向DR1上的长度。第一堤BNL1可以设置在每个子像素SPXn的发射区域EMA中，以形成岛状图案，该岛状图案具有小宽度并且在显示区域DPA的前表面上在一个方向上延伸。多个发光二极管ED可以设置在彼此隔开的相邻堤部分BN1和BN2之间。
第一堤BNL1可以具有从通孔层VIA的上表面至少部分地突出的结构。第一堤BNL1的突出部分可以具有倾斜或曲化的侧表面。与图5中所示的那些不同，第一堤BNL1的元件可以具有在剖视图中具有曲化外表面的半圆形或半椭圆形的形状。第一堤BNL1可以包括但不限于有机绝缘材料，诸如聚酰亚胺(PI)。
多个电极RME具有在一方向上延伸的形状，并且设置在子像素SPXn中的每一个中。多个电极RME可以在第一方向DR1上延伸，以设置成跨过子像素SPXn的发射区域EMA和辅助区域SA，并且它们可以沿着第二方向DR2彼此隔开。显示设备10可以包括设置在子像素SPXn中的每一个上的第一电极RME1和第二电极RME2。第一电极RME1设置在发射区域EMA的中央(或中央区域)的左侧上，并且第二电极RME2在第二方向DR2上与第一电极RME1隔开，并且设置在发射区域EMA的右侧上。
第一电极RME1的一部分可以设置在第一堤部分BN1上，并且第二电极RME2的一部分可以设置在第二堤部分BN2上。多个电极RME:RME1和RME2可以分别至少设置在堤部分BN1和BN2的倾斜侧表面上。根据本公开的实施方式，多个电极RME的在第二方向DR2上测量的宽度可以小于堤部分BN1和BN2的在第二方向DR2上测量的宽度。电极RME中的每一个可以设置成覆盖第一堤BNL1的至少一个侧表面，以反射从发光二极管ED发射的光。在第二方向DR2上彼此隔开的电极RME之间的距离可以小于堤部分BN1和BN2之间的距离。电极RME中的每一个的至少一部分可以直接设置在通孔层VIA上，使得它们可以设置在相同的平面处。
此外，第一电极RME1和第二电极RME2可以分别通过第一电极接触孔CTD和第二电极接触孔CTS连接到第三导电层，第一电极接触孔CTD和第二电极接触孔CTS形成在使得它们在第三方向DR3上与第二堤BNL2重叠的位置处。第一电极RME1可以通过穿过其之下的通孔层VIA的第一接触孔CTD与第二电极图案CDP2接触。第二电极RME2可以通过穿过其之下的通孔层VIA的第二接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第二电极图案CDP2和第一电极图案CDP1电连接到第一晶体管T1以接收第一电源电压。第二电极RME2可以电连接到第二电压线VL2以接收第二电源电压。尽管在图5中第一电极接触孔CTD和第二电极接触孔CTS形成在第二堤BNL2之下，但是本公开不限于此。电极接触孔CTD和CTS可以设置在发射区域EMA中或辅助区域SA中。
设置在沿第一方向DR1彼此相邻的不同子像素SPXn中的电极RME可以在辅助区域SA中的分离区域ROP处彼此隔开。电极RME的这种布置可以通过形成在第一方向DR1上延伸的单个电极线并在其上设置发光二极管ED，并且然后在随后的工艺期间将电极线分离成多个部分来形成。电极线可以在制造显示设备10的工艺期间用于在子像素SPXn中产生电场以对准发光二极管ED。
在对准发光二极管ED之后，电极线在分离区域ROP处分离，使得可以形成在第一方向DR1上彼此隔开的多个电极RME。分离电极线的工艺可以在稍后将描述的形成第二绝缘层PAS2的工艺之后进行，并且如图6中所示，第二绝缘层PAS2可以不设置在分离区域ROP处。第二绝缘层PAS2可以在分离电极线的工艺中用作掩模图案。
多个电极RME可以电连接到发光二极管ED。电极RME可以通过下面将描述的连接电极CNE(即，CNE1和CNE2)连接到发光二极管ED，并且可以将从其之下的导电层施加的电信号传输到发光二极管ED。
电极REM中的每一个可以包括具有高反射率(例如，反射性)的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)和铝(Al)的金属作为具有高反射率的材料，并且可以是包括铝(Al)、镍(Ni)、镧(La)等的合金。电极RME可以将从发光二极管ED发射并且朝向第一堤部分BNL1的侧表面行进的光朝向子像素SPXn中的每一个的上侧反射。
然而，应当理解，本公开不限于此。电极RME还可以包括透明导电材料。例如，电极RME中的每一个可以包括诸如ITO、IZO和ITZO的材料。在一些实施方式中，电极RME1和RME2中的每一个可以具有其中透明导电材料的一个或多个层和具有高反射率的一个或多个金属层彼此堆叠的结构，或者可以由包括它们的单个层组成。例如，电极RME中的每一个可以具有堆叠结构，诸如ITO/Ag/ITO/、ITO/Ag/IZO或ITO/Ag/ITZO/IZO。
第一钝化层PAS1设置在通孔层VIA、第一堤BNL1和多个电极RME上。第一钝化层PAS1可以设置在通孔层VIA上以覆盖多个电极RME和第一堤BNL1。此外，第一钝化层PAS1可以不设置在辅助区域中的分离区域ROP处，在分离区域ROP处，在第一方向DR1上彼此相邻的电极RME彼此隔开。第一钝化层PAS1可以保护多个电极RME，并且可以使不同的电极RME彼此绝缘。此外，第一绝缘层PAS1还可以防止设置在其上的发光二极管ED与其它元件接触并损坏。
在实施方式中，第一绝缘层PAS1可以具有台阶，使得第一绝缘层PAS1的上表面的一部分在沿第二方向DR2彼此隔开的电极RME之间凹入。发光二极管ED可以设置在第一绝缘层PAS1的上表面的台阶处，并且可以在发光二极管ED和其下方的第一绝缘层PAS1之间形成空间。
第一钝化层PAS1可以包括暴露电极RME中的每一个的上表面的一部分的多个接触部CT1和CT2。多个接触部CT1和CT2可以穿过第一绝缘层PAS1，并且稍后描述的连接电极CNE可以与通过接触部CT1和CT2暴露的电极RME接触。
第二堤BNL2可以设置在第一钝化层PAS1上。当从顶部观察时，第二堤BNL2可以设置成包括在第一方向DR1和第二方向DR2上延伸的部分的晶格图案，并且可以设置在子像素SPXn的边界处，以将相邻的子像素SPXn彼此区分开。此外，第二堤BNL2可以设置成围绕发射区域EMA和辅助区域SA，并且通过第二堤BNL2限定和开口的区域可以分别是发射区域EMA和辅助区域SA。
第二堤BNL2可以具有预定的高度。在一些实施方式中，第二堤BNL2的上表面可以高于第一堤BNL1的上表面，并且其厚度可以等于或大于第一堤BNL1的厚度。在制造显示设备10的工艺的喷墨印刷工艺期间，第二堤BNL2可以防止墨水溢出到相邻的子像素SPXn中。第二堤BNL2可以将不同的子像素SPXn彼此分离，使得其中分散有不同发光二极管ED的墨水不混合。与第一堤BNL1一样，第二堤BNL2可以包括但不限于聚酰亚胺。
发光二极管ED可以设置在第一钝化层PAS1上。发光二极管ED可以包括在平行于第一衬底SUB的上表面的方向上设置在第一衬底SUB的上表面上的多个层。显示设备10的发光元件30可以布置成使得它们平行于第一衬底SUB延伸。包括在发光元件30中的多个半导体层可以顺序设置在平行于第一衬底SUB的上表面的方向上。然而，应当理解，本公开不限于此。在一些实施方式中，当发光二极管ED具有不同的结构时，多个层可以设置在垂直于第一衬底SUB的方向上。
发光二极管ED可以在不同的堤部分BN1和BN2之间设置在沿第二方向DR2彼此隔开的电极RME上。发光二极管ED可以在电极RME延伸的第一方向DR1上彼此隔开，并且可以彼此基本上平行地对准。发光二极管ED可以具有在一方向上延伸的形状，并且可以具有大于在第二方向DR2上彼此隔开的电极RME之间的最短距离的长度。发光二极管ED中的每一个的至少一端可以设置在不同的电极RME中的一个上，或者其两端可以设置在不同的电极RME上。电极RME延伸的方向可以基本上垂直于发光二极管ED延伸的方向。然而，应当理解，本公开不限于此。发光二极管ED可以与电极RME延伸的方向倾斜地定向。
设置在子像素SPXn中的每一个中的发光二极管ED可以包括多个半导体层，并且可以根据半导体层的材料发射不同波长带的光。然而，应当理解，本公开不限于此。设置在子像素SPXn中的每一个中的发光二极管ED可以包括由相同材料制成的半导体层，并且可以发射相同颜色的光。发光二极管ED可以包括掺杂有不同导电类型的杂质的半导体层，并且可以对准成使得它们的端部根据在电极RME之上产生的电场而指向特定的方向。发光二极管ED中的每一个的彼此相对的第一端和第二端可以相对于半导体层中的一个限定。例如，发光二极管ED的设置在第一电极RME1上的部分可以是第一端，而发光二极管ED的设置在第二电极RME2上的部分可以是第二端。在其中显示设备10包括更多数量的电极RME的实施方式中，设置在不同电极RME上的发光二极管ED可以具有指向不同定向的第一端。
发光二极管ED可以与连接电极CNE:CNE1和CNE2接触，使得发光二极管ED可以电连接到连接电极CNE:CNE1和CNE2。当发光二极管ED中的每一个的半导体层的一部分在它们延伸的方向的一侧上的端表面处暴露时，半导体层的暴露部分可以与连接电极CNE接触。发光二极管ED中的每一个可以通过连接电极CNE电连接到电极RME和通孔层VIA之下的导电层，并且电信号可以施加到发光二极管ED中的每一个，从而可以发射特定波长范围的光。
第二绝缘层PAS2可以设置在多个发光二极管ED、第二堤BNL2以及辅助区域SA上。第二绝缘层PAS2可以包括第一图案部分PT1，第一图案部分PT1在第一方向DR1上延伸并且设置在多个发光二极管ED上。第一图案部分PT1可以设置在第一堤部分BN1和第二堤部分BN2之间以部分地围绕发光二极管ED的外表面，从而使发光二极管ED的两侧或两端暴露。当从顶部观察时，第一图案部分PT1可以在每个子像素SPXn中形成线性或岛状图案。在制造显示设备10的工艺期间，第二绝缘层PAS2的第一图案部分PT1可以保护发光二极管ED并固定发光二极管ED。此外，第一图案部分PT1可以设置成填充发光二极管ED和其之下的第一钝化层PAS1之间的空间。
第二绝缘层PAS2的第一图案部分PT1可以通过对完全设置在子像素SPXn上的有机绝缘材料图案化以暴露发光二极管ED的两端来形成。由于第一图案部分PT1具有在暴露发光二极管ED的两端的同时在第一方向DR1上延伸的形状，因此第一方向DR1上的长度可以大于在第二方向DR2上测量的宽度。此外，如稍后将描述的，第二绝缘层PAS2包括有机绝缘材料，并且其厚度(例如，第一图案部分PT1的厚度)可以大于在第二方向DR2上测量的宽度。具有这种形状的第一图案部分PT1可以在随后的工艺中容易地分层。第二绝缘层PAS2可以具有拥有较大宽度并连接到第一图案部分PT1的部分，以防止第一图案部分PT1的分层。
根据本公开的实施方式，第二绝缘层PAS2可以包括设置在辅助区域SA中的第一基础部分BP1以及设置在第二堤BNL2上的第二基础部分BP2。设置在发射区域EMA中的第一图案部分PT1可以在第一方向DR1上延伸，以连接到第一基础部分BP1或第二基础部分BP2。
第一基础部分BP1可以设置在辅助区域SA的除了分离区域ROP和设置连接电极CNE的位置之外的整个表面上，这将在后面描述。在分离区域ROP中，在形成第二绝缘层PAS2之后，可以执行分离其之下的电极RME的工艺。因此，第一基础部分BP1可以不设置在分离区域ROP中。此外，因为连接电极CNE设置在未设置第二绝缘层PAS2的位置处，并且设置在第二绝缘层PAS2的侧表面之上，所以第一基础部分BP1可以在第一衬底SUB的厚度方向上不与连接电极CNE重叠。
第二基础部分BP2设置在第二堤部分BNL2上。类似于第二堤BNL2，第二基础部分BP2可以包括在第一方向DR1上延伸的部分、在第二方向DR2上延伸的部分以及在第二方向DR2上突出的部分。第二基础部分BP2可以在沿第二方向DR2彼此相邻的子像素SPXn之间在第一方向DR1上延伸，并且可以在沿第一方向DR1彼此相邻的子像素SPXn之间在第二方向DR2上延伸。第二基础部分BP2的在第一方向DR1上延伸的部分的一部分可以在第三方向DR3上突出，以设置在每个子像素SPXn的发射区域EMA和辅助区域SA之间的第二堤BNL2上。因为连接电极CNE在每个子像素SPXn的发射区域EMA和辅助区域SA之间设置在第二堤部分BNL2上，所以第二基础部分BP2的在第一方向DR1上延伸的部分的一部分可以设置在第二堤BNL2上，使得它不与连接电极CNE重叠(例如，参见图6)。在由第二堤BNL围绕的辅助区域SA的边界处，第一基础部分BP1和第二基础部分BP2可以彼此接触。
第一基础部分BP1和第二基础部分BP2中的每一个可以具有与第一图案部分PT1的厚度相等的厚度，并且可以具有在第二方向DR2上测量的比第一图案部分的宽度更大的宽度。虽然第一图案部分PT1的宽度小于发光二极管ED的长度，但是第一基础部分BP1和第二基础部分BP2的宽度可以大于第二堤BNL2的宽度，或者可以等于由第二堤部分BNL2围绕的区域的宽度。与第一图案部分PT1相比，第一基础部分BP1和第二基础部分BP2不分层，而是可以牢固地设置在第一钝化层PAS1和第二堤部分BNL2上。
如图7中所示，第一图案部分PT1可以在第一方向DR1上延伸，以超出第二堤BNL2延伸到第一基础部分BP1。第一图案部分PT1在第一方向DR1上的一侧可以连接到设置在第二堤部分BNL2上的第二基础部分BP2，并且其在第一方向DR1上的另一侧可以延伸到辅助区域SA以连接到第一基础部分BP1。第一图案部分PT1的一侧可以连接到第二基础部分BP2的设置在子像素SPXn的边界处并且在第二方向DR2上延伸的部分。第一基础部分BP1可以包括连接图案CNP，连接图案CNP设置在连接电极CNE之间并连接到第一图案部分PT1。第一图案部分PT1连接到第一基础部分BP1和第二基础部分BP2，并且因此可以由基础部分BP1和BP2支承，使得它在随后的工艺期间不分层。在显示设备10中，第二钝化PAS2可以具有防止固定发光二极管ED的第一图案部分PT1的分层的结构。因此，可以防止发光二极管ED和第一图案部分PT1分离并保持为颗粒的问题。
尽管第二绝缘层PAS2的第一图案部分PT1、第一基础部分BP1和第二基础部分BP2在附图中彼此区分开，但是它们可以一体形成。第二绝缘层PAS2的部分可以通过它们的位置和与其它元件的连接关系而彼此区分开，但是它们可以通过相同的工艺形成以形成单个第二绝缘层PAS2。
多个连接电极CNE:CNE1和CNE2可以设置在多个电极RME和发光二极管ED上。此外，连接电极CNE可以部分地设置在第二绝缘层PAS2的第一图案部分PT1的侧表面上，并且可以在第二方向DR2上与其它连接电极CNE隔开，且第一图案部分PT1在它们之间。连接电极CNE的设置在第一图案部分PT1的侧表面上的部分可以低于第一图案部分PT1的高度，并且因此连接电极CNE可以不设置在第二绝缘层PAS2的第一图案部分PT1的上表面上。第二绝缘层PAS2的其它部分(例如，第一基础部分BP1和第二基础部分BP2)可以与连接电极CNE接触，使得它们的侧表面与连接电极CNE接触。换句话说，根据本公开的实施方式，多个连接电极CNE可以在厚度方向上不与第二绝缘层PAS2重叠。通过执行去除设置在第二绝缘层PAS2上的连接电极的材料的工艺，可以形成彼此隔开的第一连接电极CNE1和第二连接电极CNE2。连接电极CNE可以不设置在第二绝缘层PAS2上。
多个连接电极CNE可以与发光二极管ED和电极RME接触。连接电极CNE可以与在发光二极管ED的两个端表面处暴露的半导体层直接接触，并且可以通过穿过第一钝化层PAS1的接触部CT1和CT2与电极RME中的至少一个接触。发光二极管ED的两端可以通过多个连接电极CNE1和CNE2电连接到电极RME。
第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1的设置在第一堤部分BN1上的部分可以与第一电极RME1重叠，并且可以在第一方向DR1上从它延伸超出第二堤BNL2到辅助区域SA。第一连接电极CNE1可以包括在辅助区域SA中在第二方向DR2上具有大宽度的扩展部分，并且扩展部分可以通过暴露第一电极RME1的上表面的第一接触部CT1与第一电极RME1接触。第一连接电极CNE1可以与发光二极管ED的第一端和第一电极RME1接触，以将从第一晶体管T1(例如，从第一电压线VL1)施加的电信号传输到发光二极管ED。
第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2上。第二连接电极CNE2的设置在第二堤部分BN2上的部分可以与第二电极RME2重叠，并且可以在第一方向DR1上从它延伸超出第二堤BNL2到辅助区域SA。第二连接电极CNE2可以包括在辅助区域SA中在第二方向DR2上具有大宽度的扩展部分，并且扩展部分可以通过暴露第二电极RME2的上表面的第二接触部CT2与第二电极RME2接触。第二连接电极CNE2可以与发光二极管ED的第二端和第二电极RME2接触，以将从第二电压线VL2施加的电信号传输到发光二极管ED。
根据本公开的所描述的实施方式，多个接触部CT1和CT2可以在第一方向DR1上与设置多个发光二极管ED的区域隔开，使得它们在第二方向DR2上不与发光二极管ED重叠。尽管接触部CT1和CT2形成在图4和图7中的辅助区域SA中，但是本公开不限于此。接触部CT1和CT2可以形成在发射区域EMA的未设置发光二极管ED的部分中。
当从顶部观察时，第一连接电极CNE1和第二连接电极CNE2可以在第二方向DR2上彼此隔开。第一连接电极CNE1和第二连接电极CNE2可以设置成使得它们彼此不接触，并且施加到连接电极CNE中的每一个的电信号可以流过发光二极管ED。应当注意，第一连接电极CNE1和第二连接电极CNE2设置在基本上相同的层上。然而，应当理解，本公开不限于此。在一些实施方式中，第一连接电极CNE1和第二连接电极CNE2可以设置在不同的层上，并且另一绝缘层可以进一步设置在它们之间。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO、铝(Al)等。例如，连接电极CNE可以包括透明导电材料，并且从发光二极管ED发射的光可以透射连接电极CNE以朝向电极RME前进。然而，应当理解，本公开不限于此。
在一些实施方式中，另一绝缘层可以进一步设置在第二绝缘层PAS2和多个连接电极CNE上。绝缘层可以保护设置在其上的元件免受外部环境的影响。
上述第一钝化层PAS1可以包括无机绝缘材料或有机绝缘材料，并且第二绝缘层PAS2可以包括有机绝缘材料。然而，应当理解，本公开不限于此。
图8是示出根据本公开的实施方式的发光元件的剖面立体图。
参考图8，发光元件ED可以是发光二极管。例如，发光元件ED可以具有从纳米到微米的尺寸，并且可以是由无机材料制成的无机发光二极管。当通过在两个电极(例如，RME1和RME2)之间在特定方向上形成电场来产生极性时，发光二极管ED可以在彼此面对的两个电极之间对准。
根据实施方式的发光二极管ED可以具有在一个方向上延伸的形状。发光元件ED可以具有圆柱体、杆、线、管等的形状。应当理解，发光二极管ED的形状不限于此。发光二极管ED可以具有各种形状，包括诸如立方体、长方体和六边形柱的多边形柱形状或在一方向上延伸且具有部分倾斜的外表面的形状。
发光二极管ED可以包括掺杂有导电类型(例如，p型或n型)的杂质的半导体层。半导体层可以通过传输从外部电源施加的电信号来发射特定波长带的光。发光二极管ED可以包括第一半导体层31、第二半导体层32、发射层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，第一半导体层31可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32设置在第一半导体层31上方，且发射层36在第二半导体层32和第一半导体层31之间。第二半导体层32可以是p型半导体，并且可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，第二半导体层32可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管在图8中第一半导体层31和第二半导体层32中的每一个实现为信号层，但是本公开不限于此。根据发射层36的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如，包覆层或拉伸应变势垒减小(TSBR)层。
发射层36设置在第一半导体层31和第二半导体层32之间。发射层36可以包括具有单量子阱结构或多量子阱结构的材料。当发射层36包括具有多量子阱结构的材料时，该结构可以包括彼此交替堆叠的量子层和阱层。响应于通过第一半导体层31和第二半导体层32施加的电信号，发射层36可以随着电子-空穴对在其中组合而发光。发射层36可以包括诸如AlGaN和AlGaInN的材料。例如，当发射层36具有其中量子层和阱层彼此交替堆叠的多量子阱结构时，量子层可以包括AlGaN或AlGaInN，并且阱层可以包括诸如GaN和AlGaN的材料。
发射层36可以具有其中具有大带隙能量的半导体材料和具有小带隙能量的半导体材料彼此交替堆叠的结构，并且可以根据发射光的波长范围包括其它III族至V族半导体材料。因此，从发射层36发射的光不限于蓝色波长带的光。在一些实施方式中，发射层36可以发射红色波长带或绿色波长带的光。
电极层37可以是欧姆连接电极。然而，应当理解，本公开不限于此。电极层37可以是肖特基连接电极。发光二极管ED可以包括至少一个电极层37。发光二极管ED可以包括一个或多个电极层37。然而，应当理解，本公开不限于此。可以去除电极层37。
当发光元件ED电连接到显示设备10中的电极或连接电极时，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘膜38设置成围绕上述多个半导体层和电极层的外表面(例如，外周表面或外周向表面)。例如，绝缘膜38可以设置成至少围绕发射层36的外表面(例如，外周表面或外周向表面)，且发光元件ED的纵向方向上的两端暴露。此外，绝缘膜38的上表面的一部分可以在截面中是圆形的，其与发光二极管ED的端部中的至少一个相邻。
绝缘膜38可以包括具有绝缘性质的材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)和氧化铝(AlOx)。尽管在图8中绝缘膜38形成为单层，但本公开不限于此。在一些实施方式中，绝缘膜38可以由其中多层彼此堆叠的多层结构组成。
绝缘膜38可以用于保护上述元件。绝缘膜30可以防止在发射层36与电极(电信号通过其传输到发光二极管ED)直接接触时可能在发射层36中发生的电短路。此外，绝缘膜38可以防止发光效率的降低。
此外，绝缘膜38的外表面(例如，外周表面或外周向表面)可以经受表面处理。发光二极管ED可以分散在墨水中，并且墨水可以喷射到电极(例如，RME)上。在这种情况下，可以向绝缘膜38施加表面处理，以使其变成疏水的或亲水的，从而使分散在墨水中的发光二极管ED不会彼此聚集。
在根据实施方式的显示设备10中，第二绝缘层PAS2可以具有防止设置在发光二极管ED上的第一图案部分PT1的分层的结构。第二绝缘层PAS2的结构和形状可以根据设置在子像素SPXn中的每一个中的电极RME的数量以各种方式修改。在下文中，将参考其它附图来描述根据本公开的各种实施方式的显示设备。
图9是示出根据本公开的实施方式的显示设备的子像素的平面图。图10是沿着图9的线Q3-Q3'截取的剖视图。图11是图9的部分A2的放大视图。
参考图9至图11，根据实施方式的显示设备10_1可以包括用于子像素SPXn中的每一个的更多数量的电极RME_1，并且设置在子像素SPXn中的每一个中的发光二极管ED的数量可以增加。因此，除了多个图案部分PT1和PT2之外，第二绝缘层PAS2_1还可以包括连接到图案部分PT1和PT2中的每一个的其它图案部分SP1，以防止图案部分PT1和PT2的分层。
除了第一堤部分BN1和第二堤部分BN2之外，第一堤BNL1还可以包括具有与第一堤部分BN1和第二堤部分BN2的宽度不同的宽度的第三堤部分BN3。第三堤部分BN3可以设置在第一堤部分BN1和第二堤部分BN2之间，并且可以具有在第一方向DR1上延伸的形状。第一堤部分BN1、第二堤部分BN2和第三堤部分BN3可以具有在第一方向DR1上延伸的相同长度，但是第三堤部分BN3可以具有在第二方向DR2上测量的比其它堤部分(例如，BN1和BN2)的宽度更大的宽度。
第三堤部分BN3可以在第二方向DR2上与第一堤部分BN1和第二堤部分BN2隔开。第三堤部分BN3可以具有比第一堤部分BN1更大的宽度，使得可以设置稍后描述的第三电极RME3。发光二极管ED可以设置在第一堤部分BN1和第三堤部分BN3之间以及第二堤部分BN2和第三堤部分BN3之间。
第一电极RME1可以设置在第一堤部分BN1上，并且第二电极RME2可以设置在第二堤部分BN2上。上面已经参考图2和图3给出了关于它们的详细描述。
第三电极RME3设置在第三堤部分BN3上。第三电极RME3可以在第一电极RME1和第二电极RME2之间在第一方向DR1上延伸，并且可以设置成跨过发射区域EMA和辅助区域SA。在一些实施方式中，第三电极RME3的宽度可以大于第一电极RME1和第二电极RME2的宽度并且大于第三堤部分BN3的宽度。第三电极RME3可以设置成覆盖第三堤部分BN3的两个侧表面，并且可以在第二方向DR2上与第一电极RME1和第二电极RME2隔开并面对第一电极RME1和第二电极RME2。
与第一电极RME1类似，第三电极RME3可以连接到通孔层VIA之下的第三导电层。第三电极RME3可以通过第二电极接触孔CTS连接到第二电压线VL2，第二电极接触孔CTS形成在使得它在第一衬底SUB的厚度方向上与第二堤BNL2重叠的位置处。然而，与第一电极RME1和第三电极RME3不同，第二电极RME2可以不连接到第三导电层。第二电极RME2可以连接到第二连接电极CNE2，并且沿着发光二极管ED流动的电信号可以施加至其。如稍后将描述的，第二电极RME2可以与第二连接电极CNE2一起为不同的发光二极管ED提供电连接路径。
发光二极管ED可以设置在第一堤部分BN1和第三堤部分BN3之间以及第三堤部分BN3和第二堤部分BN2之间。设置在第一堤部分BN1和第三堤部分BN3之间的第一发光二极管ED1可以具有设置在第一电极RME1上的第一端和设置在第三电极RME3的一侧上的第二端。设置在第三堤部分BN3和第二堤部分BN2之间的第二发光二极管ED2可以具有设置在第二电极RME2上的第一端和设置在第三电极RME3的相对侧上的第二端。根据本公开的实施方式，第一发光二极管ED1的第一端可以与第二发光二极管ED2的第一端相对(或背离)。
第二绝缘层PAS2_1可以包括第一图案部分PT1和第二图案部分PT2，第一图案部分PT1和第二图案部分PT2设置在第一堤BNL1的堤部分BN1、BN2和BN3之间的发光二极管ED上。第一图案部分PT1和第二图案部分PT2中的每一个可以在第一方向DR1上延伸并且可以覆盖第一发光二极管ED1和第二发光二极管ED2。第一图案部分PT1和第二图案部分PT2可以围绕并固定多个发光二极管ED。
如以上参考图2至图7所描述，第一图案部分PT1和第二图案部分PT2中的每一个可具有小于其长度和厚度的宽度，且第二绝缘层PAS2_1可以具有可以防止其分层的结构。根据本公开的实施方式，第二绝缘层PAS2_1还可包括连接到多个图案部分PT1和PT2中的至少一些的第一支承图案部分SP1以及将图案部分PT1和PT2与第一支承图案部分SP1或第二基础部分BP2连接的多个桥接部分BR1和BR2。
第一图案部分PT1可以在第一方向DR1上延伸，使得第一图案部分PT1的第一方向DR1上的一侧可以连接到第二基础部分BP2的在第二方向DR2上延伸的部分，而第一图案部分PT1的第一方向DR1上的另一侧可以连接到第一基础部分BP1。此外，第一图案部分PT1可以通过第一桥接部分BR1连接到第二基础部分BP2。第一桥接部分BR1可以具有在第二方向DR2上延伸的形状，并且可以连接到第二基础部分BP2的在第一方向DR1上延伸的部分和第一图案部分PT1。第一桥接部分BR1可以设置成与设置在发射区域EMA中的第一连接电极CNE1的第一方向DR1上的一端隔开。替代地，根据当形成第一连接电极CNE1时的工艺条件，第一桥接部分BR1可以设置成与第一连接电极CNE1的一端接触。除了位于第一方向DR1上的两侧上的基础部分BP1和BP2之外，第一图案部分PT1可以由在第二方向DR2上延伸的第一桥接部分BR1支承，使得它在随后的工艺期间不会分层。
第二图案部分PT2也可以在第一方向DR1上延伸，使得第一方向DR1上的相对侧可以连接到第一基础部分BP1。然而，因为第三连接电极CNE3的第一桥接部分CN_B1设置在第一方向DR1的一侧上，所以它可无法直接连接到第二基础部分BP2。第二图案部分PT2可以连接到设置在第二图案部分PT2和第一图案部分PT1之间的第一支承图案部分SP1，以具有防止分层的结构。
第一支承图案部分SP1可以在第三堤部分BN3和第三电极RME3上在第一方向DR1上延伸。第一支承图案部分SP1可以设置在第三连接电极CNE3的第一延伸部分CN_E1和第二连接电极CNE2之间，第三连接电极CNE3的第一延伸部分CN_E1和第二连接电极CNE2可以分别与第一支承图案部分SP1的侧表面隔开。与第一桥接部分BR1类似，取决于形成连接电极CNE_1的工艺条件，第一支承图案部分SP1可以具有与第一延伸部分CN_E1和第二连接电极CNE2接触的两个侧表面。第一图案部分PT1的第一方向DR1上的一侧可以与第一桥接部分CN_B1隔开，并且其第一方向DR1上的另一侧可以延伸到辅助区域SA以连接到第一基础部分BP1。设置在第二堤BNL2上的连接图案可以位于第一图案部分PT1和第一支承图案部分SP1的第一方向DR1上的相对侧上，并且第一图案部分PT1和第一支承图案部分SP1可以通过连接图案连接到第一基础部分BP1。
第二桥接部分BR2可以具有在第二方向DR2上延伸的形状，并且可以连接到第一支承图案部分SP1和第二图案部分PT2。第二桥接部分BR2可以设置成与设置在发射区域EMA中的第二连接电极CNE2的第一方向DR1上的一端和第三连接电极CNE3的第一桥接部分CN_B1隔开。替代地，第二桥接部分BR2可以与第二连接电极CNE2和第三连接电极CNE3的第一桥接部分CN_B1接触。除了位于第一方向DR1上的相对侧上的第一基础部分BP1之外，第二图案部分PT2可以由在第二方向DR2上延伸的第二桥接部分BR2和第一支承图案部分SP1支承，使得它在随后的工艺期间不会分层。
与基础部分BP1和BP2不同，第一支承图案部分SP1和多个桥接部分BR1和BR2设置在发射区域EMA中。为了防止图案部分PT1和PT2的分层，即使在发射区域EMA内的狭窄空间中，第一支承图案部分SP1和多个桥接部分BR1和BR2可以具有比图案部分PT1和PT2更大的宽度。如图11中所示，根据本公开的实施方式，第一支承图案部分SP1的在第二方向DR2上测量的宽度W3和桥接部分BR1和BR2的在第一方向DR1上测量的宽度W2可以大于图案部分PT1和PT2的宽度W1。图案部分PT1和PT2的第一宽度W1可以小于发光二极管ED的长度。另一方面，桥接部分BR1和BR2的第二宽度W2可以大于图案部分PT1和PT2的第一宽度W1以及发光二极管ED的长度。此外，因为桥接部分BR1和BR2在第二方向DR2上的长度比图案部分PT1和PT2在第一方向DR1上的长度短，所以相比于图案部分PT1和PT2，桥接部分BR1和BR2的宽度与其在第二方向DR2上的长度之间的差可以更小。因此，桥接部分BR1和BR2比图案部分PT1和PT2更稳健，使得其在随后的工艺期间不会分层，并且也可以固定图案部分PT1和PT2。
因为第一支承图案部分SP1类似于图案部分PT1和PT2在第一方向DR1上延伸，所以它可以具有较大的宽度W3，以防止图案部分PT1和PT2的分层。根据本公开的实施方式，第一支承图案部分SP1的第三宽度W3可以大于桥接部分BR1和BR2的第二宽度W2。根据实施方式的显示设备10_1可以包括更多数量的电极RME_1和连接电极CNE_1。因此，第二绝缘层PAS2_1可以包括更多数量的图案部分PT1和PT2，并且可以包括第一支承图案部分SP1和多个桥接部分BR1和BR2，从而可以防止图案部分PT1和PT2的分层。
多个连接电极CNE_1可以包括设置在第一电极RME1上的第一连接电极CNE1、设置在第三电极RME3的相对侧上的第二连接电极CNE2以及设置在第三电极RME3的一侧和第二电极RME2上的第三连接电极CNE3。
第一连接电极CNE1可以与第一电极RME1和第一发光二极管ED1的第一端接触。第一连接电极CNE1可以通过穿过第一钝化层PAS1的第一接触部CT1与第一电极RME1接触。第二连接电极CNE2可以与第三电极RME3和第二发光二极管ED2的第二端接触。第二连接电极CNE2可以通过穿过第一钝化层PAS1的第三接触部CT3与第三电极RME3接触。第一连接电极CNE1和第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置成从发射区域EMA延伸到辅助区域SA。
第三连接电极CNE3可以包括设置在第三电极RME3的一侧上并且在第一方向DR1上延伸的第一延伸部分CN_E1、设置在第二电极RME2上并且在第一方向DR1上延伸的第二延伸部分CN_E2以及连接在第一延伸部分CN_E1和第二延伸部分CN_E2之间的第一桥接部分CN_B1。第三连接电极CNE3的第一延伸部分CN_E1和第二延伸部分CN_E2可以在第二方向DR2上彼此隔开，且第二连接电极CNE2在它们之间。第一延伸部分CN_E1可以与第一连接电极CNE1隔开并面对第一连接电极CNE1，并且第二延伸部分CN_E2可以与第二连接电极CNE2隔开并面对第二连接电极CNE2。第一延伸部分CN_E1可以与第一发光二极管ED1的第二端接触，并且第二延伸部分CN_E2可以与第二发光二极管ED2的第一端接触。
第一桥接部分CN_B1可以具有在发射区域EMA中在第二方向DR2上延伸的形状，并且可以连接在第一延伸部分CN_E1和第二延伸部分CN_E2之间。第一桥接部分CN_B1可以设置在第二绝缘层PAS2_1的第一支承图案部分SP1和第二基础部分BP2之间，并且可以与其侧表面隔开。第三连接电极CNE3的第一延伸部分CN_E1可以延伸到辅助区域SA，并且可以通过穿过第一钝化层PAS1的第三接触部CT3连接到第三电极RME3(例如，参见图12)。
第一发光二极管ED1的第一端可以通过第一连接电极CNE1电连接到第一电极RME1，并且第二发光二极管ED2的第二端可以通过第二连接电极CNE2电连接到第三电极RME3。第一发光二极管ED1的第二端和第二发光二极管ED2的第一端可以通过第三连接电极CNE3串联连接。除了多个发光二极管ED的并联连接之外，位于第三堤部分BN3的相对侧上的发光二极管ED:ED1和ED2可以串联连接。与图2的实施方式不同，根据图9的实施方式的显示设备10_1包括用于子像素SPXn中的每一个的更多数量的发光二极管ED以实现串联连接，从而增加每单位面积所发射的光的量。
图12是示出根据本公开的实施方式的显示设备的子像素的平面图。图13是示出设置在图12的子像素中的第一堤部分、第二堤部分、多个连接电极和第二绝缘层的相对布置的平面图。图14是沿着图12的线Q4-Q4'截取的剖视图。
参考图12至图14，根据实施方式的显示设备10_2可以包括用于子像素SPXn中的每一个的更多数量的电极RME_2。此外，第二绝缘层PAS2_2还可以包括更多数量的图案部分PT1、PT2、PT3和PT4以及桥接部分BR1、BR2、BR3、BR4和BR5。在显示设备10_2中，可以为子像素SPXn中的每一个设置四个电极RME_2:RME1、RME2、RME3和RME4，并且可以为发光二极管ED:ED1、ED2、ED3和ED4的串联配置设置五个连接电极CNE_2:CNE1、CNE2、CNE3、CNE4和CNE5，发光二极管ED:ED1、ED2、ED3和ED4设置在连接电极CNE_2:CNE1、CNE2、CNE3、CNE4和CNE5之间。根据连接到两端的连接电极CNE_2，多个发光二极管ED可以彼此串联连接。第二绝缘层PAS2_2可以包括用于固定发光二极管ED的多个图案部分PT1、PT2、PT3和PT4，并且可以具有防止多个图案部分PT1、PT2、PT3和PT4的分层的结构。在下面的描述中，描述将集中于差异之处，并且将省略冗余的描述。
第一电极RME1、第三电极RME3、第二电极RME2和第四电极RME4沿着第二方向DR2以此顺序布置。电极RME_2可以在第一方向DR1上延伸，并且可以布置成跨过发射区域EMA和辅助区域SA。
第一电极RME1设置在第一堤部分BN1上，并且第三电极RME3设置在第三堤部分BN3的一侧上。第二电极RME2可以设置在第三堤部分BN3的相对侧上，并且第四电极RME4可以设置在第二堤部分BN2上。电极RME_2可以在第二方向DR2上彼此隔开，并且第一电极RME1和第三电极RME3可以彼此面对，并且第二电极RME2和第四电极RME4可以彼此面对。
第一电极RME1和第二电极RME2可以分别通过穿过通孔层VIA的第一电极接触孔CTD和第二电极接触孔CTS直接连接到第三导电层，第一电极接触孔CTD和第二电极接触孔CTS形成在使得它们在第三方向DR3上与第二堤BNL重叠的位置处。另一方面，第三电极RME3和第四电极RME4可以不直接连接到第三导电层。第三电极RME3和第四电极RME4可以分别连接到第三连接电极CNE3和第五连接电极CNE5，并且沿着发光二极管ED流动的电信号可以施加到其。如稍后将描述的，第三电极RME3和第四电极RME4与第三连接电极CNE3和第五连接电极CNE5一起可以为不同的发光二极管ED提供电连接路径。
在发光二极管ED中，第一发光二极管ED1和第三发光二极管ED3可以设置在第一堤部分BN1和第三堤部分BN3之间，并且第二发光二极管ED2和第四发光二极管ED4可以设置在第三堤部分BN3和第二堤部分BN2之间。第一发光二极管ED1和第二发光二极管ED2可以设置在每个子像素SPXn的与子像素SPXn的辅助区域SA相邻的发射区域EMA中，而第三发光二极管ED3和第四发光二极管ED4可以设置在子像素SPXn的与另一子像素SPXn的辅助区域SA相邻的发射区域EMA中。换句话说，第一发光二极管ED1和第二发光二极管ED2可以设置在发射区域EMA的第一方向DR1上的一侧上(即，下侧上)，并且第三发光二极管ED3和第四发光二极管ED4可以设置在发射区域EMA的第一方向DR1上的相对侧上(即，上侧上)。
应当注意，发光二极管ED可以不按照它们在发射区域EMA中的位置来排序，而是可以按照稍后将描述的与连接电极CNE_2的连接关系来排序。发光二极管ED的两端可以根据连接电极CNE_2的布置结构与不同的连接电极CNE_2接触，并且可以根据发光二极管ED所接触的连接电极CNE_2的类型而分类成不同的发光二极管ED。
第一发光二极管ED1的第一端和第三发光二极管ED3的第一端可以设置在第一电极RME1上，并且第一发光二极管ED1的第二端和第三发光二极管ED3的第二端可以设置在第三电极RME3上。第二发光二极管ED2的第一端和第四发光二极管ED4的第一端可以设置在第四电极RME4上，并且第二发光二极管ED2的第二端和第四发光二极管ED4的第二端可以设置在第二电极RME2上。第一发光二极管ED1的第一端和第三发光二极管ED3的第一端可以背离第二发光二极管ED2的第一端和第四发光二极管ED4的第一端。
除了设置在第一电极RME1上的第一连接电极CNE1和设置在第二电极RME2上的第二连接电极CNE2之外，多个连接电极CNE_2还可以包括设置成跨过多个电极RME_2的第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5。
与图2和图9的实施方式不同，第一连接电极CNE1和第二连接电极CNE2中的每一个可以具有相对短的长度并且可以在第一方向DR1上延伸。第一连接电极CNE1和第二连接电极CNE2可以设置在发射区域EMA的中央的下侧上。第一连接电极CNE1和第二连接电极CNE2可以设置成跨过相应子像素SPXn的发射区域EMA和辅助区域SA，并且可以分别通过形成在辅助区域SA中的第一接触部CT1和第二接触部CT2与第一电极RME1和第二电极RME2接触。
第三连接电极CNE3可以包括设置在第三电极RME3上的第一延伸部分CN_E1、设置在第一电极RME1上的第二延伸部分CN_E2以及连接在第一延伸部分CN_E1和第二延伸部分CN_E2之间的第一桥接部分CN_B1。第一延伸部分CN_E1可以在第二方向DR2上与第一连接电极CNE1隔开并面对第一连接电极CNE1，并且第二延伸部分CN_E2可以在第一方向DR1上与第一连接电极CNE1隔开。第一延伸部分CN_E1可以设置在相应子像素SPXn的发射区域EMA中的下侧上，并且第二延伸部分CN_E2可以设置在发射区域EMA中的上侧上。第一延伸部分CN_E1可以设置成跨过发射区域EMA和辅助区域SA，以通过形成在辅助区域SA中的第三接触部分CT3连接到第三电极RME3。第一桥接部分CN_B1可以设置成在发射区域EMA的中间跨过第一电极RME1和第三电极RME3。第三连接电极CNE3可以大致在第一方向DR1上延伸并且可以具有在第二方向DR2上弯曲(例如，第一桥接部分CN_B1)并且再次在第一方向DR1上延伸的形状。
第四连接电极CNE4可以包括设置在第三电极RME3上的第三延伸部分CN_E3、设置在第四电极RME4上的第四延伸部分CN_E4以及连接在第三延伸部分CN_E3和第四延伸部分CN_E4之间的第二桥接部分CN_B2。第三延伸部分CN_E3可以在第二方向DR2上与第三连接电极CNE3的第二延伸部分CN_E2隔开并面对第三连接电极CNE3的第二延伸部分CN_E2，并且第四延伸部分CN_E4可以在第一方向DR1上与待描述的第五连接电极CNE5的第五延伸部分CN_E5隔开并面对第五连接电极CNE5的第五延伸部分CN_E5。第三延伸部分CN_E3和第四延伸部分CN_E4可以设置在发射区域EMA中的上侧上，并且第二桥接部分CN_B2可以设置成跨过第三电极RME3、第二电极RME2和第四电极RME4。第四连接电极CNE4可以设置成围绕第五连接电极CNE5的第五延伸部分CN_E5的形状。
第五连接电极CNE5可以包括设置在第二电极RME2上的第五延伸部分CN_E5、设置在第四电极RME4上的第六延伸部分CN_E6以及连接在第五延伸部分CN_E5和第六延伸部分CN_E6之间的第三桥接部分CN_B3。第五延伸部分CN_E5可以在第二方向DR2上与第四连接电极CNE4的第四延伸部分CN_E4隔开并面对第四连接电极CNE4的第四延伸部分CN_E4，并且第六延伸部分CN_E6可以在第二方向DR2上与第二连接电极CNE2隔开。第五延伸部分CN_E5可以设置在相应子像素SPXn的发射区域EMA中的上侧上，并且第六延伸部分CN_E6可以设置在发射区域EMA中的下侧上。第六延伸部分CN_E6可以设置成跨过发射区域EMA和辅助区域SA以通过形成在辅助区域SA中的第四接触部CT4连接到第四电极RME4。第三桥接部分CN_B3可以设置成与发射区域EMA的中央相邻地跨过第二电极RME2和第四电极RME4。第五连接电极CNE5可以大致在第一方向DR1上延伸并且可以具有在第二方向DR2上弯曲(例如，第三桥接部分CN_B3)并且再次在第一方向DR1上延伸的形状。
第一连接电极CNE1和第二连接电极CNE2可以是分别与直接连接到第三导电层的第一电极RME1和第二电极RME2接触的第一类型连接电极。第三连接电极CNE3和第五连接电极CNE5可以是分别与不直接连接到第三导电层的第三电极RME3和第四电极RME4接触的第二类型连接电极。第四连接电极CNE4可以是不与电极RME_2接触的第三类型连接电极。
如上所述，根据连接电极CNE_2的布置结构，多个发光二极管ED可以通过其两端所接触的连接电极CNE_2而分类成不同的发光二极管ED。
第一发光二极管ED1的第一端可以与第一连接电极CNE1接触，而其第二端可以与第三连接电极CNE3的第一延伸部分CN_E1接触。第二发光二极管ED2的第一端可以与第五连接电极CNE5的第六延伸部分CN_E6接触，而其第二端可以与第二连接电极CNE2接触。第三发光二极管ED3的第一端可以与第三连接电极CNE3的第二延伸部分CN_E2接触，而其第二端可以与第四连接电极CNE4的第三延伸部分CN_E3接触。第四发光二极管ED4的第一端可以与第四连接电极CNE4的第四延伸部分CN_E4接触，而其第二端可以与第五连接电极CNE5的第五延伸部分CN_E5接触。
第一发光二极管ED1的第一端可以电连接到直接连接到第三导电层的第一电极RME1，并且第二发光二极管ED2的第二端可以电连接到直接连接到第三导电层的第二电极RME2。第一发光二极管ED1和第三发光二极管ED3可以通过第三连接电极CNE3彼此电连接，第三发光二极管ED3和第四发光二极管ED4可以通过第四连接电极CNE4彼此电连接，并且第四发光二极管ED4和第二发光二极管ED2可以通过第五连接电极CNE5彼此电连接。第一发光二极管ED1、第三发光二极管ED3、第四发光二极管ED4和第二发光二极管ED2可以通过多个连接电极CNE_2彼此串联连接。根据图12的实施方式，针对子像素SPXn中的每一个，显示设备10_2包括更多数量的发光二极管ED以形成串联连接，从而进一步增加每单位面积所发射的光的量。
当设置在每个子像素SPXn中的发光二极管ED被分类成不同的发光二极管ED时，第二绝缘层PAS2_2可以包括更多数量的图案部分PT1、PT2、PT3和PT4。据此，第二绝缘层PAS2_2可以包括更多数量的桥接部分BR1、BR2、BR3、BR4和BR5作为可以防止图案部分PT1、PT2、PT3和PT4的分层的结构。
参考图15，第一图案部分PT1中的一个可以连接到设置在第二堤BNL2上的图案部分，并且它们可以由连接电极围绕。图17是图12的部分A5的放大视图。图15至图17示出了其中第二绝缘层PAS2_2的不同图案部分PT1、PT2、PT3和PT4连接到基础部分BP1和BP2或桥接部分的部分。
结合图12至图14参考图15至图17，第二绝缘层PAS2_2可以包括设置在第一发光二极管ED1上的第一图案部分PT1、设置在第二发光二极管ED2上的第二图案部分PT2、设置在第三发光二极管ED3上的第三图案部分PT3以及设置在第四发光二极管ED4上的第四图案部分PT4。
第一图案部分PT1和第三图案部分PT3可以设置在第一堤部分BN1和第三堤部分BN3之间，并且可以在第一方向DR1上彼此隔开，且第三连接电极CNE3的第一桥接部分CN_B1插置在它们之间。第一图案部分PT1和第三图案部分PT3可以与第一桥接部分CN_B1接触。第一图案部分PT1的第一方向DR1上的一侧可以超出第二堤BNL2连接到第一基础部分BP1，并且第三图案部分PT3的第一方向DR1上的相对侧可以连接到设置在第二堤BNL2上的第二基础部分BP2。
第二图案部分PT2和第四图案部分PT4可以设置在第三堤部分BN3和第二堤部分BN2之间，并且可以在第一方向DR1上彼此隔开，且第五连接电极CNE5的第三桥接部分CN_B3在它们之间。第二图案部分PT2和第四图案部分PT4可以与第三桥接部分CN_B3接触。第二图案部分PT2的第一方向DR1上的一侧可以超出第二堤BNL2连接到第一基础部分BP1，并且第四图案部分PT4的第一方向DR1上的相对侧可以连接到设置在第二堤BNL2上的第二基础部分BP2。
类似于图9的实施方式，第一支承图案部分SP1设置在第三堤部分图案BN3上。第一支承图案部分SP1可以与第二电极RME2和第三电极RME3中的每一个部分地重叠。第一支承图案部分SP1可以在第一方向DR1上延伸，并且可以连接到设置在辅助区域SA中的第一基础部分BP1的连接图案CNP(例如，参见图7)。
第二绝缘层PAS2_2可以包括将图案部分PT1、PT2、PT3和PT4与第二基础部分BP2或第一支承图案部分SP1连接的多个桥接部分。
第一桥接部分BR1可以连接到第一图案部分PT1和第二基础部分BP2的在第一方向DR1上延伸的部分。第一桥接部分BR1可以设置在第一连接电极CNE1和第三连接电极CNE3的第二延伸部分CN_E2之间，并且可以具有在第二方向DR2上延伸的形状。第一桥接部分BR1可以与第一连接电极CNE1和第三连接电极CNE3隔开。第二桥接部分BR2可以连接到第二图案部分PT2和第一支承图案部分SP1。第二桥接部分BR1可以设置在第二连接电极CNE2和第五连接电极CNE5的第五延伸部分CN_E5之间，并且可以具有在第二方向DR2上延伸的形状。第二桥接部分BR2可以在第一方向DR1上与第二连接电极CNE2和第五连接电极CNE5隔开。
第三桥接部分BR3可以连接到第三图案部分PT3和第一支承图案部分SP1。第三桥接部分BR3可以设置在第三连接电极CNE3的第一延伸部分CN_E1和第四连接电极CNE4的第三延伸部分CN_E3之间，并且可以具有在第二方向DR2上延伸的形状。第三桥接部分BR3可以与第三连接电极CNE3和第四连接电极CNE4隔开。第四桥接部分BR4可以连接到第四图案部分PT4和第一支承图案部分SP1。第四桥接部分BR4可以设置在第四连接电极CNE4的第二桥接部分CN_B2和第五连接电极CNE5的第五延伸部分CN_E5之间，并且可以具有在第二方向DR2上延伸的形状。第四桥接部分BR4可以与第四连接电极CNE4和第五连接电极CNE5隔开。
第五桥接部分BR5可以连接到第四图案部分PT4以及第二基础部分BP2的在第一方向DR1上延伸的部分。第五桥接部分BR5可以设置在第四连接电极CNE4的第四延伸部分CN_E4和第五连接电极CNE5的第六延伸部分CN_E6之间，并且可以具有在第二方向DR2上延伸的形状。第五桥接部分BR5可以与第四连接电极CNE4和第五连接电极CNE5隔开。
如上所述，第二绝缘层PAS2_2设置成使得其在第一衬底SUB的厚度方向上不与连接电极CNE_2重叠。第二绝缘层PAS2_2的图案部分PT1、PT2、PT3和PT4与桥接部分BR1、BR2、BR3、BR4和BR5彼此连接，并且因此不会分层。此外，如上所述，根据制造连接电极CNE_2的工艺条件，多个桥接部分BR1、BR2、BR3、BR4和BR5可以与相邻连接电极CNE_2的侧表面接触。
根据图12至图13的实施方式的第二绝缘层PAS2_2在子像素SPXn中的每一个中包括更多的电极RME_2并且因此包括更多的图案部分，并且可以包括更多的桥接部分以具有可以防止分层的结构。
另一方面，作为防止多个图案部分的分层的结构，多个桥接部分可以具有在第二方向DR2上延伸的形状，并且可以连接到第二基础部分BP2的在第一方向DR1上延伸的部分。在一些实施方式中，如果与第二基础部分BP2的在第一方向DR1上延伸的部分类似的图案设置在发射区域EMA中，则可以去除第二绝缘层PAS2的第二基础部分BP2。在这种情况下，设置在发射区域EMA中的图案可以通过桥接部分连接到图案部分中的每一个，从而可以防止图案部分的分层。
图18是示出根据本公开的实施方式的显示设备的子像素的平面图。图19是沿着图18的线Q5-Q5'截取的剖视图。
参考图18和图19，在根据实施方式的显示设备10_3中，可以去除第二绝缘层PAS2_3的第二基础部分BP2，并且第二绝缘层PAS2_3可以包括更多的支承图案SP1、SP2和SP3。在前述实施方式中，将图案部分PT1、PT2、PT3和PT4与第二基础部分BP2连接的多个桥接部分可以连接到多个支承图案SP1、SP2和SP3中的一个。该实施方式与图12的实施方式的不同之处在于，用多个支承图案SP1、SP2和SP3代替第二绝缘层PAS2_3的第二基础部分BP2。在下面的描述中，描述将集中于差异之处，并且将省略冗余的描述。
根据本公开的实施方式，除了第一支承图案部分SP1之外，第二绝缘层PAS2_3还可以包括在第二方向DR2上与第一支承图案部分SP1隔开并且设置在发射区域EMA中的第二支承图案部分SP2和第三支承图案部分SP3。当第一支承图案部分SP1设置在第三堤部分BN3上时，第二支承图案部分SP2可以设置在第一堤部分BN1的一部分上，并且第三支承图案部分SP3可以设置在第二堤部分BN2的一部分上。第二支承图案部分SP2和第三支承图案部分SP3具有等于第一支承图案部分SP1的宽度的第三宽度W3(例如，参见图11)，并且第二支承图案部分SP2和第三支承图案部分SP3在第一方向DR1上延伸。第二支承图案部分SP2和第三支承图案部分SP3可以在第二方向DR2上彼此隔开，且第一支承图案部分SP1插置在它们之间。
第二支承图案部分SP2可以与第一堤部分BN1和第一电极RME1部分地重叠。第二支承图案部分SP2可以与第三连接电极CNE3的第二延伸部分CN_E2和第一连接电极CNE1隔开或接触，并且可以通过桥接部分连接到第一图案部分PT1和第三图案部分PT3。例如，第一图案部分PT1可以通过第一桥接部分BR1连接到第二支承图案部分SP2，并且第三图案部分PT3可以通过第六桥接部分BR6连接到第二支承图案部分SP2。第一图案部分PT1可以超出第二堤部分BNL2连接到第一基础部分BP1，并且同时，第一图案部分PT1可以连接到第一桥接部分BR1和第二支承图案部分SP2。另一方面，因为去除了第二基础部分BP2，所以第三图案部分PT3可以分别通过第三桥接部分BR3和第六桥接部分BR6连接到第一支承图案部分SP1和第二支承图案部分SP2。
第三支承图案部分SP3可以与第二堤部分BN2和第四电极RME4部分地重叠。第三支承图案部分SP3可以与第四连接电极CNE4的第四延伸部分CN_E4和第五连接电极CNE5的第六延伸部分CN_E6隔开或接触，并且可以通过第五桥接部分BR5连接到第四图案部分PT4。
在根据图18和图19的实施方式的显示设备10_3中，因为去除了第二绝缘层PAS2_3的设置在第二堤BNL2上的第二基础部分BP2，所以可以减小子像素SPXn的内部区域和子像素SPXn的边界区域之间的水平差。
图20是示出根据本公开的另一实施方式的显示设备的子像素的平面图。图21是沿着图20的线Q6-Q6'截取的剖视图。图22是沿着图20的线Q7-Q7'截取的剖视图。图21示出了穿过一个子像素SPXn的发射区域EMA的截面。图22示出了穿过辅助区域SA的分离区域ROP的截面。
参考图20至图22，根据实施方式的显示设备10_4还可以包括设置在第二绝缘层PAS2_4的图案部分PT1、PT2、PT3和PT4与发光二极管ED之间的第三钝化层PAS3_4。第三钝化层PAS3_4可以在第二绝缘层PAS2_4之前形成以固定发光二极管ED。第二绝缘层PAS2_4可以在分离区域ROP处分离多个电极RME的工艺之后形成。因此，第二绝缘层PAS2_4的第一基础部分BP1可以设置在包括分离区域ROP的辅助区域SA的整个表面上。
第三钝化层PAS3_4可以设置在第二绝缘层PAS2_4的图案部分PT1、PT2、PT3和PT4之下，并且可以具有基本上相同的形状。在一些实施方式中，第三钝化层PAS3_4可以具有在堤部分BN1、BN2和BN3之间在第一方向DR1上延伸的形状，并且可以覆盖多个发光二极管ED。第三钝化层PAS3_4的两个侧表面可以分别与第二绝缘层PAS2_4的图案部分PT1、PT2、PT3和PT4的两个侧表面对准。第三钝化层PAS3_4可以通过将绝缘材料施加到多个发光二极管ED上以覆盖它们并且然后在与第二绝缘层PAS2_4相同的工艺期间对其进行图案化来形成。因此，在平面图和剖视图中，第三钝化层PAS3_4的图案形状可以与第二绝缘层PAS2_4的图案形状基本上相同。
根据本公开的图20至图22的实施方式，第三钝化层PAS3_4可以包括与第二绝缘层PAS2_4不同的无机绝缘材料。相比于第二绝缘层PAS2_4的材料，第三钝化层PAS3_4可以由与第一钝化层PAS1的材料更类似的材料制成，并且可以围绕发光二极管ED以固定和保护它们。
另一方面，在第一方向DR1上彼此相邻的不同子像素SPXn中的电极RME可以在辅助区域SA中的分离区域ROP处彼此隔开。在第一方向DR1上彼此隔开的电极可以通过形成单个电极线，并且然后在对准发光二极管ED的工艺之后将其分离成多个部分来形成。可以在已经形成第三钝化层PAS3_4之后执行分离电极线的工艺，并且可以在分离工艺之后形成第二绝缘层PAS2_4。因此，第一钝化层PAS1和第三钝化层PAS3_4不设置在辅助区域SA的分离区域ROP中，并且由彼此隔开的电极RME暴露的通孔层VIA可以由第二绝缘层PAS2_4的第一基础部分BP1覆盖。在分离电极线的工艺期间，第三钝化层PAS3_4可以用作掩模图案。
因为第一基础部分BP1覆盖辅助区域SA的分离区域ROP，所以可以减小由辅助区域SA中的第一基础部分BP1引起的水平差。除了其中形成有多个连接电极CNE和接触部CT1、CT2、CT3和CT4的区域之外，第一基础部分BP1设置成完全覆盖辅助区域SA。例如，第一基础部分BP1覆盖与接触部CT1、CT2、CT3和CT4相邻的分离区域ROP，从而减少了接触部周围的水平差。通过这样做，当连接电极CNE形成在接触部上时，可以防止由于与其相邻的分离区域ROP形成的水平差而残留的材料残留物。
在上述实施方式中，第一堤BNL1的堤部分BN1、BN2和BN3中的每一个可以具有在第一方向DR1上测量的比发射区域EMA短的长度。然而，在一些实施方式中，堤部分BN1、BN2和BN3中的每一个可以在第一方向DR1上具有比发射区域EMA更长的长度，并且可以与第二堤BNL2的在第二方向DR2上延伸的部分重叠。
图23是示出根据本公开的实施方式的显示设备的子像素的平面图。图24是图23的部分A6的放大视图。图25是图23的部分A7的放大视图。图26是沿着图24的线Q8-Q8'和图25的线Q9-Q9'截取的剖视图。图24示出了第二堤BNL2和第一堤BNL1的位于发射区域EMA的上侧上的部分。图25示出了第二堤BNL2和第一堤BNL1的位于发射区域EMA的下侧上的部分。
参考图23至图26，在根据实施方式的显示设备10_5中，第一堤BNL1_5的多个堤部分BN1、BN2和BN3可以在第一方向DR1上比发射区域EMA长。第二堤BNL2的在第二方向DR2上延伸的部分可以与堤部分BN1、BN2和BN3中的每一个部分地重叠，它们彼此重叠的部分可以距通孔层VIA的上表面比其它部分高。连接电极CNE可以在第一方向DR1上从堤部分BN1、BN2和BN3延伸以设置在辅助区域SA中。由于堤部分BN1、BN2和BN3与在发射区域EMA和辅助区域SA之间的第二堤BNL2部分地重叠，所以可以减小发射区域EMA的设置有连接电极CNE的部分与第二堤BNL2之间的水平差。通过这样做，可以防止在形成连接电极CNE的工艺期间材料残留物残留在第二堤BNL2上。
然而，第一堤BNL1的堤部分BN1、BN2和BN3和第二堤BNL2彼此重叠的部分可以高于其它部分，并且因此它们之间可以存在非常大的水平差。第二绝缘层PAS2_5包括设置在第二堤BNL2上的第二基础部分BP2。如果第二基础部分BP2与第一堤BNL1的堤部分BN1、BN2和BN3以及和第二堤BNL2重叠，则水平差可以变得更大。为了避免这种情况，第二绝缘层PAS2_5的第二基础部分BP2可以不设置在第一堤BNL1的堤部分BN1、BN2和BN3和第二堤BNL2彼此重叠的地方。
在结束详细描述时，本领域的技术人员将理解，在基本上不脱离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，所公开的实施方式仅在一般和描述性意义上使用，而不是出于限制的目的。

Claims (20)

1.显示设备，包括：
发射区域和辅助区域，所述辅助区域在第一方向上与所述发射区域隔开；
第一电极和第二电极，所述第一电极在所述发射区域中并且在所述第一方向上延伸，所述第二电极在与所述第一方向交叉的第二方向上与所述第一电极隔开，所述第二电极在所述第一方向上延伸；
第一绝缘层，在所述第一电极和所述第二电极上；
多个发光元件，在所述第一绝缘层上并且具有在所述第一电极或所述第二电极上的至少一端；
第二绝缘层，在所述多个发光元件上，并且包括在所述第一方向上延伸的第一图案部分和在所述辅助区域中的第一基础部分；以及
第一连接电极和第二连接电极，所述第一连接电极在所述第一电极上并且与所述多个发光元件接触，所述第二连接电极在所述第二电极上并且与所述多个发光元件接触，
其中，所述第一图案部分从所述发射区域延伸到所述辅助区域并且连接到所述第一基础部分。
2.根据权利要求1所述的显示设备，还包括：
第一堤，包括在所述发射区域中在所述第一方向上延伸的多个堤部分；以及
第二堤，围绕所述发射区域和所述辅助区域，
其中，所述第二绝缘层还包括在所述第二堤上并且连接到所述第一基础部分和所述第一图案部分的第二基础部分。
3.根据权利要求2所述的显示设备，
其中，所述第一连接电极和所述第二连接电极定位成跨过所述发射区域和所述辅助区域，以及
其中，所述第一图案部分在所述第一连接电极和所述第二连接电极之间在所述第一方向上延伸并且连接到所述第一基础部分。
4.根据权利要求3所述的显示设备，其中，所述第一连接电极和所述第二连接电极与所述第一图案部分的两侧接触，以及
其中，所述第一图案部分的宽度小于所述多个发光元件的长度。
5.根据权利要求2所述的显示设备，还包括：
第三电极，在所述第一电极和所述第二电极之间并且在所述第一方向上延伸，
其中，所述多个发光元件包括在所述第一电极和所述第三电极上的第一发光元件以及在所述第三电极和所述第二电极上的第二发光元件，
其中，所述第二绝缘层的所述第一图案部分在所述第一发光元件上，以及
其中，所述第二绝缘层还包括在所述第二发光元件上的第二图案部分和在所述第三电极上的第一支承图案部分。
6.根据权利要求5所述的显示设备，其中，所述第二绝缘层还包括在所述第二方向上延伸并且连接到所述第一图案部分和所述第二基础部分的第一桥接部分以及在所述第二方向上延伸并且连接到所述第二图案部分和所述第一支承图案部分的第二桥接部分，以及
其中，所述第一桥接部分和所述第二桥接部分的在所述第一方向上测量的宽度大于所述第一图案部分和所述第二图案部分的在所述第二方向上测量的宽度。
7.根据权利要求6所述的显示设备，其中，所述第一支承图案部分在所述第三电极上在所述第一方向上延伸，以及
其中，所述第一支承图案部分的在所述第二方向上测量的宽度大于所述第一桥接部分和所述第二桥接部分的在所述第一方向上测量的所述宽度。
8.根据权利要求2所述的显示设备，其中，所述第一堤的所述多个堤部分中的每一个具有在所述第一方向上延伸并且比所述发射区域长的长度，
其中，所述第二堤的在所述发射区域和所述辅助区域之间的部分在所述显示设备的厚度方向上与所述多个堤部分重叠，以及
所述第二基础部分不在所述第二堤的与所述多个堤部分重叠的部分上。
9.根据权利要求1所述的显示设备，还包括：
第三电极，在所述第一电极和所述第二电极之间；
第四电极，在所述第二方向上与所述第二电极隔开；
第三连接电极，定位成跨过所述第一电极和所述第三电极；
第四连接电极，定位成跨过所述第三电极和所述第四电极；以及
第五连接电极，定位成跨过所述第四电极和所述第二电极，
其中，所述多个发光元件包括：
第一发光元件，在所述第一电极和所述第三电极上并且与所述第一连接电极和所述第三连接电极接触；
第二发光元件，在所述第二电极和所述第四电极上并且与所述第二连接电极和所述第五连接电极接触；
第三发光元件，在所述第一电极和所述第三电极上并且与所述第三连接电极和所述第四连接电极接触；以及
第四发光元件，在所述第二电极和所述第四电极上并且与所述第四连接电极和所述第五连接电极接触。
10.根据权利要求9所述的显示设备，其中，所述第二绝缘层的所述第一图案部分在所述第一发光元件上，以及
其中，所述第二绝缘层还包括：
第二图案部分，在所述第二发光元件上；
第三图案部分，在所述第三发光元件上；
第四图案部分，在所述第四发光元件上；
第一支承图案部分，与所述第二电极和所述第三电极部分地重叠并且在所述第一方向上延伸；以及
多个桥接部分，在所述第二方向上延伸并且连接到所述第一支承图案部分以及所述第一图案部分、所述第二图案部分、
所述第三图案部分和所述第四图案部分中的一个。
11.根据权利要求10所述的显示设备，其中，所述多个桥接部分包括：
第二桥接部分，将所述第二图案部分与所述第一支承图案部分连接；
第三桥接部分，将所述第三图案部分与所述第一支承图案部分连接；以及
第四桥接部分，将所述第四图案部分与所述第一支承图案部分连接。
12.根据权利要求10所述的显示设备，其中，所述第二绝缘层还包括第二支承图案部分和第三支承图案部分，所述第二支承图案部分和所述第三支承图案部分在所述发射区域内在所述第一方向上延伸，并且在所述第二方向上彼此隔开，且所述第一支承图案部分在所述第二支承图案部分和所述第三支承图案部分之间，
其中，所述多个桥接部分包括：
第一桥接部分，连接到所述第一图案部分和所述第二支承图案部分；
其中，第五桥接部分，连接到所述第四图案部分和所述第三支承图案部分；以及
其中，第六桥接部分，连接到所述第三图案部分和所述第二支承图案部分。
13.根据权利要求1所述的显示设备，其中，所述第二绝缘层的所述第一图案部分的在所述第二方向上测量的宽度小于所述第一图案部分的厚度。
14.显示设备，包括：
多个电极，在第一方向上延伸并且在与所述第一方向交叉的第二方向上彼此隔开，所述多个电极包括：
第一电极，
第二电极，在所述第二方向上与所述第一电极隔开，
第三电极，在所述第一电极和所述第二电极之间，以及
第四电极，在所述第二方向上与所述第二电极隔开；
第一绝缘层，在所述多个电极上；
多个第一发光元件和多个第二发光元件，所述多个第一发光元件具有在所述第一电极和所述第三电极上的两端并且沿着所述第一方向布置，所述多个第二发光元件具有在所述第二电极和所述第四电极上的两端并且沿着所述第一方向布置；以及
第二绝缘层，包括：
第一图案部分，在所述多个第一发光元件上并且在所述第一方向上延伸，
第二图案部分，在所述多个第二发光元件上并且在所述第一方向上延伸，以及
第一支承图案部分，部分地位于所述第二电极和所述第三电极上并且在所述第一方向上延伸，
其中，所述第二绝缘层包括在所述第二方向上延伸并且连接到所述第一图案部分、所述第二图案部分和所述第一支承图案部分中的至少一个的多个桥接部分。
15.根据权利要求14所述的显示设备，其中，所述第一图案部分和所述第二图案部分的在所述第二方向上测量的第一宽度小于所述多个第一发光元件和所述多个第二发光元件的长度，
其中，所述多个桥接部分的在所述第一方向上测量的第二宽度大于所述第一图案部分和所述第二图案部分的所述第一宽度，以及
其中，所述第一支承图案部分的在所述第二方向上测量的第三宽度大于所述多个桥接部分的在所述第一方向上测量的所述第二宽度。
16.根据权利要求15所述的显示设备，其中，所述第一图案部分和所述第二图案部分的厚度大于所述第一图案部分和所述第二图案部分的所述第一宽度。
17.根据权利要求14所述的显示设备，还包括：
第一堤，与所述多个电极重叠并且包括在所述第一方向上延伸的多个堤部分；以及
第二堤，围绕发射区域和辅助区域，所述多个第一发光元件和所述多个第二发光元件位于所述发射区域中，所述辅助区域在所述第一方向上与所述发射区域隔开，
其中，所述第二绝缘层还包括在所述辅助区域中的第一基础部分和在所述第二堤上的第二基础部分，以及
其中，所述第一图案部分和所述第二图案部分中的每一个从所述发射区域延伸到所述辅助区域并且连接到所述第一基础部分。
18.根据权利要求17所述的显示设备，其中，所述第二绝缘层还包括在所述第二方向上延伸并且连接到所述第一图案部分和所述第二基础部分的第一桥接部分。
19.根据权利要求14所述的显示设备，其中，所述第二绝缘层还包括：
第三图案部分，在所述第一方向上与所述第一图案部分隔开；
第四图案部分，在所述第一方向上与所述第二图案部分隔开；以及
第二支承图案部分和第三支承图案部分，在所述第一方向上延伸并且在所述第二方向上彼此隔开，且所述第一支承图案部分在所述第二支承图案部分和所述第三支承图案部分之间，以及
所述多个桥接部分包括：
第一桥接部分，连接到所述第一图案部分和所述第二支承图案部分；
第二桥接部分，连接到所述第二图案部分和所述第一支承图案部分；
第三桥接部分，连接到所述第三图案部分和所述第一支承图案部分；以及
第四桥接部分，连接到所述第四图案部分和所述第一支承图案部分。
20.根据权利要求19所述的显示设备，其中，所述多个桥接部分还包括：
第五桥接部分，连接到所述第四图案部分和所述第三支承图案部分；以及
第六桥接部分，连接到所述第三图案部分和所述第二支承图案部分。
CN202280007143.8A 2021-01-08 2022-01-03 显示设备 Pending CN116349015A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210002406A KR20220100746A (ko) 2021-01-08 2021-01-08 표시 장치
KR10-2021-0002406 2021-01-08
PCT/KR2022/000020 WO2022149813A1 (ko) 2021-01-08 2022-01-03 표시 장치

Publications (1)

Publication Number Publication Date
CN116349015A true CN116349015A (zh) 2023-06-27

Family

ID=82323018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280007143.8A Pending CN116349015A (zh) 2021-01-08 2022-01-03 显示设备

Country Status (5)

Country Link
US (1) US20220223761A1 (zh)
EP (1) EP4276902A1 (zh)
KR (1) KR20220100746A (zh)
CN (1) CN116349015A (zh)
WO (1) WO2022149813A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240055975A (ko) * 2022-10-20 2024-04-30 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009122652A (ja) * 2007-10-23 2009-06-04 Sony Corp 表示装置及び電子機器
KR102699567B1 (ko) * 2016-07-11 2024-08-29 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102621662B1 (ko) * 2017-01-09 2024-01-09 삼성디스플레이 주식회사 발광 소자 및 이의 제조 방법
KR102454389B1 (ko) * 2017-11-29 2022-10-14 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102502608B1 (ko) * 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR102585158B1 (ko) * 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102593430B1 (ko) * 2018-07-09 2023-10-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102600602B1 (ko) * 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102587133B1 (ko) * 2018-07-19 2023-10-10 삼성디스플레이 주식회사 표시 장치
KR102559097B1 (ko) * 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102607727B1 (ko) * 2018-08-01 2023-11-29 삼성디스플레이 주식회사 표시 장치
KR102557981B1 (ko) * 2018-08-20 2023-07-24 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102654268B1 (ko) * 2018-10-10 2024-04-03 삼성디스플레이 주식회사 표시 장치
KR102657129B1 (ko) * 2018-10-11 2024-04-16 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102645630B1 (ko) * 2018-11-06 2024-03-08 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR20200066438A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102624516B1 (ko) * 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20200072162A (ko) * 2018-12-12 2020-06-22 엘지디스플레이 주식회사 유기발광 표시장치
KR102580167B1 (ko) * 2019-01-09 2023-09-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102704782B1 (ko) * 2019-02-08 2024-09-10 삼성디스플레이 주식회사 표시 장치
KR102690987B1 (ko) * 2019-02-25 2024-08-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11271032B2 (en) * 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
KR20200145966A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210035362A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR102685415B1 (ko) * 2019-11-04 2024-07-18 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
KR20210077097A (ko) * 2019-12-16 2021-06-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210090338A (ko) * 2020-01-09 2021-07-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US20210242381A1 (en) * 2020-01-30 2021-08-05 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11387223B2 (en) * 2020-02-11 2022-07-12 Samsung Display Co., Ltd. Display device comprising plurality of light emitting elements overlapping with contact electrodes
KR20210103048A (ko) * 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치
KR20210104392A (ko) * 2020-02-17 2021-08-25 삼성디스플레이 주식회사 표시 장치
KR20210107208A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치
KR20210109699A (ko) * 2020-02-27 2021-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210115116A (ko) * 2020-03-11 2021-09-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132782A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210143350A (ko) * 2020-05-19 2021-11-29 삼성디스플레이 주식회사 표시 장치
KR20210143969A (ko) * 2020-05-20 2021-11-30 삼성디스플레이 주식회사 표시 장치
KR20210148472A (ko) * 2020-05-28 2021-12-08 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
KR20210150631A (ko) * 2020-06-03 2021-12-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220020483A (ko) * 2020-08-11 2022-02-21 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20220021947A (ko) * 2020-08-13 2022-02-23 삼성디스플레이 주식회사 표시 장치
KR20220062150A (ko) * 2020-11-06 2022-05-16 삼성디스플레이 주식회사 표시 장치
KR20220078798A (ko) * 2020-12-03 2022-06-13 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
KR20220088565A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치
KR20220091675A (ko) * 2020-12-23 2022-07-01 삼성디스플레이 주식회사 표시 장치
KR20220108844A (ko) * 2021-01-27 2022-08-04 삼성디스플레이 주식회사 표시 장치
KR20220129696A (ko) * 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치
US20220399398A1 (en) * 2021-06-09 2022-12-15 Samsung Display Co., Ltd. Display device and method of fabricating the same
KR20220169061A (ko) * 2021-06-17 2022-12-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US20220223761A1 (en) 2022-07-14
KR20220100746A (ko) 2022-07-18
EP4276902A1 (en) 2023-11-15
WO2022149813A1 (ko) 2022-07-14

Similar Documents

Publication Publication Date Title
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
CN116058105A (zh) 显示装置
CN116349015A (zh) 显示设备
US20220359790A1 (en) Display device
CN116636007A (zh) 显示装置
CN116368617A (zh) 显示装置
CN114335052A (zh) 显示设备
CN116114063A (zh) 显示装置
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
CN219979570U (zh) 显示装置
US20230261142A1 (en) Display device
CN117642867A (zh) 显示装置
CN117043951A (zh) 显示装置
KR20220034267A (ko) 표시 장치
KR20220083901A (ko) 표시 장치
KR20220113566A (ko) 표시 장치
CN116918069A (zh) 显示装置
CN116722013A (zh) 显示装置
CN116018688A (zh) 发光二极管和包括该发光二极管的显示装置
KR20220130286A (ko) 표시 장치 및 이의 제조 방법
CN118541816A (zh) 显示面板及其制造方法
CN116490031A (zh) 显示装置
KR20220170386A (ko) 표시 장치
KR20220127396A (ko) 표시 장치
CN116267009A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination