CN116267009A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116267009A
CN116267009A CN202211535650.7A CN202211535650A CN116267009A CN 116267009 A CN116267009 A CN 116267009A CN 202211535650 A CN202211535650 A CN 202211535650A CN 116267009 A CN116267009 A CN 116267009A
Authority
CN
China
Prior art keywords
electrode
light emitting
disposed
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211535650.7A
Other languages
English (en)
Inventor
金珍栗
金秀可
李民圣
池善范
晋台夏
金东焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116267009A publication Critical patent/CN116267009A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及一种显示装置，该显示装置包括：第一电极和第二电极，设置在衬底上并且彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；发光元件，设置在第一绝缘层上，并且具有在第一电极和第二电极上对准的端部；第一连接电极，设置在第一电极上并且与发光元件的端部中的一端电接触；第二连接电极，设置在第二电极上并且与发光元件的端部中的另一端电接触，以及第二绝缘层，设置在第一连接电极上并且包括暴露第一连接电极的一部分的修复孔。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
随着多媒体的进步，显示装置的重要性已经增强。在这种趋势下，已经使用了各种类型的显示装置，诸如有机发光显示(OLED)装置和液晶显示(LCD)装置。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板或液晶显示面板的显示面板。显示装置可以包括发光二极管作为发光显示面板，并且例如，发光二极管(LED)可以包括使用有机材料作为发光材料的有机发光二极管和使用无机材料作为发光材料的无机发光二极管。
发明内容
本公开的目的是提供一种可以修复由发光元件的短路而引起的缺陷的显示装置。
本公开的目的不限于上述目的，并且本领域中技术人员通过以下本公开的描述将清楚地理解本公开的在本文中未提及的另外目的。
根据本公开的实施方式，显示装置可以包括：第一电极和第二电极，设置在衬底上并且彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；发光元件，设置在第一绝缘层上并且具有在第一电极和第二电极上对准的端部；第一连接电极，设置在第一电极上并且与发光元件的端部中的一端电接触；第二连接电极，设置在第二电极上并且与发光元件的端部中的另一端电接触；以及第二绝缘层，设置在第一连接电极上并且包括暴露第一连接电极的一部分的修复孔。
在实施方式中，修复孔的至少一部分可以在平面图中与第一连接电极重叠。
在实施方式中，显示装置还可以包括设置在第一绝缘层上并分隔发光区域的堤层，其中，发光元件设置在发光区域中，并且在平面图中子区域与发光区域间隔开。
在实施方式中，修复孔可以在平面图中与发光区域和堤层重叠。
在实施方式中，在平面图中，修复孔可以不与发光区域重叠，并且可以与堤层重叠。
在实施方式中，显示装置还可以包括设置在第二绝缘层上并通过修复孔与第一连接电极电接触的导电焊盘。
在实施方式中，导电焊盘可以在平面图中与修复孔重叠，并且可以完全覆盖修复孔。
在实施方式中，显示装置还可以包括设置在衬底上的至少一个晶体管，其中，可以通过该至少一个晶体管将电源电压施加到第一连接电极。
在实施方式中，显示装置还可以包括覆盖发光元件的一部分的第三绝缘层、以及覆盖第三绝缘层和第二连接电极的第四绝缘层，其中，第二绝缘层可以覆盖第三绝缘层和第四绝缘层。
在实施方式中，第一连接电极可以设置在第二绝缘层和第四绝缘层之间，并且第二连接电极设置在第三绝缘层和第四绝缘层之间。
在根据本公开的实施方式的显示装置中，通过暴露与发光元件电接触的连接电极，可以容易地执行使用金属尖端或导电刷的修复工艺。
此外，可以修复由发光元件的短路引起的不发光缺陷，由此可以解决与显示装置的暗点、亮度劣化和不均匀图像质量相关的问题。
根据本公开的实施方式的效果不限于以上提及的效果，并且更多的各种效果包括在本公开的以下描述中。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面和特征将变得更加显而易见，在附图中：
图1是示出根据本公开的实施方式的显示装置的示意性平面图；
图2是示出根据本公开的实施方式的显示装置的线的示意性布局图；
图3是示出根据本公开的实施方式的子像素的等效电路的示意图；
图4是示出根据本公开的实施方式的显示装置的像素的示意性平面图；
图5是沿着图4的线N1-N1'截取的示意性剖视图；
图6是沿着图4的线N2-N2'截取的示意性剖视图；
图7是示出根据本公开的实施方式的发光元件的示意图；
图8是示出发光元件的短路缺陷的示意图；
图9是示出将过电流施加到发光元件的示意图；
图10是示出对发光元件的短路缺陷进行修复的示意图；
图11是示出根据本公开的另一实施方式的显示装置的子像素的示意性剖视图；
图12是示出根据本公开的另一实施方式的显示装置的子像素的示意性平面图；
图13是沿着图12的线N3-N3'截取的示意性剖视图；
图14是沿着图12的线N4-N4'截取的示意性剖视图；
图15是沿着图12的线N5-N5'截取的示意性剖视图；
图16是示出根据本公开的又一实施方式的显示装置的子像素的示意性剖视图；
图17是示出根据本公开的再一实施方式的显示装置的子像素的示意性平面图；
图18是示出沿着图17的线N6-N6'截取的示例的示意性剖视图；
图19是示出沿着图17的线N6-N6'截取的另一示例的示意性剖视图；
图20是示出根据本公开的再一实施方式的显示装置的子像素的示例的示意性剖视图；以及
图21是示出根据本公开的再一实施方式的显示装置的子像素的另一示例的示意性剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，在附图中示出了本公开的实施方式。然而，本公开可以以不同的形式来实现，并且不应被解释为限于在本文中阐述的实施方式。确切地说，提供这些实施方式使得本公开将是更彻底和完整的，并将本公开的范围传达给本领域中技术人员。
还将理解的是，在层被称为在另一层或衬底“上”的情况下，它可以直接在所述另一层或衬底上，或者也可以存在居间层。在整个说明书中，相同的参考标记表示相同的组件。
将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
如本文中所用，术语“重叠”或“至少部分重叠”可以意指第一对象的至少一部分在给定方向上或给定视图中面对第二对象的至少一部分。
为了描述性目的，本文中可以使用诸如“下面”、“下方”、“之下”、“下部”、“上方”、“上部”、“之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，并且从而描述如附图中所示的一个元件与另一(多个)元件的关系。除了附图中描绘的定向之外，空间相对术语旨在还包括设备在使用、操作和/或制造中的不同定向。例如，如果附图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件将随之被定向在其它元件或特征“上方”。因此，术语“下方”可以包括上方和下方的定向两者。此外，该设备可以以其它方式定向(例如，旋转90度或处于其它定向)，并且因此，应当相应地解释本文中使用的空间相对描述语。
短语“…中的至少一个”旨在包括“选自…的组中的至少一个”的含义，以用于其含义和解释的目的。例如，“A和B中的至少一个”可以理解为意指“A、B、或A和B”。
除非本文中另外限定或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的技术人员所通常理解的相同的含义。还将理解的是，术语(诸如在常用词典中限定的术语)应当被解释为具有与它们在相关技术和本公开的上下文中的含义一致的含义，并且不应当被解释为理想的或过于正式的含义，除非在本文中清楚地如此限定。
本公开的各种实施方式的特征中的每个可以部分地或整体地组合或彼此组合，并且技术上各种互锁和驱动是可能的。每个实施方式可以彼此独立地实现，或者可以关联地一起实现。
在下文中，将参考附图描述本公开的详细实施方式。
图1是示出根据本公开的实施方式的显示装置的示意性平面图。
参考图1，显示装置10显示移动图像或静止图像。显示装置10可以指提供显示屏的所有电子装置。例如，电视、膝上型计算机、监视器、广告板、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子日记本、电子书、便携式多媒体播放器(PMP)、导航器、游戏机、数码相机、可携式摄像机等可以包括在显示装置10中。
显示装置10包括用于提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下文中，无机发光二极管显示面板可以用作显示面板的示例，但不限于此。在相同的技术精神可以应用于其的情况下，可以使用另一显示面板。
可以对显示装置10的形状进行各种修改。例如，显示装置10可以具有在水平方向上为长的矩形形状、在竖直方向上为长的矩形形状、正方形形状、具有圆角(顶点)的矩形形状、其它多边形形状、圆形形状等。显示装置10的显示区域DPA的形状可以类似于显示装置10的整体形状。在图1中可以示出具有在第二方向DR2上为长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示图像的区域，并且非显示区域NDA是其中不显示图像的区域。显示区域DPA可以被称为有效区域，并且非显示区域NDA可以被称为非有效区域。显示区域DPA大致可以占据显示装置10的中心。
显示区域DPA可以包括像素PX。像素PX可以布置成矩阵形式。每个像素PX的形状在平面上可以是矩形或正方形形状，但不限于此。每个像素PX的形状可以是其中每侧相对于一个方向倾斜的菱形形状。相应像素PX可以布置成条纹类型或
Figure BDA0003972907250000061
类型。像素PX中的每个可以包括用于发射特定波长带的光以显示特定颜色的一个或多个发光元件。
非显示区域NDA可以设置在显示区域DPA附近。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA在形状上可以是矩形的，并且非显示区域NDA可以设置成邻近显示区域DPA的四侧。非显示区域NDA可以构成显示装置10的边框。包括在显示装置10中的线或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以封装在其中。
图2是示出根据本公开的实施方式的显示装置的线的示意性布局图。
参考图2，显示装置10可以包括线。线可以包括扫描线SL、数据线DTL、初始化电压线VIL和电压线VL(VL1和VL2)。此外，尽管在附图中未示出，但是显示装置10还可以包括其它线。
扫描线SL可以设置成在第一方向DR1上延伸。扫描线SL可以电连接到与扫描驱动器(未示出)电连接的扫描布线焊盘WPD_SC。扫描线SL可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
本文中的“连接”的含义可以意指任何一个构件通过其它构件以及相互的物理接触而电连接到另一构件。此外，可以理解的是，一个部分和另一部分彼此电连接作为整体构件。此外，任何一个构件和另一构件之间的连接可以被解释为除了直接连接之外还包括通过另一构件的电连接。
数据线DTL可以设置成在第一方向DR1上延伸。数据线DTL可以设置成彼此相邻，同时形成一组三个。每个数据线DTL可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
初始化电压线VIL可以设置成也在第一方向DR1上延伸。初始化电压线VIL可以设置在数据线DTL和扫描线SL之间。初始化电压线VIL可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第一电压线VL1和第二电压线VL2可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分。第一电压线VL1和第二电压线VL2的在第一方向DR1上延伸的部分可以设置成横跨显示区域DPA，以及在第二方向DR2上延伸的部分中的一些线可以设置在显示区域DPA中，并且在第二方向DR2上延伸的部分中的其它线可以设置在位于显示区域DPA的在第一方向DR1上的两侧上的非显示区域NDA中。第一电压线VL1和第二电压线VL2可以在显示区域DPA的整个表面上具有网格结构。
扫描线SL、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2可以电连接到至少一个布线焊盘WPD。每个布线焊盘WPD可以设置在非显示区域NDA中。每个布线焊盘WPD可以设置在位于作为显示区域DPA的在第一方向DR1上的另一侧的下侧处的焊盘区域PDA中，但是可以根据显示装置10的尺寸和规格对焊盘区域PDA的位置进行各种修改。扫描线SL可以电连接到设置在焊盘区域PDA中的扫描布线焊盘WPD_SC，并且数据线DTL可以电连接到它们相应的彼此不同的数据线焊盘WPD_DT。初始化电压线VIL可以电连接到初始化布线焊盘WPD_Vint，第一电压线VL1可以电连接到第一电压布线焊盘WPD_VL1，并且第二电压线VL2可以电连接到第二电压布线焊盘WPD_VL2。外部装置可以封装在布线焊盘WPD上。外部装置可以通过各向异性导电膜、超声接合等封装在布线焊盘WPD上。在附图中，每个布线焊盘WPD可以设置在设置于显示区域DPA下方的焊盘区域PDA中，但不限于此。布线焊盘WPD中的一些可以设置在显示区域DPA的左侧和右侧中的任何一个或上侧上。
显示装置10的每个像素PX或子像素SPXn(参见图3)(n是1至3的整数)可以包括像素驱动电路。上述线可以在穿过每个像素PX和每个像素PX的周边的同时向每个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。可以对每个像素驱动电路的晶体管和电容器的数量进行各种修改。根据实施方式，显示装置10的每个子像素SPXn可以具有包括三个晶体管和一个电容器的3T1C结构。在下文中，将基于3T1C结构来描述像素驱动电路，但不限于此。可以将诸如2T1C结构、7T1C结构和6T1C结构的各种修改的像素结构应用于像素驱动电路。
图3是示出根据本公开的实施方式的子像素的等效电路的示意图。
参考图3，根据实施方式的显示装置10的每个子像素SPXn可以包括发光二极管EL、晶体管T1、T2和T3、以及存储电容器Cst。
发光二极管EL可以根据通过第一晶体管T1提供的电流发射光。发光二极管EL可以包括第一电极、第二电极和设置在第一电极和第二电极之间的至少一个发光元件。发光元件可以通过从第一电极和第二电极传送的电信号发射特定波长带的光。
发光二极管EL的一端可以电连接到第一晶体管T1的源电极，并且其另一端(或另外一端)可以电连接到第二电压线VL2，该第二电压线VL2被提供有低于第一电压线VL1的高电位电压(下文中，第一电源电压)的低电位电压(下文中，第二电源电压)。此外，发光二极管EL的另一端可以电连接到第三晶体管T3的源电极。
第一晶体管T1根据栅电极和源电极之间的电压差来调整从可以被提供第一电源电压的第一电压线VL1流向发光二极管EL的电流。例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅电极可以电连接到第二晶体管T2的源电极，其源电极可以电连接到发光二极管EL的第一电极，并且其漏电极可以电连接到被施加第一电源电压的第一电压线VL1。
第二晶体管T2可以由第一扫描线SL1的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以电连接到第一扫描线SL1，其源电极可以电连接到第一晶体管T1的栅电极，并且其漏电极可以电连接到数据线DTL。
第三晶体管T3可以由第二扫描线SL2的扫描信号导通，以将初始化电压线VIL连接到发光二极管EL的一端。第三晶体管T3的栅电极可以电连接到第二扫描线SL2，其漏电极可以电连接到初始化电压线VIL，并且其源电极可以电连接到发光二极管EL的一端或第一晶体管T1的源电极。第二晶体管T2和第三晶体管T3可以通过相同的扫描信号同时导通。
在实施方式中，晶体管T1、T2和T3中的每个的源电极和漏电极可以不限于上述情况，并且可以是与上述情况相反的情况。晶体管T1、T2和T3中的每个可以由薄膜晶体管形成。在图3中，晶体管T1、T2和T3中的每个可以由N型金属氧化物半导体场效应晶体管(MOSFET)形成，但不限于此。例如，晶体管T1、T2和T3中的每个可以由P型MOSFET形成，或者晶体管T1、T2和T3的一部分可以是N型MOSFET，并且另一部分可以由P型MOSFET形成。
存储电容器Cst可以形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst可以存储第一晶体管T1的栅极电压和源极电压的电压差。
在下文中，将参考另一附图详细描述根据实施方式的显示装置10的像素PX的结构。
图4是示出根据本公开的实施方式的显示装置的像素的示意性平面图。
参考图4，显示装置10的像素PX中的每个可以包括子像素SPXn(n是1至3的整数)。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，不限于该示例，子像素SPXn中的每个可以发射相同颜色的光。尽管像素PX被示出为包括三个子像素SPXn，但是像素PX可以包括多于三个的子像素SPXn。
显示装置10的子像素SPXn中的每个可以包括发光区域EMA和不发光区域。发光区域EMA可以是其中设置有发光元件ED使得发射特定波长带的光的区域。不发光区域可以是其中不设置发光元件ED并且从发光元件ED发射的光不到达使得不发射光的区域。
发光区域EMA可以包括其中设置有发光元件ED的区域，并且因此可以包括其中从发光元件ED发射的光被发射到邻近发光元件ED的区域的区域。不限于这种情况，发光区域EMA也可以包括其中从发光元件ED发射的光被另一构件反射或折射的区域。发光元件ED可以设置在每个子像素SPXn中，并且其中设置有发光元件ED的区域及其相邻区域可以形成发光区域EMA。
每个子像素SPXn的发光区域EMA可以具有均匀的尺寸，但不限于此。在一些实施方式中，每个子像素SPXn的发光区域EMA可以具有彼此不同的相应尺寸，这取决于从设置在相应子像素SPXn中的发光元件ED发射的光的颜色或波长带。
每个子像素SPXn还可以包括设置在不发光区域中的子区域SA。子区域SA可以设置在发光区域EMA的在第一方向DR1上的一侧上，并且因此设置于在第一方向DR1上彼此相邻的子像素SPXn的发光区域EMA之间。例如，发光区域EMA和子区域SA可以在第二方向DR2上重复布置，并且可以在第一方向DR1上交替布置，但不限于此。然而，像素PX中的发光区域EMA和子区域SA可以具有与图4的布置不同的布置。
堤层BNL可以设置在子区域SA和发光区域EMA之间，并且子区域SA和发光区域EMA之间的间隔可以根据堤层BNL的宽度而变化。由于发光元件ED可以不设置在子区域SA中，所以光不从子区域SA发射，但是设置在每个子像素SPXn中的电极RME的一部分可以设置在子区域SA中。设置在不同子像素SPXn中的电极RME可以设置成通过子区域SA的分隔部分ROP彼此间隔开。
堤层BNL可以包括在平面上在第一方向DR1和第二方向DR2上延伸的部分，并且因此可以以网格图案设置在显示区域DPA的整个表面上。堤层BNL可以遍及相应子像素SPXn的边界设置，以将彼此相邻的子像素SPXn区分开。堤层BNL可以设置成围绕为每个子像素SPXn设置的发光区域EMA，从而将发光区域EMA区分开。
图5是沿着图4的线N1-N1'截取的示意性剖视图。图6是沿着图4的线N2-N2'截取的示意性剖视图。图7是示出根据本公开的实施方式的发光元件的示意图。图8是示出发光元件的短路缺陷的示意图。
图9是示出将过电流施加到发光元件的示意图。图10是示出对发光元件的短路缺陷进行修复的示意图。
参考图4至图6，显示装置10可以包括第一衬底SUB、设置在第一衬底SUB上的半导体层、导电层和绝缘层。半导体层、导电层和绝缘层可以分别构成显示装置10的电路层和显示元件层。
详细地，第一衬底SUB可以是绝缘衬底。第一衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。第一衬底SUB可以是刚性衬底，但也可以是能够经受弯曲、折叠、卷曲等的柔性衬底。第一衬底SUB可以包括显示区域DPA、围绕显示区域DPA的非显示区域NDA、以及与非显示区域NDA的一部分对应的焊盘区域PDA。
第一导电层可以设置在第一衬底SUB上。第一导电层可以包括下部金属层CAS，其设置成与第一晶体管T1的有源层ACT1重叠。下部金属层CAS可以包括光遮挡材料以防止光进入第一晶体管T1的有源层ACT1。然而，可以省略下部金属层CAS。
缓冲层BL可以设置在下部金属层CAS和第一衬底SUB上。缓冲层BL可以形成在第一衬底SUB上，以保护像素PX的晶体管免受渗透通过第一衬底SUB(易受湿气渗透)的湿气的影响，并且可以执行表面平坦化功能。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT1。有源层ACT1可以设置成部分地与第二导电层的栅电极G1重叠，这将在下面描述。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等及其组合中的至少一种。在其它实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)及其组合中的至少一种。
尽管一个第一晶体管T1被示出为设置在显示装置10的子像素SPXn中，但并不限于此。显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI可以设置在半导体层和缓冲层BL上。第一栅极绝缘层GI可以用作第一晶体管T1的栅极绝缘层。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以设置成在作为厚度方向的第三方向DR3上与有源层ACT1的沟道区域重叠。
第一层间绝缘层IL1可以设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层和设置在第二导电层上的其它层之间的绝缘层，并且可以保护第二导电层。
第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括设置在显示区域DPA中的第一电压线VL1和第二电压线VL2、导电图案CDP1和CDP2、以及设置在焊盘区域PDA中的焊盘电极的焊盘电极基础层。
传送到第一电极RME1的高电位电压(或第一电源电压)可以施加到第一电压线VL1，并且传送到第二电极RME2的低电位电压(或第二电源电压)可以施加到第二电压线VL2。第一电压线VL1的一部分可以通过穿过第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT1电接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第二电压线VL2可以连接(例如，直接连接)到下面将描述的第二电极RME2。
第一导电图案CDP1可以通过穿过第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT1电接触。第一导电图案CDP1可以通过另一接触孔与下部金属层CAS电接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。
第二导电图案CDP2可以电连接到下面将描述的第一电极RME1。此外，第二导电图案CDP2可以通过第一导电图案CDP1电连接到第一晶体管T1。尽管第一导电图案CDP1和第二导电图案CDP2被示出为彼此间隔开，但是在一些实施方式中，第二导电图案CDP2可以是与第一导电图案CDP1集成的(或与第一导电图案CDP1集成)以形成一个图案。第一晶体管T1可以将从第一电压线VL1施加的第一电源电压传送到第一电极RME1。
第一导电图案CDP1和第二导电图案CDP2可以被示出为形成在相同的层上，但不限于此。在一些实施方式中，第二导电图案CDP2可以由不同于第一导电图案CDP1的导电层形成，例如，设置在第三导电层上的第四导电层，并且一些绝缘层插置在第三导电层和第四导电层之间。第一电压线VL1和第二电压线VL2可以由第四导电层而不是第三导电层形成，并且第一电压线VL1可以通过另一导电图案电连接到第一晶体管T1的第一漏电极D1。
钝化层PV1可以设置在第三导电层上。钝化层PV1可以用作第三导电层和设置在第三导电层上的其它层之间的绝缘层，并且可以保护第三导电层。
缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和钝化层PV1可以由彼此交替堆叠的无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和钝化层PV1可以由其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层彼此堆叠的双层或其中无机层彼此交替堆叠的多层形成，但不限于此。缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和钝化层PV1可以由包括上述绝缘材料的一个无机层制成。此外，在一些实施方式中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)的有机绝缘材料制成。
第二导电层和第三导电层可以由单层或多层形成，该单层或多层由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成，但不限于此。
过孔层VIA可以设置在钝化层PV1上。过孔层VIA可以包括诸如聚酰亚胺(PI)的有机绝缘材料，以执行表面平坦化功能。
堤图案BP1和BP2、电极RME(RME1和RME2)以及堤层BNL、发光元件ED和连接电极CNE(CNE1和CNE2)设置在过孔层VIA上作为显示元件层。绝缘层PAS1、PAS2、PAS3和PAS4可以设置在过孔层VIA上。
堤图案BP1和BP2可以在显示区域DPA中设置(例如，直接设置)在过孔层VIA上。堤图案BP1和BP2可以具有在第一方向DR1上延伸的形状，并且可以在第二方向DR2上彼此间隔开。例如，堤图案BP1和BP2可以包括在每个子像素SPXn的发光区域EMA中彼此间隔开的第一堤图案BP1和第二堤图案BP2。第一堤图案BP1可以基于发光区域EMA的中心设置在作为在第二方向DR2上的一侧的左侧上，并且第二堤图案BP2可以基于发光区域EMA的中心设置在作为在第二方向DR2上的另一侧的右侧上。发光元件ED可以设置在第一堤图案BP1和第二堤图案BP2之间。
在第一方向DR1上延伸的堤图案BP1和BP2的长度可以小于由堤层BNL围绕的发光区域EMA在第一方向DR1上的长度。堤图案BP1和BP2可以在显示区域DPA的整个表面上设置在子像素SPXn的发光区域EMA中，以形成在一个方向上以窄宽度延伸的岛状图案。两个堤图案BP1和BP2被示出为对于每个子像素SPXn设置为相同的宽度，但不限于此。堤图案BP1和BP2的数量和形状可以根据电极RME的数量和布置结构而变化。
堤图案BP1和BP2可以具有其中至少一部分基于过孔层VIA的上表面突出的结构。堤图案BP1和BP2的突出部分可以具有倾斜侧部，并且从发光元件ED发射的光可以被设置在堤图案BP1和BP2上的电极RME反射并且朝向过孔层VIA的上方向发射，但是本公开不限于此。堤图案BP1和BP2的外表面可以具有半圆形或半椭圆形形状。堤图案BP1和BP2可以包括但不限于诸如聚酰亚胺(PI)的有机绝缘材料。
电极RME在每个子像素SPXn中设置成在一个方向上延伸的形状。电极RME可以在第一方向DR1上延伸并设置在子像素SPXn的发光区域EMA中，并且可以在第二方向DR2上彼此间隔开。电极RME可以电连接到发光元件ED。电极RME中的每个可以通过将在下面描述的连接电极CNE(CNE1和CNE2)电连接到发光元件ED，并且可以将从其下方的导电层施加的电信号传送到发光元件ED。
显示装置10可以包括设置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第一电极RME1可以基于发光区域EMA的中心处设置在左侧上，并且第二电极RME2可以在第二方向DR2上与第一电极RME1间隔开，并且可以基于发光区域EMA的中心处设置在右侧上。第一电极RME1可以设置在第一堤图案BP1上，并且第二电极RME2可以设置在第二堤图案BP2上。第一电极RME1和第二电极RME2可以部分地设置在相应的子像素SPXn和超出堤层BNL的子区域SA中。基于位于任何子像素SPXn的子区域SA中的分隔部分ROP，不同子像素SPXn的第一电极RME1和第二电极RME2可以彼此间隔开。
第一电极RME1和第二电极RME2可以设置在堤图案BP1和BP2的倾斜侧部上。在实施方式中，电极RME的在第二方向DR2上测量的宽度可以小于堤图案BP1和BP2的在第二方向DR2上测量的宽度。第一电极RME1和第二电极RME2可以设置成覆盖堤图案BP1和BP2的至少一侧，以反射从发光元件ED发射的光。
此外，在第二方向DR2上彼此间隔开的第一电极RME1和第二电极RME2之间的间隔可以比堤图案BP1和BP2之间的间隔窄。由于第一电极RME1或第二电极RME2的至少一部分可以设置(例如，直接设置)在过孔层VIA上，所以第一电极RME1和第二电极RME2可以设置在相同的平面上。
如上所述，电极RME可以设置在堤图案BP1和BP2上，并且从设置在堤图案BP1和BP2之间的发光元件ED发射的光可以被设置在堤图案BP1和BP2上的电极RME反射并朝向上方向发射。电极RME中的每个可以包括具有高反射率的导电材料，从而反射从发光元件ED发射的光。
电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)和铝(Al)的金属或其组合、或包含铝(Al)、镍(Ni)、镧(La)等的合金，或者可以具有其中诸如钛(Ti)、钼(Mo)和铌(Nb)的金属层或其组合和合金彼此堆叠的堆叠结构。在一些实施方式中，电极RME可以是其中钛(Ti)、钼(Mo)或铌(Nb)的至少一个金属层和包含铝(Al)的合金彼此堆叠的双层或多层。
不限于上述示例，电极RME中的每个还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO和ITZO的材料。在一些实施方式中，电极RME中的每个可以具有其中透明导电材料的一个或多个层和具有高反射率的金属层彼此堆叠的结构，或者可以形成为包括透明导电材料和金属层的单层。例如，每个电极RME可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。电极RME可以电连接到发光元件ED，并且可以在第一衬底SUB的上方向上反射从发光元件ED发射的光中的一些。
第一电极RME1和第二电极RME2可以分别通过形成在与堤层BNL重叠的部分中的第一电极接触孔CTD和第二电极接触孔CTS电连接到第三导电层。第一电极RME1可以通过穿过其下方的过孔层VIA的第一电极接触孔CTD与第二导电图案CDP2电接触。第二电极RME2可以通过穿过其下方的过孔层VIA的第二电极接触孔CTS与第二电压线VL2电接触。第一电极RME1可以通过第二导电图案CDP2和第一导电图案CDP1电连接到第一晶体管T1，以允许向其施加第一电源电压，并且第二电极RME2可以电连接到第二电压线VL2，以允许向其施加第二电源电压。
第一绝缘层PAS1可以设置在显示区域DPA的整个表面上，并且可以设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以保护电极RME，并且同时使不同的电极RME相互绝缘。特别地，第一绝缘层PAS1可以设置成在形成堤层BNL之前覆盖电极RME，从而防止电极RME在形成堤层BNL的工艺中被损坏。第一绝缘层PAS1可以防止设置在其上的发光元件ED由于与其它构件的接触(例如，直接接触)而被损坏。
在实施方式中，第一绝缘层PAS1可以是阶梯状的，使得其上表面部分地在于第二方向DR2上彼此间隔开的电极RME之间凹入。发光元件ED可以设置在阶梯状的第一绝缘层PAS1的上表面上，并且可以在发光元件ED和第一绝缘层PAS1之间形成空间。
根据本公开的实施方式，第一绝缘层PAS1可以设置成覆盖电极RME，并且可以包括暴露电极RME的上表面的一部分的开口。例如，第一绝缘层PAS1可以包括暴露相应电极RME的接触部分CT1和CT2。第一接触部分CT1可以在子区域SA中设置在第一电极RME1上，并且可以暴露第一电极RME1的上表面的一部分。第二接触部分CT2可以在子区域SA中设置在第二电极RME2上，并且可以暴露第二电极RME2的上表面的一部分。例如，第一接触部分CT1和第二接触部分CT2可以基于发光区域EMA设置在堤层BNL的外部。
下面将描述的连接电极CNE可以与通过第一接触部分CT1和第二接触部分CT2暴露的每个电极RME电接触。第一绝缘层PAS1可以在其中不同子像素SPXn的电极RME彼此间隔开的分隔部分ROP中暴露过孔层VIA的上表面。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn中的每个。堤层BNL可以在围绕每个子像素SPXn的发光区域EMA和子区域SA的同时将发光区域EMA与子区域SA区分开，并且可以在围绕显示区域DPA的最外周边的同时将显示区域DPA与非显示区域NDA区分开。堤层BNL可以完全设置在显示区域DPA中以形成网格图案，并且显示区域DPA的其中堤层BNL被暴露的区域可以是发光区域EMA和子区域SA。
堤层BNL可以具有类似于堤图案BP1和BP2的高度。在一些实施方式中，堤层BNL可以高于堤图案BP1和BP2，并且其厚度可以等于或大于堤图案BP1和BP2的厚度。堤层BNL可以在显示装置10的制造工艺的喷墨打印工艺中防止油墨溢出到与其相邻的子像素SPXn。以与堤图案BP1和BP2相同的方式，堤层BNL可以包括诸如聚酰亚胺的有机绝缘材料。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以具有在一个方向上延伸的形状，并且可以设置成使得延伸方向平行于第一衬底SUB的上表面。如下所述，发光元件ED可以包括沿着上述延伸方向设置的半导体层，其中，半导体层可以沿着与第一衬底SUB的上表面平行的方向顺序设置，但不限于此。在发光元件ED具有另一结构的情况下，半导体层可以设置在垂直于第一衬底SUB的上表面的方向上。
发光元件ED可以在堤图案BP1和BP2之间设置于在第二方向DR2上彼此间隔开的电极RME上。发光元件ED的延伸长度可以长于在第二方向DR2上彼此间隔开的电极RME之间的间隔。发光元件ED可以布置成使得其至少一端可以设置在不同电极RME中的任一个上，或者其两端可以设置在不同电极RME上。发光元件ED可以根据电极RME1和RME2的结构设置成使得其两端放置在不同的电极RME1和RME2上或者两端放置在电极RME1和RME2上。其中电极RME中的每个可以延伸的方向和其中发光元件ED延伸的方向可以彼此垂直或几乎彼此垂直。发光元件ED可以沿着其中电极RME中的每个可以延伸的第一方向DR1彼此间隔开，并且可以对准成彼此平行或几乎彼此平行，但不限于此。发光元件ED可以在其中电极RME中的每个延伸的方向上倾斜地设置。
设置在相应子像素SPXn中的发光元件ED可以根据半导体层的材料发射具有不同波长带的光，但不限于此。设置在相应子像素SPXn中的发光元件ED可以包括相同材料的半导体层，以发射相同颜色的光。发光元件ED可以与连接电极CNE(CNE1和CNE2)电接触，并且因此电连接到电极RME和过孔层VIA下方的导电层，并且可以在向其施加电信号时发射特定波长带的光。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2可以包括在堤图案BP1和BP2之间在第一方向DR1上延伸并设置在发光元件ED上的图案部分。图案部分可以设置成部分地围绕发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两端。图案部分可以在平面图上在每个子像素SPXn内形成线性或岛状图案。第二绝缘层PAS2的图案部分可以保护发光元件ED，并且同时在显示装置10的制造工艺中固定发光元件ED。第二绝缘层PAS2可以设置成填充发光元件ED和在发光元件ED下方的第一绝缘层PAS1之间的空间。此外，第二绝缘层PAS2的一部分可以设置在堤层BNL的顶部上和子区域SA中。第二绝缘层PAS2的设置在子区域SA中的一部分可以不设置在第一接触部分CT1、第二接触部分CT2和分隔部分ROP中。
连接电极CNE(CNE1和CNE2)可以分别设置在电极RME和发光元件ED上，并且可以分别与它们电接触。连接电极CNE可以通过穿过第一绝缘层PAS1和第二绝缘层PAS2的接触部分CT1和CT2与发光元件ED的任何一端以及电极RME中的至少一个电接触。
第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1的设置在第一堤图案BP1上的部分可以与第一电极RME1重叠，并且可以在第一方向DR1上从第一电极RME1延伸。第一连接电极CNE1可以设置成从发光区域EMA到超出堤层BNL的子区域SA。第一连接电极CNE1可以通过暴露第一电极RME1的一部分的第一接触部分CT1在子区域SA中与第一电极RME1电接触。第一连接电极CNE1可以与发光元件ED和第一电极RME1电接触，以将从第一晶体管T1施加的电信号传送到发光元件ED。
第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2上。第二连接电极CNE2的设置在第二堤图案BP2上的一部分可以与第二电极RME2重叠，并且可以在第一方向DR1上从第二电极RME2延伸。第二连接电极CNE2可以设置成从发光区域EMA到超出堤层BNL的子区域SA。第二连接电极CNE2可以通过暴露第二电极RME2的一部分的第二接触部分CT2在子区域SA中与第二电极RME2电接触。第二连接电极CNE2可以与发光元件ED和第二电极RME2电接触，以将从第二电压线VL2施加的电信号传送到发光元件ED。
第三绝缘层PAS3可以设置在第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以完全设置在第二绝缘层PAS2上以覆盖第二连接电极CNE2，并且第一连接电极CNE1可以设置在第三绝缘层PAS3上。除了其中设置有第二连接电极CNE2的区域之外，第三绝缘层PAS3可以完全设置在过孔层VIA上。第三绝缘层PAS3可以使第一连接电极CNE1与第二连接电极CNE2绝缘，使得第一连接电极CNE1与第二连接电极CNE2不接触(例如，不直接接触)。
第三绝缘层PAS3可以除了子区域SA的其中设置有第一接触部分CT1的部分之外进行完全设置，并且可以覆盖第二接触部分CT2和分隔部分ROP。由于第一连接电极CNE1设置在第一接触部分CT1中，所以第三绝缘层PAS3可以暴露第一接触部分CT1。由于第二连接电极CNE2设置在第二接触部分CT2中，所以第三绝缘层PAS3可以与第二连接电极CNE2一起覆盖第二接触部分CT2。此外，第三绝缘层PAS3可以通过覆盖分隔部分ROP而与过孔层VIA的因电极RME彼此间隔开而被暴露的上表面接触(例如，直接接触)。
第四绝缘层PAS4可以设置在第三绝缘层PAS3上。第四绝缘层PAS4可以完全设置在第三绝缘层PAS3上以覆盖第一连接电极CNE1。第四绝缘层PAS4可以完全设置在过孔层VIA上。第四绝缘层PAS4可以保护设置在其下方的构件免受外部环境的影响。
第四绝缘层PAS4可以完全设置在子区域SA中，并且可以覆盖第一接触部分CT1、第二接触部分CT2和分隔部分ROP。由于每个连接电极CNE设置在第一接触部分CT1和第二接触部分CT2中，所以第四绝缘层PAS4可以与每个连接电极CNE一起覆盖第一接触部分CT1和第二接触部分CT2。
第一绝缘层PAS1、第二绝缘层PAS2、第三绝缘层PAS3和第四绝缘层PAS4可以包括无机绝缘材料或有机绝缘材料。
参考图7，发光元件ED可以是发光二极管，并且具体地，发光元件ED可以是由具有纳米至微米的尺寸的无机材料制成的无机发光二极管。在彼此面对的两个电极之间在特定方向上形成电场的情况下，发光元件ED可以在具有极性的两个电极之间对准。
根据本公开的实施方式的发光元件ED可以具有在一个方向上延伸的形状。发光元件ED可以具有圆柱形形状、杆形状、线形状或管形状，但不限于此。发光元件ED可以具有诸如立方体、长方体和六边形柱的多边形柱形状，或者可以具有诸如在一个方向上延伸的具有部分倾斜的外表面的形状的各种形状。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)杂质的半导体层。当从外部电源施加的电信号被传送到半导体层时，半导体层可以发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘层38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN及其组合中的任何一种或多种。在第一半导体层31中掺杂的n型掺杂剂可以是Si、Ge、Sn、Se等或其组合。
第二半导体层32可以设置在第一半导体层31上，并且发光层36插置在它们之间。第二半导体层32可以是p型半导体，并且可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN及其组合中的任何一种或多种。掺杂在第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
第一半导体层31和第二半导体层32可以被示出为由单层形成，但不限于此。第一半导体层31和第二半导体层32还可以包括更多数量的层，诸如包覆层或拉伸应变势垒减小(TSBR)层，这取决于发光层36的材料。
发光层36可以设置在第一半导体层31和第二半导体层32之间。发光层36可以包括单量子阱结构材料或多量子阱结构材料。在发光层36可以包括多量子阱结构的材料的情况下，量子层和阱层可以彼此交替地堆叠。根据通过第一半导体层31和第二半导体层32施加的电信号，发光层36可以通过电子-空穴对的结合而发射光。发光层36可以包括诸如AlGaN和AlGaInN的材料。在发光层36可以具有交替地堆叠在多量子阱结构中的量子层和阱层的堆叠结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料彼此交替堆叠的结构，并且可以包括III族或V族半导体材料，这取决于发射的光的波长带。发光层36可以发射红色波长带或绿色波长带的光，视情况而定，而不限于蓝色波长带的光。
电极层37可以是欧姆连接电极，但不限于此。电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或多个电极层37，但不限于此。可以省略电极层37。
在发光元件ED与显示装置10中的电极RME或连接电极CNE电连接的情况下，电极层37可以减小发光元件ED和电极RME或连接电极CNE之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括Al、Ti、In、Au、Ag、ITO、IZO和ITZO及其组合中的至少一种。
绝缘层38可以设置成围绕半导体层31和32、发光层36和电极层37的外表面。例如，绝缘层38可以设置成围绕发光层36的外表面，并且可以形成为暴露在发光元件ED的长度方向上的两端。此外，绝缘层38可以在邻近发光元件ED的至少一端的区域中在截面上形成有圆化上表面。
绝缘层38可以包括具有绝缘特性的材料，例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlxOy)等或其组合。绝缘层38可以被示出示为由单层形成，但不限于此。在一些实施方式中，绝缘层38可以由其中多个层彼此堆叠的多层结构形成。
绝缘层38可以用于保护上述构件。在发光元件ED与被传送电信号的电极接触(例如，直接接触)的情况下，绝缘层38可以防止在发光层36中可能发生的电短路。绝缘层38可以防止发光元件ED的发光效率劣化。
此外，绝缘层38的外表面可以进行表面处理。发光元件ED可以通过以分散在油墨中的状态喷射到电极上来对准。绝缘层38的表面可以处理成具有疏水或亲水特性，使得发光元件ED可以保持分散在油墨中，而不和与其相邻的另一发光元件ED聚集。
上述发光元件ED可以通过以喷墨方式喷射到第一衬底SUB上来对准。发光元件ED可以通过在蓝宝石或硅衬底上生长来制造，但是发光元件ED中的一些可能制造成有缺陷的，从而在显示装置10中引起不发光缺陷。
参考图8，当在第一连接电极CNE1和第二连接电极CNE2之间施加电流时，发光元件ED中的每个可以发射光。然而，在发光元件ED中的任何一个具有短路缺陷的情况下，它可以用作第一连接电极CNE1和第二连接电极CNE2之间的电流路径。由于从第一连接电极CNE1施加的电流通过短路的发光元件ED流向第二连接电极CNE2，因此可能出现其中发光元件ED不发射光的不发光缺陷。不发光缺陷可能导致显示装置10的暗点、亮度劣化和不均匀的图像质量。
根据本公开的实施方式的显示装置10可以通过向短路的发光元件ED施加过电流来修复不发光缺陷。
返回参考图4和图5，第四绝缘层PAS4可以包括暴露第一连接电极CNE1的修复孔REH。修复孔REH可以设置在子像素SPXn中的每个中。修复孔REH可以遍及子像素SPXn中的每个的发光区域EMA和不发光区域设置。例如，修复孔REH的一部分可以与堤层BNL重叠，并且其另一部分可以不与堤层BNL重叠，但是修复孔REH不限于此。然而，修复孔REH可以设置在发光区域EMA中，并且修复孔REH可以不与堤层BNL重叠。在另一实施方式中，修复孔REH可以设置在不发光区域中，并且修复孔REH可以与堤层BNL重叠。
在实施方式中，修复孔REH可以在第三方向DR3上与第一连接电极CNE1重叠。修复孔REH可以暴露被施加第一电压线VL1的第一电源电压的第一连接电极CNE1。修复孔REH可以设置成不与第一堤图案BP1和第二堤图案BP2重叠，但不限于此。修复孔REH的至少一部分可以与第一堤图案BP1或第二堤图案BP2重叠。在另一实施方式中，修复孔REH可以与第一电极RME1和第一连接电极CNE1重叠，或者可以与第一堤图案BP1或第二堤图案BP2重叠。如果修复孔REH与第一连接电极CNE1重叠以用于修复，则修复孔REH的布置不受特别限制。
修复由设置有修复孔REH的显示装置10中的发光元件ED的短路引起的缺陷的方法如下。
参考图8至图10，在发生由发光元件ED的短路引起的不发光缺陷的情况下，可以将过电流(由图9中的“V+”表示)施加到由第四绝缘层PAS4的修复孔REH暴露的第一连接电极CNE1。详细地，可以在金属尖端或导电刷与第一连接电极CNE1接触之后施加电流。如果过电流大于在发光元件ED被正常驱动的情况下施加的电流，则过电流可以不受特别限制。通过修复孔REH施加过电流的方法可以防止第一连接电极CNE1的表面被金属尖端或导电刷损坏，并且可以仅向期望的路径施加过电流以实现稳定的修复。当将过电流施加到具有短路缺陷的发光元件ED时，由于过电流，没有电流可以流向发光元件ED。
如图10中所示，在将过电流施加到短路的发光元件ED的情况下，通过第一连接电极CNE1施加的第一电源电压可以不流向被施加过电流的发光元件ED，而是可以施加到正常的发光元件ED。因此，可以允许子像素SPXn的由于短路的发光元件ED而不发射光的发光元件ED正常地发射光，从而修复缺陷。因此，可以解决与显示装置10的暗点、亮度劣化和不均匀图像质量有关的问题。
图11是示意性地示出根据本公开的另一实施方式的显示装置的子像素的示意性剖视图。
参考图11，该实施方式与图4至图10的实施方式的不同之处至少在于，该显示装置还包括用于覆盖修复孔REH的导电焊盘RPP。在下文中，将省略与图4至图10的实施方式相同的元件的描述，并且以下描述将基于与图4至图10的实施方式的不同之处。
导电焊盘RPP可以设置在第四绝缘层PAS4上。导电焊盘RPP可以遍及每个子像素SPXn的发光区域EMA和不发光区域设置。例如，导电焊盘RPP的一部分可以与堤层BNL重叠，并且其另一部分可以不与堤层BNL重叠，但是导电焊盘RPP不限于此。导电焊盘RPP可以设置在发光区域EMA中，并且导电焊盘RPP可以不与堤层BNL重叠。在另一实施方式中，导电焊盘RPP可以设置在不发光区域中，并且修复孔REH可以与堤层BNL重叠。导电焊盘RPP可以与修复孔REH重叠，并且可以完全覆盖修复孔REH。导电焊盘RPP的布置可以遵循修复孔REH的布置。
导电焊盘RPP可以在第三方向DR3上与第一电极RME1和第一连接电极CNE1重叠。导电焊盘RPP可以与被施加第一电压线VL1的第一电源电压的第一连接电极CNE1接触(例如，直接接触)。导电焊盘RPP可以设置成不与第一堤图案BP1和第二堤图案BP2重叠，但不限于此。导电焊盘RPP的至少一部分可以与第一堤图案BP1或第二堤图案BP2重叠。
导电焊盘RPP可以包括导电材料。例如，导电焊盘RPP可以包括诸如银(Ag)、铜(Cu)和铝(Al)的金属或其组合、或包含铝(Al)、镍(Ni)、镧(La)等的合金，或者可以具有其中诸如钛(Ti)、钼(Mo)和铌(Nb)的金属层和合金彼此堆叠的堆叠结构。在一些实施方式中，导电焊盘RPP可以是其中钛(Ti)、钼(Mo)和铌(Nb)的至少一个金属层或其组合和包含铝(Al)的合金彼此堆叠的双层或多层。
不限于上述示例，导电焊盘RPP可以包括透明导电材料。例如，导电焊盘RPP可以包括诸如ITO、IZO和ITZO或其组合的材料。在一些实施方式中，导电焊盘RPP可以具有其中透明导电材料的一个或多个层和金属层彼此堆叠的结构，或者可以形成为包括透明导电材料和金属层的单层。例如，导电焊盘RPP可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
在该实施方式中，可以设置朝向第四绝缘层PAS4的上部突出的导电焊盘RPP，以有利于在修复工艺期间与金属尖端或导电刷接触。因此，可以有利于修复工艺。
图12是示出根据本公开的另一实施方式的显示装置的子像素的示意性平面图。图13是沿着图12的线N3-N3'截取的示意性剖视图。图14是沿着图12的线N4-N4'截取的示意性剖视图。图15是沿着图12的线N5-N5'截取的示意性剖视图。图13示出了横跨图12的第一发光元件ED1和第二发光元件ED2的两端的示意性剖面，以及图14示出了横跨图12的接触部分CT1、CT2、CT3和CT4的示意性剖面。
参考图12至图15，根据实施方式的显示装置10_1可以包括更多数量的电极RME和更多数量的连接电极CNE，并且可以增加设置在每个子像素SPXn中的发光元件ED的数量。该实施方式与图4至图11的实施方式的不同之处至少在于，每个子像素SPXn的连接电极CNE和电极RME以及堤图案BP1、BP2和BP3的布置与图4至图11的这些组件不同。在下文中，将省略重复的描述，并且以下描述将基于与图4至图11的实施方式的不同之处。
堤图案还可以包括设置在第一堤图案BP1和第二堤图案BP2之间的第三堤图案BP3。第一堤图案BP1可以基于发光区域EMA的中心设置在左侧上，第二堤图案BP2可以基于发光区域EMA的中心设置在右侧上，并且第三堤图案BP3可以设置在发光区域EMA的中心处。第三堤图案BP3的在第二方向DR2上测量的宽度可以大于第一堤图案BP1和第二堤图案BP2的宽度。在第二方向DR2上彼此间隔开的堤图案BP1、BP2和BP3之间的间隔可以大于相应电极RME之间的间隔。因此，电极RME中的每个的至少一部分可以设置成不与堤图案BP1、BP2和BP3重叠。
设置在子像素SPXn中的每个中的电极RME还可以包括第三电极RME3和第四电极RME4(除了第一电极RME1和第二电极RME2之外)。
第三电极RME3可以设置在第一电极RME1和第二电极RME2之间，并且第四电极RME4可以在第二方向DR2上与第三电极RME3间隔开，并且第二电极RME2插置在它们之间。电极RME可以设置成使得第一电极RME1、第三电极RME3、第二电极RME2和第四电极RME4可以从子像素SPXn的左侧到右侧顺序设置。
电极RME中的每个可以设置成从发光区域EMA延伸到子区域SA，同时横跨堤层BNL。在电极RME中，第一电极RME1和第二电极RME2可以通过电极接触孔CTD和CTS电连接到其下方的第三导电层。然而，第三电极RME3和第四电极RME4可以不连接(例如，直接连接)到其下方的第三导电层，并且可以通过发光元件ED和连接电极CNE电连接到第一电极RME1和第二电极RME2。第一电极RME1和第二电极RME2可以是通过电极接触孔CTD和CTS连接(例如，直接连接)到第三导电层的第一类型电极，并且第三电极RME3和第四电极RME4可以是不连接(例如，直接连接)到第三导电层的第二类型电极。第二类型电极可以与连接电极CNE一起提供发光元件ED的电连接路径。
发光元件ED可以设置在堤图案BP1、BP2和BP3之间，或者设置在不同的电极RME上。发光元件ED中的一部分可以设置在第一堤图案BP1和第三堤图案BP3之间，并且发光元件ED中的另一部分可以设置在第三堤图案BP3和第二堤图案BP2之间。根据实施方式，发光元件ED可以包括设置在第一堤图案BP1和第三堤图案BP3之间的第一发光元件ED1和第三发光元件ED3、以及设置在第三堤图案BP3和第二堤图案BP2之间的第二发光元件ED2和第四发光元件ED4。第一发光元件ED1和第三发光元件ED3可以分别设置在第一电极RME1和第三电极RME3上，并且第二发光元件ED2和第四发光元件ED4可以分别设置在第二电极RME2和第四电极RME4上。第一发光元件ED1和第二发光元件ED2可以设置成邻近相应子像素SPXn的发光区域EMA中的下侧或子区域SA，并且第三发光元件ED3和第四发光元件ED4可以设置成邻近相应子像素SPXn的发光区域EMA中的上侧。然而，相应发光元件ED可以不是根据它们在发光区域EMA中的位置进行区分，而是根据与连接电极CNE的连接关系进行区分，这将在下面描述。相应发光元件ED可以具有它们相应的连接电极CNE，根据连接电极CNE的布置结构，发光元件ED的两端与连接电极CNE接触，并且发光元件ED可以根据与其接触的连接电极CNE的类型进行相互区分。
第一绝缘层PAS1的布置可以与参考图4至图11的实施方式描述的布置相同。第一绝缘层PAS1可以完全设置在子像素SPXn中，并且可以包括接触部分CT1、CT2、CT3和CT4。
由于更多数量的电极RME设置在每个子像素SPXn中，因此可以增加接触部分CT1、CT2、CT3和CT4的数量。在实施方式中，子区域SA还可以包括设置在第三电极RME3的一部分上的第三接触部分CT3和设置在第四电极RME4的一部分上的第四接触部分CT4(除了设置在第一电极RME1的一部分上的第一接触部分CT1和设置在第二电极RME2的一部分上的第二接触部分CT2之外)。接触部分CT1、CT2、CT3和CT4中的每个可以通过穿过第一绝缘层PAS1而暴露电极RME1、RME2、RME3和RME4中的每个的上表面的一部分。
连接电极CNE还可以包括遍及电极RME设置的第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5(除了设置在第一电极RME1上的第一连接电极CNE1和设置在第二电极RME2上的第二连接电极CNE2之外)。
与图4至图11的实施方式不同，第一连接电极CNE1和第二连接电极CNE2中的每个可以具有在第一方向DR1上延伸的相对短的长度。第一连接电极CNE1和第二连接电极CNE2可以基于发光区域EMA的中心设置在下侧处。第一连接电极CNE1和第二连接电极CNE2可以遍及相应子像素SPXn的发光区域EMA和子区域SA设置，并且可以分别通过形成在子区域SA中的第一接触部分CT1和第二接触部分CT2与第一电极RME1和第二电极RME2电接触。
第三连接电极CNE3可以包括设置在第三电极RME3上的第一延伸部分CN_E1、设置在第一电极RME1上的第二延伸部分CN_E2、以及将第一延伸部分CN_E1与第二延伸部分CN_E2连接的第一连接部分CN_B1。第一延伸部分CN_E1可以在第二方向DR2上与第一连接电极CNE1间隔开以面对第一连接电极CNE1，并且第二延伸部分CN_E2可以在第一方向DR1上与第一连接电极CNE1间隔开。第一延伸部分CN_E1可以设置在相应子像素SPXn的发光区域EMA的下侧上，并且第二延伸部分CN_E2可以设置在发光区域EMA的上侧上。第一延伸部分CN_E1可以遍及发光区域EMA和子区域SA设置，并且因此通过形成在子区域SA中的第三接触部分CT3电连接到第三电极RME3。第一连接部分CN_B1可以在发光区域EMA的中心处遍及第一电极RME1和第三电极RME3设置。第三连接电极CNE3可以具有大致在第一方向DR1上延伸的形状，但是可以具有在第二方向DR2上弯曲并且在第一方向DR1上延伸的形状。
第四连接电极CNE4可以包括设置在第四电极RME4上的第三延伸部分CN_E3、设置在第二电极RME2上的第四延伸部分CN_E4、以及将第三延伸部分CN_E3与第四延伸部分CN_E4连接的第二连接部分CN_B2。第三延伸部分CN_E3可以在第二方向DR2上与第二连接电极CNE2间隔开以面对第二连接电极CNE2，并且第四延伸部分CN_E4可以在第一方向DR1上与第二连接电极CNE2间隔开。第三延伸部分CN_E3可以设置在相应子像素SPXn的发光区域EMA的下侧上，并且第四延伸部分CN_E4可以设置在发光区域EMA的上侧上。第三延伸部分CN_E3可以设置在发光区域EMA和子区域SA中，并且因此通过第四接触部分CT4电连接到第四电极RME4。第二连接部分CN_B2可以通过邻接发光区域EMA的中心而遍及第二电极RME2和第四电极RME4设置。第四连接电极CNE4可以具有大致在第一方向DR1上延伸的形状，但是可以具有在第二方向DR2上弯曲并且在第一方向DR1上延伸的形状。
第五连接电极CNE5可以包括设置在第三电极RME3上的第五延伸部分CN_E5、设置在第四电极RME4上的第六延伸部分CN_E6、以及将第五延伸部分CN_E5与第六延伸部分CN_E6连接的第三连接部分CN_B3。第五延伸部分CN_E5可以在第二方向DR2上与第三连接电极CNE3的第二延伸部分CN_E2间隔开以面对第二延伸部分CN_E2，并且第六延伸部分CN_E6可以在第二方向DR2上与第四连接电极CNE4的第四延伸部分CN_E4间隔开以面对第四延伸部分CN_E4。第五延伸部分CN_E5和第六延伸部分CN_E6可以设置在发光区域EMA的上侧上，并且第三连接部分CN_B3可以遍及第三电极RME3、第二电极RME2和第四电极RME4设置。第五连接电极CNE5可以设置成在平面图上围绕第四连接电极CNE4的第四延伸部分CN_E4的形状。
第一连接电极CNE1和第二连接电极CNE2可以是与连接(例如直接连接)到第三导电层的第一电极RME1和第二电极RME2电接触的第一类型连接电极，第三连接电极CNE3和第四连接电极CNE4可以是与不连接(例如，直接连接)到第三导电层的第三电极RME3和第四电极RME4电接触的第二类型连接电极，并且第五连接电极CNE5可以是不与第三电极RME3电接触的第三类型连接电极。
如上所述，响应于连接电极CNE的布置结构，根据与发光元件ED的两端接触的连接电极CNE，发光元件ED可以被划分成不同的发光元件。
第一发光元件ED1和第二发光元件ED2的第一端可以与第一类型连接电极电接触，并且它们的第二端可以与第二类型连接电极电接触。第一发光元件ED1可以与第一连接电极CNE1和第三连接电极CNE3电接触，并且第二发光元件ED2可以与第二连接电极CNE2和第四连接电极CNE4电接触。第三发光元件ED3和第四发光元件ED4的第一端可以与第二类型连接电极电接触，并且它们的第二端可以与第三类型连接电极电接触。第三发光元件ED3可以与第三连接电极CNE3和第五连接电极CNE5电接触，并且第四发光元件ED4可以与第四连接电极CNE4和第五连接电极CNE5电接触。
发光元件ED可以通过连接电极CNE彼此串联电连接。根据实施方式的显示装置10_1可以包括用于每个子像素SPXn的更多数量的发光元件ED，并且可以构成发光元件ED的串联连接，由此可以更多地增加每单位面积的发光量。
第四绝缘层PAS4可以包括暴露第一连接电极CNE1的修复孔REH。修复孔REH可以设置在子像素SPXn中的每个中。修复孔REH可以遍及子像素SPXn中的每个的发光区域EMA和不发光区域设置。例如，修复孔REH的一部分可以与堤层BNL重叠，并且其另一部分可以不与堤层BNL重叠，但是修复孔REH不限于此。修复孔REH可以设置在发光区域EMA中，并且在这种情况下，修复孔REH可以不与堤层BNL重叠。在另一实施方式中，修复孔REH可以设置在不发光区域中，并且在这种情况下，修复孔REH可以与堤层BNL重叠。
修复孔REH可以在第三方向DR3上与第一电极RME1和第一连接电极CNE1重叠。修复孔REH可以暴露被施加第一电压线VL1的第一电源电压的第一连接电极CNE1。修复孔REH可以设置成不与第一堤图案BP1、第二堤图案BP2和第三堤图案BP3重叠，但不限于此。修复孔REH的至少一部分可以与第一堤图案BP1、第二堤图案BP2或第三堤图案BP3重叠。
在发生由发光元件ED的短路引起的不发光缺陷的情况下，设置有修复孔REH的显示装置10_1可以通过向被第四绝缘层PAS4的修复孔REH暴露的第一连接电极CNE1施加过电流来修复不发光缺陷。通过修复孔REH施加过电流的方法可以防止第一连接电极CNE1的表面被金属尖端或导电刷损坏，并且可以仅向期望的路径施加过电流以实现稳定的修复。
图16是示出根据本公开的又一实施方式的显示装置的子像素的示意性剖视图。
参考图16，该实施方式与图15的实施方式的不同之处至少在于，省略了图15的第三绝缘层PAS3，使得第一连接电极CNE1和第二连接电极CNE2分别设置在第一绝缘层PAS1上。在下文中，将省略与图15的实施方式相同的元件的描述，并将描述与图15的实施方式的不同之处。
连接电极CNE中的每个可以设置在第一绝缘层PAS1上。详细地，第一连接电极CNE1可以设置在第一绝缘层PAS1上，并且因此可以与第一发光元件ED1的一端接触(例如，直接接触)。第二连接电极CNE2也可以设置在第一绝缘层PAS1上，并且因此可以与第二发光元件ED2的一端接触(例如，直接接触)。尽管未示出，但是第五连接电极(图12中的“CNE5”)可以设置在第一绝缘层PAS1上。
第三绝缘层PAS3可以完全设置在连接电极CNE和第二绝缘层PAS2中的每个上。第三绝缘层PAS3的布置可以与图12至图15的第四绝缘层PAS4的布置相同。
在该实施方式中，暴露第一连接电极CNE1的修复孔REH可以形成在覆盖第一连接电极CNE1的第三绝缘层PAS3中，从而修复由于发光元件ED的短路而引起的不发光缺陷。
图17是示出根据本公开的再一实施方式的显示装置的子像素的示意性平面图。图18是示出沿着图17的线N6-N6'截取的示例的示意性剖视图。图19是示出沿着图17的线N6-N6'截取的另一示例的示意性剖视图。
图17示出了设置在显示装置10_2的子像素SPXn中的电极RME(RME1、RME2、RME3和RME4)、堤图案BP1、BP2和BP3以及堤层BNL、发光元件ED和连接电极CNE(CNE1、CNE2、CNE3、CNE4和CNE5)的平面布置。
参考图17，根据实施方式的显示装置10_2与图12的实施方式的不同之处至少在于，电极RME1、RME2、RME3和RME4中的一些具有不同的结构。例如，电极RME1、RME2、RME3和RME4中的一些可以彼此电连接，并且电极RME1、RME2、RME3和RME4中的另一些还可以包括在第一方向DR1上延伸的部分和在第二方向DR2上从在第一方向DR1上延伸的该部分弯曲的部分。在下文中，将省略重复的描述，并且以下描述将基于与图12的实施方式的不同之处。
参考与图17有关的图18和图19，布置在每个子像素SPXn中的电极RME可以包括第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4。
电极RME(RME1、RME2、RME3和RME4)可以大致在第一方向DR1上延伸并且设置成彼此间隔开。第一电极RME1可以设置在作为每个子像素SPXn的发光区域EMA中的在第二方向DR2上的一侧的左侧上。第二电极RME2可以设置成在第二方向DR2上与第一电极RME1间隔开，第三电极RME3可以设置在第一电极RME1和第二电极RME2之间，并且第四电极RME4可以设置成在第二方向DR2上与第三电极RME3间隔开，并且第二电极RME2插置在它们之间。相应电极RME可以在第二方向DR2上彼此间隔开，以彼此面对。电极RME中的第一电极RME1和第四电极RME4可以在子区域SA的分隔部分ROP中与在第一方向DR1上与其相邻的另一子像素SPXn的电极RME间隔开。
根据本公开的实施方式，第一电极RME1可以包括在第一方向DR1上延伸的主要部分和在第二方向DR2上从主要部分弯曲并在第一方向DR1上弯曲的突出部分。第一电极RME1的主要部分可以设置成横跨每个子像素SPXn的发光区域EMA和子区域SA，并且其一部分可以设置在第一堤图案BP1上。第一电极RME1的突出部分可以电连接到主要部分的设置在子区域SA中的部分，并且可以设置成与堤层BNL的在第一方向DR1上延伸的部分重叠。第一电极RME1的突出部分可以通过第一电极接触孔CTD与第一导电图案CDP1电接触。
第二电极RME2的一部分和第三电极RME3的一部分可以彼此集成。例如，第二电极RME2和第三电极RME3可以在它们设置在子区域SA中的部分以及它们位于发光区域EMA上方以与堤层BNL重叠的部分中彼此集成地连接(或彼此集成)。第二电极RME2和第三电极RME3的彼此集成并且设置在堤层BNL下方的部分可以通过第二电极接触孔CTS与第二电压线VL2电接触。第四电极RME4可以具有在第一方向DR1上延伸的形状，并且可以不连接(例如，直接连接)到另一电极RME。
第一绝缘层PAS1可以以与上述实施方式的结构类似的结构设置。第一绝缘层PAS1可以完全设置在显示区域DPA中，并且可以覆盖电极RME和堤图案BP1、BP2和BP3。
根据实施方式，第一绝缘层PAS1可以包括接触部分CT1、CT2和CT3。形成在第一绝缘层PAS1中的接触部分CT1、CT2和CT3可以设置成分别与不同的电极RME和线重叠。例如，接触部分CT1、CT2和CT3可以设置在子区域SA中，并且可以包括设置成与第一电极RME1重叠的第一接触部分CT1、设置成与第二电压线VL2重叠的第二接触部分CT2和设置成与第四电极RME4重叠的第三接触部分CT3。接触部分CT1、CT2和CT3可以通过穿过第一绝缘层PAS1而暴露电极RME1和RME4的上表面的一部分以及在第一绝缘层PAS1下方的第二电压线VL2。相应接触部分CT1、CT2和CT3还可以穿过设置在第一绝缘层PAS1上的其它绝缘层中的一些。
发光元件ED可以设置在堤图案BP1、BP2和BP3之间，或者设置在不同的电极RME上。发光元件ED中的一部分可以设置在第一堤图案BP1和第三堤图案BP3之间，并且发光元件ED中的另一部分可以设置在第三堤图案BP3和第二堤图案BP2之间。根据实施方式，发光元件ED可以包括设置在第一堤图案BP1和第三堤图案BP3之间的第一发光元件ED1和第三发光元件ED3、以及设置在第三堤图案BP3和第二堤图案BP2之间的第二发光元件ED2和第四发光元件ED4。不同发光元件ED1、ED2、ED3和ED4的描述与参考图12描述的内容相同。
第二绝缘层PAS2可以以与上述实施方式的结构类似的结构设置。第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤层BNL上。
连接电极CNE可以包括设置在第一电极RME1上的第一连接电极CNE1和第三连接电极CNE3、设置在第二电极RME2上的第二连接电极CNE2和第四连接电极CNE4、设置在第三电极RME3上的第三连接电极CNE3和第五连接电极CNE5、以及设置在第四电极RME4上的第四连接电极CNE4和第五连接电极CNE5。
第一连接电极CNE1和第二连接电极CNE2可以遍及相应子像素SPXn的发光区域EMA和子区域SA设置，并且可以分别通过形成在子区域SA中的第一接触部分CT1和第三接触部分CT3与第一电极RME1和第四电极RME4接触(例如，直接接触)。此外，第二连接电极CNE2可以通过形成在子区域SA中的第二接触部分CT2电连接到第二电压线VL2。第一连接电极CNE1可以通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第一接触部分CT1在子区域SA中与第一电极RME1接触(例如，直接接触)。第一连接电极CNE1可以与从第一电极RME1的主要部分突出的突出部分电接触。第二连接电极CNE2可以通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第三接触部分CT3在子区域SA中与第四电极RME4电接触。第二连接电极CNE2可以电连接到第四电极RME4和第二电压线VL2。如上所述，第二电极RME2和第三电极RME3可以彼此集成并且通过第二电极接触孔CTS电连接到第二电压线VL2，并且第四电极RME4可以通过第二连接电极CNE2电连接到第二电极RME2、第三电极RME3和第二电压线VL2。
其它第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5与参考图12描述的内容相同。
第一连接电极CNE1、第二连接电极CNE2和第五连接电极CNE5可以是设置在第一绝缘层PAS1和第二绝缘层PAS2上的第一连接电极层的连接电极，第三连接电极CNE3和第四连接电极CNE4可以是设置在第三绝缘层PAS3上的第二连接电极层的连接电极。第三绝缘层PAS3可以设置在第一连接电极层和第二连接电极层之间。
第三绝缘层PAS3可以以与上述实施方式的结构类似的结构设置。第三绝缘层PAS3可以设置在除了其中设置有第二连接电极层的区域之外的第二绝缘层PAS2上。
根据实施方式，第三绝缘层PAS3可以包括第一修复孔REH1。第三绝缘层PAS3可以包括暴露第一连接电极CNE1的第一修复孔REH1。第一修复孔REH1可以设置在子像素SPXn中的每个中。第一修复孔REH1可以遍及每个子像素SPXn的发光区域EMA和不发光区域设置。例如，第一修复孔REH1的一部分可以与堤层BNL重叠，并且其另一部分可以不与堤层BNL重叠。在另一实施方式中，如图19中所示，第一修复孔REH1可以设置在不发光区域中，并且第一修复孔REH1可以与堤层BNL重叠。
第一修复孔REH1可以在第三方向DR3上与第一电极RME1和第一连接电极CNE1重叠。第一修复孔REH1可以暴露被施加第一电源电压的第一连接电极CNE1。第一修复孔REH1可以设置成不与第一堤图案BP1重叠，但不限于此。第一修复孔REH1可以与第一堤图案BP1重叠。
导电焊盘RPP可以设置在第一修复孔REH1和第三绝缘层PAS3上。导电焊盘RPP可以遍及每个子像素SPXn的发光区域EMA和不发光区域设置。例如，导电焊盘RPP的一部分可以与堤层BNL重叠，并且其另一部分可以不与堤层BNL重叠。在另一实施方式中，如图19中所示，导电焊盘RPP可以设置在不发光区域中，并且导电焊盘RPP可以与堤层BNL和第一修复孔REH1重叠。
导电焊盘RPP可以在第三方向DR3上与第一电极RME1和第一连接电极CNE1重叠。导电焊盘RPP可以与被施加第一电源电压的第一连接电极CNE1接触(例如，直接接触)。导电焊盘RPP可以设置成不与第一堤图案BP1重叠。然而，导电焊盘RPP的至少一部分可以与第一堤图案BP1重叠。
导电焊盘RPP可以包括导电材料。在实施方式中，导电焊盘RPP、第三连接电极CNE3和第四连接电极CNE4可以包括相同的材料。导电焊盘RPP可以与第三连接电极CNE3和第四连接电极CNE4同时形成，以简化工艺。
第四绝缘层PAS4可以设置在第三绝缘层PAS3、第三连接电极CNE3和第四连接电极CNE4上。第四绝缘层PAS4可以以与上述实施方式的结构类似的结构设置。第四绝缘层PAS4可以完全设置在除了其中设置有导电焊盘RPP的区域之外的显示区域DPA中。
根据实施方式，第四绝缘层PAS4可以包括第二修复孔REH2。第四绝缘层PAS4可以包括暴露导电焊盘RPP的第二修复孔REH2。第二修复孔REH2可以设置在子像素SPXn中的每个中。第二修复孔REH2可以遍及子像素SPXn中的每个的发光区域EMA和不发光区域设置。例如，第二修复孔REH2的一部分可以与堤层BNL重叠，并且其另一部分可以不与堤层BNL重叠。在另一实施方式中，如图19中所示，第二修复孔REH2可以不与发光区域EMA重叠，并且可以设置在不发光区域中。第二修复孔REH2可以与堤层BNL重叠。
第二修复孔REH2可以在第三方向DR3上与第一电极RME1、第一连接电极CNE1、第一修复孔REH1和导电焊盘RPP重叠。第二修复孔REH2可以暴露连接到第一连接电极CNE1的导电焊盘RPP。
在该实施方式中，可以设置通过第四绝缘层PAS4的第二修复孔REH2向上暴露的导电焊盘RPP，以有利于在修复工艺期间与金属尖端或导电刷接触。因此，可以有利于修复工艺。
图20是示出根据本公开的再一实施方式的显示装置的子像素的示例的示意性剖视图。图21是示出根据本公开的再一实施方式的显示装置的子像素的另一示例的示意性剖视图。
参考图20和图21，该实施方式与图17至图19的实施方式的不同之处至少在于，导电焊盘RPP覆盖第一修复孔REH1和第二修复孔REH2。在下文中，将省略对图17至图19的实施方式的重复描述，并将描述与图17至图19的实施方式的不同之处。
导电焊盘RPP可以设置在第四绝缘层PAS4上。导电焊盘RPP可以遍及每个子像素SPXn的发光区域EMA和不发光区域设置。例如，导电焊盘RPP的一部分可以与堤层BNL重叠，并且其另一部分可以不与堤层BNL重叠，但是导电焊盘RPP不限于此。如图21中所示，导电焊盘RPP可以不与发光区域EMA重叠，并且可以设置在不发光区域中。第一修复孔REH1和第二修复孔REH2可以与堤层BNL重叠。导电焊盘RPP可以与第一修复孔REH1和第二修复孔REH2重叠。
导电焊盘RPP可以在第三方向DR3上与第一电极RME1和第一连接电极CNE1重叠。导电焊盘RPP可以被施加第一电源电压的第一连接电极CNE1接触(例如，直接接触)。导电焊盘RPP可以与被第一修复孔REH1和第二修复孔REH2暴露的第一连接电极CNE1接触(例如，直接接触)。
在该实施方式中，可以设置朝向第四绝缘层PAS4的上部突出的导电焊盘RPP，以有利于在修复工艺期间与金属尖端或导电刷接触。因此，可以有利于修复工艺。
以上描述是本公开的技术特征的示例，并且本公开所属领域中的技术人员将能够进行各种修改和变化。因此，上述本公开的实施方式可以单独实现或彼此组合实现。
因此，在本公开中公开的实施方式不旨在限制本公开的技术精神，而是描述本公开的技术精神，并且本公开的技术精神的范围不受这些实施方式的限制。本公开的保护范围应当由所附权利要求来解释，并且应当解释的是，等同范围内的所有技术精神包括在本公开的范围内。

Claims (10)

1.一种显示装置，包括：
第一电极和第二电极，设置在衬底上并且彼此间隔开；
第一绝缘层，设置在所述第一电极和所述第二电极上；
发光元件，设置在所述第一绝缘层上并且具有在所述第一电极和所述第二电极上对准的端部；
第一连接电极，设置在所述第一电极上并与所述发光元件的所述端部中的一端电接触；
第二连接电极，设置在所述第二电极上并与所述发光元件的所述端部中的另一端电接触；以及
第二绝缘层，设置在所述第一连接电极上并且包括暴露所述第一连接电极的一部分的修复孔。
2.根据权利要求1所述的显示装置，其中，所述修复孔的至少一部分在平面图中与所述第一连接电极重叠。
3.根据权利要求1所述的显示装置，还包括：
堤层，设置在所述第一绝缘层上并分隔发光区域，其中，
所述发光元件设置在所述发光区域中，以及
在平面图中，子区域与所述发光区域间隔开。
4.根据权利要求3所述的显示装置，其中，所述修复孔在平面图中与所述发光区域和所述堤层重叠。
5.根据权利要求3所述的显示装置，其中，在平面图中，所述修复孔不与所述发光区域重叠，并且与所述堤层重叠。
6.根据权利要求1所述的显示装置，还包括：
导电焊盘，设置在所述第二绝缘层上并通过所述修复孔与所述第一连接电极电接触。
7.根据权利要求6所述的显示装置，其中，所述导电焊盘在平面图中与所述修复孔重叠，并且完全覆盖所述修复孔。
8.根据权利要求1所述的显示装置，还包括：
至少一个晶体管，设置在所述衬底上，
其中，通过所述至少一个晶体管将电源电压施加到所述第一连接电极。
9.根据权利要求1所述的显示装置，还包括：
第三绝缘层，覆盖所述发光元件的一部分；以及
第四绝缘层，覆盖所述第三绝缘层和所述第二连接电极，
其中，所述第二绝缘层覆盖所述第三绝缘层和所述第四绝缘层。
10.根据权利要求9所述的显示装置，其中，
所述第一连接电极设置在所述第二绝缘层和所述第四绝缘层之间，以及
所述第二连接电极设置在所述第三绝缘层和所述第四绝缘层之间。
CN202211535650.7A 2021-12-16 2022-11-30 显示装置 Pending CN116267009A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0180405 2021-12-16
KR1020210180405A KR20230092055A (ko) 2021-12-16 2021-12-16 표시 장치

Publications (1)

Publication Number Publication Date
CN116267009A true CN116267009A (zh) 2023-06-20

Family

ID=86744292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211535650.7A Pending CN116267009A (zh) 2021-12-16 2022-11-30 显示装置

Country Status (3)

Country Link
US (1) US20230197902A1 (zh)
KR (1) KR20230092055A (zh)
CN (1) CN116267009A (zh)

Also Published As

Publication number Publication date
US20230197902A1 (en) 2023-06-22
KR20230092055A (ko) 2023-06-26

Similar Documents

Publication Publication Date Title
CN116057614A (zh) 显示装置
US20220223761A1 (en) Display device
US20220302354A1 (en) Display device
US20220406759A1 (en) Display device
CN116195060A (zh) 显示装置
US20230197902A1 (en) Display device
US20230124028A1 (en) Display device
CN221150022U (zh) 显示装置
US20230275189A1 (en) Display device
US20230261142A1 (en) Display device
US20230016834A1 (en) Display device
US20220302235A1 (en) Display device
US20230282795A1 (en) Display device and method of fabricating the same
US20230142777A1 (en) Display device
CN219513108U (zh) 显示装置
US20220359790A1 (en) Display device
US20230207610A1 (en) Display device
US20230163247A1 (en) Light emitting element and display device including the same
US20230282774A1 (en) Display device and method of fabricating the same
US20240006570A1 (en) Display device and method of fabricating the same
US20220293671A1 (en) Display device
US20220384490A1 (en) Display device
US20220302178A1 (en) Display device and method of manufacturing the same
US20230120255A1 (en) Display device
US20230054453A1 (en) Display device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication