CN219513108U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN219513108U
CN219513108U CN202320678689.8U CN202320678689U CN219513108U CN 219513108 U CN219513108 U CN 219513108U CN 202320678689 U CN202320678689 U CN 202320678689U CN 219513108 U CN219513108 U CN 219513108U
Authority
CN
China
Prior art keywords
electrode
dummy
region
disposed
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320678689.8U
Other languages
English (en)
Inventor
李龙熙
郭真善
金璟陪
李智慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219513108U publication Critical patent/CN219513108U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及显示装置，该显示装置包括：显示区域，其中设置有像素，像素中的每个包括第一电极和第二电极以及发光元件；第一虚设像素区域，设置在显示区域之外并且其中设置有虚设像素，虚设像素中的每个包括第一电极、第二电极和发光元件；以及第二虚设像素区域，围绕显示区域和第一虚设像素区域并且其中设置有虚设电极线和虚设电极图案，其中，虚设电极线彼此间隔开并且电连接到虚设像素的第二电极，并且虚设电极图案设置在虚设电极线之间并且与虚设像素的第一电极间隔开。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着多媒体的发展，显示装置变得越来越重要。因此，正在使用各种类型的显示装置，诸如有机发光显示器(OLED)和液晶显示器(LCD)。
作为用于显示图像的装置，存在包括发光元件的自发光显示装置。自发光显示装置可以是使用有机材料作为发光材料的有机发光显示器或使用无机材料作为发光材料的无机发光显示器。
实用新型内容
本公开的方面提供包括虚设像素区域的显示装置，在该虚设像素区域中设置有虚设像素和虚设电极，该虚设电极具有与设置在显示区域中的像素的电极类似的结构。
然而，本公开的方面不限于本文中阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域中的普通技术人员将变得更加显而易见。
根据本公开的实施方式，显示装置包括：显示区域，其中设置有像素，像素中的每个包括在第一方向上延伸并且在第二方向上彼此间隔开的第一电极和第二电极以及设置在第一电极和第二电极上的发光元件；第一虚设像素区域，设置在显示区域之外并且其中设置有虚设像素，虚设像素中的每个包括第一电极、第二电极和发光元件；以及第二虚设像素区域，围绕显示区域和第一虚设像素区域并且其中设置有虚设电极线和虚设电极图案，其中，虚设电极线在第一方向上延伸，在第二方向上彼此间隔开并且电连接到虚设像素的第二电极，以及虚设电极图案在第一方向上延伸，设置在虚设电极线之间并且在第一方向上与虚设像素的第一电极间隔开。
第二虚设像素区域可以包括：第一区域，设置在显示区域的在第一方向上的一侧上；第二区域，设置在显示区域的在第二方向上的两侧中的每个上；以及第三区域，设置在显示区域的在第一方向上的另一侧上，并且虚设电极线和虚设电极图案中的第一虚设电极图案可以设置在第一区域和第三区域中。
设置在第一区域和第三区域中的第一虚设电极图案中的每个可以电连接到虚设电极线中的任何相邻的虚设电极线。
设置在第三区域中的虚设电极线可以直接连接到设置在显示区域的像素中的第二电极。
虚设电极图案可以包括：第二虚设电极图案，设置于在第一区域和第三区域的在第二方向上的两侧上的第二区域中；以及第三虚设电极图案，设置于在显示区域的在第二方向上的两侧上的第二区域中，并且与第二虚设电极图案在第一方向上彼此间隔开。
第三虚设电极图案可以分别电连接到设置在第一虚设像素区域中的虚设像素的第二电极。
第二虚设电极图案可以分别电连接到设置在第一区域和第三区域的最外部分中的虚设电极线。
第一虚设像素区域可以设置在显示区域与第二虚设像素区域的第一区域和第二区域之间。
第二虚设像素区域的第三区域可以与显示区域接触。
虚设电极线和第一虚设电极图案在第三区域中在第一方向上的长度可以大于虚设电极线和第一虚设电极图案在第一区域中在第一方向上的长度。
设置在第一虚设像素区域中的第二电极可以直接连接到设置在显示区域中的像素的第二电极，并且设置在第一虚设像素区域中的第一电极可以与设置在显示区域中的像素的第一电极间隔开。
发光元件可以不设置在第二虚设像素区域中。
显示装置可以包括：第一连接电极，设置在像素和虚设像素中的每个的第一电极上，并且与发光元件电接触；以及第二连接电极，设置在像素和虚设像素中的每个的第二电极上，并且与发光元件电接触，其中，每个像素的第一连接电极和第二连接电极可以分别与第一电极和第二电极电接触。
设置在虚设像素中的每个中的第一连接电极和第二连接电极可以分别不与第一电极和第二电极电接触。
第一连接电极和第二连接电极可以不设置在第二虚设像素区域中。
第一电极和第二电极、虚设电极线和虚设电极图案可以设置在相同的层上。
根据本公开的实施方式，显示装置包括：显示区域，其中设置有像素，像素中的每个包括在第一方向上延伸并且在第二方向上彼此间隔开的第一电极和第二电极以及设置在第一电极和第二电极上的发光元件；第一虚设像素区域，设置在显示区域之外并且其中设置有虚设像素，虚设像素中的每个包括第一电极、第二电极和发光元件；以及第二虚设像素区域，围绕显示区域和第一虚设像素区域并且其中设置有虚设电极线和虚设电极图案，其中，第二虚设像素区域包括：第一区域，设置在显示区域的在第一方向上的一侧上；第二区域，设置在显示区域的在第二方向上的两侧中的每个上；以及第三区域，设置在显示区域的在第一方向上的另一侧上，虚设电极线包括设置在第一区域和第三区域中的第一虚设电极线和设置在第二区域中的第二虚设电极线，以及虚设电极图案包括第一虚设电极图案，第一虚设电极图案在第一区域和第三区域中设置在第一虚设电极线之间并且电连接到第一虚设电极线中的相邻第一虚设电极线中的每个。
第一虚设电极线可以在第一方向上与虚设像素的第二电极间隔开，并且第二虚设电极线可以直接连接到设置在第一虚设像素区域的在第二方向上的最外部分中的虚设像素的第二电极。
第二虚设电极线可以直接连接到设置在第一区域和第三区域的在第二方向上的最外部分中的第一虚设电极线。
发光元件可以不设置在第二虚设像素区域中。
附图说明
从以下结合附图对实施方式的描述中，这些和/或其它方面将变得显而易见并且更容易理解，在附图中：
图1是根据实施方式的显示装置的示意性平面图；
图2是示出根据实施方式的包括在显示装置中的布线的布置的示意性平面图；
图3和图4是根据实施方式的显示装置的子像素的等效电路的示意图；
图5是根据实施方式的显示装置的像素的示意性平面图；
图6是沿着图5的线N1-N1'截取的示意性剖视图；
图7是沿着图5的线N2-N2'截取的示意性剖视图；
图8是沿着图5的线N3-N3'截取的示意性剖视图；
图9是根据实施方式的发光元件的示意图；
图10示出了根据实施方式的显示装置的显示区域和虚设像素区域的示意性布置；
图11是图10的部分Q1的示意性平面图；
图12是图10的部分Q2的示意性平面图；
图13是示出根据实施方式的显示装置的第二虚设像素区域的第一区域中的虚设电极的布置的示意性平面图；
图14是示出根据实施方式的显示装置的第二虚设像素区域的第二区域中的虚设电极的布置的示意性平面图；
图15是示出根据实施方式的其中像素电路单元设置在显示装置的显示区域和虚设像素区域中的部分的示意性平面图；
图16是根据实施方式的第二虚设像素区域的第一区域的示意性剖视图；
图17是根据实施方式的第二虚设像素区域的第一区域的示意性剖视图；以及
图18是示出根据实施方式的显示装置的虚设像素区域中的虚设电极线的示意性平面图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，在附图中示出了本公开的实施方式。然而，本公开可以以不同的形式来实现，并且不应被解释为限于本文中阐述的实施方式。确切地说，提供这些实施方式使得本公开将更彻底和完整，并且将本公开的范围传达给本领域中技术人员。
当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在所述另一元件或层上、直接连接到或直接联接到所述另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。在整个说明书中，相同的附图标记表示相同的组件。
将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
为了描述的目的，本文中可以使用诸如“下面”、“下方”、“之下”、“下部”、“上”、“上方”、“上部”、“之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，并且从而描述如附图中所示的一个元件与另一(多个)元件的关系。除了在附图中描绘的定向之外，空间相对术语旨在还包括装置在使用、操作和/或制造中的不同定向。例如，如果附图中的装置被翻转，则被描述为其它元件或特征“下方”或“之下”的元件将随之定向在其它元件或特征“上方”。因此，术语“下方”可以包括上方和下方的定向两者。此外，装置可以以其它方式定向(例如，旋转90度或处于其它定向)，并且因此，应当相应地解释本文中使用的空间相对描述语。
术语“和/或”包括相关联的配置可以限定的配置中的一个或多个的所有组合。例如，“A和/或B”可以理解为意指“A、B、或A和B”。
出于本公开的目的，短语“A和B中的至少一个”可以被解释为仅A、仅B、或A和B的任何组合。此外，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任何组合。
除非本文中另外限定或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的技术人员所通常理解的相同的含义。还将理解的是，术语(诸如在常用词典中限定的术语)应当被解释为具有与它们在相关技术和本公开的上下文中的含义一致的含义，并且不应当被解释为理想的或过于正式的含义，除非在本文中清楚地如此限定。
在下文中，将参考附图描述实施方式。
图1是根据实施方式的显示装置10的示意性平面图。
参考图1，显示装置10显示移动图像或静止图像。显示装置10可以指提供显示屏的任何电子装置。显示装置10的示例可以包括电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书阅读器、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和可携式摄像机，所有这些都提供显示屏。
显示装置10包括提供显示屏的显示面板。显示面板的示例包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面将描述应用无机发光二极管显示面板作为显示面板的示例的情况，但是本公开不限于这种情况，而是也可以应用其他显示面板，只要相同的技术精神适用即可。
可以对显示装置10的形状进行各种修改。例如，显示装置10可以具有各种形状，诸如水平长矩形、竖直长矩形、正方形、具有圆角(顶点)的四边形、其它多边形或圆形。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。图1示出了形状像在第二方向DR2上为长的矩形的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是可以显示图像的区域，并且非显示区域NDA可以是不显示图像的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为非有效区域。显示区域DPA通常可以占据显示装置10的中心。
显示区域DPA可以包括像素PX。像素PX可以布置成矩阵形式。在平面图中，像素PX中的每个可以是矩形或正方形。然而，本公开不限于此，而是像素PX中的每个也可以具有菱形平面形状，该菱形平面形状的每个边相对于一方向倾斜。像素PX可以布置成条纹或岛型。像素PX中的每个可以包括一个或多个发光元件，该发光元件发射特定波长带的光以显示特定颜色。
非显示区域NDA可以位于显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以是矩形的，并且非显示区域NDA可以设置成与显示区域DPA的四侧相邻。非显示区域NDA可以形成显示装置10的边框。在每个非显示区域NDA中，可以定位包括在显示装置10中的布线或电路驱动器，或者可以安装外部装置。
图2是示出根据实施方式的包括在显示装置10中的布线的布置的示意性平面图。
参考图2，显示装置10可以包括布线。显示装置10可以包括扫描线SL1至SL3、数据线DTL(DTL1至DTL3)、初始化电压布线VIL和电压布线VL(VL1至VL4)。尽管在附图中未示出，但是还可以在显示装置10中设置其它布线。布线可以包括形成为第一导电层(或由第一导电层形成)并且在第一方向DR1上延伸的布线和形成为第三导电层并且在第二方向DR2上延伸的布线。然而，布线沿其延伸的方向不限于此。
第一扫描线SL1和第二扫描线SL2可以在第一方向DR1上延伸。每对中的第一扫描线SL1和第二扫描线SL2可以彼此相邻地设置，并且可以在第二方向DR2上与其它第一扫描线SL1和其它第二扫描线SL2间隔开。第一扫描线SL1和第二扫描线SL2可以连接到与扫描驱动器(未示出)连接的每个扫描布线焊盘WPD_SC。第一扫描线SL1和第二扫描线SL2可以从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
每个第三扫描线SL3可以在第二方向DR2上延伸，并且可以在第一方向DR1上与其它第三扫描线SL3间隔开。第三扫描线SL3可以连接到一个或多个第一扫描线SL1或一个或多个第二扫描线SL2。扫描线SL(参见图3)可以在整个显示区域DPA中具有网格结构，但是本公开不限于此。
数据线DTL可以在第一方向DR1上延伸。数据线DTL可以包括第一数据线DTL1、第二数据线DTL2和第三数据线DTL3。第一数据线DTL1至第三数据线DTL3中的每个可以形成一组，并且可以彼此相邻地设置。数据线DTL1至DTL3可以从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。然而，本公开不限于此，而是数据线DTL也可以在下面将描述的第一电压布线VL1和第二电压布线VL2之间以相等的间隔彼此间隔开。
初始化电压布线VIL可以在第一方向DR1上延伸。初始化电压布线VIL中的每个可以设置在数据线DTL和第一电压布线VL1之间。初始化电压布线VIL可以从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第一电压布线VL1和第二电压布线VL2在第一方向DR1上延伸，并且第三电压布线VL3和第四电压布线VL4在第二方向DR2上延伸。第一电压布线VL1和第二电压布线VL2可以在第二方向DR2上交替地设置，并且第三电压布线VL3和第四电压布线VL4可以在第一方向DR1上交替地设置。第一电压布线VL1和第二电压布线VL2可以在第一方向DR1上延伸以横跨显示区域DPA。在第三电压布线VL3和第四电压布线VL4中，一些布线可以设置在显示区域DPA中，并且其它布线可以设置在位于显示区域DPA的在第一方向DR1上的两侧上的非显示区域NDA中。电压布线VL可以在整个显示区域DPA中具有网格结构。然而，本公开不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压布线VIL、第一电压布线VL1和第二电压布线VL2可以电连接到至少一个布线焊盘WPD。例如，第一扫描线SL1和第二扫描线SL2连接到设置在焊盘区域PDA中的每个扫描布线焊盘WPD_SC，并且数据线DTL分别连接到不同的数据布线焊盘WPD_DT。初始化电压布线VIL中的每个连接到初始化布线焊盘WPD_Vint，第一电压布线VL1连接到第一电压布线焊盘WPD_VL1，并且第二电压布线VL2连接到第二电压布线焊盘WPD_VL2。外部装置可以安装在布线焊盘WPD上。
显示装置10的每个像素PX或子像素SPXn(其中n是1至3的整数)(参见图3)包括像素驱动电路。上述布线可以在穿过每个像素PX或围绕每个像素PX的同时向每个像素驱动电路传送驱动信号。像素驱动电路可以包括晶体管和电容器。根据实施方式，显示装置10的每个子像素SPXn可以具有其中像素驱动电路包括三个晶体管和一个电容器的3T1C结构。尽管下面将描述像素驱动电路使用3T1C结构作为示例，但本公开不限于此，而是诸如2T1C结构、7T1C结构和6T1C结构的其它各种修改结构也适用。
图3和图4是根据实施方式的显示装置10的子像素SPXn的等效电路的示意图。
参考图3，根据实施方式的显示装置10的每个子像素SPXn除了包括发光二极管EL之外还包括三个晶体管T1至T3以及存储电容器Cst。
发光二极管EL根据通过第一晶体管T1提供的电流发射光。发光二极管EL包括第一电极、第二电极和设置在它们之间的至少一个发光元件。发光元件可以响应于从第一电极和第二电极接收的电信号而发射特定波长带的光。
发光二极管EL的第一端可以连接到第一晶体管T1的源电极，并且发光二极管EL的第二端可以连接到第二电压布线VL2，向该第二电压布线VL2提供比第一电压布线VL1的高电位电压(以下称为第一电源电压)低的低电位电压(以下称为第二电源电压)。
第一晶体管T1根据栅电极和源电极之间的电压差来调节从被提供第一电源电压的第一电压布线VL1流到发光二极管EL的电流。例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1可以具有连接到第二晶体管T2的源电极的栅电极、连接到发光二极管EL的第一电极的源电极、以及连接到被施加第一电源电压的第一电压布线VL1的漏电极。
第二晶体管T2通过扫描线SL的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2可以具有连接到扫描线SL的栅电极、连接到第一晶体管T1的栅电极的源电极、以及连接到数据线DTL的漏电极。
第三晶体管T3通过扫描线SL的扫描信号导通，以将初始化电压布线VIL连接到发光二极管EL的第一端。第三晶体管T3可以具有连接到扫描线SL的栅电极、连接到初始化电压布线VIL的漏电极、以及连接到发光二极管EL的第一端或第一晶体管T1的源电极的源电极。
在实施方式中，晶体管T1至T3中的每个的源电极和漏电极不限于以上描述，并且反之亦然。晶体管T1至T3中的每个可以形成为薄膜晶体管。尽管图3示出了晶体管T1至T3中的每个形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此。例如，晶体管T1至T3中的每个也可以形成为P型MOSFET，或者晶体管T1至T3中的一些可以形成为N型MOSFET，而晶体管T1至T3中的其它晶体管可以形成为P型MOSFET。
存储电容器Cst形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst存储第一晶体管T1的栅极电压和源极电压之间的差。
在图3的实施方式中，第二晶体管T2的栅电极和第三晶体管T3的栅电极可以连接到相同的扫描线SL。第二晶体管T2和第三晶体管T3可以通过从相同的扫描线SL传送的扫描信号导通。然而，本公开不限于此。
参考图4，第二晶体管T2和第三晶体管T3的栅电极可以连接到不同的扫描线SL1和SL2。例如，第二晶体管T2的栅电极可以电连接到第一扫描线SL1，并且第三晶体管T3的栅电极可以电连接到第二扫描线SL2。第二晶体管T2和第三晶体管T3可以通过从不同的扫描线SL1和SL2传送的扫描信号同时导通。
现在将进一步参考其它附图详细描述根据实施方式的显示装置10的像素PX的结构。
图5是根据实施方式的显示装置10的像素PX的示意性平面图。
图5示出了显示装置10的像素PX中的电极RME(RME1和RME2)、阻隔壁BP1和BP2、堤部层BNL、发光元件ED(ED1和ED2)和连接电极CNE(CNE1至CNE3)的平面布置。
参考图5，显示装置10的像素PX中的每个可以包括子像素SPXn。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，而是子像素SPXn也可以发射相同颜色的光。在实施方式中，子像素SPXn可以发射蓝光。尽管图5示出了像素PX包括三个子像素SPXn，但是本公开不限于此，而是像素PX也可以包括更多数量的子像素SPXn。
显示装置10的每个子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是其中设置有发光元件ED以发射特定波长带的光的区域。非发射区域可以是其中不设置发光元件ED的区域，并且由于从发光元件ED发射的光不到达该区域，因此没有光从该区域输出。
发射区域EMA可以包括其中设置有发光元件ED的区域和与发光元件ED相邻并且从发光元件ED发射的光从其输出的区域。例如，发射区域EMA也可以包括从发光元件ED发射的光在被其它构件反射或折射之后从其输出的区域。发光元件ED可以设置在每个子像素SPXn中，并且发光元件ED所定位的区域和与该区域相邻的区域可以形成发射区域EMA。
尽管图5示出了子像素SPXn的相应发射区域EMA具有基本上相同的面积，但是本公开不限于此。在一些实施方式中，根据从设置在子像素SPXn中的发光元件ED发射的光的颜色或波长带，每个子像素SPXn的发射区域EMA可以具有不同的面积。
每个子像素SPXn还可以包括设置在非发射区域中的子区域SA1和SA2。子区域SA1和SA2可以包括设置在发射区域EMA的上侧(在第一方向DR1上的一侧)上的第一子区域SA1和设置在发射区域EMA的下侧(在第一方向DR1上的另一侧)上的第二子区域SA2。发射区域EMA和子区域SA1和SA2可以根据像素PX和子像素SPXn的布置在第一方向DR1上交替地布置，并且第一子区域SA1或第二子区域SA2可以设置于在第一方向DR1上彼此间隔开的不同发射区域EMA之间。例如，发射区域EMA可以在第一方向DR1上重复地布置，其中第一子区域SA1或第二子区域SA2插置在它们之间。发射区域EMA、第一子区域SA1和第二子区域SA2可以各自在第二方向DR2上重复地布置。第一子区域SA1和第二子区域SA2可以是通过下面将描述的布线连接电极EP和电极RME的布置而彼此区分开的区域。然而，本公开不限于此，而是发射区域EMA和子区域SA1和SA2在像素PX中的布置也可以不同于图5中的布置。
第一子区域SA1和第二子区域SA2中的每个可以是由在第一方向DR1上彼此相邻的子像素SPXn共享的区域。图5中所示的子像素SPXn可以是具有设置在发射区域EMA上方的第一子区域SA1的子像素，并且在第一方向DR1上与上述子像素SPXn相邻的子像素SPXn可以是具有设置在发射区域EMA上方的第二子区域SA2的子像素。
因为发光元件ED不设置在子区域SA1和SA2中，所以可以不从子区域SA1和SA2出射光，但是设置在每个子像素SPXn中的电极RME中的每个的一部分可以设置在子区域SA1和SA2中。设置在不同子像素SPXn中的电极RME可以在子区域SA1和SA2的分离部分ROP1和ROP2中彼此分离。
显示装置10可以包括电极RME(RME1和RME2)、阻隔壁BP1和BP2、堤部层BNL、发光元件ED和连接电极CNE(CNE1至CNE3)。
阻隔壁BP1和BP2可以设置在每个子像素SPXn的发射区域EMA中。阻隔壁BP1和BP2通常可以在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开。
例如，阻隔壁BP1和BP2可以包括在每个子像素SPXn的发射区域EMA中在第二方向DR2上彼此间隔开的第一阻隔壁BP1和第二阻隔壁BP2。第一阻隔壁BP1可以设置在发射区域EMA的中心中，并且第二阻隔壁BP2可以彼此间隔开，其中第一阻隔壁BP1插置在它们之间。第一阻隔壁BP1和第二阻隔壁BP2可以在第二方向DR2上交替地布置，并且可以作为岛状图案设置在显示区域DPA中。发光元件ED可以设置在第一阻隔壁BP1和第二阻隔壁BP2之间。
第二阻隔壁BP2中的每个的在第二方向DR2上测量的宽度可以大于第一阻隔壁BP1的宽度。当第一阻隔壁BP1设置在每个子像素SPXn的发射区域EMA中时，第二阻隔壁BP2中的每个可以遍及在第二方向DR2上彼此相邻的两个子像素SPXn的发射区域EMA设置。第二阻隔壁BP2中的每个可以设置于在第二方向DR2上彼此相邻的子像素SPXn之间的边界处，并且可以(例如，在一视图或一方向上)与下面将描述的堤部层BNL重叠。然而，本公开不限于此，而是第一阻隔壁BP1和第二阻隔壁BP2也可以具有相同的宽度。
阻隔壁BP1和BP2在第一方向DR1上可以具有相同的长度，并且在第一方向DR1上可以比被堤部层BNL围绕的发射区域EMA长。阻隔壁BP1和BP2可以与堤部层BNL的在第二方向DR2上延伸的部分重叠。然而，本公开不限于此，而是阻隔壁BP1和BP2也可以与堤部层BNL集成在一起，或者可以与堤部层BNL的在第二方向DR2上延伸的部分间隔开。阻隔壁BP1和BP2中的每个在第一方向DR1上的长度可以等于或小于被堤部层BNL围绕的发射区域EMA在第一方向DR1上的长度。
电极RME1和RME2可以在一方向上延伸，并且可以设置在每个子像素SPXn中。电极RME1和RME2可以在第一方向DR1上延伸以位于每个子像素SPXn的发射区域EMA和子区域SA1和SA2中，并且可以在第二方向DR2上彼此间隔开。电极RME1和RME2可以电连接到下面将描述的发光元件ED。然而，本公开不限于此，而是电极RME也可以不电连接到发光元件ED。
显示装置10可以包括设置在每个子像素SPXn的中心中的第一电极RME1以及第二电极RME2，其中第二电极RME2各自遍及不同的子像素SPXn设置。第一电极RME1和第二电极RME2通常可以在第一方向DR1上延伸，但是它们设置在发射区域EMA中的部分可以具有不同的形状。第一电极RME1可以设置成与每个子像素SPXn的中心相邻，并且可以遍及发射区域EMA和子区域SA1和SA2设置。第二电极RME2中的每个可以在发射区域EMA中在第二方向DR2上与第一电极RME1间隔开，并且可以遍及子像素SPXn设置。第一电极RME1和第二电极RME2通常可以在第一方向DR1上延伸，但是可以在第一方向DR1上具有不同的长度，并且它们设置在发射区域EMA中的部分可以具有不同的形状。
第一电极RME1可以设置在每个子像素SPXn的中心中，并且其设置在发射区域EMA中的一部分可以设置在第一阻隔壁BP1上。第一电极RME1可以在第一方向DR1上从第一子区域SA1延伸到第二子区域SA2。第一电极RME1的在第二方向DR2上测量的宽度可以根据位置而变化，并且其在发射区域EMA中与第一阻隔壁BP1重叠的至少一部分可以具有比第一阻隔壁BP1大的宽度。
第二电极RME2中的每个可以包括在第一方向DR1上延伸的部分和在发射区域EMA中从上述部分分支的部分。在实施方式中，第二电极RME2中的每个可以包括在第一方向DR1上延伸的电极主干部分RM_S和从电极主干部分RM_S分支、在第二方向DR2上弯曲并在第一方向DR1上延伸的电极分支部分RM_B1和RM_B2。电极主干部分RM_S可以与堤部层BNL的在第一方向DR1上延伸的一部分重叠，并且可以设置在子区域SA的在第二方向DR2上的一侧上。电极分支部分RM_B1和RM_B2可以从设置在堤部层BNL的在第一方向DR1上延伸的一部分中的电极主干部分RM_S分支，并且可以向在第二方向DR2上的两侧弯曲。电极分支部分RM_B1和RM_B2可以在第一方向DR1上横跨发射区域EMA延伸，并且可以再次弯曲以连接到电极主干部分RM_S。例如，第二电极RME2中的每个的电极分支部分RM_B1和RM_B2可以在任何一个子像素SPXn的发射区域EMA的上侧上分支，并且可以在发射区域EMA的下侧上再次彼此连接。
第二电极RME2中的每个可以包括设置在第一电极RME1的左侧上的第一电极分支部分RM_B1和设置在第一电极RME1的右侧上的第二电极分支部分RM_B2。包括在第二电极RME2中的电极分支部分RM_B1和RM_B2可以分别设置于在第二方向DR2上彼此相邻的子像素SPXn的发射区域EMA中，并且不同的第二电极RME2的电极分支部分RM_B1和RM_B2可以设置在一子像素SPXn中。第二电极RME2的第一电极分支部分RM_B1可以设置在第一电极RME1的左侧上，并且另一第二电极RME2的第二电极分支部分RM_B2可以设置在第一电极RME1的右侧上。
每个第二电极RME2的电极分支部分RM_B1和RM_B2中的每个可以与第二阻隔壁BP2的一侧重叠。第一电极分支部分RM_B1可以部分地与设置在第一阻隔壁BP1的左侧上的第二阻隔壁BP2重叠，并且第二电极分支部分RM_B2可以部分地与设置在第一阻隔壁BP1的右侧上的第二阻隔壁BP2重叠。第一电极RME1的两侧可以与不同的第二电极RME2的不同的电极分支部分RM_B1和RM_B2间隔开以面对它们，并且第一电极RME1与电极分支部分RM_B1和RM_B2中的每个之间的距离可以小于不同的阻隔壁BP1和BP2之间的距离。
第一电极RME1的在第二方向DR2上测量的宽度可以大于每个第二电极RME2的电极主干部分RM_S和电极分支部分RM_B1和RM_B2的宽度。第一电极RME1可以具有比第一阻隔壁BP1大的宽度，以与第一阻隔壁BP1的两侧重叠。另一方面，每个第二电极RME2可以具有相对小的宽度，使得电极分支部分RM_B1和RM_B2中的每个仅与第二阻隔壁BP2的一侧重叠。
第一电极RME1可以延伸到第一子区域SA1的第一分离部分ROP1和第二子区域SA2的第二分离部分ROP2，但是第二电极RME2可以不在子区域SA1和SA2中分离。第二电极RME2可以在第一方向DR1上延伸，并且可以在每个子像素SPXn的发射区域EMA附近分支。第一电极RME1可以设置在设置于每个子像素SPXn的不同子区域SA1和SA2中的分离部分ROP1和ROP2之间，并且可以横跨发射区域EMA设置。
显示装置10可以包括设置在每个子像素SPXn的子区域SA1和SA2中的第一子区域SA1中并且设置在不同子像素SPXn的第一电极RME1之间的布线连接电极EP。布线连接电极EP可以不设置在每个子像素SPXn的第二子区域SA2中，并且在第一方向DR1上彼此相邻的不同子像素SPXn的第一电极RME1可以在第二子区域SA2中彼此间隔开。在子像素SPXn中的图5中所示的子像素SPXn中，其中设置有布线连接电极EP的第一子区域SA1可以设置在发射区域EMA上方，并且第二子区域SA2可以设置在发射区域EMA下方。另一方面，在沿着第一方向DR1与图5的子像素SPXn相邻的子像素SPXn中，其中设置有布线连接电极EP的第一子区域SA1可以设置在发射区域EMA下方，并且第二子区域SA2可以设置在发射区域EMA上方。
第一电极RME1可以在第一子区域SA1中与布线连接电极EP间隔开，其中第一分离部分ROP1插置在它们之间。两个第一分离部分ROP1可以设置在第一子区域SA1中。布线连接电极EP可以与设置在相应子像素SPXn中的第一电极RME1间隔开，其中下部第一分离部分ROP1插置在它们之间，并且可以与设置在另一子像素SPXn中的第一电极RME1间隔开，其中上部第一分离部分ROP1插置在它们之间。在第二子区域SA2中，可以设置第二分离部分ROP2，并且不同的第一电极RME1可以在第一方向DR1上彼此间隔开。
堤部层BNL可以围绕子像素SPXn、发射区域EMA和子区域SA1和SA2。堤部层BNL可以设置于在第一方向DR1和第二方向DR2上彼此相邻的子像素SPXn之间，并且也可以设置在发射区域EMA和子区域SA1和SA2之间。显示装置10的子像素SPXn、发射区域EMA以及子区域SA1和SA2可以是由堤部层BNL分离的区域。子像素SPXn、发射区域EMA和子区域SA1和SA2之间的距离可以根据堤部层BNL的宽度而变化。
发光元件ED可以设置在发射区域EMA中。发光元件ED可以设置在阻隔壁BP1和BP2之间，并且可以在第一方向DR1或第二方向DR2上彼此间隔开。在实施方式中，发光元件ED可以在一方向上延伸，并且发光元件ED的端部可以分别设置在不同的电极RME上。每个发光元件ED的长度可以大于在第二方向DR2上彼此间隔开的电极RME之间的距离。发光元件ED沿其延伸的方向可以基本上垂直于电极RME沿其延伸的第一方向DR1。然而，本公开不限于此，而是发光元件ED沿其延伸的方向也可以是第二方向DR2或倾斜于第二方向DR2的方向。
发光元件ED可以包括具有设置在第二电极RME2中的任何一个和第一电极RME1上的端部的第一发光元件ED1、以及具有设置在第一电极RME1和另一第二电极RME2上的端部的第二发光元件ED2。在第一子像素SPX1中，第一发光元件ED1可以设置在第一电极RME1以及第二电极RME2的第二电极分支部分RM_B2上，并且第二发光元件ED2可以设置在第一电极RME1以及另一第二电极RME2的第一电极分支部分RM_B1上。第一发光元件ED1可以设置在第一电极RME1的右侧上，并且第二发光元件ED2可以设置在第一电极RME1的左侧上。第一发光元件ED1和第二发光元件ED2可以设置在第一电极RME1和第二电极RME2上，但是可以设置在不同的第二电极RME2上。
连接电极CNE(CNE1至CNE3)可以设置在电极RME和阻隔壁BP1和BP2上。连接电极CNE可以在一方向上延伸并且可以彼此间隔开。连接电极CNE中的每个可以接触发光元件ED，并且可以电连接到连接电极CNE之下的导电层。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1、第二连接电极CNE2和第三连接电极CNE3。
第一连接电极CNE1可以在第一方向DR1上延伸并且可以设置在第一电极RME1上。第一连接电极CNE1可以与第一阻隔壁BP1和第一电极RME1重叠，并且可以在第一方向DR1上从发射区域EMA延伸到位于发射区域EMA上方的第一子区域SA1。第一连接电极CNE1可以在第一子区域SA1中通过第一电极RME1上的第一接触孔CT1接触第一电极RME1。
第二连接电极CNE2可以在第二方向DR2上与第一连接电极CNE1间隔开，可以在第一方向DR1上延伸，并且可以设置在第二电极RME2上。第二连接电极CNE2可以设置在第二电极RME2的设置在第一电极RME1的左侧上的第一电极分支部分RM_B1上。第二连接电极CNE2可以与第二阻隔壁BP2以及第二电极RME2的第一电极分支部分RM_B1重叠，并且可以在第一方向DR1上从发射区域EMA延伸到位于发射区域EMA上方的第一子区域SA1。第二连接电极CNE2可以在第一子区域SA1中通过形成在第二电极RME2上的第二接触孔CT2接触第二电极RME2。
第三连接电极CNE3可以包括在第一方向DR1上延伸的延伸部分CN_E1和CN_E2以及连接延伸部分CN_E1和CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1可以在发射区域EMA中面对第一连接电极CNE1，并且可以设置在第二电极RME2上。在第一子像素SPX1中，第一延伸部分CN_E1可以设置在第二电极RME2的第二电极分支部分RM_B2上。第二延伸部分CN_E2可以在发射区域EMA中面对第二连接电极CNE2，并且可以设置在第一电极RME1上。第一连接部分CN_B1可以在第二方向DR2上在设置在发射区域EMA下方的堤部层BNL上延伸，并且可以连接第一延伸部分CN_E1和第二延伸部分CN_E2。第三连接电极CNE3可以设置在发射区域EMA中和堤部层BNL上，并且可以不直接连接到电极RME。设置在第一延伸部分CN_E1之下的第二电极RME2可以电连接到第二电压布线VL2，但是施加到第二电极RME2的第二电源电压可以不传输到第三连接电极CNE3。
如下面将要描述的，发光元件ED中的每个的在延伸方向上的端部可以彼此区分开，并且发光元件ED可以通过端部接触的连接电极CNE彼此串联连接。由于显示装置10在每个子像素SPXn中包括更多数量的发光元件ED并且形成发光元件ED的串联连接，因此可以增加每单位面积发射的光量。
显示装置10还可以包括设置在电极RME1和RME2、发光元件ED和连接电极CNE1至CNE3之间的绝缘层PAS1至PAS3(参见图6)。电极RME1和RME2、发光元件ED和连接电极CNE1至CNE3可以彼此重叠，但是由于设置在它们之间的绝缘层PAS1至PAS3而可以部分地彼此接触。
图6是沿着图5的线N1-N1'截取的示意性剖视图。图7是沿着图5的线N2-N2'截取的示意性剖视图。图8是沿着图5的线N3-N3'截取的示意性剖视图。
图6示出了横跨设置在不同电极RME(RME1和RME2)上的发光元件ED(ED1和ED2)的端部的剖面。图7和图8示出了横跨电极接触孔CTD、CTS和CTA以及接触孔CT1和CT2的剖面。
参考图5至图8，显示装置10可以包括第一衬底SUB和设置在第一衬底SUB上的半导体层、导电层和绝缘层。显示装置10可以包括电极RME、发光元件ED和连接电极CNE。
第一衬底SUB可以是绝缘衬底。第一衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。第一衬底SUB可以是刚性衬底，但也可以是可以弯曲、折叠、卷曲等的柔性衬底。第一衬底SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，并且显示区域DPA可以包括发射区域EMA和作为非发射区域的一部分的子区域SA1和SA2。
第一导电层可以包括底部金属层BML、第一电压布线VL1和第二电压布线VL2。底部金属层BML与第一晶体管T1的第一有源层ACT1重叠。底部金属层BML可以防止光进入第一晶体管T1的第一有源层ACT1，或者可以电连接到第一有源层ACT1以稳定第一晶体管T1的电特性。然而，也可以省略底部金属层BML。
可以将提供给第一电极RME1的高电位电压(或第一电源电压)施加到第一电压布线VL1，并且可以将提供给每个第二电极RME2的低电位电压(或第二电源电压)施加到第二电压布线VL2。第一电压布线VL1可以通过第三导电层的导电图案(例如，第三导电图案CDP3)电连接到第一晶体管T1。第二电压布线VL2可以通过第三导电层的导电图案(例如，第二导电图案CDP2)电连接到每个第二电极RME2。
尽管图6示出了第一电压布线VL1和第二电压布线VL2设置在第一导电层中，但是本公开不限于此。在一些实施方式中，第一电压布线VL1和第二电压布线VL2可以设置在第三导电层中，并且可以分别直接电连接到第一晶体管T1和每个第二电极RME2。
缓冲层BL可以设置在第一导电层和第一衬底SUB上。缓冲层BL可以形成在第一衬底SUB上，以保护每个像素PX的晶体管免受通过第一衬底SUB(易受湿气渗透)引入的湿气的影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以分别与下面将描述的第二导电层的第一栅电极G1和第二栅电极G2部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在实施方式中，半导体层可以包括多晶硅或氧化物半导体。氧化物半导体可以包括铟(In)。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
尽管图6示出了第一晶体管T1和第二晶体管T2设置在显示装置10的每个子像素SPXn中，但是本公开不限于此，而是显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI设置在半导体层上。第一栅极绝缘层GI可以用作晶体管T1和T2中的每个的栅极绝缘膜。图6示出了第一栅极绝缘层GI与第二导电层的栅电极G1和G2一起被图案化，并且从而部分地设置在第二导电层与半导体层的第一有源层ACT1和第二有源层ACT2之间。然而，本公开不限于此。在一些实施方式中，第一栅极绝缘层GI可以覆盖半导体层并且可以设置在缓冲层BL的整个表面上。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以在作为厚度方向的第三方向DR3上与第一有源层ACT1的沟道区域重叠，并且第二栅电极G2可以在作为厚度方向的第三方向DR3上与第二有源层ACT2的沟道区域重叠。尽管在附图中未示出，但是第二导电层还可以包括存储电容器的电极。
第一层间绝缘层IL1设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层和设置在第二导电层上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可以包括导电图案CDP1至CDP3以及晶体管T1和T2中的每个的源电极S1或S2以及漏电极D1或D2。导电图案CDP1至CDP3中的一些可以电连接不同层上的导电层或半导体层，并且可以用作晶体管T1和T2的源电极S1和S2/漏电极D1和D2。
第一导电图案CDP1可以通过穿透第一层间绝缘层IL1的接触孔接触第一晶体管T1的第一有源层ACT1。第一导电图案CDP1可以通过穿透第一层间绝缘层IL1和缓冲层BL的接触孔接触底部金属层BML。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。第一导电图案CDP1可以电连接到第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将从第一电压布线VL1接收的第一电源电压传送到第一电极RME1或第一连接电极CNE1。
第二导电图案CDP2可以通过穿透第一层间绝缘层IL1和缓冲层BL的接触孔接触第二电压布线VL2。第二电压布线VL2可以通过第二导电图案CDP2将第二电源电压传输到第二连接电极CNE2。
第三导电图案CDP3可以通过穿透第一层间绝缘层IL1和缓冲层BL的接触孔接触第一电压布线VL1。第三导电图案CDP3可以通过穿透第一层间绝缘层IL1的接触孔接触第一晶体管T1的第一有源层ACT1。第三导电图案CDP3可以将第一电压布线VL1电连接到第一晶体管T1，并且可以用作第一晶体管T1的第一漏电极D1。
第二源电极S2和第二漏电极D2中的每个可以通过穿透第一层间绝缘层IL1的接触孔接触第二晶体管T2的第二有源层ACT2。
第一钝化层PV1设置在第三导电层上。第一钝化层PV1可以用作第三导电层和其它层之间的绝缘膜，并且可以保护第三导电层。
上述缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以由彼此交替堆叠的无机层组成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以是其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少任何一个的无机层彼此堆叠的双层，或者可以是其中以上无机层彼此交替堆叠的多层。然而，本公开不限于此，而是缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个也可以由包括以上绝缘材料中的任何一种的无机层构成。在一些实施方式中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)的有机绝缘材料制成。
过孔层VIA在显示区域DPA中设置在第三导电层上。过孔层VIA可以包括诸如聚酰亚胺(PI)的有机绝缘材料，以补偿由于过孔层VIA之下的导电层而导致的台阶差，并且可以形成平坦的上表面。然而，在一些实施方式中，可以省略过孔层VIA。
显示装置10可以包括阻隔壁BP1和BP2、电极RME1和RME2、堤部层BNL、发光元件ED1和ED2以及连接电极CNE1至CNE3作为设置在过孔层VIA上的显示元件层。显示装置10可以包括绝缘层PAS1至PAS3。
阻隔壁BP1和BP2可以设置在过孔层VIA上。例如，阻隔壁BP1和BP2可以直接设置在过孔层VIA上，并且阻隔壁BP1和BP2中的每个的至少一部分可以从过孔层VIA的上表面突出。如上所述，第一阻隔壁BP1和第二阻隔壁BP2可以彼此间隔开，并且第一阻隔壁BP1可以设置在第二阻隔壁BP2之间。阻隔壁BP1和BP2中的每个可以具有倾斜侧表面或带曲率(例如，预定的曲率或可选择的曲率)的曲化侧表面，并且从发光元件ED1和ED2发射的光可以通过设置在阻隔壁BP1和BP2上的电极RME1和RME2在过孔层VIA上方被向上反射。与附图中不同的是，在剖视图中，阻隔壁BP1和BP2中的每个也可以具有以曲率(例如，预定的曲率或可选择的曲率)曲化的外表面的形状，例如，可以具有半圆形形状或半椭圆形形状。阻隔壁BP1和BP2可以包括但不限于诸如聚酰亚胺(PI)的有机绝缘材料。
电极RME1和RME2可以设置在阻隔壁BP1和BP2以及过孔层VIA上。例如，电极RME1和RME2中的每个的一部分可以至少设置在阻隔壁BP1或BP2的倾斜侧表面上。第一电极RME1可以覆盖第一阻隔壁BP1，并且每个第二电极RME2的电极分支部分RM_B1和RM_B2可以覆盖第二阻隔壁BP2的侧表面。第一电极RME1的宽度可以大于第一阻隔壁BP1的宽度，并且每个第二电极RME2的电极分支部分RM_B1和RM_B2的宽度可以小于第二阻隔壁BP2的宽度。在第二方向DR2上彼此间隔开的电极RME之间的距离可以小于阻隔壁BP1和BP2之间的距离。电极RME中的每个的至少一部分可以直接设置在过孔层VIA上，使得它们位于相同的平面中。
设置在阻隔壁BP1和BP2之间的发光元件ED可以向其端部发射光，并且所发射的光可以朝向设置在阻隔壁BP1和BP2上的电极RME行进。每个电极RME可以具有其中其设置在阻隔壁BP1或BP2上的一部分可以反射从发光元件ED发射的光的结构。每个电极RME可以覆盖阻隔壁BP1或BP2的至少一个侧表面，以反射从发光元件ED发射的光。
第一电极RME1和第二电极RME2中的每个可以通过设置在其与堤部层BNL重叠的部分中的电极接触孔CTD或CTS直接接触第三导电层。例如，第一电极接触孔CTD可以形成在其中第一电极RME1和堤部层BNL彼此重叠的部分中，并且第二电极接触孔CTS可以形成在其中每个第二电极RME2和堤部层BNL彼此重叠的部分中。第一电极RME1可以通过穿透过孔层VIA和第一钝化层PV1的第一电极接触孔CTD接触第一导电图案CDP1，并且可以电连接到第一晶体管T1。每个第二电极RME2可以通过穿透过孔层VIA和第一钝化层PV1的第二电极接触孔CTS接触第二导电图案CDP2，并且可以电连接到第二电压布线VL2。
布线连接电极EP可以设置在第一子区域SA1中，并且可以通过第三电极接触孔CTA直接接触第三导电层。例如，布线连接电极EP可以通过穿透过孔层VIA和第一钝化层PV1的第三电极接触孔CTA接触第三导电图案CDP3。布线连接电极EP可以通过第三导电图案CDP3电连接到第一电压布线VL1。
在显示装置10的制造工艺中，第一电极RME1可以形成为连接到布线连接电极EP，并且被传送以放置发光元件ED的电信号可以通过布线连接电极EP从第一电压布线VL1传送到第一电极RME1。在放置发光元件ED的工艺中，信号可以传送到第一电压布线VL1和第二电压布线VL2，并且可以分别传输到第一电极RME1和第二电极RME2。
在实施方式中，第一电极接触孔CTD和第二电极接触孔CTS的相对位置可以不同于第三电极接触孔CTA的相对位置。第一电极接触孔CTD可以设置在第一子区域SA1和第二子区域SA2中的每个中，并且第二电极接触孔CTS可以形成为与位于每个子区域SA1或SA2的在第二方向DR2上的一侧上的堤部层BNL重叠。另一方面，第三电极接触孔CTA可以仅设置在第一子区域SA1中。例如，由于第二电极接触孔CTS和第三电极接触孔CTA分别暴露不同导电图案的上表面，因此可以相应地确定第二电极接触孔CTS和第三电极接触孔CTA中的每个的位置。在其中电极RME被分离的分离部分ROP1和ROP2彼此区分开的情况下，第一分离部分ROP1可以设置在第一子区域SA1中，并且可以分别形成在布线连接电极EP的上方和下方。另一方面，第二分离部分ROP2可以设置在第二子区域SA2中，并且可以设置在第一电极RME1之间。两个第一分离部分ROP1可以形成在第一子区域SA1中形成，并且一第二分离部分ROP2可以形成在第二子区域SA2中。
电极RME可以包括具有高反射率的导电材料。例如，电极RME中的每个可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属，可以是包括铝(Al)、镍(Ni)或镧(La)的合金，或者可以具有其中诸如钛(Ti)、钼(Mo)或铌(Nb)的金属层和以上合金彼此堆叠的结构。在一些实施方式中，电极RME中的每个可以是其中包括铝(Al)的合金和由钛(Ti)、钼(Mo)或铌(Nb)制成的至少一个金属层彼此堆叠的双层或多层。
然而，本公开不限于此，而是每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO或ITZO的材料。在一些实施方式中，每个电极RME可以具有其中透明导电材料和具有高反射率的金属层各自堆叠在一个或多个层中的结构，或者可以形成为包括透明导电材料和金属层的单层。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO、或ITO/Ag/ITZO/IZO的堆叠结构。电极RME可以电连接到发光元件ED，并且可以在第一衬底SUB的向上方向上反射从发光元件ED发射的光中的一些。
第一绝缘层PAS1可以设置在整个显示区域DPA中，并且可以设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以保护电极RME，同时使它们彼此绝缘。由于第一绝缘层PAS1在形成堤部层BNL之前覆盖电极RME，因此可以防止电极RME在形成堤部层BNL的工艺中被损坏。第一绝缘层PAS1可以防止在第一绝缘层PAS1上的发光元件ED由于直接接触其它构件而被损坏。
在实施方式中，第一绝缘层PAS1可以是阶梯状的，使得第一绝缘层PAS1的上表面的一部分在沿着第二方向DR2彼此间隔开的电极RME之间凹入。发光元件ED可以设置在第一绝缘层PAS1的阶梯状的上表面上，并且可以在发光元件ED和第一绝缘层PAS1之间形成空间。
根据实施方式，第一绝缘层PAS1可以包括形成为与分离部分ROP1和ROP2对应的分离开口以及接触孔CT1和CT2。第一绝缘层PAS1可以设置在过孔层VIA的整个表面上，但是可以在其中形成有分离开口以及接触孔CT1和CT2的部分中部分地暴露第一绝缘层PAS1之下的层。
分离开口是形成在第一绝缘层PAS1中以与子区域SA1和SA2的分离部分ROP1和ROP2对应的开口，并且可以暴露设置在分离开口之下的过孔层VIA。在第一绝缘层PAS1的分离开口中，可以执行将彼此连接的第一电极RME1分离的工艺。每个子像素SPXn中的在第一方向DR1上延伸的第一电极RME1可以形成为连接到在第一方向DR1上彼此相邻的其它子像素SPXn的第一电极RME1或布线连接电极EP，并且可以随着被第一绝缘层PAS1的分离开口暴露的部分被蚀刻而与它们分离。第一绝缘层PAS1的分离开口可以设置成与位于第一电极RME1之间或位于第一电极RME1和布线连接电极EP之间的分离部分ROP1和ROP2对应。
第一绝缘层PAS1的接触孔CT1和CT2可以在子区域SA1和SA2中分别与不同的电极RME重叠。例如，接触孔CT1和CT2可以包括与第一电极RME1重叠的第一接触孔CT1和与第二电极RME2重叠的第二接触孔CT2。第一接触孔CT1和第二接触孔CT2可以设置在子区域SA1和SA2中的每个中。设置在第一子区域SA1中的第一接触孔CT1可以与设置在布线连接电极EP下方的第一分离部分ROP1间隔开，并且可以设置在第一电极RME1上。设置在第二子区域SA2中的第一接触孔CT1可以与第二分离部分ROP2间隔开，并且可以设置在另一子像素SPXn的第一电极RME1上。第二接触孔CT2可以设置在从每个第二电极RME2的电极主干部分RM_S突出到子区域SA1和SA2中的每个的部分上。
第一接触孔CT1和第二接触孔CT2可以穿透第一绝缘层PAS1以部分地暴露在第一接触孔CT1和第二接触孔CT2之下的第一电极RME1和第二电极RME2的上表面。第一接触孔CT1和第二接触孔CT2还可以穿透设置在第一绝缘层PAS1上的其它绝缘层中的一些。被接触孔CT1和CT2暴露的电极RME可以接触连接电极CNE。
堤部层BNL可以设置在第一绝缘层PAS1上。堤部层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕每个子像素SPXn。堤部层BNL可以围绕每个子像素SPXn的发射区域EMA以及子区域SA1和SA2以将它们分离，并且可以围绕显示区域DPA的最外周边以将显示区域DPA和非显示区域NDA分离。在堤部层BNL中，在第二方向DR2上延伸的部分可以将发射区域EMA与子区域SA1和SA2分离，并且在第一方向DR1上延伸的部分可以将相邻的子像素SPXn分离。堤部层BNL的在第一方向DR1上延伸的部分可以设置在第二阻隔壁BP2上。
与阻隔壁BP1和BP2类似，堤部层BNL可以具有高度(例如，预定的高度或可选择的高度)。在一些实施方式中，堤部层BNL的上表面可以处于比阻隔壁BP1和BP2的上表面高的高度处，并且堤部层BNL的厚度可以等于或大于阻隔壁BP1和BP2的厚度。堤部层BNL可以在显示装置10的制造工艺期间在喷墨印刷工艺中防止油墨溢出到相邻的子像素SPXn。与阻隔壁BP1和BP2类似，堤部层BNL可以包括诸如聚酰亚胺的有机绝缘材料。然而，本公开不限于此，并且堤部层BNL也可以包括与阻隔壁BP1和BP2的材料不同的材料。
发光元件ED可以设置在发射区域EMA中。发光元件ED可以在阻隔壁BP1和BP2之间设置在第一绝缘层PAS1上。发光元件ED沿其延伸的方向可以基本上与第一衬底SUB的上表面平行。如下面将描述的，每个发光元件ED可以包括在延伸方向上设置的半导体层，并且半导体层可以在与第一衬底SUB的上表面平行的方向上顺序地设置。然而，本公开不限于此。在发光元件ED中的每个具有不同结构的情况下，半导体层可以在与第一衬底SUB的上表面垂直的方向上设置。
根据形成上述半导体层的材料，设置在子像素SPXn中的发光元件ED可以发射不同波长带的光。然而，本公开不限于此，而是设置在子像素SPXn中的发光元件ED也可以通过包括由相同材料制成的半导体层来发射相同颜色的光。
发光元件ED可以在不同的阻隔壁BP1和BP2之间设置在不同的电极RME上。第一发光元件ED1可以设置在第一阻隔壁BP1和第二阻隔壁BP2之间，并且可以具有设置在第一电极RME1以及第二电极RME2的第二电极分支部分RM_B2上的端部。第二发光元件ED2可以设置在第二阻隔壁BP2和第一阻隔壁BP1之间，并且可以具有设置在第一电极RME1以及第二电极RME2的第一电极分支部分RM_B1上的端部。第一发光元件ED1可以在发射区域EMA中设置在第一阻隔壁BP1的右侧上，并且第二发光元件ED2可以设置在第一阻隔壁BP1的左侧上。
发光元件ED可以通过接触连接电极CNE而电连接到电极RME和在过孔层VIA之下的导电层，并且可以响应于电信号而发射特定波长带的光。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤部层BNL上。第二绝缘层PAS2包括在阻隔壁BP1和BP2之间在第一方向DR1上延伸并设置在发光元件ED上的图案部分。图案部分可以部分地覆盖发光元件ED的外表面，并且可以不覆盖发光元件ED的侧部或端部。图案部分可以在平面图中在每个子像素SPXn中形成线性图案或岛状图案。第二绝缘层PAS2的图案部分可以在显示装置10的制造工艺中保护发光元件ED，同时锚定发光元件ED。第二绝缘层PAS2可以形成为填充发光元件ED和在发光元件ED之下的第一绝缘层PAS1之间的空间。第二绝缘层PAS2的一部分可以设置在堤部层BNL上和子区域SA1和SA2中。
根据实施方式，第二绝缘层PAS2可以包括形成为与分离部分ROP1和ROP2对应的分离开口以及接触孔CT1和CT2。第二绝缘层PAS2可以设置在第一绝缘层PAS1的整个表面上，但是可以在其中形成有分离开口以及接触孔CT1和CT2的部分中部分地暴露在第二绝缘层PAS2之下的层。分离开口以及接触孔CT1和CT2与上面关于第一绝缘层PAS1描述的分离开口以及接触孔CT1和CT2相同。
连接电极CNE可以设置在电极RME和阻隔壁BP1和BP2上。连接电极CNE可以被分成设置在第二绝缘层PAS2和第三绝缘层PAS3之间的第一连接电极层的连接电极和设置在第三绝缘层PAS3上的第二连接电极层的连接电极。第三连接电极CNE3可以是第一连接电极层的连接电极，并且第一连接电极CNE1和第二连接电极CNE2可以是第二连接电极层的连接电极。
第一连接电极CNE1可以设置在第一电极RME1和第一阻隔壁BP1上。第二连接电极CNE2可以设置在第二电极RME2和第二阻隔壁BP2上。第三连接电极CNE3可以设置在第一电极RME1、第二电极RME2、第二阻隔壁BP2和第一阻隔壁BP1上。每个连接电极CNE的平面布置与上面参考图5描述的连接电极CNE的平面布置相同。
第一连接电极CNE1、第二连接电极CNE2和第三连接电极CNE3中的每个可以设置在第二绝缘层PAS2上并且可以接触发光元件ED。第一连接电极CNE1可以接触第一发光元件ED1的第一端。第二连接电极CNE2可以接触第二发光元件ED2的第二端。在第三连接电极CNE3中，第一延伸部分CN_E1可以接触第一发光元件ED1的第二端，并且第二延伸部分CN_E2可以接触第二发光元件ED2的第一端。
第一连接电极CNE1和第二连接电极CNE2可以遍及发射区域EMA以及子区域SA1或SA2设置，并且可以通过形成在子区域SA1或SA2中的接触孔CT1和CT2直接接触电极RME1和RME2。第一连接电极CNE1可以在子区域SA1或SA2中通过穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触孔CT1接触第一电极RME1。第二连接电极CNE2可以在子区域SA1或SA2中通过穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第二接触孔CT2接触第二电极RME2。另一方面，第三连接电极CNE3可以不接触电极RME。
第一连接电极CNE1可以通过第一电极RME1电连接到第一晶体管T1以接收第一电源电压，并且第二连接电极CNE2可以通过第二电极RME2电连接到第二电压布线VL2以接收第二电源电压。发光元件ED可以通过经由第一连接电极CNE1和第二连接电极CNE2接收的电源电压而发射光。
第一连接电极CNE1和第二连接电极CNE2可以是连接到与第三导电层直接连接的电极RME1和RME2的第一类型连接电极，并且第三连接电极CNE3可以是不连接到电极RME的第二类型连接电极。第三连接电极CNE3可以不连接到电极RME，但是可以接触发光元件ED，并且可以与其它连接电极CNE一起形成发光元件ED的电连接电路。
然而，本公开不限于此。在一些实施方式中，在显示装置10中，连接电极CNE中的一些可以直接连接到第三导电层。例如，作为第一类型连接电极的第一连接电极CNE1和第二连接电极CNE2可以直接连接到第三导电层，并且可以不电连接到电极RME。第二类型连接电极也可以不电连接到电极RME，并且可以仅连接到发光元件ED。
连接电极CNE可以包括诸如ITO、IZO、ITZO或铝(Al)的导电材料。例如，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以通过连接电极CNE输出。
第三绝缘层PAS3设置在第一连接电极层的连接电极以及第二绝缘层PAS2上。第三绝缘层PAS3可以设置在第二绝缘层PAS2的整个表面上以覆盖第三连接电极CNE3，并且第一连接电极CNE1和第二连接电极CNE2可以设置在第三绝缘层PAS3上。第三绝缘层PAS3可以设置在过孔层VIA的除了设置第三连接电极CNE3的区域之外的整个表面上。第三绝缘层PAS3可以使第一连接电极层的连接电极与第二连接电极层的连接电极绝缘，使得它们彼此不直接接触。
根据实施方式，第三绝缘层PAS3可以包括接触孔CT1和CT2。第三绝缘层PAS3可以设置在第二绝缘层PAS2的整个表面上，但是可以在其中形成有接触孔CT1和CT2的部分中部分地暴露在第三绝缘层PAS3之下的层。除了第一绝缘层PAS1和第二绝缘层PAS2之外，第一接触孔CT1和第二接触孔CT2还可以穿透第三绝缘层PAS3。接触孔CT1和CT2中的每个可以暴露在接触孔CT1或CT2之下的电极RME的上表面的一部分。
上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料。作为另一示例，第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料，并且第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或至少一个可以形成为其中绝缘层交替地或重复地彼此堆叠的结构。在实施方式中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以是氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由相同的材料制成，或者其中一些可以由相同的材料制成，而另一些可以由不同的材料制成，或者它们全部可以由不同的材料制成。
图9是根据实施方式的发光元件ED的示意图。
参考图9，发光元件ED可以是发光二极管。具体地，发光元件ED可以是尺寸为纳米至微米并且由无机材料制成的无机发光二极管。在电场以特定方向形成在彼此面对的两个电极之间的情况下，发光元件ED可以在其中形成极性的该两个电极之间对准。
根据实施方式的发光元件ED可以在一方向上延伸。发光元件ED可以成形为圆柱体、杆、线、管等。然而，发光元件ED的形状不限于此，而是发光元件ED也可以具有包括诸如立方体、矩形平行六面体或六边形棱镜的多边形棱镜以及在一方向上延伸并具有部分倾斜的外表面的形状的各种形状。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)的掺杂剂的半导体层。半导体层可以从外部电源接收电信号并发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。用于掺杂第一半导体层31的n型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32设置在第一半导体层31上，其中发光层36插置在它们之间。第二半导体层32可以是p型半导体。第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。用于掺杂第二半导体层32的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管图9示出了第一半导体层31和第二半导体层32中的每个由一层构成，但是本公开不限于此。第一半导体层31和第二半导体层32中的每个也可以包括更多的层，并且根据发光层36的材料例如还可以包括包覆层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可以包括设置在第一半导体层31和发光层36之间或设置在第二半导体层32和发光层36之间的另一半导体层。设置在第一半导体层31和发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。设置在第二半导体层32和发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。
发光层36设置在第一半导体层31和第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括具有多量子阱结构的材料的情况下，它可以具有其中量子层和阱层彼此交替堆叠的结构。发光层36可以根据通过第一半导体层31和第二半导体层32接收的电信号通过电子-空穴对的结合来发射光。发光层36可以包括诸如AlGaN、AlGaInN或InGaN的材料。特别地，在发光层36具有其中量子层和阱层彼此交替堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36还可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料彼此交替堆叠的结构，或者可以根据其发射的光的波长带而包括不同的III族至V族半导体材料。从发光层36发射的光不限于蓝色波长带的光。在一些实施方式中，发光层36可以发射红色波长带或绿色波长带的光。
电极层37可以是欧姆连接电极。然而，本公开不限于此，而是电极层37也可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或多个电极层37。然而，本公开不限于此，而是也可以省略电极层37。
在发光元件ED电连接到显示装置10中的电极或连接电极的情况下，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。
绝缘膜38围绕上述半导体层31和32、发光层36和电极层37的外表面。例如，绝缘膜38可以围绕至少发光层36的外表面，但是可以暴露发光元件ED的在纵向方向上的端部。绝缘膜38的上表面在剖视图中在与发光元件ED的至少一端相邻的区域中可以是圆形的。
绝缘膜38可以包括绝缘材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。尽管图9示出了绝缘膜38形成为单层，但是本公开不限于此。在一些实施方式中，绝缘膜38可以形成为其中多个层彼此堆叠的多层结构。
绝缘膜38可以保护发光元件ED的半导体层31和32、发光层36和电极层37。绝缘膜38可以防止在发光层36直接接触向发光元件ED传送电信号的电极的情况下在发光层36中可能发生的电短路。绝缘膜38可以防止发光元件ED的发光效率的降低。
可以对绝缘膜38的外表面进行处理。发光元件ED可以在其分散在油墨中并且可以对准的状态下被喷射到电极上。可以对绝缘膜38的表面进行疏水或亲水处理，使得发光元件ED保持分散在油墨中，而不与其它相邻的发光元件ED聚集。
图10示出了根据实施方式的显示装置10的显示区域DPA和虚设像素区域DMA1和DMA2的示意性布置。
参考图10，根据实施方式的显示装置10可以包括显示区域DPA和非显示区域NDA，并且非显示区域NDA可以包括设置在显示区域DPA周围的虚设像素区域DMA1和DMA2。上面参考图5至图8描述的像素PX可以设置在显示区域DPA中。设置在显示区域DPA中的像素PX可以包括发光元件ED和电极RME1和RME2以发射光。
虚设像素区域DMA1和DMA2可以包括设置在显示区域DPA周围的第一虚设像素区域DMA1和具有设置在第一虚设像素区域DMA1之外的部分的第二虚设像素区域DMA2。第一虚设像素区域DMA1可以设置在显示区域DPA的上侧(在第一方向DR1上的一侧)上以及显示区域DPA的左侧和右侧(在第二方向DR2上的两侧)上。第一虚设像素区域DMA1可以围绕显示区域DPA的上侧、左侧和右侧。第二虚设像素区域DMA2可以围绕第一虚设像素区域DMA1和显示区域DPA。第二虚设像素区域DMA2可以包括设置在第一虚设像素区域DMA1的上侧上的第一区域A1、设置在第一虚设像素区域DMA1的左侧和右侧上的第二区域A2、以及设置在显示区域DPA的下侧上的第三区域A3。由于第一虚设像素区域DMA1不设置在显示区域DPA的下侧上，因此第二虚设像素区域DMA2可以在显示区域DPA的下侧上接触显示区域DPA。
根据实施方式，在第一虚设像素区域DMA1中，可以设置具有与显示区域DPA的像素PX相同的结构但其发光元件ED不发射光的虚设像素DPX(参见图11)。第二虚设像素区域DMA2可以包括具有与显示区域DPA的电极RME1和RME2类似的形状的虚设电极图案RP1至RP3(参见图11)和第一虚设电极线RM1(参见图11)。设置在虚设像素DPX中的电极RME1和RME2、第一虚设电极线RM1和虚设电极图案RP1至RP3以及设置在显示区域DPA中的电极RME1和RME2可以在相同的工艺中形成。显示装置10可以包括设置在显示区域DPA周围的虚设像素DPX、第一虚设电极线RM1和虚设电极图案RP1至RP3，使得设置在显示区域DPA中的电极RME1和RME2之间的距离是恒定的，而与显示区域DPA中的位置无关。
图11是图10的部分Q1的示意性平面图。图12是图10的部分Q2的示意性平面图。图13是示出根据实施方式的显示装置10的第二虚设像素区域DMA2的第一区域A1中的虚设电极的布置的平面图。
图14是示出根据实施方式的显示装置10的第二虚设像素区域DMA2的第二区域A2中的虚设电极的布置的平面图。
图11示出了第一虚设像素区域DMA1和第二虚设像素区域DMA2的设置在显示区域DPA的左上侧上的一部分，以及图12示出了第一虚设像素区域DMA1和第二虚设像素区域DMA2的设置在显示区域DPA的右下侧上的一部分。图11示出了设置在第二虚设像素区域DMA2的第一区域A1中的第一虚设电极线RM1和第一虚设电极图案RP1以及设置在第二区域A2中的第二虚设电极图案RP2和第三虚设电极图案RP3。图12示出了设置在第二虚设像素区域DMA2的第二区域A2中的第二虚设电极图案RP2和第三虚设电极图案RP3以及设置在第三区域A3中的第一虚设电极线RM1和第一虚设电极图案RP1。
参考图11至图14，根据实施方式的显示装置10可以包括设置在显示区域DPA周围的第一虚设像素区域DMA1中的虚设像素DPX。虚设像素DPX和设置在显示区域DPA中的像素PX可以具有基本上相同的结构。虚设像素DPX中的每个可以包括子像素SPXn，并且子像素SPXn中的每个可以包括第一电极RME1和第二电极RME2以及设置在第一电极RME1和第二电极RME2上的发光元件ED和连接电极CNE1至CNE3。尽管在附图中未示出，但是堤部层BNL和阻隔壁BP1和BP2也可以设置在虚设像素DPX中，并且堤部层BNL可以围绕虚设像素DPX的发射区域EMA以及子区域SA1和SA2。在附图中未示出的虚设像素DPX的详细结构基本上与上面参考图5描述的像素PX的结构相同。
例如，虚设像素DPX的第一电极RME1可以在第一方向DR1上在子区域SA1和SA2中与显示区域DPA的像素PX的第一电极RME1彼此间隔开。虚设像素DPX的第二电极RME2可以连接到设置在显示区域DPA的像素PX中的第二电极RME2。设置在显示区域DPA的最上部分中的像素PX可以是具有设置在发射区域EMA上方的第一子区域SA1的像素PX，并且与最上面的像素PX相邻的虚设像素DPX可以具有设置在发射区域EMA上方的第二子区域SA2。
发光元件ED可以设置在虚设像素DPX中，但是可以不发射光，这与显示区域DPA的像素PX不同。根据实施方式，第一接触孔CT1和第二接触孔CT2可以不形成在虚设像素DPX中。因此，连接电极CNE1至CNE3可以不接触电极RME1和RME2。设置在虚设像素DPX中的第一连接电极CNE1和第二连接电极CNE2可以在第一方向DR1上延伸，并且可以设置在虚设像素DPX的发射区域EMA以及子区域SA1和SA2中。然而，接触孔CT1和CT2可以不形成在虚设像素DPX的子区域SA1和SA2中，并且第一连接电极CNE1和第二连接电极CNE2可以不接触电极RME1和RME2。虚设像素DPX的发光元件ED可以接触连接电极CNE1至CNE3，但是可以不电连接到电极RME1和RME2，并且可以不发射光。
图11和图12示出了虚设像素行DPC设置在位于显示区域DPA的上侧上的第一虚设像素区域DMA1中，以及虚设像素列DPR设置在位于显示区域DPA的左侧和右侧中的每个上的第一虚设像素区域DMA1中。然而，本公开不限于此。一个或多个虚设像素行DPC或虚设像素列DPR也可以设置在显示区域DPA周围的第一虚设像素区域DMA1中。
根据实施方式的显示装置10可以包括设置在围绕显示区域DPA和第一虚设像素区域DMA1的第二虚设像素区域DMA2中的第一虚设电极线RM1和虚设电极图案RP1至RP3。第一虚设电极线RM1和第一虚设电极图案RP1可以设置在第二虚设像素区域DMA2的第一区域A1和第三区域A3中，并且第二虚设电极图案RP2和第三虚设电极图案RP3可以设置在第二区域A2中。
第一虚设电极线RM1和虚设电极图案RP1至RP3、以及设置在显示区域DPA和第一虚设像素区域DMA1中的电极RME1和RME2可以设置在相同的层上。第一虚设电极线RM1和虚设电极图案RP1至RP3可以直接设置在过孔层VIA上，并且第一虚设电极线RM1、虚设电极图案RP1至RP3以及电极RME1和RME2可以包括相同的材料。第一虚设电极线RM1、虚设电极图案RP1至RP3以及电极RME1和RME2可以在相同的工艺中一起形成。
第一虚设电极线RM1可以设置在第二虚设像素区域DMA2的第一区域A1和第三区域A3中。第一虚设电极线RM1、设置在显示区域DPA的像素PX中的第二电极RME2、以及第一虚设像素区域DMA1的虚设像素DPX可以具有基本上相同的形状。例如，第一虚设电极线RM1中的每个可以包括在第一方向DR1上延伸的电极主干部分RM_S以及从电极主干部分RM_S分支、在第二方向DR2上弯曲并且在第一方向DR1上延伸的第一电极分支部分RM_B1和第二电极分支部分RM_B2。每个第一虚设电极线RM1的电极主干部分RM_S以及电极分支部分RM_B1和RM_B2的结构与上面参考图5描述的结构相同。
第一虚设电极线RM1的电极主干部分RM_S可以连接到像素PX和虚设像素DPX的第二电极RME2。设置在第一区域A1中的第一虚设电极线RM1的电极主干部分RM_S可以在第一虚设像素区域DMA1和第二虚设像素区域DMA2之间的边界处连接到虚设像素DPX的第二电极RME2。设置在第三区域A3中的第一虚设电极线RM1的电极主干部分RM_S可以在显示区域DPA和第二虚设像素区域DMA2之间的边界处连接到像素PX的第二电极RME2。在显示装置10中，第二电极RME2和第一虚设电极线RM1可以横跨显示区域DPA以及虚设像素区域DMA1和DMA2在第一方向DR1上延伸。第一虚设电极线RM1可以设置在第二虚设像素区域DMA2的第一区域A1和第三区域A3中的每个中。
第一虚设电极线RM1和第二电极RME2可以形成为基本上集成图案。集成图案可以在第一方向DR1上延伸，并且可以在显示区域DPA和第一虚设像素区域DMA1中被称为第二电极RME2，并且可以在第二虚设像素区域DMA2中被称为第一虚设电极线RM1。第一虚设电极线RM1可以通过设置在显示区域DPA的像素PX以及第一虚设像素区域DMA1的虚设像素DPX中的第二电极RME2电连接到第二电压布线VL2。
第一虚设电极图案RP1可以设置在第二虚设像素区域DMA2的第一区域A1和第三区域A3中。第一虚设电极图案RP1、设置在显示区域DPA的像素PX以及第一虚设像素区域DMA1的虚设像素DPX中的第一电极RME1可以具有基本上相同的形状。例如，第一虚设电极图案RP1可以在第一方向DR1上延伸，并且可以设置在第一虚设电极线RM1的电极分支部分RM_B1和RM_B2之间。在第一区域A1和第三区域A3中，第一虚设电极图案RP1和第一虚设电极线RM1可以在第二方向DR2上交替和重复地设置。
第一虚设电极图案RP1可以与第一虚设像素区域DMA1的相邻的第一电极RME1或显示区域DPA的像素PX的相邻的第一电极RME1间隔开。设置在第一区域A1中的第一虚设电极图案RP1可以在第一虚设像素区域DMA1和第二虚设像素区域DMA2之间的边界处在第一方向DR1上与虚设像素DPX的第一电极RME1间隔开。设置在第三区域A3中的第一虚设电极图案RP1可以在显示区域DPA和第二虚设像素区域DMA2之间的边界处在第一方向DR1上与像素PX的第一电极RME1间隔开。
设置在显示区域DPA和第一虚设像素区域DMA1中的第一电极RME1可以在第一方向DR1上延伸，并且可以在子区域SA1和SA2中通过分离部分ROP1和ROP2与其它第一电极RME1或布线连接电极EP分离。例如，在第一方向DR1上彼此间隔开的第一电极RME1和布线连接电极EP可以形成为彼此连接，并且可以在后续工艺中彼此分离。另一方面，设置在第二虚设像素区域DMA2中的第一虚设电极图案RP1可以形成为在第一方向DR1上与虚设像素DPX和像素PX的第一电极RME1间隔开。第一虚设电极图案RP1和第一电极RME1可以以与布置在第一方向DR1上的不同的第一电极RME1在第一方向DR1上彼此间隔开相同的方式在第一方向DR1上彼此间隔开，但是不同之处可以在于在它们之间是否形成分离部分ROP1和ROP2。如上所述，由于分离部分ROP1和ROP2是形成在第一绝缘层PAS1和第二绝缘层PAS2中的开口，所以第一虚设电极图案RP1和第一电极RME1之间的部分可以被第一绝缘层PAS1覆盖。
根据实施方式，第一虚设电极图案RP1可以连接到第一虚设电极线RM1的在第二方向DR2上彼此相邻的电极分支部分RM_B1和RM_B2。第一虚设电极图案RP1中的每个可以集成地连接到第一虚设电极线RM1的设置在左侧(在第二方向DR2上的一侧)上的第一电极分支部分RM_B1，并且可以与第一虚设电极线RM1的设置在右侧(在第二方向DR2上的另一侧)上的第二电极分支部分RM_B2间隔开。第一虚设电极图案RP1可以在第一方向DR1上与像素PX或虚设像素DPX的第一电极RME1间隔开，但是可以连接到第一虚设电极线RM1，并且可以通过第一虚设电极线RM1电连接到第二电压布线VL2。第一虚设电极图案RP1和第一虚设电极线RM1可以不电连接到发光元件ED，但是可以电连接到第二电压布线VL2，以在驱动显示装置10时接收电压。
根据电极分支部分RM_B1和RM_B2的布置，可以将设置在第二虚设像素区域DMA2中的第一虚设电极线RM1分成电极行RMR1至RMR3。在电极行RMR1、RMR2或RMR3中，每个第一虚设电极线RM1的一对电极分支部分RM_B1和RM_B2可以在第二方向DR2上布置。例如，在图11中所示的第二虚设像素区域DMA2的第一区域A1中，第一虚设电极图案RP1以及第一虚设电极线RM1的第一电极行RMR1设置为一电极行。在图12中所示的第二虚设像素区域DMA2的第三区域A3中，第一虚设电极图案RP1以及第一虚设电极线RM1的第二电极行RMR2和第三电极行RMR3设置为在第一方向DR1上彼此相邻的两个电极行。因此，第二虚设像素区域DMA2的第一区域A1在第一方向DR1上的宽度可以小于第三区域A3在第一方向DR1上的宽度。设置在不同电极行RMR1至RMR3中的第一虚设电极图案RP1可以彼此集成地连接，并且每个第一虚设电极图案RP1的长度可以根据相邻电极行RMR1至RMR3的数量而变化。
然而，本公开不限于此。尽管为了更好地理解，在图11和图12中示出了一电极行RMR1和两个电极行RMR2和RMR3作为示例，但是设置在第一区域A1和第三区域A3中的每个中的电极行RMR1至RMR3的数量与该示例无关。根据实施方式，可以在第一区域A1和第三区域A3中的每个中设置一个或多个电极行RMR1至RMR3。
设置在第二虚设像素区域DMA2中的第一虚设电极线RM1和第一虚设电极图案RP1的长度可以根据设置在第二虚设像素区域DMA2中的电极行RMR1至RMR3的数量而变化。在第一区域A1中，每个第一虚设电极线RM1可以包括一对电极分支部分RM_B1和RM_B2，以形成第一电极行RMR1。另一方面，在第三区域A3中，每个第一虚设电极线RM1可以包括两对电极分支部分RM_B1和RM_B2，以形成第二电极行RMR2和第三电极行RMR3，其中在第一方向DR1上彼此间隔开的不同对的电极分支部分RM_B1和RM_B2在第二方向DR2上布置。因此，第一虚设电极线RM1和第一虚设电极图案RP1的在第一区域A1中在第一方向DR1上测量的长度可以小于第一虚设电极线RM1和第一虚设电极图案RP1的在第三区域A3中在第一方向DR1上测量的长度。然而，本公开不限于此。
第二虚设电极图案RP2和第三虚设电极图案RP3可以设置在第二虚设像素区域DMA2的第二区域A2中。第二虚设电极图案RP2可以设置在第二区域A2的在第二方向DR2上平行于第一区域A1或第三区域A3的部分中，并且第三虚设电极图案RP3可以设置在第二区域A2的在第二方向DR2上平行于第一虚设像素区域DMA1的部分中。第二虚设电极图案RP2和第三虚设电极图案RP3可以是设置在显示装置10的在第二方向DR2上的最外部分中的电极图案。
第二虚设电极图案RP2和第三虚设电极图案RP3可以具有与第一电极RME1基本上相似的形状。第二虚设电极图案RP2和第三虚设电极图案RP3可以在第一方向DR1上延伸，并且可以在第一方向DR1上彼此间隔开。第二虚设像素区域DMA2的最上侧和最下侧是在第二方向DR2上与第二虚设像素区域DMA2的第一区域A1和第三区域A3平行的部分，并且至少一个第二虚设电极图案RP2可以设置在这些部分中。第二虚设电极图案RP2可以设置成在第二方向DR2上与第一虚设电极图案RP1平行。第二虚设像素区域DMA2的中间部分是在第二方向DR2上与第一虚设像素区域DMA1平行的部分，并且第三虚设电极图案RP3可以设置在该部分中。第三虚设电极图案RP3可以设置成在第二方向DR2上与像素PX和虚设像素DPX的第一电极RME1平行。
与第一虚设电极图案RP1类似，第二虚设电极图案RP2和第三虚设电极图案RP3中的每个可以连接到第一虚设电极线RM1或第二电极RME2。第二虚设电极图案RP2中的每个可以连接到设置在第一区域A1或第三区域A3的最外部分中的第一虚设电极线RM1的电极分支部分RM_B1或RM_B2。第三虚设电极图案RP3中的每个可以连接到设置在第一虚设像素区域DMA1的在第二方向DR2上的最外部分中的虚设像素DPX的第二电极RME2。第三虚设电极图案RP3中的每个可以连接到第二电极RME2的电极分支部分RM_B1或RM_B2。因此，第二虚设电极图案RP2和第三虚设电极图案RP3也可以电连接到第二电压布线VL2。
图12示出了包括第二虚设电极图案RP2和第三虚设电极图案RP3的第二区域A2与设置在显示区域DPA的在第二方向DR2上的两侧上的第一虚设像素区域DMA1相邻。例如，第三虚设电极图案RP3连接到虚设像素DPX的第二电极RME2。然而，本公开不限于此。在一些实施方式中，若干对第一虚设电极线RM1和第一虚设电极图案RP1可以设置在设置于显示区域DPA的在第二方向DR2上的两侧上的第一虚设像素区域DMA1与第三虚设电极图案RP3之间。第二虚设像素区域DMA2的在第一方向DR1上延伸的第四区域可以设置在第一虚设像素区域DMA1和第二区域A2之间。
在显示区域DPA的像素PX中，电极RME1和RME2可以彼此间隔开。如上所述，在发射区域EMA中第一电极RME1和第二电极RME2之间的距离可以小于每个发光元件ED的长度。由于每个发光元件ED的长度是相对小的，所以第一电极RME1和第二电极RME2之间的距离也可以是相对小的。在电极RME1和RME2是在显示装置10的制造工艺中形成的情况下，如果曝光工艺的余量根据显示区域DPA中的位置而不同，则电极RME1和RME2之间的距离在一些像素PX中可能不同。为了防止这种情况，根据实施方式的显示装置10可以包括虚设像素DPX、设置在显示区域DPA周围并且具有与设置在显示区域DPA中的像素PX的电极RME1和RME2类似的结构的第一虚设电极线RM1和虚设电极图案RP1至RP3。虚设像素DPX的电极RME1和RME2、第一虚设电极线RM1和虚设电极图案RP1至RP3、以及显示区域DPA的电极RME1和RME2可以在相同的工艺中形成。由于电极RME1和RME2、第一虚设电极线RM1和虚设电极图案RP1至RP3形成在比显示区域DPA大的区域中，因此可以减小曝光工艺的余量的差异，而不管在显示区域DPA中的位置如何，并且至少在设置在显示区域DPA中的像素PX中，电极RME1和RME2之间的距离可以保持恒定。
根据实施方式，在显示装置10中，设置在显示区域DPA的像素PX中的像素电路可以设置在第一虚设像素区域DMA1中，但是可以不设置在第二虚设像素区域DMA2中。
图15是示出根据实施方式的其中像素电路部分设置在显示装置10的显示区域DPA和虚设像素区域中的部分的示意性平面图。图16是根据实施方式的第二虚设像素区域DMA2的第一区域A1的示意性剖视图。
参考图15和图16，显示装置10可以包括像素电路部分，设置在显示区域DPA中的像素PX的子像素SPXn连接到该像素电路部分。如上面参考图3和图4所述的，像素电路部分中的每个可以包括晶体管T1至T3、电压布线VL1和VL2、扫描线SL1和SL2、数据线DTL和初始化电压布线VIL。晶体管T1至T3和其它布线可以形成为上面参考图6所述的第一导电层至第三导电层的导电图案或布线。如图6中所示，形成为第一导电层至第三导电层的导电图案或电压布线的晶体管T1和T2以及电压布线VL1和VL2可以设置在设置于显示区域DPA中的像素PX的子像素SPXn中。
构成像素电路部分的第一导电层至第三导电层的导电图案和布线可以设置在显示区域DPA和第一虚设像素区域DMA1中，但是可以不设置在第二虚设像素区域DMA2中。显示区域DPA的像素PX和第一虚设像素区域DMA1的虚设像素DPX可以连接到像素电路部分，该像素电路部分形成为设置在像素PX和虚设像素DPX之下的第一导电层至第三导电层的导电图案和布线。例如，显示区域DPA的像素PX和第一虚设像素区域DMA1的虚设像素DPX可以在厚度方向上与第一导电层至第三导电层的导电图案和布线重叠。显示区域DPA的像素PX和第一虚设像素区域DMA1的虚设像素DPX的第一电极RME1可以电连接到第一晶体管T1和第一电压布线VL1，并且第二电极RME2可以电连接到第二电压布线VL2。
另一方面，构成像素电路部分的第一导电层至第三导电层的导电图案和布线可以不设置在第二虚设像素区域DMA2中。如图16中所示，第一导电层至第三导电层的导电图案和布线可以不设置在第二虚设像素区域DMA2中的过孔层VIA之下。设置在第二虚设像素区域DMA2中的第一虚设电极线RM1和虚设电极图案RP1至RP3可以不在厚度方向上与第一导电层至第三导电层的导电图案和布线重叠。然而，第一虚设电极线RM1可以在第一方向DR1上延伸以与虚设像素DPX的第二电极RME2集成，并且可以电连接到第二电压布线VL2。虚设电极图案RP1至RP3可以电连接到相邻的第一虚设电极线RM1或相邻的第二电极RME2，并且因此可以电连接到第二电压布线VL2。
设置在过孔层VIA上的第一绝缘层PAS1至第三绝缘层PAS3以及堤部层BNL也可以设置在第二虚设像素区域DMA2中。第一绝缘层PAS1可以设置在第二虚设像素区域DMA2的第一虚设电极线RM1和虚设电极图案RP1至RP3上，并且堤部层BNL、第二绝缘层PAS2和第三绝缘层PAS3可以设置在第一绝缘层PAS1上。然而，与显示区域DPA的像素PX中不同，发光元件ED可以不设置在第二虚设像素区域DMA2中。
尽管在附图中未示出，但是如同在显示区域DPA中一样，堤部层BNL也可以在第二虚设像素区域DMA2中设置成在第一方向DR1和第二方向DR2上延伸的栅格图案。堤部层BNL可以围绕特定区域，以便在第二虚设像素区域DMA2中不与第一虚设电极线RM1的电极分支部分RM_B1和RM_B2以及第一虚设电极图案RP1的一部分重叠。然而，本公开不限于此。
图17是根据实施方式的第二虚设像素区域DMA2的第一区域的示意性剖视图。
参考图17，在根据实施方式的显示装置10中，第二虚设像素区域DMA2可以完全被堤部层BNL覆盖。在第二虚设像素区域DMA2中，第一虚设电极线RM1和虚设电极图案RP1至RP3可以设置在过孔层VIA上，并且可以完全被第一绝缘层PAS1和堤部层BNL覆盖。第二绝缘层PAS2和第三绝缘层PAS3可以不设置在第二虚设像素区域DMA2中。
当第一虚设电极线RM1和虚设电极图案RP1至RP3设置在第二虚设像素区域DMA2中以保持显示区域DPA的电极RME1和RME2之间的恒定距离时，发光元件ED可以不设置在第二虚设像素区域DMA2中。因此，与显示区域DPA的像素PX的结构中不同，堤部层BNL可以在第二虚设像素区域DMA2中不围绕诸如发射区域EMA的特定区域。因此，在第二虚设像素区域DMA2中，除了第一虚设电极线RM1和虚设电极图案RP1至RP3之外，还可以仅设置完全覆盖第一虚设电极线RM1和虚设电极图案RP1至RP3的第一绝缘层PAS1和堤部层BNL。
图18是示出根据实施方式的显示装置10_1的虚设像素区域中的虚设电极线RM1和RM2的示意性平面图。
参考图18，在根据实施方式的显示装置10_1中，设置在第二虚设像素区域DMA2中的虚设电极线RM1和RM2以及第一虚设电极图案RP1的形状和结构可以不同于上述实施方式中的形状和结构。
虚设电极线RM1和RM2可以包括设置在第一区域A1和第三区域A3(未示出)中的第一虚设电极线RM1和设置在第二区域A2中的第二虚设电极线RM2。第一虚设电极线RM1和图11和图12的实施方式的第一虚设电极线RM1可以具有基本上相同的形状，但是第一虚设电极线RM1可以与虚设像素DPX的第二电极RME2间隔开。第一虚设电极线RM1中的每个通常可以在第一方向DR1上延伸，并且可以包括彼此分支的电极分支部分RM_B1和RM_B2。然而，在设置在最靠近虚设像素DPX或像素PX的区域中的第一虚设电极线RM1中，电极主干部分RM_S可以与第二电极RME2间隔开，而不与第二电极RME2集成。这可以与和第一电极RME1间隔开的第一虚设电极图案RP1相同。
第二虚设电极线RM2可以设置在第二区域A2中并且可以在第一方向DR1上延伸。第二虚设电极线RM2可以设置在显示装置10_1的在第二方向DR2上的两侧上的最外部分中。第二虚设电极线RM2可以设置在第一虚设电极线RM1和第二电极RME2的左侧或右侧上，该第一虚设电极线RM1和第二电极RME2设置在第一虚设像素区域DMA1和显示区域DPA的在第二方向DR2上的两侧上的最外部分中。
第一虚设电极图案RP1可以在第二虚设像素区域DMA2的第一区域A1和第三区域A3中设置在第一虚设电极线RM1之间。在第一区域A1和第三区域A3中，第一虚设电极线RM1和第一虚设电极图案RP1可以在第二方向DR2上交替地设置。
根据实施方式，第二虚设像素区域DMA2的第一虚设电极线RM1、第二虚设电极线RM2和第一虚设电极图案RP1可以彼此集成地连接，并且第二虚设电极线RM2可以集成地连接到虚设像素DPX的第二电极RME2。在第一区域A1和第三区域A3中，第一虚设电极图案RP1中的每个可以连接到第一虚设电极线RM1的设置在第二方向DR2上的两侧上的电极分支部分RM_B1和RM_B2。在第一区域A1和第三区域A3中，设置于在第二方向DR2上的两侧上的最外部分中的第一虚设电极线RM1可以连接到设置在第二区域A2中的第二虚设电极线RM2。第二虚设电极线RM2可以在第一方向DR1上延伸，并且可以集成地连接到虚设像素DPX的第二电极RME2。第二虚设电极线RM2和第二电极RME2之间的连接部分可以在第一虚设像素区域DMA1和显示区域DPA中设置在虚设像素DPX和像素PX的每行中。
该实施方式与上述实施方式的不同之处在于，设置在第一区域A1和第三区域A3中的第一虚设电极线RM1与在第一方向DR1上彼此相邻的虚设像素DPX或像素PX的第二电极RME2间隔开，并且通过设置在第二区域A2中的第二虚设电极线RM2电连接到第二电极RME2。
根据实施方式的显示装置可以包括虚设像素区域，在该虚设像素区域中设置有虚设像素以及虚设电极线和虚设电极图案，虚设像素具有与像素相似的结构，虚设电极线和虚设电极图案具有与像素的电极相似的结构。该显示装置可以减小在形成设置在显示区域中的电极的情况下可能出现的曝光余量的差异，并且可以保持显示区域的电极之间的均匀距离，而不管位置如何。
以上描述是本公开的技术特征的示例，并且本公开所属领域中的技术人员将能够进行各种修改和变化。因此，上述公开的实施方式可以单独实现或彼此组合实现。
因此，在本公开中公开的实施方式不旨在限制本公开的技术精神，而是描述本公开的技术精神，并且本公开的技术精神的范围不受这些实施方式的限制。本公开的保护范围应当由所附权利要求来解释，并且应当解释的是，等同范围内的所有技术精神都包括在本公开的范围内。

Claims (10)

1.一种显示装置，其特征在于，包括：
显示区域，像素设置在所述显示区域中，所述像素中的每个包括：
第一电极和第二电极，在第一方向上延伸并且在第二方向上彼此间隔开；以及
发光元件，设置在所述第一电极和所述第二电极上；
第一虚设像素区域，设置在所述显示区域之外，并且虚设像素设置在所述第一虚设像素区域中，所述虚设像素中的每个包括所述第一电极、所述第二电极和所述发光元件；以及
第二虚设像素区域，围绕所述显示区域和所述第一虚设像素区域，并且虚设电极线和虚设电极图案设置在所述第二虚设像素区域中，其中，
所述虚设电极线在所述第一方向上延伸，在所述第二方向上彼此间隔开，并且电连接到所述虚设像素的所述第二电极，以及
所述虚设电极图案在所述第一方向上延伸，设置在所述虚设电极线之间，并且在所述第一方向上与所述虚设像素的所述第一电极间隔开。
2.根据权利要求1所述的显示装置，其特征在于，
所述第二虚设像素区域包括：
第一区域，设置在所述显示区域的在所述第一方向上的一侧上；
第二区域，设置在所述显示区域的在所述第二方向上的两侧中的每个上；以及
第三区域，设置在所述显示区域的在所述第一方向上的另一侧上，以及
所述虚设电极线和所述虚设电极图案中的第一虚设电极图案设置在所述第一区域和所述第三区域中。
3.根据权利要求2所述的显示装置，其特征在于，设置在所述第一区域和所述第三区域中的所述第一虚设电极图案中的每个电连接到所述虚设电极线中的任何相邻的虚设电极线。
4.根据权利要求2所述的显示装置，其特征在于，设置在所述第三区域中的所述虚设电极线直接连接到设置在所述显示区域的所述像素中的所述第二电极。
5.根据权利要求2所述的显示装置，其特征在于，所述虚设电极图案包括：
第二虚设电极图案，设置于在所述第一区域和所述第三区域的在所述第二方向上的两侧上的所述第二区域中；以及
第三虚设电极图案，设置于在所述显示区域的在所述第二方向上的两侧上的所述第二区域中，并且与所述第二虚设电极图案在所述第一方向上彼此间隔开。
6.根据权利要求5所述的显示装置，其特征在于，所述第三虚设电极图案分别电连接到设置在所述第一虚设像素区域中的所述虚设像素的所述第二电极。
7.根据权利要求5所述的显示装置，其特征在于，所述第二虚设电极图案分别电连接到设置在所述第一区域和所述第三区域的最外部分中的所述虚设电极线。
8.根据权利要求2所述的显示装置，其特征在于，所述第一虚设像素区域设置在所述显示区域与所述第二虚设像素区域的所述第一区域和所述第二区域之间。
9.根据权利要求2所述的显示装置，其特征在于，所述虚设电极线和所述第一虚设电极图案在所述第三区域中在所述第一方向上的长度大于所述虚设电极线和所述第一虚设电极图案在所述第一区域中在所述第一方向上的长度。
10.根据权利要求1所述的显示装置，其特征在于，
设置在所述第一虚设像素区域中的所述第二电极直接连接到设置在所述显示区域中的所述像素的所述第二电极，以及
设置在所述第一虚设像素区域中的所述第一电极与设置在所述显示区域中的所述像素的所述第一电极间隔开。
CN202320678689.8U 2022-03-30 2023-03-30 显示装置 Active CN219513108U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220039747A KR20230142010A (ko) 2022-03-30 2022-03-30 표시 장치
KR10-2022-0039747 2022-03-30

Publications (1)

Publication Number Publication Date
CN219513108U true CN219513108U (zh) 2023-08-11

Family

ID=87550290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320678689.8U Active CN219513108U (zh) 2022-03-30 2023-03-30 显示装置

Country Status (3)

Country Link
US (1) US20230317734A1 (zh)
KR (1) KR20230142010A (zh)
CN (1) CN219513108U (zh)

Also Published As

Publication number Publication date
KR20230142010A (ko) 2023-10-11
US20230317734A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
CN116057614A (zh) 显示装置
CN116368617A (zh) 显示装置
CN219513108U (zh) 显示装置
CN115917751A (zh) 显示装置
CN220358090U (zh) 显示装置
US20230197764A1 (en) Display device
US20230261142A1 (en) Display device
US20230163247A1 (en) Light emitting element and display device including the same
US20230016834A1 (en) Display device
US20230124028A1 (en) Display device
US20230207610A1 (en) Display device
US20240063356A1 (en) Display device
US20230260981A1 (en) Display device
US20230207738A1 (en) Display device
US20230142777A1 (en) Display device
US20220293672A1 (en) Display device
US20230299239A1 (en) Display device and method for fabrication thereof
US20230054453A1 (en) Display device and method of fabricating the same
KR20230014038A (ko) 표시 장치
CN116344704A (zh) 显示装置
KR20230054532A (ko) 표시 장치
CN117476836A (zh) 显示装置
KR20220170386A (ko) 표시 장치
CN116722013A (zh) 显示装置
CN117637970A (zh) 显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant