CN117476836A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117476836A
CN117476836A CN202310702634.0A CN202310702634A CN117476836A CN 117476836 A CN117476836 A CN 117476836A CN 202310702634 A CN202310702634 A CN 202310702634A CN 117476836 A CN117476836 A CN 117476836A
Authority
CN
China
Prior art keywords
electrode
connection electrode
light emitting
layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310702634.0A
Other languages
English (en)
Inventor
韦德海斯·巴斯拉
康起宁
孙玉秀
车锺焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117476836A publication Critical patent/CN117476836A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B17/00—Insulators or insulating bodies characterised by their form
    • H01B17/56—Insulating bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B17/00—Insulators or insulating bodies characterised by their form
    • H01B17/56—Insulating bodies
    • H01B17/62—Insulating-layers or insulating-films on metal bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种显示装置。所述显示装置包括：基底；第一电极和第二电极，在基底上，沿着第一方向彼此平行地延伸，并且在与第一方向相交的第二方向上彼此间隔开；多个发光元件，在第一电极和第二电极上；第一绝缘层，部分地覆盖所述多个发光元件的上表面；第一连接电极，在所述多个发光元件和第一绝缘层上，第一连接电极与所述多个发光元件中的每个发光元件的一端接触；第二绝缘层，在第一连接电极上；第二连接电极，在第二绝缘层上，第二连接电极与所述多个发光元件中的每个发光元件的另一端接触；以及第一虚设电极，与第一连接电极叠置。

Description

显示装置
本申请要求于2022年7月28日在韩国知识产权局(KIPO)提交的第10-2022-0093756号韩国专利申请的优先权和权益，所述韩国专利申请的全部内容通过引用被包含于此。
技术领域
本公开的一个或更多个实施例涉及一种显示装置及制造该显示装置的方法。
背景技术
随着多媒体的发展，显示装置正在变得越来越重要。因此，正在使用各种类型的显示装置(诸如有机发光显示器(OLED)和液晶显示器(LCD))。
作为用于显示显示装置的图像的装置，存在包括发光元件的自发光显示装置。自发光显示装置可以是在发光元件中使用有机材料作为发光材料的有机发光显示器或在发光元件中使用无机材料作为发光材料的无机发光显示器。
发明内容
本公开的实施例的方面和特征提供了一种显示装置，该显示装置具有降低的由于连接电极的断裂而导致的暗点的可见性。
本公开的实施例的方面和特征提供了一种制造显示装置的方法，该显示装置具有降低的由于连接电极的断裂而导致的暗点的可见性。
然而，本公开的实施例不限于本文中阐述的实施例。通过参照下面给出的本公开的详细描述，本公开的上述和其他实施例对于本公开所属领域的普通技术人员将变得更加清楚。
根据本公开的一个或更多个实施例，提供一种显示装置，所述显示装置包括：基底；第一电极和第二电极，在基底上，沿着第一方向彼此平行地延伸，并且在与第一方向相交的第二方向上彼此间隔开；多个发光元件，在第一电极和第二电极上；第一绝缘层，部分地覆盖所述多个发光元件的上表面；第一连接电极，在所述多个发光元件和第一绝缘层上，第一连接电极与所述多个发光元件中的每个发光元件的一端接触；第二绝缘层，在第一连接电极上；第二连接电极，在第二绝缘层上，并且第二连接电极与所述多个发光元件中的每个发光元件的另一端接触；以及第一虚设电极，在基底的厚度方向上与第一连接电极叠置。
第一虚设电极可与第二连接电极处于同一层，并且第一虚设电极可包括与第二连接电极的材料相同的材料。
第二绝缘层可包括使第一连接电极的上表面部分地暴露的第一绝缘孔，并且第一虚设电极可通过第一绝缘孔与第一连接电极的上表面直接接触。
第一虚设电极可与第二连接电极电绝缘。
第一虚设电极可在基底的厚度方向上与所述多个发光元件叠置。
第一虚设电极可位于第一连接电极的在第一方向上的第一侧上的端部处。
第一连接电极可在基底的厚度方向上与第一电极叠置，并且第二连接电极可在基底的厚度方向上与第二电极叠置。
第二连接电极可朝向第一方向上的第二侧延伸。
所述显示装置还可包括第三连接电极，第三连接电极与第一连接电极处于同一层，并且第三连接电极在第二方向上与第二连接电极的朝向第一方向上的第二侧延伸的部分间隔开。
第二连接电极的朝向第一方向上的第二侧延伸的部分和第三连接电极可与所述多个发光元件的端部接触。
所述显示装置还可包括第二虚设电极，第二虚设电极在基底的厚度方向上与第二连接电极的朝向第一方向上的第二侧延伸的部分叠置。
第二虚设电极可与第一连接电极处于同一层，并且第二虚设电极可包括与第一连接电极的材料相同的材料。
在平面图中，第二虚设电极可在第一连接电极与第三连接电极之间。
根据本公开的一个或更多个实施例，提供一种制造显示装置的方法，所述方法包括：在基底上形成第一电极和第二电极，第一电极和第二电极沿着第一方向彼此平行地延伸，并且在与第一方向相交的第二方向上彼此间隔开；在第一电极和第二电极上形成多个发光元件；形成第一绝缘层，第一绝缘层部分地覆盖所述多个发光元件的上表面；在所述多个发光元件和第一绝缘层上形成第一连接电极，第一连接电极与所述多个发光元件中的每个发光元件的一端接触；在第一连接电极上形成第二绝缘层；以及在第二绝缘层上形成第二连接电极，第二连接电极与所述多个发光元件中的每个发光元件的另一端接触。在形成第二连接电极的步骤中，还形成第一虚设电极，第一虚设电极在基底的厚度方向上与第一连接电极叠置。
第一虚设电极可与第二连接电极处于同一层，并且第一虚设电极包括与第二连接电极的材料相同的材料。
在形成第二绝缘层的步骤中，第二绝缘层包括使第一连接电极的上表面部分地暴露的第一绝缘孔，并且第一虚设电极可通过第一绝缘孔与第一连接电极的上表面直接接触。
在形成第二连接电极的步骤中，第二连接电极可朝向第一方向上的第二侧延伸，并且在形成第一连接电极的步骤中，可形成第三连接电极，第三连接电极与第一连接电极处于同一层，并且第三连接电极在第二方向上与第二连接电极的朝向第一方向上的第二侧延伸的部分间隔开。
第二连接电极的朝向第一方向上的第二侧延伸的部分和第三连接电极可与所述多个发光元件的端部接触。
在形成第一连接电极的步骤中，可形成第二虚设电极，第二虚设电极在基底的厚度方向上与第二连接电极的朝向第一方向上的第二侧延伸的部分叠置，并且第二虚设电极与第一连接电极处于同一层。
在平面图中，可在第一连接电极与第三连接电极之间形成第二虚设电极。
根据本公开的上述和其他实施例，可以降低由于连接电极的断裂而导致的暗点的可见性。
附图说明
通过参照附图详细描述本公开的实施例，本公开的以上和其他特征将变得更加清楚，在附图中：
图1是根据一个或更多个实施例的显示装置的示意性平面图；
图2是示出根据一个或更多个实施例的显示装置中包括的多条布线的布置的平面图；
图3是根据一个或更多个实施例的显示装置的子像素的等效电路图；
图4是根据一个或更多个实施例的显示装置的像素的平面图；
图5是示出图4的连接电极和虚设电极的平面图；
图6是图4的第三绝缘层的平面图；
图7是沿图4的线E1-E1’、线E2-E2’和线E3-E3’截取的剖视图；
图8是沿图4的线E4-E4’截取的剖视图；
图9是根据一个或更多个实施例的发光元件的示意性剖切图；
图10至图22是分别示出根据一个或更多个实施例的制造显示装置的方法的工艺步骤的剖视图；
图23是根据一个或更多个实施例的子像素的平面图；
图24是根据一个或更多个实施例的子像素的平面图；
图25是根据一个或更多个实施例的子像素的平面图；
图26是根据一个或更多个实施例的子像素的平面图；
图27是根据一个或更多个实施例的子像素的平面图；以及
图28是根据一个或更多个实施例的子像素的平面图。
具体实施方式
通过参照附图和实施例的详细描述，可更容易地理解本公开的实施例的方面和特征及其实现方法。在下文中，将参照附图更详细地描述实施例。然而，描述的实施例可以以各种不同的形式实施，并且不应被解释为仅限于本文中所示的实施例。更确切地说，提供这些实施例作为示例，使得本公开将是透彻和完整的，并且将向本领域技术人员充分传达本公开的方面和特征。因此，可能不描述对于本领域普通技术人员完全理解本公开的方面和特征所不必要的工艺、元件和技术。
除非另有指出，否则在整个附图和书面描述中，同样的附图标记、字符或它们的组合表示同样的元件，因此，将不重复它们的描述。此外，可能不示出与一个或更多个实施例的描述无关的部分以使描述清楚。
在附图中，为了清楚起见，可夸大元件、层和区域的相对尺寸。另外，附图中交叉影线和/或阴影的使用通常被提供以阐明相邻元件之间的边界。如此，除非指明，否则交叉影线或阴影的存在或不存在都不传达或指示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。
在本文中参照作为实施例和/或中间结构的示意图的剖视图描述各种实施例。如此，由于例如制造技术和/或公差而导致的图示的形状变化将被预期到。此外，出于描述根据本公开的构思的实施例的目的，本文中公开的具体结构性或功能性的描述仅仅是说明性的。因此，本文中公开的实施例不应被解释为限于区域的具体示出的形状，而是包括由于例如制造导致的形状偏差。
例如，示出为矩形的注入区可具有圆形或弯曲的特征和/或在其边缘处的注入浓度的梯度，而不是从注入区到非注入区的二元变化。同样，通过注入形成的埋入区可能导致在埋入区与通过其进行注入的表面之间的区域中的一些注入。因此，附图中示出的区域本质上是示意性的，且它们的形状不意在示出装置的区域的实际形状，并且不意在限制。另外，如本领域技术人员将认识到的，在全部不脱离本公开的精神或范围的情况下，可以以各种不同的方式修改描述的实施例。
在详细描述中，出于解释的目的，阐述了许多具体细节以提供对各种实施例的透彻理解。然而，显而易见的是，在没有这些具体细节的情况下或在一个或更多个等同布置的情况下，可实践各种实施例。在其他实例中，以框图形式示出了公知的结构和装置，以避免不必要地使各种实施例模糊。
为了便于解释，可在本文中使用空间相对术语(诸如，“在…下面”、“在…下方”、“下”、“在…之下”、“在…上方”、“上”等)以描述如附图中示出的一个元件或特征与其他元件或特征的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语意在包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其他元件或特征“下方”或“下面”或“之下”的元件将被定位为“在”其他元件或特征“上方”。因此，示例术语“在…下方”和“在…之下”可包含上方和下方两个方位。装置可以以其他方式定位(例如，旋转90度或处于其他方位)，并且本文中使用的空间相对描述语应被相应地解释。类似地，当第一部分被描述为布置“在”第二部分“上”时，这表示第一部分布置在第二部分的上侧或下侧处，而不限于基于重力方向的其上侧。
此外，在本说明书中，短语“在平面上”或“在平面图中”意味着从顶部观察目标部分，并且短语“在剖面上”意味着从侧面观察通过竖直切割目标部分而形成的剖面。
将理解的是，当元件、层、区域或组件被称为“形成在”另一元件、层、区域或组件“上”、“在”另一元件、层、区域或组件“上”、“连接到”或“结合到”另一元件、层、区域或组件时，它可以直接形成在另一元件、层、区域或组件上、直接在另一元件、层、区域或组件上、直接连接到或直接结合到另一元件、层、区域或组件，或者间接形成在另一元件、层、区域或组件上、间接在另一元件、层、区域或组件上、间接连接到或间接结合到另一元件、层、区域或组件，使得可存在一个或更多个居间元件、层、区域或组件。例如，当层、区域或组件被称为“电连接”或“电结合”到另一层、区域或组件时，它可以直接电连接或直接电结合到另一层、区域和/或组件，或者可存在居间层、区域或组件。然而，“直接连接/直接结合”指一个组件直接连接或直接结合到另一组件而没有中间组件。描述组件之间的关系的其他表述(诸如“在…之间”、“直接在…之间”或“与…相邻”和“直接与…相邻”)可被类似地解释。另外，还将理解，当元件或层被称为“在”两个元件或层“之间”时，它可以是两个元件或层之间的唯一元件或层，或者也可存在一个或更多个居间元件或层。
出于本公开的目的，当诸如“…中的至少一个(种)(者)”、“…中的一个(种)(者)”和“选自于…”的表述在一列元件之后/之前时，修饰整列元件，并不修饰该列中的个别元件。例如，“X、Y和Z中的至少一个(种)(者)”和“从由X、Y和Z组成的组中选择的至少一个(种)(者)”可被解释为仅X、仅Y、仅Z、X、Y和Z中的两个或更多个的任何组合(诸如，以XYZ、XYY、YZ和ZZ或它们的任何变型为例)。类似地，诸如“A和B中的至少一个(种)(者)”的表述可包括A、B或者A和B。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或更多个的任何组合和所有组合。例如，诸如“A和/或B”的表述可包括A、B或者A和B。此外，当描述本公开的实施例时，“可(可以)”的使用指“本公开的一个或更多个实施例”。
将理解的是，虽然在本文中可使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、第一组件、第一区域、第一层或第一部分可被称为第二元件、第二组件、第二区域、第二层或第二部分。
在示例中，x轴、y轴和/或z轴不限于直角坐标系的三个轴，并且可在更广泛的意义上解释。例如，x轴、y轴和z轴可彼此垂直，或者可表示彼此不垂直的不同方向。这同样适用于第一方向、第二方向和/或第三方向。
本文中使用的术语仅用于描述特定实施例的目的，并不意在限制本公开。除非上下文另有明确指出，否则如本文中所使用的，单数形式“一”、“一个(种)(者)”也意在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”、“包含”、“具有”、“拥有”及其变型时，指明存在所述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
如本文中所使用的，术语“基本上(基本)”、“大约(约)”、“大致”和类似的术语用作近似的术语，并不用作程度的术语，并且意在解释本领域普通技术人员将认识到的测量值或计算值中的固有偏差。如本文中所使用的“大约(约)”或“大致”包括所述的值，并且意味着：考虑到所讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)，在本领域普通技术人员所确定的对于特定值的可接受偏差范围内。例如，“大约(约)”可意味着在一个或更多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。此外，当描述本公开的实施例时，“可(可以)”的使用指“本公开的一个或更多个实施例”。
当可不同地实现一个或更多个实施例时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，两个连续描述的工艺可基本上同时执行或者以与所描述的顺序相反的顺序执行。
此外，本文中公开和/或叙述的任何数值范围意在包括在叙述范围内包含的相同数值精度的所有子范围。例如，“1.0至10.0”的范围意在包括叙述的最小值1.0和叙述的最大值10.0之间(并且包括叙述的最小值1.0和叙述的最大值10.0)的所有子范围，例如，具有等于或大于1.0的最小值和等于或小于10.0的最大值(诸如，以2.4至7.6为例)。本文中叙述的任何最大数值限制意在包括其中包含的所有更低的数值限制，并且本说明书中叙述的任何最小数值限制意在包括其中包含的所有更高的数值限制。因此，申请人保留修改本说明书(包括权利要求)的权利，以明确地叙述本文中明确地叙述的范围内包含的任何子范围。所有这样的范围意图在本说明书中被固有地描述，使得修改以明确地叙述任何这样的子范围将符合法律的要求。
可利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实现在本文中描述的根据本公开的实施例的电子装置或电气装置和/或任何其他相关装置或组件。例如，这些装置的各种组件可形成在一个集成电路(IC)芯片上或形成在单独的IC芯片上。此外，这些装置的各种组件可在柔性印刷电路膜、带载封装件(TCP)、印刷电路板(PCB)上实现，或者可形成在一个基底上。
此外，这些装置的各种组件可以是进程或线程，所述进程或线程在一个或更多个计算装置中的一个或更多个处理器上运行、执行计算机程序指令并与其他系统组件交互，以用于执行本文中描述的各种功能。计算机程序指令存储在存储器中，所述存储器可使用标准存储器装置(诸如，以随机存取存储器(RAM)为例)在计算装置中实现。计算机程序指令还可存储在其他非暂时性计算机可读介质(诸如，以CD-ROM、闪存驱动器等为例)中。此外，本领域技术人员应当认识到，在不脱离本公开的实施例的精神和范围的情况下，各种计算装置的功能可组合或集成到单个计算装置中，或者特定计算装置的功能可分布在一个或更多个其他计算装置上。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，除非在本文中明确地如此定义，否则术语(诸如在常用词典中定义的术语)应被解释为具有例如与它们在相关领域的环境和/或本说明书中的含义一致的含义，并且不应以理想化或过度形式化的意义来解释。
图1是根据一个或更多个实施例的显示装置10的示意性平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可指提供显示屏幕的任何电子装置。显示装置10的示例可包括电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和摄像机，所有的这些装置都提供显示屏幕。
显示装置10包括提供显示屏幕的显示面板。显示面板的示例可包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面将描述应用无机发光二极管显示面板作为显示面板的示例的情况，但本公开不限于这种情况，并且也可以应用其他显示面板，只要相同的技术精神适用即可。
显示装置10的形状可以进行各种修改。例如，显示装置10可具有各种形状(诸如水平长矩形、竖直长矩形、正方形、具有圆形拐角(顶点)的四边形、其他多边形或圆形)。显示装置10的显示区域DPA的形状也可类似于显示装置10的整体形状。在图1中，示出了显示装置10，它的形状类似于在第二方向DR2上长的矩形。
显示装置10可包括显示区域DPA和非显示区域NDA。显示区域DPA可以是可显示图像的区域，并且非显示区域NDA可以是不显示图像的区域。显示区域DPA也可被称为有效区域，并且非显示区域NDA也可被称为非有效区域。显示区域DPA可大体上占据显示装置10的中央。
显示区域DPA可包括多个像素PX。像素PX可以以矩阵结构布置。例如，像素PX可沿着矩阵的行和列布置。在平面图中，像素PX中的每个可以是矩形的或正方形的。然而，本公开不限于此，并且像素PX中的每个也可具有菱形平面形状，所述菱形平面形状具有相对于一方向倾斜的每个侧边。像素PX可布置为条型或岛型或结构等。/>像素布置结构可被称为RGBG矩阵结构(例如，/>矩阵结构或RGBG结构(例如，结构))。/>是韩国三星显示有限公司的注册商标。另外，像素PX中的每个可包括发射特定波段的光以显示特定颜色的一个或更多个发光元件。
非显示区域NDA可沿着显示区域DPA的边缘或外围围绕显示区域DPA布置。非显示区域NDA可完全地或部分地围绕显示区域DPA。显示区域DPA可以是矩形的，并且非显示区域NDA可与显示区域DPA的四个侧边相邻地设置。非显示区域NDA可形成显示装置10的边框。在每个非显示区域NDA中，可布置显示装置10中包括的布线或电路驱动器，或者可安装外部装置。
图2是示出根据一个或更多个实施例的显示装置10中包括的多条布线的布置的平面图。
参照图2，显示装置10可包括多条布线。显示装置10可包括多条扫描线SL(SL1至SL3)、多条数据线DTL(DTL1至DTL3)、初始化电压布线VIL和多条电压布线VL(VL1至VL4)。在一个或更多个实施例中，还可在显示装置10中设置其他布线。
第一扫描线SL1和第二扫描线SL2可在第一方向DR1上延伸。一对第一扫描线SL1和第二扫描线SL2可彼此相邻地设置，并且可在第二方向DR2上与其他第一扫描线SL1和其他第二扫描线SL2间隔开。第一扫描线SL1和第二扫描线SL2可连接到每个扫描布线垫(pad，也称为焊盘)WPD_SC，每个扫描布线垫WPD_SC连接到扫描驱动器。第一扫描线SL1和第二扫描线SL2可从设置在非显示区域NDA中的垫区域PDA延伸到显示区域DPA。
每条第三扫描线SL3可在第二方向DR2上延伸，并且可在第一方向DR1上与其他第三扫描线SL3间隔开。一条第三扫描线SL3可连接到一条或更多条第一扫描线SL1或者一条或更多条第二扫描线SL2。在一个或更多个实施例中，第一扫描线SL1和第二扫描线SL2可由设置在与第三扫描线SL3不同的层(或与第三扫描线SL3不同的层处)的导电层制成。扫描线SL可在整个显示区域DPA中具有网状结构，但本公开不限于此。
在本说明书中，术语“连接”可意味着任意一个构件和另一构件不仅可通过物理接触彼此连接，而且可通过其他构件彼此连接。另外，可以理解的是，任意一个部件和另一部件彼此连接为一个一体的构件。此外，任意一个构件和另一构件之间的连接可被解释为除了通过直接接触的连接之外还包括通过其他构件的电连接。
数据线DTL可在第一方向DR1上延伸。数据线DTL可包括第一数据线DTL1、第二数据线DTL2和第三数据线DTL3。第一数据线DTL1中的一条、第二数据线DTL2中的一条和第三数据线DTL3中的一条可形成一个组，并且可彼此相邻地设置。数据线DTL1至数据线DTL3可从设置在非显示区域NDA中的垫区域PDA延伸到显示区域DPA。然而，本公开不限于此，并且数据线DTL也可在稍后将描述的第一电压布线VL1与第二电压布线VL2之间以相等的间隔设置。
初始化电压布线VIL可在第一方向DR1上延伸。初始化电压布线VIL中的每条可设置在数据线DTL与第一扫描线SL1和第二扫描线SL2之间。初始化电压布线VIL可从设置在非显示区域NDA中的垫区域PDA延伸到显示区域DPA。
第一电压布线VL1和第二电压布线VL2在第一方向DR1上延伸，并且第三电压布线VL3和第四电压布线VL4在第二方向DR2上延伸。第一电压布线VL1和第二电压布线VL2可沿着第二方向DR2交替地设置，并且第三电压布线VL3和第四电压布线VL4可沿着第一方向DR1交替地设置。第一电压布线VL1和第二电压布线VL2可在第一方向DR1上延伸以跨过显示区域DPA。在第三电压布线VL3和第四电压布线VL4之中，一些布线可设置在显示区域DPA中，并且其他布线可设置在位于显示区域DPA在第一方向DR1上的两侧上的非显示区域NDA中。第一电压布线VL1和第二电压布线VL2可由设置在与第三电压布线VL3和第四电压布线VL4不同的层(或与第三电压布线VL3和第四电压布线VL4不同的层处)的导电层制成。第一电压布线VL1中的每条可连接到至少一条第三电压布线VL3，并且第二电压布线VL2中的每条可连接到至少一条第四电压布线VL4。因此，电压布线VL可在整个显示区域DPA中具有网状结构。然而，本公开不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压布线VIL、第一电压布线VL1和第二电压布线VL2可电连接到至少一个布线垫WPD。每个布线垫WPD可设置在非显示区域NDA中。在一个或更多个实施例中，每个布线垫WPD可设置在位于显示区域DPA的下侧(在第一方向DR1上的第二侧)上(或位于显示区域DPA的下侧处)的垫区域PDA中。第一扫描线SL1和第二扫描线SL2连接到设置在垫区域PDA中的每个扫描布线垫WPD_SC，并且数据线DTL分别连接到不同的数据布线垫WPD_DT。初始化电压布线VIL中的每条连接到初始化布线垫WPD_Vint，第一电压布线VL1连接到第一电压布线垫WPD_VL1，并且第二电压布线VL2连接到第二电压布线垫WPD_VL2。外部装置可安装在布线垫WPD上。外部装置可通过各向异性导电膜、超声波结合等安装在布线垫WPD上。虽然在附图中，每个布线垫WPD设置在位于显示区域DPA的下侧上的垫区域PDA中，但本公开不限于此。布线垫WPD中的一些也可设置在位于显示区域DPA的上侧或者从显示区域DPA的左侧和右侧中选择的任意一侧上(或处)的区域中。
显示装置10的每个像素PX或子像素SPXn(其中，n为1至3的整数)包括像素驱动电路。上述布线可在穿过每个像素PX或围绕每个像素PX的情况下将驱动信号传输到每个像素驱动电路。像素驱动电路可包括晶体管和电容器。每个像素驱动电路中的晶体管和电容器的数量可以进行各种改变。根据一个或更多个实施例，显示装置10的每个子像素SPXn可具有其中像素驱动电路包括三个晶体管和一个电容器的3T1C结构。虽然下面将使用3T1C结构作为示例来描述像素驱动电路，但本公开不限于此，并且诸如2T1C结构、7T1C结构和6T1C结构的其他各种变型结构也是适用的。
图3是根据一个或更多个实施例的子像素SPXn的等效电路图。
参照图3，除了发光二极管EL之外，根据一个或更多个实施例的显示装置10的每个子像素SPXn包括三个晶体管T1至T3和一个存储电容器Cst。
发光二极管EL根据通过第一晶体管T1(例如，驱动晶体管)供应的电流来发光。发光二极管EL包括第一电极、第二电极和设置在第一电极与第二电极之间的至少一个发光元件。发光元件可响应于从第一电极和第二电极接收的电信号而发射特定波段的光。
发光二极管EL的第一端可连接到第一晶体管T1的源电极，并且发光二极管EL的第二端可连接到第二电压布线VL2，低于第一电压布线VL1的高电势电压(在下文中，被称为第一电源电压)的低电势电压(在下文中，被称为第二电源电压)被供应到第二电压布线VL2。
第一晶体管T1根据第一晶体管T1的栅电极与源电极之间的电压差来调节从供应有第一电源电压的第一电压布线VL1流向发光二极管EL的电流。例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1可具有连接到第二晶体管T2的源电极的栅电极、连接到发光二极管EL的第一端的源电极以及连接到施加有第一电源电压的第一电压布线VL1的漏电极。
第二晶体管T2(例如，开关晶体管)通过第一扫描线SL1的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2可具有连接到第一扫描线SL1的栅电极、连接到第一晶体管T1的栅电极的源电极以及连接到数据线DTL的漏电极。
第三晶体管T3通过第二扫描线SL2的扫描信号导通，以将初始化电压布线VIL连接到发光二极管EL的第一端。第三晶体管T3可具有连接到第二扫描线SL2的栅电极、连接到初始化电压布线VIL的漏电极以及连接到发光二极管EL的第一端或第一晶体管T1的源电极的源电极。
虽然在附图中，第二晶体管T2的栅电极和第三晶体管T3的栅电极分别电连接到不同的扫描线SL1和SL2，但本公开不限于此。在一个或更多个实施例中，第二晶体管T2的栅电极和第三晶体管T3的栅电极也可电连接到相同的扫描线。
在一个或更多个实施例中，晶体管T1至T3中的每个晶体管的源电极和漏电极不限于以上描述，并且也可以是相反的情况。另外，晶体管T1至T3中的每个可形成为薄膜晶体管。另外，虽然在图3中晶体管T1至T3中的每个主要被描述为N型金属氧化物半导体场效应晶体管(MOSFET)，但本公开不限于此。即，晶体管T1至T3中的每个也可形成为P型MOSFET，或者晶体管T1至T3中的一些晶体管可形成为N型MOSFET，并且晶体管T1至T3中的其他晶体管可形成为P型MOSFET。
存储电容器Cst形成在第一晶体管T1的栅电极与源电极之间。存储电容器Cst存储第一晶体管T1的栅极电压与源极电压之间的差。
现在将进一步参照其他附图详细描述根据一个或更多个实施例的显示装置10的像素PX的结构。
图4是根据一个或更多个实施例的显示装置10的像素PX的平面图。图4示出了显示装置10的像素PX中的电极RME(RME1和RME2)、堤图案BP1至BP3(例如，见图7)、堤层BNL、多个发光元件ED和连接电极CNE(CNE1至CNE5)的平面布置。
参照图4，显示装置10的每个像素PX可包括多个子像素SPXn。例如，一个像素PX可包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可发射第一颜色的光，第二子像素SPX2可发射第二颜色的光，并且第三子像素SPX3可发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且子像素SPXn也可发射相同颜色的光。在一个或更多个实施例中，子像素SPXn可发射蓝光。虽然在附图中，一个像素PX包括三个子像素SPXn，但本公开不限于此，并且像素PX也可包括更多数量的子像素SPXn。
显示装置10的每个子像素SPXn可包括发射区域EMA和非发射区域。发射区域EMA可以是其中设置有发光元件ED以发射特定波段的光的区域。非发射区域可以是其中未设置发光元件ED并且因为从发光元件ED发射的光没有到达该区域所以没有光从其输出的区域。
发射区域EMA可包括其中设置有发光元件ED的区域以及与发光元件ED相邻并且从发光元件ED发射的光从其输出的区域。例如，发射区域EMA也可包括从发光元件ED发射的光在被其他构件反射或折射之后从其输出的区域。多个发光元件ED可设置在每个子像素SPXn中，并且发光元件ED所处的区域和与该区域相邻的区域可形成发射区域EMA。
虽然在附图中，子像素SPXn的各个发射区域EMA具有相同的面积，但本公开不限于此。在一个或更多个实施例中，每个子像素SPXn的发射区域EMA可根据从设置在子像素SPXn中的发光元件ED发射的光的颜色或波段而具有不同的面积。
每个子像素SPXn还可包括设置在非发射区域中的子区域SA。每个子像素SPXn的子区域SA可设置在发射区域EMA的下侧(在第一方向DR1上的第二侧)上。发射区域EMA和子区域SA可沿着第一方向DR1交替地布置，并且子区域SA可设置在沿着第一方向DR1彼此间隔开的不同子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可沿着第一方向DR1交替地布置，并且各自可沿着第二方向DR2重复地布置。然而，本公开不限于此，并且多个像素PX中的发射区域EMA和子区域SA的布置也可与图4中的布置不同。
光可不从子区域SA出射，因为发光元件ED不设置在子区域SA中，但是设置在每个子像素SPXn中的电极RME中的每个的一部分可设置在子区域SA中。设置在不同子像素SPXn中的电极RME可通过子区域SA的分离部ROP彼此分离。
设置在每个像素PX中并且连接到发光二极管EL的电路层的布线和电路元件可连接到第一子像素SPX1至第三子像素SPX3中的每个。然而，布线和电路元件不设置为与每个子像素SPXn占据的区域或每个发射区域EMA对应，而是可与一个像素PX中的发射区域EMA的位置无关地设置。
堤层BNL可围绕子像素SPXn、发射区域EMA和子区域SA。堤层BNL可设置在沿第一方向DR1和第二方向DR2彼此相邻的子像素SPXn之间的边界处，并且还可设置在发射区域EMA与子区域SA之间的边界处。显示装置10的子像素SPXn、发射区域EMA和子区域SA可以是由堤层BNL的布置而区分的区域。子像素SPXn、发射区域EMA和子区域SA之间的距离可根据堤层BNL的宽度而变化。
堤层BNL可包括在平面图中在第一方向DR1和第二方向DR2上延伸以在整个显示区域DPA中形成网格图案的部分。堤层BNL可设置在每个子像素SPXn的边界处，以使相邻的子像素SPXn区分。另外，堤层BNL可围绕设置在每个子像素SPXn中的发射区域EMA和子区域SA以将它们彼此区分。
图5是示出图4的连接电极CNE和虚设电极DE的平面图。图6是图4的子像素SPXn的第三绝缘层PAS3的平面图。图7是沿图4的线E1-E1’、线E2-E2’和线E3-E3’截取的剖视图。图8是沿图4的线E4-E4’截取的剖视图。
图7示出了穿过设置在第一子像素SPX1中的发光元件ED的两端的剖面、穿过电极接触孔CTD和接触部CT1的剖面以及穿过电极接触孔CTS和接触部CT2的剖面。
结合图4参照图5至图8，显示装置10可包括基底SUB以及设置在基底SUB上的半导体层、多个导电层和多个绝缘层。另外，显示装置10可包括电极RME(RME1和RME2)、发光元件ED和连接电极CNE(CNE1至CNE5)。半导体层、导电层和绝缘层可构成显示装置10的电路层。
基底SUB可以是绝缘基底。基底SUB可由诸如玻璃、石英或聚合物树脂的绝缘材料制成。另外，基底SUB可以是刚性基底，但也可以是可弯曲、折叠、卷曲等的柔性基底。基底SUB可包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，并且显示区域DPA可包括发射区域EMA和作为非发射区域的一部分的子区域SA。
第一导电层可设置在基底SUB上。第一导电层包括底金属层BML，并且底金属层BML在基底SUB的厚度方向上与第一晶体管T1的第一有源层ACT1叠置。底金属层BML可防止光入射到第一晶体管T1的第一有源层ACT1，或者可电连接到第一有源层ACT1以使第一晶体管T1的电特性稳定。然而，底金属层BML也可被省略。
缓冲层BL可设置在底金属层BML和基底SUB上。缓冲层BL可形成在基底SUB上，以保护像素PX的晶体管免受通过基底SUB引入的湿气的影响，基底SUB易受到湿气渗透，并且缓冲层BL可执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1可在基底SUB的厚度方向上与稍后将描述的第二导电层的第一栅电极G1部分地叠置，并且第二有源层ACT2可在基底SUB的厚度方向上与稍后将描述的第二导电层的第二栅电极G2部分地叠置。
半导体层可包括多晶硅、单晶硅、氧化物半导体等。在一个或更多个实施例中，半导体层可包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
虽然在附图中，第一晶体管T1和第二晶体管T2设置在显示装置10的每个子像素SPXn中，但本公开不限于此，并且显示装置10可包括更多数量的晶体管。
第一栅极绝缘层GI在显示区域DPA中设置在半导体层上。第一栅极绝缘层GI可用作晶体管T1和T2中的每个晶体管的栅极绝缘膜。在附图中，第一栅极绝缘层GI与稍后将描述的第二导电层的栅电极G1和G2一起被图案化，并因此部分地设置在第二导电层与半导体层的有源层ACT1和ACT2之间。然而，本公开不限于此。在一个或更多个实施例中，第一栅极绝缘层GI可设置在半导体层和缓冲层BL的整个表面上。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可在作为厚度方向的第三方向DR3上与第一有源层ACT1的沟道区叠置，并且第二栅电极G2可在作为厚度方向的第三方向DR3上与第二有源层ACT2的沟道区叠置。在一个或更多个实施例中，第二导电层还可包括存储电容器的一个电极。
第一层间绝缘层IL1设置在第二导电层上。第一层间绝缘层IL1可用作第二导电层与设置在第二导电层上的其他层之间的绝缘膜，并且可保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可包括第一导电图案CDP1、设置在显示区域DPA中的第一电压布线VL1和第二电压布线VL2、第一晶体管T1的第一源电极S1和第一漏电极D1以及第二晶体管T2的第二源电极S2和第二漏电极D2。在一个或更多个实施例中，第三导电层还可包括存储电容器的另一电极。
供应到第二电极RME2的高电势电压(或第一电源电压)可施加到第一电压布线VL1，并且供应到第一电极RME1的低电势电压(或第二电源电压)可施加到第二电压布线VL2。第一电压布线VL1的一部分可通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一电压布线VL1可用作第一晶体管T1的第一漏电极D1。第二电压布线VL2可直接连接到稍后将描述的第一电极RME1。
第一导电图案CDP1可通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可通过穿透第一层间绝缘层IL1和缓冲层BL的另一接触孔与底金属层BML接触。第一导电图案CDP1可用作第一晶体管T1的第一源电极S1。另外，第一导电图案CDP1可连接到稍后将描述的第一连接电极CNE1或第二电极RME2。第一晶体管T1可将从第一电压布线VL1接收的第一电源电压传输到第二电极RME2或第一连接电极CNE1。
第二源电极S2和第二漏电极D2中的每个可通过穿透第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。第二晶体管T2可以是上面参照图3描述的开关晶体管中的任何一个。第二晶体管T2可将从图3的数据线DTL接收的信号传输到第一晶体管T1，或者可将从图3的初始化电压布线VIL接收的信号传输到存储电容器的另一电极。
第一钝化层PV1设置在第三导电层上。第一钝化层PV1可用作第三导电层与其他层之间的绝缘膜，并且可保护第三导电层。
上述缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可由交替地堆叠的多个无机层构成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以是其中堆叠有无机层的双层，所述无机层包括从氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中选择的一种或更多种，或者缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以是其中交替地堆叠有无机层的多层，所述无机层包括从氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中选择的一种或更多种。然而，本公开不限于此，并且缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个也可由包括上述绝缘材料中的任意一种的一个无机层构成。另外，在一个或更多个实施例中，第一层间绝缘层IL1可由诸如聚酰亚胺(PI)的有机绝缘材料制成。
过孔层VIA在显示区域DPA中设置在第一钝化层PV1上。过孔层VIA可包括诸如聚酰亚胺(PI)的有机绝缘材料，以补偿由于其下方的导电层而导致的台阶差并且形成平坦的上表面。然而，在一个或更多个实施例中，过孔层VIA可被省略。
显示装置10可包括堤图案BP1至BP3、电极RME(RME1和RME2)、堤层BNL、发光元件ED和连接电极CNE(CNE1至CNE5)，作为设置在过孔层VIA上的显示元件层。另外，显示装置10可包括设置在过孔层VIA上的绝缘层PAS1至PAS3。
堤图案BP1至BP3可设置在每个子像素SPXn的发射区域EMA中。堤图案BP1至BP3中的每个可具有在第二方向DR2上的合适的宽度(例如，预定宽度)，并且可在第一方向DR1上延伸。
例如，堤图案BP1至BP3可包括在每个子像素SPXn的发射区域EMA中在第二方向DR2上彼此间隔开的第一堤图案BP1、第二堤图案BP2和第三堤图案BP3。第一堤图案BP1可设置在发射区域EMA的中央的左侧(作为在第二方向DR2上的第二侧)上，第二堤图案BP2可与第一堤图案BP1间隔开并且可设置在发射区域EMA的中央的右侧(作为在第二方向DR2上的第一侧)上，并且第三堤图案BP3可设置在第一堤图案BP1与第二堤图案BP2之间。堤图案BP1至BP3中的每个在显示区域DPA中可设置为岛状图案。多个发光元件ED可设置在第一堤图案BP1与第三堤图案BP3之间以及第二堤图案BP2与第三堤图案BP3之间。
第一堤图案BP1、第二堤图案BP2和第三堤图案BP3可具有在第二方向DR2上的相同的宽度(例如，基本相同的宽度)。然而，本公开不限于此，并且第一堤图案BP1、第二堤图案BP2和第三堤图案BP3也可具有不同的宽度。例如，任何一个堤图案可具有比其他堤图案更大的宽度，并且具有更大宽度的堤图案可遍及在第二方向DR2上彼此相邻的不同子像素SPXn的发射区域EMA设置。虽然在附图中，具有基本相同宽度的堤图案BP1和BP2设置在每个子像素SPXn中，并且堤图案BP3比堤图案BP1和BP2宽，但本公开不限于此。堤图案BP1至BP3的数量和形状可根据电极RME的数量或布置结构而变化。
堤图案BP1至BP3可设置在过孔层VIA上。例如，堤图案BP1至BP3可直接设置在过孔层VIA上，并且堤图案BP1至BP3中的每个堤图案的至少一部分可从过孔层VIA的上表面突出。堤图案BP1至BP3中的每个堤图案的突出部分可具有倾斜或弯曲的侧表面，并且从发光元件ED发射的光可被堤图案BP1至BP3上的电极RME反射，以朝向过孔层VIA上方行进。与附图中不同，堤图案BP1至BP3也可具有在剖面中带有弯曲的外表面，或者可具有半圆形或半椭圆形形状。堤图案BP1至BP3可包括但不限于诸如聚酰亚胺(PI)的有机绝缘材料。
电极RME(RME1和RME2)在一个方向上延伸并且设置在每个子像素SPXn中。电极RME1和RME2可在第一方向DR1上延伸以位于每个子像素SPXn的发射区域EMA和子区域SA中，并且可在第二方向DR2上彼此间隔开。电极RME可电连接到稍后将描述的发光元件ED，但本公开不限于此。电极RME也可不电连接到发光元件ED。
显示装置10可包括设置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第一电极RME1和第二电极RME2中的每个可设置为多个。第一电极RME1可分别设置在发射区域EMA的中央的左侧和右侧上，并且第二电极RME2可位于发射区域EMA的中央并且设置在第一电极RME1之间。
第一电极RME1可分别设置在第一堤图案BP1和第二堤图案BP2上，并且第二电极RME2可设置在第三堤图案BP3上。第一电极RME1和第二电极RME2可延伸超过堤层BNL以位于子区域SA的一部分和相应的子像素SPXn中。不同子像素SPXn的第一电极RME1和第二电极RME2可通过位于任何一个子像素SPXn的子区域SA中的分离部ROP彼此间隔开。
虽然在附图中，在每个子像素SPXn中，四个电极RME在第一方向DR1上延伸，但本公开不限于此。例如，在显示装置10中，更多数量的电极RME可设置在一个子像素SPXn中，或者电极RME可部分地弯曲并且可根据位置具有不同的宽度。
第一电极RME1和第二电极RME2中的每个可设置为多个。如上所述，第二电极RME2可设置在第一电极RME1之间。第一电极RME1可分别设置在第一堤图案BP1和第二堤图案BP2上。第一电极RME1可分别设置在第一堤图案BP1和第二堤图案BP2的倾斜的侧表面上。
在第二方向DR2上彼此相邻的第一电极RME1与第二电极RME2之间的距离可小于其上设置有电极RME1和RME2的堤图案BP1至BP3之间的距离。第一电极RME1和第二电极RME2中的每个的至少一部分可直接设置在过孔层VIA上，使得它们位于同一平面中。
设置在堤图案BP1至BP3之间的发光元件ED可在朝向发光元件ED的两端的方向上发射光，并且发射的光可朝向设置在堤图案BP1至BP3上的电极RME行进。每个电极RME可具有其中设置在堤图案BP1、BP2或BP3上的部分可反射从发光元件ED发射的光的结构。第一电极RME1和第二电极RME2中的每个可覆盖堤图案BP1、BP2或BP3的至少一个侧表面，以反射从发光元件ED发射的光。
每个电极RME可在发射区域EMA与子区域SA之间与堤层BNL叠置的部分中通过电极接触孔CTD或CTS与第三导电层直接接触。
第一电极接触孔CTD可形成在其中堤层BNL和第二电极RME2叠置的区域中，并且第二电极接触孔CTS可形成在其中堤层BNL和第一电极RME1叠置的区域中。第二电极RME2可通过穿透过孔层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第一电极RME1可通过穿透过孔层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压布线VL2接触。第二电极RME2可通过第一导电图案CDP1电连接到第一晶体管T1以接收第一电源电压，并且第一电极RME1可电连接到第二电压布线VL2以接收第二电源电压。然而，本公开不限于此。在一个或更多个实施例中，电极RME1和RME2可不电连接到第三导电层的电压布线VL1和VL2，并且稍后将描述的连接电极CNE可直接连接到第三导电层。
电极RME可包括具有高反射率的导电材料。例如，电极RME中的每个可包括诸如银(Ag)、铜(Cu)或铝(Al)的金属，电极RME中的每个可以是包括铝(Al)、镍(Ni)或镧(La)的合金，或者可具有其中金属层(诸如钛(Ti)、钼(Mo)或铌(Nb))和上述合金堆叠的结构。在一个或更多个实施例中，电极RME中的每个可以是其中包括铝(Al)的合金和由钛(Ti)、钼(Mo)或铌(Nb)制成的至少一个金属层堆叠的双层或多层。
然而，本公开不限于此，并且每个电极RME还可包括透明导电材料。例如，每个电极RME可包括诸如ITO、IZO或ITZO的材料。在一个或更多个实施例中，每个电极RME可具有其中透明导电材料和具有高反射率的金属层以一个或更多个层各自堆叠的结构，或者可形成为包括它们的单层。例如，每个电极RME可具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。电极RME可电连接到发光元件ED，并且可将从发光元件ED发射的光中的一些沿基底SUB上方的向上方向反射。
第一绝缘层PAS1可设置在整个显示区域DPA中，并且可设置在过孔层VIA和电极RME上。第一绝缘层PAS1可包括绝缘材料以保护电极RME，同时使不同的电极RME彼此绝缘。因为在形成堤层BNL之前，第一绝缘层PAS1覆盖电极RME，所以第一绝缘层PAS1可防止电极RME在形成堤层BNL的工艺中被损坏。另外，第一绝缘层PAS1可防止第一绝缘层PAS1上的发光元件ED与其他构件直接接触，因此，防止对发光元件ED的损坏。
在一个或更多个实施例中，第一绝缘层PAS1可以是台阶式的，使得第一绝缘层PAS1的上表面的一部分在沿第二方向DR2彼此间隔开的电极RME之间是凹陷的。发光元件ED可设置在第一绝缘层PAS1的台阶式的上表面上，并且可在发光元件ED与第一绝缘层PAS1之间形成空间。
根据一个或更多个实施例，第一绝缘层PAS1可包括多个接触部CT1和CT2。第一绝缘层PAS1可包括多个接触部CT1和CT2，多个接触部CT1和CT2形成在其中稍后将描述的连接电极CNE连接到电极RME的部分中。第一绝缘层PAS1可设置在过孔层VIA的整个表面上，但第一绝缘层PAS1可在其中形成接触部CT1和CT2的部分中和其中形成子区域SA的分离部ROP的部分中使第一绝缘层PAS1下方的层部分地暴露。
形成在第一绝缘层PAS1中的接触部CT1和CT2可分别与不同的电极RME叠置。例如，在一个或更多个实施例中，接触部CT1和CT2可包括与第二电极RME2叠置的第一接触部CT1和与第一电极RME1叠置的第二接触部CT2。第一接触部CT1和第二接触部CT2中的每个可穿透第一绝缘层PAS1以使第一接触部CT1下方的第二电极RME2的上表面和第二接触部CT2下方的第一电极RME1的上表面部分地暴露。第一接触部CT1和第二接触部CT2中的每个还可穿透设置在第一绝缘层PAS1上的其他绝缘层中的一些。被接触部CT1和CT2中的每个暴露的电极RME可与连接电极CNE接触。
堤层BNL可设置在第一绝缘层PAS1上。堤层BNL可包括在第一方向DR1和第二方向DR2上延伸的部分，并且可在每个子像素SPXn周围(例如，可围绕每个子像素SPXn)。堤层BNL可在每个子像素SPXn的发射区域EMA和子区域SA周围(例如，可围绕每个子像素SPXn的发射区域EMA和子区域SA)以将它们区分，并且可在显示区域DPA的最外围周围(例如，可围绕显示区域DPA的最外围)以将显示区域DPA和非显示区域NDA区分。堤层BNL可设置在整个显示区域DPA中以形成网格图案，并且在显示区域DPA中被堤层BNL暴露的区域可以是发射区域EMA和子区域SA。
堤层BNL可具有与堤图案BP1至BP3的高度类似的高度，并且整体上可具有均匀的高度。在一个或更多个实施例中，堤层BNL的上表面的高度可大于堤图案BP1至BP3的上表面的高度，并且堤层BNL的厚度可等于或大于堤图案BP1至BP3的厚度。堤层BNL可防止在显示装置10的制造工艺期间的喷墨印刷工艺中墨溢出到相邻的子像素SPXn。与堤图案BP1至BP3类似，堤层BNL可包括诸如聚酰亚胺的有机绝缘材料。
发光元件ED可设置在发射区域EMA中。发光元件ED可设置在堤图案BP1至BP3之间，并且可在第一方向DR1上彼此间隔开。在一个或更多个实施例中，发光元件ED可在一方向上延伸，并且每个发光元件ED的两端可分别设置在不同的电极RME上。每个发光元件ED的长度可大于在第二方向DR2上间隔开的电极RME之间的距离。发光元件ED延伸所沿的方向可与电极RME延伸所沿的第一方向DR1基本上垂直。然而，本公开不限于此，并且发光元件ED延伸所沿的方向也可以是第二方向DR2或相对于第二方向DR2倾斜的方向。
发光元件ED可设置在第一绝缘层PAS1上。发光元件ED可在一方向上延伸，并且发光元件ED延伸所沿的方向可与基底SUB的上表面平行。如稍后将描述的，每个发光元件ED可包括沿着延伸方向设置的多个半导体层，并且半导体层可沿着与基底SUB的上表面平行的方向顺序地设置。然而，本公开不限于此。当发光元件ED中的每个具有不同的结构时，半导体层可在垂直于基底SUB的方向上设置。
设置在子像素SPXn中的发光元件ED可根据形成上述半导体层的材料而发射不同波段的光。然而，本公开不限于此，并且设置在子像素SPXn中的发光元件ED也可通过包括由相同材料制成的半导体层来发射相同颜色的光。
发光元件ED可通过与连接电极CNE(CNE1至CNE5)接触而电连接到电极RME和过孔层VIA下方的导电层，并且可响应于电信号而发射特定波段的光。
第二绝缘层PAS2可设置在发光元件ED、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2包括图案部，图案部在堤图案BP1至BP3之间沿第一方向DR1延伸并且设置在发光元件ED上。图案部可部分地覆盖发光元件ED的外表面，并且可不覆盖发光元件ED的两侧或两端。在平面图中，图案部可在每个子像素SPXn中形成线性或岛状的图案。第二绝缘层PAS2的图案部可保护发光元件ED，同时在显示装置10的制造工艺中固定发光元件ED。另外，第二绝缘层PAS2可形成为填充发光元件ED与发光元件ED下方的第一绝缘层PAS1之间的空间。另外，第二绝缘层PAS2的一部分可设置在堤层BNL上及子区域SA中。
根据一个或更多个实施例，第二绝缘层PAS2可包括开口，所述开口在与子区域SA的分离部ROP对应的部分中以及使发射区域EMA中的发光元件ED的第一端和第二端暴露的部分中使第二绝缘层PAS2下方的层暴露。另外，第二绝缘层PAS2可包括形成在其中连接电极CNE和电极RME连接的部分中的多个接触部CT1和CT2。第二绝缘层PAS2可设置在第一绝缘层PAS1的整个表面上，但可在其中形成开口的部分中使第二绝缘层PAS2下方的层部分地暴露。
在形成在第二绝缘层PAS2中的开口之中的与子区域SA的分离部ROP对应的开口中，可执行使开口下方的电极RME分离的工艺。与第一绝缘层PAS1类似，第二绝缘层PAS2可在使电极RME分离的工艺被执行的分离部ROP中使过孔层VIA的上表面暴露。
连接电极CNE(CNE1至CNE5)可设置在电极RME和堤图案BP1至BP3上。连接电极CNE可在一方向上延伸并且可彼此间隔开。连接电极CNE中的每个可与发光元件ED接触并且可电连接到第三导电层。
连接电极CNE可包括设置在每个子像素SPXn中的第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5。
第一连接电极CNE1可在第一方向DR1上延伸，并且可设置在第二电极RME2或第三堤图案BP3上。第一连接电极CNE1可与第二电极RME2部分地叠置，并且可延伸超过发射区域EMA至堤层BNL。第一连接电极CNE1可通过第一接触部CT1连接到第二电极RME2。虽然在示例实施例中第一连接电极CNE1和第二电极RME2连接，但本公开不限于此。
在平面图中，第二连接电极CNE2可大体上具有其中包括开口部的矩形形状。即，第二连接电极CNE2可包括沿着第二方向DR2延伸的短边和沿着第一方向DR1延伸的长边，并且每个短边与每个长边相交的拐角可以是有角的或圆形的。第二连接电极CNE2的在第二方向DR2上的第二侧(左侧)上的长边可在第一方向DR1上延伸超过在第一方向DR1上的第一侧(上侧)上的短边。第二连接电极CNE2的在第一方向DR1上延伸超过在第一方向DR1上的第一侧上的短边的部分可通过第二接触部CT2连接到第一电极RME1。虽然在示例实施例中，第二连接电极CNE2的在第一方向DR1上延伸超过在第一方向DR1上的第一侧上的短边的部分通过第二接触部CT2连接到第一电极RME1，但本公开不限于此。
第二连接电极CNE2可在第二方向DR2上与第一连接电极CNE1间隔开，并且可位于第一连接电极CNE1的在第二方向DR2上的一侧上。第二连接电极CNE2可设置在第一电极RME1或第二堤图案BP2上。第二连接电极CNE2可与第一电极RME1部分地叠置，并且可延伸超过发射区域EMA至堤层BNL。
在平面图中，第三连接电极CNE3可大体上具有其中包括开口部的矩形形状。即，第三连接电极CNE3可包括沿着第二方向DR2延伸的短边和沿着第一方向DR1延伸的长边，并且每个短边与每个长边相交的拐角可以是有角的或圆形的。
第三连接电极CNE3的在第二方向DR2上的第一侧(右侧)上的长边可延伸超过在第一方向DR1上的第二侧(下侧)上的短边。第三连接电极CNE3的连接到第三连接电极CNE3的在第二方向DR2上的第一侧上的长边并且延伸超过在第一方向DR1上的第二侧上的短边的部分可大体上沿着第一方向DR1延伸。然而，第三连接电极CNE3的连接到第三连接电极CNE3的在第二方向DR2上的第一侧上的长边并且沿着第一方向DR1延伸的部分可弯曲以朝向第二方向DR2上的第一侧延伸，然后可再次弯曲以朝向第一方向DR1上的第二侧延伸。
第三连接电极CNE3可在第二方向DR2上与第一连接电极CNE1间隔开，并且可设置在第一连接电极CNE1的在第二方向DR2上的另一侧上。
第三连接电极CNE3可设置在第一电极RME1或第一堤图案BP1上。第三连接电极CNE3的连接到第三连接电极CNE3的在第二方向DR2上的第一侧上的长边并且在第一方向DR1上延伸超过在第一方向DR1上的第二侧上的短边的部分可设置在第二电极RME2上。
在平面图中，第四连接电极CNE4可大体上具有其中包括开口部的矩形形状。即，第四连接电极CNE4可包括沿着第二方向DR2延伸的短边和沿着第一方向DR1延伸的长边，并且每个短边与每个长边相交的拐角可以是有角的或圆形的。
第四连接电极CNE4的在第一方向DR1上的第二侧上的短边可在第二方向DR2上延伸超过在第二方向DR2上的第一侧上的长边，并且可弯曲以朝向第一方向DR1上的第一侧延伸。第四连接电极CNE4的一部分可比第三连接电极CNE3的一部分更靠近第一方向DR1上的第二侧设置，第四连接电极CNE4的该一部分在第二方向DR2上从第四连接电极CNE4的在第一方向DR1上的第二侧上的短边延伸超过在第二方向DR2上的第一侧上的长边，第三连接电极CNE3的该一部分在第一方向DR1上延伸超过第三连接电极CNE3的在第一方向DR1上的第二侧上的短边。在平面图中，第四连接电极CNE4的一部分可设置在第三连接电极CNE3的一部分与稍后将描述的第五连接电极CNE5之间，第四连接电极CNE4的该一部分连接到第四连接电极CNE4的在第一方向DR1上的第二侧上的短边并且弯曲以从第四连接电极CNE4的在第二方向DR2上延伸超过在第二方向DR2上的第一侧上的长边的一部分朝向第一方向DR1上的第一侧延伸，第三连接电极CNE3的该一部分在第一方向DR1上延伸超过第三连接电极CNE3的在第一方向DR1上的第二侧上的短边。
第四连接电极CNE4可在第一方向DR1上与第三连接电极CNE3间隔开，并且可设置在第二连接电极CNE2的在第一方向DR1上的一侧。
第四连接电极CNE4可设置在第一电极RME1或第一堤图案BP1上。第四连接电极CNE4的一部分可设置在第二电极RME2上，第四连接电极CNE4的该一部分连接到第四连接电极CNE4的在第一方向DR1上的第二侧上的短边并且弯曲以从第四连接电极CNE4的在第二方向DR2上延伸超过在第二方向DR2上的第一侧上的长边的一部分朝向第一方向DR1上的第一侧延伸。
在平面图中，第五连接电极CNE5可大体上具有其中包括开口部的矩形形状。即，第五连接电极CNE5可包括沿着第二方向DR2延伸的短边和沿着第一方向DR1延伸的长边，并且每个短边与每个长边相交的拐角可以是有角的或圆形的。
第五连接电极CNE5的在第二方向DR2上的第二侧上的长边可延伸超过在第一方向DR1上的第一侧上的短边。第五连接电极CNE5的连接到第五连接电极CNE5的在第二方向DR2上的第二侧上的长边并且延伸超过在第一方向DR1上的第一侧上的短边的部分可大体上沿着第一方向DR1延伸。然而，第五连接电极CNE5的连接到第五连接电极CNE5的在第二方向DR2上的第二侧上的长边并且沿着第一方向DR1延伸的部分可弯曲以朝向第二方向DR2上的第二侧延伸，然后可再次弯曲以朝向第一方向DR1上的第一侧延伸。
在平面图中，第五连接电极CNE5的连接到第五连接电极CNE5的在第二方向DR2上的第二侧上的长边并且在第一方向DR1上延伸超过在第一方向DR1上的第一侧上的短边的部分可设置在第一连接电极CNE1与第二连接电极CNE2之间。
第五连接电极CNE5可设置在第一电极RME1或第二堤图案BP2上。第五连接电极CNE5的连接到第五连接电极CNE5的在第二方向DR2上的第二侧上的长边并且在第一方向DR1上延伸超过在第一方向DR1上的第一侧上的短边的部分可设置在第二电极RME2上。
在连接电极CNE中，第一连接电极CNE1、第二连接电极CNE2和第四连接电极CNE4可设置在第二绝缘层PAS2上，可设置在同一层(或同一层处)，并且可包括相同的材料。在连接电极CNE中，第三连接电极CNE3和第五连接电极CNE5可设置在稍后将描述的第三绝缘层PAS3上，可设置在同一层(或同一层处)，并且可包括相同的材料。为了便于描述，其中设置有第一连接电极CNE1、第二连接电极CNE2和第四连接电极CNE4的导电层在下文中将被称为第一连接导电层，并且其中设置有第三连接电极CNE3和第五连接电极CNE5的导电层在下文中将被称为第二连接导电层。
第一连接导电层和第二连接导电层中的每个可包括导电材料(诸如ITO、IZO、ITZO或铝(Al))。例如，连接电极CNE可包括透明导电材料，并且从发光元件ED发射的光可穿过连接电极CNE输出。
第一连接导电层的第一连接电极CNE1、第二连接电极CNE2和第四连接电极CNE4可接触发光元件ED的被第二绝缘层PAS2的图案部暴露的端部。例如，第一连接电极CNE1和第二连接电极CNE2中的每个可接触发光元件ED的第一端，并且第四连接电极CNE4可接触发光元件ED的第二端。
第一连接导电层的第一连接电极CNE1、第二连接电极CNE2和第四连接电极CNE4中的每个可接触第二绝缘层PAS2的图案部的上表面。
第三绝缘层PAS3可设置在第一连接导电层上。第三绝缘层PAS3可设置在连接电极CNE1、CNE2和CNE4以及第二绝缘层PAS2上。第三绝缘层PAS3可设置在第二绝缘层PAS2的整个表面上，以覆盖第一连接导电层的连接电极CNE1、CNE2和CNE4。
第三绝缘层PAS3可使第一连接导电层的连接电极CNE1、CNE2和CNE4与第二连接导电层的连接电极CNE3和CNE5绝缘，使得它们彼此不直接接触。
然而，在一些区域中，第三绝缘层PAS3可包括绝缘开口部PNT以使第一连接导电层的连接电极CNE1、CNE2和CNE4的上表面部分地暴露。第三绝缘层PAS3的绝缘开口部PNT可形成在第一连接导电层的连接电极CNE1、CNE2和CNE4很可能断裂的位置处。连接电极CNE1、CNE2和CNE4中的每个很可能在第一连接导电层下方的上述发光元件ED聚集的区域中断裂。
第一连接导电层的连接电极CNE1、CNE2和CNE4很可能断裂的位置处形成的第三绝缘层PAS3的绝缘开口部PNT可包括第一绝缘开口部PNT1、第二绝缘开口部PNT2、第五绝缘开口部PNT5和第六绝缘开口部PNT6。虚设电极DE可分别设置在绝缘开口部PNT1、PNT2、PNT5和PNT6中。虚设电极DE可包括设置在第一绝缘开口部PNT1中的第一虚设电极DE1、设置在第二绝缘开口部PNT2中的第二虚设电极DE2、设置在第五绝缘开口部PNT5中的第五虚设电极DE5以及设置在第六绝缘开口部PNT6中的第六虚设电极DE6。虚设电极DE1、DE2、DE5和DE6可设置在稍后将描述的第二连接导电层中。
另外，第三绝缘层PAS3的绝缘开口部PNT可形成在稍后将描述的第二连接导电层的连接电极CNE3和CNE5很可能断裂的位置处。连接电极CNE3和CNE5中的每个很可能在第二连接导电层下方的上述发光元件ED聚集的区域中断裂。
第二连接导电层的连接电极CNE3和CNE5很可能断裂的位置处形成的第三绝缘层PAS3的绝缘开口部PNT可包括第三绝缘开口部PNT3和第四绝缘开口部PNT4。虚设电极DE可分别设置在绝缘开口部PNT3和PNT4中。虚设电极DE可包括设置在第三绝缘开口部PNT3中的第三虚设电极DE3和设置在第四绝缘开口部PNT4中的第四虚设电极DE4。虚设电极DE3和DE4可设置在上述第一连接导电层中。
上述第二连接导电层可设置在第三绝缘层PAS3和第一连接导电层上。
第二连接导电层的第三连接电极CNE3和第五连接电极CNE5可接触发光元件ED的被第二绝缘层PAS2的图案部暴露的端部。
例如，在第三连接电极CNE3在平面图中具有其中包括开口部的基本上矩形形状的情况下，第三连接电极CNE3的在第二方向DR2上的第一侧上的长边可接触发光元件ED的第二端，并且第三连接电极CNE3的一部分可接触发光元件ED的第一端，第三连接电极CNE3的该一部分连接到第三连接电极CNE3的在第二方向DR2上的第一侧上的长边并且在第一方向DR1上延伸超过在第一方向DR1上的第二侧上的短边。此外，在第五连接电极CNE5在平面图中具有其中包括开口部的基本上矩形形状的情况下，第五连接电极CNE5的在第二方向DR2上的第二侧上的长边可接触发光元件ED的第一端，并且第五连接电极CNE5的一部分可接触发光元件ED的第二端，第五连接电极CNE5的该一部分连接到第五连接电极CNE5的在第二方向DR2上的第二侧上的长边并且在第一方向DR1上延伸超过在第一方向DR1上的第一侧上的短边。
第三连接电极CNE3和第五连接电极CNE5中的每个可接触第二绝缘层PAS2的图案部上的第三绝缘层PAS3的侧表面和上表面。
上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可包括绝缘无机材料或绝缘有机材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可包括绝缘无机材料。可选地，第一绝缘层PAS1和第三绝缘层PAS3可包括绝缘无机材料，并且第二绝缘层PAS2可包括绝缘有机材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或至少任何一个也形成为其中交替地或重复地堆叠多个绝缘层的结构。在示例实施例中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以是从氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中选择的任意一种。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可由相同的材料制成，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的一些可由相同的材料或不同的材料制成，或者第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的全部可由不同的材料制成。
现在将描述上述第三绝缘层PAS3的绝缘开口部PNT的布置位置和虚设电极DE的布置位置。绝缘开口部PNT可在厚度方向上完全穿透第三绝缘层PAS3。
第一绝缘开口部PNT1可与第一连接电极CNE1叠置。第一绝缘开口部PNT1可跨发射区域EMA和堤层BNL形成。在平面图中，第一绝缘开口部PNT1可设置在第三连接电极CNE3与第五连接电极CNE5之间。
第二绝缘开口部PNT2可与第二连接电极CNE2叠置。在平面图中，第二绝缘开口部PNT2可设置在第二连接电极CNE2的在第二方向DR2上的第二侧上的长边上，第二连接电极CNE2具有其中包括开口部的矩形形状。
第二绝缘开口部PNT2可跨发射区域EMA和堤层BNL形成。在平面图中，第二绝缘开口部PNT2可设置在第五连接电极CNE5与第二连接电极CNE2的在第二方向DR2上的第一侧上的长边之间，第二连接电极CNE2具有其中包括开口部的矩形形状。
第五绝缘开口部PNT5可与第四连接电极CNE4叠置。在平面图中，第五绝缘开口部PNT5可设置在第四连接电极CNE4的在第二方向DR2上的第一侧上的长边上，第四连接电极CNE4具有其中包括开口部的矩形形状。
第五绝缘开口部PNT5可跨发射区域EMA和堤层BNL形成。在平面图中，第五绝缘开口部PNT5可设置在第三连接电极CNE3的一部分与第四连接电极CNE4的在第二方向DR2上的第二侧上的长边之间，第三连接电极CNE3的该一部分在平面图中连接到第三连接电极CNE3的在第二方向DR2上的第一侧上的长边并且在第一方向DR1上延伸超过在第一方向DR1上的第二侧上的短边，第四连接电极CNE4具有其中包括开口部的矩形形状。
第六绝缘开口部PNT6可设置在第四连接电极CNE4的一部分上，第四连接电极CNE4的该一部分连接到第四连接电极CNE4的在第一方向DR1上的第二侧上的短边，在第二方向DR2上延伸超过在第二方向DR2上的第一侧上的长边，并且弯曲以朝向第一方向DR1上的第一侧延伸。
在平面图中，第六绝缘开口部PNT6可设置在第三连接电极CNE3的一部分与第五连接电极CNE5之间，第三连接电极CNE3的该一部分连接到第三连接电极CNE3的在第二方向DR2上的第一侧上的长边并且在第一方向DR1上延伸超过在第一方向DR1上的第二侧上的短边。
第三绝缘开口部PNT3可与第三连接电极CNE3叠置。第三绝缘开口部PNT3可与第三连接电极CNE3的一部分叠置，第三连接电极CNE3的该一部分连接到第三连接电极CNE3的在第二方向DR2上的第一侧上的长边并且延伸超过在第一方向DR1上的第二侧上的短边。例如，第三绝缘开口部PNT3可与第三连接电极CNE3的如下部分叠置：第三连接电极CNE3的连接到第三连接电极CNE3的在第二方向DR2上的第一侧上的长边并且沿着第一方向DR1延伸的部分、第三连接电极CNE3的弯曲以朝向第二方向DR2上的第一侧延伸的部分、以及第三连接电极CNE3的弯曲以朝向第一方向DR1上的第二侧延伸的部分。
第四绝缘开口部PNT4可与第五连接电极CNE5叠置。第四绝缘开口部PNT4可与第五连接电极CNE5的一部分叠置，第五连接电极CNE5的该一部分连接到第五连接电极CNE5的在第二方向DR2上的第二侧上的长边并且延伸超过在第一方向DR1上的第一侧上的短边。例如，第四绝缘开口部PNT4可与第五连接电极CNE5的如下部分叠置：第五连接电极CNE5的连接到第五连接电极CNE5的在第二方向DR2上的第二侧上的长边并且沿着第一方向DR1延伸的部分、第五连接电极CNE5的弯曲以朝向第二方向DR2上的第二侧延伸的部分、以及第五连接电极CNE5的弯曲以朝向第一方向DR1上的第一侧延伸的部分。
虚设电极DE1至DE6可分别设置在绝缘开口部PNT1至PNT6中。即，第一虚设电极DE1可设置在第一绝缘开口部PNT1中，第二虚设电极DE2可设置在第二绝缘开口部PNT2中，第三虚设电极DE3可设置在第三绝缘开口部PNT3中，第四虚设电极DE4可设置在第四绝缘开口部PNT4中，第五虚设电极DE5可设置在第五绝缘开口部PNT5中，并且第六虚设电极DE6可设置在第六绝缘开口部PNT6中。
在绝缘开口部PNT1至PNT6中的每个中，虚设电极DE1至DE6中的每个可直接接触叠置的连接电极CNE。即，第一虚设电极DE1可在第一绝缘开口部PNT1中直接接触第一连接电极CNE1，第二虚设电极DE2可在第二绝缘开口部PNT2中直接接触第二连接电极CNE2，第三虚设电极DE3可在第三绝缘开口部PNT3中直接接触第三连接电极CNE3，第四虚设电极DE4可在第四绝缘开口部PNT4中直接接触第五连接电极CNE5，第五虚设电极DE5可在第五绝缘开口部PNT5中直接接触第四连接电极CNE4，并且第六虚设电极DE6可在第六绝缘开口部PNT6中直接接触第四连接电极CNE4。
如上所述，在第一连接导电层下方的上述发光元件ED聚集的区域中和/或在第二连接导电层下方的上述发光元件ED聚集的区域中，连接电极CNE很可能断裂。当连接电极CNE断裂时，可能从外部看到断裂的部分作为暗点，这可能导致显示装置10的显示缺陷。
然而，在根据本公开的一个或更多个实施例的显示装置10中，第三绝缘层PAS3采用了如下结构，在该结构中，第三绝缘层PAS3包括绝缘开口部PNT，并且连接电极CNE在绝缘开口部PNT中直接接触虚设电极DE。在该结构中，即使连接电极CNE中的任何一个断裂，也由于虚设电极DE与连接电极CNE的上表面或下表面直接接触，因此不会从外部看到暗点。另外，可以预先防止由于连接电极CNE的断裂而导致的发光元件ED的驱动故障。
图9是根据一个或更多个实施例的发光元件ED的示意性剖切图。
参照图9，发光元件ED可以是发光二极管。具体地，发光元件ED可以是具有纳米或微米范围内的尺寸并且由无机材料制成的无机发光二极管。当在彼此面对的两个电极之间在特定方向上形成电场时，发光元件ED可在形成极性的两个电极之间对准。
根据一个或更多个实施例的发光元件ED可在一个方向上延伸。发光元件ED的形状可以如圆柱体、棒、线、管等。然而，发光元件ED的形状不限于此，并且发光元件ED还可具有各种形状，所述各种形状包括多棱柱(诸如立方体、长方体或六方柱)以及在一方向上延伸并且具有部分地倾斜的外表面的形状。
发光元件ED可包括掺杂有任何导电类型(例如，p型或n型)的掺杂剂的半导体层。半导体层可从外部电源接收电信号并且发射特定波段的光。发光元件ED可包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。用于掺杂第一半导体层31的n型掺杂剂可以是Si、Ge、Sn等。
第二半导体层32设置在第一半导体层31上，且发光层36置于第二半导体层32与第一半导体层31之间。第二半导体层32可以是p型半导体。第二半导体层32可包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是从掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中选择的任何一种或更多种。用于掺杂第二半导体层32的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
虽然在附图中第一半导体层31和第二半导体层32中的每个由一个层构成，但本公开不限于此。第一半导体层31和第二半导体层32中的每个也可包括更多层，例如，根据发光层36的材料还可包括覆层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可包括设置在第一半导体层31与发光层36之间或第二半导体层32与发光层36之间的另一半导体层。设置在第一半导体层31与发光层36之间的半导体层可以是从掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和SLs(应变层超晶格)中选择的任何一种或更多种。设置在第二半导体层32与发光层36之间的半导体层可以是从掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中选择的任何一种或更多种。
发光层36设置在第一半导体层31与第二半导体层32之间。发光层36可包括具有单量子阱结构或多量子阱结构的材料。当发光层36包括具有多量子阱结构的材料时，发光层36可具有其中多个量子层和多个阱层交替地堆叠的结构。发光层36可根据经由第一半导体层31和第二半导体层32接收的电信号通过电子-空穴对的复合而发射光。发光层36可包括诸如AlGaN、AlGaInN或InGaN的材料。特别地，当发光层36具有其中量子层和阱层交替地堆叠的多量子阱结构时，量子层可包括诸如AlGaN或AlGaInN的材料，并且阱层可包括诸如GaN或AlInN的材料。
发光层36也可具有这样的结构，在该结构中，具有大能带隙的半导体材料和具有小能带隙的半导体材料交替地堆叠，或者发光层36可根据其发射的光的波段而包括不同的III族至V族半导体材料。从发光层36发射的光不限于蓝色波段中的光。在一些情况下，发光层36可发射红色或绿色波段中的光。
电极层37可以是欧姆连接电极。然而，本公开不限于此，并且电极层37也可以是肖特基连接电极。发光元件ED可包括至少一个电极层37。发光元件ED可包括一个或更多个电极层37，但本公开不限于此，并且也可省略电极层37。
当发光元件ED电连接到显示装置10中的电极或连接电极时，电极层37可减小发光元件ED与电极或连接电极之间的电阻。电极层37可包括导电金属或导电的金属氧化物。例如，电极层37可包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少任何一种。
绝缘膜38可设置在上述半导体层和电极层的外表面(例如，外围或周围表面)周围(可围绕上述半导体层和电极层的外表面)。例如，绝缘膜38可在至少发光层36的外表面(例如，外围或周围表面)周围(例如，可围绕至少发光层36的外表面)，但可使发光元件ED的在纵向方向上的两端暴露。另外，在与发光元件ED的至少一端相邻的区域中，绝缘膜38的上表面在剖面中可以是圆形的。
绝缘膜38可包括绝缘材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。虽然在附图中绝缘膜38被示出为单层，但本公开不限于此。在一个或更多个实施例中，绝缘膜38可形成为其中多个层堆叠的多层结构。
绝缘膜38可保护发光元件ED的半导体层和电极层。绝缘膜38可防止当发光层36直接接触将电信号传输到发光元件ED的电极时可能发生在发光层36中的电短路。另外，绝缘膜38可防止发光元件ED的发光效率的降低。
另外，可对绝缘膜38的外表面(例如，外围或周围表面)进行处理。发光元件ED可在其被分散在墨(例如，预定墨)中的状态下被喷涂到电极上，然后可对准。这里，绝缘膜38的表面可以是疏水处理或亲水处理的，使得发光元件ED在墨中保持分离，而不与其他相邻的发光元件ED聚集。
现在将参照其他附图描述制造显示装置的方法。
图10至图22是分别示出根据一个或更多个实施例的制造显示装置的方法的工艺步骤的剖视图。将参照图10至图22与图4至图8一起描述根据一个或更多个实施例的制造显示装置的方法。
首先，参照图4、图10和图11，在根据一个或更多个实施例的制造显示装置10的方法中，在每个子像素SPXn中，在基底SUB上放置多个电极RME(RME1和RME2)。电极RME1和RME2可在第一方向DR1上延伸以位于每个子像素SPXn的发射区域EMA和子区域SA中，并且电极RME1和RME2可在第二方向DR2上彼此间隔开。电极RME可电连接到稍后将描述的发光元件ED。然而，本公开不限于此。电极RME也可不电连接到发光元件ED。
第一电极RME1可分别设置在发射区域EMA的中央的左侧和右侧上，并且第二电极RME2可位于发射区域EMA的中央并且放置在第一电极RME1之间。
第一电极RME1可分别设置在第一堤图案BP1和第二堤图案BP2上，并且第二电极RME2可设置在第三堤图案BP3上。第一电极RME1和第二电极RME2可延伸超过堤层BNL以位于子区域SA的一部分和相应的子像素SPXn中。不同子像素SPXn的第一电极RME1和第二电极RME2可通过位于任何一个子像素SPXn的子区域SA中的分离部ROP彼此间隔开。电极RME中的每个可通过电极接触孔CTD或CTS直接接触第一导电图案CDP1或第二电压布线VL2，电极接触孔CTD或CTS位于发射区域EMA与子区域SA之间与堤层BNL叠置的部分中。电极RME可包括具有高反射率的导电材料。
更详细的描述已经参照图4、图7和图8给出，因此将被省略。
接下来，参照图12和图13，在过孔层VIA和电极RME上放置第一绝缘层PAS1’。第一绝缘层PAS1’可包括绝缘材料以保护电极RME，同时使不同的电极RME彼此绝缘。更详细的描述已经参照图4、图7和图8给出，因此将被省略。
接下来，参照图4和图14，形成堤层BNL。堤层BNL可放置在第一绝缘层PAS1’上。堤层BNL可包括在第一方向DR1和第二方向DR2上延伸的部分，并且堤层BNL可在每个子像素SPXn周围(例如，可围绕每个子像素SPXn)。堤层BNL可在每个子像素SPXn的发射区域EMA和子区域SA周围(例如，可围绕每个子像素SPXn的发射区域EMA和子区域SA)以将它们区分，并且堤层BNL可在显示区域DPA的最外围周围(例如，可围绕显示区域DPA的最外围)以将显示区域DPA和非显示区域NDA区分。堤层BNL可设置在整个显示区域DPA中以形成网格图案，并且在显示区域DPA中被堤层BNL暴露的区域可以是发射区域EMA和子区域SA。与堤图案BP1至BP3类似，堤层BNL可包括诸如聚酰亚胺的有机绝缘材料。
接下来，参照图4、图5和图14，在第一绝缘层PAS1’上放置发光元件ED。发光元件ED可放置在发射区域EMA中。发光元件ED可放置在堤图案BP1至BP3之间，并且可在第一方向DR1上彼此间隔开。在一个或更多个实施例中，发光元件ED可在一方向上延伸，并且每个发光元件ED的两端可分别放置在不同的电极RME上。
发光元件ED中的每个可包括沿着延伸方向设置的多个半导体层，并且半导体层可沿着平行于基底SUB的上表面的方向顺序地设置。然而，本公开不限于此。当发光元件ED中的每个具有不同的结构时，半导体层可在垂直于基底SUB的方向上设置。
放置在子像素SPXn中的发光元件ED可根据形成上述半导体层的材料而发射不同波段的光。然而，本公开不限于此，并且放置在子像素SPXn中的发光元件ED也可通过包括由相同材料制成的半导体层来发射相同颜色的光。
接下来，参照图4、图5、图6、图14和图15，在发光元件ED、第一绝缘层PAS1’和堤层BNL上放置第二绝缘层PAS2’。上述第一绝缘层PAS1’、第二绝缘层PAS2’和稍后将描述的第三绝缘层PAS3’中的每个可包括绝缘无机材料或绝缘有机材料。
接下来，参照图4、图5、图6和图16，形成第二绝缘层PAS2和第一绝缘层PAS1。可通过蚀刻上面参照图14描述的第二绝缘层PAS2’来形成第二绝缘层PAS2。蚀刻可以是干法蚀刻，但不限于此。
第二绝缘层PAS2包括图案部，图案部在堤图案BP1至BP3之间沿第一方向DR1延伸并且设置在发光元件ED上。图案部可部分地在发光元件ED的外表面(例如，外围或周围表面)周围(可部分地围绕发光元件ED的外表面)，并且可不覆盖发光元件ED的两侧或两端。在平面图中，图案部可在每个子像素SPXn中形成线性或岛状的图案。绝缘层PAS1和PAS2中的每个可包括多个接触部CT1和CT2，多个接触部CT1和CT2形成在其中连接电极CNE和电极RME连接的部分中。在图16中，堤层BNL也包括接触部CT1和CT2。然而，接触部CT1和CT2也可不形成在堤层BNL中，并且可形成在未设置堤层BNL的区域中。在这种情况下，接触部CT1和CT2可仅形成在绝缘层PAS1和PAS2中。
接下来，参照图17和图18，在第二绝缘层PAS2上形成第一连接导电层。
第一连接导电层可包括第一连接电极CNE1、第二连接电极CNE2和第四连接电极CNE4。如上所述，第一连接导电层可包括诸如ITO、IZO、ITZO或铝(Al)的导电材料。例如，连接电极CNE可包括透明导电材料，并且从发光元件ED发射的光可穿过连接电极CNE输出。第一连接导电层的第一连接电极CNE1、第二连接电极CNE2和第四连接电极CNE4可接触发光元件ED的被第二绝缘层PAS2的图案部暴露的端部。例如，第一连接电极CNE1和第二连接电极CNE2中的每个可接触发光元件ED的第一端，并且第四连接电极CNE4可接触发光元件ED的第二端。第一连接导电层还可包括虚设电极DE3和DE4。上面已经参照图4至图8描述了第一连接导电层的连接电极CNE1、CNE2和CNE4以及虚设电极DE3和DE4的布置，因此将省略它们的详细描述。
接下来，参照图4、图7、图8、图19和图20，在第一连接导电层上形成第三绝缘层PAS3’。第三绝缘层PAS3’可覆盖第一连接导电层的连接电极CNE1、CNE2和CNE4以及虚设电极DE3和DE4。
接下来，参照图4至图8、图21和图22，形成第三绝缘层PAS3。可通过蚀刻上面参照图19和图20描述的第三绝缘层PAS3’来形成第三绝缘层PAS3。蚀刻可以是干法蚀刻，但不限于此。
第三绝缘层PAS3可包括绝缘开口部PNT1至PNT6。
可在绝缘开口部PNT1至PNT6中分别设置虚设电极DE1至DE6。即，可在第一绝缘开口部PNT1中设置第一虚设电极DE1，可在第二绝缘开口部PNT2中设置第二虚设电极DE2，可在第三绝缘开口部PNT3中设置第三虚设电极DE3，可在第四绝缘开口部PNT4中设置第四虚设电极DE4，可在第五绝缘开口部PNT5中设置第五虚设电极DE5，并且可在第六绝缘开口部PNT6中设置第六虚设电极DE6。图21仅示意性地示出了第一虚设电极DE1和第二虚设电极DE2，而没有示出可与第一虚设电极DE1和第二虚设电极DE2设置在同一层并由与第一虚设电极DE1和第二虚设电极DE2相同的材料形成的第三连接电极CNE3和第五连接电极CNE5。图22也没有示出第三连接电极CNE3和第五连接电极CNE5。
在绝缘开口部PNT1至PNT6中的每个中，虚设电极DE1至DE6中的每个可直接接触叠置的连接电极CNE。即，第一虚设电极DE1可在第一绝缘开口部PNT1中直接接触第一连接电极CNE1，第二虚设电极DE2可在第二绝缘开口部PNT2中直接接触第二连接电极CNE2，第三虚设电极DE3可在第三绝缘开口部PNT3中直接接触第三连接电极CNE3，第四虚设电极DE4可在第四绝缘开口部PNT4中直接接触第五连接电极CNE5，第五虚设电极DE5可在第五绝缘开口部PNT5中直接接触第四连接电极CNE4，并且第六虚设电极DE6可在第六绝缘开口部PNT6中直接接触第四连接电极CNE4。
如上所述，在第一连接导电层下方的上述发光元件ED聚集的区域中和/或在第二连接导电层下方的上述发光元件ED聚集的区域中，连接电极CNE很可能断裂。当连接电极CNE断裂时，可能从外部看到断裂的部分作为暗点，这可能导致显示装置10的显示缺陷。
然而，在根据一个或更多个实施例的制造显示装置10的方法中，第三绝缘层PAS3采用了如下结构，在该结构中，第三绝缘层PAS3包括绝缘开口部PNT，并且连接电极CNE在绝缘开口部PNT中直接接触虚设电极DE。在该结构中，即使连接电极CNE中的任何一个断裂，也由于虚设电极DE与连接电极CNE的上表面或下表面直接接触，因此不会从外部看到暗点。另外，可以预先防止由于连接电极CNE的断裂而导致的发光元件ED的驱动故障。
在下文中，将描述显示装置10的其他实施例。
图23是根据一个或更多个实施例的子像素的平面图。
图23示出设置在像素的子像素中的多个电极、多个连接电极以及发光元件。
参照图23，根据当前实施例的显示装置与根据图4的显示装置的不同之处在于，根据当前实施例的显示装置包括多个连接电极CNE1_1、CNE2_1、CNE3_1和CNE4_1。第一连接电极CNE1_1可包括第1-1延伸部、第1-2延伸部和第1-3延伸部，第1-1延伸部沿着第一方向DR1延伸，第1-2延伸部从第1-1延伸部弯曲以在第二方向DR2上延伸，第1-3延伸部从第1-2延伸部弯曲以朝向第一方向DR1上的第二侧延伸。第1-1延伸部的在第一方向DR1上的第二侧上的端部可连接到电极接触孔CTD。第1-1延伸部和第1-3延伸部可与第二电极RME2叠置，并且第1-2延伸部可与第一电极RME1和第二电极RME2叠置。
第二连接电极CNE2_1可包括第2-1延伸部、第2-2延伸部、第2-3延伸部、第2-4延伸部和第2-5延伸部，第2-1延伸部沿着第一方向DR1延伸，第2-2延伸部从第2-1延伸部在第二方向DR2上弯曲以沿着第二方向DR2延伸，第2-3延伸部从第2-2延伸部在第一方向DR1上弯曲以沿着第一方向DR1延伸，第2-4延伸部从第2-3延伸部在第二方向DR2上弯曲以沿着第二方向DR2延伸，第2-5延伸部从第2-4延伸部在第一方向DR1上弯曲以沿着第一方向DR1延伸。第2-1延伸部可与第一电极RME1叠置，第2-2延伸部可与第一电极RME1和第二电极RME2叠置，第2-3延伸部可与第二电极RME2叠置，第2-4延伸部可与第一电极RME1和第二电极RME2叠置，并且第2-5延伸部可与第二电极RME2叠置。第2-5延伸部可连接到电极接触孔CTS。
第三连接电极CNE3_1可包括第3-1延伸部、第3-2延伸部、第3-3延伸部、第3-4延伸部和第3-5延伸部，第3-1延伸部沿着第一方向DR1延伸，第3-2延伸部从第3-1延伸部弯曲以沿着第二方向DR2延伸，第3-3延伸部从第3-2延伸部弯曲以沿着第一方向DR1延伸，第3-4延伸部从第3-3延伸部在第二方向DR2上弯曲以沿着第二方向DR2延伸，第3-5延伸部从第3-4延伸部在第一方向DR1上弯曲以沿着第一方向DR1延伸。
在平面图中，第3-1延伸部可设置在第1-1延伸部与第1-3延伸部之间；在平面图中，第3-3延伸部可设置在第1-3延伸部与第2-1延伸部之间；并且在平面图中，第3-5延伸部可设置在第2-1延伸部与第2-3延伸部之间。第3-1延伸部可与第一电极RME1叠置，第3-2延伸部可与第一电极RME1和第二电极RME2叠置，第3-3延伸部可与同第1-3延伸部叠置的第二电极RME2叠置，第3-4延伸部可与第一电极RME1和第二电极RME2叠置，并且第3-5延伸部可与同第2-3延伸部叠置的第二电极RME2叠置。
第四连接电极CNE4_1可包括第4-1延伸部和第4-2延伸部，第4-1延伸部沿着第一方向DR1延伸，第4-2延伸部从第4-1延伸部在第二方向DR2上弯曲以沿着第二方向DR2延伸。第4-1延伸部可与第一电极RME1叠置，并且第4-2延伸部可与第一电极RME1和第二电极RME2叠置。第4-1延伸部可设置在第2-3延伸部与第2-5延伸部之间。
发光元件ED可设置在第1-1延伸部与第3-1延伸部之间、第3-1延伸部与第1-3延伸部之间、第3-3延伸部与第2-1延伸部之间、第2-1延伸部与第3-5延伸部之间、第2-3延伸部与第4-1延伸部之间、以及第4-1延伸部与第2-5延伸部之间。
虚设电极DEa_1和DEb_1可设置在第1-1延伸部的在第一方向DR1上的第一侧上的端部、第1-3延伸部的在第一方向DR1上的第一侧上的端部、第2-1延伸部的在第一方向DR1上的第二侧上的端部、第2-3延伸部的在第一方向DR1上的第二侧上的端部、第2-3延伸部的在第一方向DR1上的第一侧上的端部、第2-5延伸部的在第一方向DR1上的第一侧上的端部、第3-1延伸部的在第一方向DR1上的第二侧上的端部、第3-3延伸部的在第一方向DR1上的第二侧上的端部、第3-3延伸部的在第一方向DR1上的第一侧上的端部、第3-5延伸部的在第一方向DR1上的第一侧上的端部、以及第4-1延伸部的在第一方向DR1上的第二侧上的端部处。
如上所述，在第一连接导电层下方的上述发光元件ED聚集的区域中和/或在第二连接导电层下方的上述发光元件ED聚集的区域中，连接电极CNE很可能断裂。当连接电极CNE1_1、CNE2_1、CNE3_1或CNE4_1断裂时，可能从外部看到断裂的部分作为暗点，这可能导致显示装置的显示缺陷。
然而，同样在根据当前实施例的显示装置中，第三绝缘层PAS3(见图6)采用了如下结构，在该结构中，第三绝缘层PAS3包括其中设置有虚设电极DEa_1和DEb_1的绝缘开口，并且连接电极CNE1_1、CNE2_1、CNE3_1和CNE4_1在绝缘开口中直接接触虚设电极DEa_1和DEb_1。在该结构中，即使连接电极CNE1_1、CNE2_1、CNE3_1和CNE4_1中的任何一个断裂，也由于虚设电极DEa_1或DEb_1与连接电极CNE1_1、CNE2_1、CNE3_1或CNE4_1的上表面或下表面直接接触，因此不会从外部看到暗点。另外，可以预先防止由于连接电极CNE1_1、CNE2_1、CNE3_1或CNE4_1的断裂而导致的发光元件ED的驱动故障。
图24是根据一个或更多个实施例的子像素的平面图。
参照图24，根据当前实施例的显示装置与根据图23的显示装置的不同之处在于，根据当前实施例的显示装置还包括第五连接电极CNE5_1，并且第四连接电极CNE4_2还包括第4-3延伸部、第4-4延伸部和第4-5延伸部。
更具体地，第四连接电极CNE4_2还可包括第4-3延伸部、第4-4延伸部和第4-5延伸部，第4-3延伸部从第4-2延伸部在第一方向DR1上弯曲以沿着第一方向DR1延伸，第4-4延伸部从第4-3延伸部在第二方向DR2上弯曲以沿着第二方向DR2延伸，第4-5延伸部从第4-4延伸部在第一方向DR1上弯曲以在第一方向DR1上延伸。第4-3延伸部可与同第2-5延伸部叠置的第二电极RME2叠置，第4-4延伸部可与第一电极RME1和第二电极RME2叠置，并且第4-5延伸部可与第二电极RME2叠置。第五连接电极CNE5_1可包括第5-1延伸部和第5-2延伸部，第5-1延伸部沿着第一方向DR1延伸，第5-2延伸部从第5-1延伸部在第二方向DR2上弯曲以沿着第二方向DR2延伸。在平面图中，第5-1延伸部可设置在第4-3延伸部与第4-5延伸部之间，并且第5-2延伸部的端部可连接到电极接触孔CTS。
发光元件ED还可设置在第4-3延伸部与第5-1延伸部之间以及第5-1延伸部与第4-5延伸部之间。
虚设电极DEa_2和DEb_2可设置在如图23中示出的虚设电极DEa_1和DEb_1所设置的位置处，并且虚设电极DEa_2和DEb_2还可设置在第4-3延伸部的在第一方向DR1上的第二侧上的端部、第4-3延伸部的在第一方向DR1上的第一侧上的端部、第4-5延伸部的在第一方向DR1上的第一侧上的端部、以及第5-1延伸部的在第一方向DR1上的第二侧上的端部处。
如上所述，在第一连接导电层下方的上述发光元件ED聚集的区域中和/或在第二连接导电层下方的上述发光元件ED聚集的区域中，连接电极CNE很可能断裂。当连接电极CNE1_1、CNE2_1、CNE3_1、CNE4_2或CNE5_1断裂时，可能从外部看到断裂的部分作为暗点，这可能导致显示装置的显示缺陷。
然而，同样在根据当前实施例的显示装置中，第三绝缘层PAS3(见图6)采用了如下结构，在该结构中，第三绝缘层PAS3包括其中设置有虚设电极DEa_2和DEb_2的绝缘开口，并且连接电极CNE1_1、CNE2_1、CNE3_1、CNE4_2和CNE5_1在绝缘开口中直接接触虚设电极DEa_2和DEb_2。在该结构中，即使连接电极CNE1_1、CNE2_1、CNE3_1、CNE4_2和CNE5_1中的任何一个断裂，也由于虚设电极DEa_2或DEb_2与连接电极CNE1_1、CNE2_1、CNE3_1、CNE4_2或CNE5_1的上表面或下表面直接接触，因此不会从外部看到暗点。另外，可以预先防止由于连接电极CNE1_1、CNE2_1、CNE3_1、CNE4_2或CNE5_1的断裂而导致的发光元件ED的驱动故障。
图25是根据一个或更多个实施例的子像素的平面图。
参照图25，根据当前实施例的显示装置与根据图23的显示装置的不同之处在于，第二连接电极CNE2_2仅包括第2-1延伸部和第2-2延伸部，并且不包括第四连接电极CNE4_1。
虚设电极DEa_3和DEb_3可分别设置在第1-1延伸部的在第一方向DR1上的第一侧上的端部、第1-3延伸部的在第一方向DR1上的第一侧上的端部、第2-1延伸部的在第一方向DR1上的第二侧上的端部、第3-1延伸部的在第一方向DR1上的第二侧上的端部、第3-3延伸部的在第一方向DR1上的第二侧上的端部、第3-3延伸部的在第一方向DR1上的第一侧上的端部、以及第3-5延伸部的在第一方向DR1上的第一侧上的端部处。
上面已经参照图23描述了其他元件和特征，因此将省略它们的详细描述。
图26是根据一个或更多个实施例的子像素的平面图。
参照图26，根据当前实施例的显示装置与根据图24和图25的显示装置的不同之处在于，第一连接电极CNE1_2仅包括第1-1延伸部，并且第三连接电极CNE3_2仅包括第3-1延伸部、第3-2延伸部和第3-3延伸部。更具体地，根据当前实施例的显示装置还可包括第六连接电极CNE6和第七连接电极CNE7。第六连接电极CNE6可包括第6-1延伸部、第6-2延伸部和第6-3延伸部，第6-1延伸部沿着第一方向DR1延伸，第6-2延伸部从第6-1延伸部在第二方向DR2上弯曲以沿着第二方向DR2延伸，第6-3延伸部从第6-2延伸部在第一方向DR1上弯曲以沿着第一方向DR1延伸。第七连接电极CNE7可包括第7-1延伸部、第7-2延伸部和第7-3延伸部，第7-1延伸部沿着第一方向DR1延伸，第7-2延伸部从第7-1延伸部在第二方向DR2上弯曲以沿着第二方向DR2延伸，第7-3延伸部从第7-2延伸部在第一方向DR1上弯曲以沿着第一方向DR1延伸。
第6-1延伸部可与第一电极RME1叠置，第6-2延伸部可与第一电极RME1和第二电极RME2叠置，并且第6-3延伸部可与同第3-3延伸部叠置的第二电极RME2叠置。第7-1延伸部可与第一电极RME1叠置，第7-2延伸部可与第一电极RME1和第二电极RME2叠置，并且第7-3延伸部可与第二电极RME2叠置。
在平面图中，第6-1延伸部可设置在第3-1延伸部与第3-3延伸部之间；并且在平面图中，第6-3延伸部可设置在第3-3延伸部与第7-1延伸部之间。在平面图中，第7-1延伸部可设置在第6-3延伸部与第5-1延伸部之间。
发光元件ED可设置在第1-1延伸部与第3-1延伸部之间、第6-1延伸部与第3-3延伸部之间、第3-3延伸部与第6-3延伸部之间、第6-3延伸部与第7-1延伸部之间、以及第5-1延伸部与第7-3延伸部之间。
虚设电极DEa_4和DEb_4可设置在第3-1延伸部的在第一方向DR1上的第二侧上的端部、第3-3延伸部的在第一方向DR1上的第二侧上的端部、第6-1延伸部的在第一方向DR1上的第一侧上的端部、第6-3延伸部的在第一方向DR1上的第一侧上的端部、第7-1延伸部的在第一方向DR1上的第一侧上的端部、第7-3延伸部的在第一方向DR1上的第一侧上的端部、以及第5-1延伸部的在第一方向DR1上的第二侧上的端部处。
如上所述，在第一连接导电层下方的上述发光元件ED聚集的区域中和/或在第二连接导电层下方的上述发光元件ED聚集的区域中，连接电极CNE很可能断裂。当连接电极CNE1_2、CNE3_2、CNE5_1、CNE6或CNE7断裂时，可能从外部看到断裂的部分作为暗点，这可能导致显示装置的显示缺陷。
然而，同样在根据当前实施例的显示装置中，第三绝缘层PAS3(见图6)采用了如下结构，在该结构中，第三绝缘层PAS3包括其中设置有虚设电极DEa_4和DEb_4的绝缘开口，并且连接电极CNE1_2、CNE3_2、CNE5_1、CNE6和CNE7在绝缘开口中直接接触虚设电极DEa_4和DEb_4。在该结构中，即使连接电极CNE1_2、CNE3_2、CNE5_1、CNE6和CNE7中的任何一个断裂，也由于虚设电极DEa_4或DEb_4与连接电极CNE1_2、CNE3_2、CNE5_1、CNE6或CNE7的上表面或下表面直接接触，因此不会从外部看到暗点。另外，可以预先防止由于连接电极CNE1_2、CNE3_2、CNE5_1、CNE6或CNE7的断裂而导致的发光元件ED的驱动故障。
图27是根据一个或更多个实施例的子像素的平面图。
参照图27，根据当前实施例的显示装置与根据图23的显示装置的不同之处在于，第三连接电极CNE3_3仅包括第3-1延伸部、第3-2延伸部和第3-3延伸部，并且第三连接电极CNE3_3还包括从第3-2延伸部朝向第一方向DR1上的第二侧延伸的分支部，并且第六连接电极CNE6_1的第6-3延伸部连接到电极接触孔CTD。分支部可连接到电极接触孔CTS。
第6-1延伸部可与同第1-3延伸部叠置的第二电极RME2叠置，并且第3-1延伸部和第3-3延伸部中的每个可与第一电极RME1叠置。
发光元件ED可设置在第1-1延伸部与第3-1延伸部之间、第3-1延伸部与第1-3延伸部之间、第6-1延伸部与第3-3延伸部之间、以及第3-3延伸部与第6-3延伸部之间。
虚设电极DEa_5和DEb_5可设置在第1-3延伸部的在第一方向DR1上的第一侧上的端部、第3-1延伸部的在第一方向DR1上的第二侧上的端部、第3-3延伸部的在第一方向DR1上的第二侧上的端部、第6-1延伸部的在第一方向DR1上的第一侧上的端部、以及第6-3延伸部的在第一方向DR1上的第一侧上的端部处。
如上所述，在第一连接导电层下方的上述发光元件ED聚集的区域中和/或在第二连接导电层下方的上述发光元件ED聚集的区域中，连接电极CNE很可能断裂。当连接电极CNE1_1、CNE3_3或CNE6_1断裂时，可能从外部看到断裂的部分作为暗点，这可能导致显示装置的显示缺陷。
然而，同样在根据当前实施例的显示装置中，第三绝缘层PAS3(见图6)采用了如下结构，在该结构中，第三绝缘层PAS3包括其中设置有虚设电极DEa_5和DEb_5的绝缘开口，并且连接电极CNE1_1、CNE3_3和CNE6_1在绝缘开口中直接接触虚设电极DEa_5和DEb_5。在该结构中，即使连接电极CNE1_1、CNE3_3和CNE6_1中的任何一个断裂，也由于虚设电极DEa_5或DEb_5与连接电极CNE1_1、CNE3_3或CNE6_1的上表面或下表面直接接触，因此不会从外部看到暗点。另外，可以预先防止由于连接电极CNE1_1、CNE3_3或CNE6_1的断裂而导致的发光元件ED的驱动故障。
图28是根据一个或更多个实施例的子像素的平面图。
参照图28，根据当前实施例的显示装置与根据图27的显示装置的不同之处在于，第三连接电极CNE3_3的第3-2延伸部从第3-1延伸部的在第一方向DR1上的第一侧上的端部在第二方向DR2上延伸，并且连接到第3-3延伸部的在第一方向DR1上的第一侧上的端部，并且根据当前实施例的显示装置还包括第七连接电极CNE7_1和第八连接电极CNE8，而不包括第六连接电极CNE6_1。
图26的第七连接电极CNE7可应用于第七连接电极CNE7_1。第7-1延伸部可与第一电极RME1叠置，第7-2延伸部可与第一电极RME1和第二电极RME2叠置，并且第7-3延伸部可与第二电极RME2叠置。第八连接电极CNE8可包括第8-1延伸部、第8-2延伸部和第8-3延伸部，第8-1延伸部沿着第一方向DR1延伸，第8-2延伸部从第8-1延伸部在第二方向DR2上弯曲以在第二方向DR2上延伸，第8-3延伸部从第8-2延伸部在第一方向DR1上弯曲以在第一方向DR1上延伸。第8-3延伸部可超过第8-2延伸部朝向第一方向DR1上的第二侧进一步延伸，并且第8-3延伸部的超过第8-2延伸部朝向第一方向DR1上的第二侧进一步延伸的部分可连接到电极接触孔CTS。
第3-1延伸部可设置在第1-1延伸部与第8-1延伸部之间，第3-3延伸部可设置在第8-1延伸部与第1-3延伸部之间，第8-1延伸部可设置在第3-1延伸部与第3-3延伸部之间，第8-3延伸部可设置在第7-1延伸部与第7-3延伸部之间，并且第7-1延伸部可设置在第1-3延伸部与第8-3延伸部之间。
第3-3延伸部和第1-3延伸部可与相同的第二电极RME2叠置，第3-1延伸部和第8-1延伸部可与相同的第一电极RME1叠置，并且第7-1延伸部和第8-3延伸部可与相同的第一电极RME1叠置。
发光元件ED可设置在第1-1延伸部与第3-1延伸部之间、第8-1延伸部与第3-3延伸部之间、第1-3延伸部与第7-1延伸部之间、以及第8-3延伸部与第7-3延伸部之间。
虚设电极DEa_6和DEb_6可设置在第1-1延伸部的在第一方向DR1上的第一侧上的端部、第3-1延伸部的在第一方向DR1上的第一侧上的端部、第8-1延伸部的在第一方向DR1上的第二侧上的端部、第3-3延伸部的在第一方向DR1上的第一侧上的端部、第1-3延伸部的在第一方向DR1上的第一侧上的端部、第7-1延伸部的在第一方向DR1上的第一侧上的端部、第8-3延伸部的在第一方向DR1上的第二侧上的端部、以及第7-3延伸部的在第一方向DR1上的第一侧上的端部处。
如上所述，在第一连接导电层下方的上述发光元件ED聚集的区域中和/或在第二连接导电层下方的上述发光元件ED聚集的区域中，连接电极CNE很可能断裂。当连接电极CNE1_1、CNE3_3、CNE7_1或CNE8断裂时，可能从外部看到断裂的部分作为暗点，这可能导致显示装置的显示缺陷。
然而，同样在根据当前实施例的显示装置中，第三绝缘层PAS3(见图6)采用了如下结构，在该结构中，第三绝缘层PAS3包括其中设置有虚设电极DEa_6和DEb_6的绝缘开口，并且连接电极CNE1_1、CNE3_3、CNE7_1和CNE8在绝缘开口中直接接触虚设电极DEa_6和DEb_6。在该结构中，即使连接电极CNE1_1、CNE3_3、CNE7_1和CNE8中的任何一个断裂，也由于虚设电极DEa_6或DEb_6与连接电极CNE1_1、CNE3_3、CNE7_1或CNE8的上表面或下表面直接接触，因此不会从外部看到暗点。另外，可以预先防止由于连接电极CNE1_1、CNE3_3、CNE7_1或CNE8的断裂而导致的发光元件ED的驱动故障。
然而，应当理解的是，本公开的实施例的方面和特征不限于本文中阐述的方面和特征。通过参照权利要求以及权利要求中包括的权利要求的功能等同物，本公开的上述和其他方面对于本公开所属领域的普通技术人员将变得更加清楚。

Claims (13)

1.一种显示装置，所述显示装置包括：
基底；
第一电极和第二电极，在所述基底上，沿着第一方向彼此平行地延伸，并且在与所述第一方向相交的第二方向上彼此间隔开；
多个发光元件，在所述第一电极和所述第二电极上；
第一绝缘层，部分地覆盖所述多个发光元件的上表面；
第一连接电极，在所述多个发光元件和所述第一绝缘层上，所述第一连接电极与所述多个发光元件中的每个发光元件的一端接触；
第二绝缘层，在所述第一连接电极上；
第二连接电极，在所述第二绝缘层上，所述第二连接电极与所述多个发光元件中的每个发光元件的另一端接触；以及
第一虚设电极，在所述基底的厚度方向上与所述第一连接电极叠置。
2.根据权利要求1所述的显示装置，其中，所述第一虚设电极与所述第二连接电极处于同一层，并且所述第一虚设电极包括与所述第二连接电极的材料相同的材料。
3.根据权利要求2所述的显示装置，其中，所述第二绝缘层包括使所述第一连接电极的上表面部分地暴露的第一绝缘孔，并且所述第一虚设电极通过所述第一绝缘孔与所述第一连接电极的所述上表面直接接触。
4.根据权利要求3所述的显示装置，其中，所述第一虚设电极与所述第二连接电极电绝缘。
5.根据权利要求4所述的显示装置，其中，所述第一虚设电极在所述基底的所述厚度方向上与所述多个发光元件叠置。
6.根据权利要求4所述的显示装置，其中，所述第一虚设电极位于所述第一连接电极的在所述第一方向上的第一侧上的端部处。
7.根据权利要求1所述的显示装置，其中，所述第一连接电极在所述基底的所述厚度方向上与所述第一电极叠置，并且所述第二连接电极在所述基底的所述厚度方向上与所述第二电极叠置。
8.根据权利要求3所述的显示装置，其中，所述第二连接电极朝向所述第一方向上的第二侧延伸。
9.根据权利要求8所述的显示装置，所述显示装置还包括第三连接电极，所述第三连接电极与所述第一连接电极处于同一层，并且所述第三连接电极在所述第二方向上与所述第二连接电极的朝向所述第一方向上的所述第二侧延伸的部分间隔开。
10.根据权利要求9所述的显示装置，其中，所述第二连接电极的朝向所述第一方向上的所述第二侧延伸的所述部分和所述第三连接电极与所述多个发光元件的端部接触。
11.根据权利要求10所述的显示装置，所述显示装置还包括第二虚设电极，所述第二虚设电极在所述基底的所述厚度方向上与所述第二连接电极的朝向所述第一方向上的所述第二侧延伸的所述部分叠置。
12.根据权利要求11所述的显示装置，其中，所述第二虚设电极与所述第一连接电极处于同一层，并且所述第二虚设电极包括与所述第一连接电极的材料相同的材料。
13.根据权利要求12所述的显示装置，其中，在平面图中，所述第二虚设电极在所述第一连接电极与所述第三连接电极之间。
CN202310702634.0A 2022-07-28 2023-06-14 显示装置 Pending CN117476836A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220093756A KR20240017198A (ko) 2022-07-28 2022-07-28 표시 장치 및 이의 제조 방법
KR10-2022-0093756 2022-07-28

Publications (1)

Publication Number Publication Date
CN117476836A true CN117476836A (zh) 2024-01-30

Family

ID=89636759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310702634.0A Pending CN117476836A (zh) 2022-07-28 2023-06-14 显示装置

Country Status (3)

Country Link
US (1) US20240038937A1 (zh)
KR (1) KR20240017198A (zh)
CN (1) CN117476836A (zh)

Also Published As

Publication number Publication date
KR20240017198A (ko) 2024-02-07
US20240038937A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
CN113497080A (zh) 显示装置
US11830885B2 (en) Display device
CN116057614A (zh) 显示装置
CN117476836A (zh) 显示装置
CN219513108U (zh) 显示装置
EP4167283A1 (en) Display device
US20230275189A1 (en) Display device
US20230197764A1 (en) Display device
US20220302178A1 (en) Display device and method of manufacturing the same
US20230163247A1 (en) Light emitting element and display device including the same
EP4207278A1 (en) Display device
US20230120255A1 (en) Display device
US20230016834A1 (en) Display device
US20230207610A1 (en) Display device
US20230261142A1 (en) Display device
US20220293671A1 (en) Display device
KR20230014038A (ko) 표시 장치
KR20230112771A (ko) 표시 장치 및 그 제조 방법
KR20230118212A (ko) 표시 장치 및 이의 제조 방법
CN116544258A (zh) 显示设备
KR20230120152A (ko) 표시 장치
KR20230092055A (ko) 표시 장치
KR20230121656A (ko) 표시 장치
KR20220170386A (ko) 표시 장치
CN117637797A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication