KR20230121656A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20230121656A KR20230121656A KR1020220018216A KR20220018216A KR20230121656A KR 20230121656 A KR20230121656 A KR 20230121656A KR 1020220018216 A KR1020220018216 A KR 1020220018216A KR 20220018216 A KR20220018216 A KR 20220018216A KR 20230121656 A KR20230121656 A KR 20230121656A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- light emitting
- disposed
- electrodes
- connection
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 claims description 123
- 238000005192 partition Methods 0.000 claims description 37
- 239000010410 layer Substances 0.000 description 389
- 229920006225 ethylene-methyl acrylate Polymers 0.000 description 102
- 101100192829 Arabidopsis thaliana PXC1 gene Proteins 0.000 description 73
- 101100192830 Arabidopsis thaliana PXC2 gene Proteins 0.000 description 72
- 239000004065 semiconductor Substances 0.000 description 59
- 101150080924 CNE1 gene Proteins 0.000 description 58
- 101100198313 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RME1 gene Proteins 0.000 description 42
- 101150105468 rme-6 gene Proteins 0.000 description 36
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 28
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 28
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 28
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 27
- 101150038023 PEX1 gene Proteins 0.000 description 27
- 101150014555 pas-1 gene Proteins 0.000 description 27
- 101000623895 Bos taurus Mucin-15 Proteins 0.000 description 23
- 239000000463 material Substances 0.000 description 18
- 230000000149 penetrating effect Effects 0.000 description 17
- 239000000758 substrate Substances 0.000 description 17
- 101100528457 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RMP1 gene Proteins 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 15
- 125000001731 2-cyanoethyl group Chemical group [H]C([H])(*)C([H])([H])C#N 0.000 description 13
- 102100030234 Homeobox protein cut-like 1 Human genes 0.000 description 13
- 101000726740 Homo sapiens Homeobox protein cut-like 1 Proteins 0.000 description 13
- 101000761460 Homo sapiens Protein CASP Proteins 0.000 description 13
- 239000011810 insulating material Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 102100026620 E3 ubiquitin ligase TRAF3IP2 Human genes 0.000 description 9
- 101710140859 E3 ubiquitin ligase TRAF3IP2 Proteins 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 101150056821 spx1 gene Proteins 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 102100030231 Homeobox protein cut-like 2 Human genes 0.000 description 6
- 101000726714 Homo sapiens Homeobox protein cut-like 2 Proteins 0.000 description 6
- 101000726742 Rattus norvegicus Homeobox protein cut-like 1 Proteins 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 5
- 101000777470 Mus musculus C-C motif chemokine 4 Proteins 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- -1 InGaN Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 101150036141 SPX3 gene Proteins 0.000 description 2
- 101150081544 Slc37a3 gene Proteins 0.000 description 2
- 102100038952 Sugar phosphate exchanger 3 Human genes 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 101150091285 spx2 gene Proteins 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
표시 장치가 제공된다. 표시 장치는 제1 방향으로 연장되고 서로 제2 방향으로 이격된 복수의 전극들을 포함하는 제1 전극 그룹, 상기 제1 전극 그룹의 상기 전극들과 각각 상기 제1 방향으로 이격되고, 서로 상기 제2 방향으로 이격된 복수의 전극들을 포함하는 제2 전극 그룹, 상기 제2 방향으로 이격된 상기 전극들 상에 배치된 복수의 발광 소자들, 상기 제1 전극 그룹의 상기 전극들 중 어느 하나 상에 배치되고 상기 제1 방향으로 연장된 제1 연결 전극과 제2 연결 전극, 상기 제1 전극 그룹의 상기 전극들 중 어느 하나, 및 상기 제2 전극 그룹의 상기 전극들 중 어느 하나 상에 배치되고 상기 제1 방향으로 연장된 제3 연결 전극과 제4 연결 전극, 및 상기 제2 전극 그룹의 상기 전극들 중 상기 제2 방향으로 인접한 두 전극들 상에 배치되고 상기 제1 연결 전극 및 상기 제2 연결 전극과 상기 제1 방향으로 이격된 제5 연결 전극을 포함하고, 상기 제1 내지 제5 연결 전극들 각각은 상기 발광 소자들 중 적어도 어느 하나와 접촉하고, 상기 제1 연결 전극, 상기 제2 연결 전극, 및 상기 제5 연결 전극은 각각 상기 제3 연결 전극과 상기 제4 연결 전극 사이에 배치된다.
Description
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 발광 소자를 포함하는 자발광 표시 장치가 있다. 자발광 표시 장치는 발광 소자로서 유기물을 발광 물질로 이용하는 유기 발광 표시 장치, 또는 무기물을 발광 물질로 이용하는 무기 발광 표시 장치 등이 있다.
본 발명이 해결하고자 하는 과제는 신규한 전극 및 발광 소자 배치 구조를 갖는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 방향으로 연장되고 서로 제2 방향으로 이격된 복수의 전극들을 포함하는 제1 전극 그룹, 상기 제1 전극 그룹의 상기 전극들과 각각 상기 제1 방향으로 이격되고, 서로 상기 제2 방향으로 이격된 복수의 전극들을 포함하는 제2 전극 그룹, 상기 제2 방향으로 이격된 상기 전극들 상에 배치된 복수의 발광 소자들, 상기 제1 전극 그룹의 상기 전극들 중 어느 하나 상에 배치되고 상기 제1 방향으로 연장된 제1 연결 전극과 제2 연결 전극, 상기 제1 전극 그룹의 상기 전극들 중 어느 하나, 및 상기 제2 전극 그룹의 상기 전극들 중 어느 하나 상에 배치되고 상기 제1 방향으로 연장된 제3 연결 전극과 제4 연결 전극, 및 상기 제2 전극 그룹의 상기 전극들 중 상기 제2 방향으로 인접한 두 전극들 상에 배치되고 상기 제1 연결 전극 및 상기 제2 연결 전극과 상기 제1 방향으로 이격된 제5 연결 전극을 포함하고, 상기 제1 내지 제5 연결 전극들 각각은 상기 발광 소자들 중 적어도 어느 하나와 접촉하고, 상기 제1 연결 전극, 상기 제2 연결 전극, 및 상기 제5 연결 전극은 각각 상기 제3 연결 전극과 상기 제4 연결 전극 사이에 배치된다.
상기 제5 연결 전극의 상기 제2 방향으로 측정된 폭은 상기 제1 연결 전극, 상기 제2 연결 전극, 상기 제3 연결 전극, 및 상기 제4 연결 전극의 상기 제2 방향으로 측정된 폭보다 클 수 있다.
상기 제3 연결 전극, 및 상기 제4 연결 전극의 상기 제1 방향으로 측정된 길이는 상기 제1 연결 전극, 상기 제2 연결 전극, 및 상기 제5 연결 전극의 상기 제1 방향으로 측정된 길이보다 클 수 있다.
상기 제1 방향 및 상기 제2 방향으로 연장된 부분을 포함하여 상기 발광 소자들이 배치된 발광 영역을 둘러싸는 뱅크층을 더 포함하고, 상기 제1 연결 전극 및 상기 제2 연결 전극은 상기 발광 영역으로부터 상기 제1 방향으로 연장되어 상기 뱅크층을 넘어 배치될 수 있다.
상기 제1 전극 그룹은 제1 전극, 상기 제1 전극과 상기 제2 방향의 일 측으로 이격된 제2 전극, 상기 제1 전극과 상기 제2 방향의 타 측으로 이격된 제3 전극, 및 상기 제2 전극과 상기 제2 방향의 일 측으로 이격된 제4 전극을 포함하고, 상기 제2 전극 그룹은 상기 제1 전극과 상기 제1 방향으로 이격된 제5 전극, 상기 제2 전극과 상기 제1 방향으로 이격된 제6 전극, 상기 제3 전극과 상기 제1 방향으로 이격된 제7 전극, 및 상기 제4 전극과 상기 제1 방향으로 이격된 제8 전극을 포함할 수 있다.
상기 제1 연결 전극은 상기 제1 전극 상에 배치되고, 상기 제2 연결 전극은 상기 제2 전극 상에 배치되고, 상기 제3 연결 전극은 상기 제3 전극 및 상기 제7 전극 상에 배치되고, 상기 제4 연결 전극은 상기 제4 전극 및 상기 제8 전극 상에 배치되며, 상기 제5 연결 전극은 상기 제5 전극 및 상기 제6 전극 상에 배치될 수 있다.
상기 제1 방향으로 연장되고 서로 상기 제2 방향으로 이격된 제1 격벽과 제2 격벽, 및 상기 제1 격벽과 상기 제2 격벽 사이에 배치된 제3 격벽을 더 포함하고, 상기 발광 소자들은 상기 제1 격벽과 상기 제3 격벽 사이, 또는 상기 제3 격벽과 상기 제2 격벽 사이에 배치될 수 있다.
상기 제1 전극, 상기 제2 전극, 상기 제5 전극 및 상기 제6 전극은 상기 제3 격벽과 중첩하고, 상기 제3 전극 및 상기 제7 전극은 상기 제1 격벽과 중첩하며, 상기 제4 전극 및 상기 제8 전극은 상기 제2 격벽과 중첩할 수 있다.
상기 발광 소자는 상기 제1 전극 및 상기 제3 전극 상에 배치된 제1 발광 소자, 상기 제2 전극 및 상기 제4 전극 상에 배치된 제2 발광 소자, 상기 제5 전극 및 상기 제7 전극 상에 배치된 제3 발광 소자, 및 상기 제6 전극 및 상기 제8 전극 상에 배치된 제4 발광 소자를 포함할 수 있다.
상기 제1 발광 소자 및 상기 제2 발광 소자는 제1 단부가 상기 제2 방향의 상기 타 측을 향하도록 배치되고, 상기 제3 발광 소자 및 상기 제4 발광 소자는 제1 단부가 상기 제2 방향의 상기 일 측을 향하도록 배치될 수 있다.
상기 제1 연결 전극은 상기 제1 발광 소자의 제1 단부와 접촉하고, 상기 제2 연결 전극은 상기 제2 발광 소자의 제2 단부와 접촉하고, 상기 제3 연결 전극은 상기 제1 발광 소자의 제2 단부 및 상기 제3 발광 소자의 제1 단부와 접촉하고, 상기 제4 연결 전극은 상기 제2 발광 소자의 제1 단부 및 상기 제4 발광 소자의 제2 단부와 접촉하며, 상기 제5 연결 전극은 상기 제3 발광 소자의 제2 단부 및 상기 제4 발광 소자의 제1 단부와 접촉할 수 있다.
상기 제2 방향으로 연장되고 서로 상기 제1 방향으로 이격된 제1 신호 배선 및 제2 신호 배선을 더 포함하고, 상기 제1 전극 그룹 및 상기 제2 전극 그룹의 상기 전극들 각각은 상기 제1 신호 배선 또는 상기 제2 신호 배선과 전기적으로 연결될 수 있다.
상기 제2 방향으로 인접한 두 전극들 중 어느 하나는 상기 제1 신호 배선과 전기적으로 연결되고 다른 하나는 상기 제2 신호 배선과 전기적으로 연결될 수 있다.
상기 제1 전극 그룹 및 상기 제2 전극 그룹의 전극들 중 상기 제1 방향으로 나란한 한 쌍의 전극들은 하나의 전극 페어를 구성하고, 상기 전극 페어의 전극들 중 하나는 상기 제1 신호 배선과 전기적으로 연결되고 다른 하나는 상기 제2 신호 배선과 전기적으로 연결될 수 있다.
상기 제1 연결 전극, 상기 제2 연결 전극, 및 상기 제5 연결 전극은 상기 제3 연결 전극 및 상기 제4 연결 전극과 다른 층에 배치될 수 있다.
상기 제1 내지 제5 연결 전극들은 서로 동일한 층에 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 화소들을 포함하고, 상기 화소는 상기 제1 방향으로 연장되고 서로 상기 제1 방향으로 이격된 한 쌍의 전극들을 포함하고, 서로 상기 제2 방향으로 이격된 복수의 전극 페어들, 상기 제2 방향으로 이격된 상기 전극들 상에 배치된 복수의 발광 소자들, 상기 전극 페어의 상기 전극들 중 어느 하나 상에 배치된 제1 타입 연결 전극들, 상기 전극 페어의 상기 제1 방향으로 이격된 상기 전극들 상에 배치된 제2 타입 연결 전극들, 및 상기 제2 방향으로 인접한 상기 전극 페어들의 상기 전극들 상에 배치되고 상기 제1 타입 연결 전극과 상기 제1 방향으로 이격된 제3 타입 연결 전극을 포함하고, 상기 제1 타입 연결 전극들 및 상기 제3 타입 연결 전극은 상기 제2 타입 연결 전극들 사이에 배치되고, 상기 제1 타입 연결 전극은 상기 발광 소자들 중 일부의 일 단부와 접촉하고, 상기 제2 타입 연결 전극들은 상기 전극 페어의 한 쌍의 상기 전극들 상에 배치되고 상기 제1 방향으로 이격된 상기 발광 소자들과 접촉하고, 상기 제3 타입 연결 전극은 서로 다른 두 상기 전극 페어들 상에 배치되고 상기 제2 방향으로 이격된 상기 발광 소자들과 접촉한다.
상기 전극 페어는 제1 전극 페어, 상기 제1 전극 페어와 상기 제2 방향의 일 측으로 이격된 제2 전극 페어, 상기 제1 전극 페어와 상기 제2 방향의 타 측으로 이격된 제3 전극 페어, 및 상기 제2 전극 페어와 상기 제2 방향의 상기 일 측으로 이격된 제4 전극 페어를 포함하고, 상기 발광 소자는 상기 제1 전극 페어 및 상기 제3 전극 페어 각각의 어느 한 전극들 상에 배치된 제1 발광 소자, 상기 제2 전극 페어 및 상기 제4 전극 페어 각각의 어느 한 전극들 상에 배치된 제2 발광 소자, 상기 제1 전극 페어 및 상기 제3 전극 페어 각각의 다른 전극들 상에 배치된 제3 발광 소자, 및 상기 제2 전극 페어 및 상기 제4 전극 페어 각각의 다른 전극들 상에 배치된 제4 발광 소자를 포함할 수 있다.
상기 제1 타입 연결 전극은 상기 제1 발광 소자와 접촉하는 제1 연결 전극, 및 상기 제2 발광 소자와 접촉하는 제2 연결 전극을 포함하고, 상기 제2 타입 연결 전극은 상기 제1 발광 소자 및 상기 제3 발광 소자와 접촉하는 제3 연결 전극, 및 상기 제2 발광 소자 및 상기 제4 발광 소자와 접촉하는 제4 연결 전극을 포함하며, 상기 제3 타입 연결 전극은 상기 제3 발광 소자 및 상기 제4 발광 소자와 접촉할 수 있다.
상기 화소는 상기 제1 발광 소자의 제1 단부 및 상기 제2 발광 소자의 제1 단부는 상기 제2 방향의 상기 타 측을 향하고, 상기 제3 발광 소자의 제1 단부 및 상기 제4 발광 소자의 제1 단부는 상기 제2 방향의 상기 일 측을 향하는 제1 화소행을 포함할 수 있다.
상기 화소는 상기 제1 화소행과 상기 제1 방향으로 인접하여 배치되고, 상기 제1 발광 소자의 제1 단부 및 상기 제2 발광 소자의 제1 단부가 상기 제2 방향의 상기 일 측을 향하고, 상기 제3 발광 소자의 제1 단부 및 상기 제4 발광 소자의 제1 단부는 상기 제2 방향의 상기 타 측을 향하는 제2 화소행을 포함할 수 있다.
상기 화소는 상기 제1 타입 연결 전극들이 상기 제3 타입 연결 전극의 상기 제1 방향 일 측에 배치된 제1 화소행, 및 상기 제1 타입 연결 전극들이 상기 제3 타입 연결 전극의 상기 제1 방향 타 측에 배치된 제2 화소행을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 화소에 배치된 전극들이 각각 신호 배선에 연결되고, 전극과 신호 배선의 연결에 따라 발광 소자들의 배향 방향이 다를 수 있다. 발광 소자들은 양 단부가 접촉하는 연결 전극들이 선형의 패턴 형상을 가질 수 있도록 배치될 수 있고, 표시 장치는 연결 전극들이 배치되는 공간이 줄어드는 이점이 있다. 그에 따라, 단위 면적 당 많은 수의 발광 소자들이 연결 전극들과 전기적으로 연결될 수 있고, 표시 장치는 휘도가 향상되는 이점이 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치에 포함된 복수의 배선들의 배치를 나타내는 평면도이다.
도 3 및 도 4는 일 실시예에 따른 표시 장치의 일 서브 화소의 등가 회로도이다.
도 5는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 6은 도 5의 제1 서브 화소를 나타내는 평면도이다.
도 7은 도 6의 N1-N1'선을 따라 자른 단면도이다.
도 8은 도 6의 N2-N2'선을 따라 자른 단면도이다.
도 9는 도 6의 N3-N3'선을 따라 자른 단면도이다.
도 10은 도 6의 N4-N4'선을 따라 자른 단면도이다.
도 11은 일 실시예에 따른 발광 소자의 개략도이다.
도 12는 일 실시예에 따른 표시 장치의 일 서브 화소에 배치된 발광 소자들의 배향 방향을 나타내는 평면도이다.
도 13은 일 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 14는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 15는 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 16은 도 15의 N5-N5'선을 따라 자른 단면도이다.
도 17은 또 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 19 및 도 20은 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 21은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 22는 도 21의 N6-N6'선을 따라 자른 단면도이다.
도 23은 또 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 24는 일 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 25는 다른 실시예에 따른 표시 장치의 일부분의 단면도이다.
도 2는 일 실시예에 따른 표시 장치에 포함된 복수의 배선들의 배치를 나타내는 평면도이다.
도 3 및 도 4는 일 실시예에 따른 표시 장치의 일 서브 화소의 등가 회로도이다.
도 5는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 6은 도 5의 제1 서브 화소를 나타내는 평면도이다.
도 7은 도 6의 N1-N1'선을 따라 자른 단면도이다.
도 8은 도 6의 N2-N2'선을 따라 자른 단면도이다.
도 9는 도 6의 N3-N3'선을 따라 자른 단면도이다.
도 10은 도 6의 N4-N4'선을 따라 자른 단면도이다.
도 11은 일 실시예에 따른 발광 소자의 개략도이다.
도 12는 일 실시예에 따른 표시 장치의 일 서브 화소에 배치된 발광 소자들의 배향 방향을 나타내는 평면도이다.
도 13은 일 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 14는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 15는 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 16은 도 15의 N5-N5'선을 따라 자른 단면도이다.
도 17은 또 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 19 및 도 20은 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 21은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 22는 도 21의 N6-N6'선을 따라 자른 단면도이다.
도 23은 또 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 24는 일 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 25는 다른 실시예에 따른 표시 장치의 일부분의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 표시 장치(10)가 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 아일랜드 타입으로 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치에 포함된 복수의 배선들의 배치를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)는 복수의 배선들을 포함할 수 있다. 표시 장치(10)는 복수의 스캔 라인(SL; SL1, SL2, SL3)들, 복수의 데이터 라인(DTL; DTL1, DTL2, DTL3), 초기화 전압 배선(VIL), 및 복수의 전압 배선(VL; VL1, VL2, VL3, VL4)들을 포함할 수 있다. 또한, 도면에 도시되지 않았으나, 표시 장치(10)는 다른 배선들이 더 배치될 수 있다. 복수의 배선들은 제1 도전층으로 이루어지고 제1 방향(DR1)으로 연장된 배선들과, 제3 도전층으로 이루어지고 제2 방향(DR2)으로 연장된 배선들을 포함할 수 있다. 다만, 각 배선들의 연장 방향은 이에 제한되지 않는다.
제1 스캔 라인(SL1)과 제2 스캔 라인(SL2)은 제1 방향(DR1)으로 연장되어 배치될 수 있다. 제1 스캔 라인(SL1)과 제2 스캔 라인(SL2)은 서로 인접한 상태로 배치되며, 다른 제1 스캔 라인(SL1) 및 제2 스캔 라인(SL2)과 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제1 스캔 라인(SL1)과 제2 스캔 라인(SL2)은 스캔 구동부(미도시)에 연결된 스캔 배선 패드(WPD_SC)와 연결될 수 있다. 제1 스캔 라인(SL1)과 제2 스캔 라인(SL2)은 비표시 영역(NDA)에 배치된 패드 영역(PDA)으로부터 표시 영역(DPA)까지 연장되어 배치될 수 있다.
제3 스캔 라인(SL3)은 제2 방향(DR2)으로 연장되어 배치되고, 다른 제3 스캔 라인(SL3)과 제1 방향(DR1)으로 이격되어 배치될 수 있다. 하나의 제3 스캔 라인(SL3)은 하나 이상의 제1 스캔 라인(SL1), 또는 하나 이상의 제2 스캔 라인(SL2)과 연결될 수 있다. 복수의 스캔 라인(SL)들은 표시 영역(DPA) 전면에서 메쉬(Mesh) 구조를 가질 수 있으나, 이에 제한되지 않는다.
데이터 라인(DTL)들은 제1 방향(DR1)으로 연장되어 배치될 수 있다. 데이터 라인(DTL)은 제1 데이터 라인(DTL1), 제2 데이터 라인(DTL2) 및 제3 데이터 라인(DTL3)을 포함하며, 하나의 제1 내지 제3 데이터 라인(DTL1, DTL2, DTL3)들은 하나의 쌍을 이루며 서로 인접하게 배치된다. 각 데이터 라인(DTL1, DTL2, DTL3)들은 비표시 영역(NDA)에 배치된 패드 영역(PDA)으로부터 표시 영역(DPA)까지 연장되어 배치될 수 있다. 다만, 이에 제한되지 않으며, 복수의 데이터 라인(DTL)들은 후술하는 제1 전압 배선(VL1)과 제2 전압 배선(VL2) 사이에서 등간격으로 이격되어 배치될 수도 있다.
초기화 전압 배선(VIL)은 제1 방향(DR1)으로 연장되어 배치될 수 있다. 초기화 전압 배선(VIL)은 데이터 라인(DTL)들과 제1 전압 배선(VL1) 사이에 배치될 수 있다. 초기화 전압 배선(VIL)은 비표시 영역(NDA)에 배치된 패드 영역(PDA)으로부터 표시 영역(DPA)까지 연장되어 배치될 수 있다.
제1 전압 배선(VL1) 및 제2 전압 배선(VL2)은 제1 방향(DR1)으로 연장되어 배치되고, 제3 전압 배선(VL3)과 제4 전압 배선(VL4)은 제2 방향(DR2)으로 연장되어 배치된다. 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 제2 방향(DR2)으로 교번되어 배치되고, 제3 전압 배선(VL3)과 제4 전압 배선(VL4)은 제1 방향(DR1)으로 교번되어 배치될 수 있다. 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 제1 방향(DR1)으로 연장되어 표시 영역(DPA)을 가로지르도록 배치되고, 제3 전압 배선(VL3)과 제4 전압 배선(VL4)은 각각 일부의 배선들은 표시 영역(DPA)에 배치되고 다른 배선들은 표시 영역(DPA)의 제1 방향(DR1) 양 측에 위치한 비표시 영역(NDA)에 배치될 수 있다. 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 제1 도전층으로 이루어지고, 제3 전압 배선(VL3)과 제4 전압 배선(VL4)은 제1 도전층과 다른 층에 배치된 제3 도전층으로 이루어질 수 있다. 제1 전압 배선(VL1)은 적어도 하나의 제3 전압 배선(VL3)과 연결되며, 제2 전압 배선(VL2)은 적어도 하나의 제4 전압 배선(VL4)과 연결될 수 있다. 복수의 전압 배선(VL)들은 표시 영역(DPA) 전면에서 메쉬(Mesh) 구조를 가질 수 있다. 다만, 이에 제한되지 않는다.
제1 스캔 라인(SL1), 제2 스캔 라인(SL2), 데이터 라인(DTL), 초기화 전압 배선(VIL), 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 적어도 하나의 배선 패드(WPD)와 전기적으로 연결될 수 있다. 각 배선 패드(WPD)는 비표시 영역(NDA)에 배치될 수 있다. 일 실시예에서, 각 배선 패드(WPD)들은 표시 영역(DPA)의 제1 방향(DR1) 타 측인 하측에 위치한 패드 영역(PDA)에 배치될 수 있다. 제1 스캔 라인(SL1)과 제2 스캔 라인(SL2)은 패드 영역(PDA)에 배치된 스캔 배선 패드(WPD_SC)와 연결되고, 복수의 데이터 라인(DTL)들은 각각 서로 다른 데이터 배선 패드(WPD_DT)와 연결된다. 초기화 전압 배선(VIL)의 초기화 배선 패드(WPD_Vint)에 연결되며, 제1 전압 배선(VL1)은 제1 전압 배선 패드(WPD_VL1), 및 제2 전압 배선(VL2)은 제2 전압 배선 패드(WPD_VL2)와 연결된다. 배선 패드(WPD) 상에는 외부 장치가 실장될 수 있다. 외부 장치는 이방성 도전 필름, 초음파 접합 등을 통해 배선 패드(WPD) 상에 실장될 수 있다. 도면에서는 각 배선 패드(WPD)들이 표시 영역(DPA)의 하측에 배치된 패드 영역(PDA)에 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 복수의 배선 패드(WPD)들 중 일부는 표시 영역(DPA)의 상측, 또는 좌우측 어느 한 영역에 배치될 수도 있다.
표시 장치(10)의 각 화소(PX) 또는 서브 화소(SPXn, n은 1 내지 3의 정수)는 화소 구동 회로를 포함한다. 상술한 배선들은 각 화소(PX) 또는 그 주위를 지나면서 각 화소 구동 회로에 구동 신호를 인가할 수 있다. 화소 구동 회로는 트랜지스터와 커패시터를 포함할 수 있다. 각 화소 구동 회로의 트랜지스터와 커패시터의 개수는 다양하게 변형될 수 있다. 일 실시예에 따르면, 표시 장치(10)의 각 서브 화소(SPXn)는 화소 구동 회로가 3개의 트랜지스터와 1개의 커패시터를 포함하는 3T1C 구조일 수 있다. 이하에서는 3T1C 구조를 예로 하여, 화소 구동 회로에 대해 설명하지만, 이에 제한되지 않고 2T1C 구조, 7T1C 구조, 6T1C 구조 등 다른 다양한 변형 구조가 적용될 수도 있다.
도 3 및 도 4는 일 실시예에 따른 표시 장치의 일 서브 화소의 등가 회로도이다.
도 3을 참조하면, 일 실시예에 따른 표시 장치(10)의 각 서브 화소(SPXn)는 발광 다이오드(EL) 이외에, 3개의 트랜지스터(T1, T2, T3)와 1개의 스토리지 커패시터(Cst)를 포함한다.
발광 다이오드(EL)는 제1 트랜지스터(T1)를 통해 공급되는 전류에 따라 발광한다. 발광 다이오드(EL)는 제1 전극, 제2 전극 및 이들 사이에 배치된 적어도 하나의 발광 소자를 포함한다. 상기 발광 소자는 제1 전극과 제2 전극으로부터 전달되는 전기 신호에 의해 특정 파장대의 광을 방출할 수 있다.
발광 다이오드(EL)의 일 단은 제1 트랜지스터(T1)의 소스 전극에 연결되고, 타 단은 제1 전압 배선(VL1)의 고전위 전압(이하, 제1 전원 전압)보다 낮은 저전위 전압(이하, 제2 전원 전압)이 공급되는 제2 전압 배선(VL2)에 연결될 수 있다.
제1 트랜지스터(T1)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 전압이 공급되는 제1 전압 배선(VL1)으로부터 발광 다이오드(EL)로 흐르는 전류를 조정한다. 일 예로, 제1 트랜지스터(T1)는 발광 다이오드(EL)의 구동을 위한 구동 트랜지스터일 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제2 트랜지스터(T2)의 소스 전극에 연결되고, 소스 전극은 발광 다이오드(EL)의 제1 전극에 연결되며, 드레인 전극은 제1 전원 전압이 인가되는 제1 전압 배선(VL1)에 연결될 수 있다.
제2 트랜지스터(T2)는 제1 스캔 라인(SL1)의 스캔 신호에 의해 턴-온되어 데이터 라인(DTL)을 제1 트랜지스터(T1)의 게이트 전극에 연결시킨다. 제2 트랜지스터(T2)의 게이트 전극은 제1 스캔 라인(SL1)에 연결되고, 소스 전극은 제1 트랜지스터(T1)의 게이트 전극에 연결되며, 드레인 전극은 데이터 라인(DTL)에 연결될 수 있다.
제3 트랜지스터(T3)는 제2 스캔 라인(SL2)의 스캔 신호에 의해 턴-온되어 초기화 전압 배선(VIL)을 발광 다이오드(EL)의 일 단에 연결시킨다. 제3 트랜지스터(T3)의 게이트 전극은 제2 스캔 라인(SL2)에 연결되고, 드레인 전극은 초기화 전압 배선(VIL)에 연결되며, 소스 전극은 발광 다이오드(EL)의 일 단 또는 제1 트랜지스터(T1)의 소스 전극에 연결될 수 있다.
일 실시예에서, 각 트랜지스터(T1, T2, T3)들의 소스 전극과 드레인 전극은 상술한 바에 제한되지 않고, 그 반대의 경우일 수도 있다. 트랜지스터(T1, T2, T3)들 각각은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 도 3에서는 각 트랜지스터(T1, T2, T3)들이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 제한되는 것은 아니다. 즉, 각 트랜지스터(T1, T2, T3)들은 P 타입 MOSFET으로 형성되거나, 일부는 N 타입 MOSFET으로, 다른 일부는 P 타입 MOSFET으로 형성될 수도 있다.
스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전압과 소스 전압의 차전압을 저장한다.
도 3의 실시예에서, 제2 트랜지스터(T2)의 게이트 전극은 제1 스캔 라인(SL1)에 연결되고, 제3 트랜지스터(T3)의 게이트 전극은 제2 스캔 라인(SL2)에 연결될 수 있다. 제1 스캔 라인(SL1)과 제2 스캔 라인(SL2)은 서로 다른 스캔 라인으로, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 서로 다른 스캔 라인에서 인가된 스캔 신호에 턴-온될 수 있다. 다만, 이에 제한되지 않는다.
도 4를 참조하면, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)의 게이트 전극은 서로 동일한 스캔 라인(SL)에 연결될 수 있다. 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 동일한 스캔 라인에서 인가된 스캔 신호에 의해 동시에 턴-온될 수도 있다.
이하에서는 다른 도면을 더 참조하여 일 실시예에 따른 표시 장치(10)의 일 화소(PX)의 구조에 대하여 상세히 설명하기로 한다.
도 5는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 6은 도 5의 제1 서브 화소를 나타내는 평면도이다.
도 5는 표시 장치(10)의 일 화소(PX)에 배치된 전극(RME: RME1, RME2, RME3, RME4, RME5, RME6, RME7, RME8)들, 격벽(BP1, BP2, BP3)들과 뱅크층(BNL), 복수의 발광 소자(ED: ED1, ED2, ED3, ED4)들 및 연결 전극(CNE: CNE1, CNE2, CNE3, CNE4, CNE5)의 평면 배치를 도시하고 있다. 도 6은 도 5의 제1 서브 화소(SPX1)에 배치된 전극(RME), 발광 소자(ED)들, 및 연결 전극(CNE)들의 배치를 도시하고 있다.
도 5 및 도 6을 참조하면, 표시 장치(10)의 화소(PX)들 각각은 복수의 서브 화소(SPXn)들을 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1)는 제1 색의 광을 발광하고, 제2 서브 화소(SPX2)는 제2 색의 광을 발광하며, 제3 서브 화소(SPX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(SPXn)들은 동일한 색의 광을 발광할 수도 있다. 일 실시예에서, 각 서브 화소(SPXn)들은 청색의 광을 발광할 수 있다. 도면에서는 하나의 화소(PX)가 3개의 서브 화소(SPXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(SPXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(SPXn)들은 발광 영역(EMA) 및 비발광 영역을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역일 수 있다. 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 출사되지 않는 영역일 수 있다.
발광 영역(EMA)은 발광 소자(ED)가 배치된 영역과, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 예를 들어, 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(SPXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
도면에서는 각 서브 화소(SPXn)의 발광 영역(EMA)들이 서로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 각 서브 화소(SPXn)의 각 발광 영역(EMA)들은 해당 서브 화소에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다.
화소(PX)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)은 발광 영역(EMA)과 제1 방향(DR1)으로 이격되어 배치될 수 있다. 발광 영역(EMA)과 서브 영역(SA)은 제1 방향(DR1)을 따라 교번되어 배열되며, 제1 방향(DR1)으로 이격된 서로 다른 서브 화소(SPXn)의 발광 영역(EMA) 사이에는 서브 영역(SA)이 배치될 수 있다. 예를 들어, 발광 영역(EMA)과 서브 영역(SA)은 서로 제1 방향(DR1)으로 교대 배열되고, 발광 영역(EMA)은 제2 방향(DR2)으로 반복 배열될 수 있고, 서브 영역(SA)은 제2 방향(DR2)으로 연장될 수 있다. 다만, 이에 제한되지 않고, 복수의 화소(PX)들에서 발광 영역(EMA)들과 서브 영역(SA)들은 도 7과 다른 배열을 가질 수도 있다.
발광 영역(EMA)은 각 서브 화소(SPXn)들 마다 배치되고, 서브 영역(SA)은 복수의 서브 화소(SPXn)들에 걸쳐 배치될 수 있다. 후술할 바와 같이, 발광 영역(EMA)과 서브 영역(SA)은 뱅크층(BNL)에 의해 구분될 수 있는데, 뱅크층(BNL)은 각 서브 화소(SPXn)마다 발광 영역(EMA)을 포함할 수 있도록 이를 둘러싸도록 배치되고, 서브 영역(SA)은 서로 다른 서브 화소(SPXn)들 사이에서 구분되지 않도록 배치될 수 있다.
서브 영역(SA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(SPXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 서로 다른 서브 화소(SPXn)에 배치되는 전극(RME)들은 서브 영역(SA)의 분리부(ROP)에서 서로 분리되어 배치될 수 있다.
표시 장치(10)는 복수의 전극(RME)들, 격벽(BP1, BP2, BP3)들, 뱅크층(BNL), 발광 소자(ED)들, 및 연결 전극(CNE)들을 포함할 수 있다.
복수의 격벽(BP1, BP2, BP3)들은 각 서브 화소(SPXn)의 발광 영역(EMA)에 배치될 수 있다. 격벽(BP1, BP2, BP3)들은 대체로 제1 방향(DR1)으로 연장되고, 서로 제2 방향(DR2)을 이격되어 배치될 수 있다.
예를 들어, 격벽(BP1, BP2, BP3)들은 각 서브 화소(SPXn)의 발광 영역(EMA) 내에서 서로 제2 방향(DR2)으로 이격된 제1 격벽(BP1)과 제2 격벽(BP2), 및 제1 격벽(BP1)과 제2 격벽(BP2) 사이에 배치된 제3 격벽(BP3)을 포함할 수 있다. 제1 격벽(BP1)은 발광 영역(EMA)의 중앙에서 제2 방향(DR2)의 일 측인 좌측에 배치되고, 제2 격벽(BP2)들은 제1 격벽(BP1)과 이격되어 발광 영역(EMA)의 중앙에서 제2 방향(DR2)의 타 측인 우측에 배치될 수 있다. 제3 격벽(BP3)은 이들 사이에서 발광 영역(EMA)의 중앙에 배치될 수 있다. 제1 격벽(BP1)과 제3 격벽(BP3), 및 제2 격벽(BP2)은 제2 방향(DR2)을 따라 서로 교대로 배치되며, 표시 영역(DPA)에서 섬형의 패턴으로 배치될 수 있다. 제1 격벽(BP1)과 제3 격벽(BP3), 및 제3 격벽(BP3)과 제2 격벽(BP2) 사이에는 복수의 발광 소자(ED)들이 배치될 수 있다.
제3 격벽(BP3)은 제1 격벽(BP1) 및 제2 격벽(BP2)보다 제2 방향(DR2)으로 측정된 폭이 더 클 수 있다. 후술할 바와 같이, 제3 격벽(BP3)은 다른 격벽(BP1, BP2, BP3)들보다 더 많은 수의 전극(RME)들과 중첩하므로, 제2 방향(DR2)의 폭이 더 클 수 있다. 다만, 이에 제한되지 않고, 각 격벽(BP1, BP2, BP3)들의 폭은 서로 동일할 수도 있다.
도면에서는 제1 격벽(BP1)과 제2 격벽(BP2)이 각각 해당 서브 화소(SPXn)의 발광 영역(EMA)에 대응하여 배치된 것이 예시되어 있다. 다만, 이에 제한되지 않으며, 제1 격벽(BP1)과 제2 격벽(BP2)은 각각 제2 방향(DR2)으로 인접한 서브 화소(SPXn)들의 발광 영역(EMA)에 걸쳐 배치될 수도 있다. 이 경우, 제1 격벽(BP1)과 제2 격벽(BP2)은 후술하는 뱅크층(BNL) 중 제1 방향(DR1)으로 연장된 부분과도 중첩할 수 있다.
격벽(BP1, BP2, BP3)들은 제1 방향(DR1) 길이가 서로 동일하고, 뱅크층(BNL)이 둘러싸는 발광 영역(EMA)의 제1 방향(DR1) 길이보다 클 수 있다. 격벽(BP1, BP2, BP3)들은 뱅크층(BNL) 중 제2 방향(DR2)으로 연장된 부분과 중첩할 수 있다. 다만, 이에 제한되지 않고, 격벽(BP1, BP2, BP3)들들은 뱅크층(BNL)과 일체화되거나, 뱅크층(BNL)의 제2 방향(DR2)으로 연장된 부분과 이격될 수 있다. 이 경우, 격벽(BP1, BP2, BP3)들들의 제1 방향(DR1) 길이는 뱅크층(BNL)이 둘러싸는 발광 영역(EMA)의 제1 방향(DR1) 길이와 동일하거나 더 작을 수 있다.
도면에서는 각 서브 화소(SPXn)마다 3개의 격벽(BP1, BP2, BP3)이 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 격벽(BP1, BP2, BP3)들의 개수 및 형상은 전극(RME)들의 개수 또는 배치 구조에 따라 달라질 수 있다.
전극(RME)들은 일 방향으로 연장된 형상으로 각 서브 화소(SPXn)마다 배치된다. 전극(RME)들 각각은 제1 방향(DR1)으로 연장되어 서브 화소(SPXn)의 발광 영역(EMA) 및 서브 영역(SA)에 배치될 수 있으며, 이들은 서로 제1 방향(DR1) 및 제2 방향(DR2)으로 이격되어 배치될 수 있다.
일 실시예에 따르면, 표시 장치(10)는 각 서브 화소(SPXn)에 배치된 복수의 전극(RME)들이 서로 다른 전극 그룹(RMG1, RMG2), 또는 전극 페어(RMP1, RMP2, RMP3, RMP4)를 구성할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(SPXn)의 발광 영역(EMA)에서 제1 방향(DR1)의 일 측인 상측에 배치된 제1 전극(RME1), 제2 전극(RME2), 제3 전극(RME3) 및 제4 전극(RME4)을 포함할 수 있다. 표시 장치(10)는 서브 화소(SPXn)의 발광 영역(EMA)에서 제1 방향(DR1)의 타 측인 하측에 배치된 제5 전극(RME5), 제6 전극(RME6), 제7 전극(RME7) 및 제8 전극(RME8)을 포함할 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 각각 서브 화소(SPXn)의 중앙에 배치되어 일부분이 제3 격벽(BP3) 상에 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 서로 제2 방향(DR2)으로 이격되어 배치되고 각각 제3 격벽(BP3)과 부분적으로 중첩할 수 있다. 제3 전극(RME3)은 제1 전극(RME1)과 제2 방향(DR2)으로 이격되어 제1 격벽(BP1) 상에 배치될 수 있다.
제3 전극(RME3)은 부분적으로 제1 격벽(BP1)과 중첩할 수 있다. 제4 전극(RME4)은 제2 전극(RME2)과 제2 방향(DR2)으로 이격되어 제2 격벽(BP2) 상에 배치될 수 있다. 제4 전극(RME4)은 부분적으로 제2 격벽(BP2)과 중첩할 수 있다.
제5 전극(RME5)과 제6 전극(RME6)은 각각 서브 화소(SPXn)의 중앙에 배치되어 일부분이 제3 격벽(BP3) 상에 배치될 수 있다. 제5 전극(RME5)과 제6 전극(RME6)은 서로 제2 방향(DR2)으로 이격되어 배치되고 각각 제3 격벽(BP3)과 부분적으로 중첩할 수 있다. 제5 전극(RME5)은 제1 전극(RME1)과 제1 방향(DR1)으로 이격되고, 제6 전극(RME6)은 제2 전극(RME2)과 제1 방향(DR1)으로 이격될 수 있다.
제7 전극(RME7)은 제5 전극(RME5)과 제2 방향(DR2)으로 이격되어 제1 격벽(BP1) 상에 배치될 수 있다. 제7 전극(RME7)은 제3 전극(RME3)과 제1 방향(DR1)으로 이격되고 부분적으로 제1 격벽(BP1)과 중첩할 수 있다. 제8 전극(RME8)은 제6 전극(RME6)과 제2 방향(DR2)으로 이격되어 제2 격벽(BP2) 상에 배치될 수 있다. 제8 전극(RME8)은 제4 전극(RME4)과 제1 방향(DR1)으로 이격되고 부분적으로 제2 격벽(BP2)과 중첩할 수 있다.
제2 방향(DR2)으로 이격된 전극(RME)들 사이의 간격은 제2 방향(DR2)으로 이격된 격벽(BP1, BP2, BP3)들 사이의 간격보다 작을 수 있다. 예를 들어, 제1 전극(RME1)과 제3 전극(RME3) 사이의 간격은 제1 격벽(BP1)과 제3 격벽(BP3) 사이의 간격보다 작을 수 있다. 각 전극(RME)들은 격벽(BP1, BP2, BP3) 상에 배치되되, 일부분은 격벽(BP1, BP2, BP3)과 중첩하지 않도록 배치될 수 있다.
복수의 전극(RME)들 중 서로 제2 방향(DR2)으로 이격된 전극들은 하나의 전극 그룹(RMG1, RMG2)을 구성할 수 있다. 예를 들어, 제1 내지 제4 전극(RME1, RME2, RME3, RME4)은 발광 영역(EMA)의 상측에 배치된 제1 전극 그룹(RMG1)을, 제5 내지 제8 전극(RME5, RME6, RME7, RME8)은 발광 영역(EMA)의 하측에 배치된 제2 전극 그룹(RMG2)을 구성할 수 있다. 제1 전극 그룹(RMG1)의 전극들은 발광 영역(EMA) 및 이의 상측에 배치된 서브 영역(SA)에 배치될 수 있다. 제2 전극 그룹(RMG2)의 전극들은 발광 영역(EMA) 및 이의 하측에 배치된 서브 영역(SA)에 배치될 수 있다.
복수의 전극(RME)들 중 서로 제1 방향(DR1)으로 이격된 전극들은 하나의 전극 페어(RMP1, RMP2, RMP3, RMP4)를 구성할 수 있다. 예를 들어, 제1 전극(RME1)과 제5 전극(RME5)은 제1 전극 페어(RMP1)를, 제2 전극(RME2)과 제6 전극(RME6)은 제2 전극 페어(RMP2)를 구성할 수 있다. 제3 전극(RME3)과 제7 전극(RME7)은 제3 전극 페어(RMP3)를, 제4 전극(RME4)과 제8 전극(RME8)은 제4 전극 페어(RMP4)를 구성할 수 있다.
각 서브 화소(SPXn)에 배치된 제1 전극 그룹(RMG1)과 제2 전극 그룹(RMG2)의 전극들은 발광 영역(EMA)에서 제1 방향(DR1)으로 이격될 수 있다. 또한, 어느 한 전극 그룹(RMG1, RMG2)의 전극들은 제1 방향(DR1)으로 인접한 다른 서브 화소(SPXn)의 전극 그룹(RMG1, RMG2)의 전극과 서브 영역(SA)에서 제1 방향(DR1)으로 이격될 수 있다. 예를 들어, 도 6에 도시된 제1 서브 화소(SPX1)의 제1 전극 그룹(RMG1)은 해당 서브 화소(SPXn)의 제2 전극 그룹(RMG2)과 발광 영역(EMA)에서 제1 방향(DR1)으로 이격될 수 있다. 제1 전극 그룹(RMG1)은 도면에 도시되지 않은 제1 서브 화소(SPX1)의 상측에 배치된 서브 화소의 제2 전극 그룹(RMG2)과 서브 영역(SA)에서 이격될 수 있다. 또한, 도 6에 도시된 제1 서브 화소(SPX1)의 제2 전극 그룹(RMG2)은 도면에 도시되지 않은 제1 서브 화소(SPX1)의 하측에 배치된 서브 화소의 제1 전극 그룹(RMG1)과 서브 영역(SA)에서 이격될 수 있다.
일 실시예에 따르면, 표시 장치(10)의 전극(RME)들 상에는 발광 소자(ED)들이 배치되고, 전극(RME)들은 발광 소자(ED)들을 정렬하는 데에 활용될 수 있다. 각 전극(RME)들은 서브 영역(SA)에서 서로 다른 신호 배선(AL1, AL2)과 전기적으로 연결될 수 있다.
서브 화소(SPXn)들의 발광 영역(EMA) 사이에 배치된 서브 영역(SA)에는 제2 방향(DR2)으로 연장된 신호 배선(AL1, AL2)들이 배치될 수 있다. 신호 배선(AL1, AL2)은 서로 제1 방향(DR1)으로 이격된 제1 신호 배선(AL1)과 제2 신호 배선(AL2)을 포함할 수 있다. 제1 신호 배선(AL1)과 제2 신호 배선(AL2)은 전극(RME)들보다 하부에 배치된 배선들일 수 있다. 일 실시예에서, 신호 배선(AL1, AL2)들 각각은 도 2의 제3 전압 배선(VL3) 및 제4 전압 배선(VL4)들 중 어느 하나일 수도 있다.
제1 신호 배선(AL1)은 제2 신호 배선(AL2)의 상측에 배치되고, 이들은 한 쌍을 이루어 발광 영역(EMA)의 상측 및 하측에 각각 배치될 수 있다. 도 5에 도시된 일 화소(PX)에서, 서브 화소(SPXn)들의 발광 영역(EMA) 상측과 하측에 각각 한 쌍의 제1 신호 배선(AL1)과 제2 신호 배선(AL2)이 배치될 수 있다. 도면에 도시되지 않았으나, 도 5의 화소(PX)에 상측 및 하측에 배치된 화소(PX)의 경우에도, 발광 영역(EMA)의 상측과 하측에 각각 한 쌍의 제1 신호 배선(AL1)과 제2 신호 배선(AL2)이 배치될 수 있다. 그에 따라, 제1 방향(DR1)으로 인접한 서로 다른 서브 화소(SPXn) 또는 화소(PX)들 사이의 서브 영역(SA)에는 두 쌍의 제1 신호 배선(AL1)과 제2 신호 배선(AL2)이 제1 방향(DR1)으로 이격되어 배치될 수 있다.
제1 전극 그룹(RMG1)의 전극들은 각각 발광 영역(EMA)의 상측에 배치된 신호 배선(AL1, AL2)과 전기적으로 연결되고, 제2 전극 그룹(RMG2)의 전극들은 각각 발광 영역(EMA)의 하측에 배치된 신호 배선(AL1, AL2)과 전기적으로 연결될 수 있다. 일 실시예에 따르면, 제2 방향(DR2)으로 인접한 서로 다른 두 전극(RME)들은 서로 다른 신호 배선(AL1, AL2)에 전기적으로 연결되고, 하나의 전극 페어(RMP1, RMP2, RMP3, RMP4)를 이루는 서로 다른 두 전극(RME)도 서로 다른 신호 배선(AL1, AL2)에 전기적으로 연결될 수 있다.
예를 들어, 제1 전극(RME1)은 발광 영역(EMA)의 상측에 배치된 제1 신호 배선(AL1)과 전기적으로 연결될 수 있다. 이와 제2 방향(DR2)으로 인접한 제2 전극(RME2) 및 제3 전극(RME3)은 각각 제2 신호 배선(AL2)과 전기적으로 연결될 수 있다. 제2 전극(RME2)과 제2 방향(DR2)으로 인접한 제4 전극(RME4)은 제1 신호 배선(AL1)과 전기적으로 연결될 수 있다.
제1 전극 그룹(RMG1)의 전극들과 한 쌍의 전극 페어(RMP1, RMP2, RMP3, RMP4)를 구성하는 제2 전극 그룹(RMG2)의 전극들은 제1 전극 그룹(RMG1)의 전극들과 다른 신호 배선(AL1, AL2)에 전기적으로 연결될 수 있다. 제5 전극(RME5)은 제1 전극(RME1)과 제1 전극 페어(RMP1)를 구성하는 제2 전극 그룹(RMG2)의 전극으로서, 제2 신호 배선(AL2)과 전기적으로 연결될 수 있다. 제6 전극(RME6)은 제2 전극(RME2)과 제2 전극 페어(RMP2)를 구성하는 제2 전극 그룹(RMG2)의 전극으로서, 제1 신호 배선(AL1)과 전기적으로 연결될 수 있다. 이와 유사하게, 제7 전극(RME7) 및 제8 전극(RME8)은 각각 제1 신호 배선(AL1) 또는 제2 신호 배선(AL2)과 전기적으로 연결될 수 있다.
후술할 바와 같이, 각 전극(RME)들에는 신호 배선(AL1, AL2)으로부터 전기 신호가 인가되고, 서로 다른 신호 배선(AL1, AL2)과 전기적으로 연결된 전극(RME)들 상에는 전기장이 생성될 수 있다. 발광 소자(ED)들은 상기 전기장에 의해 위치 및 배향 방향이 변하면서 전극(RME)들 상에 배치될 수 있다. 동일한 전극 그룹(RMG1, RMG2) 내의 전극들로서, 제2 방향(DR2)으로 인접한 전극(RME)들이 서로 다른 신호 배선(AL1, AL2)과 전기적으로 연결되고, 발광 소자(ED)들은 제2 방향(DR2)으로 인접한 두 전극(RME)들 상에 배치될 수 있다. 다만, 발광 소자(ED)들은 서로 이격된 격벽(BP1, BP2, BP3)들 사이에 배치되므로, 제2 방향(DR2)으로 인접하지만 동일한 격벽 상에 배치된 전극(RME)들 상에는 배치되지 않을 수 있다.
도면에서는 각 서브 화소(SPXn)마다 8개의 전극(RME)들이 대체로 제1 방향(DR1)으로 연장된 형상을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 표시 장치(10)는 하나의 서브 화소(SPXn)에 더 많은 수의 전극(RME)들이 배치될 수 있다. 예를 들어, 각 전극 그룹(RMG1, RMG2)들은 4개 이하, 또는 그 이상의 전극(RME)들을 포함할 수 있다. 이 경우에도 각 전극 그룹(RMG1, RMG2)의 전극(RME)들은 서로 제2 방향(DR2)으로 이격될 수 있고, 서로 다른 전극 그룹(RMG1, RMG2)의 전극(RME)들은 제1 방향(DR1)으로 이격될 수 있다. 또한, 전극(RME)들이 부분적으로 절곡되고, 위치에 따라 폭이 다른 형상을 가질 수도 있다.
뱅크층(BNL)은 복수의 서브 화소(SPXn)들, 및 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치될 수 있다. 뱅크층(BNL)은 제1 방향(DR1) 및 제2 방향(DR2)으로 인접한 서브 화소(SPXn)들의 경계에 배치될 수 있고, 발광 영역(EMA)과 서브 영역(SA)의 경계에도 배치될 수 있다. 표시 장치(10)의 서브 화소(SPXn)들, 발광 영역(EMA) 및 서브 영역(SA)은 뱅크층(BNL)의 배치에 의해 구분되는 영역들일 수 있다. 복수의 서브 화소(SPXn)들과 발광 영역(EMA)들, 및 서브 영역(SA)들 사이의 간격은 뱅크층(BNL)의 폭에 따라 달라질 수 있다.
뱅크층(BNL)은 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 뱅크층(BNL)은 각 서브 화소(SPXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(SPXn)들을 구분할 수 있다. 또한, 뱅크층(BNL)은 서브 화소(SPXn)마다 배치된 발광 영역(EMA)을 둘러싸면서, 제2 방향(DR2)으로 연장된 서브 영역(SA)을 둘러싸도록 배치될 수 있다.
발광 소자(ED)들은 발광 영역(EMA)에 배치될 수 있다. 발광 소자(ED)들은 격벽(BP1, BP2, BP3)들 사이에 배치되며, 서로 제1 방향(DR1) 또는 제2 방향(DR2)으로 이격되어 배열될 수 있다. 일 실시예에서, 복수의 발광 소자(ED)들은 일 방향으로 연장된 형상을 가질 수 있고, 양 단부가 각각 서로 다른 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)는 길이가 제2 방향(DR2)으로 이격된 전극(RME)들 사이의 간격보다 길 수 있다. 발광 소자(ED)들은 대체로 연장된 방향이 전극(RME)들이 연장된 제1 방향(DR1)에 수직하게 배열될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)의 연장된 방향은 제2 방향(DR2) 또는 그에 비스듬히 기울어진 방향을 향하도록 배치될 수 있다.
일 실시예에 따르면, 발광 소자(ED)들은 격벽(BP1, BP2, BP3)들 사이에서 제2 방향(DR2)으로 이격된 전극(RME)들 상에 배치되고, 서로 다른 전극(RME)들 상에 배치된 발광 소자(ED: ED1, ED2, ED3, ED4)들로 구분될 수 있다. 발광 소자(ED)들 중 일부는 제1 격벽(BP1)과 제3 격벽(BP3) 사이에 배치되고, 다른 일부는 제3 격벽(BP3)과 제2 격벽(BP2) 사이에 배치될 수 있다. 일 실시예에 따르면, 발광 소자(ED)는 제1 격벽(BP1)과 제3 격벽(BP3) 사이에 배치된 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)들과, 제3 격벽(BP3)과 제2 격벽(BP2) 사이에 배치된 제2 발광 소자(ED2) 및 제4 발광 소자(ED4)를 포함할 수 있다.
제1 발광 소자(ED1)는 제1 전극 그룹(RMG1)의 제1 전극(RME1)과 제3 전극(RME3) 상에 배치되고, 제2 발광 소자(ED2)는 제1 전극 그룹(RMG1)의 제2 전극(RME2)과 제4 전극(RME4) 상에 배치될 수 있다. 제3 발광 소자(ED3)는 제2 전극 그룹(RMG2)의 제5 전극(RME5)과 제7 전극(RME7) 상에 배치되고, 제4 발광 소자(ED4)는 제2 전극 그룹(RMG2)의 제6 전극(RME6)과 제8 전극(RME8) 상에 배치될 수 있다. 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 해당 서브 화소(SPXn)의 발광 영역(EMA)에서 하측, 또는 서브 영역(SA)에 인접하여 배치되고, 제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 해당 서브 화소(SPXn)의 발광 영역(EMA)에서 상측에 인접하여 배치될 수 있다.
다만, 각 발광 소자(ED)들은 발광 영역(EMA)에서 배치된 위치에 따라 구분되는 것이 아니며, 후술하는 연결 전극(CNE)과의 연결 관계에 따라 구분된 것일 수 있다. 각 발광 소자(ED)들은 연결 전극(CNE)들의 배치 구조에 따라 양 단부가 접촉하는 연결 전극(CNE)이 서로 다를 수 있고, 접촉하는 연결 전극(CNE)의 종류에 따라 서로 다른 발광 소자(ED)들로 구분될 수 있다.
연결 전극(CNE; CNE1, CNE2, CNE3, CNE4, CNE5)들은 복수의 전극(RME)들, 및 격벽(BP1, BP2, BP3)들 상에 배치될 수 있다. 복수의 연결 전극(CNE)들은 각각 일 방향으로 연장된 형상을 갖고, 서로 이격되어 배치될 수 있다. 각 연결 전극(CNE)들은 발광 소자(ED)와 접촉하고, 하부의 도전층과 전기적으로 연결될 수 있다.
연결 전극(CNE)들은 각 서브 화소(SPXn)에 배치된 제1 연결 전극(CNE1), 제2 연결 전극(CNE2), 제3 연결 전극(CNE3), 제4 연결 전극(CNE4), 및 제5 연결 전극(CNE5)을 포함할 수 있다.
제1 연결 전극(CNE1)은 제1 방향(DR1)으로 연장된 형상을 갖고 제1 전극(RME1) 상에 배치될 수 있다. 제1 연결 전극(RME1)은 제1 전극(RME1) 및 제3 격벽(BP3)과 부분적으로 중첩하며, 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있다. 제2 연결 전극(CNE2)은 제1 방향(DR1)으로 연장된 형상을 갖고 제2 전극(RME2) 상에 배치될 수 있다. 제2 연결 전극(RME2)은 제2 전극(RME2) 및 제3 격벽(BP3)과 부분적으로 중첩하며, 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있다.
제3 연결 전극(CNE3)은 제1 방향(DR1)으로 연장된 형상을 갖고 제3 전극(RME3)과 제7 전극(RME7) 상에 배치될 수 있다. 제3 연결 전극(CNE3)은 제1 격벽(BP1), 제3 전극(RME3) 및 제7 전극(RME7)과 중첩하며, 발광 영역(EMA) 내에 배치될 수 있다. 제4 연결 전극(CNE4)은 제1 방향(DR1)으로 연장된 형상을 갖고 제4 전극(RME4)과 제8 전극(RME8) 상에 배치될 수 있다. 제4 연결 전극(CNE4)은 제2 격벽(BP2), 제4 전극(RME4) 및 제8 전극(RME8)과 중첩하며, 발광 영역(EMA) 내에 배치될 수 있다. 제5 연결 전극(CNE5)은 제1 방향(DR1)으로 연장된 형상을 갖고 제5 전극(RME5) 및 제6 전극(RME6) 상에 배치될 수 있다. 제5 연결 전극(CNE5)은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)과 제1 방향(DR1)으로 이격되어 제3 격벽(BP3), 제5 전극(RME5) 및 제6 전극(RME6)과 중첩하며 발광 영역(EMA) 내에 배치될 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2), 및 제5 연결 전극(CNE5)은 각각 제3 연결 전극(CNE3) 및 제4 연결 전극(CNE4) 사이에 배치될 수 있다. 발광 영역(EMA)에서, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2), 및 제5 연결 전극(CNE5)은 내측에 배치된 내측 연결 전극이고, 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 외측에 배치된 외측 연결 전극일 수 있다.
일 실시예에 따르면, 연결 전극(CNE)들은 배치된 위치, 또는 그 형상에 따라 서로 다른 타입의 연결 전극들로 구분될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제1 전극 그룹(RMG1)의 전극들 중 어느 하나 상에 배치되며, 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있다. 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)은 제1 타입 연결 전극일 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 서브 영역(SA)에 형성된 컨택홀(CT1, CT2)을 통해 하부의 도전층과 접촉하거나 전기적으로 연결될 수 있다.
제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 발광 영역(EMA) 내에서 제1 전극 그룹(RMG1) 및 제2 전극(RMG2) 그룹의 전극, 또는 어느 한 전극 페어(RMP1, RMP2, RMP3, RMP4)에 걸쳐 배치될 수 있다. 제3 연결 전극(CNE3)은 제3 전극 페어(RMP3)의 전극들 상에 배치되고, 제4 연결 전극(CNE4)은 제4 전극 페어(RMP4)의 전극들 상에 배치될 수 있다. 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 제2 타입 연결 전극일 수 있다.
제5 연결 전극(CNE5)은 발광 영역(EMA) 내에서 제2 전극 그룹(RMG2)의 서로 인접한 두 전극, 예를 들어 제5 전극(RME5)과 제6 전극(RME6) 상에 배치될 수 있다. 제5 연결 전극(CNE5)은 다른 연결 전극들보다 제2 방향(DR2)으로 측정된 폭이 더 클 수 있다. 제5 연결 전극(CNE5)은 제3 타입 연결 전극일 수 있다.
서로 다른 타입의 연결 전극들은 각각 발광 소자(ED)들과 접촉할 수 있고, 서로 다른 발광 소자(ED)들을 서로 전기적으로 연결할 수 있다. 제1 연결 전극(CNE1)은 제1 발광 소자(ED1)와 접촉하고, 제2 연결 전극(CNE2)은 제2 발광 소자(ED2)와 접촉할 수 있다. 제3 연결 전극(CNE3)은 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)와 접촉하고, 제4 연결 전극(CNE4)은 제2 발광 소자(ED2) 및 제4 발광 소자(ED4)와 접촉할 수 있다. 제5 연결 전극(CNE5)은 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)와 접촉할 수 있다.
서로 다른 타입의 연결 전극들은 그 형상, 및 다른 층과의 연결 관계에 따라 구분될 수도 있다. 예를 들어, 제1 타입 연결 전극과 제3 타입 연결 전극의 제1 방향(DR1)으로 측정된 길이는 제2 타입 연결 전극의 제1 방향(DR1)으로 측정된 길이보다 작을 수 있다. 제1 타입 연결 전극과 제2 타입 연결 전극의 제2 방향(DR2)으로 측정된 폭은 제3 타입 연결 전극의 제2 방향(DR2)으로 측정된 폭보다 작을 수 있다. 후술할 바와 같이, 제1 타입 연결 전극과 제3 타입 연결 전극은 제2 타입 연결 전극과 다른 층에 배치된 연결 전극일 수도 있다.
제1 타입 연결 전극은 서브 영역(SA)에서 다른 도전층의 도전 패턴, 또는 배선과 접할 수 있고, 제2 타입 연결 전극 및 제3 타입 연결 전극은 발광 소자(ED)들과만 접촉할 수 있다. 제2 타입 연결 전극 및 제3 타입 연결 전극은 다른 도전층과 직접 연결되지 않고 발광 소자(ED)들과 접촉하며 다른 연결 전극(CNE)들과 함께 발광 소자(ED)들의 전기적 연결 회로를 구성할 수 있다.
연결 전극(CNE)들의 배치 구조에 대응하여 복수의 발광 소자(ED)들은 양 단부가 접촉하는 연결 전극(CNE)에 따라 서로 다른 발광 소자(ED)들로 구분될 수 있다. 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)는 양 단부가 제1 타입 연결 전극 및 제2 타입 연결 전극과 접촉할 수 있다. 제1 발광 소자(ED1)는 제1 연결 전극(CNE1) 및 제3 연결 전극(CNE3)과 접촉하고, 제2 발광 소자(ED2)는 제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4)과 접촉할 수 있다. 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)는 양 단부가 제2 타입 연결 전극 및 제3 타입 전극과 접촉할 수 있다. 제3 발광 소자(ED3)는 제3 연결 전극(CNE3) 및 제5 연결 전극(CNE5)과 접촉하고, 제4 발광 소자(ED4)는 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)과 접촉할 수 있다.
후술할 바와 같이, 발광 소자(ED)들은 연장된 방향의 양 단부가 서로 구분될 수 있고, 양 단부가 접촉하는 연결 전극(CNE)들을 통해 서로 직렬로 연결될 수 있다. 표시 장치(10)는 각 서브 화소(SPXn)마다 더 많은 수의 발광 소자(ED)들을 포함하며 이들의 직렬 연결을 구성할 수 있어, 단위 면적 당 발광량이 증가할 수 있다.
어느 한 발광 소자(ED)의 제1 단부가 다른 발광 소자(ED)의 제2 단부와 전기적으로 연결되면, 이들은 서로 직렬로 연결될 수 있다. 이러한 발광 소자(ED)들 간의 전기적 연결은 서로 다른 발광 소자(ED)들과 접촉하는 연결 전극(CNE)들을 두 발광 소자(ED)의 서로 다른 단부들과 접촉시켜 구현될 수 있다. 이는 연결 전극(CNE)들의 패턴 형상, 또는 발광 소자(ED)들의 배향 방향을 설계하여 구현될 수 있다. 일 실시예에 따른 표시 장치(10)는 연결 전극(CNE)들은 일 방향으로 연장된 패턴 형상을 갖고, 그에 맞춰 연결 전극(CNE)과 접촉하는 발광 소자(ED)들의 배향 방향을 설계하여 발광 소자(ED)들 간 직렬 연결을 구성할 수 있다. 예를 들어, 직렬로 연결된 발광 소자(ED)들이 서로 다른 배향 방향을 갖도록 배치됨에 따라, 연결 전극(CNE)들이 일 방향으로만 연장되고, 절곡되거나 우회하는 패턴 형상을 갖지 않더라도 발광 소자(ED)들 간의 직렬 연결이 가능하다. 표시 장치(10)는 연결 전극(CNE)들이 일 방향으로 연장된 형상을 가짐에 따라 발광 영역(EMA) 내에서 연결 전극(CNE)들의 패턴 형상을 고려한 공간 확보에 이점이 있다. 이에 대한 자세한 설명은 다른 도면들을 참조하여 후술하기로 한다.
도 7은 도 6의 N1-N1'선을 따라 자른 단면도이다. 도 8은 도 6의 N2-N2'선을 따라 자른 단면도이다. 도 9는 도 6의 N3-N3'선을 따라 자른 단면도이다. 도 10은 도 6의 N4-N4'선을 따라 자른 단면도이다.
도 7은 제1 전극 그룹(RMG1)들 및 제1 발광 소자(ED1)와 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고, 도 8은 제2 전극 그룹(RMG2)들 및 제3 발광 소자(ED3)와 제4 발광 소자(ED4)의 양 단부를 가로지르는 단면을 도시하고 있다. 도 9 및 도 10은 각각 제1 전극 그룹(RMG1)과 제2 전극 그룹(RMG2)이 신호 배선(AL1, AL2)과 연결된 전극 컨택홀(CTD, CTS)들을 가로지르는 단면을 도시하고 있다.
도 5 및 도 6에 더하여 도 7 내지 도 10을 참조하여 표시 장치(10)의 단면 구조에 대하여 설명하면, 표시 장치(10)는 제1 기판(SUB)과 그 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 또한, 표시 장치(10)는 복수의 전극(RME)들, 발광 소자(ED) 및 연결 전극(CNE)을 포함할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다. 제1 기판(SUB)은 표시 영역(DPA)과 이를 둘러싸는 비표시 영역(NDA)을 포함하고, 표시 영역(DPA)은 발광 영역(EMA)과 비발광 영역 중 일부인 서브 영역(SA)을 포함할 수 있다.
제1 도전층은 하부 금속층(BML), 제1 전압 배선(VL1) 및 제2 전압 배선(VL2)을 포함할 수 있다. 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 제1 트랜지스터의 제1 액티브층(ACT1)에 광이 입사되는 것을 방지하거나, 제1 액티브층(ACT1)과 전기적으로 연결되어 제1 트랜지스터(T1)의 전기적 특성을 안정화하는 기능을 수행할 수 있다. 다만, 하부 금속층(BML)은 생략될 수 있다.
제1 전압 배선(VL1)은 제1 전극(RME1)에 전달되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 전달되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제1 전압 배선(VL1)은 제2 도전층의 도전 패턴(예를 들어, 제2 도전 패턴(CDP2))을 통해 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 제2 전압 배선(VL2)은 제3 도전층의 도전 패턴(예를 들어, 제3 도전 패턴(CDP3))을 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다.
도면에서는 제1 전압 배선(VL1)과 제2 전압 배선(VL2)이 제1 도전층에 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 제3 도전층에 배치되어 각각 제1 트랜지스터(T1)와 제2 전극(RME2)에 직접 전기적으로 연결될 수도 있다. 이 경우, 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 도 5 및 도 6의 제1 신호 배선(AL1) 또는 제2 신호 배선(AL2)일 수도 있다.
버퍼층(BL)은 제1 도전층 및 제1 기판(SUB) 상에 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 제1 액티브층(ACT1) 및 제2 트랜지스터(T2)의 제2 액티브층(ACT2)을 포함할 수 있다. 제1 액티브층(ACT1)과 제2 액티브층(ACT2)은 각각 후술하는 제2 도전층의 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)과 부분적으로 중첩하도록 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 반도체층은 다결정 실리콘, 또는 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 인듐(In)을 포함할 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
도면에서는 표시 장치(10)의 서브 화소(SPXn)에 하나의 제1 트랜지스터(T1)와 하나의 제2 트랜지스터(T2)가 배치된 것을 예시하고 있으나, 이에 제한되지 않고 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
제1 게이트 절연층(GI)은 반도체층 상에 배치된다. 제1 게이트 절연층(GI)은 각 트랜지스터(T1, T2)의 게이트 절연막의 역할을 할 수 있다. 도면에서는 제1 게이트 절연층(GI)이 제2 도전층의 게이트 전극(G1, G2)과 함께 패터닝되어, 제2 도전층과 반도체층의 액티브층(ACT1, ACT2) 사이에 부분적으로 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제1 게이트 절연층(GI)은 반도체층을 덮으며 버퍼층(BL) 상에 전면적으로 배치될 수도 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 제1 게이트 전극(G1)과 제2 트랜지스터(T2)의 제2 게이트 전극(G2)을 포함할 수 있다. 제1 게이트 전극(G1)은 제1 액티브층(ACT1)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치되고, 제2 게이트 전극(G2)은 제2 액티브층(ACT2)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 도면에 도시하지 않았으나, 제2 도전층은 스토리지 커패시터의 일 전극을 더 포함할 수도 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 상에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 복수의 도전 패턴(CDP1, CDP2, CDP3)들과 각 트랜지스터(T1, T2)들의 소스 전극(S1, S2) 및 드레인 전극(D1, D2), 및 신호 배선(AL1, AL2)들을 포함할 수 있다. 도전 패턴(CDP1, CDP2, CDP3)들 중 일부는 서로 다른 층의 도전층들 또는 반도체층들을 서로 전기적으로 연결하며 트랜지스터(T1, T2)의 소스/드레인 전극을 역할을 할 수 있다.
제1 도전 패턴(CDP1)은 제1 층간 절연층(IL1)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 제1 액티브층(ACT1)과 접촉할 수 있다. 제1 도전 패턴(CDP1)은 제1 층간 절연층(IL1)과 버퍼층(BL)을 관통하는 컨택홀을 통해 하부 금속층(BML)과 접촉할 수 있다. 제1 도전 패턴(CDP1)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)의 역할을 할 수 있다. 제1 도전 패턴(CDP1)은 제1 전극(RME1) 또는 제1 연결 전극(CNE1)과 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(RME1) 또는 제1 연결 전극(CNE1)으로 전달할 수 있다.
제2 도전 패턴(CDP2)은 제1 층간 절연층(IL1) 및 버퍼층(BL)을 관통하는 컨택홀을 통해 제1 전압 배선(VL1)과 접촉할 수 있다. 또한, 제2 도전 패턴(CDP2)은 제1 층간 절연층(IL1)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 제1 액티브층(ACT1)과 접촉할 수 있다. 제2 도전 패턴(CDP2)은 제1 전압 배선(VL1)을 제1 트랜지스터(T1)와 전기적으로 연결하며 제1 트랜지스터(T1)의 제1 드레인 전극(D1)의 역할을 할 수 있다.
제3 도전 패턴(CDP3)은 제1 층간 절연층(IL1) 및 버퍼층(BL)을 관통하는 컨택홀을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제2 전압 배선(VL2)은 제2 전원 전압을 제3 도전 패턴(CDP3)을 통해 제2 연결 전극(CNE2)으로 전달할 수 있다. 다만, 몇몇 실시예에서 제3 도전 패턴(CDP3)은 생략되고, 제2 신호 배선(AL2)으로 대체될 수도 있다.
제2 소스 전극(S2)과 제2 드레인 전극(D2)은 각각 제1 층간 절연층(IL1)을 관통하는 컨택홀을 통해 제2 트랜지스터(T2)의 제2 액티브층(ACT2)과 접촉할 수 있다. 제2 트랜지스터(T2)는 데이터 신호를 제1 트랜지스터(T1)에 전달하거나, 초기화 신호를 전달할 수 있다.
제1 신호 배선(AL1)과 제2 신호 배선(AL2)은 각각 제1 전압 배선(VL1) 및 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 제1 신호 배선(AL1)은 제1 층간 절연층(IL1) 및 버퍼층(BL)을 관통하는 컨택홀을 통해 제1 전압 배선(VL1)과 접촉할 수 있다. 제2 신호 배선(AL2)은 제1 층간 절연층(IL1) 및 버퍼층(BL)을 관통하는 컨택홀을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 신호 배선(AL1)과 제2 신호 배선(AL2)에는 각각 제1 전압 배선(VL1) 및 제2 전압 배선(VL2)에 인가되는 전기 신호가 전달될 수 있다. 다만, 이에 제한되지 않는다. 신호 배선(AL1, AL2)들은 각각 전압 배선(VL1, VL2)과 전기적으로 연결되지 않을 수 있다.
제1 보호층(PV1)은 제3 도전층 상에 배치된다. 제1 보호층(PV1)은 제3 도전층 다른 층들 사이에서 절연막의 기능을 수행하며 제3 도전층을 보호할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다. 또한, 몇몇 실시예에서, 제1 층간 절연층(IL1)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질로 이루어질 수도 있다.
비아층(VIA)은 표시 영역(DPA)에서 제3 도전층 상에 배치된다. 비아층(VIA)은 유기 절연 물질, 예를 들어 폴리이미드(PI)와 같은 유기 절연 물질을 포함하여, 하부 도전층들에 의한 단차를 보상하며 상면을 평탄하게 형성할 수 있다. 다만, 몇몇 실시예에서 비아층(VIA)은 생략될 수 있다.
표시 장치(10)는 비아층(VIA) 상에 배치된 표시 소자층으로서, 격벽(BP1, BP2, BP3)들, 복수의 전극(RME)들과 뱅크층(BNL), 복수의 발광 소자(ED)들과 복수의 연결 전극(CNE)들을 포함할 수 있다. 또한, 표시 장치(10)는 절연층(PAS1, PAS2, PAS3)들을 포함할 수 있다.
격벽(BP1, BP2, BP3)들은 비아층(VIA) 상에 배치될 수 있다. 예를 들어, 격벽(BP1, BP2, BP3)들은 비아층(VIA) 상에 직접 배치될 수 있고, 비아층(VIA)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 상술한 바와 같이, 제1 격벽(BP1)과 제2 격벽(BP2)이 서로 이격되어 배치되고, 이들 사이에는 제3 격벽(BP3)이 배치될 수 있다. 격벽(BP1, BP2, BP3)의 돌출된 부분은 경사지거나 일정 곡률을 갖고 휘어진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 격벽(BP1, BP2, BP3) 상에 배치되는 전극(RME)에서 반사되어 비아층(VIA)의 상부 방향으로 출사될 수 있다. 도면에 예시된 바와 달리, 격벽(BP1, BP2, BP3)은 단면도 상 외면이 일정 곡률을 갖고 휘어진 형상, 예컨대 반원 또는 반타원의 형상을 가질 수도 있다. 격벽(BP1, BP2, BP3)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(RME)들은 격벽(BP1, BP2, BP3) 및 비아층(VIA) 상에 배치될 수 있다. 예를 들어, 각 전극(RME)들은 적어도 격벽(BP1, BP2, BP3)의 경사진 측면 상에 배치될 수 있다. 전극(RME)들의 제2 방향(DR2)으로 측정된 폭은 격벽(BP1, BP2, BP3)의 제2 방향(DR2)으로 측정된 폭보다 작을 수 있고, 서로 이격된 전극(RME)들이 제2 방향(DR2)으로 이격된 간격은 격벽(BP1, BP2, BP3)들 사이의 간격보다 좁을 수 있다. 전극(RME)들 각각은 적어도 일부 영역이 비아층(VIA) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
상술한 바와 같이, 제1 전극 페어(RMP1)와 제2 전극 페어(RMP2), 또는 제1 전극(RME1)과 제5 전극(RME5), 및 제2 전극(RME2)과 제6 전극(RME6)은 제3 격벽(BP3) 상에 배치될 수 있다. 제3 전극 페어(RMP3)의 제3 전극(RME3)과 제7 전극(RME7)은 제1 격벽(BP1) 상에 배치되고, 제4 전극 페어(RMP4)의 제4 전극(RME4)과 제8 전극(RME8)은 제2 격벽(BP2) 상에 배치될 수 있다.
격벽(BP1, BP2, BP3)들 사이에 배치된 발광 소자(ED)는 양 단부 방향으로 광을 방출하고, 상기 방출된 광은 격벽(BP1, BP2, BP3) 상에 배치된 전극(RME)으로 향할 수 있다. 각 전극(RME)은 격벽(BP1, BP2, BP3) 상에 배치된 부분이 발광 소자(ED)에서 방출된 광을 반사시킬 수 있는 구조를 가질 수 있다. 전극(RME)들은 적어도 격벽(BP1, BP2, BP3)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
전극(RME)들은 서브 영역(SA)에서 전극 컨택홀(CTD, CTS)을 통해 제3 도전층과 직접 접촉할 수 있다. 예를 들어, 제1 전극 컨택홀(CTD)은 전극(RME)들과 제1 신호 배선(AL1)이 중첩하는 부분에 형성되고, 제2 전극 컨택홀(CTS)은 전극(RME)들과 제2 신호 배선(AL2)이 중첩하는 부분에 형성될 수 있다. 제1 전극(RME1), 제4 전극(RME4), 제6 전극(RME6) 및 제7 전극(RME7)은 각각 비아층(VIA) 및 제1 보호층(PV1)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 신호 배선(AL1)과 전기적으로 연결될 수 있다. 제2 전극(RME2), 제3 전극(RME3), 제5 전극(RME5) 및 제8 전극(RME8)은 각각 비아층(VIA) 및 제1 보호층(PV1)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 신호 배선(AL2)과 전기적으로 연결될 수 있다. 상술한 바와 같이, 제2 방향(DR2)으로 인접한 서로 다른 두 전극(RME)들은 서로 다른 신호 배선(AL1, AL2)에 전기적으로 연결되고, 한 쌍의 전극 페어(RMP1, RMP2, RMP3, RMP4)의 서로 다른 두 전극도 서로 다른 신호 배선(AL1, AL2)에 전기적으로 연결될 수 있다. 제1 전극(RME1), 제4 전극(RME4), 제6 전극(RME6) 및 제7 전극(RME7)은 제1 신호 배선(AL1)으로 인가된 전기 신호가 전달되고, 제2 전극(RME2), 제3 전극(RME3), 제5 전극(RME5) 및 제8 전극(RME8)은 제2 신호 배선(AL2)으로 인가된 전기 신호가 전달될 수 있다.
다만, 특정 신호 배선(AL1, AL2)에 연결된 전극(RME)은 도면에 예시된 바에 제한되지 않는다. 예를 들어, 도 6의 실시예와 달리, 제1 전극(RME1), 제4 전극(RME4), 제6 전극(RME6) 및 제7 전극(RME7)은 제2 신호 배선(AL2)과 전기적으로 연결되고, 제2 전극(RME2), 제3 전극(RME3), 제5 전극(RME5) 및 제8 전극(RME8)은 제1 신호 배선(AL1)과 전기적으로 연결될 수 있다. 제2 방향(DR2)으로 인접한 전극(RME)들이 서로 다른 신호 배선(AL1, AL2)과 전기적으로 연결된다면, 연결된 신호 배선(AL1, AL2)의 종류는 달라질 수 있다.
도면에서는 각 신호 배선(AL1, AL2)들이 전압 배선(VL1, VL2)과 전기적으로 연결된 실시예가 예시되어 있다. 그에 따라, 각 전극(RME)들에는 전압 배선(VL1, VL2)으로 인가된 전기 신호가 신호 배선(AL1, AL2)을 통해 전달될 수 있다. 다만, 이에 제한되지 않는다. 신호 배선(AL1, AL2)은 전압 배선(VL1, VL2)들과 전기적으로 연결되지 않을 수 있고, 이 경우 전극(RME)들에는 전압 배선(VL1, VL2)으로 인가된 전기 신호는 전달되지 않을 수 있다. 전극(RME)들에는 신호 배선(AL1, AL2)으로 인가되는 전기 신호만이 전달될 수 있다.
전극(RME)들은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극(RME)들은 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금, 또는 티타늄(Ti), 몰리브덴(Mo), 및 나이오븀(Nb)과 같은 금속층과 상기 합금이 적층된 구조를 가질 수도 있다. 몇몇 실시예에서, 전극(RME)들은 알루미늄(Al)을 포함하는 합금과 티타늄(Ti), 몰리브덴(Mo), 및 나이오븀(Nb)으로 이루어진 적어도 한 층 이상의 금속층이 적층된 이중층 또는 다중층으로 이루어질 수 있다.
이에 제한되지 않고, 각 전극(RME)들은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다. 전극(RME)들은 발광 소자(ED)와 전기적으로 연결되면서, 발광 소자(ED)에서 방출된 광들 중 일부를 제1 기판(SUB)의 상부 방향으로 반사할 수 있다.
제1 절연층(PAS1)은 표시 영역(DPA) 전면에 배치되며, 비아층(VIA) 및 복수의 전극(RME)들 상에 배치될 수 있다. 제1 절연층(PAS1)은 복수의 전극(RME)들을 보호함과 동시에 서로 다른 전극(RME)들을 상호 절연시킬 수 있다. 제1 절연층(PAS1)은 뱅크층(BNL)이 형성되기 전, 전극(RME)들을 덮도록 배치됨에 따라 전극(RME)들이 뱅크층(BNL)을 형성하는 공정에서 손상되는 것을 방지할 수 있다. 또한, 제1 절연층(PAS1)은 그 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제2 방향(DR2)으로 이격된 전극(RME) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)의 단차가 형성된 상면에는 발광 소자(ED)가 배치되고, 발광 소자(ED)와 제1 절연층(PAS1) 사이에는 공간이 형성될 수도 있다.
제1 절연층(PAS1)은 서브 영역(SA)에 배치된 컨택홀(CT1, CT2)들을 포함할 수 있다. 컨택홀(CT1, CT2)들은 각각 전극(RME)과 비중첩하도록 배치되고, 비아층(VIA)을 관통하여 제3 도전층의 도전 패턴을 노출할 수 있다. 예를 들어, 제1 컨택홀(CT1)은 제1 절연층(PAS1) 및 비아층(VIA)을 관통하여 제1 도전 패턴(CDP1)을 노출하고, 제2 컨택홀(CT2)은 제1 절연층(PAS1) 및 비아층(VIA)을 관통하여 제3 도전 패턴(CDP3)을 노출할 수 있다. 제1 컨택홀(CT1)과 제2 컨택홀(CT2)은 각각 제1 절연층(PAS1) 상에 배치되는 다른 절연층들 중 일부를 더 관통할 수 있다. 각 컨택홀(CT1, CT2)들에 의해 노출된 도전 패턴들은 후술하는 연결 전극(CNE)과 접촉할 수 있다.
뱅크층(BNL)은 제1 절연층(PAS1) 상에 배치될 수 있다. 뱅크층(BNL)은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하며, 각 서브 화소(SPXn)들을 둘러쌀 수 있다. 뱅크층(BNL)은 각 서브 화소(SPXn)의 발광 영역(EMA) 및 서브 영역(SA)을 둘러싸며 이들을 구분할 수 있고, 표시 영역(DPA)의 최외곽을 둘러싸며 표시 영역(DPA)과 비표시 영역(NDA)을 구분할 수 있다.
뱅크층(BNL)은 격벽(BP1, BP2, BP3)과 유사하게 일정 높이를 가질 수 있다. 몇몇 실시예에서, 뱅크층(BNL)은 상면의 높이가 격벽(BP1, BP2, BP3)보다 높을 수 있고, 그 두께는 격벽(BP1, BP2, BP3)과 같거나 더 클 수 있다. 뱅크층(BNL)은 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(SPXn)로 넘치는 것을 방지할 수 있다. 뱅크층(BNL)은 격벽(BP1, BP2, BP3)과 동일하게 폴리 이미드와 같은 유기 절연 물질을 포함할 수 있다.
발광 소자(ED)들은 발광 영역(EMA)에 배치될 수 있다. 발광 소자(ED)들은 격벽(BP1, BP2, BP3)들 사이에서 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB)의 상면과 평행하도록 배치될 수 있다. 후술할 바와 같이, 발광 소자(ED)는 상기 연장된 일 방향을 따라 배치된 복수의 반도체층들을 포함할 수 있고, 상기 복수의 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않고, 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 반도체층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
각 서브 화소(SPXn)에 배치된 발광 소자(ED)들은 상술한 반도체층이 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(SPXn)에 배치된 발광 소자(ED)들은 동일한 재료의 반도체층을 포함하여 동일한 색의 광을 방출할 수 있다.
발광 소자(ED)들은 연결 전극(CNE)들과 접촉하여 전극(RME) 및 비아층(VIA) 하부의 도전층들과 전기적으로 연결될 수 있고, 전기 신호가 인가되어 특정 파장대의 광을 방출할 수 있다.
제2 절연층(PAS2)은 복수의 발광 소자(ED)들, 제1 절연층(PAS1), 및 뱅크층(BNL) 상에 배치될 수 있다. 제2 절연층(PAS2)은 격벽(BP1, BP2, BP3)들 사이에서 제1 방향(DR1)으로 연장되어 복수의 발광 소자(ED)들 상에 배치된 패턴부를 포함한다. 상기 패턴부는 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되며, 발광 소자(ED)의 양 측, 또는 양 단부는 덮지 않을 수 있다. 상기 패턴부는 평면도상 각 서브 화소(SPXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)의 상기 패턴부는 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)들을 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제2 절연층(PAS2) 사이의 공간을 채우도록 배치될 수도 있다. 또한, 제2 절연층(PAS2) 중 일부분은 뱅크층(BNL) 상부, 및 서브 영역(SA)들에 배치될 수 있다.
연결 전극(CNE)들은 전극(RME)들, 및 격벽(BP1, BP2, BP3)들 상에 배치될 수 있다. 연결 전극(CNE)들은 제2 절연층(PAS2)과 후술하는 제3 절연층(PAS3) 사이에 배치된 제1 연결 전극층의 연결 전극과, 제3 절연층(PAS3) 상에 배치된 제2 연결 전극층의 연결 전극으로 구분될 수 있다. 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 제1 연결 전극층의 연결 전극이고, 제1 연결 전극(CNE1), 제2 연결 전극(CNE2) 및 제5 연결 전극(CNE5)은 제2 연결 전극층의 연결 전극일 수 있다.
제1 연결 전극(CNE1)은 제1 전극(RME1) 및 제3 격벽(BP3) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1)과 부분적으로 중첩하며 발광 영역(EMA)으로부터 뱅크층(BNL)을 넘어 서브 영역(SA)까지 배치될 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2) 및 제3 격벽(BP3) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2)과 부분적으로 중첩하며 발광 영역(EMA)으로부터 뱅크층(BNL)을 넘어 서브 영역(SA)까지 배치될 수 있다.
제3 연결 전극(CNE3)은 제3 전극(RME3), 제7 전극(RME7) 및 제1 격벽(BP1) 상에 배치될 수 있다. 제3 연결 전극(CNE3)은 제3 전극 페어(RMP3)의 제3 전극(RME3) 및 제7 전극(RME7) 상에 배치되며 발광 영역(EMA) 내에 배치될 수 있다. 제4 연결 전극(CNE4)은 제4 전극(RME4), 제8 전극(RME8) 및 제2 격벽(BP2) 상에 배치될 수 있다. 제4 연결 전극(CNE4)은 제4 전극 페어(RMP4)의 제4 전극(RME4) 및 제8 전극(RME8) 상에 배치되며 발광 영역(EMA) 내에 배치될 수 있다. 제5 연결 전극(CNE5)은 제5 전극(RME5), 제6 전극(RME6) 및 제3 격벽(BP3) 상에 배치될 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)와 접촉할 수 있다. 제1 연결 전극(CNE1)은 제1 발광 소자(ED1)들의 제1 단부와 접촉하고, 제2 연결 전극(CNE2)은 제2 발광 소자(ED2)들의 제2 단부와 접촉할 수 있다. 제3 연결 전극(CNE3)은 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)와 접촉할 수 있다. 제3 연결 전극(CNE3)은 제1 발광 소자(ED1)의 제2 단부 및 제3 발광 소자(ED3)의 제1 단부와 접촉할 수 있다. 제4 연결 전극(CNE4)은 제2 발광 소자(ED2) 및 제4 발광 소자(ED4)와 접촉할 수 있다. 제4 연결 전극(CNE4)은 제2 발광 소자(ED2)의 제1 단부 및 제4 발광 소자(ED4)의 제2 단부와 접촉할 수 있다. 제5 연결 전극(CNE5)은 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)와 접촉할 수 있다. 제5 연결 전극(CNE5)은 제3 발광 소자(ED3)의 제2 단부 및 제4 발광 소자(ED4)의 제1 단부와 접촉할 수 있다.
제1 연결 전극(CNE1)은 서브 영역(SA)에서 비아층(VIA), 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP1)과 접촉할 수 있다. 제2 연결 전극(CNE2)은 서브 영역(SA)에서 비아층(VIA), 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)을 관통하는 제2 컨택홀(CT2)을 통해 제3 도전 패턴(CDP3)과 접촉할 수 있다. 제1 연결 전극(CNE1)은 제1 도전 패턴(CDP1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 전달되고, 제2 연결 전극(CNE2)은 제3 도전 패턴(CDP3)을 통해 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 발광 소자(ED)들은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 통해 전달된 전원 전압에 의해 광을 방출할 수 있다.
연결 전극(CNE)들은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 연결 전극(CNE)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 연결 전극(CNE)을 투과하여 출사될 수 있다.
제3 절연층(PAS3)은 제2 연결 전극층의 연결 전극들과 제2 절연층(PAS2) 상에 배치된다. 제3 절연층(PAS3)은 제2 절연층(PAS2) 상에 전면적으로 배치되어 제3 연결 전극(CNE3) 및 제4 연결 전극(CNE4)을 덮도록 배치되고, 제1 연결 전극(CNE1), 제2 연결 전극(CNE2), 및 제5 연결 전극(CNE5)은 제3 절연층(PAS3) 상에 배치될 수 있다. 제3 절연층(PAS3)은 제3 연결 전극(CNE3) 및 제4 연결 전극(CNE4)이 배치된 영역을 제외하고 비아층(VIA) 상에 전면적으로 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극층의 연결 전극들과 제2 연결 전극층의 연결 전극들이 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다.
도면으로 도시하지 않았으나, 제3 절연층(PAS3) 상에는 다른 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB) 상에 배치된 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)은 각각 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 일 예로, 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)은 각각 무기물 절연성 물질을 포함하거나, 제1 절연층(PAS1)과 제3 절연층(PAS3)은 무기물 절연성 물질을 포함하되 제2 절연층(PAS2)을 유기물 절연성 물질을 포함할 수 있다. 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)은 각각, 또는 적어도 어느 한 층은 복수의 절연층이 교번 또는 반복하여 적층된 구조로 형성될 수도 있다. 예시적인 실시예에서, 제1 절연층(PAS1), 제2 절연층(PAS2), 및 제3 절연층(PAS3)은 각각 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 및 실리콘 산질화물(SiOxNy) 중 어느 하나일 수 있다. 제1 절연층(PAS1), 제2 절연층(PAS2), 및 제3 절연층(PAS3)은 서로 동일한 재료로 이루어지거나, 일부는 서로 동일하고 일부는 서로 다른 재료로 이루어지거나, 각각 서로 다른 재료로 이루어질 수도 있다.
도 11은 일 실시예에 따른 발광 소자의 개략도이다.
도 11을 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 도펀트로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31)은 n형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn, Se 등일 수 있다.
제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32)은 p형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Ba 등일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다. 예를 들어, 발광 소자(ED)는 제1 반도체층(31)과 발광층(36) 사이, 또는 제2 반도체층(32)과 발광층(36) 사이에 배치된 다른 반도체층을 더 포함할 수 있다. 제1 반도체층(31)과 발광층(36) 사이에 배치된 반도체층은 n형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN, InN 및 SLs 중에서 어느 하나 이상일 수 있고, 제2 반도체층(32)과 발광층(36) 사이에 배치된 반도체층은 p형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번되어 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN, InGaN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번되어 적층된 구조인 경우, 양자층은 AlGaN, 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다.
발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번되어 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(ED)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 및 티타늄 산화물(TiOx) 중 적어도 하나를 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나 이에 제한되지 않으며, 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다.
절연막(38)은 발광 소자(ED)의 반도체층들 및 전극층을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면 처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
표시 장치(10)에 포함된 발광 소자(ED)는 제1 반도체층(31)이 배치된 단부와 제2 반도체층(32) 및 전극층(37)이 배치된 단부가 서로 구분될 수 있다. 발광 소자(ED)는 연장된 방향의 양 단부가 구분되고, 전극(RME)들 상에 배치된 발광 소자(ED)들도 서로 배향 방향이 다를 수 있다.
도 12는 일 실시예에 따른 표시 장치의 일 서브 화소에 배치된 발광 소자들의 배향 방향을 나타내는 평면도이다. 도 12는 도 6의 제1 서브 화소(SPX1)에서 발광 소자(ED: ED1, ED2, ED3, ED4)들의 배향 방향을 보여주고 있다.
도 12를 참조하면, 발광 소자(ED)들 각각은 제1 단부(도 12에서 검은색 부분)와 제2 단부(도 12에서 흰색 부분)를 포함할 수 있다. 도 11의 발광 소자(ED)와 같은 실시예에서, 발광 소자(ED)들의 제1 단부는 제2 반도체층(32) 및 전극층(37)이 배치된 부분이고, 제2 단부는 제1 반도체층(31)이 위치한 부분일 수 있다. 격벽(BP1, BP2, BP3)들 사이에서 제2 방향(DR2)으로 이격된 전극(RME)들 상에 배치된 발광 소자(ED)들은 제1 단부가 특정 방향을 향하도록 배치될 수 있고, 서로 다른 발광 소자(ED1, ED2, ED3, ED4)들의 배향 방향은 서로 동일하거나 다를 수 있다.
예를 들어, 제1 발광 소자(ED1)들은 제1 단부가 제2 방향(DR2)의 일 측인 우측을 향하도록 배치되고, 제2 발광 소자(ED2)들은 제1 단부가 제2 방향(DR2)의 타 측인 좌측을 향하도록 배치될 수 있다. 제3 발광 소자(ED3)는 제1 단부가 좌측을 향하도록 배치되고, 제4 발광 소자(ED4)들은 제1 단부가 우측을 향하도록 배치될 수 있다. 제1 전극 그룹(RMG1)의 전극들 상에 배치되고 서로 제2 방향(DR2)으로 이격된 제1 발광 소자(ED1)들과 제2 발광 소자(ED2)들은 제1 단부가 향하는 방향이 서로 반대 방향일 수 있다. 제2 전극 그룹(RMG2)의 전극들 상에 배치되고 서로 제2 방향(DR2)으로 이격된 제3 발광 소자(ED3)들과 제4 발광 소자(ED4)들도 제1 단부가 향하는 방향이 서로 반대 방향일 수 있다. 제1 격벽(BP1) 및 제3 격벽(BP3) 사이에 배치되며 서로 제1 방향(DR1)으로 이격된 제1 발광 소자(ED1)들과 제3 발광 소자(ED3)들은 제1 단부가 향하는 방향이 서로 반대 방향일 수 있다. 제3 격벽(BP3) 및 제2 격벽(BP2) 사이에 배치되며 서로 제1 방향(DR1)으로 이격된 제2 발광 소자(ED2)들과 제4 발광 소자(ED4)들도 제1 단부가 향하는 방향이 서로 반대 방향일 수 있다.
이러한 발광 소자(ED)들의 배향 방향은 연결 전극(CNE)들의 패턴 형상에 영향을 줄 수 있다. 예를 들어, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치되고, 제1 연결 전극(CNE1)은 제1 발광 소자(ED1)의 제1 단부와 접촉하고, 제2 연결 전극(CNE2)은 제2 발광 소자(ED2)의 제2 단부와 접촉할 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 어느 한 종류의 발광 소자(ED)와 접촉하며, 서브 영역(SA)에서 제3 도전층의 도전 패턴들과 접촉할 수 있다. 제1 연결 전극(CNE1)은 제1 발광 소자(ED1) 및 제1 전압 배선(VL1)과 전기적으로 연결되고, 제2 연결 전극(CNE2)은 제2 발광 소자(ED2) 및 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 각각 제2 단부와 제1 단부가 좌측을 향하도록 배치되고, 제3 연결 전극(CNE3)은 제1 방향(DR1)으로 연장된 형상을 가지며 제1 발광 소자(ED1)의 제2 단부 및 제3 발광 소자(ED3)의 제1 단부와 접촉할 수 있다. 제3 연결 전극(CNE3)은 부분적으로 절곡되거나 우회하는 형상을 갖지 않고 일 방향으로 연장된 패턴 형상을 갖더라도 제1 발광 소자(ED1)의 제2 단부, 및 제3 발광 소자(ED3)의 제1 단부와 접촉할 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 제3 연결 전극(CNE3)을 통해 서로 전기적으로 연결될 수 있다.
이와 유사하게, 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 각각 제1 단부와 제2 단부가 우측을 향하도록 배치되고, 제4 연결 전극(CNE4)은 제1 방향(DR1)으로 연장된 형상을 가지며 제2 발광 소자(ED2)의 제1 단부 및 제4 발광 소자(ED4)의 제2 단부와 접촉할 수 있다. 제4 연결 전극(CNE4)은 부분적으로 절곡되거나 우회하는 형상을 갖지 않고 일 방향으로 연장된 패턴 형상을 갖더라도 제2 발광 소자(ED2)의 제1 단부, 및 제4 발광 소자(ED4)의 제2 단부와 접촉할 수 있다. 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 제4 연결 전극(CNE4)을 통해 서로 전기적으로 연결될 수 있다.
제3 발광 소자(ED3)는 제2 단부가 우측을 향하도록 배치되고 제4 발광 소자(ED4)는 제1 단부가 좌측을 향하도록 배치될 수 있다. 제5 연결 전극(CNE5)은 제5 전극(RME5) 및 제6 전극(RM6) 상에서 제2 방향(DR2)의 폭이 다른 연결 전극(CNE)들보다 크게 형성되어 제3 발광 소자(ED3)의 제2 단부 및 제4 발광 소자(ED4)의 제1 단부와 접촉할 수 있다. 제5 연결 전극(CNE5)은 부분적으로 절곡되거나 우회하는 형상을 갖지 않고 일 방향으로 연장된 패턴 형상을 갖더라도 제3 발광 소자(ED3)의 제2 단부, 및 제4 발광 소자(ED4)의 제1 단부와 접촉할 수 있다. 제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 제5 연결 전극(CNE5)을 통해 서로 전기적으로 연결될 수 있다.
제1 연결 전극(CNE1)으로 전달된 제1 전압 배선(VL1)의 전기 신호는 제1 발광 소자(ED1), 제3 연결 전극(CNE3), 제3 발광 소자(ED3), 제5 연결 전극(CNE5), 제4 발광 소자(ED4), 제4 연결 전극(CNE4), 제2 발광 소자(ED2) 및 제2 연결 전극(CNE2)을 통해 흐를 수 있다.
이러한 발광 소자(ED)들의 배향 방향은 양 단부가 배치된 전극(RME)들과 연결된 신호 배선(AL1, AL2)에 따라 달라질 수 있다. 발광 소자(ED)들의 제1 단부가 배치된 전극(RME)들은 제1 신호 배선(AL1)과 전기적으로 연결된 전극들이고, 제2 단부가 배치된 전극(RME)들은 제2 신호 배선(AL2)과 전기적으로 연결된 전극들일 수 있다. 예를 들어, 제1 전극(RME1), 제4 전극(RME4), 제5 전극(RME5) 및 제7 전극(RME7)은 각각 제1 신호 배선(AL1)과 전기적으로 연결된 전극들이고, 발광 소자(ED)들의 제1 단부가 배치될 수 있다. 제2 전극(RME2), 제3 전극(RME3), 제6 전극(RME6) 및 제8 전극(RME8)은 각각 제2 신호 배선(AL2)과 전기적으로 연결된 전극들이고, 발광 소자(ED)들의 제2 단부가 배치될 수 있다.
일 실시예에 따른 표시 장치(10)는 연결 전극(CNE)들이 일 방향으로 연장된 형상을 가질 수 있도록 발광 소자(ED)들의 배향 방향이 설계될 수 있고, 연결 전극(CNE)들이 절곡되거나 우회하는 형상을 갖지 않음으로써 발광 영역(EMA) 내에 연결 전극(CNE)들이 배치되기 위한 공간을 줄일 수 있다. 그에 따라, 격벽(BP1, BP2, BP3)들 사이 공간에서 제1 전극 그룹(RMG1)과 제2 전극 그룹(RMG2) 사이의 영역을 더 줄일 수 있고, 발광 영역(EMA)에 배치된 발광 소자(ED)들 중 연결 전극(CNE)과 연결되어 발광할 수 있는 유효 발광 소자의 개수를 늘릴 수 있다. 표시 장치(10)는 단위 면적 당 휘도가 증가할 수 있고, 제조 공정에서 필요한 휘도를 갖기 위해 발광 영역(EMA)에 배치하는 발광 소자들의 개수도 줄일 수 있는 이점이 있다.
도 13은 일 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 13은 제1 방향(DR1)으로 인접한 두 화소행(PXC1, PXC2)의 일 서브 화소(SPXn)를 도시하고 있다.
도 13을 참조하면, 제1 화소행(PXC1)의 서브 화소(SPXn)에서, 제1 전극 그룹(RMG1)과 제2 전극 그룹(RMG2)의 각 전극(RME)들은 제1 화소행(PXC1)의 상측 및 하측에 배치된 두 쌍의 신호 배선(AL1, AL2)들과 각각 전기적으로 연결될 수 있다. 제2 화소행(PXC2)의 서브 화소(SPXn)에서, 제1 전극 그룹(RMG1)과 제2 전극 그룹(RMG2)의 각 전극(RME)들도 제2 화소행(PXC2)의 상측 및 하측에 배치된 두 쌍의 신호 배선(AL1, AL2)들과 각각 전기적으로 연결될 수 있다.
제1 화소행(PXC1)과 제2 화소행(PXC2)의 전극(RME)들 각각은 해당 화소행(PXC1, PXC2)에 접속된 신호 배선(AL1, AL2)들과 전기적으로 연결될 수 있다. 예를 들어, 제1 화소행(PXC1)의 제2 전극 그룹(RMG2)의 전극(RME)들이 전기적으로 연결된 신호 배선(AL1, AL2)들과 제2 화소행(PXC2)의 제1 전극 그룹(RMG1)의 전극(RME)들이 전기적으로 연결된 신호 배선(AL1, AL2)들은 서로 구분될 수 있다. 그에 따라, 제1 화소행(PXC1)과 제2 화소행(PXC2) 사이, 및 그 외의 서브 영역(SA)들에는 두 쌍의 신호 배선(AL1, AL2)들, 총 4개의 신호 배선(AL1, AL2)들이 배치될 수 있다.
그에 따라, 제1 화소행(PXC1)과 제2 화소행(PXC2)의 각 전극(RME)들과 신호 배선(AL1, AL2)과의 전기적 연결 관계가 서로 동일할 수 있다. 이는 제1 화소행(PXC1)과 제2 화소행(PXC2)의 발광 소자(ED)들의 배향 방향, 및 연결 전극(CNE)들의 패턴 형상들이 서로 동일한 것을 의미한다. 예를 들어, 제1 화소행(PXC1)의 제1 전극(RME1)과 제2 화소행(PXC2)의 제1 전극(RME1)이 각각 서로 구분된 제1 신호 배선(AL1)에 전기적으로 연결되고, 각 화소행(PXC1, PXC2)의 제1 발광 소자(ED1)들은 제1 단부가 우측을 향하도록 배치될 수 있다. 각 화소행(PXC1, PXC2)의 제1 연결 전극(CNE1)은 제1 전극(RME1) 상에 배치되며 제1 컨택홀(CT1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 그 외, 다른 발광 소자(ED)들, 및 연결 전극(CNE)들의 배치 및 패턴 형상은 상술한 바와 동일할 수 있다.
다만, 이에 제한되지 않는다. 도 13의 실시예에서는 제1 화소행(PXC1)과 제2 화소행(PXC2) 사이의 서브 영역(SA)에 두 쌍의 신호 배선(AL1, AL2)이 배치되어 서브 영역(SA)이 충분한 면적을 갖는 것이 예시되어 있다. 몇몇 실시예에서, 동일한 서브 영역(SA)에 배치되고 서로 다른 화소행(PXC1, PXC2)에 접속된 신호 배선(AL1, AL2)들이 서로 다른 층에 배치되거나, 동일한 서브 영역(SA)에 배치된 신호 배선(AL1, AL2)들이 서로 다른 화소행(PXC1, PXC2)의 전극(RME)들과 전기적으로 연결될 수도 있다. 이 경우, 다른 서브 화소행(PXC1, PXC2)의 동일한 전극(RME)들과 신호 배선(AL1, AL2)의 전기적 연결 관계가 달라질 수 있고, 그에 따른 발광 소자(ED)들의 배향 방향, 및 연결 전극(CNE)들의 배치가 달라질 수도 있다. 이에 대한 설명은 다른 실시예가 참조된다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예들에 대하여 설명하기로 한다.
도 14는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 14를 참조하면, 일 실시예에 따른 표시 장치(10_1)는 격벽(BP1, BP2, BP3)들 각각이 제1 방향(DR1)으로 이격된 복수의 격벽 패턴(P1, P2, P3, P4, P5, P6)들을 포함할 수 있다. 제1 격벽(BP1)은 서로 제1 방향(DR1)으로 이격된 제1 격벽 패턴(P1) 및 제2 격벽 패턴(P2)을 포함하고, 제2 격벽(BP2)은 서로 제1 방향(DR1)으로 이격된 제3 격벽 패턴(P3) 및 제4 격벽 패턴(P4)을 포함할 수 있다. 제3 격벽(BP3)은 서로 제1 방향(DR1)으로 이격된 제5 격벽 패턴(P5) 및 제6 격벽 패턴(P6)을 포함할 수 있다. 본 실시예는 전극(RME)들이 서로 제1 방향(DR1)으로 이격된 두 전극 그룹(RMG1, RMG2)으로 구분된 것과 유사하게, 격벽(BP1, BP2, BP3)들도 서로 제1 방향(DR1)으로 이격된 격벽 패턴(P1, P2, P3, P4, P5, P6)들로 구분된 점에서 도 6의 실시예와 차이가 있다.
한 쌍의 전극 페어(RMP1, RMP2, RMP3, RMP4)에 속한 전극(RME)들은 서로 다른 격벽 패턴(P1, P2, P3, P4, P5, P6) 상에 배치될 수 있다. 제1 전극(RME1) 및 제2 전극(RME2)은 제3 격벽(BP3)의 제5 격벽 패턴(P5) 상에 배치되고, 제5 전극(RME5) 및 제6 전극(RME6)은 제3 격벽(BP3)의 제6 격벽 패턴(P6) 상에 배치될 수 있다. 이와 유사하게, 제3 전극(RME3)은 제1 격벽(BP1)의 제1 격벽 패턴(P1) 상에 배치되고, 제7 전극(RME7)은 제1 격벽(BP1)의 제2 격벽 패턴(P2) 상에 배치될 수 있다. 제4 전극(RME4)은 제2 격벽(BP2)의 제3 격벽 패턴(P3) 상에 배치되고, 제8 전극(RME8)은 제2 격벽(BP2)의 제4 격벽 패턴(P4) 상에 배치될 수 있다.
표시 장치(10_1)는 전극(RME)들과 유사하게 격벽(BP1, BP2, BP3)들도 발광 영역(EMA) 내에서 제1 방향(DR1)으로 이격된 격벽 패턴(P1, P2, P3, P4, P5, P6)들을 포함할 수 있고, 전극(RME)과 격벽 패턴(P1, P2, P3, P4, P5, P6)이 각각 대응된 배치 구조를 가질 수 있다.
도 15는 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다. 도 16은 도 15의 N5-N5'선을 따라 자른 단면도이다.
도 15 및 도 16을 참조하면, 일 실시예에 따른 표시 장치(10_2)는 제1 전극 그룹(RMG1)의 전극(RME1~RME4)들은 제3 도전층의 신호 배선(AL1, AL2)들과 접촉하고, 제2 전극 그룹(RMG2)의 전극(RME5~RME8)들은 제2 도전층의 신호 배선(AL3, AL4)과 접촉할 수 있다.
각 화소행(PXC1, PXC2)의 제1 전극 그룹(RMG1)의 전극들은 제3 도전층에 배치된 제1 신호 배선(AL1) 또는 제2 신호 배선(AL2)과 전기적으로 연결될 수 있다. 제2 전극 그룹(RMG2)의 전극들은 제2 도전층에 배치된 제3 신호 배선(AL3) 또는 제4 신호 배선(AL4)과 전기적으로 연결될 수 있다. 제6 전극(RME6) 및 제7 전극(RME7)은 각각 제1 전극 컨택홀(CTD)을 통해 제3 신호 배선(AL3)과 전기적으로 연결되고, 제5 전극(RME5) 및 제8 전극(RME8)은 각각 제2 전극 컨택홀(CTS)을 통해 제4 신호 배선(AL4)과 전기적으로 연결될 수 있다.
제3 신호 배선(AL3)은 제1 게이트 절연층(GI) 및 버퍼층(BL)을 관통하는 컨택홀을 통해 제1 전압 배선(VL1)과 전기적으로 연결될 수 있다. 제3 신호 배선(AL3)은 제1 신호 배선(AL1)과 동일한 전기 신호가 인가될 수 있다. 제4 신호 배선(AL4)은 제1 게이트 절연층(GI) 및 버퍼층(BL)을 관통하는 컨택홀을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 제4 신호 배선(AL4)은 제2 신호 배선(AL2)과 동일한 전기 신호가 인가될 수 있다.
제1 전극 그룹(RMG1)과 제2 전극 그룹(RMG2)의 전극들은 전기적으로 연결된 신호 배선(AL1, AL2, AL3, AL4)이 서로 다를 수 있으나, 인가되는 전기 신호는 실질적으로 동일할 수 있다. 그에 따라, 제1 전극 그룹(RMG1) 및 제2 전극 그룹(RMG2)의 전극들 상에 배치된 발광 소자(ED)들의 배향 방향은 도 12의 실시예와 동일할 수 있다. 또한, 각 화소행(PXC1, PXC2)의 연결 전극(CNE)들의 배치 및 패턴 형상도 도 12의 실시예와 동일할 수 있다.
일 실시예에 따른 표시 장치(10_2)는 제1 화소행(PXC1)과 제2 화소행(PXC2) 사이의 서브 영역(SA)에는 두 쌍의 신호 배선(AL1, AL2, AL3, AL4)들이 배치되되, 이들이 서로 다른 도전층에 배치될 수 있다. 그에 따라, 도면에서는 서브 영역(SA)의 공간이 도 12의 실시예와 거의 유사하게 도시되어 있으나, 제1 신호 배선(AL1)과 제2 신호 배선(AL2), 및 제3 신호 배선(AL3)과 제4 신호 배선(AL4)이 부분적으로 중첩하게 형성될 수도 있고, 서브 영역(SA)의 공간이 줄어들 수 있다. 표시 장치(10_2)는 발광 소자(ED)들, 전극(RME)들, 및 연결 전극(CNE)들의 배치 및 패턴 형상은 동일하게 유지하면서 서브 영역(SA)의 공간을 줄일 수 있는 이점이 있다.
도 17은 또 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 17을 참조하면, 일 실시예에 따른 표시 장치(10_3)는 제1 전극 그룹(RMG1) 및 제2 전극 그룹(RMG2) 중 어느 하나의 전극(RME)들은 신호 배선(AL1, AL2)과 연결되고, 다른 전극 그룹의 전극들은 신호 배선(AL1, AL2)과 전기적으로 연결되지 않을 수 있다. 서로 다른 화소행(PXC1, PXC2)의 인접한 두 전극 그룹(RMG1, RMG2)의 전극(RME)들은 서로 연결된 상태로 형성되었다가, 후속 공정에서 서브 영역(SA)의 분리부(ROP)에서 분리될 수 있다. 표시 장치(10_3)는 서브 영역(SA)에 한 쌍의 신호 배선(AL1, AL2)만이 배치되더라도 그 상측과 하측의 화소행(PXC1, PXC2) 각각의 전극(RME)들에 전기 신호를 전달할 수 있다. 도 17에서는 제1 전극 그룹(RMG1)의 전극들이 신호 배선(AL1, AL2)과 전기적으로 연결되지 않고, 제2 전극 그룹(RMG2)의 전극들이 신호 배선(AL1, AL2)과 전기적으로 연결된 실시예가 예시되어 있다. 다만, 이에 제한되지 않으며, 그 반대의 경우에도 후술하는 설명들은 동일하게 적용될 수 있다.
표시 장치(10_3)는 제조 공정에서 서로 다른 화소행(PXC1, PXC2)의 제1 전극 그룹(RMG1) 및 제2 전극 그룹(RMG2)의 전극(RME)들이 서로 연결된 하나의 전극 라인으로 형성되었다가(도 17의 분리부(ROP) 내 점선 부분), 후속 공정에서 분리될 수 있다. 예를 들어, 표시 장치(10_3)의 제조 공정에서 제1 화소행(PXC1)의 제2 전극 그룹(RMG2)의 전극들은 제2 화소행(PXC2)의 제1 전극 그룹(RMG1)의 전극들과 일체로 형성되었다가 분리될 수 있다. 제1 화소행(PXC1)의 제2 전극 그룹(RMG2)의 제5 전극(RME5), 제6 전극(RME6), 제7 전극(RME7) 및 제8 전극(RME8)은 각각 제2 화소행(PXC2)의 제1 전극 그룹(RMG1)의 제1 전극(RME1), 제2 전극(RME2), 제3 전극(RME3), 및 제4 전극(RME4)과 일체화된 전극 라인으로부터 유래된 전극일 수 있다. 제1 화소행(PXC1)의 제2 전극 그룹(RMG2)들이 제1 신호 배선(AL1) 또는 제2 신호 배선(AL2)에 전기적으로 연결되면, 제2 화소행(PXC2)의 제1 전극 그룹(RMG1)의 전극들에도 전기 신호가 전달될 수 있다. 서로 다른 화소행(PXC1, PXC2)의 인접한 전극 그룹(RMG1, RMG2)들의 전극이 일체화된 상태에서 발광 소자(ED)들이 배치되면, 서브 영역(SA)의 분리부(ROP)에서 전극 라인의 분리 공정을 수행하여 서로 다른 전극들로 분리될 수 있다.
표시 장치(10_3)는 한 쌍의 신호 배선(AL1, AL2)들이 서로 다른 화소행(PXC1, PXC2)에 배치되는 전극(RME)들에 전기 신호를 동시에 전달할 수 있으므로, 서브 영역(SA)에 배치되는 신호 배선(AL1, AL2)의 개수를 줄일 수 있다. 다만, 그에 따라 서로 다른 화소행(PXC1, PXC2)에 배치된 발광 소자(ED)들은 배향 방향이 서로 다를 수 있고, 그에 맞춰 연결 전극(CNE)들의 배치, 및 연결 관계가 달라질 수 있다.
예를 들어, 제1 화소행(PXC1)에서, 제6 전극(RME6) 및 제7 전극(RME7)이 제1 신호 배선(AL1)과 전기적으로 연결되고, 제5 전극(RME5) 및 제8 전극(RME8)이 제2 신호 배선(AL2)과 전기적으로 연결된 실시예에서, 제3 발광 소자(ED3)는 제1 단부가 좌측을 향하도록 배치되고, 제4 발광 소자(ED4)는 제1 단부가 좌측을 향하도록 배치될 수 있다.
제2 화소행(PXC2)의 제1 전극(RME1) 및 제4 전극(RME4)은 각각 제1 화소행(PXC1)의 제5 전극(RME5) 및 제8 전극(RME8)과 일체화되어 형성되었던 전극들이고, 발광 소자(ED)들의 정렬 공정에서 제2 신호 배선(AL2)과 전기적으로 연결될 수 있다. 제2 화소행(PXC2)의 제2 전극(RME2) 및 제3 전극(RME3)은 각각 제1 화소행(PXC1)의 제6 전극(RME6) 및 제7 전극(RME7)과 일체화되어 형성되었던 전극들이고, 발광 소자(ED)들의 정렬 공정에서 제1 신호 배선(AL1)과 전기적으로 연결될 수 있다. 제2 화소행(PXC2)의 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)는 제1 화소행(PXC1)의 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)와 동일하게 제1 단부가 좌측을 향하도록 배치될 수 있다.
각 서브 화소(SPXn)에서 한 쌍의 전극 페어(RMP1, RMP2, RMP3, RMP4)들이 서로 다른 신호 배선(AL1, AL2)과 전기적으로 연결되는 것을 고려한다면, 제1 화소행(PXC1)의 제1 전극 그룹(RMG1)의 전극들은 제2 전극 그룹(RMG2)의 전극들 중 제1 방향(DR1)으로 이격된 전극과 각각 반대의 신호 배선(AL1, AL2)과 전기적으로 연결될 수 있다. 즉, 제1 화소행(PXC1)의 제1 전극 그룹(RMG1)들에서, 제1 전극(RME1) 및 제4 전극(RME4)은 제1 신호 배선(AL1)과 전기적으로 연결되고, 제2 전극(RME2) 및 제3 전극(RME3)은 제2 신호 배선(AL2)과 전기적으로 연결될 수 있다. 제2 화소행(PXC2)의 제2 전극 그룹(RMG2)들에서, 제5 전극(RME5) 및 제8 전극(RME8)은 제1 신호 배선(AL1)과 전기적으로 연결되고, 제6 전극(RME6) 및 제7 전극(RME7)은 제2 신호 배선(AL2)과 전기적으로 연결될 수 있다.
제1 화소행(PXC1)의 제1 전극 그룹(RMG1)들 상에 배치된 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제1 단부가 우측을 향하도록 배치될 수 있다. 이와 유사하게, 제2 화소행(PXC2)의 제2 전극 그룹(RMG2)들 상에 배치된 제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 제1 단부가 우측을 향하도록 배치될 수 있다. 표시 장치(10_3)는 제1 화소행(PXC1)과 제2 화소행(PXC2)에 배치된 발광 소자(ED)들의 배향 방향이 서로 반대 방향일 수 있다. 예를 들어, 제1 화소행(PXC1)의 제1 발광 소자(ED1)와 제2 화소행(PXC2)의 제1 발광 소자(ED1)는 각각 제1 단부가 향하는 방향이 반대 방향일 수 있다.
발광 소자(ED)들의 배향 방향에 따라, 제1 화소행(PXC1)의 연결 전극(CNE)들과 제2 화소행(PXC2)의 연결 전극(CNE)들은 발광 소자(ED)와의 접촉 관계, 및 제3 도전층의 연결 관계가 달라질 수 있다. 예를 들어, 제1 화소행(PXC1)의 연결 전극(CNE)들의 배치 관계 및 접촉 관계는 도 12를 참조하여 상술한 바와 동일할 수 있다. 이를 기준으로, 제2 화소행(PXC2)의 연결 전극(CNE)들에 대하여 설명하면, 제1 연결 전극(CNE1)은 제1 전극(RME1) 상에 배치되되 제1 발광 소자(ED1)의 제2 단부와 접촉할 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2) 상에 배치되되 제2 발광 소자(ED2)의 제1 단부와 접촉할 수 있다. 제3 연결 전극(CNE3)은 제3 전극(RME3) 및 제7 전극(RME7) 상에 배치되며 제1 발광 소자(ED1)의 제1 단부, 및 제3 발광 소자(ED3)의 제2 단부와 접촉할 수 있고, 제4 연결 전극(CNE4)은 제4 전극(RME4) 및 제8 전극(RME8) 상에 배치되며 제2 발광 소자(ED2)의 제2 단부 및 제4 발광 소자(ED4)의 제1 단부와 접촉할 수 있다. 제5 연결 전극(CNE5)은 제5 전극(RME5) 및 제6 전극(RME6) 상에 배치되며 제3 발광 소자(ED)의 제1 단부 및 제4 발광 소자(ED4)의 제2 단부와 접촉할 수 있다.
제2 화소행(PXC2)의 연결 전극(CNE)들은 중첩되는 전극(RME)의 종류는 제1 화소행(PXC1)과 동일하나, 접촉하는 발광 소자(ED)들의 단부가 제1 화소행(PXC1)의 연결 전극(CNE)과 다를 수 있다. 또한, 제1 화소행(PXC1)은 제1 연결 전극(CNE1)이 제1 컨택홀(CT1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되고 제2 연결 전극(CNE2)이 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 반면, 제2 화소행(PXC2)은 제1 연결 전극(CNE1)이 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결되고 제2 연결 전극(CNE2)이 제1 컨택홀(CT1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 제1 화소행(PXC1)에서는 제1 전원 전압이 제1 연결 전극(CNE1)을 통해 발광 소자(ED)들에 전달되는 반면, 제2 화소행(PXC2)에서는 제1 전원 전압이 제2 연결 전극(CNE2)을 통해 발광 소자(ED)들에 전달될 수 있다. 표시 장치(10_3)는 표시 영역(DPA) 전면에서 홀수번째 화소행들은 제1 화소행(PXC1)과 같은 발광 소자(ED)들의 배향 방향, 및 연결 전극(CNE)들의 배치를 가질 수 있고, 짝수번째 화소행들은 제2 화소행(PXC2)과 같은 발광 소자(ED)들의 배향 방향, 및 연결 전극(CNE)들의 배치를 가질 수 있다.
도 17의 실시예에서는 제1 화소행(PXC1)과 제2 화소행(PXC2)의 연결 전극(CNE)들의 배치가 실질적으로 동일하고, 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)이 하부의 도전층과의 연결 관계만 다를 수 있다. 다만, 이에 제한되지 않으며, 제1 화소행(PXC1)과 제2 화소행(PXC2)은 연결 전극(CNE)들의 배치도 다를 수 있다.
도 18은 또 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 18을 참조하면, 일 실시예에 따른 표시 장치(10_4)는 제1 화소행(PXC1)의 연결 전극(CNE)들의 배치가 제2 화소행(PXC2)의 연결 전극(CNE)의 배치가 서로 다를 수 있다. 본 실시예는 제2 화소행(PXC2)의 연결 전극(CNE)들의 배치가 다른 점에서 도 17의 실시예와 차이가 있다.
제1 화소행(PXC1)과 제2 화소행(PXC2)의 전극(RME)들, 및 발광 소자(ED)의 배치에 대한 설명은 도 17의 실시예와 동일하다. 예를 들어, 제1 화소행(PXC1)과 제2 화소행(PXC2)은 각각 제2 전극 그룹(RMG2)의 전극(RME)들만 신호 배선(AL1, AL2)과 전기적으로 연결될 수 있다. 그에 대응하여, 제1 화소행(PXC1)과 제2 화소행(PXC2)의 발광 소자(ED)들의 배향 방향은 서로 반대 방향일 수 있다.
제1 화소행(PXC1)의 연결 전극(CNE)들의 배치는 도 17의 실시예와 동일할 수 있는 반면, 제2 화소행(PXC2)은 연결 전극(CNE)들의 배치가 제1 화소행(PXC1)과 다를 수 있다. 예를 들어, 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)은 각각 제5 전극(RME5) 및 제6 전극(RME6) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제5 전극(RME5) 상에서 제1 방향(DR1)으로 연장되어 발광 영역(EMA)의 하측에 배치된 서브 영역(SA)에 배치될 수 있다. 제2 연결 전극(CNE2)은 제6 전극(RME6) 상에서 제1 방향(DR1)으로 연장되어 발광 영역(EMA)의 하측에 배치된 서브 영역(SA)에 배치될 수 있다.
제5 연결 전극(CNE5)은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)과 제1 방향(DR1)으로 이격되어 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치될 수 있다. 제2 화소행(PXC2)의 연결 전극(CNE)들은 제1 연결 전극(CNE1), 제2 연결 전극(CNE2) 및 제5 연결 전극(CNE5)의 배치가 다른 점에서 도 17의 실시예와 차이가 있다. 제1 화소행(PXC1)은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)이 발광 영역(EMA)의 상측에서 제1 전극 그룹(RMG1)들 상에 배치되고, 제5 연결 전극(CNE5)이 발광 영역(EMA)의 하측에서 제2 전극 그룹(RMG2)들 상에 배치될 수 있다. 제2 화소행(PXC2)은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)이 발광 영역(EMA)의 하측에서 제2 전극 그룹(RMG2)들 상에 배치되고, 제5 연결 전극(CNE5)이 발광 영역(EMA)의 상측에서 제1 전극 그룹(RMG1)들 상에 배치될 수 있다.
이와 달리, 제3 연결 전극(CNE3) 및 제4 연결 전극(CNE4)은 제1 화소행(PXC1)과 배치된 위치가 실질적으로 동일할 수 있다. 제3 연결 전극(CNE3)은 제1 방향(DR1)으로 연장되어 제3 전극(RME3) 및 제7 전극(RME7) 상에 배치될 수 있다. 제4 연결 전극(CNE4)은 제1 방향(DR1)으로 연장되어 제4 전극(RME4) 및 제8 전극(RME8) 상에 배치될 수 있다.
도 17의 실시예에서는 제1 타입 연결 전극인 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)이 제3 타입 연결 전극인 제5 연결 전극(CNE5)으로부터 제1 방향(DR1)의 일 측으로 이격되어 배치될 수 있다. 반면, 도 18의 실시예에서는 제1 타입 연결 전극인 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)이 제3 타입 연결 전극인 제5 연결 전극(CNE5)으로부터 제1 방향(DR1)의 타 측으로 이격되어 배치될 수 있다.
제2 화소행(PXC2)에서, 제1 연결 전극(CNE1)은 제3 발광 소자(ED3)의 제1 단부와 접촉하고, 제2 연결 전극(CNE2)은 제4 발광 소자(ED4)의 제2 단부와 접촉할 수 있다. 제1 연결 전극(CNE1)은 서브 영역(SA)에 배치된 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP1)과 접촉할 수 있다. 제1 연결 전극(CNE1)은 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 제2 연결 전극(CNE2)은 제2 컨택홀(CT2)을 통해 제3 도전 패턴(CDP3)과 접촉할 수 있다. 제2 연결 전극(CNE2)은 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
제3 연결 전극(CNE3)은 제3 발광 소자(ED3)의 제2 단부, 및 제1 발광 소자(ED1)의 제1 단부와 접촉할 수 있다. 제4 연결 전극(CNE4)은 제4 발광 소자(ED4)의 제1 단부, 및 제2 발광 소자(ED2)의 제2 단부와 접촉할 수 있다. 제5 연결 전극(CNE5)은 제3 발광 소자(ED3)의 제2 단부, 및 제2 발광 소자(ED2)의 제1 단부와 접촉할 수 있다.
도 17 및 도 18의 표시 장치(10_3, 10_4)는 도 12의 실시예와 비교하면 서브 영역(SA)에 배치되는 신호 배선(AL1, AL2)들의 수를 줄일 수 있다. 그에 대응하여, 제1 화소행(PXC1) 및 제2 화소행(PXC2)에 배치되는 전극(RME)들과 신호 배선(AL1, AL2)들의 전기적 연결, 발광 소자(ED)들의 배향 방향, 및 연결 전극(CNE)들의 배치가 달라질 수 있다. 다만, 표시 장치(10_3, 10_4)는 각각 연결 전극(CNE)들이 일 방향으로 연장된 패턴 형상을 가질 수 있고, 발광 영역(EMA) 내에 연결 전극(CNE)들이 배치되는 공간을 줄일 수 있다. 즉, 표시 장치(10_3, 10_4)는 연결 전극(CNE)들의 패턴 형상을 유지할 수 있다면, 그에 맞춰 전극(RME)들의 배치, 및 발광 소자(ED)들의 배향 방향이 달라질 수 있다.
또한, 표시 장치(10)는 전극(RME)들에 신호 배선(AL1, AL2)들 통해 전기 신호가 인가되어 발광 소자(ED)들을 정렬하는 공정에 활용될 수 있다. 발광 소자(ED)들은 연결 전극(CNE)들이 제3 도전층과 직접 연결되어 전압 배선(VL1, VL2)들과 전기적으로 연결되므로, 전극(RME)들은 발광 소자(ED)들과 전기적으로 연결되지 않을 수 있다. 그에 따라, 서로 다른 화소행(PXC1, PXC2)의 전극(RME)들이 서로 연결된 상태로 배치되더라도 무관하다.
도 19 및 도 20은 다른 실시예에 따른 표시 장치의 제1 방향으로 인접한 화소행들의 전극들, 발광 소자들 및 연결 전극들의 배치를 나타내는 평면도이다.
도 19 및 도 20을 참조하면, 일 실시예에 따른 표시 장치(10_5, 10_6)는 각 전극(RME)들이 서로 다른 화소행(PXC)에 걸쳐 배치될 수 있다. 하나의 전극 그룹에 속한 전극(RME)들은 제1 방향(DR1)으로 인접한 두 화소행(PXC1, PXC2)에 걸쳐 배치되고, 하나의 화소행(PXC1, PXC2)에는 서로 다른 전극 그룹의 전극(RME)들이 배치될 수 있다. 도 19의 실시예와 도 20의 실시예는 연결 전극(CNE)들의 배치가 도 17 및 도 18의 실시예와 유사한 점에서 차이가 있다. 이하, 도 19 및 도 20의 표시 장치(10_5, 10_6)들의 전극(RME)들 배치에 대하여 설명하기로 한다.
표시 장치(10_5, 10_6)는 제1 전극 그룹(RMG1)으로서, 제1 화소행(PXC1)과 제2 화소행(PXC2)에 배치된 제1 전극(RME1), 제2 전극(RME2), 제3 전극(RME3) 및 제4 전극(RME4)을 포함할 수 있다. 제1 내지 제4 전극(RME1, RME2, RME3, RME4)들은 제1 방향(DR1)으로 이웃한 화소행(PXC1, PXC2)들의 발광 영역(EMA), 및 이들 사이의 서브 영역(SA)에 배치될 수 있다. 제1 전극 그룹(RMG1)의 어느 한 전극(RME)은 제1 화소행(PXC1)의 발광 영역(EMA)으로부터 제1 방향(DR1)으로 연장되어 서브 영역(SA) 및 제2 화소행(PXC2)의 발광 영역(EMA)까지 배치될 수 있다. 각 화소행(PXC1, PXC2)의 발광 영역(EMA)에서, 서로 다른 전극 그룹의 전극(RME)들이 제1 방향(DR1)으로 이격될 수 있다.
표시 장치(10_5, 10_6)는 제1 전극 그룹(RMG1)과 제1 방향(DR1)으로 이격된 제2 전극 그룹(RMG2)으로서, 제5 전극(RME5), 제6 전극(RME6), 제7 전극(RME7) 및 제8 전극(RME8)을 포함할 수 있다. 제5 내지 제8 전극(RME5, RME6, RME7, RME8)은 제1 방향(DR1)으로 이웃한 화소행(PXC1, PXC2)들의 발광 영역(EMA), 및 이들 사이의 서브 영역(SA)에 배치될 수 있다. 제2 전극 그룹(RMG2)의 어느 한 전극(RME)은 제1 화소행(PXC1)의 발광 영역(EMA)으로부터 제1 방향(DR1)으로 연장되어 서브 영역(SA) 및 그 상측에 배치된 다른 화소행의 발광 영역(EMA)까지 배치될 수 있다. 또는, 제2 전극 그룹(RMG2)의 어느 한 전극(RME)은 제2 화소행(PXC2)의 발광 영역(EMA)으로부터 제1 방향(DR1)으로 연장되어 서브 영역(SA) 및 그 하측에 배치된 다른 화소행의 발광 영역(EMA)까지 배치될 수 있다.
제1 전극 그룹(RMG1)의 제1 전극(RME1) 및 제4 전극(RME4)은 제1 화소행(PXC1)과 제2 화소행(PXC2) 사이의 서브 영역(SA)에 배치된 제2 신호 배선(AL2)과 전기적으로 연결될 수 있다. 제1 전극 그룹(RMG1)의 제2 전극(RME2) 및 제3 전극(RME3)은 제1 화소행(PXC1)과 제2 화소행(PXC2) 사이의 서브 영역(SA)에 배치된 제1 신호 배선(AL1)과 전기적으로 연결될 수 있다. 제2 전극 그룹(RMG2)의 제5 전극(RME5) 및 제8 전극(RME8)은 제2 화소행(PXC2)의 하측의 서브 영역(SA)에 배치된 제1 신호 배선(AL1)과 전기적으로 연결될 수 있다. 제2 전극 그룹(RMG2)의 제6 전극(RME6) 및 제7 전극(RME7)은 제2 화소행(PXC2)의 하측의 서브 영역(SA)에 배치된 제2 신호 배선(AL2)과 전기적으로 연결될 수 있다.
제1 화소행(PXC1)의 제1 전극 그룹(RMG1) 상에 배치된 발광 소자(ED)들의 배향 방향은 제2 화소행(PXC2)의 제1 전극 그룹(RMG1) 상에 배치된 발광 소자(ED)들의 배향 방향과 동일할 수 있다. 예를 들어, 제1 화소행(PXC1)의 발광 영역(EMA)에서 하측에 배치된 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)의 배향 방향은 제2 화소행(PXC2)의 발광 영역(EMA)에서 상측에 배치된 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)의 배향 방향과 동일할 수 있다. 상기 발광 소자(ED)들은 제1 단부가 좌측을 향할 수 있다.
제1 화소행(PXC1)의 제2 전극 그룹(RMG2) 상에 배치된 발광 소자(ED)들의 배향 방향은 제2 화소행(PXC2)의 제2 전극 그룹(RMG2) 상에 배치된 발광 소자(ED)들의 배향 방향과 동일할 수 있다. 예를 들어, 제1 화소행(PXC1)의 발광 영역(EMA)에서 상측에 배치된 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)의 배향 방향은 제2 화소행(PXC2)의 발광 영역(EMA)에서 하측에 배치된 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)의 배향 방향과 동일할 수 있다. 상기 발광 소자(ED)들은 제1 단부가 우측을 향할 수 있다.
도 19의 표시 장치(10_5)에서, 제1 화소행(PXC1) 및 제2 화소행(PXC2)의 연결 전극(CNE)들의 배치, 및 발광 소자(ED)와의 연결 관계는 도 17의 실시예와 동일할 수 있다. 도 20의 표시 장치(10_6)에서, 제1 화소행(PXC1) 및 제2 화소행(PXC2)의 연결 전극(CNE)들의 배치, 및 발광 소자(ED)와의 연결 관계는 도 18의 실시예와 동일할 수 있다.
도 21은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 22는 도 21의 N6-N6'선을 따라 자른 단면도이다.
도 21 및 도 22를 참조하면, 일 실시예에 따른 표시 장치(10_7)는 연결 전극(CNE) 및 제3 도전층의 도전 패턴과 연결된 배선 연결 전극(EP1, EP2)을 더 포함할 수 있다. 표시 장치(10_7)는 서브 영역(SA)에 배치되고 제1 연결 전극(CNE1)과 중첩하도록 배치된 제1 배선 연결 전극(EP1), 및 제2 연결 전극(CNE2)과 중첩하도록 배치된 제2 배선 연결 전극(EP2)을 더 포함할 수 있다.
제1 배선 연결 전극(EP1), 및 제2 배선 연결 전극(EP2)은 각각 전극(RME)들과 동일한 재료를 포함하여 동일한 층에 배치될 수 있다. 제1 배선 연결 전극(EP1) 및 제2 배선 연결 전극(EP2)들은 각각 비아층(VIA) 상에 직접 배치될 수 있고, 그 상부에는 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)이 배치될 수 있다. 제1 배선 연결 전극(EP1) 및 제2 배선 연결 전극(EP2)은 각각 그 주변의 전극(RME)들과 이격되어 배치될 수 있다.
제1 배선 연결 전극(EP1)은 비아층(VIA) 및 제1 보호층(PV1)을 관통하는 컨택홀을 통해 제1 도전 패턴(CDP1)과 접촉할 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제3 절연층(PAS1, PAS2, PAS3)을 관통하는 제1 컨택홀(CT1)을 통해 제1 배선 연결 전극(EP1)과 접촉할 수 있다. 제2 배선 연결 전극(EP2)은 비아층(VIA) 및 제1 보호층(PV1)을 관통하는 컨택홀을 통해 제3 도전 패턴(CDP3)과 접촉할 수 있다. 제2 연결 전극(CNE2)은 제1 내지 제3 절연층(PAS1, PAS2, PAS3)을 관통하는 제2 컨택홀(CT2)을 통해 제2 배선 연결 전극(EP2)과 접촉할 수 있다. 본 실시예는 연결 전극(CNE)들이 제3 도전층의 도전 패턴과 직접 접촉하지 않고, 전극(RME)과 동일한 층에 배치된 배선 연결 전극(EP1, EP2)을 통해 제3 도전층과 전기적으로 연결된 점에서 차이가 있다.
도 23은 또 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 23을 참조하면, 일 실시예에 따른 표시 장치(10_8)는 연결 전극(CNE)들이 제2 도전층의 브릿지 패턴(GP1, GP2)들을 통해 제1 트랜지스터(T1) 또는 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 표시 장치(10_8)는 제2 도전층에 배치되고 제3 도전층의 도전 패턴과 전기적으로 연결된 브릿지 패턴(GP1, GP2)을 더 포함할 수 있다. 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)은 각각 브릿지 패턴(GP1, GP2)을 통해 제3 도전층의 도전 패턴, 또는 제1 트랜지스터(T1) 및 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
제1 브릿지 패턴(GP1)은 제1 도전 패턴(CDP1)과 접촉할 수 있다. 제1 연결 전극(CNE1)은 제1 컨택홀(CT1)을 통해 제1 브릿지 패턴(GP1)과 직접 연결될 수 있고, 제1 도전 패턴(CDP1) 및 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 제2 브릿지 패턴(GP2)은 제3 도전 패턴(CDP3)과 접촉할 수 있다. 제2 연결 전극(CNE2)은 제2 컨택홀(CT2)을 통해 제2 브릿지 패턴(GP2)과 직접 연결될 수 있고, 제3 도전 패턴(CDP3) 및 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
도 24는 일 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 24를 참조하면, 일 실시예에 따른 표시 장치(10_9)는 전극(RME)들과 신호 배선(AL1, AL2)들의 연결, 및 연결 전극(CNE)들의 배치가 다를 수 있다.
상술한 실시예들에서, 한 쌍의 전극 페어(RMP1, RMP2, RMP3, RMP4)를 구성하는 서로 다른 전극(RME)들이 각각 서로 다른 신호 배선(AL1, AL2)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극 페어(RMP1)의 제1 전극(RME1)과 제5 전극(RME5)은 각각 제1 신호 배선(AL1)과 제2 신호 배선(AL2)에 연결될 수 있다. 다만, 이에 제한되지 않으며, 한 쌍의 전극 페어(RMP1, RMP2, RMP3, RMP4)는 각각 서로 동일한 신호 배선(AL1, AL2)에 연결될 수 있다.
도 24의 실시예에서, 제1 전극 페어(RMP1)의 제1 전극(RME1) 및 제5 전극(RME5)은 각각 제1 신호 배선(AL1)과 전기적으로 연결될 수 있다. 제2 전극 페어(RMP2)의 제2 전극(RME2) 및 제6 전극(RME6)도 각각 제1 신호 배선(AL1)과 전기적으로 연결될 수 있다. 제3 전극 페어(RMP3)의 제3 전극(RME3) 및 제7 전극(RME7)은 각각 제2 신호 배선(AL2)과 전기적으로 연결되고, 제4 전극 페어(RMP4)의 제4 전극(RME4) 및 제8 전극(RME8)도 각각 제2 신호 배선(AL2)과 전기적으로 연결될 수 있다.
전극(RME)들과 신호 배선(AL1, AL2)의 연결에 따라, 발광 소자(ED)들의 배향 방향이 상술한 실시예들과 달라질 수 있다. 도면에 도시되지 않았으나, 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)는 제1 단부가 서로 동일한 방향을 향하도록 배치되고, 제2 발광 소자(ED2) 및 제4 발광 소자(ED4)는 제1 단부가 서로 동일한 방향을 향하도록 배치될 수 있다. 반면, 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)는 제2 발광 소자(ED2) 및 제4 발광 소자(ED4)와 제1 단부가 향하는 방향이 서로 다를 수 있다.
발광 소자(ED)들의 배향 방향에 따라, 연결 전극(CNE)들의 패턴 형상, 및 배치가 달라질 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 발광 영역(EMA)의 중심을 기준으로 상측에 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 발광 영역(EMA)과 해당 서브 화소(SPXn)의 서브 영역(SA)에 걸쳐 배치되고, 각각 서브 영역(SA)에 형성된 컨택홀(CT1, CT2)을 통해 제3 도전층과 직접 접촉할 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1) 상에 배치되어 제1 발광 소자(ED1)의 제1 단부와 접촉하고, 제2 연결 전극(CNE2)은 제4 전극(RME4) 상에 배치되어 제2 발광 소자(ED2)의 제2 단부와 접촉할 수 있다.
제3 연결 전극(CNE3)은 제3 전극(RME3) 상에 배치된 제1 연장부(CN_E1), 제5 전극(RME5) 상에 배치된 제2 연장부(CN_E2), 및 제1 연장부(CN_E1)와 제2 연장부(CN_E2)를 연결하는 제1 연결부(CN_B1)를 포함할 수 있다. 제1 연장부(CN_E1)는 제1 연결 전극(CNE1)과 제2 방향(DR2)으로 이격 대향하고, 제2 연장부(CN_E2)는 제1 연결 전극(CNE1)과 제1 방향(DR1)으로 이격될 수 있다. 제1 연장부(CN_E1)는 해당 서브 화소(SPXn)의 발광 영역(EMA) 중 상측에 배치되며, 제2 연장부(CN_E2)는 발광 영역(EMA)의 하측에 배치될 수 있다. 제1 연장부(CN_E1)와 제2 연장부(CN_E2)는 발광 영역(EMA) 내에 배치될 수 있다. 제1 연결부(CN_B1)는 발광 영역(EMA)의 중심부에서 제1 전극 그룹(RMG1)과 제2 전극 그룹(RMG2) 사이에 배치될 수 있다. 제3 연결 전극(CNE3)은 대체로 제1 방향(DR1)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 절곡되었다가 다시 제1 방향(DR1)으로 연장된 형상을 가질 수 있다. 제3 연결 전극(CNE3)은 제3 전극(RME3) 및 제5 전극(RME5)에 걸쳐 배치될 수 있다. 제1 연장부(CN_E1)는 제1 발광 소자(ED1)의 제2 단부와 접촉하고, 제2 연장부(CN_E2)는 제3 발광 소자(ED3)의 제1 단부와 접촉할 수 있다.
제4 연결 전극(CNE4)은 제2 전극(RME2) 상에 배치된 제3 연장부(CN_E3), 제8 전극(RME8) 상에 배치된 제4 연장부(CN_E4), 및 제3 연장부(CN_E3)와 제4 연장부(CN_E4)를 연결하는 제2 연결부(CN_B2)를 포함할 수 있다. 제3 연장부(CN_E3)는 제2 연결 전극(CNE2)과 제2 방향(DR2)으로 이격 대향하며, 제4 연장부(CN_E4)는 제2 연결 전극(CNE2)과 제1 방향(DR1)으로 이격될 수 있다. 제3 연장부(CN_E3)는 해당 서브 화소(SPXn)의 발광 영역(EMA) 중 상측에 배치되며, 제4 연장부(CN_E4)는 발광 영역(EMA)의 하측에 배치될 수 있다. 제3 연장부(CN_E3)와 제4 연장부(CN_E4)는 발광 영역(EMA) 내에 배치될 수 있다. 제2 연결부(CN_B2)는 발광 영역(EMA)의 중심에 인접하여 제1 전극 그룹(RMG1)과 제2 전극 그룹(RMG2) 사이에 배치될 수 있다. 제4 연결 전극(CNE4)은 대체로 제1 방향(DR1)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 절곡되었다가 다시 제1 방향(DR1)으로 연장된 형상을 가질 수 있다. 제4 연결 전극(CNE4)은 제2 전극(RME2) 및 제8 전극(RME8)에 걸쳐 배치될 수 있다. 제3 연장부(CN_E3)는 제2 발광 소자(ED2)의 제1 단부와 접촉하고, 제4 연장부(CN_E4)는 제4 발광 소자(ED4)의 제2 단부와 접촉할 수 있다.
제5 연결 전극(CNE5)은 제7 전극(RME7) 상에 배치된 제5 연장부(CN_E5), 제6 전극(RME6) 상에 배치된 제6 연장부(CN_E6), 및 제5 연장부(CN_E5)와 제6 연장부(CN_E6)를 연결하는 제3 연결부(CN_B3)를 포함할 수 있다. 제5 연장부(CN_E5)는 제3 연결 전극(CNE3)의 제2 연장부(CN_E2)와 제2 방향(DR2)으로 이격 대향하고, 제6 연장부(CN_E6)는 제4 연결 전극(CNE4)의 제4 연장부(CN_E4)와 제2 방향(DR2)으로 이격 대향할 수 있다. 제5 연장부(CN_E5) 및 제6 연장부(CN_E6)는 각각 발광 영역(EMA)의 하측에 배치되고, 제3 연결부(CN_B3)는 뱅크층(BNL) 상에서 제2 방향(DR2)으로 연장되어 배치도리 수 있다. 제5 연결 전극(CNE5)은 평면도 상 제4 연결 전극(CNE4)의 제4 연장부(CN_E4)를 둘러싸는 형상을 갖고, 제7 전극(RME7) 및 제6 전극(RME6)에 걸쳐 배치될 수 있다. 제5 연장부(CN_E5)는 제3 발광 소자(ED3)의 제2 단부와 접촉하고, 제6 연장부(CN_E6)는 제4 발광 소자(ED4)의 제1 단부와 접촉할 수 있다.
제2 타입 연결 전극인 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 제1 방향(DR1)으로 연장된 전극 연장부들이 서로 제2 방향(DR2)으로 나란하지 않은 연결 전극들이고, 제3 타입 연결 전극인 제5 연결 전극(CNE5)은 제1 방향(DR1)으로 연장된 전극 연장부들이 서로 제2 방향(DR2)으로 나란한 연결 전극일 수 있다. 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 제1 방향(DR1)으로 연장되되 절곡된 형상을 갖고, 제5 연결 전극(CNE5)은 다른 연결 전극의 일부분을 둘러싸는 형상을 가질 수 있다.
도 25는 다른 실시예에 따른 표시 장치의 일부분의 단면도이다.
도 25를 참조하면, 표시 장치(10)는 제3 절연층(PAS3)이 생략되고, 복수의 연결 전극(CNE1, CNE2, CNE3, CNE4)들이 서로 동일한 층에 배치될 수 있다. 본 실시예는 연결 전극층들의 배치가 다른 점에서 도 7의 실시예와 차이가 있다.
일 실시예에 따른 표시 장치(10)는 제2 절연층(PAS2)이 발광 소자(ED1, ED2)들 상에만 배치될 수 있다. 도 7의 실시예와 달리, 제2 절연층(PAS2)은 격벽(BP1, BP2, BP3)들 사이에서 제1 방향(DR1)으로 연장된 패턴의 형상을 가질 수 있다. 제2 절연층(PAS2)은 전극(RME)들 및 뱅크층(BNL)과 비중첩하도록 배치될 수 있다. 몇몇 실시예에서, 제2 절연층(PAS2)은 유기물 절연 물질을 포함하고, 도 7의 실시예에 비하여 제2 절연층(PAS2)의 두께는 더 클 수 있다.
복수의 연결 전극(CNE1, CNE2, CNE3, CNE4)들은 발광 소자(ED1, ED2)와 접촉하며 제2 절연층(PAS2)의 측면 상에 배치될 수 있다. 도 7의 실시예와 달리, 서로 이격된 연결 전극(CNE1, CNE2, CNE3, CNE4)들은 동일한 공정에서 형성될 수 있고, 이들은 실질적으로 동일한 층에 배치될 수 있다. 도면에 도시되지 않았으나, 도 8의 제5 연결 전극(CNE5)도 다른 연결 전극들과 동일한 층에 배치될 수 있다.
본 실시예는 제2 절연층(PAS2)의 재료를 변경하여 연결 전극(CNE1, CNE2, CNE3, CNE4)들이 동일한 층에 배치될 수 있고, 제3 절연층(PAS3)이 생략됨에 따라 제조 공정이 줄어든 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
SUB: 기판
RME: 전극 VIA: 비아층
PAS1, PAS2, PAS3: 제1 내지 제3 절연층
BP1, BP2, BP3: 격벽
BNL: 뱅크층
ED: 발광 소자
CNE: 연결 전극
SUB: 기판
RME: 전극 VIA: 비아층
PAS1, PAS2, PAS3: 제1 내지 제3 절연층
BP1, BP2, BP3: 격벽
BNL: 뱅크층
ED: 발광 소자
CNE: 연결 전극
Claims (22)
- 제1 방향으로 연장되고 서로 제2 방향으로 이격된 복수의 전극들을 포함하는 제1 전극 그룹;
상기 제1 전극 그룹의 상기 전극들과 각각 상기 제1 방향으로 이격되고, 서로 상기 제2 방향으로 이격된 복수의 전극들을 포함하는 제2 전극 그룹;
상기 제2 방향으로 이격된 상기 전극들 상에 배치된 복수의 발광 소자들;
상기 제1 전극 그룹의 상기 전극들 중 어느 하나 상에 배치되고 상기 제1 방향으로 연장된 제1 연결 전극과 제2 연결 전극;
상기 제1 전극 그룹의 상기 전극들 중 어느 하나, 및 상기 제2 전극 그룹의 상기 전극들 중 어느 하나 상에 배치되고 상기 제1 방향으로 연장된 제3 연결 전극과 제4 연결 전극; 및
상기 제2 전극 그룹의 상기 전극들 중 상기 제2 방향으로 인접한 두 전극들 상에 배치되고 상기 제1 연결 전극 및 상기 제2 연결 전극과 상기 제1 방향으로 이격된 제5 연결 전극을 포함하고,
상기 제1 내지 제5 연결 전극들 각각은 상기 발광 소자들 중 적어도 어느 하나와 접촉하고,
상기 제1 연결 전극, 상기 제2 연결 전극, 및 상기 제5 연결 전극은 각각 상기 제3 연결 전극과 상기 제4 연결 전극 사이에 배치된 표시 장치. - 제1 항에 있어서,
상기 제5 연결 전극의 상기 제2 방향으로 측정된 폭은 상기 제1 연결 전극, 상기 제2 연결 전극, 상기 제3 연결 전극, 및 상기 제4 연결 전극의 상기 제2 방향으로 측정된 폭보다 큰 표시 장치. - 제1 항에 있어서,
상기 제3 연결 전극, 및 상기 제4 연결 전극의 상기 제1 방향으로 측정된 길이는 상기 제1 연결 전극, 상기 제2 연결 전극, 및 상기 제5 연결 전극의 상기 제1 방향으로 측정된 길이보다 큰 표시 장치. - 제1 항에 있어서,
상기 제1 방향 및 상기 제2 방향으로 연장된 부분을 포함하여 상기 발광 소자들이 배치된 발광 영역을 둘러싸는 뱅크층을 더 포함하고,
상기 제1 연결 전극 및 상기 제2 연결 전극은 상기 발광 영역으로부터 상기 제1 방향으로 연장되어 상기 뱅크층을 넘어 배치된 표시 장치. - 제1 항에 있어서,
상기 제1 전극 그룹은 제1 전극, 상기 제1 전극과 상기 제2 방향의 일 측으로 이격된 제2 전극, 상기 제1 전극과 상기 제2 방향의 타 측으로 이격된 제3 전극, 및 상기 제2 전극과 상기 제2 방향의 일 측으로 이격된 제4 전극을 포함하고,
상기 제2 전극 그룹은 상기 제1 전극과 상기 제1 방향으로 이격된 제5 전극, 상기 제2 전극과 상기 제1 방향으로 이격된 제6 전극, 상기 제3 전극과 상기 제1 방향으로 이격된 제7 전극, 및 상기 제4 전극과 상기 제1 방향으로 이격된 제8 전극을 포함하는 표시 장치. - 제5 항에 있어서,
상기 제1 연결 전극은 상기 제1 전극 상에 배치되고,
상기 제2 연결 전극은 상기 제2 전극 상에 배치되고,
상기 제3 연결 전극은 상기 제3 전극 및 상기 제7 전극 상에 배치되고,
상기 제4 연결 전극은 상기 제4 전극 및 상기 제8 전극 상에 배치되며,
상기 제5 연결 전극은 상기 제5 전극 및 상기 제6 전극 상에 배치된 표시 장치. - 제5 항에 있어서,
상기 제1 방향으로 연장되고 서로 상기 제2 방향으로 이격된 제1 격벽과 제2 격벽, 및
상기 제1 격벽과 상기 제2 격벽 사이에 배치된 제3 격벽을 더 포함하고,
상기 발광 소자들은 상기 제1 격벽과 상기 제3 격벽 사이, 또는 상기 제3 격벽과 상기 제2 격벽 사이에 배치된 표시 장치. - 제7 항에 있어서,
상기 제1 전극, 상기 제2 전극, 상기 제5 전극 및 상기 제6 전극은 상기 제3 격벽과 중첩하고,
상기 제3 전극 및 상기 제7 전극은 상기 제1 격벽과 중첩하며,
상기 제4 전극 및 상기 제8 전극은 상기 제2 격벽과 중첩하는 표시 장치. - 제5 항에 있어서,
상기 발광 소자는 상기 제1 전극 및 상기 제3 전극 상에 배치된 제1 발광 소자;
상기 제2 전극 및 상기 제4 전극 상에 배치된 제2 발광 소자;
상기 제5 전극 및 상기 제7 전극 상에 배치된 제3 발광 소자; 및
상기 제6 전극 및 상기 제8 전극 상에 배치된 제4 발광 소자를 포함하는 표시 장치. - 제9 항에 있어서,
상기 제1 발광 소자 및 상기 제2 발광 소자는 제1 단부가 상기 제2 방향의 상기 타 측을 향하도록 배치되고,
상기 제3 발광 소자 및 상기 제4 발광 소자는 제1 단부가 상기 제2 방향의 상기 일 측을 향하도록 배치된 표시 장치. - 제9 항에 있어서,
상기 제1 연결 전극은 상기 제1 발광 소자의 제1 단부와 접촉하고,
상기 제2 연결 전극은 상기 제2 발광 소자의 제2 단부와 접촉하고,
상기 제3 연결 전극은 상기 제1 발광 소자의 제2 단부 및 상기 제3 발광 소자의 제1 단부와 접촉하고,
상기 제4 연결 전극은 상기 제2 발광 소자의 제1 단부 및 상기 제4 발광 소자의 제2 단부와 접촉하며,
상기 제5 연결 전극은 상기 제3 발광 소자의 제2 단부 및 상기 제4 발광 소자의 제1 단부와 접촉하는 표시 장치. - 제1 항에 있어서,
상기 제2 방향으로 연장되고 서로 상기 제1 방향으로 이격된 제1 신호 배선 및 제2 신호 배선을 더 포함하고,
상기 제1 전극 그룹 및 상기 제2 전극 그룹의 상기 전극들 각각은 상기 제1 신호 배선 또는 상기 제2 신호 배선과 전기적으로 연결된 표시 장치. - 제12 항에 있어서,
상기 제2 방향으로 인접한 두 전극들 중 어느 하나는 상기 제1 신호 배선과 전기적으로 연결되고 다른 하나는 상기 제2 신호 배선과 전기적으로 연결된 표시 장치. - 제12 항에 있어서,
상기 제1 전극 그룹 및 상기 제2 전극 그룹의 전극들 중 상기 제1 방향으로 나란한 한 쌍의 전극들은 하나의 전극 페어를 구성하고,
상기 전극 페어의 전극들 중 하나는 상기 제1 신호 배선과 전기적으로 연결되고 다른 하나는 상기 제2 신호 배선과 전기적으로 연결된 표시 장치. - 제1 항에 있어서,
상기 제1 연결 전극, 상기 제2 연결 전극, 및 상기 제5 연결 전극은 상기 제3 연결 전극 및 상기 제4 연결 전극과 다른 층에 배치된 표시 장치. - 제1 항에 있어서,
상기 제1 내지 제5 연결 전극들은 서로 동일한 층에 배치된 표시 장치. - 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 화소들을 포함하고,
상기 화소는
상기 제1 방향으로 연장되고 서로 상기 제1 방향으로 이격된 한 쌍의 전극들을 포함하고, 서로 상기 제2 방향으로 이격된 복수의 전극 페어들;
상기 제2 방향으로 이격된 상기 전극들 상에 배치된 복수의 발광 소자들;
상기 전극 페어의 상기 전극들 중 어느 하나 상에 배치된 제1 타입 연결 전극들;
상기 전극 페어의 상기 제1 방향으로 이격된 상기 전극들 상에 배치된 제2 타입 연결 전극들; 및
상기 제2 방향으로 인접한 상기 전극 페어들의 상기 전극들 상에 배치되고 상기 제1 타입 연결 전극과 상기 제1 방향으로 이격된 제3 타입 연결 전극을 포함하고,
상기 제1 타입 연결 전극들 및 상기 제3 타입 연결 전극은 상기 제2 타입 연결 전극들 사이에 배치되고,
상기 제1 타입 연결 전극은 상기 발광 소자들 중 일부의 일 단부와 접촉하고,
상기 제2 타입 연결 전극들은 상기 전극 페어의 한 쌍의 상기 전극들 상에 배치되고 상기 제1 방향으로 이격된 상기 발광 소자들과 접촉하고,
상기 제3 타입 연결 전극은 서로 다른 두 상기 전극 페어들 상에 배치되고 상기 제2 방향으로 이격된 상기 발광 소자들과 접촉하는 표시 장치. - 제17 항에 있어서,
상기 전극 페어는 제1 전극 페어;
상기 제1 전극 페어와 상기 제2 방향의 일 측으로 이격된 제2 전극 페어;
상기 제1 전극 페어와 상기 제2 방향의 타 측으로 이격된 제3 전극 페어; 및
상기 제2 전극 페어와 상기 제2 방향의 상기 일 측으로 이격된 제4 전극 페어를 포함하고,
상기 발광 소자는 상기 제1 전극 페어 및 상기 제3 전극 페어 각각의 어느 한 전극들 상에 배치된 제1 발광 소자;
상기 제2 전극 페어 및 상기 제4 전극 페어 각각의 어느 한 전극들 상에 배치된 제2 발광 소자;
상기 제1 전극 페어 및 상기 제3 전극 페어 각각의 다른 전극들 상에 배치된 제3 발광 소자; 및
상기 제2 전극 페어 및 상기 제4 전극 페어 각각의 다른 전극들 상에 배치된 제4 발광 소자를 포함하는 표시 장치. - 제18 항에 있어서,
상기 제1 타입 연결 전극은 상기 제1 발광 소자와 접촉하는 제1 연결 전극, 및 상기 제2 발광 소자와 접촉하는 제2 연결 전극을 포함하고,
상기 제2 타입 연결 전극은 상기 제1 발광 소자 및 상기 제3 발광 소자와 접촉하는 제3 연결 전극, 및 상기 제2 발광 소자 및 상기 제4 발광 소자와 접촉하는 제4 연결 전극을 포함하며,
상기 제3 타입 연결 전극은 상기 제3 발광 소자 및 상기 제4 발광 소자와 접촉하는 표시 장치. - 제18 항에 있어서,
상기 화소는 상기 제1 발광 소자의 제1 단부 및 상기 제2 발광 소자의 제1 단부는 상기 제2 방향의 상기 타 측을 향하고,
상기 제3 발광 소자의 제1 단부 및 상기 제4 발광 소자의 제1 단부는 상기 제2 방향의 상기 일 측을 향하는 제1 화소행을 포함하는 표시 장치. - 제20 항에 있어서,
상기 화소는 상기 제1 화소행과 상기 제1 방향으로 인접하여 배치되고, 상기 제1 발광 소자의 제1 단부 및 상기 제2 발광 소자의 제1 단부가 상기 제2 방향의 상기 일 측을 향하고, 상기 제3 발광 소자의 제1 단부 및 상기 제4 발광 소자의 제1 단부는 상기 제2 방향의 상기 타 측을 향하는 제2 화소행을 포함하는 표시 장치. - 제18 항에 있어서,
상기 화소는 상기 제1 타입 연결 전극들이 상기 제3 타입 연결 전극의 상기 제1 방향 일 측에 배치된 제1 화소행, 및
상기 제1 타입 연결 전극들이 상기 제3 타입 연결 전극의 상기 제1 방향 타 측에 배치된 제2 화소행을 포함하는 표시 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220018216A KR20230121656A (ko) | 2022-02-11 | 2022-02-11 | 표시 장치 |
| US17/943,297 US20230260981A1 (en) | 2022-02-11 | 2022-09-13 | Display device |
| CN202310004110.4A CN116598327A (zh) | 2022-02-11 | 2023-01-03 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220018216A KR20230121656A (ko) | 2022-02-11 | 2022-02-11 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230121656A true KR20230121656A (ko) | 2023-08-21 |
Family
ID=87559104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220018216A KR20230121656A (ko) | 2022-02-11 | 2022-02-11 | 표시 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230260981A1 (ko) |
| KR (1) | KR20230121656A (ko) |
| CN (1) | CN116598327A (ko) |
-
2022
- 2022-02-11 KR KR1020220018216A patent/KR20230121656A/ko unknown
- 2022-09-13 US US17/943,297 patent/US20230260981A1/en active Pending
-
2023
- 2023-01-03 CN CN202310004110.4A patent/CN116598327A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN116598327A (zh) | 2023-08-15 |
| US20230260981A1 (en) | 2023-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115917751A (zh) | 显示装置 | |
| CN220358090U (zh) | 显示装置 | |
| KR20230121656A (ko) | 표시 장치 | |
| CN219513108U (zh) | 显示装置 | |
| CN220210915U (zh) | 显示装置 | |
| KR20230014038A (ko) | 표시 장치 | |
| KR20230118212A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20230128179A (ko) | 표시 장치 | |
| KR20230054532A (ko) | 표시 장치 | |
| KR20230094212A (ko) | 표시 장치 | |
| KR20230054536A (ko) | 표시 장치 | |
| KR20230142012A (ko) | 표시 장치 | |
| KR20230073406A (ko) | 표시 장치 | |
| KR20230092055A (ko) | 표시 장치 | |
| KR20230097282A (ko) | 표시 장치 | |
| KR20230132031A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20230102036A (ko) | 표시 장치 | |
| KR20240017198A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20230121657A (ko) | 표시 장치 | |
| KR20230167186A (ko) | 표시 장치 | |
| KR20230155039A (ko) | 표시 장치 | |
| KR20230142053A (ko) | 표시 장치 | |
| TW202329485A (zh) | 發光元件以及包含其之顯示裝置 | |
| KR20220170386A (ko) | 표시 장치 | |
| KR20230132030A (ko) | 표시 장치 및 이의 제조 방법 |