CN220358090U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN220358090U
CN220358090U CN202321586638.9U CN202321586638U CN220358090U CN 220358090 U CN220358090 U CN 220358090U CN 202321586638 U CN202321586638 U CN 202321586638U CN 220358090 U CN220358090 U CN 220358090U
Authority
CN
China
Prior art keywords
connection electrode
light emitting
emitting element
disposed
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321586638.9U
Other languages
English (en)
Inventor
朴度昤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220358090U publication Critical patent/CN220358090U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Display Devices Of Pinball Game Machines (AREA)
  • External Artificial Organs (AREA)

Abstract

本申请涉及显示装置。显示装置包括：外堤部，限定发射区域；第一发光元件和第二发光元件，在发射区域中彼此间隔开，各自包括第一端和第二端；第一连接电极，电接触第一发光元件的第一端；第二连接电极，与第一连接电极间隔开并且电接触第二发光元件的第一端；第一绝缘层，在第一连接电极和第二连接电极上暴露第一发光元件的第二端和第二发光元件的第二端；第三连接电极，电接触第一发光元件的第二端；以及第四连接电极，电接触第二发光元件的第二端，并且通过穿透第一绝缘层的接触孔电连接到第一连接电极。

Description

显示装置
技术领域
本公开涉及显示装置及其制造方法。
背景技术
随着多媒体技术的发展，显示装置的重要性已在不断增加。响应于此，已经使用了各种类型的显示装置，诸如有机发光显示器、液晶显示器(LCD)等。
显示装置是用于显示图像的装置，并且包括显示面板，诸如有机发光显示面板或液晶显示面板。发光显示面板可以包括例如发光二极管(LED)的发光元件，并且发光二极管的示例包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
使用无机半导体作为荧光材料的无机发光二极管的优势在于，其即使在高温环境中也具有耐用性，并且具有比有机发光二极管高的蓝光效率。
实用新型内容
本公开的方面提供了具有改善的像素的照明效率的显示装置。
然而，本公开的方面不限于本文中阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据实施方式，显示装置可以包括：外堤部，设置在衬底上，并且限定发射区域；第一发光元件和第二发光元件，彼此间隔开，各自在发射区域中设置在衬底上，并且各自包括具有第一极性的第一端和具有第二极性的第二端；第一连接电极，设置在衬底上，并且电接触第一发光元件的第一端；第二连接电极，设置在衬底上，与第一连接电极间隔开，并且电接触第二发光元件的第一端；第一绝缘层，设置在第一连接电极和第二连接电极上并且暴露第一发光元件的第二端和第二发光元件的第二端；第三连接电极，设置在第一绝缘层上，并且电接触第一发光元件的第二端；以及第四连接电极，设置在第一绝缘层上，与第三连接电极间隔开，电接触第二发光元件的第二端，并且通过穿透第一绝缘层的第一接触孔电连接到第一连接电极。
在实施方式中，第一发光元件的第一端和第二发光元件的第一端中的每个可以包括p型半导体，第一发光元件的第二端和第二发光元件的第二端中的每个可以包括n型半导体，以及第一发光元件的第二端和第二发光元件的第二端可以设置成彼此面对。
在实施方式中，第一接触孔可以不设置在发射区域中。
在实施方式中，在发射区域中，第一连接电极和第四连接电极可以彼此间隔开，第三连接电极可以设置在第一连接电极和第四连接电极之间，第二连接电极和第三连接电极可以彼此间隔开，以及第四连接电极可以设置在第二连接电极和第三连接电极之间。
在实施方式中，第二连接电极可以被提供第一电力电压，第三连接电极可以被提供第二电力电压，以及第一电力电压的电势值可以大于第二电力电压的电势值。
在实施方式中，显示装置还可以包括：第三发光元件和第四发光元件，与第一发光元件和第二发光元件间隔开，各自在发射区域中设置在衬底上，并且各自包括具有第一极性的第一端和具有第二极性的第二端；第五连接电极，设置在衬底和第一绝缘层之间，并且电接触第三发光元件的第一端；第六连接电极，设置在衬底和第一绝缘层之间，与第五连接电极间隔开，并且电接触第四发光元件的第一端；第七连接电极，设置在第一绝缘层上，并且电接触第三发光元件的第二端；以及第八连接电极，设置在第一绝缘层上，与第七连接电极间隔开，并且电接触第四发光元件的第二端。第一连接电极和第七连接电极可以通过穿透第一绝缘层的第二接触孔电连接，以及第四连接电极和第六连接电极可以通过穿透第一绝缘层的第三接触孔电连接。
在实施方式中，第三发光元件的第一端和第四发光元件的第一端中的每个可以包括p型半导体，第三发光元件的第二端和第四发光元件的第二端中的每个可以包括n型半导体，第三发光元件的第二端和第四发光元件的第二端可以设置成彼此面对，第二接触孔在发射区域中可以设置在第一发光元件和第三发光元件之间，以及第三接触孔在发射区域中可以设置在第二发光元件和第四发光元件之间。
在实施方式中，第一绝缘层可以不设置在第三连接电极和第四连接电极之间。
在实施方式中，第一发光元件的第一端和第二发光元件的第一端中的每个可以包括p型半导体，第一发光元件的第二端和第二发光元件的第二端中的每个可以包括n型半导体，以及第一发光元件的第一端和第二发光元件的第一端可以设置成彼此面对。
在实施方式中，第一接触孔可以不设置在发射区域中。
在实施方式中，在发射区域中，第一连接电极和第四连接电极可以彼此间隔开，第二连接电极可以设置在第一连接电极和第四连接电极之间，第二连接电极和第三连接电极可以彼此间隔开，并且第一连接电极可以设置在第二连接电极和第三连接电极之间。
在实施方式中，第二连接电极可以被提供第一电力电压，第三连接电极可以被提供第二电力电压，并且第一电力电压的电势值可以大于第二电力电压的电势值。
在实施方式中，显示装置还可以包括：第三发光元件和第四发光元件，与第一发光元件和第二发光元件间隔开，各自在发射区域中设置在衬底上，并且各自包括具有第一极性的第一端和具有第二极性的第二端；第五连接电极，设置在衬底和第一绝缘层之间，并且电接触第三发光元件的第一端；第六连接电极，设置在衬底和第一绝缘层之间，与第五连接电极间隔开，并且电接触第四发光元件的第一端；第七连接电极，设置在第一绝缘层上，并且电接触第三发光元件的第二端；以及第八连接电极，设置在第一绝缘层上，与第七连接电极间隔开，并且电接触第四发光元件的第二端。第三连接电极和第五连接电极可以通过穿透第一绝缘层的第二接触孔电连接，并且第二连接电极和第八连接电极可以通过穿透第一绝缘层的第三接触孔电连接。
在实施方式中，第三发光元件的第一端和第四发光元件的第一端中的每个可以包括p型半导体，第三发光元件的第二端和第四发光元件的第二端中的每个可以包括n型半导体，第三发光元件的第一端和第四发光元件的第一端可以设置成彼此面对，第二接触孔可以在发射区域中设置在第一发光元件和第三发光元件之间，并且第三接触孔可以在发射区域中设置在第二发光元件和第四发光元件之间。
在实施方式中，第一绝缘层可以不设置在第三连接电极和外堤部之间以及第四连接电极和外堤部之间。
根据本公开的实施方式，显示装置可以包括：外堤部，设置在衬底上，并且限定发射区域；第一发光元件和第二发光元件，彼此间隔开，各自在发射区域中设置在衬底上，并且各自包括具有第一极性的第一端和具有第二极性的第二端；第一连接电极，设置在衬底上，并且电接触第一发光元件的第一端；第二连接电极，设置在衬底上，与第一连接电极间隔开，并且电接触第二发光元件的第一端；第一绝缘层，设置在第一连接电极和第二连接电极上并且暴露第一发光元件的第二端和第二发光元件的第二端；第三连接电极，设置在第一绝缘层上，电接触第一发光元件的第二端，并且在一方向上具有比第一连接电极的宽度大的宽度；以及第四连接电极，设置在第一绝缘层上，与第三连接电极间隔开，电接触第二发光元件的第二端，并且在一方向上具有比第二连接电极的宽度大的宽度。
在实施方式中，第一发光元件的第一端和第二发光元件的第一端中的每个可以包括p型半导体，第一发光元件的第二端和第二发光元件的第二端中的每个可以包括n型半导体，以及第一发光元件的第二端和第二发光元件的第二端可以设置成彼此面对。
在实施方式中，显示装置还可以包括顺序地布置成在发射区域中在衬底上彼此间隔开的第一对准电极、第二对准电极和第三对准电极。第一发光元件可以设置在第一对准电极和第二对准电极之间，第二发光元件可以设置在第二对准电极和第三对准电极之间，第三连接电极可以设置在第二对准电极上并且覆盖第一对准电极和第二对准电极之间的距离的至少一半，以及第四连接电极可以设置在第二对准电极上并且覆盖第二对准电极和第三对准电极之间的距离的至少一半。
在实施方式中，第一发光元件的第一端和第二发光元件的第一端中的每个可以包括p型半导体，第一发光元件的第二端和第二发光元件的第二端中的每个可以包括n型半导体，以及第一发光元件的第一端和第二发光元件的第一端可以设置成彼此面对。
在实施方式中，显示装置还可以包括顺序地布置成在发射区域中在衬底上彼此间隔开的第一对准电极、第二对准电极和第三对准电极。第二发光元件可以设置在第一对准电极和第二对准电极之间，第一发光元件可以设置在第二对准电极和第三对准电极之间，第三连接电极可以设置在第三对准电极上并且覆盖第二对准电极和第三对准电极之间的距离的至少一半，并且第四连接电极可以设置在第一对准电极上并且覆盖第一对准电极和第二对准电极之间的距离的至少一半。
在根据一个实施方式的显示装置中，可以改善像素的照明效率。
然而，本公开的效果不限于前述效果，并且在本公开中包括各种其它效果。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面和特征将变得更加显而易见，在附图中：
图1是根据一个实施方式的显示装置的平面图；
图2是示出根据一个实施方式的显示装置的布线的布局的平面图；
图3是根据一个实施方式的显示装置的像素的等效电路的示意图；
图4是示出根据一个实施方式的显示装置的像素的结构的平面图；
图5是示出图4的发光元件的结构的立体图；
图6是图4的区域A的放大图；
图7是示出设置在发射区域中的第二绝缘层的平面图；
图8是示出设置在发射区域中的第三绝缘层的平面图；
图9是沿着图6的线X1-X1'截取的像素的示意性剖视图；
图10是沿着图6至图8的线X2-X2'截取的像素的示意性剖视图；
图11是沿着图6至图8的线X3-X3'截取的像素的示意性剖视图；
图12是沿着图6至图8的线X4-X4'截取的像素的示意性剖视图；
图13至图18是示出根据一个实施方式的制造显示装置的工艺的步骤的示意性剖视图；
图19至图21是示出根据一个实施方式的制造显示装置的工艺的另一示例的步骤的示意性剖视图；
图22是示出根据另一实施方式的显示装置的像素结构的平面图；
图23是沿着图22的线X5-X5'截取的像素的示意性剖视图；
图24是示出根据又一实施方式的显示装置的像素结构的平面图；以及
图25是示出根据又一实施方式的显示装置的像素结构的平面图。
具体实施方式
现在将在下文中参考其中示出了本公开的实施方式的附图更全面地描述实施方式。然而，本公开可以以不同的形式来实施，并且不应被解释为限于在本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻且完整的，并且将向本领域技术人员充分传达本公开的范围。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到另一元件或层、或直接联接到另一元件或层，或者可以存在中间的元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在中间的元件或层。为此，术语“连接”可以表示具有或不具有中间元件的物理、电和/或流体连接。此外，当元件被称为与另一元件“接触”或“接触”另一元件等时，该元件可以与另一元件“电接触”或“物理接触”；或与另一元件“间接接触”或与另一元件“直接接触”。在整个说明书中，相同的附图标记指示相同的部件。
将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在说明书和权利要求书中，出于其含义和解释的目的，短语“…中的至少一个”旨在包括“选自…的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指“A、B、或A和B”。
本公开的各种实施方式中的每个的特征可以彼此部分地或完全地组合，并且可以在技术上彼此各种互相作用，并且各个实施方式可以彼此独立地实施，或者可以彼此相关联地一起实施。
除非在本文中另外限定或暗示，否则所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的那些，应被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且除非在说明书中清楚地限定，否则不应被解释为理想的或过于形式的含义。
在下文中，将参考附图详细描述实施方式。
图1是根据一个实施方式的显示装置的平面图。
第一方向DR1、第二方向DR2和第三方向DR3如图1所示地限定。第一方向DR1和第二方向DR2可以彼此垂直，第一方向DR1和第三方向DR3可以彼此垂直，并且第二方向DR2和第三方向DR3可以彼此垂直。可以理解，第一方向DR1表示附图中的水平方向，第二方向DR2表示附图中的竖直方向，并且第三方向DR3表示附图中的上下方向(即，厚度方向)。
在下面的说明书中，除非另有说明，否则“方向”可以表示沿着所述方向延伸的两个方向。此外，当需要区分在两侧上延伸的两个“方向”时，一侧将被称为“在所述方向上的一侧”，并且另一侧将被称为“在所述方向上的另一侧”。参考图1，箭头所指向的方向被称为一侧，并且相反方向被称为另一侧。
在下文中，为了简化描述，当参考显示装置1或构成显示装置1的每个构件的表面时，面向沿其显示图像的方向(例如，第三方向DR3)的表面可以被称为顶表面，并且相对表面被称为底表面。然而，本公开不限于此，并且构件的表面和另一表面可以分别被称为前表面和后表面，或者也可以被称为第一表面或第二表面。此外，在描述显示装置1的构件中的每个的相对位置时，第三方向DR3的一侧可以被称为上侧，并且第三方向DR3的另一侧可以被称为下侧。
参考图1，显示装置1可以显示运动图像或静止图像。显示装置1可以是提供显示屏的任何电子装置。显示装置1的示例可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄录像机等。
显示装置1可以包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下面的描述中，将描述应用无机发光二极管显示面板作为显示面板的情况，但本公开不限于此，并且可以在技术精神的相同范围内应用其它显示面板。
显示装置1的形状可以被不同地修改。例如，显示装置1可以具有诸如在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、具有圆润拐角(顶点)的四边形形状、其它多边形形状和圆形形状的形状。显示装置1的显示区域DA的形状也可以类似于显示装置1的整体形状。图1示出了具有在第二方向DR2上伸长的矩形形状的显示装置1。
显示装置1可以包括显示区域DA和非显示区域NDA。显示区域DA可以是可显示画面的区域，并且非显示区域NDA可以是不显示画面的区域。显示区域DA也可以被称为有效区域，并且非显示区域NDA也可以被称为非有效区域。显示区域DA可以基本上占据显示装置1的中心。
显示区域DA可以包括多个像素PX。像素PX可以以矩阵形式布置。在平面图中，每个像素PX的形状可以是矩形或正方形形状。然而，本公开不限于此，并且其可以是每个侧边相对于一个方向倾斜的菱形形状。像素PX可以以条纹类型或岛类型布置。像素PX中的每个可以包括一个或多个发光元件，其发射特定波长带的光以呈现出特定颜色。
非显示区域NDA可以设置成与显示区域DA相邻。非显示区域NDA可以完全或部分地围绕显示区域DA。显示区域DA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DA的四侧相邻。非显示区域NDA可以形成显示装置1的边框。包括在显示装置1中的布线或电路驱动器可以设置在非显示区域NDA中，或者可以在其上安装外部装置。
图2是示出根据一个实施方式的显示装置的布线的布局的平面图。
参考图2，显示装置1可以包括多个布线。显示装置1可以包括多个扫描线SL(SL1、SL2和SL3)、多个数据线DTL(DTL1、DTL2和DTL3)、初始化电压线VIL和多个电压线VL(VL1、VL2、VL3和VL4)。尽管在附图中未示出，但是在显示装置1中还可以设置其它布线。布线可以包括形成在第一导电层中并且在第一方向DR1上延伸的布线、以及形成在第三导电层中并且在第二方向DR2上延伸的布线。然而，布线的延伸方向不限于此。
第一扫描线SL1和第二扫描线SL2可以设置成在第二方向DR2上延伸。第一扫描线SL1和第二扫描线SL2可以设置成彼此相邻，并且可以设置成在第一方向DR1上与其它扫描线间隔开。第一扫描线SL1和第二扫描线SL2可以连接到与扫描驱动器(未示出)连接的扫描线焊盘WPD_SC。第一扫描线SL1和第二扫描线SL2可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DA。
第三扫描线SL3可以设置成在第一方向DR1上延伸，并且可以设置成在第二方向DR2上与相邻的第三扫描线SL3间隔开。一个第三扫描线SL3可以连接到一个或多个第一扫描线SL1或一个或多个第二扫描线SL2。扫描线SL可以在显示区域DA的整个表面中具有网状结构，但是本公开不限于此。
本文中使用的术语“连接”不仅可以意指一个构件通过物理接触连接到另一构件，而且可以意指一个构件通过又一构件连接到另一构件。这也可以被理解为一部分和另一部分作为整体元件经由另一元件连接成一整体元件。此外，如果一个元件连接到另一元件，这可以被解释为除了通过物理接触的直接连接之外还包括经由又一元件的电连接。
数据线DTL可以设置成在第二方向DR2上延伸。数据线DTL可以包括第一数据线DTL1、第二数据线DTL2和第三数据线DTL3，并且第一数据线DTL1、第二数据线DTL2和第三数据线DTL3可以设置成彼此相邻，并且第一数据线DTL1、第二数据线DTL2和第三数据线DTL3中的相邻数据线可以形成一对。数据线DTL1、DTL2和DTL3中的每个可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DA。然而，本公开不限于此，并且数据线DTL可以在稍后将描述的第一电压线VL1和第二电压线VL2之间以相等的间隔彼此间隔开。
初始化电压线VIL可以设置成在第二方向DR2上延伸。初始化电压线VIL可以设置在数据线DTL和第一电压线VL1之间。初始化电压线VIL可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DA。
第一电压线VL1和第二电压线VL2可以设置成在第二方向DR2上延伸，并且第三电压线VL3和第四电压线VL4可以设置成在第一方向DR1上延伸。第一电压线VL1和第二电压线VL2可以在第一方向DR1上交替地布置，并且第三电压线VL3和第四电压线VL4可以在第二方向DR2上交替地布置。第一电压线VL1和第二电压线VL2可以设置成在第二方向DR2上延伸以跨越显示区域DA。第三电压线VL3和第四电压线VL4中的部分可以设置在显示区域DA中，并且其它部分可以设置在分别定位在显示区域DA的在第二方向DR2上的两侧上的非显示区域NDA中。第三电压线VL3和第四电压线VL4可以由第一导电层形成，并且第一电压线VL1和第二电压线VL2可以由与第一导电层设置在不同的层上的第三导电层形成。第一电压线VL1可以连接到至少一个第三电压线VL3，第二电压线VL2可以连接到至少一个第四电压线VL4，并且电压线VL可以在整个显示区域DA中具有网状结构。然而，本公开不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2可以电连接到至少一个线焊盘WPD。每个线焊盘WPD可以设置在非显示区域NDA中。在一个实施方式中，线焊盘WPD中的每个可以设置在定位在显示区域DA的下侧(其是显示区域DA的在第二方向DR2上的一侧)上的焊盘区域PDA中。第一扫描线SL1和第二扫描线SL2可以连接到设置在焊盘区域PDA中的扫描线焊盘WPD_SC，并且数据线DTL可以分别连接到彼此不同的数据线焊盘WPD_DT。初始化电压线VIL可以连接到初始化线焊盘WPD_Vint，第一电压线VL1可以连接到第一电压线焊盘WPD_VL1，并且第二电压线VL2可以连接到第二电压线焊盘WPD_VL2。外部装置可以安装在线焊盘WPD上。外部装置可以通过应用各向异性导电膜、超声结合等安装在线焊盘WPD上。附图示出了线焊盘WPD中的每个设置在设置于显示区域DA的下侧上的焊盘区域PDA中，但不限于此。线焊盘WPD中的一些可以设置在显示区域DA的上侧、左侧或右侧上。
显示装置1的每个像素PX或子像素SPXn(参见图3，n是大于1的整数)可以包括像素驱动电路。以上描述的布线可以穿过每个像素PX或其周围，以向每个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路的晶体管和电容器的数量可以被不同地修改。根据一个实施方式，在显示装置1的每个子像素SPXn中，像素驱动电路可以具有包括三个晶体管和一个电容器的3T1C结构。在下文中，将描述3T1C结构的像素驱动电路作为示例，但本公开不限于此，并且可以应用各种其它修改结构，诸如2T1C结构、7T1C结构和6T1C结构。
图3是根据一个实施方式的显示装置的像素的等效电路的示意图。
参考图3，根据一个实施方式的显示装置1的每个子像素SPXn除了发光二极管EL之外还可以包括三个晶体管T1、T2和T3以及一个存储电容器Cst。
发光二极管EL可以通过经由第一晶体管T1提供的电流发射光。发光二极管EL可以包括第一电极、第二电极和设置在它们之间的至少一个发光元件。发光元件可以通过从第一电极和第二电极发射的电信号来发射特定波长带的光。
发光二极管EL的一端可以连接到第一晶体管T1的源电极，并且其另一端可以连接到第二电压线VL2，其中向第二电压线VL2提供比第一电压线VL1的高电势电压(下文中，称为第一电力电压)低的低电势电压(下文中，称为第二电力电压)。
第一晶体管T1可以根据栅电极和源电极之间的电压差来调整从向其提供第一电力电压的第一电压线VL1流向发光二极管EL的电流。例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光二极管EL的第一电极，并且第一晶体管T1的漏电极可以连接到向其施加第一电力电压的第一电压线VL1。
第二晶体管T2可以由扫描线SL的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到扫描线SL，其源电极可以连接到第一晶体管T1的栅电极，并且其漏电极可以连接到数据线DTL。
第三晶体管T3可以由扫描线SL的扫描信号导通，以将初始化电压线VIL连接到发光二极管EL的第一电极。第三晶体管T3的栅电极可以连接到扫描线SL，其漏电极可以连接到初始化电压线VIL，并且其源电极可以连接到发光二极管EL的第一电极或第一晶体管T1的源电极。
然而，晶体管T1、T2和T3中的每个的源电极和漏电极不限于以上描述的那些。晶体管T1、T2和T3中的每个可以由薄膜晶体管形成。在图3中，晶体管T1、T2和T3中的每个被描述为N型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此。例如，晶体管T1、T2和T3中的每个可以由P型MOSFET形成。在另一实施方式中，晶体管T1、T2和T3中的一些可以由N型MOSFET形成，并且其它的可以由P型MOSFET形成。
存储电容器Cst可以形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst可以存储第一晶体管T1的栅电极和源电极之间的电压差。
在图3的实施方式中，第二晶体管T2的栅电极可以连接到扫描线SL，并且第三晶体管T3的栅电极可以连接到扫描线SL。换言之，第二晶体管T2和第三晶体管T3可以通过从相同扫描线施加的扫描信号导通。然而，本公开不限于此，并且第二晶体管T2和第三晶体管T3可以连接到不同的扫描线以响应于从不同的扫描线施加的扫描信号而导通。
在下文中，将描述根据一个实施方式的显示装置1的像素PX的结构。
图4是示出根据一个实施方式的显示装置的像素的结构的平面图。图5是示出图4的发光元件的结构的立体图。图6是图4的区域A的放大图。图7是示出设置在发射区域中的第二绝缘层的平面图。图8是示出设置在发射区域中的第三绝缘层的平面图。
图4和图6示出了设置在显示装置1的一个像素PX或一个子像素SPXn中的对准电极RME、外堤部BNL、多个发光元件ED和连接电极CNE的平面设置。
参考图4，显示装置1的像素PX中的每个可以包括多个子像素SPXn。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且子像素SPXn可以发射相同颜色的光。在一个实施方式中，子像素SPXn中的每个可以发射蓝光。尽管在附图中示出了一个像素PX包括三个子像素SPXn，但是本公开不限于此，并且像素PX可以包括更多数量的子像素SPXn。在下文中，为了简化描述，将描述一个像素PX包括三个子像素SPXn的情况。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以在第一方向DR1上顺序地布置。例如，第一子像素SPX1可以设置在第二子像素SPX2的在第一方向DR1上的另一侧上。
因此，一个像素PX的至少一个子像素SPXn可以与邻近所述一个像素PX的像素PX的至少一个子像素SPXn相邻。例如，参考图4，像素PX的第三子像素SPX3可以在第一方向DR1上与相邻的像素PX的第一子像素SPX1相邻。
显示装置1的每个子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是在其中设置发光元件ED以发射特定波长带的光的区域。非发射区域可以是不在其中设置发光元件ED的区域和由于从发光元件ED发射的光不到达其而不发射光的区域。
发射区域EMA可以由外堤部BNL限定。换言之，发射区域EMA可以是由外堤部BNL围绕的空间。在一些实施方式中，发射区域EMA可以具有矩形形状，其包括在第一方向DR1上的短边和在第二方向DR2上的长边，但不限于此。
发射区域EMA可以包括在其中设置发光元件ED的区域、以及与发光元件ED相邻的在其中发射从发光元件ED发射的光的区域。例如，发射区域EMA可以包括从发光元件ED发射的光在其中被另一构件反射或折射并发射的区域。发光元件ED可以设置在每个子像素SPXn中，并且发射区域EMA可以形成为包括设置有发光元件ED的区域和与其相邻的区域。
尽管在附图中示出子像素SPXn具有在尺寸上基本上相同的发射区域EMA，但是本公开不限于此。在一些实施方式中，子像素SPXn的发射区域EMA可以根据从设置在每个子像素SPXn中的发光元件ED发射的光的颜色或波长带而具有不同的尺寸。
每个子像素SPXn还可以包括设置在非发射区域中的子区域SA。子区域SA可以是根据对准电极RME的设置的分隔区域。子区域SA可以设置在发射区域EMA的在第二方向DR2上的一侧和另一侧上。发射区域EMA可以在第二方向DR2上交替地布置，并且子区域SA可以在第一方向DR1上延伸。多个发射区域EMA和子区域SA中的每个可以在第二方向DR2上重复地设置。发射区域EMA中的每个可以设置在子区域SA之间。
子区域SA可以是由在第一方向DR1上彼此相邻的子像素SPXn共享的区域。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以共享子区域SA。子区域SA可以是由在第二方向DR2上彼此相邻的子像素SPXn共享的区域。例如，在图4所示的设置在外堤部BNL的在第二方向DR2上的两侧上的子区域SA可以由图中示出的子像素SPXn和图中未示出且在第二方向DR2上彼此相邻的子像素SPXn共享。
因为子区域SA中不设置发光元件ED，所以可以不从子区域SA发射光，并且设置在每个子像素SPXn中的对准电极RME可以部分地设置在子区域SA中。设置在不同的子像素SPXn中的对准电极RME可以设置成在子区域SA的分离部分ROP处分离开。
多个对准电极RME和连接电极CNE可以以在第二方向DR2上延伸的形状设置在每个子像素SPXn中。
在每个子像素SPXn中，对准电极RME可以包括在第一方向DR1上顺序地布置的第一对准电极RME1、第二对准电极RME2和第三对准电极RME3。第一对准电极RME1、第二对准电极RME2和第三对准电极RME3可以设置成在第一方向DR1上彼此间隔开。
第一对准电极RME1、第二对准电极RME2和第三对准电极RME3可以在稍后将描述的根据一个实施方式的显示装置1的制造工艺中施加不同的对准信号AC和GND(参见图15)。稍后将给出对其的详细描述。
第一对准电极RME1可以设置在发射区域EMA的在第一方向DR1上的另一侧上。例如，第一对准电极RME1可以设置成在第一方向DR1上与外堤部BNL的形成在发射区域EMA的在第一方向DR1上的另一侧上的部分间隔开。
第一对准电极RME1可以具有在第二方向DR2上延伸的形状。在一些实施方式中，第一对准电极RME1在平面图中可以具有矩形平面形状，但不限于此。图4和图6示出了第一对准电极RME1具有矩形平面形状。
第三对准电极RME3可以设置在发射区域EMA的在第一方向DR1上的一侧上。例如，第三对准电极RME3可以设置成在第一方向DR1上与外堤部BNL的形成在发射区域EMA的在第一方向DR1上的一侧上的部分间隔开。
第三对准电极RME3可以具有在第二方向DR2上延伸的形状。在一些实施方式中，第三对准电极RME3在平面图中可以具有矩形平面形状，但不限于此。图4和图6示出了第三对准电极RME3具有矩形平面形状。
第三对准电极RME3可以通过第一电极接触孔CTD电连接到稍后将描述的电路元件层CCL(参见图10)。第三对准电极RME3可以通过第一电极接触孔CTD被施加以上描述的第一电力电压。
第二对准电极RME2可以设置在第一对准电极RME1的在第一方向DR1上的一侧上。第二对准电极RME2可以设置在第一对准电极RME1和第三对准电极RME3之间。例如，第二对准电极RME2可以设置在发射区域EMA的中心处，但不限于此。
第二对准电极RME2可以具有在第二方向DR2上延伸的形状。在一些实施方式中，第二对准电极RME2在平面图中可以具有矩形平面形状，但不限于此。图4和图6示出了第二对准电极RME2具有矩形平面形状。
第二对准电极RME2可以通过第二电极接触孔CTS电连接到稍后将描述的电路元件层CCL(参见图9)。第二对准电极RME2可以通过第二电极接触孔CTS被施加以上描述的第二电力电压。
第一电极接触孔CTD和第二电极接触孔CTS可以不与发射区域EMA重叠。在一些实施方式中，第一电极接触孔CTD和第二电极接触孔CTS可以设置成在平面图中与外堤部BNL重叠，但不限于此。例如，第一电极接触孔CTD和第二电极接触孔CTS可以设置在子区域SA中。图4和图6示出了第一电极接触孔CTD和第二电极接触孔CTS与外堤部BNL重叠。
如图6所示，可以在对准电极RME中的每个下方设置多个内堤部BP。内堤部BP可以设置在子像素SPXn的发射区域EMA中。内堤部BP中的每个可以包括具有在第二方向DR2上延伸的矩形平面形状的第一内堤部BP1、第二内堤部BP2和第三内堤部BP3。第一内堤部BP1、第二内堤部BP2和第三内堤部BP3可以设置成在第一方向DR1上彼此间隔开。
第一内堤部BP1可以在发射区域EMA中设置在第一对准电极RME1下方，第二内堤部BP2可以在发射区域EMA中设置在第二对准电极RME2下方，并且第三内堤部BP3可以在发射区域EMA中设置在第三对准电极RME3下方。
在一些实施方式中，在平面图中，对准电极RME可以完全覆盖在发射区域EMA中设置在每个对准电极RME下方的每个内堤部BP，但不限于此。例如，对准电极RME可以部分地覆盖在发射区域EMA中设置在每个对准电极RME下方的每个内堤部BP。图6示出了对准电极RME完全覆盖在发射区域EMA中设置在每个对准电极RME下方的每个内堤部BP。
对准电极RME可以在第一方向DR1上彼此间隔开，以提供其中设置有发光元件ED的空间。例如，发光元件ED可以设置在限定为第一对准电极RME1和第二对准电极RME2之间的分离空间的第一窄通道EP1和限定为第二对准电极RME2和第三对准电极RME3之间的分离空间的第二窄通道EP2上。
参考图5，发光元件ED可以是发光二极管。例如，发光元件ED可以是具有纳米或微米尺寸的无机发光二极管，并且可以由无机材料制成。在彼此面对的两个电极之间在特定方向上形成电场的情况下，发光元件ED可以在具有极性的两个电极之间对准。
根据一个实施方式的发光元件ED可以具有在一个方向上伸长的形状。发光元件ED可以具有圆柱体、杆、线、管等的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有多边形棱柱形状，诸如规则的立方体、矩形的平行六面体和六边形棱柱，或者可以具有诸如在一个方向上伸长且具有部分地倾斜的外表面的形状的各种形状。
发光元件ED可以包括掺杂有导电类型(例如，p型或n型)掺杂剂的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有为AlxGayIn1-x- yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第一半导体层31可以包括掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32可以设置在第一半导体层31上，且发光层36在它们之间。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第二半导体层32可以包括掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
因此，发光元件ED的两端可以具有不同的极性。在下文中，为了简化描述，在发光元件ED的两端之中，与第二半导体层32相邻的一端被称为“第一端”，并且与第一半导体层31相邻的另一端被称为“第二端”。发光元件ED的第一端可以定位成与第二端相对。
发光元件ED的第一端和第二端可以具有不同的极性。发光元件ED的第一端可以具有相同的极性，并且发光元件ED的第二端可以具有相同的极性。
尽管在附图中示出第一半导体层31和第二半导体层32配置为一个层，但是本公开不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32可以包括更多数量的层，诸如包层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED可以包括设置在第一半导体层31和发光层36之间或者设置在第二半导体层32和发光层36之间的另一半导体层。设置在第一半导体层31和发光层36之间的半导体层可以包括掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和超晶格(Superlattice)中的一种或多种，并且设置在第二半导体层32和发光层36之间的半导体层可以包括掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。
发光层36可以设置在第一半导体层31和第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括多量子阱结构的情况下，多个量子层和阱层可以交替地彼此堆叠。发光层36可以通过根据经由第一半导体层31和第二半导体层32施加的电信号将电子-空穴对复合而发射光。发光层36可以包括诸如AlGaN、AlGaInN或InGaN的材料。例如，在发光层36具有量子层和阱层彼此交替堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36可以呈具有大能带隙的半导体材料和具有小能带隙的半导体材料交替地彼此堆叠的结构，并且取决于发射光的波长带，其可以包括III族至V族半导体材料。由发光层36发射的光不限于蓝色波长带的光，并且在一些实施方式中，发光层36可以发射红色或绿色波长带的光。
电极层37可以是欧姆连接电极。然而，本公开不限于此，并且其可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或多个电极层37，但是本公开不限于此，并且可以省略电极层37。
在显示装置1中，在发光元件ED电连接到电极或连接电极的情况下，电极层37可以减小发光元件ED和电极或连接电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。利用以上描述的结构，发光元件ED中的每个的两端可以具有不同的极性。
绝缘膜38可以布置成围绕以上描述的半导体层和电极层的外表面。例如，绝缘膜38可以设置成至少围绕发光层36的外表面，并且可以形成为暴露发光元件ED的在纵向方向上的两端。此外，在剖视图中，绝缘膜38可以具有在与发光元件ED的至少一端相邻的区域中被圆化的顶表面。
绝缘膜38可以包括至少一种具有绝缘特性的材料，例如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx)。在附图中示出了绝缘膜38形成为单层，但是本公开不限于此。在一些实施方式中，绝缘膜38可以形成为具有在其中彼此堆叠的多个层的多层结构。
绝缘膜38可以执行保护发光元件ED的半导体层和电极层的功能。绝缘膜38可以防止在向其传输电信号的电极与发光元件ED直接接触的情况下在发光层36处可能发生的电短路。绝缘膜38可以防止发光元件ED的发光效率降低。
绝缘膜38可以具有被表面处理的外表面。发光元件ED可以通过在电极上喷射其中分散有发光元件ED的油墨来对准。绝缘膜38的表面可以被处理成具有疏水特性或亲水特性，以便保持发光元件ED处于分散状态中，而不与油墨中的其它相邻的发光元件ED聚集。
参考图6，在每个子像素SPXn的发射区域EMA中，发光元件ED可以包括设置在第一窄通道EP1上的第一发光元件ED1和设置在第二窄通道EP2上的第二发光元件ED2。
在图6所示的发光元件ED中的每个(例如，第一发光元件ED1和第二发光元件ED2)中示出了阴影线部分。发光元件ED中的每个中的阴影线部分可以是图5所示的发光层36。因此，与第一发光元件ED1和第二发光元件ED2中的每个的阴影线部分相邻的一端可以是以上描述的第一端，并且其相对端可以是第二端。
第一发光元件ED1可以布置成在第一方向DR1上延伸，以被取向成使得第一端设置在第一对准电极RME1上，并且第二端设置在第二对准电极RME2上。多个第一发光元件ED1可以在第二方向DR2上并排设置和布置在第一窄通道EP1上。
第二发光元件ED2可以布置成在第一方向DR1上延伸，以被取向成使得第一端设置在第三对准电极RME3上，并且第二端设置在第二对准电极RME2上。多个第二发光元件ED2可以在第二方向DR2上设置和布置在第二窄通道EP2上。因此，第一发光元件ED1的第二端可以取向成面对第二发光元件ED2的第二端。
在本说明书中，可以理解，根据发光元件ED的第一端或第二端的相对位置来划分发光元件ED的取向。例如，在根据一个实施方式的显示装置1中，第一发光元件ED1可以具有面对第一方向DR1的另一侧的第一端和面对第一方向DR1的一侧的第二端，而第二发光元件ED2可以具有面对第一方向DR1的一侧的第一端和面对第一方向DR1的另一侧的第二端，因此可以理解，第一发光元件ED1和第二发光元件ED2具有相反的取向。
第一发光元件ED1的取向和第二发光元件ED2的取向彼此不同可能是由于在根据一个实施方式的制造显示装置1的工艺中发光元件ED的第一端和第二端根据施加到对准电极RME的对准信号的类型而不同地取向所导致的。稍后将提供其详细描述。
参考图4和图6，连接电极CNE可以设置在发光元件ED上。连接电极CNE可以包括彼此间隔开并且在第一方向DR1上顺序地布置的第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3和第四连接电极CNE4。
第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3和第四连接电极CNE4可以彼此间隔开，并且在第一方向DR1上顺序地布置。例如，第二连接电极CNE2可以设置在第一连接电极CNE1的在第一方向DR1上的一侧上，第三连接电极CNE3可以设置在第二连接电极CNE2的在第一方向DR1上的一侧上，并且第四连接电极CNE4可以设置在第三连接电极CNE3的在第一方向DR1上的一侧上。
连接电极CNE可以包括第一连接电极层CNEL1和第二连接电极层CNEL2，其中第一连接电极层CNEL1包括第一连接电极CNE1和第四连接电极CNE4，第二连接电极层CNEL2包括第二连接电极CNE2和第三连接电极CNE3。第一连接电极层CNEL1和第二连接电极层CNEL2可以根据堆叠顺序来区分。例如，在显示装置制造工艺中，第一连接电极层CNEL1可以在第二连接电极层CNEL2之前形成。
例如，第二绝缘层PAS2如图11所示可以设置在第一连接电极层CNEL1下方，并且第三绝缘层PAS3如图11所示可以设置在第一连接电极层CNEL1和第二连接电极层CNEL2之间。换言之，第一连接电极层CNEL1可以设置在第二绝缘层PAS2上，第三绝缘层PAS3可以设置在第一连接电极层CNEL1上，并且第二连接电极层CNEL2可以设置在第三绝缘层PAS3上。
因此，根据一个实施方式的设置在显示装置1的一个子像素SPXn中的连接电极CNE可以具有包括在第一连接电极层CNEL1中的两个连接电极设置成在外侧上彼此间隔开并且包括在第二连接电极层CNEL2中的两个连接电极设置成在包括在第一连接电极层CNEL1中的两个连接电极之间的分离空间中彼此间隔开的结构。
设置在第一连接电极层CNEL1下方的第二绝缘层PAS2可以设置在发光元件ED上以固定发光元件ED。第二绝缘层PAS2可以在与发射区域EMA相邻的部分中被图案化。例如，第二绝缘层PAS2可以是被图案化的绝缘层，并且可以包括在第二方向DR2上延伸以覆盖第一内堤部BP1的一部分的部分、在第二方向DR2上延伸以覆盖第三内堤部BP3的一部分的部分、在第二方向DR2上延伸以覆盖在第二方向DR2上布置的发光元件ED的中心部分的部分、以及覆盖发射区域EMA的边缘的部分。第二绝缘层PAS2的各个部分可以设置成彼此间隔开，并且设置在各个部分之间的分离空间可以是不在其上设置第二绝缘层PAS2的部分。
第二绝缘层PAS2的在第二方向DR2上延伸且覆盖在第二方向DR2上布置的发光元件ED的中心部分的部分可以暴露发光元件ED的两端。例如，第二绝缘层PAS2可以暴露第一发光元件ED1的第一端和第二端，并且可以暴露第二发光元件ED2的第一端和第二端。
第二绝缘层PAS2的覆盖发射区域EMA的边缘的部分可以形成为围绕比发射区域EMA宽的区域的边缘。这可以防止从发光元件ED发射的光被折射。稍后将给出对其的描述。
设置在第二绝缘层PAS2上的第一连接电极层CNEL1可以包括第一连接电极CNE1和第四连接电极CNE4。第一连接电极层CNEL1可以在第一方向DR1上具有第一宽度W1。第一连接电极层CNEL1可以包括与发光元件ED的第一端接触的连接电极。例如，在发射区域EMA中，第一连接电极CNE1和第四连接电极CNE4中的每个可以在第一方向DR1上具有第一宽度W1。
在一些实施方式中，第一连接电极CNE1和第四连接电极CNE4可以具有相同的宽度，但是本公开不限于此。例如，第一连接电极CNE1和第四连接电极CNE4可以具有不同的宽度。图6示出了第一连接电极CNE1和第四连接电极CNE4具有相同的第一宽度W1。
第一连接电极层CNEL1的第一连接电极CNE1可以在发射区域EMA中设置在第一对准电极RME1上。第一连接电极CNE1大致可以在发射区域EMA中在第一方向DR1上具有第一宽度W1，并且可以具有在第二方向DR2上延伸的形状。
在一些实施方式中，第一连接电极CNE1可以具有在不与发射区域EMA重叠的部分处弯曲至少一次的形状，但不限于此。图6示出了第一连接电极CNE1在第二方向DR2上在发射区域EMA中延伸，并且具有弯曲成在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上在第一方向DR1上延伸的形状。
第一连接电极CNE1可以在发射区域EMA中与第一发光元件ED1的第一端接触。例如，第一连接电极CNE1可以在发射区域EMA中在第一方向DR1上具有第一宽度W1并且在第二方向DR2上延伸，并且可以与在第一窄通道EP1中在第二方向DR2上布置的第一发光元件ED1的第一端接触。
第一连接电极CNE1可以在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上向第一方向DR1的一侧弯曲，以电连接到稍后将描述的第三连接电极CNE3。
第一连接电极CNE1可以在发射区域EMA中与第一窄通道EP1部分地重叠，但是在平面图中可以不与第一窄通道EP1的中心部分HL1重叠。第一窄通道EP1的中心部分HL1可以是第一窄通道EP1的在第一方向DR1上的中心线。例如，在第一方向DR1上从第一窄通道EP1的中心部分HL1到第一对准电极RME1的线性距离可以与在第一方向DR1上从第一窄通道EP1的中心部分HL1到第二对准电极RME2的线性距离相同。
第一连接电极层CNEL1的第四连接电极CNE4可以设置在第三对准电极RME3上。第四连接电极CNE4大致可以在第一方向DR1上具有第一宽度W1，并且可以具有在第二方向DR2上延伸的形状。
第四连接电极CNE4的一部分可以在不与发射区域EMA重叠的区域中通过如图7所示的穿透第二绝缘层PAS2的第一接触部分CT1连接到第三对准电极RME3。因此，可以通过第三对准电极RME3向第四连接电极CNE4提供以上描述的第一电力电压。
第四连接电极CNE4的另一部分可以在发射区域EMA中与第二发光元件ED2的第一端接触。例如，第四连接电极CNE4的另一部分可以在发射区域EMA中在第二方向DR2上延伸，并且可以与在第二窄通道EP2中在第二方向DR2上布置的第二发光元件ED2的第一端接触。
在平面图中，第四连接电极CNE4可以在发射区域EMA中与第二窄通道EP2部分地重叠，但是可以不与第二窄通道EP2的中心部分HL2重叠。第二窄通道EP2的中心部分HL2可以是第二窄通道EP2的在第一方向DR1上的中心线。例如，在第一方向DR1上从第二窄通道EP2的中心部分HL2到第二对准电极RME2的线性距离可以与在第一方向DR1上从第二窄通道EP2的中心部分HL2到第三对准电极RME3的线性距离相同。
设置在第一连接电极层CNEL1上的第三绝缘层PAS3可以用于使第一连接电极层CNEL1与第二连接电极层CNEL2电绝缘。第三绝缘层PAS3可以在与发射区域EMA相邻的部分中被图案化。例如，第三绝缘层PAS3可以包括在第二方向DR2上延伸以覆盖第一发光元件ED1的第一端且暴露第二端的部分、在第二方向DR2上延伸以覆盖第二发光元件ED2的第一端且暴露第二端的部分、以及覆盖发射区域EMA的边缘的部分。在第三绝缘层PAS3的每个部分中，一个部分可以与其它部分部分地间隔开，而其它部分通过彼此连接而形成，并且设置在各个部分之间的分离空间可以是不在其上设置第三绝缘层PAS3的部分。
第三绝缘层PAS3的在第二方向DR2上延伸以覆盖第一发光元件ED1的第一端且暴露第二端的部分可以具有从覆盖发射区域EMA的边缘的部分朝向发射区域EMA朝向第二方向DR2的另一侧突出的形状。
第三绝缘层PAS3的在第二方向DR2上延伸以覆盖第二发光元件ED2的第一端且暴露第二端的部分可以具有从覆盖发射区域EMA的边缘的部分朝向发射区域EMA朝向第二方向DR2的一侧突出的形状。
第三绝缘层PAS3的覆盖发射区域EMA的边缘的部分可以形成为围绕比发射区域EMA宽的区域的边缘。这可以防止从发光元件ED发射的光被折射。稍后将给出对其的描述。
设置在第三绝缘层PAS3的各个部分之间的分离空间和设置在以上描述的第二绝缘层PAS2的各个部分之间的分离空间在其中重叠的部分可以被限定为低折射区域IRA。例如，低折射区域IRA可以是不在其中设置第二绝缘层PAS2和第三绝缘层PAS3二者的区域。稍后将提供对低折射区域IRA的详细描述。
设置在第三绝缘层PAS3上的第二连接电极层CNEL2可以包括第二连接电极CNE2和第三连接电极CNE3。第二连接电极层CNEL2可以在第一方向DR1上具有第二宽度W2。第二连接电极层CNEL2可以包括与发光元件ED的第二端接触的连接电极。例如，在发射区域EMA中，第二连接电极CNE2和第三连接电极CNE3中的每个可以在第一方向DR1上具有第二宽度W2。第二宽度W2可以大于第一宽度W1。因此，即使发光元件ED在稍后将描述的显示装置制造工艺中没有恰当地对准，也可以确保第二连接电极层CNEL2和发光元件ED的第二端的接触。稍后将给出对其的详细描述。
在一些实施方式中，第二连接电极CNE2和第三连接电极CNE3可以具有相同的宽度，但是本公开不限于此。例如，第二连接电极CNE2和第三连接电极CNE3可以具有不同的宽度。图6示出了第二连接电极CNE2和第三连接电极CNE3具有相同的第二宽度W2。
第二连接电极层CNEL2的第二连接电极CNE2可以设置在第二对准电极RME2的在第一方向DR1上的另一侧上。第二连接电极CNE2大致可以在第一方向DR1上具有第二宽度W2，并且可以具有在第二方向DR2上延伸的形状。
第二连接电极CNE2的一部分可以在不与发射区域EMA重叠的区域中通过如图7和图8所示的穿透第二绝缘层PAS2和第三绝缘层PAS3的第二接触部分CT2连接到第二对准电极RME2。因此，可以通过第二对准电极RME2向第二连接电极CNE2提供以上描述的第二电力电压。
第二连接电极CNE2的另一部分可以在发射区域EMA中与第一发光元件ED1的第二端接触。例如，第二连接电极CNE2的一部分可以在发射区域EMA中在第二方向DR2上延伸，并且可以与在第一窄通道EP1中在第二方向DR2上布置的第一发光元件ED1的第二端接触。
在平面图中，第二连接电极CNE2可以在发射区域EMA中与第一窄通道EP1部分地重叠，以覆盖第一窄通道EP1的中心部分HL1。例如，在第一窄通道EP1中，第二连接电极CNE2可以与超出第一窄通道EP1的中心部分HL1的点重叠，以完全覆盖第一窄通道EP1的中心部分HL1。因此，即使第一发光元件ED1在稍后将描述的显示装置制造工艺中没有恰当地对准，也可以确保第二连接电极CNE2和第一发光元件ED1的第二端之间的接触。稍后将给出对其的详细描述。
第二连接电极层CNEL2的第三连接电极CNE3可以在发射区域EMA中设置在第二对准电极RME2上。第三连接电极CNE3大致可以在发射区域EMA中在第一方向DR1上具有第二宽度W2，并且可以具有在第二方向DR2上延伸的形状。
在一些实施方式中，第三连接电极CNE3可以具有在不与发射区域EMA重叠的部分处弯曲至少一次的形状，但不限于此。图6示出了第三连接电极CNE3在发射区域EMA中在第二方向DR2上延伸，并且具有弯曲成在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上在第一方向DR1上延伸的形状。
第三连接电极CNE3可以在发射区域EMA中与第二发光元件ED2的第二端接触。例如，第三连接电极CNE3可以在发射区域EMA中在第一方向DR1上具有第二宽度W2并且在第二方向DR2上延伸，并且可以与在第二方向DR2上布置的第二发光元件ED2的第二端接触。
第三连接电极CNE3可以在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上向第一方向DR1的另一侧弯曲，以通过如图8所示的穿透第三绝缘层PAS3的节点接触部分CTN电连接到第一连接电极CNE1。
第三连接电极CNE3可以在发射区域EMA中与第二窄通道EP2部分地重叠，以覆盖第二窄通道EP2的中心部分HL2。例如，在第二窄通道EP2中，第三连接电极CNE3可以与超出第二窄通道EP2的中心部分HL2的点重叠，以完全覆盖第二窄通道EP2的中心部分HL2。因此，即使第二发光元件ED2在稍后将描述的显示装置制造工艺中没有恰当地对准，也可以确保第三连接电极CNE3和第二发光元件ED2的第二端之间的接触。稍后将给出对其的详细描述。
在下文中，将描述构成根据一个实施方式的显示装置1的元件的堆叠结构。
图9是沿着图6的线X1-X1'截取的像素的示意性剖视图。图10是沿着图6至图8的线X2-X2'截取的像素的示意性剖视图。图11是沿着图6至图8的线X3-X3'截取的像素的示意性剖视图。图12是沿着图6至图8的线X4-X4'截取的像素的示意性剖视图。
图9示出了跨过第二电极接触孔CTS、第二接触部分CT2和第一发光元件ED1的剖面，图10示出了跨过第一电极接触孔CTD、第一接触部分CT1和第二发光元件ED2的剖面，图11示出了跨过第一发光元件ED1和第二发光元件ED2的剖面，并且图12示出了跨过节点接触部分CTN的剖面。
将结合图6至图8参考图9至图12描述根据一个实施方式的显示装置1的剖面结构。显示装置1可以包括衬底SUB、以及设置在衬底SUB上的半导体层、多个导电层和多个绝缘层。如上所述，显示装置1可以包括多个对准电极RME、发光元件ED和连接电极CNE。半导体层、导电层和绝缘层可以各自构成显示装置1的电路元件层CCL。
衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。衬底SUB可以是刚性衬底，或者可以是能够被弯曲、折叠或卷曲的柔性衬底。
电路元件层CCL可以设置在衬底SUB上。在电路元件层CCL中，可以设置将电信号传输到设置在衬底SUB上的发光元件ED的各种布线。电路元件层CCL可以包括第一导电层、半导体层、第二导电层、第三导电层等作为如图9至图10所示的导电层，并且可以包括缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1、第一钝化层PV1等作为绝缘层。
第一导电层可以设置在衬底SUB上。第一导电层可以包括下部金属层BML，其被设置成与第一晶体管T1的第一有源层ACT1重叠。下部金属层BML可以防止光进入第一晶体管T1的第一有源层ACT1，和/或可以电连接到第一有源层ACT1以稳定第一晶体管T1的电特性。然而，可以省略下部金属层BML。
缓冲层BL可以设置在下部金属层BML和衬底SUB上。可以在衬底SUB上形成缓冲层BL，以保护像素PX的晶体管免受渗透衬底SUB(其易被湿气渗透)的湿气的影响，并且可以执行表面平坦化功能。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以设置成分别与稍后将分别描述的第二导电层的第一栅电极G1和第二栅电极G2部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在另一实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡、(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
尽管在附图中示出了第一晶体管T1和第二晶体管T2被设置在显示装置1的像素PX中，但是本公开不限于此，并且显示装置1可以包括更多数量的晶体管。
第一栅极绝缘层GI可以在显示区域DA中设置在半导体层上。第一栅极绝缘层GI可以用作晶体管T1和T2中的每个的栅极绝缘层。尽管在附图中示出了第一栅极绝缘层GI与稍后将描述的第二导电层的栅电极G1和G2一起被图案化，并且部分地设置在第二导电层和半导体层的有源层ACT1和ACT2之间。然而，本公开不限于此。在一些实施方式中，第一栅极绝缘层GI可以整体地设置在缓冲层BL上。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以设置成在第三方向DR3(其是厚度方向)上与第一有源层ACT1的沟道区域重叠，并且第二栅电极G2可以设置成在第三方向DR3(其是厚度方向)上与第二有源层ACT2的沟道区域重叠。
第一层间绝缘层IL1可以设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层和设置在其上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括设置在显示区域DA中的第一电压线VL1和第二电压线VL2、第一导电图案CDP1、第一晶体管T1的第一源电极S1和第一漏电极D1、以及第二晶体管T2的第二源电极S2和第二漏电极D2。
第一电压线VL1可以被施加传输到第一对准电极RME1的高电势电压(或第一电力电压)，并且第二电压线VL2可以被施加传输到第二对准电极RME2的低电势电压(或第二电力电压)。第一电压线VL1可以通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1部分地接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第一电压线VL1可以连接(即，直接连接)到第一对准电极RME1，并且第二电压线VL2可以连接(即，直接连接)到第二对准电极RME2。
第一导电图案CDP1可以通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过穿透第一层间绝缘层IL1和缓冲层BL的另一接触孔与下部金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。此外，第一导电图案CDP1可以连接到稍后将描述的第一对准电极RME1或第一连接电极CNE1。第一晶体管T1可以将从第一电压线VL1施加的第一电力电压传输到第一对准电极RME1或第一连接电极CNE1。
第二源电极S2和第二漏电极D2可以通过穿透第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。
第一钝化层PV1可以设置在第三导电层上。第一钝化层PV1可以用作第三导电层和其它层之间的绝缘层，并且可以保护第三导电层。
以上描述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以由以交替方式彼此堆叠的多个无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为通过包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种的无机层彼此堆叠而形成的双层，或者可以形成为通过包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种的无机层彼此交替堆叠而形成的更多层。
过孔绝缘层VIA可以设置在电路元件层CCL上。例如，过孔绝缘层VIA可以设置在电路元件层CCL的第一钝化层PV1上。过孔绝缘层VIA可以包括诸如聚酰亚胺的有机绝缘材料，并且可以形成平坦的顶表面，同时补偿由于电路元件层CCL内的各种布线而导致的高度差。
内堤部BP可以设置在过孔绝缘层VIA的顶表面上。换言之，过孔绝缘层VIA和内堤部BP可以直接接触。
内堤部BP可以设置在过孔绝缘层VIA上。内堤部BP可以具有以特定曲率倾斜或弯曲的侧表面，并且从发光元件ED发射的光可以从设置在内堤部BP上的对准电极RME反射并且在第三方向DR3上发射。内堤部BP可以包括由诸如聚酰亚胺的透明材料制成的有机绝缘材料，但不限于此。例如，内堤部BP可以包括着色染料，诸如黑色颜料。
对准电极RME可以设置在内堤部BP和过孔绝缘层VIA上。
如图11所示，第一对准电极RME1可以在剖视图中在第一内堤部BP1上设置成在朝向第二内堤部BP2的方向上延伸，第二对准电极RME2可以在剖视图中在第二内堤部BP2上设置成在朝向第一内堤部BP1的方向和朝向第三内堤部BP3的方向上延伸，并且第三对准电极RME3可以在剖视图中在第三内堤部BP3上设置成在朝向第二内堤部BP2的方向上延伸。
彼此间隔开的第一对准电极RME1、第二对准电极RME2和第三对准电极RME3之间的距离可以比彼此间隔开的第一内堤部BP1、第二内堤部BP2和第三内堤部BP3之间的距离窄。例如，第一对准电极RME1、第二对准电极RME2和第三对准电极RME3的至少一部分区域可以直接设置在过孔绝缘层VIA上并且设置在相同的平面上。
第三对准电极RME3可以通过穿透过孔绝缘层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二对准电极RME2可以通过穿透过孔绝缘层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压线VL2接触。
对准电极RME可以反射从发光元件ED发射的光。例如，发光元件ED可以设置在内堤部BP之间以在两端方向上发射光，并且所发射的光可以被引导到设置在内堤部BP上的对准电极RME。因此，从发光元件ED发射的光可以被对准电极RME反射以在第三方向DR3上发射。
对准电极RME可以包括具有高反射率的导电材料。例如，对准电极RME可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属，或者可以包括包含铝(Al)、镍(Ni)、镧(La)等的合金。例如，对准电极RME可以具有诸如钛(Ti)、钼(Mo)和铌(Nb)的金属层和合金彼此堆叠的结构。在一些实施方式中，对准电极RME可以形成为通过将由包括铝(Al)、钛(Ti)、钼(Mo)或铌(Nb)的合金制成的金属层彼此堆叠而形成的双层或更多层。
然而，本公开不限于此，并且每个对准电极RME可以包括透明导电材料。例如，每个对准电极RME可以包括诸如ITO、IZO和ITZO的材料。在一些实施方式中，对准电极RME中的每个可以具有至少一个透明导电材料和具有高反射率的至少一个金属层彼此堆叠的结构，或者可以形成为包括其的一个层。例如，每个对准电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。对准电极RME可以电连接到发光元件ED，并且可以在衬底SUB的向上方向上反射从发光元件ED发射的光中的一些。
第一绝缘层PAS1可以设置在整个显示区域DA中，并且可以设置在过孔绝缘层VIA和对准电极RME上。第一绝缘层PAS1可以包括绝缘材料以保护对准电极RME并使彼此不同的对准电极RME绝缘。第一绝缘层PAS1可以在形成外堤部BNL之前覆盖对准电极RME，从而能够防止对准电极RME在形成外堤部BNL的工艺中被损坏。第一绝缘层PAS1可以防止设置在其上的发光元件ED由于与其它构件直接接触而被损坏。
在实施方式中，第一绝缘层PAS1可以具有台阶部分，使得其顶表面在沿着第一方向DR1间隔开的对准电极RME之间被部分地凹陷。发光元件ED可以设置在第一绝缘层PAS1的形成有台阶部分的顶表面上，并且因此可以在发光元件ED和第一绝缘层PAS1之间保留空间。
第一绝缘层PAS1可以限定接触部分CT1和CT2。接触部分可以设置成分别与不同的对准电极RME重叠。例如，接触部分可以包括设置成在平面图中与第三对准电极RME3重叠的第一接触部分CT1、以及设置成在平面图中与第二对准电极RME2重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以穿透第一绝缘层PAS1以部分地暴露在其下方的第三对准电极RME3或第二对准电极RME2的顶表面。第一接触部分CT1和第二接触部分CT2中的每个还可以穿透设置在第一绝缘层PAS1上的其它绝缘层中的一些。由接触部分中的每个暴露的对准电极RME可以与连接电极CNE接触。发光元件ED可以通过与连接电极CNE接触而电连接到对准电极RME和过孔绝缘层VIA下方的电路元件层CCL，从而通过施加电信号而发射特定波长带的光。
外堤部BNL可以设置在第一绝缘层PAS1上。外堤部BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn。外堤部BNL可以围绕和划分每个子像素SPXn，并且可以围绕显示区域DA的最外部分并且划分显示区域DA和非显示区域NDA。
外堤部BNL可以具有与内堤部BP类似的高度。在一些实施方式中，外堤部BNL的高度可以高于内堤部BP的高度，并且其厚度可以等于或大于内堤部BP的厚度。因此，在显示装置1的制造工艺期间，外堤部BNL可以有效地防止油墨在喷墨印刷工艺中溢出到相邻的像素PX中。外堤部BNL可以包括以与内堤部BP相同的方式由透明材料(诸如，聚酰亚胺)制成的有机绝缘材料，但不限于此。例如，外堤部BNL可以包括着色染料，诸如黑色颜料。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和外堤部BNL上。第二绝缘层PAS2可以包括设置在发光元件ED上同时在内堤部BP之间在第二方向DR2上延伸的图案部分。图案部分可以设置成部分地围绕发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两端。图案部分可以如图7所示在平面图中在每个子像素SPXn中形成线性或岛状图案。第二绝缘层PAS2的图案部分可以在显示装置1的制造工艺期间保护发光元件ED并固定发光元件ED。此外，第二绝缘层PAS2可以设置成填充发光元件ED和在其下方的第一绝缘层PAS1之间的空间。
第二绝缘层PAS2可以限定接触部分CT1和CT2。接触部分可以设置成分别与不同的对准电极RME重叠。例如，接触部分可以包括设置成在平面图中与第三对准电极RME3重叠的第一接触部分CT1、以及设置成在平面图中与第二对准电极RME2重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以穿透第二绝缘层PAS2以部分地暴露在其下方的第三对准电极RME3或第二对准电极RME2的顶表面。第一接触部分CT1和第二接触部分CT2中的每个还可以穿透设置在第二绝缘层PAS2上的其它绝缘层中的一些。由接触部分中的每个暴露的对准电极RME可以与连接电极CNE接触。发光元件ED可以通过与连接电极CNE接触而电连接到对准电极RME和过孔绝缘层VIA下方的电路元件层CCL，从而通过施加电信号而发射特定波长带的光。
连接电极CNE的第一连接电极层CNEL1可以设置在第二绝缘层PAS2上。第一连接电极层CNEL1的第一连接电极CNE1和第四连接电极CNE4可以设置在第二绝缘层PAS2上以与发光元件ED接触。
第一连接电极CNE1可以在发射区域EMA中与第一对准电极RME1部分地重叠，并且第一连接电极CNE1的在第一方向DR1上的一侧可以与第一发光元件ED1的第一端ED1a接触。
第一内堤部BP1上的被图案化的第二绝缘层PAS2可以设置在第一连接电极CNE1的在第一方向DR1上的另一侧下方。设置在第一连接电极CNE1的在第一方向DR1上的另一侧下方的第二绝缘层PAS2可以与第三绝缘层PAS3一起有效地覆盖第一连接电极CNE1的在第一方向DR1上的另一侧表面。
第四连接电极CNE4可以在第三方向DR3上与第三对准电极RME3部分地重叠。第四连接电极CNE4可以在发射区域EMA中与第三对准电极RME3部分地重叠，并且第四连接电极CNE4的在第一方向DR1上的另一侧可以与第二发光元件ED2的第一端ED2a接触。
第三内堤部BP3上的被图案化的第二绝缘层PAS2可以设置在第四连接电极CNE4的在第一方向DR1上的一侧下方。设置在第四连接电极CNE4的在第一方向DR1上的一侧下方的第二绝缘层PAS2可以与第三绝缘层PAS3一起有效地覆盖第四连接电极CNE4的在第一方向DR1上的一个侧表面。
如图10所示，第四连接电极CNE4可以设置成从发射区域EMA延伸遍及外堤部BNL。第四连接电极CNE4可以通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第一接触部分CT1与第三对准电极RME3接触。因此，第四连接电极CNE4可以电连接到第一晶体管T1以被施加第一电力电压。
第三绝缘层PAS3可以设置在第二绝缘层PAS2、第一连接电极层CNEL1和外堤部BNL上。第三绝缘层PAS3可以如图8所示在平面图中在每个子像素SPXn的发射区域EMA中形成线性或岛状图案。由第三绝缘层PAS3形成的线性或岛状图案可以不覆盖发光元件ED的一端。换言之，第三绝缘层PAS3可以不覆盖发光元件ED的在发射区域EMA中不与第一连接电极层CNEL1接触的一端。
第三绝缘层PAS3可以限定接触部分CT2和CTN。例如，接触部分可以包括设置成在平面图中与第二对准电极RME2重叠的第二接触部分CT2、以及设置成在平面图中与第一连接电极CNE1的一部分重叠的节点接触部分CTN。第二接触部分CT2可以穿透第三绝缘层PAS3以暴露其下方的第二对准电极RME2的顶表面的一部分，并且节点接触部分CTN可以暴露第一连接电极CNE1的顶表面的一部分。
由第二接触部分CT2暴露的第二对准电极RME2可以与第二连接电极CNE2接触。因此，发光元件ED可以通过与连接电极CNE接触而电连接到对准电极RME和过孔绝缘层VIA下方的电路元件层CCL，并且可以通过施加电信号而发射特定波长带的光。
第一连接电极层CNEL1的由节点接触部分CTN暴露的第一连接电极CNE1可以与第二连接电极层CNEL2的第三连接电极CNE3接触。因此，第一发光元件ED1的第一端ED1a和第二发光元件ED2的第二端ED2b可以电连接。
连接电极CNE的第二连接电极层CNEL2可以设置在第三绝缘层PAS3上。第二连接电极层CNEL2的第二连接电极CNE2和第三连接电极CNE3可以设置在第三绝缘层PAS3上以与发光元件ED接触。
第二连接电极CNE2可以在第三方向DR3上与第二对准电极RME2部分地重叠。第二连接电极CNE2可以与第二对准电极RME2的在第一方向DR1上的另一侧部分地重叠，以与第一发光元件ED1的第二端ED1b接触。
如图9所示，第二连接电极CNE2可以与第二对准电极RME2部分地重叠，并且可以设置成从发射区域EMA延伸遍及外堤部BNL。第二连接电极CNE2可以通过穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第二接触部分CT2与第二对准电极RME2接触。因此，第二连接电极CNE2可以电连接到第二电压线VL2以被施加第二电力电压。
如图11所示，第二连接电极CNE2可以在第一方向DR1上向第一方向DR1的另一侧延伸到与第一窄通道EP1的中心部分HL1交叉的部分。因此，即使第一发光元件ED1在显示装置制造工艺中没有恰当地对准，也可以确保第一发光元件ED1的第二端ED1b和第二连接电极CNE2之间的接触。
第三连接电极CNE3可以在第三方向DR3上与第二对准电极RME2至少部分地重叠。第三连接电极CNE3可以与第二对准电极RME2的在第一方向DR1上的一侧部分地重叠，以与第二发光元件ED2的第二端ED2b接触。
如图11所示，第三连接电极CNE3可以在第一方向DR1上向第一方向DR1的一侧延伸到与第二窄通道EP2的中心部分HL2交叉的部分。因此，即使第二发光元件ED2在显示装置制造工艺中没有恰当地对准，也可以确保第二发光元件ED2的第二端ED2b和第三连接电极CNE3之间的接触。
第三连接电极CNE3可以通过如图12所示的穿透第三绝缘层PAS3的节点接触部分CTN在发射区域EMA的外部与第一连接电极CNE1接触。因此，第一发光元件ED1的第一端ED1a可以电连接到第二发光元件ED2的第二端ED2b，并且第一发光元件ED1和第二发光元件ED2可以串联连接，从而可以改善子像素SPXn的光效率。
连接电极CNE可以包括导电材料。例如，它们可以包括ITO、IZO、ITZO、铝(Al)等。作为示例，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过连接电极CNE以被发射。
以上描述的第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。在实施方式中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一个。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由相同的材料或不同的材料制成。在另一实施方式中，它们中的一些可以由相同的材料制成，并且它们中的另一些可以由不同的材料制成。
低折射区域IRA可以形成在第二绝缘层PAS2和第三绝缘层PAS3暴露外堤部BNL的顶表面的一部分(所述一部分靠近发射区域EMA的边缘)和第一绝缘层PAS1的顶表面的一部分(第二连接电极CNE2和第三连接电极CNE3在所述一部分处间隔开)的部分处。低折射区域IRA可以被限定为在第一绝缘层PAS1的不在其上设置外堤部BNL的部分中不在其中设置第二绝缘层PAS2、第一连接电极层CNEL1、第二连接电极层CNEL2和第三绝缘层PAS3以暴露第一绝缘层PAS1的顶表面的区域，并且可以被限定为在外堤部BNL上不在其中设置第二绝缘层PAS2、第一连接电极层CNEL1、第二连接电极层CNEL2和第三绝缘层PAS3以暴露外堤部BNL的顶表面的区域。
低折射区域IRA可以提供从发光元件ED发射的光不通过其被折射以改善每个子像素SPXn的发光效率的路径。因此，随着由低折射区域IRA占据的区域增加，可以改善子像素SPXn的发光效率。
在根据一个实施方式的显示装置1中，可以增加低折射区域IRA的面积，从而可以增加子像素SPXn的发光效率。例如，参考图11，除了第一连接电极CNE1的在第一方向DR1上的另一侧和设置在第一方向DR1的另一侧上的外堤部BNL之间的区域、以及第四连接电极CNE4的在第一方向DR1上的一侧和设置在第一方向DR1的一侧上的外堤部BNL之间的区域之外，根据一个实施方式的显示装置1的低折射区域IRA也可以设置在第二连接电极CNE2的在第一方向DR1上的一侧和第三连接电极CNE3的在第一方向DR1上的另一侧之间的区域中，从而可以进一步改善子像素SPXn的发光效率。
在下文中，将描述根据一个实施方式的制造显示装置1的工艺。
图13至图18是示出根据一个实施方式的制造显示装置的工艺的步骤的示意性剖视图。
图13至图18基于图11所示的剖视图示出了根据一个实施方式的制造显示装置1的工艺过程。
参考图13，在衬底SUB上可以形成电路元件层CCL、过孔绝缘层VIA、对准电极RME、第一绝缘层PAS1和外堤部BNL。
将省略对在衬底SUB上形成电路元件层CCL、过孔绝缘层VIA、对准电极RME、第一绝缘层PAS1和外堤部BNL的工艺的描述。
对准电极RME可以在第一方向DR1上彼此间隔开，以形成窄通道EP1和EP2，所述窄通道EP1和EP2是发光元件ED在其中对准的空间。例如，第一窄通道EP1可以形成在第一对准电极RME1和第二对准电极RME2之间的分离空间中，并且第二窄通道EP2可以形成在第二对准电极RME2和第三对准电极RME3之间的分离空间中。
参考图14至图16，发光元件ED可以与对准电极RME对准。对准发光元件ED的工艺可以使用由具有不同电势值的对准信号生成的电场引起的介电泳(DEP)力来执行。
可以将包括溶剂SV和分散在溶剂SV中的发光元件ED的油墨INK喷射在对准电极RME上。油墨INK的喷射可以通过喷墨印刷设备来执行。在喷墨印刷设备喷射油墨INK的情况下，油墨INK可以喷射到由外堤部BNL围绕的区域(例如，发射区域EMA(参见图6))。
对准信号可以包括第一对准信号GND和具有比第一对准信号GND高的电势值的第二对准信号AC。发光元件ED的第一端可以在朝向对其施加第二对准信号AC的第一对准电极RME1或第三对准电极RME3的方向上对准，并且发光元件ED的第二端可以在朝向对其施加第一对准信号GND的第二对准电极RME2的方向上对准。
可以通过将第二对准信号AC施加到第一对准电极RME1并将第一对准信号GND施加到第二对准电极RME2来生成第一电场IEL1。可以通过将第一对准信号GND施加到第二对准电极RME2并将第二对准信号AC施加到第三对准电极RME3来生成第二电场IEL2。在一些实施方式中，可以同时生成第一电场IEL1和第二电场IEL2，但是本公开不限于此。图15示出第一电场IEL1和第二电场IEL2同时生成。
当形成第一电场IEL1和第二电场IEL2时，如图15和图16所示，通过第一电场IEL1，第一发光元件ED1的第一端可以设置在第一对准电极RME1上并且其第二端可以设置在第二对准电极RME2上，并且通过第二电场IEL2，第二发光元件ED2的第一端可以设置在第三对准电极RME3上并且其第二端可以设置在第二对准电极RME2上。
参考图17和图18，可以顺序地堆叠第二绝缘层PAS2、第一连接电极层CNEL1(其包括第一连接电极CNE1和第四连接电极CNE4)和第三绝缘层PAS3。堆叠第二绝缘层PAS2、第一连接电极层CNEL1和第三绝缘层PAS3的工艺可以通过使用掩模的蚀刻工艺来执行。
第一连接电极CNE1和第四连接电极CNE4中的每个可以设置在第二绝缘层PAS2和第三绝缘层PAS3之间并且完全被第二绝缘层PAS2和第三绝缘层PAS3覆盖。因此，第一连接电极CNE1可以与第二连接电极CNE2电绝缘，而不管待设置在第三绝缘层PAS3上的第二连接电极CNE2的在第一方向DR1上的宽度如何，并且第四连接电极CNE4可以与第三连接电极CNE3电绝缘，而不管待设置在第三绝缘层PAS3上的第三连接电极CNE3的在第一方向DR1上的宽度如何。
图11所示的显示装置1可以通过在第三绝缘层PAS3上形成第二连接电极CNE2和第三连接电极CNE3来制造。
在结合图14至图16描述的发光元件ED的对准工艺中，可能出现发光元件ED的第一端偏向对其施加第二对准信号AC的部分对准的偏心现象。在下文中，将描述在对准发光元件ED的工艺期间出现发光元件ED的偏心现象的情况，作为根据一个实施方式的制造显示装置1的工艺的另一示例。
图19至图21是示出根据一个实施方式的制造显示装置的工艺的另一示例的步骤的示意性剖视图。
图19至图21示出了在根据一个实施方式的制造显示装置1的工艺中，在对准发光元件ED的工艺期间，由于发光元件ED的偏心现象的出现而使发光元件ED倾斜(或歪斜)并对准。
参考图19，在以上结合图14至图16描述的发光元件ED的对准工艺期间，当发光元件ED的第一端朝向被施加第二对准信号AC(参见图15)的对准电极RME偏置时，其第二端可能设置成坐落(span)在对准电极RME之间的分离空间。
例如，第一发光元件ED1的第一端可能朝向第一方向DR1的另一侧朝向对其施加第二对准信号AC的第一对准电极RME1偏置，并且其第二端可能对准成坐落在第一对准电极RME1和第二对准电极RME2之间的分离空间。换言之，第一发光元件ED1可能设置成相对于由第一方向DR1和第二方向DR2形成的平面在第三方向DR3上倾斜。
以相同的方式，第二发光元件ED2的第一端可能朝向第一方向DR1的一侧朝向对其施加第二对准信号AC的第三对准电极RME3偏置，并且其第二端可能对准成坐落在第三对准电极RME3和第二对准电极RME2之间的分离空间。换言之，第二发光元件ED2可能设置成相对于由第一方向DR1和第二方向DR2形成的平面在第三方向DR3上倾斜(或歪斜)。
第一发光元件ED1的第二端可能不设置在第二对准电极RME2上，并且第二发光元件ED2的第二端可能不设置在第三对准电极RME3上，从而如图20所示，第一发光元件ED1的由第二绝缘层PAS2暴露的第二端的面积可能小于其由第二绝缘层PAS2暴露以与第一连接电极CNE1接触的第一端的面积，并且第二发光元件ED2的由第二绝缘层PAS2暴露的第二端的面积可能小于其由第二绝缘层PAS2暴露以与第四连接电极CNE4接触的第二端的面积。
在第一发光元件ED1的第二端不与第二连接电极CNE2接触并且第二发光元件ED2的第二端不与第三连接电极CNE3接触的情况下，第一发光元件ED1和第二发光元件ED2可能无法发射光，从而像素的发光效率可能降低。因此，有必要通过加宽第二连接电极CNE2和第三连接电极CNE3在第一方向DR1上的宽度来确保接触具有相对小面积的第一发光元件ED1的第二端和第二发光元件ED2的第二端中的每个。
参考图21，第二连接电极CNE2可以延伸超出第一窄通道EP1的中心部分HL1的在第一方向DR1上的另一侧，并且第三连接电极CNE3可以延伸超出第二窄通道EP2的中心部分HL2的在第一方向DR1上的一侧，从而可以确保第二连接电极CNE2和第一发光元件ED1的第二端之间的接触以及第三连接电极CNE3和第二发光元件ED2的第二端之间的接触。
如以上结合图18所描述的，由于第一连接电极CNE1和第四连接电极CNE4中的每个被第二绝缘层PAS2和第三绝缘层PAS3围绕，因此第二连接电极CNE2和第三连接电极CNE3中的每个在第一方向DR1上的宽度可以自由地延伸。换言之，由于第一连接电极CNE1和第二连接电极CNE2电绝缘而不管第二连接电极CNE2的在第一方向DR1上的宽度如何，所以可以稳定地确保第二连接电极CNE2和第一发光元件ED1的第二端之间的接触，并且由于第四连接电极CNE4和第三连接电极CNE3电绝缘而不管第三连接电极CNE3的在第一方向DR1上的宽度如何，所以可以稳定地确保第三连接电极CNE3和第二发光元件ED2的第二端之间的接触。因此，可以改善像素的照明效率。
在下文中，将描述显示装置1的其它实施方式。在下面的实施方式中，将省略或简化由相同的附图标记表示的与以上描述的实施方式的部件相同的部件的描述，并且将描述不同之处。
图22是示出根据另一实施方式的显示装置的像素结构的平面图。图23是沿着图22的线X5-X5'截取的像素的示意性剖视图。
图22和图23示出了根据实施方式的显示装置1_1的发光元件ED的取向相比于图11的显示装置1可以被颠倒。例如，根据实施方式的第一发光元件ED1_1的第一端可以设置在第二对准电极RME2上，其第二端可以设置在第一对准电极RME1上，第二发光元件ED2_1的第一端可以设置在第二对准电极RME2上，并且其第二端可以设置在第三对准电极RME3上。
根据实施方式的第二对准电极RME2可以通过第一电极接触孔CTD电连接到电路元件层CCL以被提供第一电力电压，并且第三对准电极RME3可以通过第二电极接触孔CTS电连接到电路元件层CCL以被提供第二电力电压。
根据实施方式的显示装置1_1的连接电极CNE_1可以包括第一连接电极CNE1_1、第二连接电极CNE2_1、第三连接电极CNE3_1和第四连接电极CNE4_1，它们彼此间隔开并且在第一方向DR1上顺序地布置。
第一连接电极CNE1_1、第二连接电极CNE2_1、第三连接电极CNE3_1和第四连接电极CNE4_1可以彼此间隔开，并且在第一方向DR1上顺序地布置。例如，第二连接电极CNE2_1可以设置在第一连接电极CNE1_1的在第一方向DR1上的一侧上，第三连接电极CNE3_1可以设置在第二连接电极CNE2_1的在第一方向DR1上的一侧上，并且第四连接电极CNE4_1可以设置在第三连接电极CNE3_1的在第一方向DR1上的一侧上。
连接电极CNE_1可以包括第一连接电极层CNEL1_1和第二连接电极层CNEL2_1，其中第一连接电极层CNEL1_1包括第二连接电极CNE2_1和第三连接电极CNE3_1，第二连接电极层CNEL2_1包括第一连接电极CNE1_1和第四连接电极CNE4_1。第一连接电极层CNEL1_1和第二连接电极层CNEL2_1可以根据堆叠顺序来区分。例如，在显示装置制造工艺中，第一连接电极层CNEL1_1可以在第二连接电极层CNEL2_1之前形成。
例如，第二绝缘层PAS2可以设置在第一连接电极层CNEL1_1下方，并且第三绝缘层PAS3可以设置在第一连接电极层CNEL1_1和第二连接电极层CNEL2_1之间。换言之，第一连接电极层CNEL1_1可以设置在第二绝缘层PAS2上，第三绝缘层PAS3可以设置在第一连接电极层CNEL1_1上，并且第二连接电极层CNEL2_1可以设置在第三绝缘层PAS3上。
根据实施方式的显示装置1_1的第一连接电极层CNEL1_1和第二连接电极层CNEL2_1可以相对于图11的第一连接电极层CNEL1和第二连接电极层CNEL2具有相反的设置关系。例如，包括在第二连接电极层CNEL2_1中的两个连接电极可以设置成在显示装置1_1的一个子像素中彼此间隔开，并且包括在第一连接电极层CNEL1_1中的两个连接电极可以设置成在包括在第二连接电极层CNEL2_1中的两个连接电极之间的分离空间中彼此间隔开。
设置在第二绝缘层PAS2上的第一连接电极层CNEL1_1可以在第一方向DR1上具有第一宽度W1。第一连接电极层CNEL1_1可以包括与发光元件ED的第一端接触的连接电极。例如，在发射区域EMA中，第二连接电极CNE2_1和第三连接电极CNE3_1中的每个可以在第一方向DR1上具有第一宽度W1。
在一些实施方式中，第二连接电极CNE2_1和第三连接电极CNE3_1中的每个可以具有相同的宽度，但不限于此。例如，第二连接电极CNE2_1和第三连接电极CNE3_1可以具有不同的宽度。图22示出第二连接电极CNE2_1和第三连接电极CNE3_1具有相同的第一宽度W1。
第一连接电极层CNEL1_1的第二连接电极CNE2_1可以设置在第二对准电极RME2的在第一方向DR1上的另一侧上。第二连接电极CNE2_1大致可以在第一方向DR1上具有第一宽度W1，并且可以具有在第二方向DR2上延伸的形状。第二连接电极CNE2_1可以在平面图中在发射区域EMA中与第一窄通道EP1部分地重叠，但是可以在平面图中不与第一窄通道EP1的中心部分HL1重叠。
第二连接电极CNE2_1的一部分可以在不与发射区域EMA重叠的区域中通过如图22和图23所示的穿透第二绝缘层PAS2的第一接触部分CT1连接到第二对准电极RME2。因此，可以通过第二对准电极RME2向第二连接电极CNE2_1提供以上描述的第一电力电压。
第二连接电极CNE2_1的另一部分可以在发射区域EMA中与第一发光元件ED1_1的第一端ED1_1a接触。例如，第二连接电极CNE2_1的另一部分可以在发射区域EMA中在第二方向DR2上延伸，并且可以与在第一窄通道EP1中在第二方向DR2上布置的第一发光元件ED1_1的第一端ED1_1a接触。
如图23所示，第二内堤部BP2上的被图案化的第二绝缘层PAS2可以设置在第二连接电极CNE2_1的在第一方向DR1上的一侧下方。设置在第二连接电极CNE2_1的在第一方向DR1上的一侧下方的第二绝缘层PAS2可以与第三绝缘层PAS3一起有效地覆盖第二连接电极CNE2_1的在第一方向DR1上的一个侧表面。
第一连接电极层CNEL1_1的第三连接电极CNE3_1可以在发射区域EMA中设置在第二对准电极RME2的在第一方向DR1上的一侧上。第三连接电极CNE3_1大致可以在发射区域EMA中在第一方向DR1上具有第一宽度W1，并且可以具有在第二方向DR2上延伸的形状。第三连接电极CNE3_1可以在平面图中在发射区域EMA中与第二窄通道EP2部分地重叠，但是可以在平面图中不与第二窄通道EP2的中心部分HL2重叠。
在一些实施方式中，第三连接电极CNE3_1可以具有在不与发射区域EMA重叠的部分处弯曲至少一次的形状，但不限于此。图22示出了第三连接电极CNE3_1在发射区域EMA中在第二方向DR2上延伸，并且具有在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上在第一方向DR1上弯曲的形状。
第三连接电极CNE3_1可以在发射区域EMA中与第二发光元件ED2_1的第一端ED2_1a接触。例如，第三连接电极CNE3_1可以在发射区域EMA中在第一方向DR1上具有第一宽度W1并且在第二方向DR2上延伸，并且可以与在第二窄通道EP2中在第二方向DR2上布置的第二发光元件ED2_1的第一端ED2_1a接触。
第三连接电极CNE3_1可以在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上向第一方向DR1的另一侧弯曲，以电连接到稍后将描述的第一连接电极CNE1_1。
如图23所示，第二内堤部BP2上的被图案化的第二绝缘层PAS2可以设置在第三连接电极CNE3_1的在第一方向DR1上的另一侧下方。设置在第三连接电极CNE3_1的在第一方向DR1上的另一侧下方的第二绝缘层PAS2可以与第三绝缘层PAS3一起有效地覆盖第三连接电极CNE3_1的在第一方向DR1上的另一侧表面。
设置在第三绝缘层PAS3上的第二连接电极层CNEL2_1可以在第一方向DR1上具有第二宽度W2。第二连接电极层CNEL2_1可以包括与发光元件ED的第二端接触的连接电极。例如，在发射区域EMA中，第一连接电极CNE1_1和第四连接电极CNE4_1中的每个可以在第一方向DR1上具有第二宽度W2。因此，即使发光元件ED在显示装置制造工艺中没有恰当地对准，也可以确保第二连接电极层CNEL2_1与发光元件ED的第二端的接触。
在一些实施方式中，第一连接电极CNE1_1和第四连接电极CNE4_1中的每个可以具有相同的宽度，但不限于此。例如，第一连接电极CNE1_1和第四连接电极CNE4_1可以具有不同的宽度。图22示出第一连接电极CNE1_1和第四连接电极CNE4_1具有相同的第二宽度W2。
第二连接电极层CNEL2_1的第一连接电极CNE1_1可以在发射区域EMA中设置在第一对准电极RME1上。第二连接电极层CNEL2_1大致可以在发射区域EMA中在第一方向DR1上具有第二宽度W2，并且可以具有在第二方向DR2上延伸的形状。
在一些实施方式中，第一连接电极CNE1_1可以具有在平面图中在不与发射区域EMA重叠的部分处弯曲至少一次的形状，但不限于此。图22示出了第一连接电极CNE1_1在发射区域EMA中在第二方向DR2上延伸，并且具有在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上在第一方向DR1上弯曲的形状。
第一连接电极CNE1_1可以在发射区域EMA中与第一发光元件ED1_1的第二端ED1_1b接触。例如，第一连接电极CNE1_1可以在发射区域EMA中在第一方向DR1上具有第二宽度W2，并且在第二方向DR2上延伸，并且可以与在第二方向DR2上布置的第一发光元件ED1_1的第二端ED1_1b接触。
第一连接电极CNE1_1可以在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上向第一方向DR1的一侧弯曲，以通过穿透如图23所示的第三绝缘层PAS3的节点接触部分CTN电连接到第三连接电极CNE3_1。
第一连接电极CNE1_1可以在平面图中在发射区域EMA中与第一窄通道EP1部分地重叠，以覆盖第一窄通道EP1的中心部分HL1。例如，在第一窄通道EP1中，第一连接电极CNE1_1可以到达超出第一窄通道EP1的中心部分HL1的点，以完全覆盖第一窄通道EP1的中心部分HL1。换言之，如图23所示，第一连接电极CNE1_1可以在第一方向DR1上向第一方向DR1的一侧延伸到与第一窄通道EP1的中心部分HL1交叉的部分。因此，即使第一发光元件ED1_1在显示装置制造工艺中没有恰当地对准，也可以确保第一发光元件ED1_1的第二端ED1_1b和第一连接电极CNE1_1之间的接触。
类似地，即使第二发光元件ED2_1在稍后将描述的显示装置制造工艺中没有恰当地对准，也可以确保第四连接电极CNE4_1和第二发光元件ED2_1的第二端ED2_1b之间的接触。
第二连接电极层CNEL2_1的第四连接电极CNE4_1可以设置在第三对准电极RME3上。第四连接电极CNE4_1大致可以在第一方向DR1上具有第二宽度W2，并且可以具有在第二方向DR2上延伸的形状。
第四连接电极CNE4_1的一部分可以在不与发射区域EMA重叠的区域中通过穿透第二绝缘层PAS2和第三绝缘层PAS3的第二接触部分CT2连接到第三对准电极RME3。因此，可以通过第三对准电极RME3向第四连接电极CNE4_1提供以上描述的第二电力电压。
第四连接电极CNE4_1的另一部分可以在发射区域EMA中与第二发光元件ED2_1的第二端ED2_1b接触。例如，第四连接电极CNE4_1的另一部分可以在发射区域EMA中在第二方向DR2上延伸，并且可以与在第二窄通道EP2中在第二方向DR2上布置的第二发光元件ED2_1的第二端ED2_1b接触。
第四连接电极CNE4_1可以在发射区域EMA中与第二窄通道EP2部分地重叠，以覆盖第二窄通道EP2的中心部分HL2。例如，在第二窄通道EP2中，第四连接电极CNE4_1可以到达超出第二窄通道EP2的中心部分HL2的点，以在平面图中完全覆盖第二窄通道EP2的中心部分HL2。换言之，如图23所示，第四连接电极CNE4_1可以在第一方向DR1上向第一方向DR1的另一侧延伸到与第二窄通道EP2的中心部分HL2交叉的部分。因此，即使第二发光元件ED2_1在显示装置制造工艺中没有恰当地对准，也可以确保第二发光元件ED2_1的第二端ED2_1b和第四连接电极CNE4_1之间的接触。
图24是示出根据又一实施方式的显示装置的像素结构的平面图。
图24示出了可以增加显示装置1_2的连接电极CNE_2的数量，并且可以增加与第一连接电极层CNEL1_2和第二连接电极层CNEL2_2电连接的节点接触部分CTN1_2、CTN2_2和CTN3_2的数量。根据实施方式的显示装置1_2可以具有串联连接的四个发光元件ED(ED1、ED2、ED3和ED4)。
除了第一发光元件ED1和第二发光元件ED2之外，根据实施方式的发光元件ED还可以包括第三发光元件ED3和第四发光元件ED4。
多个第三发光元件ED3可以设置在第一窄通道EP1上，并且可以在第二方向DR2上布置，其中，第一窄通道EP1是第一对准电极RME1和第二对准电极RME2之间的分离空间。由第三发光元件ED3形成的组可以设置成在第二方向DR2的一侧上与由第一发光元件ED1形成的组间隔开。
第三发光元件ED3的取向可以与第一发光元件ED1的取向相同。例如，第三发光元件ED3的第一端可以设置在第一对准电极RME1上，并且其第二端可以设置在第二对准电极RME2上。
多个第四发光元件ED4可以设置在第二窄通道EP2上，并且可以在第二方向DR2上布置，其中，第二窄通道EP2是第二对准电极RME2和第三对准电极RME3之间的分离空间。由第四发光元件ED4形成的组可以设置成在第二方向DR2的一侧上与由第二发光元件ED2形成的组间隔开。
第四发光元件ED4的取向可以与第二发光元件ED2的取向相同。例如，第四发光元件ED4的第一端可以设置在第三对准电极RME3上，并且其第二端可以设置在第二对准电极RME2上。
根据实施方式的连接电极CNE_2可以包括彼此间隔开且在第一方向DR1上顺序布置的第一连接电极CNE1_2、第二连接电极CNE2_2、第三连接电极CNE3_2和第四连接电极CNE4_2作为第一组，并且可以包括在第一方向DR1的一侧上顺序布置的第五连接电极CNE5_2、第六连接电极CNE6_2、第七连接电极CNE7_2和第八连接电极CNE8_2作为在第二方向DR2上与第一组间隔开的第二组。
在一些实施方式中，第一连接电极CNE1_2和第五连接电极CNE5_2可以在第二方向DR2上布置，第二连接电极CNE2_2和第六连接电极CNE6_2可以在第二方向DR2上布置，第三连接电极CNE3_2和第七连接电极CNE7_2可以在第二方向DR2上布置，并且第四连接电极CNE4_2和第八连接电极CNE8_2可以在第二方向DR2上布置，但是本公开不限于此。图24示出第一连接电极CNE1_2和第五连接电极CNE5_2在第二方向DR2上布置，第二连接电极CNE2_2和第六连接电极CNE6_2在第二方向DR2上布置，第三连接电极CNE3_2和第七连接电极CNE7_2在第二方向DR2上布置，并且第四连接电极CNE4_2和第八连接电极CNE8_2在第二方向DR2上布置。
连接电极CNE_2可以包括第一连接电极层CNEL1_2和第二连接电极层CNEL2_2，其中，第一连接电极层CNEL1_2包括第一连接电极CNE1_2、第四连接电极CNE4_2、第五连接电极CNE5_2和第八连接电极CNE8_2，第二连接电极层CNEL2_2包括第二连接电极CNE2_2、第三连接电极CNE3_2、第六连接电极CNE6_2和第七连接电极CNE7_2。
第一连接电极层CNEL1_2和第二连接电极层CNEL2_2的堆叠关系和设置关系与图11的第一连接电极层CNEL1和第二连接电极层CNEL2的堆叠关系和设置关系基本上相同，因此将省略对其的详细描述。
第一连接电极CNE1_2可以设置在第一对准电极RME1上。第一连接电极CNE1_2大致可以具有在第一方向DR1上的第一宽度W1，在第二方向DR2上延伸，并且具有在发射区域EMA的中心附近在第一方向DR1上弯曲至少一次的形状。
第一连接电极CNE1_2的在第二方向DR2上延伸的部分可以与第一发光元件ED1的第一端接触，并且第一连接电极CNE1_2的在第一方向DR1上弯曲的部分可以通过第一节点接触部分CTN1_2电连接到第六连接电极CNE6_2。第一连接电极CNE1_2的在第一方向DR1上弯曲的部分可以与第一发光元件ED1和第三发光元件ED3之间在第二方向DR2上的分离空间交叉。
第二连接电极CNE2_2可以设置在第二对准电极RME2的在第一方向DR1上的另一侧上。第二连接电极CNE2_2大致可以在第一方向DR1上具有第二宽度W2，并且可以具有在第二方向DR2上延伸到发射区域EMA的中心附近的形状。第二连接电极CNE2_2可以与第一发光元件ED1的第二端接触。
第二连接电极CNE2_2可以在平面图中在发射区域EMA中与第一窄通道EP1部分地重叠，以覆盖第一窄通道EP1的中心部分HL1。例如，在第一窄通道EP1中，第二连接电极CNE2_2可以到达超出第一窄通道EP1的中心部分HL1的点，以完全覆盖第一窄通道EP1的中心部分HL1。因此，即使第一发光元件ED1在显示装置制造工艺中没有恰当地对准，也可以确保第二连接电极CNE2_2和第一发光元件ED1的第二端之间的接触。
由于第二连接电极CNE2_2的其它描述与图11的第二连接电极CNE2的描述基本上相同，因此第二连接电极CNE2_2的这些其它描述将被省略。
第三连接电极CNE3_2可以设置在第二对准电极RME2的在第一方向DR1上的一侧上。第三连接电极CNE3_2大致可以在第一方向DR1上具有第二宽度W2，在第二方向DR2上延伸，并且具有在发射区域EMA的中心附近在第一方向DR1上弯曲至少一次的形状。
第三连接电极CNE3_2的在第二方向DR2上延伸的部分可以与第二发光元件ED2的第二端接触，并且第三连接电极CNE3_2的在第一方向DR1上弯曲的部分可以通过第二节点接触部分CTN2_2电连接到第八连接电极CNE8_2。第三连接电极CNE3_2的在第一方向DR1上弯曲的部分可以与第二发光元件ED2和第四发光元件ED4之间在第二方向DR2上的分离空间交叉。
第三连接电极CNE3_2可以在平面图中在发射区域EMA中与第二窄通道EP2部分地重叠，以覆盖第二窄通道EP2的中心部分HL2。例如，在第二窄通道EP2中，第三连接电极CNE3_2可以到达超出第二窄通道EP2的中心部分HL2的点，以完全覆盖第二窄通道EP2的中心部分HL2。因此，即使第二发光元件ED2在显示装置制造工艺中没有恰当地对准，也可以确保第三连接电极CNE3_2和第二发光元件ED2的第二端之间的接触。
第四连接电极CNE4_2可以设置在第三对准电极RME3上。第四连接电极CNE4_2大致可以在第一方向DR1上具有第一宽度W1，并且可以具有在第二方向DR2上延伸到发射区域EMA的中心附近的形状。第四连接电极CNE4_2可以与第二发光元件ED2的第一端接触。
由于第四连接电极CNE4_2的其它描述与图11的第四连接电极CNE4的描述基本上相同，因此第四连接电极CNE4_2的这些其它描述将被省略。
第五连接电极CNE5_2可以设置在第一对准电极RME1上，以在第二方向DR2上与第一连接电极CNE1_2间隔开。第五连接电极CNE5_2大致可以在第一方向DR1上具有第一宽度W1，从发射区域EMA的中心附近在第二方向DR2上延伸，并且具有在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上在第一方向DR1上弯曲至少一次的形状。
第五连接电极CNE5_2的在第二方向DR2上延伸的部分可以与第三发光元件ED3的第一端接触，并且第五连接电极CNE5_2的在第一方向DR1上弯曲的部分可以通过第三节点接触部分CTN3_2电连接到第七连接电极CNE7_2。第五连接电极CNE5_2的在第一方向DR1上弯曲的部分可以设置在发射区域EMA的外部。
第六连接电极CNE6_2可以设置在第二对准电极RME2的在第一方向DR1上的另一侧上，以在第二方向DR2上与第二连接电极CNE2_2间隔开。第六连接电极CNE6_2大致可以在第一方向DR1上具有第二宽度W2，并且可以具有从发射区域EMA的中心附近在第二方向DR2上延伸的形状。第六连接电极CNE6_2可以与第三发光元件ED3的第二端接触。
第六连接电极CNE6_2可以在平面图中在发射区域EMA中与第一窄通道EP1部分地重叠，以覆盖第一窄通道EP1的中心部分HL1。例如，在第一窄通道EP1中，第六连接电极CNE6_2可以到达超出第一窄通道EP1的中心部分HL1的点，以完全覆盖第一窄通道EP1的中心部分HL1。因此，即使第三发光元件ED3在显示装置制造工艺中没有恰当地对准，也可以确保第六连接电极CNE6_2和第三发光元件ED3的第二端之间的接触。
第七连接电极CNE7_2可以设置在第二对准电极RME2的在第一方向DR1上的一侧上，以在第二方向DR2上与第三连接电极CNE3_2间隔开。第七连接电极CNE7_2大致可以在第一方向DR1上具有第二宽度W2，从发射区域EMA的中心附近在第二方向DR2上延伸，并且具有在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上在第一方向DR1上弯曲至少一次的形状。
第七连接电极CNE7_2的在第二方向DR2上延伸的部分可以在发射区域EMA中与第四发光元件ED4的第二端接触。第七连接电极CNE7_2的在第一方向DR1上弯曲的部分可以通过第三节点接触部分CTN3_2电连接到第五连接电极CNE5_2。
第七连接电极CNE7_2可以在平面图中在发射区域EMA中与第二窄通道EP2部分地重叠，以覆盖第二窄通道EP2的中心部分HL2。例如，在第二窄通道EP2中，第七连接电极CNE7_2可以到达超出第二窄通道EP2的中心部分HL2的点，以完全覆盖第二窄通道EP2的中心部分HL2。因此，即使第四发光元件ED4在显示装置制造工艺中没有恰当地对准，也可以确保第七连接电极CNE7_2和第四发光元件ED4的第二端之间的接触。
第八连接电极CNE8_2可以设置在第三对准电极RME3上以在第二方向DR2上与第四连接电极CNE4_2间隔开。第八连接电极CNE8_2大致在第一方向DR1上具有第一宽度W1，在发射区域EMA的中心附近在第一方向DR1上弯曲，并且具有在发射区域EMA中在第二方向DR2上延伸的形状。
第八连接电极CNE8_2的在第二方向DR2上延伸的部分可以与第四发光元件ED4的第一端接触，并且第八连接电极CNE8_2的在第一方向DR1上弯曲的部分可以通过第二节点接触部分CTN2_2电连接到第三连接电极CNE3_2。
第一连接电极层CNEL1_2和第二连接电极层CNEL2_2在第一节点接触部分CTN1_2、第二节点接触部分CTN2_2和第三节点接触部分CTN3_2中彼此接触的结构与以上描述的图11中的结构基本上相同，并且因此将省略对其的详细描述。
根据以上描述的配置，在根据实施方式的显示装置1_2中，可以串联连接四个不同的发光元件ED，以改善像素的发光效率，并且可以稳定地确保发光元件ED中的每个的第二端的接触。
图25是示出根据又一实施方式的显示装置的像素结构的平面图。
参考图25，在根据实施方式的显示装置1_3中，与根据图24的实施方式的显示装置1_2相比，不同之处在于，发光元件ED的取向被颠倒，并且连接电极CNE_3的第一连接电极层CNEL1_3和第二连接电极层CNEL2_3具有相反的设置，并且其它配置基本上相同或相似。
除了第一发光元件ED1_1和第二发光元件ED2_1之外，根据实施方式的发光元件ED还可以包括第三发光元件ED3_1和第四发光元件ED4_1。
多个第三发光元件ED3_1可以设置在第一窄通道EP1上，并且可以在第二方向DR2上布置，其中，第一窄通道EP1是第一对准电极RME1和第二对准电极RME2之间的分离空间。由第三发光元件ED3_1形成的组可以设置成在第二方向DR2上与由第一发光元件ED1_1形成的组间隔开。
第三发光元件ED3_1的取向可以与第一发光元件ED1_1的取向相同。例如，第三发光元件ED3_1的第一端可以设置在第二对准电极RME2上，并且其第二端可以设置在第一对准电极RME1上。
多个第四发光元件ED4_1可以设置在第二窄通道EP2上，并且可以在第二方向DR2上布置，其中，第二窄通道EP2是第二对准电极RME2和第三对准电极RME3之间的分离空间。由第四发光元件ED4_1形成的组可以设置成在第二方向DR2上与由第二发光元件ED2_1形成的组间隔开。
第四发光元件ED4_1的取向可以与第二发光元件ED2_1的取向相同。例如，第四发光元件ED4_1的第一端可以设置在第二对准电极RME2上，并且其第二端可以设置在第三对准电极RME3上。
根据实施方式的连接电极CNE_3可以包括彼此间隔开并且在第一方向DR1上顺序布置的第一连接电极CNE1_3、第二连接电极CNE2_3、第三连接电极CNE3_3和第四连接电极CNE4_3作为第一组，并且可以包括在第一方向DR1上顺序布置的第五连接电极CNE5_3、第六连接电极CNE6_3、第七连接电极CNE7_3和第八连接电极CNE8_3作为在第二方向DR2上与第一组间隔开的第二组。
在一些实施方式中，第一连接电极CNE1_3和第五连接电极CNE5_3可以在第二方向DR2上布置，第二连接电极CNE2_3和第六连接电极CNE6_3可以在第二方向DR2上布置，第三连接电极CNE3_3和第七连接电极CNE7_3可以在第二方向DR2上布置，并且第四连接电极CNE4_3和第八连接电极CNE8_3可以在第二方向DR2上布置，但是本公开不限于此。图24示出第一连接电极CNE1_3和第五连接电极CNE5_3在第二方向DR2上布置，第二连接电极CNE2_3和第六连接电极CNE6_3在第二方向DR2上布置，第三连接电极CNE3_3和第七连接电极CNE7_3在第二方向DR2上布置，并且第四连接电极CNE4_3和第八连接电极CNE8_3在第二方向DR2上布置。
连接电极CNE_3可以包括第一连接电极层CNEL1_3和第二连接电极层CNEL2_3，其中，第一连接电极层CNEL1_3包括第二连接电极CNE2_3、第三连接电极CNE3_3、第六连接电极CNE6_3和第七连接电极CNE7_3，第二连接电极层CNEL2_3包括第一连接电极CNE1_3、第四连接电极CNE4_3、第五连接电极CNE5_3和第八连接电极CNE8_3。
第一连接电极层CNEL1_3和第二连接电极层CNEL2_3的堆叠关系和设置关系与根据图22的实施方式的显示装置1_1的第一连接电极层CNEL1_1和第二连接电极层CNEL2_1的堆叠关系和设置关系基本上相同，并且将省略对其的详细描述。
第一连接电极CNE1_3可以设置在第一对准电极RME1上。第一连接电极CNE1_3大致可以在第一方向DR1上具有第二宽度W2，在第二方向DR2上延伸，并且具有在发射区域EMA的中心附近在第一方向DR1上弯曲至少一次的形状。
第一连接电极CNE1_3的在第二方向DR2上延伸的部分可以与第一发光元件ED1_1的第二端接触，并且第一连接电极CNE1_3的在第一方向DR1上弯曲的部分可以通过第一节点接触部分CTN1_2电连接到第六连接电极CNE6_3。第一连接电极CNE1_3的在第一方向DR1上弯曲的部分可以与第一发光元件ED1_1和第三发光元件ED3_1之间在第二方向DR2上的分离空间交叉。
第一连接电极CNE1_3可以在平面图中在发射区域EMA中与第一窄通道EP1部分地重叠，以覆盖第一窄通道EP1的中心部分HL1。例如，在第一窄通道EP1中，第一连接电极CNE1_3可以到达超出第一窄通道EP1的中心部分HL1的点，以完全覆盖第一窄通道EP1的中心部分HL1。因此，即使第一发光元件ED1_1在显示装置制造工艺中没有被适当地对准，也可以确保第一连接电极CNE1_3和第一发光元件ED1_1的第二端之间的接触。
第二连接电极CNE2_3可以设置在第二对准电极RME2的在第一方向DR1上的另一侧上。第二连接电极CNE2_3大致可以在第一方向DR1上具有第一宽度W1，并且可以具有在第二方向DR2上延伸到发射区域EMA的中心附近的形状。第二连接电极CNE2_3可以与第一发光元件ED1_1的第一端接触。
由于第二连接电极CNE2_3的其它描述与图22的第二连接电极CNE2_1的描述基本上相同，因此第二连接电极CNE2_3的这些其它描述将被省略。
第三连接电极CNE3_3可以设置在第二对准电极RME2的在第一方向DR1上的一侧上。第三连接电极CNE3_3大致可以在第一方向DR1上具有第一宽度W1，在第二方向DR2上延伸，并且具有在发射区域EMA的中心附近在第一方向DR1上弯曲至少一次的形状。
第三连接电极CNE3_3的在第二方向DR2上延伸的部分可以与第二发光元件ED2_1的第一端接触，并且第三连接电极CNE3_3的在第一方向DR1上弯曲的部分可以通过第二节点接触部分CTN2_2电连接到第八连接电极CNE8_3。第三连接电极CNE3_3的在第一方向DR1上弯曲的部分可以与第二发光元件ED2_1和第四发光元件ED4_1之间在第二方向DR2上的分离空间交叉。
第四连接电极CNE4_3可以设置在第三对准电极RME3上。第四连接电极CNE4_3大致可以在第一方向DR1上具有第二宽度W2，并且可以具有在第二方向DR2上延伸到发射区域EMA的中心附近的形状。第四连接电极CNE4_3可以与第二发光元件ED2_1的第二端接触。
第四连接电极CNE4_3可以在平面图中在发射区域EMA中与第二窄通道EP2部分地重叠，以覆盖第二窄通道EP2的中心部分HL2。例如，在第二窄通道EP2中，第四连接电极CNE4_3可以到达超出第二窄通道EP2的中心部分HL2的点，以完全覆盖第二窄通道EP2的中心部分HL2。因此，即使第二发光元件ED2_1在显示装置制造工艺中没有恰当地对准，也可以确保第四连接电极CNE4_3和第二发光元件ED2_1的第二端之间的接触。
由于第四连接电极CNE4_3与图22的第四连接电极CNE4_1的描述基本上相同，因此将省略第四连接电极CNE4_3的其它描述。
第五连接电极CNE5_3可以设置在第一对准电极RME1上，以在第二方向DR2上与第一连接电极CNE1_3间隔开。第五连接电极CNE5_3大致可以在第一方向DR1上具有第二宽度W2，从发射区域EMA的中心附近在第二方向DR2上延伸，并且具有在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上在第一方向DR1上弯曲至少一次的形状。
第五连接电极CNE5_3的在第二方向DR2上延伸的部分可以与第三发光元件ED3_1的第二端接触，并且第五连接电极CNE5_3的在第一方向DR1上弯曲的部分可以通过第三节点接触部分CTN3_2电连接到第七连接电极CNE7_3。第五连接电极CNE5_3的在第一方向DR1上弯曲的部分可以设置在发射区域EMA的外部。
第五连接电极CNE5_3可以在平面图中在发射区域EMA中与第一窄通道EP1部分地重叠，以覆盖第一窄通道EP1的中心部分HL1。例如，在第一窄通道EP1中，第五连接电极CNE5_3可以到达超出第一窄通道EP1的中心部分HL1的点，以完全覆盖第一窄通道EP1的中心部分HL1。因此，即使第三发光元件ED3_1在显示装置制造工艺中没有恰当地对准，也可以确保第五连接电极CNE5_3和第三发光元件ED3_1的第二端之间的接触。
第六连接电极CNE6_3可以设置在第二对准电极RME2的在第一方向DR1上的另一侧上，以在第二方向DR2上与第二连接电极CNE2_3间隔开。第六连接电极CNE6_3大致可以在第一方向DR1上具有第一宽度W1，并且可以具有从发射区域EMA的中心附近在第二方向DR2上延伸的形状。第六连接电极CNE6_3可以与第三发光元件ED3_1的第一端接触。
第七连接电极CNE7_3可以设置在第二对准电极RME2的在第一方向DR1上的一侧上，以在第二方向DR2上与第三连接电极CNE3_3间隔开。第七连接电极CNE7_3大致可以在第一方向DR1上具有第一宽度W1，从发射区域EMA的中心附近在第二方向DR2上延伸，并且具有在设置在发射区域EMA的在第二方向DR2上的一侧上的外堤部BNL上在第一方向DR1上弯曲至少一次的形状。
第七连接电极CNE7_3的在第二方向DR2上延伸的部分可以在发射区域EMA中与第四发光元件ED4_1的第一端接触。第七连接电极CNE7_3的在第一方向DR1上弯曲的部分可以通过第三节点接触部分CTN3_2电连接到第五连接电极CNE5_3。
第八连接电极CNE8_3可以设置在第三对准电极RME3上，以在第二方向DR2上与第四连接电极CNE4_3间隔开。第八连接电极CNE8_3大致在第一方向DR1上具有第二宽度W2，在发射区域EMA的中心附近在第一方向DR1上弯曲，并且在发射区域EMA中具有在第二方向DR2上延伸的形状。
第八连接电极CNE8_3的在第二方向DR2上延伸的部分可以与第四发光元件ED4_1的第二端接触，并且第八连接电极CNE8_3的在第一方向DR1上弯曲的部分可以通过第二节点接触部分CTN2_2电连接到第三连接电极CNE3_3。
第八连接电极CNE8_3可以在平面图中在发射区域EMA中与第二窄通道EP2部分地重叠，以覆盖第二窄通道EP2的中心部分HL2。例如，在第二窄通道EP2中，第八连接电极CNE8_3可以到达超出第二窄通道EP2的中心部分HL2的点，以完全覆盖第二窄通道EP2的中心部分HL2。因此，即使第四发光元件ED4_1在显示装置制造工艺中没有恰当地对准，也可以确保第八连接电极CNE8_3和第四发光元件ED4_1的第二端之间的接触。
根据以上描述的配置，在根据实施方式的显示装置1_3中，可以串联连接四个不同的发光元件ED，以改善像素的发光效率，并且可以稳定地确保发光元件ED中的每个的第二端的接触。
以上描述是本公开的技术特征的示例，并且本公开所属领域的技术人员将能够进行各种修改和变化。因此，以上描述的本公开的实施方式可以单独实现或彼此组合实现。
因此，在本公开中公开的实施方式不旨在限制本公开的技术精神，而是旨在描述本公开的技术精神，并且本公开的技术精神的范围不受这些实施方式的限制。

Claims (10)

1.显示装置，其特征在于，包括：
外堤部，设置在衬底上，并且限定发射区域；
第一发光元件和第二发光元件，彼此间隔开，各自在所述发射区域中设置在所述衬底上，并且各自包括具有第一极性的第一端和具有第二极性的第二端；
第一连接电极，设置在所述衬底上，并且电接触所述第一发光元件的所述第一端；
第二连接电极，设置在所述衬底上，与所述第一连接电极间隔开，并且电接触所述第二发光元件的所述第一端；
第一绝缘层，设置在所述第一连接电极和所述第二连接电极上并且暴露所述第一发光元件的所述第二端和所述第二发光元件的所述第二端；
第三连接电极，设置在所述第一绝缘层上，并且电接触所述第一发光元件的所述第二端；以及
第四连接电极，设置在所述第一绝缘层上，与所述第三连接电极间隔开，电接触所述第二发光元件的所述第二端，并且通过穿透所述第一绝缘层的第一接触孔电连接到所述第一连接电极。
2.根据权利要求1所述的显示装置，其特征在于，
所述第一发光元件的所述第一端和所述第二发光元件的所述第一端中的每个包括p型半导体，
所述第一发光元件的所述第二端和所述第二发光元件的所述第二端中的每个包括n型半导体，以及
所述第一发光元件的所述第二端和所述第二发光元件的所述第二端设置成彼此面对。
3.根据权利要求2所述的显示装置，其特征在于，在所述发射区域中，
所述第一连接电极和所述第四连接电极彼此间隔开，
所述第三连接电极设置在所述第一连接电极和所述第四连接电极之间，
所述第二连接电极和所述第三连接电极彼此间隔开，以及
所述第四连接电极设置在所述第二连接电极和所述第三连接电极之间。
4.根据权利要求3所述的显示装置，其特征在于，
所述第二连接电极被提供第一电力电压，
所述第三连接电极被提供第二电力电压，以及
所述第一电力电压的电势值大于所述第二电力电压的电势值。
5.根据权利要求3所述的显示装置，其特征在于，还包括：
第三发光元件和第四发光元件，与所述第一发光元件和所述第二发光元件间隔开，各自在所述发射区域中设置在所述衬底上，并且各自包括具有所述第一极性的第一端和具有所述第二极性的第二端；
第五连接电极，设置在所述衬底和所述第一绝缘层之间，并且电接触所述第三发光元件的所述第一端；
第六连接电极，设置在所述衬底和所述第一绝缘层之间，与所述第五连接电极间隔开，并且电接触所述第四发光元件的所述第一端；
第七连接电极，设置在所述第一绝缘层上，并且电接触所述第三发光元件的所述第二端；以及
第八连接电极，设置在所述第一绝缘层上，与所述第七连接电极间隔开，并且电接触所述第四发光元件的所述第二端，其中，
所述第一连接电极和所述第七连接电极通过穿透所述第一绝缘层的第二接触孔电连接，以及
所述第四连接电极和所述第六连接电极通过穿透所述第一绝缘层的第三接触孔电连接。
6.根据权利要求5所述的显示装置，其特征在于，
所述第三发光元件的所述第一端和所述第四发光元件的所述第一端中的每个包括p型半导体，
所述第三发光元件的所述第二端和所述第四发光元件的所述第二端中的每个包括n型半导体，
所述第三发光元件的所述第二端和所述第四发光元件的所述第二端设置成彼此面对，
所述第二接触孔在所述发射区域中设置在所述第一发光元件和所述第三发光元件之间，以及
所述第三接触孔在所述发射区域中设置在所述第二发光元件和所述第四发光元件之间。
7.根据权利要求3所述的显示装置，其特征在于，所述第一绝缘层不设置在所述第三连接电极和所述第四连接电极之间。
8.显示装置，其特征在于，包括：
外堤部，设置在衬底上，并且限定发射区域；
第一发光元件和第二发光元件，彼此间隔开，各自在所述发射区域中设置在所述衬底上，并且各自包括具有第一极性的第一端和具有第二极性的第二端；
第一连接电极，设置在所述衬底上，并且电接触所述第一发光元件的所述第一端；
第二连接电极，设置在所述衬底上，与所述第一连接电极间隔开，并且电接触所述第二发光元件的所述第一端；
第一绝缘层，设置在所述第一连接电极和所述第二连接电极上并且暴露所述第一发光元件的所述第二端和所述第二发光元件的所述第二端；
第三连接电极，设置在所述第一绝缘层上，电接触所述第一发光元件的所述第二端，并且在一方向上具有比所述第一连接电极的宽度大的宽度；以及
第四连接电极，设置在所述第一绝缘层上，与所述第三连接电极间隔开，电接触所述第二发光元件的所述第二端，并且在所述一方向上具有比所述第二连接电极的宽度大的宽度。
9.根据权利要求8所述的显示装置，其特征在于，
所述第一发光元件的所述第一端和所述第二发光元件的所述第一端中的每个包括p型半导体，
所述第一发光元件的所述第二端和所述第二发光元件的所述第二端中的每个包括n型半导体，以及
所述第一发光元件的所述第二端和所述第二发光元件的所述第二端设置成彼此面对。
10.根据权利要求9所述的显示装置，其特征在于，还包括：
第一对准电极、第二对准电极和第三对准电极，顺序地布置成在所述发射区域中在所述衬底上彼此间隔开，其中，
所述第一发光元件设置在所述第一对准电极和所述第二对准电极之间，
所述第二发光元件设置在所述第二对准电极和所述第三对准电极之间，
所述第三连接电极设置在所述第二对准电极上并且覆盖所述第一对准电极和所述第二对准电极之间的距离的至少一半，以及
所述第四连接电极设置在所述第二对准电极上并且覆盖所述第二对准电极和所述第三对准电极之间的距离的至少一半。
CN202321586638.9U 2022-06-23 2023-06-21 显示装置 Active CN220358090U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220076524A KR20240000662A (ko) 2022-06-23 2022-06-23 표시 장치 및 이의 제조 방법
KR10-2022-0076524 2022-06-23

Publications (1)

Publication Number Publication Date
CN220358090U true CN220358090U (zh) 2024-01-16

Family

ID=89323599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321586638.9U Active CN220358090U (zh) 2022-06-23 2023-06-21 显示装置

Country Status (3)

Country Link
US (1) US20230420615A1 (zh)
KR (1) KR20240000662A (zh)
CN (1) CN220358090U (zh)

Also Published As

Publication number Publication date
KR20240000662A (ko) 2024-01-03
US20230420615A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
CN220358090U (zh) 显示装置
CN116368617A (zh) 显示装置
CN220210915U (zh) 显示装置
CN219513108U (zh) 显示装置
US20230016834A1 (en) Display device
US20230207610A1 (en) Display device
US20240072229A1 (en) Display device
CN221150022U (zh) 显示装置
US20230411371A1 (en) Display device and method for manufacturing the same
US20230197764A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
US20220293672A1 (en) Display device
US20230124028A1 (en) Display device
US20230317885A1 (en) Display device
EP4207278A1 (en) Display device
US20220131047A1 (en) Light emitting element and display device including the same
KR20230121656A (ko) 표시 장치
KR20230014038A (ko) 표시 장치
KR20230092055A (ko) 표시 장치
KR20240032241A (ko) 표시 장치
CN116722012A (zh) 显示装置及该显示装置的制造方法
KR20240005259A (ko) 표시 장치 및 이의 제조 방법
KR20230128179A (ko) 표시 장치
KR20230110391A (ko) 표시 장치
KR20230118212A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant